特開 2024-154948 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024154948

(43)【公開日】2024-10-31

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 23/50 20060101AFI20241024BHJP

【ＦＩ】

H01L23/50 K

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2023069195

(22)【出願日】2023-04-20

(71)【出願人】

【識別番号】000233273

【氏名又は名称】ミネベアパワーデバイス株式会社

(74)【代理人】

【識別番号】110000350

【氏名又は名称】ポレール弁理士法人

(72)【発明者】

【氏名】佐藤 宗成

(72)【発明者】

【氏名】沼田 敦

(72)【発明者】

【氏名】町田 勇一

【テーマコード（参考）】

5F067

【Ｆターム（参考）】

5F067BA06

5F067BB18

5F067BB19

5F067EA02

5F067EA04

(57)【要約】

【課題】 半導体パッケージやクリップ等の部品を、導電性接合材を用いずにリードフレーム上に固定することで、導電性接合材の利用による製造単価の上昇や、製造過程での部品ズレや、内蔵チップ発熱時の熱応力の発生を回避できる、半導体装置を提供する。
【解決手段】 半導体チップを内蔵した半導体パッケージと、前記半導体パッケージを搭載した第１リードフレームと、前記半導体パッケージを搭載しない第２リードフレームと、前記半導体パッケージと前記第２リードフレームを接続するクリップと、を有する半導体装置であって、前記半導体パッケージと前記第１リードフレームは凹部と凸部が嵌合することにより固定されており、前記半導体パッケージと前記クリップは凹部と凸部が嵌合することにより固定されている半導体装置。
【選択図】 図３

【特許請求の範囲】

【請求項1】

半導体チップを内蔵した半導体パッケージと、
前記半導体パッケージを搭載した第１リードフレームと、
前記半導体パッケージを搭載しない第２リードフレームと、
前記半導体パッケージと前記第２リードフレームを接続するクリップと、
を有する半導体装置であって、
前記半導体パッケージと前記第１リードフレームは凹部と凸部が嵌合することにより固定されており、
前記半導体パッケージと前記クリップは凹部と凸部が嵌合することにより固定されていることを特徴とする半導体装置。

【請求項2】

請求項１に記載の半導体装置において、
前記凹部は矩形凹部であり、前記凸部は矩形凸部であることを特徴とする半導体装置。

【請求項3】

請求項２に記載の半導体装置において、
前記半導体パッケージの上面の前記矩形凹部または前記矩形凸部の方向と、
前記半導体パッケージの下面の前記矩形凹部または前記矩形凸部の方向は交差することを特徴とする半導体装置。

【請求項4】

請求項２に記載の半導体装置において、
前記半導体パッケージは、異なる第１フレームに搭載された第１半導体パッケージと第２半導体パッケージであり、
前記クリップは、第１半導体パッケージと第２半導体パッケージを接続し、
前記第１半導体パッケージの上面の矩形凹部または矩形凸部の方向と、
前記第２半導体パッケージの上面の矩形凹部または矩形凸部の方向は交差することを特徴とする半導体装置。

【請求項5】

請求項１に記載の半導体装置において、
前記凹部は複数の円形凹部であり、前記凸部は複数の円形凸部であることを特徴とする半導体装置。

【請求項6】

請求項１から請求項５の何れか一項に記載の半導体装置において、
前記第２リードフレームと前記クリップは加締めまたは超音波接合により固定されていることを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体パッケージやクリップ等の部品をリードフレーム上に固定した半導体装置に関する。

【背景技術】

【0002】

従来の半導体装置では、はんだ等の導電性接合材を用いて半導体パッケージやクリップ等の部品をリードフレーム上に固定する構成が一般的であった。

【0003】

例えば、特許文献１の要約書には、「チップ搭載面１２を有するダイパッド部１０と、ダイパッド部１０とは離隔しているリード部２０と、第１電極３２がチップ搭載面１２に第１導電性接合材５０を介して接合されたチップ３０と、一方の端部４２が第２導電性接合材５２を介してチップ３０の第２電極３４と接合され、他方の端部４４が第３導電性接合材５４を介してリード部２０と接合された接続子４０とを備え、リード部２０は、リード部２０の厚さ方向に突出しかつ先端に向かうに従って横断面積が小さくなっている凸部２２を有し、接続子４０は、他方の端部４４に形成された貫通孔４６を有し、貫通孔４６は、凸２２部の所定の高さ位置で凸部２２に嵌め込まれている半導体装置１。」と記載されており、段落００２６には「本明細書において「導電性接合材」とは、導電性及び接着性を有する金属又は合金のことをいう。導電性接合材としては、例えば、はんだを用いることができる。」と記載されている。このように、特許文献１の半導体装置では、はんだ等の導電性接合材を用いて各種部品を固定していた。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１８－１５２４６８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、はんだ等の導電性接合材を部品固定に用いた半導体装置には、次のような問題があった。第一に、導電性接合材の材料コストや、導電性接合材の塗布工程やリフロー工程での作業コストにより、半導体装置の製造単価が上昇するという問題があった。第二に、導電性接合材による固定前は、リードフレーム上での部品位置ズレ発生の可能性があった。第三に、導電性接合材の線膨張係数が周囲と異なるため、内蔵チップの発熱時に接合部で発生する熱応力により接合部が破損する可能性があった。

【0006】

そこで、本発明は、半導体パッケージやクリップ等の部品を、導電性接合材を用いずにリードフレーム上に固定することで、導電性接合材の利用による製造単価の上昇や、製造過程での部品ズレや、内蔵チップ発熱時の熱応力の発生を回避できる、半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0007】

上記課題を解決するため、本発明の半導体装置は、半導体チップを内蔵した半導体パッケージと、前記半導体パッケージを搭載した第１リードフレームと、前記半導体パッケージを搭載しない第２リードフレームと、前記半導体パッケージと前記第２リードフレームを接続するクリップと、を有する半導体装置であって、前記半導体パッケージと前記第１リードフレームは凹部と凸部が嵌合することにより固定されており、前記半導体パッケージと前記クリップは凹部と凸部が嵌合することにより固定されている半導体装置とした。

【発明の効果】

【0008】

本発明の半導体装置によれば、導電性接合材の利用による製造単価の上昇や、製造過程での部品ズレや、内蔵チップ発熱時の熱応力の発生を回避することができる。

【図面の簡単な説明】

【0009】

【図1】実施例１の半導体装置の内部構造を示す分解斜視図。

【図2】実施例１の半導体装置の製造手順を示すフローチャート。

【図3】実施例１の半導体装置の要部を示す第１概略図。

【図4】実施例１の半導体装置の要部を示す第２概略図。

【図5】実施例２の半導体装置の要部を示す概略図。

【発明を実施するための形態】

【0010】

以下、図面を用いて本発明の半導体装置の実施例を説明する。

【実施例0011】

まず、図１から図４を用いて、本発明の実施例１に係る半導体装置を説明する。

【0012】

＜半導体装置１００の構成、および、製造方法＞
図１は、本実施例の半導体装置１００の内部構造を示す分解斜視図であり、端子部１１（１１Ａ～１１Ｄ）以外を封止する封止構造（エポキシ樹脂等）の図示を省略した図である。なお、以下では、図示するように前後左右の各方向を定義する。

【0013】

ここに示すように、本実施例の半導体装置１００は、４つのリードフレーム１（１Ａ～１Ｄ）と、４つの半導体パッケージ２（２Ａ～２Ｄ）と、２つのクリップ３（３Ａ、３Ｂ）を有している。そして、最も左側にあるリードフレーム１Ａの表面に半導体パッケージ２Ａ、２Ｂを前後方向に並べて搭載しており、最も右側にあるリードフレーム１Ｄの表面に半導体パッケージ２Ｃ、２Ｄを前後方向に並べて搭載している。また、後側のクリップ３Ａを用いて半導体パッケージ２Ａ上面とリードフレーム１Ｃと半導体パッケージ２Ｃ上面を電気的に接続しており、前側のクリップ３Ｂを用いて半導体パッケージ２Ｂ上面とリードフレーム１Ｂと半導体パッケージ２Ｄ上面を電気的に接続している。

【0014】

ここで、各々のリードフレーム１は、銅やアルミ等の金属で成形された基材であり、封止構造による封止後に外部に露出する端子部１１と、後述する半導体パッケージ２下面の矩形凸部２２と嵌合する矩形凹部１２を有している。各々の半導体パッケージ２は、所望の半導体チップを内蔵したパッケージであり、上面には矩形凸部２１が形成され、下面には矩形凸部２１の方向と交差する方向の矩形凸部２２が形成されている。各々のクリップ３は、銅やアルミ等の金属で成形された接続子であり、半導体パッケージ２上面の矩形凸部２１と嵌合する矩形凹部３１を有している。

【0015】

図２のフローチャートは、半導体製造装置による半導体装置１００の概略の製造手順を示す。まず、ステップＳ１では、半導体製造装置は、リードフレーム１上面の矩形凹部１２に半導体パッケージ２下面の矩形凸部２２を装着する。次に、ステップＳ２では、半導体製造装置は、半導体パッケージ２上面の矩形凸部２１にクリップ３下面の矩形凹部３１を装着する。ステップＳ３では、半導体製造装置は、クリップ３下面をリードフレーム１上面に固定する。最後に、ステップＳ４では、半導体製造装置は、半導体パッケージ２とクリップ３、および、リードフレーム１の端子部１１以外の部分を、エポキシ樹脂等の封止構造で封止する。なお、各ステップの詳細については必要に応じて後述する。

【0016】

以下では、図１の要部を簡略化した図３と図４の概略図を用いて、はんだ等の導電性接合材を用いることなく各部品を固定した、本発明の半導体装置１００の詳細を説明する。

【0017】

＜第１概略図＞
図３は、半導体装置１００の要部を簡略化した第１概略図であり、リードフレーム１と半導体パッケージ２の接続方法、半導体パッケージ２とクリップ３の接続方法、および、リードフレーム１とクリップ３の接続方法を説明する図である。

【0018】

ここに示すように、右側のリードフレーム１Ｘの上面には前後方向に延びる矩形凹部１２Ｘが形成されており、左側のリードフレーム１Ｙの上面は平坦である。また、半導体パッケージ２Ｘの上面には左右方向に延びる矩形凸部２１Ｘが形成されており、下面には前後方向に延びる矩形凸部２２Ｘが形成されている。さらに、クリップ３の左端の下面は平坦であり、右端の下面には左右方向に延びる矩形凹部３１Ｘが形成されている。

【0019】

なお、嵌合関係にある矩形凹部１２Ｘと矩形凸部２２Ｘは略同幅かつ略同高であり、同じく嵌合関係にある矩形凸部２１Ｘと矩形凹部３１Ｘも略同幅かつ略同高である。また、半導体パッケージ２の矩形凸部２１Ｘと矩形凸部２２Ｘの表面には、内蔵チップの端子と電気的に接続された金属端子が露出しており、リードフレーム１Ｘやクリップ３と電気的に接続できるようになっている。

【0020】

＜＜ステップＳ１：リードフレーム１と半導体パッケージ２の接続＞＞
上記したステップＳ１にて、リードフレーム１Ｘの矩形凹部１２Ｘに半導体パッケージ２Ｘの矩形凸部２２Ｘを装着すると、リードフレーム１Ｘに対する半導体パッケージ２Ｘの左右方向への変動が規制される。このとき、半導体パッケージ２Ｘの矩形凸部２２Ｘに設けた金属端子とリードフレーム１Ｘが接触するので、半導体パッケージ２Ｘの内蔵チップとリードフレーム１Ｘが電気的に接続される。

【0021】

＜＜ステップＳ２：半導体パッケージ２とクリップ３の接続＞＞
上記したステップＳ２にて、半導体パッケージ２Ｘの矩形凸部２１Ｘにクリップ３の矩形凹部３１Ｘを装着すると、半導体パッケージ２Ｘに対するクリップ３の前後方向への変動が規制される。このとき、半導体パッケージ２Ｘの矩形凸部２１Ｘに設けた金属端子とクリップ３が接触するので、半導体パッケージ２Ｘの内蔵チップとクリップ３が電気的に接続される。

【0022】

＜＜ステップＳ３：リードフレーム１とクリップ３の接続部＞＞
上記したステップＳ３にて、リードフレーム１Ｙ上面とクリップ３下面を接続する。これにより、クリップ３を介して半導体パッケージ２Ｘの内蔵チップとリードフレーム１Ｙが電気的に接続される。なお、リードフレーム１Ｙとクリップ３の接続には、加締めや超音波による金属接合（超音波接合）等の、はんだ等の導電性接合材を用いない周知の接続方法を利用する。

【0023】

＜＜図３の構成の効果＞＞
図３に示すように、本実施例では、はんだ等の導電性接合材を用いることなく、各部品を接続している。従って、導電性接合材を用いることによる、半導体装置１００の製造単価の上昇を回避することができる。また、各接続部に同種の金属を配置すれば、線膨張係数の異なる導電性接合材を配置した場合に生じる熱応力の発生を回避することができる。

【0024】

さらに、左右方向に延びる矩形凸部２１Ｘと矩形凹部３１Ｘの嵌合により半導体パッケージ２Ｘの前後方向への位置ズレを防止でき、前後方向に延びる矩形凸部２２Ｘと矩形凹部１２Ｘの嵌合により半導体パッケージ２Ｘの左右方向への位置ズレを防止できる。すなわち、半導体パッケージ２Ｘの上面の矩形凸部２１Ｘと下面の矩形凸部２２Ｘの方向を交差させ、これらの矩形凸部と嵌合する矩形凹部をリードフレーム１Ｘとクリップ３に設けたことにより、ステップＳ３でのクリップ３の固定以降、半導体パッケージ２Ｘの前後方向および左右方向への位置ズレを防止することができる。

【0025】

＜第２概略図＞
図４は、本実施例の半導体装置１００の要部を簡略化した第２概略図であり、基本的には、図３のクリップ３を更に左方向に伸ばし、クリップ３の左端の下方に半導体パッケージ２Ｚとリードフレーム１Ｚを配置したものである。

【0026】

上記したように、図３の構成では、ステップＳ３以降で半導体パッケージ２の位置ズレを防止できるが、ステップＳ２の時点では半導体パッケージ２の位置ズレが発生する可能性があった。そこで、図４の第２概略図では、ステップＳ２の時点で半導体パッケージ２の位置ズレを防止できるようにした。

【0027】

そのため、図４では、左側の半導体パッケージ２Ｚ上面の矩形凸部２１Ｚの方向を右側の半導体パッケージ２Ｘ上面の矩形凸部２１Ｘの方向と交差するように形成するとともに、半導体パッケージ２Ｚ下面の矩形凸部２２Ｚの方向を半導体パッケージ２Ｘ下面の矩形凸部２２Ｘの方向と交差するように形成した。また、矩形凸部２１Ｚと嵌合する矩形凹部３１Ｚをクリップ３下面に形成し、矩形凸部２２Ｚと嵌合する矩形凹部１２Ｚをリードフレーム１Ｚ上面に形成した。

【0028】

このような構成により、上記した図３の構成で得られる効果に加え次の効果を得ることができる。すなわち、クリップ３をリードフレーム１Ｙに固定する前であっても、クリップ３の前後方向位置が右側の半導体パッケージ２Ｘとリードフレーム１Ｘによって規制され、クリップ３の左右方向位置が左側の半導体パッケージ２Ｚとリードフレーム１Ｚによって規制されるため、リードフレーム１、半導体パッケージ２、クリップ３を順次積層したステップＳ２の時点で、クリップ３が設計上の基準位置に配置され、結果的に、半導体パッケージ２も設計上の基準位置に配置することができる。

【0029】

＜変形例＞
上記の図１、３、４では、半導体パッケージ２の上下面に矩形凸部を設け、これら矩形凸部と嵌合する矩形凹部をリードフレーム１とクリップ３に設けたが、半導体パッケージ２の上下面に矩形凹部を設け、これらの矩形凹部と嵌合する矩形凸部をリードフレーム１とクリップ３に設けた構成としても、上記した効果を得ることができる。

【実施例0030】

次に、図５を用いて、本発明の実施例２に係る半導体装置１００を説明する。なお、実施例１との共通点は重複説明を省略する。

【0031】

実施例１では、矩形凹部と矩形凸部を嵌合させて各部品を接続したが、本実施例では、実施例１の矩形凸部を代替する複数の円形凸部と、実施例１の矩形凹部を代替する複数の円形凹部を設けた。図５は、実施例２の半導体装置１００の要部を簡略化した概略図である。ここに示すように、半導体パッケージ２Ｘの上面には前後方向に並ぶ一対の円形凸部２３Ｘを設けており、下面にも前後方向に並ぶ一対の円形凸部２４Ｘ（図示せず）を設けた。また、これらの円形凸部と嵌合するように、リードフレーム１Ｘの上面に前後方向に並ぶ一対の円形凹部１３Ｘを設け、クリップ３の下面に前後方向に並ぶ一対の円形凹部３２Ｘ（図示せず）を設けた。

【0032】

これらの円形凹部と円形凸部を嵌合させた構成によっても、実施例１と同様の効果を得ることができる。なお、実施例１では、半導体パッケージ２の上下の矩形凸部の方向を交差させたが、本実施例では、半導体パッケージ２の上下の円形凸部が並ぶ方向を一致させている。これは、一対の円形凸部と一対の円形凹部を嵌合させる本実施例の構成であれば、半導体パッケージ２の上下で円形凸部の並ぶ方向を異ならせなくても、前後方向と左右方向の位置ズレを共に規制できるからである。