特開 2024-155011 表示装置及びソースドライバ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024155011

(43)【公開日】2024-10-31

(54)【発明の名称】表示装置及びソースドライバ

(51)【国際特許分類】

   G09G 3/20 20060101AFI20241024BHJP

   G09G 3/36 20060101ALI20241024BHJP

【ＦＩ】

G09G3/20 670G

G09G3/36

G09G3/20 633D

G09G3/20 631U

G09G3/20 623C

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2023069342

(22)【出願日】2023-04-20

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001025

【氏名又は名称】弁理士法人レクスト国際特許事務所

(72)【発明者】

【氏名】石井 宏明

【テーマコード（参考）】

5C006

5C080

【Ｆターム（参考）】

5C006AF24

5C006AF53

5C006AF65

5C006AF68

5C006AF78

5C006AF82

5C006BB15

5C006BC16

5C006BF04

5C006BF22

5C006BF24

5C080AA06

5C080AA10

5C080BB05

5C080DD09

5C080JJ01

5C080JJ02

5C080JJ03

5C080JJ04

5C080JJ07

5C080KK20

(57)【要約】

【目的】ＬＶＤＳ方式の画像通信において、通信異常の発生を速やかに検知し、異常の発生を視覚的に提示することが可能な表示装置を提供する。
【構成】表示パネルと、ゲートドライバと、映像データ信号に基づいて階調電圧信号を複数本のデータ線を介して複数個の画素部に供給するとともに、ゲート制御信号をゲートドライバに供給するソースドライバと、映像データ信号をＬＶＤＳ方式でソースドライバに送信する映像データ送信部と、を有する。映像データ送信部は、映像データ信号の１画素を構成する複数の画素データ片に基づいて算出された演算値を、ＬＶＤＳ方式で１画素分の映像データ信号を送信する際に規定されるデータパケットの各々における複数の画素データ片に割り当てられた領域以外の領域である空き領域に付与し、複数の画素データ片とともに映像データ信号としてソースドライバに送信する。
【選択図】図４

【特許請求の範囲】

【請求項1】

複数本のデータ線及び複数本のゲート線と、前記複数本のデータ線と前記複数本のゲート線との交差部の各々にマトリクス状に設けられた複数個の画素部と、を有する表示パネルと、
前記複数本のゲート線にゲート信号を供給するゲートドライバと、
前記表示パネルに表示する映像を示す映像データ信号を受信し、前記映像データ信号に基づいて階調電圧信号を前記複数本のデータ線を介して前記複数個の画素部に供給するとともに、前記ゲートドライバの動作を制御するゲート制御信号を前記ゲートドライバに供給するソースドライバと、
前記映像データ信号をＬＶＤＳ（Low voltage differential signaling）方式で前記ソースドライバに送信する映像データ送信部と、
を有し、
前記映像データ送信部は、前記映像データ信号の１画素を構成する複数の画素データ片に基づいて算出された演算値を、前記ＬＶＤＳ方式で１画素分の前記映像データ信号を送信する際に規定されるデータパケットの各々における前記複数の画素データ片に割り当てられた領域以外の領域である空き領域に付与し、複数の画素データ片とともに前記映像データ信号として前記ソースドライバに送信することを特徴とする表示装置。

【請求項2】

前記演算値は、チェックサムの符号値であることを特徴とする請求項１に記載の表示装置。

【請求項3】

前記ＬＶＤＳ方式の１画素分のデータパケットは、奇数ポートのデータ領域及び偶数ポートのデータ領域を含み、
前記映像データ送信部は、前記偶数ポートのデータ領域における前記空き領域に前記チェックサム値を付与することを特徴とする請求項２に記載の表示装置。

【請求項4】

前記ソースドライバは、前記映像データ送信部から受信した前記映像データ信号に含まれる前記複数の画素データ片に基づいてチェックサムの符号値を算出し、算出した当該符号値と前記映像データ送信部から送信された前記チェックサムの符号値とを比較し、比較結果に基づいて前記映像データ送信部との通信に通信エラーが生じているか否かを判定することを特徴とする請求項２に記載の表示装置。

【請求項5】

前記ソースドライバは、前記映像データ送信部との通信に通信エラーが生じていると判定された場合、前記ゲートドライバを制御して前記ゲート信号の供給を停止させることを特徴とする請求項４に記載の表示装置。

【請求項6】

前記ソースドライバは、前記映像データ送信部との通信に通信エラーが生じていると判定され且つ当該通信エラーの状態が所定の長さの期間に亘って継続した場合、前記ゲートドライバを制御して前記ゲート信号の供給を再開させるとともに、前記映像データ信号に基づく階調電圧信号とは異なる所定の階調データに対応する階調電圧信号を前記複数の画素部の各々に供給することを特徴とする請求項５に記載の表示装置。

【請求項7】

複数本のデータ線及び複数本のゲート線と、前記複数本のデータ線と前記複数本のゲート線との交差部の各々にマトリクス状に設けられた複数個の画素部と、を有する表示パネルに接続され、ＬＶＤＳ（Low voltage differential signaling）方式で伝送された映像データ信号を受信し、受信した前記映像データ信号に基づいて階調電圧信号を生成し、前記複数個の画素部に供給するソースドライバであって、
前記映像データ信号を受信する受信部と、
受信した前記映像データ信号の１画素分のデータパケット毎に含まれるチェックサムの符号値を取得する取得部と、
受信した前記映像データ信号の１画素分のデータパケット毎に含まれる複数の画素データ片に基づいてチェックサムの符号値を算出する算出部と、
前記取得部が取得した前記チェックサムの符号値と、前記算出部が算出した前記チェックサムの符号値と、を比較する比較部と、
を有し、比較結果に基づいて前記映像データ信号の伝送に通信エラーが生じているか否かを判定することを特徴とするソースドライバ。

【請求項8】

前記複数本のゲート線にゲート信号を供給するゲートドライバの動作を制御するゲート制御部を含み、
前記ゲート制御部は、前記映像データ信号の伝送に通信エラーが生じていると判定された場合、前記ゲートドライバを制御して前記ゲート信号の供給を停止させることを特徴とする請求項７に記載のソースドライバ。

【請求項9】

前記映像データ送信部との通信に通信エラーが生じていると判定され且つ当該通信エラーの状態が所定の長さの期間に亘って継続した場合、前記ゲートドライバを制御して前記ゲート信号の供給を再開させるとともに、前記映像データ信号に基づく階調電圧信号とは異なる所定の階調データに対応する階調電圧信号を前記複数の画素部の各々に供給することを特徴とする請求項８に記載のソースドライバ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示装置及びソースドライバに関する。

【背景技術】

【0002】

液晶表示装置や有機ＥＬ（Electro Luminescence）等の表示デバイスの駆動方式として、アクティブマトリクス駆動方式が採用されている。アクティブマトリクス駆動方式の表示装置では、表示パネルは画素部及び画素スイッチをマトリクス状に配置した半導体基板から構成されている。ゲートパルスにより画素スイッチのオンオフを制御し、画素スイッチがオンになるときに映像データ信号に対応した階調電圧信号を画素部に供給して、各画素部の輝度を制御することにより、表示が行われる。

【0003】

このような表示装置において、タイミングコントローラとソースドライバとの間の通信における異常の発生を検知し、異常が発生したことを視覚的に提示するための構成を備えたソースドライバが提案されている（例えば、特許文献１）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０２１－１３５３９４号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

車載向けの表示装置等において、ＬＶＤＳ（Low Voltage Differential Signaling）の伝送技術を用いて、送信側のＬＳＩからソースドライバに映像データを伝送することが行われている。ＬＶＤＳのデータフォーマットでは、１画素分のデータパケットに対応するデータ領域において、ＲＧＢの各８ビットの画像データと、ＤＥ／ＨＳ／ＶＳの同期信号のみが規定されている。したがって、ＬＶＤＳ方式で映像データの伝送を伴う表示装置において上記従来技術のように異常検知を行う場合、異常検知に一般的に用いられるＣＲＣ符号の期待値は、Ｉ２Ｃ等の別のインタフェースで伝送する必要がある。

【0006】

このため、ＬＶＤＳ方式で伝送された映像データを受信するソースドライバは、フレーム内の指定エリアの映像データの受信が終わってからでないと異常検知を行うことができず、突発的なノイズ等への対応を行うことが難しいという問題があった。また、ＬＶＤＳ方式の映像データの伝送とＩ２Ｃ等のインタフェースによるＣＲＣ符号の伝送とが同期していないため、フレーム毎に表示内容が変化する映像データには対処することができず、固定表示のエリアに対応する映像データしか判定対象にすることができないという問題があった。

【0007】

本発明は、上記問題点に鑑みてなされたものであり、ＬＶＤＳ方式の映像データの伝送において、通信異常の発生を速やかに検知して視覚的に提示することが可能な表示装置を提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明に係る表示装置は、複数本のデータ線及び複数本のゲート線と、前記複数本のデータ線と前記複数本のゲート線との交差部の各々にマトリクス状に設けられた複数個の画素部と、を有する表示パネルと、前記複数本のゲート線にゲート信号を供給するゲートドライバと、前記表示パネルに表示する映像を示す映像データ信号を受信し、前記映像データ信号に基づいて階調電圧信号を前記複数本のデータ線を介して前記複数個の画素部に供給するとともに、前記ゲートドライバの動作を制御するゲート制御信号を前記ゲートドライバに供給するソースドライバと、前記映像データ信号をＬＶＤＳ（Low voltage differential signaling）方式で前記ソースドライバに送信する映像データ送信部と、を有し、前記映像データ送信部は、前記映像データ信号の１画素を構成する複数の画素データ片に基づいて算出された演算値を、前記ＬＶＤＳ方式で１画素分の前記映像データ信号を送信する際に規定されるデータパケットの各々における前記複数の画素データ片に割り当てられた領域以外の領域である空き領域に付与し、複数の画素データ片とともに前記映像データ信号として前記ソースドライバに送信することを特徴とする。

【0009】

また、本発明に係るソースドライバは、複数本のデータ線及び複数本のゲート線と、前記複数本のデータ線と前記複数本のゲート線との交差部の各々にマトリクス状に設けられた複数個の画素部と、を有する表示パネルに接続され、ＬＶＤＳ（Low voltage differential signaling）方式で伝送された映像データ信号を受信し、受信した前記映像データ信号に基づいて階調電圧信号を生成し、前記複数個の画素部に供給するソースドライバであって、前記映像データ信号を受信する受信部と、受信した前記映像データ信号の１画素分のデータパケット毎に含まれるチェックサムの符号値を取得する取得部と、受信した前記映像データ信号の１画素分のデータパケット毎に含まれる複数の画素データ片に基づいてチェックサムの符号値を算出する算出部と、前記取得部が取得した前記チェックサムの符号値と、前記算出部が算出した前記チェックサムの符号値と、を比較する比較部と、を有し、比較結果に基づいて前記映像データ信号の伝送に通信エラーが生じているか否かを判定することを特徴とする。

【発明の効果】

【0010】

本発明に係る表示装置によれば、ＬＶＤＳ方式の画像通信において、通信異常の発生を速やかに検知し、異常の発生を視覚的に提示することが可能となる。

【図面の簡単な説明】

【0011】

【図1】本発明に係る表示装置の構成を示すブロック図である。

【図2】ＬＶＤＳのデータフォーマットの一例を示す図である。

【図3】ソースドライバの構成を示すブロック図である。

【図4】送信側ＬＳＩ及びデータ処理部の内部構成を示すブロック図である。

【図5】チェックサム計算の一例を示す図である。

【図6】異常検出処理の処理ルーチンを示すフローチャートである。

【図7A】ソースドライバの各部の動作を示すタイムチャートである。

【図7B】通常動作時及び異常検知時の表示画面の例を示す図である。

【図8A】ソースドライバの各部の動作を示すタイムチャートである。

【図8B】通常動作時及び異常検知時の表示画面の例を示す図である。

【図9】チェックサム計算の他の一例を示す図である。

【発明を実施するための形態】

【0012】

以下、本発明の実施例について、図面を参照して説明する。なお、以下の各実施例における説明及び添付図面においては、実質的に同一又は等価な部分には同一の参照符号を付している。

【0013】

図１は、本発明に係る表示装置１００の構成を示すブロック図である。表示装置１００は、アクティブマトリクス駆動方式の液晶表示装置であり、本実施例では車載向けの小型の液晶表示装置として構成されている。表示装置１００は、表示パネル１１、送信側ＬＳＩ１２、ゲートドライバ１３及びソースドライバ１４を含む。

【0014】

表示パネル１１は、複数の画素部Ｐ１１～Ｐｎｍ及び画素スイッチＭ１１～Ｍｎｍ（ｎ，ｍ：２以上の自然数）がマトリクス状に配置された半導体基板から構成されている。表示パネル１１は、各々が水平方向に延伸する走査線であるｎ本のゲート線ＧＬ１～ＧＬｎと、これに交差するように配されたデータ線であるｍ本のソース線ＳＬ１～ＳＬｍと、を有する。画素部Ｐ１１～Ｐｎｍ及び画素スイッチＭ１１～Ｍｎｍは、ゲート線ＧＬ１～ＧＬｎ及びソース線ＳＬ１～ＳＬｍの交差部に設けられている。

【0015】

画素スイッチＭ１１～Ｍｎｍは、ゲートドライバ１３から供給されるゲート信号Ｖｇ１～Ｖｇｎに応じてオン又はオフに制御される。

【0016】

画素部Ｐ１１～Ｐｎｍは、ソースドライバ１４から映像データに対応した階調電圧（駆動電圧）の供給を受ける。具体的には、ソースドライバ１４から階調電圧信号Ｖｄ１～Ｖｄｍがソース線ＳＬ１～ＳＬｍに出力され、画素スイッチＭ１１～Ｍｎｍがそれぞれオンのときに、階調電圧信号Ｖｄ１～Ｖｄｍが画素部Ｐ１１～Ｐｎｍに印加される。これにより、画素部Ｐ１１～Ｐｎｍの各々の画素電極が充電され、輝度が制御される。

【0017】

画素部Ｐ１１～Ｐｎｍの各々は、画素スイッチＭ１１～Ｍｎｍを介してソース線ＳＬ１～ＳＬｍに接続される透明電極と、半導体基板に対向して設けられ且つ面全体に１つの透明な電極が形成された対向基板との間に封入された液晶と、を含む。表示装置内部のバックライトに対して、画素部Ｐ１１～Ｐｎｍに印加された階調電圧（駆動電圧）と対向基板電圧との電位差に応じて液晶の透過率が変化することにより、表示が行われる。

【0018】

なお、画素部Ｐ１１～Ｐｎｍは、ゲート線の伸長方向に沿って配置されたｍ個のうちの隣接する３個の画素部（すなわち、３ｃｈの画素部）毎に、Ｒ（赤色），Ｇ（緑色），Ｂ（青色）の３つの画素に対応している。すなわち、ｊ＝（１／３）ｍとすると、１ｃｈ、４ｃｈ、・・・（３ｊ－２）ｃｈは「Ｒ」、２ｃｈ、５ｃｈ、・・・（３ｊ－１）ｃｈは「Ｇ」、３ｃｈ、６ｃｈ、・・・３ｊｃｈは「Ｂ」にそれぞれ対応している。例えば、１ｃｈ、２ｃｈ、３ｃｈのＲ、Ｇ、Ｂの組み合わせにより、１つの色が表現される。

【0019】

送信側ＬＳＩ１２は、ＬＶＤＳ（Low Voltage Differential Signaling）方式で映像データを伝送する送信側のＬＳＩ（Large Scale Integration）である。送信側ＬＳＩ１２は、映像データＶＳの供給を受け、これに基づいて各画素の輝度レベルを例えば８ビットの２５６段階の輝度階調で表す画素データ片ＰＤの系列（シリアル信号）からなる映像データ信号ＶＤＳを生成する。

【0020】

また、送信側ＬＳＩ１２は、同期信号ＳＳの供給を受け、これに基づいて、映像データ信号ＶＤＳの１フレーム毎のタイミングを示すフレーム同期信号ＦＳを生成する。送信側ＬＳＩ１２は、ＬＶＤＳのインタフェースを用いて、映像データ信号ＶＤＳ及びフレーム同期信号ＦＳをソースドライバ１４に供給する。

【0021】

図２は、ＬＶＤＳ方式で映像データ信号ＶＤＳ及びフレーム同期信号ＦＳを伝送する際のデータフォーマットの一例を示す図である。

【0022】

本実施例では、送信側ＬＳＩ１２は、ＬＶＤＳ方式の２ポートモードで映像データ信号ＶＤＳ及びフレーム同期信号ＦＳを送信する。図面上段は、第１のポートである奇数ポート（図中“ＯＤＤ”として示す）のデータ領域を示している。図面下段は、第２のポートである偶数ポート（図中“ＥＶＥＮ”として示す）のデータ領域を示している。

【0023】

図の一点鎖線で囲まれた部分は、１画素分のデータパケットに対応するデータ領域を示している。奇数ポートの１画素分のデータパケットは、ＲＧＢの各８ビットの画像データ（画素データ片）と、同期信号に対応するデータと、を含む。ここでは、Ｏ＿Ｒ０、Ｏ＿Ｒ１、・・・Ｏ＿Ｒ７が画素Ｒの８ビットの画像データ、Ｏ＿Ｇ０、Ｏ＿Ｇ１、・・・Ｏ＿Ｇ７が画素Ｇの８ビットの画像データ、Ｏ＿Ｂ０、Ｏ＿Ｂ１、・・・Ｏ＿Ｂ７が画素Ｂの８ビットの画像データを表している。また、Ｏ＿ＤＥ、Ｏ＿ＨＳ及びＯ＿ＶＳが同期信号に対応するデータを表している。また、奇数ポートのデータパケットは、１ビットの空き領域を含む。

【0024】

偶数ポートの１画素分のデータパケットは、奇数ポートのデータパケットと同様に、ＲＧＢの各８ビットの画像データ（画素データ片）を含む。一方、偶数ポートのデータパケットは、奇数ポートのデータパケットとは異なり、同期信号に対応するデータ（Ｏ＿ＤＥ、Ｏ＿ＨＳ及びＯ＿ＶＳ）を含まない。

【0025】

偶数ポートのデータパケットにおいて、奇数ポートの３ビットの同期信号の領域及び１ビットの空き領域に対応する領域には、４ビットのチェックサムの符号値（以下、チェックサム値とも称する）であるＳ［０］、Ｓ［１］、Ｓ［２］及びＳ［３］が割り当てられている。このチェックサム値は、ソースドライバ１４において、送信側ＬＳＩ１２との間のデータ通信の異常を検知するために用いられる。

【0026】

再び図１を参照すると、ゲートドライバ１３は、ソースドライバ１４からゲート制御信号ＧＳの供給を受け、ゲート制御信号ＧＳに含まれるクロックタイミングに基づいて、ゲート信号Ｖｇ１～Ｖｇｎを順次ゲート線ＧＬ１～ＧＬｎに供給する。

【0027】

ゲート信号Ｖｇ１～Ｖｇｎの供給により、画素行毎に画素部Ｐ１１～Ｐｎｍが選択される。選択された画素部に対して、ソースドライバ１４から階調電圧信号Ｖｄ１～Ｖｄｍが印加されることにより、画素電極への階調電圧の書き込みが行われる。横一列分の画素部を選択的に切り替えながら階調電圧信号Ｖｄ１～Ｖｄｍの供給を繰り返し行うことにより、１フレーム分の画面表示が行われる。

【0028】

ソースドライバ１４は、送信側ＬＳＩ１２から映像データ信号ＶＤＳの供給を受け、映像データ信号ＶＤＳに示される階調数に応じた多値レベルの階調電圧に対応する階調電圧信号Ｖｄ１～Ｖｄｍを生成し、ソース線ＳＬ１～ＳＬｍを介して画素部Ｐ１１～Ｐｎｍに印加する。また、ソースドライバ１４は、フレーム同期信号ＦＳに基づいて、ゲートドライバ１３の動作タイミングを制御するゲート制御信号ＧＳを生成し、ゲートドライバ１３に供給する。

【0029】

また、ソースドライバ１４は、送信側ＬＳＩ１２との間のデータ通信の異常、すなわち送信側ＬＳＩ１２からのＬＶＤＳ方式よる映像データ信号ＶＤＳ及びフレーム同期信号ＦＳの伝送の異常を検知する機能を有する。ソースドライバ１４は、データ通信の異常を検知すると、ゲート制御信号ＧＳのゲートドライバ１３への供給を停止する。また、ソースドライバ１４は、当該データ通信の異常が数フレームに亘って継続した場合、ゲートドライバ１３へのゲート制御信号ＧＳの供給を再開するとともに、送信側ＬＳＩ１２から供給された映像データ信号ＶＤＳとは異なる所定の階調データに基づいて階調電圧信号Ｖｄ１～Ｖｄｍをソース線ＳＬ１～ＳＬｍに出力し、通信異常が発生していることを示すＯＳＤ（On Screen Display）画像を表示パネル１１に表示させる。

【0030】

図３は、本実施例のソースドライバ１４の構成を示すブロック図である。ソースドライバ１４は、受信部（ＰＬＬ）２１、オシレータ（ＯＳＣ）２２、セレクタ２３、セレクタ２４、データ処理部２５、ソース制御部２６、ＯＳＤ設定部２７、ピクセルカウンタ２８、データラッチ群３１、ＤＡコンバータ３２及びゲート制御部３３を含む。

【0031】

受信部２１は、送信側ＬＳＩ１２からＬＶＤＳ方式で伝送された映像データ信号ＶＤＳ及びフレーム同期信号ＦＳを受信する。受信部２１は、ＰＬＬ（Phase Locked Loop）回路を含み、映像データ信号ＶＤＳ及びフレーム同期信号ＦＳに基づいて、クロック信号ＣＬＫを生成する。また、受信部２１は、クロック信号ＣＬＫに同期したシリアルのデータ信号ＤＳを生成し、データ処理部２５に供給する。

【0032】

オシレータ２２（図３では、ＯＳＣとして示す）は、予め設定された所定の周波数（固定周波数）で発振する発振回路である。オシレータ２２は、発振により内蔵発振クロック信号ＳＣＫを生成して出力する。

【0033】

セレクタ２３は、受信部２１から出力されたクロック信号ＣＬＫ及びオシレータ２２から出力された内蔵発振クロック信号ＳＣＫの入力を受け、いずれの信号を出力するかを選択的に切り替えるセレクタである。セレクタ２３は、データ処理部２５からＯＳＤイネーブル信号ＯＥＮの供給を受け、これに応じて出力の切り替えを行う。

【0034】

具体的には、セレクタ２３は、ＯＳＤイネーブル信号ＯＥＮの信号レベルが論理レベル１（Ｈレベルとも称する）の場合にはクロック信号ＣＬＫを出力し、ＯＳＤイネーブル信号ＯＥＮの信号レベルが論理レベル０（Ｌレベルとも称する）の場合には内蔵発振クロック信号ＳＣＫを出力する。セレクタ２３から出力されたクロック信号ＣＬＫ又は内蔵発振クロック信号ＳＣＫは、データ処理部２５に供給される。

【0035】

セレクタ２４は、自走制御パラメータＳＰ及び通常制御パラメータＮＰのいずれか一方を選択的に出力するセレクタである。セレクタ２４は、データ処理部２５からＯＳＤイネーブル信号ＯＥＮの供給を受け、これに応じて出力の切り替えを行う。

【0036】

自走制御パラメータＳＰ及び通常制御パラメータＮＰは、ソースドライバ１４の内部に設けられた半導体メモリ等の記憶装置（図３では、図示を省略）に格納されている。自走制御パラメータＳＰ及び通常制御パラメータＮＰは、ゲートドライバ１３によるゲート信号Ｖｇ１～Ｖｇｎの出力を制御するための情報（例えば、ゲートクロック信号のクロックタイミング等）を含む。

【0037】

通常制御パラメータＮＰは、通常モードにおけるゲートドライバ１３の制御に用いるパラメータである。一方、自走制御パラメータＳＰは、ＯＳＤ画像を表示するモードである自走モードにおけるゲートドライバ１３の制御に用いるパラメータである。

【0038】

セレクタ２４は、ＯＳＤイネーブル信号ＯＥＮの信号レベルがＨレベルの場合、通常制御パラメータＮＰを出力する。出力された通常制御パラメータＮＰは、データ処理部２５に供給される。また、セレクタ２４は、ＯＳＤイネーブル信号ＯＥＮの信号レベルがＬレベルの場合、自走制御パラメータＳＰを出力する。出力された自走制御パラメータＳＰは、データ処理部２５に供給される。

【0039】

データ処理部２５は、データ信号ＤＳに対してシリアルパラレル変換を行い、パラレルの画素データ片ＰＤを生成してソース制御部２６に供給する。

【0040】

また、データ処理部２５は、水平同期信号ＬＳを生成し、ソース制御部２６に供給する。例えば、データ処理部２５は、ＯＳＤイネーブル信号ＯＥＮの信号レベルがＨレベル（すなわち、通常モード）の場合、セレクタ２３を介して供給されたクロック信号ＣＬＫに基づいて水平同期信号ＬＳを生成する。一方、ＯＳＤイネーブル信号ＯＥＮの信号レベルがＬレベル（すなわち、自走モード）の場合、データ処理部２５は、セレクタ２３を介して供給された内蔵発振クロック信号ＳＣＫに基づいて、水平同期信号ＬＳを生成する。

【0041】

また、データ処理部２５は、セレクタ２３を介して供給されたクロック信号（すなわち、クロック信号ＣＬＫ又は内蔵発振クロック信号ＳＣＫ）及びセレクタ２４を介して供給された自走制御パラメータＳＰ又は通常制御パラメータＮＰに基づいて、ゲートドライバ１３の制御に用いるタイミング信号ＴＳを生成する。

【0042】

さらに、データ処理部２５は、送信側ＬＳＩ１２からＬＶＤＳ方式で伝送されたデータに含まれるチェックサム値に基づいて、送信側ＬＳＩ１２とのデータ通信に異常があるか否かを判定する機能を有する。データ処理部２５は、当該判定結果に基づいて、ゲート制御部３３によるゲート制御信号ＧＳの出力及び出力の停止を制御するゲートイネーブル信号ＧＥＮを生成する。

【0043】

また、データ処理部２５は、通信異常が所定フレーム数に亘って継続して発生しているか否かを判定し、その判定結果に基づいてＯＳＤイネーブル信号ＯＥＮを生成する。データ処理部２５は、通信異常が所定フレーム数に亘って継続している場合にはＬレベル、継続していない場合にはＨレベルの信号レベルを有するＯＳＤイネーブル信号ＯＥＮを生成する。

【0044】

図４は、送信側ＬＳＩ１２及びデータ処理部２５の内部構成を示すブロック図である。

【0045】

送信側ＬＳＩ１２は、画像データ生成部４１、データ形式変換部４２、チェックサム計算部４３、チェックサム付与部４４及びパラレルシリアル変換部４５を有する。

【0046】

画像データ生成部４１は、映像データＶＳに基づいて、画素データ片ＰＤの系列を含む画像データを生成する。

【0047】

データ形式変換部４２は、画像データ生成部４１によって生成された画像データをＬＶＤＳのデータ形式に変換する。

【0048】

チェックサム計算部４３は、ＬＶＤＳのデータ形式に変換された画像データに含まれる画素データ片ＰＤに基づいてチェックサム計算を行い、チェックサム値を算出する。

【0049】

チェックサム付与部４４は、チェックサム計算部４３により算出されたチェックサム値を画像データに付与し、パラレルの映像データ信号を生成する。

【0050】

パラレルシリアル変換部４５は、チェックサム値が付与されたパラレルの映像データ信号に対してパラレルシリアル変換を行い、シリアルの映像データ信号ＶＤＳを生成する。

【0051】

映像データ信号ＶＤＳは、ＬＶＤＳ方式のデータ通信により送信側ＬＳＩ１２からソースドライバ１４に伝送される。

【0052】

データ処理部２５は、シリアルパラレル変換部５１、チェックサム抽出部５２、同期信号／画像データ生成部５３、チェックサム計算部５４、チェックサム比較部５５、不一致状態継続判定部５６及びタイミング制御部５７を有する。

【0053】

シリアルパラレル変換部５１は、送信側ＬＳＩ１２から伝送された映像データ信号ＶＤＳを、受信部２１（図５では、図示を省略）を介してシリアルのデータ信号ＤＳとして取得する。シリアルパラレル変換部５１は、データ信号ＤＳに対してシリアルパラレル変換を行う。

【0054】

チェックサム抽出部５２は、パラレル変換されたデータ信号ＤＳに含まれているチェックサム値（すなわち、送信側ＬＳＩ１２からＬＶＤＳ方式で送信されたチェックサム値）を抽出する。

【0055】

同期信号／画像データ生成部５３は、シリアルパラレル変換部５１によってパラレル変換されたデータ信号ＤＳに基づいて、パラレルの画像データ（画素データ片ＰＤ）及び水平同期信号ＬＳを生成する。

【0056】

チェックサム計算部５４は、同期信号／画像データ生成部５３により生成されたパラレルの画像データに基づいて、チェックサムの計算を行う。

【0057】

図５は、チェックサム計算部５４によるチェックサムの計算例を示す図である。ここでは、１画素分のデータパケットに対応するチェックサム値の計算例を示している。

【0058】

本実施例では、奇数ポートにおけるＲＧＢの上位４ビット及び下位４ビットと、偶数ポートにおけるＲＧＢの上位４ビット及び下位４ビットと、奇数ポートにおける同期信号のビットと、を加算することにより、チェックサム値を算出する。

【0059】

再び図４を参照すると、チェックサム比較部５５は、チェックサム抽出部５２により抽出されたチェックサム値とチェックサム計算部５４により算出されたチェックサム値とを比較し、両者が一致する場合には論理レベル１（Ｈレベル）、一致しない場合には論理レベル０（Ｌレベル）の値を有するチェックサム比較結果ＣＶを出力する。

【0060】

不一致状態継続判定部５６は、チェックサム比較部５５から出力されたチェックサム比較結果ＣＶに基づいて、チェックサム値が不一致の状態が何フレーム分の期間に亘って継続しているか（すなわち、映像データ信号ＶＤＳの何フレーム分のデータ通信に相当する期間が経過したか）を判定する。

【0061】

タイミング制御部５７は、不一致状態継続判定部５６による判定結果に基づいて、ゲートイネーブル信号ＧＥＮ及びＯＳＤイネーブル信号ＯＥＮを出力する。具体的には、チェックサム値が一致している（すなわち、不一致の状態が０フレーム）と判定された場合、タイミング制御部５７は、Ｈレベルのゲートイネーブル信号ＧＥＮ及びＯＳＤイネーブル信号ＯＥＮを出力する。

【0062】

一方、チェックサム値が不一致の状態が発生し且つ発生してから所定フレーム数未満の間しか経過していない場合、タイミング制御部５７は、Ｌレベルのゲートイネーブル信号ＧＥＮ及びＨレベルのＯＳＤイネーブル信号ＯＥＮを出力する。

【0063】

また、チェックサム値が不一致の状態が発生し、且つその状態が所定フレーム数以上の期間に亘って継続していると判定された場合、タイミング制御部５７は、Ｈレベルのゲートイネーブル信号ＧＥＮ及びＬレベルのＯＳＤイネーブル信号ＯＥＮを出力する。

【0064】

再び図３を参照すると、ソース制御部２６は、ゲート線ＧＬ１～ＧＬｎ及びソース線ＳＬ１～ＳＬｍ等に基づいて定められたデータマッピングに基づいて、データラッチ群３１の画素データ片ＰＤの取り込み動作を制御する。

【0065】

具体的には、ＯＳＤイネーブル信号ＯＥＮがＨレベル（すなわち、通常モード）の場合、ソース制御部２６は、データ処理部２５から供給されたパラレルの画素データ片ＰＤをデータラッチ群３１の第１のラッチに供給し、データマッピングの通りに画素データ片ＰＤを順次格納させる。また、ソース制御部２６は、データ信号ＤＳに基づいて生成された水平同期信号ＬＳをデータラッチ群３１の第２のラッチに供給し、水平同期信号ＬＳを取り込みクロックとして画素データ片ＰＤを格納させる。

【0066】

一方、ＯＳＤイネーブル信号ＯＥＮがＬレベル（すなわち、自走モード）の場合、ソース制御部２６は、ＯＳＤ設定部２７の設定データに基づき、表示パネル１１に異常通知画面を表示させるための階調データに対応する画素データ片（以下、階調データ片と称する）をピクセルカウンタ２８のタイミングに応じて、データラッチ群３１の第１のラッチに格納させる。また、ソース制御部２６は、内蔵発振クロック信号ＳＣＫに基づいて生成された水平同期信号ＬＳを取り込みクロックとして、ＯＳＤ設定部２７の設定に基づく階調データ片を第２のラッチに格納させる。

【0067】

ＯＳＤ設定部２７は、表示パネル１１にＯＳＤ（On Screen Display）画像を表示するための設定データをソース制御部２６に供給する。当該設定データは、異常検知が数フレームに亘って継続した場合に表示する画面である異常通知画面を表示させるための画素部Ｐ１１～Ｐｎｍの各々の輝度の制御についての情報を含む。異常通知画面では、例えば、表示パネル１１の所定位置に設けられた複数の画素部が「×」形状となるように選択され、当該複数の画素部には白階調、それ以外の画素部には黒階調の階調電圧信号Ｖｄが書き込まれる。

【0068】

ピクセルカウンタ２８は、ゲートドライバ１３によるゲート信号Ｖｇ１～Ｖｇｎの走査方向に沿って、１つのゲート線の伸長方向に沿った１行分の画素部を順次カウントするカウンタである。異常通知画面を表示する際には、ピクセルカウンタ２８のカウントに同期して、データラッチ群３１の第２のラッチへの１画素毎の階調データ片の格納が行われる。

【0069】

データラッチ群３１は、通常モードにおける画素データ片ＰＤの取り込み及び自走モードにおける階調データ片の取り込みを行う複数のラッチ回路から構成されている。データラッチ群３１は、第１のラッチ及び第２のラッチ（図示せず）を含む。第１のラッチは、ソース制御部２６の制御に応じて、画素データ片ＰＤ又は階調データ片を１行分毎に取り込む。第２のラッチは、第１のラッチに格納された画素データ片ＰＤ又は階調データ片を、ソース制御部２６の制御に応じて画素毎に取り込む。第２のラッチは、水平同期信号ＬＳの立ち上がりで第１のラッチから画素データ片ＰＤ又は階調データ片を取り込む。

【0070】

ＤＡコンバータ（ＤＡＣ）３２は、データラッチ群３１から出力された画素データ片ＰＤ又は階調データ片に対応する階調電圧を選択してデジタルアナログ変換し、アナログの階調電圧信号Ｖｄを生成する。生成されたアナログの階調電圧信号Ｖｄは、出力アンプ（図示せず）で増幅され、出力される。

【0071】

ゲート制御部３３は、データ処理部２５から供給されたタイミング信号ＴＳに基づいてゲート制御信号ＧＳを生成し、ゲートドライバ１３の制御を行う。また、ゲート制御部３３は、データ処理部２５からゲートイネーブル信号ＧＥＮの供給を受け、これに基づいてゲートドライバ１３の制御動作の実行及び停止を切り替える。具体的には、ゲートイネーブル信号ＧＥＮが論理レベル１の場合、ゲート制御信号ＧＳをゲートドライバ１３に供給してゲートドライバ１３の制御を行う。一方、ゲートイネーブル信号ＧＥＮが論理レベル０の場合、ゲートドライバ１３へのゲート制御信号ＧＳの供給を停止する。

【0072】

次に、本実施例の表示装置１００の動作について、図６のタイムチャートを参照して説明する。

【0073】

まず、ソースドライバ１４は、送信側ＬＳＩ１２から供給された映像データ信号ＶＤＳ及びフレーム同期信号ＦＳに基づいて階調電圧信号Ｖｄの出力及びゲートドライバ１３の制御を行う。これにより、表示パネル１１において通常の映像表示が行われる（ＳＴＥＰ１０１）。

【0074】

ソースドライバ１４のデータ処理部２５は、送信側ＬＳＩ１２からＬＶＤＳ通信により伝送された映像データ信号ＶＤＳに基づいて、チェックサム判定を行う。具体的には、データ処理部２５は、送信側ＬＳＩ１２から伝送された映像データ信号ＶＤＳに付与されているチェックサム値と、当該映像データ信号ＶＤＳに基づいてソースドライバ１４が新たに計算したチェックサム値と、を比較する（ＳＴＥＰ１０２）。

【0075】

データ処理部２５は、比較の結果に基づいて、通信エラー（通信異常）が発生しているか否かを判定する（ＳＴＥＰ１０３）。すなわち、データ処理部２５は、チェックサム値が一致している場合には通信エラーが発生しておらず、不一致の場合に通信エラーが発生していると判定する。

【0076】

通信エラーが発生していないと判定すると（ＳＴＥＰ１０３：ＮＯ）、ＳＴＥＰ１０１に戻り、ソースドライバ１４は通常表示を継続させる。

【0077】

一方、通信エラーが発生していると判定すると（ＳＴＥＰ１０３：ＹＥＳ）、ソースドライバ１４のゲート制御部３３は、ゲートドライバ１３によるゲート信号Ｖｇ１～Ｖｇｎの供給を停止させる。これにより、表示パネル１１の表示画面では、１つ前のフレームの画面が固着表示される（ＳＴＥＰ１０４）。

【0078】

不一致状態継続判定部５６は、通信エラーの状態が継続して発生しているか否かを判定する（ＳＴＥＰ１０５）。具体的には、不一致状態継続判定部５６は、チェックサム値が不一致の状態が所定フレーム数以上の期間に亘って継続しているか否かを判定する。

【0079】

通信エラーの状態が継続して発生していない、すなわちチェックサム値が一致した状態に戻ったと判定すると（ＳＴＥＰ１０５：ＮＯ）、再びＳＴＥＰ１０１に戻り、通常の映像表示を行う。

【0080】

一方、通信エラーの状態が継続して発生している、すなわちチェックサム値が不一致の状態が所定フレーム数以上の期間に亘って継続していると判定すると（ＳＴＥＰ１０５：ＹＥＳ）、ソースドライバ１４のソース制御部２６は、ＯＳＤ設定部２７の設定データに基づく画素データ片をデータラッチ群３１に格納し、当該画素データ片に対応する階調電圧信号ＶｄをＤＡコンバータ３２から出力させ、ＯＳＤ表示を実行させる（ＳＴＥＰ１０６）。

【0081】

図７Ａは、ノイズ等により一時的に通信エラーが発生した場合のソースドライバの各部の動作を示すタイムチャートである。図７Ｂは、一時的に通信エラーが発生した場合に表示パネル１１に表示される画面の例を示す図である。ここでは、フレームＣの映像データ信号ＶＤＳの通信において通信エラーが発生した場合を示している。また、ここでは、表示装置１００が車載向けの電子ミラーとして用いられる場合を例として示している。

【0082】

フレームＡ及びフレームＢでは、送信側ＬＳＩ１２から受信したチェックサム値と、映像データ信号ＶＤＳに基づいてソースドライバ１４が新たに計算したチェックサム値とが一致している。このため、データ処理部２５は、Ｈレベルのゲートイネーブル信号ＧＥＮ及びＯＳＤイネーブル信号ＯＥＮを出力する。

【0083】

セレクタ２３は、受信部２１から出力されたクロック信号ＣＬＫ（すなわち、受信部２１内のＰＬＬ回路により生成されたクロック信号）をデータ処理部２５に供給する。セレクタ２４は、通常制御パラメータＮＰをデータ処理部２５に供給する。

【0084】

データ処理部２５は、クロック信号ＣＬＫに基づいて動作し、画素データ片ＰＤ及び水平同期信号ＬＳをソース制御部２６に供給する。また、データ処理部２５は、クロック信号ＣＬＫに基づいて生成したタイミング信号ＴＳをゲート制御部３３に供給する。

【0085】

ソース制御部２６は、画素データ片ＰＤをデータラッチ群３１に格納させる。ＤＡコンバータ３２は、画素データ片ＰＤに対応する階調電圧を選択してＤ／Ａ変換を行い、アナログの階調電圧信号Ｖｄを生成する。生成されたアナログの階調電圧信号Ｖｄは、増幅され、ソース出力として出力される。フレーム同期信号ＦＳに示される１フレーム期間毎に、１フレーム分のソース出力が出力される。これにより、フレームＡ及びフレームＢの期間において、通常の画面表示が行われる。

【0086】

フレームＣでは、チェックサム値が一時的に不一致状態となり通信エラーが生じていると判定される。データ処理部２５は、Ｌレベルのゲートイネーブル信号ＧＥＮを出力する。ゲート制御部３３は、これに応じてゲートドライバ１３を制御し、ゲート信号Ｖｇ１～Ｖｇｎの供給を停止させる。これにより、フレームＣの表示画面では、１つ前のフレームの画面が固着表示される。

【0087】

フレームＤでは、チェックサム値の不一致状態が解消され、通信エラーは生じていないと判定される。データ処理部２５は、Ｈレベルのゲートイネーブル信号ＧＥＮを出力する。ゲート制御部３３は、これに応じてゲートドライバ１３を制御し、ゲート信号Ｖｇ１～Ｖｇｎの供給を再開させる。これにより、フレームＤでは、再び通常の画面表示が行われる。

【0088】

図８Ａは、通信エラーが継続して発生した場合、すなわちチェックサム値が不一致の状態が所定フレーム数以上の期間に亘って継続した場合のソースドライバの各部の動作を示すタイムチャートである。図８Ｂは、その際に表示パネル１１に表示される画面の例を示す図である。ここでは、通信エラーが継続して発生していると判定するための所定フレーム数を「２」とした場合を例として示している。

【0089】

フレームＡ及びフレームＢでは、送信側ＬＳＩ１２から受信したチェックサム値と、映像データ信号ＶＤＳに基づいてソースドライバ１４が新たに計算したチェックサム値とが一致している。このため、データ処理部２５は、Ｈレベルのゲートイネーブル信号ＧＥＮ及びＯＳＤイネーブル信号ＯＥＮを出力する。

【0090】

これに応じてソースドライバ１４の各部は通常動作を行うため、フレームＡ及びフレームＢの期間では、通常の画面表示が行われる。

【0091】

フレームＣでは、チェックサム値が不一致状態となり通信エラーが生じていると判定される。データ処理部２５は、Ｌレベルのゲートイネーブル信号ＧＥＮを出力する。ゲート制御部３３は、これに応じてゲートドライバ１３を制御し、ゲート信号Ｖｇ１～Ｖｇｎの供給を停止させる。これにより、フレームＣの表示画面では、１つ前のフレームの画面が固着表示される。

【0092】

フレームＤでは、依然としてチェックサム値が不一致状態となり、通信エラーが継続していると判定される。このため、データ処理部２５は、ゲートイネーブル信号ＧＥＮをＨレベルに切り替えるとともに、ＬレベルのＯＳＤイネーブル信号ＯＥＮを出力する。

【0093】

セレクタ２３は、ＯＳＤイネーブル信号ＯＥＮの論理レベル１から論理レベル０への変 化に応じて切り替えを行い、オシレータ２２から出力された内蔵発振クロック信号ＳＣＫをデータ処理部２５に供給する。セレクタ２４は、自走制御パラメータＳＰをデータ処理部２５に供給する。

【0094】

データ処理部２５は、内蔵発振クロック信号ＳＣＫに基づいて水平同期信号ＬＳを生成し、ソース制御部２６に供給する。また、データ処理部２５は、内蔵発振クロック信号ＳＣＫに基づいてタイミング信号ＴＳを生成し、ゲート制御部３３に供給する。

【0095】

ソース制御部２６は、ＯＳＤ設定部２７によるＯＳＤ設定に基づいて、階調データ片をデータラッチ群３１に格納させる。ＤＡコンバータ３２は、階調データ片に対応する階調電圧を選択してＤ／Ａ変換を行い、アナログの階調電圧信号Ｖｄを生成する。生成されたアナログの階調電圧信号Ｖｄは、増幅され、ソース出力として出力される。

【0096】

これにより、フレームＤにおいて、通信異常が発生していることを示す異常通知画面が表示パネル１１に表示される。例えば、図８Ｂに示すように、表示画面内の右下に白色で描かれた「×」印の領域を含み、それ以外の領域が全体的に黒色で表示された画面が、異常通知画面として表示パネル１１に表示される。

【0097】

以上のように、本実施例の表示装置１００では、ＬＶＤＳのデータフォーマットにおける１画素分のデータパケットに設けられた空き領域、すなわち偶数ポートのデータ領域のうちＲＧＢの各８ビットに割り当てられた領域以外の領域にチェックサムの符号値を付与して、映像データ信号ＶＤＳの伝送を行う。映像データ信号ＶＤＳを受信したソースドライバ１４は、受信したチェックサムの符号値と自身が算出したチェックサムの符号値とに基づいて、映像データ信号ＶＤＳの伝送に通信エラーが生じているか否かを判定する。

【0098】

かかる構成によれば、例えばＣＲＣ符号の期待値を別のインタフェースで伝送するような場合とは異なり、リアルタイムで通信エラーの検知を行うことができる。また、フレーム毎に表示内容が変化する場合にも通信エラーを検知することができる。

【0099】

また、本実施例の表示装置１００は、ノイズ等により一時的な通信エラーが発生している場合、１つ前のフレームの画像を固着表示する。次のフレームでは通信異常の状態が解消されて通常表示に戻るため、運転者等のユーザは、違和感を覚えることなく表示画面の視認を継続することができる。

【0100】

また、本実施例の表示装置１００は、通信エラーが継続して発生している場合、通信異常が発生したことを通知する異常通知画面を表示パネル１１に表示する。これにより、表示画面を視認するユーザに対し、通信異常が発生したことを視覚的に分かりやすく提示することが可能となる。特に、本実施例の表示装置１００を車載向けの電子ミラーとして使用した場合、運転者が運転状況を誤認することを防止することができる。

【0101】

したがって、本実施例の表示装置１００によれば、ＬＶＤＳ方式の映像データの伝送において、通信異常の発生を速やかに検知し、異常の発生を視覚的に提示することが可能となる。

【0102】

なお、本発明は上記実施形態に限定されない。例えば、チェックサム値の計算方法は上記実施例で説明したものに限定されない。例えば、図９に示すように、画像表示への影響が少ない下位４ビットのデータについては捨象し、奇数ポートにおけるＲＧＢの上位４ビットと、偶数ポートにおけるＲＧＢの上位４ビットと、奇数ポートにおける同期信号のビットと、を加算することにより、チェックサム値を算出してもよい。

【0103】

また、上記実施例では、チェックサムの符号値を用いる場合を例として説明したが、これに限られず、映像データ信号ＶＤＳを構成する画素データ片に基づいて算出され且つＬＶＤＳのデータフォーマットにおける１画素分のデータパケットの空き領域に付与可能な他の符号値（演算値）を用いてもよい。

【0104】

また、上記実施例では表示装置１００が１つのソースドライバ１４を有する場合について説明したが、これとは異なり同様の機能を有する複数のソースドライバがゲート線の伸長方向に沿って複数設けられていてもよい。かかる構成では、例えば１つのソースドライバが通信の異常を検知した場合、これを他のソースドライバに通知することにより、全体として固着表示やＯＳＤ表示等を行うことができる。

【符号の説明】

【0105】

１００ 表示装置
１１ 表示パネル
１２ 送信側ＬＳＩ
１３ ゲートドライバ
１４ ソースドライバ
２１ 受信部
２２ ＯＳＣ
２３、２４ セレクタ
２５ データ処理部
２６ ソース制御部
２７ ＯＳＤ設定部
２８ ピクセルカウンタ
３１ データラッチ群
３２ ＤＡＣ
３３ ゲート制御部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7A】

【図7B】

【図8A】

【図8B】

【図9】