(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024155088
(43)【公開日】2024-10-31
(54)【発明の名称】処理制御装置及びプロセッサ
(51)【国際特許分類】
G06F 11/14 20060101AFI20241024BHJP
【ＦＩ】
G06F11/14 641A
【審査請求】未請求
【請求項の数】12
【出願形態】ＯＬ
(21)【出願番号】P 2023069503
(22)【出願日】2023-04-20
(71)【出願人】
【識別番号】598121341
【氏名又は名称】慶應義塾
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(72)【発明者】
【氏名】山▲崎▼ 信行
(72)【発明者】
【氏名】中別府 将太
(57)【要約】
【課題】リアルタイム性と耐障害性の両方を満たす処理制御装置及びプロセッサを提供する。
【解決手段】処理制御装置は、フリップフロップと、フリップフロップが保持する情報がストアされる不揮発性素子とを有する不揮発性フリップフロップをそれぞれ含む一対のバンクと、一対のバンクを交互に有効に設定し、有効でないバンクのフリップフロップに保持された情報を不揮発性素子にストアするストア動作と、遮断された電源の復帰時に有効なバンクの不揮発性素子に保持された情報をフリップフロップにリストアするリストア動作とを実行する情報格納制御部と、交互に切り替えられる有効なバンクのフリップフロップに保持された情報を使用して処理を実行し、電源の復帰時に有効なバンクのフリップフロップにリストアされた情報を使用して電源の遮断により中断した処理を再開する処理実行部と、を有する。
【選択図】図１
【解決手段】処理制御装置は、フリップフロップと、フリップフロップが保持する情報がストアされる不揮発性素子とを有する不揮発性フリップフロップをそれぞれ含む一対のバンクと、一対のバンクを交互に有効に設定し、有効でないバンクのフリップフロップに保持された情報を不揮発性素子にストアするストア動作と、遮断された電源の復帰時に有効なバンクの不揮発性素子に保持された情報をフリップフロップにリストアするリストア動作とを実行する情報格納制御部と、交互に切り替えられる有効なバンクのフリップフロップに保持された情報を使用して処理を実行し、電源の復帰時に有効なバンクのフリップフロップにリストアされた情報を使用して電源の遮断により中断した処理を再開する処理実行部と、を有する。
【選択図】図１
【特許請求の範囲】
【請求項1】
処理で使用する情報を保持するフリップフロップと、前記フリップフロップが保持する前記情報がストアされる不揮発性素子とを各々有する１以上の不揮発性フリップフロップをそれぞれ含む一対のバンクと、
前記一対のバンクを交互に有効に設定し、有効でない前記バンクの前記フリップフロップに保持された前記情報を対応する前記不揮発性素子にストアするストア動作と、遮断された電源の復帰時に有効な前記バンクの前記不揮発性素子に保持された前記情報を対応する前記フリップフロップにリストアするリストア動作とを実行する情報格納制御部と、
交互に切り替えられる有効な前記バンクのフリップフロップに保持された前記情報を使用して処理を実行し、電源の復帰時に有効な前記バンクの前記フリップフロップにリストアされた前記情報を使用して前記電源の遮断により中断した処理を再開する処理実行部と、を有すること
を特徴とする処理制御装置。
前記一対のバンクを交互に有効に設定し、有効でない前記バンクの前記フリップフロップに保持された前記情報を対応する前記不揮発性素子にストアするストア動作と、遮断された電源の復帰時に有効な前記バンクの前記不揮発性素子に保持された前記情報を対応する前記フリップフロップにリストアするリストア動作とを実行する情報格納制御部と、
交互に切り替えられる有効な前記バンクのフリップフロップに保持された前記情報を使用して処理を実行し、電源の復帰時に有効な前記バンクの前記フリップフロップにリストアされた前記情報を使用して前記電源の遮断により中断した処理を再開する処理実行部と、を有すること
を特徴とする処理制御装置。
【請求項2】
有効な前記バンクを示す有効情報を不揮発に保持する有効情報保持部を有し、
前記情報格納制御部は、有効でない前記バンクの前記ストア動作の完了に基づいて、有効情報保持部が保持する前記有効情報を書き換えて有効でない前記バンクを有効に切り替えること
を特徴とする請求項１に記載の処理制御装置。
前記情報格納制御部は、有効でない前記バンクの前記ストア動作の完了に基づいて、有効情報保持部が保持する前記有効情報を書き換えて有効でない前記バンクを有効に切り替えること
を特徴とする請求項１に記載の処理制御装置。
【請求項3】
処理で使用する情報を交互に保持する複数の不揮発性フリップフロップをそれぞれ含む一対のバンクを有する複数の不揮発性フリップフロップモジュールを有するコアと、
前記複数の不揮発性フリップフロップモジュールに保持される前記情報をそれぞれ制御する情報格納制御部と、を有し、
前記複数の不揮発性フリップフロップの各々は、前記情報を保持するフリップフロップと、前記フリップフロップが保持する前記情報がストアされる不揮発性素子とを有し、
前記情報格納制御部は、前記複数の不揮発性フリップフロップモジュールの前記一対のバンクを交互に有効に設定し、有効でない前記バンクの前記フリップフロップに保持された前記情報を対応する前記不揮発性素子にストアするストア動作と、遮断された電源の復帰時に有効な前記バンクの前記不揮発性素子に保持された前記情報を対応する前記フリップフロップにリストアするリストア動作とを実行し、
前記コアは、交互に切り替えられる有効な前記バンクのフリップフロップに保持された前記情報を使用して処理を実行し、電源の復帰時に有効な前記バンクの前記フリップフロップにリストアされた前記情報を使用して前記電源の遮断により中断した処理を再開すること
を特徴とするプロセッサ。
前記複数の不揮発性フリップフロップモジュールに保持される前記情報をそれぞれ制御する情報格納制御部と、を有し、
前記複数の不揮発性フリップフロップの各々は、前記情報を保持するフリップフロップと、前記フリップフロップが保持する前記情報がストアされる不揮発性素子とを有し、
前記情報格納制御部は、前記複数の不揮発性フリップフロップモジュールの前記一対のバンクを交互に有効に設定し、有効でない前記バンクの前記フリップフロップに保持された前記情報を対応する前記不揮発性素子にストアするストア動作と、遮断された電源の復帰時に有効な前記バンクの前記不揮発性素子に保持された前記情報を対応する前記フリップフロップにリストアするリストア動作とを実行し、
前記コアは、交互に切り替えられる有効な前記バンクのフリップフロップに保持された前記情報を使用して処理を実行し、電源の復帰時に有効な前記バンクの前記フリップフロップにリストアされた前記情報を使用して前記電源の遮断により中断した処理を再開すること
を特徴とするプロセッサ。
【請求項4】
前記複数の不揮発性フリップフロップモジュールの各々は、有効な前記バンクを示す有効情報を不揮発に保持する有効情報保持部を有し、
前記情報格納制御部は、有効でない前記バンクの前記ストア動作の完了に基づいて、有効情報保持部が保持する前記有効情報を書き換えて有効でない前記バンクを有効に切り替えること
を特徴とする請求項３に記載のプロセッサ。
前記情報格納制御部は、有効でない前記バンクの前記ストア動作の完了に基づいて、有効情報保持部が保持する前記有効情報を書き換えて有効でない前記バンクを有効に切り替えること
を特徴とする請求項３に記載のプロセッサ。
【請求項5】
前記情報格納制御部は、前記複数の不揮発性フリップフロップモジュールのうちの１つであるマスタ不揮発性フリップフロップモジュールの前記有効情報保持部にグローバル有効情報を保持し、保持したグローバル有効情報により示される、前記複数の不揮発性フリップフロップモジュールの前記バンクの前記リストア動作を実施し、保持したグローバル有効情報により示されない、前記複数の不揮発性フリップフロップモジュールの前記バンクの前記ストア動作を実施すること
を特徴とする請求項４に記載のプロセッサ。
を特徴とする請求項４に記載のプロセッサ。
【請求項6】
前記不揮発性フリップフロップモジュールは、前記ストア動作を開始するタイミングを所定数の不揮発性フリップフロップ毎にずらすインタリーブ機能を有し、
前記タイミングのずれ量は、変更可能であること
を特徴とする請求項３ないし請求項５のいずれか１項に記載のプロセッサ。
前記タイミングのずれ量は、変更可能であること
を特徴とする請求項３ないし請求項５のいずれか１項に記載のプロセッサ。
【請求項7】
前記コアで使用するデータを保持する不揮発性メインメモリと、
前記コアに設けられ、前記不揮発性メインメモリに保持されるデータの一部を前記不揮発性フリップフロップモジュールに保持する不揮発性データキャッシュと、を有し、
前記不揮発性データキャッシュは、前記不揮発性データキャッシュにおいて前記ストア動作が完了したデータを前記不揮発性メインメモリにライトバックすること
を特徴とする請求項３ないし請求項５のいずれか１項に記載のプロセッサ。
前記コアに設けられ、前記不揮発性メインメモリに保持されるデータの一部を前記不揮発性フリップフロップモジュールに保持する不揮発性データキャッシュと、を有し、
前記不揮発性データキャッシュは、前記不揮発性データキャッシュにおいて前記ストア動作が完了したデータを前記不揮発性メインメモリにライトバックすること
を特徴とする請求項３ないし請求項５のいずれか１項に記載のプロセッサ。
【請求項8】
前記不揮発性データキャッシュは、前記不揮発性メインメモリにライトバックするライトバックデータを保持するライトバッファを有し、前記ライトバッファに保持している前記ライトバックデータのうち、前記ストア動作が完了したライトバックデータを前記不揮発性メインメモリにライトバックすること
を特徴とする請求項７に記載のプロセッサ。
を特徴とする請求項７に記載のプロセッサ。
【請求項9】
前記不揮発性データキャッシュは、前記ストア動作が完了していない前記ライトバックデータを前記ライトバッファに保持し、前記ライトバッファに所定量の前記ライトバックデータが保持されたとき、前記情報格納制御部に所定量の前記ライトバックデータの前記ストア動作を依頼し、前記ストア動作が完了した前記ライトバックデータを前記不揮発性メインメモリにライトバックすること
を特徴とする請求項８に記載のプロセッサ。
を特徴とする請求項８に記載のプロセッサ。
【請求項10】
前記コアは、各々が前記処理で使用する情報を保持する前記不揮発性フリップフロップモジュールを含むパイプライン、レジスタファイル、命令キャッシュ、データキャッシュ及びアドレス変換バッファのうちの１つ又は複数を有すること
を特徴とする請求項３ないし請求項５のいずれか１項に記載のプロセッサ。
を特徴とする請求項３ないし請求項５のいずれか１項に記載のプロセッサ。
【請求項11】
前記情報格納制御部による前記バンクの切り替えタイミングと、前記ストア動作の開始タイミングとは、ソフトウェアにより設定可能であること
を特徴とする請求項３ないし請求項５のいずれか１項に記載のプロセッサ。
を特徴とする請求項３ないし請求項５のいずれか１項に記載のプロセッサ。
【請求項12】
前記複数の不揮発性フリップフロップモジュールの各々は、前記不揮発性フリップフロップに前記情報を書き込む場合、前記ストア動作又は前記リストア動作の実行中を除き、前記一対のバンクの両方の前記フリップフロップへの前記情報の書き込みを許可し、前記ストア動作又は前記リストア動作を実行中の前記バンクへの前記情報の書き込みを禁止すること
を特徴とする請求項３ないし請求項５のいずれか１項に記載のプロセッサ。
を特徴とする請求項３ないし請求項５のいずれか１項に記載のプロセッサ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、処理制御装置及びプロセッサに関する。
【背景技術】
【0002】
自動車、ロボット、宇宙船、ウェアラブルデバイス、センサネットワークなどに使用される組込みシステムは、時間制約を守りつつ処理を実行するリアルタイム性と、電源障害などに対する耐障害性とが要求される。電源障害が発生した場合、揮発性メモリ及びフリップフロップに保持された情報は失われるため、システムの再起動が必要となる。
【0003】
プロセッサシステムの耐障害性を向上するために、プロセスの再実行に必要な情報をチェックポイント毎に定期的にメインメモリに保存しておき、障害の発生によりプログラムの実行が中断されたときに、プロセスの状態をチェックポイントまで戻して再実行する手法が知られている（例えば、特許文献１参照）。
【0004】
マイクロコンピュータにおいて、停電の発生時にプログラムカウンタの値とメモリの内容とを不揮発性メモリにそれぞれ待避し、停電からの復旧時に待避したプログラムカウンタの値とメモリの内容とを復元する手法が知られている（例えば、特許文献２参照）。
【0005】
フリップフロップに不揮発性フリップフロップを使用した不揮発性プロセッサが知られている（例えば、非特許文献１参照）。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開平９－６９０８２号公報
【特許文献2】特開２０００－３９９２８号公報
【非特許文献】
【0007】
【非特許文献1】Y. Wang, Y. Liu, S. Li, D. Zhang, B. Zhao, M. Chiang, Y. Yan, B. Sai, and H. Yang, "A 3us wake-up time nonvolatile processor based on ferroelectric flip-flops," 2012 Proceedings of the ESSCIRC (ESSCIRC), pp.149-152, 2012.
【非特許文献2】K. Usami, J. Akaike, S. Akiba, M. Kudo, H. Amano, T. Ikezoe, K. Hiraga, Y. Shuto, and K. Yagami, "Energy efficient write verify and retry scheme for mtj based flip-flop and application," 2018 IEEE 7th Non-Volatile Memory Systems and Applications Symposium (NVMSA), pp.91-98, 2018.
【非特許文献3】A. Kamei, T. Kojima, H. Amano, D. Yokoyama, H. Miyauchi, K. Usami, K. Hiraga, K. Suzuki, and K. Bessho, "Energy saving in a multi-context coarse grained reconfigurable array with non-volatile flip-flops," 2021 IEEE 14th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC), pp.273-280, 2021.
【発明の概要】
【発明が解決しようとする課題】
【0008】
チェックポイント毎に情報を保存する手法では、システムの処理は、チェックポイントでの情報をメモリ等に書き込んでいる間に停止される。このため、チェックポイントの周期が短いほど、停電からの復旧時に停電の発生時点に近いところから処理を再開することができるが、チェックポイントの周期が短いほど、システムの処理性能は低下する。
【0009】
また、チェックポイントでの情報を不揮発性フリップフロップの不揮発性要素に書き込み中に停電等が発生した場合、不揮発性要素に正しい情報が保持されないおそれがある。これにより、停電が発生する前のチェックポイントでの状態を復元できない場合、その後の処理を正しく実施できない。この結果、システムの再起動が必要になり、リアルタイム性と耐障害性とが満たされなくなる。
【0010】
上記の課題に鑑み、本発明は、リアルタイム性と耐障害性の両方を満たす処理制御装置及びプロセッサを提供することを目的とする。
【課題を解決するための手段】
【0011】
一つの観点によれば、処理制御装置は、処理で使用する情報を保持するフリップフロップと、前記フリップフロップが保持する前記情報がストアされる不揮発性素子とを各々有する１以上の不揮発性フリップフロップをそれぞれ含む一対のバンクと、前記一対のバンクを交互に有効に設定し、有効でない前記バンクの前記フリップフロップに保持された前記情報を対応する前記不揮発性素子にストアするストア動作と、遮断された電源の復帰時に有効な前記バンクの前記不揮発性素子に保持された前記情報を対応する前記フリップフロップにリストアするリストア動作とを実行する情報格納制御部と、交互に切り替えられる有効な前記バンクのフリップフロップに保持された前記情報を使用して処理を実行し、電源の復帰時に有効な前記バンクの前記フリップフロップにリストアされた前記情報を使用して前記電源の遮断により中断した処理を再開する処理実行部と、を有することを特徴とする。
【発明の効果】
【0012】
本発明によれば、リアルタイム性と耐障害性の両方を満たす処理制御装置及びプロセッサを提供することができる。
【図面の簡単な説明】
【0013】
【図1】本発明の一実施形態におけるプロセッサが搭載されたシステムの一例を示すブロック図である。
【図3】ＮＶＦＦユニットの構成の一例と、ＮＶＦＦＭによりチェックポイントを作成しているときのＢａｎｋの状態の一例とを示す図である。
【図4】チェックポイントの作成中に発生した停電からの復旧後にＮＶＦＦＭがチェックポイントを復元する動作の一例を示すシーケンス図である。
【図5】グローバルＮＶＤＣの一例を示すブロック図である。
【図6】ローカルＮＶＤＣの一例を示すブロック図である。
【図7】チェックポイントを作成するＳＯ手法の例を示すフロー図である。
【図8】チェックポイントを作成するＯＳＳ手法の例を示すフロー図である。
【図9】チェックポイントを作成するＴＳＳ手法の例を示すフロー図である。
【図10】チェックポイントを作成するＭＳＳ手法の例を示すフロー図である。
【図11】ノンストップＳｏＣのチップレイアウトの概要を示す図である。
【図12】チェックポイントの作成開始間隔及び復元開始間隔とチェックポイントの作成時間及び復元時間との関係の例を示す図である。
【図13】ｂｉｔｃｏｕｎｔベンチマークによるチェックポイントの作成周期とＩＰＣとの関係を示す図である。
【図14】ｑｓｏｒｔベンチマークによるチェックポイントの作成周期とＩＰＣとの関係を示す図である。
【図15】ｂｉｔｃｏｕｎｔベンチマークによるチェックポイントの作成周期とエネルギー消費との関係を示す図である。
【図16】ｑｓｏｒｔベンチマークによるチェックポイントの作成周期とエネルギー消費との関係を示す図である。
【発明を実施するための形態】
【0014】
以下、図面を用いて実施形態を説明する。
【0015】
（ノンストップＳｏＣのブロック図）
図１は、本発明の一実施形態におけるプロセッサが搭載されたシステムの一例を示すブロック図である。図１に示すシステムＳＹＳは、ノンストップＳｏＣ（System-on-Chip）と、ノンストップＳｏＣに接続された複数の周辺機器とを有する。図１において、細い矩形枠で示す要素は、揮発性の要素を示し、太い矩形枠で示す要素は、不揮発性の要素を含むことを示す。
図１は、本発明の一実施形態におけるプロセッサが搭載されたシステムの一例を示すブロック図である。図１に示すシステムＳＹＳは、ノンストップＳｏＣ（System-on-Chip）と、ノンストップＳｏＣに接続された複数の周辺機器とを有する。図１において、細い矩形枠で示す要素は、揮発性の要素を示し、太い矩形枠で示す要素は、不揮発性の要素を含むことを示す。
【0016】
例えば、ノンストップＳｏＣは、自動車、ロボット、宇宙船、ウェアラブルデバイス、センサネットワーク等に耐障害性のある組み込みリアルタイムシステムとして搭載される。ノンストップＳｏＣは、電源が一時的に遮断された場合にもデータを失わないため、電源の復旧後に再起動処理を実施することなく、電源の遮断前に実施していた動作を再開することができる。このため、例えば、ノンストップＳｏＣは、太陽光発電、風力発電又は水力発電等の電源が不安定な環境下でも再起動処理を実施することなく動作を継続可能である。
【0017】
ノンストップＳｏＣは、内部バスＩＢＵＳを介して相互に接続されたＮＶＤＣ（Non-Volatile Device Controller）トップモジュール、ノンストッププロセッサ、ＳＲＡＭ（Static Random Access Memory）、ＤＭＡＣ（Direct Memory Access Controller）、ＭＲＡＭ（Magnetoresistive Random Access Memory）、クロック制御回路、ＰＷＮ（Pulse Width Modulation）ジェネレータ及び各種Ｉ／Ｏインタフェースを有する。
【0018】
ＮＶＤＣトップモジュールは、例えば、１チャネル（ＣＨ０）のグローバルＮＶＤＣ（Non-Volatile Device Controller）と、３１チャネル（ＣＨ１－ＣＨ３１）のローカルＮＶＤＣと１チャネル（ＣＨ１）のＮＶＦＦＭ（Non-Volatile Flip-Flop Module）とを有する。ＣＨ１のＮＶＦＦＭは、グローバルＮＶＤＣで使用する制御情報を不揮発に保持する。なお、ＣＨ１のＮＶＦＦＭは、グローバルＮＶＤＣ内に配置されてもよい。ノンストッププロセッサは、ＣＨ２－ＣＨ９に対応する８個のＮＶＦＦＭを有する。グローバルＮＶＤＣ及びローカルＮＶＤＣは、情報格納制御部の一例である。ノンストッププロセッサは、コア及び処理実行部の一例である。ＭＲＡＭは、不揮発性メインメモリの一例である。
【0019】
グローバルＮＶＤＣ及びローカルＮＶＤＣは、ＮＶＦＦＭの動作を制御し、ＮＶＦＦＭに後述するストア動作及びリストア動作を実施させる。グローバルＮＶＤＣは、ノンストップＳｏＣ内の複数のＮＶＦＦＭを同時に制御可能である。各ローカルＮＶＤＣは、対応するＮＶＦＦＭを個別に制御可能である。不揮発性デバイスコントローラＮＶＤＣは、ビット幅が異なる様々な構成のＮＶＦＦＭを、ソフトウェアの設定により柔軟に吸収して制御可能である。
【0020】
各ＮＶＦＦＭは、グローバルＮＶＤＣ又は対応するチャネルのＮＶＤＣによって制御される。ＮＶＦＦＭは、複数のＮＶＦＦ（Non-Volatile Flip-Flop）と、各ＮＶＦＦのチェックポイントの作成とチェックポイントの復元とを制御する制御ロジックとを有するレジスタファイルである。ＮＶＦＦＭ及びＮＶＦＦの構成については、図２及び図３に示される。
【0021】
チェックポイントは、停電等による電源の遮断からの復旧時に再現する電源の遮断前の発生前のデータを取得するポイント、取得タイミング及び取得するデータ等を示す。チェックポイントの作成は、ＮＶＦＦの揮発性要素から不揮発性要素にデータをストアすることを示す。チェックポイントの復元は、ＮＶＦＦの不揮発性要素から揮発性要素にデータをリストアすることを示す。以下の説明では、停電等による電源の遮断は、停電と称される。
【0022】
図１に示す例では、ノンストップＳｏＣは、Ｉ／ＯインタフェースとしてＳＰＩ（Serial Peripheral Interface：登録商標）、Ｉ２Ｃ（Inter-Integrated Circuit：登録商標）、ＵＡＲＴ（Universal Asynchronous Receiver Transmitter）、ＧＰＩＯ（General Purpose Input/Output）及び外部バスインタフェースを有する。なお、ノンストップＳｏＣに搭載されるＩ／Ｏインタフェースは、図１に示す例に限定されず、システムＳＹＳに搭載される周辺機器に応じて決められる。
【0023】
ノンストッププロセッサのアーキテクチャは、ＲＩＳＣ（Reduced Instruction Set Computer）プロセッサと同様であり、通常のＣＰＵ（Central Processing Unit）と同様に動作する。このため、ノンストッププロセッサは、ＣＰＵと同様に、パイプライン、汎用レジスタＧＰＲ（General Purpose Register）、浮動小数点レジスタＦＰＲ（Floating Point Register）、命令キャッシュＩＣａｃｈｅ、データキャッシュＤＣａｃｈｅ、命令ＴＬＢであるＩＴＬＢ（ＴＬＢ：Translation Lookaside Buffer）、データＴＬＢであるＤＴＬＢ及び制御レジスタを有する。なお、ノンストッププロセッサは、パイプライン、汎用レジスタＧＰＲ、浮動小数点レジスタＦＰＲ、命令キャッシュＩＣａｃｈｅ、データキャッシュＤＣａｃｈｅ、ＩＴＬＢ、ＤＴＬＢ及び制御レジスタのうち、１つ又は複数のみを有してもよい。
【0024】
汎用レジスタＧＰＲ及び浮動小数点レジスタＦＰＲは、レジスタファイルの一例である。データキャッシュＤＣａｃｈｅは、不揮発性データキャッシュの一例である。命令ＴＬＢ及びデータＴＬＢは、アドレス変換バッファの一例である。以下では、汎用レジスタＧＰＲ、浮動小数点レジスタＦＰＲ、命令キャッシュＩＣａｃｈｅ及びデータキャッシュＤＣａｃｈｅは、それぞれＧＰＲ、ＦＰＲ、ＩＣａｃｈｅ及びＤＣａｃｈｅと称される。
【0025】
パイプライン、ＧＰＲ、ＦＰＲ、ＩＣａｃｈｅ、ＤＣａｃｈｅ、ＩＴＬＢ、ＤＴＬＢ及び制御レジスタに搭載されるフリップフロップは、それぞれチャネルＣＨ２からチャネルＣＨ９までの８個のＮＶＦＦＭとして設計される。すなわち、ノンストッププロセッサに含まれるパイプライン等の全ての回路ブロックに含まれる全てのフリップフロップは、チェックポイントの作成と復元とが可能なＮＶＦＦである。これにより、ノンストッププロセッサに保持される全ての情報を不揮発に保持することができる。
【0026】
ＤＣａｃｈｅは、ＭＲＡＭに記憶されているデータの一部を保持するデータ記憶領域と、記憶領域の記憶状態を保持する状態記憶領域と、ライトバッファとを有する。例えば、ライトバッファのサイズは、ＤＣａｃｈｅの１０キャッシュラインから２０キャッシュライン程度である。状態記憶領域は、データがＮＶＦＦの不揮発性要素にストアされたか否かを示すストアドビットを含む。ＭＲＡＭへの書き込み回数をできる限り少なくするため、ＤＣａｃｈｅは、ストア命令の実施時にＤＣａｃｈｅのデータ記憶領域のみにデータを書き込み、ＭＲＡＭにデータを書き込まず、状態記憶領域をダーティー状態にする（ライトバック形式）。
【0027】
また、ストア命令でキャッシュミスが発生したときに、ＤＣａｃｈｅは、ＭＲＡＭからデータを読み出して、キャッシュラインにストアデータを書き込む一方、ＭＲＡＭには書き込まず、状態記憶領域をダーティー状態にする（ライトアロケート形式）。さらに、ライトバックの発生時にライトバックデータをライトバッファに一旦書き込み、ノンストッププロセッサが動作しているバックグラウンドでライトバッファに書き込んだデータをＭＲＡＭに書き込む（ライトバッファ形式）。以上の３つの形式により、停電が発生した場合にも、ＭＲＡＭとＤＣａｃｈｅとの間でデータの一貫性を維持することができる。
【0028】
ＤＣａｃｈは、ライトバッファに所定量のライトバックデータを保持したとき、ＤＣａｃｈｅに対応するＣＨ６のローカルＮＶＤＣにチェックポイントの作成（すなわち、ストア動作の実施）を依頼する。例えば、所定量は、ライトバッファのサイズの半分程度である。
【0029】
ライトバッファを設けることで、チェックポイントの作成頻度を下げることができ、ライトバックデータをライトバッファからＭＲＡＭにまとめてライトバックすることができる。この結果、ライトバッファを設けない場合に比べて、ノンストッププロセッサの消費電力を低減することができる。
【0030】
ＣＨ６のローカルＮＶＤＣは、ライトバッファに保持されているデータに対応してデータ記憶領域のＮＶＦＦに保持されているデータを不揮発領域にストアすることでチェックポイントの作成を制御する。以下では、ＮＶＦＦの揮発領域に保持しているデータを不揮発領域にストアする動作は、チェックポイントの作成とも称される。ＤＣａｃｈｅは、チェックポイントを作成したデータに対応するストアドビットをセットする。そして、ＤＣａｃｈｅは、ライトバッファに保持されているデータのうちストアドビットがセットされた、すなわちチェックポイントを作成済みのデータをＭＲＡＭにライトバックする。換言すれば、ＤＣａｃｈｅは、チェックポイントの作成が完了するまで、データのＭＲＡＭへの書き込みを抑止する。
【0031】
チェックポイントが作成されたデータのみをＭＲＡＭにライトバックすることで、停電が発生した場合にも、ＭＲＡＭとＤＣａｃｈｅとの間でデータの一貫性を維持することができる。これに対して、チェックポイントが作成されていないデータがＭＲＡＭにライトバックされた後に停電が発生した場合、チェックポイントが作成されていないＤＣａｃｈｅのデータは失われる場合がある。このため、ＭＲＡＭとＤＣａｃｈｅとのデータの一貫性を維持することができない。
【0032】
ライトバッファに空きがある間、ＤＣａｃｈｅは動作することができ、ノンストッププロセッサは、ＣＰＵとして動作することができる。一方、ライトバッファが一杯になると、ＤＣａｃｈｅからのデータの追い出しができないため、キャッシュミス時にデータをＭＲＡＭから転送することができない。このため、ノンストッププロセッサは、ライトバッファに空きができるまで動作を停止する。
【0033】
ノンストッププロセッサの動作の停止による演算性能の低下を抑制するためには、ライトバッファが一杯になる前にデータをＭＲＡＭにライトバックする必要がある。ノンストップＳｏＣは、ノンストッププロセッサの動作を停止させることなく、ライトバッファを使用してデータの一貫性を維持する２つの手法のいずれかを実施する。
【0034】
最初の手法では、ノンストッププロセッサが実行するソフトウェアによりライトバッファのデータ保持容量をモニタし、チェックポイントの作成が必要な容量が保持されたときに割り込み処理を実施する。例えば、割り込み処理は、ＤＣａｃｈｅに対応するＣＨ６のローカルＮＶＤＣにチェックポイントの作成を依頼し、依頼を受けたローカルＮＶＤＣがチェックポイントを作成することで実施される。この手法により、プログラマが意図した時間にチェックポイントを作成することが可能になる。
【0035】
２番目の手法では、ハードウェアは、データの一貫性を意識したチェックポイントの作成が必要であることを検出するとチェックポイントを自動的に作成する。この手法では、割り込みを発生させずにチェックポイントを作成できるため、チェックポイントの作成時間を最初の手法より短縮することができる。
【0036】
ＳＲＡＭは、ノンストップＳｏＣで使用するワークデータ等を保持する。ＤＭＡＣは、例えば、ノンストップＳｏＣが内蔵する２つの要素間でのデータ転送をノンストッププロセッサを介在させることなく実施する。
【0037】
ＭＲＡＭは、ノンストッププロセッサのメインメモリとして使用され、ノンストッププロセッサが実行するプログラム及びノンストッププロセッサが使用するデータ等を不揮発に記憶する。高速かつランダムアクセス可能な不揮発性メモリをメインメモリとすることで、メインメモリに保持されたデータに対するチェックポイントの作成を不要にすることができる。
【0038】
ＳＰＩ又はＩ２Ｃは、ＡＤＣ（Analog-to-Digital Converter）又はＤＡＣ（Digital-to-Analog Converter）等に接続される。ＵＡＲＴ及びＧＰＩＯは、各種Ｉ／Ｏデバイスにそれぞれ接続される。クロック制御回路は、ノンストップＳｏＣに搭載されるフリップフロップ等の各種クロック同期回路で使用するクロックを生成し、クロックの周波数を調整する。
【0039】
ＰＷＭジェネレータは、不揮発性のＰＷＭ入力（以下、ＰＷＭＩＮ）、不揮発性のパルスカウンタレジスタ（以下、ＰＬＳＣＮＴ）及び揮発性のＰＷＭ出力（以下、ＰＷＭＯＵＴ）を有する。例えば、ＰＷＭＩＮ及びＰＬＳＣＮＴは、それぞれ２チャネル（ＣＨ２０、ＣＨ２１とＣＨ２２、ＣＨ２３）のＮＶＦＦＭを有するが、それぞれのチャネル数は１以上であればよい。
【0040】
例えば、ＰＷＭジェネレータは、ノンストップＳｏＣに接続されるＡＣ（Alternating Current）モータ又はＤＣ（Direct Current）モータ等のモータの回転数と回転方向とを制御する。特に限定されないが、モータは、システムＳＹＳに搭載されるアクチュエータの制御に使用されてもよい。システムＳＹＳがロボットの場合、アクチュエータは、ロボットのアーム又は車輪等を動かしてもよい。
【0041】
ＰＬＳＣＮＴ（ＮＶＦＦＭ）は、モータに取り付けられたエンコーダから出力されるモータの回転数と回転方向とを示す情報を保持する。ＰＷＭＩＮ（ＮＶＦＦＭ）は、例えば、モータの極情報を保持する。
【0042】
ＰＷＭＯＵＴは、揮発性のレジスタを含むモータ制御用のＩＯである。ＰＷＭＯＵＴは、ＰＬＳＣＮＴ及びＰＷＭＩＮに保持された回転数等の情報に応じてＰＷＭジェネレータが生成するモータの回転数又は回転方向等を制御情報として保持する。そして、ＰＷＭジェネレータは、ＰＷＭＯＵＴに保持している制御情報に基づいてＰＷＭ信号を生成し、生成したＰＷＭ信号をモータに出力する。
【0043】
ＰＷＭＩＮ及びＰＬＳＣＮＴをＮＶＦＦＭにより設計することで、電源の瞬停時等にＰＷＭＩＮ及びＰＬＳＣＮＴの設定値が失われることを抑止することができる。このため、ＰＷＭジェネレータは、電源の復旧後に、復元したＰＷＭＩＮ及びＰＬＳＣＮＴの値に基づいて、モータの回転数の制御に使用するＰＷＭＯＵＴの制御情報を迅速に復元することができる。この結果、電源の復旧後に、モータに接続されるアクチュエータ等を電源の遮断前の状態から動作させることができる。
【0044】
例えば、外部バスインタフェースは、ノンストップＳｏＣの外部に配置されるＲＯＭ（Read Only Memory）やＩ／Ｏデバイスに接続され、ＲＯＭやＩ／Ｏデバイスのアクセスを制御する。
【0045】
（ＮＶＦＦＭのブロック図）
図２は、図１の不揮発性フリップフロップモジュールＮＶＦＦＭの一例を示すブロック図である。図２においても、細い矩形枠で示す要素は、揮発性の要素を示し、太い矩形枠で示す要素は、不揮発性の要素を含むことを示す。
図２は、図１の不揮発性フリップフロップモジュールＮＶＦＦＭの一例を示すブロック図である。図２においても、細い矩形枠で示す要素は、揮発性の要素を示し、太い矩形枠で示す要素は、不揮発性の要素を含むことを示す。
【0046】
ＮＶＦＦＭは、一対のバンクと、バリッドビットと、セレクタＳＥＬと、制御ロジックとを有する。以下では、一対のバンクのうち片方のバンクをＢａｎｋ０、他方のバンクをＢａｎｋ１と称し、Ｂａｎｋ０、Ｂａｎｋ１を区別なく表す場合はＢａｎｋと称する。Ｂａｎｋ０、Ｂａｎｋ１は、互いに同じ構成である。Ｂａｎｋ０、Ｂａｎｋ１は、それぞれインタリーブロジックとＮ個のＮＶＦＦユニットとを有する。
【0047】
Ｂａｎｋ０、Ｂａｎｋ１がチェックポイントを作成中でない場合、ＮＶＦＦＭへの入力データは、両方のバンク（Ｂａｎｋ０、Ｂａｎｋ１）に格納される。Ｂａｎｋ０、Ｂａｎｋ１の両方にデータを保持することで、ＮＶＦＦＭは、どのＢａｎｋがアクティブバンクとして選択されていても、正常に動作することができる。ＮＶＦＦＭからの出力データは、制御ロジックにより選択されたＢａｎｋから出力される。制御ロジックは、対応するローカルＮＶＤＣ又はグローバルＮＶＤＣからの指示に基づいて、各Ｂａｎｋ０、Ｂａｎｋ１のＮＶＦＦユニットの動作を制御する。
【0048】
Ｂａｎｋ０、Ｂａｎｋ１において、同じ番号のＮＶＦＦユニットは、ＮＶＦＦＭに入出力される１つのビット値に対応して割り当てられる。ＮＶＦＦＭは、一方のＢａｎｋがチェックポイントの作成又は復元を実施している間、他方のＢａｎｋをレジスタファイルとして使用する。これにより、チェックポイントの作成中又は復元中にも、ノンストッププロセッサ及びＰＷＭジェネレータは、停止することなく動作を継続することができる。
【0049】
なお、チェックポイントの作成又は復元を実施しているＢａｎｋは、クロックゲーティングにより入力データの受け付けが禁止され、Ｂａｎｋへのデータの書き込みが禁止される。これにより、チェックポイントの作成又は復元中のＮＶＦＦユニットに保持されているデータが入力データにより書き換わることを抑止することができる。
【0050】
ＮＶＦＦＭは、１つのビット値をＢａｎｋ０のＮＶＦＦとＢａｎｋ１のＮＶＦＦ（ＮＶＦＦペア）で交互に保持し、チェックポイントをＢａｎｋ０、Ｂａｎｋ１で交互に作成する。これにより、ＮＶＦＦＭは、一方のＢａｎｋでチェックポイントを作成中に停電が発生しても、他方のＢａｎｋが正常なチェックポイントを保持できる。一方、ＮＶＦＦＭが１つのＢａｎｋのみを有し、１つのＢａｎｋにチェックポイントを作成する場合、チェックポイントの作成中に停電が発生すると、ＮＶＦＦＭは、チェックポイントを失ってしまう。
【0051】
バリッドビットは、有効なチェックポイントを保持しているＢａｎｋを示す。例えば、バリッドビット＝０は、有効なチェックポイントがＢａｎｋ０に保持されていることを示し、バリッドビット＝１は、有効なチェックポイントがＢａｎｋ１に保持されていることを示す。このため、ＮＶＦＦＭは、バリッドビットを参照し、バリッドビットの値で示されるＢａｎｋでチェックポイントを復元することができる。
【0052】
バリッドビットの復元は、停電からの復旧後等に実施されるため、バリッドビットは、ＮＶＦＦを使用して不揮発に保持する必要がある。なお、ＮＶＦＦＭは、バリッドビットの値を反転した値で示されるＢａｎｋでチェックポイントを作成した後、バリッドビットの値を反転する。バリッドビットは、有効なＢａｎｋを示す有効情報を保持する有効情報保持部の一例であり、バリッドビットの値は、有効情報の一例である。
【0053】
（ＮＶＦＦユニットの構成の一例）
図３は、ＮＶＦＦユニットの構成の一例と、ＮＶＦＦＭによりチェックポイントを作成しているときのＢａｎｋの状態の一例とを示す図である。各Ｂａｎｋは、Ｎ個のＮＶＦＦユニット（ＮＶＦＦユニット０－ＮＶＦＦユニット（Ｎ－１））を有する。各ＮＶＦＦユニットは、フリップフロップＦＦと磁気トンネル接合素子ＭＴＪとを各々含むＭ個の不揮発性フリップフロップＮＶＦＦ（ＮＶＦＦ０－ＮＶＦＦ（Ｍ－１））を有する。磁気トンネル接合素子ＭＴＪは、不揮発性素子の一例である。
図３は、ＮＶＦＦユニットの構成の一例と、ＮＶＦＦＭによりチェックポイントを作成しているときのＢａｎｋの状態の一例とを示す図である。各Ｂａｎｋは、Ｎ個のＮＶＦＦユニット（ＮＶＦＦユニット０－ＮＶＦＦユニット（Ｎ－１））を有する。各ＮＶＦＦユニットは、フリップフロップＦＦと磁気トンネル接合素子ＭＴＪとを各々含むＭ個の不揮発性フリップフロップＮＶＦＦ（ＮＶＦＦ０－ＮＶＦＦ（Ｍ－１））を有する。磁気トンネル接合素子ＭＴＪは、不揮発性素子の一例である。
【0054】
例えば、ＮＶＦＦユニットに搭載される各ＮＶＦＦは、フリップフロップＦＦと、ＭＲＡＭの記憶素子に使用される磁気トンネル接合素子ＭＴＪとを有する。以下では、フリップフロップＦＦは、単にＦＦとも称され、磁気トンネル接合素子ＭＴＪは、単にＭＴＪとも称される。ＮＶＦＦＭは、ＦＦに保持されているデータをＭＴＪにストア（ＳＴ）することで、チェックポイントを作成し、ＭＴＪに保持されているデータをＦＦにリストア（ＲＳ）することで、チェックポイントを復元する。
【0055】
ＮＶＦＦＭは、ローカルＮＶＤＣ又はグローバルＮＶＤＣからの指示に基づいて、Ｂａｎｋ０、Ｂａｎｋ１にチェックポイントを交互に作成する。一方のＢａｎｋがチェックポイントを作成している間、他方のＢａｎｋは、処理に使用するデータをＦＦに保持する単純なレジスタファイルとして動作する。これにより、ＮＶＦＦＭは、チェックポイントの作成のオーバーヘッドを隠してＮ個のレジスタファイルとして動作することができる。
【0056】
通常動作においてレジスタファイルとして動作する一方のＢａｎｋは、通常のフリップフロップと同様に、クロックの立ち上がりエッジに同期して入力データをＦＦに格納する。また、消費電力を低減するために、ＮＶＦＦＭは、一方のＢａｎｋのみを選択して読み出し動作及び書き込み動作を実施してもよい。以下では、選択されたＢａｎｋは、アクティブバンクと称される。
【0057】
なお、メインメモリがＲｅＲＡＭ（Resistive Random Access Memory）により形成される場合、ＮＶＦＦは、ＲｅＲＡＭの記憶素子に使用される抵抗変化素子により形成されてもよい。メインメモリがＦｅＲＡＭ（Ferroelectric Random Access Memory）により形成される場合、ＮＶＦＦは、ＦｅＲＡＭの記憶素子に使用される強誘電体キャパシタにより形成されてもよい。
【0058】
ノンストップＳｏＣに搭載されるメインメモリに使用される記憶素子によりＮＶＦＦを形成することで、メインメモリとＮＶＦＦとを共通の製造プロセスで製造することができ、ノンストップＳｏＣの製造プロセスが複雑になることを抑制することができる。この結果、ノンストップＳｏＣの良品率である歩留まりが低下することを抑制することができる。
【0059】
図３に示す状態では、Ｂａｎｋ０のＮＶＦＦユニット０は、データをＪ－１番目のチェックポイントとして各ＭＴＪに格納済みであり、各ＦＦに２つ先のＪ＋１番目のチェックポイントとなるデータを保持している。Ｂａｎｋ０の他のＮＶＦＦユニット１－ＮＶＦＦユニット（Ｎ－１）もデータをＪ－１番目のチェックポイントとして各ＭＴＪに格納済みである。
【0060】
一方、Ｂａｎｋ１のＮＶＦＦユニット０は、チェックポイントを作成中であり、各ＭＴＪに格納済みのＪ－２番目のデータを、各ＦＦに格納されたＪ番目のデータに書き換え中である。例えば、Ｂａｎｋ１は、ＮＶＦＦユニット０のＮＶＦＦ０－ＮＶＦＦ１のＭＴＪにＪ番目のチェックポイントを格納済みであるが、ＮＶＦＦユニット０のＮＶＦＦ２－ＮＶＦＦ（Ｍ－１）のＭＴＪにはＪ番目のチェックポイントを格納していない。Ｂａｎｋ１の他のＮＶＦＦユニット１－ＮＶＦＦユニット（Ｎ－１）もチェックポイントを更新中の場合がある。
【0061】
したがって、図３に示す状態で停電が発生した場合、Ｂａｎｋ１のＮＶＦＦユニット０は、誤ったチェックポイントを保持する。Ｂａｎｋ１の他のＮＶＦＦユニット１－ＮＶＦＦユニット（Ｎ－１）も誤ったチェックポイントを保持するおそれがある。一方、Ｂａｎｋ０のＮＶＦＦユニット０及び他のＮＶＦＦユニット１－ＮＶＦＦユニット（Ｎ－１）は、全てのＭＴＪにＪ－１番目のチェックポイントを格納済みである。
【0062】
このため、ＮＶＦＦＭは、チェックポイントの更新中に停電が発生した場合にも、Ｂａｎｋ０のＮＶＦＦユニット０が保持するＪ－１番目のデータを使用してチェックポイントを復元することができる。ＮＶＦＦＭの他のＮＶＦＦユニット１－ＮＶＦＦユニット（Ｎ－１）及び他のＮＶＦＦＭも、ＮＶＦＦユニット０と同様にチェックポイントを復元することができる。したがって、ノンストップＳｏＣは、停電が発生した場合にも、全てのＮＶＦＦＭのデータを復元することができ、停電からの復旧後に、停電前に実施していた動作を迅速に再開して、再起動することなく処理を継続することができる。
【0063】
なお、耐障害性のあるリアルタイムシステムは、ＭＴＪ素子の永久故障やストア動作の失敗などの様々な障害にもかかわらず、正常に動作する必要がある。このため、ＮＶＦＦＭは、誤り訂正符号（ＥＣＣ）を用いたデータの符号化と復号の機能を有してもよい。
【0064】
この場合、ＭＴＪに永久故障が発生した場合にも、システムＳＹＳを正常に動作させることが可能になる。例えば、ＥＣＣとして（６４，７２）ハミング符号を使用することで、１ビット誤りを訂正することができ、２ビット誤りを検出することができる。また、ストア動作の成功又は失敗を検証できるように、ＶＲ－ＮＶＦＦ（非特許文献２）を使用したＮＶＦＦＭが設計されてもよい。
【0065】
なお、図２及び図３に示すＮＶＦＦＭは、処理制御装置に含まれてもよい。例えば、処理制御装置は、時間制約を守りつつ処理を実行するリアルタイム性と電源障害などに対する耐障害性との両方を必要とするロボット又は車両等の各種装置に搭載されて各種装置の様々な機構を制御可能である。例えば、処理制御装置は、複数のＮＶＦＦＭと、各ＮＶＦＦＭのＢａｎｋの切り替え制御を実施する情報格納制御部と、ＮＶＦＦＭに保持されたデータ等の情報を使用してデータ処理又は情報処理を実施する処理実行部とを有する。
【0066】
情報格納制御部は、ＮＶＦＦＭの一対のＢａｎｋを交互に有効に設定し、有効でないＢａｎｋの各フリップフロップに保持された情報を、各フリップフロップに対応するＭＴＪ等の不揮発性素子にストアするストア動作を実施する。また、情報格納制御部は、停電による電源の遮断後に電源が復帰したときに、有効なＢａｎｋの各不揮発性素子に保持された情報を、各不揮発性素子に対応するフリップフロップにリストアするリストア動作を実施する。情報格納制御部が実施するＮＶＦＦＭの制御は、後述する図４の動作と同様である。
【0067】
処理実行部は、有効なＢａｎｋのフリップフロップに保持された情報を使用して処理を実行し、電源の復帰時に有効なＢａｎｋのフリップフロップにリストアされた情報を使用して、電源の遮断により中断した処理を再開する。例えば、情報格納制御部及び処理実行部は、処理制御装置に搭載されるＣＰＵ等のコントローラにより実現されてもよい。
【0068】
（停電からの復旧時のチェックポイントの復元例）
図４は、チェックポイントの作成中に発生した停電からの復旧後にＮＶＦＦＭがチェックポイントを復元する動作の一例を示すシーケンス図である。図４に示す動作は、ローカルＮＶＤＣ又はグローバルＮＶＤＣによる制御に基づいて、ノンストップＳｏＣに搭載されている全てのＮＶＦＦＭで並列に実施される。
図４は、チェックポイントの作成中に発生した停電からの復旧後にＮＶＦＦＭがチェックポイントを復元する動作の一例を示すシーケンス図である。図４に示す動作は、ローカルＮＶＤＣ又はグローバルＮＶＤＣによる制御に基づいて、ノンストップＳｏＣに搭載されている全てのＮＶＦＦＭで並列に実施される。
【0069】
例えば、ノンストップＳｏＣは、時間の制約があるリアルタイムタスクを複数のサブタスクに分割し、複数のサブタスクを２つのＢａｎｋ０、Ｂａｎｋ１を使用して交互に実行する。ＮＶＦＦＭは、一方のＢａｎｋを使用してサブタスクが実行されているバックグラウンドで、他方のＢａｎｋのチェックポイントを作成する。例えば、ｉ番目のチェックポイントの作成は、ｉ＋１番目のサブタスクの実行と並列に実施されるため、チェックポイントの作成を隠蔽することができる。
【0070】
なお、図４では、チェックポイントは、ノンストップＳｏＣが実行するソフトウェアによりサブタスクの実行完了に合わせて作成することができる。チェックポイントをソフトウェアにより作成する場合、ソフトウェアは、チェックポイントの作成が必要であることを検出したときに割り込みを生成する。そして、割り込み処理によりチェックポイント機能が呼び出されてＢａｎｋが切り替えられ、チェックポイントが作成される。
【0071】
ソフトウェアの制御によるチェックポイントの作成手法では、プログラマの意図する時間にチェックポイントの開始タイミングを設定可能であり、Ｂａｎｋの切り替えタイミングを設定可能である。しかし、割り込み処理が必要になるため、チェックポイントの作成の完了までに長い時間が掛かるおそれがある。
【0072】
一方、図４の動作とは異なるが、ハードウェアによりチェックポイントを自動的に作成することが可能である。例えば、ハードウェアは、チェックポイントの作成が必要であることを検出したときにチェックポイントを自動的に作成する。ハードウェアの制御によるチェックポイントの作成手法では、プログラマは、チェックポイントがいつ作成されるかを知ることができないが、ソフトウェアに掛かる負荷を軽減してチェックポイントを作成することができる。
【0073】
ＮＶＦＦＭは、サブタスクが完了する毎に、サブタスクの実行に使用したＢａｎｋでチェックポイントを作成する。ＮＶＦＦＭは、チェックポイントの作成の完了に基づいてバリッドビットを反転することで、チェックポイントを作成したＢａｎｋを示す値にバリッドビットを設定する。
【0074】
例えば、停電の発生前、ＮＶＦＦＭは、Ｂａｎｋ０を使用してｉ＋２番目のサブタスクＥの実行が完了された時点でバリッドビットが１であるため、Ｂａｎｋ０でｉ＋２番目のチェックポイントＣの作成を開始する(図４（ａ））。また、ｉ＋２番目のサブタスクＥの実行が完了された時点でバリッドビットが１であるため、ｉ＋３番目のサブタスクＥは、Ｂａｎｋ１で開始される(図４（ｂ））。
【0075】
停電の発生により、ｉ＋２番目のチェックポイントＣの作成と、ｉ＋３番目のサブタスクＥの実行とが中断する(図４（ｃ））。停電からの復旧後、ＮＶＦＦＭは、まず、バリッドビットの値をＭＴＪからＦＦにリストアすることで、バリッドビットを復元する。図４に示す例では、復元されるバリッドビットは１である(図４（ｄ））。
【0076】
次に、ＭＶＦＦＭは、バリッドビットの値（＝１）に基づいて、最新のチェックポイントＣがあるＢａｎｋ１をリストアの対象バンクとして選択する。Ｂａｎｋ１は、各ＮＶＦＦユニットにＮＶＦＦを制御する制御信号を出力し、各ＮＶＦＦユニットのリストア動作Ｒを実施する。そして、Ｂａｎｋ１において、最新であるｉ＋１番目のチェックポイントＣがＭＴＪからＦＦにリストアされ、各ＮＶＦＦのチェックポイントＣが復元される（図４（ｅ））。
【0077】
チェックポイントＣの復元後、ＮＶＦＦＭは、リストア対象バンクであるＢａｎｋ１内の複数のＮＶＦＦのＦＦに保持された値に基づいてＥＣＣをデコードしてもよい。ＮＶＦＦＭは、１ビットエラー又は２ビットエラーを検出した場合、検出したエラーに対応する割り込みを発生してエラー処理を実施する。図４では、復元したチェックポイントＣにエラーがないとする。
【0078】
ＮＶＦＦＭは、リストア対象バンクであるＢａｎｋ１をアクティブバンクとして選択する。これにより、Ｂａｎｋ１の各ＮＶＦＦユニットは、Ｎビットのレジスタファイルとして機能する。そして、ノンストップＳｏＣは、停電前にＢａｎｋ０で実行が完了し、かつ、チェックポイントＣが未作成であるｉ＋２番目のサブタスクＥの実行を、アクティブバンクであるＢａｎｋ１を使用して再開する（図４（ｆ））。
【0079】
図４に示すように、少なくとも１つのＢａｎｋは、常に正しいチェックポイントＣを持っている。このため、チェックポイントＣの作成中に停電が発生した場合にも、ノンストップＳｏＣは、停電からの復旧直後に正しいチェックポイントＣを復元して処理を再開することができる。
【0080】
Ｂａｎｋ１では、ｉ＋２番目のサブタスクＥの完了後、ｉ＋３番目のサブタスクＥが開始される（図４（ｇ））。ＮＶＦＦＭは、ｉ＋３番目のサブタスクＥの実行中に、バリッドビット＝１を反転した値で示されるＢａｎｋ０でｉ＋２番目のチェックポイントＣを作成する（図４（ｈ））。ＮＶＦＦＭは、ｉ＋２番目のチェックポイントＣの作成後、バリッドビットを反転する（図４（ｉ））。この後、ＮＶＦＦＭは、サブタスクＥをＢａｎｋ０、Ｂａｎｋ１で交互に実行し、一方のＢａｎｋでサブタスクＥが実行されている間に、他方のＢａｎｋでチェックポイントＣを作成する。
【0081】
図４のかぎ括弧内にＢａｎｋを使用しないでチェックポイントＣを作成する例が示される。この場合、チェックポイントＣは、サブタスクＥの実行を停止して作成される必要がある。チェックポイントＣの作成期間をサブタスクＥの実行期間に含めることができないため、チェックポイントＣの作成によりサブタスクＥの処理性能は低下する。
【0082】
ところで、複数のＮＶＦＦＭでチェックポイントが作成される場合、チェックポイントの作成が完了する時間は、各ＮＶＦＦＭで異なる場合があり、バリッドビットの更新タイミングが各ＮＶＦＦＭで異なる場合がある。これにより、以下の問題が発生するおそれがある。
【0083】
チェックポイントの作成中に停電が発生した場合、所定数のＮＶＦＦＭは、Ｂａｎｋ０でチェックポイントを復元し、残りのＮＶＦＦＭは、Ｂａｎｋ１でチェックポイントを復元する。これにより、システム全体では正しいチェックポイントを復元できないおそれがある。
【0084】
チェックポイントを復元するＢａｎｋが相違することを抑止するために、ノンストップＳｏＣは、ＮＶＦＦＭの１つをマスターＮＶＦＦＭとして設定することができる（グローバルバンク選択モード）。マスターＮＶＦＦＭは、マスタ不揮発性フリップフロップモジュールの一例であり、マスターＮＶＦＦＭのバリッドビットに保持される値は、グローバル有効情報の一例である。
【0085】
各ＮＶＦＦＭは、マスターＮＶＦＦＭのバリッドビットで示されないＢａｎｋでチェックポイントを作成し、マスターＮＶＦＦＭのバリッドビットで示されるＢａｎｋでチェックポイントを復元する。以下では、マスターＮＶＦＦＭのバリッドビットは、グローバルバリッドビットと称される。
【0086】
グローバルバリッドビットは、停電の発生時にも保持される必要があるため、ＮＶＦＦに格納される。グローバルバリッドビットを使用する手法では、マスターＮＶＦＦＭを除く全てのＮＶＦＦＭがチェックポイントの作成を完了した後、マスターＮＶＦＦＭがチェックポイントを作成する。グローバルバリッドビットの値は、グローバルバリッドビット用のＮＶＦＦのＦＦからＭＴＪにストアされる。
【0087】
これにより、グローバルバンク選択モードでは、全てのＮＶＦＦＭにより同じバンクでチェックポイントが復元されることを保証することができる。この結果、チェックポイントの作成中に停電が発生しても、ノンストップＳｏＣ全体で正しいチェックポイントを復元することができ、停電からの復旧時にノンストップＳｏＣが誤動作することを抑制することができる。
【0088】
（グローバルＮＶＤＣのブロック図）
図５は、グローバルＮＶＤＣの一例を示すブロック図である。グローバルＮＶＤＣは、割り込みコントローラ、揮発性制御レジスタ（ＮＶＦＦＭ ＣＨ１）、不揮発性制御レジスタ及びバスインタフェースを有し、全てのチャネル（ＣＨ０－ＣＨ３１）を並列に制御する。バスインタフェースは、割り込みコントローラ、揮発性制御レジスタ及び不揮発性制御レジスタを内部バスＩＢＵＳに接続する。なお、不揮発性制御レジスタは、図１では、グローバルＮＶＤＣの外であってＮＶＤＣトップモジュール内に配置されている。
図５は、グローバルＮＶＤＣの一例を示すブロック図である。グローバルＮＶＤＣは、割り込みコントローラ、揮発性制御レジスタ（ＮＶＦＦＭ ＣＨ１）、不揮発性制御レジスタ及びバスインタフェースを有し、全てのチャネル（ＣＨ０－ＣＨ３１）を並列に制御する。バスインタフェースは、割り込みコントローラ、揮発性制御レジスタ及び不揮発性制御レジスタを内部バスＩＢＵＳに接続する。なお、不揮発性制御レジスタは、図１では、グローバルＮＶＤＣの外であってＮＶＤＣトップモジュール内に配置されている。
【0089】
割り込みコントローラは、ＭＲＡＭがハミング符号等によりエラーを検出したとき、又は、エラーを訂正したときに出力する割り込み信号を処理し、ノンストッププロセッサに割り込み要求を発行する。
【0090】
グローバルＮＶＤＣは、ソフトウェアにより設定されるアドレスマップ制御レジスタ又はＩＯデバイスからの外部制御信号（ストア要求、リストア要求）により揮発性制御レジスタに値が格納されたときに、複数のＮＶＦＦＭのチェックポイントの作成又は復元を開始する。また、グローバルＮＶＤＣは、複数のＮＶＦＦＭを並列に制御するために、揮発性制御レジスタ及び不揮発性制御レジスタに保持している情報を使用して、複数のローカルＮＶＤＣのうちの任意のローカルＮＶＤＣに制御信号を同時に出力することができる。
【0091】
グローバルＮＶＤＣで使用する制御情報等をＮＶＦＦＭ（ＣＨ１）に保持することで、停電が発生した場合にも、制御情報を失うことなく保持することができる。例えば、不揮発性制御レジスタには、Ｂａｎｋをどのように選択するかを示す情報及びチェックポイントの作成手法（図７から図１０に示すＳＯ手法、ＯＳＳ手法、ＴＳＳ手法及びＭＳＳ手法）を示す情報等が保持される。
【0092】
（ローカルＮＶＤＣのブロック図）
図６は、ローカルＮＶＤＣの一例を示すブロック図である。ローカルＮＶＤＣは、割り込みコントローラ、制御レジスタ、制御ロジック及びバスインタフェースを有する。割り込みコントローラは、対応するＮＶＦＦＭからの割り込みを処理し、ノンストッププロセッサに割り込み要求を発行する。
図６は、ローカルＮＶＤＣの一例を示すブロック図である。ローカルＮＶＤＣは、割り込みコントローラ、制御レジスタ、制御ロジック及びバスインタフェースを有する。割り込みコントローラは、対応するＮＶＦＦＭからの割り込みを処理し、ノンストッププロセッサに割り込み要求を発行する。
【0093】
各ローカルＮＶＤＣは、アドレスマップ制御レジスタを介して、対応するＮＶＦＦＭに対するチェックポイントの作成又は復元を開始することができる。各ローカルＮＶＤＣは、耐障害性と消費電力とのトレードオフを考慮して、対応するＮＶＦＦＭに保持されるデータのＥＣＣ符号化と復号化とを行うか否かを設定することができる。各ローカルＮＶＤＣは、対応するＮＶＦＦＭでのチェックポイントの作成手法を図７から図１０に示すＳＯ手法、ＯＳＳ手法、ＴＳＳ手法又はＭＳＳ手法のいずれかに設定することができる。
【0094】
各ローカルＮＶＤＣには、後述するように、ＮＶＦＦの制御信号の切り替え時間の制御機能、ユニットインタリーブ機能、オートストア機能等を有する。これらの機能により、各ローカルＮＶＤＣは、ソフトウェア設定により、様々な状況においてフレキシブルにＮＶＦＦＭを制御することができる。
【0095】
以下、ＮＶＦＦＭによるチェックポイントの作成手法が説明される。第１ステージから第５ステージは、チェックポイントを作成するための前処理を示す。第６ステージから第１０ステージは、各ＭＴＪにデータを格納するチェックポイントの作成動作を示す。第６ステージから第１０ステージは、図１０に示すＭＳＳ手法に対応する処理である。ＯＳＳ手法、ＴＳＳ手法及びＭＳＳ手法では、第６ステージから第１０ステージの処理の一部が省略される。
【0096】
（第１ステージ）ＮＶＦＦＭは、バリッドビットの値の反転値で示されるＢａｎｋをチェックポイントを作成するＢａｎｋとして選択する。選択されたＢａｎｋは、ストア対象バンクと称される。
【0097】
（第２ステージ）ＮＶＦＦＭは、入力データをＢａｎｋ０、Ｂａｎｋ１の両方に送信する。Ｂａｎｋ０、Ｂａｎｋ１の各ＮＶＦＦは、典型的なＦＦと同様に、入力データをＦＦに格納する。すなわち、Ｂａｎｋ０、Ｂａｎｋ１の両方への入力データの書き込みが許可される。Ｂａｎｋ０、Ｂａｎｋ１は、ともに最新の入力データを保持するため、ＮＶＦＦＭは、どのＢａｎｋがアクティブバンクとして選択されても、正常に動作することができる。
【0098】
（第３ステージ）ＮＶＦＦＭは、バリッドビットの値で示されるＢａｎｋをアクティブバンクとして選択する。ＮＶＦＦＭは、チェックポイントの作成時にストア対象バンク以外のＢａｎｋ（アクティブバンク）にアクセスできる。したがって、ＮＶＦＦＭは、チェックポイントを作成中、ストア対象バンク以外のＢａｎｋを単純なＮビットのレジスタファイルとして動作し続けることができる。これにより、ＮＶＦＦＭは、チェックポイントの作成をサブタスクの実施のバックグラウンドで実施することができる。
【0099】
（第４ステージ）ＥＣＣ符号化と復号化とを機能させる場合、ＮＶＦＦＭは、ストア対象バンク内のＮＶＦＦのＦＦの値に基づいてＥＣＣを符号化する。
【0100】
（第５ステージ）図１のクロック制御回路は、ストア対象バンクのクロックをゲート制御する。したがって、ストア対象バンク内の各ＮＶＦＦのＦＦの値は、チェックポイントの作成時に変更されない。
【0101】
（第６ステージ）ＮＶＦＦＭは、ストア対象バンク内の各ＮＶＦＦに対してベリファイ動作を実施する。ＦＦの値とＭＴＪの値が全てのＮＶＦＦで同じ場合、ＮＶＦＦＭは、ストア動作を実施する必要がないため、第７ステージ及び第８ステージをスキップする。
【0102】
（第７ステージ）ストア対象バンクの各ＮＶＦＦユニットは、ＮＶＦＦに制御信号を出力し、ＦＦの値をＭＴＪに書き込むストア動作を実施する。
【0103】
（第８ステージ）ストア対象バンクの各ＮＶＦＦユニットは、ストア動作後にベリファイ動作を実施する。ＭＴＪの値とＦＦの値が全てのＮＶＦＦで同じ場合、ＮＶＦＦＭは、第９ステージに進む。ＭＴＪの値とＦＦの値がＮＶＦＦで異なる場合、ＮＶＦＦＭは、ストア動作のリトライカウンタをチェックする。リトライカウンタの値が予め設定された最大値以下の場合、ＮＶＦＦＭは、リトライカウンタをインクリメントし、第７ステージに戻る。リトライカウンタの値が最大値を超えた場合、ＮＶＦＦＭは、チェックポイントの作成を中止し、ストア動作の失敗を処理するために割り込みを発生する。
【0104】
（第９ステージ）ＮＶＦＦＭは、バリッドビットの値を反転することで、バリッドビットを更新する。更新後のバリッドビットの値は、リストア対象バンクを示す。更新された値は、バリッドビット用のＮＶＦＦのＦＦに書き込まれる。もし、第９ステージまでに停電が発生した場合、バリッドビットの値は、バリッドビット用のＮＶＦＦのＭＴＪに格納されない。しかしながら、ＮＶＦＦＭは、正常なチェックポイントを不揮発に保持しているＢａｎｋを使用してチェックポイントの復元処理を実施することができる。
【0105】
（第１０ステージ）ＮＶＦＦＭは、バリッドビットを含むＮＶＦＦでストア動作を実施する。第１０ステージで停電が発生すると、ＭＴＪの値が不安定になる可能性がある。したがって、チェックポイントの復元時にバリッドビットが０であるか１であるかは分からない。しかしながら、この時点でＢａｎｋ０、Ｂａｎｋ１の両方が正常なチェックポイントを持っているため、ＮＶＦＦＭは、Ｂａｎｋ０、Ｂａｎｋ１のどちらが有効であるか否かにかかわりなく、正しいチェックポイントの復元処理を実施できる。以上の１０ステージの処理により、ＮＶＦＦＭは、チェックポイントの作成をバックグラウンドで実施しつつ、停電が発生した場合にも正しいチェックポイントを維持することができる。
【0106】
（チェックポイントの作成手法（ＳＯ、ＯＳＳ、ＴＳＳ、ＭＳＳ））
図７から図１０は、チェックポイントを作成する手法をそれぞれ示すフロー図である。ＮＶＦＦＭは、図７に示すＳＯ（Store Only）手法、図８に示すＯＳＳ（One Step Store）手法、図９に示すＴＳＳ（Two Step Store）手法及び図１０に示すＭＳＳ（Multi Step Store）手法をサポートしている。なお、ＳＯ手法、ＯＳＳ手法、ＴＳＳ手法は、既存の手法である。ＭＳＳ手法は、本発明者等により提案された手法である。
図７から図１０は、チェックポイントを作成する手法をそれぞれ示すフロー図である。ＮＶＦＦＭは、図７に示すＳＯ（Store Only）手法、図８に示すＯＳＳ（One Step Store）手法、図９に示すＴＳＳ（Two Step Store）手法及び図１０に示すＭＳＳ（Multi Step Store）手法をサポートしている。なお、ＳＯ手法、ＯＳＳ手法、ＴＳＳ手法は、既存の手法である。ＭＳＳ手法は、本発明者等により提案された手法である。
【0107】
図７に示すＳＯ手法では、まず、ステップＳ１０において、ＮＶＦＦＭは、フロントエンドとして上述した第１ステージから第５ステージまでを実施する。次に、ステップＳ２０において、ＮＶＦＦＭは、十分に長い時間を掛けてロングストア動作を実施し、１回のロングストア動作でＦＦからＭＴＪにデータを確実にストアする。次に、ステップＳ３０において、ＮＶＦＦＭは、バリッドビットを反転することで更新し、チェックポイントの作成を終了する。
【0108】
ＭＴＪのストア動作時間が長いほど、データを確実にＭＴＪに書き込むことができるが、消費電力は大きくなる。ＭＴＪのストア動作時間が短いほど、データをＭＴＪに書き込みにくくなるが、消費電力は小さくなる。ＳＯ手法は、多数のＮＶＦＦに対して長い時間を掛けてストア動作を実施するため、他のチェックポイントの作成手法に比べて消費電力が大きい。
【0109】
図８に示すＯＳＳ手法では、まず、ステップＳ１０において、ＮＶＦＦＭは、フロントエンドとして第１ステージから第５ステージまでを実施する。次に、ステップＳ１２において、ＮＶＦＦＭは、ベリファイ動作を実施し、ＭＴＪの値とＦＦの値とが一致しているか否かを判定する。
【0110】
ＮＶＦＦＭは、ＭＴＪの値とＦＦの値とが一致している場合、ストア動作を実施せずにステップＳ３０を実施する。ＮＶＦＦＭは、ＭＴＪの値とＦＦの値とが一致していない場合、ステップＳ２０において、ＭＴＪの値とＦＦの値とが異なるＮＶＦＦのみを対象として、ロングストア動作を実施した後、ステップＳ３０を実施する。そして、ステップＳ３０において、ＮＶＦＦＭは、バリッドビットを反転することで更新し、チェックポイントの作成を終了する。ＯＳＳ手法は、ストア動作を実施するＮＶＦＦの数を減らすことができるため、消費電力を低減できる。ただし、ＯＳＳ手法は、ロングストア動作を実施するため、チェックポイントの作成時間が長くなる。
【0111】
図９に示すＴＳＳ手法では、まず、ステップＳ１０において、ＮＶＦＦＭは、フロントエンドとして第１ステージから第５ステージまでを実施する。次に、ステップＳ１２において、ＮＶＦＦＭは、ベリファイ動作を実施し、ＭＴＪの値とＦＦの値とが一致しているか否かを判定する。
【0112】
ＮＶＦＦＭは、ＭＴＪの値とＦＦの値とが一致している場合、ステップＳ１４のショートストア動作及びステップＳ２０のロングストア動作を実施せずにステップＳ３０を実施する。ＮＶＦＦＭは、ＭＴＪの値とＦＦの値とが一致していない場合、ステップＳ１４において、ＭＴＪの値とＦＦの値とが異なるＮＶＦＦのみを対象として、ショートストア動作を実施した後、ステップＳ１６を実施する。ショートストア動作は、ロングストア動作に比べてストア時間が短い。
【0113】
ステップＳ１６において、ＮＶＦＦＭは、ベリファイ動作を実施し、ＭＴＪの値とＦＦの値とが一致しているか否かを判定する。ＮＶＦＦＭは、ＭＴＪの値とＦＦの値とが一致している場合、ステップＳ２０のロングストア動作を実施せずにステップＳ３０を実施する。ＮＶＦＦＭは、ＭＴＪの値とＦＦの値とが一致していない場合、ステップＳ２０において、ＭＴＪの値とＦＦの値とが異なるＮＶＦＦのみを対象として、ロングストア動作を実施した後、ステップＳ３０を実施する。そして、ステップＳ３０において、ＮＶＦＦＭは、バリッドビットを反転することで更新し、チェックポイントの作成を終了する。
【0114】
ほとんどのＮＶＦＦでは、ステップＳ１４のショートストア動作によりＦＦに保持されているデータをＭＴＪに書き込むことができる。このため、ＴＳＳ手法は、まずショートストア動作を実施することで、ストア動作に掛かる時間を短縮することができ、消費電力を削減することができる。
【0115】
図１０に示すＭＳＳ手法では、まず、ステップＳ１０において、ＮＶＦＦＭは、フロントエンドとして第１ステージから第５ステージまでを実施する。次に、ステップＳ１２において、ＮＶＦＦＭは、ベリファイ動作を実施し、ＭＴＪの値とＦＦの値とが一致しているか否かを判定する。
【0116】
ＮＶＦＦＭは、ＭＴＪの値とＦＦの値とが一致している場合、ステップＳ１４のショートストア動作及びステップＳ２０のロングストア動作を実施せずにステップＳ３０を実施する。ＮＶＦＦＭは、ＭＴＪの値とＦＦの値とが一致していない場合、ステップＳ１４において、ＭＴＪの値とＦＦの値とが異なるＮＶＦＦのみを対象として、ショートストア動作を実施した後、ステップＳ１６を実施する。
【0117】
ステップＳ１６において、ＮＶＦＦＭは、ベリファイ動作を実施し、ＭＴＪの値とＦＦの値とが一致しているか否かを判定する。ＮＶＦＦＭは、ＭＴＪの値とＦＦの値とが一致している場合、ステップＳ２０のロングストア動作を実施せずにステップＳ３０を実施する。ＮＶＦＦＭは、ＭＴＪの値とＦＦの値とが一致していない場合、ステップＳ１７を実施する。
【0118】
ステップＳ１７において、ＮＶＦＦＭは、ロングストア動作のリトライ回数が予め設定された最大値ｍａｘ以下であるか否かを判定する。ＮＶＦＦＭは、リトライ回数が最大値ｍａｘ以下の場合、ステップＳ１８においてリトライカウンタをインクリメントし、ステップＳ２０を実施する。ＮＶＦＦＭは、リトライ回数が最大値ｍａｘを超えた場合、ステップＳ１９において、ストア動作の失敗を処理するためにアボートし、割り込みを発生してＭＳＳ手法を強制終了する。
【0119】
ステップＳ２０において、ＭＴＪの値とＦＦの値とが異なるＮＶＦＦのみを対象として、ロングストア動作を実施した後、ステップＳ１６に戻る。ステップＳ３０において、ＮＶＦＦＭは、バリッドビットを反転することで更新し、チェックポイントの作成を終了する。
【0120】
ＭＳＳ手法は、全てのＮＶＦＦでＦＦの値をＭＴＪに格納するまで、ベリファイ動作とストア動作とを繰り返すため耐障害性を高めることができる。また、ベリファイ回数がリトライ回数を超えた場合に割り込みを発生させることで、チェックポイントが作成できなかったことを上位のシステム等に通知することができる。
【0121】
（ＮＶＦＦのストア動作時間の切り替え）
ＮＶＦＦでは、ストア動作を実施しているストア動作時間（ＭＴＪに電流を流す時間）とＭＴＪに正しいデータが書き込まれる確率との間に相関がある。例えば、ストア動作時間内にデータをＭＴＪに書き込めない場合、チェックポイントを作成することができない。また、ＤＶＦＳ（Dynamic Voltage and Frequency Scaling）などの動作電圧と動作周波数とを動的に変化させる制御手法を使用すると、クロック周波数の変化によりストア動作時間が変化し、データをＭＴＪに書き込めなくなる場合がある。
ＮＶＦＦでは、ストア動作を実施しているストア動作時間（ＭＴＪに電流を流す時間）とＭＴＪに正しいデータが書き込まれる確率との間に相関がある。例えば、ストア動作時間内にデータをＭＴＪに書き込めない場合、チェックポイントを作成することができない。また、ＤＶＦＳ（Dynamic Voltage and Frequency Scaling）などの動作電圧と動作周波数とを動的に変化させる制御手法を使用すると、クロック周波数の変化によりストア動作時間が変化し、データをＭＴＪに書き込めなくなる場合がある。
【0122】
このような状況に対処するため、グローバルＮＶＤＣ及びローカルＮＶＤＣは、チェックポイントの作成時間又は復元時間と、ＭＴＪへのストア又はリストアが成功する確率とのトレードオフを考慮して、ストア動作時間のクロックサイクル数を制御することができる。
【0123】
（ユニットインタリーブ機能）
チェックポイントの作成又は復元を最も早くする方法は、ストア動作又は復元動作を複数のＮＶＦＦで同時に実施することである。ただし、ストア動作又は復元動作を同時に実施するＮＶＦＦの数が多いほど、ピーク電流が大きくなる。ピーク電流を低減するために、ＮＶＦＦＭの各Ｂａｎｋは、図３に示したように複数のＮＶＦＦを含むＮＶＦＦユニットに分割され、ＮＶＦＦユニット毎にストア動作を実施することができる。
チェックポイントの作成又は復元を最も早くする方法は、ストア動作又は復元動作を複数のＮＶＦＦで同時に実施することである。ただし、ストア動作又は復元動作を同時に実施するＮＶＦＦの数が多いほど、ピーク電流が大きくなる。ピーク電流を低減するために、ＮＶＦＦＭの各Ｂａｎｋは、図３に示したように複数のＮＶＦＦを含むＮＶＦＦユニットに分割され、ＮＶＦＦユニット毎にストア動作を実施することができる。
【0124】
そして、ＮＶＦＦＭは、１つのＮＶＦＦユニットのストア動作の開始から次のＮＶＦＦユニットのストア動作の開始までのクロックサイクル数Ｃｓを変更可能なユニットインタリーブ機能を有する。同様に、ＮＶＦＦＭは、１つのＮＶＦＦユニットのリストア動作の開始から次のＮＶＦＦユニットのリストア動作の開始までのクロックサイクル数Ｃｒを変更可能なユニットインタリーブ機能を有する。ユニットインタリーブ機能では、ストア動作を開始するタイミングを所定数の不揮発性フリップフロップを含むＮＶＦＦユニット毎にずらすことができ、ストア動作時間又はリストア動作時間とピーク電流とを変えることができる。
【0125】
クロックサイクル数Ｃｓ又はＣｒを増やすほど、チェックポイントの作成時間又は復元時間は増加するが、ストア動作又はリストア動作を同時に実施するＮＶＦＦの最大数が減るため、ピーク電流は削減される。クロックサイクル数Ｃｓ又はＣｒを減らすほど、チェックポイントの作成時間又は復元時間は減少するが、ストア動作又はリストア動作を同時に実施するＮＶＦＦの最大数が増えるため、ピーク電流は増加される。
【0126】
グローバルＮＶＤＣ及びローカルＮＶＤＣには、チェックポイントの作成時間又は復元時間とピーク電流とのトレードオフを考慮して、ユニットインタリーブ機能によってクロックサイクル数Ｃｓ、Ｃｒを設定することができる。これにより、チェックポイントの作成時間又は復元時間とピーク電流とを適切に設定することができる。
【0127】
（オートストア機能）
アドレスマップ制御レジスタを使用してローカルＮＶＤＣ又はグローバルＮＶＤＣにチェックポイントの作成を開始させる場合、チェックポイントの作成毎にソフトウェアが介在される。このため、チェックポイントが頻繁に作成されるとノンストッププロセッサの処理性能が低下する場合がある。
アドレスマップ制御レジスタを使用してローカルＮＶＤＣ又はグローバルＮＶＤＣにチェックポイントの作成を開始させる場合、チェックポイントの作成毎にソフトウェアが介在される。このため、チェックポイントが頻繁に作成されるとノンストッププロセッサの処理性能が低下する場合がある。
【0128】
チェックポイントの作成による性能劣化を避けるために、ローカルＮＶＤＣ及びグローバルＮＶＤＣは、オートストア機能を有する。オートストア機能は、ハードウェアのみでチェックポイントを自動で定期的に作成するため、ノンストッププロセッサの処理性能が低下することはない。例えば、オートストア機能では、専用のハードウェアタイマのタイマ値が予め設定された値に到達する毎にチェックポイントが作成される。
【0129】
（ノンストップＳｏＣの実装）
図１１は、ノンストップＳｏＣのチップレイアウトの概要を示す図である。ノンストップＳｏＣは、ＳＯＮＹ社から標準セルとして提供されているＮＶＦＦとＳＯＮＹ社の４０ｎｍプロセスのＭＲＡＭとを使用して設計された。ＮＶＦＦは、図１１に網掛けで示す領域に配置されている。ＭＲＡＭは図１１の右下部分に配置され、十分な電力を供給するために高密度に配線されている。
図１１は、ノンストップＳｏＣのチップレイアウトの概要を示す図である。ノンストップＳｏＣは、ＳＯＮＹ社から標準セルとして提供されているＮＶＦＦとＳＯＮＹ社の４０ｎｍプロセスのＭＲＡＭとを使用して設計された。ＮＶＦＦは、図１１に網掛けで示す領域に配置されている。ＭＲＡＭは図１１の右下部分に配置され、十分な電力を供給するために高密度に配線されている。
【0130】
ノンストップＳｏＣは、多数のＮＶＦＦ（約１６０ｋ個）を使用するため、いくつかのＮＶＦＦは動作しない可能性がある。しかしながら、ＮＶＦＦＭとＮＶＤＣに、上述した誤り訂正機能と誤り検出機能とを搭載することで、ノンストップＳｏＣは、動作しないＮＶＦＦを含む場合にも正常に動作することができる。この結果、ノンストップＳｏＣの歩留まりを向上することができ、製造コストを低減することができる。
【0131】
（ノンストップＳｏＣの評価）
本発明者等は、Ｓｙｎｏｐｓｙｓ ＶＣＳシミュレータを使用して、ＲＴＬシミュレーションによりノンストップＳｏＣの評価を実施した。この際、全てのリセット信号が有効に設定され、全てのＮＶＦＦに不定値が割り当てられるように、電源オフ時の状態をエミュレートした。
本発明者等は、Ｓｙｎｏｐｓｙｓ ＶＣＳシミュレータを使用して、ＲＴＬシミュレーションによりノンストップＳｏＣの評価を実施した。この際、全てのリセット信号が有効に設定され、全てのＮＶＦＦに不定値が割り当てられるように、電源オフ時の状態をエミュレートした。
【0132】
評価に使用したパラメータは、表１から表３に示される。
【0133】
【表1】
【0134】
【表2】
【0135】
【表3】
【0136】
表３に示すパスレート（ＰＲＬ、ＰＲＳ、ＰＲＶＳ）は、ＮＶＦＦにおいて、ＦＦの値がＭＴＪに正しく書き込まれる確率を示す。なお、ＶＲ－ＮＶＦＦを用いて設計された実際のチップに関する非特許文献３では、ストア動作時間とパスレートとの関係が評価されている。
【0137】
表３中のロングストア動作時間（ＴＬ）、ショートストア動作時間（ＴＳ）、ベリーショート動作時間（ＴＶＳ）は、対応するパスレートを考慮して決定した。ロングストア動作時間（ＴＬ）は、ロングストア動作のパスレート（ＰＲＬ）が約１．００になるのに十分な時間である１４０ｎｓに設定した。ショートストア動作時間（ＴＳ）は、ショートストア動作のパスレート（ＰＲＳ）が平均で約０．９５であるという条件下で４０ｎｓに設定した。ベリーショート動作時間（ＴＶＳ）は、ベリーショートストア動作のパスレート（ＰＲＶＳ）が平均で約０．６５であるという条件下で、２０ｎｓに設定した。
【0138】
以下では、最初のストア動作時間がＴＶＳであるＴＳＳ手法によるチェックポイントの作成は、ＴＳＳ－ＶＳチェックポイントと称される。最初のストア動作時間がＴＳであるＴＳＳ手法によるチェックポイントの作成は、ＴＳＳ－Ｓチェックポイントと称される。最初のストア動作時間がＴＶＳであるＭＳＳ手法によるチェックポイントの作成は、ＭＳＳ－ＶＳチェックポイントと称される。最初のストア動作時間がＴＳであるＭＳＳ手法によるチェックポイントの作成は、ＭＳＳ－Ｓチェックポイントと称される。
【0139】
ベリファイ動作は、ＭＴＪの値をベリファイ回路に戻すリストア動作であるため、表３のベリファイ動作時間は、リストア動作時間と同じであると仮定し、表３のベリファイエネルギーは、リストアエネルギーと同じであると仮定した。
【0140】
（チェックポイントの作成時間及び復元時間とピーク電流とのトレードオフ）
図１２は、チェックポイントの作成開始間隔及び復元開始間隔とチェックポイントの作成時間及び復元時間との関係の例を示す図である。同時に動作するＮＶＦＦの数は、ピーク電流とほぼ比例する。
図１２は、チェックポイントの作成開始間隔及び復元開始間隔とチェックポイントの作成時間及び復元時間との関係の例を示す図である。同時に動作するＮＶＦＦの数は、ピーク電流とほぼ比例する。
【0141】
図１２では、ユニットインタリーブ機能を使用して、ＭＳＳ－Ｓチェックポイントの作成開始間隔と作成時間との関係、及び、チェックポイントの復元開始間隔と復元時間との関係を計算した。上述したように、ユニットインタリーブ機能では、チェックポイントの作成動作と復元動作のそれぞれにおいて、１つのＮＶＦＦユニットのストア動作の開始から次のＮＶＦＦユニットのストア動作の開始までのクロックサイクル数が変更可能である。
【0142】
（チェックポイントの作成）
例えば、ＭＳＳ－Ｓチェックポイントの作成の評価では、図１０のステップＳ１４の最初のショートストア動作時間をＴＳ（４０ｎｓ）に設定し、ステップＳ２０の２番目以降のロングストア動作時間をＴＬ（１４０ｎｓ）に設定した。
例えば、ＭＳＳ－Ｓチェックポイントの作成の評価では、図１０のステップＳ１４の最初のショートストア動作時間をＴＳ（４０ｎｓ）に設定し、ステップＳ２０の２番目以降のロングストア動作時間をＴＬ（１４０ｎｓ）に設定した。
【0143】
チェックポイントの作成では、作成開始間隔が大きくなるにしたがい、チェックポイントの作成時間は増加するが（比例関係）、同時に動作するＮＶＦＦの数（以下、同時動作数）は減少する（反比例関係）。作成開始間隔が１４クロックサイクル以下の範囲では、作成開始間隔が増加すると、同時動作数は急激に減少する。
【0144】
作成開始間隔が１５クロックサイクル以上で４２クロックサイクル以下の範囲では、作成開始間隔が増加するにつれて、同時動作数が少しずつ減少する。作成開始間隔が４３クロックサイクル以上の範囲では、同時動作数は一定になる。例えば、同時動作数を最小化した場合のチェックポイントの作成時間は２７．４８μ秒であった。
【0145】
作成開始間隔が０の場合、作成時間は１．８６μ秒であった。作成開始間隔が０の場合、全てのＮＶＦＦユニットがチェックポイントの作成を同時に開始するため、チェックポイントの作成時間は、単一のＮＶＦＦユニットのチェックポイントの作成時間と等しくなる。
【0146】
全てのチェックポイントが作成されるまでの作成時間及び全てのチェックポイントが復元されるまでの復元時間は、作成開始間隔及び復元開始間隔が大きくなるにしたがい増加する。したがって、チェックポイントの作成と復元では、データが同時に格納されるＮＶＦＦが多いほど、動作完了までの時間が短くなり、ピーク電流が大きくなる。
【0147】
ノンストッププロセッサは、さまざまなアプリケーションをサポートする必要がある。このため、ピーク電流を増やして動作完了までの時間を短くしたい場合と、動作完了までの時間を長くしてピーク電流を減らしたい場合とを考慮する必要がある。ノンストップＳｏＣは、ユニットインタリーブ機能によりチェックポイントの作成と復元に掛かる時間とピーク電流とのトレードオフを制御することができる。
【0148】
（チェックポイントの復元）
チェックポイントの復元の評価では、復元動作時間をＴＲ（５０ｎｓ）に設定した。チェックポイントの復元では、復元開始間隔が大きくなるにしたがい、チェックポイントの復元時間は増加するが（比例関係）、ＮＶＦＦの同時動作数は減少する（反比例関係）。
チェックポイントの復元の評価では、復元動作時間をＴＲ（５０ｎｓ）に設定した。チェックポイントの復元では、復元開始間隔が大きくなるにしたがい、チェックポイントの復元時間は増加するが（比例関係）、ＮＶＦＦの同時動作数は減少する（反比例関係）。
【0149】
復元開始間隔が５クロックサイクル以下の範囲では、復元開始間隔が増加すると、同時動作数は急激に減少する。復元開始間隔が６クロックサイクル以上の範囲では、復元開始間隔が増加しても、同時動作数は一定になる。例えば、同時動作数を最小化した場合のチェックポイントの復元時間は４．９９μ秒であった。
【0150】
復元開始間隔が０の場合、復元時間は１．９４μ秒であった。復元開始間隔が０の場合、全てのユニットがチェックポイントの復元を同時に開始するため、チェックポイントの復元時間は、単一のＮＶＦＦユニットのチェックポイントの復元時間と等しくなる。
【0151】
（ベンチマークの実施結果）
図１３から図１６は、定期的にチェックポイントを作成するベンチマークの実施結果の例を示す図である。本発明者等は、チェックポイントを定期的に作成する複数種のベンチマークを実施し、各ベンチマークのＩＰＣ（Instruction Per Clock Cycle）を測定することで、チェックポイントの作成時間を評価した。
図１３から図１６は、定期的にチェックポイントを作成するベンチマークの実施結果の例を示す図である。本発明者等は、チェックポイントを定期的に作成する複数種のベンチマークを実施し、各ベンチマークのＩＰＣ（Instruction Per Clock Cycle）を測定することで、チェックポイントの作成時間を評価した。
【0152】
各図において、符号Ｗ／Ｏ ｃｃは、ストアドビットを見ずにＭＲＡＭにライトバックする、データの一貫性のチェックなしでの評価を示す。符号Ｗ／ ｃｃは、チェックポイントを作成済みでストアドビットがセットされたデータのみをＭＲＡＭにライトバックする、データの一貫性のチェックありでの評価を示す。また、ｂａｓｅｌｉｎｅは、基準となる評価結果を示す。
【0153】
【0154】
データの一貫性チェックなしの評価（Ｗ／Ｏ ｃｃ）では、チェックポイントの作成周期とチェックポイントの作成手法とに関係なく、各ベンチマークでのＩＰＣがベースラインのＩＰＣと同じになることが示される。すなわち、ＩＰＣは、チェックポイントの作成周期を短くしても変化しない。
【0155】
データの一貫性チェックありの評価（Ｗ／ ｃｃ）では、ライトバッファからＭＲＡＭへの書き込みに条件が付与されたことにより、ｑｓｏｒｔベンチマークではＩＰＣにぶれが発生している。一方、ｂｉｔｃｏｕｎｔベンチマークでは、全てのチェックポイントの作成周期と全てのチェックポイント手法のＩＰＣがベースラインのＩＰＣと同じになることが示される。
【0156】
ＩＰＣにぶれが発生する要因として、以下が考えられる。例えば、ＤＣａｃｈｅがバス権を獲得する頻度が低下した場合、ＩＣａｃｈｅがバス権を獲得する頻度が相対的に増加するため、ＩＰＣが増加する。また、ライトバッファが一杯になる頻度が増加する場合、ノンストッププロセッサがストールする頻度が増加するため、ＩＰＣが低下する。
【0157】
図１５は、ｂｉｔｃｏｕｎｔベンチマークによるチェックポイントの作成周期とエネルギー消費との関係を示す図である。図１６は、ｑｓｏｒｔベンチマークによるチェックポイントの作成周期とエネルギー消費との関係を示す図である。
【0158】
ｂｉｔｃｏｕｎｔベンチマークでは、各チェックポイント手法において、データの一貫性チェックなしの評価（Ｗ／Ｏ ｃｃ）とデータの一貫性チェックありの評価（Ｗ／ ｃｃ）との間で優位差はない。ｑｓｏｒｔベンチマークでは、チェックポイントの作成周期が１ｍｓの場合、データの一貫性チェックありの評価（Ｗ／ ｃｃ）が、データの一貫性チェックなしの評価（Ｗ／Ｏ ｃｃ）に比べてエネルギー消費が大きい。他の作成周期では、データの一貫性チェックなしの評価（Ｗ／Ｏ ｃｃ）とデータの一貫性チェックありの評価（Ｗ／ ｃｃ）との間で優位差はない。
【0159】
（チェックポイントの復元のエネルギー消費量）
チェックポイントの復元では、バリッドビットがリストアされ、チェックポイントが有効なＢａｎｋが選択され、ＮＶＦＦのリストア動作が実施される。したがって、チェックポイントの復元のエネルギー消費量ＥＲは、復元動作を実施するＮＶＦＦの総数ＮＲとリストアエネルギーとを使用して、式（１）により計算される。式（１）において、符号＊は乗算を示す。
チェックポイントの復元では、バリッドビットがリストアされ、チェックポイントが有効なＢａｎｋが選択され、ＮＶＦＦのリストア動作が実施される。したがって、チェックポイントの復元のエネルギー消費量ＥＲは、復元動作を実施するＮＶＦＦの総数ＮＲとリストアエネルギーとを使用して、式（１）により計算される。式（１）において、符号＊は乗算を示す。
【0160】
ＥＲ＝ＮＲ＊リストアエネルギー …（１）
式（１）の各パラメータと、式（１）により計算したチェックポイントの復元時の総エネルギーＥｒを表４に示す。図１のノンストップＳｏＣでは、チェックポイントの復元時の総エネルギーＥｒは、約１８０ｎＪである。
式（１）の各パラメータと、式（１）により計算したチェックポイントの復元時の総エネルギーＥｒを表４に示す。図１のノンストップＳｏＣでは、チェックポイントの復元時の総エネルギーＥｒは、約１８０ｎＪである。
【0161】
【表4】
【0162】
（実施形態の効果）
１つのビット値をＢａｎｋ０、Ｂａｎｋ１で交互に保持し、チェックポイントをＢａｎｋ０、Ｂａｎｋ１で交互に作成することで、一方のＢａｎｋでチェックポイントを作成中に停電が発生しても、他方のＢａｎｋによりチェックポイントを失うことなく保持することができる。
１つのビット値をＢａｎｋ０、Ｂａｎｋ１で交互に保持し、チェックポイントをＢａｎｋ０、Ｂａｎｋ１で交互に作成することで、一方のＢａｎｋでチェックポイントを作成中に停電が発生しても、他方のＢａｎｋによりチェックポイントを失うことなく保持することができる。
【0163】
ＮＶＦＦＭは、ローカルＮＶＤＣ又はグローバルＮＶＤＣからの指示に基づいて、Ｂａｎｋ０、Ｂａｎｋ１にチェックポイントを交互に作成する。一方のＢａｎｋがチェックポイントを作成している間、ノンストッププロセッサは、他方のＢａｎｋを単純なレジスタファイルとして使用することができる。このため、システムＳＹＳの処理に影響を与えることなく、システムＳＹＳの処理のバックグラウンドでチェックポイントを作成することができる。この結果、リアルタイム性と耐障害性の両方を満たす処理制御装置及びプロセッサを提供することができる。
【0164】
有効なチェックポイントを保持しているＢａｎｋを示すバリッドビットをＮＶＦＦＭに設けることで、ＮＶＦＦＭは、バリッドビットを参照し、バリッドビットの値で示されるＢａｎｋでチェックポイントを復元することができる。
【0165】
複数のＮＶＦＦＭの１つであるマスターＮＶＦＦＭのバリッドビットをグローバルバリッドビットとして使用して全てのＮＶＦＦＭのチェックポイントを作成し復元することで、全てのＮＶＦＦＭにより同じＢａｎｋでチェックポイントが復元されることを保証することができる。この結果、チェックポイントの作成中に停電が発生しても、ノンストップＳｏＣ全体で正しいチェックポイントを復元することができ、停電からの復旧時にノンストップＳｏＣが誤動作することを抑制することができる。
【0166】
ユニットインタリーブ機能によって、ＮＶＦＦユニットのストア動作の開始間隔であるクロックサイクル数ＣｓとＮＶＦＦユニットのストア動作の開始間隔であるクロックサイクル数Ｃｒとを設定することができる。これにより、チェックポイントの作成時間又は復元時間とピーク電流とのトレードオフを考慮して、チェックポイントの作成時間又は復元時間とピーク電流とを適切に設定することができる。
【0167】
チェックポイントの作成が完了するまで、ＤＣａｃｈｅに保持されているデータのＭＲＡＭへの書き込みを抑止することで、停電が発生した場合にも、ＭＲＡＭとＤＣａｃｈｅとの間でデータの一貫性を維持することができる。
【0168】
ライトバッファに所定量のライトバックデータが保持されたことに基づいてチェックポイントを作成することで、チェックポイントの作成頻度を下げることができ、ノンストッププロセッサの消費電力を低減することができる。また、チェックポイントが作成されたライトバックデータをＭＲＡＭにまとめてライトバックすることで、ノンストッププロセッサの消費電力を低減することができる。
【0169】
ノンストッププロセッサに含まれるパイプライン、ＧＰＲ、ＦＰＲ、ＩＣａｃｈｅ、ＤＣａｃｈｅ、ＩＴＬＢ、ＤＴＬＢ及び制御レジスタ等の全ての回路ブロックに含まれる全てのフリップフロップが、チェックポイントの作成と復元とが可能なＮＶＦＦにより形成される。また、各ＮＶＦＦのデータは、一つのＢａｎｋ０、Ｂａｎｋ１に交互に保持される。これにより、停電が発生した場合にもノンストッププロセッサに保持される全ての情報を不揮発に保持することができる。
【0170】
ノンストップＳｏＣが実行するソフトウェアによりサブタスクの実行に合わせてチェックポイントを作成することで、プログラマの意図する時間にチェックポイントを作成することができる。
【0171】
チェックポイントの作成又は復元を実施しているＢａｎｋは、クロックゲーティングにより入力データの受け付けが禁止され、Ｂａｎｋへのデータの書き込みが禁止される。これにより、チェックポイントの作成又は復元中のＮＶＦＦユニットに保持されているデータが入力データにより書き換わることを抑止することができる。
【0172】
以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。
【符号の説明】
【0173】
Ｂａｎｋ０、Ｂａｎｋ１ バンク
ＤＣａｃｈｅ データキャッシュ
ＦＦ フリップフロップ
ＩＢＵＳ 内部バス
ＩＣａｃｈｅ 命令キャッシュ
ＮＶＤＣ Non-Volatile Device Controller
ＮＶＦＦＭ Non-Volatile Flip-Flop Module
ＰＬＳＣＮＴ パルスカウンタレジスタ
ＰＷＭＩＮ ＰＷＭ入力
ＰＷＭＯＵＴ ＰＷＭ出力
ＳＹＳ システム
ＤＣａｃｈｅ データキャッシュ
ＦＦ フリップフロップ
ＩＢＵＳ 内部バス
ＩＣａｃｈｅ 命令キャッシュ
ＮＶＤＣ Non-Volatile Device Controller
ＮＶＦＦＭ Non-Volatile Flip-Flop Module
ＰＬＳＣＮＴ パルスカウンタレジスタ
ＰＷＭＩＮ ＰＷＭ入力
ＰＷＭＯＵＴ ＰＷＭ出力
ＳＹＳ システム
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
