特開 2024-155282 駆動回路装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024155282

(43)【公開日】2024-10-31

(54)【発明の名称】駆動回路装置

(51)【国際特許分類】

   H02M 1/08 20060101AFI20241024BHJP

   H03K 17/16 20060101ALI20241024BHJP

   H03K 17/687 20060101ALI20241024BHJP

【ＦＩ】

H02M1/08 A

H03K17/16 F

H03K17/687 A

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023069887

(22)【出願日】2023-04-21

(71)【出願人】

【識別番号】000003218

【氏名又は名称】株式会社豊田自動織機

(74)【代理人】

【識別番号】100088155

【弁理士】

【氏名又は名称】長谷川 芳樹

(74)【代理人】

【識別番号】100113435

【弁理士】

【氏名又は名称】黒木 義樹

(74)【代理人】

【識別番号】100124062

【弁理士】

【氏名又は名称】三上 敬史

(74)【代理人】

【識別番号】100148013

【弁理士】

【氏名又は名称】中山 浩光

(72)【発明者】

【氏名】豊田 真希

【テーマコード（参考）】

5H740

5J055

【Ｆターム（参考）】

5H740BA12

5H740BC01

5H740BC02

5H740JA01

5H740JB01

5H740MM02

5J055AX12

5J055AX25

5J055AX56

5J055AX65

5J055BX16

5J055DX13

5J055DX22

5J055EY01

5J055EY02

5J055EY21

5J055EZ02

5J055EZ10

5J055FX05

5J055FX13

5J055GX01

(57)【要約】

【課題】ロバスト性を向上させつつ、スイッチング素子のスイッチング損失を増加させずに、スイッチング素子のサージ電圧を抑制することができる駆動回路装置を提供する。
【解決手段】駆動回路装置１は、スイッチング素子２のゲート端子Ｇに接続された可変ゲート抵抗回路５と、スイッチング素子２におけるソース端子Ｓとドレイン端子Ｄとの間の端子間電圧の電圧変化を検出する微分回路８と、微分回路８により端子間電圧の規定量以上の電圧変化が検出されたときに、可変ゲート抵抗回路５のゲート抵抗の抵抗値が小さくなるように可変ゲート抵抗回路５を制御する比較回路９とを備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

制御端子に供給される電気信号により第１端子と第２端子との間の電流が制御されるスイッチング素子を駆動する駆動回路装置において、
前記制御端子に接続された可変抵抗回路と、
前記第１端子と前記第２端子との間の端子間電圧の電圧変化を検出する電圧変化検出回路と、
前記電圧変化検出回路により前記端子間電圧の規定量以上の電圧変化が検出されたときに、前記可変抵抗回路の可変抵抗の抵抗値が小さくなるように前記可変抵抗回路を制御する制御回路とを備える駆動回路装置。

【請求項2】

前記電圧変化検出回路は、前記端子間電圧を微分することで、前記端子間電圧の電圧変化を検出する微分回路を有する請求項１記載の駆動回路装置。

【請求項3】

前記制御回路は、前記微分回路の出力電圧を予め決められた閾値と比較し、前記微分回路の出力電圧と前記閾値との比較結果に応じた切替信号を前記可変抵抗回路に出力する比較回路を有する請求項２記載の駆動回路装置。

【請求項4】

前記比較回路は、前記微分回路の出力電圧が第１閾値以上である場合と、前記微分回路の出力電圧が前記第１閾値よりも小さい第２閾値以下である場合とにおいて、前記切替信号として前記可変抵抗の抵抗値を小さくするための信号を前記可変抵抗回路に出力する請求項３記載の駆動回路装置。

【請求項5】

前記電圧変化検出回路は、前記端子間電圧を下げるように分圧する分圧回路を更に有し、
前記微分回路は、前記分圧回路の出力電圧を微分する請求項２～４の何れか一項記載の駆動回路装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、駆動回路装置に関する。

【背景技術】

【0002】

従来の駆動回路装置としては、例えば特許文献１に記載されている技術が知られている。特許文献１に記載の駆動回路装置は、駆動用電源の正極に接続された第１トランジスタと、駆動用電源の負極に接続された第２トランジスタと、第１トランジスタ及び第２トランジスタのソース端子と電圧駆動素子のゲート端子との間に接続されたゲート抵抗と、第１トランジスタ及び第２トランジスタのゲート端子に接続された抵抗と、第２トランジスタのドレイン端子と抵抗との間に接続されたコンデンサとを備えている。このような構成により、サージ電圧を抑制しつつ、スイッチング損失の低減を図ることができる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２２－１８４４６８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

上記従来技術においては、電圧駆動素子（スイッチング素子）を流れる電流の変化を電流経路の寄生インダクタンスにより検出し、負荷電流が大きいときのみ、ゲート抵抗を大きくしている。しかし、寄生インダクタンスに流れる電流を微小な電圧として検出するため、バラツキやノイズに対するロバスト性の影響が懸念される可能性がある。

【0005】

本発明の目的は、ロバスト性を向上させつつ、スイッチング素子のスイッチング損失を増加させずに、スイッチング素子のサージ電圧を抑制することができる駆動回路装置を提供することである。

【課題を解決するための手段】

【0006】

本発明の一態様は、制御端子に供給される電気信号により第１端子と第２端子との間の電流が制御されるスイッチング素子を駆動する駆動回路装置において、制御端子に接続された可変抵抗回路と、第１端子と第２端子との間の端子間電圧の電圧変化を検出する電圧変化検出回路と、電圧変化検出回路により端子間電圧の規定量以上の電圧変化が検出されたときに、可変抵抗回路の可変抵抗の抵抗値が小さくなるように可変抵抗回路を制御する制御回路とを備える。

【0007】

このような駆動回路装置においては、スイッチング素子における第１端子と第２端子との間の端子間電圧の規定量以上の電圧変化が検出されると、スイッチング素子の制御端子に接続された可変抵抗回路の可変抵抗の抵抗値が小さくなるように可変抵抗回路が制御される。このように端子間電圧の規定量以上の電圧変化がある期間では、可変抵抗回路の可変抵抗の抵抗値が小さくなるため、スイッチング素子のスイッチング損失が低減される。従って、スイッチング素子のサージ電圧を抑制するために、端子間電圧の規定量以上の電圧変化がない期間において、可変抵抗回路の可変抵抗の抵抗値を大きくすることができる。つまり、端子間電圧の規定量以上の電圧変化がある期間において、可変抵抗回路の可変抵抗の抵抗値を小さくすることで、端子間電圧の規定量以上の電圧変化がない期間におけるスイッチング損失の増加分を許容することができる。このように端子間電圧の規定量以上の電圧変化がない期間では、可変抵抗回路の可変抵抗の抵抗値を大きくすることで、スイッチング素子のサージ電圧が抑制される。これにより、スイッチング素子のスイッチング損失を増加させずに、スイッチング素子のサージ電圧を抑制することができる。また、スイッチング素子における第１端子と第２端子との間の端子間電圧を検出することにより、十分な検出電圧が得られる。これにより、バラツキやノイズに対するロバスト性を向上させることができる。

【0008】

電圧変化検出回路は、端子間電圧を微分することで、端子間電圧の電圧変化を検出する微分回路を有してもよい。このように微分回路により端子間電圧を微分することにより、簡単な回路構成で端子間電圧の電圧変化を検出することができる。

【0009】

制御回路は、微分回路の出力電圧を予め決められた閾値と比較し、微分回路の出力電圧と閾値との比較結果に応じた切替信号を可変抵抗回路に出力する比較回路を有してもよい。このように比較回路により微分回路の出力電圧を閾値と比較することにより、簡単な回路構成で可変抵抗回路を制御することができる。

【0010】

比較回路は、微分回路の出力電圧が第１閾値以上である場合と、微分回路の出力電圧が第１閾値よりも小さい第２閾値以下である場合とにおいて、切替信号として可変抵抗の抵抗値を小さくするための信号を可変抵抗回路に出力してもよい。このような構成では、スイッチング素子のターンオフ時には、スイッチング素子の端子間電圧の傾きが正となるため、微分回路の出力電圧が大きくなる。この場合、微分回路の出力電圧が第１閾値以上であるときに、可変抵抗回路の可変抵抗の抵抗値が小さくなる。一方、スイッチング素子のターンオン時には、スイッチング素子の端子間電圧の傾きが負となるため、微分回路の出力電圧が小さくなる。この場合、微分回路の出力電圧が第２閾値以下であるときに、可変抵抗回路の可変抵抗の抵抗値が小さくなる。

【0011】

電圧変化検出回路は、端子間電圧を下げるように分圧する分圧回路を更に有し、微分回路は、分圧回路の出力電圧を微分してもよい。このように分圧回路によりスイッチング素子の端子間電圧を下げるように分圧することにより、高電圧で駆動されるスイッチング素子が使用される場合でも、微分回路及び制御回路を適切に動作させることができる。

【発明の効果】

【0012】

本発明によれば、ロバスト性を向上させつつ、スイッチング素子のスイッチング損失を増加させずに、スイッチング素子のサージ電圧を抑制することができる。

【図面の簡単な説明】

【0013】

【図1】本発明の一実施形態に係る駆動回路装置の構成を示す回路図である。

【図2】可変ゲート抵抗回路の回路図である。

【図3】スイッチング素子のターンオフ時の動作を示すタイミング図である。

【図4】スイッチング素子のターンオン時の動作を示すタイミング図である。

【図5】比較例として一般的な駆動回路装置の一例の構成を示す回路図である。

【発明を実施するための形態】

【0014】

以下、本発明の実施形態について、図面を参照して詳細に説明する。なお、図面において、同一または同等の要素には同じ符号を付し、重複する説明を省略する。

【0015】

図１は、本発明の一実施形態に係る駆動回路装置の構成を示す回路図である。図１において、本実施形態の駆動回路装置１は、例えばモータ駆動系のインバータ等に使用される。駆動回路装置１は、スイッチング素子２を駆動する回路装置である。

【0016】

スイッチング素子２は、例えばｎチャネル型のＭＯＳＦＥＴである。スイッチング素子２は、ゲート端子Ｇ（制御端子）と、ソース端子Ｓ（第１端子）と、ドレイン端子Ｄ（第２端子）とを有している。ソース端子Ｓは、接地されている。ドレイン端子Ｄは、高電圧源３と接続されている。

【0017】

スイッチング素子２は、ゲート端子Ｇに供給される電気信号によりソース端子Ｓとドレイン端子Ｄとの間の電流が制御される。スイッチング素子２は、ゲート端子Ｇに印加されるゲート電圧によって、ソース端子Ｓとドレイン端子Ｄとの間が電気的に接続された状態（ＯＮ状態）と、ソース端子Ｓとドレイン端子Ｄとの間が電気的に遮断された状態（ＯＦＦ状態）とに切り替えられる。

【0018】

駆動回路装置１は、ゲートドライバ回路４と、このゲートドライバ回路４とスイッチング素子２のゲート端子Ｇとの間に接続された可変ゲート抵抗回路５（可変抵抗回路）とを備えている。

【0019】

ゲートドライバ回路４は、ＰＷＭ信号等の制御信号に応じてスイッチング素子２のゲート端子Ｇに印加されるゲート電圧を制御することで、スイッチング素子２のＯＮ／ＯＦＦ制御を行う。ゲートドライバ回路４は、電圧源６に接続されている。電圧源６の電圧は、高電圧源３の電圧よりも低い。

【0020】

可変ゲート抵抗回路５は、スイッチング素子２のゲート端子Ｇに接続されたゲート抵抗の抵抗値を設定する。可変ゲート抵抗回路５は、図２に示されるように、主抵抗１１と、スイッチング素子１２，１３と、抵抗１４と、抵抗１５，１６と、スイッチング素子１７と、抵抗１８とを有している。

【0021】

主抵抗１１は、ゲートドライバ回路４とスイッチング素子２のゲート端子Ｇとの間に接続されている。つまり、主抵抗１１の両端は、ゲートドライバ回路４及びスイッチング素子２のゲート端子Ｇにそれぞれ接続されている。

【0022】

スイッチング素子１２、抵抗１４及びスイッチング素子１３は、ゲートドライバ回路４とスイッチング素子２のゲート端子Ｇとの間に直列に接続されている。スイッチング素子１２、抵抗１４及びスイッチング素子１３は、主抵抗１１に対して並列に接続されている。

【0023】

スイッチング素子１２，１３は、例えばｐチャネル型のＭＯＳＦＥＴである。スイッチング素子１２，１３は、特に図示はしないが、スイッチング素子２と同様に、ゲート端子、ソース端子及びドレイン端子を有している。スイッチング素子１２のドレイン端子は、ゲートドライバ回路４に接続されている。スイッチング素子１３のドレイン端子は、スイッチング素子２のゲート端子Ｇに接続されている。抵抗１４は、スイッチング素子１２，１３のソース端子間に接続されている。

【0024】

抵抗１５は、スイッチング素子１２のゲート端子及びドレイン端子間に接続されている。抵抗１６は、スイッチング素子１３のゲート端子及びドレイン端子間に接続されている。つまり、抵抗１５，１６は、互いに直列に接続されていると共に、主抵抗１１に対して並列に接続されている。なお、抵抗１５，１６の抵抗値は、主抵抗１１及び抵抗１４の抵抗値に比べて十分に高い。

【0025】

スイッチング素子１７は、抵抗１８を介してスイッチング素子１２，１３のゲート端子と接続されている。スイッチング素子１７は、例えばｎチャネル型のＭＯＳＦＥＴである。スイッチング素子１７は、特に図示はしないが、スイッチング素子２と同様に、ゲート端子、ソース端子及びドレイン端子を有している。スイッチング素子１７のドレイン端子は、抵抗１８と接続されている。スイッチング素子１７のソース端子は、接地されている。

【0026】

このような可変ゲート抵抗回路５において、スイッチング素子１７のゲート端子にゲート切替信号（後述）としてＯＦＦ信号が入力されたときは、スイッチング素子１７がＯＦＦ状態である。この場合には、抵抗１８に電流が流れず、スイッチング素子１２，１３のゲート端子がＯＦＦであるため、スイッチング素子１２，１３がＯＦＦ状態である。

【0027】

スイッチング素子１２，１３がＯＦＦ状態であるときは、ゲートドライバ回路４とスイッチング素子２のゲート端子Ｇとの間は、主抵抗１１と抵抗１５，１６とが並列接続された等価回路となる。ただし、抵抗１５，１６の抵抗値は、主抵抗１１の抵抗値に比べて十分に高い。従って、主抵抗１１の抵抗値をＲ１としたときに、スイッチング素子２のゲート端子Ｇと接続されるゲート抵抗の抵抗値は、ほぼ主抵抗１１の抵抗値（Ｒ１）となる。

【0028】

スイッチング素子１７のゲート端子にゲート切替信号（後述）としてＯＮ信号が入力されたときは、スイッチング素子１７がＯＮ状態となる。この場合には、抵抗１８に電流が流れ、スイッチング素子１２，１３のゲート端子がＯＮとなるため、スイッチング素子１２，１３がＯＮ状態となる。

【0029】

スイッチング素子１２，１３がＯＮ状態であるときは、ゲートドライバ回路４とスイッチング素子２のゲート端子Ｇとの間は、主抵抗１１と抵抗１４と抵抗１５，１６とが並列接続された等価回路となる。ただし、抵抗１５，１６の抵抗値は、主抵抗１１及び抵抗１４の抵抗値に比べて十分に高い。従って、主抵抗１１の抵抗値をＲ１とし、抵抗１４の抵抗値をＲ２としたときに、スイッチング素子２のゲート端子Ｇと接続されるゲート抵抗の抵抗値は、ほぼ主抵抗１１及び抵抗１４の並列回路の合成抵抗値（Ｒ１・Ｒ２／（Ｒ１＋Ｒ２））となる。

【0030】

これにより、ゲート切替信号がＯＮ信号であるときのゲート抵抗の抵抗値は、ゲート切替信号がＯＦＦ信号であるときのゲート抵抗の抵抗値よりも小さくなる。ここで、ゲート抵抗は、可変ゲート抵抗回路５の可変抵抗に相当する。なお、可変ゲート抵抗回路５の回路構成については、図２に示された回路には限られず、種々変更可能である。

【0031】

図１に戻り、駆動回路装置１は、分圧回路７と、微分回路８と、比較回路９とを更に備えている。

【0032】

分圧回路７は、スイッチング素子２におけるドレイン端子Ｄとソース端子Ｓとの間の端子間電圧（以下、スイッチング素子２のドレインソース間電圧という）を下げるように分圧する回路である。分圧回路７は、スイッチング素子２のドレインソース間電圧を微分回路８及び比較回路９を駆動させることが可能な電圧に変換する。微分回路８及び比較回路９を駆動させることが可能な電圧は、例えばゲートドライバ回路４を駆動させることが可能な電圧と等しい。

【0033】

微分回路８は、図３及び図４に示されるように、分圧回路７の出力電圧を微分することで、スイッチング素子２のドレインソース間電圧Ｖｄｓの電圧変化を検出する回路である。微分回路８は、例えばオペアンプ、コンデンサ及び抵抗等により構成されている。微分回路８は、分圧回路７と協働して、スイッチング素子２のドレインソース間電圧（端子間電圧）の電圧変化を検出する電圧変化検出回路を構成している。

【0034】

比較回路９は、電圧変化検出回路（前述）によりスイッチング素子２のドレインソース間電圧（端子間電圧）の規定量以上の電圧変化が検出されたときに、可変ゲート抵抗回路５のゲート抵抗の抵抗値が小さくなるように可変ゲート抵抗回路５を制御する制御回路を構成している。

【0035】

比較回路９は、スイッチング素子２のドレインソース間電圧の単位時間当たりの電圧変化量が規定量以上であることが検出されたときに、スイッチング素子２のドレインソース間電圧の単位時間当たりの電圧変化量が規定量よりも小さいことが検出されたときに比べて、可変ゲート抵抗回路５のゲート抵抗の抵抗値が小さくなるように可変ゲート抵抗回路５を制御する。スイッチング素子２のドレインソース間電圧の単位時間当たりの電圧変化量は、スイッチング素子２のドレインソース間電圧の傾きに相当する。規定量は、スイッチング素子２の電気的特性等に応じて適宜決定される。

【0036】

比較回路９は、図３及び図４に示されるように、微分回路８の出力電圧を予め決められた閾値と比較し、微分回路８の出力電圧と閾値との比較結果に応じたゲート切替信号を可変ゲート抵抗回路５に出力する。比較回路９は、例えばコンパレータ等により構成されている。

【0037】

具体的には、比較回路９は、微分回路８の出力電圧が高閾値Ｐ（第１閾値）以上である場合と、微分回路８の出力電圧が低閾値Ｑ（第２閾値）以下である場合とにおいて、ゲート切替信号として可変ゲート抵抗回路５のゲート抵抗の抵抗値を小さくするためのＯＮ信号を可変ゲート抵抗回路５に出力する。低閾値Ｑは、高閾値Ｐよりも低い値である。比較回路９は、微分回路８の出力電圧が低閾値Ｑよりも大きく且つ高閾値Ｐよりも小さい場合に、ゲート切替信号としてＯＦＦ信号を可変ゲート抵抗回路５に出力する。

【0038】

以上のような駆動回路装置１において、スイッチング素子２のターンオフ時には、図３（ａ）に示されるように、スイッチング素子２のゲート電圧Ｖｇが低下する。スイッチング素子２のゲート電圧Ｖｇは、スイッチング素子２のゲート端子Ｇの電圧である。そして、時刻ｔ１において、スイッチング素子２のゲート電圧Ｖｇが規定電圧に到達すると、スイッチング素子２のドレインソース間電圧Ｖｄｓが上昇し始める。

【0039】

そして、時刻ｔ２において、スイッチング素子２のドレインソース間電圧Ｖｄｓが高電圧源３の電圧に到達すると、スイッチング素子２のドレイン電流Ｉｄが低下し始めると共に、スイッチング素子２のゲート電圧Ｖｇが低下する。その後、時刻ｔ３において、スイッチング素子２のドレイン電流Ｉｄがゼロとなる。

【0040】

ここで、時刻ｔ１から時刻ｔ２までの期間Ａ１では、スイッチング素子２のドレインソース間電圧Ｖｄｓが上昇している。つまり、期間Ａ１では、スイッチング素子２のドレインソース間電圧Ｖｄｓの傾きが正（＋）である。このため、図３（ｂ）に示されるように、微分回路８の出力電圧が高くなる。

【0041】

このとき、微分回路８の出力電圧が高閾値Ｐよりも高いため、図３（ｃ）に示されるように、比較回路９から可変ゲート抵抗回路５にゲート切替信号としてＯＮ信号が出力される。これにより、可変ゲート抵抗回路５のゲート抵抗の抵抗値が小さくなるため、期間Ａ１が短くなり、スイッチング素子２のスイッチング損失が小さくなる。

【0042】

一方、スイッチング素子２のターンオン時には、図４（ａ）に示されるように、時刻ｔ４において、スイッチング素子２のゲート電圧Ｖｇが上昇し始め、その後スイッチング素子２のドレイン電流Ｉｄが上昇し始める。そして、時刻ｔ５において、スイッチング素子２のゲート電圧Ｖｇが規定電圧に到達すると、スイッチング素子２のドレイン電流Ｉｄが一定になると共に、スイッチング素子２のドレインソース間電圧Ｖｄｓが低下し始める。そして、時刻ｔ６において、スイッチング素子２のドレインソース間電圧Ｖｄｓがゼロになると共に、スイッチング素子２のゲート電圧Ｖｇが上昇する。

【0043】

ここで、時刻ｔ５から時刻ｔ６までの期間Ｂ１では、スイッチング素子２のドレインソース間電圧Ｖｄｓが低下している。つまり、期間Ｂ１では、スイッチング素子２のドレインソース間電圧Ｖｄｓの傾きが負（－）である。このため、図４（ｂ）に示されるように、微分回路８の出力電圧が低くなる。

【0044】

このとき、微分回路８の出力電圧が低閾値Ｑよりも低いため、図４（ｃ）に示されるように、比較回路９から可変ゲート抵抗回路５にゲート切替信号としてＯＮ信号が出力される。これにより、可変ゲート抵抗回路５のゲート抵抗の抵抗値が小さくなるため、期間Ｂ１が短くなり、スイッチング素子２のスイッチング損失が小さくなる。

【0045】

図５は、比較例として一般的な駆動回路装置の一例の構成を示す回路図である。図５において、本比較例の駆動回路装置５０は、ゲートドライバ回路４と、このゲートドライバ回路４とスイッチング素子２のゲート端子Ｇとの間に接続されたゲート抵抗５１とを備えている。ゲート抵抗５１の抵抗値は、可変ではなく、一定値である。

【0046】

ところで、ゲート抵抗５１の制約条件としては、スイッチング素子２の耐性及びスイッチング損失が挙げられる。ゲート抵抗５１の抵抗値を小さくすると、スイッチング素子２のスイッチング損失は低下するが、スイッチング素子２のターンオン及びターンオフ時のオフサージやリカバリサージが大きくなる。ゲート抵抗５１の抵抗値を大きくすると、スイッチング素子２のサージ電圧は小さくなるが、スイッチング素子２のスイッチング損失が大きくなる。このようにスイッチング損失とサージ電圧とは、トレードオフの関係となっている。

【0047】

このため、本比較例の駆動回路装置５０では、スイッチング素子２の特性を最大限に活かすことができない。即ち、スイッチング損失を優先すると、スイッチング素子２のサージ電圧が大きくなるため、耐性が高いスイッチング素子２を選択する必要があり、コストアップ等につながる。サージ電圧を優先すると、スイッチング素子２のスイッチング損失が大きくなるため、スイッチング素子２の冷却性能を上げたり、より低損失のスイッチング素子２を選択する必要があり、やはりコストアップ等につながる。

【0048】

スイッチング損失を大きくせずに、サージ電圧を抑制する方法としては、例えばスイッチング素子を流れる電流の変化を電流経路の寄生インダクタンスによって検出し、負荷電流が大きいときのみ、ゲート抵抗の抵抗値を大きくすることが考えられる。

【0049】

具体的には、図３に示される期間Ａ１，Ａ２及び図４に示される期間Ｂ１，Ｂ２が長くなる程、スイッチング損失が大きくなる。一方、サージ電圧が発生する期間は、図３に示される期間Ａ２及び図４に示される期間Ｂ２である。期間Ａ２及び期間Ｂ２は、スイッチング素子２のドレイン電流Ｉｄが変化する期間である。期間Ａ２及び期間Ｂ２が短くなる程、サージ電圧が大きくなる。

【0050】

そこで、サージ電圧を抑制するために、期間Ａ２及び期間Ｂ２においてスイッチング素子を流れる電流の変化を検出し、その検出値に応じてゲート抵抗の抵抗値を変化させることが考えられる。しかし、この場合には、寄生インダクタンスに流れる電流を微小な電圧として検出することになるため、バラツキやノイズに対するロバスト性に課題がある。

【0051】

そのような課題に対し、本実施形態では、スイッチング素子２のドレインソース間電圧Ｖｄｓが検出される。そして、スイッチング素子２のドレインソース間電圧Ｖｄｓの電圧変化がある期間（図３に示される期間Ａ１及び図４に示される期間Ｂ１）のみ、可変ゲート抵抗回路５にゲート切替信号としてＯＮ信号が出力されることで、可変ゲート抵抗回路５のゲート抵抗の抵抗値が小さくなる。従って、期間Ａ１及び期間Ｂ１におけるスイッチング損失が低減する。

【0052】

そして、スイッチング素子２のドレインソース間電圧Ｖｄｓの上昇が終了した直後の期間（図３に示される期間Ａ２）と、スイッチング素子２のドレインソース間電圧Ｖｄｓの低下が開始される直前の期間（図４に示される期間Ｂ２）とでは、可変ゲート抵抗回路５にゲート切替信号としてＯＦＦ信号が出力されることで、可変ゲート抵抗回路５のゲート抵抗の抵抗値が大きくなる。つまり、期間Ａ１及び期間Ｂ１におけるゲート抵抗の抵抗値を小さくした分だけ、期間Ａ２及び期間Ｂ２におけるゲート抵抗の抵抗値が大きくなる。従って、期間Ａ２及び期間Ｂ２におけるサージ電圧が抑制される。

【0053】

以上のように本実施形態によれば、スイッチング素子２のドレインソース間電圧Ｖｄｓの規定量以上の電圧変化が検出されると、スイッチング素子２のゲート端子Ｇに接続された可変ゲート抵抗回路５のゲート抵抗（可変抵抗）の抵抗値が小さくなるように可変ゲート抵抗回路５が制御される。このようにスイッチング素子２のドレインソース間電圧Ｖｄｓの規定量以上の電圧変化がある期間では、可変ゲート抵抗回路５のゲート抵抗の抵抗値が小さくなるため、スイッチング素子２のスイッチング損失が低減される。従って、スイッチング素子２のサージ電圧を抑制するために、スイッチング素子２のドレインソース間電圧Ｖｄｓの規定量以上の電圧変化がない期間において、可変ゲート抵抗回路５のゲート抵抗の抵抗値を大きくすることができる。つまり、スイッチング素子２のドレインソース間電圧Ｖｄｓの規定量以上の電圧変化がある期間において、可変ゲート抵抗回路５のゲート抵抗の抵抗値を小さくすることで、スイッチング素子２のドレインソース間電圧Ｖｄｓの規定量以上の電圧変化がない期間におけるスイッチング損失の増加分を許容することができる。このようにスイッチング素子２のドレインソース間電圧Ｖｄｓの規定量以上の電圧変化がない期間では、可変ゲート抵抗回路５のゲート抵抗の抵抗値を大きくすることで、スイッチング素子２のサージ電圧が抑制される。これにより、スイッチング素子２のスイッチング損失を増加させずに、スイッチング素子２のサージ電圧を抑制することができる。その結果、最適なスイッチング素子２を選択することで、コストダウン化を図ることが可能となる。また、スイッチング素子２のドレインソース間電圧Ｖｄｓを検出することにより、十分な検出電圧が得られる。これにより、バラツキやノイズに対するロバスト性を向上させることができる。

【0054】

また、本実施形態では、微分回路８によりスイッチング素子２のドレインソース間電圧Ｖｄｓを微分することにより、簡単な回路構成でスイッチング素子２のドレインソース間電圧Ｖｄｓの電圧変化を検出することができる。

【0055】

また、本実施形態では、比較回路９により微分回路８の出力電圧を閾値と比較することにより、簡単な回路構成で可変ゲート抵抗回路５を制御することができる。

【0056】

また、本実施形態では、スイッチング素子２のターンオフ時には、スイッチング素子２のドレインソース間電圧Ｖｄｓの傾きが正となるため、微分回路８の出力電圧が大きくなる。この場合、微分回路８の出力電圧が高閾値Ｐ以上であるときに、可変ゲート抵抗回路５のゲート抵抗の抵抗値が小さくなる。一方、スイッチング素子２のターンオン時には、スイッチング素子２のドレインソース間電圧Ｖｄｓの傾きが負となるため、微分回路８の出力電圧が小さくなる。この場合、微分回路８の出力電圧が低閾値Ｑ以下であるときに、可変ゲート抵抗回路５のゲート抵抗の抵抗値が小さくなる。

【0057】

また、本実施形態では、分圧回路７によりスイッチング素子２のドレインソース間電圧Ｖｄｓを下げるように分圧することにより、高電圧で駆動されるスイッチング素子２が使用される場合でも、微分回路８及び比較回路９を適切に動作させることができる。

【0058】

なお、本発明は、上記実施形態には限定されない。例えば上記実施形態では、分圧回路７が備えられているが、特にその形態には限られず、スイッチング素子２が微分回路８及び比較回路９と同じ電源電圧で使用される場合には、分圧回路７は無くてもよい。この場合には、スイッチング素子２のドレインソース間電圧Ｖｄｓが微分回路８により微分されることとなる。

【0059】

また、上記実施形態では、スイッチング素子２としてＭＯＳＦＥＴが使用されているが、スイッチング素子２としては、特にそれには限られず、バイポーラトランジスタまたはＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等を使用してもよい。スイッチング素子２がバイポーラトランジスタである場合、上記のゲート端子はベース端子に相当し、上記のドレイン端子はコレクタ端子に相当し、上記のソース端子はエミッタ端子に相当する。スイッチング素子２がＩＧＢＴである場合、上記のゲート端子はゲート端子に相当し、上記のドレイン端子はコレクタ端子に相当し、上記のソース端子はエミッタ端子に相当する。

【符号の説明】

【0060】

１…駆動回路装置、２…スイッチング素子、５…可変ゲート抵抗回路（可変抵抗回路）、７…分圧回路（電圧変化検出回路）、８…微分回路（電圧変化検出回路）、９…比較回路（制御回路）、Ｇ…ゲート端子（制御端子）、Ｓ…ソース端子（第１端子）、Ｄ…ドレイン端子（第２端子）、Ｐ…高閾値（第１閾値）、Ｑ…低閾値（第２閾値）。

【図1】

【図2】

【図3】

【図4】

【図5】