知財求人 - 知財ポータルサイト「IP Force」
▶ ブリルニクス シンガポール プライベート リミテッドの特許一覧
特開2024-155577固体撮像装置、固体撮像装置の駆動方法、および電子機器
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024155577
(43)【公開日】2024-10-31
(54)【発明の名称】固体撮像装置、固体撮像装置の駆動方法、および電子機器
(51)【国際特許分類】
H04N 25/70 20230101AFI20241024BHJP
【ＦＩ】
H04N25/70
【審査請求】未請求
【請求項の数】17
【出願形態】ＯＬ
(21)【出願番号】P 2023070410
(22)【出願日】2023-04-21
(71)【出願人】
【識別番号】521182560
【氏名又は名称】ブリルニクス シンガポール プライベート リミテッド
(74)【代理人】
【識別番号】110001863
【氏名又は名称】弁理士法人アテンダ国際特許事務所
(72)【発明者】
【氏名】盛 一也
(72)【発明者】
【氏名】宮内 健
【テーマコード（参考）】
5C024
【Ｆターム（参考）】
5C024CX03
5C024GX02
5C024HX23
(57)【要約】
【課題】最大限の光応答を確保することが可能で、再現性に加えて低光ＳＮＲを確保することが可能であり、大きな飽和と小さなダークノイズを実現することが可能で、しかもさらなる画素サイズの縮小化を図ることが可能で、ダイナミックレンジ、応答性、解像度などの性能を効率的に向上させることが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供する。
【解決手段】読み出し部８０は、出力ノードＦＤと第１の蓄積ノードＮＤ１と第２の蓄積ノードＮＤ２とを結合状態に保持してオーバーフロー電荷信号読み出し動作を制御し、出力ノードＦＤと第２の蓄積ノードＮＤ２とを非結合状態に保持して蓄積電荷信号読み出し動作を制御し、読み出しシーケンスにおいて、オーバーフロー電荷信号の読み出し動作を、出力ノードＦＤでの電荷結合なしで蓄積電荷信号の読み出し動作の前に行う。
【選択図】図５
【解決手段】読み出し部８０は、出力ノードＦＤと第１の蓄積ノードＮＤ１と第２の蓄積ノードＮＤ２とを結合状態に保持してオーバーフロー電荷信号読み出し動作を制御し、出力ノードＦＤと第２の蓄積ノードＮＤ２とを非結合状態に保持して蓄積電荷信号読み出し動作を制御し、読み出しシーケンスにおいて、オーバーフロー電荷信号の読み出し動作を、出力ノードＦＤでの電荷結合なしで蓄積電荷信号の読み出し動作の前に行う。
【選択図】図５
【特許請求の範囲】
【請求項1】
光電変換により生成した電荷を蓄積し、蓄積した光電荷を異なる変換利得で少なくとも１回読み取ることが可能な画素が配置された画素部と、
前記画素部の前記画素から変換利得に応じて画素信号を読み出す読み出し部と、を有し、
前記画素は、
蓄積期間に光電変換により生成した電荷を蓄積する第１の蓄積ノードを有する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送される出力ノードと、
前記出力ノードの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号を出力する出力バッファ部と、
前記出力ノードに接続された接続素子と、
前記接続素子を介して前記出力ノードの電荷を蓄積可能な第２の蓄積ノードを含み、前記光電変換素子の蓄積容量を超えた信号電荷量を蓄積できる蓄積容量素子と、を少なくとも含み、
前記読み出し部は、
オーバーフロー電荷信号および前記光電変換素子の蓄積電荷信号を、アナログ信号からデジタル信号に変換するアナログデジタル（ＡＤ）変換を行ってデジタル化したオーバーフロー電荷信号および蓄積電荷信号を出力するアナログデジタル変換部（ＡＤＣ）と、
別ノードで蓄積されるためにゲインとオフセットが異なる、ＡＤＣから出力されたオーバーフロー電荷信号および蓄積電荷信号の線形化処理を行うデジタル演算処理部と、
を含み、
前記読み出し部は、
前記出力ノードと前記第１の蓄積ノードと前記第２の蓄積ノードとを結合状態に保持して前記オーバーフロー電荷信号読み出し動作を制御し、
前記出力ノードと前記第２の蓄積ノードとを非結合状態に保持して前記蓄積電荷信号読み出し動作を制御する
固体撮像装置。
前記画素部の前記画素から変換利得に応じて画素信号を読み出す読み出し部と、を有し、
前記画素は、
蓄積期間に光電変換により生成した電荷を蓄積する第１の蓄積ノードを有する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送される出力ノードと、
前記出力ノードの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号を出力する出力バッファ部と、
前記出力ノードに接続された接続素子と、
前記接続素子を介して前記出力ノードの電荷を蓄積可能な第２の蓄積ノードを含み、前記光電変換素子の蓄積容量を超えた信号電荷量を蓄積できる蓄積容量素子と、を少なくとも含み、
前記読み出し部は、
オーバーフロー電荷信号および前記光電変換素子の蓄積電荷信号を、アナログ信号からデジタル信号に変換するアナログデジタル（ＡＤ）変換を行ってデジタル化したオーバーフロー電荷信号および蓄積電荷信号を出力するアナログデジタル変換部（ＡＤＣ）と、
別ノードで蓄積されるためにゲインとオフセットが異なる、ＡＤＣから出力されたオーバーフロー電荷信号および蓄積電荷信号の線形化処理を行うデジタル演算処理部と、
を含み、
前記読み出し部は、
前記出力ノードと前記第１の蓄積ノードと前記第２の蓄積ノードとを結合状態に保持して前記オーバーフロー電荷信号読み出し動作を制御し、
前記出力ノードと前記第２の蓄積ノードとを非結合状態に保持して前記蓄積電荷信号読み出し動作を制御する
固体撮像装置。
【請求項2】
前記画素において、
光電荷は、前記第１の蓄積ノードが満たされた後に、第２の蓄積が行われる前記第１の蓄積ノードおよび前記出力ノードに蓄積され、高変換利得（ＨＣＧ）によって読み出され、
オーバーフロー電荷は、前記出力ノードおよび前記第１の蓄積ノードに結合可能な前記第２の蓄積ノードに独立してグローバルに格納され、前記高変換利得より低い低変換利得（ＬＣＧ）によって読み出される
請求項１記載の固体撮像装置。
光電荷は、前記第１の蓄積ノードが満たされた後に、第２の蓄積が行われる前記第１の蓄積ノードおよび前記出力ノードに蓄積され、高変換利得（ＨＣＧ）によって読み出され、
オーバーフロー電荷は、前記出力ノードおよび前記第１の蓄積ノードに結合可能な前記第２の蓄積ノードに独立してグローバルに格納され、前記高変換利得より低い低変換利得（ＬＣＧ）によって読み出される
請求項１記載の固体撮像装置。
【請求項3】
前記読み出し部は、
読み出しシーケンスにおいて、
前記オーバーフロー電荷信号の読み出し動作を、前記出力ノードでの電荷結合なしで前記蓄積電荷信号の読み出し動作の前に行う
請求項２記載の固体撮像装置。
読み出しシーケンスにおいて、
前記オーバーフロー電荷信号の読み出し動作を、前記出力ノードでの電荷結合なしで前記蓄積電荷信号の読み出し動作の前に行う
請求項２記載の固体撮像装置。
【請求項4】
前記画素は、
前記出力ノードをリセット電位にリセット可能なリセット素子を含み、
前記読み出し部は、
前記読み出しシーケンスにおいて、
低変換利得信号読み出し処理、低変換利得リセット読み出し処理、高変換利得リセット読み出し処理、および高変換利得信号読み出し処理を順次行う
請求項３記載の固体撮像装置。
前記出力ノードをリセット電位にリセット可能なリセット素子を含み、
前記読み出し部は、
前記読み出しシーケンスにおいて、
低変換利得信号読み出し処理、低変換利得リセット読み出し処理、高変換利得リセット読み出し処理、および高変換利得信号読み出し処理を順次行う
請求項３記載の固体撮像装置。
【請求項5】
前記画素において、
オーバーフロー電荷は、前記第１の蓄積ノードに接続された電荷排出パスによってスキミングされる
請求項２記載の固体撮像装置。
オーバーフロー電荷は、前記第１の蓄積ノードに接続された電荷排出パスによってスキミングされる
請求項２記載の固体撮像装置。
【請求項6】
前記ＡＤＣは、
前記画素の前記出力バッファ部から出力される各信号に対して１回のフレーム期間において利得の異なる少なくとも１回以上のＡＤ変換が可能である
請求項２記載の固体撮像装置。
前記画素の前記出力バッファ部から出力される各信号に対して１回のフレーム期間において利得の異なる少なくとも１回以上のＡＤ変換が可能である
請求項２記載の固体撮像装置。
【請求項7】
前記画素または前記読み出し部は、
少なくとも画素ごとにオフセット補正が実施できるように、前記蓄積電荷信号を一時的に書き込める冗長メモリを含む
請求項６記載の固体撮像装置。
少なくとも画素ごとにオフセット補正が実施できるように、前記蓄積電荷信号を一時的に書き込める冗長メモリを含む
請求項６記載の固体撮像装置。
【請求項8】
前記蓄積電荷信号のデジタル変換結果を一時保管する前記冗長メモリが、画素ごと、カラムごと、またはチップ外部に設けられている
請求項７記載の固体撮像装置。
請求項７記載の固体撮像装置。
【請求項9】
前記画素内に配置されたメモリは、信号量に応じて取り込み信号を選択可能となるようにフラグビットが形成されている
請求項８記載の固体撮像装置。
請求項８記載の固体撮像装置。
【請求項10】
前記デジタル演算処理部は、
デジタル的に前記画素ごとに飽和バラツキ補正および利得補正を実施し各信号の線形化のための信号処理が可能である
請求項７記載の固体撮像装置。
デジタル的に前記画素ごとに飽和バラツキ補正および利得補正を実施し各信号の線形化のための信号処理が可能である
請求項７記載の固体撮像装置。
【請求項11】
前記デジタル演算処理部は、
前記蓄積電荷信号と前記オーバーフロー電荷信号の電荷の総量が混合され、２つの蓄積ノード間で信号領域が欠落することなく線形の光応答を持つように混合され、個々の前記画素のデジタルコードに冗長なデジタルメモリデータが追加される
請求項１０記載の固体撮像装置。
前記蓄積電荷信号と前記オーバーフロー電荷信号の電荷の総量が混合され、２つの蓄積ノード間で信号領域が欠落することなく線形の光応答を持つように混合され、個々の前記画素のデジタルコードに冗長なデジタルメモリデータが追加される
請求項１０記載の固体撮像装置。
【請求項12】
前記第２の蓄積ノードに蓄積されるオーバーフロー電荷は、その信号量に応じた所定の電圧に達する時間をデジタル変換されている
請求項１１記載の固体撮像装置。
請求項１１記載の固体撮像装置。
【請求項13】
デジタル画素として形成される前記画素は、前記光電変換素子の蓄積電荷量がコード化され、前記第２の蓄積ノードにおけるオーバーフロー電荷に対応する量がそれ自体のタイムコードでコード化される
請求項１２に記載の固体撮像装置。
請求項１２に記載の固体撮像装置。
【請求項14】
前記第２の蓄積ノードのオーバーフロー電荷信号は、独立に任意の時間に読み出すことが可能である
請求項１から１３のいずれか一に記載の固体撮像装置。
請求項１から１３のいずれか一に記載の固体撮像装置。
【請求項15】
前記画素は、
少なくとも２つの蓄積ノードを前記出力ノードに結合して前記出力ノードを共有し、結合された前記光電変換素子のオーバーフロー電荷を前記第２の蓄積ノードに蓄積することが可能である
請求項１から１３のいずれか一に記載の固体撮像装置。
少なくとも２つの蓄積ノードを前記出力ノードに結合して前記出力ノードを共有し、結合された前記光電変換素子のオーバーフロー電荷を前記第２の蓄積ノードに蓄積することが可能である
請求項１から１３のいずれか一に記載の固体撮像装置。
【請求項16】
光電変換により生成した電荷を蓄積し、蓄積した光電荷を異なる変換利得で少なくとも１回読み取ることが可能な画素が配置された画素部と、
前記画素部の前記画素から変換利得に応じて画素信号を読み出す読み出し部と、を有し、
前記画素は、
蓄積期間に光電変換により生成した電荷を蓄積する第１の蓄積ノードを有する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送される出力ノードと、
前記出力ノードの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号を出力する出力バッファ部と、
前記出力ノードに接続された接続素子と、
前記接続素子を介して前記出力ノードの電荷を蓄積可能な第２の蓄積ノードを含み、前記光電変換素子の蓄積容量を超えた信号電荷量を蓄積できる蓄積容量素子と、を少なくとも含み、
前記読み出し部は、
オーバーフロー電荷信号および前記光電変換素子の蓄積電荷信号を、アナログ信号からデジタル信号に変換するアナログデジタル（ＡＤ）変換を行ってデジタル化したオーバーフロー電荷信号および蓄積電荷信号を出力するアナログデジタル変換部（ＡＤＣ）と、
別ノードで蓄積されるためにゲインとオフセットが異なる、ＡＤＣから出力されたオーバーフロー電荷信号および蓄積電荷信号の線形化処理を行うデジタル演算処理部と、を含む、
固体撮像装置の駆動方法であって、
前記読み出し部において、前記出力ノードと前記第１の蓄積ノードと前記第２の蓄積ノードとを結合状態に保持して前記オーバーフロー電荷信号読み出し動作を制御し、
前記出力ノードと前記第２の蓄積ノードとを非結合状態に保持して前記蓄積電荷信号読み出し動作を制御し、
読み出しシーケンスにおいて、前記オーバーフロー電荷信号の読み出し動作を、前記出力ノードでの電荷混合なしで前記蓄積電荷信号の読み出し動作の前に行う。
固体撮像装置の駆動方法。
前記画素部の前記画素から変換利得に応じて画素信号を読み出す読み出し部と、を有し、
前記画素は、
蓄積期間に光電変換により生成した電荷を蓄積する第１の蓄積ノードを有する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送される出力ノードと、
前記出力ノードの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号を出力する出力バッファ部と、
前記出力ノードに接続された接続素子と、
前記接続素子を介して前記出力ノードの電荷を蓄積可能な第２の蓄積ノードを含み、前記光電変換素子の蓄積容量を超えた信号電荷量を蓄積できる蓄積容量素子と、を少なくとも含み、
前記読み出し部は、
オーバーフロー電荷信号および前記光電変換素子の蓄積電荷信号を、アナログ信号からデジタル信号に変換するアナログデジタル（ＡＤ）変換を行ってデジタル化したオーバーフロー電荷信号および蓄積電荷信号を出力するアナログデジタル変換部（ＡＤＣ）と、
別ノードで蓄積されるためにゲインとオフセットが異なる、ＡＤＣから出力されたオーバーフロー電荷信号および蓄積電荷信号の線形化処理を行うデジタル演算処理部と、を含む、
固体撮像装置の駆動方法であって、
前記読み出し部において、前記出力ノードと前記第１の蓄積ノードと前記第２の蓄積ノードとを結合状態に保持して前記オーバーフロー電荷信号読み出し動作を制御し、
前記出力ノードと前記第２の蓄積ノードとを非結合状態に保持して前記蓄積電荷信号読み出し動作を制御し、
読み出しシーケンスにおいて、前記オーバーフロー電荷信号の読み出し動作を、前記出力ノードでの電荷混合なしで前記蓄積電荷信号の読み出し動作の前に行う。
固体撮像装置の駆動方法。
【請求項17】
固体撮像装置と、
前記固体撮像装置に被写体像を結像する光学系と、を有し、
前記固体撮像装置は、
光電変換により生成した電荷を蓄積し、蓄積した光電荷を異なる変換利得で少なくとも１回読み取ることが可能な画素が配置された画素部と、
前記画素部の前記画素から変換利得に応じて画素信号を読み出す読み出し部と、を有し、
前記画素は、
蓄積期間に光電変換により生成した電荷を蓄積する第１の蓄積ノードを有する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送される出力ノードと、
前記出力ノードの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号を出力する出力バッファ部と、
前記出力ノードに接続された接続素子と、
前記接続素子を介して前記出力ノードの電荷を蓄積可能な第２の蓄積ノードを含み、前記光電変換素子の蓄積容量を超えた信号電荷量を蓄積できる蓄積容量素子と、を少なくとも含み、
前記読み出し部は、
オーバーフロー電荷信号および前記光電変換素子の蓄積電荷信号を、アナログ信号からデジタル信号に変換するアナログデジタル（ＡＤ）変換を行ってデジタル化したオーバーフロー電荷信号および蓄積電荷信号を出力するアナログデジタル変換部（ＡＤＣ）と、
別ノードで蓄積されるためにゲインとオフセットが異なる、ＡＤＣから出力されたオーバーフロー電荷信号および蓄積電荷信号の線形化処理を行うデジタル演算処理部と、
を含み、
前記読み出し部は、
前記出力ノードと前記第１の蓄積ノードと前記第２の蓄積ノードとを結合状態に保持して前記オーバーフロー電荷信号読み出し動作を制御し、
前記出力ノードと前記第２の蓄積ノードとを非結合状態に保持して前記蓄積電荷信号読み出し動作を制御する
電子機器。
前記固体撮像装置に被写体像を結像する光学系と、を有し、
前記固体撮像装置は、
光電変換により生成した電荷を蓄積し、蓄積した光電荷を異なる変換利得で少なくとも１回読み取ることが可能な画素が配置された画素部と、
前記画素部の前記画素から変換利得に応じて画素信号を読み出す読み出し部と、を有し、
前記画素は、
蓄積期間に光電変換により生成した電荷を蓄積する第１の蓄積ノードを有する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送される出力ノードと、
前記出力ノードの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号を出力する出力バッファ部と、
前記出力ノードに接続された接続素子と、
前記接続素子を介して前記出力ノードの電荷を蓄積可能な第２の蓄積ノードを含み、前記光電変換素子の蓄積容量を超えた信号電荷量を蓄積できる蓄積容量素子と、を少なくとも含み、
前記読み出し部は、
オーバーフロー電荷信号および前記光電変換素子の蓄積電荷信号を、アナログ信号からデジタル信号に変換するアナログデジタル（ＡＤ）変換を行ってデジタル化したオーバーフロー電荷信号および蓄積電荷信号を出力するアナログデジタル変換部（ＡＤＣ）と、
別ノードで蓄積されるためにゲインとオフセットが異なる、ＡＤＣから出力されたオーバーフロー電荷信号および蓄積電荷信号の線形化処理を行うデジタル演算処理部と、
を含み、
前記読み出し部は、
前記出力ノードと前記第１の蓄積ノードと前記第２の蓄積ノードとを結合状態に保持して前記オーバーフロー電荷信号読み出し動作を制御し、
前記出力ノードと前記第２の蓄積ノードとを非結合状態に保持して前記蓄積電荷信号読み出し動作を制御する
電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、固体撮像装置、固体撮像装置の駆動方法、および電子機器に関するものである。
【背景技術】
【0002】
光を検出して電荷を発生させる光電変換素子を用いた固体撮像装置（イメージセンサ）として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが実用に供されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
【0003】
ＣＭＯＳイメージセンサは、画素毎にフォトダイオード（光電変換素子）および浮遊拡散層（ＦＤ：Floating Diffusion、フローティングディフュージョン)を有するＦＤアンプを持ち合わせており、その読み出しは、画素アレイの中のある一行を選択し、それらを同時に列（カラム）出力方向へと読み出すような列並列出力型が主流である。
【0004】
一般的に、ＣＭＯＳイメージセンサの各画素は、基本構成として、たとえば１個のフォトダイオードに対して、転送素子としての転送トランジスタ、リセット素子としてのリセットトランジスタ、ソースフォロワ素子（増幅素子）としてのソースフォロワトランジスタ、および選択素子としての選択トランジスタの４素子を能動素子として含んで構成される。
【0005】
このようなＣＭＯＳイメージセンサ（ＣＩＳ）は、画素のダイナミックレンジを向上させる種々の特徴的な構造を採用して構成可能である。
【0006】
高ダイナミックレンジ化のアプローチの一つとして、横型オーバーフロー蓄積容量（LOFIC: Lateral Overflow Integration Capacitor）の構成を挙げることができる（たとえば特許文献１、２参照）。
【0007】
ＬＯＦＩＣ構成の画素は、上述した基本的構成に、蓄積容量素子としての蓄積キャパシタおよび蓄積接続素子としての蓄積トランジスタが追加されており、同一露光時間にフォトダイオードから溢れた過飽和電荷（オーバーフロー電荷）を捨てずに蓄積キャパシタに蓄積する。
【0008】
このＬＯＦＩＣ画素は、フローティングディフュージョンＦＤの容量による高変換利得（ＨＣＧ）と、フローティングディフュージョンの容量および蓄積キャパシタのＬＯＦＩＣ容量による低変換利得（ＬＣＧ）の２種類を持つことができる。
すなわち、ＬＯＦＩＣ画素では、低変換利得（ＬＣＧ）信号と高変換利得（ＨＣＧ）信号をそれぞれ使用して、大きな飽和と小さなダークノイズを実現する。
すなわち、ＬＯＦＩＣ画素では、低変換利得（ＬＣＧ）信号と高変換利得（ＨＣＧ）信号をそれぞれ使用して、大きな飽和と小さなダークノイズを実現する。
【0009】
ところで、ＣＭＯＳイメージセンサでは、フォトダイオードで生成しかつ蓄積した光電荷を、画素毎あるいは行毎に順次走査して読み出す動作が行われる。
この順次走査、すなわち、電子シャッタとしてローリングシャッタを採用した場合は、光電荷を蓄積する露光の開始時間、および終了時間を全ての画素で一致させることができない。そのため、順次走査の場合、動被写体の撮像時に撮像画像に歪みが生じるという問題がある。
この順次走査、すなわち、電子シャッタとしてローリングシャッタを採用した場合は、光電荷を蓄積する露光の開始時間、および終了時間を全ての画素で一致させることができない。そのため、順次走査の場合、動被写体の撮像時に撮像画像に歪みが生じるという問題がある。
【0010】
そこで、画像歪みが許容できない、高速に動く被写体の撮像や、撮像画像の同時性を必要とするセンシング用途では、電子シャッタとして、画素アレイ部中の全画素に対して同一のタイミングで露光開始と露光終了とを実行するグローバルシャッタが採用される。
【0011】
電子シャッタとしてグローバルシャッタを採用したＣＭＯＳイメージセンサは、画素内に、たとえば、読み出し部から読み出された信号を信号保持キャパシタに保持する信号保持部が設けられている。
グローバルシャッタを採用したＣＭＯＳイメージセンサでは、フォトダイオードから電荷を電圧信号として一斉に信号保持部の信号保持キャパシタにアナログ的なサンプルホールド動作により蓄積し、そののち順次読み出すことにより、画像全体の同時性を確保している（たとえば、非特許文献１参照）。
グローバルシャッタを採用したＣＭＯＳイメージセンサでは、フォトダイオードから電荷を電圧信号として一斉に信号保持部の信号保持キャパシタにアナログ的なサンプルホールド動作により蓄積し、そののち順次読み出すことにより、画像全体の同時性を確保している（たとえば、非特許文献１参照）。
【0012】
そして、高ダイナミックレンジを持つ高画質のＣＭＯＳイメージセンサのグローバルシャッタ機能を備えた画素としては、ＶＭＧＳ（電圧モードグローバルシャッタ）画素、およびＣＭＧＳ（電荷モードグローバルシャッタ）画素が知られている。
【0013】
これらのうち、ＶＭＧＳ画素は、ＣＭＧＳ画素と比較して、シャッタ効率が高く、寄生光の感度（Parasitic Light Sensitivity : PLS）が低いという利点がある。
【0014】
近年、特にマシンビジョンやＩｏＴ(Internet Of Thing)分野において、グローバルシャッタ（ＧＳ）ＣＭＯＳイメージセンサ（ＣＩＳ）の需要が高まっている。
これらの分野では、ＧＳ機能だけでなく、単一露光（シングルエクスポージャ）のハイダイナミックレンジ（SEHDR）パフォーマンスも強く求められている。
これらの分野では、ＧＳ機能だけでなく、単一露光（シングルエクスポージャ）のハイダイナミックレンジ（SEHDR）パフォーマンスも強く求められている。
【0015】
また近年、ＣＭＯＳイメージセンサにおいては、画素数の増加に伴い、画素サイズの微細化の要求が高まり、これに対応すべく、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタを複数のフォトダイオードおよび転送トランジスタで共有する複数画素共有技術が提案されている（たとえば特許文献３または４参照）。
【0016】
特許文献３には、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタを２組のフォトダイオードおよび転送トランジスタで共有する２画素共有構造を有するＣＭＯＳイメージセンサの画素の一例が示されている。
また、特許文献４には、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタを４組のフォトダイオードおよび転送トランジスタで共有する４画素共有構造を有するＣＭＯＳイメージセンサの画素の一例が示されている。
また、特許文献４には、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタを４組のフォトダイオードおよび転送トランジスタで共有する４画素共有構造を有するＣＭＯＳイメージセンサの画素の一例が示されている。
【0017】
共有画素ＰＸＬ１は、素子の形成領域として、中央部分の中央領域ＣＴＡＲ１、並びに、中央領域ＣＴＡＲ１を挟んで両側（Ｙ方向）の第１の領域ＦＳＡＲ１および第２の領域ＳＣＡＲ１を含んで、矩形領域ＲＣＴ１が割り当てられている。
共有画素のレイアウトは、基本的に、素子形成領域の中央部分にフローティングディフュージョンＦＤが配置され、このフローティングディフュージョンＦＤを中心として複数の光電変換素子であるフォトダイオードＰＤが放射状に配置される。
共有画素のレイアウトは、基本的に、素子形成領域の中央部分にフローティングディフュージョンＦＤが配置され、このフローティングディフュージョンＦＤを中心として複数の光電変換素子であるフォトダイオードＰＤが放射状に配置される。
【0018】
たとえば、２画素共有構造の場合、中央領域ＣＴＡＲ１には、フローティングディフュージョンＦＤがＸ方向およびＹ方向の中央部に形成され、そのＸ方向の右側に、リセットトランジスタＲＳＴ－Ｔｒが形成され、左側にソースフォロワトランジスタＳＦ－Ｔｒ、選択トランジスタＳＥＬ－Ｔｒが形成されている。
なお、これらの左右等の配置は、一例であって図示する例であることを問わない。
なお、これらの左右等の配置は、一例であって図示する例であることを問わない。
【0019】
第１の領域ＦＳＡＲ１には、第１のフォトダイオードＰＤ０、第１の転送トランジスタＴＧ０－Ｔｒが隣接するように形成されている。
第１の転送トランジスタＴＧ０－Ｔｒが中央領域ＣＴＡＲ１側にフローティングディフュージョンＦＤと接続するように矩形状に形成されている。
第１の転送トランジスタＴＧ０－Ｔｒが中央領域ＣＴＡＲ１側にフローティングディフュージョンＦＤと接続するように矩形状に形成されている。
【0020】
第２の領域ＳＣＡＲ１には、第２のフォトダイオードＰＤ１、第２の転送トランジスタＴＧ１－Ｔｒが形成されている。
第２の転送トランジスタＴＧ１－Ｔｒが中央領域ＣＴＡＲ１側にフローティングディフュージョンＦＤと接続するように形成されている。
第２の転送トランジスタＴＧ１－Ｔｒが中央領域ＣＴＡＲ１側にフローティングディフュージョンＦＤと接続するように形成されている。
【0021】
このような構成を採用することにより、画素構成要素を２つ、４つの複数の画素で共通化できるため、１画素当たりのフォトダイオードＰＤのサイズを最大化できることから、感度および飽和電荷数を維持しつつ画素サイズの微細化を図ることが可能となる。
【0022】
また、共有ＦＤ構造を有することから、フォトダイオードＰＤ間で発生する色信号のクロストークを防ぐことができるＤＴＩ（Deep Trench Isolation）技術が適用される。
この場合、共有ＦＤ領域の下では、完全なディープトレンチ分離を行うためのフルＤＴＩの代わりに、サブディープトレンチ分離を行うためのサブＤＴＩが使用される。
この場合、共有ＦＤ領域の下では、完全なディープトレンチ分離を行うためのフルＤＴＩの代わりに、サブディープトレンチ分離を行うためのサブＤＴＩが使用される。
【0023】
また、列並列出力型ＣＭＯＳイメージセンサの画素信号読み出し（出力）回路については実に様々なものが提案されている。
それらの中で、その最も進んだ回路のひとつが、列（カラム）毎にアナログ－デジタル変換器（ＡＤＣ（Analog digital converter)）を備え、画素信号をデジタル信号として取り出す回路である（たとえば特許文献５，６参照）。
それらの中で、その最も進んだ回路のひとつが、列（カラム）毎にアナログ－デジタル変換器（ＡＤＣ（Analog digital converter)）を備え、画素信号をデジタル信号として取り出す回路である（たとえば特許文献５，６参照）。
【0024】
この列並列ＡＤＣ搭載ＣＭＯＳイメージセンサ（カラムＡＤ方式ＣＭＯＳイメージセンサ）では、比較器（コンパレータ）はいわゆるＲＡＭＰ波と画素信号の比較をして、後段のカウンタでデジタルＣＤＳを行うことによりＡＤ変換を行う。
【0025】
しかしながら、この種のCＭＯＳイメージセンサは、信号の高速転送が可能であるが、グローバルシャッタ読み出しができないという不利益がある。
【0026】
これに対して、各画素に比較器を含むＡＤＣ（さらにはメモリ部）を配置して、画素アレイ部中の全画素に対して同一のタイミングで露光開始と露光終了とを実行するグローバルシャッタをも実現可能にするデジタル画素（ピクセル）センサが提案されている（たとえば特許文献７，８参照）。
【0027】
上述した従来のデジタル画素センサを備えたＣＭＯＳイメージセンサでは、グローバルシャッタ機能を実現することは可能であり、また、各画素に比較器を含むＡＤＣを配置して、所定の読み出しモードによって広ダイナミックレンジ化を図ることが可能である。
【0028】
なお、ダイナミックレンジを拡大させる方法としては、たとえば、イメージセンサの同一の画素から蓄積時間の異なる２種類の信号を読み出し、この２種類の信号を組み合わせて、ダイナミックレンジを拡大させる方法や、高感度の画素でダイナミックレンジの小さい信号と、低感度でダイナミックレンジを拡大した信号を組み合わせてダイナミックレンジを拡大させる方法などが知られている。
【先行技術文献】
【特許文献】
【0029】
【特許文献1】特開２００５－３２８４９３号公報
【特許文献2】WO ２００５/０８３７９０
【特許文献3】特開２００７－８１０３３号公報
【特許文献4】特開２０１３－６２７８９５号公報
【特許文献5】特開２００５－２７８１３５号公報
【特許文献6】特開２００５－２９５３４６号公報
【特許文献7】ＵＳ ７１６４１１４ Ｂ２ ＦＩＧ、４
【特許文献8】ＵＳ ２０１０／０１８１４６４ Ａ１
【非特許文献】
【0030】
【非特許文献1】J. Aoki, et al., “A Rolling-Shutter Distortion-Free 3D Stacked Image Sensor with -160dB Parasitic Light Sensitivity In-Pixel Storage Node” ISSCC 2013 / SESSION 27 / IMAGE SENSORS / 27.3.
【発明の概要】
【発明が解決しようとする課題】
【0031】
しかしながら、上記したＣＭＯＳイメージセンサには、以下に示すような不利益がある。
【0032】
ＬＯＦＩＣを用いた飽和点最適化技術が適用されたシングルチップのワイドダイナミックレンジ (DR) ＣＭＯＳイメージセンサは、可視波長帯の良好な色再現性と高感度で実証されている。
ＬＯＦＩＣアーキテクチャに基づくＬＯＦＩＣ型ＣＭＯＳイメージセンサは、ダイナミックレンジを最大化するために感度に応じて各カラー画素（ピクセル）の静電容量値が最適化される。
ＬＯＦＩＣアーキテクチャに基づくＬＯＦＩＣ型ＣＭＯＳイメージセンサは、ダイナミックレンジを最大化するために感度に応じて各カラー画素（ピクセル）の静電容量値が最適化される。
【0033】
しかしながら、ＬＯＦＩＣには、高変換利得（ＨＣＧ）信号と低変換利得（ＬＣＧ）信号の結合（接合）点におけるＳＮＲの低下という重要な問題がある。
すなわち、ＬＯＦＩＣ構成のみでは、ＬＣＧ信号のｋＴＣノイズを取り除くことができないため、ＨＣＧ信号とＬＣＧ信号の結合点におけるＳＮＲが低下する。
すなわち、ＬＯＦＩＣ構成のみでは、ＬＣＧ信号のｋＴＣノイズを取り除くことができないため、ＨＣＧ信号とＬＣＧ信号の結合点におけるＳＮＲが低下する。
【0034】
高変換利得（ＨＣＧ）信号と低変換利得（ＬＣＧ）信号の信号方向は互いに逆方向であり、低変換利得（ＬＣＣ）による読み出し処理において、読み出しリセット信号ＶＲＳＬのリセットノイズは読み出し輝度信号ＶＳＩＧのリセットノイズとは異なるため、差動ダブルサンプリング（ＤＤＳ）と呼ばれる減算処理ではリセットノイズを除去することは困難である。
【0035】
以下に、ＬＯＦＩＣ型ＣＭＯＳイメージセンサの課題についてさらに詳述する。
【0036】
ＬＯＦＩＣ（ラテラル オーバーフロー インテグレーション キャパシタ）構成は、フォトダイオードＰＤのＰＤノードからオーバーフロー電荷を利用して、光応答のダイナミックレンジを高める機能を有する。
ＬＯＦＩＣ構成において、オーバーフロー電荷は、ＰＤノードとフローティングディフュージョンＦＤのＦＤノードに個別に保存することができる。これにより、ＬＯＦＩＣ構成においては、ＦＤノードの電荷量（Ｑｆｄ）をＰＤノードの電荷量（Ｑｐｄ）に加算することができる。
ただし、フォトダイオードＰＤにはばらつきがあるため、ＰＤノードの電荷量ＱｐｄとＦＤノードの電荷量Ｑｆｄの間の信号ギャップを回避するために電荷混合方式が提案されている。
ＬＯＦＩＣ構成において、オーバーフロー電荷は、ＰＤノードとフローティングディフュージョンＦＤのＦＤノードに個別に保存することができる。これにより、ＬＯＦＩＣ構成においては、ＦＤノードの電荷量（Ｑｆｄ）をＰＤノードの電荷量（Ｑｐｄ）に加算することができる。
ただし、フォトダイオードＰＤにはばらつきがあるため、ＰＤノードの電荷量ＱｐｄとＦＤノードの電荷量Ｑｆｄの間の信号ギャップを回避するために電荷混合方式が提案されている。
【0037】
しかしながら、ＬＯＦＩＣ構成において、強い光強度の下での実際の使用では、フローティングディフュージョンＦＤの電荷はフォトダイオードＰＤからフローティングディフュージョンＦＤへの電荷転送マージンによって制限され、これによりＦＤノードでの信号スイングが制限される。
【0038】
また、ダイナミックレンジをさらに拡張するために、各画素のＬＯＦＩＣの蓄積キャパシタＣＳの容量値を、必要なダイナミックレンジに応じて大きくすることができる。
ただし、蓄積キャパシタＣＳの容量の増加に伴い、ＰＤノードの電荷量ＱｐｄとＦＤノードの電荷量Ｑｆｄの接続点でＳＮＲが低下する。
また、蓄積キャパシタＣＳのサイズに応じて画素サイズが大きくなり、これにより、蓄積キャパシタＣＳサイズの制限を受ける。
ただし、蓄積キャパシタＣＳの容量の増加に伴い、ＰＤノードの電荷量ＱｐｄとＦＤノードの電荷量Ｑｆｄの接続点でＳＮＲが低下する。
また、蓄積キャパシタＣＳのサイズに応じて画素サイズが大きくなり、これにより、蓄積キャパシタＣＳサイズの制限を受ける。
【0039】
また、ダイナミックレンジを拡張するための別のアプローチとして、デュアル利得変換読み出し動作を挙げることができる。
デュアル変換利得動作の一例である２ステップＬＯＦＩＣ動作は、ダイナミックレンジ自体を拡張することができる。ただし、拡張にはキャパシタ領域が必要なため、画素セルサイズには領域的なペナルティがある。
デュアル変換利得動作の一例である２ステップＬＯＦＩＣ動作は、ダイナミックレンジ自体を拡張することができる。ただし、拡張にはキャパシタ領域が必要なため、画素セルサイズには領域的なペナルティがある。
【0040】
このように、主要な画素性能である、１.ダイナミックレンジ、２.ＳＮＲ低下、３.ダークノイズ、４.画素サイズの間にはトレードオフがある。
【0041】
また、デジタル画素センサ（ＤＰＳ）を備えたＣＭＯＳイメージセンサは、蓄積期間中に光生成された電荷を蓄積するためのピンフォトダイオード、フォトダイオードからの電荷を蓄積するためのフローティングディフュージョン（ＦＤ）ノード、および少なくとも４つのトランジスタを含む光電変換回路（光電変換読み出し部）と、アナログデジタル変換器（ＡＤＣ）と記憶装置とを含む特定用途向け回路であって、グローバルシャッタ動作が実現できるように光電変換回路に電気的に接続された特定用途向け回路と、を有し、フォトダイオードＰＤの蓄積容量を超えるオーバーフロー電荷が、蓄積中にＦＤノードに蓄積され、フォトダイオードＰＤの電荷は、蓄積期間の終わりにＦＤノードに転送される。
【0042】
ＡＤＣは、蓄積期間中にオーバーフロー電荷に対応する第１の電圧をデジタル化するために第１のモードで動作し、蓄積期間の終了後にＦＤノードに転送された電荷に対応する第２の電圧をデジタル化するための蓄積期間に第２のモードで動作するように構成され、ＡＤＣは、ＡＤＣの第１のモード中に時変基準電圧を受信する比較器を備える。
【0043】
しかしながら、上述した従来のデジタル画素センサを備えたＣＭＯＳイメージセンサの一例では、画素内に比較器（コンパレータ）およびデジタルメモリの多くのトランジスタを実装する必要があるため、画素サイズを小さくすることは一般的に困難である。
このように、上述した従来のデジタル画素センサを備えたＣＭＯＳイメージセンサでは、比較器（コンパレータ）およびデジタルメモリの縮小化は困難で、画素サイズが律速され、広ダイナミックレンジ化には限界がある。
このように、上述した従来のデジタル画素センサを備えたＣＭＯＳイメージセンサでは、比較器（コンパレータ）およびデジタルメモリの縮小化は困難で、画素サイズが律速され、広ダイナミックレンジ化には限界がある。
【0044】
（第１のモードおよび第２のモード動作時のノイズ）
また、デジタル化される対応する光電荷は共有メモリに格納される。各動作モードでデジタル化されたデータは、２つの異なるモードでデータのルートを識別できるフラグビット付きのメモリデバイスに格納することができる。
第２のモードにおけるＦＰＮおよび時間の両方の主なノイズ成分は、アナログ／デジタル変換器（ＡＤＣ）を含む特定用途向け回路によって引き起こされる。 特に、最初のモードの２つの異なるモード間のＦＰＮのノイズは、ＰＤ飽和の変動によって支配される。
また、デジタル化される対応する光電荷は共有メモリに格納される。各動作モードでデジタル化されたデータは、２つの異なるモードでデータのルートを識別できるフラグビット付きのメモリデバイスに格納することができる。
第２のモードにおけるＦＰＮおよび時間の両方の主なノイズ成分は、アナログ／デジタル変換器（ＡＤＣ）を含む特定用途向け回路によって引き起こされる。 特に、最初のモードの２つの異なるモード間のＦＰＮのノイズは、ＰＤ飽和の変動によって支配される。
【0045】
このような場合に、改善すべき主要な画素性能は、２つのモードの接合点におけるＳＮＲ低下、およびダークノイズがある。
【0046】
本発明は、感度および飽和電荷数を維持しつつ画素サイズの微細化を図ることが可能となることはもとより、接合容量および配線容量の増加を抑えることができ、出力ノードとしてのフローティングディフュージョンの容量の増加を抑止して、変換利得の低下を防止でき、ひいてはノイズ特性の向上を図ることが可能で、しかもフローティングディフュージョンにおける電荷混合を防止することが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供することにある。
さらに本発明は、最大限の光応答を確保することが可能で、再現性に加えて低光ＳＮＲを確保することが可能であり、大きな飽和と小さなダークノイズを実現することが可能で、しかもさらなる画素サイズの縮小化を図ることが可能で、ダイナミックレンジ、応答性、解像度などの性能を効率的に向上させることができる固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供することにある。
さらに本発明は、最大限の光応答を確保することが可能で、再現性に加えて低光ＳＮＲを確保することが可能であり、大きな飽和と小さなダークノイズを実現することが可能で、しかもさらなる画素サイズの縮小化を図ることが可能で、ダイナミックレンジ、応答性、解像度などの性能を効率的に向上させることができる固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供することにある。
【課題を解決するための手段】
【0047】
本発明の第１の観点の固体撮像装置は、光電変換により生成した電荷を蓄積し、蓄積した光電荷を異なる変換利得で少なくとも１回読み取ることが可能な画素が配置された画素部と、前記画素部の前記画素から変換利得に応じて画素信号を読み出す読み出し部と、を有し、前記画素は、蓄積期間に光電変換により生成した電荷を蓄積する第１の蓄積ノードを有する光電変換素子と、前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送される出力ノードと、前記出力ノードの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号を出力する出力バッファ部と、前記出力ノードに接続された接続素子と、前記接続素子を介して前記出力ノードの電荷を蓄積可能な第２の蓄積ノードを含み、前記光電変換素子の蓄積容量を超えた信号電荷量を蓄積できる蓄積容量素子と、を少なくとも含み、前記読み出し部は、オーバーフロー電荷信号および前記光電変換素子の蓄積電荷信号を、アナログ信号からデジタル信号に変換するアナログデジタル（ＡＤ）変換を行ってデジタル化したオーバーフロー電荷信号および蓄積電荷信号を出力するアナログデジタル変換部（ＡＤＣ）と、別ノードで蓄積されるためにゲインとオフセットが異なる、ＡＤＣから出力されたオーバーフロー電荷信号および蓄積電荷信号の線形化処理を行うデジタル演算処理部と、を含み、前記読み出し部は、前記出力ノードと前記第１の蓄積ノードと前記第２の蓄積ノードとを結合状態に保持して前記オーバーフロー電荷信号読み出し動作を制御し、前記出力ノードと前記第２の蓄積ノードとを非結合状態に保持して前記蓄積電荷信号読み出し動作を制御する。
【0048】
本発明の第２の観点は、光電変換により生成した電荷を蓄積し、蓄積した光電荷を異なる変換利得で少なくとも１回読み取ることが可能な画素が配置された画素部と、前記画素部の前記画素から変換利得に応じて画素信号を読み出す読み出し部と、を有し、前記画素は、蓄積期間に光電変換により生成した電荷を蓄積する第１の蓄積ノードを有する光電変換素子と、前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送される出力ノードと、前記出力ノードの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号を出力する出力バッファ部と、前記出力ノードに接続された接続素子と、前記接続素子を介して前記出力ノードの電荷を蓄積可能な第２の蓄積ノードを含み、前記光電変換素子の蓄積容量を超えた信号電荷量を蓄積できる蓄積容量素子と、を少なくとも含み、前記読み出し部は、オーバーフロー電荷信号および前記光電変換素子の蓄積電荷信号を、アナログ信号からデジタル信号に変換するアナログデジタル（ＡＤ）変換を行ってデジタル化したオーバーフロー電荷信号および蓄積電荷信号を出力するアナログデジタル変換部（ＡＤＣ）と、別ノードで蓄積されるためにゲインとオフセットが異なる、ＡＤＣから出力されたオーバーフロー電荷信号および蓄積電荷信号の線形化処理を行うデジタル演算処理部と、を含む、固体撮像装置の駆動方法であって、前記読み出し部において、前記出力ノードと前記第１の蓄積ノードと前記第２の蓄積ノードとを結合状態に保持して前記オーバーフロー電荷信号読み出し動作を制御し、前記出力ノードと前記第２の蓄積ノードとを非結合状態に保持して前記蓄積電荷信号読み出し動作を制御し、読み出しシーケンスにおいて、前記オーバーフロー電荷信号の読み出し動作を、前記出力ノードでの電荷混合なしで前記蓄積電荷信号の読み出し動作の前に行う。
【0049】
本発明の第３の観点の電子機器は、固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、前記固体撮像装置は、光電変換により生成した電荷を蓄積し、蓄積した光電荷を異なる変換利得で少なくとも１回読み取ることが可能な画素が配置された画素部と、前記画素部の前記画素から変換利得に応じて画素信号を読み出す読み出し部と、を有し、前記画素は、蓄積期間に光電変換により生成した電荷を蓄積する第１の蓄積ノードを有する光電変換素子と、前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送される出力ノードと、前記出力ノードの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号を出力する出力バッファ部と、前記出力ノードに接続された接続素子と、前記接続素子を介して前記出力ノードの電荷を蓄積可能な第２の蓄積ノードを含み、前記光電変換素子の蓄積容量を超えた信号電荷量を蓄積できる蓄積容量素子と、を少なくとも含み、前記読み出し部は、オーバーフロー電荷信号および前記光電変換素子の蓄積電荷信号を、アナログ信号からデジタル信号に変換するアナログデジタル（ＡＤ）変換を行ってデジタル化したオーバーフロー電荷信号および蓄積電荷信号を出力するアナログデジタル変換部（ＡＤＣ）と、別ノードで蓄積されるためにゲインとオフセットが異なる、ＡＤＣから出力されたオーバーフロー電荷信号および蓄積電荷信号の線形化処理を行うデジタル演算処理部と、を含み、前記読み出し部は、前記出力ノードと前記第１の蓄積ノードと前記第２の蓄積ノードとを結合状態に保持して前記オーバーフロー電荷信号読み出し動作を制御し、前記出力ノードと前記第２の蓄積ノードとを非結合状態に保持して前記蓄積電荷信号読み出し動作を制御する。
【発明の効果】
【0050】
本発明によれば、感度および飽和電荷数を維持しつつ画素サイズの微細化を図ることが可能となることはもとより、接合容量および配線容量の増加を抑えることができ、出力ノードとしてのフローティングディフュージョンの容量の増加を抑止して、変換利得の低下を防止でき、ひいてはノイズ特性の向上を図ることが可能で、しかもフローティングディフュージョンにおける電荷混合を防止することが可能となる。
さらに本発明によれば、最大限の光応答を確保することが可能で、再現性に加えて低光ＳＮＲを確保することが可能であり、大きな飽和と小さなダークノイズを実現することが可能で、しかもさらなる画素サイズの縮小化を図ることが可能で、ダイナミックレンジ、応答性、解像度などの重要な性能を効率的に向上させることが可能となる。
さらに本発明によれば、最大限の光応答を確保することが可能で、再現性に加えて低光ＳＮＲを確保することが可能であり、大きな飽和と小さなダークノイズを実現することが可能で、しかもさらなる画素サイズの縮小化を図ることが可能で、ダイナミックレンジ、応答性、解像度などの重要な性能を効率的に向上させることが可能となる。
【図面の簡単な説明】
【0051】
【図1】本発明の第１の実施形態に係る固体撮像装置の全体構成の一例を示すブロック図である。
【図2】本発明の第１の実施形態に係る固体撮像装置の画素の一例を示す回路図である。
【図3】本発明の第１の実施形態に係る固体撮像装置のカラム読み出し回路およびカラム読み出し回路に適用されるＡＤＣ（アナログデジタル変換部）の構成例を示す回路図である。
【図4】本発明の第１の実施形態に係る固体撮像装置のカラム読み出し回路およびカラム読み出し回路に接続されるデジタル演算処理部（ＩＳＰ）の構成例を示すブロック図である。
【図5】は、本発明の第１の実施形態に係る固体撮像装置の画素に採用可能な読み出し動作例を示す図であって、画素の回路例、タイミングチャート、およびポテンシャル遷移を関連付けて示す図である。
【図6】本第１の実施形態に係る固体撮像装置のカラム読み出し回路およびデジタル演算処理部における読み出し処理、並びに、電荷混合および線形化処理の第１例について説明するための図である。
【図7】デジタルドメインでの電荷混合におけるレベルダイアグラムおよび光応答例を示す図である。
【図8】デジタルドメインの電荷混合における予想される光応答プロットの一例を示す図である。
【図12】本発明の第１の実施形態に係る固体撮像装置のカラム読み出し回路およびデジタル演算処理部における読み出し処理、並びに、電荷混合および線形化処理の第２例について説明するための図である。
【図13】フォトダイオードＰＤおよびフローティングディフュージョンＦＤの光電荷に対するＦＤノードでの光応答の一例を示す図である。
【図14】デジタルドメインと電荷ドメインの電荷混合を比較するための性能概要を示す図である。
【図15】本発明の第２の実施形態に係る固体撮像装置の共有画素の一例を示す回路図である。
【図16】本発明の第２の実施形態に係る共有画素の４つのフォトダイオード、転送トランジスタ、並びに、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタの配置例を示す簡略平面図である。
【図17】本発明の第２の実施形態に係る固体撮像装置に採用可能な読み出し動作例を示す図である。
【図18】本発明の第２の実施形態に係る固体撮像装置に採用可能なＬＯＦＩＣおよびＳＥＨＤＲの読み出し動作例を示す図である。
【図19】線形化のための読み出し操作と電荷混合スキームのそれぞれの光電荷カバレッジを示す図である。
【図20】本発明の第２の実施形態に係る固体撮像装置の共有画素に採用可能な４共有ＰＤビニング読み出し動作例を示すタイミングチャートであって、共有画素の読み出し回路例に関連付けて示す図である。
【図21】本発明の第２の実施形態に係る固体撮像装置の共有画素を採用した場合の、通常の操作での推定ダイナミックレンジ性能を参考として示す図である。
【図22】本発明の第３の実施形態に係る固体撮像装置の非ＦＤ共有画素の一例を示す回路図である。
【図23】本発明の第３の実施形態に係る固体撮像装置の非ＦＤ共有画素に採用可能なＬＯＦＩＣ時、ＰD電荷信号読み出し、ＦＤビニング読み出し動作例を示すタイミングチャートである。
【図24】本発明の第２の実施形態に係る固体撮像装置の非ＦＤ共有画素に採用可能なＬＯＦＩＣおよびＳＥＨＤＲ時の読み出し動作例を示すタイミングチャートである。
【図25】本発明の第４の実施形態に係る固体撮像装置の一例を示す回路図である。
【図26】本発明の第４の実施形態に係る固体撮像装置の第１例に含まれる非共有画素のレイアウト例を示す図である。
【図27】本発明の第４の実施形態に係る固体撮像装置の画素の第２例を示す回路図である。
【図28】本発明の第４の実施形態に係る固体撮像装置の第２例に含まれる非共有画素のレイアウト例を示す図である。
【図29】本発明の第４の実施形態に係る固体撮像装置の画素の第３例を示すレイアウト図および回路図である。
【図30】本発明の第４の実施形態に係る固体撮像装置に採用可能な読み出し動作例を示す図である。
【図31】本発明の第４の実施形態に係る固体撮像装置に採用可能なＬＯＦＩＣおよびＳＥＨＤＲの読み出し動作例を示す図である。
【図32】本第４の実施形態の線形化のための読み出し操作と電荷混合スキームのそれぞれの光電荷カバレッジを示す図である。
【図33】本発明の第４の実施形態に係る固体撮像装置の共有画素に採用可能なスキミングング読み出し動作例を示すタイミングチャートであって、共有画素の読み出し回路例に関連付けて示す図である。
【図34】本発明の第４の実施形態に係る固体撮像装置の共有画素を採用した場合の、通常の操作での推定ダイナミックレンジ性能を参考として示す図である。
【図35】本発明の第5の実施形態に係る固体撮像装置の画素に採用可能な読み出し動作の第１例を示す図であって、画素の第１回路例、タイミングチャート、およびポテンシャル遷移を関連付けて示す図である。
【図36】本発明の第５の実施形態に係る固体撮像装置の画素に採用可能な読み出し動作の第１例における読み出し信号の接合点とＡＤＣウィンドウでの２ＱＤＰＳ信号ギャップにおける光応答特性を示す図である。
【図37】本発明の第５の実施形態に係るデジタル演算処理部で行われるオーバーフロー（ＦＤ）電荷とＰＤ電荷の電荷混合スキームをより詳細に示す第１図である。
【図38】本発明の第５の実施形態に係る固体撮像装置のカラム読み出し回路およびデジタル演算処理部におけるメモリ処理、並びに、電荷混合および線形化処理について説明するための図である。
【図39】本発明の第５の実施形態に係る固体撮像装置の画素に採用可能な読み出し動作の第２例を示す図であって、画素の第２回路例およびタイミングチャートを関連付けて示す図である。
【図40】本発明の第５の実施形態に係る固体撮像装置１０のカラム読み出し回路およびデジタル演算処理部におけるメモリ処理、並びに、電荷混合および線形化処理の第２例について説明するための図である。
【図41】本発明の第5の実施形態に係る固体撮像装置の画素に採用可能な読み出し動作の第３例を示す図であって、画素の第３回路例、タイミングチャート、およびポテンシャル遷移を関連付けて示す図である。
【図42】本発明の第5の実施形態に係る固体撮像装置に係るデジタル画素センサ（ＤＰＳ）の画素に対する冗長メモリ割り当てオプションの概要を示す図である。
【図43】本発明の実施形態に係る固体撮像装置が適用される電子機器の構成の一例を示す図である。
【発明を実施するための形態】
【0052】
以下、本発明の実施形態を図面に関連付けて説明する。
【0053】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る固体撮像装置の全体構成の一例を示すブロック図である。
図２は、本発明の第１の実施形態に係る固体撮像装置の画素の一例を示す回路図である。
図３は、本発明の第１の実施形態に係る固体撮像装置のカラム読み出し回路およびカラム読み出し回路に適用されるＡＤＣ（アナログデジタル変換部）の構成例を示す回路図である。
図４は、本発明の第１の実施形態に係る固体撮像装置のカラム読み出し回路およびカラム読み出し回路に接続されるデジタル演算処理部の構成例を示すブロック図である。
図１は、本発明の第１の実施形態に係る固体撮像装置の全体構成の一例を示すブロック図である。
図２は、本発明の第１の実施形態に係る固体撮像装置の画素の一例を示す回路図である。
図３は、本発明の第１の実施形態に係る固体撮像装置のカラム読み出し回路およびカラム読み出し回路に適用されるＡＤＣ（アナログデジタル変換部）の構成例を示す回路図である。
図４は、本発明の第１の実施形態に係る固体撮像装置のカラム読み出し回路およびカラム読み出し回路に接続されるデジタル演算処理部の構成例を示すブロック図である。
【0054】
本実施形態において、固体撮像装置１０は、たとえばＣＭＯＳイメージセンサにより構成される。
【0055】
この固体撮像装置１０は、図１に示すように、撮像部としての画素部２０、垂直走査回路（行走査回路）３０、読み出し回路（カラム読み出し回路）４０、水平走査回路（列走査回路）５０、タイミング制御回路６０およびデジタル演算処理部（ＩＳＰ）７０を主構成要素として有している。
これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、水平走査回路５０、タイミング制御回路６０、およびデジタル演算処理部７０により画素信号の読み出し部８０が構成される。
これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、水平走査回路５０、タイミング制御回路６０、およびデジタル演算処理部７０により画素信号の読み出し部８０が構成される。
【0056】
本第１の実施形態において、固体撮像装置１０、後で詳述するように、画素部２０に行列状に配列される画素２００（または画素部２０）は、光電変換により生成した電荷を蓄積し、蓄積した光電荷を異な変換利得、たとえば第１の変換利得（高変換利得：ＨＣＧ）および第２の変換利得（低変換利得：ＬＣＧ）で少なくとも１回読み取ることが可能に形成されている。
そして、読み出し部８０の制御の下、画素部２０の画素２００から変換利得に応じて画素信号が読み出される。
そして、読み出し部８０の制御の下、画素部２０の画素２００から変換利得に応じて画素信号が読み出される。
【0057】
本実施形態において、画素２００から読み出される信号は、後段でＣＤＳ（相関二重サンプリング）を行うことから、第１のリセット信号ＶＲＳＴ１（以下、Ｎ１と表記する場合もある）と、蓄積電荷信号ＳＡＣとしての第１の輝度信号ＶＳＩＧ１（以下、Ｓ１と表記する場合もある）、並びに、第２のリセット信号ＶＲＳＴ２（以下、Ｎ２と表記する場合もある）と、オーバーフロー電荷信号ＳＯＶとしての第２の輝度信号ＶＳＩＧ２（以下、Ｓ２と表記する場合もある）の２組のリセット信号ＶＲＳＴ（Ｎ１，Ｎ２）および輝度信号ＶＳＩＧ（Ｓ１，Ｓ２）である。
【0058】
本第１の実施形態に係る固体撮像装置１０は、画素のダイナミックレンジを向上させる特徴的な構造として、ＬＯＦＩＣ（横型オーバーフロー蓄積容量）構成が採用されている。
【0059】
ＬＯＦＩＣ構成の画素は、フォトダイオード（ＰＤ）、フローティングディフュージョン（ＦＤ）、転送トランジスタ（ＴＧ）、リセットトランジスタ（ＲＳＴ）、ソースフォロワトランジスタ（ＳＦ）を含む基本的構成に、蓄積容量素子としての蓄積キャパシタ（ＣＳ）および蓄積接続素子としての蓄積トランジスタ（ＢＩＮ）が追加されており、同一露光時間にフォトダイオードから溢れた過飽和電荷（オーバーフロー電荷）を捨てずに蓄積キャパシタ（ＣＳ）に蓄積する。
【0060】
このＬＯＦＩＣ画素は、フローティングディフュージョンＦＤの容量Ｃｆｄ１による変換利得（高利得側：1/Cfd1に比例）と、フローティングディフュージョンの容量Ｃｆｄ１＋蓄積キャパシタＣＳのＬＯＦＩＣ容量Ｃｌｏｆｉｃによる変換利得（低利得側：1/(Cfd1+Clofic)に比例）の２種類を持つことができる。
すなわち、ＬＯＦＩＣ画素では、低変換利得（ＬＣＧ）信号と高変換利得（ＨＣＧ）信号をそれぞれ使用して、大きな飽和と小さなダークノイズを実現する。
すなわち、ＬＯＦＩＣ画素では、低変換利得（ＬＣＧ）信号と高変換利得（ＨＣＧ）信号をそれぞれ使用して、大きな飽和と小さなダークノイズを実現する。
【0061】
本第１の実施形態の固体撮像装置１０にいては、オーバーフロー電荷信号ＳＯＶに関連する第２の輝度信号Ｓ２および第２のリセット信号Ｎ２が低変換利得（ＬＣＧ）をもって読み出され、蓄積電荷信号ＳＡＣに関連する第１の輝度信号Ｓ１および第１のリセット信号Ｎ１が高変換利得（ＨＣＧ）をもって読み出される。
【0062】
本第１の実施形態において、読み出し部８０は、オーバーフロー電荷信号ＳＯＶおよびフォトダイオード(光電変換素子)ＰＤの蓄積電荷信号ＳＡＣを、アナログ信号からデジタル信号に変換するアナログデジタル（ＡＤ）変換を行ってデジタル化したオーバーフロー電荷信号ＤＯＶおよび蓄積電荷信号ＤＡＣを出力するアナログデジタル変換部（ＡＤＣ）４１０と、カラムＡＤＣ４２０と、別ノードで蓄積されるためにゲインとオフセットが異なる、ＡＤＣ４１０から出力されたオーバーフロー電荷信号および蓄積電荷信号の線形化処理を行うデジタル演算処理部７０と、を有している。
読み出し部８０は、出力ノードとしてのフローティングディフュージョンＦＤと、フォトダイオードＰＤの第１の蓄積ノードＮＤ１と、蓄積キャパシタＣＳの第２の蓄積ノードＮＤ２とを結合状態に保持してオーバーフロー電荷信号読み出し動作を制御し、出力ノードとしてのフローティングディフュージョンＦＤと、蓄積キャパシタＣＳの第２の蓄積ノードＮＤ２とを非結合状態に保持して蓄積電荷信号読み出し動作を制御する。
読み出し部８０は、出力ノードとしてのフローティングディフュージョンＦＤと、フォトダイオードＰＤの第１の蓄積ノードＮＤ１と、蓄積キャパシタＣＳの第２の蓄積ノードＮＤ２とを結合状態に保持してオーバーフロー電荷信号読み出し動作を制御し、出力ノードとしてのフローティングディフュージョンＦＤと、蓄積キャパシタＣＳの第２の蓄積ノードＮＤ２とを非結合状態に保持して蓄積電荷信号読み出し動作を制御する。
【0063】
本第１の実施形態では、読み出し部８０は、読み出しシーケンスにおいて、オーバーフロー電荷信号ＳＯＶの読み出し動作を、出力ノードとしてのフローティングディフュージョンＦＤでの電荷混合なしで蓄積電荷信号ＳＡＣの読み出し動作の前に行うように読み出し制御を行う。
そして、本第１の実施形態において、読み出し部８０は、読み出しシーケンスにおいて、低変換利得信号読み出し処理ＬＣＧＳＩＧ、低変換利得リセット読み出し処理ＬＣＧＲＳＴ、高変換利得リセット読み出し処理ＨＣＧＲＳＴ、および高変換利得信号読み出し処理ＨＣＧＳＩＧを順次行うように制御する。
そして、本第１の実施形態において、読み出し部８０は、読み出しシーケンスにおいて、低変換利得信号読み出し処理ＬＣＧＳＩＧ、低変換利得リセット読み出し処理ＬＣＧＲＳＴ、高変換利得リセット読み出し処理ＨＣＧＲＳＴ、および高変換利得信号読み出し処理ＨＣＧＳＩＧを順次行うように制御する。
【0064】
画素２００において、オーバーフロー電荷は、フォトダイオードＰＤの第１の蓄積ノードＮＤ１に接続された電荷排出パスによってスキミングされるように構成することが可能である。
【0065】
また、ＡＤＣ４１０は、画素２００の出力バッファ部２１１から出力される各信号に対して１回のフレーム期間において利得の異なる少なくとも１回以上のＡＤ変換が可能である。
【0066】
また、画素２００または読み出し部８０は、少なくとも画素ごとにオフセット補正が実施できるように、蓄積電荷信号ＳＡＣを一時的に書き込める冗長メモリＲＭＥＭを含む。
また、本第１の実施形態においては、蓄積電荷信号ＳＡＣのデジタル変換結果を一時保管するメモリＭＥＭが、画素ごと、カラムごと、またはチップ外部に設けられている。
また、画素２００内に配置されたメモリは信号量に応じて取り込み信号を自動的に選択可能となるようにフラグビットＦＬＧが形成されている。
また、本第１の実施形態においては、蓄積電荷信号ＳＡＣのデジタル変換結果を一時保管するメモリＭＥＭが、画素ごと、カラムごと、またはチップ外部に設けられている。
また、画素２００内に配置されたメモリは信号量に応じて取り込み信号を自動的に選択可能となるようにフラグビットＦＬＧが形成されている。
【0067】
本第１の実施形態において、デジタル演算処理部７０は、デジタル的に画素ごとに飽和バラツキ補正および利得補正（ゲイン補正)を実施しそれぞれの信号の線形のための信号処理が可能である。
デジタル演算処理部７０は、蓄積電荷信号ＤＡＣとオーバーフロー電荷信号ＤＯＶの電荷の総量が混合され、２つの第１の蓄積ノードＮＤ１と第２の蓄積ノードＮＤ２間で信号領域が欠落することなく線形の光応答を持つように混合され、個々の画素のデジタルコードに冗長なデジタルメモリデータが追加される。
デジタル演算処理部７０は、蓄積電荷信号ＤＡＣとオーバーフロー電荷信号ＤＯＶの電荷の総量が混合され、２つの第１の蓄積ノードＮＤ１と第２の蓄積ノードＮＤ２間で信号領域が欠落することなく線形の光応答を持つように混合され、個々の画素のデジタルコードに冗長なデジタルメモリデータが追加される。
【0068】
そして、本実施形態に係る固体撮像装置１０の画素２００は、感度および飽和電荷数を維持しつつ画素サイズの微細化を図ることが可能となることはもとより、接合容量および配線容量の増加を抑えることができ、出力ノードとしてのフローティングディフュージョンの容量の増加を抑止して、変換利得の低下を防止でき、ひいてはノイズ特性の向上を図ることが可能となるように、そして、最大限の光応答を確保することが可能で、再現性に加えて低光ＳＮＲを確保することが可能であり、大きな飽和と小さなダークノイズを実現することが可能で、しかもさらなる画素サイズの縮小化を図ることが可能で、ダイナミックレンジ、応答性、解像度などの重要な性能を効率的に向上させることが可能となるように、以下に示すような特徴的な構成が採用されている。
【0069】
以下に、本第１の実施形態に係る固体撮像装置１０の画素２００や画素部２０、読み出し部８０のＡＤ変換部４１０を含むカラム読み出し回路４０、デジタル演算処理部７０等の特徴的な構成の概要を説明した後、画素構成、読み出し部８０のＡＤ変換部４１０を含むカラム読み出し回路４０、デジタル演算処理部７０の構成、機能等の詳細について順を追って説明する。
【0070】
（本第１の実施形態に係る固体撮像装置１０の画素、カラム読み出し系等の特徴的な構成の概要）
本第１の実施形態に係る固体撮像装置１０において、画素２００では、フォトダイオードＰＤからの飽和した信号はフローティングディフュージョンＦＤに完全に転送(オーバーフロー)され、フローティングディフュージョンＦＤに対応する静電容量を持つ蓄積（結合）キャパシタＣＳにオーバーフロー電荷を保存できる。転送トランジスタ（ＴＧ―Ｔｒ）はフォトダイオードＰＤのＰＤノードとしての第１の蓄積ノードＮＤ１に蓄えられた電荷を転送できる。
本第１の実施形態に係る固体撮像装置１０において、画素２００では、フォトダイオードＰＤからの飽和した信号はフローティングディフュージョンＦＤに完全に転送(オーバーフロー)され、フローティングディフュージョンＦＤに対応する静電容量を持つ蓄積（結合）キャパシタＣＳにオーバーフロー電荷を保存できる。転送トランジスタ（ＴＧ―Ｔｒ）はフォトダイオードＰＤのＰＤノードとしての第１の蓄積ノードＮＤ１に蓄えられた電荷を転送できる。
【0071】
画素２００は、図２に示すように、出力ノードとしてのフローティングディフュージョンＦＤ、フォトダイオードＰＤ、転送トランジスタ（ＴＧ－Ｔｒ）、リセットトランジスタ（ＲＳＴ－Ｔｒ）、ビニングトランジスタ（ＢＩＮ―Ｔｒ）、ソースフォロワトランジスタ（ＳＦ―Ｔｒ）を含んで構成されている。
フォトダイオードＰＤは、転送トランジスタＴＧ－ＴｒがフローティングディフュージョンＦＤへの電荷転送に接続されている埋め込み型フォトダイオードによって形成されている。
リセットトランジスタＲＳＴ－Ｔｒは、電荷転送の前に強制的にフローティングディフュージョンＦＤをリセットレベル（Ｖｒｓｔ）にするために接続される。
画素２００においては、フォトダイオードＰＤで光電気変換された電子はフォトダイオードＰＤの第１の蓄積ノードＮＤ１に蓄積され、転送トランジスタＴＧ―Ｔｒによって出力ノードとしてのフローティングディフュージョンＦＤに転送される。
フォトダイオードＰＤは、転送トランジスタＴＧ－ＴｒがフローティングディフュージョンＦＤへの電荷転送に接続されている埋め込み型フォトダイオードによって形成されている。
リセットトランジスタＲＳＴ－Ｔｒは、電荷転送の前に強制的にフローティングディフュージョンＦＤをリセットレベル（Ｖｒｓｔ）にするために接続される。
画素２００においては、フォトダイオードＰＤで光電気変換された電子はフォトダイオードＰＤの第１の蓄積ノードＮＤ１に蓄積され、転送トランジスタＴＧ―Ｔｒによって出力ノードとしてのフローティングディフュージョンＦＤに転送される。
【0072】
読み出し部８０は、読み出しシーケンスは、フローティングディフュージョンＦＤのオーバーフロー電荷信号（Ｑｆｄ）の読み出しで開始できる。
その後、２番目のＰＤ信号（Ｑｐｄ）の読み出しが続く。
したがって、光電荷の総量はフォトダイオードＰＤの電荷量とフローティングディフュージョンＦＤの電荷量の合計(Ｑｐｄ + Ｑｆｄ)となる。
その後、２番目のＰＤ信号（Ｑｐｄ）の読み出しが続く。
したがって、光電荷の総量はフォトダイオードＰＤの電荷量とフローティングディフュージョンＦＤの電荷量の合計(Ｑｐｄ + Ｑｆｄ)となる。
【0073】
蓄積された光電荷信号のそれぞれは、図３および図４に示すように、列（カラム）または画素単位のＡＤＣ４１０の各信号のメモリＭＥＭ（ＳＩＧ）４２１、ＭＥＭ（ＲＳＴ）４２２のそれぞれを使用して、単一フレームで読み出すことが可能である。
フローティングディフュージョンＦＤの複数の変換利得読み出しは、低照度(ＦＤの高変換利得とＰＤ電荷量の少ないアナログ利得（ゲイン)）から明光（ＦＤの低変換利得と多量のオーバーフローＦＤ電荷のアナログ利得（ゲイン)までの信号範囲カバーを確保するために行われる。
このシーケンスにより、より優れたダイナミック レンジと低照度ＳＮＲ性能が実現される。
フローティングディフュージョンＦＤの複数の変換利得読み出しは、低照度(ＦＤの高変換利得とＰＤ電荷量の少ないアナログ利得（ゲイン)）から明光（ＦＤの低変換利得と多量のオーバーフローＦＤ電荷のアナログ利得（ゲイン)までの信号範囲カバーを確保するために行われる。
このシーケンスにより、より優れたダイナミック レンジと低照度ＳＮＲ性能が実現される。
【0074】
ＡＤ変換とデジタルＣＤＳは、蓄積された光電荷のそれぞれに対して対応する変換利得で行われ、ＱｐｄとＱｆｄの電荷量に対応するリセット信号（Ｎ１、Ｎ２）と、輝度信号とリセット信号の混合信号（Ｓ１+Ｎ１、Ｓ２+Ｎ２）をデジタル化する。
これらのデジタルコードは、画素、列、およびフレームドメイン内のメモリに格納された各画素データに対して、デジタル演算処理部７０において操作が行われるポストデータ処理の後に線形化が可能である。
これらのデジタルコードは、画素、列、およびフレームドメイン内のメモリに格納された各画素データに対して、デジタル演算処理部７０において操作が行われるポストデータ処理の後に線形化が可能である。
【0075】
本第１の実施形態の固体撮像装置１０のデジタル演算処理部７０は、オーバーフロー電荷とＰＤ電荷を別ノードで蓄積されているために、利得とオフセットが異なるそれぞれの信号の線形処理化後に発生する画素ごとの信号ギャップを最小化する構成を有している。
【0076】
本第１の実施形態のデジタル演算処理部７０は、蓄積された電荷のそれぞれを線形化するために、図４に示すように、利得調整部７１０、ＣＤＳ処理部７２０、デジタル電荷混合線形化部７３０、およびデータバッファ７４０を含んで構成されている。
【0077】
デジタル演算処理部７０は、蓄積された電荷のそれぞれを線形化するために、まず、利得調整部７１０によりデジタルドメインの信号利得がグローバルに調整される。
その後、対応するオフセット値が追加され、フォトダイオードＰＤとフローティングディフュージョンＦＤの２つの異なる格納データ間の接合点が固定される。
蓄積されたＰＤ電荷には多少のばらつきがあるが、ＰＤノードとＦＤノードに蓄積された２つの電荷の線形化で滑らかな信号接続が得られる。
これは、すべてのＰＤ電荷が冗長性を保持して、個々のフルウェル容量をＡＤＣウィンドウに収めるために保持できるためである。
つまり、オーバーフロー電荷の開始点がフォトダイオードＰＤの飽和量に合うように画素ごとに信号演算を行うことができれば、Ｑｆｄ(i,j) + Ｑｐｄ(i,j) の電荷蓄積ごとのリニアな信号特性が得られる。
その後、対応するオフセット値が追加され、フォトダイオードＰＤとフローティングディフュージョンＦＤの２つの異なる格納データ間の接合点が固定される。
蓄積されたＰＤ電荷には多少のばらつきがあるが、ＰＤノードとＦＤノードに蓄積された２つの電荷の線形化で滑らかな信号接続が得られる。
これは、すべてのＰＤ電荷が冗長性を保持して、個々のフルウェル容量をＡＤＣウィンドウに収めるために保持できるためである。
つまり、オーバーフロー電荷の開始点がフォトダイオードＰＤの飽和量に合うように画素ごとに信号演算を行うことができれば、Ｑｆｄ(i,j) + Ｑｐｄ(i,j) の電荷蓄積ごとのリニアな信号特性が得られる。
【0078】
（本第１の実施形態に係る固体撮像装置１０の画素２００、カラム読み出し系４００、デジタル演算処理部７０等の特徴的な構成の具体例）
以上、本第１の実施形態に係る固体撮像装置１０の画素、カラム読み出し系、デジタル演算処理部等の特徴的な構成の概要について説明した。
以下に、本第１の実施形態に係る固体撮像装置１０の画素２００、カラム読み出し系４００、デジタル演算処理部７０等の特徴的な構成の具体例について順を追って説明する。
以上、本第１の実施形態に係る固体撮像装置１０の画素、カラム読み出し系、デジタル演算処理部等の特徴的な構成の概要について説明した。
以下に、本第１の実施形態に係る固体撮像装置１０の画素２００、カラム読み出し系４００、デジタル演算処理部７０等の特徴的な構成の具体例について順を追って説明する。
【0079】
（本第１の実施形態に係る固体撮像装置１０の画素等の特徴的な構成の概要）
本第１の実施形態に係る固体撮像装置１０において、画素２００は、フォトダイオードＰＤを含んで構成され、フォトダイオードＰＤで飽和した第１の飽和信号がフローティングディフュージョンＦDに完全に転送(オーバーフロー)され、フローティングディフュージョンＦＤに対応する静電容量を持つ蓄積（結合）キャパシタＣＳにオーバーフロー電荷を保存できる。転送トランジスタ（ＴＧ－Ｔｒ）はフォトダイオードＰＤのＰＤノード（第１の蓄積ノードＮＤ１）に蓄えられた電荷を転送できる。
本第１の実施形態に係る固体撮像装置１０において、画素２００は、フォトダイオードＰＤを含んで構成され、フォトダイオードＰＤで飽和した第１の飽和信号がフローティングディフュージョンＦDに完全に転送(オーバーフロー)され、フローティングディフュージョンＦＤに対応する静電容量を持つ蓄積（結合）キャパシタＣＳにオーバーフロー電荷を保存できる。転送トランジスタ（ＴＧ－Ｔｒ）はフォトダイオードＰＤのＰＤノード（第１の蓄積ノードＮＤ１）に蓄えられた電荷を転送できる。
【0080】
フォトダイオードＰＤには、転送ゲートとしての転送トランジスタＴＧ－Ｔｒが接続されており、転送トランジスタＴＧ―ＴｒはフォトダイオードＰＤのＰＤノードに蓄えられた電荷をフローティングディフュージョンＦDに転送可能である。
【0081】
画素２００は、フォトダイオードＰＤの他に、フローティングディフュージョンＦD、転送トランジスタＴＧ－Ｔｒ、リセットトランジスタＲＳＴ－Ｔｒ、ビニング(ＢＩＮ)トランジスタＢＩＮ－Ｔｒ、ソースフォロワ（ＳＦ)トランジスタＳＦ－Ｔｒを含んで構成されている。
【0082】
フォトダイオードＰＤは、転送トランジスタＴＧ－ＴｒがフローティングディフュージョンＦDへの電荷転送経路に接続されている埋め込み型フォトダイオードによって形成される。
なお、光電気変換された電子はフォトダイオードＰＤに蓄積され、転送トランジスタＴＧ－ＴｒによってフローティングディフュージョンＦＤに転送される。
なお、光電気変換された電子はフォトダイオードＰＤに蓄積され、転送トランジスタＴＧ－ＴｒによってフローティングディフュージョンＦＤに転送される。
【0083】
蓄積された光電荷信号のそれぞれは、列または画素単位のＡＤＣの各信号用のメモリのペアを使用して、単一フレームで読み出すことができる。
複数ノードのマルチ利得読み出しにより、低照度（高ゲイン）から明光（低ゲイン）まで信号範囲を確保できるダイナミックレンジの拡張が可能である。
複数ノードのマルチ利得読み出しにより、低照度（高ゲイン）から明光（低ゲイン）まで信号範囲を確保できるダイナミックレンジの拡張が可能である。
【0084】
ＡＤ変換は、蓄積された光電荷ごとに発生する可能性があり、少なくとも複数のＡＤ変換が異なる変換利得（変換ゲイン）に利用可能である。
これらのデジタルコードは、ポストデータ処理後に線形化されたコードにすることができる。
これらのデジタルコードは、ポストデータ処理後に線形化されたコードにすることができる。
【0085】
本第１の実施形態において、固体撮像装置１０は、画素部２０において、画素として光電変換読み出し部２１０を含み、カラム読み出し回路４０は、ＡＤ（アナログデジタル）変換部４１０、およびメモリ部４２０を含み、たとえば積層型のＣＭＯＳイメージセンサとして構成されている。なお、固体撮像装置１０は、グローバルシャッタの動作機能を持つように構成されてもよい。
本第１の実施形態に係る固体撮像装置１０において、画素配列の各列（カラム）にＡＤ（アナログデジタル）変換部４１０を有しており、ＡＤ変換部４１０は、光電変換読み出し部により読み出される電圧信号と参照電圧とを比較し、読み出される電圧信号ＶＳＩＧ，ＶＲＳＴに対してアナログデジタル（ＡＤ）変換処理を行い、デジタル化した比較結果信号を出力する比較器（コンパレータ）４１１を有している。
本第１の実施形態に係る固体撮像装置１０において、画素配列の各列（カラム）にＡＤ（アナログデジタル）変換部４１０を有しており、ＡＤ変換部４１０は、光電変換読み出し部により読み出される電圧信号と参照電圧とを比較し、読み出される電圧信号ＶＳＩＧ，ＶＲＳＴに対してアナログデジタル（ＡＤ）変換処理を行い、デジタル化した比較結果信号を出力する比較器（コンパレータ）４１１を有している。
【0086】
比較器４１１は、読み出し部８０の制御の下、蓄積期間（露光期間）にフォトダイオードＰＤから出力ノードとしてのフローティングディフュージョンＦＤに溢れ出たオーバーフロー電荷に応じた電圧信号に対するデジタル化した第１の比較結果信号を出力する第１の比較処理と、蓄積期間後の転送期間に出力ノードとしてのフローティングディフュージョンＦＤに転送されたフォトダイオードＰＤの蓄積電荷に応じた電圧信号に対するデジタル化した第２の比較結果信号を出力する第２の比較処理と、を行う。
【0087】
なお、本実施形態においては、第２の比較処理中に不規則な強い光がフォトダイオードＰＤに入射したとしても、フォトダイオードＰＤから不要な電荷をフローティングディフュージョンＦＤ領域外に放出し、光電変換素子からフローティングディフュージョンＦＤに電荷がオーバーフローしてＦＤレベルが変動することを防止するシャッタゲート（ＳＧ）を有していてもよい。
これにより、第２の比較処理中に、不規則な強い光がフォトダイオードＰＤに入射したとしてもＦＤレベルが変動することを防止し、正常なＡＤ変換処理を実現可能となる。
これにより、第２の比較処理中に、不規則な強い光がフォトダイオードＰＤに入射したとしてもＦＤレベルが変動することを防止し、正常なＡＤ変換処理を実現可能となる。
【0088】
以下、固体撮像装置１０の各部の構成および機能の概要、特に、画素部２０および画素の構成および機能、それらに関連したカラム読み出し回路４０、デジタル演算処理部７０の読み出し構成、読み出し処理等について詳述する。
【0089】
（画素２００の構成例）
図２は、本発明の第１の実施形態に係る固体撮像装置１０の画素回路の一例を示している。
図２は、本発明の第１の実施形態に係る固体撮像装置１０の画素回路の一例を示している。
【0090】
画素部２０は、複数の画素２００がＮ行Ｍ列の行列状（マトリクス状）に配列されている。
【0091】
本第１の実施形態に係る画素２００は、光電変換読み出し部２１０を含み、カラム読み出し回路４０は、ＡＤ変換部４１０、およびメモリ部４２０を含んで構成されている。
【0092】
画素２００の光電変換読み出し部２１０は、フォトダイオード（光電変換素子）ＰＤと１つの画素内アンプとを含んで構成される。
【0093】
フォトダイオードＰＤは、蓄積期間に光電変換により生成した電荷を蓄積する。
フォトダイオードＰＤの第１の蓄積ノードＮＤ１とフローティングディフュージョンＦＤとの間に転送素子としての転送トランジスタＴＧ－Ｔｒが接続されている。
フォトダイオードＰＤの第１の蓄積ノードＮＤ１とフローティングディフュージョンＦＤとの間に転送素子としての転送トランジスタＴＧ－Ｔｒが接続されている。
【0094】
そして、光電変換読み出し部２１０は、一つの出力ノードとしてのフローティングディフュージョンＦＤに対応して、リセット素子としてのリセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワ素子としてのソースフォロワトランジスタＳＦ－Ｔｒ、蓄積素子としての蓄積トランジスタＢＩＮ－Ｔｒ、蓄積容量素子としての蓄積キャパシタＣＳ、および読み出しノードＮＤ３をそれぞれ一つずつ有する。
なお、光電変換読み出し部２１０は、さらに選択素子としての選択トランジスタＳＥＬ-Ｔｒを有する構成をとり得る。
なお、光電変換読み出し部２１０は、さらに選択素子としての選択トランジスタＳＥＬ-Ｔｒを有する構成をとり得る。
【0095】
そして、本第１の実施形態においては、ソースフォロワトランジスタＳＦ－Ｔｒおよび読み出しノードＮＤ３を含んで出力バッファ部２１１が構成されている。
また、蓄積トランジスタＢＩＮ－Ｔｒおよび蓄積キャパシタＣＳを含んで利得切換部２１２が構成されている。
また、蓄積トランジスタＢＩＮ－Ｔｒおよび蓄積キャパシタＣＳを含んで利得切換部２１２が構成されている。
【0096】
本第１の実施形態に係る光電変換読み出し部２１０は、出力バッファ部２１１の読み出しノードＮＤ３がＡＤ変換部４１０の入力部に接続されている。
光電変換読み出し部２１０は、出力ノードとしてのフローティングディフュージョンＦＤの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号ＶＲＳＴ，ＶＳＩＧをＡＤ変換部４１０に出力する。
光電変換読み出し部２１０は、出力ノードとしてのフローティングディフュージョンＦＤの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号ＶＲＳＴ，ＶＳＩＧをＡＤ変換部４１０に出力する。
【0097】
本第１の実施形態に係る光電変換読み出し部２１０は、読み出し部８０の制御の下、光電変換素子としてのフォトダイオードＰＤの第１の蓄積ノードＮＤ１の蓄積電荷、並びに、蓄積キャパシタＣＳの第２の蓄積ノードＮＤ２に対して、たとえばＬＯＦＩＣ読み出しモードＲＭＬによる読み出しを行う。
【0098】
たとえば、光電変換読み出し部２１０は、ＡＤ変換部４１０の第１の比較処理期間ＰＣＭＰ１において、蓄積期間ＰＩに光電変換素子であるフォトダイオードＰＤから出力ノードとしてのフローティングディフュージョンＦＤに溢れ出たオーバーフロー電荷に応じた電圧信号ＶＳＩＧ（ＶＲＳＴ）を出力する。
【0099】
さらに、光電変換読み出し部２１０は、第２の比較処理期間ＰＣＭＰ２において、画素信号としての読み出しリセット信号(信号電圧)（ＶＲＳＴ）および読み出し信号(信号電圧)（ＶＳＩＧ）をＡＤ変換部４１０に出力する。
【0100】
フォトダイオードＰＤは、入射光量に応じた量の信号電荷（ここでは電子）を発生し、蓄積する。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷が正孔（ホール）であったり、各トランジスタがｐ型トランジスタであっても構わない。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷が正孔（ホール）であったり、各トランジスタがｐ型トランジスタであっても構わない。
【0101】
各画素２００において、フォトダイオード（ＰＤ）としては、埋め込み型フォトダイオード（ＰＰＤ）が用いられる。
フォトダイオード（ＰＤ）を形成する基板表面にはダングリングボンドなどの欠陥による界面準位が存在するため、熱エネルギーによって多くの電荷（暗電流）が発生し、正しい信号が読み出せなくなってしまう。
埋め込み型フォトダイオード（ＰＰＤ）では、フォトダイオード（ＰＤ）の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減することが可能となる。
フォトダイオード（ＰＤ）を形成する基板表面にはダングリングボンドなどの欠陥による界面準位が存在するため、熱エネルギーによって多くの電荷（暗電流）が発生し、正しい信号が読み出せなくなってしまう。
埋め込み型フォトダイオード（ＰＰＤ）では、フォトダイオード（ＰＤ）の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減することが可能となる。
【0102】
光電変換読み出し部２１０の転送トランジスタＴＧ－Ｔｒは、フォトダイオードＰＤの第１の蓄積ノードＮＤ１とフローティングディフュージョンＦＤの間に接続され、制御線を通じてゲートに印加される制御信号ＴＧにより制御される。
転送トランジスタＴＧ－Ｔｒは、制御信号ＴＧがハイ（Ｈ）レベルの転送期間ＰＴに選択されて導通状態となり、フォトダイオードＰＤ０で光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤに転送する。
なお、フォトダイオードＰＤおよびフローティングディフュージョンＦＤが所定のリセット電位にリセットされた後、転送トランジスタＴＧ－Ｔｒは、制御信号ＴＧがロー（Ｌ）レベルの非導通状態となり、フォトダイオードＰＤは蓄積期間ＰＩとなるが、このとき、入射する光の強度（量）が非常に高い場合、飽和電荷量を超えた電荷が転送トランジスタＴＧ―Ｔｒ下のオーバーフローパスを通じてオーバーフロー電荷としてフローティングディフュージョンＦＤに溢れ出す。
転送トランジスタＴＧ－Ｔｒは、制御信号ＴＧがハイ（Ｈ）レベルの転送期間ＰＴに選択されて導通状態となり、フォトダイオードＰＤ０で光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤに転送する。
なお、フォトダイオードＰＤおよびフローティングディフュージョンＦＤが所定のリセット電位にリセットされた後、転送トランジスタＴＧ－Ｔｒは、制御信号ＴＧがロー（Ｌ）レベルの非導通状態となり、フォトダイオードＰＤは蓄積期間ＰＩとなるが、このとき、入射する光の強度（量）が非常に高い場合、飽和電荷量を超えた電荷が転送トランジスタＴＧ―Ｔｒ下のオーバーフローパスを通じてオーバーフロー電荷としてフローティングディフュージョンＦＤに溢れ出す。
【0103】
リセットトランジスタＲＳＴ－Ｔｒは、電源電圧ＶＡＡＰＩＸの電源線ＶaapixとフローティングディフュージョンＦＤの間に接続され、制御線を通じてゲートに印加される制御信号ＲＳＴにより制御される。
リセットトランジスタＲＳＴ－Ｔｒは、制御信号ＲＳＴがＨレベルのリセット期間に選択されて導通状態となり、フローティングディフュージョンＦＤを電源電圧ＶＡＡＰＩＸの電源線Ｖaapixの電位（Ｖｒｓｔ）にリセットする。
リセットトランジスタＲＳＴ－Ｔｒは、制御信号ＲＳＴがＨレベルのリセット期間に選択されて導通状態となり、フローティングディフュージョンＦＤを電源電圧ＶＡＡＰＩＸの電源線Ｖaapixの電位（Ｖｒｓｔ）にリセットする。
【0104】
接続素子としての蓄積トランジスタＢＩＮ―Ｔｒは、フローティングディフュージョンＦＤとリセットトランジスタＲＳＴ―Ｔｒとの間に接続され、その接続ノードとしての第２の蓄積ノードＮＤ２と基準電位ＶＳＳとの間に蓄積キャパシタＣＳが接続されている。
蓄積トランジスタＢＩＮ－Ｔｒは、制御線を通じてゲートに印加される制御信号ＢＩＮにより制御される。
蓄積トランジスタＢＩＮ－Ｔｒは、制御信号ＢＩＮがＨレベルのリセット期間に選択されて導通状態となり、フローティングディフュージョンＦＤと蓄積キャパシタＣＳとを接続する。
蓄積トランジスタＢＩＮ－Ｔｒは、制御線を通じてゲートに印加される制御信号ＢＩＮにより制御される。
蓄積トランジスタＢＩＮ－Ｔｒは、制御信号ＢＩＮがＨレベルのリセット期間に選択されて導通状態となり、フローティングディフュージョンＦＤと蓄積キャパシタＣＳとを接続する。
【0105】
本第１の実施形態では、読み出し部８０は、画素の読み出しシーケンスにおいて、オーバーフロー電荷信号ＳＯＶの読み出し動作を、出力ノードとしてのフローティングディフュージョンＦＤでの電荷混合なしで蓄積電荷信号ＳＡＣの読み出し動作の前に行うように読み出し制御を行う。
そして、本第１の実施形態において、読み出し部８０は、読み出しシーケンスにおいて、低変換利得信号読み出し処理ＬＣＧＳＩＧ、低変換利得リセット読み出し処理ＬＣＧＲＳＴ、高変換利得リセット読み出し処理ＨＣＧＲＳＴ、および高変換利得信号読み出し処理ＨＣＧＳＩＧを順次行うように制御する。
そして、本第１の実施形態において、読み出し部８０は、読み出しシーケンスにおいて、低変換利得信号読み出し処理ＬＣＧＳＩＧ、低変換利得リセット読み出し処理ＬＣＧＲＳＴ、高変換利得リセット読み出し処理ＨＣＧＲＳＴ、および高変換利得信号読み出し処理ＨＣＧＳＩＧを順次行うように制御する。
【0106】
第２の変換利得信号読み出し処理ＬＣＧＳＩＧ時または第２の変換利得リセット読み出し処理ＬＣＧＲＳＴ時には、蓄積トランジスタＢＩＮ－Ｔｒは導通状態に保持され、出力ノードであるフローティングディフュージョンＦＤの電荷と蓄積キャパシタＣＳの電荷を共有させて読み出し処理が実行される。
第２変換利得リセット読み出し処理ＬＣＧＲＳＴ時には、リセットトランジスタＲＳＴ－Ｔｒおよび蓄積トランジスタＢＩＮ－Ｔｒが導通状態に保持され、出力ノードＮＤであるフローティングディフュージョンＦＤの電荷と蓄積キャパシタＣＳの電荷をクリアさせて読み出し処理が実行される。
第１の変換利得リセット信号読み出し処理ＨＣＧＳＩＧ時または第１の変換利得信号読み出し処理ＨＣＧＳＩＧ時には、蓄積トランジスタＢＩＮ－Ｔｒは非導通状態に保持され、出力ノードであるフローティングディフュージョンＦＤの電荷と蓄積キャパシタＣＳの電荷を分離させて読み出し処理が実行される。
第２変換利得リセット読み出し処理ＬＣＧＲＳＴ時には、リセットトランジスタＲＳＴ－Ｔｒおよび蓄積トランジスタＢＩＮ－Ｔｒが導通状態に保持され、出力ノードＮＤであるフローティングディフュージョンＦＤの電荷と蓄積キャパシタＣＳの電荷をクリアさせて読み出し処理が実行される。
第１の変換利得リセット信号読み出し処理ＨＣＧＳＩＧ時または第１の変換利得信号読み出し処理ＨＣＧＳＩＧ時には、蓄積トランジスタＢＩＮ－Ｔｒは非導通状態に保持され、出力ノードであるフローティングディフュージョンＦＤの電荷と蓄積キャパシタＣＳの電荷を分離させて読み出し処理が実行される。
【0107】
ソースフォロワ素子としてのソースフォロワトランジスタＳＦ－Ｔｒは、ソースが読み出しノードＮＤ３に接続され、ドレイン側が電源線Ｖaapixに接続され、ゲートがフローティングディフュージョンＦＤに接続されている。
そして、出力バッファ部２１１を形成する読み出しノードＮＤ３は、ＡＤ変換部４１０の入力部に接続された信号線ＬＳＧＮ１に接続されている。
読み出しノードＮＤ３が接続された信号線ＬＳＧＮ１と基準電位ＶＳＳ（たとえばＧＮＤ）の間に電流源素子が接続されている。
そして、読み出しノードＮＤ３とＡＤ変換部４１０の入力部間の信号線ＬＳＧＮ１は、電流源素子により駆動される。
そして、出力バッファ部２１１を形成する読み出しノードＮＤ３は、ＡＤ変換部４１０の入力部に接続された信号線ＬＳＧＮ１に接続されている。
読み出しノードＮＤ３が接続された信号線ＬＳＧＮ１と基準電位ＶＳＳ（たとえばＧＮＤ）の間に電流源素子が接続されている。
そして、読み出しノードＮＤ３とＡＤ変換部４１０の入力部間の信号線ＬＳＧＮ１は、電流源素子により駆動される。
【0108】
ＡＤ変換部４１０は、光電変換読み出し部２１０により出力されるアナログの電圧信号ＶＳＩＧを、所定の傾きを持たせて変化させたランプ波形または固定電圧の参照電圧ＶＲＥＦと比較して、デジタル信号に変換する機能する。
【0109】
ＡＤ変換部４１０は、図３に示すように、比較器（ＣＯＭＰ）４１１、入力側の結合キャパシタCＣ、アナログ利得バッファ４１２，出力側の負荷キャパシタＣＬ１、およびリセットスイッチＳＷ－ＲＳＴを含んで構成されている。
【0110】
比較器４１１は、第１の入力端子としての反転入力端子（－）に、光電変換読み出し部２１０の出力バッファ部２１１から信号線ＬＳＧＮ１に出力された電圧信号ＶＳＩＧが供給され、第２の入力端子としての非反転入力端子（＋）に参照電圧ＶＲＥＦが供給され、電圧信号ＶＳＴと参照電圧ＶＲＥＦとを比較し、デジタル化した比較結果信号ＳＣＭＰを出力するＡＤ変換処理（比較処理）を行う。
【0111】
比較器４１１は、第１の入力端子としての反転入力端子（－）に結合キャパシタＣＣ１が接続されており、光電変換読み出し部２１０の出力バッファ部２１１とＡＤ変換部４１０の比較器４１１の入力部をＡＣ結合することにより、低ノイズ化を図り、低照度時に高ＳＮＲを実現可能なように構成されている。
【0112】
また、比較器４１１は、出力端子と第１の入力端子としての反転入力端子（－）との間にリセットスイッチＳＷ－ＲＳＴが接続され、出力端子と基準電位ＶＳＳとの間に負荷キャパシタＣＬ１が接続されている。
【0113】
基本的に、ＡＤ変換部４１０においては、光電変換読み出し部２１０の出力バッファ部２１１から信号線ＬＳＧＮ１に読み出されたアナログ信号（電位ＶＳＩＧ）は比較器４１１で参照電圧ＶＲＥＦ、たとえばある傾きを持った線形に変化するスロープ波形であるランプ信号ＲＡＭＰと比較される。
このとき、たとえば比較器４１１と同様に列毎に配置された図示しないカウンタが動作しており、ランプ波形のあるランプ信号ＲＡＭＰとカウンタ値が一対一の対応を取りながら変化することで電圧信号ＶＳＩＧをデジタル信号に変換する。
基本的に、ＡＤ変換部４１０は、参照電圧ＶＲＥＦ（たとえばランプ信号ＲＡＭＰ）の変化は電圧の変化を時間の変化に変換するものであり、その時間をある周期(クロック)で数えることでデジタル値に変換する。
そして、アナログ信号ＶＳＩＧとランプ信号ＲＡＭＰ（参照電圧ＶＲＥＦ）が交わったとき、比較器４１１の出力が反転し、図示しないカウンタの入力クロックを停止し、または、入力を停止していたクロックを図示しないカウンタに入力し、そのときのカウンタの値（データ）がメモリ部４２０に記憶されてＡＤ変換を完了させる。
以上のＡＤ変換期間終了後、メモリ部４２０に格納されたデータ（信号）はカラム読み出し力回路４０からデジタル演算処理部７０に出力され、所定の信号処理により２次元画像が生成される。
このとき、たとえば比較器４１１と同様に列毎に配置された図示しないカウンタが動作しており、ランプ波形のあるランプ信号ＲＡＭＰとカウンタ値が一対一の対応を取りながら変化することで電圧信号ＶＳＩＧをデジタル信号に変換する。
基本的に、ＡＤ変換部４１０は、参照電圧ＶＲＥＦ（たとえばランプ信号ＲＡＭＰ）の変化は電圧の変化を時間の変化に変換するものであり、その時間をある周期(クロック)で数えることでデジタル値に変換する。
そして、アナログ信号ＶＳＩＧとランプ信号ＲＡＭＰ（参照電圧ＶＲＥＦ）が交わったとき、比較器４１１の出力が反転し、図示しないカウンタの入力クロックを停止し、または、入力を停止していたクロックを図示しないカウンタに入力し、そのときのカウンタの値（データ）がメモリ部４２０に記憶されてＡＤ変換を完了させる。
以上のＡＤ変換期間終了後、メモリ部４２０に格納されたデータ（信号）はカラム読み出し力回路４０からデジタル演算処理部７０に出力され、所定の信号処理により２次元画像が生成される。
【0114】
メモリ部４２０はＳＲＡＭやＤＲＡＭにより構成され、デジタル変換された信号が供給され、フォトコンバージョン符号に対応し、画素アレイ周辺のカラム読み出し回路４０の外部ＩＯバッファにより読み出すことができる。
本例では、メモリ部４２０は、比較器４１１の出力に２つのメモリ４２１，４２２が接続されている。
本例では、メモリ部４２０は、比較器４１１の出力に２つのメモリ４２１，４２２が接続されている。
【0115】
垂直走査回路３０は、タイミング制御回路６０の制御に応じてシャッタ行および読み出し行において行走査制御線を通して画素２００の光電変換読み出し部２１０の駆動を行う。
垂直走査回路３０は、タイミング制御回路６０の制御に応じて、各比較器４１１に対して、比較処理に準じて設定される参照電圧ＶＲＥＦを供給する。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤに蓄積された電荷をリセットするシャッタ行の行アドレスの行選択信号を出力する。
垂直走査回路３０は、タイミング制御回路６０の制御に応じて、各比較器４１１に対して、比較処理に準じて設定される参照電圧ＶＲＥＦを供給する。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤに蓄積された電荷をリセットするシャッタ行の行アドレスの行選択信号を出力する。
【0116】
カラム読み出し回路４０は、画素部２０の各カラム（列）出力に対応して配置された複数の列信号処理回路（図示せず）を含み、複数の列信号処理回路で列並列処理が可能に構成されてもよい。
【0117】
カラム読み出し回路４０は、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）回路やＡＤＣ（アナログデジタルコンバータ；ＡＤ変換器）、アンプ（ＡＭＰ，増幅器）、サンプルホールド（Ｓ／Ｈ）回路等を含んで構成可能である。
【0118】
カラム読み出し回路４０は、たとえば図３および図４に示すように、上記したＡＤ変換部４１０を複数採用し、画素部２０の各列出力の読み出し信号ＶＳＩＧをデジタル信号に変換する、いわゆるカラムＡＤ変換部４１０を含んで構成されてもよい。
【0119】
タイミング制御回路５０は、画素部２０、垂直走査回路３０、読み出し回路４０等の信号処理に必要なタイミング信号を生成する。
【0120】
本第１の実施形態において、読み出し部８０は、画素２００からの画素信号の読み出し制御を行う。
【0121】
次に、第１の実施形態における画素信号の読み出し動作方法についてさらに説明する。
本第１の実施形態において、画素に採用可能な読み出し動作方法としては、たとえば、次の第１のケースと第２のケースに適用可能な方法を例示することができる。
本第１の実施形態において、画素に採用可能な読み出し動作方法としては、たとえば、次の第１のケースと第２のケースに適用可能な方法を例示することができる。
【0122】
第１のケースは、単一露光（シングルエクスポージャー）のハイダイナミックレンジ（SEHDR）パフォーマンス時に適用される。読み出し利得（ゲイン）はデュワル変換利得で高変換利得（第１の変換利得）ＨＣＧおよび低変換利得（第２の変換利得）ＬＣＧの両利得が適用される。
この場合の読み出し対象は、フォトダイオードＰＤの電荷を高変換利得ＨＣＧで読み出し、フローティングディフュージョンＦＤの電荷を低変換利得ＬＣＧで読み出す。
この場合の読み出し対象は、フォトダイオードＰＤの電荷を高変換利得ＨＣＧで読み出し、フローティングディフュージョンＦＤの電荷を低変換利得ＬＣＧで読み出す。
【0123】
第２のケースは、ＬＯＦＩＣモード時に適用される。読み出し利得（ゲイン）はデュワル変換利得で高変換利得（第１の変換利得）ＨＣＧおよび低変換利得（第２の変換利得）ＬＣＧの両利得が適用される。
この場合の読み出し対象は、フォトダイオードＰＤの電荷を高変換利得ＨＣＧで読み出し、フローティングディフュージョンＦＤの電荷を低変換利得ＬＣＧで読み出す。
この場合の読み出し対象は、フォトダイオードＰＤの電荷を高変換利得ＨＣＧで読み出し、フローティングディフュージョンＦＤの電荷を低変換利得ＬＣＧで読み出す。
【0124】
図５（Ａ）、（Ｂ）、および（Ｃ）は、本発明の第１の実施形態に係る固体撮像装置の画素に採用可能な読み出し動作例を示す図であって、画素の回路例、タイミングチャート、およびポテンシャル遷移を関連付けて示す図である。
【0125】
この例では、電荷蓄積期間を経過した後、まず、フォトダイオードＰＤを読み出し対象としてＬＯＦＩＣによるデュワル変換利得動作が行われる。
具体的には、本第１の実施形態では、読み出し部８０は、画素の読み出しシーケンスにおいて、オーバーフロー電荷信号ＳＯＶの読み出し動作を、出力ノードとしてのフローティングディフュージョンＦＤでの電荷混合なしで蓄積電荷信号ＳＡＣの読み出し動作の前に行うように読み出し制御を行う。
そして、本第１の実施形態において、読み出し部８０は、読み出しシーケンスにおいて、低変換利得信号読み出し処理ＬＣＧＳＩＧ、低変換利得リセット読み出し処理ＬＣＧＲＳＴ、高変換利得リセット読み出し処理ＨＣＧＲＳＴ、および高変換利得信号読み出し処理ＨＣＧＳＩＧを順次行うように制御する。
具体的には、本第１の実施形態では、読み出し部８０は、画素の読み出しシーケンスにおいて、オーバーフロー電荷信号ＳＯＶの読み出し動作を、出力ノードとしてのフローティングディフュージョンＦＤでの電荷混合なしで蓄積電荷信号ＳＡＣの読み出し動作の前に行うように読み出し制御を行う。
そして、本第１の実施形態において、読み出し部８０は、読み出しシーケンスにおいて、低変換利得信号読み出し処理ＬＣＧＳＩＧ、低変換利得リセット読み出し処理ＬＣＧＲＳＴ、高変換利得リセット読み出し処理ＨＣＧＲＳＴ、および高変換利得信号読み出し処理ＨＣＧＳＩＧを順次行うように制御する。
【0126】
以上、第１の実施形態に係る固体撮像装置１０として、画素を含む固体撮像装置の特徴的な構成、機能、読み出し方法について説明した。
以下に、本第１の実施形態に係る固体撮像装置１０のデジタル演算処理部７０における電荷混合および線形化処理の具体例について説明する。
以下に、本第１の実施形態に係る固体撮像装置１０のデジタル演算処理部７０における電荷混合および線形化処理の具体例について説明する。
【0127】
図４は、本発明の第１の実施形態に係る固体撮像装置のカラム読み出し回路およびカラム読み出し回路に接続されるデジタル演算処理部の構成例を示すブロック図である。
図６は、本第１の実施形態に係る固体撮像装置１０のデジタル演算処理部７０における電荷混合および線形化処理の第１例について説明するための図である。
図６は、本第１の実施形態に係る固体撮像装置１０のデジタル演算処理部７０における電荷混合および線形化処理の第１例について説明するための図である。
【0128】
本第１の実施形態の固体撮像装置１０のデジタル演算処理部７０は、オーバーフロー電荷とＰＤ電荷を別ノードで蓄積されているために、利得とオフセットが異なるそれぞれの信号の線形処理化後に発生する画素ごとの信号ギャップを最小化する構成を有している。
【0129】
本第１の実施形態のデジタル演算処理部７０は、図４に関連付けて説明したように、蓄積された電荷のそれぞれを線形化するために、図４に示すように、利得調整部７１０、ＣＤＳ処理部７２０、デジタル電荷混合線形化部７３０、およびデータバッファ７４０を含んで構成されている。
【0130】
デジタル演算処理部７０は、蓄積された電荷のそれぞれを線形化するために、まず、利得調整部７１０によりデジタルドメインの信号利得がグローバルに調整される。
その後、ＣＤＳ処理部７２０で対応するオフセット値が追加され、デジタル電荷混合線形化部７３０でフォトダイオードＰＤとフローティングディフュージョンＦＤの２つの異なる格納データ間の接合点が固定される。
蓄積されたＰＤ電荷には多少のばらつきがあるが、ＰＤノードとＦＤノードに蓄積された２つの電荷の線形化で滑らかな信号接続が得られる。
これは、すべてのＰＤ電荷が冗長性を保持して、個々のフルウェル容量をＡＤＣウィンドウに収めるために保持できるためである。
つまり、オーバーフロー電荷の開始点がフォトダイオードＰＤの飽和量に合うように画素ごとに信号演算を行うことにより、Ｑｆｄ(i,j) + Ｑｐｄ(i,j) の電荷蓄積ごとのリニアな信号特性が得られる。
その後、ＣＤＳ処理部７２０で対応するオフセット値が追加され、デジタル電荷混合線形化部７３０でフォトダイオードＰＤとフローティングディフュージョンＦＤの２つの異なる格納データ間の接合点が固定される。
蓄積されたＰＤ電荷には多少のばらつきがあるが、ＰＤノードとＦＤノードに蓄積された２つの電荷の線形化で滑らかな信号接続が得られる。
これは、すべてのＰＤ電荷が冗長性を保持して、個々のフルウェル容量をＡＤＣウィンドウに収めるために保持できるためである。
つまり、オーバーフロー電荷の開始点がフォトダイオードＰＤの飽和量に合うように画素ごとに信号演算を行うことにより、Ｑｆｄ(i,j) + Ｑｐｄ(i,j) の電荷蓄積ごとのリニアな信号特性が得られる。
【0131】
以下に、本第１の実施形態に係る固体撮像装置１０のデジタル演算処理部７０における電荷混合および線形化処理に関する光応答特性や特徴的な構成の具体例について順を追って説明する。
【0132】
図７（Ａ）～（C）は、デジタルドメインでの電荷結合におけるレベル準位図および光
応答例を示す図である。
応答例を示す図である。
【0133】
図７（Ａ）において、ＰＤ信号に相当する光電荷はＦＤノードで飽和レベルまで高利得で変で換される。
ＬＯＦＩＣ信号に相当するオーバーフロー電荷は、ＰＤ電荷飽和後にＦＤノードに蓄積および変換される。
フローティングディフュージョンＦＤの電荷はオーバーフロー充電限界まで蓄えることができる。
ＬＯＦＩＣ信号に相当するオーバーフロー電荷は、ＰＤ電荷飽和後にＦＤノードに蓄積および変換される。
フローティングディフュージョンＦＤの電荷はオーバーフロー充電限界まで蓄えることができる。
【0134】
図７（Ｂ）は、画素利得（ピクセルゲイン）とそのＦＤノードのスイング並びにアナログ利得とＡＤＣノードのスイングを示している。
画素利得（ピクセルゲイン）とそのＦＤノードのスイングの場合、高変換利得（ＨＣＧ）で１Ｖ、低変換利得（ＬＣＧ）でオーバーフロー用のＬＯＦＩＣ信号として２Ｖとなる。
アナログ利得とＡＤＣノードのスイングの場合、ＨＣＧで８５０ｍＶ＠ｘ１Ｖ、ＬＣＧで８５０ｍＶ＠ｘ２Ｖとなる。
画素利得（ピクセルゲイン）とそのＦＤノードのスイングの場合、高変換利得（ＨＣＧ）で１Ｖ、低変換利得（ＬＣＧ）でオーバーフロー用のＬＯＦＩＣ信号として２Ｖとなる。
アナログ利得とＡＤＣノードのスイングの場合、ＨＣＧで８５０ｍＶ＠ｘ１Ｖ、ＬＣＧで８５０ｍＶ＠ｘ２Ｖとなる。
【0135】
図７（Ｃ）は照度とＦＤノードとの関係を示している。
図において、Ｑｐｄは飽和までＣｇ[ｕＶ/ｅ-] が続く線形応答を示し、ＱｆｄはフォトダイオードＰＤ飽和後の線形応答開始および開始点を示しており、個々のＰＤ飽和に依存する。Ｑｆｄの開始信号付近のＦＰＮは、フォトダイオードＰＤの飽和変動に対応している。線形応答に続いて Cg [uV/e-] が飽和からオーバーフロー飽和限界まで続く。
図において、Ｑｐｄは飽和までＣｇ[ｕＶ/ｅ-] が続く線形応答を示し、ＱｆｄはフォトダイオードＰＤ飽和後の線形応答開始および開始点を示しており、個々のＰＤ飽和に依存する。Ｑｆｄの開始信号付近のＦＰＮは、フォトダイオードＰＤの飽和変動に対応している。線形応答に続いて Cg [uV/e-] が飽和からオーバーフロー飽和限界まで続く。
【0136】
図８（Ａ）および（Ｂ）は、デジタルドメインの電荷混合における予想される光応答プロットの一例を示す図である。
図８（Ａ）は電荷ドメインでの電荷混合における光応答プロットを示し、図８（Ｂ）はデジタルドメインでの電荷混合における光応答プロットを示している。
図８（Ａ）は電荷ドメインでの電荷混合における光応答プロットを示し、図８（Ｂ）はデジタルドメインでの電荷混合における光応答プロットを示している。
【0137】
（電荷ドメインでの電荷混合）
この場合の対象は、ＰＤ信号の電圧レベルとＦＤノードの混合電荷である。
ＰＤ信号はフォトダイオードＰＤの飽和レベルまで変換利得 [uV/e-] により光電荷 [e-] に応じて増加する。
ＬＯＦＩＣ信号は、電荷転送限界まで変換利得[uV/e-]で光電荷[e-]に応じて増加する。
電荷転送のＦＤノードの最大制限を超えるオーバーフロー電荷が発生すると、電荷転送ラグが不完全なＰＤの電荷転送を引き起こす。
この場合の対象は、ＰＤ信号の電圧レベルとＦＤノードの混合電荷である。
ＰＤ信号はフォトダイオードＰＤの飽和レベルまで変換利得 [uV/e-] により光電荷 [e-] に応じて増加する。
ＬＯＦＩＣ信号は、電荷転送限界まで変換利得[uV/e-]で光電荷[e-]に応じて増加する。
電荷転送のＦＤノードの最大制限を超えるオーバーフロー電荷が発生すると、電荷転送ラグが不完全なＰＤの電荷転送を引き起こす。
【0138】
（デジタル領域での電荷混合）
この場合、ＰＤ信号は、フォトダイオードＰＤの飽和レベルまで変換利得[uV/e-] により光電荷 [e-] に応じて増加する。
ＬＯＦＩＣ信号は、フォトダイオードＰＤが飽和後、変換ゲイン[uV/e-]で光電荷[e-]に応じて増加する。
オーバーフロー電荷 (Ｑｆｄ) の信号読み出しは、ＦＤノードでの電荷混合なしでＰＤ信号 (Ｑｐｄ) の前に行われる。
蓄積された光電荷の読み出しは独立して行われ、ＡＤ 変換後にデジタルドメインで混合される。
したがって、本第１の実施形態のように、デジタル領域で電荷混合を行うことにより、電荷転送のＦＤノードの最大制限を超えるオーバーフロー電荷が発生すると、電荷転送ラグが不完全なＰＤの電荷転送を引き起こすといった事象の発生を防止することができる。
この場合、ＰＤ信号は、フォトダイオードＰＤの飽和レベルまで変換利得[uV/e-] により光電荷 [e-] に応じて増加する。
ＬＯＦＩＣ信号は、フォトダイオードＰＤが飽和後、変換ゲイン[uV/e-]で光電荷[e-]に応じて増加する。
オーバーフロー電荷 (Ｑｆｄ) の信号読み出しは、ＦＤノードでの電荷混合なしでＰＤ信号 (Ｑｐｄ) の前に行われる。
蓄積された光電荷の読み出しは独立して行われ、ＡＤ 変換後にデジタルドメインで混合される。
したがって、本第１の実施形態のように、デジタル領域で電荷混合を行うことにより、電荷転送のＦＤノードの最大制限を超えるオーバーフロー電荷が発生すると、電荷転送ラグが不完全なＰＤの電荷転送を引き起こすといった事象の発生を防止することができる。
【0139】
図９（Ａ）および（Ｂ）は、図６に示す本第１の実施形態のデジタル演算処理部で行われるオーバーフロー（ＦＤ）電荷とＰＤ電荷の電荷混合スキームの第１例を説明するための図である。図９（Ａ）は比較例としてＦＤドメインでの電荷混処理を示し、図９（Ｂ）がデジタルドメインでの電荷混合処理を示している。
図１０（Ａ）～（Ｄ）は、図９（Ｂ）の本第１の実施形態のデジタル演算処理部で行われるオーバーフロー（ＦＤ）電荷とＰＤ電荷の電荷混合スキームをより詳細に示す第１図である。
図１１（Ａ）～（Ｄ）は、図９（Ｂ）の本第１の実施形態のデジタル演算処理部で行われるオーバーフロー（ＦＤ）電荷とＰＤ電荷の電荷混合スキームをより詳細に示す第２図である。
図１０（Ａ）～（Ｄ）は、図９（Ｂ）の本第１の実施形態のデジタル演算処理部で行われるオーバーフロー（ＦＤ）電荷とＰＤ電荷の電荷混合スキームをより詳細に示す第１図である。
図１１（Ａ）～（Ｄ）は、図９（Ｂ）の本第１の実施形態のデジタル演算処理部で行われるオーバーフロー（ＦＤ）電荷とＰＤ電荷の電荷混合スキームをより詳細に示す第２図である。
【0140】
図１０（Ａ）～（Ｄ）は、デジタル化された信号の演算方法を示しており、Ｓ１，Ｎ１はＰＤ信号のリセットおよび信号レベルのデジタル化されたそれぞれのレベルの光電変換特性を示し、Ｓ２，Ｎ２はオーバーフロー電荷信号のリセットおよび信号レベルのデジタル化されたそれぞれのレベルの光電変換特性を示している。
図９および図１０は、デジタル演算処理部７０により、デジタル変換後のＰＤ蓄積電荷信号Ｓ１、リセット信号Ｎ１、オーバーフロー電荷蓄積信号Ｓ２、リセット信号Ｎ２をそれぞれ利得（ゲイン）補正処理、オフセット補正処理の演算処理が行われる。
ここでは、原理的に本来的に生じる画素ごとに、デジタル処理後に発生するオフセットバラツキ（飽和信号バラツキ、回路のオフセットバラツキなど）のデジタルドメインでの補正処理が行われる。
図９および図１０は、デジタル演算処理部７０により、デジタル変換後のＰＤ蓄積電荷信号Ｓ１、リセット信号Ｎ１、オーバーフロー電荷蓄積信号Ｓ２、リセット信号Ｎ２をそれぞれ利得（ゲイン）補正処理、オフセット補正処理の演算処理が行われる。
ここでは、原理的に本来的に生じる画素ごとに、デジタル処理後に発生するオフセットバラツキ（飽和信号バラツキ、回路のオフセットバラツキなど）のデジタルドメインでの補正処理が行われる。
【0141】
図１０（Ａ）および図１１（Ａ）は、照度とＡＤ変換後のデジタルナンバー（ＤＮ）のロウコードを示し、上側がＰD電荷信号を、下側がオーバーフロー電荷信号を示している。
図１０（Ｂ）および図１１（Ｂ）においては、利得（ゲイン）調整後（×α）、ＬＣＧコードのダークオフセットが調整される。信号Ｓ１，Ｓ２のダークフレーム減算が行われる。
図１０（Ｃ）および図１１（Ｃ）においては、ＬＣＧのオフセットが調整される。信号Ｓ１，Ｓ２のダークオフセット減算が行われる。負の値の場合、数値は「０」に切り捨てられる。
図１０（Ｄ）および図１１（Ｄ）においては、デジタルドメインでの電荷混合処理が行われる。このとき、利得（ゲイン）調整でＳ２がＳ１に追加される。
または、利得とともに、Ｓ１あるいはＳ２が選択され、ペデスタルが調整される。
図１０（Ｂ）および図１１（Ｂ）においては、利得（ゲイン）調整後（×α）、ＬＣＧコードのダークオフセットが調整される。信号Ｓ１，Ｓ２のダークフレーム減算が行われる。
図１０（Ｃ）および図１１（Ｃ）においては、ＬＣＧのオフセットが調整される。信号Ｓ１，Ｓ２のダークオフセット減算が行われる。負の値の場合、数値は「０」に切り捨てられる。
図１０（Ｄ）および図１１（Ｄ）においては、デジタルドメインでの電荷混合処理が行われる。このとき、利得（ゲイン）調整でＳ２がＳ１に追加される。
または、利得とともに、Ｓ１あるいはＳ２が選択され、ペデスタルが調整される。
【0142】
図１２は、本発明の第１の実施形態に係る固体撮像装置のデジタル演算処理部における電荷混合および線形化処理の第２例について説明するための図である。
【0143】
【0144】
本第２例によれば、第１例と同様に、蓄積された光電荷の読み出しは独立して行われ、ＡＤ変換後にデジタルドメインで混合される。
したがって、本第１の実施形態のように、デジタル領域で電荷混合を行うことにより、電荷転送のＦＤノードの最大制限を超えるオーバーフロー電荷が発生すると、電荷転送ラグが不完全なＰＤの電荷転送を引き起こすといった事象の発生を防止することができる。
したがって、本第１の実施形態のように、デジタル領域で電荷混合を行うことにより、電荷転送のＦＤノードの最大制限を超えるオーバーフロー電荷が発生すると、電荷転送ラグが不完全なＰＤの電荷転送を引き起こすといった事象の発生を防止することができる。
【0145】
ここで、デジタルドメイン電荷混合方式について図１３に関連付けて説明する。
図１３は、フォトダイオードＰＤおよびフローティングディフュージョンＦＤの光電荷に対するＦＤノードでの光応答の一例を示す図である。
図１３は、フォトダイオードＰＤおよびフローティングディフュージョンＦＤの光電荷に対するＦＤノードでの光応答の一例を示す図である。
【0146】
６００Ke- でＦＤノードが飽和すると仮定すると、電荷ドメインと比較して、デジタルドメイン電荷混合方式は、ＦＤノードのスイングがさらに拡大できるため、蓄積キャパシタＣＳの容量を小さくすることができる。
この小さい 容量Ｃｓの結果として、遷移点の信号電荷は、電荷ドメイン混合方式の場合よりも高くなる可能性がある。
したがって、この確認により、ＳＮＲドロップがより低く、より高いＣｇ動作が実行可能になる。さらに、低ノイズ性能を実現することができる。
この小さい 容量Ｃｓの結果として、遷移点の信号電荷は、電荷ドメイン混合方式の場合よりも高くなる可能性がある。
したがって、この確認により、ＳＮＲドロップがより低く、より高いＣｇ動作が実行可能になる。さらに、低ノイズ性能を実現することができる。
【0147】
（性能概要：デジタルドメインと電荷ドメインの電荷混合比較）
次に、デジタルドメインと電荷ドメインの電荷混合について、図１４に関連付けて比較して考察する。
図１４は、デジタルドメインと電荷ドメインの電荷混合を比較するための性能概要を示す図である。
図１４において、性能指数として、低変換、高変換利得比（ＣＳキャップゲイン）切り替え例（＃１は単一ゲイン、＃２は２段のゲイン）、低電圧、画素サイズ、接合点でのＳＮＲドロップ、ダイナミックレンジ、ダークノイズ性能が例示されている。
次に、デジタルドメインと電荷ドメインの電荷混合について、図１４に関連付けて比較して考察する。
図１４は、デジタルドメインと電荷ドメインの電荷混合を比較するための性能概要を示す図である。
図１４において、性能指数として、低変換、高変換利得比（ＣＳキャップゲイン）切り替え例（＃１は単一ゲイン、＃２は２段のゲイン）、低電圧、画素サイズ、接合点でのＳＮＲドロップ、ダイナミックレンジ、ダークノイズ性能が例示されている。
【0148】
ＣＳキャップゲイン、低電圧に関して、デジタルドメインでの信号混合で完全電荷転送がないため、より低いスイングが可能である。
画素サイズに関しては、デジタルドメインの信号混合で電荷転送がないため、より高いスイングのためのＣＳキャップ領域の削減を図ることができる。
接合点でのＳＮＲの低下に関しては、画素単位の信号の線形化が劣化する可能性がある。
ダイナミックレンジに関しては、ＦＤノードスイングを広げるために拡張することができる。
ダークノイズ性能に関しては、上記により低利得時のＦＤ部蓄積容量を実効的に減らせｋｔｃノイズレベル減らせ接続点でのＳＮＲ劣化が抑制できるので、ＰＤ充電の高変換利得動作のデジタルドメインでの混合で優れている。
画素サイズに関しては、デジタルドメインの信号混合で電荷転送がないため、より高いスイングのためのＣＳキャップ領域の削減を図ることができる。
接合点でのＳＮＲの低下に関しては、画素単位の信号の線形化が劣化する可能性がある。
ダイナミックレンジに関しては、ＦＤノードスイングを広げるために拡張することができる。
ダークノイズ性能に関しては、上記により低利得時のＦＤ部蓄積容量を実効的に減らせｋｔｃノイズレベル減らせ接続点でのＳＮＲ劣化が抑制できるので、ＰＤ充電の高変換利得動作のデジタルドメインでの混合で優れている。
【0149】
以上説明したように、本第１の実施形態に係る固体撮像装置１０によれば、オーバーフロー電荷とＰＤ電荷を別ノードで蓄積されているために、利得とオフセットが異なるそれぞれの信号の線形処理化後に発生する画素ごとの信号ギャップを最小化することができることから、以下の効果を得ることができる。
すなわち、本第１の実施形態によれば、感度および飽和電荷数を維持しつつ画素サイズの微細化を図ることが可能となることはもとより、接合容量および配線容量の増加を抑えることができ、出力ノードとしてのフローティングディフュージョンの容量の増加を抑止して、変換利得の低下を防止でき、ひいてはノイズ特性の向上を図ることが可能で、しかもフローティングディフュージョンにおける電荷混合を防止することが可能となる。
さらに本第１の実施形態によれば、最大限の光応答を確保することが可能で、再現性に加えて低光ＳＮＲを確保することが可能であり、大きな飽和と小さなダークノイズを実現することが可能で、しかもさらなる画素サイズの縮小化を図ることが可能で、ダイナミックレンジ、応答性、解像度などの重要な性能を効率的に向上させることが可能となる。
すなわち、本第１の実施形態によれば、感度および飽和電荷数を維持しつつ画素サイズの微細化を図ることが可能となることはもとより、接合容量および配線容量の増加を抑えることができ、出力ノードとしてのフローティングディフュージョンの容量の増加を抑止して、変換利得の低下を防止でき、ひいてはノイズ特性の向上を図ることが可能で、しかもフローティングディフュージョンにおける電荷混合を防止することが可能となる。
さらに本第１の実施形態によれば、最大限の光応答を確保することが可能で、再現性に加えて低光ＳＮＲを確保することが可能であり、大きな飽和と小さなダークノイズを実現することが可能で、しかもさらなる画素サイズの縮小化を図ることが可能で、ダイナミックレンジ、応答性、解像度などの重要な性能を効率的に向上させることが可能となる。
【0150】
（第２の実施形態）
図１５は、本発明の第２の実施形態に係る固体撮像装置の共有画素の一例を示す回路図である。
図１５は、２×２ブロックベイヤ構成を有し、４つのフォトダイオードＰＤで１つのフローティングディフュージョンＦＤを共有するシャッタ機能付き画素回路の読み出しシステム例を示し、すべてのオーバーフロー信号を使用している場合のシステム例を示している。
図１５は、本発明の第２の実施形態に係る固体撮像装置の共有画素の一例を示す回路図である。
図１５は、２×２ブロックベイヤ構成を有し、４つのフォトダイオードＰＤで１つのフローティングディフュージョンＦＤを共有するシャッタ機能付き画素回路の読み出しシステム例を示し、すべてのオーバーフロー信号を使用している場合のシステム例を示している。
【0151】
本発明の第２の実施形態に係る固体撮像装置１０Ａの共有画素２００Ａが上述した第１の実施形態に係る固体撮像装置１の画素２００と異なる点は、次の通りである
【0152】
第１の実施形態に係る固体撮像装置１０の画素２００は、１つのフォトダイオードＰＤで１つのフローティングディフュージョンＦＤを占有する。
【0153】
これに対して、第２の実施形態に係る固体撮像装置１０Ａの共有画素２００Ａは、１つのフォトダイオードＰＤ０に、さらに３つのフォトダイオードＰＤ１、ＰＤ２、ＰＤ３を加えた４つのフォトダイオードＰＤ０～ＰＤ３で１つのフローティングディフュージョンＦＤを共有する。
具体的には、本第２の実施形態に係る固体撮像装置１０Ａは、第１の転送トランジスタＴＧ０－Ｔｒに接続された第１のフォトダイオードＰＤ０と、第２の転送トランジスタＴＧ１－Ｔｒに接続された第２のフォトダイオードＰＤ１と、第３の転送トランジスタＴＧ２－Ｔｒに接続された第３のフォトダイオードＰＤ２と、第４の転送トランジスタＴＧ３－Ｔｒに接続された第４のフォトダイオードＰＤ３と、第１の転送トランジスタＴＧ０－Ｔｒ、第２の転送トランジスタＴＧ１－Ｔｒ、第３の転送トランジスタＴＧ２－Ｔｒ、および第４の転送トランジスタＴＧ３－Ｔｒに接続されたフローティングディフュージョンＦＤと、第１のフォトダイオードＰＤ０に接続されたアンチブルーミングゲートとしての第１のシャッタゲートトランジスタＳＧ０－Ｔｒと、第２のフォトダイオードＰＤ１に接続されたアンチブルーミングゲートとしての第２のシャッタゲートトランジスタＳＧ１－Ｔｒと、第３のフォトダイオードＰＤ２に接続されたアンチブルーミングゲートとしての第３のシャッタゲートトランジスタＳＧ２－Ｔｒと、第４のフォトダイオードＰＤ３に接続されたアンチブルーミングゲートとしての第４のシャッタゲートトランジスタＳＧ３－Ｔｒとを備えている。
具体的には、本第２の実施形態に係る固体撮像装置１０Ａは、第１の転送トランジスタＴＧ０－Ｔｒに接続された第１のフォトダイオードＰＤ０と、第２の転送トランジスタＴＧ１－Ｔｒに接続された第２のフォトダイオードＰＤ１と、第３の転送トランジスタＴＧ２－Ｔｒに接続された第３のフォトダイオードＰＤ２と、第４の転送トランジスタＴＧ３－Ｔｒに接続された第４のフォトダイオードＰＤ３と、第１の転送トランジスタＴＧ０－Ｔｒ、第２の転送トランジスタＴＧ１－Ｔｒ、第３の転送トランジスタＴＧ２－Ｔｒ、および第４の転送トランジスタＴＧ３－Ｔｒに接続されたフローティングディフュージョンＦＤと、第１のフォトダイオードＰＤ０に接続されたアンチブルーミングゲートとしての第１のシャッタゲートトランジスタＳＧ０－Ｔｒと、第２のフォトダイオードＰＤ１に接続されたアンチブルーミングゲートとしての第２のシャッタゲートトランジスタＳＧ１－Ｔｒと、第３のフォトダイオードＰＤ２に接続されたアンチブルーミングゲートとしての第３のシャッタゲートトランジスタＳＧ２－Ｔｒと、第４のフォトダイオードＰＤ３に接続されたアンチブルーミングゲートとしての第４のシャッタゲートトランジスタＳＧ３－Ｔｒとを備えている。
【0154】
ＦＤ共有画素２００Ａのレイアウトは、第１のフォトダイオードＰＤ０，第２のフォトダイオードＰＤ１、第３のフォトダイオードＰＤ２、および第４のフォトダイオードＰＤ３を含んで形成され、ＰＤ０～ＰＤ３の飽和信号ＳＡＴ０～ＳＡＴ３のすべてがフローティングディフュージョンＦＤに完全に転送（オーバーフロー)され、転送トランジスタＴＧ（シャッタゲートトランジスタＳＧ）の反対側は、それ自体のオーバーフロー電荷をドレインに排出することができる。
また、フォトダイオードＰＤ０～ＰＤ３の飽和信号ＳＡＴ０～ＳＡＴ３の少なくとも１つがフローティングディフュージョンＦＤに完全に転送（オーバーフロー）されるように構成されているが、転送トランジスタＴＧ(シャッタゲートトランジスタＳＧ)の反対側はそれ自体のオーバーフロー電荷をドレインに排出できる。
また、フォトダイオードＰＤ０～ＰＤ３の飽和信号ＳＡＴ０～ＳＡＴ３の少なくとも１つがフローティングディフュージョンＦＤに完全に転送（オーバーフロー）されるように構成されているが、転送トランジスタＴＧ(シャッタゲートトランジスタＳＧ)の反対側はそれ自体のオーバーフロー電荷をドレインに排出できる。
【0155】
共有画素２００Ａは、各フォトダイオードＰＤ０～ＰＤ３にはそれぞれ２つの電荷転送用トランジスタが接続されており、蓄積された電荷を排出し、蓄積時間を個別に制御できる。
また、共有画素２００Ａは、対応するＦＤ共有ＰＤ上にカラーフィルタが形成される。たとえば、ＲＧＢ,Ｇフィルタのカラーフィルタ構成は、ＦＤ共有ＰＤの２ｘ２ブロックに適用される。
また、共有ＦＤ構造のため、フォトダイオードＰＤ０～ＰＤ３間で発生する色信号のクロストークを防ぐことができるパーシャル フルＤＴＩを使用したＢＳＩ(Back Sided Isolations) 構造上にピクセルを形成することができる。
また、共有画素２００Ａは、対応するＦＤ共有ＰＤ上にカラーフィルタが形成される。たとえば、ＲＧＢ,Ｇフィルタのカラーフィルタ構成は、ＦＤ共有ＰＤの２ｘ２ブロックに適用される。
また、共有ＦＤ構造のため、フォトダイオードＰＤ０～ＰＤ３間で発生する色信号のクロストークを防ぐことができるパーシャル フルＤＴＩを使用したＢＳＩ(Back Sided Isolations) 構造上にピクセルを形成することができる。
【0156】
（共有画素２００Ａの４つのＰＤ、１つのＦＤ等の配置例）
次に、共有画素２００Ａのレイアウト例について説明する。
図１６（A）、（Ｂ）、および（Ｃ）は、本発明の第２の実施形態に係る共有画素の４つのフォトダイオード、転送トランジスタ、並びに、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタの配置例を示す簡略平面図である。
次に、共有画素２００Ａのレイアウト例について説明する。
図１６（A）、（Ｂ）、および（Ｃ）は、本発明の第２の実施形態に係る共有画素の４つのフォトダイオード、転送トランジスタ、並びに、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタの配置例を示す簡略平面図である。
【0157】
本例では、共有画素２００Ａの４つのフォトダイオードＰＤ０，ＰＤ１，ＰＤ２，ＰＤ３、転送トランジスタＴＧ０－Ｔｒ，ＴＧ１－Ｔｒ，ＴＧ２－Ｔｒ，ＴＧ３－Ｔｒ、シャッタゲートトランジスタＳＧ０－Ｔｒ，ＳＧ１－Ｔｒ，ＳＧ２－Ｔｒ，ＳＧ３－Ｔｒ、並びに、１つのフローティングディフュージョンＦＤ、蓄積トランジスタＢＩＮ－Ｔｒ、リセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワトランジスタＳＦ－Ｔｒ、および選択トランジスタＳＥＬ－Ｔｒの配置例について説明する。
なお、以下の説明において、各素子の左右等の配置位置は、一例であって図示する例であることを問わない。
なお、以下の説明において、各素子の左右等の配置位置は、一例であって図示する例であることを問わない。
【0158】
共有画素２００Ａは、素子の形成領域として、中央部分の中央領域ＣＴＡＲ２０、並びに、中央領域ＣＴＡＲ２０を挟んで両側（Ｙ方向）の第１の領域ＦＳＡＲ２０および第２の領域ＳＣＡＲ２０を含んで、矩形領域ＲＣＴ２０が割り当てられている。
【0159】
第１の領域ＦＳＡＲ２０には、第１のフォトダイオードＰＤ０、第１の転送トランジスタＴＧ０－Ｔｒ、第１のシャッタゲートトランジスタＳＧ０－Ｔｒ、並びに、第３のフォトダイオードＰＤ２、第３の転送トランジスタＴＧ２－Ｔｒ、第３のシャッタゲートトランジスタＳＧ２－ＴｒがＸ方向に隣接するように形成されている。
図１６の例では、第１のフォトダイオードＰＤ０、第１の転送トランジスタＴＧ０－Ｔｒ、第１のシャッタゲートトランジスタＳＧ０－Ｔｒが第１の領域ＦＳＡＲ２０の図中左側（左半分の領域）に形成され、第３のフォトダイオードＰＤ２、第３の転送トランジスタＴＧ２－Ｔｒ、第１のシャッタゲートトランジスタＳＧ０－Ｔｒが第１の領域ＦＳＡＲ２０の図中右側（右半分の領域）に形成されている。
第１の転送トランジスタＴＧ０－Ｔｒおよび第３の転送トランジスタＴＧ２－Ｔｒが中央領域ＣＴＡＲ２０側に、平面視して三角形状に形成されている。
第１のシャッタゲートトランジスタＳＧ０－Ｔｒおよび第３のシャッタゲートトランジスタＳＧ２－Ｔｒが外側矩形領域ＲＣＴの角部側に、平面視して三角形状に形成されている。
図１６の例では、第１のフォトダイオードＰＤ０、第１の転送トランジスタＴＧ０－Ｔｒ、第１のシャッタゲートトランジスタＳＧ０－Ｔｒが第１の領域ＦＳＡＲ２０の図中左側（左半分の領域）に形成され、第３のフォトダイオードＰＤ２、第３の転送トランジスタＴＧ２－Ｔｒ、第１のシャッタゲートトランジスタＳＧ０－Ｔｒが第１の領域ＦＳＡＲ２０の図中右側（右半分の領域）に形成されている。
第１の転送トランジスタＴＧ０－Ｔｒおよび第３の転送トランジスタＴＧ２－Ｔｒが中央領域ＣＴＡＲ２０側に、平面視して三角形状に形成されている。
第１のシャッタゲートトランジスタＳＧ０－Ｔｒおよび第３のシャッタゲートトランジスタＳＧ２－Ｔｒが外側矩形領域ＲＣＴの角部側に、平面視して三角形状に形成されている。
【0160】
第２の領域ＳＣＡＲ２０には、第２のフォトダイオードＰＤ１、第２の転送トランジスタＴＧ１－Ｔｒ、第２のシャッタゲートトランジスタＳＧ１－Ｔｒ、並びに、第４のフォトダイオードＰＤ３、第４の転送トランジスタＴＧ３－Ｔｒ、第４のシャッタゲートトランジスタＳＧ３－ＴｒがＸ方向に隣接するように形成されている。
図１６の例では、第２のフォトダイオードＰＤ１、第２の転送トランジスタＴＧ１－Ｔｒ、第２のシャッタゲートトランジスタＳＧ１－Ｔｒが第２の領域ＳＣＡＲ２０の図中左側（左半分の領域）に形成され、第４のフォトダイオードＰＤ３、第４の転送トランジスタＴＧ３－Ｔｒ、第４のシャッタゲートトランジスタＳＧ３－Ｔｒが第２の領域ＣＳＡＲ２０の図中右側（右半分の領域）に形成されている。
第２の転送トランジスタＴＧ１－Ｔｒおよび第４の転送トランジスタＴＧ３－Ｔｒが中央領域ＣＴＡＲ２０側に、平面視して三角形状に形成されている。
第２のシャッタゲートトランジスタＳＧ１－Ｔｒおよび第４のシャッタゲートトランジスタＳＧ３－Ｔｒが外側矩形領域ＲＣＴの角部側に、平面視して三角形状に形成されている。
図１６の例では、第２のフォトダイオードＰＤ１、第２の転送トランジスタＴＧ１－Ｔｒ、第２のシャッタゲートトランジスタＳＧ１－Ｔｒが第２の領域ＳＣＡＲ２０の図中左側（左半分の領域）に形成され、第４のフォトダイオードＰＤ３、第４の転送トランジスタＴＧ３－Ｔｒ、第４のシャッタゲートトランジスタＳＧ３－Ｔｒが第２の領域ＣＳＡＲ２０の図中右側（右半分の領域）に形成されている。
第２の転送トランジスタＴＧ１－Ｔｒおよび第４の転送トランジスタＴＧ３－Ｔｒが中央領域ＣＴＡＲ２０側に、平面視して三角形状に形成されている。
第２のシャッタゲートトランジスタＳＧ１－Ｔｒおよび第４のシャッタゲートトランジスタＳＧ３－Ｔｒが外側矩形領域ＲＣＴの角部側に、平面視して三角形状に形成されている。
【0161】
図１６（Ａ）の例では、第１の領域ＦＳＡＲ２０には、フローティングディフュージョンＦＤがＸ方向およびＹ方向の中央部に形成され、そのＸ方向の図中右側に、リセットトランジスタＲＳＴ－Ｔｒが形成され、左側にソースフォロワトランジスタＳＦ－Ｔｒ、選択トランジスタＳＥＬ－Ｔｒが形成されている。
【0162】
図１６（Ｂ）の例では、中央領域ＣＴＡＲ２０には、フローティングディフュージョンＦＤがＸ方向およびＹ方向の中央部に形成され、そのＸ方向の図中右側に、リセットトランジスタＲＳＴ－Ｔｒが形成され、左側にソースフォロワトランジスタＳＦ－Ｔｒ、選択トランジスタＳＥＬ－Ｔｒが形成されている。
【0163】
図１６（Ｃ）の例では、第２の領域ＳＣＡＲ２０には、そのＸ方向の図中右側に、フローティングディフュージョンＦＤ、蓄積トランジスタＢＩＮ-Ｔｒ、リセットトランジスタＲＳＴ－Ｔｒが形成され、第１の領域ＦＳＡＲ２０の上左側にソースフォロワトランジスタＳＦ－Ｔｒ、選択トランジスタＳＥＬ－Ｔｒが形成されている。
【0164】
これらの画素レイアウトにおいて、４つのフォトダイオードＰＤ０～ＰＤ３は４つの対応する転送トランジスタＴＧ０－Ｔｒ～ＴＧ３－Ｔｒを介して１つのフローティングディフュージョンＦＤに結合される。
オーバーフローの方向は、転送トランジスタＴＧの下のチャネル形成によって歪曲される可能性がある。
ＰＤ領域のいずれかに配置された画素トランジスタコンポーネントは、そのＰＤサイズを調整して、そのスペースを確保できる。
オーバーフローの方向は、転送トランジスタＴＧの下のチャネル形成によって歪曲される可能性がある。
ＰＤ領域のいずれかに配置された画素トランジスタコンポーネントは、そのＰＤサイズを調整して、そのスペースを確保できる。
【0165】
次に、第２の実施形態における画素信号の読み出し動作方法についてさらに説明する。
図１７（Ａ）、（Ｂ）、および（Ｃ）は、本発明の第2の実施形態に係る固体撮像装置に採用可能な読み出し動作例を示す図である。
図１７（Ａ）、（Ｂ）、および（Ｃ）は、本発明の第2の実施形態に係る固体撮像装置に採用可能な読み出し動作例を示す図である。
【0166】
共有画素に採用可能な読み出し動作方法としては、たとえば、図１７（Ａ）、（Ｂ）、および（Ｃ）に記載のケースに適用可能な方法を例示することができる。
【0167】
図１７（A）に記載のケースは、全画素読み出しまたはビニング時に適用される。読み出し利得（ゲイン）はシングル利得で高変換利得（第１の変換利得）ＨＣＧまたは低変換利得（第２の変換利得）ＬＣＧのいずれかが適用される。
この場合の読み出し対象は、第１のフォトダイオードＰＤ０または第２のフォトダイオードＰＤ１のいずれかである。
この場合の読み出し対象は、第１のフォトダイオードＰＤ０または第２のフォトダイオードＰＤ１のいずれかである。
【0168】
図１７（Ｂ）に記載のケースは、単一露光（シングルエクスポージャー）のハイダイナミックレンジ（SEHDR）パフォーマンス時に適用される。読み出し利得（ゲイン）はデュワル変換利得で高変換利得（第１の変換利得）ＨＣＧおよび低変換利得（第２の変換利得）ＬＣＧの両利得が適用される。
この場合の読み出し対象は、第１に第１のフォトダイオードＰＤ０の電荷を高変換利得ＨＣＧで読み出し、第２に第２のフォトダイオードＰＤ１の電荷を低変換利得ＬＣＧで読み出す。
この場合の読み出し対象は、第１に第１のフォトダイオードＰＤ０の電荷を高変換利得ＨＣＧで読み出し、第２に第２のフォトダイオードＰＤ１の電荷を低変換利得ＬＣＧで読み出す。
【0169】
図１７（Ｃ）に記載のケースは、ＬＯＦＩＣモード時に適用される。読み出し利得（ゲイン）はデュワル変換利得で高変換利得（第１の変換利得）ＨＣＧおよび低変換利得（第２の変換利得）ＬＣＧの両利得が適用される。
この場合の読み出し対象は、第１に第１のフォトダイオードＰＤ０の電荷を高変換利得ＨＣＧで読み出し、第２にフローティングディフュージョンＦＤの電荷を低変換利得ＬＣＧで読み出す。
この場合の読み出し対象は、第１に第１のフォトダイオードＰＤ０の電荷を高変換利得ＨＣＧで読み出し、第２にフローティングディフュージョンＦＤの電荷を低変換利得ＬＣＧで読み出す。
【0170】
図１８（Ａ）、（Ｂ）、および（Ｃ）は、本発明の第２の実施形態に係る固体撮像装置に採用可能なＬＯＦＩＣおよびＳＥＨＤＲの読み出し動作例を示す図である。
【0171】
共有画素に採用可能なＬＯＦＩＣおよびＳＥＨＤＲの部分利用時の読み出し動作方法としては、たとえば、図１８（Ａ）、（Ｂ）および（Ｃ）に記載のケースに適用可能な方法を例示することができる。
【0172】
図１８（Ａ）は、オーバーフロー電荷を含むフローティングディフュージョンＦＤを読み出す方法を例示している。
図１８（Ｂ）は、フォトダイオードＰＤの電荷を高変換利得により読み出す方法を例示している。
図１８（Ｃ）は、フォトダイオードＰＤの電荷を低変換利得により読み出す方法を例示している。
図１８（Ｂ）は、フォトダイオードＰＤの電荷を高変換利得により読み出す方法を例示している。
図１８（Ｃ）は、フォトダイオードＰＤの電荷を低変換利得により読み出す方法を例示している。
【0173】
図１９（Ａ）～（Ｄ）は、線形化のための読み出し操作と電荷混合スキームのそれぞれの光電荷カバレッジを示す図である。
【0174】
図１９（Ａ）は、本第２の実施形態のカラム読み出し回路４０0Ａおよびデジタル演算処理部７０Ａで行われるオーバーフロー（ＦＤ）電荷とＰＤ電荷の電荷混合スキームをより詳細に示す等価回路を示している。
カラム読み出し回路４００Ａにおいて、フローティングディフュージョンＦＤのオーバーフロー電荷信号、高変換利得（第１の変換利得）ＨＣＧによるＰＤ電荷信号、および低変換利得（第２の変換利得）ＬＣＧによるＰＤ電荷信号がデジタル化されてデジタル演算処理部７０Ａ供給される。
デジタル演算処理部７０Ａにおいては、オーバーフロー電荷信号と低変換利得（ＬＣＧ）によるＰＤ電荷信号とを利得調整を伴いつつ第１処理ａとしての第１の線形化処理が行われる。
そして、第１の線形化処理による電荷信号と高変換利得（ＨＣＧ）によるＰＤ電荷信号とを利得調整を伴いつつ第２処理としての第２の線形化処理が行われる。
カラム読み出し回路４００Ａにおいて、フローティングディフュージョンＦＤのオーバーフロー電荷信号、高変換利得（第１の変換利得）ＨＣＧによるＰＤ電荷信号、および低変換利得（第２の変換利得）ＬＣＧによるＰＤ電荷信号がデジタル化されてデジタル演算処理部７０Ａ供給される。
デジタル演算処理部７０Ａにおいては、オーバーフロー電荷信号と低変換利得（ＬＣＧ）によるＰＤ電荷信号とを利得調整を伴いつつ第１処理ａとしての第１の線形化処理が行われる。
そして、第１の線形化処理による電荷信号と高変換利得（ＨＣＧ）によるＰＤ電荷信号とを利得調整を伴いつつ第２処理としての第２の線形化処理が行われる。
【0175】
図１９（Ｂ）は、照度とＡＤ変換後のデジタルナンバー（ＤＮ）のロウコードを示し、上側がＰD電荷信号を、下側がオーバーフロー電荷信号を示している。
図１９（Ｃ）においては、利得（ゲイン）調整後（×α）、ＬＣＧコードのダークオフセットが調整される。信号Ｓ１，Ｓ２のダークフレーム減算が行われる。
図１９（Ｄ）においては、ＬＣＧのオフセットが調整される。信号Ｓ１，Ｓ２のダークオフセット減算が行われる。負の値の場合、数値は「０」に切り捨てられる。
図１９（Ｃ）および図１９（Ｄ）においては、デジタルドメインでの電荷混合処理が行われる。このとき、利得（ゲイン）調整でＳ２がＳ１に追加される。
図１９（Ｃ）においては、利得（ゲイン）調整後（×α）、ＬＣＧコードのダークオフセットが調整される。信号Ｓ１，Ｓ２のダークフレーム減算が行われる。
図１９（Ｄ）においては、ＬＣＧのオフセットが調整される。信号Ｓ１，Ｓ２のダークオフセット減算が行われる。負の値の場合、数値は「０」に切り捨てられる。
図１９（Ｃ）および図１９（Ｄ）においては、デジタルドメインでの電荷混合処理が行われる。このとき、利得（ゲイン）調整でＳ２がＳ１に追加される。
【0176】
図２０（Ａ）および（Ｂ）は、本発明の第２の実施形態に係る固体撮像装置の共有画素に採用可能な４共有ＰＤビニング読み出し動作例を示すタイミングチャートであって、共有画素の読み出し回路例に関連付けて示す図である。
【0177】
この例では、電荷蓄積期間を経過した後、まず、フローティングディフュージョンＦＤを読み出し対象として、低変換利得輝度信号読み出し処理ＬＣＧＳＩＧ（ＦＤ）が行われる。
次に、所定の、たとえば第１のフォトダイオードＰＤ０を読み出し対象としてＳＥＨＤＲによるデュワル変換利得動作が行われる。
具体的には、第１のフォトダイオードＰＤ０に対し、低変換利得リセット信号読み出し処理ＬＣＧＲＳＴ（ＰＤ）、高変換利得リセット信号読み出し処理ＨＣＧＲＳＴ（ＰＤ）、高変換利得輝度信号読み出し処理ＨＣＧＳＩＧ（ＰＤ）、および低変換利得輝度信号読み出し処理ＬＣＧＳＩＧ（ＰＤ）が順を追って行われる。
次に、フローティングディフュージョンＦＤを読み出し対象として、低変換利得リセット信号読み出し処理ＬＣＧＲＳＴ（ＦＤ）が行われる。
次に、所定の、たとえば第１のフォトダイオードＰＤ０を読み出し対象としてＳＥＨＤＲによるデュワル変換利得動作が行われる。
具体的には、第１のフォトダイオードＰＤ０に対し、低変換利得リセット信号読み出し処理ＬＣＧＲＳＴ（ＰＤ）、高変換利得リセット信号読み出し処理ＨＣＧＲＳＴ（ＰＤ）、高変換利得輝度信号読み出し処理ＨＣＧＳＩＧ（ＰＤ）、および低変換利得輝度信号読み出し処理ＬＣＧＳＩＧ（ＰＤ）が順を追って行われる。
次に、フローティングディフュージョンＦＤを読み出し対象として、低変換利得リセット信号読み出し処理ＬＣＧＲＳＴ（ＦＤ）が行われる。
【0178】
図２１は、本発明の第２の実施形態に係る固体撮像装置の共有画素を採用した場合の、通常の操作での推定ダイナミックレンジ性能を参考として示す図である。
図２１において、Total DR Max [db]: 20x log (最大累積フォト電荷/ノイズ) 最大処理電荷、対応ノード (Q): (PD または FD) の累積フォト電荷、対応ノイズ Tnoise: 読み出しノイズ（TemporalNoise）を示している。
図２１からわかるように、本第２の実施形態に係る固体撮像装置は、従来のビニング方式を採用した比較して、十分に高いダイナミックレンジ性能を得ることが可能となる。
図２１において、Total DR Max [db]: 20x log (最大累積フォト電荷/ノイズ) 最大処理電荷、対応ノード (Q): (PD または FD) の累積フォト電荷、対応ノイズ Tnoise: 読み出しノイズ（TemporalNoise）を示している。
図２１からわかるように、本第２の実施形態に係る固体撮像装置は、従来のビニング方式を採用した比較して、十分に高いダイナミックレンジ性能を得ることが可能となる。
【0179】
以上説明したように、本第２の実施形態において、共有ＦＤ画素のレイアウトは、第１～第４のフォトダイオードＰＤ０～ＰＤ３により構成され、ＰＤ飽和信号のすべてがフローティングディフュージョンＦＤに完全に転送 (オーバーフロー) され、転送ゲートＴＧ(ＳＧ) の反対側は、それ自体のオーバーフロー電荷をドレインに排出可能である。
画素は、ＦＤ共有ＰＤおよび上記第１の実施形態で説明した他の構成要素から構成される。各フォトダイオードＰＤ０～ＰＤ３には２つの転送ゲートが接続されており、蓄積された電荷を排出して蓄積時間を個別に制御できる。
この構成により、共有ＰＤのビニング機能を使用することができる。さらに、２x２ ビニングでは、すべてのオーバーフロー電荷がＦＤノードに完全に拡張されて保存される。
また、読み出しシーケンスは、第１の実施形態と同様のシーケンスを採用でき、本第２の実施形態では、複数利得読み出しシーケンスが示されている。
画素は、ＦＤ共有ＰＤおよび上記第１の実施形態で説明した他の構成要素から構成される。各フォトダイオードＰＤ０～ＰＤ３には２つの転送ゲートが接続されており、蓄積された電荷を排出して蓄積時間を個別に制御できる。
この構成により、共有ＰＤのビニング機能を使用することができる。さらに、２x２ ビニングでは、すべてのオーバーフロー電荷がＦＤノードに完全に拡張されて保存される。
また、読み出しシーケンスは、第１の実施形態と同様のシーケンスを採用でき、本第２の実施形態では、複数利得読み出しシーケンスが示されている。
【0180】
次に、第３の実施形態（変形例）として外部ＦＤのオーバーフロー電荷ストレージについて説明する。
【0181】
（第３の実施形態）
図２２（Ａ）および（Ｂ）は、本発明の第３の実施形態に係る固体撮像装置の非ＦＤ共有画素の一例を示す回路図である。
図２２（Ａ）および（Ｂ）は、本発明の第３の実施形態に係る固体撮像装置の非ＦＤ共有画素の一例を示す回路図である。
【0182】
図２２の非ＦＤ共有画素２００Ｂは、アンチブルーミングＡＢ機能およびＰＬＳ軽減機能を伴うＦＤビニング機能を使用可能で、変換利得（ＣＧ）としてはトリプルＣＧが採用される。
図２２（Ａ）の非ＦＤ共有画素２００Ｂ－１は、隣接の画素間にタイドスイッチ（tide switch）ＴＤＳを有しており、図２２（B）の非ＦＤ共有画素２００Ｂ－２は、隣接の画素間にタイドスイッチＴＤＳを有していない。
図２２（Ａ）の非ＦＤ共有画素２００Ｂ－１は、隣接の画素間にタイドスイッチ（tide switch）ＴＤＳを有しており、図２２（B）の非ＦＤ共有画素２００Ｂ－２は、隣接の画素間にタイドスイッチＴＤＳを有していない。
【0183】
非ＦＤ共有画素２００Ｂを採用する固体撮像装置１０Ｂにおいては、オーバーフロー電荷は独立して保存される。
また、ＦＤノードは、頻繁に使用される画素に関連付けることができる。
また、ＦＤノードは、頻繁に使用される画素に関連付けることができる。
【0184】
【0185】
図２３は、本発明の第３の実施形態に係る固体撮像装置の非ＦＤ共有画素に採用可能なＬＯＦＩＣ時、ＰD電荷信号読み出し、ＦＤビニング読み出し動作例を示すタイミングチャートであ。
【0186】
本例では、ＦＤノードでの電荷混合のための隣接画素とのタイドスイッチＴＤＳが設けられている
本例の読み出し処理においては、ＬＯＦＩＣ時の読み出し利得である低変換利得（ＬＣＧ）が適用され、低変換利得輝度信号読み出し処理ＬＣＧ（ＬＯＦＩＣ）ＳＩＧ（ＦＤ）が行われ、次いで、低変換利得リセット信号読み出し処理ＬＣＧ（ＬＯＦＩＣ）ＲＳＴ（ＰＤ）が行われる。
本例の読み出し処理においては、ＬＯＦＩＣ時の読み出し利得である低変換利得（ＬＣＧ）が適用され、低変換利得輝度信号読み出し処理ＬＣＧ（ＬＯＦＩＣ）ＳＩＧ（ＦＤ）が行われ、次いで、低変換利得リセット信号読み出し処理ＬＣＧ（ＬＯＦＩＣ）ＲＳＴ（ＰＤ）が行われる。
【0187】
図２４は、本発明の第２の実施形態に係る固体撮像装置の非ＦＤ共有画素に採用可能なＬＯＦＩＣおよびＳＥＨＤＲ時の読み出し動作例を示すタイミングチャートである。
【0188】
本例の読み出し処理においては、ＬＯＦＩＣ時の読み出し利得である低変換利得（ＬＣＧ）が適用され、低変換利得輝度信号読み出し処理ＬＣＧ（ＬＯＦＩＣ）ＳＩＧ（ＦＤ）が行われ、次いで、低変換利得リセット信号読み出し処理ＬＣＧ（ＬＯＦＩＣ）ＲＳＴ（ＰＤ）が行われる。
次に、所定の、フォトダイオードＰＤを読み出し対象としてＳＥＨＤＲによるデュワル変換利得動作が行われる。
具体的には、フォトダイオードＰＤに対し、低変換利得リセット信号読み出し処理ＬＣＧＲＳＴ（ＰＤ）、高変換利得リセット信号読み出し処理ＨＣＧＲＳＴ（ＰＤ）、高変換利得輝度信号読み出し処理ＨＣＧＳＩＧ（ＰＤ）、および低変換利得輝度信号読み出し処理ＬＣＧＳＩＧ（ＰＤ）が順を追って行われる。
次に、所定の、フォトダイオードＰＤを読み出し対象としてＳＥＨＤＲによるデュワル変換利得動作が行われる。
具体的には、フォトダイオードＰＤに対し、低変換利得リセット信号読み出し処理ＬＣＧＲＳＴ（ＰＤ）、高変換利得リセット信号読み出し処理ＨＣＧＲＳＴ（ＰＤ）、高変換利得輝度信号読み出し処理ＨＣＧＳＩＧ（ＰＤ）、および低変換利得輝度信号読み出し処理ＬＣＧＳＩＧ（ＰＤ）が順を追って行われる。
【0189】
本例では、ＬＯＦＩＣ信号とＰＤ信号をデジタルドメインで加算する。すなわち、ＦＤノードで加算せず後で加算する。これは、ＳＮＲＧＡＰ対策となる。
また、本例によれば、オーバーフロー電荷信号を完全３Ｔモードとして読み出せるためＦＤスウィングが十分にとれ飽和も倍化できる。
また、本例によれば、オーバーフロー電荷信号を完全３Ｔモードとして読み出せるためＦＤスウィングが十分にとれ飽和も倍化できる。
【0190】
以上説明したように、本第３の実施形態において、非共有ＦＤ画素のレイアウトは、ＰＤ飽和信号のすべてがフローティングディフュージョンＦＤに完全に転送 (オーバーフロー) され、転送ゲートＴＧ(ＳＧ) の反対側は、それ自体のオーバーフロー電荷をドレインに排出可能である。
画素は、非ＦＤ共有ＰＤおよび上記第１の実施形態で説明した他の構成要素から構成される。各フォトダイオードには２つの転送ゲートが接続されており、蓄積された電荷を排出して蓄積時間を個別に制御できる。
この構成により、非共有ＦＤのビニング機能を使用することができる。さらに、２x２ ビニングでは、すべてのオーバーフロー電荷がＦＤノードに完全に拡張されて保存される。このビニングでは、必要に応じてＦＤノードが拡張されてさらなる低利得の動作が可能である。
また、読み出しシーケンスは、第１の実施形態と同様のシーケンスを採用でき、本第３の実施形態では、複数利得読み出しシーケンスが示されている。さらに、ＦＤをＰＤ信号の一時蓄積ノードとしてグローバル的に画素アレイ全体を同時に読み出せることから、ディストーションがない画像を得ることができる。
画素は、非ＦＤ共有ＰＤおよび上記第１の実施形態で説明した他の構成要素から構成される。各フォトダイオードには２つの転送ゲートが接続されており、蓄積された電荷を排出して蓄積時間を個別に制御できる。
この構成により、非共有ＦＤのビニング機能を使用することができる。さらに、２x２ ビニングでは、すべてのオーバーフロー電荷がＦＤノードに完全に拡張されて保存される。このビニングでは、必要に応じてＦＤノードが拡張されてさらなる低利得の動作が可能である。
また、読み出しシーケンスは、第１の実施形態と同様のシーケンスを採用でき、本第３の実施形態では、複数利得読み出しシーケンスが示されている。さらに、ＦＤをＰＤ信号の一時蓄積ノードとしてグローバル的に画素アレイ全体を同時に読み出せることから、ディストーションがない画像を得ることができる。
【0191】
次に、第４の実施形態（変形例）としてフリッカーノイズ軽減のためのオーバーフロー電荷スキミングについて説明する。
【0192】
（第４の実施形態）
図２５は、本発明の第４の実施形態に係る固体撮像装置の画素の第１例を示す回路図である。
図２６は、本発明の第４の実施形態に係る固体撮像装置の第１例に含まれる非共有画素のレイアウト例を示す図である。
図２５は、本発明の第４の実施形態に係る固体撮像装置の画素の第１例を示す回路図である。
図２６は、本発明の第４の実施形態に係る固体撮像装置の第１例に含まれる非共有画素のレイアウト例を示す図である。
【0193】
本第４の実施形態に係る第１例の画素２００Ｃが前述した第１の実施形態の画素２００と異なる点は以下の通りである。
【0194】
すなわち、本第４の実施形態の第１例の画素２００Ｃは、フォトダイオードＰＤの電荷蓄積ノードＮＤ１と電源電位ＶＡＡＰＩＸの電源線Ｖaapixとの間に、アンチブルーミングＡＢ機能を併せ持つ電荷オーバーフローゲート素子としてのシャッタゲートトランジスタＳＧ-Ｔｒが接続されている。シャッタゲートトランジスタＳＧ-Ｔｒは、制御線を通じて印加される制御信号ＳＧ１により制御される。
シャッタゲートトランジスタＳＧ－Ｔｒは、制御信号ＳＧがＨレベルの期間に選択されて導通状態となり、フォトダイオードＰＤの電荷蓄積ノードＮＤ１と所定の固定電位ＶＡＡＰＩＸ間にアンチブルーミングとしての電荷放出（排出）パス（経路）を形成し、不要な電荷を固定電位ＶＡＡＰＩＸに放出させる。
シャッタゲートトランジスタＳＧ－Ｔｒは、制御信号ＳＧがＨレベルの期間に選択されて導通状態となり、フォトダイオードＰＤの電荷蓄積ノードＮＤ１と所定の固定電位ＶＡＡＰＩＸ間にアンチブルーミングとしての電荷放出（排出）パス（経路）を形成し、不要な電荷を固定電位ＶＡＡＰＩＸに放出させる。
【0195】
なお、転送トランジスタＴＧ－ＴｒとシャッタゲートトランジスタＳＧ－Ｔｒは、それぞれ個別のタイミングで駆動制御される。
【0196】
画素２００Ｃにおいて、オーバーフローゲートとしてのシャッタゲートトランジスタＳＧ１－ＴｒはフォトダイオードＰＤに結合され、オーバーフロー電荷をスキミングする。オーバーフロー電荷をオーバーフローゲート数で等分することで、スキミングエラーを抑えることができる。
この構成により、検出可能なオーバーフロー電荷が増加し、結果としてダイナミックレンジＤＲが拡張され、従来のスキミング型センサ操作と比較して、スキミングエラーによるＳＮＲ低下を抑えられる。
読み出しシーケンスとしては前述の第１の実施形態と同様のシーケンスを採用可能である。
この構成により、検出可能なオーバーフロー電荷が増加し、結果としてダイナミックレンジＤＲが拡張され、従来のスキミング型センサ操作と比較して、スキミングエラーによるＳＮＲ低下を抑えられる。
読み出しシーケンスとしては前述の第１の実施形態と同様のシーケンスを採用可能である。
【0197】
【0198】
本第４の実施形態に係る第２例の画素２００Ｄが前述した第１の実施形態の画素２００と異なる点は以下の通りである。
【0199】
すなわち、本第４の実施形態の第２例の画素２００Dは、フォトダイオードＰＤの電荷蓄積ノードＮＤ１と電源電位ＶＡＡＰＩＸの電源線Ｖaapixとの間に、アンチブルーミングＡＢ機能を併せ持つ電荷オーバーフローゲート素子としての３つのシャッタゲートトランジスタＳＧ０-Ｔｒ、ＳＧ１－Ｔr、ＳＧ２-Ｔｒが並列に接続されている。シャッタゲートトランジスタＳＧ０-Ｔｒ、ＳＧ１－Ｔr、ＳＧ２-Ｔｒは、それぞれ制御線を通じて印加される制御信号ＳＧ０，ＳＧ１、ＳＧ２により制御される。
シャッタゲートトランジスタＳＧ－Ｔｒは、制御信号ＳＧがＨレベルの期間に選択されて導通状態となり、フォトダイオードＰＤの電荷蓄積ノードＮＤ１と所定の固定電位ＶＡＡＰＩＸ間にアンチブルーミングとしての電荷放出（排出）パス（経路）を形成し、不要な電荷を固定電位ＶＡＡＰＩＸに放出させる。
シャッタゲートトランジスタＳＧ－Ｔｒは、制御信号ＳＧがＨレベルの期間に選択されて導通状態となり、フォトダイオードＰＤの電荷蓄積ノードＮＤ１と所定の固定電位ＶＡＡＰＩＸ間にアンチブルーミングとしての電荷放出（排出）パス（経路）を形成し、不要な電荷を固定電位ＶＡＡＰＩＸに放出させる。
【0200】
なお、転送トランジスタＴＧ０－Ｔｒ、ＴＧ１-Ｔｒ、ＴＧ２－ＴｒとシャッタゲートトランジスタＳＧ０－Ｔｒ、ＳＧ１－Ｔr、ＳＧ２-Ｔｒは、それぞれ個別のタイミングで駆動制御される。
【0201】
画素２００Ｄは、ＦＤ共有ＰＤおよび第１の実施形態で説明した他の構成要素から構成される。
２番目のオーバーフローゲートとしてのシャッタゲートトランジスタＳＧ１－ＴｒはフォトダイオードＰＤに結合され、オーバーフロー電荷をスキミングする。オーバーフロー電荷をオーバーフローゲート数で等分することで、スキミングエラーを抑えることができる。
この構成により、検出可能なオーバーフロー電荷が増加し、結果としてダイナミックレンジＤＲが拡張され、従来のスキミング型センサ操作と比較して、スキミングエラーによるＳＮＲ低下を抑えられる。
読み出しシーケンスとしては前述の第１の実施形態と同様のシーケンスを採用可能である。
２番目のオーバーフローゲートとしてのシャッタゲートトランジスタＳＧ１－ＴｒはフォトダイオードＰＤに結合され、オーバーフロー電荷をスキミングする。オーバーフロー電荷をオーバーフローゲート数で等分することで、スキミングエラーを抑えることができる。
この構成により、検出可能なオーバーフロー電荷が増加し、結果としてダイナミックレンジＤＲが拡張され、従来のスキミング型センサ操作と比較して、スキミングエラーによるＳＮＲ低下を抑えられる。
読み出しシーケンスとしては前述の第１の実施形態と同様のシーケンスを採用可能である。
【0202】
図２９（Ａ）および（Ｂ）は、本発明の第４の実施形態に係る固体撮像装置の画素の第３例を示すレイアウト図および回路図である。
なお、図２９（Ａ）のレイアウトはすでに説明した図１６（Ｂ）と同様であるため、ここでのその詳細な説明は省略する。
なお、図２９（Ａ）のレイアウトはすでに説明した図１６（Ｂ）と同様であるため、ここでのその詳細な説明は省略する。
【0203】
本第４の実施形態に係る第３例の画素２００Ｅが前述した第１の実施形態の画素２００と異なる点は以下の通りである。
【0204】
第２の実施形態の画素２００Ａにおいては、フォトダイオードＰＤのオーバーフロー電荷の流れる方向が転送トランジスタＴＧ０－Ｔｒ～ＴＧ３－Ｔｒを介してフローティングディフュージョンＦＤに向かう方向である。
【0205】
これに対して、本第４の実施形態の第３例の画素２００Ｅにおいては、フォトダイオードＰＤのオーバーフロー電荷の流れる方向がシャッタゲートトランジスタＳＧ０-Ｔｒ、ＳＧ１－Ｔr、ＳＧ２-Ｔｒ、ＳＧ３-Ｔｒを介して電源電位（固定電位）ＶＡＡＰＩＸに向かう方向であり、フォトダイオードＰＤの電荷蓄積ノードと所定の固定電位ＶＡＡＰＩＸ間にアンチブルーミングとしての電荷放出（排出）パス（経路）を形成し、オーバーフロー電荷をドレイン側(固定電位ＶＡＡＰＩＸ側)に放出させる。
【0206】
なお、転送トランジスタＴＧ０－Ｔｒ、ＴＧ１-Ｔｒ、ＴＧ２－Ｔｒ、ＴＧ３－ＴｒとシャッタゲートトランジスタＳＧ０－Ｔｒ、ＳＧ１－Ｔr、ＳＧ２-Ｔｒ、ＳＧ３－Ｔｒは、それぞれ個別のタイミングで駆動制御される。
【0207】
画素２００Ｅにおいては、２番目のオーバーフローゲートとしてのシャッタゲートトランジスタＳＧ１－ＴｒはフォトダイオードＰＤに結合され、オーバーフロー電荷をスキミングする。オーバーフロー電荷をオーバーフローゲート数で等分することで、スキミングエラーを抑えることができる。
この構成により、検出可能なオーバーフロー電荷が増加し、結果としてダイナミックレンジＤＲが拡張され、従来のスキミング型センサ操作と比較して、スキミングエラーによるＳＮＲ低下を抑えられる。
読み出しシーケンスとしては前述の第１の実施形態と同様のシーケンスを採用可能である。
この構成により、検出可能なオーバーフロー電荷が増加し、結果としてダイナミックレンジＤＲが拡張され、従来のスキミング型センサ操作と比較して、スキミングエラーによるＳＮＲ低下を抑えられる。
読み出しシーケンスとしては前述の第１の実施形態と同様のシーケンスを採用可能である。
【0208】
次に、第４の実施形態における画素信号の読み出し動作方法についてさらに説明する。
図３０（Ａ）、（Ｂ）、および（Ｃ）は、本発明の第４の実施形態に係る固体撮像装置に採用可能な読み出し動作例を示す図である。
図３０（Ａ）、（Ｂ）、および（Ｃ）は、本発明の第４の実施形態に係る固体撮像装置に採用可能な読み出し動作例を示す図である。
【0209】
共有画素に採用可能な読み出し動作方法としては、たとえば、図３０（Ａ）、（Ｂ）、および（Ｃ）に記載のケースに適用可能な方法を例示することができる。
【0210】
図３０（Ａ）に記載のケースは、たとえば全画素読み出しまたはビニング時に適用される。読み出し利得（ゲイン）はシングル利得で高変換利得（第１の変換利得）ＨＣＧまたは低変換利得（第２の変換利得）ＬＣＧのいずれかが適用される。
この場合の読み出し対象は、たとえば第１のフォトダイオードＰＤ０または第２のフォトダイオードＰＤ１のいずれかである。
この場合の読み出し対象は、たとえば第１のフォトダイオードＰＤ０または第２のフォトダイオードＰＤ１のいずれかである。
【0211】
図３０（Ｂ）に記載のケースは、ＬＯＦＩＣモード時に適用される。読み出し利得（ゲイン）はデュワル変換利得で高変換利得（第１の変換利得）ＨＣＧおよび低変換利得（第２の変換利得）ＬＣＧの両利得が適用される。
この場合の読み出し対象は、第１に第１のフォトダイオードＰＤ０の電荷を高変換利得ＨＣＧで読み出し、第２にフローティングディフュージョンＦＤの電荷を低変換利得ＬＣＧで読み出す。
この場合の読み出し対象は、第１に第１のフォトダイオードＰＤ０の電荷を高変換利得ＨＣＧで読み出し、第２にフローティングディフュージョンＦＤの電荷を低変換利得ＬＣＧで読み出す。
【0212】
図３０（Ｃ）に記載のケースは、ＬＯＦＩＣスキミング時に適用される。読み出し利得（ゲイン）はデュワル変換利得で高変換利得（第１の変換利得）ＨＣＧおよび低変換利得（第２の変換利得）ＬＣＧの両利得が適用される。
この場合の読み出し対象は、第１に第１のフォトダイオードＰＤ０の電荷を高変換利得ＨＣＧで読み出し、第２にフローティングディフュージョンＦＤの電荷を低変換利得ＬＣＧで読み出す。
この場合の読み出し対象は、第１に第１のフォトダイオードＰＤ０の電荷を高変換利得ＨＣＧで読み出し、第２にフローティングディフュージョンＦＤの電荷を低変換利得ＬＣＧで読み出す。
【0213】
図３１（Ａ）、（Ｂ）、および（Ｃ）は、本発明の第４の実施形態に係る固体撮像装置に採用可能なＬＯＦＩＣおよびＳＥＨＤＲの読み出し動作例を示す図である。
【0214】
共有画素に採用可能なＬＯＦＩＣおよびＳＥＨＤＲの部分利用時の読み出し動作方法としては、たとえば、図３１（Ａ）、（Ｂ）および（Ｃ）に記載のケースに適用可能な方法を例示することができる。
【0215】
図３１（Ａ）は、オーバーフロー電荷を含むフローティングディフュージョンＦＤを読み出す方法を例示している。
図３１（Ｂ）は、フォトダイオードＰＤの電荷を高変換利得により読み出す方法を例示している。
図３１（Ｃ）は、フォトダイオードＰＤの電荷を低変換利得により読み出す方法を例示している。
図３１（Ｂ）は、フォトダイオードＰＤの電荷を高変換利得により読み出す方法を例示している。
図３１（Ｃ）は、フォトダイオードＰＤの電荷を低変換利得により読み出す方法を例示している。
【0216】
図３２（Ａ）～（Ｄ）は、本第４の実施形態の線形化のための読み出し操作と電荷混合スキームのそれぞれの光電荷カバレッジを示す図である。
【0217】
図３２（Ａ）は、本第４の実施形態のカラム読み出し回路４００Ｃおよびデジタル演算処理部７０Ｃで行われるオーバーフロー（ＦＤ）電荷とＰＤ電荷の電荷混合スキームをより詳細に示す等価回路を示している。
カラム読み出し回路４００Ｃにおいて、フローティングディフュージョンＦＤのオーバーフロー電荷信号、高変換利得（第１の変換利得）ＨＣＧによるＰＤ電荷信号、および低変換利得（第２の変換利得）ＬＣＧによるＰＤ電荷信号がデジタル化されてデジタル演算処理部７０Ａ供給される。
デジタル演算処理部７０Ｃにおいては、オーバーフロー電荷信号と低変換利得（ＬＣＧ）によるＰＤ電荷信号とを利得調整を伴いつつ第１処理ａとしての第１の線形化処理が行われる。
そして、第１の線形化処理による電荷信号と高変換利得（ＨＣＧ）によるＰＤ電荷信号とを利得調整を伴いつつ第２処理としての第２の線形化処理が行われる。
カラム読み出し回路４００Ｃにおいて、フローティングディフュージョンＦＤのオーバーフロー電荷信号、高変換利得（第１の変換利得）ＨＣＧによるＰＤ電荷信号、および低変換利得（第２の変換利得）ＬＣＧによるＰＤ電荷信号がデジタル化されてデジタル演算処理部７０Ａ供給される。
デジタル演算処理部７０Ｃにおいては、オーバーフロー電荷信号と低変換利得（ＬＣＧ）によるＰＤ電荷信号とを利得調整を伴いつつ第１処理ａとしての第１の線形化処理が行われる。
そして、第１の線形化処理による電荷信号と高変換利得（ＨＣＧ）によるＰＤ電荷信号とを利得調整を伴いつつ第２処理としての第２の線形化処理が行われる。
【0218】
図３２（Ｂ）は、照度とＡＤ変換後のデジタルナンバー（ＤＮ）のロウコードを示し、上側がＰD電荷信号を、下側がオーバーフロー電荷信号を示している。
図３２（Ｃ）においては、利得（ゲイン）調整後（×α）、ＬＣＧコードのダークオフセットが調整される。信号Ｓ１，Ｓ２のダークフレーム減算が行われる。
図３２（Ｄ）においては、ＬＣＧのオフセットが調整される。信号Ｓ１，Ｓ２のダークオフセット減算が行われる。負の値の場合、数値は「０」に切り捨てられる。
図３２（Ｃ）および図３２（Ｄ）においては、デジタルドメインでの電荷混合処理が行われる。このとき、利得（ゲイン）調整でＳ２がＳ１に追加される。
図３２（Ｃ）においては、利得（ゲイン）調整後（×α）、ＬＣＧコードのダークオフセットが調整される。信号Ｓ１，Ｓ２のダークフレーム減算が行われる。
図３２（Ｄ）においては、ＬＣＧのオフセットが調整される。信号Ｓ１，Ｓ２のダークオフセット減算が行われる。負の値の場合、数値は「０」に切り捨てられる。
図３２（Ｃ）および図３２（Ｄ）においては、デジタルドメインでの電荷混合処理が行われる。このとき、利得（ゲイン）調整でＳ２がＳ１に追加される。
【0219】
図３３（Ａ）および（Ｂ）は、本発明の第４の実施形態に係る固体撮像装置の共有画素に採用可能なスキミングング読み出し動作例を示すタイミングチャートであって、共有画素の読み出し回路例に関連付けて示す図である。
【0220】
この例では、電荷蓄積期間を経過した後、まず、フローティングディフュージョンＦＤを読み出し対象として、低変換利得輝度信号読み出し処理ＬＣＧＳＩＧ（ＦＤ）が行われる。
次に、所定の、たとえば第１のフォトダイオードＰＤ０を読み出し対象としてＳＥＨＤＲによるデュワル変換利得動作が行われる。
具体的には、第１のフォトダイオードＰＤ０に対し、低変換利得リセット信号読み出し処理ＬＣＧＲＳＴ（ＰＤ）、高変換利得リセット信号読み出し処理ＨＣＧＲＳＴ（ＰＤ）、高変換利得輝度信号読み出し処理ＨＣＧＳＩＧ（ＰＤ）、および低変換利得輝度信号読み出し処理ＬＣＧＳＩＧ（ＰＤ）が順を追って行われる。
次に、フローティングディフュージョンＦＤを読み出し対象として、低変換利得リセット信号読み出し処理ＬＣＧＲＳＴ（ＦＤ）が行われる。
次に、所定の、たとえば第１のフォトダイオードＰＤ０を読み出し対象としてＳＥＨＤＲによるデュワル変換利得動作が行われる。
具体的には、第１のフォトダイオードＰＤ０に対し、低変換利得リセット信号読み出し処理ＬＣＧＲＳＴ（ＰＤ）、高変換利得リセット信号読み出し処理ＨＣＧＲＳＴ（ＰＤ）、高変換利得輝度信号読み出し処理ＨＣＧＳＩＧ（ＰＤ）、および低変換利得輝度信号読み出し処理ＬＣＧＳＩＧ（ＰＤ）が順を追って行われる。
次に、フローティングディフュージョンＦＤを読み出し対象として、低変換利得リセット信号読み出し処理ＬＣＧＲＳＴ（ＦＤ）が行われる。
【0221】
図３４は、本発明の第４の実施形態に係る固体撮像装置の共有画素を採用した場合の、通常の操作での推定ダイナミックレンジ性能を参考として示す図である。
図３４において、Total DR Max [db]: 20x log (最大累積フォト電荷/ノイズ) 最大処理電荷、対応ノード (Q): (PD または FD) の累積フォト電荷、対応ノイズ Tnoise: 読み出しノイズ（TemporalNoise）を示している。
図３４において、Total DR Max [db]: 20x log (最大累積フォト電荷/ノイズ) 最大処理電荷、対応ノード (Q): (PD または FD) の累積フォト電荷、対応ノイズ Tnoise: 読み出しノイズ（TemporalNoise）を示している。
【0222】
図３４からわかるように、本第４の実施形態に係る固体撮像装置は、従来のスキミング方式を採用した固体撮像装置と比較して、十分に高いダイナミックレンジ性能を得ることが可能となる。
【0223】
以上説明したように、本第４の実施形態において、画素２００Ｅにおいては、２番目のオーバーフローゲートとしてのシャッタゲートトランジスタＳＧ１－ＴｒはフォトダイオードＰＤに結合され、オーバーフロー電荷をスキミングする。オーバーフロー電荷をオーバーフローゲート数で等分することで、スキミングエラーを抑えることができる。
この構成により、検出可能なオーバーフロー電荷が増加し、結果としてダイナミックレンジＤＲが拡張され、従来のスキミング型センサ操作と比較して、スキミングエラーによるＳＮＲ低下を抑えられる。
読み出しシーケンスとしては前述の第１の実施形態あるいは第２の実施形態と同様のシーケンスを採用可能である。
この構成により、検出可能なオーバーフロー電荷が増加し、結果としてダイナミックレンジＤＲが拡張され、従来のスキミング型センサ操作と比較して、スキミングエラーによるＳＮＲ低下を抑えられる。
読み出しシーケンスとしては前述の第１の実施形態あるいは第２の実施形態と同様のシーケンスを採用可能である。
【0224】
次に、第５の実施形態（変形例）として、画素ごとに複数セット、たとえば３セットのインピクセルメモリが配置された場合の画素回路系のブロック構成例、並びに、データ処理例について説明する。
【0225】
（第５の実施形態）
図３５（Ａ）、（Ｂ）、および（Ｃ）は、本発明の第5の実施形態に係る固体撮像装置の画素に採用可能な読み出し動作の第１例を示す図であって、画素の第１回路例、タイミングチャート、およびポテンシャル遷移を関連付けて示す図である。
図３６（Ａ）および（Ｂ）は、本発明の第5の実施形態に係る固体撮像装置の画素に採用可能な読み出し動作の第１例における読み出し信号の接合点とＡＤＣウィンドウでの２ＱＤＰＳ信号ギャップにおける光応答特性を示す図である。
図３７（Ａ）～（Ｄ）は、本第５の実施形態のデジタル演算処理部で行われるオーバーフロー（ＦＤ）電荷とＰＤ電荷の電荷混合スキームをより詳細に示す第１図である。
図３８は、本第５の実施形態に係る固体撮像装置１０のカラム読み出し回路４００およびデジタル演算処理部７０におけるメモリ処理、並びに、電荷混合および線形化処理について説明するための図である。
図３５（Ａ）、（Ｂ）、および（Ｃ）は、本発明の第5の実施形態に係る固体撮像装置の画素に採用可能な読み出し動作の第１例を示す図であって、画素の第１回路例、タイミングチャート、およびポテンシャル遷移を関連付けて示す図である。
図３６（Ａ）および（Ｂ）は、本発明の第5の実施形態に係る固体撮像装置の画素に採用可能な読み出し動作の第１例における読み出し信号の接合点とＡＤＣウィンドウでの２ＱＤＰＳ信号ギャップにおける光応答特性を示す図である。
図３７（Ａ）～（Ｄ）は、本第５の実施形態のデジタル演算処理部で行われるオーバーフロー（ＦＤ）電荷とＰＤ電荷の電荷混合スキームをより詳細に示す第１図である。
図３８は、本第５の実施形態に係る固体撮像装置１０のカラム読み出し回路４００およびデジタル演算処理部７０におけるメモリ処理、並びに、電荷混合および線形化処理について説明するための図である。
【0226】
図３７（Ａ）～（Ｄ）は、デジタル化された信号の演算方法を示しており、Ｓ１，Ｎ１はＰＤ信号のリセットおよび信号レベルのデジタル化されたそれぞれのレベルの光電変換特性を示し、Ｓ２はオーバーフロー電荷信号の信号レベルのデジタル化されたそれぞれのレベルの光電変換特性を示している。
図３７および図３８は、デジタル演算処理部７０Ｆにより、デジタル変換後のＰＤ蓄積電荷信号Ｓ１、リセット信号Ｎ１、オーバーフロー電荷蓄積信号Ｓ２をそれぞれ利得（ゲイン）補正処理、オフセット補正処理の演算処理が行われる。
ここでは、原理的に本来的に生じる画素ごとに、デジタル処理後に発生するオフセットバラツキ（飽和信号バラツキ、回路のオフセットバラツキなど）のデジタルドメインでの補正処理が行われる。
図３７および図３８は、デジタル演算処理部７０Ｆにより、デジタル変換後のＰＤ蓄積電荷信号Ｓ１、リセット信号Ｎ１、オーバーフロー電荷蓄積信号Ｓ２をそれぞれ利得（ゲイン）補正処理、オフセット補正処理の演算処理が行われる。
ここでは、原理的に本来的に生じる画素ごとに、デジタル処理後に発生するオフセットバラツキ（飽和信号バラツキ、回路のオフセットバラツキなど）のデジタルドメインでの補正処理が行われる。
【0227】
本例では、読み出し回路４０ＦのＡＤ変換部４１０およびメモリ部４２０が画素２００Ｆ内に形成されている。
メモリ部４２０は、第１メモリ４２１，第２メモリ４２２，第３メモリ４２３の３つの画素内メモリが配置されており、メモリコントローラ４２４によりアクセスが制御される。
第１メモリ４２１はオーバーフロー電荷コードＳ２を記憶し、第２メモリ４２２はＰＤ０の電荷のＡＤＣコードを記憶し、第３メモリ４２３はＡＤＣのノイズのデコーダおよびオフセットレベルを記憶するように、メモリコントローラ４２４により制御される。
メモリ部４２０は、第１メモリ４２１，第２メモリ４２２，第３メモリ４２３の３つの画素内メモリが配置されており、メモリコントローラ４２４によりアクセスが制御される。
第１メモリ４２１はオーバーフロー電荷コードＳ２を記憶し、第２メモリ４２２はＰＤ０の電荷のＡＤＣコードを記憶し、第３メモリ４２３はＡＤＣのノイズのデコーダおよびオフセットレベルを記憶するように、メモリコントローラ４２４により制御される。
【0228】
また、図３６（Ａ）および（Ｂ）において、「Ｓ１」はＦＤノードを介したフォトダイオードＰＤの光電荷のリニアＡＤＣ変換コード示している。
「Ｎ１」はＡＤＣのダークノイズを示している。
「Ｓ２」は照度に対応するコードを反転する時間領域のオーバーフロー電荷の検出時間を示している。ＡＤＣコードの開始点は、フォトダイオードＰＤのオーバーフロー点に対応している。
「Ｓｓ」は飽和の開始点に相関する個々の飽和信号を示している。
「Ｎ１」はＡＤＣのダークノイズを示している。
「Ｓ２」は照度に対応するコードを反転する時間領域のオーバーフロー電荷の検出時間を示している。ＡＤＣコードの開始点は、フォトダイオードＰＤのオーバーフロー点に対応している。
「Ｓｓ」は飽和の開始点に相関する個々の飽和信号を示している。
【0229】
ここで、本第５の実施形態に係る図３８に示す固体撮像装置の画素に３つのメモリを採用した場合の第１例のｄｄ読み出し動作に関するデータ処理について説明する。
【0230】
本例においては、画素ごとに３セットの３セットのインピクセルメモリが配置される。
第１メモリ４２１は、対応するＦＤノードのオーバーフロー電荷のコード (S2) をフリップするまでの時間を保持する。
第２メモリ４２２は、ＰＤの蓄積ノードに保存された光電荷の対応するN1成分を含むＡＤＣコード(S1) を保持する。
これには、画素内ＡＤＣ（N1）のノイズのデータコード、飽和の開始点に相関する個々の飽和信号Ｓｓが含まれる場合がある。
第３メモリ４２３は、画素内 ＡＤＣ(N1) のノイズのデータコードのみを保持する。
第１メモリ４２１は、対応するＦＤノードのオーバーフロー電荷のコード (S2) をフリップするまでの時間を保持する。
第２メモリ４２２は、ＰＤの蓄積ノードに保存された光電荷の対応するN1成分を含むＡＤＣコード(S1) を保持する。
これには、画素内ＡＤＣ（N1）のノイズのデータコード、飽和の開始点に相関する個々の飽和信号Ｓｓが含まれる場合がある。
第３メモリ４２３は、画素内 ＡＤＣ(N1) のノイズのデータコードのみを保持する。
【0231】
第１メモリ４２１と第２メモリ４２２により信号Ｓ２の画素間の変動は、Ｓ２オフセット変動の元である独自のＰＤフルウェル（PD Full well ）に基づいて画素セル単位のオフセット減算を行うことで除去することができる。
第３メモリ４２３は、画素内 ＡＤＣ(N1) のノイズのデータコードのみを保持する。第２メモリ４２２データＣＤＳ処理により、S1から飽和特性バラツキに対応するオーバーフロー電荷の検出時間ばらつき（ΔSs）を排除することができる。
第３メモリ４２３は、画素内 ＡＤＣ(N1) のノイズのデータコードのみを保持する。第２メモリ４２２データＣＤＳ処理により、S1から飽和特性バラツキに対応するオーバーフロー電荷の検出時間ばらつき（ΔSs）を排除することができる。
【0232】
【0233】
図３９（Ａ）および（Ｂ）は、本発明の第5の実施形態に係る固体撮像装置の画素に採用可能な読み出し動作の第２例を示す図であって、画素の第２回路例およびタイミングチャートを関連付けて示す図である。
図４０は、本第５の実施形態に係る固体撮像装置１０のカラム読み出し回路４００およびデジタル演算処理部７０におけるメモリ処理、並びに、電荷混合および線形化処理の第２例について説明するための図である。
図４０は、本第５の実施形態に係る固体撮像装置１０のカラム読み出し回路４００およびデジタル演算処理部７０におけるメモリ処理、並びに、電荷混合および線形化処理の第２例について説明するための図である。
【0234】
図３９においては、ＦＰＮキャンセル用の外部メモリ４２５を使用した画素メモリ書き込み制御内の画素回路が示されている。
本例では、第１メモリ４２１にデータの書き込み等が行われる。第２メモリ４２２にはフラグビットが形成される。第３メモリ４２３にはロックビット形成される。
本例では、第１メモリ４２１にデータの書き込み等が行われる。第２メモリ４２２にはフラグビットが形成される。第３メモリ４２３にはロックビット形成される。
【0235】
次に、本第５の実施形態に係る図４０に示す固体撮像装置の画素に外部メモリ４２５を採用した場合の読み出し動作（第２例）に関するデータ処理について説明する。
【0236】
本例においては、画素あたり１セットのインピクセルメモリと１セットのフラグメモリＦＬＧが配置される。
画素内メモリ４２１～４２３は、画素内 ＡＤＣ(N1) のノイズのデータコードを含む可能性があるフォトダイオードＰＤの蓄積ノード（ＰＤノード）に保存された光電荷のコード (S2) または所定の飽和蓄積電荷に対応するＡＤＣ コード (S1) をフリップする時間を保持する。
フラグメモリＦＬＧは、メモリ状態（S1 + N1）または１ビットメモリのコード (S2)を示す。
画素内メモリ４２１～４２３は、画素内 ＡＤＣ(N1) のノイズのデータコードを含む可能性があるフォトダイオードＰＤの蓄積ノード（ＰＤノード）に保存された光電荷のコード (S2) または所定の飽和蓄積電荷に対応するＡＤＣ コード (S1) をフリップする時間を保持する。
フラグメモリＦＬＧは、メモリ状態（S1 + N1）または１ビットメモリのコード (S2)を示す。
【0237】
２組の外部フレームメモリ４２５はノイズリダクションに使用される。
第１メモリ４２１および第２メモリ４２３はＮ１ および Ｓs 値を保持する。
信号Ｓ２の画素間の変動は、Ｓ２ オフセット変動の元である独自のＰＤフルウェル（ PD Full well ）に基づいて画素単位のオフセット減算を行うことで除去することができる。
第１メモリ４２１および第２メモリ４２３はＮ１ および Ｓs 値を保持する。
信号Ｓ２の画素間の変動は、Ｓ２ オフセット変動の元である独自のＰＤフルウェル（ PD Full well ）に基づいて画素単位のオフセット減算を行うことで除去することができる。
【0238】
図４１（Ａ）、（Ｂ）、および（Ｃ）は、本発明の第5の実施形態に係る固体撮像装置の画素に採用可能な読み出し動作の第３例を示す図であって、画素の第３回路例、タイミングチャート、およびポテンシャル遷移を関連付けて示す図である。
【0239】
本例では、メモリ部４２０は一つのフラグメモリ（ＦＬＧ）４２２，２組のロックメモリ４２３－１、４２３－３、バンクメモリ４２１－１，４２１－２を含んで構成されている。
【0240】
図４２（Ａ）、（Ｂ）、および（Ｃ）は、本発明の第５の実施形態に係る固体撮像装置に係るデジタル画素センサ（ＤＰＳ）の画素に対する冗長メモリ割り当てオプションの概要を示す図である。
【0241】
図４２（Ａ）の例ではセンサチップＳＮＣの画素内に画素内メモリが３セット配置されている。
図４２（Ｂ）の例ではセンサチップＳＮＣの画素内に画素内メモリが１セット配置され、オフチップＯＦＣに外部メモリが２セット配置されている。
図４２（Ｃ）の例ではセンサチップＳＮＣの画素内にフラグビットを持つ画素内メモリが２セット配置されている。
図４２（Ｂ）の例ではセンサチップＳＮＣの画素内に画素内メモリが１セット配置され、オフチップＯＦＣに外部メモリが２セット配置されている。
図４２（Ｃ）の例ではセンサチップＳＮＣの画素内にフラグビットを持つ画素内メモリが２セット配置されている。
【0242】
以上説明したように、本第5の実施形態の画素２００Ｆ～２００Ｊにおいては、画素ごとにＡＤＣおよび複数セット、たとえば３セットのインピクセルメモリが配置され、それぞれの画素において冗長なメモリを用いて個別にデジタル化された、画素毎のダークオフセットノイズ、オーバーフロー電荷、蓄積電荷の演算処理を実施することから、従来のＤＰＳ動作と比較、画素毎の蓄積電荷のばらつきによるＳＮＲ低下を抑えることが可能となる。
【0243】
以上説明した固体撮像装置１０，１０Ａ～１０Ｊは、デジタルカメラやビデオカメラ、携帯端末、あるいは監視用カメラ、医療用内視鏡用カメラなどの電子機器に、撮像デバイスとして適用することができる。
【0244】
図４３は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載し
た電子機器の構成の一例を示す図である。
た電子機器の構成の一例を示す図である。
【0245】
本電子機器９００は、図４３に示すように、本実施形態に係る固体撮像装置１０，１０Ａ～１０Ｊが適用可能なＣＭＯＳイメージセンサ９１０を有する。
さらに、電子機器９００は、このＣＭＯＳイメージセンサ９１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）９２０を有する。
電子機器９００は、ＣＭＯＳイメージセンサ９１０の出力信号を処理する信号処理回路(ＰＲＣ)９３０を有する。
さらに、電子機器９００は、このＣＭＯＳイメージセンサ９１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）９２０を有する。
電子機器９００は、ＣＭＯＳイメージセンサ９１０の出力信号を処理する信号処理回路(ＰＲＣ)９３０を有する。
【0246】
信号処理回路９３０は、ＣＭＯＳイメージセンサ９１０の出力信号に対して所定の信号処理を施す。
信号処理回路９３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
信号処理回路９３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
【0247】
上述したように、ＣＭＯＳイメージセンサ９１０として、前述した固体撮像装置１０，１０Ａ～１０Ｊを搭載することで、高性能、小型、低コストのカメラシステムを提供することが可能となる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
【符号の説明】
【0248】
１０，１０Ａ～１０Ｊ・・・固体撮像装置、２０・・・画素部、ＰＤ・・・フォトダイオード、ＰＤ１・・・第２のフォトダイオード、ＰＤ２・・・第３のフォトダイオード、ＰＤ３・・・第４のフォトダイオード、ＴＧ－Ｔｒ・・・転送トランジスタ、ＴＧ１－Ｔｒ・・・第２の転送トランジスタ、ＴＧ２－Ｔｒ・・・第３の転送トランジスタ、ＴＧ３－Ｔｒ・・・第４の転送トランジスタ、ＳＧ０－Ｔｒ・・・第１のシャッタゲートトランジスタ、ＳＧ１－Ｔｒ・・・第２のシャッタゲートトランジスタ、ＳＧ２－Ｔｒ・・・第３のシャッタゲートトランジスタ、ＳＧ３－Ｔｒ・・・第４のシャッタゲートトランジスタ、ＦD・・・フローティングディフュージョン、ＲＳＴ－Ｔｒ・・・リセットトランジスタ、ＳＦ－Ｔｒ・・・ソースフォロワトランジスタ、ＢＩＮ－Ｔｒ・・・蓄積トランジスタ、ＣＳ・・・蓄積キャパシタ、２００，２００Ａ～２００Ｊ・・・画素、２２０・・・光電変換読み出し部、３０・・・垂直走査回路、４０・・・カラム読み出し回路、５０・・・水平走査回路、６０・・・タイミング制御回路、７０，７０Ａ～７０Ｇ・・・デジタル演算処理部、７１０・・・利得調整部、７２０・・ＣＤＳ処理部、７３０、デジタル電荷混合線形化部、７４０・・・データバッファ、８０・・・読み出し部、９００・・・電子機器、９１０・・・ＣＭＯＳイメージセンサ、９２０・・・光学系、９３０・・・信号処理回路（ＰＲＣ）。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【手続補正書】
【提出日】2024-03-21
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【0029】
【特許文献1】特開２００５－３２８４９３号公報
【特許文献2】WO ２００５/０８３７９０
【特許文献3】特開２００７－８１０３３号公報
【特許文献4】特開２０１３－６２７８９号公報
【特許文献5】特開２００５－２７８１３５号公報
【特許文献6】特開２００５－２９５３４６号公報
【特許文献7】ＵＳ ７１６４１１４ Ｂ２ ＦＩＧ、４
【特許文献8】ＵＳ ２０１０／０１８１４６４ Ａ１
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】