(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024155723
(43)【公開日】2024-10-31
(54)【発明の名称】半導体構造およびその製造方法
(51)【国際特許分類】
H01L 29/78 20060101AFI20241024BHJP
H01L 29/739 20060101ALI20241024BHJP
H01L 29/12 20060101ALI20241024BHJP
H01L 29/06 20060101ALI20241024BHJP
H01L 21/336 20060101ALI20241024BHJP
H01L 21/8234 20060101ALI20241024BHJP
H01L 21/822 20060101ALI20241024BHJP
【ＦＩ】
H01L29/78 657G
H01L29/78 655A
H01L29/78 652K
H01L29/78 652T
H01L29/78 653A
H01L29/78 652M
H01L29/06 301F
H01L29/06 301V
H01L29/78 652D
H01L29/78 658F
H01L29/78 658G
H01L27/06 102A
H01L29/78 301D
H01L29/78 301V
H01L29/78 301G
H01L29/78 301P
H01L27/04 C
H01L29/78 655G
H01L29/78 652S
【審査請求】有
【請求項の数】27
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2024012071
(22)【出願日】2024-01-30
(31)【優先権主張番号】202310440130.6
(32)【優先日】2023-04-21
(33)【優先権主張国・地域又は機関】CN
(71)【出願人】
【識別番号】318000156
【氏名又は名称】ダイオーズ インコーポレイテッド
(74)【代理人】
【識別番号】100137969
【弁理士】
【氏名又は名称】岡部 憲昭
(74)【代理人】
【識別番号】100104824
【弁理士】
【氏名又は名称】穐場 仁
(74)【代理人】
【識別番号】100121463
【弁理士】
【氏名又は名称】矢口 哲也
(72)【発明者】
【氏名】チュアン，シャオ－シュン
(72)【発明者】
【氏名】クオ，タ－チュアン
【テーマコード（参考）】
5F038
5F048
5F140
【Ｆターム（参考）】
5F038AC04
5F038AC05
5F038AC10
5F038AC15
5F038AV06
5F038CA02
5F048AA01
5F048AB10
5F048AC06
5F048AC10
5F048BB05
5F048BB19
5F048BC03
5F048BC07
5F048BC12
5F048BD07
5F048BF02
5F048BF06
5F048BF07
5F048CB07
5F140AB09
5F140AB10
5F140AC23
5F140BA01
5F140BA02
5F140BA03
5F140BA05
5F140BA06
5F140BA07
5F140BA09
5F140BB04
5F140BC15
5F140BD04
5F140BE09
5F140BF04
5F140BF05
5F140BF43
5F140BF47
5F140BF53
5F140BG27
5F140BG28
5F140BG30
5F140BH03
5F140BH04
5F140BH30
5F140BH47
5F140BJ05
5F140BJ06
5F140BJ07
5F140BJ10
5F140BK13
5F140BK30
5F140CA03
5F140CC02
5F140CE07
(57)【要約】 （修正有）
【課題】スナバ回路をオンチップ化し、デバイスを小型化する半導体構造を提供する。
【解決手段】縦型パワー半導体デバイス１において、半導体構造は、互いに対向する第１の表面１２Ａおよび第２の表面１２Ｂを有する基板と、互いに隣接する単位領域Ｒ１および端子領域Ｒ２と、を含む。基板内の電極構造５０は、単位領域内の第１の表面から第２の表面に向かって延在する。基板内のトレンチ構造６０は、単位領域内の第１の表面から第２の表面に向かって延在し、端子領域に隣接する。トレンチ構造は、第１の表面まで延在するＮ型半導体材料層１２を含む。端子領域内の基板の第１の表面の容量性構造は、トレンチ構造に隣接する。容量性構造は、半導体材料層と同じ材料を有し、半導体材料層に接続された容量性電極１６３、１６４を有する。
【選択図】図１
【解決手段】縦型パワー半導体デバイス１において、半導体構造は、互いに対向する第１の表面１２Ａおよび第２の表面１２Ｂを有する基板と、互いに隣接する単位領域Ｒ１および端子領域Ｒ２と、を含む。基板内の電極構造５０は、単位領域内の第１の表面から第２の表面に向かって延在する。基板内のトレンチ構造６０は、単位領域内の第１の表面から第２の表面に向かって延在し、端子領域に隣接する。トレンチ構造は、第１の表面まで延在するＮ型半導体材料層１２を含む。端子領域内の基板の第１の表面の容量性構造は、トレンチ構造に隣接する。容量性構造は、半導体材料層と同じ材料を有し、半導体材料層に接続された容量性電極１６３、１６４を有する。
【選択図】図１
【特許請求の範囲】
【請求項1】
半導体構造であって、
互いに対向する第１の表面および第２の表面を含む基板であって、前記基板を上面視したときに互いに隣接する単位領域および端子領域を含む基板と、
前記基板内にあり、前記第１の表面から前記第２の表面に向かって延在し、前記単位領域内に配置された第１の電極構造と、
前記基板内にあり、前記第１の表面から前記第２の表面に向かって延在し、前記単位領域内に配置され、前記端子領域に隣接する第１のトレンチ構造であって、前記第１の表面に延在する第１の半導体材料層を含む、第１のトレンチ構造と、
前記基板の前記第１の表面上にあり、前記端子領域に配置され、前記第１のトレンチ構造に隣接する容量性構造であって、前記第１の半導体材料層と同じ材料を有し、第１の容量性電極および第２の容量性電極を含み、前記第１の容量性電極が前記第１の半導体材料層に接続される、容量性構造と、を含む、半導体構造。
互いに対向する第１の表面および第２の表面を含む基板であって、前記基板を上面視したときに互いに隣接する単位領域および端子領域を含む基板と、
前記基板内にあり、前記第１の表面から前記第２の表面に向かって延在し、前記単位領域内に配置された第１の電極構造と、
前記基板内にあり、前記第１の表面から前記第２の表面に向かって延在し、前記単位領域内に配置され、前記端子領域に隣接する第１のトレンチ構造であって、前記第１の表面に延在する第１の半導体材料層を含む、第１のトレンチ構造と、
前記基板の前記第１の表面上にあり、前記端子領域に配置され、前記第１のトレンチ構造に隣接する容量性構造であって、前記第１の半導体材料層と同じ材料を有し、第１の容量性電極および第２の容量性電極を含み、前記第１の容量性電極が前記第１の半導体材料層に接続される、容量性構造と、を含む、半導体構造。
【請求項2】
前記基板内にあり、前記第１の表面から前記第２の表面に向かって延在し、前記端子領域内に配置された第２のトレンチ構造であって、前記第１の表面へ延在する第２の半導体材料層を含み、前記第２の容量性電極が前記第２の半導体材料層に接続される、第２のトレンチ構造をさらに含む、
請求項１に記載の半導体構造。
請求項１に記載の半導体構造。
【請求項3】
前記第１の電極構造の底部および前記第１のトレンチ構造の底部が、ほぼ同じ水平レベルにある、請求項１に記載の半導体構造。
【請求項4】
前記第１の電極構造が、第１のゲート電極層と、前記第１のゲート電極層の下の第１のシールド電極層と、を含み、
前記第１のトレンチ構造が、前記第１の半導体材料層に隣接する第２のゲート電極層を含み、前記第１のゲート電極層の幅が前記第２のゲート電極層の幅よりも大きい、
請求項１に記載の半導体構造。
前記第１のトレンチ構造が、前記第１の半導体材料層に隣接する第２のゲート電極層を含み、前記第１のゲート電極層の幅が前記第２のゲート電極層の幅よりも大きい、
請求項１に記載の半導体構造。
【請求項5】
前記第１のゲート電極層の底部および前記第２のゲート電極層の底部が、ほぼ同じ水平レベルにあり、
前記第１の半導体材料層の第１の部分が、前記第２のゲート電極層の下にあり、前記第１の半導体材料層の第２の部分が、前記第１の部分に接続され、前記第２のゲート電極層の側面に配置される、
請求項４に記載の半導体構造。
前記第１の半導体材料層の第１の部分が、前記第２のゲート電極層の下にあり、前記第１の半導体材料層の第２の部分が、前記第１の部分に接続され、前記第２のゲート電極層の側面に配置される、
請求項４に記載の半導体構造。
【請求項6】
前記第１の部分が、互いに対向する第１の側壁および第２の側壁を含み、
前記第２の部分が、互いに対向する第３の側壁および第４の側壁を含み、
前記第１の側壁および前記第３の側壁が連続した側壁であり、前記第４の側壁が前記第１の部分の上側表面上で終了し、前記第４の側壁および前記第２の側壁が不連続な側壁である、
請求項５に記載の半導体構造。
前記第２の部分が、互いに対向する第３の側壁および第４の側壁を含み、
前記第１の側壁および前記第３の側壁が連続した側壁であり、前記第４の側壁が前記第１の部分の上側表面上で終了し、前記第４の側壁および前記第２の側壁が不連続な側壁である、
請求項５に記載の半導体構造。
【請求項7】
前記第１の半導体材料層の前記第１の部分の幅および前記第１のシールド電極層の幅が、ほぼ同じであり、
前記第１の半導体材料層の前記第１の部分の前記幅が、前記第１の半導体材料層の前記第２の部分の幅よりも大きい、
請求項５に記載の半導体構造。
前記第１の半導体材料層の前記第１の部分の前記幅が、前記第１の半導体材料層の前記第２の部分の幅よりも大きい、
請求項５に記載の半導体構造。
【請求項8】
前記第１の半導体材料層の前記第１の部分が、前記第１の半導体材料層の前記第２の部分に接続された上側表面を含み、
前記第１の半導体材料層の前記第１の部分の前記上側表面および前記第１のシールド電極層の上側表面が、ほぼ同じ水平レベルにある、
請求項５に記載の半導体構造。
前記第１の半導体材料層の前記第１の部分の前記上側表面および前記第１のシールド電極層の上側表面が、ほぼ同じ水平レベルにある、
請求項５に記載の半導体構造。
【請求項9】
前記第１の電極構造が、前記第１の表面から前記第２の表面に向かって延在する第１の電極材料層を含み、
前記第１の表面における前記第１の半導体材料層の幅が、前記第１の表面における前記第１の電極材料層の幅とほぼ同じである、
請求項１に記載の半導体構造。
前記第１の表面における前記第１の半導体材料層の幅が、前記第１の表面における前記第１の電極材料層の幅とほぼ同じである、
請求項１に記載の半導体構造。
【請求項10】
前記第１の電極材料層の底部および前記第１の半導体材料層の底部が、ほぼ同じ水平レベルにある、請求項９に記載の半導体構造。
【請求項11】
前記第１の容量性電極の最上表面が、前記第２の容量性電極の最上表面と同一平面上にあり、
前記第１の表面上の前記第１の容量性電極の底表面が、前記第１の表面上の前記第２の容量性電極の底表面と同一平面上にある、
請求項１に記載の半導体構造。
前記第１の表面上の前記第１の容量性電極の底表面が、前記第１の表面上の前記第２の容量性電極の底表面と同一平面上にある、
請求項１に記載の半導体構造。
【請求項12】
前記第１の表面上の前記第１の容量性電極の厚さが、前記第１の表面上の前記第２の容量性電極の厚さとほぼ同じである、請求項１に記載の半導体構造。
【請求項13】
前記容量性構造の上方に位置し、前記第１の容量性電極および前記第２の容量性電極の少なくとも一方と重なり合う導電性材料層をさらに含む、
請求項１に記載の半導体構造。
請求項１に記載の半導体構造。
【請求項14】
前記第１の容量性電極および前記第２の容量性電極は、金属を含む半導体材料を含む、請求項１３に記載の半導体構造。
【請求項15】
前記第１の容量性電極上の第１の導電性プラグであって、前記第１の容量性電極に電気的に接続された第１の導電性プラグと、
前記第２の容量性電極上の第２の導電性プラグであって、前記第２の容量性電極に電気的に接続された第２の導電性プラグと、
をさらに含む、請求項１に記載の半導体構造。
前記第２の容量性電極上の第２の導電性プラグであって、前記第２の容量性電極に電気的に接続された第２の導電性プラグと、
をさらに含む、請求項１に記載の半導体構造。
【請求項16】
前記第１の表面の上方から前記第２の表面に向かって延在する第３の導電性プラグであって、前記単位領域に配置され、前記第１の電極構造に隣接し、前記第３の導電性プラグの最上表面と、前記第１の導電性プラグまたは前記第２の導電性プラグの最上表面とが、ほぼ同じ水平レベルである、第３の導電性プラグをさらに含む、
請求項１５に記載の半導体構造。
請求項１５に記載の半導体構造。
【請求項17】
前記第１の表面の上方から前記第２の表面に向かって延在する第４の導電性プラグであって、前記端子領域に配置され、前記第２の容量性電極に隣接し、前記第２の容量性電極が、前記第２の導電性プラグおよび前記第４の導電性プラグの上方に設けられた金属配線層を介して前記第４の導電性プラグと電気的に接続される、第４の導電性プラグをさらに含む、
請求項１５に記載の半導体構造。
請求項１５に記載の半導体構造。
【請求項18】
半導体構造を製造するための方法であって、
基板内に第１のトレンチおよび第２のトレンチを形成するステップであって、前記基板が、前記基板の上面視において互いに隣接する単位領域および端子領域を含む、ステップと、
前記基板上に、前記第１のトレンチおよび前記第２のトレンチの下にある第１の誘電体層を形成するステップと、
前記第１の誘電体層上に第１の電極材料層を形成するステップであって、前記第１の電極材料層が、前記第１のトレンチおよび前記第２のトレンチ内に配置され、前記基板の最上表面を覆う、ステップと、
前記単位領域内にある前記基板の前記最上表面上の前記第１の電極材料層の少なくとも一部を除去するために、前記第１の電極材料層に対して第１のエッチングを行うステップであって、前記第１のエッチングが行われた後の前記第１の電極材料層が、前記第１のトレンチ内の第１の部分と、前記第２のトレンチ内の第２の部分と、前記基板の前記最上表面上にあり、前記第２の部分に接続された第３の部分と、を含み、前記第３の部分が、容量性構造のキャパシタンスを画定する第１の容量性電極および第２の容量性電極を含む、ステップと、
前記単位領域内の前記基板内にボディドープ領域を形成し、前記ボディドープ領域上にソースドープ領域を形成するステップと、を含む方法。
基板内に第１のトレンチおよび第２のトレンチを形成するステップであって、前記基板が、前記基板の上面視において互いに隣接する単位領域および端子領域を含む、ステップと、
前記基板上に、前記第１のトレンチおよび前記第２のトレンチの下にある第１の誘電体層を形成するステップと、
前記第１の誘電体層上に第１の電極材料層を形成するステップであって、前記第１の電極材料層が、前記第１のトレンチおよび前記第２のトレンチ内に配置され、前記基板の最上表面を覆う、ステップと、
前記単位領域内にある前記基板の前記最上表面上の前記第１の電極材料層の少なくとも一部を除去するために、前記第１の電極材料層に対して第１のエッチングを行うステップであって、前記第１のエッチングが行われた後の前記第１の電極材料層が、前記第１のトレンチ内の第１の部分と、前記第２のトレンチ内の第２の部分と、前記基板の前記最上表面上にあり、前記第２の部分に接続された第３の部分と、を含み、前記第３の部分が、容量性構造のキャパシタンスを画定する第１の容量性電極および第２の容量性電極を含む、ステップと、
前記単位領域内の前記基板内にボディドープ領域を形成し、前記ボディドープ領域上にソースドープ領域を形成するステップと、を含む方法。
【請求項19】
前記第１のトレンチおよび前記第２のトレンチが前記単位領域内に配置され、前記第２のトレンチが前記端子領域に隣接し、前記第１のトレンチが前記第２のトレンチよりも前記端子領域から離れている、請求項１８に記載の方法。
【請求項20】
前記第１の部分および前記第２の部分が前記単位領域内に配置され、前記第３の部分が前記端子領域内に配置される、請求項１８に記載の方法。
【請求項21】
前記第１の部分が前記第１のトレンチの底部を覆い、前記第２の部分が前記第２のトレンチの底部を覆い、前記第２のトレンチの第１の側壁に隣接し、前記第１のエッチングが前記第２のトレンチの第２の側壁を露出させ、前記第２の側壁が前記第１の側壁の反対側にある、請求項１８に記載の方法。
【請求項22】
前記第１のトレンチおよび前記第２のトレンチ内の前記第１の部分および前記第２の部分の上方にある前記第１の誘電体層の一部を除去するために、ならびに、前記基板の最上表面上にあって、前記第３の部分によって覆われていない前記第１の誘電体層の一部を除去するために、前記第１の誘電体層に対して第２のエッチングを行うステップと、
前記第１の容量性電極および前記第２の容量性電極を形成するために、前記第３の部分に対して第３のエッチングを行うステップと、
前記基板および前記第１の電極材料層上に第２の誘電体層をコンフォーマルに形成するステップと、
前記第１のトレンチおよび前記第２のトレンチ内の前記第２の誘電体層の底部の厚さを増加させるステップと、
前記第１のトレンチおよび前記第２のトレンチ内に第２の電極材料層を形成するステップと、
をさらに含む、請求項１８に記載の方法。
前記第１の容量性電極および前記第２の容量性電極を形成するために、前記第３の部分に対して第３のエッチングを行うステップと、
前記基板および前記第１の電極材料層上に第２の誘電体層をコンフォーマルに形成するステップと、
前記第１のトレンチおよび前記第２のトレンチ内の前記第２の誘電体層の底部の厚さを増加させるステップと、
前記第１のトレンチおよび前記第２のトレンチ内に第２の電極材料層を形成するステップと、
をさらに含む、請求項１８に記載の方法。
【請求項23】
前記第３の部分の上方に導電性材料層を形成するステップであって、前記導電性材料層および前記第２の電極材料層が同時に形成される、ステップをさらに含む、
請求項２２に記載の方法。
請求項２２に記載の方法。
【請求項24】
前記第１のエッチングが行われた後に、前記基板内に前記第１のトレンチに近接する第３のトレンチを形成するステップであって、前記第３のトレンチの深さが、前記第１のトレンチまたは前記第２のトレンチの深さよりも小さい、ステップと、
前記第３のトレンチ内に第３の電極材料層を形成するステップと、
をさらに含む、請求項１８に記載の方法。
前記第３のトレンチ内に第３の電極材料層を形成するステップと、
をさらに含む、請求項１８に記載の方法。
【請求項25】
前記第１の部分、前記第２の部分、前記第１の容量性電極および前記第２の容量性電極のパターンが、同じフォトマスクの使用によって画定される、請求項２４に記載の方法。
【請求項26】
前記第３の部分の上方に導電性材料層を形成するステップであって、前記導電性材料層と前記第３の電極材料層とが同時に形成される、ステップをさらに含む、
請求項２４に記載の方法。
請求項２４に記載の方法。
【請求項27】
前記ボディドープ領域および前記ソースドープ領域を形成した後に、前記基板の一部、前記第１の容量性電極の一部、および前記第２の容量性電極の一部を除去するために、第４のエッチングを行うステップと、
前記第４のエッチングが行われた後に、前記基板、前記第１の容量性電極および前記第２の容量性電極にそれぞれ接触する導電性プラグを形成するステップと、
をさらに含む、請求項１８に記載の方法。
前記第４のエッチングが行われた後に、前記基板、前記第１の容量性電極および前記第２の容量性電極にそれぞれ接触する導電性プラグを形成するステップと、
をさらに含む、請求項１８に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
[0001]関連出願の相互参照
本特許出願は、２０２３年４月２１日に出願された「半導体構造およびその製造方法」という名称の中国出願第２０２３１０４４０１３０．６号の優先権を主張し、その全体が複写されたかのように、参照により本明細書に組み込まれる。
本特許出願は、２０２３年４月２１日に出願された「半導体構造およびその製造方法」という名称の中国出願第２０２３１０４４０１３０．６号の優先権を主張し、その全体が複写されたかのように、参照により本明細書に組み込まれる。
【0002】
[0002]本開示は、半導体の分野に関し、より詳細には、半導体構造およびその製造方法に関する。特定の実施形態は、ＲＣ（抵抗－キャパシタ）スナバを有する縦型パワー半導体構造に関する。
【背景技術】
【0003】
[0003]スナバ回路（または単にスナバ）は、誘導性負荷を有する電気システムで頻繁に使用される。電気システムでは、負荷を流れる電流の突然の遮断は、電流スイッチングデバイス（またはスイッチングデバイス）の両端の電圧の急激な増加を引き起こす。結果として生じる電流過渡は、他の回路における電磁干渉（ＥＭＩ）の原因となり得る。さらに、スイッチングデバイスの両端に発生する電圧が、スイッチングデバイスが許容できる電圧を超える場合、スイッチングデバイスが損傷または破壊される可能性がある。スナバは、短時間の間、スイッチングデバイスの周りに代替的な電流経路を提供し、誘導性構成要素が安全に放電することを可能にする。
【0004】
[0004]ＲＣ（抵抗－キャパシタ）スナバは、スイッチング回路の基本的な構成要素である。これらは一般に、ＥＭＩ（電磁干渉）およびスイッチング中に発生する過剰なピーク電圧のストレスを制御するために使用される。例えば、ＲＣスナバは、様々な同期電圧変換器およびレギュレータにおける標準的な設計要素である。単純なＲＣスナバは、キャパシタ（Ｃ）と直列に接続された抵抗器（Ｒ）を使用する。直流（ＤＣ）または交流（ＡＣ）を使用して誘導性負荷をオンおよびオフに切り替えるとき、適切に設計されたＲＣスナバを使用してスイッチングデバイスの両端のピーク電圧を制限することができる。キャパシタの両端の電圧はすぐには変化せず、したがって、低減された過渡電流が短期間キャパシタを通って流れ、したがって、スイッチングデバイスがオンになったときにスイッチングデバイスの両端の電圧をよりゆっくりと増加させることができる。
【0005】
[0005]ＲＣスナバは外部部品であり、同じＰＣＢ（プリント回路基板）の隣接領域にスイッチングデバイスと共に配置される。したがって、追加のチップ表面積を占有する必要があり、デバイスの総表面積の増加および総プロセスコストの増加をもたらし、デバイスの小型化における技術的なボトルネックとなる。
【発明の概要】
【0006】
[0006]技術的利点は、一般に、半導体構造およびその製造方法を説明する本開示の実施形態によって達成される。
【0007】
[0007]本開示の一態様によれば、半導体構造が提供され、半導体構造は、互いに対向する第１の表面および第２の表面を含む基板であって、基板を上面視したときに互いに隣接する単位領域および端子領域を含む基板と、基板内にあり、第１の表面から第２の表面に向かって延在し、単位領域内に配置された第１の電極構造と、基板内にあり、第１の表面から第２の表面に向かって延在し、単位領域内に配置され、端子領域に隣接する第１のトレンチ構造であって、第１の表面に延在する第１の半導体材料層を含む、第１のトレンチ構造と、基板の第１の表面上にあり、端子領域に配置され、第１のトレンチ構造に隣接する容量性構造であって、第１の半導体材料層と同じ材料を有し、第１の容量性電極および第２の容量性電極を含み、第１の容量性電極が第１の半導体材料層に接続される、容量性構造と、を含む。
【0008】
[0008]本開示の別の態様によれば、半導体構造を製造するための方法が提供される。本方法は、基板内に第１のトレンチおよび第２のトレンチを形成するステップであって、基板が、基板の上面視で互いに隣接する単位領域および端子領域を含む、ステップと、基板上に、第１のトレンチおよび第２のトレンチの下にある第１の誘電体層を形成するステップと、第１の誘電体層上に第１の電極材料層を形成するステップであって、第１の電極材料層が、第１のトレンチおよび第２のトレンチ内に配置され、基板の最上表面を覆う、ステップと、単位領域内にある基板の最上表面上の第１の電極材料層の少なくとも一部を除去するために、第１の電極材料層に対して第１のエッチングを行うステップであって、第１のエッチングが行われた後の第１の電極材料層が、第１のトレンチ内の第１の部分と、第２のトレンチ内の第２の部分と、基板の最上表面上にあり、第２の部分に接続された第３の部分と、を含み、第３の部分が、容量性構造のキャパシタンスを画定する第１の容量性電極および第２の容量性電極を含む、ステップと、単位領域内の基板内にボディドープ領域と、ボディドープ領域上にソースドープ領域と、を形成するステップと、を含む。
【0009】
[0009]本開示の実施形態の態様は、添付の図面と共に読むと、以下の詳細な説明からよりよく理解され得る。様々な構造は縮尺通りに描かれていない場合があることに留意されたい。実際、様々な構造の寸法は、説明を明確にするために任意に拡大または縮小することができる。
【0010】
[0010]本開示の技術的解決策および有益な効果は、添付の図面と併せて本開示の実施形態の詳細な説明を通じて明らかになるであろう。
【図面の簡単な説明】
【0011】
【図1】本開示の実施形態による例示的な縦型パワー半導体デバイスの断面図である。
【図2】本開示の実施形態による例示的な縦型パワー半導体デバイスの上面図である。
【図3】本開示の実施形態による例示的な縦型パワー半導体デバイスの別の上面図である。
【図4】本開示の実施形態による縦型パワー半導体デバイスの製造方法における１つまたは複数の段階の一例を示す図である。
【図5】本開示の実施形態による縦型パワー半導体デバイスの製造方法における１つまたは複数の段階の一例を示す図である。
【図6】本開示の実施形態による縦型パワー半導体デバイスの製造方法における１つまたは複数の段階の一例を示す図である。
【図7】本開示の実施形態による縦型パワー半導体デバイスの製造方法における１つまたは複数の段階の一例を示す図である。
【図8】本開示の実施形態による縦型パワー半導体デバイスの製造方法における１つまたは複数の段階の一例を示す図である。
【図9】本開示の実施形態による縦型パワー半導体デバイスの製造方法における１つまたは複数の段階の一例を示す図である。
【図10】本開示の実施形態による縦型パワー半導体デバイスの製造方法における１つまたは複数の段階の一例を示す図である。
【図11】本開示の実施形態による縦型パワー半導体デバイスの製造方法における１つまたは複数の段階の一例を示す図である。
【図12】本開示の実施形態による縦型パワー半導体デバイスの製造方法における１つまたは複数の段階の一例を示す図である。
【図13】本開示の実施形態による縦型パワー半導体デバイスの製造方法における１つまたは複数の段階の一例を示す図である。
【図14】本開示の実施形態による縦型パワー半導体デバイスの製造方法における１つまたは複数の段階の一例を示す図である。
【図15】本開示の実施形態による縦型パワー半導体デバイスの製造方法における１つまたは複数の段階の一例を示す図である。
【図16】本開示の実施形態による縦型パワー半導体デバイスの製造方法における１つまたは複数の段階の一例を示す図である。
【図17】本開示の実施形態による縦型パワー半導体デバイスの製造方法における１つまたは複数の段階の一例を示す図である。
【図18】本開示の実施形態による製造方法における例示的な縦型パワー半導体デバイスの断面図である。
【図19】本開示の実施形態による縦型パワー半導体デバイスの製造方法における１つまたは複数の段階の別の例を示す図である。
【図20】本開示の実施形態による縦型パワー半導体デバイスの製造方法における１つまたは複数の段階の別の例を示す図である。
【図21】本開示の実施形態による縦型パワー半導体デバイスの製造方法における１つまたは複数の段階の別の例を示す図である。
【図22】本開示の実施形態による縦型パワー半導体デバイスの製造方法における１つまたは複数の段階の別の例を示す図である。
【図23】本開示の実施形態による製造方法における例示的な縦型パワー半導体デバイスの断面図である。
【図24】本開示の実施形態による製造方法における例示的な縦型パワー半導体デバイスの断面図である。
【図25】本開示の実施形態による製造方法における例示的な縦型パワー半導体デバイスの断面図である。
【発明を実施するための形態】
【0012】
[0019]同一または類似の構成要素には、図面および詳細な説明において同一の符号が付されている。本開示の実施形態は、添付の図面と併せて以下の詳細な説明から容易に理解されるであろう。
【0013】
[0020]本開示の実施形態の作製および使用について以下に詳細に説明する。しかしながら、本明細書に開示する概念は、多種多様な特定の状況で具現化することができ、本明細書で説明される特定の実施形態は単なる例示であり、特許請求の範囲を限定する役割を果たすものではないことを理解されたい。さらに、添付の特許請求の範囲によって定義される本開示の精神および範囲から逸脱することなく、本明細書において様々な変更、置換および変更を行うことができることを理解されたい。
【0014】
[0021]以下の開示は、本開示の異なる特徴を実施するための様々な異なる実施形態または例を提供する。構成要素および構成の具体的な実施形態を以下に説明する。確かに、これらは例にすぎず、限定することを意図するものではない。本開示では、第２の特徴の上または上に第１の特徴を形成することへの言及は、第１の特徴および第２の特徴が直接接触して形成される実施形態を含むことができ、第１の特徴と第２の特徴とが直接接触しないように、第１の特徴と第２の特徴との間に追加の特徴が形成される実施形態も含むことができる。さらに、本開示は、様々な実施形態において参照符号および／または文字を繰り返すことができる。そのような繰り返しは、単純化および明確化のためのものであり、それ自体は、説明した様々な実施形態および／または構成の間の関係を示すものではない。
【0015】
[0022]以下、本開示の実施形態について詳細に説明する。しかしながら、本開示は、多種多様な特定の状況で具体化することができる適用可能な概念を提供することを理解されたい。本明細書で説明される特定の実施形態は例示にすぎず、本開示の範囲を限定するものではない。
【0016】
[0023]本開示の実施形態は、半導体構造およびその製造方法を提供する。一般的な半導体パワーデバイスと比較して、本開示の実施形態の半導体パワーデバイスは、電極構造の同じステップで形成されたＲＣスナバ構造を有する。本開示の実施形態の半導体構造の製造方法は、ＲＣスナバのプロセスを半導体製造のフロントエンドプロセスに統合する。ＲＣスナバおよびトランジスタチップを別々に製造し、ＲＣスナバおよびトランジスタチップを同じＰＣＢ内に互いに隣接して配置する方法と比較して、実施形態の半導体構造製造方法は、総デバイス表面積および総プロセスコストを低減することができる。
【0017】
[0024]図１は、本開示の特定の実施形態による縦型パワー半導体構造１の断面図である。縦型パワー半導体構造１は、様々な種類の半導体パワーデバイスを含んでもよく、様々な技術によって製造されてもよい。例えば、縦型パワー半導体構造１は、パワー金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、二重拡散ＭＯＳＦＥＴ（ＤＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、または接合ゲート電界効果トランジスタ（ＪＦＥＴ）を含んでもよい。具体的には、縦型パワー半導体構造１は、縦型の電流伝導経路を有してもよい。例えば、縦型パワー半導体構造１の電流は、縦型パワー半導体構造１の活性表面に対して垂直な方向に流れてもよい。一例では、縦型パワー半導体構造１の電流は、縦型パワー半導体構造１を通って垂直に伝導されてもよい。なお、図１の縦型パワー半導体構造１は、単位領域Ｒ１に形成されたスプリットゲート型の縦型パワー半導体デバイスを含んでいるが、これは一例であり、本開示の適用を限定するものではない。
【0018】
[0025]いくつかの実施形態では、縦型パワー半導体構造１は、半導体材料層１２、電極構造５０（電極材料層１６１、誘電体層２０および電極材料層１７１を含む）、トレンチ構造６０（電極材料層１７２、誘電体層２０、電極材料層１６２を含む）、キャパシタ構造（容量性電極１６３、１６４を含む）を含んでもよい。
【0019】
[0026]半導体材料層１２は、例えば、Ｎ型またはＰ型の単結晶シリコン材料、エピタキシャルシリコン材料、炭化シリコン（ＳｉＣ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、窒化ガリウム（ＧａＮ）、砒化ガリウム（ＧａＡｓ）、砒化ガリウムリン（ＧａＡｓＰ）、または他の半導体材料を含んでもよい。いくつかの実施形態では、半導体材料層１２は、第１のタイプの低濃度ドープ領域２５のエピタキシャルシリコン材料を有する。説明の便宜上、以下の説明では、第１のタイプの一例としてＮタイプを用いる。しかしながら、本開示はこれに限定されず、縦型パワー半導体構造１の導電型に応じて、半導体材料層１２にＮ型（第１のタイプ）やＰ型（第２のタイプ）を用いてもよい。
【0020】
[0027]半導体材料層１２は、表面１２Ａと、表面１２Ａの反対側の表面１２Ｂと、を有してもよい。いくつかの実施形態では、表面１２Ａおよび表面１２Ｂは、ドレインコンタクト領域１１の反対側に位置してもよい。いくつかの実施形態では、表面１２Ａおよび表面１２Ｂは水平面であってもよい。説明の便宜上、表面１２Ａおよび表面１２Ｂに垂直な方向を鉛直方向とし、鉛直方向に垂直な方向を水平方向とする。いくつかの実施形態では、表面１２Ａは、半導体材料層１２の活性表面であってもよい。半導体材料層１２は、基板とも称され得る。
【0021】
[0028]いくつかの実施形態では、互いに隣接する単位領域Ｒ１および端子領域Ｒ２は、半導体材料層１２に対して画定されてもよい。単位領域Ｒ１は、上述の縦型パワー半導体デバイスなどの能動部品を収容するために使用されてもよい。端子領域Ｒ２は、受動部品および／または回路端子を収容するために使用することができる。すなわち、後のステップで単位領域Ｒ１に能動部品を形成し、後のステップで端子領域Ｒ２に受動部品および／または回路端子を形成してもよい。いくつかの実施形態では、端子領域Ｒ２は、（詳しくは後述する図２に示すように）単位領域Ｒ１の片側に隣接してもよい。いくつかの実施形態では、端子領域Ｒ２は、（詳しくは後述する図３に示すように）単位領域Ｒ１を取り囲む。
【0022】
[0029]電極構造５０は、半導体材料層１２内に位置し、半導体材料層１２の表面１２Ａから表面１２Ｂに向かって延在する。いくつかの実施形態では、電極構造５０は、スプリットゲート縦型パワー半導体デバイスの電極構造であってもよく、単位領域Ｒ１内に配置される。図１に示す実施形態では、スプリットゲート構造としても知られる電極構造５０は、表面１２Ａに近い電極材料層１７１と、電極材料層１７１の下に位置する電極材料層１６１と、電極材料層１７１および電極材料層１６１を取り囲む誘電体層２０と、を含む。誘電体層２０は、半導体材料層１２、電極材料層１６１および電極材料層１７１を電気的に分離するために用いられる。言い換えれば、誘電体層２０は、半導体材料層１２と電極材料層１６１との間、半導体材料層１２と電極材料層１７１との間、および、電極材料層１６１と電極材料層１７１との間に位置している。スプリットゲート縦型パワー半導体デバイスの実施形態では、電極材料層１７１はゲート電極として機能することができるため、ゲート電極層と呼ぶことができ、電極材料層１６１はシールド電極として機能することができ、シールド電極層と呼ぶことができる。縦型パワー半導体構造１は、複数の電極構造５０、例えば、図１に示すように互いに隣接する２つの電極構造５０を含むことができる。
【0023】
[0030]トレンチ構造６０は、半導体材料層１２内に位置し、半導体材料層１２の表面１２Ａから表面１２Ｂまで延在している。いくつかの実施形態では、トレンチ構造６０は、単位領域Ｒ１内に配置され、端子領域Ｒ２に隣接してもよい。トレンチ構造６０は、電極構造５０と同じステップで形成されてもよいので（関連するステップについては、関連する図面を参照して詳細に後述する）、電極構造５０と同様の構成／形状を有してもよい。ただし、トレンチ構造６０はゲート電極を分断する機能を有さないため、トレンチ構造６０は電極構造とはみなされない。
【0024】
[0031]図１に示す縦型パワー半導体構造１を例にとると、トレンチ構造６０は、表面１２Ａに近い電極材料層１７２と、電極材料層１７２の下から表面１２Ａまで延在する電極材料層１６２と、電極材料層１７２および電極材料層１６２を取り囲む誘電体層２０と、を含む。電極材料層１６２は、電極材料層１７２の下方に位置する第１の部分１６２ａと、第１の部分１６２ａに接続され、電極材料層１７２の辺に沿って位置する第２の部分１６２ｂと、を有する。トレンチ構造６０と電極構造５０とが同じ幅を有する場合、電極材料層１７１の幅は、電極材料層１７２の幅よりも大きい。いくつかの実施形態では、第１の部分１６２ａは対向する側壁６０１および６０２を有し、第２の部分１６２ｂは対向する側壁６０３および６０４を有し、側壁６０１および６０３は連続した側壁である。いくつかの実施形態では、第１の部分１６２ａは、第２の部分１６２ｂに接続された上側表面６０５を有する。いくつかの実施形態では、側壁６０４は、第１の部分１６２ａの上側表面６０５で終端する。いくつかの実施形態では、側壁６０４および側壁６０２は不連続な側壁である。いくつかの実施形態では、第１の部分１６２ａの上側表面６０５および電極材料層１６１の上側表面は、ほぼ同じ水平レベルにある。いくつかの実施形態では、電極材料層１６２の第１の部分１６２ａの幅は電極材料層１６１の幅にほぼ等しく、第１の部分１６２ａの幅は第２の部分１６２ｂの幅よりも大きい。
【0025】
[0032]このように、トレンチ構造６０および電極構造５０を同一ステップで形成してもよい。したがって、電極構造５０の底部およびトレンチ構造６０の底部は、ほぼ同じ水平レベルに位置することができる。いくつかの実施形態では、電極材料層１７１の底部および電極材料層１７２の底部は、ほぼ同じ水平レベルに位置してもよい。いくつかの実施形態では、電極材料層１７１は、金属材料またはゲート電極に適した他の材料など、電極材料層１７２の材料と同じ材料を有する。いくつかの実施形態では、電極材料層１６１の底部および電極材料層１６２の底部は、ほぼ同じ水平レベルに位置してもよい。いくつかの実施形態では、電極材料層１６２は、ポリシリコン材料またはシールド電極に適した他の材料など、電極材料層１６１と同じ材料を有する。
【0026】
[0033]容量性構造は、容量性電極１６３、１６４を含む。キャパシタ構造は、端子領域Ｒ２における半導体材料層１２の表面１２Ａ上に配置され、トレンチ構造６０に隣接する。図１に示す実施形態では、容量性電極１６３は、電極材料層１６２の第２の部分１６２ｂに接続されている。容量性電極１６３および１６４は、同じステップで形成されてもよく、表面１２Ａにおける容量性電極１６３の厚さは、表面１２Ａにおける容量性電極１６４の厚さとほぼ同じである。いくつかの実施形態では、容量性電極１６３の最上表面は、容量性電極１６４の最上表面と同一平面上にあってもよい。いくつかの実施形態では、表面１２Ａにおける容量性電極１６３の底表面は、表面１２Ａにおける容量性電極１６４の底表面と同一平面上にあってもよい。いくつかの実施形態では、容量性電極１６３および１６４は、電極材料層１６１および１６２と同じステップで形成されてもよい。したがって、容量性電極１６３、１６４は、電極材料層１６１、１６２と同じ材料を有してもよい。
【0027】
[0034]縦型パワー半導体構造１はまた、半導体材料層１２内に位置し、表面１２Ａから表面１２Ｂに向かって延在するトレンチ構造７０を含む。トレンチ構造７０は、端子領域Ｒ２に配置され、ＥＱＲ（等電位リング）として機能してもよい。いくつかの実施形態では、トレンチ構造７０は、電極材料層１６５と、電極材料層１６５を取り囲む誘電体層２０と、を含むことができる。トレンチ構造７０は、電極構造５０およびトレンチ構造６０と同じステップで形成されてもよい。具体的には、電極材料層１６５は、電極材料層１６１、１６２および容量性電極１６３、１６４と同じステップで形成され得る。したがって、電極材料層１６５は、電極材料層１６１、１６２または容量性電極１６３、１６４と同じ材料を有してもよい。いくつかの実施形態では、電極材料層１６５は表面１２Ａまで延在してもよく、電極材料層１６５は容量性電極１６４に接続されてもよい。
【0028】
[0035]低濃度ドープ領域２５に加えて、縦型パワー半導体構造１はまた、複数のドープ領域１３、１４１、１４２、１５１、１５２、および複数の導電性プラグ（導電性プラグ３１１、３１２、３１３、３１４など、以下、まとめて導電性プラグ３１と呼ぶ）を有してもよい。
【0029】
[0036]ドープ領域１３は、縦型パワー半導体構造１のボディドープ領域（以下、ボディドープ領域１３と総称する）として機能する。ボディドープ領域１３は、電極構造５０に隣接する、単位領域Ｒ１内にある半導体材料層１２内に位置し、ボディドープ領域１３は表面１２Ａに近い。いくつかの実施形態では、ボディドープ領域１３は、隣接する電極構造５０の間、および電極構造５０とトレンチ構造６０との間に位置してもよい。いくつかの実施形態では、ボディドープ領域１３は、低濃度ドープ領域２５の上方に位置し、低濃度ドープ領域２５に隣接してもよい。ボディドープ領域１３は、低濃度ドープ領域２５とは異なる導電型、例えばＰ型を有する。ボディドープ領域１３の深さは、電極構造５０の深さよりも小さくてもよい。
【0030】
[0037]ドープ領域１４１は、スプリットゲート縦型パワー半導体デバイスのソース（以下、一般にソースドープ領域１４１と呼ぶ）として機能し、ボディドープ領域１３内で半導体材料層１２の表面１２Ａに近接して位置する。ソースドープ領域１４１の深さは、ボディドープ領域１３の深さよりも小さくてもよく、ソースドープ領域１４１の導電型は、Ｎ型などのボディドープ領域１３の導電型とは異なる。いくつかの実施形態では、ソースドープ領域１４１は、半導体材料層１２の表面１２Ａに隣接することができる。いくつかの実施形態では、ソースドープ領域１４１のドーピング濃度は、ボディドープ領域１３のドーピング濃度よりも高くてもよい。いくつかの実施形態では、電極構造５０は、ソースドープ領域１４１を通って垂直方向に延在する。いくつかの実施形態では、ソースドープ領域１４１は、図１に示すように隣接する電極構造５０の間に位置することができる。
【0031】
[0038]ドープ領域１４２は、端子領域Ｒ２の低濃度ドープ領域２５に位置し、半導体材料層１２の表面１２Ａに近接している。ドープ領域１４２の深さは、ソースドープ領域１４１の深さとほぼ同じであってもよく、ソースドープ領域１４１と同じ導電型、例えばＮ型を有する。ドープ領域１４２の主な機能は、空乏領域の膨張を制限し、外部の自由電荷またはイオンがデバイスの活性領域に入るのを阻止し、通常の電気的挙動が影響を受けるのを回避することである。いくつかの実施形態では、ドープ領域１４２は、半導体材料層１２の表面１２Ａに隣接することができる。いくつかの実施形態では、導電性プラグ３１２はドープ領域１４２を通過する。いくつかの実施形態では、ドープ領域１４２は、図１に示すようにトレンチ構造７０に隣接する。
【0032】
[0039]ドープ領域１５１は、ボディドープ領域１３内に位置し、ボディドープ領域１３内の高濃度ドープ領域（以下、高濃度ドープ領域１５１と総称する）として機能する。高濃度ドープ領域１５１は、Ｐ型など、ボディドープ領域１３と同じ導電型を有する。いくつかの実施形態では、高濃度ドープ領域１５１のドーピング濃度は、ソースドープ領域１４１のドーピング濃度よりも低く、ボディドープ領域１３のドーピング濃度よりも高くてもよい。いくつかの実施形態では、高濃度ドープ領域１５１は、ボディドープ領域１３内に位置し、低濃度ドープ領域２５から分離されてもよい。いくつかの実施形態では、高濃度ドープ領域１５１は、ソースドープ領域１４１から分離されてもよい。いくつかの実施形態では、高濃度ドープ領域１５１は、隣接する電極構造５０の間、および電極構造５０とトレンチ構造６０との間に配置されてもよい。高濃度ドープ領域１５１は、ボディドープ領域１３の一部を通って電極構造５０およびトレンチ構造６０から分離されてもよい。言い換えれば、ボディドープ領域１３の一部は高濃度ドープ領域１５１と電極構造５０との間に位置してもよく、ボディドープ領域１３の別の部分は高濃度ドープ領域１５１とトレンチ構造６０との間に位置してもよい。高濃度ドープ領域１５１は、オーミックコンタクト抵抗を低減するために、ボディドープ領域１３内に配置された導電性プラグ３１１の底部を囲むことができる。
【0033】
[0040]ドープ領域１５２（以下、高濃度ドープ領域１５２と総称する）は、端子領域Ｒ２の低濃度ドープ領域２５内の高濃度ドープ領域に位置する。高濃度ドープ領域１５２は、Ｐ型などの高濃度ドープ領域１５１と同じ導電型を有する。いくつかの実施形態では、高濃度ドープ領域１５２のドーピング濃度は、ソースドープ領域１４１のドーピング濃度よりも低く、ボディドープ領域１３のドーピング濃度よりも高い。いくつかの実施形態では、高濃度ドープ領域１５２は、ドープ領域１４２の下に位置し、ドープ領域１４２から分離される。いくつかの実施形態では、高濃度ドープ領域１５１は、ソースドープ領域１４１から分離される。いくつかの実施形態では、高濃度ドープ領域１５２はトレンチ構造７０に近い。高濃度ドープ領域１５２は、低濃度ドープ領域２５の一部を介してトレンチ構造７０から分離されてもよい。高濃度ドープ領域１５１は、オーミックコンタクト抵抗を低減するために、低濃度ドープ領域２５に配置された導電性プラグ３１２の底部を囲むことができる。
【0034】
[0041]導電性プラグ３１は、半導体材料層１２の表面１２Ａの上方から表面１２Ｂに向かって垂直方向に延びており、キャパシタ構造の高濃度ドープ領域１５１、１５２および容量性電極１６３、１６４に接続されている。導電性プラグ３１１は、隣り合う電極構造５０の間、および、電極構造５０とトレンチ構造６０との間の単位領域Ｒ１に設けられる。導電性プラグ３１１は、スプリットゲート縦型パワー半導体デバイスのソース電極に電気的に接続されてもよい。導電性プラグ３１２は、端子領域Ｒ２に配置されてもよい。いくつかの実施形態では、導電性プラグ３１２は、トレンチ構造７０に隣接して配置されてもよい。導電性プラグ３１２は、スプリットゲート縦型パワー半導体デバイスの利得に電気的に接続されてもよい。導電性プラグ３１３および３１４は、キャパシタ構造上に位置し、それぞれ容量性電極１６３および１６４に接続される。いくつかの実施形態では、導電性プラグ３１３は容量性電極１６３に接続され、導電性プラグ３１４は容量性電極１６４に接続される。導電性プラグ３１を同じステップで形成することができるので、導電性プラグ３１１、３１２、３１３、３１４の最上表面は、ほぼ同じ水平レベルに位置することができる。
【0035】
[0042]縦型パワー半導体デバイス１は、ドレインコンタクト領域１１と、層間誘電体層１８と、金属層３２と、を含んでもよい。
【0036】
[0043]ドレインコンタクト領域１１は、ドレイン金属層（図示していないが、ドレインコンタクト領域１１と接触する表面１１Ｂ上に、ドレイン機能の金属層として形成されてもよい）と接触する表面１２Ｂ上に位置する。ドレインコンタクト領域１１は、低濃度ドープ領域２５と同じ導電型のドーピングを有する。ドレインコンタクト領域１１は、シリコンウェハまたは他の半導体材料の基板に近い上側表面に配置されてもよい。いくつかの実施形態では、ドレインコンタクト領域１１は、シリコンウェハまたは基板の一部であってもよい。ドレインコンタクト領域１１の材料は、例えば、単結晶シリコン材料、エピタキシャルシリコン材料、炭化シリコン（ＳｉＣ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、窒化ガリウム（ＧａＮ）、砒化ガリウム（ＧａＡｓ）、砒化ガリウムリン（ＧａＡｓＰ）、または、他の半導体材料であってもよい。いくつかの実施形態では、ドレインコンタクト領域１１のドーピング濃度は、低濃度ドープ領域２５のドーピング濃度よりも高くてもよい。
【0037】
[0044]層間誘電体層１８は、半導体材料層１２の表面１２Ａ上に位置し、層間誘電体層１８中の金属層３２と半導体材料層１２とを離間している。いくつかの実施形態では、導電性プラグ３１は層間誘電体層１８を貫通する。いくつかの実施形態では、金属層３２は、実際の動作要件に従って電気経路を調整するために使用され、異なる導電性プラグ３１に接続された複数の金属配線を含むパターン化金属配線層であってもよい。いくつかの実施形態では、金属層３２は、相互接続構造の第１の金属層（Ｍ１）であってもよい。いくつかの実施形態では、金属層３２は、電極キャパシタンス１６３およびスプリットゲート縦型パワー半導体デバイスのソースが等しい電位を有するように、導電性プラグ３１１および３１３を接続する金属配線３２１を含むことができる。いくつかの実施形態では、金属層３２は、電極キャパシタンス１６４およびスプリットゲート縦型パワー半導体デバイスのドレインが同じ電位を有するように、導電性プラグ３１２および３１４を接続する金属配線３２２を含む。
【0038】
[0045]図２および図３は、それぞれ本開示の異なる実施形態による縦型パワー半導体構造２、３の上面図であり、キャパシタ構造が有することができる異なる構成を示す。図２および図３に示すキャパシタ構造の構成は、例示のみを目的としており、本開示を限定するものではないことに留意されたい。
【0039】
[0046]図２に示すように、いくつかの実施形態では、端子領域Ｒ２は、単位領域Ｒ１の片側に隣接してもよい。このため、単位領域Ｒ１における半導体パワーデバイスの片側には、キャパシタ構造が設けられている。キャパシタ構造の構成は、異なる実施方法および異なる要件に基づいて調整することができる。例えば、容量性電極１６３および１６４は、図２の上面図に示すように、互いに噛み合った電極であってもよい。容量性電極１６３は、容量性電極１６３の一端に位置する接点１６３ａを有してもよい。いくつかの実施形態では、接点１６３ａは、単位領域Ｒ１内にあり、端子領域Ｒ２に隣接するトレンチ構造６０に接続される（例えば、図１のトレンチ構造６０の第１の部分１６２ａ）。容量性電極１６４は、接点１６４ａを有してもよい。接点１６４ａは、容量性電極１６４の一端に位置し、接点１６３ａと対向して配置されている。いくつかの実施形態では、接点１６４ａは、端子領域Ｒ２においてトレンチ構造７０（例えば、図１のトレンチ構造７０の電極材料層１６５）に接続される。
【0040】
[0047]図３に示すように、いくつかの実施形態では、端子領域Ｒ２は、単位領域Ｒ１を取り囲んでもよい。したがって、キャパシタ構造は、単位領域Ｒ１を取り囲む半導体パワーデバイスとして設計されてもよい。キャパシタ構造の構成／形状は、異なる実施方法および異なる必要性に従って調整することができる。例えば、容量性電極１６３は、単位領域Ｒ１から外側に向かって延在する渦巻状の電極であってもよい。容量性電極１６４は、図３の上面図に示すように、容量性電極１６３と同様の螺旋状の構成を有していてもよく、容量性電極１６３と交互に設けられている。図３に示すような容量性電極１６３は、容量性電極１６３の一端に位置するコンタクトパッド１６３ａを有してもよい。いくつかの実施形態では、コンタクトパッド１６３ａは、端子領域Ｒ２に隣接する単位領域Ｒ１内のトレンチ構造に接続される（図３には示していないが、図１のトレンチ構造６０の第１の部分１６２ａを参照されたい）。容量性電極１６４は、コンタクトパッド１６４ａを有してもよく、コンタクトパッド１６３ａに対して容量性電極１６４の一端に位置する。いくつかの実施形態では、コンタクトパッド１６４ａは、端子領域Ｒ２においてトレンチ構造７０に接続される（図３には示していないが、図１のトレンチ構造７０の電極材料層１６５を参照されたい）。
【0041】
[0048]上述の本発明の概念により、キャパシタ構造の構成／形状は、チップ面積、静電容量、抵抗などの要件に従って調整することができる。例えば、容量性電極は、魚骨状、樹枝状、櫛歯状などであってもよい。さらに、抵抗値の算出を容易にするために、容量性電極１６３、１６４の異なる部分が異なる幅を有してもよい。図２に示すように、容量性電極１６３は、コンタクトパッド１６３ａに接続された電極バスバー１６３ｂと、電極バスバー１６３ｂに接続されたコンバイナーバス１６３ｃと、コンバイナーバス１６３ｃに接続されたフィンガ形状部分１６３ｄと、を有する。電極バスバー１６３ｂの幅は、コンバイナーバス１６３ｃの幅またはフィンガ形状部分１６３ｄの幅よりも大きい。電極バスバー１６３ｂの抵抗値が容量性電極１６３の抵抗値に占める割合が大きくなるように電極バスバー１６３ｂの幅を調整することにより、電極バスバー１６３ｂの抵抗値を用いて容量性電極１６３の抵抗値を大まかに決めることができる。
【0042】
[0049]図４～図１７は、本開示の特定の実施形態による縦型パワー半導体デバイスの製造方法における１つまたは複数の段階の一例を示す。本開示の態様のより良い理解を容易にするために、図面の少なくとも一部が簡略化されている。
【0043】
[0050]図４を参照して、当該製造方法は、ドレインコンタクト領域１１の表面１１Ａにエピタキシャル成長を行い、半導体材料層１２を形成することを含む。ドレインコンタクト領域１１は、基板またはシリコンウェハに隣接する最上表面に位置してもよく、表面１１Ａと、表面１１Ａの反対側の表面１１Ｂと、を有してもよい。いくつかの実施形態では、表面１１Ａは、基板またはシリコンウェハの最上表面である。いくつかの実施形態では、ドレインコンタクト領域１１の表面１１Ｂは、基板またはシリコンウェハ内に位置してもよい。いくつかの実施形態では、Ｎ型の電気的特性を有するイオンをエピタキシャル成長中に注入してＮ型半導体材料層１２を形成することができ、追加のイオン注入を行う必要なく低濃度ドープ領域２５を形成することができる。いくつかの実施形態では、半導体材料層１２は、表面１２Ａと、表面１２Ａの反対側の表面１２Ｂと、を有することができる。いくつかの実施形態では、表面１２Ａおよび表面１２Ｂは、ドレインコンタクト領域１１の反対側に位置してもよい。いくつかの実施形態では、表面１２Ａおよび表面１２Ｂは、水平面であってもよい。いくつかの実施形態では、表面１２Ａは、半導体材料層１２の活性表面であってもよい。いくつかの実施形態では、半導体材料層１２の表面１２Ｂは、ドレインコンタクト領域１１の表面１１Ａと接触している。
【0044】
[0051]トレンチ４１、４２、および４３は、半導体材料層１２に形成され、それぞれ表面１２Ａから表面１２Ｂに向かって延在してもよい。トレンチ４１、４２は、単位領域Ｒ１に位置しており、トレンチ４３は、端子領域Ｒ２に位置している。トレンチ４２は、端子領域Ｒ２に隣接する単位領域Ｒ１のトレンチを表す。トレンチ４１は、トレンチ４２以外の単位領域Ｒ１のトレンチを表す。単位領域Ｒ１および端子領域Ｒ２は、先に説明した図２または図３に示すように、上面視で隣り合う２つの領域であってもよい。トレンチ４１、４２、４３は、垂直側壁を有することができる。トレンチ４１、４２、４３は、円弧状の底表面を有してもよい。さらに、トレンチ４１、４２、４３はまた、円形、楕円形、長方形または多角形であってもよい。トレンチ４１、４２、４３は、フォトレジストを介して配置およびパターニングされ、次いでエッチングプロセス（プラズマドライエッチングプロセスなど）によって形成されてもよい。いくつかの実施形態では、トレンチ４２の側壁は、単位領域Ｒ１および端子領域Ｒ２の境界線と位置合わせされてもよい。いくつかの実施形態では、トレンチ４１、４２、４３の底部は、ほぼ同じ水平レベルにあってもよい。
【0045】
[0052]図５を参照して、製造方法は、半導体材料層１２上に誘電体層２１を形成することを含む。いくつかの実施形態では、誘電体層２１は、半導体材料層１２の表面１２Ａを覆い、トレンチ４１、４２、および４３の下にあってもよい。誘電体層２１は、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）または他の堆積プロセスによって形成することができる。いくつかの実施形態では、誘電体層２１は、熱酸化技術によって形成されてもよい。いくつかの実施形態では、誘電体層２１は、トレンチ４１、４２、４３の内側表面に共形的に堆積されてもよい（対向する側壁を含み、側壁間の底部に延在する）。
【0046】
[0053]図６を参照して、この製造方法は、誘電体層２１を形成した後に、電極材料層１６を形成することを含む。いくつかの実施形態では、誘電体層２１は、トレンチ４１、４２、および４３を充填し、半導体材料層１２の表面１２Ａを覆うように設けられてもよい。誘電体層２１は、トレンチ４１、４２、４３内の電極材料層１６を囲んでいてもよい。いくつかの実施形態では、電極材料層１６は、スパッタリングまたはスプレーなどの物理蒸着（ＰＶＤ）によって形成することができる。いくつかの実施形態では、電極材料層１６は、電気めっきまたはＣＶＤによって形成することができる。いくつかの実施形態では、電気めっきまたは堆積後に、電極材料層１６が平坦な最上表面を有するように、化学機械研磨（ＣＭＰ）プロセスなどの研削プロセスを電極材料層１６に対して実行することができる。いくつかの実施形態では、電極材料層１６はポリシリコンまたは導電性材料を含む。
【0047】
[0054]図７を参照して、当該製造方法は、単位領域Ｒ１における半導体材料層１２の表面１２Ａ上の電極材料層１６の少なくとも一部を除去するために、電極材料層１６に対して第１のエッチング処理を行うことを含む。いくつかの実施形態では、第１のエッチングプロセスを実行する前に、パターニングされたフォトマスクを電極材料層１６上に形成して、第１のエッチングプロセスによって除去される電極材料層１６の一部を画定してもよい。第１のエッチングステップでは、トレンチ４１内に位置する電極材料層１６の部分、トレンチ４２内に位置する電極材料層１６の部分、単位領域Ｒ１における半導体材料層１２の表面１２Ａ上の電極材料層１６の部分、および、端子領域Ｒ２における半導体材料層１２の表面１２Ａ上であってキャパシタ構造領域外にある電極材料層１６の部分を除去してもよい。第１のエッチングプロセスは、１つまたは複数のエッチングステップを含むことができ、これについては本開示では限定されないことに留意されたい。
【0048】
[0055]第１のエッチング処理後の電極材料層１６は、トレンチ４１内に位置する第１の部分１６１と、トレンチ４２内に位置する第２の部分１６２と、半導体材料層１２の表面１２Ａ上に位置し、第２の部分１６２に接続された第３の部分１６６と、トレンチ４３内に位置する第４の部分１６５と、を有する。
【0049】
[0056]第１の部分１６１は、トレンチ４１の底部に位置し、その後に形成される半導体パワーデバイスのシールド電極となる。第２の部分１６２は、トレンチ４２の底部に位置する下側部分１６２ａと、端子領域Ｒ２に隣接するトレンチ４２の側壁を覆う上側部分１６２ｂと、を有する。上側部分１６２ｂは、下側部分１６２ａ上に位置し、下側部分１６２ａの上側表面６０５に接続されている。第２の部分１６２の下側部分１６２ａおよび第１の部分１６１は、同一の第１のエッチングステップによってエッチングされるため、第１の部分１６１の上側表面６１５および第２の部分１６２の下側部分１６２ａの上側表面６０５は、ほぼ同一の水平レベルに位置してもよい。いくつかの実施形態では、第１のエッチングプロセスは、トレンチ４１内の第１の部分１６１の上側表面６１５の上に位置する誘電体層２１の一部を露出させることができる。第２の部分１６２の上側部分１６２ｂは、誘電体層２１のうちトレンチ４２内に位置し、端子領域Ｒ２に隣接する部分を覆っている。したがって、いくつかの実施形態では、トレンチ４２内の下側部分１６２ａの上側表面６０５の上方で、端子領域Ｒ２から離れたトレンチ４２の側壁上に位置する誘電体層２１の一部が露出する。
【0050】
[0057]エッチング後の電極材料層１６の第２の部分１６２は、図１を参照して上述したような構成・形状を有する。下側部分１６２ａは、対向する側壁６０１および６０２を有してもよく、上側部分１６２ｂは、対向する側壁６０３および６０４を有してもよい。いくつかの実施形態では、側壁６０１および側壁６０３は連続した側壁であってもよい。いくつかの実施形態では、上側部分１６２ｂは、下側部分１６２ａの上側表面６０５に接続されてもよい。いくつかの実施形態では、側壁６０４は、下側部分１６２ａの上側表面６０５で終端してもよい。いくつかの実施形態では、側壁６０４および側壁６０２は、不連続な側壁であってもよい。いくつかの実施形態では、第２の部分１６２の下側部分１６２ａの幅は、第１の部分１６１の幅とほぼ同じであり、下側部分１６２ａの幅は、上側部分１６２ｂの幅よりも大きい。
【0051】
[0058]第３の部分１６６は、端子領域Ｒ２およびトレンチ４２、４３の間に位置する半導体材料層１２の表面１２Ａを覆っていてもよい。第３の部分１６６は、後のステップで容量性電極１６３、１６４にパターニングされる。第４の部分１６５は、トレンチ４３内に位置している。いくつかの実施形態では、第４の部分１６５はトレンチ４３を充填してもよい。いくつかの実施形態では、第３の部分１６６は、第２の部分１６２の第４の部分１６５および上側部分１６２ｂに接続されてもよい。いくつかの実施形態では、上述のパターニングされたフォトマスクは、第１のエッチングプロセスが実行された後に除去されてもよい。いくつかの実施形態では、第３の部分１６６は、第１のエッチングプロセスが実施された後も平坦な最上表面を有してもよい。
【0052】
[0059]図８を参照して、本製造方法は、誘電体層２１に対して第２のエッチング処理を行い、トレンチ４１、４２内であって第１の部分１６１の上方であって第２の部分１６２の下側部分１６２ａの上方に位置する誘電体層２１の部分を除去し、半導体材料層１２の表面１２Ａ上であって第３の部分１６６に覆われていない誘電体層２１の部分を除去する。いくつかの実施形態では、第２のエッチングプロセスは、第１の部分１６１の上方のトレンチ４１の側壁を露出させる。いくつかの実施形態では、第２のエッチングプロセスは、下側部分１６２ａの上方にあり、端子領域Ｒ２から離れているトレンチ４２の部分側壁を露出させる。いくつかの実施形態では、第２のエッチングプロセスが実行された後に、トレンチ４３内の誘電体層２１の部分は完全に保持されてもよい。
【0053】
[0060]図９を参照して、この製造方法は、第３の部分１６６に第３のエッチング処理を施して容量性電極１６３、１６４を形成するステップを含む。容量性電極１６３、１６４の構成・形状は、要求される抵抗値や静電容量値に応じて調整すればよい。例えば、図９において破線のブロックでマークされた領域内の容量性電極１６３および１６４は、上面図において、図２または図３に示すような構成／形状を有することができる。言い換えれば、キャパシタ構造の静電容量値および抵抗値は、容量性電極１６３および１６４に基づいて定義することができ、動作電圧と共に変化しない。いくつかの実施形態では、容量性電極１６３、１６４の上側表面は、ほぼ同じ水平レベルに配置されてもよい。いくつかの実施形態では、第３のエッチングプロセスを実行する前に、容量性電極１６３、１６４に対応するパターンを有するパターン化フォトマスクを第３の部分１６６を覆うように形成することができ、第３のエッチングプロセスは、パターン化フォトマスクをマスクとして使用して実行される。いくつかの実施形態では、第３のエッチングプロセスが実行された後に、上述のパターニングされたフォトマスクが除去される。
【0054】
[0061]図１０を参照して、この製造方法は、半導体材料層１２および電極材料層１６の上に誘電体層２２をコンフォーマルに形成することを含む。いくつかの実施形態では、誘電体層２２の厚さは、誘電体層２１の厚さよりも小さい。動作電圧を考慮すると、誘電体層２１は、十分な耐電圧性を有するのに十分な厚さを有する必要があり得る。誘電体層２２は、後続のステップで形成されるゲート電極のゲート誘電体層として機能することができ、したがって、誘電体層２２は、誘電体層２１と比較してより小さい厚さを有することができる。
【0055】
[0062]図１１を参照して、製造方法は、誘電体層２２の平面部分上に誘電体層２３を形成するステップを含む。誘電体層２３は、プロセスパラメータおよび堆積のプロセス条件を制御することによって、誘電体層２２の平面部分上にのみ形成され、誘電体層２２の垂直部分上には形成されない場合がある。誘電体層２２の厚さは、後に形成されるシールド電極とゲート電極とを電気的に絶縁するほど十分に大きくなくてもよく、したがって、誘電体層２２の平坦な部分の厚さ、特にトレンチ４１、４２内の誘電体層２２の底部の厚さ、すなわち、トレンチ４１、４２内に位置する電極材料層１６の上側表面６１５、６０５上の誘電体層２２の平坦な部分の厚さを増加させるために追加のステップが必要になる場合がある。したがって、誘電体層２３は、トレンチ４１、４２内の誘電体層２２の底部（すなわち、第１の部分１６１の上側表面６１５上、および第２の部分１６２の下側部分１６２ａの上側表面６０５上）、容量性電極１６３の最上表面、容量性電極１６４の最上表面、容量性電極１６３、１６４によって露出した誘電体層２２および半導体材料層１２の表面１２Ａに形成されてもよい。いくつかの実施形態では、誘電体層２１の厚さＴ２１は、誘電体層２２および誘電体層２３の厚さの合計である厚さＴ２３よりも大きくてもよい。いくつかの実施形態では、誘電体層２３の厚さは、誘電体層２２の厚さＴ２２よりも大きくてもよい。
【0056】
[0063]いくつかの実施形態では、誘電体層２１、２２、２３は同じ誘電体材料を有することができる。図面を簡単にするために、以降の図では誘電体層２１、２２および２３の間の分割線を省略し、誘電体層２１、２２および２３をまとめて誘電体構造２０または誘電体層２０と呼ぶ。いくつかの実施形態では、トレンチ４１、４２、４３内に配置された誘電体構造２０は、トレンチ内誘電体層と呼ばれる。
【0057】
[0064]図１２を参照して、製造方法は、トレンチ４１およびトレンチ４２内に電極材料層１７を形成することを含む。電極材料層１７は、トレンチ４１内に形成された第１の部分１７１と、トレンチ４２内に形成された第２の部分１７２と、を有している。上述したように、電極材料層１６はトレンチ４１の底部にのみ位置しているため、トレンチ４１内に位置する第１の部分１７１の幅は同程度である。さらに、トレンチ４２は、第２の部分１７２に隣接する上側部分１６２ｂを有するため、第２の部分１７２の幅は、第１の部分１７１の幅よりも小さい。いくつかの実施形態では、半導体材料層１２全体を覆う電極材料層１７を電気めっきまたはＣＶＤによって形成することができ、次いでエッチングプロセスを実行してトレンチ４１および４２の外側の電極材料層１７を除去して、第１の部分１７１および第２の部分１７２を形成することができる。いくつかの実施形態では、電極材料層１７は金属を含む。いくつかの実施形態では、第１の部分１７１の上側表面は、第２の部分１７２の上側表面と同一平面上にあってもよい。いくつかの実施形態では、第１の部分１７１および第２の部分１７２はゲート電極と呼ばれてもよい。説明の便宜上、トレンチ４１内に位置する誘電体層２０と、電極材料層１６の第１の部分１６１と、電極材料層１７の第１の部分１７１と、をまとめてトレンチ構造５０と称する。トレンチ４２内の誘電体層２０、電極材料層１６の第２の部分１６２および電極材料層１７の第２の部分１７２を総称してトレンチ構造６０と呼ぶ。トレンチ４３内の誘電体層２０と電極材料層１６の第４の部分１６５とを合わせてトレンチ構造７０と称する。また、トレンチ構造５０は、半導体パワーデバイスの電極として使用されてもよく、したがって、トレンチ構造５０は、電極構造５０とも呼ばれ得る。
【0058】
[0065]図１３を参照すると、製造方法は、単位領域Ｒ１の半導体材料層１２にボディドープ領域１３を形成することを含む。ボディドープ領域１３は、表面１２Ａからの拡散またはイオン注入プロセスによって形成された第２のタイプのドープ領域であってもよい。ボディドープ領域１３の深さは、トレンチ構造５０、６０、または７０の深さよりも小さい。言い換えれば、ボディドープ領域１３の底部は、トレンチ構造５０、６０、または７０の底部よりも高い。加えて、ボディドープ領域１３は低濃度ドープ領域２５の導電性を電気的に相殺するので、低濃度ドープ領域２５の被覆は、ボディドープ領域１３の外側の半導体材料層１２の一部として定義されてもよい。いくつかの実施形態では、イオン注入プロセスを実行してボディドープ領域１３を形成した後に、アニーリングプロセスを実行してドーピングイオンを拡散させることができる。
【0059】
[0066]図１３も参照すると、製造方法は、単位領域Ｒ１の半導体材料層１２内のボディドープ領域１３上にソースドープ領域１４１を形成するステップと、トレンチ構造７０に隣接する端子領域Ｒ２の半導体材料層１２内にドープ領域１４２を形成するステップと、を含む。ソースドープ領域１４１およびドープ領域１４２は、表面１２Ａからの拡散またはイオン注入プロセスによって形成された第１のタイプのドープ領域であってもよい。ソースドープ領域１４１およびドープ領域１４２のドーピング濃度はほぼ同じである。ソースドープ領域１４１のドーピング濃度は、ボディドープ領域１３のドーピング濃度よりも高くてもよい。ソースドープ領域１４１の深さは、ボディドープ領域１３の深さよりも浅くてもよい。ソースドープ領域１４１は、隣接するトレンチ構造５０の間に分布してもよい。いくつかの実施形態では、ソースドープ領域１４１はまた、トレンチ構造５０とトレンチ構造６０（図示せず）との間のボディドープ領域１３上に形成されてもよい。いくつかの実施形態では、トレンチ構造５０とトレンチ構造６０との間の位置が端子領域Ｒ２の高電圧領域に近すぎるため、製品の安全性および安定性を確保するために、ソースドープ領域１４１はトレンチ構造５０とトレンチ構造６０との間に形成されなくてもよい。いくつかの実施形態では、ドープ領域１４２は、端子領域Ｒ２内の露出した半導体材料層１２上に分布してもよい。いくつかの実施形態では、ソースドープ領域１４１およびドープ領域１４２を形成するためにイオン注入プロセスが実行された後に、ドーピングイオンを拡散させるためにアニーリングプロセスが実行されてもよい。
【0060】
[0067]いくつかの実施形態では、ソースドープ領域１４１およびドープ領域１４２のイオン注入プロセスを実行する前に、図１３に示すように、表面１２Ａの上方の誘電体層２０の平面部分の厚さを減少させるために、誘電体層２０に対してエッチングプロセスを実行することができる。表面１２Ａの上方の誘電体層２０の平面部分の厚さを薄くすることにより、イオン注入プロセスの実行が容易になる。いくつかの実施形態では、表面１２Ａの上方の誘電体層２０の平面部分の厚さはゼロより大きい。言い換えれば、誘電体層２０は、イオン注入プロセスによって引き起こされる表面１２Ａへの損傷を低減し、チャネル効果も低減するために、半導体材料層１２を保護するために、半導体材料層１２の表面１２Ａを少なくとも覆う。
【0061】
[0068]図１４を参照して、製造方法は、半導体材料層１２の表面１２Ａに層間誘電体層１８を形成することを含む。層間誘電体層１８は、ＡＬＤ、ＣＶＤ、または他の堆積プロセスによって形成することができる。
【0062】
[0069]図１５を参照して、当該製造方法は、層間誘電体層１８を部分的に除去することと、上下の誘電体層１８をマスクとして半導体材料層１２および容量性電極１６３、１６４を部分的に除去することと、を含み、開口部４１１、４１２、４１３、４１４、４１５を形成する。開口部４１１は、隣接するトレンチ構造５０の間に位置し、ソースドープ領域１４１を貫通する。開口部４１２は、トレンチ構造５０と６０との間に位置し、ボディドープ領域１３内で終端する。開口部４１１、４１２は、単位領域Ｒ１内に位置しており、ほぼ同一の幅およびほぼ同一の深さを有してもよい。開口部４１３、４１４は、端子領域Ｒ２の電極構造上に位置し、容量性電極１６３、１６４の一部をそれぞれ露出させる。いくつかの実施形態では、開口部４１３および４１４は、それぞれ容量性電極１６３および１６４を通過する。開口部４１５は、ドープ領域１４２を通って延在する端子領域Ｒ２内に位置する。開口部４１５は、開口部４１１または４１２とほぼ同じ深さを有してもよい。開口部４１４の幅は、開口部４１１または４１２の幅と異なっていてもよい。いくつかの実施形態では、開口部４１４の幅は、開口部４１１または４１２の幅よりも小さい。
【0063】
[0070]開口部４１１、４１２、４１３、４１４、４１５は、１つまたは複数のエッチングプロセスによって形成することができる。例えば、層間誘電体層１８を部分的に除去する第４のエッチングステップを行った後に、半導体材料層１２の露出部分および容量性電極１６３、１６４の露出部分を部分的に除去する第５のエッチングステップを行ってもよい。いくつかの実施形態では、第４のエッチングプロセスは、半導体材料層１２の表面１２Ａまたは容量性電極１６３および１６４の表面で停止する。いくつかの実施形態では、第５のエッチングプロセスを実行して、誘電体層１８をマスクとして使用して半導体材料層１２ならびに容量性電極１６３および１６４をエッチングすることができる。いくつかの実施形態では、容量性電極１６３および１６４の厚さは、開口部４１１および４１２の所定の深さよりも小さいため、容量性電極１６３および１６４は貫通される。いくつかの実施形態では、第５のエッチングプロセスは、容量性電極１６３、１６４の下にある誘電体層２０の上側表面で停止する。
【0064】
[0071]図１６を参照して、当該製造方法は、開口部４１１、４１２、４１５に応じて半導体材料層１２にイオン注入処理を行い、単位領域Ｒ１に高濃度ドープ領域１５１を形成し、端子領域Ｒ２に高濃度ドープ領域１５２を形成する。イオンは、開口部４１１、４１２、４１５の底部で半導体材料層１２内に垂直方向に注入されてもよい。高濃度ドープ領域１５１および１５２は、開口部４１１、４１２、４１５の底部に近い半導体材料層１２にそれぞれ形成される。いくつかの実施形態では、図１６に示すように、高濃度ドープ領域１５１および１５２を形成するために、イオン注入プロセスの後にアニーリングプロセスを実行することができる。
【0065】
[0072]図１７を参照すると、製造方法は、開口部４１１、４１２、４１３、４１４、４１５に導電性プラグ３１を形成することを含む。導電性プラグ３１は、電気めっきまたはＣＶＤによって開口部４１１、４１２、４１３、４１４、４１５を導電性材料で充填することによって形成することができる。導電性プラグ３１の材料は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、または他の金属もしくは合金を含むことができる。いくつかの実施形態では、電気めっきまたはＣＶＤの後に任意選択の平坦化プロセスが行われてもよい。したがって、いくつかの実施形態では、複数の導電性プラグ３１の上側表面は、同一平面上にあってもよく、またはほぼ同じ水平レベルに位置してもよい。
【0066】
[0073]導電性プラグ３１の構成／形状は、開口部４１１、４１２、４１３、４１４、４１５の構成／形状によって規定され、したがって、導電性プラグ３１は、開口部４１１、４１２、４１３、４１４、４１５と同じ構成／形状を有する。導電性プラグ３１は、単位領域Ｒ１において半導体材料層１２に接する複数の導電性プラグ３１１を含み、端子領域Ｒ２において半導体材料層１２に接する少なくとも１つの導電性プラグ３１２を含み、容量性電極１６３に接する少なくとも１つの導電性プラグ３１３を含み、容量性電極１６４に接する少なくとも１つの導電性プラグ３１４を含む。
【0067】
[0074]図１７を併せて参照すると、この製造方法は、層間誘電体層１８上に金属層３２を形成することを含む。金属層３２は、電気めっきまたはＣＶＤによって形成することができ、電気的特性および動作要件に従ってパターン化することができる。金属層３２の材料としては、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、タングステン（Ｗ）、スズ（Ｓｎ）等の金属または合金を用いることができる。いくつかの実施形態では、エッチングプロセスを使用して、金属層３２を複数の金属配線として画定することができる。いくつかの実施形態では、金属層３２は、導電性プラグ３１１および３１３に電気的に接続された金属配線３２１を含む。いくつかの実施形態では、金属層３２は、導電性プラグ３１２および３１４に電気的に接続された金属配線３２２を含む。
【0068】
[0075]ソースドープ領域１４１はトレンチ構造５０と６０との間に形成されないので、トレンチ構造６０は空隙電極構造と称され得る。前述の他の実施形態では、ソースドープ領域１４１は、トレンチ構造５０と６０との間の半導体材料層１２内に形成されてもよい。これらの実施形態では、ソースドープ領域１４１の存在に起因して、トレンチ構造６０は通常の電極構造として動作することができ、したがって、トレンチ構造６０は電極構造と呼ぶことができる。電極材料層１７の第２の部分１７２は、ゲート電極とも称され得る。
【0069】
[0076]以上のステップを経て図１７に示すように形成される縦型パワー半導体デバイス４は、図１に示す縦型パワー半導体デバイス１と同じものであってもよい。縦型パワー半導体デバイス４は、キャパシタ構造（容量性電極１６３および１６４を含む）を含み、ＲＣスナバのプロセスを一般的な縦型パワー半導体デバイスのプロセス（または半導体製造の前のプロセス）と良好に統合し、安定した抵抗値および静電容量値を提供し、良好な減衰を提供しながらプロセスコストを節約し、デバイスの総表面積を低減する効果を達成する。
【0070】
[0077]上述した本開示の実施形態の構造およびプロセスによれば、同じ目的および概念で、同じまたは類似の縦型パワー半導体デバイスをもたらすために、上記のプロセスのステップを調整することができ、またはステップの順序を変更することができる。図１８～図２４は、本開示の他の実施形態による縦型パワー半導体デバイスの製造方法における１つまたは複数の段階の別の例を示す。本開示の態様をよりよく理解するために、図面の少なくとも一部が簡略化されている。説明を簡単にするために、以下では、図４～図１７を参照して説明した処理と比較して異なる点についてのみ説明し、同一または同様のステップについては繰り返し説明しない。
【0071】
[0078]図１８を参照すると、縦型パワー半導体デバイス５は、前述のように図４から図１７までのステップに従うことによって形成され得る。違いは、図１８の実施形態では、図４のステップにおいてトレンチ４３が形成されないことである。図１８に示すような縦型パワー半導体デバイス５は、図５～図１７で説明したようなステップを経て形成される。図１７に示すような縦型パワー半導体デバイス５と縦型パワー半導体デバイス４との違いは、縦型パワー半導体デバイス５が縦型パワー半導体デバイス４に含まれるトレンチ構造７０を有していない点である。縦型パワー半導体デバイス４は、縦型パワー半導体デバイス５と同じ大きさ、動作電圧等の条件であれば、より良好なＥＱＲ効果を得ることができる。
【0072】
[0079]図１９を参照して、図４～図１２のステップが行われ、図１２を参照して説明したような電極材料層１７を形成するステップにおいて、使用されるパターニングされたフォトマスクに応じて、異なる部分を含む電極材料層１７が形成されてもよい。図１９に示すように、電極材料層１７は、容量性構造の上方に位置する第３の部分１７３をさらに有してもよい。いくつかの実施形態では、第３の部分１７３は、第１の部分１７１および第２の部分１７２と同じステップで形成されてもよい。電極材料層１７の第３の部分１７３は、キャパシタ構造の上方に配置されており、容量性電極１６３および容量性電極１６４の少なくとも一方と重なっている。言い換えると、第３の部分１７３は、容量性電極１６３の一部および／または容量性電極１６４の一部を覆っている。第３の部分１７３は、デバイスの総表面積および総プロセスコストを増加させることなく、キャパシタ構造の静電容量値を増加させるために使用される。いくつかの実施形態では、第３の部分１７３は、容量性電極１６３の一部および容量性電極１６４の一部を覆うことができる。いくつかの実施形態では、第３の部分１７３はまた、容量性電極１６３と容量性電極１６４との間に配置されてもよい。
【0073】
[0080]図２０を参照して、図１９のステップを実施した後に、図１３から図１７のステップを経て縦型パワー半導体デバイス６を形成してもよい。縦型パワー半導体デバイス６は、縦型パワー半導体デバイス４に比べて追加の第３の部分１７３を有するため、図１５のステップにおいて、第３の部分１７３を露出させるための開口部をもう１つ形成する必要がある。いくつかの実施形態では、上述の開口部は、第３の部分１７３を通過してもよい。また、図１７のステップにおいて、上記開口部に導電性プラグ３１５を形成し、第３の部分１７３と電気的に接続してもよい。いくつかの実施形態では、導電性プラグ３１５は、金属配線３２１を介して導電性プラグ３１１および３１３に電気的に接続されてもよい。いくつかの実施形態では、導電性プラグ３１５は、他の導電性プラグ３１１、３１２、３１３、３１４の上側表面と同一平面上にあるか、またはほぼ同じ水平レベルにある。いくつかの実施形態では、第３の部分１７３を形成するステップの後に、表面１２Ａ上の誘電体層２０の平面部分の厚さを減少させるための図１３に関して説明したエッチングプロセスを誘電体層２０に対して実行することができる。いくつかの実施形態では、第３の部分１７３によって覆われた誘電体層２０の部分は、表面１２Ａ上の誘電体層２０の他の平面部分の厚さよりも大きい厚さを有する。
【0074】
[0081]図２１および図２２を参照して、縦型パワー半導体デバイス７は、デュアルトレンチ半導体パワーデバイスのプロセスを統合して、上述の図４～図１７のステップおよび技術的概念に従って形成することができる。縦型パワー半導体デバイス７は、単位領域Ｒ１内の複数のシールド電極構造５１と、単位領域Ｒ１内に位置し、端子領域Ｒ２に隣接するトレンチ構造６１と、単位領域Ｒ１内の隣接するシールド電極構造５１の間のゲート電極構造５２と、端子領域Ｒ２内に位置するトレンチ構造７０と、を含む。縦型パワー半導体デバイス７のトレンチ構造７０は、縦型パワー半導体デバイス４のトレンチ構造７０と同様であるため、説明を省略する。
【0075】
[0082]シールド電極構造５１およびトレンチ構造６１は、図４～図７を参照して説明したステップを経て形成されてもよい。いくつかの実施形態では、シールド電極構造５１およびトレンチ構造６１は、ほぼ同じ深さを有する。いくつかの実施形態では、シールド電極構造５１の導電性材料層１６の第１の部分１６１およびトレンチ構造６１の導電性材料層１６の第２の部分１６２は、表面１２Ａから表面１２Ｂに向かって延在し、第１の部分１６１および第２の部分１６２は、ほぼ同じ深さを有する。いくつかの実施形態では、第１の部分１６１および第２の部分１６２は、表面１２Ａにおいてほぼ同じ幅を有する。なお、図２２に示すようなシールド電極構造５１およびトレンチ構造６１を形成するためには、図７の各ステップにおけるエッチング処理を適宜調整する必要がある。図７のステップに続いて、シールド電極構造５１およびトレンチ構造６１の電極材料層１６１、１６２と共に電極キャパシタ１６３、１６４を形成してもよい。いくつかの実施形態では、電極キャパシタ１６３、１６４、ならびに電極材料層１６の第１の部分１６１、第２の部分１６２および第４の部分１６５は、図２１に示すように、同じフォトマスクによって画定されてもよい。いくつかの実施形態では、図２１のステップが実行された後に、図１２の電極材料層１７を形成するステップが実行される前に、半導体材料層１２の一部を除去して、シールド電極構造５１の深さよりも小さい深さを有し、隣接するシールド電極構造５１の間に位置するトレンチを形成して、ゲート電極構造５２の位置を画定することができる。トレンチの下に誘電体層２４が形成された後に、電極材料層１７を形成する上述したステップを実施して、上述したトレンチ内に電極材料層１７を形成し、電極材料層１７は誘電体層２４によって囲まれる。そして、縦型パワー半導体デバイス７は、図１４～図１７を用いて説明したステップを経て形成される。縦型パワー半導体デバイス７はまた、シールド電極構造５１の電極材料層１６１に接触する導電性プラグ３１６を含む。いくつかの実施形態では、導電性プラグ３１６は、他の導電性プラグ３１１、３１２、３１３、３１４の上側表面と同一平面上にあるか、またはほぼ同じ水平レベルに配置される。
【0076】
[0083]図２３を参照して、縦型パワー半導体デバイス８は、縦型パワー半導体デバイス７と同様であり、縦型パワー半導体デバイス６と同様の電極材料層１７の第３の部分１７３をさらに含む。ダブルトレンチ半導体パワーデバイスとスプリットゲート縦型パワー半導体デバイスとの間の構造の違いに起因して、縦型パワー半導体デバイス８には、図１０および図１１のステップは不要である。すなわち、縦型パワー半導体デバイス８では、電極材料層１７を形成する前に、誘電体層２２、２３を形成しない。いくつかの実施形態では、図２２のゲート電極構造５２の誘電体層２４を形成する間、誘電体層２４のパターンを画定するためにフォトマスクを使用することによって容量性電極１６３、１６４上の誘電体層２４の一部を保持することができる。図２３に示すように、誘電体層２４は、単位領域Ｒ１に位置するゲート電極構造５２の第１の部分２４１と、端子領域Ｒ２における容量性電極１６３、１６４上の第２の部分２４２と、を有している。電極材料層１７の第３の部分１７３は、誘電体層２４の第２の部分２４２によって容量性電極１６３、１６４から離間している。いくつかの実施形態では、電極材料層１７の第３の部分１７３は、容量性電極１６３または容量性電極１６４の少なくとも一方と重なる。
【0077】
[0084]図２４を参照して、縦型パワー半導体デバイス９は、シングルトレンチ半導体パワーデバイスであり、縦型パワー半導体デバイス７の電極構造５２が省略されている以外は、縦型パワー半導体デバイス７と同様の構造を有する（シングルトレンチ半導体パワーデバイスのゲート電極構造およびシールド電極構造は区別されないため、シングルトレンチ半導体パワーデバイスを説明する際には、ゲート電極構造およびシールド電極構造を一般的に電極構造と呼ぶ）。縦型パワー半導体デバイス７、８と同様に、容量性電極１６３、１６４は、電極構造５１の電極材料層１６１と共に同一ステップで形成することができる。当業者は、シングルトレンチ半導体パワーデバイスとデュアルトレンチ半導体パワーデバイスとの間の違いを理解し、他の構成要素は、必要に応じてそれに応じて調整することができる。
【0078】
[0085]図２５を参照すると、縦型パワー半導体デバイス１０は、縦型パワー半導体デバイス９と同様であるが、トレンチ構造６１に隣接する導電性プラグ３１１と導電性プラグ３１１に隣接するトレンチ構造５１との間にソースドープ領域１４３がある点が異なる。上述したように、トレンチ構造６１およびトレンチ構造５１は、要求または仕様に応じてソースドープ領域を含むことができる。いくつかの実施形態では、機能性半導体パワー構造を最大限に形成するために、ソースドープ領域１４３は、トレンチ構造６１に近い導電性プラグ３１１と隣接するトレンチ構造５１（導電性プラグ３１１に隣接するトレンチ構造５１）との間に形成されてもよい。トレンチ構造６１とその隣接する導電性プラグ３１１との間にソースドープ領域が形成されないため、縦型パワー半導体デバイス１０の安定性および安全性を保証することができる。図２５に示すようなソースドープ領域１４３は、縦型パワー半導体デバイス１、４、５、６、７、８、および９に適用することができ、これに限定されない。さらに、図２０および図２３の導電性材料層１７の第３の部分１７３はまた、図２４および図２５の実施形態にも適用することができるが、これに限定されるものではない。
【0079】
[0086]本開示では、説明の便宜上、添付の図面に示すように、「下方」、「下」、「下側」、「上方」、「上側」、「左側」、「右側」などの空間的に相対的な用語を使用して、１つの構成要素または特徴と別の１つまたは複数の構成要素または特徴との関係を説明することができる。空間的に相対的な用語は、添付の図面の向きを示すために使用されるだけでなく、使用または動作中のデバイスの異なる向きを包含することも意図されている。デバイスは、他の方法（９０度または他の向きに回転される）で配向されてもよく、本明細書で使用される空間的に相対的な用語は、同様に対応する方法で解釈されてもよい。ある構成要素が別の構成要素に「結合される」または「接続」されていると言及される場合、それは別の構成要素に直接接続または結合され得るか、または介在する構成要素が存在し得ることを理解されたい。
【0080】
[0087]本明細書で使用される場合、「およそ」、「基本的には」、「実質的に」、および「約」という用語は、小さな変形を説明および説明するために使用される。イベントまたはインスタンスに関連して使用される場合、これらの用語は、イベントまたはインスタンスの正確な発生の実施形態、ならびにイベントまたはインスタンスが発生に近い実施形態を指すことができる。所与の値または範囲に関して本明細書で使用される場合、「約」という用語は、一般に、所与の値または範囲の±１０％、±５％、±１％、または±０．５％以内であることを意味する。本明細書における範囲は、一方の終点から他方の終点までであるか、または２つの終点の間であると称され得る。本明細書に開示する全ての範囲は、特に指示しない限り、終点を含む。「実質的に同一平面上」という用語は、同じ平面を基準とした２つの表面の位置の差が数マイクロメートル（μｍ）以内、例えば１０μｍ以内、５μｍ以内、１μｍ以内、または０．５μｍ以内であることを意味し得る。値または特性が同じである「実質的に」と言及される場合、この用語は、値の平均の±１０％、±５％、±１％、または±０．５％以内の値を指し得る。
【0081】
[0088]以上、本開示のいくつかの実施形態の特徴および詳細な態様について概説した。本開示に記載された実施形態は、本明細書に提示された実施形態の同じまたは類似の目的を実行するために、および／または同じまたは類似の利点を達成するために、他のプロセスおよび構造を設計または変更するための基礎として容易に使用することができる。このような均等な構成は、本開示の趣旨を逸脱するものではなく、本開示の趣旨を逸脱しない範囲で種々の変更、置き換え、変更を行うことができる。
【0082】
[0089]説明を詳細に説明したが、添付の特許請求の範囲によって定義される本開示の趣旨および範囲から逸脱することなく、様々な変更、置換、および変更を行うことができることを理解されたい。さらに、本開示の範囲は、本明細書に記載の特定の実施形態に限定されることを意図するものではなく、当業者は、現在存在するかまたは後に開発されるプロセス、機械、製造、組成物、手段、方法、またはステップが、本明細書に記載の対応する実施形態と実質的に同じ機能を実行するか、または実質的に同じ結果を達成し得ることを本開示から容易に理解するであろう。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、組成物、手段、方法、またはステップをその範囲内に含むことを意図している。
【符号の説明】
【0083】
１ 縦型パワー半導体デバイス
１～３ 縦型パワー半導体構造
４～１０ 縦型パワー半導体デバイス
１１ ドレインコンタクト領域
１１Ａ 表面
１１Ｂ 表面
１２ Ｎ型半導体材料層
１２Ａ 表面
１２Ｂ 表面
１３ ボディドープ領域
１６ 導電性材料層、電極材料層
１７ 導電性材料層、電極材料層
１８ 層間誘電体層
２０ 誘電体構造
２０～２４ 誘電体層
２５ 低濃度ドープ領域
３１ 導電性プラグ
３２ 金属層
４１～４３ トレンチ
４２ａ 下側部分
５０ トレンチ構造、電極構造
５１ トレンチ構造、シールド電極構造
５２ ゲート電極構造
６０ トレンチ構造
６１ トレンチ構造
７０ トレンチ構造
１４１ ソースドープ領域
１４２ ドープ領域
１４３ ソースドープ領域
１５１ 高濃度ドープ領域
１５２ 高濃度ドープ領域
１６１ 第１の部分、電極材料層
１６２ 第２の部分、電極材料層
１６２ａ 第１の部分、下側部分
１６２ｂ 第２の部分、上側部分
１６３ 容量性電極、電極キャパシタンス
１６３ａ コンタクトパッド、接点
１６３ｂ 電極バスバー
１６３ｃ コンバイナーバス
１６３ｄ フィンガ形状部分
１６４ 容量性電極、電極キャパシタンス、電極キャパシタ
１６４ａ コンタクトパッド、接点
１６５ 第４の部分、電極材料層
１６６ 第３の部分
１７１ 第１の部分、電極材料層
１７２ 第２の部分、電極材料層
１７３ 第３の部分
２４１ 第１の部分
２４２ 第２の部分
３１１～３１６ 導電性プラグ
３２１ 金属配線
３２２ 金属配線
４１１～４１５ 開口部
６０１～６０４ 側壁
６０５ 上側表面
６１５ 上側表面
１～３ 縦型パワー半導体構造
４～１０ 縦型パワー半導体デバイス
１１ ドレインコンタクト領域
１１Ａ 表面
１１Ｂ 表面
１２ Ｎ型半導体材料層
１２Ａ 表面
１２Ｂ 表面
１３ ボディドープ領域
１６ 導電性材料層、電極材料層
１７ 導電性材料層、電極材料層
１８ 層間誘電体層
２０ 誘電体構造
２０～２４ 誘電体層
２５ 低濃度ドープ領域
３１ 導電性プラグ
３２ 金属層
４１～４３ トレンチ
４２ａ 下側部分
５０ トレンチ構造、電極構造
５１ トレンチ構造、シールド電極構造
５２ ゲート電極構造
６０ トレンチ構造
６１ トレンチ構造
７０ トレンチ構造
１４１ ソースドープ領域
１４２ ドープ領域
１４３ ソースドープ領域
１５１ 高濃度ドープ領域
１５２ 高濃度ドープ領域
１６１ 第１の部分、電極材料層
１６２ 第２の部分、電極材料層
１６２ａ 第１の部分、下側部分
１６２ｂ 第２の部分、上側部分
１６３ 容量性電極、電極キャパシタンス
１６３ａ コンタクトパッド、接点
１６３ｂ 電極バスバー
１６３ｃ コンバイナーバス
１６３ｄ フィンガ形状部分
１６４ 容量性電極、電極キャパシタンス、電極キャパシタ
１６４ａ コンタクトパッド、接点
１６５ 第４の部分、電極材料層
１６６ 第３の部分
１７１ 第１の部分、電極材料層
１７２ 第２の部分、電極材料層
１７３ 第３の部分
２４１ 第１の部分
２４２ 第２の部分
３１１～３１６ 導電性プラグ
３２１ 金属配線
３２２ 金属配線
４１１～４１５ 開口部
６０１～６０４ 側壁
６０５ 上側表面
６１５ 上側表面
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【外国語明細書】