特開 2024-155751 電流制限回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024155751

(43)【公開日】2024-10-31

(54)【発明の名称】電流制限回路

(51)【国際特許分類】

   H02H 3/093 20060101AFI20241024BHJP

   G01R 19/165 20060101ALI20241024BHJP

【ＦＩ】

H02H3/093

G01R19/165 L

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2024047573

(22)【出願日】2024-03-25

(31)【優先権主張番号】P 2023068302

(32)【優先日】2023-04-19

(33)【優先権主張国・地域又は機関】JP

(71)【出願人】

【識別番号】000227180

【氏名又は名称】日置電機株式会社

(74)【代理人】

【識別番号】100104787

【弁理士】

【氏名又は名称】酒井 伸司

(72)【発明者】

【氏名】北村 桂祐

(72)【発明者】

【氏名】西島 智香子

【テーマコード（参考）】

2G035

5G004

【Ｆターム（参考）】

2G035AA16

2G035AB02

2G035AC02

2G035AC16

2G035AD02

2G035AD03

2G035AD10

2G035AD16

2G035AD18

2G035AD23

5G004AA04

5G004BA04

5G004CA03

5G004DA02

5G004DC01

5G004EA01

(57)【要約】

【課題】パルス電流が入力された際に電流遮断用のＭＯＳＦＥＴを迅速にオフ状態にする。
【解決手段】入力端子Ｔ１と出力端子Ｔ２との間に接続されて電流Ｉ１の通過を許容および遮断するＭＯＳＦＥＴＭ１と、ＭＯＳＦＥＴＭ１のソースと出力端子Ｔ２との間に接続された直列回路ＳＣ１と、直列回路ＳＣ１の一端とＭＯＳＦＥＴＭ１のソースとの接続点に抵抗Ｒ３を介してベースが接続されると共にコレクタが抵抗Ｒ１を介してＭＯＳＦＥＴＭ１のゲートに接続され、かつエミッタが直列回路ＳＣ１の他端に接続されるトランジスタＱ１とを備え、トランジスタＱ１は、予め規定された電流値を超える電流Ｉ１が供給されたときに、直列回路ＳＣ１の一端に生じた電圧で駆動されて、ＭＯＳＦＥＴＭ１を通過する電流Ｉ１の電流値を制限する電流制限回路１であって、ＭＯＳＦＥＴＭ１のゲートから出力端子Ｔ２に向けての電流Ｉ３の導通を許容する直列回路ＳＣ２を備えている。
【選択図】図１

【特許請求の範囲】

【請求項1】

電流入力端子が電流供給路の入力端側に接続されると共に電流出力端子が前記電流供給路の出力端側に接続され、かつ制御端子が第１の抵抗の一端に接続されて、当該第１の抵抗の他端からのバイアス電圧の当該制御端子への付与状態に応じて、前記電流供給路に供給される電流の通過を許容および遮断するＭＯＳＦＥＴと、
前記ＭＯＳＦＥＴの前記電流出力端子と前記出力端との間に接続された第２の抵抗およびインダクタの直列回路と、
前記直列回路の一端と前記ＭＯＳＦＥＴの前記電流出力端子との接続点に第３の抵抗を介して制御端子が接続されると共に電流入力端子が前記第１の抵抗の前記他端に接続され、かつ電流出力端子が前記直列回路の他端に接続される制御素子とを備えて構成され、
前記制御素子は、予め規定された電流値を超える電流が前記電流供給路の前記入力端に供給されたときに、前記直列回路の前記一端に生じた電圧で駆動されて、前記第１の抵抗を介して前記ＭＯＳＦＥＴの前記制御端子に付与されているバイアス電圧の付与状態を変えることにより当該ＭＯＳＦＥＴを通過する前記電流の電流値を制限する電流制限回路であって、
コンデンサを含んで構成されると共に前記ＭＯＳＦＥＴの前記制御端子から前記出力端に向けてのパルス電流の導通を許容するパルス電流導通回路を備えている電流制限回路。

【請求項2】

前記パルス電流導通回路は、前記コンデンサと第４の抵抗とを有する直列回路で構成されている請求項１記載の電流制限回路。

【請求項3】

前記ＭＯＳＦＥＴの前記制御端子に対するバイアス電圧の付与状態を変えることによって当該ＭＯＳＦＥＴの動作状態を制御するＦＥＴ制御回路と、
前記電流供給路の前記入力端と基準電位との間の電圧差を監視して、当該電圧差が予め決められた上限電圧値を超えたときに、前記ＭＯＳＦＥＴの前記制御端子に付与されているバイアス電圧の付与状態を前記ＦＥＴ制御回路に変えさせることにより、当該ＭＯＳＦＥＴに対して前記電流の通過を遮断させる電圧監視回路とを備えている請求項１または２記載の電流制限回路。

【請求項4】

前記電圧監視回路は、前記電圧差が前記上限電圧値を超えた後に予め決められた規定電圧範囲内になったときに、前記ＭＯＳＦＥＴの前記制御端子に付与されているバイアス電圧の付与状態を前記ＦＥＴ制御回路に変えさせることにより、当該ＭＯＳＦＥＴに対して前記電流の通過を許容させる請求項３記載の電流制限回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、予め規定された電流値を超える電流が供給されたときに、制御素子を駆動することにより、電流供給路に配設されているＭＯＳＦＥＴを通過する電流の電流値を制限する電流制限回路に関するものである。

【背景技術】

【0002】

例えば、この種の電流制限回路として下記の特許文献１に開示された電流制限回路が知られている。図２に示すように、この電流制限回路１Ｘは、エンハンスメント型のＭＯＳＦＥＴＭ１Ｘ、バイポーラ型のトランジスタＱ１Ｘ、フローティング電源ＰＷＸ、インダクタＬ１Ｘおよび抵抗Ｒ１Ｘ～Ｒ３Ｘ，Ｒ５Ｘ，Ｒ６Ｘを備えて構成されている。

【0003】

具体的には、この電流制限回路１Ｘでは、電流の通過を許容および遮断する素子としてのＭＯＳＦＥＴＭ１Ｘが、電流供給路の入力端側にドレインが接続されると共に電流供給路の出力端側にソースが接続され、かつゲートが抵抗Ｒ１Ｘの一端に接続されて、抵抗Ｒ１Ｘの他端からのバイアス電圧のゲートへの付与状態に応じて、電流供給路に供給される電流の通過を許容および遮断する。また、インダクタＬ１Ｘおよび抵抗Ｒ６Ｘの並列回路と抵抗Ｒ２Ｘとからなる直列回路が、ＭＯＳＦＥＴＭ１Ｘのソースと電流供給路の出力端との間に接続されている。また、トランジスタＱ１Ｘのベースが抵抗Ｒ３Ｘを介してＭＯＳＦＥＴＭ１Ｘのソースに接続され、コレクタが抵抗Ｒ１Ｘを介してＭＯＳＦＥＴＭ１Ｘのゲートに接続されると共に抵抗Ｒ５Ｘを介してフローティング電源ＰＷＸの正極に接続され、かつエミッタがフローティング電源ＰＷＸの負極に接続されている。また、フローティング電源ＰＷＸの負極は、電流供給路の出力端に接続されている。

【0004】

この電流制限回路１Ｘでは、通常状態では、ＭＯＳＦＥＴＭ１Ｘが、フローティング電源ＰＷＸから出力されるバイアス電圧によってバイアスされてオン状態に保持されている。この状態では、電流制限回路１Ｘは、電流供給路の入力端に入力した直流電流の出力端に向けての通過を許容する。

【0005】

一方、供給される直流電流の電流値が予め規定された電流値を超えて上昇したときには、直流電流が流れることに起因して、抵抗Ｒ２Ｘにおける抵抗Ｒ３Ｘ側の端部の電圧が上昇する。この際には、トランジスタＱ１Ｘのベースの電圧が上昇するため、トランジスタＱ１Ｘがオン状態となる。この状態では、フローティング電源ＰＷＸからの直流電流が抵抗Ｒ５Ｘを介してトランジスタＱ１Ｘに流入してＭＯＳＦＥＴＭ１Ｘのゲート電圧（バイアス電圧）が低下させられる。したがって、ＭＯＳＦＥＴＭ１がオフ状態に制御されるため、ＭＯＳＦＥＴＭ１Ｘを通過する電流の電流値が制御される。この結果、この電流制限回路１Ｘでは、電流供給路の入力端から出力端に向けて流れる直流電流の電流値を予め規定した電流値以下に制限することが可能となっている。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２００６－８４３９５号公報（第７－１０頁、第４図）

【発明の概要】

【発明が解決しようとする課題】

【0007】

ところが、この従来の電流制限回路１Ｘには、電流供給路の入力端側に過大な電流値の電流が供給されたときに、その過大な電流値の電流の供給を制限することができないことがあるという問題点がある。具体的には、例えば、電流供給路の出力端側に接続されている被保護装置に異常が生じた際や、電流供給路の入力端側に過大な電圧値のパルス状の直流電圧が瞬間的に入力された際などには、予め規定された電流値を大きく超えるパルス状の過大な電流値の電流（以下、「パルス電流」ともいう）が電流供給路の入力端側に供給されることがある。この場合、この電流制限回路１Ｘでは、パルス電流が抵抗Ｒ２Ｘを流れて抵抗Ｒ２Ｘの両端の電圧差が大きくなり、トランジスタＱ１Ｘがオン状態になろうとする際に、パルス電流の周波数が高いときには、トランジスタＱ１Ｘは、その周波数特性によっては、速やかな応答速度でオン状態になるのが困難である。したがって、この電流制限回路１Ｘには、パルス電流の周波数が高いときに、電流供給路に設けられている電流遮断用のＭＯＳＦＥＴを迅速にオフ状態に制御することができないこととなる。このため、電流供給路の入力端側から出力端側に向けてパルス電流の通過を許容してしまう結果、この電流制限回路１Ｘには、電流供給路の出力端側に接続されている被保護装置を故障させる可能性があるという課題が存在する。

【0008】

本発明は、かかる課題に鑑みてなされたものであり、パルス電流が入力された際にも、ＭＯＳＦＥＴを迅速にオフ状態に制御して、過大な電流値の電流の供給を制限し得る電流制限回路を提供することを主目的とする。

【課題を解決するための手段】

【0009】

上記目的を達成すべく、本発明に係る電流制限回路は、電流入力端子が電流供給路の入力端側に接続されると共に電流出力端子が前記電流供給路の出力端側に接続され、かつ制御端子が第１の抵抗の一端に接続されて、当該第１の抵抗の他端からのバイアス電圧の当該制御端子への付与状態に応じて、前記電流供給路に供給される電流の通過を許容および遮断するＭＯＳＦＥＴと、前記ＭＯＳＦＥＴの前記電流出力端子と前記出力端との間に接続された第２の抵抗およびインダクタの直列回路と、前記直列回路の一端と前記ＭＯＳＦＥＴの前記電流出力端子との接続点に第３の抵抗を介して制御端子が接続されると共に電流入力端子が前記第１の抵抗の前記他端に接続され、かつ電流出力端子が前記直列回路の他端に接続される制御素子とを備えて構成され、前記制御素子は、予め規定された電流値を超える電流が前記電流供給路の前記入力端に供給されたときに、前記直列回路の前記一端に生じた電圧で駆動されて、前記第１の抵抗を介して前記ＭＯＳＦＥＴの前記制御端子に付与されているバイアス電圧の付与状態を変えることにより当該ＭＯＳＦＥＴを通過する前記電流の電流値を制限する電流制限回路であって、コンデンサを含んで構成されると共に前記ＭＯＳＦＥＴの前記制御端子から前記出力端に向けてのパルス電流の導通を許容するパルス電流導通回路を備えている。

【0010】

この電流制限回路では、ＭＯＳＦＥＴのゲートと電流供給路の出力端との間において直列接続されたコンデンサを含んで構成されてパルス電流の通過を許容するパルス電流導通回路を備えたことにより、ＭＯＳＦＥＴに過大な電流値で高い周波数のパルス電流が流れようとする際に、パルス電流導通回路がＭＯＳＦＥＴのゲートから出力端に向けてのパルス電流の導通を許容するため、ＭＯＳＦＥＴのドレインおよびゲート間の静電容量、並びにＭＯＳＦＥＴのソースおよびゲート間の静電容量に蓄積されていた電荷を直列回路内のコンデンサに瞬間的に移動させることができる。したがって、この電流制限回路によれば、ＭＯＳＦＥＴのゲートおよびソース間の電圧を瞬間的に低下させてしきい値電圧よりも瞬間的に下回らせる（低下させる）ことができる結果、ＭＯＳＦＥＴを瞬間的に（迅速に）オフ状態に制御して、電流供給路の入力端から出力端に向けてのパルス電流の通過を瞬間的に遮断することができる。これにより、この電流制限回路では、電流供給路の出力端に接続されている被保護装置を過電流から保護することができる。

【0011】

また、本発明に係る電流制限回路は、前記パルス電流導通回路は、前記コンデンサと第４の抵抗とを有する直列回路で構成されている。

【0012】

この電流制限回路によれば、パルス電流導通回路を簡易かつ安価に構成することができ、ひいては、電流制限回路を簡易かつ安価に構成することができる。

【0013】

また、本発明に係る電流制限回路は、前記ＭＯＳＦＥＴの前記制御端子に対するバイアス電圧の付与状態を変えることによって当該ＭＯＳＦＥＴの動作状態を制御するＦＥＴ制御回路と、前記電流供給路の前記入力端と基準電位との間の電圧差を監視して、当該電圧差が予め決められた上限電圧値を超えたときに、前記ＭＯＳＦＥＴの前記制御端子に付与されているバイアス電圧の付与状態を前記ＦＥＴ制御回路に変えさせることにより、当該ＭＯＳＦＥＴに対して前記電流の通過を遮断させる電圧監視回路とを備えている。

【0014】

この電流制限回路によれば、電圧監視回路が、電流経路の入力端と基準電位との間の電圧差を監視して、電圧差が予め決められた上限電圧値を超えたときに、ＭＯＳＦＥＴの制御端子に付与されているバイアス電圧の付与状態をＦＥＴ制御回路に変えさせてＭＯＳＦＥＴに対して電流の通過を遮断させることにより、過大電圧値の電圧の入力に起因する被保護装置の故障を未然に回避することができる。

【0015】

また、本発明に係る電流制限回路では、前記電圧監視回路は、前記電圧差が前記上限電圧値を超えた後に予め決められた規定電圧範囲内になったときに、前記ＭＯＳＦＥＴの前記制御端子に付与されているバイアス電圧の付与状態を前記ＦＥＴ制御回路に変えさせることにより、当該ＭＯＳＦＥＴに対して前記電流の通過を許容させる。

【0016】

この電流制限回路によれば、電圧監視回路が、電圧差が上限電圧値を超えた後に予め決められた規定電圧範囲内になったときに、ＭＯＳＦＥＴの制御端子に付与されているバイアス電圧の付与状態をＦＥＴ制御回路に変えさせてＭＯＳＦＥＴに対して電流の通過を許容させることにより、異常状態から通常状態に復帰したときには、電流経路に電流を自動的に供給することができる。

【発明の効果】

【0017】

本発明に係る電流制限回路によれば、ＭＯＳＦＥＴを瞬間的にオフ状態に制御して、電流供給路の入力端から出力端に向けてのパルス電流の通過を瞬間的に遮断することができる。

【図面の簡単な説明】

【0018】

【図1】電流制限回路１の構成図である。

【図2】従来の電流制限回路１Ｘの構成図である。

【発明を実施するための形態】

【0019】

以下、電流制限回路の実施の形態について、添付図面を参照して説明する。

【0020】

図１に示す電流制限回路１は、例えば、直流電流を生成する電源装置２と、直流電流で駆動される被保護装置３との間に設けられて、電源装置２から被保護装置３に供給される直流電流を予め規定された電流値以下に制限すると共にパルス電流が電源装置２から被保護装置３に供給されようとするときに、そのパルス電流の被保護装置３への供給（通過）を制限可能に構成されている。

【0021】

具体的には、図１に示すように、電流制限回路１は、電流供給路の入力端としての入力端子Ｔ１と電流供給路の出力端としての出力端子Ｔ２とを備えており、この入力端子Ｔ１に接続される電源装置２と、出力端子Ｔ２に接続される負荷装置としての例えば定電流回路などの被保護装置３との間に接続（配置）される。

【0022】

また、電流制限回路１は、ＭＯＳＦＥＴＭ１、直列回路ＳＣ１、トランジスタＱ１、ＦＥＴ制御回路１１および電圧監視回路１２を備えている。この場合、ＭＯＳＦＥＴＭ１は、エンハンスメント型でＮチャンネル型のＦＥＴであって、電流供給路に供給される電流の通過を許容および遮断するための素子として機能して、電流入力端子としてのドレインが入力端子Ｔ１側に接続されると共に電流出力端子としてのソースが出力端子Ｔ２側に接続され、かつ制御端子としてのゲートが第１の抵抗としての抵抗Ｒ１の一端に接続されて、抵抗Ｒ１の他端からのバイアス電圧Ｖｂのゲートへの付与状態に応じて、電流供給路に供給される電流の予め規定した電流値以下での通過を許容したり、過大な電流値の電流の通過を遮断したりする。具体的には、ＭＯＳＦＥＴＭ１は、しきい値以上の電圧値のバイアス電圧Ｖｂが抵抗Ｒ１を介してゲートに付与されたときには、ドレイン－ソース間の抵抗値が十分に小さい抵抗値のオン状態に制御され、付与されるバイアス電圧Ｖｂの電圧値がしきい値未満のときには、ドレイン－ソース間の抵抗値がやや大きい不完全なオン状態か、またはドレイン－ソース間の抵抗値が極めて高いオフ状態に制御される。

【0023】

直列回路ＳＣ１は、第２の抵抗としての抵抗Ｒ２およびインダクタＬ１を有して、ＭＯＳＦＥＴＭ１のソースと出力端子Ｔ２との間に接続されている。また、トランジスタＱ１は、Ｎチャンネル型のトランジスタであって、制御素子の一例を構成する。この場合、トランジスタＱ１の制御端子としてのベースは、直列回路ＳＣ１の一端（抵抗Ｒ２におけるＭＯＳＦＥＴＭ１側の端部）とＭＯＳＦＥＴＭ１のソースとの接続点に第３の抵抗としての抵抗Ｒ３を介して接続され、電流入力端子としてのコレクタは、抵抗Ｒ１の他端に接続されることにより抵抗Ｒ１を介してＭＯＳＦＥＴＭ１のゲートに接続され、かつ電流出力端子としてのエミッタは、直列回路ＳＣ１の他端（インダクタＬ１における出力端子Ｔ２側の端部）に接続されている。

【0024】

ＦＥＴ制御回路１１は、ＭＯＳＦＥＴＭ１のゲートに対するバイアス電圧の付与状態を変えることによってＭＯＳＦＥＴＭ１のオン／オフの動作状態を制御する。具体的には、ＦＥＴ制御回路１１は、電源装置２から予め決められた規定電圧範囲内の電圧が出力されている通常状態では、抵抗Ｒ５および抵抗Ｒ１を介してＭＯＳＦＥＴＭ１のゲートにしきい値を超える電圧値のバイアス電圧Ｖｂを供給することにより、ＭＯＳＦＥＴＭ１をオン状態に制御する。一方、ＦＥＴ制御回路１１は、電圧監視回路１２から制御信号Ｓ１を入力したときには、バイアス電圧Ｖｂの出力を停止することにより、ＭＯＳＦＥＴＭ１をオフ状態に制御して電流供給路に供給される電流の通過を遮断させる。

【0025】

電圧監視回路１２は、電流供給路の入力端としての入力端子Ｔ１と基準電位（本例では、グランド電位）との間に接続されて、入力端子Ｔ１と基準電位との間の電圧差である電圧Ｖ１を監視する。また、電圧監視回路１２は、ＭＯＳＦＥＴ１のゲートに付与されているバイアス電圧の付与状態をＦＥＴ制御回路１１に変えさせることにより、ＭＯＳＦＥＴ１に対して電流の通過を許容させたり遮断させたりする。具体的には、電圧監視回路１２は、電圧Ｖ１が上限電圧値（上記の規定電圧範囲の上限電圧値）を超えたときには、ＭＯＳＦＥＴＭ１のゲートに付与されているバイアス電圧の付与状態を変えさせることにより、ＭＯＳＦＥＴＭ１に対して電流供給路に供給される電流の通過を遮断させる。より具体的には、電圧監視回路１２は、制御信号Ｓ１をＦＥＴ制御回路１１に出力してバイアス電圧Ｖｂの供給を停止させることにより、ＭＯＳＦＥＴＭ１をオフ状態に制御させて電流供給路に供給される電流の通過を遮断させる。また、電圧監視回路１２は、電圧Ｖ１が上限電圧値を超えた後に上記の規定電圧範囲内になったときに、ＭＯＳＦＥＴＭ１のゲートに付与されているバイアス電圧の付与状態をＦＥＴ制御回路１１に変えさせることにより、ＭＯＳＦＥＴＭ１に対して電流供給路に供給される電流の通過を許容させる。具体的には、電圧監視回路１２は、制御信号Ｓ１の出力を停止してＦＥＴ制御回路１１に対してバイアス電圧Ｖｂの供給を再開させることにより、ＭＯＳＦＥＴＭ１をオン状態に制御させて電流供給路に供給される電流の通過を許容させる。

【0026】

また、この電流制限回路１では、ＭＯＳＦＥＴＭ１のゲートと出力端子Ｔ２との間、具体的には、ＭＯＳＦＥＴＭ１のゲートに一端が接続されている抵抗Ｒ３の他端と出力端子Ｔ２との間において直列接続されたコンデンサＣ１と第４の抵抗としての抵抗Ｒ４とで構成される直列回路ＳＣ２を備えている。この直列回路ＳＣ２は、パルス電流導通回路として機能して、ＭＯＳＦＥＴＭ１に高い周波数のパルス電流が流れようとする際に、ＭＯＳＦＥＴＭ１のゲートから出力端子Ｔ２に向けてのパルス電流の導通（通過）を許容する。

【0027】

次に、図１を参照して、電流制限回路１の動作について説明する。

【0028】

最初に、入力端子Ｔ１（電流供給路の入力端）における直流電圧の電圧値（電圧Ｖ１）が規定電圧範囲内であって、かつ予め規定された電流値以下の直流電流が電流供給路に供給されている通常状態での電流制限回路１の動作について説明する。この通常状態では、入力端子Ｔ１および基準電位間の電圧Ｖ１の電圧値が規定電圧範囲内のため、電圧監視回路１２は、制御信号Ｓ１の出力を停止している。この状態では、ＦＥＴ制御回路１１は、抵抗Ｒ５，抵抗Ｒ１を介してＭＯＳＦＥＴＭ１のゲートにバイアス電圧Ｖｂを出力している。したがって、ＭＯＳＦＥＴＭ１は、オン状態に制御されている。この状態では、電源装置２から出力される直流の電流Ｉ１は、入力端子Ｔ１、ＭＯＳＦＥＴＭ１のドレイン、ＭＯＳＦＥＴＭ１のソース、直列回路ＳＣ１および出力端子Ｔ２からなる電流経路ＣＰ１（電流供給路）を流れて被保護装置３に供給される。

【0029】

一方、供給される電流Ｉ１の電流値が上昇して予め規定された電流値を超えたときには、電流Ｉ１が流れることに起因して、抵抗Ｒ２におけるＭＯＳＦＥＴＭ１のソース側（抵抗Ｒ３側）の端部の電圧が上昇する。この際には、この上昇した電圧が抵抗Ｒ３を介してトランジスタＱ１のベースに入力されるため、トランジスタＱ１のベース電圧が上昇する結果、トランジスタＱ１がオン状態となる。この状態では、ＦＥＴ制御回路１１の出力部から出力される電流Ｉ２が、抵抗Ｒ５、トランジスタＱ１のコレクタ、トランジスタＱ１のエミッタおよびＦＥＴ制御回路１１の入力部からなる電流経路ＣＰ２を流れ、この際に、抵抗Ｒ５において電圧降下が生じることに起因して、ＭＯＳＦＥＴＭ１のゲートに供給されるバイアス電圧Ｖｂの電圧値がしきい値電圧よりも低下させられる。したがって、ＭＯＳＦＥＴＭ１が不完全なオン状態かオフ状態に制御され、これにより、電流供給路の入力端（本例では、入力端子Ｔ１）から出力端（本例では、出力端子Ｔ２）に向けてＭＯＳＦＥＴＭ１を通過する電流Ｉ１の電流値が予め規定された電流値以下にまで制限される。

【0030】

また、供給される電流Ｉ１の電流値が予め規定された電流値以下にまで低下したときには、抵抗Ｒ２における抵抗Ｒ３側の端部の電圧が低下する。この際には、トランジスタＱ１のベース電圧が低下するため、トランジスタＱ１がオフ状態となる。この状態では、電流Ｉ２が電流経路ＣＰ２を流れないため、抵抗Ｒ５において電圧降下が生じない結果、ＭＯＳＦＥＴＭ１のゲートには、ＦＥＴ制御回路１１からしきい値電圧を超える規定電圧のバイアス電圧Ｖｂが出力される。したがって、ＭＯＳＦＥＴＭ１がオン状態に制御され、これにより、電流供給路の入力端（本例では、入力端子Ｔ１）から出力端（本例では、出力端子Ｔ２）に向かう電流経路ＣＰ１に予め規定された電流値以下の電流Ｉ１が供給される。この結果、この電流制限回路１では、電流供給路の入力端に入力した電流Ｉ１の電流値を規定の電流値以下に制御することが可能となっている。

【0031】

一方、例えば、被保護装置３において異常が生じた際や、電源装置２から瞬間的に過大な電圧値で高い周波数のパルス状の直流電圧が出力された際などには、予め規定された電流値を超えるパルス電流Ｉｐ（図１参照）が入力端子Ｔ１に供給されようとすることがある。この場合、この電流制限回路１では、電流経路ＣＰ１をパルス電流Ｉｐが瞬間的に流れようとするが、インダクタＬ１の誘導性リアクタンスに起因して、パルス電流Ｉｐが多少流れにくくなっている。したがって、この際には、抵抗Ｒ２におけるＭＯＳＦＥＴＭ１のソース側（抵抗Ｒ３側）の端部の電圧（抵抗Ｒ２の両端電圧）が直ちには上昇せず、またトランジスタＱ１の周波数特性にも起因して、トランジスタＱ１はオフ状態を維持している。この場合、電圧監視回路１２は、高い周波数のパルス状の直流電圧に対しては、応答しきれずに、制御信号Ｓ１の出力を停止している。このため、この状態では、ＭＯＳＦＥＴＭ１はオン状態を維持している。

【0032】

一方、入力端子Ｔ１に入力したパルス電流Ｉｐの一部の電流Ｉ３は、入力端子Ｔ１、ＭＯＳＦＥＴＭ１のドレインおよびゲート間の静電容量とＭＯＳＦＥＴＭ１のソースおよびゲート間の静電容量、抵抗Ｒ１、直列回路ＳＣ２並びに出力端子Ｔ２からなる電流経路ＣＰ３を瞬間的に流れる。その際に、ＭＯＳＦＥＴＭ１のドレインおよびゲート間の静電容量、並びにＭＯＳＦＥＴＭ１のソースおよびゲート間の静電容量に蓄積されていた電荷が、直列回路ＳＣ２内のコンデンサＣ１に瞬間的に移動する。したがって、ＭＯＳＦＥＴＭ１のゲートおよびソース間の電圧が瞬間的に低下してしきい値電圧を瞬間的に下回る（低下する）ため、ＭＯＳＦＥＴＭ１は、瞬間的にオフ状態に制御される。この結果、入力端子Ｔ１から出力端子Ｔ２に向けてのパルス電流Ｉｐの通過が瞬間的に遮断される。

【0033】

この後、パルス電流Ｉｐの一部の電流Ｉ４が、入力端子Ｔ１、ＭＯＳＦＥＴＭ１のドレイン、ＭＯＳＦＥＴＭ１のソース、抵抗Ｒ３、トランジスタＱ１のベース、トランジスタＱ１のエミッタ、および出力端子Ｔ２からなる電流経路ＣＰ４に流れて、バイアス電流としてトランジスタＱ１に供給される。同時に、パルス電流Ｉｐの一部が流れてインダクタＬ１に生じた逆起電圧Ｖｌに起因する電流Ｉ５が、インダクタＬ１、抵抗Ｒ２、抵抗Ｒ３、トランジスタＱ１のベース，トランジスタＱ１のエミッタ、およびインダクタＬ１からなる電流経路ＣＰ５に流れて、バイアス電流としてトランジスタＱ１に供給される。これにより、トランジスタＱ１が周波数特性に従って徐々にオン状態に移動（遷移）する。この際には、直列回路ＳＣ１内にインダクタＬ１が存在することにより、電流Ｉ４のみがトランジスタＱ１のベースに供給されるのと比較して、トランジスタＱ１は、より速やかにオン状態に移動（遷移）する。

【0034】

一方、コンデンサＣ１に電荷が十分に蓄積した時点では、電流Ｉ３が電流経路ＣＰ３を流れない状態になる。しかしながら、トランジスタＱ１がオン状態になったことに起因して、電流Ｉ６が、入力端子Ｔ１、ＭＯＳＦＥＴＭ１のドレイン、ＭＯＳＦＥＴＭ１のゲート、抵抗Ｒ１、トランジスタＱ１のコレクタ、トランジスタＱ１のエミッタ、出力端子Ｔ２からなる電流経路ＣＰ６を流れて、ＭＯＳＦＥＴＭ１のゲートおよびソース間の電圧をしきい値電圧以下に下回らせている状態（低下させている状態）を維持する結果、ＭＯＳＦＥＴＭ１は、確実にオフ状態に維持される。この際に、電流経路ＣＰ３を電流Ｉ３が流れたことに起因してコンデンサＣ１に蓄えられていた電荷に基づく電流Ｉ７が、コンデンサＣ１、抵抗Ｒ４、トランジスタＱ１のコレクタ、トランジスタＱ１のエミッタ、およびコンデンサＣ１からなる電流経路ＣＰ７を流れ、これにより、コンデンサＣ１に蓄積されていた電荷が消費される（放出される）。この場合、抵抗Ｒ４は、電流制限抵抗として機能して、コンデンサＣ１に大量の電荷が蓄積されていたときには、大きな電流値の電流Ｉ７が流れてトランジスタＱ１が破損する事態を回避させる。

【0035】

一方、電圧監視回路１２は、入力端子Ｔ１と基準電位との間の電圧Ｖ１が規定電圧範囲の上限電圧値を超えたことを検出したときには、制御信号Ｓ１をＦＥＴ制御回路１１に出力する。これにより、ＦＥＴ制御回路１１は、バイアス電圧Ｖｂの出力を停止する。この結果、ＭＯＳＦＥＴＭ１は、より確実にオフ状態に維持されて、入力端子Ｔ１から出力端子Ｔ２に向けてのパルス電流Ｉｐの通過をより確実に遮断する。

【0036】

この後、パルス電流Ｉｐの瞬時値の低下に伴って電流Ｉ４の電流値が減少すると共にインダクタＬ１のエネルギーの減少に伴って電流Ｉ５の電流値が減少し、これにより、トランジスタＱ１がオフ状態に移動する。

【0037】

次いで、パルス電流Ｉｐの入力が停止したときには、電圧監視回路１２は、入力端子Ｔ１と基準電位との間の電圧Ｖ１が規定電圧範囲内になったことを検出し、その際に、制御信号Ｓ１のＦＥＴ制御回路１１への出力を停止する。これにより、ＦＥＴ制御回路１１は、バイアス電圧Ｖｂの出力を開始（再開）する。この際には、ＭＯＳＦＥＴＭ１のゲート電圧が、抵抗Ｒ１，Ｒ４，Ｒ５の各抵抗値と、ＭＯＳＦＥＴＭ１のドレインおよびソースとゲートとの間の各静電容量と、コンデンサＣ１の静電容量とに基づく時定数に従って上昇する。この後、ゲート電圧がしきい値電圧を超えたときに、ＭＯＳＦＥＴＭ１がオン状態に制御される。この結果、電流制限回路１は、電源装置２から被保護装置３への電流Ｉ１の供給を許容する通常状態に維持される。

【0038】

このように、この電流制限回路１では、ＭＯＳＦＥＴＭ１のゲートと電流供給路の出力端（出力端子Ｔ２）との間において直列接続されたコンデンサＣ１を含んで構成されてパルス電流Ｉｐの通過を許容するパルス電流導通回路（直列回路ＳＣ２）を備えたことにより、ＭＯＳＦＥＴＭ１に過大な電流値で高い周波数のパルス電流Ｉｐが流れようとする際に、パルス電流導通回路がＭＯＳＦＥＴＭ１のゲートから出力端子Ｔ２に向けてのパルス電流Ｉｐの導通を許容するため、ＭＯＳＦＥＴＭ１のドレインおよびゲート間の静電容量、並びにＭＯＳＦＥＴＭ１のソースおよびゲート間の静電容量に蓄積されていた電荷を直列回路ＳＣ２内のコンデンサＣ１に瞬間的に移動させることができる。したがって、この電流制限回路１によれば、ＭＯＳＦＥＴＭ１のゲートおよびソース間の電圧を瞬間的に低下させてしきい値電圧よりも瞬間的に下回らせる（低下させる）ことができる結果、ＭＯＳＦＥＴＭ１を瞬間的に（迅速に）オフ状態に制御して、電流供給路の入力端子Ｔ１から出力端子Ｔ２に向けてのパルス電流Ｉｐの通過を瞬間的に遮断することができる。これにより、この電流制限回路１では、電流供給路の出力端に接続されている被保護装置３を過電流から保護することができる。

【0039】

また、この電流制限回路１によれば、電圧監視回路１２が、電流経路ＣＰ１の入力端（入力端子Ｔ１）と基準電位（グランド電位）との間の電圧差（電圧Ｖ１）を監視して、電圧Ｖ１が予め決められた上限電圧値を超えたときに、ＭＯＳＦＥＴＭ１のゲートに付与されているバイアス電圧の付与状態をＦＥＴ制御回路１１に変えさせてＭＯＳＦＥＴＭ１に対して電流Ｉ１の通過を遮断させることにより、過大電圧値の電圧の入力に起因する被保護装置３の故障を未然に回避することができる。

【0040】

また、この電流制限回路１によれば、電圧監視回路１２が、電圧Ｖ１が上限電圧値を超えた後に予め決められた規定電圧範囲内になったときに、ＭＯＳＦＥＴＭ１のゲートに付与されているバイアス電圧の付与状態をＦＥＴ制御回路１１に変えさせてＭＯＳＦＥＴＭ１に対して電流Ｉ１の通過を許容させることにより、異常状態から、電源装置２から予め決められた規定電圧範囲内の電圧が出力される通常状態に復帰したときには、電流経路ＣＰ１に電流Ｉ１を自動的に供給することができる。

【0041】

なお、本発明は、上記電流制限回路１の構成に限定されず、適宜変更することができる。例えば、パルス電流導通回路を構成する直列回路ＳＣ２のコンデンサＣ１として小さな静電容量のコンデンサを用いる構成では、電流経路ＣＰ７を流れる電流Ｉ７の電流値が小さい。したがって、トランジスタＱ１が破損する可能性が低いため、抵抗Ｒ４の配設を省くことができる。つまり、直列回路ＳＣ２をコンデンサＣ１のみで構成することができる。この構成の電流制限回路１によれば、パルス電流導通回路を簡易かつ安価に構成することができ、ひいては、電流制限回路１を簡易かつ安価に構成することができる。

【0042】

また、直列回路ＳＣ１内の抵抗Ｒ２およびインダクタＬ１の接続を逆接続することもできる、つまり、ＭＯＳＦＥＴＭ１のソース側にインダクタＬ１を配置し、かつ出力端子Ｔ２側に抵抗Ｒ２を配置して直列回路ＳＣ１を構成することができる。また、直列回路ＳＣ２内の抵抗Ｒ４およびコンデンサＣ１の接続を逆接続することもできる、つまり、抵抗Ｒ１側にコンデンサＣ１を配置し、かつ出力端子Ｔ２側に抵抗Ｒ４を配置して直列回路ＳＣ２を構成することができる。

【0043】

また、抵抗Ｒ４（または上記の逆接続のときには、コンデンサＣ１）をＭＯＳＦＥＴＭ１のゲートに抵抗Ｒ１を介さずに直接接続する構成を採用することもできる。

【0044】

さらに、上記の電流制限回路１においては、電圧監視回路１２を入力端子Ｔ１と基準電位との間に配設して、入力端子Ｔ１と基準電位との間の電圧Ｖ１を監視する構成を採用しているが、これに限られない。例えば、電圧監視回路１２を出力端子Ｔ２と基準電位との間に配設して、出力端子Ｔ２と基準電位との間の電圧差を監視する構成を採用することもできる。

【産業上の利用可能性】

【0045】

本願発明によれば、電流供給路にパルス電流Ｉｐが供給されたときに、ＭＯＳＦＥＴＭ１のゲートおよびソース間の電圧を瞬間的に低下させてしきい値電圧よりも瞬間的に下回らせる（低下させる）ことができる結果、ＭＯＳＦＥＴＭ１を瞬間的にオフ状態に制御して、電流供給路の入力端子Ｔ１から出力端子Ｔ２に向けてのパルス電流Ｉｐの通過を瞬間的に遮断することができる。これにより、本願発明は、このような電流制限回路に広く適用することができる。

【符号の説明】

【0046】

１ 電流制限回路
１２ 電圧監視回路
Ｃ１ コンデンサ
ＣＰ１～ＣＰ７ 電流経路
Ｉｐ パルス電流
Ｌ１ インダクタ
Ｍ１ ＭＯＳＦＥＴ
Ｒ１～Ｒ７ 抵抗
Ｑ１ トランジスタ
ＳＣ１，ＳＣ２ 直列回路
Ｔ１ 入力端子
Ｔ２ 出力端子
Ｖ１ 電圧

【図1】

【図2】