特開 2024-15601 電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024015601

(43)【公開日】2024-02-06

(54)【発明の名称】電子部品

(51)【国際特許分類】

   H01F 27/00 20060101AFI20240130BHJP

   H01F 17/00 20060101ALI20240130BHJP

   H01G 4/40 20060101ALI20240130BHJP

   H03H 7/075 20060101ALI20240130BHJP

【ＦＩ】

H01F27/00 S

H01F17/00 D

H01G4/40 321A

H03H7/075 Z

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2022117774

(22)【出願日】2022-07-25

(71)【出願人】

【識別番号】000003067

【氏名又は名称】ＴＤＫ株式会社

(74)【代理人】

【識別番号】100088155

【弁理士】

【氏名又は名称】長谷川 芳樹

(74)【代理人】

【識別番号】100113435

【弁理士】

【氏名又は名称】黒木 義樹

(74)【代理人】

【識別番号】100124062

【弁理士】

【氏名又は名称】三上 敬史

(72)【発明者】

【氏名】中澤 道幸

(72)【発明者】

【氏名】大橋 武

(72)【発明者】

【氏名】楠 大輝

(72)【発明者】

【氏名】三嶽 幸生

【テーマコード（参考）】

5E070

5E082

5J024

【Ｆターム（参考）】

5E070AA05

5E070AB03

5E070CB13

5E082AB03

5E082BB01

5E082BC40

5E082CC03

5E082CC13

5E082DD08

5E082DD09

5E082EE26

5E082FG26

5J024AA01

5J024BA01

5J024CA04

5J024DA04

5J024DA29

5J024DA35

5J024EA03

5J024KA02

(57)【要約】      （修正有）

【課題】適切な特性を有するインダクタを構成可能な電子部品を提供する。
【解決手段】薄膜ＬＣフィルタである電子部品において、絶縁体内にＬＣフィルタ部を構成する導体パターン（接続導体）は、キャパシタパターン２８Ｂと、キャパシタと電気的に並列に接続されると共にキャパシタと共振回路を構成する第一インダクタ部２８Ａｃ及び第一インダクタ部に連接される第二インダクタ部２８Ａｄを有するインダクタパターン２８Ａと、を備え、キャパシタパターン２８Ｂが、第一インダクタ部と第二インダクタ部とが連接される部分の接続部２８Ａｅに接続されている。
【選択図】図６

【特許請求の範囲】

【請求項1】

キャパシタと、
前記キャパシタと電気的に並列に接続されると共に前記キャパシタと共振回路を構成する第一インダクタ部と、前記第一インダクタ部に連接される第二インダクタ部と、を有するインダクタと、を備え、
前記キャパシタは、前記第一インダクタ部と前記第二インダクタ部とが連接される部分に接続されている、電子部品。

【請求項2】

前記インダクタは、第一端部及び第二端部を有する巻回部を有し、
前記第一インダクタ部と前記第二インダクタ部とは、前記巻回部における前記第一端部と第二端部との間において連接するよう一体に形成されている、請求項１に記載の電子部品。

【請求項3】

前記巻回部は、前記第一端部と前記第二端部の間に設けられる接続部を含み、
前記第一インダクタ部は、前記巻回部において前記第一端部と前記接続部との間に形成され、
前記第二インダクタ部は、前記巻回部において前記接続部と前記第二端部との間に形成され、
前記キャパシタは、前記接続部に電気的に接続されている、請求項２に記載の電子部品。

【請求項4】

素体を備え、
前記素体内に、前記インダクタを構成するインダクタパターン及び前記キャパシタを構成するキャパシタパターンが配置されている、請求項１又は２に記載の電子部品。

【請求項5】

前記素体に配置される複数の端子電極を備え、
前記素体は、第一方向において互いに対向している一対の端面と、第二方向において互いに対向している一対の主面と、第三方向において互いに対向している一対の側面と、を有しており、
複数の前記端子電極のうち、二つの前記端子電極は、前記第二方向から見て、前記第一方向において離間して配置されており、
前記キャパシタパターンの少なくとも一部は、前記第二方向から見て、当該二つの前記端子電極の間の領域に配置される、請求項４に記載の電子部品。

【請求項6】

前記素体に配置される複数の端子電極を備え、
前記素体は、第一方向において互いに対向している一対の端面と、第二方向において互いに対向している一対の主面と、第三方向において互いに対向している一対の側面と、を有しており、
複数の前記端子電極のうち、二つの前記端子電極は、前記第二方向から見て、前記第三方向において離間して配置されており、
前記キャパシタパターンの少なくとも一部は、前記第二方向から見て、当該二つの前記端子電極の間の領域に配置される、請求項４に記載の電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電子部品に関する。

【背景技術】

【0002】

特許文献１には、キャパシタ（コンデンサ素子）及び第一インダクタ（コイル素子）によって構成される共振回路と、共振回路に電気的に直列に接続される第二インダクタ（コイル）と、を備える帯域フィルタが開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開昭６２－２０６９１４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

上記帯域フィルタのように、共振回路を構成する第一インダクタに加えて、第二インダクタを備える構成では、たとえば、高周波帯域において減衰極が形成されるため、高周波帯域における減衰量の調整を行える。電子部品において、第一インダクタに加えて、第二インダクタを設けるためには、第二インダクタを配置するためのスペース（実装面積）が確保される。電子部品では、製品のサイズが制限されることがある。たとえば、限られたスペース内において第一インダクタ及び第二インダクタを別個に配置すると、第一インダクタ及び第二インダクタのそれぞれの領域（たとえば、インダクタを構成するコイルが形成された領域）を小さくせざるを得ないことがある。電子部品では、インダクタ領域が小さくなると、たとえば、Ｑ値（Quality factor)が低下するなど、インダクタの特性に影響する。

【0005】

本開示では、適切な特性を有するインダクタを構成可能な電子部品が説明される。

【課題を解決するための手段】

【0006】

本開示の一側面に係る電子部品は、キャパシタと、キャパシタと電気的に並列に接続されると共にキャパシタと共振回路を構成する第一インダクタ部と、第一インダクタ部に連接される第二インダクタ部と、を有するインダクタと、を備え、キャパシタは、第一インダクタと第二インダクタとが連接される部分に接続されている。

【発明の効果】

【0007】

本開示の各側面及び各実施形態によれば、適切な特性を有するインダクタを含む電子部品が実現される。

【図面の簡単な説明】

【0008】

【図1】図１は、第一実施形態に係る電子部品の斜視図である。

【図2】図２は、図１に示す電子部品を絶縁体側から見た図である。

【図3】図３は、図１に示す電子部品の側面図である。

【図4】図４は、図１に示す電子部品の端面図である。

【図5】図５は、図１に示す電子部品が備えるＬＣフィルタ部を構成する導体パターンを示す図である。

【図6】図６は、導体パターンを示す図である。

【図7】図７は、図１に示す電子部品の等価回路図である。

【図8】図８は、電子部品に含まれる共振器の減衰量の周波数特性を示す図である。

【図9】図９は、図８に示す周波数特性の一部を拡大して示す図である。

【図10】図１０は、電子部品に含まれる共振器の減衰量の周波数特性を示す図である。

【図11】図１１は、図１０に示す周波数特性の一部を拡大して示す図である。

【図12】図１２は、第二実施形態に係る電子部品の斜視図である。

【図13】図１３は、図１２に示す電子部品を絶縁体側から見た図である。

【図14】図１４は、図１２に示す電子部品の側面図である。

【図15】図１５は、図１２に示す電子部品の端面図である。

【図16】図１６は、図１２に示す電子部品が備えるＬＣフィルタ部を構成する導体パターンを示す図である。

【図17】図１７は、導体パターンを示す図である。

【図18】図１８は、図１２に示す電子部品の等価回路図である。

【図19】図１９は、電子部品に含まれる共振器の減衰量の周波数特性を示す図である。

【図20】図２０は、図１９に示す周波数特性の一部を拡大して示す図である。

【図21】図２１は、電子部品に含まれる共振器の減衰量の周波数特性を示す図である。

【図22】図２２は、図２０に示す周波数特性の一部を拡大して示す図である。

【図23】図２３は、他の実施形態に係る電子部品を絶縁体側から見た図である。

【発明を実施するための形態】

【0009】

［１］実施形態の概要
（１）本開示の一側面に係る電子部品は、キャパシタと、キャパシタと電気的に並列に接続されると共にキャパシタと共振回路を構成する第一インダクタ部と、第一インダクタ部に連接される第二インダクタ部と、を有するインダクタと、を備え、キャパシタは、第一インダクタと第二インダクタとが連接される部分に接続されている。

【0010】

本開示の一側面に係る電子部品では、第一インダクタ部と第二インダクタ部とを有するインダクタにおいて、第一インダクタ部と第二インダクタ部とが連接されている。すなわち、第一インダクタ部と第二インダクタ部とは、一体化されている。そのため、電子部品では、第一インダクタ部及び第二インダクタ部の二つのインダクタ部を有する構成であっても、インダクタを構成する領域（インダクタを形成するパターンが配置された領域、以下単に「インダクタ領域」と記載することがある）を大きくすることができる。したがって、電子部品では、たとえば、Ｑ値の向上など、インダクタの特性を調整することができる。

【0011】

また、電子部品では、キャパシタは、第一インダクタ部と第二インダクタ部とが連接される部分に接続されている。これにより、電子部品では、インダクタに対するキャパシタの接続位置を調整することにより、周波数特性を調整することができる。一例として、係る電子部品は、高周波帯域における減衰量を調整することができる。したがって、電子部品では、高周波帯域における減衰量の調整ができると共に、たとえば、インダクタのＱ値の向上が図れる。なお、高周波帯域は特に限定されず、適切な周波数帯域が適宜選択されてよい。一例として、キャパシタとインダクタとによりフィルタを構成した場合、当該フィルタの通過域における高周波側の周波数帯域を高周波帯域としてもよい。また、他の例として、フィルタの通過域の約２倍の周波数近傍での周波数帯域を高周波帯域としてもよい。

【0012】

（２）インダクタは、第一端部及び第二端部を有する巻回部を有し、第一インダクタ部と第二インダクタ部とは、巻回部における第一端部と第二端部との間において連接するよう一体に形成されている、（１）に記載の電子部品。この構成では、第一インダクタ部と第二インダクタ部とが巻回部において一体化されている。したがって、電子部品では、巻回部の領域を大きくすることによって、Ｑ値の向上を図るなど、インダクタの特性を調整することができる。

【0013】

（３）巻回部は、第一端部と第二端部の間に設けられる接続部を含み、第一インダクタ部は、巻回部において第一端部と接続部との間に形成され、第二インダクタ部は、巻回部において接続部と第二端部との間に形成され、キャパシタは、接続部に電気的に接続されている、（１）又は（２）に記載の電子部品。この構成では、インダクタの接続部に対するキャパシタの接続位置を調整することにより、たとえば、高周波帯域における減衰量を調整するなど、周波数特性を調整することができる。

【0014】

（４）素体を備え、素体内に、インダクタを構成するインダクタパターン及びキャパシタを構成するキャパシタパターンが配置されている、（１）～（３）のいずれか一項に記載の電子部品。素体内にインダクタパターン及びキャパシタパターンが配置される構成では、素体のサイズに制限があるため、素体内におけるパターンのスペース（実装面積）が制限される。そのため、素体内にインダクタを構成するインダクタパターン及びキャパシタを構成するキャパシタパターンが配置される構成では、上記インダクタの構成とすることが、たとえば、Ｑ値の向上などのインダクタの特性調整に関して有効である。

【0015】

（５）素体に配置される複数の端子電極を備え、素体は、第一方向において互いに対向している一対の端面と、第二方向において互いに対向している一対の主面と、第三方向において互いに対向している一対の側面と、を有しており、複数の端子電極のうち、二つの端子電極は、第二方向から見て、第一方向において離間して配置されており、キャパシタパターンの少なくとも一部は、第二方向から見て、当該二つの端子電極の間の領域に配置されている、（４）に記載の電子部品。当該二つの端子電極の間の領域は、デッドスペースになり得る。そのため、電子部品では、デッドスペースにキャパシタパターンの少なくとも一部を配置することにより、インダクタを配置するスペースを確保できる。これにより、電子部品では、インダクタ領域を大きくすることができる。

【0016】

（６）素体に配置される複数の端子電極を備え、素体は、第一方向において互いに対向している一対の端面と、第二方向において互いに対向している一対の主面と、第三方向において互いに対向している一対の側面と、を有しており、複数の端子電極のうち、二つの端子電極は、第二方向から見て、第三方向において離間して配置されており、キャパシタパターンの少なくとも一部は、第二方向から見て、当該二つの端子電極の間の領域に配置されている、（４）に記載の電子部品。当該二つの端子電極の間の領域は、デッドスペースになり得る。そのため、電子部品では、デッドスペースにキャパシタパターンの少なくとも一部を配置することにより、インダクタを配置するスペースを確保できる。これにより、電子部品では、インダクタ領域を大きくすることができる。

【0017】

［２］実施形態の例示
以下、図面を参照しながら本開示の実施形態が詳細に説明される。なお、図面の説明において同一要素には同一符号が付され、重複する説明は省略される。

【0018】

（第一実施形態）
図１は、第一実施形態に係る電子部品の斜視図である。図２は、図１に示す電子部品を絶縁体側から見た図である。図３は、図１に示す電子部品の側面図である。図４は、図１に示す電子部品の端面図である。

【0019】

図１に示される電子部品１は、ＬＣフィルタである。電子部品１は、いわゆる薄膜ＬＣフィルタである。ＬＣフィルタは、バンドパスフィルタであり得る。図１及び図２に示されるように、電子部品１は、基板２と、絶縁体（素体）３と、絶縁体３に配置された第一端子電極４、第二端子電極５、第三端子電極６及び第四端子電極７と、を備えている。

【0020】

基板２は、例えば、直方体形状を呈している。直方体形状には、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状が含まれ得る。図１、図３及び図４に示されるように、基板２は、その外表面として、互いに対向している一対の端面２ａ，２ｂと、互いに対向している一対の主面２ｃ，２ｄと、互いに対向している一対の側面２ｅ，２ｆと、を有している。

【0021】

一対の端面２ａ，２ｂが対向している対向方向が第一方向Ｄ１である。一対の主面２ｃ，２ｄが対向している対向方向が第二方向Ｄ２である。一対の側面２ｅ，２ｆが対向している対向方向が第三方向Ｄ３である。本実施形態では、第一方向Ｄ１は、基板２の長手方向である。第二方向Ｄ２は、基板２の高さ方向であり、第一方向Ｄ１と直交している。第三方向Ｄ３は、基板２の幅方向であり、第一方向Ｄ１と第二方向Ｄ２とに直交している。第二方向Ｄ２から見ることは、平面視に相当する。

【0022】

一対の端面２ａ，２ｂは、一対の主面２ｃ，２ｄの間を連結するように第二方向Ｄ２に延びている。一対の端面２ａ，２ｂは、第三方向Ｄ３にも延びている。一対の側面２ｅ，２ｆは、一対の主面２ｃ，２ｄの間を連結するように第二方向Ｄ２に延びている。一対の側面２ｅ，２ｆは、第一方向Ｄ１にも延びている。

【0023】

基板２は、化学的・熱的に安定で応力発生が少なく、表面の平滑性を保つことができる材料で形成することができる。当該材料としては、特に限定されるものではないが、シリコン単結晶、アルミナ、サファイア、窒化アルミ、ＭｇＯ単結晶、ＳｒＴｉＯ_３単結晶、表面酸化シリコン、ガラス、石英、フェライトなどを用いることができる。

【0024】

絶縁体３は、直方体形状を呈している。図１～図４に示されるように、絶縁体３は、その外表面として、互いに対向している一対の端面３ａ，３ｂと、互いに対向している一対の主面３ｃ，３ｄと、互いに対向している一対の側面３ｅ，３ｆと、を有している。一対の端面３ａ，３ｂは、第一方向Ｄ１において対向している。一対の主面３ｃ，３ｄは、第二方向Ｄ２において対向している。一対の側面３ｅ，３ｆは、第三方向Ｄ３において対向している。

【0025】

一対の端面３ａ，３ｂは、一対の主面３ｃ，３ｄの間を連結するように第二方向Ｄ２に延びている。一対の端面３ａ，３ｂは、第三方向Ｄ３にも延びている。一対の側面３ｅ，３ｆは、一対の主面３ｃ，３ｄの間を連結するように第二方向Ｄ２に延びている。一対の側面３ｅ，３ｆは、第一方向Ｄ１にも延びている。絶縁体３の第一方向Ｄ１の寸法は、基板２の第一方向Ｄ１の寸法と同等である。絶縁体３の第三方向Ｄ３の寸法は、基板２の第三方向Ｄ３の寸法と同等である。

【0026】

なお、本実施形態で「同等」とは、等しいことに加えて、予め設定した範囲での微差又は製造誤差などを含んだ値を同等としてもよい。たとえば、複数の値が、当該複数の値の平均値の±５％の範囲内に含まれているのであれば、当該複数の値は同等であると規定する。

【0027】

絶縁体３は、複数の絶縁体層が積層されることによって構成されている。絶縁体層は、ポリイミドなどの有機絶縁材料で構成されてもよい。絶縁体層は、第二方向Ｄ２に積層されている。すなわち、第二方向Ｄ２が積層方向である。実際の絶縁体３では、複数の絶縁体層は、その層間の境界が視認できない程度に一体化されている。

【0028】

基板２と絶縁体３とは、一体に設けられている。基板２と絶縁体３とは、主面２ｃと主面３ｄとが対向するように配置されている。基板２と絶縁体３との間には、平坦化層８が配置されている。平坦化層８は、基板２の主面２ｃと絶縁体３の主面３ｄとの間に配置されている。平坦化層８としては、アルミナ、酸化シリコンなどを用いることができる。

【0029】

図１及び図２に示されるように、第一端子電極４、第二端子電極５、第三端子電極６及び第四端子電極７は、絶縁体３の主面３ｃに配置されている。第一端子電極４及び第二端子電極５は、グラウンド端子であり得る。第三端子電極６は、信号の入力端子であり得る。第四端子電極７は、信号の出力端子であり得る。

【0030】

第一端子電極４、第二端子電極５、第三端子電極６及び第四端子電極７は、平面視において、略長方形状を呈している。長方形状には、角部及び稜線部が面取りされている形状、及び、角部及び稜線部が丸められている形状が含まれ得る。第一端子電極４、第二端子電極５、第三端子電極６及び第四端子電極７のそれぞれは、絶縁体３の角部に配置されている。

【0031】

第一端子電極４は、端面３ａ寄りで且つ側面３ｅ寄りの位置に配置されている。第二端子電極５は、端面３ｂ寄りで且つ側面３ｅ寄りの位置に配置されている。第三端子電極６は、端面３ａ寄りで且つ側面３ｆ寄りの位置に配置されている。第四端子電極７は、端面３ｂ寄りで且つ側面３ｆ寄りの位置に配置されている。

【0032】

第一端子電極４と第二端子電極５とは、第一方向Ｄ１において所定の間隔をあけて配置されている。第三端子電極６と第四端子電極７とは、第一方向Ｄ１において所定の間隔をあけて配置されている。第一端子電極４と第三端子電極６とは、第三方向Ｄ３において所定の間隔をあけて配置されている。第二端子電極５と第四端子電極７とは、第三方向Ｄ３において所定の間隔をあけて配置されている。

【0033】

第一端子電極４、第二端子電極５、第三端子電極６及び第四端子電極７は、たとえば、金、ニッケル、銅、銀などで形成することができる。

【0034】

電子部品１では、絶縁体３内にＬＣフィルタ部９が配置されている。図５は、図１に示す電子部品１が備えるＬＣフィルタ部９を構成する導体パターン（接続導体）を示す図である。電子部品１では、基板２側（絶縁体３の主面３ｄ側）から、図５のレイヤーＨ、レイヤーＧ、レイヤーＦ、レイヤーＥ、レイヤーＤ、レイヤーＣ、レイヤーＢ及びレイヤーＡに示される順に導体パターンが配置されている。導体パターンには、インダクタパターン、キャパシタパターン及びビアパターンが含まれ得る。導体パターンは、たとえば、銅で形成することができる。

【0035】

図５のレイヤーＨに示されるように、ＬＣフィルタ部９は、導体パターン１０、導体パターン１１、導体パターン１２及び導体パターン１３を有している。導体パターン１０～１３は、平坦化層８（図３及び図４）上に配置されている。導体パターン１０と導体パターン１１とは、第一方向Ｄ１において並んで配置されている。並んで配置されているとは、第一方向Ｄ１から導体パターン１０及び導体パターン１１を見た場合に、導体パターン１０と導体パターン１１との少なくとも一部が重なる部分を有していればよい。本実施形態では、導体パターン１０及び導体パターン１１の形状は、第三方向Ｄ３に沿った線を軸とする線対称性を有している。

【0036】

導体パターン１０は、インダクタパターン１０Ａと、キャパシタパターン１０Ｂと、接続パターン１０Ｃと、を含んでいる。インダクタパターン１０Ａ、キャパシタパターン１０Ｂ及び接続パターン１０Ｃは、一体に形成されている。インダクタパターン１０Ａは、四角枠状を呈している。キャパシタパターン１０Ｂは、第二方向Ｄ２から見て、第一端子電極４と第三端子電極６との間の領域に位置している。接続パターン１０Ｃは、インダクタパターン１０Ａとキャパシタパターン１０Ｂとを電気的に接続している。

【0037】

導体パターン１１は、インダクタパターン１１Ａと、キャパシタパターン１１Ｂと、接続パターン１１Ｃと、を含んでいる。インダクタパターン１１Ａ、キャパシタパターン１１Ｂ及び接続パターン１１Ｃは、一体に形成されている。インダクタパターン１１Ａは、四角枠状を呈している。インダクタパターン１１Ａは、インダクタパターン１０Ａと第一方向Ｄ１において並んで配置されている。キャパシタパターン１１Ｂは、第二方向Ｄ２から見て、第二端子電極５と第四端子電極７との間の領域に位置している。接続パターン１１Ｃは、インダクタパターン１１Ａとキャパシタパターン１１Ｂとを電気的に接続している。導体パターン１２は、キャパシタパターン１２Ａを含んでいる。

【0038】

図５のレイヤーＧに示されるように、ＬＣフィルタ部９は、キャパシタパターン１４、キャパシタパターン１５及びキャパシタパターン１６を有している。キャパシタパターン１４、キャパシタパターン１５及びキャパシタパターン１６のそれぞれは、たとえば、長方形状を呈している。

【0039】

図５のレイヤーＦに示されるように、ＬＣフィルタ部９は、ビアパターン１７、ビアパターン１８、ビアパターン１９、ビアパターン２０、ビアパターン２１、ビアパターン２２、ビアパターン２３、ビアパターン２４、ビアパターン２５、ビアパターン２６及びビアパターン２７を有している。本実施形態では、ビアパターン１７、ビアパターン１８、ビアパターン１９、ビアパターン２０、ビアパターン２１、ビアパターン２２、ビアパターン２３、ビアパターン２４、ビアパターン２５、ビアパターン２６及びビアパターン２７のそれぞれは、たとえば、長方形状を呈している。

【0040】

図５のレイヤーＥに示されるように、ＬＣフィルタ部９は、導体パターン２８、導体パターン２９、導体パターン３０、導体パターン３１、導体パターン３２及び導体パターン３３を有している。

【0041】

図６に示されるように、導体パターン２８は、インダクタパターン（巻回部）２８Ａと、キャパシタパターン２８Ｂと、接続パターン２８Ｃと、を含んでいる。インダクタパターン２８Ａ、キャパシタパターン２８Ｂ及び接続パターン２８Ｃは、一体に形成されている。

【0042】

インダクタパターン２８Ａは、第一端部２８Ａａ及び第二端部２８Ａｂを有している。インダクタパターン２８Ａは、第一インダクタ部２８Ａｃと、第二インダクタ部２８Ａｄと、接続部２８Ａｅと、を含んでいる。

【0043】

第一インダクタ部２８Ａｃと第二インダクタ部２８Ａｄとは、インダクタパターン２８Ａにおける第一端部２８Ａａと第二端部２８Ａｂとの間において連接するよう一体に形成されている。第一インダクタ部２８Ａｃは、インダクタパターン２８Ａにおいて、第一端部２８Ａａと接続部２８Ａｅとの間に形成されている。第一インダクタ部２８Ａｃは、略Ｌ字形状を呈している。第一インダクタ部２８Ａｃは、第一方向Ｄ１に沿って延在する部分と、第三方向Ｄ３に沿って延在する部分と、を含んでいる。

【0044】

第二インダクタ部２８Ａｄは、インダクタパターン２８Ａにおいて、接続部２８Ａｅと第二端部２８Ａｂとの間に形成されている。第二インダクタ部２８Ａｄは、略Ｌ字状を呈している。第二インダクタ部２８Ａｄは、第一方向Ｄ１に沿って延在する部分と、第三方向Ｄ３に沿って延在する部分と、を含んでいる。

【0045】

接続部２８Ａｅは、第一端部２８Ａａと第二端部２８Ａｂとの間に設けられている。接続部２８Ａｅは、第一インダクタ部２８Ａｃの端部（第一端部２８Ａａとは反対側の端部）と第二インダクタ部２８Ａｄの端部（第二端部２８Ａｂとは反対側の端部）の間に設けられている。接続部２８Ａｅは、第一インダクタ部２８Ａｃと第二インダクタ部２８Ａｄとを接続している。第一インダクタ部２８Ａｃと第二インダクタ部２８Ａｄとは、接続部２８Ａｅを介して連接されている。すなわち、第一インダクタ部２８Ａｃと第二インダクタ部２８Ａｄとは、インダクタパターン２８Ａにおいて、接続部２８Ａｅを境界として二つの部分に区分けされる。

【0046】

キャパシタパターン２８Ｂは、第二方向Ｄ２から見て、第一端子電極４と第三端子電極６との間の領域に位置している。キャパシタパターン２８Ｂは、長方形状を呈している。キャパシタパターン２８Ｂは、接続パターン２８Ｃを介して、インダクタパターン２８Ａの接続部２８Ａｅに接続されている。接続パターン２８Ｃの一端は、インダクタパターン２８Ａに接続され、接続パターン２８Ｃの他端は、キャパシタパターン２８Ｂに接続されている。

【0047】

導体パターン２９は、インダクタパターン（巻回部）２９Ａと、キャパシタパターン２９Ｂと、接続パターン２９Ｃと、キャパシタパターン２９Ｄと、を含んでいる。インダクタパターン２９Ａ、キャパシタパターン２９Ｂ、接続パターン２８Ｃ及びキャパシタパターン２９Ｄは、一体に形成されている。

【0048】

インダクタパターン２９Ａは、第一端部２９Ａａ及び第二端部２９Ａｂを有する。インダクタパターン２９Ａは、第一インダクタ部２９Ａｃと、第二インダクタ部２９Ａｄと、接続部２９Ａｅと、を含んでいる。

【0049】

第一インダクタ部２９Ａｃと第二インダクタ部２９Ａｄとは、インダクタパターン２９Ａにおける第一端部２９Ａａと第二端部２９Ａｂとの間において連接するよう一体に形成されている。第一インダクタ部２９Ａｃは、インダクタパターン２９Ａにおいて、第一端部２９Ａａと接続部２９Ａｅとの間に形成されている。第一インダクタ部２９Ａｃは、略Ｌ字形状を呈している。第一インダクタ部２９Ａｃは、第一方向Ｄ１に沿って延在する部分と、第三方向Ｄ３に沿って延在する部分と、を含んでいる。

【0050】

第二インダクタ部２９Ａｄは、インダクタパターン２９Ａにおいて、接続部２９Ａｅと第二端部２９Ａｂとの間に形成されている。第二インダクタ部２９Ａｄは、略Ｌ字状を呈している。第二インダクタ部２９Ａｄは、第一方向Ｄ１に沿って延在する部分と、第三方向Ｄ３に沿って延在する部分と、を含んでいる。

【0051】

接続部２９Ａｅは、第一端部２９Ａａと第二端部２９Ａｂとの間に設けられている。接続部２９Ａｅは、第一インダクタ部２９Ａｃの端部（第一端部２９Ａａとは反対側の端部）と第二インダクタ部２９Ａｄの端部（第二端部２９Ａｂとは反対側の端部）の間に設けられている。接続部２９Ａｅは、第一インダクタ部２９Ａｃと第二インダクタ部２９Ａｄとを接続している。第一インダクタ部２９Ａｃと第二インダクタ部２９Ａｄとは、接続部２９Ａｅを介して連接されている。すなわち、第一インダクタ部２９Ａｃと第二インダクタ部２９Ａｄとは、インダクタパターン２９Ａにおいて、接続部２９Ａｅを境界として二つの部分に区分けされる。

【0052】

キャパシタパターン２９Ｂは、第二方向Ｄ２から見て、第二端子電極５と第四端子電極７との間の領域に位置している。キャパシタパターン２９Ｂは、長方形状を呈している。キャパシタパターン２９Ｂは、接続パターン２９Ｃを介して、インダクタパターン２９Ａの接続部２９Ａｅに接続されている。接続パターン２９Ｃの一端は、インダクタパターン２９Ａに接続され、接続パターン２９Ｃの他端は、キャパシタパターン２９Ｂに接続されている。キャパシタパターン２９Ｄは、インダクタパターン２９Ａの第一端部２９Ａａに接続されている。

【0053】

図５のレイヤーＤに示されるように、ＬＣフィルタ部９は、ビアパターン３４、ビアパターン３５、ビアパターン３６及びビアパターン３７を有している。本実施形態では、ビアパターン３４、ビアパターン３５、ビアパターン３６及びビアパターン３７は、たとえば、長方形状を呈している。

【0054】

図５のレイヤーＣに示されるように、ＬＣフィルタ部９は、導体パターン３８、導体パターン３９、導体パターン４０及び導体パターン４１を有している。本実施形態では、導体パターン３８、導体パターン３９、導体パターン４０及び導体パターン４１は、たとえば、長方形状を呈している。

【0055】

図５のレイヤーＢに示されるように、ＬＣフィルタ部９は、ビアパターン４２、ビアパターン４３、ビアパターン４４及びビアパターン４５を有している。本実施形態では、ビアパターン４２、ビアパターン４３、ビアパターン４４及びビアパターン４５は、たとえば、長方形状を呈している。

【0056】

図５のレイヤーＡに示されるように、電子部品１は、第一端子電極４、第二端子電極５、第三端子電極６及び第四端子電極７を有している。

【0057】

図５のレイヤーＦに示されるように、ビアパターン１７は、導体パターン１０の接続パターン１０Ｃと導体パターン３０とを接続している。ビアパターン１８は、導体パターン１１の接続パターン１１Ｃと導体パターン３１とを接続している。ビアパターン１９は、導体パターン１２と導体パターン３２とを接続している。ビアパターン２０は、導体パターン１３と導体パターン３３とを接続している。

【0058】

ビアパターン２１は、導体パターン１０のインダクタパターン１０Ａと導体パターン２８のインダクタパターン２８Ａの第二端部２８Ａｂとを接続している。ビアパターン２２は、導体パターン１１のインダクタパターン１１Ａと導体パターン２９のインダクタパターン２９Ａの第二端部２９ａｂとを接続している。ビアパターン２３は、導体パターン１２と導体パターン２８のインダクタパターン２８ａの第一端部２８ａａとを接続している。ビアパターン２４は、導体パターン１３と導体パターン２９のインダクタパターン２９Ａの第一端部２９Ａａとを接続している。

【0059】

ビアパターン２５は、キャパシタパターン１４とキャパシタパターン２８Ｂとを接続している。ビアパターン２６は、キャパシタパターン１５とキャパシタパターン２９Ｂとを接続している。ビアパターン２７は、キャパシタパターン１６とキャパシタパターン２９ｄとを接続している。

【0060】

図５のレイヤーＤに示されるように、ビアパターン３４は、導体パターン３０と導体パターン３８とを接続している。ビアパターン３５は、導体パターン３１と導体パターン３９とを接続している。ビアパターン３６は、導体パターン３２と導体パターン４０とを接続している。ビアパターン３７は、導体パターン３３と導体パターン４１とを接続している。

【0061】

図５のレイヤーＢに示されるように、ビアパターン４２は、導体パターン３８と第一端子電極４とを接続している。ビアパターン４３は、導体パターン３９と第二端子電極５とを接続している。ビアパターン４４は、導体パターン４０と第三端子電極６とを接続している。ビアパターン４５は、導体パターン４１と第四端子電極７とを接続している。

【0062】

導体パターン１０のキャパシタパターン１０Ｂとキャパシタパターン１４との間には、誘電体層（図示省略）が配置されている。導体パターン１１のキャパシタパターン１１Ｂとキャパシタパターン１５との間には、誘電体層（図示省略）が配置されている。導体パターン１２のキャパシタパターン１２Ａとキャパシタパターン１６との間には、誘電体層（図示省略）が配置されている。誘電体層は、たとえば、窒化シリコン、酸化シリコンなどの常誘電体材料、強誘電体材料などからなる無機絶縁材料で形成することができる。

【0063】

図７は、図１に示す電子部品１の等価回路図である。図７に示されるように、電子部品１は、第一インダクタＬ１と、第二インダクタＬ２と、第三インダクタＬ３と、第四インダクタＬ４と、第一キャパシタＣ１と、第二キャパシタＣ２と、第三キャパシタＣ３と、を備えている。電子部品１は、二段共振型バンドパスフィルタ回路を構成している。

【0064】

第一インダクタＬ１は、インダクタパターン２８Ａの第一インダクタ部２８Ａｃを含んで構成されている。第二インダクタＬ２は、インダクタパターン２８Ａの第二インダクタ部２８Ａｄ及びインダクタパターン１０Ａを含んで構成されている。第三インダクタＬ３は、インダクタパターン２９Ａの第一インダクタ部２９Ａｃを含んで構成されている。第四インダクタＬ４は、インダクタパターン２９Ａの第二インダクタ部２９Ａｄ及びインダクタパターン１１Ａを含んで構成されている。

【0065】

第一キャパシタＣ１は、キャパシタパターン１０Ｂ、キャパシタパターン１４及びキャパシタパターン２８Ｂを含んで構成されている。第二キャパシタＣ２は、キャパシタパターン１１Ｂ、キャパシタパターン１５及びキャパシタパターン２９Ｂを含んで構成されている。第三キャパシタＣ３は、キャパシタパターン１２Ａ、キャパシタパターン１６及びキャパシタパターン２８Ｄを含んで構成されている。

【0066】

第一インダクタＬ１、第二インダクタＬ２及び第一キャパシタＣ１は、第一ＬＣ共振器を構成している。第三インダクタＬ３、第四インダクタＬ４及び第二キャパシタＣ２は、第二ＬＣ共振器を構成している。

【0067】

図８は、電子部品１の共振器の周波数特性を示す図である。図９は、図８に示す共振器の周波数特性の一部を拡大して示す図である。図８及び図９では、第三キャパシタＣ３が電気的に短絡された状態で、第三端子電極６から信号を入力して、第四端子電極７から信号を出力した場合の、第一ＬＣ共振器及び第二ＬＣ共振器の減衰量の周波数特性を示している。言い換えると、第三キャパシタＣ３が電気的に短絡された状態での、第三端子電極６から第四端子電極７への透過係数の周波数特性を示している。図８及び図９では、横軸は周波数［ＧＨｚ］を示し、縦軸は減衰量［ｄＢ］を示している。なお、図８及び図９に例示する特性図は、シミュレーションにより得られた結果を表している。図８及び図９では、電子部品１の特性を実線で示し、比較例に係る電子部品の特性を破線で示している。比較例に係る電子部品は、第一インダクタ部を構成する第一インダクタパターンと第二インダクタ部を構成する第二インダクタパターンとの二つのインダクタパターンを別個に備えている。すなわち、比較例に係る電子部品は、第一インダクタ部と第二インダクタ部とが一体化されていない構成である。

【0068】

図９に示されるように、電子部品１は、比較例に係る電子部品に比べて、特性が向上している。このように、第一インダクタ部２８Ａｃ，２９Ａｃと第二インダクタ部２８Ａｄ，２９Ａｄとを一体化した電子部品１の構成では、二つのインダクタパターンを備える比較例に係る電子部品に比べて、共振特性の向上が図れる。

【0069】

図１０は、電子部品１のフィルタの周波数特性を示す図である。図１１は、図１０に示すフィルタの周波数特性の一部を拡大して示す図である。図１０及び図１１では、第三端子電極６から信号を入力して、第四端子電極７から信号を出力した場合のフィルタ特性の減衰量の周波数特性を示している。言い換えると、第三端子電極６から第四端子電極７への透過係数の周波数特性を示している。図１０及び図１１では、横軸は周波数［ＧＨｚ］を示し、縦軸は減衰量［ｄＢ］を示している。なお、図１０及び図１１に例示する特性図は、シミュレーションにより得られた結果を表している。図１０及び図１１では、電子部品１の特性を実線で示し、比較例に係る電子部品の特性を破線で示している。

【0070】

図１１に示されるように、電子部品１は、比較例に係る電子部品に比べて、特性が向上している。このように、第一インダクタ部２８Ａｃ，２９Ａｃと第二インダクタ部２８Ａｄ，２９Ａｄとを一体化した電子部品１の構成では、二つのインダクタパターンを備える比較例に係る電子部品に比べて、フィルタ特性の向上が図れる。

【0071】

以上説明したように、本実施形態に係る電子部品１では、第一インダクタ部２８Ａｃ，２９Ａｃと第二インダクタ部２８Ａｄ，２９Ａｄとを有するインダクタパターン２８Ａ，２６Ａにおいて、第一インダクタ部２８Ａｃ，２９Ａｃと第二インダクタ部２８Ａｄ，２９Ａｄとが連接されている。すなわち、第一インダクタ部２８Ａｃ，２９Ａｃと第二インダクタ部２８Ａｄ，２９Ａｄとは、一体化されている。そのため、電子部品１では、第一インダクタ部２８Ａｃ，２９Ａｃ及び第二インダクタ部２８Ａｄ，２９Ａｄの二つのインダクタ部を有する構成であっても、インダクタパターン２８Ａ，２６Ａの領域を大きくすることができる。したがって、電子部品１では、たとえば、Ｑ値の向上など、インダクタの特性を改善することができる。また、電子部品１では、キャパシタパターン２８Ｂ，２６Ｂは、第一インダクタ部２８Ａｃ，２９Ａｃと第二インダクタ部２８Ａｄ，２９Ａｄとが連接される部分に接続されている。これにより、電子部品１では、インダクタパターン２８Ａ，２６Ａに対するキャパシタパターン２８Ｂ，２６Ｂの接続位置を調整することにより、周波数特性を調整（たとえば、高周波帯域における減衰量を調整）することができる。したがって、電子部品１では、周波数特性を調整（たとえば、高周波帯域における減衰量の調整）できると共に、インダクタの特性を適切に調整（たとえば、Ｑ値の向上）することができる。たとえば、インダクタのＱ値を改善（向上）することにより、当該インダクタを含む共振器のＱ値も改善される。これにより回路の周波数特性が改善（たとえば、通過域での挿入損失の低減、通過域の帯域幅の拡大)され得る。

【0072】

また、電子部品１では、インダクタパターン２８Ａ，２６Ａにおいて、第一インダクタ部２８Ａｃ，２９Ａｃと第二インダクタ部２８Ａｄ，２９Ａｄとが一体化されているため、第一インダクタ部２８Ａｃ，２９Ａｃと第二インダクタ部２８Ａｄ，２９Ａｄとを接続する配線が不要である。そのため、電子部品１では、当該配線による配線抵抗の損失の低減が図れる。

【0073】

本実施形態に係る電子部品１では、インダクタパターン２８Ａ，２９Ａは、第一端部２８Ａａ，２９Ａａ及び第二端部２８Ａｂ，２９Ａｂを有している。第一インダクタ部２８Ａｃ，２９Ａｃと第二インダクタ部２８Ａｄ，２９Ａｄとは、インダクタパターン２８Ａ，２９Ａにおける第一端部２８Ａａ，２９Ａａと第二端部２８Ａｂ，２９Ａｂとの間において連接するよう一体に形成されている。この構成では、第一インダクタ部２８Ａｃ，２９Ａｃと第二インダクタ部２８Ａｄ，２９Ａｄとがインダクタパターン２８Ａ，２９Ａにおいて一体化されている。したがって、電子部品１では、インダクタパターン２８Ａ，２９Ａの領域を大きくすることによって、インダクタの特性を適切に調整（たとえば、Ｑ値の向上）することができる。

【0074】

本実施形態に係る電子部品１では、インダクタパターン２８Ａ，２９Ａは、第一端部２８Ａａ，２９Ａａと第二端部２８Ａｂ，２９Ａｂの間に設けられる接続部２８Ａｅ，２９Ａｅを含んでいる。第一インダクタ部２８Ａｃ，２９Ａｃは、インダクタパターン２８Ａ，２９Ａにおいて第一端部２８Ａａ，２９Ａａと接続部２８Ａｅ，２９Ａｅとの間に形成されている。第二インダクタ部２８Ａｄ，２９Ａｄは、インダクタパターン２８Ａ，２９Ａにおいて接続部２８Ａｅ，２９Ａｅと第二端部２８Ａｂ，２９Ａｂとの間に形成されている。キャパシタパターン２８Ｂ，２９Ｂは、接続部２８Ａｅ，２９Ａｅに電気的に接続されている。この構成では、インダクタパターン２８Ａ，２９Ａの接続部２８Ａｅ，２９Ａｅに対するキャパシタパターン２８Ｂ，２９Ｂの接続位置を調整することにより、周波数特性を調整（たとえば、高周波帯域における減衰量を調整）することができる。

【0075】

本実施形態に係る電子部品１では、キャパシタパターン２８Ｂ，２９Ｂは、第二方向Ｄ２から見て、第一端子電極４と第三端子電極６との間の領域に位置している。第一端子電極４と第三端子電極６との間の領域は、デッドスペースになり得る。そのため、電子部品１では、デッドスペースにキャパシタパターン２８Ｂ，２９Ｂを配置することにより、インダクタパターン２８Ａ，２９Ａを配置するスペースを確保できる。これにより、電子部品１では、インダクタパターン２８Ａ，２９Ａの領域を大きくすることができる。

【0076】

なお、インダクタパターン２５Ａ、２６Ａなど、インダクタが形成されているインダクタ領域を大きくする具体的なデザインは、特に限定されず、インダクタパターンの外形形状を大きくするようなデザインを適宜採用してよい。例えば、インダクタパターンが、円形又は略円形の巻回パターンを含む場合、当該巻回パターンの径を大きくしてもよい。例えば、インダクタパターンが、楕円形（あるいは略楕円形）の巻回パターンを含む場合、当該巻回パターンの長軸及び短軸の少なくとも一方の長さを増してもよい。例えば、インダクタパターンが四角形（あるいは略四角形）などの多角形形状の巻回パターンを含む場合、当該形状の一辺の辺長を増してもよく、対角線の長さを増してもよい。

【0077】

インダクタパターンが開口形状（例えば、コイル状の巻回パターンにより形成された開口部など）を有する場合、インダクタパターンの外形形状を大きくすることで、開口部のサイズを大きくすることができる。これに限らず、インダクタパターンの線幅を拡大する（太くする）ことにより、インダクタパターンの外形形状を大きくしてもよい。

【0078】

（第二実施形態）
続いて、第二実施形態について説明する。図１２は、第二実施形態に係る電子部品の斜視図である。図１３は、図１２に示す電子部品を絶縁体側から見た図である。図１４は、図１２に示す電子部品の側面図である。図１５は、図１２に示す電子部品の端面図である。

【0079】

図１２～図１５に示されるように、電子部品１Ａは、基板２と、絶縁体３と、絶縁体３に配置された第一端子電極４、第二端子電極５、第三端子電極６及び第四端子電極７と、を備えている。

【0080】

電子部品１Ａでは、絶縁体３内にＬＣフィルタ部９Ａが配置されている。図１６は、図１２に示される電子部品１Ａが備えるＬＣフィルタ部９Ａを構成する導体パターンを示す図である。電子部品１Ａでは、基板２側（絶縁体３の主面３ｄ側）から、図１６のレイヤーＨ、レイヤーＧ、レイヤーＦ、レイヤーＥ、レイヤーＤ、レイヤーＣ、レイヤーＢ及びレイヤーＡに示される順に導体パターンが配置されている。導体パターンには、インダクタパターン、キャパシタパターン及びビアパターンが含まれ得る。導体パターンは、たとえば、銅で形成することができる。

【0081】

図１６のレイヤーＨに示されるように、ＬＣフィルタ部９Ａは、導体パターン５０、導体パターン５１、導体パターン５２及び導体パターン５３を有している。導体パターン５０～５３は、平坦化層８（図１４及び図１５）上に配置されている。導体パターン５０と導体パターン５１とは、第一方向Ｄ１において並んで配置されている。

【0082】

図１７に示されるように、導体パターン５０は、インダクタパターン（巻回部）５０Ａと、キャパシタパターン５０Ｂと、接続パターン５０Ｃと、接続パターン５０Ｄと、キャパシタパターン５０Ｅと、を含んでいる。インダクタパターン５０Ａ、キャパシタパターン５０Ｂ、接続パターン５０Ｃ、接続パターン５０Ｄ及びキャパシタパターン５０Ｅは、一体に形成されている。

【0083】

インダクタパターン５０Ａは、四角枠状を呈している。インダクタパターン５０Ａは、第一端部５０Ａａ及び第二端部５０Ａｂを有している。インダクタパターン５０Ａは、第一インダクタ部５０Ａｃと、第二インダクタ部５０Ａｄと、接続部５０Ａｅと、を含んでいる。

【0084】

第一インダクタ部５０Ａｃと第二インダクタ部５０Ａｄとは、インダクタパターン５０Ａにおける第一端部５０Ａａと第二端部５０Ａｂとの間において連接するよう一体に形成されている。第一インダクタ部５０Ａｃは、インダクタパターン５０Ａにおいて、第一端部５０Ａａと接続部５０Ａｅとの間に形成されている。第一インダクタ部５０Ａｃは、略Ｕ字形状を呈している。第一インダクタ部５０Ａｃは、第一方向Ｄ１に沿って延在する部分と、第三方向Ｄ３に沿って延在する部分と、を含んでいる。

【0085】

第二インダクタ部５０Ａｄは、インダクタパターン５０Ａにおいて、接続部５０Ａｅと第二端部５０Ａｂとの間に形成されている。第二インダクタ部５０Ａｄは、略Ｌ字状を呈している。第二インダクタ部５０Ａｄは、第一方向Ｄ１に沿って延在する部分と、第三方向Ｄ３に沿って延在する部分と、を含んでいる。

【0086】

接続部５０Ａｅは、第一端部５０Ａａと第二端部５０Ａｂとの間に設けられている。接続部５０Ａｅは、第一インダクタ部５０Ａｃの端部（第一端部５０Ａａとは反対側の端部）と第二インダクタ部５０Ａｄの端部（第二端部５０Ａｂとは反対側の端部）の間に設けられている。接続部５０Ａｅは、第一インダクタ部５０Ａｃと第二インダクタ部５０Ａｄとを接続している。第一インダクタ部５０Ａｃと第二インダクタ部５０Ａｄとは、接続部５０Ａｅを介して連接されている。すなわち、第一インダクタ部５０Ａｃと第二インダクタ部５０Ａｄとは、インダクタパターン５０Ａにおいて、接続部５０Ａｅを境界として二つの部分に区分けされる。

【0087】

キャパシタパターン５０Ｂは、第二方向Ｄ２から見て、第一端子電極４と第二端子電極５との間の領域に位置している。キャパシタパターン５０Ｂは、長方形状を呈している。キャパシタパターン５０Ｂは、接続パターン５０Ｃを介して、インダクタパターン５０Ａの接続部５０Ａｅに接続されている。接続パターン５０Ｃの一端は、インダクタパターン５０Ａに接続され、接続パターン５０Ｃの他端は、キャパシタパターン５０Ｂに接続されている。

【0088】

導体パターン５１は、インダクタパターン（巻回部）５１Ａと、キャパシタパターン５１Ｂと、接続パターン５１Ｃと、接続パターン５１Ｄと、を含んでいる。インダクタパターン５１Ａ、キャパシタパターン５１Ｂ、接続パターン５１Ｃ及び接続パターン５１Ｄは、一体に形成されている。

【0089】

インダクタパターン５１Ａは、四角枠状を呈している。インダクタパターン５１Ａは、第一端部５１Ａａ及び第二端部５１Ａｂを有している。インダクタパターン５１Ａは、第一インダクタ部５１Ａｃと、第二インダクタ部５１Ａｄと、接続部５１Ａｅと、を含んでいる。

【0090】

第一インダクタ部５１Ａｃと第二インダクタ部５１Ａｄとは、インダクタパターン５１Ａにおける第一端部５１Ａａと第二端部５１Ａｂとの間において連接するよう一体に形成されている。第一インダクタ部５１Ａｃは、インダクタパターン５１Ａにおいて、第一端部５１Ａａと接続部５１Ａｅとの間に形成されている。第一インダクタ部５１Ａｃは、略Ｕ字形状を呈している。第一インダクタ部５１Ａｃは、第一方向Ｄ１に沿って延在する部分と、第三方向Ｄ３に沿って延在する部分と、を含んでいる。

【0091】

第二インダクタ部５１Ａｄは、インダクタパターン５１Ａにおいて、接続部５１Ａｅと第二端部５１Ａｂとの間に形成されている。第二インダクタ部５１Ａｄは、略Ｌ字状を呈している。第二インダクタ部５１Ａｄは、第一方向Ｄ１に沿って延在する部分と、第三方向Ｄ３に沿って延在する部分と、を含んでいる。

【0092】

接続部５１Ａｅは、第一端部５１Ａａと第二端部５１Ａｂとの間に設けられている。接続部５１Ａｅは、第一インダクタ部５１Ａｃの端部（第一端部５１Ａａとは反対側の端部）と第二インダクタ部５１Ａｄの端部（第二端部５１Ａｂとは反対側の端部）の間に設けられている。接続部５１Ａｅは、第一インダクタ部５１Ａｃと第二インダクタ部５１Ａｄとを接続している。第一インダクタ部５１Ａｃと第二インダクタ部５１Ａｄとは、接続部５１Ａｅを介して連接されている。すなわち、第一インダクタ部５１Ａｃと第二インダクタ部５１Ａｄとは、インダクタパターン５１Ａにおいて、接続部５１Ａｅを境界として二つの部分に区分けされる。

【0093】

キャパシタパターン５１Ｂは、第二方向Ｄ２から見て、第一端子電極４と第二端子電極５との間の領域に位置している。キャパシタパターン５１Ｂは、長方形状を呈している。キャパシタパターン５１Ｂは、接続パターン５１Ｃを介して、インダクタパターン５１Ａの接続部５０Ａｅに接続されている。接続パターン５１Ｃの一端は、インダクタパターン５１Ａに接続され、接続パターン５０Ｃの他端は、キャパシタパターン５０Ｂに接続されている。

【0094】

図１６のレイヤーＧに示されるように、ＬＣフィルタ部９Ａは、キャパシタパターン５４、キャパシタパターン５５及びキャパシタパターン５６を有している。キャパシタパターン５４、キャパシタパターン５５及びキャパシタパターン５６のそれぞれは、たとえば、長方形状を呈している。

【0095】

図１６のレイヤーＦに示されるように、ＬＣフィルタ部９Ａは、ビアパターン５７、ビアパターン５８、ビアパターン５９、ビアパターン６０、ビアパターン６１、ビアパターン６２、ビアパターン６３、ビアパターン６４、ビアパターン６５、ビアパターン６６及びビアパターン６７を有している。本実施形態では、ビアパターン５７、ビアパターン５８、ビアパターン５９、ビアパターン６０、ビアパターン６１、ビアパターン６２、ビアパターン６３、ビアパターン６４、ビアパターン６５、ビアパターン６６及びビアパターン６７のそれぞれは、たとえば、長方形状を呈している。

【0096】

図１６のレイヤーＥに示されるように、ＬＣフィルタ部９Ａは、導体パターン６８、導体パターン６９、導体パターン７０、導体パターン７１、導体パターン７２及びキャパシタパターン７３を有している。

【0097】

導体パターン６８は、インダクタパターン６８Ａと、キャパシタパターン６８Ｂと、接続パターン６８Ｃと、を含んでいる。インダクタパターン６８Ａ、キャパシタパターン６８Ｂ及び接続パターン６８Ｃは、一体に形成されている。導体パターン６９は、インダクタパターン６９Ａと、キャパシタパターン６９Ｂと、接続パターン６９Ｃと、を含んでいる。インダクタパターン６９Ａ、キャパシタパターン６９Ｂ及び接続パターン６９Ｃは、一体に形成されている。

【0098】

図１６のレイヤーＤに示されるように、ＬＣフィルタ部９Ａは、ビアパターン７４、ビアパターン７５、ビアパターン７６及びビアパターン７７を有している。本実施形態では、ビアパターン７４、ビアパターン７５、ビアパターン７６及びビアパターン７７は、たとえば、長方形状を呈している。

【0099】

図１６のレイヤーＣに示されるように、ＬＣフィルタ部９Ａは、導体パターン７８、導体パターン７９、導体パターン８０及び導体パターン８１を有している。本実施形態では、導体パターン７８、導体パターン７９、導体パターン８０及び導体パターン８１は、たとえば、長方形状を呈している。

【0100】

図１６のレイヤーＢに示されるように、ＬＣフィルタ部９Ａは、ビアパターン８２、ビアパターン８３、ビアパターン８４及びビアパターン８５を有している。本実施形態では、ビアパターン８２、ビアパターン８３、ビアパターン８４及びビアパターン８５は、たとえば、長方形状を呈している。

【0101】

図１６のレイヤーＡに示されるように、電子部品１Ａは、第一端子電極４、第二端子電極５、第三端子電極６及び第四端子電極７を有している。

【0102】

図１６のレイヤーＦに示されるように、ビアパターン５７は、導体パターン５２と導体パターン６８の接続パターン６８Ｃとを接続している。ビアパターン５８は、導体パターン５３と導体パターン６９の接続パターン６９Ｃとを接続している。ビアパターン５９は、導体パターン５０の接続パターン５０Ｄと導体パターン７０とを接続している。ビアパターン６０は、導体パターン５１の接続パターン５１Ｄと導体パターン７１とを接続している。

【0103】

ビアパターン６１は、導体パターン５０のインダクタパターン５０Ａの第二端部５０Ａｂと導体パターン６８のインダクタパターン６８Ａとを接続している。ビアパターン６２は、導体パターン５１のインダクタパターン５１Ａの第二端部５１Ａｂと導体パターン６９のインダクタパターン６９Ａとを接続している。ビアパターン６３は、導体パターン５０のキャパシタパターン５０Ｅと導体パターン７２とを接続している。ビアパターン６４は、導体パターン５１の接続パターン５１Ｄとキャパシタパターン７３とを接続している。

【0104】

ビアパターン６５は、キャパシタパターン５６とキャパシタパターン７３とを接続している。ビアパターン６６は、キャパシタパターン５４とキャパシタパターン６８Ｂとを接続している。ビアパターン６７は、キャパシタパターン５５とキャパシタパターン６９Ｂとを接続している。

【0105】

図１６のレイヤーＤに示されるように、ビアパターン７４は、導体パターン６８の接続パターン６８Ｃと導体パターン７８とを接続している。ビアパターン７５は、導体パターン６９の接続パターン６９Ｃと導体パターン７９とを接続している。ビアパターン７６は、導体パターン７０と導体パターン８０とを接続している。ビアパターン７７は、導体パターン７１と導体パターン８１とを接続している。

【0106】

図１６のレイヤーＢに示されるように、ビアパターン８２は、導体パターン７８と第一端子電極４とを接続している。ビアパターン８３は、導体パターン７９と第二端子電極５とを接続している。ビアパターン８４は、導体パターン８０と第三端子電極６とを接続している。ビアパターン８５は、導体パターン８１と第四端子電極７とを接続している。

【0107】

導体パターン５０のキャパシタパターン５０Ｂとキャパシタパターン５４との間には、誘電体層（図示省略）が配置されている。導体パターン５１のキャパシタパターン５１Ｂとキャパシタパターン５５との間には、誘電体層（図示省略）が配置されている。導体パターン５０のキャパシタパターン５０Ｅとキャパシタパターン５６との間には、誘電体層（図示省略）が配置されている。誘電体層は、たとえば、窒化シリコン、酸化シリコンなどの常誘電体材料、強誘電体材料などからなる無機絶縁材料で形成することができる。

【0108】

図１８は、図１２に示す電子部品１Ａの等価回路図である。図１８に示されるように、電子部品１Ａは、第一インダクタＬ１１と、第二インダクタＬ２２と、第三インダクタＬ３３と、第四インダクタＬ４４と、第一キャパシタＣ１１と、第二キャパシタＣ２２と、第三キャパシタＣ３３と、を備えている。電子部品１Ａは、二段共振型バンドパスフィルタ回路を構成している。

【0109】

第一インダクタＬ１１は、インダクタパターン５０Ａの第一インダクタ部５０Ａｃを含んで構成されている。第二インダクタＬ２２は、インダクタパターン５０Ａの第二インダクタ部５０Ａｄ及びインダクタパターン６８Ａを含んで構成されている。第三インダクタＬ３３は、インダクタパターン５１Ａの第一インダクタ部５１Ａｃを含んで構成されている。第四インダクタＬ４４は、インダクタパターン５１Ａの第二インダクタ部５１Ａｄ及びインダクタパターン６９Ａを含んで構成されている。

【0110】

第一キャパシタＣ１１は、キャパシタパターン５０Ｂ、キャパシタパターン５４及びキャパシタパターン６８Ｂを含んで構成されている。第二キャパシタＣ２２は、キャパシタパターン５１Ｂ、キャパシタパターン５５及びキャパシタパターン６９Ｂを含んで構成されている。第三キャパシタＣ３３は、キャパシタパターン５０Ｅ、キャパシタパターン５６及びキャパシタパターン７３を含んで構成されている。

【0111】

第一インダクタＬ１１、第二インダクタＬ２２及び第一キャパシタＣ１１は、第一ＬＣ共振器を構成している。第三インダクタＬ３３、第四インダクタＬ４４及び第二キャパシタＣ２２は、第二ＬＣ共振器を構成している。

【0112】

図１９は、電子部品１Ａの共振器の周波数特性を示す図である。図２０は、図１９に示す共振器の周波数特性の一部を拡大して示す図である。図１９及び図２０では、第三キャパシタＣ３３が電気的に短絡された状態で、第三端子電極６から信号を入力して、第四端子電極７から信号を出力した場合の、第一ＬＣ共振器及び第二ＬＣ共振器の減衰量の周波数特性を示している。言い換えると、第三キャパシタＣ３３が電気的に短絡された状態での、第三端子電極６から第四端子電極７への透過係数の周波数特性を示している。図１９及び図２０では、横軸は周波数［ＧＨｚ］を示し、縦軸は減衰量［ｄＢ］を示している。なお、図１９及び図２０に例示する特性図は、シミュレーションにより得られた結果を表している。図１９及び図２０では、電子部品１Ａの特性を実線で示し、比較例に係る電子部品の特性を破線で示している。比較例に係る電子部品は、第一インダクタ部を構成する第一インダクタパターンと第二インダクタ部を構成する第二インダクタパターンとの二つのインダクタパターンを別個に備えている。すなわち、比較例に係る電子部品は、第一インダクタ部と第二インダクタ部とが一体化されていない構成である。

【0113】

図２０に示されるように、電子部品１Ａは、比較例に係る電子部品に比べて、特性が向上している。このように、第一インダクタ部５０Ａｃ，５１Ａｃと第二インダクタ部５０Ａｄ，５１Ａｄとを一体化した電子部品１Ａの構成では、二つのインダクタパターンを備える比較例に係る電子部品に比べて、共振特性の向上が図れる。

【0114】

図２１は、電子部品１Ａのフィルタの周波数特性を示す図である。図２２は、図２１に示すフィルタの周波数特性の一部を拡大して示す図である。図２１及び図２２では、第三端子電極６から信号を入力して、第四端子電極７から信号を出力した場合のフィルタ特性の減衰量の周波数特性を示している。言い換えると、第三端子電極６から第四端子電極７への透過係数の周波数特性を示している。なお、図２１及び図２２に例示する特性図は、シミュレーションにより得られた結果を表している。図２１及び図２２では、横軸は周波数［ＧＨｚ］を示し、縦軸は減衰量［ｄＢ］を示している。図２１及び図２２では、電子部品１Ａの特性を実線で示し、比較例に係る電子部品の特性を破線で示している。

【0115】

図２２に示されるように、電子部品１Ａは、比較例に係る電子部品に比べて、特性が向上している。このように、第一インダクタ部５０Ａｃ，５１Ａｃと第二インダクタ部５０Ａｄ，５１Ａｄとを一体化した電子部品１Ａの構成では、二つのインダクタパターンを備える比較例に係る電子部品に比べて、フィルタ特性の向上が図れる。

【0116】

以上説明したように、本実施形態に係る電子部品１Ａでは、第一インダクタ部５０Ａｃ，５１Ａｃと第二インダクタ部５０Ａｄ，５１Ａｄとを有するインダクタパターン５０Ａ，５１Ａにおいて、第一インダクタ部５０Ａｃ，５１Ａｃと第二インダクタ部５０Ａｄ，５１Ａｄとが連接されている。すなわち、第一インダクタ部５０Ａｃ，５１Ａｃと第二インダクタ部５０Ａｄ，５１Ａｄとは、一体化されている。そのため、電子部品１Ａでは、第一インダクタ部５０Ａｃ，５１Ａｃ及び第二インダクタ部５０Ａｄ，５１Ａｄの二つのインダクタ部を有する構成であっても、インダクタパターン５０Ａ，５１Ａの領域を大きくすることができる。したがって、電子部品１Ａでは、たとえば、Ｑ値の向上など、インダクタの特性を改善することができる。また、電子部品１Ａでは、キャパシタパターン５０Ｂ，５１Ｂは、第一インダクタ部５０Ａｃ，５１Ａｃと第二インダクタ部５０Ａｄ，５１Ａｄとが連接される部分に接続されている。これにより、電子部品１Ａでは、インダクタパターン５０Ａ，５１Ａに対するキャパシタパターン５０Ｂ，５１Ｂの接続位置を調整することにより、周波数特性を調整（たとえば、高周波帯域における減衰量を調整）することができる。したがって、電子部品１Ａでは、周波数特性を調整（たとえば、高周波帯域における減衰量の調整）できると共に、インダクタの特性を適切に調整（たとえば、Ｑ値の向上）することができる。たとえば、インダクタのＱ値を改善（向上）することにより、当該インダクタを含む共振器のＱ値も改善される。これにより回路の周波数特性が改善（たとえば、通過域での挿入損失の低減、通過域の帯域幅の拡大)され得る。

【0117】

本実施形態に係る電子部品１Ａでは、キャパシタパターン５０Ｂ，５１Ｂは、第二方向Ｄ２から見て、第一端子電極４と第二端子電極５との間の領域に位置している。第一端子電極４と第二端子電極５との間の領域は、デッドスペースになり得る。そのため、電子部品１Ａでは、デッドスペースにキャパシタパターン５０Ｂ，５１Ｂを配置することにより、インダクタパターン５０Ａ，５１Ａを配置するスペースを確保できる。これにより、電子部品１Ａでは、インダクタパターン５０Ａ，５１Ａの領域を大きくすることができる。

【0118】

なお、インダクタパターン５０Ａ、５１Ａなど、インダクタが形成されているインダクタ領域を大きくする具体的なデザインは、特に限定されず、インダクタパターンの外形形状を大きくするようなデザインを適宜採用してよい。たとえば、インダクタパターンが、円形又は略円形の巻回パターンを含む場合、当該巻回パターンの径を大きくしてもよい。たとえば、インダクタパターンが、楕円形（あるいは略楕円形）の巻回パターンを含む場合、当該巻回パターンの長軸及び短軸の少なくとも一方の長さを増してもよい。例えば、インダクタパターンが四角形（あるいは略四角形）などの多角形形状の巻回パターンを含む場合、当該形状の一辺の辺長を増してもよく、対角線の長さを増してもよい。

【0119】

インダクタパターンが開口形状（例えば、コイル状の巻回パターンにより形成された開口部など）を有する場合、インダクタパターンの外形形状を大きくすることで、開口部のサイズを大きくすることができる。これに限らず、インダクタパターンの線幅を拡大する（太くする）ことにより、インダクタパターンの外形形状を大きくしてもよい。

【0120】

以上、本開示の実施形態について説明してきたが、本開示は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。

【0121】

上記例示した各実施形態においては、一つの電子部品の中に２つのＬＣ共振器（第一ＬＣ共振器、第二ＬＣ共振器）を含む態様について説明したが、本開示に係る技術はこれに限定されない。電子部品に含まれるＬＣ共振器の数は、１つでもよく、３つ以上であってもよい。

【0122】

上記例示した各実施形態においては、基板の主面２ｃに沿った方向（Ｄ１方向及びＤ３方向により規定される平面に沿った方向）にインダクタが巻回されている具体例が示されているが、本開示にかかる技術はこれに限定されない。電子部品に含まれるインダクタは、たとえば、端面２ａ，２ｂに沿った方向（Ｄ２方向及びＤ３方向により規定される平面に沿った方向）に巻回されていてもよく、側面２ｅ，２ｆに沿った方向（Ｄ１方向及びＤ２方向により規定される平面に沿った方向）に巻回されていてもよい。

【0123】

上記例示した各実施形態においては、電子部品１において、グラウンドパターン（図示しない）に接続するグラウンド電極として第一端子電極４及び第二端子電極５を設け、グラウンド電極を共通化して使用する形態を一例に説明した。しかし、図２３に示される電子部品１Ｂのように、グラウンド電極をとして、端子電極４Ａ、端子電極４Ｂ、端子電極５Ａ及び端子電極５Ｂを備えていてもよい。この構成では、導体パターン１０が端子電極４Ａに接続され、導体パターン２８が端子電極４Ｂに接続される。また、導体パターン１１が端子電極５Ａに接続され、導体パターン２９が端子電極５Ｂに接続される。

【0124】

上記例示した各実施形態においては、電子部品１，１Ａがチップ部品である形態を一例に説明した。しかし、電子部品の形態はこれに限定されない。たとえば、電子部品は、複数の電子部品を含む集合体の中に含まれる一つの要素であってもよい。具体的には、電子部品は、たとえば、当該電子部品の製造プロセスにおいて集合基板（ウエハ）を用いて複数の電子部品を多数個取りする場合、一つの電子部品に個片化する前の複数の電子部品の集合体の中に含まれていてもよい。

【0125】

本開示において使用される「第一」及び「第二」といった呼称を使用した要素へのいかなる参照も、それらの要素の量又は順序を限定しない。これらの呼称は、二つ以上の要素間を区別する便利な方法として本開示において使用され得る。したがって、第一及び第二の要素への参照は、二つの要素のみが採用され得ること、及び何らかの形で第一の要素が第二の要素に先行しなければならないことのいずれも意味しない。本開示において、第一の要素が使用される場合、二以上の要素の存在を前提とすることを意味しない。

【符号の説明】

【0126】

１，１Ａ，１Ｂ…電子部品、３…絶縁体（素体）、３ａ，３ｂ…端面、３ｃ，３ｄ…主面、３ｅ，３ｆ…側面、４…第一端子電極、５…第二端子電極、６…第三端子電極、７…第四端子電極、１０Ａ，１１Ａ，６８Ａ，６９Ａ…インダクタパターン、１０Ｂ，１１Ｂ，１２Ａ，１４，１５，１６，２８Ｂ，２８Ｄ，２９Ｂ，２９Ｄ，５０Ｂ，５０Ｅ，５１Ｂ，５４，５５，５６，６８Ｂ，６９Ｂ，７３…キャパシタパターン、２８Ａ，２９Ａ，５０Ａ，５１Ａ…インダクタパターン（巻回部）、２８Ａａ，２９Ａａ，５０Ａａ，５１Ａａ…第一端部、２８Ａｂ，２９Ａｂ，５０Ａｂ，５１Ａｂ…第二端部、２８Ａｃ，２９Ａｃ，５０Ａｃ，５１Ａｃ…第一インダクタ部、２８Ａｄ，２９Ａｄ，５０Ａｄ，５１Ａｄ…第二インダクタ部、２８Ａｅ，２９Ａｅ，５０Ａｅ，５１Ａｅ…接続部、Ｄ１…第一方向、Ｄ２…第二方向、Ｄ３…第三方向。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】