特開 2024-15613 パワー半導体モジュールおよびそれを用いたモータ駆動システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024015613

(43)【公開日】2024-02-06

(54)【発明の名称】パワー半導体モジュールおよびそれを用いたモータ駆動システム

(51)【国際特許分類】

   H01L 25/07 20060101AFI20240130BHJP

   H01L 25/00 20060101ALI20240130BHJP

   H02M 7/48 20070101ALI20240130BHJP

【ＦＩ】

H01L25/04 C

H01L25/00 B

H02M7/48 Z

【審査請求】未請求

【請求項の数】13

【出願形態】ＯＬ

(21)【出願番号】P 2022117792

(22)【出願日】2022-07-25

(71)【出願人】

【識別番号】000233273

【氏名又は名称】株式会社 日立パワーデバイス

(74)【代理人】

【識別番号】110000350

【氏名又は名称】ポレール弁理士法人

(72)【発明者】

【氏名】五十嵐 大介

(72)【発明者】

【氏名】増田 徹

(72)【発明者】

【氏名】馬淵 雄一

(72)【発明者】

【氏名】高柳 雄治

【テーマコード（参考）】

5H770

【Ｆターム（参考）】

5H770BA01

5H770DA03

5H770DA41

5H770HA02Y

5H770HA07Z

5H770QA01

5H770QA02

5H770QA05

5H770QA06

5H770QA12

5H770QA17

5H770QA22

(57)【要約】

【課題】
スナバコンデンサを備えたパワー半導体モジュールにおいて、高電流密度化とスナバコンデンサの加熱防止を両立可能なパワー半導体モジュールを提供する。
【解決手段】
正極端子と、平面視した際に少なくとも一部が前記正極端子に重なって配置された負極端子と、前記正極端子から分岐された第１の配線と、前記負極端子から分岐された第２の配線と、平面視した際の前記正極端子と前記負極端子とが重なる位置の外側に配置され、前記第１の配線と前記第２の配線とを介して接続されたスナバコンデンサと、を有することを特徴とする。
【選択図】 図１

【特許請求の範囲】

【請求項1】

正極端子と、
平面視した際に少なくとも一部が前記正極端子に重なって配置された負極端子と、
前記正極端子から分岐された第１の配線と、
前記負極端子から分岐された第２の配線と、
平面視した際の前記正極端子と前記負極端子とが重なる位置の外側に配置され、前記第１の配線と前記第２の配線とを介して接続されたスナバコンデンサと、
を有することを特徴とするパワー半導体モジュール。

【請求項2】

請求項１に記載のパワー半導体モジュールにおいて、
前記第１の配線と前記第２の配線は、バスバーまたは絶縁基板上に設けられた配線パターンであることを特徴とするパワー半導体モジュール。

【請求項3】

請求項１に記載のパワー半導体モジュールにおいて、
前記正極端子と前記第１の配線、および前記負極端子と前記第２の配線は、それぞれネジで接続されていることを特徴とするパワー半導体モジュール。

【請求項4】

請求項１に記載のパワー半導体モジュールにおいて、
前記スナバコンデンサと前記第１の配線との接続部、および前記スナバコンデンサと前記第２の配線との接続部は、前記スナバコンデンサの同じ主面上に配置されていることを特徴とするパワー半導体モジュール。

【請求項5】

請求項１に記載のパワー半導体モジュールにおいて、
前記第１の配線と前記第２の配線の少なくとも何れか一方に屈曲部を有することを特徴とするパワー半導体モジュール。

【請求項6】

請求項１に記載のパワー半導体モジュールにおいて、
前記正極端子と前記第１の配線に流れる電流の向きが互いに逆方向であり、
前記負極端子と前記第２の配線に流れる電流の向きが互いに逆方向であることを特徴とするパワー半導体モジュール。

【請求項7】

請求項６に記載のパワー半導体モジュールにおいて、
前記第１の配線は、前記正極端子と略平行な部分を有し、
前記第２の配線は、前記負極端子と略平行な部分を有することを特徴とするパワー半導体モジュール。

【請求項8】

請求項１に記載のパワー半導体モジュールにおいて、
前記スナバコンデンサを複数有し、
前記複数のスナバコンデンサは、前記正極端子もしくは前記負極端子の仮想的な中心線を境に対称配置されていることを特徴とするパワー半導体モジュール。

【請求項9】

請求項１に記載のパワー半導体モジュールにおいて、
前記正極端子は、第１の正極端子と第２の正極端子とを有し、
前記負極端子は、第１の負極端子と第２の負極端子とを有し、
平面視した際に、前記第１の正極端子と前記第１の負極端子との少なくとも一部が重なって配置され、
前記第２の正極端子と前記第２の負極端子との少なくとも一部が重なって配置されていることを特徴とするパワー半導体モジュール。

【請求項10】

請求項９に記載のパワー半導体モジュールにおいて、
前記スナバコンデンサは、前記第１の正極端子と前記第２の負極端子との間に電気的に接続された第１のスナバコンデンサと、前記第２の正極端子と前記第１の負極端子との間に電気的に接続された第２のスナバコンデンサと、を有することを特徴とするパワー半導体モジュール。

【請求項11】

請求項１０に記載のパワー半導体モジュールにおいて、
前記第１の正極端子から前記第１のスナバコンデンサを経由して前記第２の負極端子に至る電流経路と、前記第２の正極端子から前記第２のスナバコンデンサを経由して前記第１の負極端子に至る電流経路とが、略平行な部分を有することを特徴とするパワー半導体モジュール。

【請求項12】

請求項９に記載のパワー半導体モジュールにおいて、
前記パワー半導体モジュール内部で前記第１の負極端子と前記第２の負極端子間を接続する配線を有することを特徴とするパワー半導体モジュール。

【請求項13】

請求項１から請求項１２の何れか１項に記載のパワー半導体モジュールを用いたモータ駆動システム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、パワー半導体モジュールの構造に係り、特に、スナバコンデンサを備えたパワー半導体モジュールに適用して有効な技術に関する。

【背景技術】

【0002】

電力変換装置は、電力の交流－直流変換、直流－交流変換、或いは交流電力の周波数変換や直流電力の電圧変換などの機能を備える。このような変換機能を果たすために、電力変換装置は、スイッチング機能を備えたパワー半導体モジュールのＯＮ、ＯＦＦ動作により電力を変換する電力変換回路を備える。

【0003】

パワー半導体モジュール内部では、放熱用の金属ベースの上に、配線パターンを形成した絶縁基板をはんだ等で接合する。その絶縁基板の配線パターン上に単一もしくは複数並列接続されたスイッチング素子（半導体素子）が搭載された１ｉｎ１モジュールや、スイッチング素子をモジュール内部で２直列接続し、１つのモジュールでハーフブリッジ回路を構成した２ｉｎ１モジュールなどの形態がある。

【0004】

近年、スイッチング素子の性能向上により、低オン抵抗化もしくは低オン電圧化による導通損失の低減や高速スイッチング化によるスイッチング損失の低減が進んでいる。また、スイッチング素子の低損失化に伴い、パワー半導体モジュールの定格電流増加によるパワー半導体モジュール内部の高電流密度化が進んでいる。パワー半導体モジュールの定格電流やスイッチング速度が増加すると、ターンオフスイッチング時のｄｉ／ｄｔが増加し、ｄｉ／ｄｔと主回路の配線インダクタンスに比例するターンオフスイッチング時のサージ電圧が増加する。

【0005】

ここで、主回路の配線インダクタンスとは、例えばハーフブリッジ回路であれば、直流平滑コンデンサから上アームのスイッチング素子と下アームのスイッチング素子を通り、直流平滑コンデンサまで戻ってくる電力変換主回路の一巡ループの配線インダクタンスのことである。サージ電圧がパワー半導体モジュールの定格電圧を超えると過電圧故障となる恐れがあるため、サージ電圧は定格電圧以下に抑える必要がある。

【0006】

ｄｉ/ｄｔを保ったまま、サージ電圧を低減するためには、主回路の配線インダクタンスを低減すれば良いが、電力変換回路やパワー半導体モジュール内部の配線構造の変更による主回路の配線インダクタンス低減にも限度がある。

【0007】

モジュール内部の配線構造の変更以外でサージ電圧を低減する方法として、例えば２ｉｎ１モジュールであれば、パワー半導体モジュール内部の正極端子と負極端子との間にスナバコンデンサを接続する方法がある。スナバコンデンサをパワー半導体モジュール内部に搭載して、上下アームのスイッチング素子の直近に配置することで、ターンオフスイッチング時にスナバコンデンサを介して流れる電流分については主回路の配線インダクタンスが小さくなるため、サージ電圧を低減することができる。

【0008】

スナバコンデンサは、パワー半導体モジュール内部の金属ベース上の絶縁基板に実装しても良いが、その場合はスナバコンデンサを実装する分、スイッチング素子の実装スペースが減少するため、スイッチング素子の搭載数を増やし、パワー半導体モジュールを高電力密度化したい場合にはその妨げとなる。

【0009】

本技術分野の背景技術として、例えば、特許文献１のような技術がある。特許文献１では、パワー半導体モジュール内の正極端子と負極端子との間にスナバコンデンサを挟み込む構造とすることで、パワー半導体モジュールの高電力密度化とスナバコンデンサ内蔵によるサージ電圧の抑制を両立する方法が提案されている。

【先行技術文献】

【特許文献】

【0010】

【特許文献1】特開２０２０－１２０４５５号公報

【発明の概要】

【発明が解決しようとする課題】

【0011】

しかしながら、上記特許文献１は、正極端子と負極端子の間にスナバコンデンサを挟み込む構造であるため、近年のパワー半導体モジュールの高電流密度化に伴う正極端子および負極端子の発熱量増加により、スナバコンデンサが過熱状態となり、最終的に故障に至る懸念があった。

【0012】

そこで、本発明の目的は、スナバコンデンサを備えたパワー半導体モジュールにおいて、高電流密度化とスナバコンデンサの加熱防止を両立可能なパワー半導体モジュール及びそれを用いたモータ駆動システムを提供することにある。

【課題を解決するための手段】

【0013】

上記課題を解決するために、本発明は、正極端子と、平面視した際に少なくとも一部が前記正極端子に重なって配置された負極端子と、前記正極端子から分岐された第１の配線と、前記負極端子から分岐された第２の配線と、平面視した際の前記正極端子と前記負極端子とが重なる位置の外側に配置され、前記第１の配線と前記第２の配線とを介して接続されたスナバコンデンサと、を有することを特徴とする。

【発明の効果】

【0014】

本発明によれば、スナバコンデンサを備えたパワー半導体モジュールにおいて、高電流密度化とスナバコンデンサの加熱防止を両立可能なパワー半導体モジュール及びそれを用いたモータ駆動システムを実現することができる。

【0015】

これにより、パワー半導体モジュール及びそれを用いたモータ駆動システムの低損失化と信頼性向上に寄与できる。

【0016】

上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。

【図面の簡単な説明】

【0017】

【図1】本発明の実施例１に係るパワー半導体モジュールの内部構造を示す断面図である。

【図2】図１のスナバコンデンサ１４の実装部分の拡大図である。

【図3】図２における電流の流れを概念的に示す図である。

【図4】図１のパワー半導体モジュールの平面図である。

【図5】図１のパワー半導体モジュールを用いて構成したハーフブリッジ回路の等価回路図である。

【図6】図５の回路構成におけるスイッチング波形のシミュレーション結果を示す図である。（スナバコンデンサなし）

【図7】図５の回路構成におけるスイッチング波形のシミュレーション結果を示す図である。（スナバコンデンサの静電容量５０ｎＦ）

【図8】本発明の実施例２に係るパワー半導体モジュールの平面図である。

【図9】図８のパワー半導体モジュールを用いて構成したハーフブリッジ回路の等価回路図である。

【図10】本発明の実施例３に係るパワー半導体モジュールの平面図である。

【図11】図１０のパワー半導体モジュール内部の第１のスナバコンデンサ１４と第２のスナバコンデンサ３２の実装部分の斜視図である。

【図12】図１０のパワー半導体モジュール内部の等価回路図である。

【図13】本発明の実施例４に係るモータ駆動システムの構成図である。

【発明を実施するための形態】

【0018】

以下、図面を用いて本発明の実施例を説明する。なお、各図面において同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。

【実施例0019】

図１から図７を参照して、本発明の実施例１に係るパワー半導体モジュールについて説明する。本実施例では、先ず、図１から図４を用いて、本実施例のパワー半導体モジュールの構造ついて説明する。次に、図５を用いて、本実施例のパワー半導体モジュールを用いてハーフブリッジ回路を構成した場合の等価回路図について説明する。最後に、図６及び図７を用いて、図５の回路構成における本発明によるターンオフ時のサージ電圧低減効果について説明する。

【0020】

図１は、本実施例のパワー半導体モジュール１の内部構造を示す断面図である。本実施例のパワー半導体モジュール１は、いわゆる２ｉｎ１モジュールである。

【0021】

図１に示すように、本実施例のパワー半導体モジュール１は、放熱用の金属ベース２の上に、上アームの絶縁基板３と、下アームの絶縁基板４と、上アームの絶縁子基板５と、下アームの絶縁子基板６が、それぞれはんだ７で接合されている。絶縁基板３，４及び絶縁子基板５，６は、それぞれ金属層８と、絶縁層９と、配線パターン１０で構成される。

【0022】

上アームの絶縁基板３の配線パターン１０上には、スイッチング素子ＳＷ１１（図１では図示せず）と、スイッチング素子ＳＷ１２と、ダイオードＤ１１（図１では図示せず）と、ダイオードＤ１２とがはんだ７で接合されている。接合材には、はんだの他、焼結銅などの材料を用いても良い。

【0023】

スイッチング素子ＳＷ１１，ＳＷ１２とダイオードＤ１１，Ｄ１２の高電位側電極間（ここでは、コレクタ電極とアノード電極間）は配線パターン１０で電気的に接続され、低電位側電極間（ここでは、エミッタ電極とカソード電極間）はボンディングワイヤ１１で電気的に接続される（図４参照）。

【0024】

下アームの絶縁基板４の配線パターン１０上には、スイッチング素子ＳＷ２１（図１では図示せず）と、スイッチング素子ＳＷ２２と、ダイオードＤ２１（図１では図示せず）と、ダイオードＤ２２とがはんだ７で接合されている。接合材には、はんだの他、焼結銅などの材料を用いても良い。

【0025】

スイッチング素子ＳＷ２１，ＳＷ２２とダイオードＤ２１，Ｄ２２の高電位側電極間（ここでは、コレクタ電極とアノード電極間）は配線パターン１０で電気的に接続され、低電位側電極間（ここでは、エミッタ電極とカソード電極間）はボンディングワイヤ１１で電気的に接続される（図４参照）。

【0026】

スイッチング素子ＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２としては、図示されているＩＧＢＴ（Insulated Gate Bipolar Transistor）の他、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）等が適用される。また、ダイオードＤ１１，Ｄ１２，Ｄ２１，Ｄ２２としては、ｐｎ接合ダイオードの他、ＳＢＤ（Schottky Barrier Diode）等が適用される。

【0027】

スイッチング素ＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２及びダイオードＤ１１，Ｄ１２，Ｄ２１，Ｄ２２を構成する半導体材料は、Ｓｉでも良いし、ＳｉＣ等のワイドギャップ半導体でも良い。

【0028】

なお、スイッチング素子ＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２としてＭＯＳＦＥＴが適用される場合、ダイオードＤ１１，Ｄ１２，Ｄ２１，Ｄ２２としてＭＯＳＦＥＴの寄生ダイオード（ボディダイオード）を用いても良い。

【0029】

また、上アームの絶縁基板３には正極端子（第１の正極端子）Ｐ１、下アームの絶縁基板４には負極端子（第１の負極端子）Ｎ１、上アームの絶縁子基板５には上アームのゲート補助端子Ｇ１ＡＵＸと上アームのエミッタ補助端子Ｅ１ＡＵＸ、下アームの絶縁子基板６には下アームのゲート補助端子Ｇ２ＡＵＸと下アームのエミッタ補助端子Ｅ２ＡＵＸが、それぞれの配線パターン１０に超音波接合される。接合方法は、はんだ接合等、他の方法でも良い。パワー半導体モジュール１全体は、樹脂筐体（図示せず）に収まっており、内部はゲル４７で封止される。封止材は樹脂等、別の材料でも良い。

【0030】

負極端子Ｎ１は、平面視したとき少なくともその一部が正極端子Ｐ１に重なって配置され、且つ両端子間の間隔は絶縁距離を確保したうえで極力短く設計される。これは、互いに逆方向の電流が流れる両端子を対向且つ近接配置することで、互いの端子に流れる電流が作る磁束を打ち消し合い、両端子の配線インダクタンスを低減するためである。

【0031】

本発明では、図１のように平面視したとき正極端子Ｐ１に重なるように配置された負極端子Ｎ１に対して、負極端子Ｎ１から分岐した第１のバスバー１２と正極端子Ｐ１から分岐した第２のバスバー１３を介して、平面視したとき正極端子Ｐ１と負極端子Ｎ１とが重なる位置の外側でスナバコンデンサ（第１のスナバコンデンサ）１４を接続したことを特徴としている。

【0032】

このように、電流通流により発熱する正極端子Ｐ１と負極端子Ｎ１とが重ならない位置で、すなわちパワー半導体モジュール１を平面視した際の正極端子Ｐ１と負極端子Ｎ１とが重なる位置の外側でスナバコンデンサ１４を接続することで、正極端子Ｐ１と負極端子Ｎ１からの加熱により、スナバコンデンサ１４の温度が過剰に増加することを防止できる。

【0033】

第１のバスバー１２と負極端子Ｎ１との間、及び第２のバスバー１３と正極端子Ｐ１との間はそれぞれネジ１５で接続される。バスバーと端子間の接続は、ネジ１５の代わりにはんだ接合等、電気的に接続できる他の方法でも良い。

【0034】

なお、スナバコンデンサ１４の静電容量は数十ｎＦから数百ｎＦのオーダーとパワー半導体モジュール１と外部で接続される直流平滑コンデンサ（図示せず）の千分の一以下程度であることから、第１のバスバー１２と第２のバスバー１３の通流電流も正極端子Ｐ１と負極端子Ｎ１よりも十分小さくなるため、電流による発熱量も第１のバスバー１２と第２のバスバー１３は正極端子Ｐ１と負極端子Ｎ１と比較して十分小さくなり、第１のバスバー１２と第２のバスバー１３からのスナバコンデンサ１４への加熱は小さい。

【0035】

スナバコンデンサ１４には、チップ型のセラミックコンデンサ、薄膜コンデンサ、フィルムコンデンサ等を用い、ターンオフ時のサージ電圧を抑制するために、高周波特性が良いものやパワー半導体モジュール１の高温動作に耐えるために耐熱性が高いものが好ましい。

【0036】

また、第１のバスバー１２と第２のバスバー１３は、正極端子Ｐ１と負極端子Ｎ１をスナバコンデンサ１４に電気的に接続できるものであれば、バスバーでなくても良い。例えば、絶縁基板上に第１の配線パターンと第２の配線パターンを設けて、第１の配線パターンの一方と第２の配線パターンの一方との間にスナバコンデンサ１４を接続し、第１の配線パターンの他方と正極端子Ｐ１、第２の配線パターンの他方と負極端子Ｎ１とをそれぞれ接続した構成等でも良い。

【0037】

図２は、図１のスナバコンデンサ１４の実装部分の拡大図である。

【0038】

図２に示すように、本実施例では、スナバコンデンサ１４と第１のバスバー１２との接続部、及びスナバコンデンサ１４と第２のバスバー１３との接続部は、スナバコンデンサ１４の同じ主面（図２では下面）上に配置されている。

【0039】

本発明では、正極端子Ｐ１と負極端子Ｎ１間にスナバコンデンサ１４を接続するために、第１のバスバー１２と第２のバスバー１３を立体的に配線する必要がある。そのため、プリント基板上に平面的にコンデンサを接合する場合と比較して、スナバコンデンサ１４とバスバー間のはんだ接合部に発生する熱応力が増加する場合がある。例えば、図２では垂直方向１７に第２のバスバー１３が熱膨張した場合に熱応力（圧縮応力）１８がはんだ接合部に発生する。

【0040】

そこで、この熱応力１８を低減するために、第２のバスバー１３に屈曲部１６を設けている。第２のバスバー１３が熱膨張した場合にこの屈曲部１６が水平方向１９に変形することで、当該熱応力１８を低減し、はんだ接合部のクラックを防止できる。屈曲部１６は、バスバーの水平方向の熱応力を低減するために、バスバーの水平方向に設けても良く、また、バスバーの配線構造に応じて、第１のバスバー１２に設けても良い。

【0041】

図３は、図２における電流の流れを概念的に示す図である。

【0042】

ターンオフ時のサージ電圧の低減には、第１のバスバー１２、第２のバスバー１３、スナバコンデンサ１４自体の配線インダクタンスも小さい方が、効果が高い。

【0043】

そこで、図３に示すように、負極端子Ｎ１の電流方向２１と負極端子Ｎ１に平行配置された第１のバスバー１２及びスナバコンデンサ１４に流れるスナバ電流方向４５、正極端子Ｐ１の電流方向２０と正極端子Ｐ１に平行配置された第２のバスバー１３に流れるスナバ電流方向４６をそれぞれ逆方向にすることで、互いに流れる電流が作る磁束を打ち消し合い、第１のバスバー１２、第２のバスバー１３、スナバコンデンサ１４自体の配線インダクタンスを低減することができる。

【0044】

図４は、図１のパワー半導体モジュール１の平面図である。

【0045】

図４に示すように、第１のバスバー１２は負極端子Ｎ１から分岐して設けられ、第２のバスバー１３は正極端子Ｐ１から分岐して設けられる。

【0046】

図５は、図１のパワー半導体モジュール１を用いて構成したハーフブリッジ回路の等価回路図である。

【0047】

図５に示すように、パワー半導体モジュール１の正極端子Ｐ１と負極端子Ｎ１との間には、モジュール外部で直流平滑コンデンサ２６及び直流電源２４とが並列に接続される。また、正極端子Ｐ１と交流端子（第１の交流端子）ＡＣ１との間には、負荷インダクタンス２８が接続される。スナバコンデンサ１４は、モジュール内部で正極端子Ｐ１と負極端子Ｎ１との間に接続される。

【0048】

直流平滑コンデンサ２６と比較して、スナバコンデンサ１４を上アームのスイッチング素子（ＳＷ１１とＳＷ１２）と下アームのスイッチング素子（ＳＷ２１とＳＷ２２）で構成されるレッグに近い位置に配置することで、ターンオフスイッチング時にスナバコンデンサ１４を介して流れる電流分ついては主回路の配線インダクタンス２５が小さくなるため、ターンオフスイッチング時のサージ電圧を低減することができる。

【0049】

図６は、図５の回路構成において、スナバコンデンサなしの場合のスイッチング波形のシミュレーション結果を示す図である。

【0050】

８１μｓ付近におけるターンオフスイッチングでは、下アームのゲート電圧ＶｇｅＬがオン時の＋１７Ｖからオフ時の－１０Ｖに向かって減少することに伴い、下アームのスイッチング素子（ＳＷ２１とＳＷ２２）に流れる電流の合計値であるＩｃ１＋Ｉｃ２が遮断される。電流遮断時のｄｉ／ｄｔにより配線インダクタンス２５で発生するサージ電圧は、直流電圧Ｖｃｃに加えて、下アームのスイッチング素子（ＳＷ２１とＳＷ２２）の両端に印加される。

【0051】

その結果、下アームのコレクタ－エミッタ間電圧ＶｃｅＬは、直流電源電圧Ｖｃｃの１２００Ｖに加えて５５０Ｖのサージ電圧が印加され、１７５０Ｖ付近まで跳ね上がっている。

【0052】

図７は、図５の回路構成において、スナバコンデンサ１４の静電容量を５０ｎＦとした場合のスイッチング波形のシミュレーション結果を示す図である。

【0053】

図８１μｓ付近におけるターンオフスイッチングでは、スイッチング時にスナバコンデンサ１４を介して流れる電流分ついては主回路の配線インダクタンス２５が小さくなり、サージ電圧を低減することができるため、サージ電圧は図６のスナバコンデンサなしの場合の５５０Ｖに対して３００Ｖまで低減されている。

【0054】

図６と図７の比較から、本発明よるパワー半導体モジュール１に実装可能な数十ｎＦから数百ｎＦのオーダーのスナバコンデンサ１４の静電容量でも、ターンオフ時のサージ電圧低減効果が十分に得られることが確認できる。

【実施例0055】

図８及び図９を参照して、本発明の実施例２に係るパワー半導体モジュールについて説明する。なお、以下では、主に実施例１と異なる点について説明する。

【0056】

図８は、本実施例のパワー半導体モジュール１の平面図であり、実施例１（図４）の変形例に相当する。

【0057】

図８に示すように、本実施例のパワー半導体モジュール１では、正極端子Ｐ１と負極端子Ｎ１の仮想的な中心線２３を境に２個のスナバコンデンサ１４を対称に配置している。

【0058】

図４のように絶縁基板３や絶縁基板４上に複数のスイッチング素子を並列接続すると、スナバコンデンサ１４から各スイッチング素子までの配線距離に差が生じて、並列接続された各スイッチング素子間でスナバコンデンサ１４から各スイッチング素子までの配線インダクタンス２５が異なる場合がある。

【0059】

この場合、スナバコンデンサ電流により発生する配線インダクタンス２５での電圧降下の影響が並列スイッチング素子間で異なることにより、並列スイッチング素子間で電位差が生じ、その電位差を解消するための循環電流が流れる場合がある。

【0060】

この循環電流は、並列接続された各スイッチング素子から均等な配線インダクタンス２５となる位置にスナバコンデンサ１４を配置することで抑制することができる。例えば、図８に示すように、複数のスナバコンデンサ１４を正極端子Ｐ１と負極端子Ｎ１の仮想的な中心線２３を境に対称配置することで抑制できる。

【0061】

図９は、図８のパワー半導体モジュール１を用いて構成したハーフブリッジ回路の等価回路図である。

【0062】

図８に示したようにパワー半導体モジュール１内で複数のスナバコンデンサ１４を対称配置とすることで、図９に示すように、等価回路としても複数のスナバコンデンサ１４を左右対称にすることができる。

【0063】

また、複数のスナバコンデンサ１４を対称配置とすることで、スナバコンデンサ１４の複数並列接続により、スナバコンデンサ１４の合成静電容量が増加し、サージ電圧の抑制効果を高めることができる。