特開 2024-156266 液晶表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024156266

(43)【公開日】2024-11-06

(54)【発明の名称】液晶表示装置

(51)【国際特許分類】

   G02F 1/1368 20060101AFI20241029BHJP

   G02F 1/1343 20060101ALI20241029BHJP

【ＦＩ】

G02F1/1368

G02F1/1343

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2023070588

(22)【出願日】2023-04-24

(71)【出願人】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110000350

【氏名又は名称】ポレール弁理士法人

(72)【発明者】

【氏名】森本 政輝

【テーマコード（参考）】

2H092

2H192

【Ｆターム（参考）】

2H092GA17

2H092GA29

2H092HA04

2H092JA46

2H092JA48

2H092KA04

2H092NA25

2H092QA06

2H192AA24

2H192BB12

2H192BC33

2H192BC35

2H192BC42

2H192CB02

2H192CB34

2H192CC04

2H192DA32

2H192EA67

2H192JA33

(57)【要約】      （修正有）

【課題】高精細液晶表示装置において、映像信号線とソース電極の絶縁の信頼性を向上させる。
【解決手段】第１映像信号線と第２映像信号線の間に半導体膜を有するＴＦＴが形成され、半導体膜の第１端部は第１映像信号線と接続し、第２端部はソース電極と接続し、第１及び第２映像信号線とソース電極は第１層間絶縁膜の上に存在し、ソース電極は画素電極と接続し、かつ、第１映像信号線と第２映像信号線の間に存在している液晶表示装置であって、第１及び第２映像信号線とソース電極を覆って第２層間絶縁膜が形成され、第２層間絶縁膜の上に、ソース電極と接続した中継電極が形成され、第２層間絶縁膜を覆って有機パッシベーション膜が形成され、有機パッシベーション膜を覆って容量絶縁膜が形成され、有機パッシベーション膜と容量絶縁膜の間に設けられる画素電極は、有機パッシベーション膜に形成された第１スルーホール内で、中継電極と接続する。
【選択図】図８

【特許請求の範囲】

【請求項1】

第１映像信号線と第２映像信号線の間に半導体膜を有するＴＦＴ（薄膜トランジスタ）が形成され、
前記半導体膜の第１端部は前記第１映像信号線と接続し、第２端部はソース電極と接続し、
前記第１映像信号線と前記第２映像信号線と前記ソース電極は第１層間絶縁膜の上に存在し、
前記ソース電極は画素電極と接続し、かつ、前記第１映像信号線と前記第２映像信号線の間に存在している液晶表示装置であって、
前記第１映像信号線、前記第２映像信号線、及び、前記ソース電極を覆って第２層間絶縁膜が形成され、
前記第２層間絶縁膜の上に、前記ソース電極と接続した中継電極が形成され、
前記第２層間絶縁膜を覆って有機パッシベーション膜が形成され、
前記有機パッシベーション膜を覆って容量絶縁膜が形成され、
前記有機パッシベーション膜と前記容量絶縁膜の間に設けられる前記画素電極は、前記有機パッシベーション膜に形成された第１スルーホール内で、前記中継電極と接続することを特徴とする液晶表示装置。

【請求項2】

前記ソース電極は前記有機パッシベーション膜に形成された前記第１スルーホール内に延在し、前記ソース電極と前記中継電極を接続する、前記第２層間絶縁膜に形成された第２スルーホールは、前記有機パッシベーション膜に形成された前記第１スルーホール内に存在することを特徴とする請求項１に記載の液晶表示装置。

【請求項3】

前記ソース電極と前記半導体膜を接続する、前記第１層間絶縁膜に形成された第３スルーホールは、平面で視て、前記有機パッシベーション膜に形成された前記第１スルーホールの外側に存在することを特徴とする請求項２に記載の液晶表示装置。

【請求項4】

前記ソース電極と前記半導体膜を接続する、前記第１層間絶縁膜に形成された第３スルーホールは、平面で視て、前記有機パッシベーション膜に形成された前記第１スルーホールの内側に存在することを特徴とする請求項２に記載の液晶表示装置。

【請求項5】

前記ソース電極と前記中継電極を接続する、前記第２層間絶縁膜に形成された第２スルーホールは、平面で視て、前記有機パッシベーション膜に形成された前記第１スルーホールの外側に形成され、前記中継電極が前記有機パッシベーション膜に形成された前記第１スルーホールの内側に延在することを特徴とする請求項１に記載の液晶表示装置。

【請求項6】

前記ソース電極は前記有機パッシベーション膜に形成された前記第１スルーホールの内側には延在しないことを特徴とする請求項５に記載の液晶表示装置。

【請求項7】

前記中継電極はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）によって形成されていることを特徴とする請求項１に記載の液晶表示装置。

【請求項8】

前記第２層間絶縁膜は、無機絶縁膜で形成され、
前記ソース電極は、前記映像信号線に平行な線状に形成され、
前記中継電極は、前記ソース電極に重なり、前記ソース電極に平行な線状に形成されていることを特徴とする請求項１に記載の液晶表示装置。

【請求項9】

第１映像信号線と第２映像信号線の間に半導体膜を有するＴＦＴ（薄膜トランジスタ）が形成され、
前記半導体膜の第１端部は前記第１映像信号線と接続し、第２端部はソース電極と接続し、
前記第１映像信号線と前記第２映像信号線と前記ソース電極は第１層間絶縁膜の上に存在し、
前記ソース電極は画素電極と接続し、かつ、前記第１映像信号線と前記第２映像信号線の間に存在している液晶表示装置であって、
第１映像信号線、前記第２映像信号線、及び前記ソース電極を覆って第２層間絶縁膜が形成され、
前記第２層間絶縁膜を覆って有機パッシベーション膜が形成され、
前記有機パッシベーション膜を覆って容量絶縁膜が形成され、
前記容量絶縁膜上に前記画素電極と対向するコモン電極が形成され、
前記有機パッシベーション膜と前記容量絶縁膜との間に設けられる前記画素電極は、前記有機パッシベーション膜に形成された第１スルーホール内に、設けられる前記第２層間絶縁膜に形成された第２スルーホールを介して前記ソース電極に接続される、液晶表示装置。

【請求項10】

前記半導体膜と前記ソース電極を接続する第３スルーホールは、平面で視て、前記有機パッシベーション膜に形成された前記第１スルーホール及び前記第２層間絶縁膜に形成された前記第２スルーホールの外側に形成され、
前記ソース電極は、前記第１映像信号線と平行に線状に形成されていることを特徴とする請求項９に記載の液晶表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、高精細液晶表示装置に関する。

【背景技術】

【0002】

液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして画素毎に、液晶分子によりバックライトからの光の透過率を制御することによって画像を形成している。

【0003】

液晶表示装置は、ＶＲ（Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）表示装置（以後ＶＲともいう）等では、画素ピッチを極めて小さくする必要がある。これに伴い、配線の幅も小さくする必要があるとともに、配線間の間隔が小さくなる。特許文献１には、画素ピッチを小さくするために、ＴＦＴと接続するソース電極の幅を映像信号線の幅と同程度にまで、小さくした構成が記載されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１８－７２５３７号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

フルＨＤ（Ｆｕｌｌ Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ）と呼ばれる高精細化した液晶表示装置では、水平方向の画素ピッチが２０μｍ乃至３０μｍ程度まで小さくなっている。ＶＲ（Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）表示装置等では、水平方向の画素ピッチは８μｍ程度にまで小さくなる。

【0006】

そうすると、配線の線幅を小さくし、配線間の間隔を小さくする必要がある。配線間の間隔が小さくなると、配線間の絶縁特性が問題になる。また、配線の線幅を小さくする一方、配線抵抗の問題から、配線の厚さは大きくしなければならない。

【0007】

本発明の課題は、画素ピッチが小さい、高精細の液晶表示装置において、画質を維持しつつ、配線間の絶縁特性を維持し、信頼性の高い表示装置を実現することである。

【課題を解決するための手段】

【0008】

本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。

【0009】

（１） 第１映像信号線と第２映像信号線の間に半導体膜を有するＴＦＴ（薄膜トランジスタ）が形成され、前記半導体膜の第１端部は前記第１映像信号線と接続し、第２端部はソース電極と接続し、前記第１映像信号線と前記第２映像信号線と前記ソース電極は第１層間絶縁膜の上に存在し、前記ソース電極は画素電極と接続し、かつ、前記第１映像信号線と前記第２映像信号線の間に存在している液晶表示装置であって、前記第１映像信号線、前記第２映像信号線、及び、前記ソース電極を覆って第２層間絶縁膜が形成され、前記第２層間絶縁膜の上に、前記ソース電極と接続した中継電極が形成され、前記第２層間絶縁膜を覆って有機パッシベーション膜が形成され、前記有機パッシベーション膜を覆って容量絶縁膜が形成され、前記有機パッシベーション膜と前記容量絶縁膜の間に設けられる前記画素電極は、前記有機パッシベーション膜に形成された第１スルーホール内で、前記中継電極と接続することを特徴とする液晶表示装置。

【0010】

（２）前記ソース電極は前記有機パッシベーション膜に形成された前記第１スルーホール内に延在し、前記ソース電極と前記中継電極を接続する、前記第２層間絶縁膜に形成された第２スルーホールは、前記有機パッシベーション膜に形成された前記第１スルーホール内に存在することを特徴とする（１）に記載の液晶表示装置。

【0011】

（３）前記ソース電極と前記半導体膜を接続する、前記第１層間絶縁膜に形成された第３スルーホールは、平面で視て、前記有機パッシベーション膜に形成された前記第１スルーホールの外側に存在することを特徴とする（２）に記載の液晶表示装置。

【0012】

（４）第１映像信号線と第２映像信号線の間に半導体膜を有するＴＦＴ（薄膜トランジスタ）が形成され、前記半導体膜の第１端部は前記第１映像信号線と接続し、第２端部はソース電極と接続し、前記第１映像信号線と前記第２映像信号線と前記ソース電極は第１層間絶縁膜の上に存在し、前記ソース電極は画素電極と接続し、かつ、前記第１映像信号線と前記第２映像信号線の間に存在している液晶表示装置であって、第１映像信号線、前記第２映像信号線、及び前記ソース電極を覆って第２層間絶縁膜が形成され、前記第２層間絶縁膜を覆って有機パッシベーション膜が形成され、前記有機パッシベーション膜を覆って容量絶縁膜が形成され、前記容量絶縁膜上に前記画素電極と対向するコモン電極が形成され、前記有機パッシベーション膜と前記容量絶縁膜との間に設けられる前記画素電極は、前記有機パッシベーション膜に形成された第１スルーホール内に、設けられる前記第２層間絶縁膜に形成された第２スルーホールを介して前記ソース電極に接続される、液晶表示装置。

【図面の簡単な説明】

【0013】

【図1】液晶表示装置の平面図である。

【図2】比較例１による液晶表示装置の画素部の平面図である。

【図3】図２のＡ－Ａ断面図である。

【図4】比較例２による液晶表示装置の画素部の平面図である。

【図5】図４のＢ－Ｂ断面図である。

【図6】図２のＣ－Ｃ断面図である。

【図7】図４のＤ－Ｄ断面図である。

【図8】本発明の断面図（実施例１の図９のＥ－Ｅ断面図、及び、実施例２の図１２のI－I断面図）である。

【図9】実施例１による液晶表示装置の画素部の平面図である。

【図10】図９のＦ－Ｆ断面図である。

【図11】図１０のＧ－Ｇ断面図である。

【図12】実施例２による液晶表示装置の画素部の平面図である。

【図13】図１２のＨ－Ｈ断面図である。

【図14】実施例３による液晶表示装置の画素部の平面図である。

【図15】図１４のＪ－Ｊ断面図である。

【発明を実施するための形態】

【0014】

以下に、実施例によって本発明の内容を詳細に説明する。液晶表示装置には、画素電極とコモン電圧の上下関係によって、画素電極トップ、コモン電極トップの方式が存在するが、本発明は、コモン電極トップの構成について説明する。また、従来は、カラーフィルタは対向基板に形成される場合が多かったが、高精細液晶表示装置では、ＴＦＴ基板に形成される場合もある。これは、ＣＯＡ（Ｃｏｌｏｒ Ｆｉｌｔｅｒ ｏｎ Ａｒｒａｙ）と呼ばれている。本発明は、このいずれの方式でも適用することが出来る。実施例では、カラーフィルタは対向基板側に形成された場合について説明する。

【実施例0015】

図１は液晶表示装置の平面図である。図１において、ＴＦＴ基板１００と対向基板２００が周辺でシール材１５０を介して接着し、内部に液晶３００が封止されている。ＴＦＴ基板１００と対向基板２００が重なった領域に表示領域１０が形成されている。表示領域１０内のＴＦＴ基板１００には、横方向（ｘ方向）に走査線１１が延在し、縦方向（y方向）に配列している。また、映像信号線１２が縦方向に延在し、横方向に配列している。走査線１１と映像信号線１２に囲まれた領域に画素１３が形成されている。

【0016】

ＴＦＴ基板１００は対向基板２００よりも大きく形成され、ＴＦＴ基板１００が対向基板２００と重なっていない部分は端子領域２０となっている。端子領域２０には、液晶表示装置に電源や信号を供給するためのフレキシブル配線基板４０が接続している。また、端子領域６０には、映像信号等を形成するための、ドライバＩＣ３０が配置している。なお、端子領域２０の面積が小さい場合は、ドライバＩＣ３０はフレキシブル配線基板４０側に搭載される場合もある。

【0017】

図２は、比較例１による液晶表示装置における、ポリシリコン半導体を用いたＴＦＴを有する画素領域の平面図である。本発明では、半導体としてポリシリコン半導体を用いる。以後、特に断らない限り、半導体膜という場合は、ポリシリコン半導体膜をいう。

【0018】

図２において、走査線１１が横方向（ｘ方向）に延在し、縦方向（ｙ方向）に配列している。また、映像信号線１２が縦方向に延在し、横方向に配列している。走査線１１と映像信号線１２に囲まれた領域に矩形の画素電極１１１が形成されている。

【0019】

スルーホール１３１を介して半導体膜１０２が映像信号線１２と接続している。半導体膜１０２は横方向に延在した後、Ｌ字状に屈曲し、縦方向に延在する。半導体膜１０２が走査線１１の下を通過した領域が、ＴＦＴのチャンネル領域を形成する。半導体膜１０２は、さらに下方に延在し、スルーホール１３２を介してコンタクト電極を兼ねたソース電極１０７と接続する。

【0020】

図２におけるスルーホール１３０は、有機パッシベーション膜１１０（図３参照）に形成されたスルーホールの底部である。有機パッシベーション膜１１０は、２μm乃至３μmというように、厚く形成されるので、スルーホール１３０の径は大きくなる。図２においては、スルーホール１３０内において、半導体膜１０２は、スルーホール１３２を介してコンタクト電極を兼ねたソース電極１０７と接続する。スルーホール１３０内において、ソース電極１０７と画素電極が接続することになる。

【0021】

図３は、図２のＡ－A断面図である。図３において、例えば、ガラスで形成されたＴＦＴ基板１００の上に下地膜１０１が形成されている。下地膜１０１の役割は、ガラス基板１００等からの不純物が半導体膜１０２を汚染することを防止することである。下地膜１０１は一般には、窒化シリコン膜（以後ＳｉＮ層とも言う）と酸化シリコン膜（以後ＳｉＯとも言う）の２層構造となっている。

【0022】

下地膜１０１の上に半導体膜１０２が形成されている。図２における半導体膜１０２を構成するポリシリコンは、a-Silicon(アモーファス シリコン)をエキシマレーザよってポリシリコンに変換したものである。

【0023】

半導体膜１０２を覆って、ゲート絶縁膜１０３が形成されている。ゲート絶縁膜１０３は、例えば、ＴＥＯＳを原料とし、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）によって成膜したものである。ゲート絶縁膜１０３の上に金属によってゲート電極１０４が形成されている。図２および図３では、ゲート電極１０４は走査線１１が兼用している。半導体膜１０２はイオンインプランテーションによって、リンあるいはボロンなどがドープされているが、走査線１１（ゲート電極１０４）の下はドープされず、この部分がＴＦＴのチャンネル領域を形成する。

【0024】

ゲート電極１０４およびゲート絶縁膜１０３を覆って、第１層間絶縁膜１０５が形成されている。第１層間絶縁膜１０５は、酸化シリコン膜又は窒化シリコン膜、あるいは、酸化シリコン膜と窒化シリコン膜の積層膜で形成される。半導体膜１０２の一方の端部は、ゲート絶縁膜１０３と第１層間絶縁膜１０５に形成れたスルーホール１３１によって映像信号線１２と接続する。図３では、映像信号線１２がＴＦＴのドレイン電極１０６を兼用する。半導体膜１０２の一方の端部付近は、ゲート絶縁膜１０３と第１層間絶縁膜１０５に形成れたスルーホール１３２を介して、ソース電極１０７と接続している。図３におけるソース電極１０７はいわゆるコンタクト電極を兼用している。

【0025】

ドレイン電極１０６、ソース電極１０７、第１層間絶縁膜１０５を覆って、有機パッシベーション膜１１０が形成されている。有機パッシベーション膜１１０は、アクリル等の透明感光性樹脂で形成されている。アクリル樹脂１１０には、画素電極１１１とＴＦＴのソース電極１０７を接続するために、スルーホール１３０が形成されている。

【0026】

有機パッシベーション膜１３０は、平坦化膜として使用するためと、映像信号線１２と画素電極１１１との容量カップリングを小さくするために、２μｍ乃至４μｍと、厚く形成される。そうすると、この厚い膜に形成されるスルーホール１３０径が大きくなる。スルーホール１３０の径は、ＶＲなどの、水平ピッチの小さい表示装置では、水平方向の画素ピッチとほぼ同程度の大きさになる。

【0027】

有機パッシベーション膜１１０の上に画素電極１１１が透明導電膜であるＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜で形成される。画素電極１１１の形状は、図２に示すように矩形である。画素電極１１１を覆って容量絶縁膜１１２が形成される。容量絶縁膜１１２は、画素電極１１１とコモン電極１１３との絶縁のためと、画素容量を形成する役割があるので、このように呼ばれる。容量絶縁膜１１２は、容量を大きくするために、窒化シリコン膜で形成され、厚さは１００ｎｍ以下である。

【0028】

容量絶縁膜１１２を覆ってコモン電極１１３が透明導電膜であるＩＴＯ膜で形成される。コモン電極１１３は複数の画素に共通に形成される。コモン電極１１３が画素電極１１１と対向する部分にスリット１１３１が形成されている。画素電極１１１に電圧が印加されると、図３に示すような、液晶層３００を通過し、スリット１１３１を介して、コモン電極１１３に向かう電気力線が発生し、液晶分子３０１を回転させる。液晶分子３０１の回転の量によって、各画素の光の透過率が制御される。

【0029】

コモン電極１１３を覆って配向膜１１４が形成されている。液晶分子３０１を初期配向させるためである。配向膜１１４の配向処理は、配向膜１１４の表面を布等で１方向に擦る、いわゆるラビング処理、あるいは、光配向処理が行われている。光配向処理は、偏向紫外線を用いて、ポリイミドの特定方向の鎖を分断し、配向膜１１４に１軸異方性を与えるものである。図３に示すようなＩＰＳ構造では、いわゆるティルト角が必要ないので、光配向処理が適している。

【0030】

図３において、液晶層３００を挟んで対向基板２００が配置している。対向基板２００には、カラーフィルタ２０１とブラックマトリクス２０２が形成されている。ブラックマトリクス２０２は、スルーホール１３０、映像信号線１２、走査線１１など、遮光が必要な領域を覆うように形成される。カラーフィルタ２０１は、画素電極１１１に対応する領域に形成される。カラーフィルタ２０１及びブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成されている。オーバーコート膜２０３は、アクリル等の透明樹脂で形成される。オーバーコート膜２０３を覆って、配向膜２０４が形成されている。配向膜２０４は、液晶分子３０１の初期配向方向を決めるものであるが、製造方法等はＴＦＴ基板１００側の配向膜１１４で説明したのと同じである。

【0031】

図４は、画素ピッチが小さくなった場合の画素の平面図である。図２での画素ピッチは例えば２０μｍ程度であるのに対し、図４での画素ピッチは例えば８μｍ程度である。画素ピッチが小さくなるに伴い、ソース電極１０７の横方向の幅も小さくする必要がある。これに伴い、有機パッシベーション膜１１０に形成されたスルーホール１３０の径が少し小さくなっている。ソース電極１０７の幅は大幅に小さくなっている。ソース電極１０７と半導体膜１０２を接続するスルーホール１３２はスルーホール１３０の外側に形成されている。図４のその他の構成は図２と同じである。

【0032】

図５は、図４のＢ－Ｂ断面図である。図５において、ソース電極１０７と半導体膜１０２を接続するスルーホール１３２は、スルーホール１３０の外側に形成されている。図５のその他の構造は図４で説明したのと同じである。

【0033】

図６は図２のＣ－Ｃ断面図である。図６において、下地膜１０１の上に半導体膜１０２が形成され、その上にゲート絶縁膜１０３が形成され、その上に第１層間絶縁膜１０５が形成されている。第１層間絶縁膜１０５の上に映像信号線１２とソース電極１０７が形成されている。図６において、厚く形成された有機パッシベーション膜１１０にスルーホール１３０が形成されている。スルーホール１３０は映像信号線１２と映像信号線１２との間に存在している。スルーホール１３０の側面および底面に沿って画素電極１１１が形成されている。スルーホール１３０の底面にソース電極１０７が存在し、画素電極１１１と接続している。図６において、ソース電極の幅はスルーホール１３０の底面の幅よりも大きい。それでも、映像信号線１２とソース電極１０７の間の間隔は十分とれている。

【0034】

図７は図４のＤ－Ｄ断面図である。図７は、映像信号線１２映像信号線１２の間隔は小さいが、基本構造は図６とほぼ同じとなっている。しかし、図７では、ソース電極１０７の幅が小さくなっている。にもかかわらず、画素ピッチが非常に小さくなると、ソース電極１０７と映像信号線１２との間隔ｄ２が小さくなり、相互の絶縁を保つのが困難になる。さらに映像信号線１２と画素電極１１１との間隔ｄ１は、映像信号線１２とソース電極１０７との間隔ｄ１よりも小さく、絶縁を保つのがさらに困難になる。

【0035】

図８は、上記で説明した図７の問題を対策する本発明の実施例１の断面図である。図８は、実施例１の平面図を示す図９のＥ－Ｅ断面図である。図８が図７と異なる点は、酸化シリコン膜あるいは窒化シリコン膜等の無機絶縁膜によって形成された第２層間絶縁膜１０８が映像信号線１２とソース電極１０７を覆って形成されているということである。この第２層間絶縁膜絶縁膜１０８によって、映像信号線１２と、ソース電極１０７あるいは画素電極１１１との絶縁を安定して保つことができる。

【0036】

図９は、実施例１の平面図である。図９では、図８で説明した第２層間絶縁膜１０８は記載されていないが、第２層間絶縁膜１０８を介して形成される中継電極１０９が記載されている。図９において、ソース電極１０７は、映像信号線１２との間隔を安定して維持するために、映像信号線１２と平行な線状に形成され、ソース電極１０７の線幅は半導体膜１０２と同程度にまで小さくなっている。ソース電極１０７と半導体膜１０２とを接続するスルーホール１３２は、有機パッシベーション膜１１０に形成されているスルーホール１３０の外側に配置している。そして、第２層間絶縁膜１０８の下を延在してスルーホール１３０内において、第２層間絶縁膜１０８に形成されたスルーホール１３３を介して中継電極１０９と接続する。

【0037】

中継電極１０９は透明導電膜であるＩＴＯ膜で形成されている。中継電極１０９も映像信号線１２に平行な線状に形成され、線状のソース電極１０７と平行に延伸しているが、中継電極１０９の幅はソース電極１０７の幅よりも大きい。すなわち、中継電極１０９は第２層間絶縁膜１０８の存在によって、映像信号線１２との絶縁を維持することが出来るので、幅を大きくすることが出来る。これによって、画素電極１１１との接続を安定化することが出来る。図９において、ソース電極１０７と中継電極１０９の重複領域にはハッチングが施してある。図９のその他の構成は、図４で説明したのと同じである。

【0038】

図１０は、図９のＦ－Ｆ断面図である。図１０が図８と異なる点は、図１０で示す断面では、ソース電極１０７と中継電極１０９を接続するスルーホール１３３を含んでいることである。すなわち、実施例１では、スルーホール１３０内に、スルーホール１３３が存在しているということである。

【0039】

図１１は、図９のＧ－Ｇ断面図である。図１１において、ソース電極１０７と半導体膜１０２を接続するスルーホール１３２は、有機パッシベーション膜１１０に形成されたスルーホール１３０の外側に配置している。ソース電極１０７はスルーホール１３２から左側に延在する。

【0040】

図１１において、ソース電極１０７を覆って、無機絶縁膜による第２層間絶縁膜１０８が形成されている。第２層間絶縁膜１０８は、映像信号線１２とソース電極１０９間の絶縁を確実にしている。第２層間絶縁膜１０８には、スルーホール１３０内において、スルーホール１３３が形成され、ソース電極１０９と中継電極１０９が接続している。その他の構成は図３で説明したのと同様である。

【0041】

実施例１の構成によれば、映像信号線１２及びソース電極１０７を無機絶縁膜で形成された第２層間絶縁膜１０８で覆うことによって、画素ピッチが小さくなっても、映像信号線１２とソース電極１０７間の絶縁を確実に維持することが出来る。また、中継電極１０９を使用することによって、スルーホール１３０内が複雑な構造になっても、画素電極１１１とソース電極１０７の接続を確実に行うことが出来る。

【実施例0042】

画素の水平ピッチが小さくなると、映像信号線１２の幅も小さくなる。例えば、水平方向の画素ピッチが８μm程度だと、映像信号線１２の幅は例えば、１．７μm程度になる。映像信号線１２の幅がこのように細くなると、電気抵抗が大きくなり、信号の書き込み速度が低下する。これを防止するために、映像信号線１２の厚さを大きくする必要がある。映像信号線１２の厚さは、例えば、７００ｎｍ程度になる。ソース電極１０７は、映像信号線１２と同時に形成されるので、映像信号線１２と同じ厚さになる。

【0043】

実施例１の構成では、有機パッシベーション膜１１０に形成されたスルーホール１３０内に、厚いソース電極１０７が延在するので、スルーホール１３０内の凹凸が激しくなり、ソース電極１０７、中継電極１０９及び画素電極１１１の接続が問題となる場合がある。また、厚いソース電極１０７によって段差が形成され、絶縁膜の破壊等による絶縁不良が生ずるおそれがある。

【0044】

そこで、実施例２では、ソース電極１０７がスルーホール１３０内に延在しない構成とすることにより、画素電極１１１と中継電極１０９の接続に影響を与えないような構成としている。図１２は、実施例２による画素の平面図である。図１２が実施例１を示す図９と異なる点は、ソース電極１０７と中継電極１０９を接続するスルーホール１３４が有機パッシベーション膜１１０に形成されたスルーホール１３０の外側に存在していることである。これによって、厚さの大きいソース電極１０７がスルーホール１３０に存在しなくなるので、中継電極１０９と画素電極１１１との接続の信頼性を向上させることが出来る。

【0045】

図１２では、ソース電極１０７と半導体膜１０２を接続するスルーホール１３２と、ソース電極１０７と中継電極１０９を接続するスルーホール１３４が、平面で視て同じ場所に形成されている。したがって、厚い金属膜で形成されたソース電極１０７を小さな領域に限定することが出来る。図１２において、ハッチングで示した部分がソース電極１０７と中継電極１０９が重複して形成されている部分である。図１２のその他の構成は、図９と同じである。

【0046】

図１３は、図１２のＨ－Ｈ断面図である。図１３が実施例１の図１１と異なる点は、ソース電極１０７と中継電極１０９が接続するスルーホール１３４がスルーホール３０の外側に形成されている点である。スルーホール１３０内には、中継電極１０９のみが延在し、画素電極１１１と接続している。図１３におけるスルーホール１３０の底面は、図１１におけるスルーホール１３０の底面よりも平坦となっている。その分、接続の信頼性が増している。

【0047】

図１３において、ソース電極１０７と半導体膜１０２を接続するスルーホール１３２とソース電極１０７と中継電極１０９を接続するスルーホール１３４が重複した位置に形成されている。したがって、ソース電極１０７は、非常に小さな領域に抑えられている。つまり、金属によって厚く形成されたソース電極１０７の段差等の影響は限られた領域のみとなる。図１３のその他の構成は実施例１の図１１と同じである。

【0048】

なお、図１２のＩ－Ｉ断面図は、図８と同じである。つまり、スルーホール１３０内には、スルーホール１３４は存在しない構成となっている。したがって、中継電極１０９と画素電極の接続を、より安定化することが出来る。