(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024156373
(43)【公開日】2024-11-06
(54)【発明の名称】配線基板及びその製造方法
(51)【国際特許分類】
H05K 3/46 20060101AFI20241029BHJP
H05K 1/16 20060101ALI20241029BHJP
H01G 4/33 20060101ALI20241029BHJP
H01G 4/30 20060101ALI20241029BHJP
【ＦＩ】
H05K3/46 Q
H05K3/46 B
H05K1/16 D
H01G4/33 102
H01G4/30 541
H01G4/30 547
【審査請求】未請求
【請求項の数】16
【出願形態】ＯＬ
(21)【出願番号】P 2023070777
(22)【出願日】2023-04-24
(71)【出願人】
【識別番号】000003193
【氏名又は名称】ＴＯＰＰＡＮホールディングス株式会社
(74)【代理人】
【識別番号】110003708
【氏名又は名称】弁理士法人鈴榮特許綜合事務所
(72)【発明者】
【氏名】石井 智之
【テーマコード（参考）】
4E351
5E001
5E082
5E316
【Ｆターム（参考）】
4E351AA13
4E351BB03
4E351BB33
4E351CC06
4E351DD04
4E351DD19
4E351GG09
5E001AB01
5E001AC09
5E001AE01
5E001AE02
5E001AE03
5E001AJ02
5E082BC32
5E082EE23
5E082EE26
5E082EE39
5E082EE45
5E082FF05
5E082FG03
5E082FG26
5E082FG27
5E082FG42
5E316AA02
5E316AA12
5E316AA13
5E316AA15
5E316AA38
5E316CC08
5E316CC09
5E316CC10
5E316CC16
5E316CC31
5E316CC32
5E316CC37
5E316CC38
5E316DD17
5E316DD24
5E316DD32
5E316DD33
5E316EE31
5E316GG17
5E316GG22
5E316GG23
5E316HH40
5E316JJ14
5E316JJ23
(57)【要約】
【課題】 キャパシタと絶縁層との剥離を抑制しつつ、キャパシタの電気特性を向上させる。
【解決手段】 配線基板は、表面が絶縁性を有する基板１０と、基板１０上に設けられた第１シード層１２と、第１シード層１２上に設けられた第１導電層１３と、第１導電層１３上に設けられた第１絶縁層１５と、第１絶縁層１５上に設けられた第２シード層１７と、第２シード層１７上に設けられた第２導電層１８と、第１導電層１３、第１絶縁層１５、及び第２導電層１８の周囲に設けられた第２絶縁層１９とを含む。第１絶縁層１５の面積は、第１導電層１３の面積より小さく、第２導電層１８の面積は、第１絶縁層１５の面積より小さい。第１絶縁層１５のうち第２導電層１８と重なっていない領域は、第２導電層１８を囲む第１領域１５Ａと、第１領域１５Ａより外側の第２領域１５Ｂとを含む。第２領域１５Ｂの表面粗さは、第１領域１５Ａの表面粗さより大きい。
【選択図】 図１
【解決手段】 配線基板は、表面が絶縁性を有する基板１０と、基板１０上に設けられた第１シード層１２と、第１シード層１２上に設けられた第１導電層１３と、第１導電層１３上に設けられた第１絶縁層１５と、第１絶縁層１５上に設けられた第２シード層１７と、第２シード層１７上に設けられた第２導電層１８と、第１導電層１３、第１絶縁層１５、及び第２導電層１８の周囲に設けられた第２絶縁層１９とを含む。第１絶縁層１５の面積は、第１導電層１３の面積より小さく、第２導電層１８の面積は、第１絶縁層１５の面積より小さい。第１絶縁層１５のうち第２導電層１８と重なっていない領域は、第２導電層１８を囲む第１領域１５Ａと、第１領域１５Ａより外側の第２領域１５Ｂとを含む。第２領域１５Ｂの表面粗さは、第１領域１５Ａの表面粗さより大きい。
【選択図】 図１
【特許請求の範囲】
【請求項1】
表面が絶縁性を有する基板と、
前記基板上に設けられた第１シード層と、
前記第１シード層上に設けられた第１導電層と、
前記第１導電層上に設けられた第１絶縁層と、
前記第１絶縁層上に設けられた第２シード層と、
前記第２シード層上に設けられた第２導電層と、
前記第１シード層、前記第１導電層、前記第１絶縁層、前記第２シード層、及び前記第２導電層の周囲に設けられた第２絶縁層と、
を具備し、
前記第１絶縁層の面積は、前記第１導電層の面積より小さく、
前記第２導電層の面積は、前記第１絶縁層の面積より小さく、
前記第１絶縁層のうち前記第２導電層と重なっていない領域は、前記第２導電層を囲む第１領域と、前記第１領域より外側の第２領域とを含み、
前記第２領域の表面粗さは、前記第１領域の表面粗さより大きい
配線基板。
前記基板上に設けられた第１シード層と、
前記第１シード層上に設けられた第１導電層と、
前記第１導電層上に設けられた第１絶縁層と、
前記第１絶縁層上に設けられた第２シード層と、
前記第２シード層上に設けられた第２導電層と、
前記第１シード層、前記第１導電層、前記第１絶縁層、前記第２シード層、及び前記第２導電層の周囲に設けられた第２絶縁層と、
を具備し、
前記第１絶縁層の面積は、前記第１導電層の面積より小さく、
前記第２導電層の面積は、前記第１絶縁層の面積より小さく、
前記第１絶縁層のうち前記第２導電層と重なっていない領域は、前記第２導電層を囲む第１領域と、前記第１領域より外側の第２領域とを含み、
前記第２領域の表面粗さは、前記第１領域の表面粗さより大きい
配線基板。
【請求項2】
前記第２領域の厚さは、前記第１領域の厚さより薄い
請求項１に記載の配線基板。
請求項１に記載の配線基板。
【請求項3】
前記第２領域の四隅の幅は、前記第２領域の直線部分の幅より大きい
請求項１に記載の配線基板。
請求項１に記載の配線基板。
【請求項4】
前記第２領域と前記第１領域の表面粗さの比は、１．２以上１０以下である
請求項１に記載の配線基板。
請求項１に記載の配線基板。
【請求項5】
前記第２領域の幅は、１μｍ以上１０μｍ以下である
請求項１に記載の配線基板。
請求項１に記載の配線基板。
【請求項6】
前記第１絶縁層の下面の表面粗さは、前記第２領域の表面粗さより小さい
請求項１に記載の配線基板。
請求項１に記載の配線基板。
【請求項7】
前記第１絶縁層の側壁は、順テーパ形状を有する
請求項１に記載の配線基板。
請求項１に記載の配線基板。
【請求項8】
前記第１導電層は、前記第１絶縁層の端部の下に設けられたサイドエッチング部を有する
請求項１に記載の配線基板。
請求項１に記載の配線基板。
【請求項9】
前記第１導電層のうち前記サイドエッチング部が設けられた領域の表面粗さは、前記サイドエッチング部以外の領域の表面粗さより大きい
請求項８に記載の配線基板。
請求項８に記載の配線基板。
【請求項10】
前記サイドエッチング部の幅と高さの比は、０．０３以上５０以下である
請求項８に記載の配線基板。
請求項８に記載の配線基板。
【請求項11】
前記第２絶縁層は、前記サイドエッチング部に設けられた１個以上のフィラーを含む
請求項８に記載の配線基板。
請求項８に記載の配線基板。
【請求項12】
前記フィラーのサイズは、前記サイドエッチング部の高さの１／２以上である
請求項１１に記載の配線基板。
請求項１１に記載の配線基板。
【請求項13】
表面が絶縁性を有する基板上に、第１シード層を形成する工程と、
前記第１シード層上に、第１導電層を形成する工程と、
前記第１導電層上に、第１絶縁層を形成する工程と、
前記第１絶縁層上に、第２シード層を形成する工程と、
前記第２シード層上に、第２導電層を形成する工程と、
前記第２シード層及び前記第２導電層上に、前記第１絶縁層の形成予定領域を覆うマスク層を形成する工程と、
前記基板に加熱処理を実施する工程と、
前記マスク層をマスクとして、前記第２シード層及び前記第１絶縁層をエッチングする工程と、
前記第１シード層、前記第１導電層、前記第１絶縁層、前記第２シード層、及び前記第２導電層の周囲に、第２絶縁層を形成する工程と、
を具備する配線基板の製造方法。
前記第１シード層上に、第１導電層を形成する工程と、
前記第１導電層上に、第１絶縁層を形成する工程と、
前記第１絶縁層上に、第２シード層を形成する工程と、
前記第２シード層上に、第２導電層を形成する工程と、
前記第２シード層及び前記第２導電層上に、前記第１絶縁層の形成予定領域を覆うマスク層を形成する工程と、
前記基板に加熱処理を実施する工程と、
前記マスク層をマスクとして、前記第２シード層及び前記第１絶縁層をエッチングする工程と、
前記第１シード層、前記第１導電層、前記第１絶縁層、前記第２シード層、及び前記第２導電層の周囲に、第２絶縁層を形成する工程と、
を具備する配線基板の製造方法。
【請求項14】
前記第１絶縁層をエッチングする工程の後に、前記第１シード層の露出した部分をエッチングし、前記第１導電層にサイドエッチング部を形成する工程をさらに具備する
請求項１３に記載の配線基板の製造方法。
請求項１３に記載の配線基板の製造方法。
【請求項15】
表面が絶縁性を有する基板上に、第１シード層を形成する工程と、
前記第１シード層上に、第１導電層を形成する工程と、
前記第１導電層上に、第１絶縁層を形成する工程と、
前記第１絶縁層上に、マスク層を形成する工程と、
前記基板に加熱処理を実施する工程と、
前記マスク層をマスクとして、前記第１絶縁層をエッチングする工程と、
前記第１絶縁層上に、第２シード層を形成する工程と、
前記第２シード層上に、第２導電層を形成する工程と、
前記第１シード層、前記第１導電層、前記第１絶縁層、前記第２シード層、及び前記第２導電層の周囲に、第２絶縁層を形成する工程と、
を具備する配線基板の製造方法。
前記第１シード層上に、第１導電層を形成する工程と、
前記第１導電層上に、第１絶縁層を形成する工程と、
前記第１絶縁層上に、マスク層を形成する工程と、
前記基板に加熱処理を実施する工程と、
前記マスク層をマスクとして、前記第１絶縁層をエッチングする工程と、
前記第１絶縁層上に、第２シード層を形成する工程と、
前記第２シード層上に、第２導電層を形成する工程と、
前記第１シード層、前記第１導電層、前記第１絶縁層、前記第２シード層、及び前記第２導電層の周囲に、第２絶縁層を形成する工程と、
を具備する配線基板の製造方法。
【請求項16】
前記第２導電層を形成する工程の後に、前記第２導電層をマスクとして、前記第２シード層の露出した部分をエッチングし、前記第１導電層にサイドエッチング部を形成する工程をさらに具備する
請求項１５に記載の配線基板の製造方法。
請求項１５に記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、配線基板及びその製造方法に関する。
【背景技術】
【0002】
ガラス材料をコア基板として用いた配線基板がインターポーザとして多用されている。このような配線基板には、受動回路の一部として、誘電体層を下部電極と上部電極とで挟持するＭＩＭ（Metal-Insulator-Metal）構造を有するキャパシタが形成されていることがある。特許文献１には、絶縁基板上にＭＩＭキャパシタが設けられた積層基板構造の製造方法が開示されている。
【0003】
絶縁基板上にＭＩＭキャパシタを形成し、ＭＩＭキャパシタ上に配線などを形成するには、ＭＩＭキャパシタと周囲の絶縁層との密着性の確保が必要である。そのため、いわゆる黒化処理や還元処理などにより、配線および下部電極の表面に細かな凹凸を形成し、アンカー効果による機械的接合強度を向上させる手法が知られている。しかしながら、前述の細かな凹凸がＭＩＭキャパシタの誘電体層を形成する領域における下部電極の表面にあると、電界集中によるリーク電流が増加し、ＭＩＭキャパシタの特性および信頼性を大きく低下させる。
【0004】
このため、特許文献１では、誘電体層の下部に保護導電層を形成し、下部電極の表面を平滑化した状態で、上部電極および下部電極に細かな凹凸を形成することで、信頼性の高いＭＩＭキャパシタを得る製造方法を開示している。しかし、ＭＩＭキャパシタと周囲の絶縁層との密着性の確保には、配線、下部電極および上部電極と絶縁層との界面の機械的接合強度の向上だけではなく、誘電体層と絶縁層との界面の密着性の確保も必要となる。
【0005】
次に、図３０を参照して、ＭＩＭキャパシタを有する配線基板の従来例について説明する。図３０は、ＭＩＭキャパシタの部分断面図であり、下部電極としての第１導電層１３、誘電体層としての第１絶縁層１５、及びＭＩＭキャパシタの周囲を覆う第２絶縁層１９を示している。従来例のように、第１絶縁層１５と第２絶縁層１９との密着性が十分に確保されない場合、第１絶縁層１５と第２絶縁層１９との界面にボイド３６が発生したり、ＭＩＭキャパシタと第２絶縁層１９との界面で剥離３７が発生する虞がある。また、ボイド３６に応力が掛かり、第１絶縁層１５に割れ３８が発生する虞がある。
【0006】
さらに、ＭＩＭキャパシタに通電した際に、上部電極から誘電体層の上面および側面を経由して下部電極にリーク電流が発生し、ＭＩＭキャパシタの耐電力特性が低下する虞がある。また、ＭＩＭキャパシタの上部電極および下部電極と誘電体層との界面の粗さが大きい場合には、ＭＩＭキャパシタの寄生抵抗が大きくなり、キャパシタのＱ値などの特性が低下する虞もある。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開２０１１－１２９６６５号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明は、キャパシタと絶縁層との剥離を抑制しつつ、キャパシタの電気特性を向上させることが可能な配線基板及びその製造方法を提供する。
【課題を解決するための手段】
【0009】
本発明の第１態様によると、表面が絶縁性を有する基板と、前記基板上に設けられた第１シード層と、前記第１シード層上に設けられた第１導電層と、前記第１導電層上に設けられた第１絶縁層と、前記第１絶縁層上に設けられた第２シード層と、前記第２シード層上に設けられた第２導電層と、前記第１シード層、前記第１導電層、前記第１絶縁層、前記第２シード層、及び前記第２導電層の周囲に設けられた第２絶縁層とを具備し、前記第１絶縁層の面積は、前記第１導電層の面積より小さく、前記第２導電層の面積は、前記第１絶縁層の面積より小さく、前記第１絶縁層のうち前記第２導電層と重なっていない領域は、前記第２導電層を囲む第１領域と、前記第１領域より外側の第２領域とを含み、前記第２領域の表面粗さは、前記第１領域の表面粗さより大きい、配線基板が提供される。
【0010】
本発明の第２態様によると、前記第２領域の厚さは、前記第１領域の厚さより薄い、第１態様に係る配線基板が提供される。
【0011】
本発明の第３態様によると、前記第２領域の四隅の幅は、前記第２領域の直線部分の幅より大きい、第１態様に係る配線基板が提供される。
【0012】
本発明の第４態様によると、前記第２領域と前記第１領域の表面粗さの比は、１．２以上１０以下である、第１態様に係る配線基板が提供される。
【0013】
本発明の第５態様によると、前記第２領域の幅は、１μｍ以上１０μｍ以下である、第１態様に係る配線基板が提供される。
【0014】
本発明の第６態様によると、前記第１絶縁層の下面の表面粗さは、前記第２領域の表面粗さより小さい、第１態様に係る配線基板が提供される。
【0015】
本発明の第７態様によると、前記第１絶縁層の側壁は、順テーパ形状を有する、第１態様に係る配線基板が提供される。
【0016】
本発明の第８態様によると、前記第１導電層は、前記第１絶縁層の端部の下に設けられたサイドエッチング部を有する、第１態様に係る配線基板が提供される。
【0017】
本発明の第９態様によると、前記第１導電層のうち前記サイドエッチング部が設けられた領域の表面粗さは、前記サイドエッチング部以外の領域の表面粗さより大きい、第８態様に係る配線基板が提供される。
【0018】
本発明の第１０態様によると、前記サイドエッチング部の幅と高さの比は、０．０３以上５０以下である、第８態様に係る配線基板が提供される。
【0019】
本発明の第１１態様によると、前記第２絶縁層は、前記サイドエッチング部に設けられた１個以上のフィラーを含む、第８態様に係る配線基板が提供される。
【0020】
本発明の第１２態様によると、前記フィラーのサイズは、前記サイドエッチング部の高さの１／２以上である、第１１態様に係る配線基板が提供される。
【0021】
本発明の第１３態様によると、表面が絶縁性を有する基板上に、第１シード層を形成する工程と、前記第１シード層上に、第１導電層を形成する工程と、前記第１導電層上に、第１絶縁層を形成する工程と、前記第１絶縁層上に、第２シード層を形成する工程と、前記第２シード層上に、第２導電層を形成する工程と、前記第２シード層及び前記第２導電層上に、前記第１絶縁層の形成予定領域を覆うマスク層を形成する工程と、前記基板に加熱処理を実施する工程と、前記マスク層をマスクとして、前記第２シード層及び前記第１絶縁層をエッチングする工程と、前記第１シード層、前記第１導電層、前記第１絶縁層、前記第２シード層、及び前記第２導電層の周囲に、第２絶縁層を形成する工程とを具備する配線基板の製造方法が提供される。
【0022】
本発明の第１４態様によると、前記第１絶縁層をエッチングする工程の後に、前記第１シード層の露出した部分をエッチングし、前記第１導電層にサイドエッチング部を形成する工程をさらに具備する第１３態様に係る配線基板の製造方法が提供される。
【0023】
本発明の第１５態様によると、表面が絶縁性を有する基板上に、第１シード層を形成する工程と、前記第１シード層上に、第１導電層を形成する工程と、前記第１導電層上に、第１絶縁層を形成する工程と、前記第１絶縁層上に、マスク層を形成する工程と、前記基板に加熱処理を実施する工程と、前記マスク層をマスクとして、前記第１絶縁層をエッチングする工程と、前記第１絶縁層上に、第２シード層を形成する工程と、前記第２シード層上に、第２導電層を形成する工程と、前記第１シード層、前記第１導電層、前記第１絶縁層、前記第２シード層、及び前記第２導電層の周囲に、第２絶縁層を形成する工程とを具備する配線基板の製造方法が提供される。
【0024】
本発明の第１６態様によると、前記第２導電層を形成する工程の後に、前記第２導電層をマスクとして、前記第２シード層の露出した部分をエッチングし、前記第１導電層にサイドエッチング部を形成する工程をさらに具備する第１５態様に係る配線基板の製造方法が提供される。
【発明の効果】
【0025】
本発明によれば、キャパシタと絶縁層との剥離を抑制しつつ、キャパシタの電気特性を向上させることが可能な配線基板及びその製造方法を提供することができる。
【図面の簡単な説明】
【0026】
【発明を実施するための形態】
【0027】
以下、図面を参照して、本発明の実施形態について説明する。以下に示す実施形態は、本発明の技術的思想を具体化するための構成を例示するものであって、本発明の技術的思想は、下記の構成部材の材質、形状、及び構造等によって限定されるものではない。以下の説明において、同一の機能及び構成を有する要素については同一符号を付し、重複する説明は省略する。
【0028】
なお、図面において示す各構成要素の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面に開示された位置、大きさ、形状、範囲などに限定されない。
【0029】
ある要素と他の要素との位置関係を規定する際、「上」または「下」は、一方の要素の直上または直下に他の要素が配置される場合に限らず、要素間にさらに他の要素を介在する場合を含む。対照的に、上または下に直接設けられると言及する場合は、介在する要素は存在しない。
【0030】
「面」とは、板状部材の面のみならず、板状部材に含まれる層について、板状部材の面と略平行な層の界面も指すことがある。また、「上面」、「下面」とは、板状部材や板状部材に含まれる層を図示した場合の、図面の上方又は下方に示される面を意味する。なお、「上面」、「下面」については、「第１面」、「第２面」と称することもある。
【0031】
「側面」とは、板状部材や板状部材に含まれる層における面や層の厚みの部分を意味する。さらに、面の一部及び側面を合わせて「端部」ということがある。
【0032】
また、「平面形状」、「平面視」とは、上方からつまりＺ軸の正方向から負方向に向かって面又は層を視認した場合の形状を意味する。さらに、「断面形状」、「断面視」とは、板状部材又は層を特定の方向で切断した場合の水平方向から視認した場合の形状を意味する。
【0033】
［１］ 第１実施形態
［１－１］ 配線基板１の構成
本明細書において、配線基板は、基板と、この基板上に設けられかつ絶縁層及び導電層を含む積層体とを含む構造を意味する。基板上に設けられる積層体には、電子部品（キャパシタを含む）、及び配線が含まれる。配線基板は、例えば、配線のデザインルールが互いに異なる集積回路（ＩＣ）チップ及びプリント配線基板のように、端子間距離が異なる部品を中継するインターポーザとして利用可能である。
［１－１］ 配線基板１の構成
本明細書において、配線基板は、基板と、この基板上に設けられかつ絶縁層及び導電層を含む積層体とを含む構造を意味する。基板上に設けられる積層体には、電子部品（キャパシタを含む）、及び配線が含まれる。配線基板は、例えば、配線のデザインルールが互いに異なる集積回路（ＩＣ）チップ及びプリント配線基板のように、端子間距離が異なる部品を中継するインターポーザとして利用可能である。
【0034】
本発明の一実施形態に係る配線基板は、絶縁層を、金属等を含む導電層で挟んだＭＩＭ構造を備える。以下、ＭＩＭ構造は、誘電体層である絶縁層を上部電極と下部電極とで挟んだＭＩＭキャパシタであるものとして説明する。以下、このようなＭＩＭキャパシタを含む配線基板の構造について、具体的に説明する。
【0035】
図１は、本発明の第１実施形態に係る配線基板１の断面図である。なお、図１は、配線基板１の一部を抽出した断面図である。図１において、Ｘ方向は、配線基板１のある１辺に沿った方向であり、Ｙ方向は、配線基板１の水平面内においてＸ方向に直交する方向であり、Ｚ方向は、ＸＹ面に直交する方向である。
【0036】
配線基板１は、基板１０と、基板１０上に設けられたＭＩＭキャパシタ２とを備える。ＭＩＭキャパシタ２は、基板１０上にこの順に積層された、第１シード層１２、第１導電層１３、第１絶縁層１５、第２シード層１７、及び第２導電層１８を備える。基板１０上には、ＭＩＭキャパシタ２を覆う第２絶縁層１９が設けられる。第１導電層１３は、ＭＩＭキャパシタ２の下部電極となり、第１絶縁層１５は、ＭＩＭキャパシタ２の誘電体層となり、第２導電層１８は、ＭＩＭキャパシタ２の上部電極となる。
【0037】
本実施形態では、一例として、基板１０上に密着層１１が設けられ、第１絶縁層１５の下に下部密着層１４が設けられ、第１絶縁層１５上に上部密着層１６が設けられる。密着層は、自身の上下の層の密着性を向上させるためのものである。密着層１１、下部密着層１４、及び上部密着層１６は、配置してもよいし、配置しなくてもよい。
【0038】
以下に、ＭＩＭキャパシタ２の各要素の構成、材質、及び形状等について詳細に説明する。
【0039】
（基板１０）
基板１０は、表面に絶縁性を有する。基板１０は、光透過性を有する透明のガラスを材料としたものが望ましい。ガラスの成分またはガラスに含有される各成分の配合比率、さらにガラスの製造方法は特に限定されない。
基板１０は、表面に絶縁性を有する。基板１０は、光透過性を有する透明のガラスを材料としたものが望ましい。ガラスの成分またはガラスに含有される各成分の配合比率、さらにガラスの製造方法は特に限定されない。
【0040】
ガラスとしては、例えば、無アルカリガラス、アルカリガラス、ホウ珪酸ガラス、石英ガラス、サファイアガラス、又は感光性ガラス等が挙げられるが、ケイ酸塩を主成分とするいずれのガラス材料を用いてもよい。さらに、その他のいわゆるガラス材料を用いてもよい。ただし、本実施形態の基板１０に半導体を実装して用いる場合は、無アルカリガラスを用いるのが望ましい。
【0041】
ガラス基板の厚さは、１ｍｍ以下であることが望ましい。ガラス基板の厚さは、ガラスに貫通孔を形成する工程の容易性や製造時のハンドリング性を考慮して、０．１ｍｍ以上０．８ｍｍ以下であることがより望ましい。
【0042】
ガラス基板の製造方法としては、フロート法、ダウンドロー法、フュージョン法、アップドロー法、又はロールアウト法等が挙げられるが、いずれの方法によって作製されたガラス材料を用いてもよく、本実施形態のものに限定されない。
【0043】
ガラスの線膨張係数は、－１ｐｐｍ／Ｋ以上１５．０ｐｐｍ／Ｋ以下であることが望ましい。その理由として、－１ｐｐｍ／Ｋ以下である場合、ガラス材料自体を選定することが困難となり安価に作成できない。一方、１５．０ｐｐｍ／Ｋ以上である場合、他層との線膨張係数の差異が大きくなり、信頼性が低下する。また、基板１０にシリコンチップを実装する場合は、シリコンチップとの接続信頼性が低下する。
【0044】
ガラスの線膨張係数は、０．５ｐｐｍ／Ｋ以上８．０ｐｐｍ／Ｋ以下であることがより望ましく、さらに望ましくは１．０ｐｐｍ／Ｋ以上４．０ｐｐｍ／Ｋ以下である。
【0045】
ガラス基板には、予め反射防止膜またはＩＲカットフィルタ等の機能膜が形成されていてもよい。また、強度付与、帯電防止付与、着色、又はテクスチャー制御等の機能が付与されてもよい。これら機能膜の例として、強度付与についてはハードコート膜、帯電防止付与については帯電防止膜、着色については光学フィルタ膜、テクスチャー制御についてはアンチグレア／光散乱膜等が挙げられるが、この限りではない。これら機能膜の形成方法としては、蒸着、スパッタリング法、又はウエット方式等の成膜技術が用いられる。
【0046】
（第１シード層１２）
第１シード層１２は、第１導電層１３をセミアディティブ法で形成する工程において、電解めっきの給電層として機能する。
第１シード層１２は、第１導電層１３をセミアディティブ法で形成する工程において、電解めっきの給電層として機能する。
【0047】
基板１０上及び基板１０に形成された貫通孔の内壁に設けられるシード層は、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＺｎＯ、ＰＺＴ、ＴｉＮ、Ｃｕ３Ｎ４、又はＣｕ合金の単体、若しくはこれらのうち複数を積層したものが用いられる。シード層は、例えば、スパッタ法、又はＣＶＤ（Chemical Vapor Deposition）法によって形成される。第１シード層１２は、不要部分のエッチングが簡便となるため、Ｃｕであることが望ましい。
【0048】
第１シード層１２の上方に、無電解めっき層が形成されてもよい。この無電解めっき層としては、無電解銅めっき、又は無電解ニッケルめっき等が挙げられる。
【0049】
（密着層１１、下部密着層１４、上部密着層１６）
本実施形態では、基板１０上に第１シード層１２を形成する前に、基板１０の上面に、電気特性、製造の容易性の観点、及びコスト面を考慮して、密着層１１として形成することが望ましい。密着層１１としては、例えば、スパッタリング法によって成膜されたチタン層が用いられる。
本実施形態では、基板１０上に第１シード層１２を形成する前に、基板１０の上面に、電気特性、製造の容易性の観点、及びコスト面を考慮して、密着層１１として形成することが望ましい。密着層１１としては、例えば、スパッタリング法によって成膜されたチタン層が用いられる。
【0050】
また、第１導電層１３上に第１絶縁層１５を形成する前に、第１導電層１３上に、下部密着層１４を形成することが望ましい。さらに、第１絶縁層１５上に第２シード層１７を形成する前に、第１絶縁層１５上に、上部密着層１６を形成することが望ましい。下部密着層１４は、下部電極としての第１導電層１３と誘電体層としての第１絶縁層１５との密着性を向上させる機能を有する。上部密着層１６は、誘電体層としての第１絶縁層１５と第２シード層１７との密着性を向上させる機能を有する。
【0051】
下部密着層１４及び上部密着層１６は、例えばＴｉで構成される。この他、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、又はＣｕ合金の単体、若しくはこれらのうち複数を積層したものを用いてもよい。Ｔｉは、密着性、電気伝導性、製造の容易性の観点、及びコスト面から優れている。
【0052】
下部密着層１４及び上部密着層１６の各々の厚さは、例えば、１０ｎｍ以上１μｍ以下であることが望ましい。厚さが１０ｎｍ未満である場合、密着強度が不十分となる虞がある。厚さが１μｍを超える場合、後述する製造工程において、成膜時間がかかりすぎて量産性に欠けるばかりでなく、不要部分を除去する工程でさらに時間がかかる虞がある。下部密着層１４及び上部密着層１６の各々の厚さは、１０ｎｍ以上５００ｎｍ以下であることがより望ましい。下部密着層１４及び上部密着層１６はそれぞれ厚さが異なってもよいが、構造上単純になるため同じ厚さであることが望ましい。
【0053】
第１導電層１３と第１絶縁層１５との密着が十分である場合は、下部密着層１４はなくても構わない。第１絶縁層１５と第２シード層１７との密着が十分である場合は、上部密着層１６はなくても構わない。
【0054】
（第１導電層１３、下部電極）
基板１０上に設けられた密着層１１、第１シード層１２、及び第１導電層１３は、ＭＩＭキャパシタ２が設けられる基板１０上の領域では、ＭＩＭキャパシタ２の下部電極となる。
基板１０上に設けられた密着層１１、第１シード層１２、及び第１導電層１３は、ＭＩＭキャパシタ２が設けられる基板１０上の領域では、ＭＩＭキャパシタ２の下部電極となる。
【0055】
第１導電層１３としては、例えば、Ｃｕ、Ｎｉ、Ｃｒ、Ｐｄ、Ａｕ、Ｒｈ、又はＩｒが用いられる。第１導電層１３は、電気伝導性が良好であり、安価であることから、Ｃｕであることが望ましい。第１導電層１３は、第１シード層１２を給電に用い、電解めっき法により形成される。
【0056】
第１導電層１３の厚さは、３μｍ以上３０μｍ以下であることが望ましい。厚さが３μｍ未満である場合、第１導電層１３を形成した後のエッチング処理によっては回路が消失してしまう虞がある。さらに、回路の接続信頼性、及び電気伝導性が低下する危険性がある。厚さが３０μｍよりも大きい場合、厚さ３０μｍ以上のレジスト層を形成する必要があり、製造コストが増加する。さらに、レジスト解像性が低下することから、ピッチ３０μｍ以下の微細な配線形成が困難となる。第１導電層１３の厚さは、５μｍ以上２５μｍ以下であることがより望ましい。さらに望ましくは１０μｍ以上２０μｍ以下である。
【0057】
（第１導電層１３、配線）
基板１０上に設けられた密着層１１、第１シード層１２及び第１導電層１３は、ＭＩＭキャパシタ２が設けられる領域以外の基板１０上の領域において、回路形成のための配線として用いられる。
基板１０上に設けられた密着層１１、第１シード層１２及び第１導電層１３は、ＭＩＭキャパシタ２が設けられる領域以外の基板１０上の領域において、回路形成のための配線として用いられる。
【0058】
配線用の第１導電層１３としては、例えば、Ｃｕ、Ｎｉ、Ｃｒ、Ｐｄ、Ａｕ、Ｒｈ、又はＩｒが用いられる。配線用の第１導電層１３としては、回路として用いることを考慮すれば、電気伝導性が良好であり、安価であることから、Ｃｕであることが望ましい。配線用の第１導電層１３は、第１シード層１２を給電に用い、電解めっき法により形成される。
【0059】
配線用の第１導電層１３の厚さは、３μｍ以上３０μｍ以下であることが望ましい。厚さが３μｍ未満である場合、第１導電層１３を形成した後のエッチング処理によっては回路が消失してしまう虞がある。さらに、回路の接続信頼性、及び電気伝導性が低下する危険性がある。厚さが３０μｍよりも大きい場合、厚さ３０μｍ以上のレジスト層を形成する必要があり、製造コストが増加する。さらに、レジスト解像性が低下することから、ピッチ３０μｍ以下の微細な配線形成が困難となる。配線用の第１導電層１３の厚さは、５μｍ以上２５μｍ以下であることがより望ましい。さらに望ましくは１０μｍ以上２０μｍ以下である。
【0060】
（第１絶縁層１５）
誘電体層としての第１絶縁層１５は、絶縁性、比誘電率の観点から、例えば、酸化アルミニウム、酸化シリコン、窒化シリコン、酸化タンタル、酸化チタン、チタン酸カルシウム、チタン酸バリウム、又はチタン酸ストロンチウムで構成される。
誘電体層としての第１絶縁層１５は、絶縁性、比誘電率の観点から、例えば、酸化アルミニウム、酸化シリコン、窒化シリコン、酸化タンタル、酸化チタン、チタン酸カルシウム、チタン酸バリウム、又はチタン酸ストロンチウムで構成される。
【0061】
第１絶縁層１５の厚さは、１０ｎｍ以上５μｍ以下であることが望ましい。第１絶縁層１５の厚さが１０ｎｍ未満である場合、絶縁性を保つことができずにキャパシタとしての機能が発現しない。第１絶縁層１５の厚さが５μｍよりも大きい場合、成膜時間がかかりすぎて量産性に欠けるばかりでなく、不要部分を除去する工程でさらに時間がかかってしまう。第１絶縁層１５の厚さは、５０ｎｍ以上１μｍ以下であることがより望ましい。
なお、第１絶縁層１５の詳細な構成については後述する。
なお、第１絶縁層１５の詳細な構成については後述する。
【0062】
（第２シード層１７）
第２シード層１７は、第２導電層１８をセミアディティブ法で形成する工程において、電解めっきの給電層として機能する。
第２シード層１７は、第２導電層１８をセミアディティブ法で形成する工程において、電解めっきの給電層として機能する。
【0063】
第２シード層１７は、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、又はＣｕ合金の単体、若しくはこれらのうち複数を積層したものが用いられる。第２シード層１７は、不要部分のエッチングが簡便となるため、Ｃｕであることが望ましい。
【0064】
第２シード層１７の厚さは、５０ｎｍ以上５μｍ以下であることが望ましい。第２シード層１７の厚さが、５０ｎｍ未満である場合、続く電解めっき工程において通電不良が発生する可能性がある。第２シード層１７の厚さが５μｍよりも大きい場合、エッチングによる除去に時間がかかってしまう。第２シード層１７の厚さは、１００ｎｍ以上５００ｎｍ以下であることがより望ましい。
【0065】
（第２導電層１８）
上部電極としての第２導電層１８は、例えば、Ｃｕ、Ｎｉ、Ｃｒ、Ｐｄ、Ａｕ、Ｒｈ、又はＩｒで構成される。第２導電層１８は、電気伝導性が良好であり、安価であることから、Ｃｕであることが望ましい。第２導電層１８は、第２シード層１７を給電に用い、電解めっき法により形成される。
上部電極としての第２導電層１８は、例えば、Ｃｕ、Ｎｉ、Ｃｒ、Ｐｄ、Ａｕ、Ｒｈ、又はＩｒで構成される。第２導電層１８は、電気伝導性が良好であり、安価であることから、Ｃｕであることが望ましい。第２導電層１８は、第２シード層１７を給電に用い、電解めっき法により形成される。
【0066】
第２導電層１８の厚さは、３μｍ以上３０μｍ以下であることが望ましい。厚さが３μｍ未満である場合、第２導電層１８を形成した後のエッチング処理によっては回路が消失してしまう虞がある。さらに、回路の接続信頼性、電気伝導性が低下する危険性がある。厚さが３０μｍよりも大きい場合、厚さ３０μｍ以上のレジスト層を形成する必要があり、製造コストがかかる。さらに、レジスト解像性が低下することから、ピッチ３０μｍ以下の微細な配線形成が困難となる。第２導電層１８の厚さは、５μｍ以上２５μｍ以下であることがより望ましい。さらに望ましくは１０μｍ以上２０μｍ以下である。
【0067】
（第２絶縁層１９）
第２絶縁層１９は、基板１０の上面及びＭＩＭキャパシタ２を被覆する。すなわち、第２絶縁層１９は、基板１０の上面、密着層１１、第１シード層１２、第１導電層１３、下部密着層１４、第１絶縁層１５、上部密着層１６、及び第２導電層１８を被覆する。第２絶縁層１９には、第１導電層１３および第２導電層１８の位置に、ビアホール（貫通孔）が設けられていてもよい。
第２絶縁層１９は、基板１０の上面及びＭＩＭキャパシタ２を被覆する。すなわち、第２絶縁層１９は、基板１０の上面、密着層１１、第１シード層１２、第１導電層１３、下部密着層１４、第１絶縁層１５、上部密着層１６、及び第２導電層１８を被覆する。第２絶縁層１９には、第１導電層１３および第２導電層１８の位置に、ビアホール（貫通孔）が設けられていてもよい。
【0068】
第２絶縁層１９は、絶縁樹脂で構成することが望ましい。絶縁樹脂の成分および各成分の配合比率、並びに絶縁樹脂の製造方法は、特に限定されない。第２絶縁層１９としては、例えば、エポキシ樹脂、ポリイミド、マレイミド樹脂、ポリエチレンテレフタラート、ポリフェニレンオキシド、液晶ポリマー、これらの複合材料、感光性ポリイミド樹脂、感光性ポリベンゾオキサゾール、又は感光性アクリル－エポキシ樹脂等が挙げられる。
【0069】
第２絶縁層１９の厚さは、１００μｍ以下であることが望ましい。第２絶縁層１９の厚さは、第２絶縁層１９にビアホールを形成する工程の容易性や製造時のハンドリング性を考慮して、１０μｍ以上５０μｍ以下であることがより望ましい。
【0070】
［１－２］ 第１導電層１３及び第１絶縁層１５の詳細な構成
次に、第１導電層１３及び第１絶縁層１５の詳細な構成について説明する。図２は、第１導電層１３、第１絶縁層１５、及び第２導電層１８の平面図である。図３は、図２のＩ－Ｉ’線に沿った部分断面図である。図４は、第１絶縁層１５の端部領域の寸法を説明する図である。図３に示す実施例では、下部密着層１４及び上部密着層１６は設けていない。
次に、第１導電層１３及び第１絶縁層１５の詳細な構成について説明する。図２は、第１導電層１３、第１絶縁層１５、及び第２導電層１８の平面図である。図３は、図２のＩ－Ｉ’線に沿った部分断面図である。図４は、第１絶縁層１５の端部領域の寸法を説明する図である。図３に示す実施例では、下部密着層１４及び上部密着層１６は設けていない。
【0071】
第１導電層１３、第１絶縁層１５、及び第２導電層１８の各々は、例えば、平面形状が四角形である。図２では、第１導電層１３、第１絶縁層１５、及び第２導電層１８の各々の平面形状が正方形である一例を示している。第１絶縁層１５の面積は、第１導電層１３の面積より小さい。第２導電層１８の面積は、第１絶縁層１５の面積より小さい。
【0072】
平面視において、第１絶縁層１５のうち第２導電層１８と重なっていない領域は、第２導電層１８を囲む第１領域１５Ａと、第１領域１５Ａの外側の第２領域１５Ｂとを含む。第２領域１５Ｂは、第１絶縁層１５の端部領域である。
【0073】
図４において、位置Ａは、第１絶縁層１５の下面の端部、すなわち第２領域１５Ｂの端部である。位置Ｂは、第１絶縁層１５の上面の端部である。位置Ｃは、第１領域１５Ａの端部、すなわち第１領域１５Ａと第２領域１５Ｂとの境界である。幅ａは、第２領域１５Ｂの上面の幅である。厚さｂは、第２領域１５Ｂの厚さであり、本実施形態では、第２領域１５Ｂの上面の端部の厚さである。第２領域１５Ｂの上面は、外側に行くにつれて厚さが薄くなるように傾斜している。厚さｃは、第１領域１５Ａの厚さである。第１領域１５Ａの厚さｃは、ほぼ一定である。第１絶縁層１５のうち第２導電層１８と重なっている中央領域も厚さｃを有する。角度ｆは、第１絶縁層１５の底面と側壁（第２領域１５Ｂの側面）とのなす角度である。すなわち、角度ｆは、第１絶縁層１５の側壁の角度である。
【0074】
第１絶縁層１５の第２領域１５Ｂは、第１絶縁層１５の第１領域１５Ａより表面粗さが大きく設定される。第２領域１５Ｂの厚さｂは、第１領域１５Ａの厚さｃより小さく設定される。本明細書において、表面粗さは、算術平均粗さＲａに対応する。算術平均粗さＲａは、ＪＩＳ規格「ＪＩＳ Ｂ ０６０１：２００１」の定義に従う。
【0075】
第１絶縁層１５と第２絶縁層１９との界面の密着性を担保する必要があるが、絶縁樹脂層（第２絶縁層１９）形成時の樹脂の流動性が不十分による界面のボイドの発生、および第１絶縁層１５と第２絶縁層１９との接触面積の不足などに起因して、第１絶縁層１５と第２絶縁層１９との界面で剥離が生じる虞がある。また、ＭＩＭキャパシタ２に通電した際に、上部電極から第１絶縁層１５の上面および側面を経由して下部電極にリーク電流が発生し、ＭＩＭキャパシタ２の耐電力特性が低下する虞がある。
【0076】
本実施形態では、第２領域１５Ｂが第１領域１５Ａよりも表面粗さが大きいことで、第２領域１５Ｂの表面積を増加させることができる。これにより、絶縁樹脂層形成時の樹脂の流動性が向上し、界面のボイドの発生を抑制できる。また、第１絶縁層１５と第２絶縁層１９との接触面積が増加することで、第１絶縁層１５と第２絶縁層１９との界面の密着性が向上し、剥離を抑制することができる。また、第２領域１５Ｂの表面積が増加することで、ＭＩＭキャパシタ２に通電した際に、上部電極と下部電極との間の第１絶縁層１５の上面および側面の経由距離が増加するため、リーク電流を抑制し、ＭＩＭキャパシタ２の耐電力特性を向上することができる。
【0077】
また、第２領域１５Ｂの厚さｂが第１領域１５Ａの厚さｃより小さいことで、第２領域１５Ｂの上面が傾斜を有する構造となる。これにより、絶縁樹脂層形成時の樹脂の流動性が向上し、第１絶縁層１５と第２絶縁層１９との界面におけるボイドの発生を抑制することができる。このため、第１絶縁層１５と第２絶縁層１９との界面の密着性が向上し、剥離を抑制することができる。また、第２領域１５Ｂの上面が傾斜を有することで、傾斜を有しない場合よりも第２領域１５Ｂの表面積を増加させることができる。これにより、第１絶縁層１５と第２絶縁層１９との界面の密着性が向上し、剥離を抑制することができる。また、ＭＩＭキャパシタ２に通電した際に、リーク電流を抑制し、ＭＩＭキャパシタ２の耐電力特性を向上することができる。
【0078】
第２領域１５Ｂの表面粗さは、２．４ｎｍ以上４００ｎｍ以下であることが望ましい。この範囲にすることで、前述の効果を奏することができる。第２領域１５Ｂの表面粗さが２．４ｎｍ未満である場合、第１絶縁層１５と第２絶縁層１９との界面の密着性が不十分となる。第２領域１５Ｂの表面粗さが４００ｎｍよりも大きい場合、絶縁樹脂層形成時の樹脂の流動性が逆に低下し、界面のボイドが発生しやすくなる。
【0079】
第２領域１５Ｂの表面粗さと第１領域１５Ａの表面粗さの比は、１．２以上１０以下であることが望ましい。この範囲にすることで、前述の効果を奏することができる。表面粗さの比が１．２未満である場合、第１絶縁層１５と第２絶縁層１９との界面の密着性が不十分となる。表面粗さの比が１０よりも大きい場合、絶縁樹脂層形成時の樹脂の流動性が逆に低下し、界面のボイドが発生しやすくなる。
【0080】
第２領域１５Ｂの厚さｂと第１領域１５Ａの厚さｃの比は、０．６以上であることが望ましい。この範囲にすることで、前述の効果を奏することができる。厚さの比が０．６未満である場合、第２領域１５Ｂの傾斜が付き過ぎ、第１絶縁層１５の強度が低下し、第１絶縁層１５の割れが発生する虞がある。
【0081】
図２に示すように、幅ａは、第２領域１５Ｂの辺（直線部分）の幅である。幅ａ’は、第２領域１５Ｂの四隅の幅である。第２領域１５Ｂの辺の幅ａは、１μｍ以上１０μｍ以下であることが望ましい。第２領域１５Ｂの四隅の幅ａ’は、辺の幅ａより大きく設定される。
【0082】
第１絶縁層１５の四隅では第１絶縁層１５と第２絶縁層１９との界面で生じる応力が大きくなるため、第１絶縁層１５の４辺よりも剥離が発生しやすくなる。また、第１絶縁層１５の四隅に応力が集中すると、第１絶縁層１５に割れが発生する虞もある。
【0083】
本実施形態では、第２領域１５Ｂの四隅の幅ａ’が辺の幅ａより大きいことで、第２領域１５Ｂの四隅の表面積を辺の表面積より増加させることができ、第２領域１５Ｂの四隅において第１絶縁層１５と第２絶縁層１９との接触面積を増加させることができる。これにより、第１絶縁層１５と第２絶縁層１９との界面の密着性が向上し、第１絶縁層１５の四隅における剥離を抑制することができる。さらに、界面の密着性が向上するため、第１絶縁層１５が四隅に発生する応力に抗することができ、第１絶縁層１５の割れも抑制することができる。
【0084】
また、第２領域１５Ｂの辺の幅ａを１μｍ以上１０μｍ以下の範囲にすることで、前述の効果を奏することができる。幅ａが１μｍ未満である場合、第１絶縁層１５と第２絶縁層１９との界面の密着性が不十分となる。幅ａが１０μｍよりも大きい場合、表面粗さが大きい第２領域１５Ｂが上部電極と近くなり、上部電極周囲の第１絶縁層１５の厚さが不均一となり、静電容量の精度が低下する。
【0085】
次に、第１絶縁層１５の上面のうち第２領域１５Ｂより内側の領域（第１領域１５Ａを含む）は、第２領域１５Ｂより表面粗さが小さく設定される。また、第１絶縁層１５の下面は、第２領域１５Ｂより表面粗さが小さく設定される。
【0086】
ＭＩＭキャパシタの上部電極および下部電極と第１絶縁層１５との界面の粗さが大きい場合には、ＭＩＭキャパシタの寄生抵抗が大きくなり、ＭＩＭキャパシタのＱ値などの特性が低下する虞がある。
【0087】
本実施形態では、第１絶縁層１５の上面のうち第２領域１５Ｂより内側の領域は、第２領域１５Ｂより表面粗さが小さい。また、第１絶縁層１５の下面は、第２領域１５Ｂより表面粗さが小さい。これにより、上部電極および下部電極と第１絶縁層１５との界面の粗さをより平滑に維持することができる。よって、ＭＩＭキャパシタ２の寄生抵抗の増加を抑制することができ、ＭＩＭキャパシタ２のＱ値などの特性の低下を抑制することができる。
【0088】
第１絶縁層１５の上面のうち第２領域１５Ｂより内側の領域と第１絶縁層１５の下面との表面粗さは、５ｎｍ以上５０ｎｍ以下であることが望ましい。この範囲にすることで、前述の効果を奏することができる。表面粗さが５ｎｍ未満である場合、第１絶縁層１５と上部電極および下部電極との密着性が不十分となる。表面粗さが５０ｎｍよりも大きい場合、ＭＩＭキャパシタ２の寄生抵抗が大きくなり、ＭＩＭキャパシタ２のＱ値などの特性が低下する。
【0089】
次に、第２領域１５Ｂの表面粗さと第１絶縁層１５の上面のうち第２領域１５Ｂより内側の表面粗さの比、及び第２領域１５Ｂの表面粗さと第１絶縁層１５の下面の表面粗さの比はそれぞれ、０．０４８以上８０以下であることが望ましい。この範囲にすることで、前述の効果を奏することができる。表面粗さの比が０．０４８未満である場合、第１絶縁層１５と上部電極および下部電極との密着性が不十分となる。表面粗さの比が８０よりも大きい場合、ＭＩＭキャパシタ２の寄生抵抗が大きくなり、ＭＩＭキャパシタ２のＱ値などの特性が低下する。
【0090】
また、第１絶縁層１５の厚さｃが大きいほど、第１絶縁層１５の上面のうち第２領域１５Ｂより内側の領域の表面粗さが小さくなる傾向がある。第１領域１５Ａの厚さｃが第２領域１５Ｂの厚さｂより大きいことで、第１絶縁層１５のうち上部電極と接する領域の表面粗さが小さくなる。これにより、電圧印加時の上部電極と第１絶縁層１５との界面抵抗を低減でき、ＭＩＭキャパシタ２のＱ値などの特性を向上させることができる。
【0091】
次に、第１絶縁層１５の側壁（すなわち、第２領域１５Ｂの側面）は、順テーパ形状を有するように構成される。
【0092】
第１絶縁層１５上に第２シード層１７を形成する工程において、第１絶縁層１５の側壁の断面形状が膜面に対して垂直や逆テーパ形状であると、第１絶縁層１５の側壁への第２シード層１７の付きまわり性が低下し、第２シード層１７が電解めっきの給電層として機能せず、上部電極が適切に形成されず、製品加工性が低下する虞がある。
【0093】
第１絶縁層１５の側壁を順テーパ形状にすることで、絶縁樹脂層形成時の樹脂の流動性が向上し、界面のボイドの発生およびリーク電流を抑制することができる。さらに、第１絶縁層１５上に第２シード層１７を形成する工程において、第１絶縁層１５の側壁への第２シード層１７の付きまわり性が向上し、第２シード層１７が電解めっきの給電層として機能するため、上部電極が適切に形成され、製品加工性が向上する。
【0094】
第１絶縁層１５の側壁の順テーパ形状は、具体的には、断面視において第１絶縁層１５の下面の端部Ａが第１絶縁層１５の上面の端部Ｂよりも外側にあることを示している。第１絶縁層１５の側壁の角度ｆは、６０°以上８５°以下であることが望ましい。この範囲にすることで、前述の効果を奏することができる。角度ｆが８５°よりも大きい場合、第１絶縁層１５の側壁への第２シード層１７の付きまわり性が不十分となり、第２シード層１７が電解めっきの給電層として機能しない場合がある。角度ｆが６０°未満である場合、側壁の傾斜が付き過ぎ、第１絶縁層１５の強度が低下し、第１絶縁層１５の割れが発生する虞がある。
【0095】
［１－３］ 第１導電層１３のサイドエッチング部２０の構成
次に、第１導電層１３のサイドエッチング部２０の具体的な構成について説明する。
次に、第１導電層１３のサイドエッチング部２０の具体的な構成について説明する。
【0096】
図５は、他の実施例に係る第１導電層１３及び第１絶縁層１５を中心に示した部分断面図である。図６は、第１絶縁層１５の端部領域及びサイドエッチング部２０の寸法を説明する図である。図５及び図６は、図２のＩ－Ｉ´線に沿った断面図である。図６に示す実施例では、下部密着層１４及び上部密着層１６は設けていない。サイドエッチング部２０以外の構成及び条件は、前述した図３の実施例と同じである。
【0097】
第１導電層１３は、サイドエッチング部２０を有する。サイドエッチング部２０は、第１絶縁層１５の端部から面内方向に窪んだ領域である。サイドエッチング部２０は、第１絶縁層１５の端部と同じ四角形の領域に設けられる。具体的には、サイドエッチング部２０は、平面視において、第１絶縁層１５の第２領域１５Ｂと重なる領域に設けられる。第１導電層１３のサイドエッチング部２０には、第２絶縁層１９が設けられる。
【0098】
図６において、位置Ａ～Ｃ、幅ａ、厚さｂ、厚さｃ、角度ｆは、図３と同じである。位置Ｄは、サイドエッチング部２０の端部である。高さｄは、サイドエッチング部２０の高さ（Ｚ方向の深さ）である。長さｅは、サイドエッチング部２０の水平方向の長さである。
【0099】
第１導電層１３と第２絶縁層１９との界面の密着性を担保する必要があるが、第１導電層１３と第２絶縁層１９との接触面積の不足などに起因して、第１導電層１３と第２絶縁層１９との界面で剥離が生じる虞がある。また、第１絶縁層１５の端部Ａと第１導電層１３との界面に応力が集中し、第１絶縁層１５に割れが発生する虞がある。また、ＭＩＭキャパシタ２の端部では、電圧印加時の電磁力線が上部電極から第１絶縁層１５に回り込み下部電極まで形成されるため、ＭＩＭキャパシタ２の静電容量は、電磁力線が第１絶縁層１５に回り込んだ分だけ大きくなり、静電容量の設計値に対する精度が低下する虞がある。また、第１導電層１３の表面粗さが大きい場合、表面粗さ分だけ電極面積も大きくなるため、静電容量およびＱ値の設計値に対する精度が低下する虞がある。また、印加する信号が高周波になるほど、表皮効果の影響を大きく受け、下部電極および下部電極に接続される配線でもある第１導電層１３の表面粗さが大きいほど、下部電極および配線での伝送損失が大きくなるため、伝送特性が低下する虞がある。
【0100】
本実施形態では、第１導電層１３のサイドエッチング部２０が形成された領域は、サイドエッチング部２０が形成されていない領域よりも表面粗さが大きく設定される。これにより、第１導電層１３のサイドエッチング部２０の表面積を増加させることができ、第１導電層１３と第２絶縁層１９との接触面積を増加させることができる。このため、第１導電層１３と第２絶縁層１９との界面の密着性が向上し、界面の剥離を抑制することができる。また、第１導電層１３にサイドエッチング部２０が形成されたことにより、絶縁樹脂層形成時の樹脂の流動性が向上し、サイドエッチング部２０の界面のボイドの発生を抑制できる。このため、界面の密着性が向上し、第１導電層１３と第２絶縁層１９との界面での剥離を抑制することができる。さらに、ボイドへの応力集中がなくなるため、第１絶縁層１５の割れを抑制することができる。
【0101】
また、ＭＩＭキャパシタ２の端部では、サイドエッチング部２０がない場合と比較して、電圧印加時の第１絶縁層１５への電磁力線の回り込みが小さくなる。これにより、電磁力線の回り込みによる静電容量の増加が抑制され、静電容量の設計値に対する精度を向上することができる。また、第１導電層１３のサイドエッチング部２０が形成されていない領域が、サイドエッチング部２０が形成された領域よりも表面粗さが小さいため、第１絶縁層１５と第１導電層１３とが接している領域の表面粗さによる電極面積の変動が抑制され、静電容量およびＱ値の設計値に対する精度を向上することができる。また、下部電極および配線での伝送損失が抑制され、伝送特性の低下を抑制することができる。
【0102】
また、第１導電層１３のサイドエッチング部２０において、絶縁樹脂中のフィラー２１の流動性が抑制され、フィラー２１がサイドエッチング部２０に留まりやすくなる。そのフィラー２１が単体または複数個に連なり、第１絶縁層１５と第１導電層１３とに接している。このフィラー２１により、第１絶縁層１５の応力が緩和され、第１絶縁層１５の割れを抑制することができる。また、サイドエッチング部２０を形成したことで、第１絶縁層１５の表面積を増加させることができるため、ＭＩＭキャパシタ２に通電した際に、上部電極と下部電極との間の第１絶縁層１５を経由した距離が増加する。これにより、リーク電流を抑制し、ＭＩＭキャパシタ２の耐電力特性を向上することができる。
【0103】
また、第１導電層１３にサイドエッチング部２０を形成することで、第１絶縁層１５で応力が集中する箇所を、第１絶縁層１５の端部Ａから第１絶縁層１５の内側にすることができるとともに、第１絶縁層１５の端部Ａの下面を第２絶縁層１９で包埋することができる。これにより、第１絶縁層１５に掛かる応力が低減され、第１絶縁層１５の割れを抑制することができる。また、ＭＩＭキャパシタ２に通電した際に、上部電極と下部電極との間の第１絶縁層１５の上面および側面の経由距離が増加するため、リーク電流を抑制し、ＭＩＭキャパシタ２の耐電力特性を向上することができる。
【0104】
次に、第１導電層１３のサイドエッチング部２０の表面粗さは、５１ｎｍ以上３００ｎｍ以下であることが望ましい。第１導電層１３のサイドエッチング部２０以外の領域の表面粗さは、５ｎｍ以上５０ｎｍ以下であることが望ましい。第１導電層１３のサイドエッチング部２０が前述の表面粗さを有することで、絶縁樹脂中のフィラー２１の流動性が抑制され、フィラー２１がサイドエッチング部２０に留まりやすくなる。表面粗さがサイドエッチング部２０で５１ｎｍ未満、サイドエッチング部２０以外の領域で５ｎｍ未満である場合、第１導電層１３と第２絶縁層１９との界面の密着性が不十分となり、絶縁樹脂中のフィラー２１の流動性が向上し、フィラー２１がサイドエッチング部２０に留まりにくくなる。表面粗さがサイドエッチング部２０で３００ｎｍよりも大きく、サイドエッチング部２０以外の領域で５０ｎｍよりも大きい場合、絶縁樹脂中のフィラー２１の流動性が低下し、フィラー２１がサイドエッチング部２０の内部まで侵入できない。このため、サイドエッチング部２０にボイドが発生し、第１絶縁層１５と第１導電層１３とが接している領域の表面粗さによる電極面積の変動が十分に抑制できず、静電容量およびＱ値の設計値に対する精度の向上効果が低くなり、下部電極および配線での伝送損失の抑制効果も低くなる。
【0105】
次に、第１導電層１３のサイドエッチング部２０の表面粗さとサイドエッチング部２０以外の領域の表面粗さの比は、１．０２以上６０以下であることが望ましい。この範囲にすることで、前述の効果を奏することができる。比が１．０２未満である場合、第１導電層１３と第２絶縁層１９との界面の密着性が不十分となり、絶縁樹脂中のフィラー２１の流動性が向上し、フィラー２１がサイドエッチング部２０に留まりにくくなる。また、比が６０よりも大きい場合、絶縁樹脂中のフィラー２１の流動性が低下し、フィラー２１がサイドエッチング部２０の内部まで侵入できない。このため、サイドエッチング部２０にボイドが発生し、第１絶縁層１５と第１導電層１３とが接している領域の表面粗さによる電極面積の変動が十分に抑制できず、静電容量およびＱ値の設計値に対する精度の向上効果が低くなり、下部電極および配線での伝送損失の抑制効果も低くなる。
【0106】
前述の各部位の特徴から、第１導電層１３のサイドエッチング部２０の表面粗さとサイドエッチング部２０以外の領域の表面粗さの比と、第２領域１５Ｂの表面粗さと第１領域１５Ａの表面粗さの比と、第２領域１５Ｂの表面粗さと第１絶縁層１５の下面の表面粗さの比とを乗じた値が０．０６以上４８０００以下の範囲であれば、上記の効果を奏することができる。
【0107】
次に、第１絶縁層１５の厚さｃとサイドエッチング部２０の高さｄの比は、０．０７以上２０以下であることが望ましい。また、第１絶縁層１５の厚さｃと第１シード層１２の厚さｇの比は、０．１以上４０以下であることが望ましい。第１絶縁層１５の厚さｃは、１００ｎｍ以上２０００ｎｍ以下であることが望ましい。第１シード層１２の厚さｇは、５０ｎｍ以上１０００ｎｍ以下であることが望ましい。
【0108】
サイドエッチング部２０の第２絶縁層１９にボイドが発生し、第１絶縁層１５および第１導電層１３と第２絶縁層１９との界面で剥離が生じる虞、さらにボイドに応力が集中し、第１絶縁層１５に割れが発生する虞がある。また、第１絶縁層１５の端部Ａと第１導電層１３との界面には応力が集中しやすいため、第１絶縁層１５に応力が掛かり、第１絶縁層１５に割れが発生する虞がある。また、ＭＩＭキャパシタ２に通電した際に、上部電極から第１絶縁層１５の上面および側面を経由して下部電極にリーク電流が発生し、ＭＩＭキャパシタ２の耐電力特性が低下する虞がある。
【0109】
本実施形態では、第１絶縁層１５の厚さｃとサイドエッチング部２０の高さｄの比、及び第１絶縁層１５の厚さｃと第１シード層１２の厚さｇの比が上記範囲にあることで、サイドエッチング部２０において絶縁樹脂層形成時の樹脂の流動性が向上し、サイドエッチング部２０の界面のボイドの発生を抑制できる。このため、界面の密着性が向上し、第１絶縁層１５および第１導電層１３と第２絶縁層１９との界面での剥離を抑制することができる。さらにボイドへの応力集中もなくなるため、第１絶縁層１５の割れも抑制することができる。
【0110】
第１絶縁層１５の厚さｃとサイドエッチング部２０の高さｄの比が０．０７未満、第１絶縁層１５の厚さｃと第１シード層１２の厚さｇの比が０．１未満である場合、相対的に第１絶縁層１５厚さｃが薄くなり、第１絶縁層１５の強度低が下し、第１絶縁層１５の割れを抑制することが困難となる。また、第１絶縁層１５の厚さｃとサイドエッチング部２０の高さｄの比が２０より大きく、第１絶縁層１５の厚さｃと第１シード層１２の厚さｇの比が４０よりも大きい場合、相対的にサイドエッチング部２０の高さｄが小さくなり、絶縁樹脂層形成時の樹脂の流動性が低下する。このため、樹脂がサイドエッチング部２０の内部まで侵入できず、サイドエッチング部２０にボイドが発生し、第１絶縁層１５および第１導電層１３と第２絶縁層１９との界面で剥離が発生する。また、ボイドへの応力集中により、第１絶縁層１５の割れも抑制することが困難となる。さらに、ＭＩＭキャパシタ２に通電した際に、第１絶縁層１５の下面と第１導電層１３との経由距離が短くなるため、リーク電流を抑制することが困難となる。
【0111】
次に、第１導電層１３にサイドエッチング部２０が形成され、サイドエッチング部２０の端部Ｄが第１絶縁層１５の端部Ａよりも内側に形成され、サイドエッチング部２０の幅ｅと高さｄの比は、０．０３以上５０以下であることが望ましい。
【0112】
第２絶縁層１９は、下部電極、配線、上部電極、及び第１絶縁層１５を包埋するように形成されている。配線や上部電極に電圧が印加される場合には、下部電極や配線の端部に電界が集中し、その周辺の第２絶縁層１９に絶縁破壊やマイグレーションが発生し、ＭＩＭキャパシタの信頼性が低下する虞がある。また、サイドエッチング部２０における第１導電層１３と第２絶縁層１９との界面の密着性を担保する必要があるが、湿式法による密着性を付与する表面処理では、サイドエッチング部２０の端部まで液が侵入しないことに起因して、第１導電層１３と第２絶縁層１９との界面で剥離が生じる虞がある。また、サイドエッチング部２０の第２絶縁層１９にボイドが発生し、第１絶縁層１５および第１導電層１３と第２絶縁層１９との界面で剥離が生じる虞、さらにボイドに応力が集中し、第１絶縁層１５に割れが発生する虞がある。また、第１絶縁層１５の端部Ａと第１導電層１３との界面には応力が集中しやすいため、第１絶縁層１５に応力が掛かり、第１絶縁層１５に割れが発生する虞がある。
【0113】
本実施形態では、サイドエッチング部２０の幅ｅと高さｄの比が０．０３以上５０以下の範囲にあることで、配線や上部電極に電圧が印加される場合には、下部電極や配線の端部に電界が集中しても、その周辺には第１絶縁層１５が形成されているため、第２絶縁層１９へ印加される電界が緩和される。このため、第２絶縁層１９への絶縁破壊やマイグレーションの発生が抑制され、ＭＩＭキャパシタ２の信頼性を向上することができる。また、湿式法による密着性を付与する表面処理において、サイドエッチング部２０の端部まで液が浸透して密着性を付与することができ、第１導電層１３と第２絶縁層１９との界面での剥離を抑制することができる。また、サイドエッチング部２０において絶縁樹脂層形成時の樹脂の流動性が向上し、サイドエッチング部２０の界面のボイドの発生を抑制できるため、界面の密着性が向上し、第１絶縁層１５および第１導電層１３と第２絶縁層１９との界面での剥離を抑制することができる。また、ボイドへの応力集中もなくなるため、第１絶縁層１５の割れも抑制することができる。また、第１絶縁層１５で応力が集中する箇所を第１絶縁層１５の端部Ａと第１導電層１３の界面から第１絶縁層１５の内側にすることができ、第１絶縁層１５の端部Ａの下面を第２絶縁層１９で包埋することができるため、第１絶縁層１５に掛かる応力が低減され、第１絶縁層１５の割れを抑制することができる。
【0114】
次に、サイドエッチング部２０の幅ｅと高さｄの比は、０．０３以上５０以下であることが望ましく、サイドエッチング部２０の幅ｅは、５０ｎｍ以上５μｍ以下であることが望ましく、サイドエッチング部２０の高さｄは、１００ｎｍ以上１５００ｎｍ以下であることが望ましい。この範囲にすることで、前述の効果を奏することができる。サイドエッチング部２０の幅ｅと高さｄの比が０．０３未満である場合、第２絶縁層１９へ印加される電界の緩和が不十分で、絶縁破壊やマイグレーションの発生の抑制効果が低下し、第１絶縁層１５に掛かる応力の低減も不十分で、第１絶縁層１５の割れの抑制が困難となる。サイドエッチング部２０の幅ｅと高さｄの比が５０よりも大きい場合、湿式法による密着性を付与する表面処理において、サイドエッチング部２０の端部まで液が浸透せず、第１導電層１３と第２絶縁層１９との界面での剥離の抑制が困難となる。また、絶縁樹脂層形成時の樹脂の流動性も低下し、樹脂がサイドエッチング部２０の内部まで侵入できず、サイドエッチング部２０にボイドが発生し、第１絶縁層１５および第１導電層１３と第２絶縁層１９との界面での剥離が発生する。また、ボイドへの応力集中により、第１絶縁層１５の割れも抑制することが困難となる。
【0115】
次に、第１導電層１３のサイドエッチング部２０と第１絶縁層１５との間の第２絶縁層１９に、サイドエッチング部２０の高さｄの１／２以上のフィラー２１が１個以上充填されることが望ましい。
【0116】
第１絶縁層１５の端部Ａと第１導電層１３との界面には応力が集中しやすいため、第１絶縁層１５に応力が掛かり、第１絶縁層１５に割れが発生する虞がある。また、サイドエッチング部２０内に形成された第２絶縁層１９は、ＭＩＭキャパシタの寄生静電容量に関わり、サイドエッチング部２０内のフィラー２１のサイズおよびフィラー２１の含有率の違いにより、第２絶縁層１９の誘電特性が局所的に変動し、寄生静電容量も変動するため、ＭＩＭキャパシタの特性精度が低下する虞がある。
【0117】
本実施形態では、サイドエッチング部２０にフィラー２１が留まりやすくなり、そのフィラー２１が単体または複数個に連なり、第１絶縁層１５と第１導電層１３とに接している。このフィラー２１により、第１絶縁層１５の応力が緩和され、第１絶縁層１５の割れを抑制することができる。また、サイドエッチング部２０の高さｄより大きなフィラー２１はサイドエッチング部２０に形成されないため、サイドエッチング部２０内のフィラー２１のサイズや含有率の変動および局所的な誘電特性の変動を抑制できる。これにより、ＭＩＭキャパシタ２の寄生静電容量の変動を抑制することができるため、ＭＩＭキャパシタ２の特性精度を向上することができる。
【0118】
次に、サイドエッチング部２０の高さｄは、１００ｎｍ以上１５００ｎｍ以下であることが望ましく、フィラー２１のサイズは、５０ｎｍ以上７５０ｎｍ以下であることが望ましい。そして、上記サイズ範囲のフィラー２１がサイドエッチング部２０に１個以上充填されていることが望ましい。フィラー２１を上記サイズ範囲にすることで、前述の効果を奏することができる。フィラー２１のサイズがサイドエッチング部２０の高さｄの１／２未満である場合、フィラー２１がサイドエッチング部２０に留まりにくくなり、そのフィラー２１が単体または複数個に連なり、第１絶縁層１５と第１導電層１３とに接する頻度が低くなる。このため、第１絶縁層１５の応力の緩和および第１絶縁層１５の割れを抑制することが困難となる。
【0119】
なお、図５に示したサイドエッチング部２０を有する実施例は、第１導電層１３のサイドエッチング部２０と第２絶縁層１９との構成、及びサイドエッチング部２０に設けられたフィラー２１の構成のみの実施例としても成立し、サイドエッチング部２０に関する効果を奏することができる。この実施例の場合、第１絶縁層１５の上面の構成は特に限定されない。
【0120】
［１－４］ 配線基板１の具体的な構成
次に、配線基板１の具体的な構成について説明する。図７は、多層配線を備えた配線基板１の断面図である。
次に、配線基板１の具体的な構成について説明する。図７は、多層配線を備えた配線基板１の断面図である。
【0121】
基板１０の上面には、ＭＩＭキャパシタ２が設けられる。ＭＩＭキャパシタ２の構成は、図１に示した通りである。ＭＩＭキャパシタ２の周囲には、第２絶縁層１９が設けられる。
【0122】
基板１０上には、複数の配線２２が設けられる。各配線２２は、例えば、ＭＩＭキャパシタ２の下部電極と同じ構成を有する。本実施形態では、配線２２は、密着層１１、第１シード層１２、及び第１導電層１３が積層されて構成される。
【0123】
基板１０には、複数の貫通孔２３が設けられる。各貫通孔２３は、基板１０の上面と下面とを貫通する。
【0124】
貫通孔２３の内壁には、貫通孔内導電層２４が設けられる。貫通孔内導電層２４は、基板１０の上面に配置された配線と、基板１０の下面に配置された配線とを電気的に接続するように構成される。貫通孔内導電層２４は、例えば、配線２２と同じ構成を有する。本実施形態では、貫通孔内導電層２４は、密着層１１、第１シード層１２、及び第１導電層１３が積層されて構成される。
【0125】
第２絶縁層１９内には、配線２２及びＭＩＭキャパシタ２の上部電極を露出するビアホール２５が設けられる。ビアホール２５内には、シード層２６が設けられる。シード層２６上には、ビアホール２５を埋め込むように構成されたビア２７が設けられる。シード層２６は、第１シード層１２と同じ材料を用いることが可能である。ビア２７は、第１導電層１３と同じ材料を用いることが可能である。
【0126】
第２絶縁層１９上には、複数のシード層２６が設けられる。第２絶縁層１９上の複数のシード層２６上には、複数の配線２８が設けられる。配線２８は、第１導電層１３と同じ材料を用いることが可能である。複数の配線２８の一部は、ビア２７に電気的に接続される。
【0127】
第２絶縁層１９上及び複数の配線２８上には、絶縁層２９が設けられる。絶縁層２９は、第２絶縁層１９と同じ材料を用いることが可能である。
【0128】
絶縁層２９内には、複数の配線２８の一部を露出するビアホール３０が設けられる。図示は省略するが、ビア、配線、及び絶縁層をさらに形成し、さらに多層配線層を形成してもよい。最上層の複数の配線は、パッド部を含んでいてもよい。パッド部は、外部接続端子として形成してもよい。
【0129】
基板１０の下面側の構成も上面側の構成と同じである。基板１０の下面にも、ＭＩＭキャパシタ２、第２絶縁層１９、及び配線２２などが設けられる。
【0130】
本実施形態の配線基板１は、片面のみに積層導体回路層（ＭＩＭキャパシタ２、及び配線２２、２７を含む）、外部接続端子、及びはんだボールが設けられていてもよく、他の実施例として両面に積層導体回路層が設けられていてもよい。さらに、配線基板１は、半導体チップ、及びチップ部品を搭載してもよい。
【0131】
［１－５］ 製造方法
次に、配線基板１の製造方法について説明する。以下、製造方法における工程１～工程１７について、図８～図１９等を参照して説明する。なお、以下の製造方法の説明では、基板１０の上面に形成するＭＩＭキャパシタ及び配線を形成する工程を中心に説明する。基板１０の下面にさらにＭＩＭキャパシタ及び配線を形成する場合は、基板１０の上面に形成するＭＩＭキャパシタ及び配線と同じ製造工程を用いて形成することができる。
次に、配線基板１の製造方法について説明する。以下、製造方法における工程１～工程１７について、図８～図１９等を参照して説明する。なお、以下の製造方法の説明では、基板１０の上面に形成するＭＩＭキャパシタ及び配線を形成する工程を中心に説明する。基板１０の下面にさらにＭＩＭキャパシタ及び配線を形成する場合は、基板１０の上面に形成するＭＩＭキャパシタ及び配線と同じ製造工程を用いて形成することができる。
【0132】
（工程１）
基板１０は、ガラス基板で構成される。基板１０は、基板１０の上面から下面に貫通する貫通孔を有することができる。貫通孔の断面形状および径は、例えば、貫通孔のトップ径およびボトム径よりも中央部の径が狭くなるような形状でもよく、トップ径に対しボトム径が小さい形状でもよい。さらに、貫通孔のトップ径およびボトム径よりも中央部の径が広くなるような形状でもよい。
基板１０は、ガラス基板で構成される。基板１０は、基板１０の上面から下面に貫通する貫通孔を有することができる。貫通孔の断面形状および径は、例えば、貫通孔のトップ径およびボトム径よりも中央部の径が狭くなるような形状でもよく、トップ径に対しボトム径が小さい形状でもよい。さらに、貫通孔のトップ径およびボトム径よりも中央部の径が広くなるような形状でもよい。
【0133】
（工程２）
次に、図８に示すように、基板１０の上面に、密着層１１、及び第１シード層１２を形成する。基板１０に貫通孔が形成されている場合には、貫通孔内にも密着層１１、及び第１シード層１２を形成する。密着層１１、及び第１シード層１２は、セミアディティブ法における配線形成工程において、電解めっきの給電層として機能する。
次に、図８に示すように、基板１０の上面に、密着層１１、及び第１シード層１２を形成する。基板１０に貫通孔が形成されている場合には、貫通孔内にも密着層１１、及び第１シード層１２を形成する。密着層１１、及び第１シード層１２は、セミアディティブ法における配線形成工程において、電解めっきの給電層として機能する。
【0134】
具体的には、基板１０の上面に、密着層１１としてチタン層をスパッタリング法により形成し、その後、第１シード層１２として銅層をスパッタリング法により形成する。さらにその後に、無電解めっきにより、金属層を形成するのが望ましい。チタン層および銅層をスパッタリング法のみで形成すると、貫通孔の内壁に金属層を均一に形成することができない場合がある。このため、無電解めっき法によって金属層を増強することが望ましい。無電解めっき層としては無電解銅めっき、又は無電解ニッケルめっきが挙げられるが、ガラス、チタン層、及び銅層との密着性がよいことから無電解ニッケルめっきが望ましい。
【0135】
ニッケルめっき層が厚過ぎると、微細な配線形成が困難となる場合がある。また、膜の応力増加によって、密着性が低下する場合がある。そのため、ニッケルめっき層の厚さは、１μｍ以下であることが望ましい。より望ましくは０．５μｍ以下であり、さらに望ましくは０．３μｍ以下である。
【0136】
また、ニッケルめっき層には、還元剤に由来する共析物であるリン、若しくは無電解ニッケルめっき液中に含まれる硫黄、鉛、又はビスマス等が含まれていてもよい。以上の工程を経て、貫通孔にもシード層が形成されたガラス基板が得られる。
【0137】
（工程３）
続いて、第１シード層１２上に、所望のレジストパターンを有するレジスト層３１を形成する。レジスト層３１の形成方法は、まず、第１シード層１２の全面にレジスト層３１を形成する。レジスト層３１は、ネガ型ドライフィルムレジスト、ネガ型液状レジスト、又はポジ型液状レジストが挙げられるが、レジスト層の形成が簡便でかつ安価であるためネガ型フォトレジストであることが望ましい。
続いて、第１シード層１２上に、所望のレジストパターンを有するレジスト層３１を形成する。レジスト層３１の形成方法は、まず、第１シード層１２の全面にレジスト層３１を形成する。レジスト層３１は、ネガ型ドライフィルムレジスト、ネガ型液状レジスト、又はポジ型液状レジストが挙げられるが、レジスト層の形成が簡便でかつ安価であるためネガ型フォトレジストであることが望ましい。
【0138】
（工程４）
続いて、レジスト層３１に所望の導体回路層を形成するためのレジストパターンを公知のフォトリソグラフィー法により形成する。すなわち、レジスト層３１のレジストパターンは、導体回路層が形成される部分が露出するように位置合わせを行い、露光および現像処理することにより、レジスト層３１をパターニングする。レジスト層３１の厚さは、導体回路層の厚さにも依存するが、５μｍ以上２５μｍ以下であることが望ましい。厚さが５μｍ未満である場合、導体回路層となる電解めっき層を５μｍ以上に増膜できなくなり、回路の接続信頼性が低下する可能性がある。厚さが２５μｍよりも大きい場合、ピッチ３０μｍ以下の微細配線を形成することが困難となる。このようにして、レジストパターンが形成された基板が得られる。
続いて、レジスト層３１に所望の導体回路層を形成するためのレジストパターンを公知のフォトリソグラフィー法により形成する。すなわち、レジスト層３１のレジストパターンは、導体回路層が形成される部分が露出するように位置合わせを行い、露光および現像処理することにより、レジスト層３１をパターニングする。レジスト層３１の厚さは、導体回路層の厚さにも依存するが、５μｍ以上２５μｍ以下であることが望ましい。厚さが５μｍ未満である場合、導体回路層となる電解めっき層を５μｍ以上に増膜できなくなり、回路の接続信頼性が低下する可能性がある。厚さが２５μｍよりも大きい場合、ピッチ３０μｍ以下の微細配線を形成することが困難となる。このようにして、レジストパターンが形成された基板が得られる。
【0139】
（工程５）
続いて、図９に示すように、第１シード層１２に給電し、メッキ液に浸漬することにより、レジスト層３１が形成されていない第１シード層１２の上面に、第１導電層１３である電解めっき層を形成する。
続いて、図９に示すように、第１シード層１２に給電し、メッキ液に浸漬することにより、レジスト層３１が形成されていない第１シード層１２の上面に、第１導電層１３である電解めっき層を形成する。
【0140】
（工程６）
続いて、図１０に示すように、レジスト層３１を除去し、第１シード層１２を露出させる。レジスト層３１の除去方法は、何ら特定の方法に限定されるものではないが、例えば、アルカリ水溶液によって剥離除去することができる。
続いて、図１０に示すように、レジスト層３１を除去し、第１シード層１２を露出させる。レジスト層３１の除去方法は、何ら特定の方法に限定されるものではないが、例えば、アルカリ水溶液によって剥離除去することができる。
【0141】
（工程７）
続いて、図１１に示すように、第１導電層１３上及び第１シード層１２上に、下部密着層１４、第１絶縁層１５、上部密着層１６、及び第２シード層１７を順次形成する。上記層の成膜方法としては、例えば、真空蒸着法、スパッタリング法、イオンプレーティング法、ＭＢＥ（Molecular Beam Epitaxy）法、レーザブレーション法、又はＣＶＤ法が挙げられる。
続いて、図１１に示すように、第１導電層１３上及び第１シード層１２上に、下部密着層１４、第１絶縁層１５、上部密着層１６、及び第２シード層１７を順次形成する。上記層の成膜方法としては、例えば、真空蒸着法、スパッタリング法、イオンプレーティング法、ＭＢＥ（Molecular Beam Epitaxy）法、レーザブレーション法、又はＣＶＤ法が挙げられる。
【0142】
第１絶縁層１５の下層である下部密着層１４は、第１絶縁層１５と第１導電層１３との密着性を向上させる機能を有する。しかし、第１絶縁層１５と第１導電層１３との密着性が十分である場合は、下部密着層１４は無くても構わない。
【0143】
本実施形態では、第１導電層１３形成後に、第１シード層１２をエッチングすることなく、第１絶縁層１５及び第２シード層１７などを形成している。このため、第２シード層１７を形成する際に、第２シード層１７の付きまわり性の異常を抑制することができる。その結果、第２導電層１８についても安定して形成することができる。第２シード層１７は、ＭＩＭキャパシタ２の上部電極をセミアディティブ法で形成するための給電層として機能する。
【0144】
（工程８）
続いて、図１２に示すように、第２シード層１７上に、第２導電層１８の形成予定領域以外の領域を覆うレジスト層３２を形成する。レジスト層３２のレジストパターンの形成は、前述したレジストパターンと同じ方法で行うことができる。この工程において、レジスト層３２の開口領域は、下部電極としての第１導電層１３より内側となるように形成され、Ｙ方向においても、ＭＩＭキャパシタ２の外部への接続配線の部分を除いては、第１導電層１３より内側になるように形成される。
続いて、図１２に示すように、第２シード層１７上に、第２導電層１８の形成予定領域以外の領域を覆うレジスト層３２を形成する。レジスト層３２のレジストパターンの形成は、前述したレジストパターンと同じ方法で行うことができる。この工程において、レジスト層３２の開口領域は、下部電極としての第１導電層１３より内側となるように形成され、Ｙ方向においても、ＭＩＭキャパシタ２の外部への接続配線の部分を除いては、第１導電層１３より内側になるように形成される。
【0145】
（工程９）
続いて、電解めっき法により、第２シード層１７に給電して、第２シード層１７上に、第２導電層１８を形成する。
続いて、電解めっき法により、第２シード層１７に給電して、第２シード層１７上に、第２導電層１８を形成する。
【0146】
（工程１０）
続いて、図１３に示すように、レジスト層３２を除去する。レジスト層３２の除去は、公知の方法、例えば、アルカリ水溶液によって剥離除去することができる。
続いて、図１３に示すように、レジスト層３２を除去する。レジスト層３２の除去は、公知の方法、例えば、アルカリ水溶液によって剥離除去することができる。
【0147】
（工程１１）
続いて、図１４に示すように、第２シード層１７上及び第２導電層１８上に、第２導電層１８を囲むようにレジスト層３３のパターンを形成する。レジスト層３３のレジストパターンの形成は、前述したレジストパターンと同じ方法で行うことができる。この工程において、レジスト層３３の開口領域（第１絶縁層１５の形成予定領域）は、第２導電層１８より外側、かつ第１導電層１３より内側となるように形成され、Ｙ方向においても、ＭＩＭキャパシタ２の外部への接続配線の部分を除いては、第１導電層１３より内側になるように形成される。
続いて、図１４に示すように、第２シード層１７上及び第２導電層１８上に、第２導電層１８を囲むようにレジスト層３３のパターンを形成する。レジスト層３３のレジストパターンの形成は、前述したレジストパターンと同じ方法で行うことができる。この工程において、レジスト層３３の開口領域（第１絶縁層１５の形成予定領域）は、第２導電層１８より外側、かつ第１導電層１３より内側となるように形成され、Ｙ方向においても、ＭＩＭキャパシタ２の外部への接続配線の部分を除いては、第１導電層１３より内側になるように形成される。
【0148】
（工程１２）
続いて、レジスト層３３が形成された被処理基板に、加熱処理を実施する。加熱処理により、レジスト層３３と、第２シード層１７、第１絶縁層１５および第１導電層１３との線膨張係数の差によって、レジスト層３３と第２シード層１７との界面に応力が発生する。
続いて、レジスト層３３が形成された被処理基板に、加熱処理を実施する。加熱処理により、レジスト層３３と、第２シード層１７、第１絶縁層１５および第１導電層１３との線膨張係数の差によって、レジスト層３３と第２シード層１７との界面に応力が発生する。
【0149】
【0150】
図１５に示すように、発生する応力がレジスト層３３と第２シード層１７との界面の密着力よりも大きくなることで、レジスト層３３の端部に剥離が生じ、空隙が形成される。また、発生する応力はレジスト層３３の直線部分の端部よりも四隅のほうが大きくなるため、四隅のほうがより剥離が生じやすくなる。このため、空隙の幅はレジスト層３３の直線部分の端部よりも四隅のほうが大きくなる。
【0151】
加熱処理の条件は、処理温度が５０℃以上２００℃以下の範囲で、処理時間が１分以上５分以下の範囲で実施することが望ましい。そうすることで、レジスト層３３の端部に剥離が生じ、空隙を形成することができる。処理温度が５０℃未満である場合、剥離を生じさせるほどの応力が発生せず、剥離が生じにくくなる。処理温度が２００℃よりも高い場合、レジスト層３３が軟化し、剥離を生じさせるほどの応力が発生せず、剥離が生じにくくなる。
【0152】
また、処理時間が１分未満である場合、第１絶縁層１５のうち表面粗さが大きい第２領域１５Ｂの幅が１μｍ未満となる。処理時間が５分よりも長い場合、表面粗さが大きい第２領域１５Ｂの幅が１０μｍより大きくなり、表面粗さが大きい領域が上部電極と近くなる。このため、上部電極周囲の第１絶縁層１５の厚さが不均一となり、静電容量の精度が低下する。
【0153】
なお、加熱処理の方法は、特に限定されず、オーブン等の一般的な加熱装置を用いて実施される。
【0154】
（工程１３）
続いて、図１６に示すように、レジスト層３３をマスクとして、第２シード層１７、上部密着層１６、第１絶縁層１５、及び下部密着層１４をエッチングする。このエッチング工程により、第２シード層１７、上部密着層１６、第１絶縁層１５、及び下部密着層１４の側面はそれぞれ、第２導電層１８より外側、かつ第１導電層１３より内側になる。
続いて、図１６に示すように、レジスト層３３をマスクとして、第２シード層１７、上部密着層１６、第１絶縁層１５、及び下部密着層１４をエッチングする。このエッチング工程により、第２シード層１７、上部密着層１６、第１絶縁層１５、及び下部密着層１４の側面はそれぞれ、第２導電層１８より外側、かつ第１導電層１３より内側になる。
【0155】
第２シード層１７および上部密着層１６の不要部分の除去は、本工程１３で実施することに限定されず、例えば工程１１の前に第２導電層１８をマスクとして、第２シード層１７および上部密着層１６の不要部分をエッチングしてもよい。このようにすると、ＭＩＭキャパシタの外表面における第１絶縁層１５の面積が大きくなり、上部電極および下部電極間の側面からのリーク電流などを抑制することができる。
【0156】
ここで、第１絶縁層１５をエッチングする際には、ドライエッチングで実施することが望ましい。そうすることで、図１７に示すように、第１絶縁層１５とレジスト層３３とのわずかな空隙に軽度のドライエッチング処理が施される。これにより、第１絶縁層１５の第２領域１５Ｂの上面が荒らされ、第２領域１５Ｂの厚さが減膜され、順テーパ形状の側壁を形成することができる。
【0157】
また、前述したように空隙の幅はレジスト層３３の直線部分の端部よりも四隅のほうが大きくなるため、ドライエッチング処理される領域も四隅のほうが大きくなる。これにより、第１絶縁層１５の上面の表面粗さが大きい領域は、直線部分の端部よりも四隅のほうが大きくなる。
【0158】
（工程１４）
続いて、図１８に示すように、レジスト層３３を除去する。レジスト層３３の除去は、公知の方法、例えば、アルカリ水溶液によって剥離除去することができる。
続いて、図１８に示すように、レジスト層３３を除去する。レジスト層３３の除去は、公知の方法、例えば、アルカリ水溶液によって剥離除去することができる。
【0159】
（工程１５）
続いて、図１９に示すように、第１シード層１２の露出した部分を除去する。本実施形態では、基板１０上に、密着層１１としてのチタン層、第１シード層１２としての銅層、及び密着層としての無電解ニッケル層がこの順に積層されている。無電解ニッケル層、銅層、及びチタン層は、順次化学エッチングにより除去する方法を用いることができる。エッチング液の種類は除去する金属種により適宜選択され、除去方法は、本実施形態に記載された方法に限定されない。
続いて、図１９に示すように、第１シード層１２の露出した部分を除去する。本実施形態では、基板１０上に、密着層１１としてのチタン層、第１シード層１２としての銅層、及び密着層としての無電解ニッケル層がこの順に積層されている。無電解ニッケル層、銅層、及びチタン層は、順次化学エッチングにより除去する方法を用いることができる。エッチング液の種類は除去する金属種により適宜選択され、除去方法は、本実施形態に記載された方法に限定されない。
【0160】
第１シード層１２と第２シード層１７とが同じ材料および同じ厚さであり、密着層１１と上部密着層１６とが同じ材料および同じ厚さである場合、このエッチング工程において、第２シード層１７および上部密着層１６の露出した部分も同時にエッチングされる。この場合、第２導電層１８と第２シード層１７および上部密着層１６とが面一に形成される。
【0161】
このエッチング工程において、第１導電層１３と第１絶縁層１５の端部との界面にサイドエッチング部２０を形成することができる。このようにして、基板１０上にＭＩＭキャパシタ２が形成される。
【0162】
（工程１６）
続いて、図１に示すように、基板１０およびＭＩＭキャパシタ２上に、第２絶縁層１９を形成する。第２絶縁層１９は、真空ラミネーター、又はロールコーターなどの公知の技術を用いて形成することができる。このようにして、ＭＩＭキャパシタ２が形成された配線基板１が形成される。
続いて、図１に示すように、基板１０およびＭＩＭキャパシタ２上に、第２絶縁層１９を形成する。第２絶縁層１９は、真空ラミネーター、又はロールコーターなどの公知の技術を用いて形成することができる。このようにして、ＭＩＭキャパシタ２が形成された配線基板１が形成される。
【0163】
（工程１７）
続いて、図７に示すように、第２絶縁層１９にビアホール２５を形成し、ビア２７及び配線２８を形成する。その後、前述の配線と絶縁樹脂層とを繰り返して形成することにより、多層配線を備えた配線基板１が形成される。配線基板１上の多層配線は、公知のセミアディティブ法又はサブトラクティブ法を用いて形成することができる。
続いて、図７に示すように、第２絶縁層１９にビアホール２５を形成し、ビア２７及び配線２８を形成する。その後、前述の配線と絶縁樹脂層とを繰り返して形成することにより、多層配線を備えた配線基板１が形成される。配線基板１上の多層配線は、公知のセミアディティブ法又はサブトラクティブ法を用いて形成することができる。
【0164】
さらに、配線基板１を形成した後に、外部接続端子を形成することも可能である。さらに、外部接続端子にはんだボールを形成することも可能である。
【0165】
［１－６］ 第１実施形態の効果
第１実施形態では、第１絶縁層１５の第２領域１５Ｂの表面粗さを第１領域１５Ａの表面粗さよりも大きく設定している。よって、第２領域１５Ｂの表面積を増加させることができるとともに、第１絶縁層１５と第２絶縁層１９との接触面積を増加することができる。これにより、第１絶縁層１５と第２絶縁層１９との界面の密着性が向上し、第１絶縁層１５と第２絶縁層１９との界面での剥離を抑制することができる。また、第２領域１５Ｂの表面積が増加することで、ＭＩＭキャパシタ２に通電した際に、上部電極と下部電極との間の第１絶縁層１５の上面および側面の経由距離が増加するため、リーク電流を抑制し、ＭＩＭキャパシタ２の耐電力特性を向上することができる。
第１実施形態では、第１絶縁層１５の第２領域１５Ｂの表面粗さを第１領域１５Ａの表面粗さよりも大きく設定している。よって、第２領域１５Ｂの表面積を増加させることができるとともに、第１絶縁層１５と第２絶縁層１９との接触面積を増加することができる。これにより、第１絶縁層１５と第２絶縁層１９との界面の密着性が向上し、第１絶縁層１５と第２絶縁層１９との界面での剥離を抑制することができる。また、第２領域１５Ｂの表面積が増加することで、ＭＩＭキャパシタ２に通電した際に、上部電極と下部電極との間の第１絶縁層１５の上面および側面の経由距離が増加するため、リーク電流を抑制し、ＭＩＭキャパシタ２の耐電力特性を向上することができる。
【0166】
また、第２領域１５Ｂの厚さｂが第１領域１５Ａの厚さｃより小さく設定されることで、第２領域１５Ｂの上面が傾斜を有する構造となる。これにより、第２絶縁層１９としての絶縁樹脂層を形成する際、樹脂の流動性が向上し、第１絶縁層１５と第２絶縁層１９との界面におけるボイドの発生を抑制することができる。
【0167】
また、第１絶縁層１５の第２領域１５Ｂの四隅の幅ａ’が辺の幅ａより大きく設定される。これにより、第２領域１５Ｂの四隅において第１絶縁層１５と第２絶縁層１９との接触面積を増加させることができる。これにより、第１絶縁層１５と第２絶縁層１９との界面の密着性が向上し、第１絶縁層１５と第２絶縁層１９との界面での剥離を抑制することができる。
【0168】
また、第１導電層１３は、第１絶縁層１５の端部の下に設けられたサイドエッチング部２０を有する。第１導電層１３のサイドエッチング部２０が形成された領域は、サイドエッチング部２０が形成されていない領域よりも表面粗さが大きく設定される。これにより、第１導電層１３と第２絶縁層１９との界面の密着性が向上し、界面の剥離を抑制することができる。また、第２絶縁層１９形成時、サイドエッチング部２０の樹脂の流動性が向上し、サイドエッチング部２０の界面のボイドの発生を抑制できる。
【0169】
また、第１導電層１３にサイドエッチング部２０を形成したことにより、第１絶縁層１５の端部を第２絶縁層１９で包埋することができる。これにより、第１絶縁層１５に掛かる応力が低減され、第１絶縁層１５の割れを抑制することができる。
【0170】
また、サイドエッチング部２０には、第２絶縁層１９に含まれるフィラー２１が設けられる。このフィラー２１により第１絶縁層１５の応力が緩和され、第１絶縁層１５の割れを抑制することができる。
【0171】
また、第１実施形態によれば、ＭＩＭキャパシタ２の電気特性を向上させることができる。
【0172】
［２］ 第２実施形態
第２実施形態は、配線基板１の他の製造方法である。
第２実施形態は、配線基板１の他の製造方法である。
【0173】
【0174】
第２実施形態においては、工程１から工程６は第１実施形態と同一であるため、工程１から工程６については、説明を省略する。第２実施形態においては、図７に示した第１実施形態の工程６の後に、以下に説明する工程１８を継続する。
【0175】
（工程１８）
図２０に示すように、第１導電層１３をマスクとして、第１シード層１２、及び密着層１１を除去する。本実施形態では、基板１０上に、密着層１１としてのチタン層、第１シード層１２としての銅層、及び密着層としての無電解ニッケル層がこの順に積層されている。第１シード層１２、及び密着層１１の除去は、無電解ニッケル層、銅層、チタン層を順次化学エッチングにより除去する方法を用いることができる。エッチング液の種類は除去する金属種により適宜選択され、除去方法は、本実施形態に記載された方法に限定されない。
図２０に示すように、第１導電層１３をマスクとして、第１シード層１２、及び密着層１１を除去する。本実施形態では、基板１０上に、密着層１１としてのチタン層、第１シード層１２としての銅層、及び密着層としての無電解ニッケル層がこの順に積層されている。第１シード層１２、及び密着層１１の除去は、無電解ニッケル層、銅層、チタン層を順次化学エッチングにより除去する方法を用いることができる。エッチング液の種類は除去する金属種により適宜選択され、除去方法は、本実施形態に記載された方法に限定されない。
【0176】
（工程１９）
続いて、図２１に示すように、第１導電層１３及び基板１０上に、下部密着層１４、及び第１絶縁層１５を順次形成する。上記層の成膜方法としては、例えば、真空蒸着法、スパッタリング法、イオンプレーティング法、ＭＢＥ法、レーザブレーション法、又はＣＶＤ法が挙げられる。
続いて、図２１に示すように、第１導電層１３及び基板１０上に、下部密着層１４、及び第１絶縁層１５を順次形成する。上記層の成膜方法としては、例えば、真空蒸着法、スパッタリング法、イオンプレーティング法、ＭＢＥ法、レーザブレーション法、又はＣＶＤ法が挙げられる。
【0177】
第１絶縁層１５の下層である下部密着層１４は、第１絶縁層１５と第１導電層１３との密着性を向上させる機能を有する。しかし、第１絶縁層１５と第１導電層１３との密着性が十分である場合は、下部密着層１４は無くても構わない。
【0178】
（工程２０）
続いて、図２２に示すように、第１絶縁層１５上に、第１絶縁層１５の形成予定領域を覆うレジスト層３４を形成する。レジスト層３４のレジストパターンの形成は、前述したレジストパターンと同じ方法で行うことができる。この工程において、レジスト層３４の開口領域は、下部電極としての第１導電層１３より内側となるように形成され、Ｙ方向においても、ＭＩＭキャパシタ２の外部への接続配線の部分を除いては、第１導電層１３より内側になるように形成される。
続いて、図２２に示すように、第１絶縁層１５上に、第１絶縁層１５の形成予定領域を覆うレジスト層３４を形成する。レジスト層３４のレジストパターンの形成は、前述したレジストパターンと同じ方法で行うことができる。この工程において、レジスト層３４の開口領域は、下部電極としての第１導電層１３より内側となるように形成され、Ｙ方向においても、ＭＩＭキャパシタ２の外部への接続配線の部分を除いては、第１導電層１３より内側になるように形成される。
【0179】
（工程２１）
続いて、レジスト層３４が形成された被処理基板に、加熱処理を実施する。加熱処理により、レジスト層３４と、第１絶縁層１５および第１導電層１３との線膨張係数の差によって、レジスト層３４と第１絶縁層１５との界面に応力が発生する。
続いて、レジスト層３４が形成された被処理基板に、加熱処理を実施する。加熱処理により、レジスト層３４と、第１絶縁層１５および第１導電層１３との線膨張係数の差によって、レジスト層３４と第１絶縁層１５との界面に応力が発生する。
【0180】
【0181】
図２３に示すように、発生する応力がレジスト層３４と第１絶縁層１５との界面の密着力よりも大きくなることで、レジスト層３４の端部に剥離が生じ、空隙が形成される。また、発生する応力はレジスト層３４の直線部分の端部よりも四隅のほうが大きくなるため、四隅のほうがより剥離が生じやすくなる。このため、空隙の幅はレジスト層３４の直線部分の端部よりも四隅のほうが大きくなる。
【0182】
加熱処理の条件は、処理温度が５０℃以上２００℃以下の範囲で、処理時間が１分以上５分以内の範囲で実施することが望ましい。そうすることで、レジスト層３４の端部に剥離が生じ、空隙を形成することができる。処理温度が５０℃未満である場合、剥離を生じさせるほどの応力が発生せず、剥離が生じにくくなる。処理温度が２００℃よりも高い場合、レジスト層３４が軟化し、剥離を生じさせるほどの応力が発生せず、剥離が生じにくくなる。
【0183】
また、処理時間が１分未満である場合、第１絶縁層１５のうち表面粗さが大きい第２領域１５Ｂの幅が１μｍ未満となる。処理時間が５分よりも長い場合、表面粗さが大きい第２領域１５Ｂの幅が１０μｍより大きくなり、表面粗さが大きい領域が上部電極と近くなる。このため、上部電極周囲の第１絶縁層１５の厚さが不均一となり、静電容量の精度が低下する。
【0184】
なお、加熱処理の方法は、特に限定されず、オーブン等の一般的な加熱装置を用いて実施される。
【0185】
（工程２２）
続いて、図２４に示すように、レジスト層３４をマスクとして、第１絶縁層１５、及び下部密着層１４の不要部分を除去する。第１絶縁層１５、及び下部密着層１４の除去は、化学エッチング法、又はドライエッチング法を用いることができ、いずれも公知の方法を用いることができる。また、各層毎で異なった除去方法を用いてもよいし、全ての層で同じ除去方法を用いてもよい。
続いて、図２４に示すように、レジスト層３４をマスクとして、第１絶縁層１５、及び下部密着層１４の不要部分を除去する。第１絶縁層１５、及び下部密着層１４の除去は、化学エッチング法、又はドライエッチング法を用いることができ、いずれも公知の方法を用いることができる。また、各層毎で異なった除去方法を用いてもよいし、全ての層で同じ除去方法を用いてもよい。
【0186】
上述したように、レジスト層３４は第１導電層１３（下部電極）の内側に形成にされているため、レジスト層３４をマスクとして不要部分を除去しても、第１絶縁層１５は第１導電層１３の内側にのみに残存して形成される。
【0187】
ここで、第１絶縁層１５をエッチングする際には、ドライエッチングで実施することが望ましい。そうすることで、図２５に示すように、第１絶縁層１５とレジスト層３４とのわずかな空隙に軽度のドライエッチング処理が施される。これにより、第１絶縁層１５の第２領域１５Ｂの上面が荒らされ、第２領域１５Ｂの厚さが減膜され、順テーパ形状の側壁を形成することができる。
【0188】
また、前述したように空隙の幅はレジスト層３４の直線部分の端部よりも四隅のほうが大きくなるため、ドライエッチング処理される領域も四隅のほうが大きくなる。これにより、第１絶縁層１５の上面の表面粗さが大きい領域は、直線部分の端部よりも四隅のほうが大きくなる。
【0189】
（工程２３）
続いて、レジスト層３４を除去する。レジスト層３４の除去は、公知方法、例えば、アルカリ水溶液で除去剥離することができる。
続いて、レジスト層３４を除去する。レジスト層３４の除去は、公知方法、例えば、アルカリ水溶液で除去剥離することができる。
【0190】
（工程２４）
続いて、図２６に示すように、基板１０、第１導電層１３、及び第１絶縁層１５上に、上部密着層１６、及び第２シード層１７を順次形成する。上記層の成膜方法としては、例えば、真空蒸着法、スパッタリング法、イオンプレーティング法、ＭＢＥ法、レーザブレーション法、又はＣＶＤ法が挙げられる。
続いて、図２６に示すように、基板１０、第１導電層１３、及び第１絶縁層１５上に、上部密着層１６、及び第２シード層１７を順次形成する。上記層の成膜方法としては、例えば、真空蒸着法、スパッタリング法、イオンプレーティング法、ＭＢＥ法、レーザブレーション法、又はＣＶＤ法が挙げられる。
【0191】
第２シード層１７は、ＭＩＭキャパシタ２の上部電極をセミアディティブ法で形成するための給電層として機能する。
【0192】
（工程２５）
続いて、図２７に示すように、第２シード層１７上に、第２導電層１８の形成予定領域以外の領域を覆うレジスト層３５を形成する。レジスト層３５のレジストパターンの形成は、前述したレジストパターンと同じ方法で行うことができる。この工程において、レジスト層３５の開口領域は、下部電極としての第１導電層１３より内側、かつ第１絶縁層１５より内側となるように形成され、Ｙ方向においても、ＭＩＭキャパシタ２の外部への接続配線の部分を除いては、第１導電層１３より内側、かつ第１絶縁層１５より内側になるように形成される。
続いて、図２７に示すように、第２シード層１７上に、第２導電層１８の形成予定領域以外の領域を覆うレジスト層３５を形成する。レジスト層３５のレジストパターンの形成は、前述したレジストパターンと同じ方法で行うことができる。この工程において、レジスト層３５の開口領域は、下部電極としての第１導電層１３より内側、かつ第１絶縁層１５より内側となるように形成され、Ｙ方向においても、ＭＩＭキャパシタ２の外部への接続配線の部分を除いては、第１導電層１３より内側、かつ第１絶縁層１５より内側になるように形成される。
【0193】
（工程２６）
続いて、電解めっき法により、第２シード層１７に給電して、第２シード層１７上に、第２導電層１８を形成する。
続いて、電解めっき法により、第２シード層１７に給電して、第２シード層１７上に、第２導電層１８を形成する。
【0194】
（工程２７）
続いて、図２８に示すように、レジスト層３５を除去する。レジスト層３５の除去は、公知方法、例えば、アルカリ水溶液で除去剥離することができる。
続いて、図２８に示すように、レジスト層３５を除去する。レジスト層３５の除去は、公知方法、例えば、アルカリ水溶液で除去剥離することができる。
【0195】
（工程２８）
続いて、図１９に示すように、第２導電層１８をマスクとして、第２シード層１７、及び上部密着層１６の露出した部分を除去する。第２シード層１７、及び上部密着層１６の除去は、化学エッチング法、又はドライエッチング法を用いることができ、いずれも公知の方法を用いることができる。各層毎で異なった除去方法を採用してもよいし、また、全ての層で同じ方法除去を行ってもよい。また、不要部分の除去は、第２導電層１８をマスクとして実施してもよいし、レジスト層を再度形成し、そのレジスト層をマスクとして実施してもよい。
続いて、図１９に示すように、第２導電層１８をマスクとして、第２シード層１７、及び上部密着層１６の露出した部分を除去する。第２シード層１７、及び上部密着層１６の除去は、化学エッチング法、又はドライエッチング法を用いることができ、いずれも公知の方法を用いることができる。各層毎で異なった除去方法を採用してもよいし、また、全ての層で同じ方法除去を行ってもよい。また、不要部分の除去は、第２導電層１８をマスクとして実施してもよいし、レジスト層を再度形成し、そのレジスト層をマスクとして実施してもよい。
【0196】
このエッチング工程において、第１導電層１３と第１絶縁層１５の端部との界面にサイドエッチング部２０を形成することができる。このようにして、基板１０上にＭＩＭキャパシタ２が形成される。
【0197】
（工程２９）
続いて、図１に示すように、基板１０およびＭＩＭキャパシタ２上に、第２絶縁層１９を形成する。第２絶縁層１９は、真空ラミネーター、又はロールコーターなどの公知の技術を用いて形成することができる。このようにして、ＭＩＭキャパシタ２が形成された配線基板１が形成される。
続いて、図１に示すように、基板１０およびＭＩＭキャパシタ２上に、第２絶縁層１９を形成する。第２絶縁層１９は、真空ラミネーター、又はロールコーターなどの公知の技術を用いて形成することができる。このようにして、ＭＩＭキャパシタ２が形成された配線基板１が形成される。
【0198】
その後の工程は、第１実施形態の工程１７と同じである。
【0199】
［２－１］ 第２実施形態の効果
第２実施形態による製造方法を採用した場合でも、第１実施形態で説明した配線基板１の構成を得ることができる。その他の効果も、第１実施形態と同じである。
第２実施形態による製造方法を採用した場合でも、第１実施形態で説明した配線基板１の構成を得ることができる。その他の効果も、第１実施形態と同じである。
【0200】
［３］ 試験結果
以下に、本発明に関連して行った試験について説明する。図２９は、ＭＩＭキャパシタの試験結果を説明する図である。
以下に、本発明に関連して行った試験について説明する。図２９は、ＭＩＭキャパシタの試験結果を説明する図である。
【0201】
本発明の第１実施形態および第２実施形態による製造方法を採用して製造されたＭＩＭキャパシタ（実施例１～３）と、本実施形態のＭＩＭキャパシタの構造を有しないＭＩＭキャパシタ（比較例）とについて試験を実施した。実施例１～３、及び比較例の構成は、以下の通りである。
・実施例１：第１絶縁層１５の第２領域１５Ｂに荒れを形成。第１導電層１３にサイドエッチング部を未形成。
・実施例２：第１絶縁層１５の第２領域１５Ｂに荒れを未形成。第１導電層１３にサイドエッチング部を形成。
・実施例３：第１絶縁層１５の第２領域１５Ｂに荒れを形成。第１導電層１３にサイドエッチング部を形成。
・比較例：第１絶縁層１５の第２領域１５Ｂに荒れを未形成。第１導電層１３にサイドエッチング部を未形成。
・実施例１：第１絶縁層１５の第２領域１５Ｂに荒れを形成。第１導電層１３にサイドエッチング部を未形成。
・実施例２：第１絶縁層１５の第２領域１５Ｂに荒れを未形成。第１導電層１３にサイドエッチング部を形成。
・実施例３：第１絶縁層１５の第２領域１５Ｂに荒れを形成。第１導電層１３にサイドエッチング部を形成。
・比較例：第１絶縁層１５の第２領域１５Ｂに荒れを未形成。第１導電層１３にサイドエッチング部を未形成。
【0202】
以下に、比較試験１～５について説明する。
【0203】
（比較試験１）
比較試験１は、第１絶縁層１５と第２絶縁層１９との間のボイドの有無に関する試験である。実施例１～３、及び比較例の各々について、１００個の検体を製造し、検体の断面観察を行った。検体の断面観察により、ボイドの有無を確認し、ボイド発生率（％）を確認した。
比較試験１は、第１絶縁層１５と第２絶縁層１９との間のボイドの有無に関する試験である。実施例１～３、及び比較例の各々について、１００個の検体を製造し、検体の断面観察を行った。検体の断面観察により、ボイドの有無を確認し、ボイド発生率（％）を確認した。
【0204】
図２９に示すように、本実施形態（実施例１～３）では、第１絶縁層１５と第１導電層１３との界面、及び第１絶縁層１５と第２絶縁層１９との界面のボイドの発生を抑制することができた。
【0205】
（比較試験２）
比較試験２は、温度サイクル試験（ＴＣＴ：Thermal Cycle Test）後における第１絶縁層１５と第２絶縁層１９との間の剥離の有無に関する試験である。実施例１～３、及び比較例の各々について、１００個の検体を製造し、検体に温度サイクル試験を実施し、温度サイクル試験後の検体の断面観察を行った。検体の断面観察により、第１絶縁層１５と第２絶縁層１９との間の剥離の有無を確認し、剥離発生率（％）を確認した。また、第１絶縁層１５の四隅の剥離の有無も確認した。さらに、第１絶縁層１５の割れの有無を確認し、割れ発生率（％）を確認した。温度サイクル試験では、－４０℃以上＋１２５℃以下の範囲で配線基板の雰囲気温度を変動させることを１サイクルとし、これを１０００サイクル繰り返した。
比較試験２は、温度サイクル試験（ＴＣＴ：Thermal Cycle Test）後における第１絶縁層１５と第２絶縁層１９との間の剥離の有無に関する試験である。実施例１～３、及び比較例の各々について、１００個の検体を製造し、検体に温度サイクル試験を実施し、温度サイクル試験後の検体の断面観察を行った。検体の断面観察により、第１絶縁層１５と第２絶縁層１９との間の剥離の有無を確認し、剥離発生率（％）を確認した。また、第１絶縁層１５の四隅の剥離の有無も確認した。さらに、第１絶縁層１５の割れの有無を確認し、割れ発生率（％）を確認した。温度サイクル試験では、－４０℃以上＋１２５℃以下の範囲で配線基板の雰囲気温度を変動させることを１サイクルとし、これを１０００サイクル繰り返した。
【0206】
図２９に示すように、本実施形態（実施例１～３）では、第１絶縁層１５と第１導電層１３との界面、及び第１絶縁層１５と第２絶縁層１９との界面の剥離を抑制することができた。また、本実施形態では、第１絶縁層１５の割れを抑制することができた。また、本実施形態では、第１絶縁層１５の四隅の剥離の発生も見られなかった。
【0207】
（比較試験３）
比較試験３は、耐電力試験での電圧と電流との線形性の有無に関する試験である。実施例１～３、及び比較例の各々について、１０個の検体を製造し、耐電力試験を実施した。耐電力試験では、４ＧＨｚ、３０ｄＢｍ以上３８ｄＢｍ以下の範囲で電力をＭＩＭキャパシタに印加した。ＭＩＭキャパシタの特性が維持できた場合を「Ｐａｓｓｅｄ」、ＭＩＭキャパシタに絶縁破壊やリーク電流が発生し、特性を維持できない場合を「Ｆａｉｌｅｄ」として判定した。
比較試験３は、耐電力試験での電圧と電流との線形性の有無に関する試験である。実施例１～３、及び比較例の各々について、１０個の検体を製造し、耐電力試験を実施した。耐電力試験では、４ＧＨｚ、３０ｄＢｍ以上３８ｄＢｍ以下の範囲で電力をＭＩＭキャパシタに印加した。ＭＩＭキャパシタの特性が維持できた場合を「Ｐａｓｓｅｄ」、ＭＩＭキャパシタに絶縁破壊やリーク電流が発生し、特性を維持できない場合を「Ｆａｉｌｅｄ」として判定した。
【0208】
図２９に示すように、本実施形態（実施例１、３）のＭＩＭキャパシタにより、耐電力試験を合格することができた。
【0209】
（比較試験４）
比較試験４は、Ｑ値（quality factor）に関する試験である。実施例１～３、及び比較例の各々について、２０個の検体を製造し、Ｑ値を測定した。ＭＩＭキャパシタの静電容量を１ｐＦとし、測定周波数を５ＧＨｚ、２０個の検体の平均値を算出した。
比較試験４は、Ｑ値（quality factor）に関する試験である。実施例１～３、及び比較例の各々について、２０個の検体を製造し、Ｑ値を測定した。ＭＩＭキャパシタの静電容量を１ｐＦとし、測定周波数を５ＧＨｚ、２０個の検体の平均値を算出した。
【0210】
図２９に示すように、本実施形態（実施例１、３）のＭＩＭキャパシタにより、Ｑ値を向上することができた。
【0211】
（比較試験５）
比較試験５は、静電容量のばらつき（精度）に関する試験である。実施例１～３、及び比較例の各々について、２０個の検体を製造し、静電容量の設計値に対する実測値の差を測定した。ＭＩＭキャパシタの静電容量の設計値を１ｐＦとし、測定周波数を５ＧＨｚ、設計値との差を設計値で除して静電容量精度（％）を算出し、２０個の検体の平均値を求めた。
比較試験５は、静電容量のばらつき（精度）に関する試験である。実施例１～３、及び比較例の各々について、２０個の検体を製造し、静電容量の設計値に対する実測値の差を測定した。ＭＩＭキャパシタの静電容量の設計値を１ｐＦとし、測定周波数を５ＧＨｚ、設計値との差を設計値で除して静電容量精度（％）を算出し、２０個の検体の平均値を求めた。
【0212】
図２９に示すように、本実施形態（実施例２、３）のＭＩＭキャパシタにより、静電容量の設計値に対する実測値の精度を向上することができた。
【0213】
本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の発明が含まれており、開示される複数の構成要件から選択された組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、課題が解決でき、効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【0214】
１…配線基板、２…ＭＩＭキャパシタ、１０…基板、１１…密着層、１２…第１シード層、１３…第１導電層、１４…下部密着層、１５…第１絶縁層、１５Ａ…第１領域、１５Ｂ…第２領域、１６…上部密着層、１７…第２シード層、１８…第２導電層、１９…第２絶縁層、２０…サイドエッチング部、２１…フィラー、２２…配線、２３…貫通孔、２４…貫通孔内導電層、２５…ビアホール、２６…シード層、２７…ビア、２８…配線、２９…絶縁層、３０…ビアホール、３１～３５…レジスト層、３６…ボイド、３７…剥離、３８…割れ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
