特開 2024-156801 表示装置、電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024156801

(43)【公開日】2024-11-06

(54)【発明の名称】表示装置、電子機器

(51)【国際特許分類】

   G09G 3/20 20060101AFI20241029BHJP

   G09G 3/3233 20160101ALI20241029BHJP

   G09G 3/3291 20160101ALI20241029BHJP

   G09G 3/36 20060101ALI20241029BHJP

   G02F 1/1368 20060101ALI20241029BHJP

   G02F 1/133 20060101ALI20241029BHJP

   H05B 33/14 20060101ALI20241029BHJP

   H05B 33/02 20060101ALI20241029BHJP

   H10K 59/131 20230101ALI20241029BHJP

   H10K 59/90 20230101ALI20241029BHJP

   H10K 59/123 20230101ALI20241029BHJP

【ＦＩ】

G09G3/20 641P

G09G3/3233

G09G3/3291

G09G3/36

G09G3/20 624B

G02F1/1368

G02F1/133 550

H05B33/14 Z

H05B33/02

H10K59/131

H10K59/90

H10K59/123

【審査請求】有

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2024124262

(22)【出願日】2024-07-31

(62)【分割の表示】P 2023138726の分割

【原出願日】2018-12-04

(31)【優先権主張番号】P 2017245276

(32)【優先日】2017-12-21

(33)【優先権主張国・地域又は機関】JP

(31)【優先権主張番号】P 2018030646

(32)【優先日】2018-02-23

(33)【優先権主張国・地域又は機関】JP

(71)【出願人】

【識別番号】000153878

【氏名又は名称】株式会社半導体エネルギー研究所

(72)【発明者】

【氏名】高橋 圭

(72)【発明者】

【氏名】楠 紘慈

(72)【発明者】

【氏名】川島 進

(72)【発明者】

【氏名】山崎 舜平

(57)【要約】

【課題】回路面積が小さく、消費電力の低い表示装置を提供する。
【解決手段】画像信号線と、画像データ保持部と、補正データ保持部と、表示素子と、を
有する表示装置であって、補正データ保持部は画像信号線に電気的に接続され、画像信号
線は画像データ保持部に電気的に接続され、画像データ保持部は表示素子に電気的に接続
されている。画像信号線は、寄生容量によって、第１画像データを保持する機能を有し、
画像データ保持部は、第１画像データを保持する機能を有する。補正データ保持部は、補
正データを保持する機能と、画像データ保持部が第１画像データを保持した後に、補正デ
ータ保持部に補正データを保持することによって、第１画像データ及び補正データに応じ
て、第１画像データよりも多階調の第２画像データを生成する機能を有する。
【選択図】図６

【特許請求の範囲】

【請求項1】

第１回路と、第２回路と、画像信号線と、を有し、
前記第１回路は、画像データ保持部と、表示素子と、を有し、
前記第２回路は、補正データ保持部を有し、
前記第２回路は、前記画像信号線に電気的に接続され、
前記画像信号線は、前記第１回路に電気的に接続され、
前記画像データ保持部は、前記表示素子に電気的に接続され、
前記補正データ保持部は、第１乃至第３スイッチと、第１容量素子と、を有し、
前記画像データ保持部は、第４スイッチと、第２容量素子と、を有し、
前記第１スイッチの第１端子は、前記第１容量素子の第１端子と、前記画像信号線と、に電気的に接続され、
前記第１スイッチの第２端子は、前記第２スイッチの第１端子に電気的に接続され、
前記第１容量素子の第２端子は、前記第２スイッチの第２端子と、前記第３スイッチの第１端子と、に電気的に接続され、
前記第４スイッチの第１端子は、前記画像信号線と電気的に接続され、
前記第４スイッチの第２端子は、前記第２容量素子に電気的に接続され、
前記画像データ保持部および前記補正データ保持部は、第１乃至第４機能を有し、
前記第１機能は、
前記第２スイッチをオフ状態にし、前記第３スイッチをオン状態にして、前記第１容量素子の第２端子に第１電位を書き込む機能と、
前記第２スイッチをオフ状態にし、前記第１スイッチ及び前記第４スイッチのそれぞれをオン状態にして、前記画像信号線と、前記第４スイッチの第２端子と、に第１画像データに応じた第２電位を書き込む機能と、を有し、
前記第２機能は、
前記第１スイッチをオフ状態にし、前記第４スイッチをオン状態にして、前記画像信号線と、前記第４スイッチの第２端子と、を電気的に浮遊状態にする機能を有し、
前記第３機能は、
前記第１スイッチ及び前記第３スイッチのそれぞれをオフ状態にし、前記第２スイッチをオン状態にして、前記第１容量素子の第２端子に補正データに応じた第３電位を書き込む機能と、
前記第１容量素子の第２端子の電位が、前記第１電位から前記第３電位に変動したことによって、前記画像信号線と前記第４スイッチの第２端子とによって保持されている第２電位が、第２画像データに応じた第４電位に変動する機能と、を有し、
前記第４機能は、
前記第４スイッチをオフ状態にして、前記第４電位に応じて前記表示素子を駆動する機能を有し、
前記表示素子は、前記第２画像データに応じた画像を表示する機能を有する表示装置。

【請求項2】

請求項１において、
前記第１乃至第４スイッチの少なくとも一は、トランジスタであり、
前記トランジスタは、チャネル形成領域に、金属酸化物又はシリコンの一方を有する表示装置。

【請求項3】

請求項１または２において、
前記第２電位は、前記第２画像データの上位ビットに応じた電位であり、
前記第３電位は、前記第２画像データの下位ビットに応じた電位である表示装置。

【請求項4】

請求項１乃至請求項３のいずれか一において、
前記表示素子は、液晶素子であり、
前記液晶素子の第１端子は、前記画像データ保持部に電気的に接続されている表示装置。

【請求項5】

請求項１乃至請求項３のいずれか一において、
前記表示素子は、発光素子であり、
駆動回路部を有し、
前記駆動回路部は駆動トランジスタを有し、
前記駆動トランジスタのゲートは、前記画像データ保持部に電気的に接続され、
前記駆動トランジスタの第１端子は、前記第２容量素子の第２端子と、前記発光素子の入力端子と、に電気的に接続されている表示装置。

【請求項6】

請求項１乃至請求項５のいずれか一に記載の表示装置と、筐体と、を有する電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の一態様は、表示装置、及び電子機器に関する。

【0002】

なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様
は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マ
ター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様
の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、撮像
装置、記憶装置、プロセッサ、電子機器、システム、それらの駆動方法、それらの製造方
法、又はそれらの検査方法を一例として挙げることができる。

【背景技術】

【0003】

近年、スマートフォンなどの携帯電話、タブレット型情報端末、ノート型ＰＣ（パーソ
ナルコンピュータ）、携帯ゲーム機等が有する表示装置において、様々な面で改良が進め
られている。例えば、解像度を大きくする、色再現性を高くする、駆動回路を小さくする
、消費電力を低減する、等の表示装置の開発が行われている。また、例えば、多階調の画
像を表示するため、多階調リニアデジタルアナログ変換回路を用いた、液晶素子を有する
表示装置のソースドライバＩＣの発明が、特許文献１に開示されている。

【0004】

また、表示装置が有する画素回路に含まれるスイッチング素子として、酸化物半導体を
半導体薄膜としたトランジスタを適用する技術などが挙げられる。

【0005】

トランジスタに適用可能な半導体薄膜として、シリコン系半導体材料が広く知られてい
るが、その他の材料として酸化物半導体が注目されている。酸化物半導体としては、例え
ば、酸化インジウム、酸化亜鉛などの一元系金属の酸化物のみでなく、多元系金属の酸化
物も知られている。多元系金属の酸化物の中でも、特に、Ｉｎ－Ｇａ－Ｚｎ酸化物（以下
、ＩＧＺＯとも呼ぶ。）に関する研究が盛んに行われている。

【0006】

ＩＧＺＯに関する研究により、酸化物半導体において、単結晶でも非晶質でもない、Ｃ
ＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）構造およびｎｃ（ｎ
ａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出された（非特許文献１乃至非特許文献３参照
。）。非特許文献１および非特許文献２では、ＣＡＡＣ構造を有する酸化物半導体を用い
てトランジスタを作製する技術も開示されている。さらに、ＣＡＡＣ構造およびｎｃ構造
よりも結晶性の低い酸化物半導体でさえも、微小な結晶を有することが、非特許文献４お
よび非特許文献５に示されている。

【0007】

さらに、ＩＧＺＯを活性層として用いたトランジスタは極めて低いオフ電流を持ち（非
特許文献６参照。）、その特性を利用したＬＳＩおよび表示装置が報告されている（非特
許文献７および非特許文献８参照。）。また、特許文献２には、ＩＧＺＯを活性層に含む
トランジスタを、表示装置の画素回路に用いる発明が開示されている。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】米国特許第８４６２１４５号明細書

【特許文献2】特開２０１０‐１５６９６３号公報

【非特許文献】

【0009】

【非特許文献1】Ｓ． Ｙａｍａｚａｋｉ ｅｔ ａｌ．， “ＳＩＤ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ”， ２０１２， ｖｏｌｕｍｅ ４３， ｉｓｓｕｅ １， ｐ．１８３－１８６

【非特許文献2】Ｓ． Ｙａｍａｚａｋｉ ｅｔ ａｌ．， “Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ”， ２０１４， ｖｏｌｕｍｅ ５３， Ｎｕｍｂｅｒ ４Ｓ， ｐ．０４ＥＤ１８－１－０４ＥＤ１８－１０

【非特許文献3】Ｓ． Ｉｔｏ ｅｔ ａｌ．， “Ｔｈｅ Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＡＭ－ＦＰＤ’１３ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ”， ２０１３， ｐ．１５１－１５４

【非特許文献4】Ｓ． Ｙａｍａｚａｋｉ ｅｔ ａｌ．， “ＥＣＳ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ”， ２０１４， ｖｏｌｕｍｅ ３， ｉｓｓｕｅ ９， ｐ．Ｑ３０１２－Ｑ３０２２

【非特許文献5】Ｓ． Ｙａｍａｚａｋｉ， “ＥＣＳ Ｔｒａｎｓａｃｔｉｏｎｓ”，２０１４， ｖｏｌｕｍｅ ６４， ｉｓｓｕｅ １０， ｐ．１５５－１６４

【非特許文献6】Ｋ． Ｋａｔｏ ｅｔ ａｌ．， “Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ”， ２０１２， ｖｏｌｕｍｅ ５１， ｐ．０２１２０１－１－０２１２０１－７

【非特許文献7】Ｓ． Ｍａｔｓｕｄａ ｅｔ ａｌ．， “２０１５ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ”， ２０１５， ｐ．Ｔ２１６－Ｔ２１７

【非特許文献8】Ｓ． Ａｍａｎｏ ｅｔ ａｌ．， “ＳＩＤ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ”， ２０１０， ｖｏｌｕｍｅ ４１， ｉｓｓｕｅ １， ｐ．６２６－６２９

【発明の概要】

【発明が解決しようとする課題】

【0010】

表示装置が高品位な画像を表示する条件として、表示装置は、例えば、高解像度、多階
調、広色域などであることが求められる。例えば、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉ
ｎｅｓｃｅｎｃｅ）素子などの発光素子、又は透過型液晶素子や反射型液晶素子などの液
晶素子を含む表示装置において、多階調の画像を実現するには、ソースドライバ回路を好
適に設計する必要がある。

【0011】

多階調の画像データを扱うには、ソースドライバ回路に含まれる、デジタルアナログ変
換回路の分解能を高くする必要があり、デジタルアナログ変換回路は、その分解能を高く
することによって、アナログ値（電圧）をより細かく出力することができる。しかし、分
解能の高いデジタルアナログ変換回路を設計する場合、当該デジタルアナログ変換回路の
回路面積が増大してしまう。

【0012】

本発明の一態様は、多階調の画像データを生成できる表示装置を提供することを課題の
一とする。また、本発明の一態様は、新規の表示装置を提供することを課題の一とする。
また、本発明の一態様は、当該表示装置を有する新規の電子機器を提供することを課題の
一とする。

【0013】

また、本発明の一態様は、回路面積の小さいソースドライバ回路を有する表示装置を提
供することを課題の一とする。また、本発明の一態様は、消費電力の小さいソースドライ
バ回路を有する表示装置を提供することを課題の一とする。

【0014】

なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は
、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目
で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又
は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる
。なお、本発明の一態様は、上記列挙した課題、及び他の課題のうち、少なくとも一つの
課題を解決するものである。なお、本発明の一態様は、上記列挙した課題、及び他の課題
の全てを解決する必要はない。

【課題を解決するための手段】

【0015】

（１）
本発明の一態様は、第１回路と、第２回路と、画像信号線と、を有し、第１回路は、画
像データ保持部と、表示素子と、を有し、第２回路は、補正データ保持部を有し、第２回
路は、画像信号線に電気的に接続され、画像信号線は、第１回路に電気的に接続され、画
像データ保持部は、表示素子に電気的に接続され、第１回路は、画像データ保持部に、第
１画像データを保持する機能を有し、第２回路は、補正データ保持部に、補正データを保
持する機能と、画像信号線と画像データ保持部に保持されている第１画像データを補正デ
ータに応じて第２画像データに補正する機能と、を有し、表示素子は、第２画像データに
応じた画像を表示する機能を有する表示装置である。

【0016】

（２）
又は、本発明の一態様は、上記（１）の構成において、第２回路は、第１乃至第３スイ
ッチと、第１容量素子と、を有し、第１回路は、第４スイッチと、第２容量素子と、を有
し、第１スイッチの第１端子は、第１容量素子の第１端子と、画像信号線と、に電気的に
接続され、第１スイッチの第２端子は、第２スイッチの第１端子に電気的に接続され、補
正データ保持部は、第２スイッチの第２端子と、第１容量素子の第２端子と、第３スイッ
チの第１端子と、に電気的に接続され、第４スイッチの第１端子は、画像信号線と電気的
に接続され、画像データ保持部は、第４スイッチの第２端子と、第２容量素子と、電気的
に接続される表示装置である。

【0017】

（３）
又は、本発明の一態様は、上記（２）の構成において、第１乃至第４スイッチの少なく
とも一は、トランジスタであり、トランジスタは、チャネル形成領域に、金属酸化物又は
シリコンの一方を有する表示装置である。

【0018】

（４）
又は、本発明の一態様は、上記（２）、又は（３）の構成において、第１乃至第４機能
を有し、第１機能は、第２スイッチをオフ状態にし、第３スイッチをオン状態にして、補
正データ保持部にに第１電位を書き込む機能と、第２スイッチをオフ状態にし、第１スイ
ッチ及び第４スイッチのそれぞれをオン状態にして、画像信号線と、前記画像データ保持
部と、に第１画像データに応じた第２電位を書き込む機能と、を有し、第２機能は、第１
スイッチをオフ状態にし、第４スイッチをオン状態にして、画像信号線と、画像データ保
持部と、を電気的に浮遊状態にする機能を有し、第３機能は、第１スイッチ及び第３スイ
ッチのそれぞれをオフ状態にし、第２スイッチをオン状態にして、補正データ保持部に補
正データに応じた第３電位を書き込む機能と、第１容量素子の第２端子の電位が、第１電
位から第３電位に変動したことによって、画像信号線と画像データ保持部とによって保持
されている第２電位が、第２画像データに応じた第４電位に変動する機能と、を有し、第
４機能は、第４スイッチをオフ状態にして、第４電位に応じて表示素子を駆動する機能を
有する表示装置である。

【0019】

（５）
又は、本発明の一態様は、上記（４）の構成において、第２電位は、第２画像データの
上位ビットに応じた電位であり、第３電位は、第２画像データの下位ビットに応じた電位
である表示装置である。

【0020】

（６）
又は、本発明の一態様は、上記（２）乃至（５）のいずれか一の構成において、表示素
子は、液晶素子であり、液晶素子の第１端子は、画像データ保持部に電気的に接続されて
いる表示装置である。

【0021】

（７）
又は、本発明の一態様は、上記（２）乃至（５）のいずれか一の構成において、表示素
子は、発光素子であり、駆動回路部を有し、駆動回路部は駆動トランジスタを有し、駆動
トランジスタのゲートは、画像データ保持部に電気的に接続され、駆動トランジスタの第
１端子は、第２容量素子の第２端子と、発光素子の入力端子と、に電気的に接続されてい
る表示装置である。

【0022】

（８）
又は、本発明の一態様は、上記（１）乃至（７）のいずれか一の構成の表示装置と、筐
体と、を有する電子機器である。

【発明の効果】

【0023】

本発明の一態様によって、多階調の画像データを生成できる表示装置を提供することが
できる。また、本発明の一態様によって、新規の表示装置を提供することができる。また
、本発明の一態様によって、当該表示装置を有する電子機器を提供することができる。

【0024】

また、本発明の一態様によって、回路面積の小さいソースドライバ回路を有する表示装
置を提供することができる。また、本発明の一態様によって、消費電力の小さいソースド
ライバ回路を有する表示装置を提供することができる。

【0025】

なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は
、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目
で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又
は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる
。なお、本発明の一態様は、上記列挙した効果、及び他の効果のうち、少なくとも一つの
効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果
を有さない場合もある。

【図面の簡単な説明】

【0026】

【図1】表示装置の一例を示すブロック図。

【図2】表示装置の一例を示すブロック図。

【図3】表示装置の一例を示す回路図。

【図4】画素の一例を示す回路図。

【図5】表示装置が有する回路の一例を示す回路図。

【図6】表示装置の一例を示す回路図。

【図7】表示装置の動作例を説明するためのタイミングチャート。

【図8】表示装置の一例を示す上面図。

【図9】タッチパネルの一例を示す斜視図。

【図10】表示装置の一例を示す断面図。

【図11】トランジスタの構成例を示す断面図。

【図12】トランジスタの構成例を示す断面図。

【図13】電子機器の一例を示す斜視図。

【図14】電子機器の一例を示す斜視図。

【図15】ＤＯＳＲＡＭの構成例を示す断面図。

【図16】実施例で扱う表示装置を示す回路図。

【図17】図１６の表示装置において、補正データに応じた電位の書き込みによって、画像データに応じた電位の変動を示す図。

【発明を実施するための形態】

【0027】

本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属
の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む
）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）
などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属
酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用
、及びスイッチング作用の少なくとも１つを有するトランジスタのチャネル形成領域を構
成し得る場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍ
ｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。また、ＯＳ ＦＥＴ、又はＯ
Ｓトランジスタと記載する場合においては、金属酸化物または酸化物半導体を有するトラ
ンジスタと換言することができる。

【0028】

また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘ
ｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅ
ｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。

【0029】

（実施の形態１）
本実施の形態では、本発明の一態様の表示装置について説明する。

【0030】

＜表示装置の構成例１＞
初めに、表示装置の構成例について説明する。図１は、表示素子を有する表示装置の一
例を示したブロック図である。表示装置ＤＤは、表示部ＰＡと、ソースドライバ回路ＳＤ
と、ゲートドライバ回路ＧＤと、を有する。

【0031】

表示部ＰＡは、複数の画素ＰＩＸを有する。なお、図１では、表示部ＰＡが有する複数
の画素ＰＩＸのうち一つのみが図示されており、他の画素ＰＩＸについては省略している
。また、表示部ＰＡが有する複数の画素ＰＩＸは、マトリクス状に配置されていることが
好ましい。

【0032】

図１では、画素ＰＩＸは、画像信号線として機能する配線ＳＬを介して、ソースドライ
バ回路ＳＤと電気的に接続されている。加えて、画素ＰＩＸは、選択信号線として機能す
る配線ＧＬを介して、ゲートドライバ回路ＧＤと電気的に接続されている。なお、表示部
ＰＡは、画素ＰＩＸを複数有しているため、配線ＳＬに電気的に接続されている画素ＰＩ
Ｘは複数としてもよい。同様に、配線ＧＬに電気的に接続される画素ＰＩＸも複数として
もよい。また、配線ＳＬ及び配線ＧＬのそれぞれは、表示部ＰＡに含まれる画素ＰＩＸの
個数に応じて、複数設けてもよい。更に、画素ＰＩＸの回路構成によっては、一つの画素
ＰＩＸに対して、複数の配線ＳＬ、又は複数の配線ＧＬを電気的に接続する構成としても
よい。

【0033】

画素ＰＩＸは、１つ以上の副画素を有する構成とすることができる。例えば、画素ＰＩ
Ｘには、副画素を１つ有する構成（赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、白色（Ｗ）な
どのいずれか一つの色）、副画素を３つ有する構成（赤色（Ｒ）、緑色（Ｇ）、及び青色
（Ｂ）の３色など）、あるいは、副画素を４つ有する構成（赤色（Ｒ）、緑色（Ｇ）、青
色（Ｂ）、白色（Ｗ）の４色、または、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、黄色（Ｙ
）の４色など）を適用できる。なお、副画素に適用される色要素は、上記の組み合わせに
限定されず、必要に応じて、シアン（Ｃ）及びマゼンタ（Ｍ）などを組み合わせてもよい
。

【0034】

ソースドライバ回路ＳＤは、表示部ＰＡに含まれる画素ＰＩＸに入力するための画像デ
ータを生成する機能と、当該画像データを画素ＰＩＸに送信する機能と、を有する。

【0035】

ソースドライバ回路ＳＤは、例えば、シフトレジスタＳＲと、ラッチ回路ＬＡＴと、レ
ベルシフト回路ＬＶＳと、デジタルアナログ変換回路ＤＡＣと、アンプ回路ＡＭＰと、デ
ータバス配線ＤＢと、を有することができる。図１では、シフトレジスタＳＲの出力端子
がラッチ回路ＬＡＴのクロック入力端子に電気的に接続され、ラッチ回路ＬＡＴの入力端
子がデータバス配線ＤＢに電気的に接続され、ラッチ回路ＬＡＴの出力端子がレベルシフ
ト回路ＬＶＳの入力端子に電気的に接続され、レベルシフト回路ＬＶＳの出力端子がデジ
タルアナログ変換回路ＤＡＣの入力端子に電気的に接続され、デジタルアナログ変換回路
ＤＡＣの出力端子がアンプ回路ＡＭＰの入力端子に電気的に接続され、アンプ回路ＡＭＰ
の出力端子が表示部ＰＡに電気的に接続されている。

【0036】

なお、図１に図示しているラッチ回路ＬＡＴと、レベルシフト回路ＬＶＳと、デジタル
アナログ変換回路ＤＡＣと、アンプ回路ＡＭＰと、は１本の配線ＳＬに対して設けられて
いる。つまり、配線ＳＬの本数に応じて、ラッチ回路ＬＡＴと、レベルシフト回路ＬＶＳ
と、デジタルアナログ変換回路ＤＡＣと、アンプ回路ＡＭＰと、のそれぞれを複数設ける
必要がある。なお、この場合、シフトレジスタＳＲは、複数のラッチ回路ＬＡＴのクロッ
ク入力端子のそれぞれに対して、順次パルス信号を送信する構成とすればよい。

【0037】

データバス配線ＤＢは、表示部ＰＡに入力するための画像データを含むデジタル信号を
送信するための配線である。当該画像データは、階調度を有しており、階調度が大きいほ
ど、色又は明るさの変化をよりなめらかに表現でき、自然に近い画像を表示部ＰＡに表示
することができる。但し、階調度が大きいほど、当該画像データのデータ量は大きくなり
、且つ分解能の高いデジタルアナログ変換回路を用いる必要がある。

【0038】

ラッチ回路ＬＡＴの入力端子には、データバス配線ＤＢから画像データを含むデジタル
信号が入力される。そして、ラッチ回路ＬＡＴは、シフトレジスタＳＲから送信される信
号によって、当該画像データの保持、又は保持した当該画像データを出力端子から出力、
のどちらか一方の動作を行う。

【0039】

レベルシフト回路ＬＶＳは、入力信号をより大きい振幅電圧またはより小さい振幅電圧
の出力信号に変換する機能を有する。図１では、ラッチ回路ＬＡＴから送られる画像デー
タを含むデジタル信号の振幅電圧を、デジタルアナログ変換回路ＤＡＣが適切に動作する
振幅電圧に変換する役割を有する。

【0040】

デジタルアナログ変換回路ＤＡＣは、入力された画像データを含むデジタル信号をアナ
ログ信号に変換する機能と、当該アナログ信号を出力端子から出力する機能と、を有する
。特に、表示部ＰＡに多階調の画像データを表示する場合、デジタルアナログ変換回路Ｄ
ＡＣは高分解能のデジタルアナログ変換回路とする必要がある。

【0041】

アンプ回路ＡＭＰは、入力端子に入力されたアナログ信号を増幅して、出力端子に出力
する機能を有する。デジタルアナログ変換回路ＤＡＣと表示部ＰＡとの間にアンプ回路Ａ
ＭＰを設けることにより、画像データを安定的に表示部ＰＡに送ることができる。アンプ
回路ＡＭＰとしては、オペアンプなどを有するボルテージフォロワ回路などを適用するこ
とができる。なお、アンプ回路として差動入力回路を有する回路を用いる場合、当該差動
入力回路のオフセット電圧は、限りなく０Ｖに近い電圧とすることが好ましい。

【0042】

ソースドライバ回路ＳＤは、上述の動作を行うことによって、データバス配線ＤＢから
送られる、画像データを含むデジタル信号をアナログ信号に変換して、表示部ＰＡに送信
することができる。

【0043】

ゲートドライバ回路ＧＤは、表示部ＰＡに含まれる複数の画素ＰＩＸのうち、画像デー
タの入力先となる画素ＰＩＸを選択する機能を有する。

【0044】

表示部ＰＡに画像データを入力する方法としては、例えば、ゲートドライバ回路ＧＤは
、ある一本の配線ＧＬに電気的に接続されている複数の画素ＰＩＸに選択信号を送信して
、複数の画素ＰＩＸに含まれる、画像データの書き込みスイッチング素子をオン状態とし
、その後、ソースドライバ回路ＳＤから、配線ＳＬを介して、複数の画素ＰＩＸに画像デ
ータを送信して、画像データの書き込みを行えばよい。そのため、本明細書等では、配線
ＧＬはゲート線、選択信号線などと言い換えることができ、配線ＳＬはソース線、データ
線、画像信号線などと言い換えることができる。

【0045】

なお、本発明の一態様は、図１に示した表示装置ＤＤの構成に限定されない。本発明の
一態様は、例えば、設計仕様、目的などの状況に応じて、表示装置ＤＤの構成要素を適宜
変更したものとすることができる。

【0046】

ところで、多階調の画像を表示部ＰＡに表示する場合、デジタルアナログ変換回路ＤＡ
Ｃの分解能を高くすればよいが、この場合、デジタルアナログ変換回路ＤＡＣが大きくな
るため、ソースドライバ回路ＳＤの回路面積が大きくなる場合がある。ソースドライバ回
路ＳＤの回路面積を小さくするため、ソースドライバ回路ＳＤが有する回路に含まれるト
ランジスタや容量素子などの回路素子を小さくすると、寄生抵抗の影響や回路素子の作製
時に起因する構造のバラつきの影響などによって、回路素子の電気的特性が損なわれる可
能性がある。

【0047】

＜表示装置の構成例２＞
本発明の一態様の表示装置は、上記を鑑み構成されたもので、画素ＰＩＸの画像データ
の保持部の電位を、容量結合によって、デジタルアナログ変換回路ＤＡＣの出力可能な電
位よりも精度の大きい電位に変動させる構成となっている。換言すれば、本発明の一態様
の表示装置によって、デジタルアナログ変換回路ＤＡＣよりも高い分解能の電位を、画素
ＰＩＸの画像データの保持部に与えることができる。これにより、デジタルアナログ変換
回路の分解能を高くする必要がなくなるため、分解能の低いデジタルアナログ変換回路を
用いることができる。そのため、デジタルアナログ変換回路ＤＡＣを含むソースドライバ
回路ＳＤの回路面積を低くすることができ、またソースドライバ回路ＳＤの消費電力を低
減することができる。

【0048】

本発明の一態様の表示装置の構成例を図２（Ａ）（Ｂ）に示す。

【0049】

図２（Ａ）のブロック図は、液晶素子を有する表示装置の一例を示しており、表示装置
ＤＤ１は、表示部ＰＡと、表示部ＰＡの周辺に設けられる回路と、を有する。

【0050】

具体的には、図２（Ａ）に示す表示装置ＤＤ１は、図１に示した表示部ＰＡと、ゲート
ドライバ回路ＧＤと、ソースドライバ回路ＳＤと、の他に、補正データ保持部１０４を有
する。そして、表示部ＰＡに含まれる画素ＰＩＸは、画像データ保持部１０１と、表示素
子１０３と、を有する。

【0051】

補正データ保持部１０４の入力端子は、ソースドライバ回路ＳＤの出力端子と電気的に
接続され、補正データ保持部１０４の出力端子は、配線ＳＬと電気的に接続されている。

【0052】

図２（Ａ）に示す表示部ＰＡは、図１に示す表示部ＰＡと同様に、複数の画素ＰＩＸを
有する。なお、図２（Ａ）は、表示部ＰＡに含まれる複数の画素ＰＩＸのうち一つのみを
図示しており、他の画素ＰＩＸについては省略している。表示部ＰＡに含まれる画素ＰＩ
Ｘにおいて、画像データ保持部１０１は、表示素子１０３と電気的に接続されている。ま
た、画像データ保持部１０１は、配線ＳＬと電気的に接続されている。

【0053】

画像データ保持部１０１は、ソースドライバ回路ＳＤから、補正データ保持部１０４と
配線ＳＬとを介して、送られる画像データを保持する機能を有する。また、画像データ保
持部１０１は、画像データを保持するための、書き込みスイッチング素子、容量素子など
を有することができる。

【0054】

図２（Ａ）に示す画素ＰＩＸに含まれる表示素子１０３は、画素ＰＩＸから射出される
光を制御する機能を有する。当該光の強さ（輝度、階調の高さなどと言い換えることがで
きる。）は、画像データ保持部１０１に保持された画像データに応じて決まる。

【0055】

表示素子１０３としては、上述した通り、液晶素子を適用することができる。当該液晶
素子としては、例えば、透過型液晶素子、反射型液晶素子などが挙げられる。また、液晶
素子以外としては、例えば、電気泳動素子、電子粉流体（登録商標）を用いた表示素子、
エレクトロウェッティング方式の表示素子などが挙げられる。なお、表示素子１０３とし
て、無機ＥＬ素子、有機ＥＬ素子などの発光素子を適用する場合については、後述する。

【0056】

図２（Ａ）に示す配線ＶＡは、画素ＰＩＸに電気的に接続されている。配線ＶＡは、例
えば、画像データ保持部１０１に画像データを保持するための容量線、表示素子１０３の
液晶素子の一方の端子に電位を与えるための配線などとすることができる。そのため、配
線ＶＡは、一又は複数の配線とすることができる。

【0057】

図１の表示装置ＤＤの説明では、配線ＧＬは、画素ＰＩＸに画像データを書き込む際に
、事前に選択信号を送信する機能を有する、と説明したが、図２（Ａ）の画素ＰＩＸと配
線ＶＡとの間をオン状態、オフ状態を制御する機能を有してもよい。そのため、配線ＧＬ
は、一又は複数の配線とすることができる。これにより、配線ＶＡからの電圧の印加及び
／又は電流の供給を一時的に停止することができる。

【0058】

図２（Ｂ）のブロック図は、有機ＥＬ素子や無機ＥＬ素子などの発光素子を有する表示
装置の一例を示している。

【0059】

具体的には、図２（Ｂ）に示す表示装置ＤＤ２は、表示装置ＤＤ１の画素ＰＩＸとほぼ
同様の構成を有しているが、表示部ＰＡに含まれる画素ＰＩＸが、駆動回路部１０２を有
している点で、表示装置ＤＤ１と異なる。そのため、表示装置ＤＤ２については、上述の
表示装置ＤＤ１と異なる部分のみ説明を行い、表示装置ＤＤ１と同じ部分の説明を省略す
る。

【0060】

駆動回路部１０２は、画像データ保持部１０１と、表示素子１０３と、に電気的に接続
されている。

【0061】

駆動回路部１０２は、画像データ保持部１０１に保持された画像データに応じて、表示
素子１０３を駆動する機能を有する。例えば、表示素子１０３として、有機ＥＬ素子など
電流によって発光輝度が決まる発光素子を適用している場合、駆動回路部１０２は、当該
電流を制御する駆動トランジスタを有することができる。なお、駆動トランジスタは表示
素子１０３に対して、駆動電流を流す機能を有する。

【0062】

図２（Ｂ）に示す画素ＰＩＸが有する表示素子１０３としては、例えば、上述したとお
り、発光素子を適用することができる。発光素子としては、例えば、無機ＥＬ素子、有機
ＥＬ素子などが挙げられる。また、それ以外としては、例えば、マイクロＬＥＤなどが挙
げられる。

【0063】

図２（Ｂ）の配線ＶＡは、図２（Ａ）に示す配線ＶＡと同様に画素ＰＩＸに電気的に接
続されている。ここでの配線ＶＡは、画像データ保持部１０１に画像データを保持するた
めの容量線、駆動回路部１０２を駆動するための電圧供給線、発光素子に電流を供給する
配線などとすることができる。そのため、図２（Ｂ）の配線ＶＡは、図２（Ａ）に示す配
線ＶＡと同様に一又は複数の配線とすることができる。

【0064】

次に、補正データ保持部１０４と、画像信号線として機能する配線ＳＬと、画素ＰＩＸ
について詳述する。図３は、配線ＳＬの寄生容量及び配線抵抗と、画素ＰＩＸの回路構成
例と、補正データ保持部１０４の回路構成例と、を示した回路図である。なお、図３では
、補正データ保持部１０４との接続関係を示すため、ソースドライバ回路ＳＤを図示して
いる。また、画素ＰＩＸでは、スイッチＳＷＣと、容量素子Ｃｓと、の回路素子のみを図
示しており、それ以外の回路素子の記載を省略している。また、図３では、画素ＰＩＸに
電気的に接続されている配線ＳＬを図示しているが、画素ＰＩＸに対して選択信号を送信
するための配線（図１及び図２に示す配線ＧＬに相当する配線）、特定のノードに所定の
電位を与えるための配線（図２に示す配線ＶＡに相当する配線）などは省略している。

【0065】

図３に示す配線ＳＬには、上述のとおり、配線ＳＬが有する寄生容量と、配線抵抗と、
を図示している。具体的には、配線ＳＬは、１個の画素ＰＩＸに対して、配線抵抗として
抵抗素子Ｒｐと、寄生容量として容量素子Ｃｐを有している。図３に示す表示部ＰＡは、
１列に対して画素ＰＩＸをＮ個（Ｎは１以上の整数である。）有しており、配線ＳＬは、
直列に接続されたＮ個の抵抗素子Ｒｐと、並列に接続されたＮ個の容量素子Ｃｐと、を有
するものとする。また、図３では、容量素子Ｃｐの第１端子と抵抗素子Ｒｐの第１端子と
の電気的接続点に、１個の画素ＰＩＸが電気的に接続されているものとする。

【0066】

図３に示す表示部ＰＡにおいて、ｉ行目（ｉは１以上Ｎ以下の整数である。）に設けら
れている画素ＰＩＸを、画素ＰＩＸ［ｉ］と図示している。また、本明細書では、特に断
らない限り、画素ＰＩＸ［１］乃至画素ＰＩＸ［Ｎ］のそれぞれのアドレスの記載を省略
する場合がある。また、図３では、画素ＰＩＸ［１］、画素ＰＩＸ［２］、画素ＰＩＸ［
Ｎ］を図示しており、それ以外の画素ＰＩＸについては省略している。

【0067】

画素ＰＩＸは、スイッチＳＷＣと、容量素子Ｃｓと、を有する。スイッチＳＷＣの第１
端子は、容量素子Ｃｓの第１端子と電気的に接続され、スイッチＳＷＣの第２端子は、配
線ＳＬと電気的に接続されている。容量素子Ｃｓの第２端子は、配線ＶＣと電気的に接続
されている。スイッチＳＷＣのオン状態、オフ状態の切り替えは、例えば、画素ＰＩＸに
対して送られる、配線ＧＬなどからの選択信号によって行われる。

【0068】

容量素子Ｃｓは、例えば、図２で説明した画像データ保持部１０１に含まれる、画像デ
ータを保持するための容量素子とすることができる。また、配線ＶＣは、例えば、当該画
像データを保持するために、容量素子Ｃｓの第２端子に適切な電位を与えるための配線と
することができる。

【0069】

寄生容量として機能する容量素子Ｃｐの第２端子は、配線ＶＰが電気的に接続されてい
るものとする。配線ＶＰとしては、例えば、画素ＰＩＸに対する選択信号を送信するため
の配線ＧＬ、配線ＶＣなどとすることができる。

【0070】

補正データ保持部１０４は、スイッチＳＷ１乃至スイッチＳＷ３と、容量素子Ｃｄと、
を有する。スイッチＳＷ１の第１端子は、容量素子Ｃｄの第１端子と、配線ＳＬと、に電
気的に接続され、スイッチＳＷ１の第２端子は、スイッチＳＷ２の第１端子と、ソースド
ライバ回路ＳＤと、に電気的に接続されている。スイッチＳＷ３の第１端子は、容量素子
Ｃｄの第２端子と、スイッチＳＷ２の第２端子と、に電気的に接続され、スイッチＳＷ３
の第２端子は、配線ＶＧと電気的に接続されている。

【0071】

なお、本実施の形態では、スイッチＳＷ２の第２端子と、容量素子Ｃｄの第２端子と、
スイッチＳＷ３の第１端子と、の電気的接続点をノードＮＤ３と呼称する。

【0072】

補正データ保持部は、スイッチＳＷ２をオン状態にすることで、容量素子Ｃｄの第２端
子（ノードＮＤ３）に補正データを書き込むことができる。

【0073】

配線ＶＧは、補正データ保持部１０４に保持した補正データをリセットするための配線
であり、例えば、基準電位を与える配線とすることができる。

【0074】

＜画素の回路構成例＞
次に、図１乃至図３に示す画素ＰＩＸに適用できる、回路構成例について説明する。

【0075】

図４（Ａ１）に示す画素ＰＩＸは、トランジスタＴｒ１と、容量素子Ｃ１と、液晶素子
ＬＣと、を有する。また、配線ＤＬ、配線ＧＬ、配線ＶＣＯＭは、画素ＰＩＸと電気的に
接続されている。

【0076】

トランジスタＴｒ１は、スイッチング素子として機能する。特に、トランジスタＴｒ１
は、液晶素子ＬＣの第１端子と配線ＤＬとの間を電気的に接続する、又は非接続にするト
ランジスタとして機能する。つまり、トランジスタＴｒ１は、図３の画素ＰＩＸに含まれ
るスイッチＳＷＣに相当することができる。また、トランジスタＴｒ１は、実施の形態３
に記載の構成を適用することができる。

【0077】

配線ＤＬは、画素ＰＩＸに画像データを送信するための配線であり、図１乃至図３に示
す配線ＳＬに相当する配線である。加えて、配線ＧＬは、画素ＰＩＸに対する選択信号線
であり、図１及び図２に示す配線ＧＬに相当する配線である。

【0078】

配線ＶＣＯＭは、液晶素子ＬＣの第２端子に所定の電位を与えるための配線である。所
定の電位としては、例えば、基準電位、低レベル電位、それらよりも低い電位などとする
ことができる。また、配線ＶＣＯＭは、表示部ＰＡが有する複数の画素ＰＩＸのそれぞれ
に含まれる液晶素子ＬＣの第２端子に対して、共通の電位を与えることができる。

【0079】

トランジスタＴｒ１の第１端子は、容量素子Ｃ１の第１端子に電気的に接続され、トラ
ンジスタＴｒ１の第２端子は、配線ＤＬに電気的に接続され、トランジスタＴｒ１のゲー
トは、配線ＧＬに電気的に接続されている。

【0080】

なお、本実施の形態では、トランジスタＴｒ１の第１端子と、容量素子Ｃ１の第１端子
と、液晶素子ＬＣの第１端子と、の電気的接続点をノードＮＤ１と呼称する。

【0081】

液晶素子ＬＣの第２端子は、配線ＶＣＯＭに電気的に接続されている。また、容量素子
Ｃ１の第２端子は、配線ＶＣＯＭと電気的に接続されている。

【0082】

容量素子Ｃ１は、トランジスタＴｒ１の第１端子と配線ＶＣＯＭとの間の電位差を保持
する機能を有する。また、容量素子Ｃ１は、図３に示す画素ＰＩＸに含まれる容量素子Ｃ
ｓに相当することができる。この場合、図３に示す配線ＶＣは、図４（Ａ１）の配線ＶＣ
ＯＭに相当することができる。なお、容量素子Ｃ１は、容量素子Ｃ１の第１端子の電位を
保持する役割を有すればよいため、容量素子Ｃ１の第２端子は、配線ＶＣＯＭ以外の定電
位を与える配線と電気的に接続されていてもよい。

【0083】

また、図４（Ａ１）に示す画素ＰＩＸにおいて、トランジスタＴｒ１及び容量素子Ｃ１
は、図２（Ａ）に示す画素ＰＩＸの画像データ保持部１０１が有する回路素子に相当する
ことができる。また、図４（Ａ１）に示す画素ＰＩＸにおいて、液晶素子ＬＣは、図２（
Ａ）に示す画素ＰＩＸの表示素子１０３に相当することができる。

【0084】

図４（Ａ１）に示す画素ＰＩＸは、ノードＮＤ１に画像データに応じた電位を保持する
ことで、液晶素子ＬＣに含まれる液晶分子が、液晶素子ＬＣの第１端子‐第２端子間に電
圧に従って配向する。配向された液晶分子は、表示装置に含まれるバックライトユニット
からの光を透過するため、又は、表示装置に含まれる反射電極によって表示装置の外から
入射された光を反射するため、画素ＰＩＸから画像データに応じた光を射出することがで
きる。

【0085】

図４（Ａ１）の画素ＰＩＸにおいて、トランジスタＴｒ１は、ＯＳトランジスタである
ことが好ましい。特に、ＯＳトランジスタは、チャネル形成領域にインジウム、元素Ｍ（
元素Ｍは、アルミニウム、ガリウム、イットリウム、又はスズ）、亜鉛の少なくとも一を
有する酸化物であることが好ましい。また、当該酸化物は、実施の形態４で詳述する。こ
のようなＯＳトランジスタをトランジスタＴｒ１に適用することで、トランジスタのオフ
電流を非常に低くすることができる。容量素子Ｃ１の第１端子（ノードＮＤ１）にデータ
を保持する場合、トランジスタＴｒ１をＯＳトランジスタとすることで、オフ電流による
、ノードＮＤ１に保持されたデータの破壊を防ぐことができる。

【0086】

また、トランジスタＴｒ１としては、例えば、チャネル形成領域にシリコンを有するト
ランジスタを適用することができる（以後、Ｓｉトランジスタと記載する。）。シリコン
としては、例えば、水素化アモルファスシリコン、微結晶シリコン、または多結晶シリコ
ン等を用いることができる。

【0087】

なお、図４（Ａ１）に示すトランジスタＴｒ１は、バックゲートを有するトランジスタ
であってもよい。図４（Ａ２）に示す画素ＰＩＸは、図４（Ａ１）に示す画素ＰＩＸが有
するトランジスタＴｒ１にバックゲートを設けた構成となっている。図４（Ａ２）では、
トランジスタＴｒ１は、ゲートとバックゲートとが電気的に接続されている。ゲートとバ
ックゲートとが電気的に接続されたトランジスタは、当該トランジスタに流れるオン電流
を高くすることができるため、図４（Ａ２）に示す画素ＰＩＸの構成にすることによって
、画素ＰＩＸを速く動作することができる。なお、図４（Ａ２）に示す画素ＰＩＸは、ト
ランジスタＴｒ１のゲートとバックゲートと接続した構成としているが、トランジスタＴ
ｒ１のバックゲートには別の配線によって電位を与える構成としてもよい。

【0088】

また、図１乃至図３に示す画素ＰＩＸに適用できる、図４（Ａ１）（Ａ２）とは別の回
路構成例について説明する。

【0089】

図４（Ｂ１）に示す画素ＰＩＸは、トランジスタＴｒ２乃至トランジスタＴｒ４と、容
量素子Ｃ２と、発光素子ＬＤと、を有する。また、配線ＤＬ、配線ＧＬ１、配線ＡＬ、配
線ＶＬ、配線ＣＡＴは、画素ＰＩＸと電気的に接続されている。

【0090】

トランジスタＴｒ２、トランジスタＴｒ４のそれぞれは、スイッチング素子として機能
する。画像データの書き込みは、トランジスタＴｒ２を制御することによって行われるた
め、トランジスタＴｒ２は、図３の画素ＰＩＸに含まれるスイッチＳＷＣに相当すること
ができる。トランジスタＴｒ３は、発光素子ＬＤに流れる電流を制御する駆動トランジス
タとして機能する。また、トランジスタＴｒ２乃至トランジスタＴｒ４は、実施の形態３
に記載の構成を適用することができる。

【0091】

配線ＤＬは、画素ＰＩＸに画像データを送信するための配線であり、図１乃至図３に示
す配線ＳＬに相当することができる。加えて、配線ＧＬ１は、画素ＰＩＸに対する選択信
号線であり、図１及び図２に示す配線ＧＬに相当することができる。

【0092】

配線ＶＬは、画素ＰＩＸ内の特定のノードに所定の電位を与えるための配線である。加
えて、配線ＡＬは、発光素子ＬＤに流すための電流を供給するための配線である。配線Ｖ
Ｌ及び配線ＡＬは、図２に示す配線ＶＡに相当することができる。

【0093】

配線ＣＡＴは、発光素子ＬＤの出力端子に所定の電位を与えるための配線である。所定
の電位としては、例えば、基準電位、低レベル電位、それらよりも低い電位などとするこ
とができる。また、配線ＣＡＴは、図２に示す配線ＶＡに相当することができる。配線Ｃ
ＡＴは、表示部ＰＡに含まれる複数の画素ＰＩＸにおいて、共通電位を与える配線として
機能することが望ましい。

【0094】

トランジスタＴｒ２の第１端子は、容量素子Ｃ２の第１端子と、トランジスタＴｒ３の
ゲートと、に電気的に接続され、トランジスタＴｒ２の第２端子は、配線ＤＬに電気的に
接続され、トランジスタＴｒ２のゲートは、配線ＧＬ１に電気的に接続されている。トラ
ンジスタＴｒ３の第１端子は、配線ＡＬと電気的に接続され、トランジスタＴｒ３の第２
端子は、容量素子Ｃ２の第２端子と、トランジスタＴｒ４の第１端子と、発光素子ＬＤの
入力端子と、に電気的に接続されている。トランジスタＴｒ４の第２端子は、配線ＶＬに
電気的に接続され、トランジスタＴｒ４のゲートは、配線ＧＬ１に電気的に接続されてい
る。発光素子ＬＤの出力端子は、配線ＣＡＴと電気的に接続されている。

【0095】

なお、本実施の形態では、トランジスタＴｒ２の第１端子と、容量素子Ｃ２の第１端子
と、トランジスタＴｒ３のゲートと、の電気的接続点をノードＮＤ２と呼称する。

【0096】

容量素子Ｃ２は、トランジスタＴｒ３の第２端子とゲートとの間の電位差を保持する機
能を有する。また、容量素子Ｃ２は、図３に示す画素ＰＩＸに含まれる容量素子Ｃｓに相
当することができる。

【0097】

また、図４（Ｂ１）に示す画素ＰＩＸにおいて、トランジスタＴｒ２及び容量素子Ｃ２
は、図２（Ｂ）に示す画素ＰＩＸの画像データ保持部１０１が有する回路素子に相当する
ことができる。また、図４（Ｂ１）に示す画素ＰＩＸにおいて、トランジスタＴｒ３及び
トランジスタＴｒ４は、図２（Ｂ）に示す画素ＰＩＸの駆動回路部１０２が有する回路素
子に相当することができる。また、図４（Ｂ１）に示す画素ＰＩＸにおいて、発光素子Ｌ
Ｄは、図２（Ｂ）に示す画素ＰＩＸの表示素子１０３に相当することができる。

【0098】

図４（Ｂ１）に示す画素ＰＩＸは、ノードＮＤ２に画像データに応じた電位を保持する
ことで、駆動トランジスタであるトランジスタＴｒ３のゲート‐ソース間電圧に応じた電
流が、トランジスタＴｒ３のソース‐ドレイン間に流れる。当該電流は、発光素子ＬＤの
入力端子に流れるため、発光素子ＬＤは発光する。そのため、画素ＰＩＸは画像データに
応じた光を射出することができる。

【0099】

図４（Ｂ１）の画素ＰＩＸにおいて、トランジスタＴｒ２乃至トランジスタＴｒ４の少
なくとも一は、ＯＳトランジスタであることが好ましい。特に、ＯＳトランジスタは、チ
ャネル形成領域にインジウム、元素Ｍ（元素Ｍは、アルミニウム、ガリウム、イットリウ
ム、又はスズ）、亜鉛の少なくとも一を有する酸化物であることが好ましい。また、当該
酸化物は、実施の形態４で詳述する。このようなＯＳトランジスタをトランジスタＴｒ２
乃至トランジスタＴｒ４の少なくとも一に適用することで、適用したトランジスタのオフ
電流を非常に低くすることができる。容量素子Ｃ２の第１端子（ノードＮＤ２）にデータ
を保持する場合、トランジスタＴｒ２をＯＳトランジスタとすることで、オフ電流による
、ノードＮＤ２に保持されたデータの破壊を防ぐことができる。また、トランジスタＴｒ
２乃至トランジスタＴｒ４の全てに、ＯＳトランジスタを適用することによって、それぞ
れのトランジスタを同時に形成することができるため、表示部ＰＡの作製工程を短縮する
ことができる場合がある。つまり、表示部ＰＡの生産時間を少なくすることができるため
、一定時間当たりの生産数を増加することができる。

【0100】

また、トランジスタＴｒ２乃至トランジスタＴｒ４の少なくとも一に、例えば、チャネ
ル形成領域にシリコンを有するＳｉトランジスタを適用することができる。シリコンとし
ては、例えば、水素化アモルファスシリコン、微結晶シリコン、または多結晶シリコン等
を用いることができる。

【0101】

また、トランジスタＴｒ２乃至トランジスタＴｒ４のチャネル形成領域は同一の材料で
あることが好ましい。また、状況に応じて、画素ＰＩＸを、トランジスタＴｒ２乃至トラ
ンジスタＴｒ４のうち、一部のトランジスタをＳｉトランジスタとし、残りのトランジス
タをＯＳトランジスタとした構成としてもよい。

【0102】

なお、図４（Ｂ１）に示す画素ＰＩＸは、発光素子ＬＤの入力端子にスイッチング素子
を設けてもよい。図４（Ｂ２）に示す画素ＰＩＸは、トランジスタＴｒ３の第２端子と、
容量素子Ｃ２の第２端子と、トランジスタＴｒ４の第１端子と、の電気的接続点と、発光
素子ＬＤとの間に、スイッチング素子としてトランジスタＴｒ５が設けられた構成となっ
ている。つまり、トランジスタＴｒ５の第１端子は、トランジスタＴｒ３の第２端子と、
容量素子Ｃ２の第２端子と、トランジスタＴｒ４の第１端子と、に電気的に接続され、ト
ランジスタＴｒ５の第２端子は、発光素子ＬＤの入力端子と電気的に接続されている。ま
た、トランジスタＴｒ５のゲートは、選択信号線の一である配線ＧＬ２と電気的に接続さ
れている。

【0103】

図４（Ｂ１）に示す画素ＰＩＸの場合、発光素子ＬＤの発光を止めるには、発光素子Ｌ
Ｄの入力端子に電流を流さなければよいので、そのタイミングに合わせて配線ＡＬに印加
されている電位を下げるなどを行えばよい。この場合、配線ＡＬを制御するためのドライ
バ回路を別途設ける必要があるため、表示装置の作製時のコストが上がってしまうことが
ある。一方、図４（Ｂ２）に示す画素ＰＩＸの場合、配線ＧＬ２に低レベル電位を印加し
てトランジスタＴｒ５をオフ状態にすることによって、発光素子ＬＤへの電流の供給を止
めればよい。また、トランジスタＴｒ５を上述したＯＳトランジスタとすることで、オフ
電流による発光素子ＬＤの発光を防ぐことができる。

【0104】

また、図４（Ｂ２）に示す画素ＰＩＸにおいて、トランジスタＴｒ５は、図２（Ｂ）に
示す画素ＰＩＸの駆動回路部１０２が有する回路素子に相当することができる。

【0105】

＜補正データ保持部の回路構成例＞
次に、図１乃至図３に示す補正データ保持部１０４に適用できる、回路構成例について
説明する。

【0106】

図５（Ａ）に示す補正データ保持部１０４は、図３に示す補正データ保持部１０４のス
イッチＳＷ１乃至スイッチＳＷ３としてそれぞれトランジスタＳＷＴ１乃至トランジスタ
ＳＷＴ３を適用した回路構成例となっている。なお、図５（Ａ）では、補正データ保持部
１０４との接続関係を示すため、表示部ＰＡと、ソースドライバ回路ＳＤと、を図示して
いる。

【0107】

トランジスタＳＷＴ１の第１端子は、容量素子Ｃｄの第１端子と、配線ＳＬ（配線ＤＬ
）と、に電気的に接続され、トランジスタＳＷＴ１の第２端子は、トランジスタＳＷＴ２
の第１端子と、ソースドライバ回路ＳＤと、に電気的に接続され、トランジスタＳＷＴ１
のゲートは、配線ＣＲＬ１と電気的に接続されている。トランジスタＳＷＴ２のゲートは
、配線ＣＲＬ２と電気的に接続されている。トランジスタＳＷＴ３の第１端子は、容量素
子Ｃｄの第２端子と、トランジスタＳＷＴ２の第２端子と、に電気的に接続され、トラン
ジスタＳＷＴ３の第２端子は、配線ＶＧと電気的に接続され、トランジスタＳＷＴ３のゲ
ートは、配線ＣＲＬ１と電気的に接続されている。

【0108】

なお、図３と同様に、図５では、トランジスタＳＷＴ２の第２端子と、容量素子Ｃｄの
第２端子と、トランジスタＳＷＴ３の第１端子と、の電気的接続点をノードＮＤ３として
いる。

【0109】

配線ＣＲＬ１及び配線ＣＲＬ２は、トランジスタＳＷＴ１乃至トランジスタＳＷＴ３の
オン状態、オフ状態の切り替えを行うための配線である。特に、トランジスタＳＷＴ１と
トランジスタＳＷＴ３のそれぞれのゲートは、配線ＣＲＬ１に電気的に接続されているた
め、配線ＣＲＬ１に高レベル電位、又は低レベル電位を与えることによって、トランジス
タＳＷＴ１及びトランジスタＳＷＴ３のオン状態、オフ状態の切り替えを同時に行うこと
ができる。なお、トランジスタＳＷＴ１及びトランジスタＳＷＴ３のそれぞれのオン状態
、オフ状態の切り替えは同時に行う必要は無く、トランジスタＳＷＴ１及びトランジスタ
ＳＷＴ３のオン状態、オフ状態の切り替えをそれぞれ独立に行ってもよい。その場合、補
正データ保持部１０４は、トランジスタＳＷＴ１及びトランジスタＳＷＴ３のそれぞれの
ゲートが異なる配線に電気的に接続されている構成とすればよい。

【0110】

トランジスタＳＷＴ１乃至トランジスタＳＷＴ３の少なくとも一は、ＯＳトランジスタ
を用いるのが好ましい。ＯＳトランジスタは、オフ電流が非常に低いという特性を有して
いるため、例えば、トランジスタＳＷＴ２及び／又はトランジスタＳＷＴ３としてＯＳト
ランジスタを適用することによって、オフ電流による、ノードＮＤ３に保持されたデータ
の破壊を防ぐことができる。また、トランジスタＳＷＴ１乃至トランジスタＳＷＴ３の全
てをＯＳトランジスタとすることによって、それぞれのトランジスタを同時に形成するこ
とができるため、表示部ＰＡの作製工程を短縮することができる場合がある。

【0111】

また、図５（Ａ）に示すトランジスタＳＷＴ１乃至トランジスタＳＷＴ３の少なくとも
一は、バックゲートを有するトランジスタとしてもよい。図５（Ｂ）は、トランジスタＳ
ＷＴ１乃至トランジスタＳＷＴ３の全てが、バックゲートを有するトランジスタとなって
おり、それぞれのトランジスタは、ゲートとバックゲートとが電気的に接続されている。
ゲートとバックゲートとが電気的に接続されたトランジスタは、当該トランジスタに流れ
るオン電流を高くすることができるため、図５（Ｂ）に示す画素ＰＩＸの構成にすること
によって、画素ＰＩＸを速く動作することができる。なお、図５（Ｂ）に示す画素ＰＩＸ
は、トランジスタＳＷＴ１乃至トランジスタＳＷＴ３のそれぞれにおいて、ゲートとバッ
クゲートと接続した構成としているが、それぞれのトランジスタのバックゲートには別の
配線によって電位を与える構成としてもよい。

【0112】

また、トランジスタＳＷＴ１乃至トランジスタＳＷＴ３の少なくとも一は、Ｓｉトラン
ジスタを適用してもよい。また、トランジスタＳＷＴ１乃至トランジスタＳＷＴ３のうち
、一部のトランジスタをＳｉトランジスタとし、残りのトランジスタをＯＳトランジスタ
としてもよい。

【0113】

また、図５（Ａ）（Ｂ）は、図３に示す補正データ保持部１０４のスイッチＳＷ１乃至
スイッチＳＷ３としてそれぞれトランジスタＳＷＴ１乃至トランジスタＳＷＴ３を適用し
た回路構成例を示したが、図３に示す補正データ保持部１０４のスイッチＳＷ１乃至スイ
ッチＳＷ３はＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ）回路によって構成された
スイッチ、例えば、アナログスイッチとしてもよい。

【0114】

更に、補正データ保持部１０４と画素ＰＩＸを同一の基板に形成する場合、トランジス
タＳＷＴ１乃至トランジスタＳＷＴ３と画素ＰＩＸに含まれるトランジスタとのそれぞれ
のチャネル形成領域は同一の材料で形成されるのが好ましい。

【0115】

また、補正データ保持部１０４とソースドライバ回路ＳＤとに含まれるそれぞれのトラ
ンジスタのチャネル形成領域を同一の材料で形成する場合、補正データ保持部１０４とソ
ースドライバ回路ＳＤとは同一の半導体基板上に形成するのが好ましい。また、補正デー
タ保持部１０４とソースドライバ回路ＳＤとに含まれるそれぞれのトランジスタのチャネ
ル形成領域を互いに異なる材料で形成する場合、ソースドライバ回路ＳＤを半導体基板上
に形成し、当該ソースドライバ回路ＳＤの上方に補正データ保持部１０４を形成する積層
構造とするのが好ましい。この場合、補正データ保持部１０４のトランジスタＳＷＴ１乃
至トランジスタＳＷＴ３をＯＳトランジスタとして構成し、ソースドライバ回路ＳＤをＳ
ｉトランジスタで構成することができる。また、補正データ保持部１０４及びソースドラ
イバ回路ＳＤは、ソースドライバ回路ＳＤが形成された半導体基板上に、補正データ保持
部１０４が形成された基板が実装された構成としてもよい。また、ソースドライバ回路Ｓ
Ｄの内部に、補正データ保持部１０４が含まれる構成としてもよい。

【0116】

なお、画素ＰＩＸ、補正データ保持部１０４、ソースドライバ回路ＳＤなどが形成され
る基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基
板（イットリア安定化ジルコニア基板など）、樹脂基板などの絶縁体基板が挙げられる。
また、当該基板としては、例えば、シリコン、ゲルマニウムなどの半導体基板、または炭
化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化
ガリウムからなる化合物半導体基板が挙げられる。また、当該基板としては、例えば、半
導体基板に絶縁性領域が含まれるＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）
基板などが挙げられる。また、当該基板としては、例えば、黒鉛基板、金属基板、合金基
板、導電性樹脂基板などの導電体基板などが挙げられる。

【0117】

＜＜動作例＞＞
次に、本発明の一態様の表示装置の動作例について説明する。なお、本動作例で扱う表
示装置としては、図６に示す表示装置ＤＤ３とする。表示装置ＤＤ３は、表示装置ＤＤ１
において、画素ＰＩＸを図４（Ａ１）に示す画素ＰＩＸとし、配線ＳＬを図３に示す配線
ＳＬとし、補正データ保持部１０４を図５（Ａ）に示す補正データ保持部１０４とした構
成となっている。なお、図６において、容量素子Ｃｐａは、図３に図示した配線ＳＬの寄
生容量とした容量素子Ｃｐの総和であり、配線ＳＬに電気的に接続されている画素ＰＩＸ
がＮ個であるとき、Ｃｐａ＝Ｎ×Ｃｐとなる。また、図６では、図３に図示した配線ＳＬ
の配線抵抗を示す抵抗素子Ｒｐを省略している。また、図６に示すソースドライバ回路Ｓ
Ｄでは、アンプ回路ＡＭＰのみ図示しており、アンプ回路の入力端子に電気的に接続され
ている回路、及び素子は、省略している。

【0118】

図７は、表示装置ＤＤ３の動作例を示したタイミングチャートである。図７に示すタイ
ミングチャートは、時刻Ｔ１乃至時刻Ｔ６及びその近傍の時刻における、配線ＧＬ、配線
ＶＣＯＭ、配線ＣＲＬ１、配線ＣＲＬ２、配線ＶＧ、配線ＤＬ、アンプ回路の出力電圧（
図７では、ＡＭＰ＿ｏｕｔと記載している。）、ノードＮＤ１、及びノードＮＤ３の電位
の変化を示している。なお、図７に記載しているｈｉｇｈは高レベル電位を指し、ｌｏｗ
は低レベル電位を指す。また、図７に記載しているＶ_ＧＮＤは、基準電位を指す。

【0119】

なお、配線ＶＣＯＭ及び配線ＶＧは、時刻Ｔ１乃至時刻Ｔ６及びその近傍の時刻におい
て、常にＶ_ＧＮＤが印加されているものとする。

【0120】

なお、本動作例において、トランジスタＴｒ１と、トランジスタＳＷＴ１乃至トランジ
スタＳＷＴ３と、は、特に断りのない場合は、オン状態の場合は最終的に線形領域で動作
する場合を含むものとする。すなわち、トランジスタＴｒ１と、トランジスタＳＷＴ１乃
至トランジスタＳＷＴ３と、のゲート電圧、ソース電圧、及びドレイン電圧は、線形領域
で動作する範囲での電圧に適切にバイアスされている場合を含むものとする。なお、表示
装置ＤＤ１の画素ＰＩＸとして、図４（Ｂ１）（Ｂ２）に記載の画素ＰＩＸを適用する場
合、トランジスタＴｒ２、トランジスタＴｒ４を線形領域で動作させ、トランジスタＴｒ
３を飽和領域で動作させるのが好ましい。

【0121】

［時刻Ｔ１より前］
時刻Ｔ１より前において、配線ＧＬには低レベル電位が印加されている。配線ＧＬの電
位が低レベル電位であるとき、トランジスタＴｒ１のゲートに、低レベル電位が印加され
るため、トランジスタＴｒ１がオフ状態となる。つまり、配線ＤＬと、ノードＮＤ１と、
の間は、非導通状態となる。

【0122】

また、配線ＣＲＬ１には低レベル電位が印加されている。配線ＣＲＬ１の電位が低レベ
ル電位であるとき、トランジスタＳＷＴ１及びトランジスタＳＷＴ３のそれぞれのゲート
に、低レベル電位が印加されるため、トランジスタＳＷＴ１及びトランジスタＳＷＴ３の
それぞれはオフ状態となる。つまり、ソースドライバ回路ＳＤと、表示部ＰＡと、の間は
、非導通状態となり、ノードＮＤ３と、配線ＶＧと、の間も非導通状態となる。

【0123】

ところで、液晶素子ＬＣの第１端子（ノードＮＤ１）と第２端子との間に一定以上の電
位差が生じた場合、液晶素子ＬＣに含まれる液晶分子が当該電位差に従って配向する。配
向された液晶分子は、表示装置ＤＤ１に含まれているバックライトユニットからの光を透
過するため、これにより、画素ＰＩＸから当該光が射出される。当該光の強度は、液晶素
子ＬＣの第１端子（ノードＮＤ１）と第２端子との間にかかる電圧、つまり、ノードＮＤ
１の電位によって決まるため、当該電位を調整することで階調表示を行うことができる。
なお、図７に示すタイミングチャートの時刻Ｔ１より前において、画素ＰＩＸから光が射
出されない程度に、液晶素子ＬＣの第１端子（ノードＮＤ１）と第２端子との間の電位差
が生じているものとし、このような電位を、Ｖ_Ｉｎｉ１とする。つまり、図７に示すタイ
ミングチャートにおいて、ノードＮＤ１の電位をＶ_Ｉｎｉ１と記載している。なお、Ｖ_{Ｉ
ｎｉ１}は、Ｖ_ＧＮＤ、又はＶ_ＧＮＤよりも低い電位であってもよい。本動作例では、Ｖ_{Ｉ
ｎｉ１}は、Ｖ_ＧＮＤよりも大きく、かつ画素ＰＩＸから光が射出されない程度の電位とし
て、説明する。

【0124】

時刻Ｔ１より前において、配線ＣＲＬ２の電位は、高レベル電位から低レベル電位に変
化する。配線ＣＲＬ２の電位が高レベル電位であるとき、トランジスタＳＷＴ２のゲート
に、高レベル電位が印加されるため、トランジスタＳＷＴ２はオン状態となる。つまり、
ソースドライバ回路ＳＤと、ノードＮＤ３と、の間は、導通状態となる。このとき、ソー
スドライバ回路ＳＤのアンプ回路ＡＭＰの出力端子から出力された電位がノードＮＤ３に
印加される。また、配線ＣＲＬ２の電位が低レベル電位になったとき、トランジスタＳＷ
Ｔ２はオフ状態となるため、ソースドライバ回路ＳＤと、ノードＮＤ３と、の間は、非導
通状態となる。

【0125】

また、本動作例を簡易的に説明するため、時刻Ｔ１より前における、ノードＮＤ３の電
位をＶ_Ｉｎｉ２とする。なお、Ｖ_Ｉｎｉ２は、Ｖ_ＧＮＤ、又はＶ_ＧＮＤよりも低い電位で
あってもよいが、本動作例では、Ｖ_Ｉｎｉ２は、Ｖ_ＧＮＤよりも大きい電位とする。

【0126】

時刻Ｔ１より前において、配線ＤＬは、適当な電位であるものとする。なお、図７では
、配線ＤＬの電位は、Ｖ_ＧＮＤよりも大きい電位として図示している。

【0127】

［時刻Ｔ１］
時刻Ｔ１において、配線ＧＬには高レベル電位が印加される。そのため、時刻Ｔ１から
時刻Ｔ２までの間において、トランジスタＴｒ１のゲートに、高レベル電位が印加される
ため、トランジスタＴｒ１がオン状態となる。これにより、配線ＤＬと、ソースドライバ
回路ＳＤと、の間が導通状態となる。

【0128】

また、時刻Ｔ１において、配線ＣＲＬ１には高レベル電位が印加される。そのため、時
刻Ｔ１から時刻Ｔ２までの間において、トランジスタＳＷＴ１及びトランジスタＳＷＴ３
のそれぞれのゲートに、高レベル電位が印加されるため、トランジスタＳＷＴ１及びトラ
ンジスタＳＷＴ３がオン状態となる。ノードＮＤ３と、配線ＶＧと、の間が導通状態とな
る。

【0129】

ここで、時刻Ｔ１において、アンプ回路の出力端子からアナログ信号として電位Ｖ_{ｄａ
ｔａ１}が出力されたものとする。Ｖ_{ｄａｔａ１}は、ソースドライバ回路ＳＤが有するデジ
タルアナログ変換回路ＤＡＣが出力可能な電位とする。このとき、トランジスタＳＷＴ１
がオン状態となっているため、配線ＤＬの電位は、Ｖ_{ｄａｔａ１}となる。また、トランジ
スタＴｒ１はオン状態となっているため、画素ＰＩＸのノードＮＤ１の電位も、Ｖ_{ｄａｔ
ａ１}となる。

【0130】

一方、トランジスタＳＷＴ３がオン状態となっているため、ノードＮＤ３の電位は、Ｖ
_ＧＮＤとなる。また、トランジスタＳＷＴ２はオフ状態となっているため、アンプ回路Ａ
ＭＰの出力端子から出力される電位Ｖ_{ｄａｔａ１}がノードＮＤ３に印加されることはない
。

【0131】

このとき、容量素子Ｃｄの第１端子‐第２端子間の電圧は、Ｖ_{ｄａｔａ１}となる。

【0132】

［時刻Ｔ２］
時刻Ｔ２において、配線ＣＲＬ１には低レベル電位が印加される。そのため、時刻Ｔ２
から時刻Ｔ３までの間において、トランジスタＳＷＴ１及びトランジスタＳＷＴ３のそれ
ぞれのゲートに、低レベル電位が印加されるため、トランジスタＳＷＴ１及びトランジス
タＳＷＴ３のそれぞれがオフ状態となる。

【0133】

トランジスタＳＷＴ１がオフ状態となると、配線ＤＬと、ソースドライバ回路ＳＤと、
の間が非導通状態となる。このため、配線ＤＬとノードＮＤ１は、電気的に浮遊状態とな
る。また、トランジスタＳＷＴ３がオフ状態となると、ノードＮＤ３と、配線ＶＧと、の
間も非導通状態になるため、ノードＮＤ３も電気的に浮遊状態となる。

【0134】

更に、時刻Ｔ２から時刻Ｔ３までの間において、アンプ回路ＡＭＰの出力端子からアナ
ログ信号として電位Ｖ_{ｄａｔａ２}が出力されるものとする。Ｖ_{ｄａｔａ２}は、Ｖ_{ｄａｔａ
１}と同様に、ソースドライバ回路ＳＤが有するデジタルアナログ変換回路ＤＡＣが出力可
能な電位とする。

【0135】

［時刻Ｔ３］
時刻Ｔ３において、配線ＣＲＬ２には高レベル電位が印加される。そのため、時刻Ｔ３
から時刻Ｔ４までの間において、トランジスタＳＷＴ２のゲートに、高レベル電位が印加
されるため、トランジスタＳＷＴ２がオン状態となる。

【0136】

このとき、トランジスタＳＷＴ２がオン状態であるため、アンプ回路ＡＭＰの出力端子
から出力される電位Ｖ_{ｄａｔａ２}がノードＮＤ３に印加される。また、トランジスタＳＷ
Ｔ３はオフ状態であるため、ソースドライバ回路ＳＤから配線ＶＧに電流は流れず、ノー
ドＮＤ３の電位は、Ｖ_ＧＮＤからＶ_{ｄａｔａ２}まで高くなる。

【0137】

また、配線ＤＬとノードＮＤ１は電気的に浮遊状態となっているため、ノードＮＤ３の
電位が変動することで、容量素子Ｃｄの容量結合によって、配線ＤＬとノードＮＤ１との
それぞれの電位も変動する。図７のタイミングチャートでは、配線ＤＬとノードＮＤ１と
のそれぞれの電位の変動量をΔＶ_ｇと記載しているが、容量素子Ｃｄの静電容量の値をＣ
_Ａとし、配線ＳＬの寄生容量としている容量素子Ｃｐａと、画素ＰＩＸの容量素子Ｃ１と
を合成した静電容量の値をＣ_Ｂとしたとき、ΔＶ_ｇは次の式（Ｅ１）で見積もることがで
きる。

【0138】

【数1】

【0139】

したがって、ノードＮＤ１の電位をＶ_ＮＤ１としたとき、Ｖ_ＮＤ１は次の式（Ｅ２）で
表される。

【0140】

【数2】

【0141】

なお、式（Ｅ１）、式（Ｅ２）については、液晶素子ＬＣの第１端子と第２端子との間
に発生する寄生容量を無視している。しかし、液晶素子ＬＣの第１端子と容量素子Ｃ１の
第１端子は互いに電気的に接続され、液晶素子ＬＣの第２端子と容量素子Ｃ１の第２端子
のそれぞれは、配線ＶＣＯＭと電気的に接続されているため、両者は電気的に並列に接続
された構成とみなせる。したがって、式（Ｅ１）、式（Ｅ２）の静電容量の値Ｃ_Ｂは、液
晶素子の寄生容量を考慮した値として扱うことができる。

【0142】

［時刻Ｔ４］
時刻Ｔ４において、配線ＧＬには低レベル電位が印加される。そのため、時刻Ｔ４から
時刻Ｔ５までの間において、トランジスタＴｒ１のゲートに、低レベル電位が印加される
ため、トランジスタＴｒ１がオフ状態となる。

【0143】

トランジスタＴｒ１がオフ状態となると、配線ＤＬと、ノードＮＤ１と、の間が非導通
状態となる。そのため、ノードＮＤ１の電位Ｖ_ＮＤ１は、容量素子Ｃ１によって保持され
る。

【0144】

［時刻Ｔ５］
時刻Ｔ５において、配線ＣＲＬ２には低レベル電位が印加される。そのため、時刻Ｔ５
から時刻Ｔ６までの間において、トランジスタＳＷＴ２のゲートに低レベル電位が印加さ
れるため、トランジスタＳＷＴ２がオフ状態となる。

【0145】

トランジスタＳＷＴ２がオフ状態となると、ソースドライバ回路ＳＤと、ノードＮＤ３
と、の間が非導通状態となる。また、トランジスタＳＷＴ３がオフ状態となっているため
、ノードＮＤ３は、電気的に浮遊状態となる。そのため、ノードＮＤ３の電位は、容量素
子Ｃｄによって保持される。

【0146】

［時刻Ｔ６］
時刻Ｔ６において、配線ＣＲＬ１には高レベル電位が印加される。そのため、時刻Ｔ６
以降において、トランジスタＳＷＴ１及びトランジスタＳＷＴ３のそれぞれのゲートに、
高レベル電位が印加されるため、トランジスタＳＷＴ１及びトランジスタＳＷＴ３のそれ
ぞれがオン状態となる。

【0147】

また、時刻Ｔ６において、アンプ回路ＡＭＰの出力端子からアナログ信号として電位Ｖ
_ＡＮが出力されるものとする。Ｖ_ＡＮは、Ｖ_{ｄａｔａ１}及びＶ_{ｄａｔａ２}と同様に、ソー
スドライバ回路ＳＤが有するデジタルアナログ変換回路ＤＡＣが出力可能な電位とする。

【0148】

トランジスタＳＷＴ１がオン状態となっているため、配線ＤＬには、アンプ回路ＡＭＰ
の出力端子からの電位が印加される。これにより、配線ＤＬの電位は、Ｖ_ＡＮとなる。

【0149】

また、トランジスタＳＷＴ３がオン状態となっているため、ノードＮＤ３には、配線Ｖ
Ｇからの電位Ｖ_ＧＮＤが印加される。

【0150】

ここで、時刻Ｔ４以降の液晶素子ＬＣについて着目する。液晶素子ＬＣの第１端子と第
２端子との間には、Ｖ_ＮＤ１＝Ｖ_{ｄａｔａ１}＋ΔＶ_ｇの電圧がかかっている。このため、
時刻Ｔ４以降において、液晶素子ＬＣに含まれる液晶分子は、電位Ｖ_ＮＤ１に応じて配向
し、画素ＰＩＸから光が射出される。

【0151】

なお、画素ＰＩＸから射出される光の輝度は、液晶素子ＬＣの第１端子‐第２端子間に
かかる電圧によって決まる。

【0152】

上記の通り、図６に図示した表示装置ＤＤ３について、図７のタイミングチャートの時
刻Ｔ１乃至時刻Ｔ６及びその近傍の時刻の動作を行うことにより、デジタルアナログ変換
回路ＤＡＣよりも高い分解能の電位を、画素ＰＩＸの画像データの保持部（ノードＮＤ１
）に与えることができる。

【0153】

＜＜具体例＞＞
ここでは、上述の動作例によって、デジタルアナログ変換回路ＤＡＣから出力される画
像データよりも多階調の画像データを、表示装置ＤＤ３の表示部ＰＡに表示する一例につ
いて説明する。

【0154】

この一例では、ソースドライバ回路ＳＤのデジタルアナログ変換回路ＤＡＣとして、６
ビットのデジタルアナログ変換回路を設け、補正データ保持部１０４に含まれる容量素子
Ｃｄの静電容量の値Ｃ_Ａと、配線ＳＬの寄生容量としている容量素子Ｃｐａ及び画素ＰＩ
Ｘの容量素子Ｃ１の合成した静電容量の値Ｃ_Ｂと、の比が、Ｃ_Ａ：Ｃ_Ｂ＝１：６３である
ものとする。

【0155】

デジタルアナログ変換回路ＤＡＣとして、６ビットのデジタルアナログ変換回路ＤＡＣ
を用いることによって、配線ＤＬ、及びノードＮＤ１に書き込まれるＶ_{ｄａｔａ１}は、２
進数表記で“００００００”から“１１１１１１”までの値をとることができる。ここで
、“１１１１１１”の電圧値を６．３Ｖとすると、デジタルアナログ変換回路ＤＡＣが出
力できるＶ_{ｄａｔａ１}の取り得る電圧値は、０．１Ｖ刻みで、０Ｖから６．３Ｖまでの範
囲となる。

【0156】

したがって、上述の動作例において、時刻Ｔ１から時刻Ｔ２までの間において、配線Ｄ
Ｌ、及びノードＮＤ１には、０Ｖから６．３Ｖまでの範囲のＶ_{ｄａｔａ１}を書き込むこと
ができる。

【0157】

容量素子Ｃｄの静電容量の値Ｃ_Ａと、配線ＳＬの寄生容量としている容量素子Ｃｐａ及
び画素ＰＩＸの容量素子Ｃ１の合成した静電容量の値Ｃ_Ｂと、の比は、Ｃ_Ａ：Ｃ_Ｂ＝１：
６３なので、式（Ｅ１）は、次の式（Ｅ３）となる。

【0158】

【数3】

【0159】

ここで、Ｖ_{ｄａｔａ２}を出力するデジタルアナログ変換回路は、例えば、Ｖ_{ｄａｔａ１}
を出力するデジタルアナログ変換回路ＤＡＣと同じものを用いる場合、Ｖ_{ｄａｔａ２}は、
Ｖ_{ｄａｔａ１}と同様に２進数表記で“００００００”から“１１１１１１”までの値をと
ることができる。このとき、Ｖ_{ｄａｔａ２}の取り得る電圧値も、０．１Ｖ刻みで、０Ｖか
ら６．３Ｖまでの範囲となる。つまり、式（Ｅ３）より、ΔＶ_ｇは、０．１／６４Ｖ（＝
０．００１５６２５Ｖ）刻みで、０Ｖから６．３／６４Ｖ（＝０．０９８４３７５Ｖ）ま
での値を取り得る。

【0160】

したがって、上述の動作例において、時刻Ｔ３から時刻Ｔ４までの間において、画素Ｐ
ＩＸのノードＮＤ１の電位は、式（Ｅ２）、（Ｅ３）より、０．１／６４Ｖ（＝０．００
１５６２５Ｖ）刻みで、０Ｖから６．３＋６．３／６４Ｖ（＝６．３９８４３７５Ｖ）ま
での値をとることができる。

【0161】

つまり、本発明の一態様の表示装置ＤＤ１乃至表示装置ＤＤ３において、上述の動作例
を行うことにより、６ビットのデジタルアナログ変換回路ＤＡＣでは出力できない、より
細かい電圧値を画素ＰＩＸのノードＮＤ１に与えることができる。上述の具体例では、デ
ジタルアナログ変換回路ＤＡＣでは０．１Ｖ刻みの電位の出力を行うが、画素ＰＩＸのノ
ードＮＤ１には、０．１／６４Ｖ（＝０．００１５６２５Ｖ）刻みの電位を書き込むこと
ができる。換言すると、６ビットのデジタルアナログ変換回路ＤＡＣよりも高い分解能の
電位（画像データ）を画素ＰＩＸに書き込むことができる。

【0162】

上述の具体例では、６ビットのデジタルアナログ変換回路ＤＡＣが与えるＶ_{ｄａｔａ１}
は、画像データの上位６ビットに相当し、補正データ保持部１０４の容量素子Ｃｄによる
容量結合によってノードＮＤ１に付与されるΔＶ_ｇは、画像データの下位６ビットに相当
する。つまり、本発明の一態様の表示装置ＤＤ１乃至表示装置ＤＤ３を用いることで、デ
ジタルアナログ変換回路ＤＡＣが与える上位６ビットの画像データに、下位６ビットの画
像データを補間することができ、表示部ＰＡに１２ビット相当の画像データを表示するこ
とができる。

【0163】

また、上述の動作例では、時刻Ｔ３から時刻Ｔ４までの間において、補正データ保持部
１０４のノードＮＤ３に、補正データとしてＶ_ＧＮＤよりも高い電位を与えているが、補
正データとしてＶ_ＧＮＤよりも低い電位を与えてもよい。つまり、補正データ保持部１０
４の容量素子Ｃｄによる容量結合によってノードＮＤ１に付与されるΔＶ_ｇを負の電位と
してもよい。

【0164】

なお、本発明の一態様に係る表示装置の構成は、図１乃至図３、図６に図示された構成
に限定されない。本発明の一態様は、例えば、設計仕様、目的などの状況に応じて、当該
表示装置の構成要素を適宜変更したものとすることができる。

【0165】

また、本実施の形態で扱った構成例の一は、他の構成例と組み合わせることができる。
例えば、図４（Ａ２）のトランジスタＴｒ１にバックゲートが設けられた画素ＰＩＸと同
様に、図４（Ｂ１）（Ｂ２）の示す画素ＰＩＸは、トランジスタＴｒ２乃至トランジスタ
Ｔｒ４にバックゲートが設けられた構成としてもよい（図示しない。）。

【0166】

また、本発明の一態様の表示装置の動作方法は、上述の動作例、又は具体例に限定され
ない。当該動作方法は、例えば、素子、回路、配線などに電位を与える順序や、当該電位
の値を適宜変更することができる。また、上述の通り、本発明の一態様の表示装置の構成
を適宜変更することができるため、当該構成に応じて、表示装置の動作方法も変更しても
よい。

【0167】

なお、本実施の形態は、本明細書で示す他の実施の形態、又は実施例と適宜組み合わせ
ることができる。

【0168】

（実施の形態２）
本実施の形態では、液晶素子を用いた表示装置の構成例について説明する。なお、本実
施の形態においては、実施の形態１で説明した、ソースドライバ回路ＳＤから出力された
画像データに、下位ビットの画像データを付与する動作および機能の説明は省略する。

【0169】

図８（Ａ）に示す表示装置は、第１の基板４００１と、第２の基板４００６と、を有す
る。当該表示装置において、第１の基板４００１上に設けられた表示部２１５を囲むよう
にして、シール材４００５が設けられ、表示部２１５がシール材４００５および第２の基
板４００６によって封止されている。

【0170】

表示部２１５には、実施の形態１に示した画素ＰＩＸを有する画素アレイが設けられる
。

【0171】

図８（Ａ）では、走査線駆動回路２２１ａ、信号線駆動回路２３１ａ、信号線駆動回路
２３２ａ、および共通線駆動回路２４１ａは、それぞれがプリント基板４０４１上に設け
られた集積回路４０４２を複数有する。集積回路４０４２は、単結晶半導体または多結晶
半導体で形成されている。信号線駆動回路２３１ａおよび信号線駆動回路２３２ａは、実
施の形態１に示したソースドライバ回路ＳＤの機能を有する。走査線駆動回路２２１ａは
、実施の形態１に示したゲートドライバ回路ＧＤの機能を有する。共通線駆動回路２４１
ａは、実施の形態１に示した配線ＶＣＯＭに規定の電位を供給する機能を有する。

【0172】

走査線駆動回路２２１ａ、共通線駆動回路２４１ａ、信号線駆動回路２３１ａ、および
信号線駆動回路２３２ａに与えられる各種信号および電位は、ＦＰＣ（ＦＰＣ：Ｆｌｅｘ
ｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８を介して供給される。

【0173】

走査線駆動回路２２１ａおよび共通線駆動回路２４１ａが有する集積回路４０４２は、
表示部２１５に選択信号を供給する機能を有する。信号線駆動回路２３１ａおよび信号線
駆動回路２３２ａが有する集積回路４０４２は、表示部２１５に画像信号を供給する機能
を有する。集積回路４０４２は、第１の基板４００１上のシール材４００５によって囲ま
れている領域とは異なる領域に実装されている。

【0174】

なお、集積回路４０４２の接続方法は、特に限定されるものではなく、ワイヤボンディ
ング法、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）法、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ
Ｐａｃｋａｇｅ）法、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法などを用いることができ
る。

【0175】

図８（Ｂ）は、信号線駆動回路２３１ａおよび信号線駆動回路２３２ａに含まれる集積
回路４０４２をＣＯＧ法により実装する例を示している。また、駆動回路の一部または全
体を表示部２１５と同じ基板４００１上に一体形成して、システムオンパネルを形成する
ことができる。

【0176】

図８（Ｂ）では、走査線駆動回路２２１ａおよび共通線駆動回路２４１ａを、表示部２
１５と同じ基板上に形成する例を示している。駆動回路を表示部２１５内の画素回路と同
時に形成することで、部品点数を削減することができる。よって、生産性を高めることが
できる。

【0177】

また、図８（Ｂ）では、第１の基板４００１上に設けられた表示部２１５と、走査線駆
動回路２２１ａおよび共通線駆動回路２４１ａと、を囲むようにして、シール材４００５
が設けられている。また表示部２１５、走査線駆動回路２２１ａ、および共通線駆動回路
２４１ａの上に第２の基板４００６が設けられている。よって、表示部２１５、走査線駆
動回路２２１ａ、および共通線駆動回路２４１ａは、第１の基板４００１とシール材４０
０５と第２の基板４００６とによって、表示素子と共に封止されている。

【0178】

また、図８（Ｂ）では、信号線駆動回路２３１ａおよび信号線駆動回路２３２ａを別途
形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない
。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部または走査線
駆動回路の一部を別途形成して実装してもよい。

【0179】

また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントロー
ラを含むＩＣ等を実装した状態にあるモジュールとを含む場合がある。

【0180】

また第１の基板上に設けられた表示部および走査線駆動回路は、トランジスタを複数有
している。当該トランジスタとして、ＯＳトランジスタ、又は、Ｓｉトランジスタを適用
することができる。

【0181】

周辺駆動回路が有するトランジスタと、表示部の画素回路が有するトランジスタの構造
は同じであってもよく、異なっていてもよい。周辺駆動回路が有するトランジスタは、全
て同じ構造であってもよく、２種類以上の構造が組み合わせて用いられていてもよい。同
様に、画素回路が有するトランジスタは、全て同じ構造であってもよく、２種類以上の構
造が組み合わせて用いられていてもよい。

【0182】

また、第２の基板４００６上には入力装置４２００（図示しない。また、入力装置４２
００については後述する。）を設けることができる。図８に示す表示装置に入力装置４２
００を設けた構成はタッチパネルとして機能させることができる。

【0183】

本発明の一態様のタッチパネルが有する検知素子（センサ素子ともいう）に限定は無い
。指やスタイラスなどの被検知体の近接または接触を検知することのできる様々なセンサ
を、検知素子として適用することができる。

【0184】

センサの方式としては、例えば、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線
方式、光学方式、感圧方式など様々な方式を用いることができる。

【0185】

本実施の形態では、静電容量方式の検知素子を有するタッチパネルを例に挙げて説明す
る。

【0186】

静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。また、投
影型静電容量方式としては、自己容量方式、相互容量方式等がある。相互容量方式を用い
ると、同時多点検知が可能となるため好ましい。

【0187】

本発明の一態様のタッチパネルは、別々に作製された表示装置と検知素子とを貼り合わ
せる構成、表示素子を支持する基板および対向基板の一方または双方に検知素子を構成す
る電極等を設ける構成等、様々な構成を適用することができる。

【0188】

図９（Ａ）、（Ｂ）に、タッチパネルの一例を示す。図９（Ａ）は、タッチパネル４２
１０の斜視図である。図９（Ｂ）は、入力装置４２００の斜視概略図である。なお、明瞭
化のため、代表的な構成要素のみを示している。

【0189】

タッチパネル４２１０は、別々に作製された表示装置と検知素子とを貼り合わせた構成
である。

【0190】

タッチパネル４２１０は、入力装置４２００と、表示装置とを有し、これらが重ねて設
けられている。

【0191】

入力装置４２００は、基板４２６３、電極４２２７、電極４２２８、複数の配線４２３
７、複数の配線４２３８および複数の配線４２３９を有する。例えば、電極４２２７は配
線４２３７または配線４２３９と電気的に接続することができる。また、電極４２２８は
配線４２３９と電気的に接続することができる。ＦＰＣ４２７２ｂは、複数の配線４２３
７および複数の配線４２３８の各々と電気的に接続する。ＦＰＣ４２７２ｂにはＩＣ４２
７３ｂを設けることができる。

【0192】

または、表示装置の第１の基板４００１と第２の基板４００６との間にタッチセンサを
設けてもよい。第１の基板４００１と第２の基板４００６との間にタッチセンサを設ける
場合は、静電容量方式のタッチセンサのほか、光電変換素子を用いた光学式のタッチセン
サを適用してもよい。

【0193】

図１０は、図８（Ｂ）中でＮ１－Ｎ２の鎖線で示した部位の断面図である。図１０に示
す表示装置は電極４０１５を有しており、電極４０１５はＦＰＣ４０１８が有する端子と
異方性導電層４０１９を介して、電気的に接続されている。また、図１０では、電極４０
１５は、絶縁層４１１２、絶縁層４１１１、および絶縁層４１１０に形成された開口にお
いて配線４０１４と電気的に接続されている。

【0194】

電極４０１５は、第１の電極層４０３０と同じ導電層から形成され、配線４０１４は、
トランジスタ４０１０、およびトランジスタ４０１１のソース電極およびドレイン電極と
同じ導電層で形成されている。

【0195】

また、第１の基板４００１上に設けられた表示部２１５と走査線駆動回路２２１ａは、
トランジスタを複数有しており、図１０では、表示部２１５に含まれるトランジスタ４０
１０、および走査線駆動回路２２１ａに含まれるトランジスタ４０１１を例示している。
なお、図１０では、トランジスタ４０１０およびトランジスタ４０１１としてボトムゲー
ト型のトランジスタを例示しているが、トップゲート型のトランジスタであってもよい。
また、トランジスタ４０１１は、実施の形態１で説明したゲートドライバ回路ＧＤに含ま
れていてもよい。

【0196】

図１０では、トランジスタ４０１０およびトランジスタ４０１１上に絶縁層４１１２が
設けられている。

【0197】

また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１０２上に設け
られている。また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１１
１上に形成された電極４０１７を有する。電極４０１７はバックゲート電極として機能す
ることができる。

【0198】

また、図１０に示す表示装置は、容量素子４０２０を有する。容量素子４０２０は、ト
ランジスタ４０１０のゲート電極と同じ工程で形成された電極４０２１と、ソース電極お
よびドレイン電極と同じ工程で形成された電極と、を有する。それぞれの電極は、絶縁層
４１０３を介して重なっている。なお、容量素子４０２０は、例えば、実施の形態１で説
明した画素ＰＩＸの容量素子Ｃ１とすることができる。

【0199】

一般に、表示装置の画素部に設けられる容量素子の容量は、画素部に配置されるトラン
ジスタのリーク電流等を考慮して、所定の期間の間に、電荷を保持できるように設定され
る。容量素子の容量は、トランジスタのオフ電流等を考慮して設定すればよい。

【0200】

図１０は、表示素子として透過型液晶素子を用いた液晶表示装置の一例である。図１０
において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４
０３１、および液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜と
して機能する絶縁層４０３２、絶縁層４０３３が設けられている。第２の電極層４０３１
は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１は液
晶層４００８を介して重畳する。表示部２１５に設けられたトランジスタ４０１０は、液
晶素子４０１３と電気的に接続されている。つまり、トランジスタ４０１０は、例えば、
実施の形態１で説明したトランジスタＴｒ１とすることができ、液晶素子４０１３は、例
えば、実施の形態１で説明した画素ＰＩＸの液晶素子ＬＣとすることができる。

【0201】

第１の電極層４０３０、及び第２の電極層４０３１としては、可視光を透過する導電性
材料を用いるのが好適である。当該導電性材料としては、例えば、インジウム（Ｉｎ）、
亜鉛（Ｚｎ）、錫（Ｓｎ）から選ばれた一種以上を含む材料を用いることができる。具体
的には、酸化インジウム、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、酸化
タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、
酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化シリコ
ンを含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛、ガリウムを含む酸化亜鉛等が挙げ
られる。なお、グラフェンを含む膜を用いることができる。グラフェンを含む膜は、例え
ば膜上に形成された酸化グラフェンを含む膜を還元して形成することができる。

【0202】

液晶素子４０１３としては、例えば、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃ
ｈｉｎｇ）モードが適用された液晶素子とすることができる。また、一般的に、液晶材料
には、誘電率の異方性（Δε）が正であるポジ型の液晶材料と、負であるネガ型の液晶材
料がある。本実施の形態に示す、液晶素子４０１３には、両者の材料を適用することがで
き、適用するモード及び設計に応じて最適な液晶材料を用いることができる。

【0203】

本実施の形態に示す表示装置では、ネガ型の液晶材料を用いることが好ましい。ネガ型
液晶では、液晶分子の分極に由来するフレクソエレクトリック効果の影響を抑制でき、極
性による透過率の差がほとんどない。したがって、表示装置の使用者からフリッカーが視
認されることを抑制できる。フレクソエレクトリック効果とは、主に分子形状に起因し、
配向歪みにより分極が発生する現象である。ネガ型の液晶材料は、広がり変形や曲げ変形
の配向歪みが生じにくい。

【0204】

なお、ここでは液晶素子４０１３としてＦＦＳモードが適用された素子を用いたが、こ
れに限られず様々なモードが適用された液晶素子を用いることができる。例えば、ＶＡ（
Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉ
ｃ）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉ
ａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣ
Ｂ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モー
ド、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、Ａ
ＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード
、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎ
ｃｅ）モード、ＶＡ－ＩＰＳモード、ゲストホストモード等が適用された液晶素子を用い
ることができる。

【0205】

また、本実施の形態に示す表示装置にノーマリーブラック型の液晶表示装置、例えば垂
直配向（ＶＡ）モードを採用した透過型の液晶表示装置を適用してもよい。垂直配向モー
ドとしては、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎ
ｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モ
ード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることがで
きる。

【0206】

なお、液晶素子は、液晶の光学変調作用によって光の透過または非透過を制御する素子
である。液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界また
は斜め方向の電界を含む）によって制御される。液晶素子に用いる液晶としては、サーモ
トロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅ
ｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性
液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、ス
メクチック相、キュービック相、カイラルネマチック相、等方相等を示す。

【0207】

図１０では、縦電界方式の液晶素子を有する表示装置の例を示したが、本発明の一態様
には、横電界方式の液晶素子を有する表示装置を適用することができる。横電界方式を採
用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の
一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移
する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲
を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学
的等方性を示す。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処
理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処
理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することがで
き、作製工程中の液晶表示装置の不良または破損を軽減することができる。

【0208】

スペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサで
あり、第１の電極層４０３０と第２の電極層４０３１との間隔（セルギャップ）を制御す
るために設けられている。なお球状のスペーサを用いていても良い。

【0209】

また、必要に応じて、ブラックマトリクス（遮光層）、着色層（カラーフィルタ）、偏
光部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けてもよい
。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバ
ックライトユニット、サイドライトユニットなどを用いてもよい。また、上記バックライ
トユニット、およびサイドライトユニットとして、マイクロＬＥＤなどを用いても良い。
図１０に図示された表示装置の場合、例えば、第２の基板４００６の表面（着色層４１３
１及び遮光層４１３２が設けられた面の反対側）と、第１の基板４００１の裏面（絶縁層
４１０２が設けられた面の反対側）と、にそれぞれ偏光基板を設け、第１の基板４００１
裏面側に、偏光基板を介して、バックライトユニットを設けた構成とすればよい（図示し
ない。）。

【0210】

図１０に示す表示装置では、第２の基板４００６と第２の電極層４０３１の間に、遮光
層４１３２、着色層４１３１、絶縁層４１３３が設けられている。

【0211】

遮光層４１３２として用いることのできる材料としては、カーボンブラック、チタンブ
ラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる
。遮光層は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であっても
よい。また、遮光層４１３２に、着色層４１３１の材料を含む膜の積層膜を用いることも
できる。例えば、ある色の光を透過する着色層４１３１に用いる材料を含む膜と、他の色
の光を透過する着色層４１３１に用いる材料を含む膜との積層構造を用いることができる
。着色層４１３１と遮光層４１３２の材料を共通化することで、装置を共通化できるほか
工程を簡略化できるため好ましい。

【0212】

着色層４１３１に用いることのできる材料としては、金属材料、樹脂材料、顔料または
染料が含まれた樹脂材料などが挙げられる。遮光層および着色層の形成方法は、前述した
各層の形成方法と同様に行なえばよい。例えば、インクジェット法などで行なってもよい
。

【0213】

絶縁層４１３３としては、平坦化機能を有するオーバーコートであることが好ましい。
絶縁層４１３３が平坦化機能を有することによって、それぞれの厚さが異なる着色層４１
３１及び遮光層４１３２の形成面上に、平坦な絶縁膜を形成することができる。絶縁層４
１３３が平坦化することによって、第２の電極層４０３１を平坦に形成することができる
ため、液晶層４００８の厚さのばらつきを低減することができる。このような絶縁層４１
３３としては、アクリル樹脂などが挙げられる。

【0214】

また、図１０に示す表示装置は、絶縁層４１１１と絶縁層４１０２を有する。絶縁層４
１１１と絶縁層４１０２として、不純物元素を透過しにくい絶縁層を用いる。絶縁層４１
１１と絶縁層４１０２でトランジスタを挟むことで、外部から半導体層への不純物の浸入
を防ぐことができる。

【0215】

また、本実施の形態では、表示装置の構成例について説明したが、状況に応じて、適宜
、回路構成、回路素子などの変更を行ってもよい。例えば、トランジスタ４０１１は静電
気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。
保護回路は、非線形素子を用いて構成することが好ましい。

【0216】

なお、本実施の形態は、本明細書で示す他の実施の形態、又は実施例と適宜組み合わせ
ることができる。

【0217】

（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置、又は表示装置に用いることができる
トランジスタの構成について説明する。

【0218】

本発明の一態様の半導体装置、又は表示装置は、ボトムゲート型のトランジスタや、ト
ップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができ
る。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造
を容易に置き換えることができる。

【0219】

〔ボトムゲート型トランジスタ〕
図１１（Ａ１）は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトラ
ンジスタ８１０の断面図である。図１１（Ａ１）において、トランジスタ８１０は基板７
７１上に形成されている。また、トランジスタ８１０は、基板７７１上に絶縁層７７２を
介して電極７４６を有する。また、電極７４６上に絶縁層７２６を介して半導体層７４２
を有する。電極７４６はゲート電極として機能できる。絶縁層７２６はゲート絶縁層とし
て機能する。

【0220】

また、半導体層７４２のチャネル形成領域上に絶縁層７４１を有する。また、半導体層
７４２の一部と接して、絶縁層７２６上に電極７４４ａおよび電極７４４ｂを有する。電
極７４４ａは、ソース電極またはドレイン電極の一方として機能できる。電極７４４ｂは
、ソース電極またはドレイン電極の他方として機能できる。電極７４４ａの一部、および
電極７４４ｂの一部は、絶縁層７４１上に形成される。

【0221】

絶縁層７４１は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層７４
１を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導体層７４２の
露出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時に、半導体
層７４２のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態
様によれば、電気特性の良好なトランジスタを実現することができる。

【0222】

また、トランジスタ８１０は、電極７４４ａ、電極７４４ｂおよび絶縁層７４１上に絶
縁層７２８を有し、絶縁層７２８の上に絶縁層７２９を有する。

【0223】

半導体層７４２に酸化物半導体を用いる場合、電極７４４ａおよび電極７４４ｂの、少
なくとも半導体層７４２と接する部分に、半導体層７４２の一部から酸素を奪い、酸素欠
損を生じさせることが可能な材料を用いることが好ましい。半導体層７４２中の酸素欠損
が生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ^＋領域）とな
る。したがって、当該領域はソース領域またはドレイン領域として機能することができる
。半導体層７４２に酸化物半導体を用いる場合、半導体層７４２から酸素を奪い、酸素欠
損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることが
できる。

【0224】

半導体層７４２にソース領域およびドレイン領域が形成されることにより、電極７４４
ａおよび電極７４４ｂと半導体層７４２の接触抵抗を低減することができる。よって、電
界効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすること
ができる。

【0225】

半導体層７４２にシリコンなどの半導体を用いる場合は、半導体層７４２と電極７４４
ａの間、および半導体層７４２と電極７４４ｂの間に、ｎ型半導体またはｐ型半導体とし
て機能する層を設けることが好ましい。ｎ型半導体またはｐ型半導体として機能する層は
、トランジスタのソース領域またはドレイン領域として機能することができる。

【0226】

絶縁層７２９は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機
能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層７２９を省
略することもできる。

【0227】

図１１（Ａ２）に示すトランジスタ８１１は、絶縁層７２９上にバックゲート電極とし
て機能できる電極７２３を有する点が、トランジスタ８１０と異なる。電極７２３は、電
極７４６と同様の材料および方法で形成することができる。

【0228】

一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導
体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート
電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位
としてもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲ
ート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのし
きい値電圧を変化させることができる。

【0229】

電極７４６および電極７２３は、どちらもゲート電極として機能することができる。よ
って、絶縁層７２６、絶縁層７２８、および絶縁層７２９は、それぞれがゲート絶縁層と
して機能することができる。なお、電極７２３は、絶縁層７２８と絶縁層７２９の間に設
けてもよい。

【0230】

なお、電極７４６または電極７２３の一方を、「ゲート電極」という場合、他方を「バ
ックゲート電極」という。例えば、トランジスタ８１１において、電極７２３を「ゲート
電極」と言う場合、電極７４６を「バックゲート電極」と言う。また、電極７２３を「ゲ
ート電極」として用いる場合は、トランジスタ８１１をトップゲート型のトランジスタの
一種と考えることができる。また、電極７４６および電極７２３のどちらか一方を、「第
１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。

【0231】

半導体層７４２を挟んで電極７４６および電極７２３を設けることで、更には、電極７
４６および電極７２３を同電位とすることで、半導体層７４２においてキャリアの流れる
領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、
トランジスタ８１１のオン電流が大きくなると共に、電界効果移動度が高くなる。

【0232】

したがって、トランジスタ８１１は、占有面積に対して大きいオン電流を有するトラン
ジスタである。すなわち、求められるオン電流に対して、トランジスタ８１１の占有面積
を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さく
することができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現す
ることができる。

【0233】

また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部
で生じる電界が、チャネル形成領域が形成される半導体層に作用しないようにする機能（
特に静電気などに対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よ
りも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めるこ
とができる。

【0234】

また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電
極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を
防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができ
る。

【0235】

本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また
、信頼性の良好な半導体装置を実現することができる。

【0236】

図１１（Ｂ１）に、ボトムゲート型のトランジスタの１つであるチャネル保護型のトラ
ンジスタ８２０の断面図を示す。トランジスタ８２０は、トランジスタ８１０とほぼ同様
の構造を有しているが、絶縁層７４１が半導体層７４２の端部を覆っている点で、トラン
ジスタ８１０と異なる。また、半導体層７４２と重なる絶縁層７４１の一部を選択的に除
去して形成した開口部において、半導体層７４２と電極７４４ａが電気的に接続している
。また、半導体層７４２と重なる絶縁層７４１の一部を選択的に除去して形成した他の開
口部において、半導体層７４２と電極７４４ｂが電気的に接続している。絶縁層７４１の
、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。

【0237】

図１１（Ｂ２）に示すトランジスタ８２１は、絶縁層７２９上にバックゲート電極とし
て機能できる電極７２３を有する点が、トランジスタ８２０と異なる。

【0238】

絶縁層７４１を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導
体層７４２の露出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成
時に半導体層７４２の薄膜化を防ぐことができる。

【0239】

また、トランジスタ８２０およびトランジスタ８２１は、トランジスタ８１０およびト
ランジスタ８１１よりも、電極７４４ａと電極７４６の間の距離と、電極７４４ｂと電極
７４６の間の距離が長くなる。よって、電極７４４ａと電極７４６の間に生じる寄生容量
を小さくすることができる。また、電極７４４ｂと電極７４６の間に生じる寄生容量を小
さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現
できる。

【0240】

図１１（Ｃ１）に示すトランジスタ８２５は、ボトムゲート型のトランジスタの１つで
あるチャネルエッチング型のトランジスタである。トランジスタ８２５は、絶縁層７４１
を用いずに電極７４４ａおよび電極７４４ｂを形成する。このため、電極７４４ａおよび
電極７４４ｂの形成時に露出する半導体層７４２の一部がエッチングされる場合がある。
一方、絶縁層７４１を設けないため、トランジスタの生産性を高めることができる。

【0241】

図１１（Ｃ２）に示すトランジスタ８２６は、絶縁層７２９上にバックゲート電極とし
て機能できる電極７２３を有する点が、トランジスタ８２５と異なる。

【0242】

〔トップゲート型トランジスタ〕
図１２（Ａ１）に例示するトランジスタ８４２は、トップゲート型のトランジスタの１
つである。トランジスタ８４２は、絶縁層７２９を形成した後に電極７４４ａおよび電極
７４４ｂを形成する点がトランジスタ８１０、８１１、８２０、８２１、８２５、８２６
と異なる。電極７４４ａおよび電極７４４ｂは、絶縁層７２８および絶縁層７２９に形成
した開口部において半導体層７４２と電気的に接続する。

【0243】

また、電極７４６と重ならない絶縁層７２６の一部を除去し、電極７４６と残りの絶縁
層７２６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体
層７４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる。
トランジスタ８４２は、絶縁層７２６が電極７４６の端部を越えて延伸する領域を有する
。半導体層７４２の絶縁層７２６を介して不純物７５５が導入された領域の不純物濃度は
、絶縁層７２６を介さずに不純物７５５が導入された領域よりも小さくなる。半導体層７
４２は、電極７４６と重ならない領域にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉ
ｎ）領域が形成される。

【0244】

図１２（Ａ２）に示すトランジスタ８４３は、電極７２３を有する点がトランジスタ８
４２と異なる。トランジスタ８４３は、基板７７１の上に形成された電極７２３を有する
。電極７２３は、絶縁層７７２を介して半導体層７４２と重なる領域を有する。電極７２
３は、バックゲート電極として機能することができる。

【0245】

また、図１２（Ｂ１）に示すトランジスタ８４４および図１２（Ｂ２）に示すトランジ
スタ８４５のように、電極７４６と重ならない領域の絶縁層７２６を全て除去してもよい
。また、図１２（Ｃ１）に示すトランジスタ８４６および図１２（Ｃ２）に示すトランジ
スタ８４７のように、絶縁層７２６を残してもよい。

【0246】

トランジスタ８４２乃至トランジスタ８４７も、電極７４６を形成した後に、電極７４
６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４
２中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気
特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集
積度の高い半導体装置を実現することができる。

【0247】

なお、本実施の形態は、本明細書で示す他の実施の形態、又は実施例と適宜組み合わせ
ることができる。

【0248】

（実施の形態４）
本実施の形態では、上記の実施の形態で説明したＯＳトランジスタに用いることができ
る金属酸化物であるＣＡＣ‐ＯＳ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及びＣＡＡＣ‐ＯＳ（ｃ－ａｘｉｓ Ａｌ
ｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）の構
成について説明する。なお、本明細書等において、ＣＡＣは機能、または材料の構成の一
例を表し、ＣＡＡＣは結晶構造の一例を表す。

【0249】

＜金属酸化物の構成＞
ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機
能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有す
る。なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性
層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であ
り、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁
性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏ
ｆｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与すること
ができる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機
能を分離させることで、双方の機能を最大限に高めることができる。

【0250】

また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁
性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁
性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レ
ベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中
に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察さ
れる場合がある。

【0251】

また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、
絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎ
ｍ以下のサイズで材料中に分散している場合がある。

【0252】

また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップ
を有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘ
ｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因する
ナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際
に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャッ
プを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有
する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記
ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域
に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流
、及び高い電界効果移動度を得ることができる。

【0253】

すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合
材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ
ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。

【0254】

＜金属酸化物の構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分け
られる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ、多結晶酸化物半導体
、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔ
ｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ
ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。

【0255】

ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連
結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する
領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列
の向きが変化している箇所を指す。

【0256】

ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合
がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある
。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウ
ンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒
界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向にお
いて酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が
変化することなどによって、歪みを許容することができるためと考えられる。

【0257】

また、ＣＡＡＣ－ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元
素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶
構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置
換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ
）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，
Ｍ）層と表すこともできる。

【0258】

ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ－ＯＳは、明確な
結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こり
にくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって
低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化
物半導体ともいえる。従って、ＣＡＡＣ－ＯＳを有する酸化物半導体は、物理的性質が安
定する。そのため、ＣＡＡＣ－ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。ま
た、ＣＡＡＣ－ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対して
も安定である。したがって、ＯＳトランジスタにＣＡＡＣ－ＯＳを用いると、製造工程の
自由度を広げることが可能となる。

【0259】

ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナ
ノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導
体と区別が付かない場合がある。

【0260】

ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物
半導体である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。即ち、ａ－ｌｉｋ
ｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、結晶性が低い。

【0261】

酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様
の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎ
ｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。

【0262】

＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。

【0263】

なお、上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトラン
ジスタを実現することができる。また、信頼性の高いトランジスタを実現することができ
る。

【0264】

また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。
酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃
度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、
欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、酸化物
半導体は、キャリア密度が８×１０^１１／ｃｍ^３未満、好ましくは１×１０^１１／ｃｍ^３
未満、さらに好ましくは１×１０^１０／ｃｍ^３未満であり、１×１０^－９／ｃｍ^３以上と
すればよい。

【0265】

また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が
低いため、トラップ準位密度も低くなる場合がある。

【0266】

また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が
長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高
い酸化物半導体にチャネル形成領域を有するトランジスタは、電気特性が不安定となる場
合がある。

【0267】

従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度
を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、
近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、ア
ルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。

【0268】

＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。

【0269】

酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化
物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭
素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法
（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）によ
り得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａ
ｔｏｍｓ／ｃｍ^３以下とする。

【0270】

また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を
形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属
が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。
このため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減すること
が好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属または
アルカリ土類金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０
^１６ａｔｏｍｓ／ｃｍ^３以下にする。

【0271】

また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリ
ア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体
に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体にお
いて、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素
濃度は、ＳＩＭＳにおいて、５×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０
^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、さ
らに好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

【0272】

また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるた
め、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電
子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キ
ャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用
いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素
はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩ
ＭＳにより得られる水素濃度を、１×１０^２０ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×
１０^１９ａｔｏｍｓ／ｃｍ^３未満、より好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未満
、さらに好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３未満とする。

【0273】

不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いるこ
とで、安定した電気特性を付与することができる。

【0274】

本実施の形態は、他の実施の形態、又は実施例の記載と適宜組み合わせることができる
。

【0275】

（実施の形態５）
本実施の形態では、上述の実施の形態で説明した半導体装置、又は表示装置を電子機器
に適用した製品例について説明する。

【0276】

＜ノート型パーソナルコンピュータ＞
本発明の一態様の半導体装置、又は表示装置は、情報端末装置に備えられるディスプレ
イに適用することができる。図１３（Ａ）は、情報端末装置の一種であるノート型パーソ
ナルコンピュータであり、筐体５４０１、表示部５４０２、キーボード５４０３、ポイン
ティングデバイス５４０４等を有する。

【0277】

＜スマートウォッチ＞
本発明の一態様の半導体装置、又は表示装置は、ウェアラブル端末に適用することがで
きる。図１３（Ｂ）はウェアラブル端末の一種であるスマートウォッチであり、筐体５９
０１、表示部５９０２、操作ボタン５９０３、操作子５９０４、バンド５９０５などを有
する。また、表示部５９０２に、位置入力装置としての機能が付加された表示装置を用い
るようにしてもよい。また、位置入力装置としての機能は、表示装置にタッチパネルを設
けることで付加することができる。あるいは、位置入力装置としての機能は、フォトセン
サとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができ
る。また、操作ボタン５９０３にスマートウォッチを起動する電源スイッチ、スマートウ
ォッチのアプリケーションを操作するボタン、音量調整ボタン、または表示部５９０２を
点灯、あるいは消灯するスイッチなどのいずれかを備えることができる。また、図１３（
Ｂ）に示したスマートウォッチでは、操作ボタン５９０３の数を２個示しているが、スマ
ートウォッチの有する操作ボタンの数は、これに限定されない。また、操作子５９０４は
、スマートウォッチの時刻合わせを行うリューズとして機能する。また、操作子５９０４
は、時刻合わせ以外に、スマートウォッチのアプリケーションを操作する入力インターフ
ェースとして、用いるようにしてもよい。なお、図１３（Ｂ）に示したスマートウォッチ
では、操作子５９０４を有する構成となっているが、これに限定せず、操作子５９０４を
有さない構成であってもよい。

【0278】

＜ビデオカメラ＞
本発明の一態様の半導体装置、又は表示装置は、ビデオカメラに適用することができる
。図１３（Ｃ）に示すビデオカメラは、第１筐体５８０１、第２筐体５８０２、表示部５
８０３、操作キー５８０４、レンズ５８０５、接続部５８０６等を有する。操作キー５８
０４及びレンズ５８０５は第１筐体５８０１に設けられており、表示部５８０３は第２筐
体５８０２に設けられている。そして、第１筐体５８０１と第２筐体５８０２とは、接続
部５８０６により接続されており、第１筐体５８０１と第２筐体５８０２の間の角度は、
接続部５８０６により変更が可能である。表示部５８０３における映像を、接続部５８０
６における第１筐体５８０１と第２筐体５８０２との間の角度に従って切り替える構成と
してもよい。

【0279】

＜携帯電話＞
本発明の一態様の半導体装置、又は表示装置は、携帯電話に適用することができる。図
１３（Ｄ）は、情報端末の機能を有する携帯電話であり、筐体５５０１、表示部５５０２
、マイク５５０３、スピーカ５５０４、操作ボタン５５０５を有する。また、表示部５５
０２に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。ま
た、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加すること
ができる。あるいは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換
素子を表示装置の画素部に設けることでも、付加することができる。また、操作ボタン５
５０５に携帯電話を起動する電源スイッチ、携帯電話のアプリケーションを操作するボタ
ン、音量調整ボタン、または表示部５５０２を点灯、あるいは消灯するスイッチなどのい
ずれかを備えることができる。

【0280】

また、図１３（Ｄ）に示した携帯電話では、操作ボタン５５０５の数を２個示している
が、携帯電話の有する操作ボタンの数は、これに限定されない。また、図示していないが
、図１３（Ｄ）に示した携帯電話は、フラッシュライト、または照明の用途として発光装
置を有する構成であってもよい。

【0281】

＜テレビジョン装置＞
本発明の一態様の半導体装置、又は表示装置は、テレビジョン装置に適用することがで
きる。図１３（Ｅ）に示すテレビジョン装置は、筐体９０００、表示部９００１、スピー
カ９００３、操作キー９００５（電源スイッチ、または操作スイッチを含む）、接続端子
９００６などを有する。テレビジョン装置は、大画面、例えば、５０インチ以上、または
１００インチ以上の表示部９００１を組み込むことが可能である。

【0282】

＜移動体＞
本発明の一態様の半導体装置、又は表示装置は、移動体である自動車の運転席周辺に適
用することができる。

【0283】

例えば、図１３（Ｆ）は、自動車の室内におけるフロントガラス周辺を表す図である。
図１３（Ｆ）では、ダッシュボードに取り付けられた表示パネル５７０１、表示パネル５
７０２、表示パネル５７０３の他、ピラーに取り付けられた表示パネル５７０４を図示し
ている。

【0284】

表示パネル５７０１乃至表示パネル５７０３は、ナビゲーション情報、スピードメータ
ーやタコメーター、走行距離、燃料計、ギア状態、エアコンの設定などを表示することで
、様々な情報を提供することができる。また、表示パネルに表示される表示項目やレイア
ウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めること
が可能である。表示パネル５７０１乃至表示パネル５７０３は、照明装置として用いるこ
とも可能である。

【0285】

表示パネル５７０４には、車体に設けられた撮像手段からの映像を映し出すことによっ
て、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車の外側に
設けられた撮像手段からの画像を表示することによって、死角を補い、安全性を高めるこ
とができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感
なく安全確認を行うことができる。表示パネル５７０４は、照明装置として用いることも
できる。

【0286】

＜電子広告用の電子機器＞
本発明の一態様の半導体装置、又は表示装置は、電子広告を用途とするディスプレイに
適用することができる。図１４（Ａ）は、壁に取り付けが可能な電子看板（デジタルサイ
ネージ）の例を示している。図１４（Ａ）は、電子看板６２００が壁６２０１に取り付け
られている様子を示している。

【0287】

＜折り畳み式のタブレット型情報端末＞
本発明の一態様の半導体装置、又は表示装置は、タブレット型の情報端末に適用するこ
とができる。図１４（Ｂ）には、折り畳むことができる構造を有するタブレット型の情報
端末を示している。図１４（Ｂ）に示す情報端末は、筐体５３２１ａと、筐体５３２１ｂ
と、表示部５３２２と、操作ボタン５３２３と、を有している。特に、表示部５３２２は
可撓性を有する基材を有しており、当該基材によって折り畳むことができる構造を実現で
きる。

【0288】

また、筐体５３２１ａと筐体５３２１ｂと、は、ヒンジ部５３２１ｃにより結合されて
おり、ヒンジ部５３２１ｃによって、２つ折りが可能となっている。また、表示部５３２
２は、筐体５３２１ａ、筐体５３２１ｂ、及びヒンジ部５３２１ｃに設けられている。

【0289】

また、図示していないが、図１３（Ａ）乃至（Ｃ）、（Ｅ）、図１４（Ａ）、（Ｂ）に
示した電子機器は、マイク及びスピーカを有する構成であってもよい。この構成により、
例えば、上述した電子機器に音声入力機能を付することができる。

【0290】

また、図示していないが、図１３（Ａ）、（Ｂ）、（Ｄ）、図１４（Ａ）、（Ｂ）に示
した電子機器は、カメラを有する構成であってもよい。

【0291】

また、図示していないが、図１３（Ａ）乃至（Ｆ）、図１４（Ａ）、（Ｂ）に示した電
子機器は、筐体の内部にセンサ（力、変位、位置、速度、加速度、角速度、回転数、距離
、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線
、流量、湿度、傾度、振動、におい又は赤外線などを測定する機能を含むもの）を有する
構成であってもよい。特に、図１３（Ｄ）に示す携帯電話に、ジャイロ、加速度センサな
どの傾きを検出するセンサを有する検出装置を設けることで、該携帯電話の向き（鉛直方
向に対して該携帯電話がどの向きに向いているか）を判断して、表示部５５０２の画面表
示を、該携帯電話の向きに応じて自動的に切り替えるようにすることができる。

【0292】

また、図示していないが、図１３（Ａ）乃至（Ｆ）、図１４（Ａ）、（Ｂ）に示した電
子機器は、指紋、静脈、虹彩、又は声紋など生体情報を取得する装置を有する構成であっ
てもよい。この構成を適用することによって、生体認証機能を有する電子機器を実現する
ことができる。

【0293】

また、図１３（Ａ）乃至（Ｆ）、図１４（Ａ）に示した電子機器の表示部として、可撓
性を有する基材を用いてもよい。具体的には、該表示部は、可撓性を有する基材上にトラ
ンジスタ、容量素子、及び表示素子などを設けた構成としてもよい。この構成を適用する
ことによって、図１３（Ａ）乃至（Ｆ）、図１４（Ａ）に示した電子機器のように平らな
面を有する筐体だけでなく、図１３（Ｆ）に示したダッシュボード、ピラーのように、曲
面を有するような筐体の電子機器を実現することができる。

【0294】

図１３（Ａ）乃至（Ｆ）、図１４（Ａ）、（Ｂ）の表示部に適用できる、可撓性を有す
る基材としては、可視光に対する透光性を有する材料を例に挙げると、ポリエチレンテレ
フタレート樹脂（ＰＥＴ）、ポリエチレンナフタレート樹脂（ＰＥＮ）、ポリエーテルサ
ルフォン樹脂（ＰＥＳ）、ポリアクリロニトリル樹脂、アクリル樹脂、ポリイミド樹脂、
ポリメチルメタクリレート樹脂、ポリカーボネート樹脂、ポリアミド樹脂、ポリシクロオ
レフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリプロピレン樹脂、ポリエ
ステル樹脂、ポリハロゲン化ビニル樹脂、アラミド樹脂、エポキシ樹脂などを用いること
ができる。また、これらの材料を混合または積層して用いてもよい。

【0295】

なお、本実施の形態は、本明細書で示す他の実施の形態、又は実施例と適宜組み合わせ
ることができる。

【0296】

（実施の形態６）
本実施の形態では、上記実施の形態で例示した電子機器に適用可能な半導体装置につい
て説明する。以下で例示する半導体装置は、記憶装置として機能することができる。

【0297】

本実施の形態では、酸化物半導体を用いた記憶装置の一例として、ＤＯＳＲＡＭ（登録
商標）について説明する。なお、「ＤＯＳＲＡＭ」の名称は、Ｄｙｎａｍｉｃ Ｏｘｉｄ
ｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙに由来す
る。ＤＯＳＲＡＭとは、メモリセルが、１Ｔ１Ｃ（１トランジスタ１容量）型セルであり
、かつ書込みトランジスタが、酸化物半導体が適用されたトランジスタである記憶装置の
ことである。

【0298】

図１５を用いて、ＤＯＳＲＡＭ１０００の積層構造例について説明する。ＤＯＳＲＡＭ
１０００は、データの読み出しを行うセンスアンプ部１００２と、データを格納するセル
アレイ部１００３とが積層されている。

【0299】

図１５に示すように、センスアンプ部１００２には、ビット線ＢＬ、Ｓｉトランジスタ
Ｔａ１０、Ｔａ１１が設けられている。ＳｉトランジスタＴａ１０、Ｔａ１１は、単結晶
シリコンウエハに半導体層をもつ。ＳｉトランジスタＴａ１０、Ｔａ１１は、センスアン
プを構成し、ビット線ＢＬに電気的に接続されている。

【0300】

セルアレイ部１００３は複数のメモリセル１００１を有する。メモリセル１００１は、
トランジスタＴｗ１及び容量素子Ｃ１０を有する。セルアレイ部１００３において、２個
のトランジスタＴｗ１は半導体層を共有する。半導体層とビット線ＢＬとは図示しない導
電体により電気的に接続されている。

【0301】

図１５に示すような積層構造は、トランジスタ群を有する回路を複数積層して構成され
る様々な半導体装置に適用できる。

【0302】

図１５中の金属酸化物、絶縁体、導電体等は、単層でも積層でもよい。これらの作製に
は、スパッタリング法、分子線エピタキシー法（ＭＢＥ法）、パルスレーザアブレーショ
ン法（ＰＬＡ法）、ＣＶＤ法、原子層堆積法（ＡＬＤ法）などの各種の成膜方法を用いる
ことができる。なお、ＣＶＤ法には、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属ＣＶＤ法
などがある。

【0303】

ここでは、トランジスタＴｗ１の半導体層は、金属酸化物（酸化物半導体）で構成され
ている。ここでは、半導体層が３層の金属酸化物層で構成されている例を示している。半
導体層は、Ｉｎ、Ｇａ、およびＺｎを含む金属酸化物で構成されることが好ましい。

【0304】

ここで、金属酸化物は、酸素欠損を形成する元素、または酸素欠損と結合する元素を添
加されることで、キャリア密度が増大し、低抵抗化する場合がある。例えば、金属酸化物
を用いた半導体層を選択的に低抵抗化することで、半導体層にソース領域またはドレイン
領域を設けることができる。

【0305】

なお、金属酸化物を低抵抗化する元素としては、代表的には、ホウ素、またはリンが挙
げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス元素等を用い
てもよい。希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及
びキセノン等がある。当該元素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎ
ｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）などを用いて測定することが
できる。

【0306】

特に、ホウ素、及びリンは、アモルファスシリコン、または低温ポリシリコンの製造ラ
インの装置を使用することができるため、好ましい。当該製造ラインの装置を転用するこ
とによって、設備投資を抑制することができる。

【0307】

選択的に低抵抗化した半導体層を有するトランジスタは、例えば、ダミーゲートを用い
ることで形成することができる。具体的には、半導体層上にダミーゲートを設け、当該ダ
ミーゲートをマスクとして用い、上記半導体層を低抵抗化する元素を添加するとよい。つ
まり、半導体層が、ダミーゲートと重畳していない領域に、当該元素が添加され、低抵抗
化した領域が形成される。なお、当該元素の添加方法としては、イオン化された原料ガス
を質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加す
るイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用い
ることができる。

【0308】

導電体に用いられる導電性材料には、リン等の不純物元素をドーピングした多結晶シリ
コンに代表される半導体、ニッケルシリサイド等のシリサイド、モリブデン、チタン、タ
ンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属、
または上述した金属を成分とする金属窒化物（窒化タンタル、窒化チタン、窒化モリブデ
ン、窒化タングステン）等がある。また、インジウム錫酸化物、酸化タングステンを含む
インジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むイ
ンジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの導電性材料を用いることができる。

【0309】

絶縁体に用いられる絶縁材料には、窒化アルミニウム、酸化アルミニウム、窒化酸化ア
ルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、
窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリ
ウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル
、アルミニウムシリケートなどがある。なお、本明細書等において、酸化窒化物とは、酸
素の含有量が窒素よりも多い化合物であり、窒化酸化物とは、窒素の含有量が酸素よりも
多い化合物のことをいう。

【0310】

なお、本実施の形態は、本明細書で示す他の実施の形態、又は実施例と適宜組み合わせ
ることができる。

【実施例0311】

実施の形態１で説明した表示装置の動作において、画像データの補正が適切に行われて
いるかどうかを確認するため、回路シミュレータを用いて計算を行った。本実施例では、
当該計算及びその結果について説明する。

【0312】

当該計算で使用したソフトウェアは、ＳＩＬＶＡＣＯ社のＳｍａｒｔＳｐｉｃｅ（ｖｅ
ｒｓｉｏｎ ４．２６．７．Ｒ）という回路シミュレータである。当該回路シミュレータ
を用いて、画像データと補正データを入力データとし、補正された画像データを出力デー
タとして計算を行った。

【0313】

当該計算で用いた回路構成を図１６に示す。図１６では、ソースドライバ回路ＳＤと、
補正データ保持部１０４と、表示部ＰＡと、を示している。

【0314】

図１６のソースドライバ回路ＳＤでは、デジタルアナログ変換回路ＤＡＣと、オペアン
プＯＰＡと、のみ図示している。オペアンプＯＰＡは、図１におけるアンプ回路ＡＭＰに
相当し、Ｓｉトランジスタによって構成されたＣＭＯＳ回路としている。

【0315】

デジタルアナログ変換回路ＤＡＣの出力端子は、オペアンプＯＰＡの非反転入力端子に
電気的に接続されている。また、オペアンプＯＰＡの反転入力端子は、オペアンプＯＰＡ
の出力端子に電気的に接続され、オペアンプＯＰＡの出力端子は、補正データ保持部１０
４のスイッチＳＷ１の第２端子と、スイッチＳＷ２の第１端子と、のそれぞれに電気的に
接続されている。なお、オペアンプＯＰＡは、上述の接続構成により、ボルテージフォロ
ワ回路として機能する。

【0316】

また、オペアンプＯＰＡの高電源入力端子は、配線ＶＤＬに電気的に接続され、オペア
ンプＯＰＡの低電源入力端子は、配線ＶＧＬに電気的に接続されている。

【0317】

補正データ保持部１０４については、実施の形態１の図３の補正データ保持部１０４の
説明の記載を参酌する。

【0318】

なお、実施の形態１の説明では、スイッチＳＷ３の第２端子は配線ＶＧと電気的に接続
されていると説明したが、図１６の補正データ保持部１０４では、スイッチＳＷ３の第２
端子は、直流電源ＶＤを介して、配線ＶＧＬと電気的に接続されている。また、スイッチ
ＳＷ１乃至スイッチＳＷ３は、それぞれスイッチング素子としてアナログスイッチ（ＣＭ
ＯＳ回路の構成のスイッチ）を適用している。

【0319】

図１６の表示部ＰＡでは、配線ＳＬ（配線ＤＬ）が有する抵抗を示す抵抗素子Ｒｐａと
、配線ＳＬ（配線ＤＬ）の寄生容量と画素ＰＩＸの容量素子Ｃ１とを合成した容量として
容量素子Ｃｃと、を図示している。また、抵抗素子Ｒｐａと、容量素子Ｃｃと、の電気的
接続点をノードＮＤとしている。

【0320】

次に、計算条件について説明する。補正データ保持部１０４の容量素子Ｃｄの静電容量
の値を１ｐＦとし、容量素子Ｃｃの静電容量の値を３１ｐＦとしている。これは、実施の
形態１の具体例より、デジタルアナログ変換回路ＤＡＣから出力される電圧に対して、下
位５ビット分の電圧を補間することに相当する。

【0321】

また、直流電源ＶＤの電圧を０．５Ｖとしている。

【0322】

また、抵抗素子Ｒｐａの値を、１０ｋΩとしている。

【0323】

デジタルアナログ変換回路ＤＡＣは、０．２５Ｖ刻みで０．５Ｖから８．５Ｖまでの範
囲の電位を出力するものとする。

【0324】

また、オペアンプＯＰＡはボルテージフォロワ回路の構成となっているため、オペアン
プＯＰＡは、デジタルアナログ変換回路ＤＡＣが出力可能な電位の範囲を扱える回路でな
くてはならない。そのため、オペアンプＯＰＡの高電源入力端子に電気的に接続されてい
る配線ＶＤＬが与える電位を９Ｖとし、オペアンプＯＰＡの低電源入力端子に電気的に接
続されている配線ＶＧＬが与える電位を基準電位としている。

【0325】

図１７に示すグラフは、デジタルアナログ変換回路ＤＡＣから出力された補正データと
、第１期間と第２期間におけるノードＮＤの電位の変化を示している。具体的には、図１
７には、縦軸にノードＮＤの電位Ｖ_ＮＤ、横軸に時刻を示している。第１期間及び第２期
間のそれぞれは、実施の形態１の動作例において、時刻Ｔ１から時刻Ｔ２までの間、及び
時刻Ｔ２から時刻Ｔ４までの間としている。具体的には、時刻Ｔ１を図１７における０秒
（計算開始時点）とし、時刻Ｔ２を１．０×１０^－５秒（画像データ書き込み完了時刻）
としている。

【0326】

第１期間では、信号Ｆ１によってスイッチＳＷ１及びスイッチＳＷ３をオン状態にし、
信号Ｆ２によってスイッチＳＷ２をオフ状態にして、デジタルアナログ変換回路ＤＡＣか
ら画像データに応じた電位として４．０Ｖを出力して、ノードＮＤに当該電位を書き込む
動作が行われている。

【0327】

第２期間では、信号Ｆ１によってスイッチＳＷ１及びスイッチＳＷ３をオフ状態にし、
信号Ｆ２によってスイッチＳＷ２をオン状態にして、デジタルアナログ変換回路ＤＡＣか
ら補正データとして０．２５Ｖ刻みで０．５Ｖから８．５Ｖまでの電位の一を出力して、
ノードＮＤ３に当該出力電位を書き込む動作が行われる。そして、ノードＮＤ３に当該補
正データに応じた電位が書き込まれることによって、電位Ｖ_ＮＤが変動する。なお、本実
施例では、補正データに応じた電位として０．２５Ｖ刻みで０．５Ｖから８．５Ｖまでの
電位をそれぞれＶ_０乃至Ｖ_３２と記載し、図１７では、Ｖ_０、Ｖ_１０、Ｖ_２０、Ｖ_３０、
Ｖ_３２の符号のみを図示している。

【0328】

ここで、第２期間において、補正データとしてＶ_０（０．５Ｖ）をノードＮＤ３に書き
込んだ場合を考える。第１期間においてノードＮＤ３の電位は０．５Ｖであったため、第
１期間から第２期間に移行しても、ノードＮＤ３の電位は０．５Ｖのまま変動しない。そ
のため、容量素子Ｃｄによる容量結合による、電位Ｖ_ＮＤは変動せず、４．０Ｖのままと
なっている。

【0329】

次に、第２期間において、補正データとしてＶ_１０（３．０Ｖ）をノードＮＤ３に書き
込んだ場合を考える。第１期間においてノードＮＤ３の電位は０．５Ｖであったため、第
２期間に移行することで、ノードＮＤ３の電位は２．５Ｖ上昇する。ここで、式（Ｅ２）
より、電位Ｖ_ＮＤの電位は、４＋２．５／３２Ｖ（＝４．０７８１２５Ｖ）と見積もるこ
とができ、図１７の結果と概ね一致する。

【0330】

同様に、第２期間において、補正データとしてＶ_２０（５．５Ｖ）、Ｖ_３０（８．０Ｖ
）、Ｖ_３２（８．５Ｖ）のそれぞれをノードＮＤ３に書き込んだ場合を考える。第１期間
においてノードＮＤ３の電位は０．５Ｖであったため、第２期間に移行することで、ノー
ドＮＤ３の電位はそれぞれの場合で５．０Ｖ、７．５Ｖ、８．０Ｖ上昇する。ここで、式
（Ｅ２）より、電位Ｖ_ＮＤの電位は、それぞれの場合で４＋５．０／３２Ｖ（＝４．１５
６２５Ｖ）、４＋７．５／３２Ｖ（＝４．２３４３７５Ｖ）、４＋８．０／３２Ｖ（＝４
．２５Ｖ）と見積もることができ、図１７の結果と概ね一致する。

【0331】

上述の通り、デジタルアナログ変換回路ＤＡＣは０．２５Ｖ刻みで電位の出力を行うが
、補正データ保持部１０４によって、０．２５Ｖよりも小さい刻み幅の電位を生成するこ
とができる。

【0332】

つまり、本発明の一態様の表示装置を用いることによって、ソースドライバ回路ＳＤが
有するデジタルアナログ変換回路ＤＡＣよりも高い分解能の画像データを、補正データ保
持部によって生成することができる。また、当該画像データを当該表示装置に含まれる画
素に書き込むことによって、当該表示装置の表示部は、多階調の画像を表示することがで
きる。

【0333】

（本明細書等の記載に関する付記）
本明細書に記載の実施の形態、及び実施例における各構成の説明について、以下に付記
する。

【0334】

＜実施の形態、実施例で述べた本発明の一態様に関する付記＞
各実施の形態、及び実施例に示す構成は、他の実施の形態に示す構成と適宜組み合わせ
て、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例
が示される場合は、互いに構成例を適宜組み合わせることが可能である。

【0335】

なお、ある一つの実施の形態、又は実施例の中で述べる内容（一部の内容でもよい）は
、その実施の形態、又は実施例で述べる別の内容（一部の内容でもよい）と、一つ若しく
は複数の別の実施の形態で述べる内容（一部の内容でもよい）との少なくとも一つの内容
に対して、適用、組み合わせ、又は置き換えなどを行うことができる。

【0336】

なお、実施の形態、又は実施例の中で述べる内容とは、各々の実施の形態、又は実施例
において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内
容のことである。

【0337】

なお、ある一つの実施の形態、又は実施例において述べる図（一部でもよい）は、その
図の別の部分、その実施の形態、又は実施例において述べる別の図（一部でもよい）と、
一つ若しくは複数の別の実施の形態、又は実施例において述べる図（一部でもよい）との
少なくとも一つの図に対して、組み合わせることにより、さらに多くの図を構成させるこ
とができる。

【0338】

＜序数詞に関する付記＞
本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同
を避けるために付したものである。従って、構成要素の数を限定するものではない。また
、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態（又は
実施例）の一において「第１」に言及された構成要素が、他の実施の形態（又は実施例）
、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる
。また例えば、本明細書等の実施の形態（又は実施例）の一において「第１」に言及され
た構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありう
る。

【0339】

＜図面を説明する記載に関する付記＞
実施の形態（又は実施例）について図面を参照しながら説明している。但し、実施の形
態（又は実施例）は多くの異なる態様で実施することが可能であり、趣旨及びその範囲か
ら逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に
理解される。従って、本発明は、実施の形態（又は実施例）の記載内容に限定して解釈さ
れるものではない。なお、実施の形態の発明の構成（又は実施例の構成）において、同一
部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰
り返しの説明は省略する。

【0340】

また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の
位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は
、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書等
で説明した記載に限定されず、状況に応じて適切に言い換えることができる。例えば、「
導電体の上面に位置する絶縁体」の表現では、示している図面の向きを１８０度回転する
ことによって、「導電体の下面に位置する絶縁体」と言い換えることができる。

【0341】

また、「上」や「下」の用語は、構成要素の位置関係が直上又は直下で、かつ、直接接
していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば
、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの
間に他の構成要素を含むものを除外しない。

【0342】

また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示
したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期
すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば
、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信
号、電圧、若しくは電流のばらつきなどを含むことが可能である。

【0343】

また、図面において、斜視図などにおいて、図面の明確性を期すために、一部の構成要
素の記載を省略している場合がある。

【0344】

また、図面において、同一の要素又は同様な機能を有する要素、同一の材質の要素、あ
るいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は
省略する場合がある。

【0345】

＜言い換え可能な記載に関する付記＞
本明細書等において、トランジスタの接続関係を説明する際、「ソース又はドレインの
一方」（又は第１電極、又は第１端子）、「ソース又はドレインの他方」（又は第２電極
、又は第２端子）という表記を用いる。これは、トランジスタのソースとドレインは、ト
ランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソース
とドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、
状況に応じて適切に言い換えることができる。また、本明細書等では、ゲート以外の２つ
の端子を第１端子、第２端子と呼ぶ場合や、第３端子、第４端子と呼ぶ場合がある。なお
、本明細書等において、チャネル形成領域はチャネルが形成される領域を指し、ゲートに
電位を印加することでこの領域が形成されて、ソース‐ドレイン間に電流を流すことがで
きる。

【0346】

また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路
動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明
細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとす
る。

【0347】

また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に
限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり
、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「
配線」が一体となって形成されている場合なども含む。

【0348】

また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基
準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地
電位）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖ
を意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、
配線等に与える電位を変化させる場合がある。

【0349】

なお本明細書等において、「膜」、「層」などの語句は、場合によっては、又は、状況
に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導
電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という
用語を、「絶縁層」という用語に変更することが可能な場合がある。又は、場合によって
は、又は、状況に応じて、「膜」、「層」などの語句を使わずに、別の用語に入れ替える
ことが可能である。例えば、「導電層」又は「導電膜」という用語を、「導電体」という
用語に変更することが可能な場合がある。又は、例えば、「絶縁層」「絶縁膜」という用
語を、「絶縁体」という用語に変更することが可能な場合がある。

【0350】

なお本明細書等において、「配線」、「信号線」、「電源線」などの用語は、場合によ
っては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「配線」と
いう用語を、「信号線」という用語に変更することが可能な場合がある。また、例えば、
「配線」という用語を、「電源線」などの用語に変更することが可能な場合がある。また
、その逆も同様で、「信号線」「電源線」などの用語を、「配線」という用語に変更する
ことが可能な場合がある。「電源線」などの用語は、「信号線」などの用語に変更するこ
とが可能な場合がある。また、その逆も同様で「信号線」などの用語は、「電源線」など
の用語に変更することが可能な場合がある。また、配線に印加されている「電位」という
用語を、場合によっては、又は、状況に応じて、「信号」などという用語に変更すること
が可能な場合がある。また、その逆も同様で、「信号」などの用語は、「電位」という用
語に変更することが可能な場合がある。

【0351】

＜語句の定義に関する付記＞
以下では、上記実施の形態、及び実施例で言及した語句の定義について説明する。

【0352】

＜＜半導体の不純物について＞＞
半導体の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が
０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体
にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が形成されることや、キャリア移動度
が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導
体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族
元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、
特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リ
ン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によっ
て酸素欠損を形成する場合がある。また、半導体がシリコン層である場合、半導体の特性
を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１
３族元素、第１５族元素などがある。

【0353】

＜＜スイッチについて＞＞
本明細書等において、スイッチとは、導通状態（オン状態）、又は、非導通状態（オフ
状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。又は、スイ
ッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。

【0354】

一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つま
り、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。

【0355】

電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、
ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、
ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイ
オード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイ
オード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路など
がある。

【0356】

なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、
トランジスタのソース電極とドレイン電極が電気的に短絡されているとみなせる状態をい
う。また、トランジスタの「非導通状態」とは、トランジスタのソース電極とドレイン電
極が電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチ
として動作させる場合には、トランジスタの極性（導電型）は特に限定されない。

【0357】

機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のよう
に、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチが
ある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことに
よって、導通と非導通とを制御して動作する。

【0358】

＜＜接続について＞＞
本明細書等において、ＸとＹとが接続されている、と記載する場合は、ＸとＹとが電気
的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接
接続されている場合とを含むものとする。したがって、所定の接続関係、例えば、図又は
文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも含む
ものとする。

【0359】

ここで使用するＸ、Ｙなどは、対象物（例えば、装置、素子、回路、配線、電極、端子
、導電膜、層、など）であるとする。

【0360】

ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可
能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダ
イオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されること
が可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、ス
イッチは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか
流さないかを制御する機能を有している。

【0361】

ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可
能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号
変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（
電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など
）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能であ
る。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号
がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。

【0362】

なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電
気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続
されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に
別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合
（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とを含
むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接
続されている、とのみ明示的に記載されている場合と同じであるとする。

【0363】

なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は
介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、
Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソー
ス（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直
接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接
的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表
現することが出来る。

【0364】

例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第
２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は
第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的
に接続されている。」と表現することができる。又は、「トランジスタのソース（又は第
１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子な
ど）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トラ
ンジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている
」と表現することができる。又は、「Ｘは、トランジスタのソース（又は第１の端子など
）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジ
スタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）
、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な
表現方法を用いて、回路構成における接続の順序について規定することにより、トランジ
スタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別し
て、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これ
らの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、
素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

【0365】

なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されて
いる場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合も
ある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及
び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における
電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている
場合も、その範疇に含める。

【符号の説明】

【0366】

ＤＤ：表示装置、ＤＤ１：表示装置、ＤＤ２：表示装置、ＤＤ３：表示装置、ＰＡ：表示
部、ＧＤ：ゲートドライバ回路、ＳＤ：ソースドライバ回路、ＰＩＸ：画素、ＳＲ：シフ
トレジスタ、ＬＡＴ：ラッチ回路、ＬＶＳ：レベルシフト回路、ＤＡＣ：デジタルアナロ
グ変換回路、ＡＭＰ：アンプ回路、ＧＬ：配線、ＧＬ１：配線、ＧＬ２：配線、ＳＬ：配
線、ＶＡ：配線、ＶＣ：配線、ＶＰ：配線、ＶＧ：配線、ＤＬ：配線、ＡＬ：配線、ＶＬ
：配線、ＶＣＯＭ：配線、ＣＡＴ：配線、ＣＲＬ１：配線、ＣＲＬ２：配線、ＤＢ：デー
タバス配線、Ｒｐ：抵抗素子、Ｃｓ：容量素子、Ｃｐ：容量素子、Ｃｐａ：容量素子、Ｃ
ｄ：容量素子、Ｃ１：容量素子、Ｃ２：容量素子、Ｔｒ１：トランジスタ、Ｔｒ２：トラ
ンジスタ、Ｔｒ３：トランジスタ、Ｔｒ４：トランジスタ、Ｔｒ５：トランジスタ、ＳＷ
Ｔ１：トランジスタ、ＳＷＴ２：トランジスタ、ＳＷＴ３：トランジスタ、ＳＷＣ：スイ
ッチ、ＳＷ１：スイッチ、ＳＷ２：スイッチ、ＳＷ３：スイッチ、ＬＣ：液晶素子、ＬＤ
：発光素子、ＮＤ１：ノード、ＮＤ２：ノード、ＮＤ３：ノード、ＶＤＬ：配線、ＶＧＬ
：配線、Ｒｐａ：抵抗素子、Ｃｃ：容量素子、ＮＤ：ノード、ＢＬ：ビット線、Ｔａ１０
：Ｓｉトランジスタ、Ｔａ１１：Ｓｉトランジスタ、Ｔｗ１：トランジスタ、Ｃ１０：容
量素子、１０１：画像データ保持部、１０２：駆動回路部、１０３：表示素子、１０４：
補正データ保持部、２１５：表示部、２２１ａ：走査線駆動回路、２３１ａ：信号線駆動
回路、２３２ａ：信号線駆動回路、２４１ａ：共通線駆動回路、７２３：電極、７２６：
絶縁層、７２８：絶縁層、７２９：絶縁層、７４１：絶縁層、７４２：半導体層、７４４
ａ：電極、７４４ｂ：電極、７４６：電極、７５５：不純物、７７１：基板、７７２：絶
縁層、８１０：トランジスタ、８１１：トランジスタ、８２０：トランジスタ、８２１：
トランジスタ、８２５：トランジスタ、８２６：トランジスタ、８４２：トランジスタ、
８４３：トランジスタ、８４４：トランジスタ、８４５：トランジスタ、８４６：トラン
ジスタ、８４７：トランジスタ、１０００：ＤＯＳＲＡＭ、１００１：メモリセル、１０
０２：センスアンプ部、１００３：セルアレイ部、４００１：第１の基板、４００５：シ
ール材、４００６：第２の基板、４０１０：トランジスタ、４０１１：トランジスタ、４
０１３：液晶素子、４０１４：配線、４０１５：電極、４０１７：電極、４０１８：ＦＰ
Ｃ、４０１９：異方性導電層、４０２０：容量素子、４０２１：電極、４０３０：第１の
電極層、４０３１：第２の電極層、４０３２：絶縁層、４０３３：絶縁層、４０３５：ス
ペーサ、４０４１：プリント基板、４０４２：集積回路、４１０２：絶縁層、４１０３：
絶縁層、４１１０：絶縁層、４１１１：絶縁層、４１１２：絶縁層、４１３３ 絶 縁層
、４２００：入力装置、４２１０：タッチパネル、４２２７：電極、４２２８：電極、４
２３７：配線、４２３８：配線、４２３９：配線、４２６３：基板、４２７２ｂ：ＦＰＣ
、４２７３ｂ：ＩＣ、５３２１ａ：筐体、５３２１ｂ：筐体、５３２１ｃ：ヒンジ部、５
３２２：表示部、５３２３：操作ボタン、５４０１：筐体、５４０２：表示部、５４０３
：キーボード、５４０４：ポインティングデバイス、５５０１：筐体、５５０２：表示部
、５５０３：マイク、５５０４：スピーカ、５５０５：操作ボタン、５７０１：表示パネ
ル、５７０２：表示パネル、５７０３：表示パネル、５７０４：表示パネル、５８０１：
第１筐体、５８０２：第２筐体、５８０３：表示部、５８０４：操作キー、５８０５：レ
ンズ、５８０６：接続部、５９０１：筐体、５９０２：表示部、５９０３：操作ボタン、
５９０４：操作子、５９０５：バンド、６２００：電子看板、６２０１：壁、９０００：
筐体、９００１：表示部、９００３：スピーカ、９００５：操作キー、９００６：接続端
子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】