知財求人 - 知財ポータルサイト「IP Force」
▶ ブリルニクス シンガポール プライベート リミテッドの特許一覧 ▶ 学校法人立命館の特許一覧
特開2024-157253固体撮像装置、固体撮像装置の駆動方法、および電子機器
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024157253
(43)【公開日】2024-11-07
(54)【発明の名称】固体撮像装置、固体撮像装置の駆動方法、および電子機器
(51)【国際特許分類】
H04N 25/70 20230101AFI20241030BHJP
【ＦＩ】
H04N25/70
【審査請求】未請求
【請求項の数】16
【出願形態】ＯＬ
(21)【出願番号】P 2023071507
(22)【出願日】2023-04-25
(71)【出願人】
【識別番号】521182560
【氏名又は名称】ブリルニクス シンガポール プライベート リミテッド
(71)【出願人】
【識別番号】593006630
【氏名又は名称】学校法人立命館
(74)【代理人】
【識別番号】110001863
【氏名又は名称】弁理士法人アテンダ国際特許事務所
(72)【発明者】
【氏名】堀田 遼太郎
(72)【発明者】
【氏名】大倉 俊介
(72)【発明者】
【氏名】宮内 健
(72)【発明者】
【氏名】大和田 英樹
(72)【発明者】
【氏名】韓 相萬
(72)【発明者】
【氏名】高柳 功
【テーマコード（参考）】
5C024
【Ｆターム（参考）】
5C024CX03
5C024CX06
5C024CX43
5C024GX03
5C024GX16
5C024GX18
5C024GY31
5C024HX35
5C024HX51
(57)【要約】
【課題】入出力特性の線形性を改善でき、チップコストの低減を図ることが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供する。
【解決手段】画素信号処理部４００は、第１の入力スイッチ４１２および出力スイッチ４１３を同相でオンオフさせ、第１の入力スイッチ４１２および出力スイッチ４１３がオン状態で第２の入力スイッチ４２１がオフ状態で、第１のオートゼロスイッチＡＺ４１１および第２のオートゼロスイッチＡＺ４１２をオン状態に保持させて第２ノードＮＤ４１２を基準電位ＶＳＳ（ＧＮＤ）に接続させることにより、サンプリングキャパシタＣＳ４１１、帰還キャパシタＣＦ４１１、およびオートゼロキャパシタＣＡＺ４１１をキャパシタの動作範囲で動作させ、帰還キャパシタＣＦ４１１を入力画素信号の差分に従って一定に保持させて、アンプ４１１の出力を入力信号に対して線形応答に保持させる。
【選択図】図４
【解決手段】画素信号処理部４００は、第１の入力スイッチ４１２および出力スイッチ４１３を同相でオンオフさせ、第１の入力スイッチ４１２および出力スイッチ４１３がオン状態で第２の入力スイッチ４２１がオフ状態で、第１のオートゼロスイッチＡＺ４１１および第２のオートゼロスイッチＡＺ４１２をオン状態に保持させて第２ノードＮＤ４１２を基準電位ＶＳＳ（ＧＮＤ）に接続させることにより、サンプリングキャパシタＣＳ４１１、帰還キャパシタＣＦ４１１、およびオートゼロキャパシタＣＡＺ４１１をキャパシタの動作範囲で動作させ、帰還キャパシタＣＦ４１１を入力画素信号の差分に従って一定に保持させて、アンプ４１１の出力を入力信号に対して線形応答に保持させる。
【選択図】図４
【特許請求の範囲】
【請求項1】
各々が基準レベルの信号と信号レベルの信号により形成される複数の読み出し信号を画素信号として読み出し可能な読み出し画素と、
前記読み出し画素から読み出された前記画素信号を処理する画素信号処理部と、を含み、
前記画素信号処理部は、
前記読み出し画素から読み出された画素信号が入力される入力ノードと、
次段回路と接続される接続ノードと、
反転入力端子および非反転入力端子を含む演算増幅器と、
前記演算増幅器の前記反転入力端子に接続された第１ノードと、
第２ノードと、
前記演算増幅器の出力端子および前記接続ノードに接続された第３ノードと、
前記第３ノードと前記第１ノードとの間に接続された第１のオートゼロスイッチと、
前記第１ノードと前記第２ノードとの間に接続されたオートゼロキャパシタと、
前記第２ノードと所定のバイアス電位との間に接続され、前記第１のオートゼロスイッチと同相でオンオフされる第２のオートゼロスイッチと、
前記第３ノードと前記第２ノードとの間に接続された帰還キャパシタと、
前記第２ノードと前記入力ノードとの間に接続されたサンプリングキャパシタと、を含み、
前記第１のオートゼロスイッチおよび前記第２のオートゼロスイッチは、リセット機能を含むオートゼロ期間にオン状態に保持される
固体撮像装置。
前記読み出し画素から読み出された前記画素信号を処理する画素信号処理部と、を含み、
前記画素信号処理部は、
前記読み出し画素から読み出された画素信号が入力される入力ノードと、
次段回路と接続される接続ノードと、
反転入力端子および非反転入力端子を含む演算増幅器と、
前記演算増幅器の前記反転入力端子に接続された第１ノードと、
第２ノードと、
前記演算増幅器の出力端子および前記接続ノードに接続された第３ノードと、
前記第３ノードと前記第１ノードとの間に接続された第１のオートゼロスイッチと、
前記第１ノードと前記第２ノードとの間に接続されたオートゼロキャパシタと、
前記第２ノードと所定のバイアス電位との間に接続され、前記第１のオートゼロスイッチと同相でオンオフされる第２のオートゼロスイッチと、
前記第３ノードと前記第２ノードとの間に接続された帰還キャパシタと、
前記第２ノードと前記入力ノードとの間に接続されたサンプリングキャパシタと、を含み、
前記第１のオートゼロスイッチおよび前記第２のオートゼロスイッチは、リセット機能を含むオートゼロ期間にオン状態に保持される
固体撮像装置。
【請求項2】
前記画素信号処理部は、
前記第１のオートゼロスイッチおよび前記第２のオートゼロスイッチをオン状態に保持させて前記第２ノードを前記バイアス電位に接続させることにより、前記サンプリングキャパシタ、前記帰還キャパシタ、および前記オートゼロキャパシタをキャパシタの動作範囲で動作させ、帰還キャパシタを入力画素信号の差分に従って一定に保持させて、前記演算増幅器の出力を入力信号に対して線形応答に保持させる
請求項１記載の固体撮像装置。
前記第１のオートゼロスイッチおよび前記第２のオートゼロスイッチをオン状態に保持させて前記第２ノードを前記バイアス電位に接続させることにより、前記サンプリングキャパシタ、前記帰還キャパシタ、および前記オートゼロキャパシタをキャパシタの動作範囲で動作させ、帰還キャパシタを入力画素信号の差分に従って一定に保持させて、前記演算増幅器の出力を入力信号に対して線形応答に保持させる
請求項１記載の固体撮像装置。
【請求項3】
前記画素信号処理部は、
前記入力ノードと前記第２ノードとの間に前記サンプリングキャパシタと直列に接続された第１の入力スイッチと、
前記第３のノードと前記接続ノードとの間に接続された出力スイッチと、を含み、
前記第１の入力スイッチおよび前記出力スイッチは同相でオンオフされ、
前記第１の入力スイッチおよび前記出力スイッチがオン状態で、
前記第１のオートゼロスイッチおよび前記第２のオートゼロスイッチをオン状態に保持させて前記第２ノードを前記バイアス電位に接続させることにより、前記サンプリングキャパシタ、前記帰還キャパシタ、および前記オートゼロキャパシタをキャパシタの動作範囲で動作させ、帰還キャパシタを入力画素信号の差分に従って一定に保持させて、前記演算増幅器の出力を入力信号に対して線形応答に保持させる
請求項１記載の固体撮像装置。
前記入力ノードと前記第２ノードとの間に前記サンプリングキャパシタと直列に接続された第１の入力スイッチと、
前記第３のノードと前記接続ノードとの間に接続された出力スイッチと、を含み、
前記第１の入力スイッチおよび前記出力スイッチは同相でオンオフされ、
前記第１の入力スイッチおよび前記出力スイッチがオン状態で、
前記第１のオートゼロスイッチおよび前記第２のオートゼロスイッチをオン状態に保持させて前記第２ノードを前記バイアス電位に接続させることにより、前記サンプリングキャパシタ、前記帰還キャパシタ、および前記オートゼロキャパシタをキャパシタの動作範囲で動作させ、帰還キャパシタを入力画素信号の差分に従って一定に保持させて、前記演算増幅器の出力を入力信号に対して線形応答に保持させる
請求項１記載の固体撮像装置。
【請求項4】
前記オートゼロキャパシタの容量は、前記サンプリングキャパシタの容量より小さい
請求項２記載の固体撮像装置。
請求項２記載の固体撮像装置。
【請求項5】
前記画素信号処理部は、
前記入力ノードと前記第２ノードとの間に前記サンプリングキャパシタと直列に接続可能な第１の入力スイッチが設けられておらず、
前記第３のノードと前記接続ノードとの間に接続可能で、前記第１の入力スイッチと同相でオンオフされる出力スイッチが設けられていない一方、
前記入力ノードと前記接続ノード間に接続され、前記第１の入力スイッチおよび前記出力スイッチとは逆相でオンオフされる第２の入力スイッチを含み、
前記第２の入力スイッチがオンの期間において前記演算増幅器はオフになり、
前記演算増幅器の寄生負荷容量は、容量の大きい前記サンプリングキャパシタおよび帰還キャパシタはシリアル化された容量の小さな前記オートゼロキャパシタ、前記演算増幅器の容量で小さく見えることから、小さい
請求項４記載の固体撮像装置。
前記入力ノードと前記第２ノードとの間に前記サンプリングキャパシタと直列に接続可能な第１の入力スイッチが設けられておらず、
前記第３のノードと前記接続ノードとの間に接続可能で、前記第１の入力スイッチと同相でオンオフされる出力スイッチが設けられていない一方、
前記入力ノードと前記接続ノード間に接続され、前記第１の入力スイッチおよび前記出力スイッチとは逆相でオンオフされる第２の入力スイッチを含み、
前記第２の入力スイッチがオンの期間において前記演算増幅器はオフになり、
前記演算増幅器の寄生負荷容量は、容量の大きい前記サンプリングキャパシタおよび帰還キャパシタはシリアル化された容量の小さな前記オートゼロキャパシタ、前記演算増幅器の容量で小さく見えることから、小さい
請求項４記載の固体撮像装置。
【請求項6】
前記バイアス電位は、接地電位または正バイアス電位である
請求項４記載の固体撮像装置。
請求項４記載の固体撮像装置。
【請求項7】
前記第１のオートゼロスイッチは、複数のスイッチを直列に接続したシリーズスイッチにより形成されている
請求項４記載の固体撮像装置。
請求項４記載の固体撮像装置。
【請求項8】
前記第１のオートゼロスイッチと前記第１ノードとの接続ラインに、前記第１のオートゼロスイッチがオフになると当該接続ラインに電荷を注入する電荷注入用キャパシタが接続されている
請求項４記載の固体撮像装置。
請求項４記載の固体撮像装置。
【請求項9】
前記演算増幅器は、カスコード型である
請求項８記載の固体撮像装置。
請求項８記載の固体撮像装置。
【請求項10】
前記出力スイッチの信号入力ラインに形成された第４ノードと、
前記第３ノードと前記第１ノードとの間に接続された前記第１のオートゼロスイッチと、
前記演算増幅器の出力端子に接続された前記第３ノードと前記第４ノードとの間に接続された第１のリファレンススイッチと、
前記第４ノードと前記第２ノードとの間に接続された前記帰還キャパシタと、
前記帰還キャパシタと前記第４ノードとの接続ラインと基準電位との間に接続された第２のリファレンススイッチと、を含み、
前記第１のリファレンススイッチと前記第２のリファレンススイッチは逆相でオンオフされ、
前記第２のオートゼロスイッチがオンすると前記演算増幅器の出力レベルは基準電位にリセットされる
請求項４記載の固体撮像装置。
前記第３ノードと前記第１ノードとの間に接続された前記第１のオートゼロスイッチと、
前記演算増幅器の出力端子に接続された前記第３ノードと前記第４ノードとの間に接続された第１のリファレンススイッチと、
前記第４ノードと前記第２ノードとの間に接続された前記帰還キャパシタと、
前記帰還キャパシタと前記第４ノードとの接続ラインと基準電位との間に接続された第２のリファレンススイッチと、を含み、
前記第１のリファレンススイッチと前記第２のリファレンススイッチは逆相でオンオフされ、
前記第２のオートゼロスイッチがオンすると前記演算増幅器の出力レベルは基準電位にリセットされる
請求項４記載の固体撮像装置。
【請求項11】
前記演算増幅器は、カスコード型である
請求項１０記載の固体撮像装置。
請求項１０記載の固体撮像装置。
【請求項12】
前記読み出し画素は、
光電変換を行い、少なくとも２つの変換利得に応じた信号方向が逆方向である第１変換利得信号および第２変換利得信号を画素信号として読み出し可能であり、
前記画素信号処理部は、
前記入力ノードに入力される画素信号のうち前記第１変換利得信号の信号方向を反転させ、反転第１変換利得信号を前記接続ノードに出力する第１の読み出し部と、
前記入力ノードに入力される画素信号のうち前記第２変換利得信号の信号方向を保持して、非反転第２変換利得信号を前記接続ノードに出力する第２の読み出し部と、を含む
請求項１から１１のいずれか一に記載の固体撮像装置。
光電変換を行い、少なくとも２つの変換利得に応じた信号方向が逆方向である第１変換利得信号および第２変換利得信号を画素信号として読み出し可能であり、
前記画素信号処理部は、
前記入力ノードに入力される画素信号のうち前記第１変換利得信号の信号方向を反転させ、反転第１変換利得信号を前記接続ノードに出力する第１の読み出し部と、
前記入力ノードに入力される画素信号のうち前記第２変換利得信号の信号方向を保持して、非反転第２変換利得信号を前記接続ノードに出力する第２の読み出し部と、を含む
請求項１から１１のいずれか一に記載の固体撮像装置。
【請求項13】
前記第１の読み出し部は、
前記演算増幅器の非反転入力端子が前記バイアス電位に接続可能である
請求項１２記載の固体撮像装置。
前記演算増幅器の非反転入力端子が前記バイアス電位に接続可能である
請求項１２記載の固体撮像装置。
【請求項14】
前記第１の読み出し部は、
前記第２ノードと前記入力ノードとの間に前記サンプリングキャパシタに対して直列に接続された第１の入力スイッチを含み、
前記第１の入力スイッチは第１変換利得信号読み出しモード時に導通状態に保持され、
前記第２の読み出し部は、
前記入力ノードと前記接続ノード間に接続された第２の入力スイッチを含み、
前記第２の入力スイッチは第２変換利得信号読み出しモード時に導通状態に保持される
請求項１２記載の固体撮像装置。
前記第２ノードと前記入力ノードとの間に前記サンプリングキャパシタに対して直列に接続された第１の入力スイッチを含み、
前記第１の入力スイッチは第１変換利得信号読み出しモード時に導通状態に保持され、
前記第２の読み出し部は、
前記入力ノードと前記接続ノード間に接続された第２の入力スイッチを含み、
前記第２の入力スイッチは第２変換利得信号読み出しモード時に導通状態に保持される
請求項１２記載の固体撮像装置。
【請求項15】
各々が基準レベルの信号と信号レベルの信号により形成される複数の読み出し信号を画素信号として読み出し可能な読み出し画素と、
前記読み出し画素から読み出された前記画素信号を処理する画素信号処理部と、を含み、
前記画素信号処理部は、
前記読み出し画素から読み出された画素信号が入力される入力ノードと、
次段回路と接続される接続ノードと、
反転入力端子および非反転入力端子を含む演算増幅器と、
前記演算増幅器の前記反転入力端子に接続された第１ノードと、
第２ノードと、
前記演算増幅器の出力端子および前記接続ノードに接続された第３ノードと、
前記第３ノードと前記第１ノードとの間に接続された第１のオートゼロスイッチと、
前記第１ノードと前記第２ノードとの間に接続されたオートゼロキャパシタと、
前記第２ノードと所定のバイアス電位との間に接続され、前記第１のオートゼロスイッチと同相でオンオフされる第２のオートゼロスイッチと、
前記第３ノードと前記第２ノードとの間に接続された帰還キャパシタと、
前記第２ノードと前記入力ノードとの間に接続されたサンプリングキャパシタと、を含み、
前記第１のオートゼロスイッチおよび前記第２のオートゼロスイッチは、リセット機能を含むオートゼロ期間にオン状態に保持される
固体撮像装置の駆動方法であって、
前記第１のオートゼロスイッチおよび前記第２のオートゼロスイッチをオン状態に保持させて前記第２ノードを前記バイアス電位に接続させることにより、前記サンプリングキャパシタ、前記帰還キャパシタ、および前記オートゼロキャパシタをキャパシタの動作範囲で動作させ、
帰還キャパシタを入力画素信号の差分に従って一定に保持させて、前記演算増幅器の出力を入力信号に対して線形応答に保持させる
固体撮像装置の駆動方法。
前記読み出し画素から読み出された前記画素信号を処理する画素信号処理部と、を含み、
前記画素信号処理部は、
前記読み出し画素から読み出された画素信号が入力される入力ノードと、
次段回路と接続される接続ノードと、
反転入力端子および非反転入力端子を含む演算増幅器と、
前記演算増幅器の前記反転入力端子に接続された第１ノードと、
第２ノードと、
前記演算増幅器の出力端子および前記接続ノードに接続された第３ノードと、
前記第３ノードと前記第１ノードとの間に接続された第１のオートゼロスイッチと、
前記第１ノードと前記第２ノードとの間に接続されたオートゼロキャパシタと、
前記第２ノードと所定のバイアス電位との間に接続され、前記第１のオートゼロスイッチと同相でオンオフされる第２のオートゼロスイッチと、
前記第３ノードと前記第２ノードとの間に接続された帰還キャパシタと、
前記第２ノードと前記入力ノードとの間に接続されたサンプリングキャパシタと、を含み、
前記第１のオートゼロスイッチおよび前記第２のオートゼロスイッチは、リセット機能を含むオートゼロ期間にオン状態に保持される
固体撮像装置の駆動方法であって、
前記第１のオートゼロスイッチおよび前記第２のオートゼロスイッチをオン状態に保持させて前記第２ノードを前記バイアス電位に接続させることにより、前記サンプリングキャパシタ、前記帰還キャパシタ、および前記オートゼロキャパシタをキャパシタの動作範囲で動作させ、
帰還キャパシタを入力画素信号の差分に従って一定に保持させて、前記演算増幅器の出力を入力信号に対して線形応答に保持させる
固体撮像装置の駆動方法。
【請求項16】
固体撮像装置と、
前記固体撮像装置に被写体像を結像する光学系と、を有し、
前記固体撮像装置は、
各々が基準レベルの信号と信号レベルの信号により形成される複数の読み出し信号を画素信号として読み出し可能な読み出し画素と、
前記読み出し画素から読み出された前記画素信号を処理する画素信号処理部と、を含み、
前記画素信号処理部は、
前記読み出し画素から読み出された画素信号が入力される入力ノードと、
次段回路と接続される接続ノードと、
反転入力端子および非反転入力端子を含む演算増幅器と、
前記演算増幅器の前記反転入力端子に接続された第１ノードと、
第２ノードと、
前記演算増幅器の出力端子および前記接続ノードに接続された第３ノードと、
前記第３ノードと前記第１ノードとの間に接続された第１のオートゼロスイッチと、
前記第１ノードと前記第２ノードとの間に接続されたオートゼロキャパシタと、
前記第２ノードと所定のバイアス電位との間に接続され、前記第１のオートゼロスイッチと同相でオンオフされる第２のオートゼロスイッチと、
前記第３ノードと前記第２ノードとの間に接続された帰還キャパシタと、
前記第２ノードと前記入力ノードとの間に接続されたサンプリングキャパシタと、を含み、
前記第１のオートゼロスイッチおよび前記第２のオートゼロスイッチは、リセット機能を含むオートゼロ期間にオン状態に保持される
電子機器。
前記固体撮像装置に被写体像を結像する光学系と、を有し、
前記固体撮像装置は、
各々が基準レベルの信号と信号レベルの信号により形成される複数の読み出し信号を画素信号として読み出し可能な読み出し画素と、
前記読み出し画素から読み出された前記画素信号を処理する画素信号処理部と、を含み、
前記画素信号処理部は、
前記読み出し画素から読み出された画素信号が入力される入力ノードと、
次段回路と接続される接続ノードと、
反転入力端子および非反転入力端子を含む演算増幅器と、
前記演算増幅器の前記反転入力端子に接続された第１ノードと、
第２ノードと、
前記演算増幅器の出力端子および前記接続ノードに接続された第３ノードと、
前記第３ノードと前記第１ノードとの間に接続された第１のオートゼロスイッチと、
前記第１ノードと前記第２ノードとの間に接続されたオートゼロキャパシタと、
前記第２ノードと所定のバイアス電位との間に接続され、前記第１のオートゼロスイッチと同相でオンオフされる第２のオートゼロスイッチと、
前記第３ノードと前記第２ノードとの間に接続された帰還キャパシタと、
前記第２ノードと前記入力ノードとの間に接続されたサンプリングキャパシタと、を含み、
前記第１のオートゼロスイッチおよび前記第２のオートゼロスイッチは、リセット機能を含むオートゼロ期間にオン状態に保持される
電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、固体撮像装置、固体撮像装置の駆動方法、および電子機器に関するものである。
【背景技術】
【0002】
光を検出して電荷を発生させる光電変換素子を用いた固体撮像装置（イメージセンサ）として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが実用に供されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
【0003】
ＣＭＯＳイメージセンサは、画素毎にフォトダイオード（光電変換素子）および浮遊拡散層（ＦＤ：Floating Diffusion、フローティングディフュージョン)を有するＦＤアンプを持ち合わせており、その読み出しは、画素アレイの中のある一行を選択し、それらを同時に列（カラム）方向へと読み出すような列並列出力型が主流である。
【0004】
ところで、固体撮像装置（ＣＭＯＳイメージセンサ）の画素の構成としては、たとえば一つのフォトダイオード（光電変換素子）に対して、転送素子としての転送トランジスタ、リセット素子としてのリセットトランジスタ、ソースフォロワ素子としてのソースフォロワトランジスタ、および選択素子としての選択トランジスタをそれぞれ一つずつ有する４トランジスタ（４Ｔｒ）構成の基本的な画素を例示することができる。
【0005】
転送トランジスタは、所定の転送期間に選択されて導通状態となり、フォトダイオードで光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤに転送する。
リセットトランジスタは、所定のリセット期間に選択されて導通状態となり、フローティングディフュージョンＦＤを電源線の電位にリセットする。
選択トランジスタは、読み出しスキャン時に選択されて導通状態となる。これにより、ソースフォロワトランジスタはフローティングディフュージョンＦＤで電圧信号に変換した列出力の読み出し信号を垂直信号線に出力する。
リセットトランジスタは、所定のリセット期間に選択されて導通状態となり、フローティングディフュージョンＦＤを電源線の電位にリセットする。
選択トランジスタは、読み出しスキャン時に選択されて導通状態となる。これにより、ソースフォロワトランジスタはフローティングディフュージョンＦＤで電圧信号に変換した列出力の読み出し信号を垂直信号線に出力する。
【0006】
たとえば、読み出しスキャン期間において、リセット期間にフローティングディフュージョンＦＤがたとえば電源線の電位（基準電位）にリセットされた後、フローティングディフュージョンＦＤの電荷がＦＤ容量に応じた利得をもって電圧信号に変換されて、基準レベルの読み出しリセット信号（基準レベルの信号）Ｖｒｓｔとして垂直信号線に出力される。
続いて、所定の転送期間に、フォトダイオードで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。そして、フローティングディフュージョンＦＤの電荷がＦＤ容量に応じた利得をもって電圧信号に変換されて、信号レベルの読み出し信号（信号レベルの信号）Ｖｓｉｇとして垂直信号線に出力される。
画素の出力信号は、カラム読み出し回路において差分信号（Ｖｓｉｇ－Ｖｒｓｔ）としてＣＤＳ（相関二重サンプリング）処理される。
続いて、所定の転送期間に、フォトダイオードで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。そして、フローティングディフュージョンＦＤの電荷がＦＤ容量に応じた利得をもって電圧信号に変換されて、信号レベルの読み出し信号（信号レベルの信号）Ｖｓｉｇとして垂直信号線に出力される。
画素の出力信号は、カラム読み出し回路において差分信号（Ｖｓｉｇ－Ｖｒｓｔ）としてＣＤＳ（相関二重サンプリング）処理される。
【0007】
このように、通常の画素読み出し信号（以下、画素信号という場合もある）ＰＳは、１つの基準レベルの読み出しリセット信号Ｖｒｓｔと１つの信号レベルの読み出し信号Ｖｓｉｇにより形成される。
【0008】
ところで、特性向上のため、高ダイナミックレンジ（ＨＤＲ：High Dynamic Range）を持つ高画質の固体撮像装置（ＣＭＯＳイメージセンサ）を実現する方法が種々提案されている。
【0009】
高ダイナミックレンジ化のアプローチの一つとして、横型オーバーフロー蓄積容量（LOFIC: Lateral Overflow Integration Capacitor）の構成を挙げることができる（たとえば特許文献１参照）。
ＬＯＦＩＣ構成の画素は、上述した基本的構成に、蓄積キャパシタおよび蓄積トランジスタが追加されており、同一露光時間にフォトダイオードから溢れた過飽和電荷を捨てずに蓄積キャパシタに蓄積する。
ＬＯＦＩＣ構成の画素は、上述した基本的構成に、蓄積キャパシタおよび蓄積トランジスタが追加されており、同一露光時間にフォトダイオードから溢れた過飽和電荷を捨てずに蓄積キャパシタに蓄積する。
【0010】
このＬＯＦＩＣ画素は、フローティングディフュージョンの容量Ｃｆｄ１による変換利得（高利得側：1/Cfd1に比例）と、フローティングディフュージョンの容量Ｃｆｄ１＋蓄積キャパシタＣ２のＬＯＦＩＣ容量Ｃｌｏｆｉｃによる変換利得（低利得側：1/(Cfd1+Clofic)に比例）の２種類を持つことができる。
すなわち、ＬＯＦＩＣ画素では、低変換利得（ＬＣＧ）信号と高変換利得（ＨＣＧ）信号をそれぞれ使用して、大きな飽和と小さなダークノイズを実現する。
すなわち、ＬＯＦＩＣ画素では、低変換利得（ＬＣＧ）信号と高変換利得（ＨＣＧ）信号をそれぞれ使用して、大きな飽和と小さなダークノイズを実現する。
【先行技術文献】
【特許文献】
【0011】
【特許文献1】特開２００５－３２８４９３号公報
【特許文献2】特開２０２０－１１５６０３号
【特許文献3】特開２０２３－００１５１６号
【発明の概要】
【発明が解決しようとする課題】
【0012】
しかしながら、ＬＯＦＩＣには、高変換利得（ＨＣＧ）信号と低変換利得（ＬＣＧ）信号の結合（接合）点におけるＳＮＲの低下という重要な問題がある。
すなわち、ＬＯＦＩＣ構成のみでは、ＬＣＧ信号のｋＴＣノイズを取り除くことができないため、ＨＣＧ信号とＬＣＧ信号の結合点におけるＳＮＲが低下する。
すなわち、ＬＯＦＩＣ構成のみでは、ＬＣＧ信号のｋＴＣノイズを取り除くことができないため、ＨＣＧ信号とＬＣＧ信号の結合点におけるＳＮＲが低下する。
【0013】
たとえば特許文献２には、ＬＯＦＩＣ対象ではないが、低変換利得データと高変換利得データの接続点におけるノイズギャップを除去でき、消費電力の増大、回路面積の増大を抑止可能で、しかも高ダイナミックレンジ化を実現できる固体撮像装置の読み出し回路における画素信号処理部の具体的な回路構成が提案されている。
【0014】
ところで、ＬＯＦＩＣ構造を持つＣＭＯＳイメージセンサでは、高変換利得（ＨＣＧ）信号と低変換利得（ＬＣＧ）信号の信号方向、すなわち、互いにレベル遷移方向が反対であることから、二重読み出し回路が必要となる。
ところが、上記特許文献２に記載の読み出し回路における画素信号処理部は信号方向が互いに同じである単一露光ＨＤＲ（SEHDR）画素から発生のＨＣＧ信号およびＬＣＧ信号の両方を読み取ることが可能であることから、ＬＯＦＩＣ構造を持つＣＭＯＳイメージセンサにはそのまま適用することは困難である。
ところが、上記特許文献２に記載の読み出し回路における画素信号処理部は信号方向が互いに同じである単一露光ＨＤＲ（SEHDR）画素から発生のＨＣＧ信号およびＬＣＧ信号の両方を読み取ることが可能であることから、ＬＯＦＩＣ構造を持つＣＭＯＳイメージセンサにはそのまま適用することは困難である。
【0015】
また、ＬＯＦＩＣ構造を持つＣＭＯＳイメージセンサに適用可能な二重読み出し回路を実現しようとする場合、チップコストを削減するためには、ＬＣＧ信号とＨＣＧ信号の両方を最小限の回路オーバーヘッドで処理でき、また、低消費電力化を実現することが可能な読み出し回路が必要である。
【0016】
このような事情に鑑み、たとえば特許文献３には、変換利得が異なり、かつ互いに信号方向が異なる信号を読み出すことが可能なことはもより、消費電力の増大、回路面積の増大を抑止可能で、しかも高ダイナミックレンジ化を実現でき、ひいては高画質化を実現することを目的とするＣＭＯＳイメージセンサ（固体撮像装置）が提案されている。
【0017】
ＣＭＯＳイメージセンサでは、前述したように列並列回路がよく利用される。この列並列回路では、小さな面積で多くのカラム回路を実装するために、単位容量が大きいＭＯＳキャパシタが推奨される。
ただし、ＭＯＳキャパシタの容量は電圧に依存し、通常のＣＭＯＳプロセスでは、列アンプ（列増幅器）の非線形性が生じる。
たとえば、上述したＬＯＦＩＣ読み出し回路は、増幅器は非線形の入出力特性を示す。
したがって、回路に線形の入出力特性を持たせるためには、コストがかかる追加プロセスによる線形キャパシタを用いる必要がある。
ただし、ＭＯＳキャパシタの容量は電圧に依存し、通常のＣＭＯＳプロセスでは、列アンプ（列増幅器）の非線形性が生じる。
たとえば、上述したＬＯＦＩＣ読み出し回路は、増幅器は非線形の入出力特性を示す。
したがって、回路に線形の入出力特性を持たせるためには、コストがかかる追加プロセスによる線形キャパシタを用いる必要がある。
【0018】
上記した特許文献３に記載の回路は、ＬＯＦＩＣ画素から生成されたＨＣＧ信号とＬＣＧ信号の両信号を読み取ることが可能である。
しかしながら、この回路は、コスト低減のために、追加プロセス無しのＭＯＳキャパシタを用いることから依然として非線形の入出力特性を示す。
そのため、上記した特許文献３に記載の回路では、消費電力の増大、回路面積の増大の抑止、チップコストの低減、高ダイナミックレンジ化、高画質化を十分に実現することが困難である。
しかしながら、この回路は、コスト低減のために、追加プロセス無しのＭＯＳキャパシタを用いることから依然として非線形の入出力特性を示す。
そのため、上記した特許文献３に記載の回路では、消費電力の増大、回路面積の増大の抑止、チップコストの低減、高ダイナミックレンジ化、高画質化を十分に実現することが困難である。
【0019】
本発明は、変換利得が異なり、かつ互いに信号方向が異なる信号を読み出すことが可能なことはもとより、入出力特性の線形性を改善でき、消費電力の増大、回路面積の増大を抑止可能で、チップコストの低減を図れ、しかも高ダイナミックレンジ化、ひいては高画質化を十分に実現することが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供することにある。
【課題を解決するための手段】
【0020】
本発明の第１の観点の固体撮像装置は、各々が基準レベルの信号と信号レベルの信号により形成される複数の読み出し信号を画素信号として読み出し可能な読み出し画素と、前記読み出し画素から読み出された前記画素信号を処理する画素信号処理部と、を含み、前記画素信号処理部は、前記読み出し画素から読み出された画素信号が入力される入力ノードと、次段回路と接続される接続ノードと、反転入力端子および非反転入力端子を含む演算増幅器と、前記演算増幅器の前記反転入力端子に接続された第１ノードと、第２ノードと、前記演算増幅器の出力端子および前記接続ノードに接続された第３ノードと、前記第３ノードと前記第１ノードとの間に接続された第１のオートゼロスイッチと、前記第１ノードと前記第２ノードとの間に接続されたオートゼロキャパシタと、前記第２ノードと所定のバイアス電位との間に接続され、前記第１のオートゼロスイッチと同相でオンオフされる第２のオートゼロスイッチと、前記第３ノードと前記第２ノードとの間に接続された帰還キャパシタと、前記第２ノードと前記入力ノードとの間に接続されたサンプリングキャパシタと、を含み、前記第１のオートゼロスイッチおよび前記第２のオートゼロスイッチは、リセット機能を含むオートゼロ期間にオン状態に保持される。
【0021】
本発明の第２の観点は、各々が基準レベルの信号と信号レベルの信号により形成される複数の読み出し信号を画素信号として読み出し可能な読み出し画素と、前記読み出し画素から読み出された前記画素信号を処理する画素信号処理部と、を含み、前記画素信号処理部は、前記読み出し画素から読み出された画素信号が入力される入力ノードと、次段回路と接続される接続ノードと、反転入力端子および非反転入力端子を含む演算増幅器と、前記演算増幅器の前記反転入力端子に接続された第１ノードと、第２ノードと、前記演算増幅器の出力端子および前記接続ノードに接続された第３ノードと、前記第３ノードと前記第１ノードとの間に接続された第１のオートゼロスイッチと、前記第１ノードと前記第２ノードとの間に接続されたオートゼロキャパシタと、前記第２ノードと所定のバイアス電位との間に接続され、前記第１のオートゼロスイッチと同相でオンオフされる第２のオートゼロスイッチと、前記第３ノードと前記第２ノードとの間に接続された帰還キャパシタと、前記第２ノードと前記入力ノードとの間に接続されたサンプリングキャパシタと、を含み、前記第１のオートゼロスイッチおよび前記第２のオートゼロスイッチは、リセット機能を含むオートゼロ期間にオン状態に保持される固体撮像装置の駆動方法であって、前記第１のオートゼロスイッチおよび前記第２のオートゼロスイッチをオン状態に保持させて前記第２ノードを前記バイアス電位に接続させることにより、前記サンプリングキャパシタ、前記帰還キャパシタ、および前記オートゼロキャパシタをキャパシタの動作範囲で動作させ、帰還キャパシタを入力画素信号の差分に従って一定に保持させて、前記演算増幅器の出力を入力信号に対して線形応答に保持させる。
【0022】
本発明の第３の観点の電子機器は、固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、前記固体撮像装置は、各々が基準レベルの信号と信号レベルの信号により形成される複数の読み出し信号を画素信号として読み出し可能な読み出し画素と、前記読み出し画素から読み出された前記画素信号を処理する画素信号処理部と、を含み、前記画素信号処理部は、前記読み出し画素から読み出された画素信号が入力される入力ノードと、次段回路と接続される接続ノードと、反転入力端子および非反転入力端子を含む演算増幅器と、前記演算増幅器の前記反転入力端子に接続された第１ノードと、第２ノードと、前記演算増幅器の出力端子および前記接続ノードに接続された第３ノードと、前記第３ノードと前記第１ノードとの間に接続された第１のオートゼロスイッチと、前記第１ノードと前記第２ノードとの間に接続されたオートゼロキャパシタと、前記第２ノードと所定のバイアス電位との間に接続され、前記第１のオートゼロスイッチと同相でオンオフされる第２のオートゼロスイッチと、前記第３ノードと前記第２ノードとの間に接続された帰還キャパシタと、前記第２ノードと前記入力ノードとの間に接続されたサンプリングキャパシタと、を含み、前記第１のオートゼロスイッチおよび前記第２のオートゼロスイッチは、リセット機能を含むオートゼロ期間にオン状態に保持される。
【発明の効果】
【0023】
本発明によれば、変換利得が異なり、かつ互いに信号方向が異なる信号を読み出すことが可能なことはもより、入出力特性の線形性を改善でき、消費電力の増大、回路面積の増大を抑止可能で、チップコストの低減を図れ、しかも高ダイナミックレンジ化、ひいては高画質化を十分に実現することが可能な変換利得が異なり、かつ互いに信号方向が異なる信号を読み出すことが可能となる。
【図面の簡単な説明】
【0024】
【図1】本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。
【図2】本発明の第１の実施形態に係る固体撮像装置における読み出し画素の構成例を示す回路図である。
【図3】本発明の第１の実施形態に係る固体撮像装置における読み出し画素の読み出しシーケンスの一例を示すタイミングチャートである。
【図4】本発明の第１の実施形態に係る画素信号処理部の構成例を示す回路図である。
【図5】本発明の第１の実施形態に係る第１の読み出し部におけるリセット信号読み出し時、並びに、輝度信号読み出し時であってネガティブフィードバック動作時の等価回路を示す図である。
【図6】本発明の第１の実施形態に係るアンプの入出力特性の線形性について説明するための図である。
【図7】比較例の第１の読み出し部の等価回路を示す図である。
【図8】本第１の実施形態に係る固体撮像装置のデュアル変換利得読み出しモードにおける読み出し画素からの画素信号の読み出し動作を説明するためのタイミングチャートである。
【図9】本発明の第２の実施形態に係る画素信号処理部の要部の構成例を示す回路図である。
【図10】本第２の実施形態に係る画素信号処理部の第２の読み出し部の制御信号Φ２がアクティブ状態時における第１の読み出し部および第２の読み出し部の等価回路を示す図である。
【図11】本発明の第３の実施形態に係る画素信号処理部の要部の構成例を示す回路図である。
【図12】本発明の第４の実施形態に係る画素信号処理部の要部の構成例を示す回路図である。
【図13】本発明の第４の実施形態に係る画素信号処理部の信号処理特性を説明するための図である。
【図14】本発明の第５の実施形態に係る画素信号処理部の要部の構成例を示す回路図である。
【図15】本発明の第５の実施形態に係る画素信号処理部の信号処理特性を説明するための図である。
【図16】本発明の第５の実施形態に係る固体撮像装置のデュアル変換利得読み出しモードにおける読み出し画素からの画素信号の読み出し動作を説明するためのタイミングチャートである。
【図17】本発明の第６の実施形態に係る画素信号処理部の要部の構成例を示す回路図である。
【図18】カスコード型反転増幅器の回路構成を比較例とともに示す図である。
【図19】本発明の実施形態に係る固体撮像装置が適用される電子機器の構成の一例を示す図である。
【発明を実施するための形態】
【0025】
以下、本発明の実施形態を図面に関連付けて説明する。
【0026】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。
図２は、本発明の第１の実施形態に係る固体撮像装置における読み出し画素の構成例を示す回路図である。
図３（Ａ）～（Ｅ）は、本発明の第１の実施形態に係る固体撮像装置における読み出し画素の読み出しシーケンスの一例を示すタイミングチャートである。
図１は、本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。
図２は、本発明の第１の実施形態に係る固体撮像装置における読み出し画素の構成例を示す回路図である。
図３（Ａ）～（Ｅ）は、本発明の第１の実施形態に係る固体撮像装置における読み出し画素の読み出しシーケンスの一例を示すタイミングチャートである。
【0027】
本実施形態において、固体撮像装置１０は、たとえばＣＭＯＳイメージセンサにより構成される。
【0028】
この固体撮像装置１０は、図１に示すように、撮像部としての画素部２０、垂直走査回路（行走査回路）３０、画素信号処理部４００を含む読み出し回路（カラム読み出し回路）４０、水平走査回路（列走査回路）５０、およびタイミング制御回路６０を主構成要素として有している。
これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、水平走査回路５０、およびタイミング制御回路６０により画素信号の読み出し部７０が構成される。
これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、水平走査回路５０、およびタイミング制御回路６０により画素信号の読み出し部７０が構成される。
【0029】
本第１の実施形態において、画素部２０に行列状に配列される読み出し画素２００は、基本的に、図２に示すような、構成を有している。
すなわち、読み出し画素２００は、転送される電荷を電圧信号として読み出すために保持するフローティングディフュージョンＦＤ（Floating Diffusion；浮遊拡散層）１１と、露光期間ＰＥＸＰ中に入射光量に応じた電荷を蓄積する光電変換素子としてのフォトダイオードＰＤ１１と、露光期間ＰＥＸＰ中は非導通状態に保持され、転送期間に導通状態に保持されて光電変換素子としてのフォトダイオードＰＤ１１に蓄積された電荷をフローティングディフュージョンＦＤ１１に転送する転送素子としての転送トランジスタＴＧ１１－Ｔｒと、フローティングディフュージョンＦＤ１１の蓄積電荷を排出するリセット処理が可能なリセット素子としてのリセットトランジスタＲＳＴ１１－Ｔｒと、を含んで構成されている。
すなわち、読み出し画素２００は、転送される電荷を電圧信号として読み出すために保持するフローティングディフュージョンＦＤ（Floating Diffusion；浮遊拡散層）１１と、露光期間ＰＥＸＰ中に入射光量に応じた電荷を蓄積する光電変換素子としてのフォトダイオードＰＤ１１と、露光期間ＰＥＸＰ中は非導通状態に保持され、転送期間に導通状態に保持されて光電変換素子としてのフォトダイオードＰＤ１１に蓄積された電荷をフローティングディフュージョンＦＤ１１に転送する転送素子としての転送トランジスタＴＧ１１－Ｔｒと、フローティングディフュージョンＦＤ１１の蓄積電荷を排出するリセット処理が可能なリセット素子としてのリセットトランジスタＲＳＴ１１－Ｔｒと、を含んで構成されている。
【0030】
さらに、読み出し画素２００は、光電変換素子としてのフォトダイオードＰＤ１１から溢れ出るオーバーフロー電荷を蓄積可能な蓄積容量素子としての蓄積キャパシタＣＳ１１と、フローティングディフュージョンＦＤ１１と蓄積容量素子としての蓄積キャパシタＣＳ１１とを選択的に接続する蓄積接続素子としての蓄積トランジスタＳＧ１１－Ｔｒと、を含んで構成されている。
【0031】
さらに、読み出し画素２００は、光電変換素子としてのフォトダイオードＰＤ１１から溢れ、転送トランジスタＴＧ１１－Ｔｒを通してフローティングディフュージョンＦＤ１１に溢れ出る電荷を蓄積容量素子としての蓄積キャパシタＣＳ１１の形成領域方向にオーバーフローさせることが可能なオーバーフローパスＯＶＦＰが形成されている。
オーバーフローパスＯＶＦＰの所定領域に形成された蓄積ノードＮＤＳ１１と基準電位ＶＳＳとの間に蓄積キャパシタＣＳ１１が接続され、蓄積トランジスタＳＧ１１－Ｔｒが蓄積ノードＮＤＳ１１とフローティングディフュージョンＦＤ１１との間に接続され、リセットトランジスタＲＳＴ１１－Ｔｒが電源電位ＶＡＡＰＩＸと蓄積ノードＮＤＳ１１との間に接続されている。
さらに、読み出し画素２００は、フローティングディフュージョンＦＤ１１で変換した電圧信号を出力するソースフォロワ素子としてのソースフォロワトランジスタＳＦ１１－Ｔｒと、選択素子としての選択トランジスタＳＥＬ１１－Ｔｒを含んで構成されている。
オーバーフローパスＯＶＦＰの所定領域に形成された蓄積ノードＮＤＳ１１と基準電位ＶＳＳとの間に蓄積キャパシタＣＳ１１が接続され、蓄積トランジスタＳＧ１１－Ｔｒが蓄積ノードＮＤＳ１１とフローティングディフュージョンＦＤ１１との間に接続され、リセットトランジスタＲＳＴ１１－Ｔｒが電源電位ＶＡＡＰＩＸと蓄積ノードＮＤＳ１１との間に接続されている。
さらに、読み出し画素２００は、フローティングディフュージョンＦＤ１１で変換した電圧信号を出力するソースフォロワ素子としてのソースフォロワトランジスタＳＦ１１－Ｔｒと、選択素子としての選択トランジスタＳＥＬ１１－Ｔｒを含んで構成されている。
【0032】
本実施形態に係る読み出し画素２００は、読み出し部７０の制御の下、蓄積接続素子としての蓄積トランジスタＳＧ１１－Ｔｒを通してフローティングディフュージョンＦＤ１１と蓄積容量素子としての蓄積キャパシタＣＳ１１を選択的に接続することにより、フローティングディフュージョンＦＤ１１の容量を第１容量または第２容量に変更して変換利得を第１容量で決まる第１変換利得（たとえば高変換利得：ＨＣＧ：High Conversion Gain）または第２容量で決まる第２変換利得（たとえば低変換利得：ＬＣＧ：Low Conversion Gain）に切り換え可能である。
【0033】
このように、固体撮像装置１０は、読み出し部７０の制御の下、図３に示すように、指定されるデュアル変換利得読み出しモード期間に、第１容量に応じた第１変換利得（高変換利得：ＨＣＧ）で画素信号の読み出しを行う第１変換利得モード読み出しと、第２容量（第１容量と異なる）に応じた第２変換利得（低変換利得：ＬＣＧ）で画素信号の読み出しを行う第２変換利得モード読み出しと、を行うことが可能に構成されている。
【0034】
読み出し画素２００は、たとえば横型オーバ一フロー蓄積容量（以下、「L0FIC (Lateral Overflow Integration Capacitor) 」という構造が設けられており、読み出し部７０の制御の下、高照度条件下では光電変換素子であるフォトダイオードＰＤ１１の蓄積電荷およびオーバーフロー電荷に関連する第２変換利得を用いた２重サンプリング読み出しモード（ＬＯＦＩＣモード）動作を行う。
【0035】
本第１の実施形態において、読み出し画素２００は、第１容量に応じた第１変換利得（たとえば高変換利得：ＨＣＧ）で画素信号の読み出しを行う第１変換利得信号読み出しと、第２容量（第１容量と異なる）に応じた第２変換利得（たとえば低変換利得：ＬＣＧ）で画素信号の読み出しを行う第２変換利得信号読み出しを行うデュアル変換利得信号読み出しが行われる。
本第１の実施形態において、読み出し画素２００に対する読み出し処理としては、図３に示すように、まず第１変換利得信号読み出しモード時に、第１の読み出しリセット信号ＨＣＧＲＳＴが読み出され、次いで、第１の読み出し輝度信号ＨＣＧＳＩＧが読み出される。
続いて、第２変換利得信号読み出しモード時に、第２の読み出し輝度信号ＬＣＧＳＩＧが読み出され、次いで、第２の読み出しリセット信号ＬＣＧＲＳＴが読み出される。
本第１の実施形態において、読み出し画素２００に対する読み出し処理としては、図３に示すように、まず第１変換利得信号読み出しモード時に、第１の読み出しリセット信号ＨＣＧＲＳＴが読み出され、次いで、第１の読み出し輝度信号ＨＣＧＳＩＧが読み出される。
続いて、第２変換利得信号読み出しモード時に、第２の読み出し輝度信号ＬＣＧＳＩＧが読み出され、次いで、第２の読み出しリセット信号ＬＣＧＲＳＴが読み出される。
【0036】
このように、読み出し画素２００から画素信号ＰＸＬＯＵＴとして読み出される第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）と第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）は、信号方向（レベル遷移方向）が逆方向の信号として形成される。
【0037】
【0038】
画素部２０は、フォトダイオード（光電変換素子）と画素内アンプとを含む読み出し画素２００がＮ行×Ｍ列の２次元の行列状（マトリクス状）に配列されている。
【0039】
この読み出し画素２００は、たとえば図２に示すように、光電変換素子としてのフォトダイオードＰＤ１１、転送素子としての転送トランジスタＴＧ１１－Ｔｒ、リセット素子としてのリセットトランジスタＲＳＴ１１－Ｔｒ、ソースフォロワ素子としてのソースフォロワトランジスタＳＦ１１－Ｔｒ、選択素子としての選択トランジスタＳＥＬ１１－Ｔｒ、蓄積接続素子としての蓄積トランジスタＳＧ１１－Ｔｒ、蓄積容量素子としての蓄積キャパシタＣＳ１１、フローティングディフュージョンＦＤ１１、および蓄積キャパシタＣＳ１１に接続された蓄積ノードＮＤＳ１１を含んで構成されている。
【0040】
また、読み出し画素２００において、フローティングディフュージョンＦＤ１１の容量ＣＦＤは、低ノイズ用に非常に小さい容量に形成されている。
蓄積キャパシタＣＳ１１の容量ＣＳ１は、高ＦＷＣ(Full Well Capacity)用に非常に大きい容量（静電容量）に設定されている。蓄積キャパシタＣＳ１１の容量ＣＳ１は、フローティングディフュージョンＦＤ１１の容量ＣＦＤより大きい。
そして、高変換利得にはフローティングディフュージョンＦＤ１１の容量ＣＦＤが主として用いられ、低変換利得には蓄積キャパシタＣＳ１１の容量ＣＳ１も用いられる。
蓄積キャパシタＣＳ１１の容量ＣＳ１は、高ＦＷＣ(Full Well Capacity)用に非常に大きい容量（静電容量）に設定されている。蓄積キャパシタＣＳ１１の容量ＣＳ１は、フローティングディフュージョンＦＤ１１の容量ＣＦＤより大きい。
そして、高変換利得にはフローティングディフュージョンＦＤ１１の容量ＣＦＤが主として用いられ、低変換利得には蓄積キャパシタＣＳ１１の容量ＣＳ１も用いられる。
【0041】
フォトダイオードＰＤ１１は、入射光量に応じた量の信号電荷（ここでは電子）を発生し、蓄積する。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷がホールであったり、各トランジスタがｐ型トランジスタであっても構わない。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷がホールであったり、各トランジスタがｐ型トランジスタであっても構わない。
【0042】
各読み出し画素２００において、フォトダイオード（ＰＤ）としては、埋め込み型フォトダイオード（ＰＰＤ）が用いられる。
フォトダイオード（ＰＤ）を形成する基板表面にはダングリングボンドなどの欠陥による界面準位が存在するため、熱エネルギーによって多くの電荷（暗電流）が発生し、正しい信号が読み出せなくなってしまうおそれがある。
埋め込み型フォトダイオード（ＰＰＤ）では、フォトダイオード（ＰＤ）の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減することが可能となる。
フォトダイオード（ＰＤ）を形成する基板表面にはダングリングボンドなどの欠陥による界面準位が存在するため、熱エネルギーによって多くの電荷（暗電流）が発生し、正しい信号が読み出せなくなってしまうおそれがある。
埋め込み型フォトダイオード（ＰＰＤ）では、フォトダイオード（ＰＤ）の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減することが可能となる。
【0043】
転送トランジスタＴＧ１１－Ｔｒは、フォトダイオードＰＤ１１とフローティングディフュージョンＦＤ１１の間に接続され、制御信号ＴＧを通じて制御される。
転送トランジスタＴＧ１１－Ｔｒは、制御信号ＴＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤ１１で光電変換され蓄積ノードに蓄積された電荷（電子）をフローティングディフュージョンＦＤ１１に転送する。
転送トランジスタＴＧ１１－Ｔｒは、制御信号ＴＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤ１１で光電変換され蓄積ノードに蓄積された電荷（電子）をフローティングディフュージョンＦＤ１１に転送する。
【0044】
リセットトランジスタＲＳＴ１１－Ｔｒは、図２の例では、電源電位ＶＡＡＰＩＸと蓄積ノードＮＤＳ１１との間に接続され、制御信号ＲＳＴを通じて制御される。
リセットトランジスタＲＳＴ１１－Ｔｒは、制御信号ＲＳＴがＨレベルの期間に選択されて導通状態となり、蓄積トランジスタＳＧ１１－Ｔｒが導通状態に保持されているときに、フローティングディフュージョンＦＤ１１（および蓄積キャパシタＣＳ１１）を電源電位ＶＡＡＰＩＸにリセットする。
リセットトランジスタＲＳＴ１１－Ｔｒは、制御信号ＲＳＴがＨレベルの期間に選択されて導通状態となり、蓄積トランジスタＳＧ１１－Ｔｒが導通状態に保持されているときに、フローティングディフュージョンＦＤ１１（および蓄積キャパシタＣＳ１１）を電源電位ＶＡＡＰＩＸにリセットする。
【0045】
また、本第１の実施形態では、リセットトランジスタＲＳＴ１１－Ｔｒ、蓄積トランジスタＳＧ１１－Ｔｒ、および転送トランジスタＴＧ１１－Ｔｒが導通状態に保持されてフローティングディフュージョンＦＤ１１およびフォトダイオードＰＤ１１がリセットされる。
また、本第１の実施形態では、リセットトランジスタＲＳＴ１１－Ｔｒおよび蓄積トランジスタＳＧ１１－Ｔｒが導通状態に保持されてフローティングディフュージョンＦＤ１１および蓄積キャパシタＣＳ１１がリセットされる。
また、本第１の実施形態では、リセットトランジスタＲＳＴ１１－Ｔｒおよび蓄積トランジスタＳＧ１１－Ｔｒが導通状態に保持されてフローティングディフュージョンＦＤ１１および蓄積キャパシタＣＳ１１がリセットされる。
【0046】
蓄積トランジスタＳＧ１１-Ｔｒは、蓄積ノードＮＤＳ１１を介してフローティングディフュージョンＦＤ１１（およびリセットトランジスタＲＳＴ１１－Ｔｒ）と蓄積キャパシタＣＳ１１との間に接続されている。
蓄積トランジスタＳＧ１１－Ｔｒは、制御線を通じてゲートに印加される制御信号ＳＧにより制御される。
蓄積トランジスタＳＧ１１－Ｔｒは、制御信号ＳＧがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤ１１（およびリセットトランジスタＲＳＴ１１－Ｔｒ）と蓄積キャパシタＣＳ１１とを接続する。
本第１の実施形態では、上述したように、リセットトランジスタＲＳＴ１１－Ｔｒおよび蓄積トランジスタＳＧ１１－Ｔｒが導通状態に保持されてフローティングディフュージョンＦＤ１１および蓄積キャパシタＣＳ１１がリセットされる。
蓄積トランジスタＳＧ１１－Ｔｒは、制御線を通じてゲートに印加される制御信号ＳＧにより制御される。
蓄積トランジスタＳＧ１１－Ｔｒは、制御信号ＳＧがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤ１１（およびリセットトランジスタＲＳＴ１１－Ｔｒ）と蓄積キャパシタＣＳ１１とを接続する。
本第１の実施形態では、上述したように、リセットトランジスタＲＳＴ１１－Ｔｒおよび蓄積トランジスタＳＧ１１－Ｔｒが導通状態に保持されてフローティングディフュージョンＦＤ１１および蓄積キャパシタＣＳ１１がリセットされる。
【0047】
なお、本第１の実施形態において、オーバーフローパスＯＶＦＰは、図２に示すように、フォトダイオードＰＤ１１のオーバーフロー電荷をフローティングディフュージョンＦＤ１１、蓄積トランジスタＳＧ１１－Ｔｒ、蓄積ノードＮＤＳ１１を介し蓄積キャパシタＣＳ１１に転送可能な経路として形成され（実線の矢印）、かつ、蓄積キャパシタＣＳ１１のオーバーフロー電荷を蓄積ノードＮＤＳ１１、リセットトランジスタＲＳＴ１１－Ｔｒを介して電源電位ＶＡＡＰＩＸに転送可能な経路として形成されている（破線の矢印）。
【0048】
ソースフォロワトランジスタＳＦ１１－Ｔｒと選択トランジスタＳＥＬ１１－Ｔｒは、電源電位ＶＡＡＰＩＸと垂直信号線ＬＳＧＮ１１の間に直列に接続されている。
ソースフォロワトランジスタＳＦ１１－ＴｒのゲートにはフローティングディフュージョンＦＤ１１が接続され、選択トランジスタＳＥＬ１１－Ｔｒは制御線を通じてゲートに印加される制御信号ＳＥＬにより制御される。
選択トランジスタＳＥＬ１１－Ｔｒは、制御信号ＳＥＬがＨレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ１１－ＴｒはフローティングディフュージョンＦＤ１１で電圧信号に変換した列出力の読み出し電圧信号（ＶＲＳＴ１，ＶＳＩＧ１）を垂直信号線ＬＳＧＮ１１に出力する。
ソースフォロワトランジスタＳＦ１１－ＴｒのゲートにはフローティングディフュージョンＦＤ１１が接続され、選択トランジスタＳＥＬ１１－Ｔｒは制御線を通じてゲートに印加される制御信号ＳＥＬにより制御される。
選択トランジスタＳＥＬ１１－Ｔｒは、制御信号ＳＥＬがＨレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ１１－ＴｒはフローティングディフュージョンＦＤ１１で電圧信号に変換した列出力の読み出し電圧信号（ＶＲＳＴ１，ＶＳＩＧ１）を垂直信号線ＬＳＧＮ１１に出力する。
【0049】
画素部２０には、読み出し画素２００がＮ行×Ｍ列配置されているので、各制御線はそれぞれＮ本、垂直信号線はＭ本ある。
図１においては、各制御線を１本の行走査制御線として表している。
図１においては、各制御線を１本の行走査制御線として表している。
【0050】
垂直走査回路３０は、タイミング制御回路６０の制御に応じてシャッター行および読み出し行において行走査制御線を通して画素の駆動を行う。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤ１１に蓄積された電荷をリセットするシャッター行の行アドレスの行選択信号を出力する。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤ１１に蓄積された電荷をリセットするシャッター行の行アドレスの行選択信号を出力する。
【0051】
読み出し回路４０は、画素部２０の各列出力に対応して配置された複数の列信号処理回路（図示せず）としての画素信号処理部４００を含み、複数の列信号処理回路で列並列処理が可能に構成されてもよい。
読み出し回路４０において、画素信号処理部４００は、信号方向、換言するとレベル遷移方向が逆方向の信号として形成され、読み出し画素２００から画素信号ＰＸＬＯＵＴとして読み出される第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）と第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）のいずれか一方の変換利得信号、具体的には第１変換利得信号を反転させる機能を有する。
さらに、画素信号処理部４００は、信号方向（レベル遷移方向）をそろえた後、第１変換利得信号と第２変換利得信号をアナログ信号からデジタル信号に変換するアナログデジタル（ＡＤ）変換機能を有する。
なお、画素信号処理部の具体的な回路構成例については後で詳述する。
読み出し回路４０において、画素信号処理部４００は、信号方向、換言するとレベル遷移方向が逆方向の信号として形成され、読み出し画素２００から画素信号ＰＸＬＯＵＴとして読み出される第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）と第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）のいずれか一方の変換利得信号、具体的には第１変換利得信号を反転させる機能を有する。
さらに、画素信号処理部４００は、信号方向（レベル遷移方向）をそろえた後、第１変換利得信号と第２変換利得信号をアナログ信号からデジタル信号に変換するアナログデジタル（ＡＤ）変換機能を有する。
なお、画素信号処理部の具体的な回路構成例については後で詳述する。
【0052】
水平走査回路５０は、読み出し回路４０の複数の画素信号処理部４００で処理された信号を走査して水平方向に転送し、図示しない信号処理回路に出力する。
【0053】
タイミング制御回路６０は、画素部２０、垂直走査回路３０、読み出し回路４０、水平走査回路５０等の信号処理に必要なタイミング信号を生成する。
【0054】
読み出し部７０は、デュアル変換利得読み出しモードＭＤＣＧが指定されると、第１変換利得リセット読み出し処理ＨＣＧＲＲＤ、第１変換利得読み出し処理ＨＣＧＳＲＤ、第２変換利得読み出し処理ＬＣＧＳＲＤ、および第２変換利得リセット読み出し処理ＬＣＧＲＲＤを行う、
【0055】
本第１の実施形態において、読み出し部７０は、露光期間ＰＥＸＰを開始後、読み出しモード処理として、デュアル変換利得読み出しモードＭＤＣＧの読み出し処理を行う。
【0056】
たとえば、読み出し部７０は、図３に示すように、リセットトランジスタＲＳＴ１１－Ｔｒ、蓄積トランジスタＳＧ１１－Ｔｒ、および転送トランジスタＴＧ１１－Ｔｒを所定期間導通状態に保持してフォトダイオードＰＤ１１、フローティングディフュージョンＦＤ１１、蓄積キャパシタＣＳ１１をリセットしてシャッター処理を行い、転送トランジスタＴＧ１１－Ｔｒを非導通状態にして露光期間ＰＥＸＰを開始する。
そして、読み出し部７０は、露光期間ＰＥＸＰを開始した後、デュアル変換利得読み出しモードＤＭＣＧの処理として、第１変換利得リセット読み出し処理ＨＣＧＲＲＤ、第１変換利得読み出し処理ＨＣＧＳＲＤ、第２変換利得読み出し処理ＬＣＧＳＲＤ、および第２変換利得リセット読み出し処理ＬＣＧＲＲＤを順次行う。
そして、読み出し部７０は、露光期間ＰＥＸＰを開始した後、デュアル変換利得読み出しモードＤＭＣＧの処理として、第１変換利得リセット読み出し処理ＨＣＧＲＲＤ、第１変換利得読み出し処理ＨＣＧＳＲＤ、第２変換利得読み出し処理ＬＣＧＳＲＤ、および第２変換利得リセット読み出し処理ＬＣＧＲＲＤを順次行う。
【0057】
以上、固体撮像装置１０の各部の構成および機能の概要について説明した。
次に、本第１の実施形態に係る読み出し部７０のカラム処理系である画素信号処理部４００における構成、それに関連した読み出し処理等について詳述する。
次に、本第１の実施形態に係る読み出し部７０のカラム処理系である画素信号処理部４００における構成、それに関連した読み出し処理等について詳述する。
【0058】
図４は、本発明の第１の実施形態に係る画素信号処理部の構成例を示す回路図である。
【0059】
読み出し画素２００から読み出される複数の画素信号を増幅、ＡＤ変換等可能な画素信号処理部４００は、図４に示すように、入力ノードＮＤ４０１、接続ノードＮＤ４０２、第１の読み出し部４１０、第２の読み出し部４２０、およびＡＤ変換部４３０を含んで構成されている。
【0060】
入力ノードＮＤ４０１は、読み出し画素２００から垂直信号線ＬＳＧＮ１１に画素信号ＰＩＸＯＵＴ（ＶPIX）として読み出される第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）と第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）が入力され、入力信号を第１の読み出し部４１０および第２の読み出し部４２０に供給する。
【0061】
接続ノードＮD４０２は、第１の読み出し部４１０の出力端子および第２の読み出し部３２０の出力端子が接続され、かつ、次段のＡＤ変換部４３０の入力端子に接続されている。
接続ノードＮD４０２は、第１の読み出し部４１０により反転処理された第１変換利得信号および第２の読み出し部４２０により処理された第２変換利得信号をＡＤ変換部４３０に供給する。
接続ノードＮD４０２は、第１の読み出し部４１０により反転処理された第１変換利得信号および第２の読み出し部４２０により処理された第２変換利得信号をＡＤ変換部４３０に供給する。
【0062】
第１の読み出し部４１０は、入力ノードＮD４０１に入力される画素信号ＰＩＸＯＵＴ（ＶPIX）のうち第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）の信号方向（レベル遷移方向）を反転させ、反転第１変換利得信号を接続ノードＮＤ４０２に出力する。
【0063】
第２の読み出し部４２０は、入力ノードＮＤ４０１に入力される画素信号ＰＩＸＯＵＴ（ＶPIX）のうち第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）の信号方向（レベル遷移方向）を保持して、非反転第２変換利得信号を接続ノードＮＤ４０２に出力する。
【0064】
ここで、本第１の実施形態に係る第１の読み出し部４１０および第２の読み出し部４２０の具体的な構成例について図４に関連付けて説明する。
【0065】
（第１の読み出し部４１０の構成例）
第１の読み出し部４１０は、反転入力端子（－）が入力ノードＮＤ４０１からの信号供給ラインに接続される第１の演算増幅器（アンプ）４１１を含む。
第１の読み出し部４１０は、入力ノードＮＤ４０１からの信号供給ラインＬＳ４１１に第１ノードＮＤ４１１，第２ノードＮＤ４１２が形成され、出力側信号供給ラインＳＬ４１２に第３ノードＮＤ４１３が形成されている。
アンプ４１１は、入力ノードＮＤ４０１からの信号供給ラインＬＳ４１１に接続される反転入力端子（－）が第１ノードＮＤ４１１に接続され、出力端子が第３ノードＮＤ４１３に接続されている。
アンプ４１１は、非反転入力端子（＋）が基準バイアス電位ＶＢに接続されている。
第１の読み出し部４１０は、反転入力端子（－）が入力ノードＮＤ４０１からの信号供給ラインに接続される第１の演算増幅器（アンプ）４１１を含む。
第１の読み出し部４１０は、入力ノードＮＤ４０１からの信号供給ラインＬＳ４１１に第１ノードＮＤ４１１，第２ノードＮＤ４１２が形成され、出力側信号供給ラインＳＬ４１２に第３ノードＮＤ４１３が形成されている。
アンプ４１１は、入力ノードＮＤ４０１からの信号供給ラインＬＳ４１１に接続される反転入力端子（－）が第１ノードＮＤ４１１に接続され、出力端子が第３ノードＮＤ４１３に接続されている。
アンプ４１１は、非反転入力端子（＋）が基準バイアス電位ＶＢに接続されている。
【0066】
入力ノードＮＤ４０１と第２ノードＮＤ４１２との間に、第１の入力スイッチ４１２およびサンプリングキャパシタＣＳ４１１が直列に接続されている。
第３ノードＮＤ４１３と第２ノードＮＤ４１１との間に、帰還キャパシタＣＦ４１１が接続されている。
第１ノードＮＤ４１１と第２ノードＮＤ４１２との間に、オートゼロキャパシタＣＡＺ４１１が接続されている。
第３ノードＮＤ４１３と第１ノードＮＤ４１１との間に、帰還キャパシタＣＦ４１１と並列に第１のオートゼロスイッチＡＺ４１１が接続されている。
第２ノードＮＤ４１２と基準電位ＧＮＤとの間に、第２のオートゼロスイッチＡＺ４１２が接続されている。
第３ノードＮＤ４１３と第２ノードＮＤ４１１との間に、帰還キャパシタＣＦ４１１が接続されている。
第１ノードＮＤ４１１と第２ノードＮＤ４１２との間に、オートゼロキャパシタＣＡＺ４１１が接続されている。
第３ノードＮＤ４１３と第１ノードＮＤ４１１との間に、帰還キャパシタＣＦ４１１と並列に第１のオートゼロスイッチＡＺ４１１が接続されている。
第２ノードＮＤ４１２と基準電位ＧＮＤとの間に、第２のオートゼロスイッチＡＺ４１２が接続されている。
【0067】
第１の入力スイッチ４１２は、たとえばＭＯＳトランジスタにより形成され、制御信号Φ１により導通状態、非導通状態が切り換えられる。
第１の入力スイッチ４１２は、第１変換利得信号読み出しモード時に制御信号Φ１がたとえばハイレベルで供給されて導通状態に保持され、入力ノードＮＤ４０１に入力される第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）を第１のサンプリングキャパシタＣＳ４１１を通してアンプ４１１の反転入力端子（－）に入力させる。
第１の入力スイッチ４１２は、第１変換利得信号読み出しモード時に制御信号Φ１がたとえばハイレベルで供給されて導通状態に保持され、入力ノードＮＤ４０１に入力される第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）を第１のサンプリングキャパシタＣＳ４１１を通してアンプ４１１の反転入力端子（－）に入力させる。
【0068】
出力スイッチ４１３は、たとえばＭＯＳトランジスタにより形成され、制御信号Φ１により導通状態、非導通状態が切り換えられる。
出力スイッチ４１３は、第１変換利得信号読み出しモード時に制御信号Φ１がたとえばハイレベルで供給されて導通状態に保持され、アンプ４１１により反転増幅処理を受けた反転第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）を、接続ノードＮＤ４０２を通してＡＤ変換部４３０に入力させる。
出力スイッチ４１３は、第１変換利得信号読み出しモード時に制御信号Φ１がたとえばハイレベルで供給されて導通状態に保持され、アンプ４１１により反転増幅処理を受けた反転第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）を、接続ノードＮＤ４０２を通してＡＤ変換部４３０に入力させる。
【0069】
第１のオートゼロスイッチ（リセットスイッチ）ＡＺ４１１は、制御信号ΦＡＺにより導通状態、非導通状態が切り換えられる。
第１のオートゼロスイッチＡＺ４１１は、第１変換利得信号読み出しモードの所定の開始期間に制御信号ΦＡＺがたとえばハイレベルで供給されて導通状態に保持され、アンプ４１１を初期化させる。
第１のオートゼロスイッチＡＺ４１１は、アンプ４１１のオフセット電圧をセーブする。
第１のオートゼロスイッチＡＺ４１１は、第１変換利得信号読み出しモードの所定の開始期間に制御信号ΦＡＺがたとえばハイレベルで供給されて導通状態に保持され、アンプ４１１を初期化させる。
第１のオートゼロスイッチＡＺ４１１は、アンプ４１１のオフセット電圧をセーブする。
【0070】
第２のオートゼロスイッチ（リセットスイッチ）ＡＺ４１２は、制御信号ΦＡＺにより導通状態、非導通状態が切り換えられる。
第２のオートゼロスイッチＡＺ４１２は、第１変換利得信号読み出しモードの所定の開始期間に制御信号ΦＡＺがたとえばハイレベルで供給されて導通状態に保持され、バイアス電圧ＶＳＳをサンプリングする。サンプリング電位としては、たとえば接地電位ＧＮＤと正バイアス電位（画素リセット電位）ＰＩＸ-ＲＳＴを例示できる。
第２のオートゼロスイッチＡＺ４１２は、第１変換利得信号読み出しモードの所定の開始期間に制御信号ΦＡＺがたとえばハイレベルで供給されて導通状態に保持され、バイアス電圧ＶＳＳをサンプリングする。サンプリング電位としては、たとえば接地電位ＧＮＤと正バイアス電位（画素リセット電位）ＰＩＸ-ＲＳＴを例示できる。
【0071】
本第１の実施形態において、画素信号処理部４００は、上述したように、第１の入力スイッチ４１２および出力スイッチ４１３を同相でオンオフさせ、第１の入力スイッチ４１２および出力スイッチ４１３がオン状態で、第１のオートゼロスイッチＡＺ４１１および第２のオートゼロスイッチＡＺ４１２をオン状態に保持させて第２ノードＮＤ４１２をバイアス電位ＶＳＳに接続させることにより、サンプリングキャパシタＣＳ４１１、帰還キャパシタＣＦ４１１、およびオートゼロキャパシタＣＡＺ４１１をキャパシタの動作範囲で動作させ、帰還キャパシタＣＦ４１１を入力画素信号の差分に従って一定に保持させて、アンプ４１１の出力を入力信号に対して線形応答に保持させる。
【0072】
また、本実施形態において、オートゼロキャパシタＣＡＺ４１１の容量ＣＡＺはサンプリングキャパシタＣＳ４１１の容量ＣＳより小さい。
また、本実施形態において、バイアス電位ＶＳＳは、接地電位ＧＮＤまたは正バイアス電位（ＧＮＤよりわずかに高い電位）である。
また、本実施形態において、バイアス電位ＶＳＳは、接地電位ＧＮＤまたは正バイアス電位（ＧＮＤよりわずかに高い電位）である。
【0073】
次に、アンプ４１１を備えた第１の読み出し部４１０のリセット信号ＲＳＴ読み出し時、並びに、輝度信号読み出し時であってネガティブフィードバック時の動作について説明する。
図５（Ａ）および（Ｂ）は、本発明の第１の実施形態に係る第１の読み出し部４１０におけるリセット信号ＲＳＴ読み出し時、並びに、輝度信号読み出し時であってネガティブフィードバック動作時の等価回路を示す図である。
図５（Ａ）および（Ｂ）は、本発明の第１の実施形態に係る第１の読み出し部４１０におけるリセット信号ＲＳＴ読み出し時、並びに、輝度信号読み出し時であってネガティブフィードバック動作時の等価回路を示す図である。
【0074】
リセット信号読み出し時には、図５（Ａ）に示すように、第２のオートゼロスイッチＡＺ４１２がオン状態に保持され、第２ノードＮＤ４１２(Vx)は、基準（バイアス）電位、たとえばＧＮＤ（０Ｖ）に接続される。
オートゼロキャパシタＣＡＺ４１１はＭＯＳキャパシタにより形成され、ゲート部が第１ノードＮＤ４１１と第２ノードＮＤ４１２に接続されている。
オートゼロキャパシタＣＡＺ４１１はＭＯＳキャパシタにより形成され、ゲート部が第１ノードＮＤ４１１と第２ノードＮＤ４１２に接続されている。
【0075】
輝度信号読み出し時には、図５（Ｂ）に示すように、第２のオートゼロスイッチＡＺ４１２がオフに保持され、第２ノードＮＤ４１２(Vx)は、基準電位、たとえばＧＮＤ（０Ｖ）から切り離されている。
アンプ４１１の遅延がある場合、第２ノードＮＤ４１２（Ｖｘ）は短時間マイナスになる。このため、ＧＮＤ接続だけでなく、小さな正バイアス接続も有効である。
アンプ４１１の遅延がある場合、第２ノードＮＤ４１２（Ｖｘ）は短時間マイナスになる。このため、ＧＮＤ接続だけでなく、小さな正バイアス接続も有効である。
【0076】
次に、アンプ４１１の入出力特性の線形性について、比較例（前述の特許文献３参照）と比較しつつ考察する。
図６（Ａ）および（Ｂ）は、本発明の第１の実施形態に係るアンプの入出力特性の線形性について説明するための図である。
図６（Ａ）はキャパシタの動作範囲例を示し、図６（Ｂ）はアンプの入出力特性の線形性について説明するための図である。
図７は比較例の第１の読み出し部の等価回路を示す図である。
図６（Ａ）および（Ｂ）は、本発明の第１の実施形態に係るアンプの入出力特性の線形性について説明するための図である。
図６（Ａ）はキャパシタの動作範囲例を示し、図６（Ｂ）はアンプの入出力特性の線形性について説明するための図である。
図７は比較例の第１の読み出し部の等価回路を示す図である。
【0077】
図４の本第１の実施形態に係る第１の読み出し部と図７の比較例の第１の読み出し部が異なる点は、第２ノードＮＤ４１２に接続されるオートゼロキャパシタＣＡＺ４１１および第２のオートゼロスイッチＡＺ４１１を配置してあるか否かにある。
すなわち、本第１の実施形態に係る第１の読み出し部は、比較例の回路構成に、第２ノードＮＤ４１２に接続されるオートゼロキャパシタＣＡＺ４１１および第２のオートゼロスイッチＡＺ４１１を追加した構成を有する。
すなわち、本第１の実施形態に係る第１の読み出し部は、比較例の回路構成に、第２ノードＮＤ４１２に接続されるオートゼロキャパシタＣＡＺ４１１および第２のオートゼロスイッチＡＺ４１１を追加した構成を有する。
【0078】
（比較例の入出力特性）
図７の比較例の回路は、以下の理由により非線形の入出力特性を示す。
回路が線形キャパシタなしでＣＩＳプロセスにより実装される場合、制御信号Φ1がハイレベルで第１の入力スイッチ４１２、出力スイッチ４１３がオンの状態で制御信号ΦAZがハイレベルでオートゼロスイッチＡＺＳがオンになると、ノードＶＸは仮想的にバイアス電位ＶＢに短絡される（～１Ｖ）。
帰還キャパシタＣＦの両端の電圧差は０であるため、帰還キャパシタＣＦはキャパシタの可変領域で動作する。
オートゼロスイッチＡＺＳ がオフになった後、入力信号ＶＰＩＸ はＶＳＨに低下し、アンプ４１１の出力ＶＡＭＰは、参照バイアス電位ＶＢを基準に、第１の読み出しリセッaト信号ＨＣＧＲＳＴ（電位ＶＲＨ）と低電位の読み出し輝度信号ＨＣＧＳＩＧ（ＶＳＨ）の差分に容量比倍Ｇ（ＣＳ／ＣＦ）を掛け合わせたレベル増幅された信号（ＶＢ＋Ｇ＊（ＶＲＨ－ＶＳＨ））で与えられように上昇する。
帰還キャパシタＣＦは(ＶＲＨ－ＶＳＨ)に従って変化するため、アンプ出力ＶＡＭＰは入力信号(ＶＲＨ－ＶＳＨ)に対して非線形性を示す。
図７の比較例の回路は、以下の理由により非線形の入出力特性を示す。
回路が線形キャパシタなしでＣＩＳプロセスにより実装される場合、制御信号Φ1がハイレベルで第１の入力スイッチ４１２、出力スイッチ４１３がオンの状態で制御信号ΦAZがハイレベルでオートゼロスイッチＡＺＳがオンになると、ノードＶＸは仮想的にバイアス電位ＶＢに短絡される（～１Ｖ）。
帰還キャパシタＣＦの両端の電圧差は０であるため、帰還キャパシタＣＦはキャパシタの可変領域で動作する。
オートゼロスイッチＡＺＳ がオフになった後、入力信号ＶＰＩＸ はＶＳＨに低下し、アンプ４１１の出力ＶＡＭＰは、参照バイアス電位ＶＢを基準に、第１の読み出しリセッaト信号ＨＣＧＲＳＴ（電位ＶＲＨ）と低電位の読み出し輝度信号ＨＣＧＳＩＧ（ＶＳＨ）の差分に容量比倍Ｇ（ＣＳ／ＣＦ）を掛け合わせたレベル増幅された信号（ＶＢ＋Ｇ＊（ＶＲＨ－ＶＳＨ））で与えられように上昇する。
帰還キャパシタＣＦは(ＶＲＨ－ＶＳＨ)に従って変化するため、アンプ出力ＶＡＭＰは入力信号(ＶＲＨ－ＶＳＨ)に対して非線形性を示す。
【0079】
（本第１の実施形態の第１の読み出し部（本回路）の入出力特性）
図４の本回路は、以下の理由により線形の入出力特性を示す。
本回路では、図４に示すように、追加のキャパシタＣＡＺ４１１とスイッチＡＺ４１２が、反転増幅器からなるアンプ４１１の第２ノードＮＤ４１２（ＶＸ）に追加されている。
制御信号Φ1がハイレベルで第１の入力スイッチ４１２、出力スイッチ４１３がオンの状態で制御信号ΦＡＺがハイレベルでオートゼロスイッチＡＺ４１１がオンになると、第２ノードＮＤ４１２（ＶＸ）は、スイッチＡＺ４１２を介して接地電位（基準電位）ＧＮＤ（０Ｖ）に短絡される。
バイアス電位ＶＢと入力信号ＶＰＩＸ は接地電位ＧＮＤよりも高いため、サンプリングキャパシタＣＳ４１１、帰還キャパシタＣＦ４１１、およびオートゼロキャパシタＣＡＺ４１１はキャパシタＣの動作範囲で動作する。
帰還キャパシタＣＦ４１１は入力信号(ＶＲＨ－ＶＳＨ) に従って一定であるため、レベル増幅された信号（ＶＢ＋Ｇ＊（ＶＲＨ－ＶＳＨ））で与えられるアンプ出力ＶＡＭＰは、入力信号(ＶＲＨ－ＶＳＨ) に対して線形応答を示す。
図４の本回路は、以下の理由により線形の入出力特性を示す。
本回路では、図４に示すように、追加のキャパシタＣＡＺ４１１とスイッチＡＺ４１２が、反転増幅器からなるアンプ４１１の第２ノードＮＤ４１２（ＶＸ）に追加されている。
制御信号Φ1がハイレベルで第１の入力スイッチ４１２、出力スイッチ４１３がオンの状態で制御信号ΦＡＺがハイレベルでオートゼロスイッチＡＺ４１１がオンになると、第２ノードＮＤ４１２（ＶＸ）は、スイッチＡＺ４１２を介して接地電位（基準電位）ＧＮＤ（０Ｖ）に短絡される。
バイアス電位ＶＢと入力信号ＶＰＩＸ は接地電位ＧＮＤよりも高いため、サンプリングキャパシタＣＳ４１１、帰還キャパシタＣＦ４１１、およびオートゼロキャパシタＣＡＺ４１１はキャパシタＣの動作範囲で動作する。
帰還キャパシタＣＦ４１１は入力信号(ＶＲＨ－ＶＳＨ) に従って一定であるため、レベル増幅された信号（ＶＢ＋Ｇ＊（ＶＲＨ－ＶＳＨ））で与えられるアンプ出力ＶＡＭＰは、入力信号(ＶＲＨ－ＶＳＨ) に対して線形応答を示す。
【0080】
なお、オートゼロキャパシタＣＡＺ４１１は１ｐＦ 程度のサンプリングキャパシタＣＳ４１１よりも１０～１００ｆＦ 程度小さいため、追加のキャパシタＣＡＺ４１１とスイッチＡＺ４１２による面積の増加は総面積の１０％未満である。
【0081】
（第２の読み出し部４２０の構成例）
第２の読み出し部４２０は、入力ノードＮD４０１と接続ノードＮＤ４０２間の信号転送ラインＬＳ４２１に接続された第２の入力スイッチ４２１を含む。
第２の読み出し部４２０は、入力ノードＮD４０１と接続ノードＮＤ４０２間の信号転送ラインＬＳ４２１に接続された第２の入力スイッチ４２１を含む。
【0082】
第２の入力スイッチ４２１は、たとえばＭＯＳトランジスタにより形成され、制御信号Φ２１により導通状態、非導通状態が切り換えられる。
第２の入力スイッチ４２１は、第２変換利得信号読み出しモード時に制御信号Φ２がたとえばハイレベルで供給されて導通状態に保持され、入力ノードＮＤ４０１に入力される第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）を、接続ノードＮＤ４０２を通してＡＤ変換部４３０に入力させる。
第２の入力スイッチ４２１は、第２変換利得信号読み出しモード時に制御信号Φ２がたとえばハイレベルで供給されて導通状態に保持され、入力ノードＮＤ４０１に入力される第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）を、接続ノードＮＤ４０２を通してＡＤ変換部４３０に入力させる。
【0083】
（ＡＤ変換部４３０の構成例）
ＡＤ変換部４３０は、反転入力端子（－）が接続ノードＮＤ４０２からの信号供給ラインに接続される第２の演算増幅器（アンプ）４３１を含む。
アンプ４３１は、接続ノードＮＤ４０２からの信号供給ラインに接続される反転入力端子（－）が入力ノードＮＤ４３１に接続され、出力ノードＮＤ４３２に接続され、非反転入力端子（＋）が参照電位制御回路４３２の出力側に接続されている。
接続ノードＮＤ４０２と入力ノードＮＤ４３１との間に、入力キャパシタとしてのサンプリングキャパシタＣC４３１が接続されている。
出力ノードＮＤ４３２と入力ノードＮＤ４３１との間に、リセットスイッチＲＳＴ４３１が接続されている。
そして、アンプ４３１の反転入力端子（－）に接続された入力ノードＮＤ４３１と基準電位ＶＳＳと間に第３のスイッチ４３３およびサンプリングキャパシタＣＳ４３１が直列に接続されている。
ＡＤ変換部４３０は、反転入力端子（－）が接続ノードＮＤ４０２からの信号供給ラインに接続される第２の演算増幅器（アンプ）４３１を含む。
アンプ４３１は、接続ノードＮＤ４０２からの信号供給ラインに接続される反転入力端子（－）が入力ノードＮＤ４３１に接続され、出力ノードＮＤ４３２に接続され、非反転入力端子（＋）が参照電位制御回路４３２の出力側に接続されている。
接続ノードＮＤ４０２と入力ノードＮＤ４３１との間に、入力キャパシタとしてのサンプリングキャパシタＣC４３１が接続されている。
出力ノードＮＤ４３２と入力ノードＮＤ４３１との間に、リセットスイッチＲＳＴ４３１が接続されている。
そして、アンプ４３１の反転入力端子（－）に接続された入力ノードＮＤ４３１と基準電位ＶＳＳと間に第３のスイッチ４３３およびサンプリングキャパシタＣＳ４３１が直列に接続されている。
【0084】
第３の入力スイッチ４３３は、たとえばＭＯＳトランジスタにより形成され、制御信号φ２により導通状態、非導通状態が切り換えられる。
第３の入力スイッチ４３３は、第２変換利得信号読み出しモード時に、サンプリングキャパシタＣＣ４３１に入力ノードＮＤ４３１を介してサンプリングキャパシタＣＳ４３１に接続させる。
サンプリングキャパシタＣＳ４３１を設けることにより、画素信号の振幅を調整し、特に高振幅の画素信号の振幅をＡＤ変換可能なレベルに減少（調整）させることで、ダイナミックレンジを拡張することが可能となる。
第３の入力スイッチ４３３は、第２変換利得信号読み出しモード時に、サンプリングキャパシタＣＣ４３１に入力ノードＮＤ４３１を介してサンプリングキャパシタＣＳ４３１に接続させる。
サンプリングキャパシタＣＳ４３１を設けることにより、画素信号の振幅を調整し、特に高振幅の画素信号の振幅をＡＤ変換可能なレベルに減少（調整）させることで、ダイナミックレンジを拡張することが可能となる。
【0085】
第３のリセットスイッチＲＳＴ４３１は、制御信号ΦＣＬ（ＲＳＴ＿ＬＣＧ）により導通状態、非導通状態が切り換えられる。
第３のリセットスイッチＲＳＴ４３１は、第１変換利得信号読み出しモードの所定の開始期間に制御信号ΦＣＬ（ＲＳＴ＿ＬＣＧ）がたとえばハイレベルで供給されて導通状態に保持され、アンプ４３１を初期化させる。
第３のリセットスイッチＲＳＴ４３１は、第１変換利得信号読み出しモードの所定の開始期間に制御信号ΦＣＬ（ＲＳＴ＿ＬＣＧ）がたとえばハイレベルで供給されて導通状態に保持され、アンプ４３１を初期化させる。
【0086】
（固体撮像装置１０の読み出し動作）
以上、固体撮像装置１０の各部の特徴的な構成および機能について説明した。
次に、本第１の実施形態に係る固体撮像装置１０の画素信号の読み出し動作について詳述する。
以上、固体撮像装置１０の各部の特徴的な構成および機能について説明した。
次に、本第１の実施形態に係る固体撮像装置１０の画素信号の読み出し動作について詳述する。
【0087】
図８（Ａ）～（Ｄ）は、本第１の実施形態に係る固体撮像装置のデュアル変換利得読み出しモードにおける読み出し画素からの画素信号の読み出し動作を説明するためのタイミングチャートである。
【0088】
図８（Ａ）は画素信号処理部４００の第１の読み出し部４１０の第１の入力スイッチ４１２、出力スイッチ４１３の制御信号４３３の制御信号Φ２を示している。
図８（Ｂ）は画素信号処理部４００の第１の読み出し部４１０の第１のオートゼロスイッチＡＺ４１１、第２のオートゼロスイッチＡＺ４１２の制御信号ΦＡＺ（ＲＳＴ＿ＨＣＧ）、並びに、ＡＤ変換部４３０の第２のリセットスイッチＲＳＴ４３１の制御信号φＣＬ（ＲＳＴ＿ＬＣＧ）を示している。
図８（Ｃ）は読み出し画素２００から読み出される画素信号ＶＰＩＸ（ＰＩＸＯＵＴ）を、図８（Ｄ）は画素信号処理部４００の第１の読み出し部４１０および第２の読み出し部４２０の増幅出力信号ＡＭＰＯＵＴ（ＶＡＤＣ）を示している。
図８（Ｂ）は画素信号処理部４００の第１の読み出し部４１０の第１のオートゼロスイッチＡＺ４１１、第２のオートゼロスイッチＡＺ４１２の制御信号ΦＡＺ（ＲＳＴ＿ＨＣＧ）、並びに、ＡＤ変換部４３０の第２のリセットスイッチＲＳＴ４３１の制御信号φＣＬ（ＲＳＴ＿ＬＣＧ）を示している。
図８（Ｃ）は読み出し画素２００から読み出される画素信号ＶＰＩＸ（ＰＩＸＯＵＴ）を、図８（Ｄ）は画素信号処理部４００の第１の読み出し部４１０および第２の読み出し部４２０の増幅出力信号ＡＭＰＯＵＴ（ＶＡＤＣ）を示している。
【0089】
デュアル変換利得読み出しモードＭＤＣＧの処理が開始される前に、制御信号ＲＳＴ、ＳＧ、ＴＧが所定期間ハイレベルに設定されて、リセットトランジスタＲＳＴ１１－Ｔｒ、蓄積トランジスタＳＧ１１－Ｔｒ、転送トランジスタＴＧ１１－Ｔｒが所定期間導通状態に保持される。
これにより、フォトダイオードＰＤ１１、フローティングディフュージョンＦＤ１１、および蓄積キャパシタＣＳ１１が固定電位ＶＡＡＰＩＸでリセットされる。すなわち、シャッター動作が行われる。
これにより、フォトダイオードＰＤ１１、フローティングディフュージョンＦＤ１１、および蓄積キャパシタＣＳ１１が固定電位ＶＡＡＰＩＸでリセットされる。すなわち、シャッター動作が行われる。
【0090】
（第１変換利得信号読み出しモードによる読み出し処理）
そして、転送トランジスタＴＧ１１－Ｔｒが導通状態から非導通状態に切り換えられたタイミングで露光時間ＰＥＸＰが開始され、第１変換利得信号読み出しモードによる読み出し処理が行われる。
露光期間ＰＥＸＰを開始してから一定期間後、制御信号ＳＧが所定期間だけハイレベルに切り換えられた後、第１の読み出しリセット信号（ＨＣＧＲＳＴ）の読み出し期間となる。
このとき、制御信号ＳＧはローレベルのままに保持され、蓄積トランジスタＳＧ１１－Ｔｒは非導通状態にあることから、フローティングディフュージョンＦＤ１１の電荷と蓄積キャパシタＣＳ１１の電荷が分離されており、フローティングディフュージョンＦＤ１１の利得がフローティングディフュージョンＦＤ１１の容量ＣＦＤを含む第１容量で決まる第１変換利得ＨＣＧに保持されている。
そして、転送トランジスタＴＧ１１－Ｔｒが導通状態から非導通状態に切り換えられたタイミングで露光時間ＰＥＸＰが開始され、第１変換利得信号読み出しモードによる読み出し処理が行われる。
露光期間ＰＥＸＰを開始してから一定期間後、制御信号ＳＧが所定期間だけハイレベルに切り換えられた後、第１の読み出しリセット信号（ＨＣＧＲＳＴ）の読み出し期間となる。
このとき、制御信号ＳＧはローレベルのままに保持され、蓄積トランジスタＳＧ１１－Ｔｒは非導通状態にあることから、フローティングディフュージョンＦＤ１１の電荷と蓄積キャパシタＣＳ１１の電荷が分離されており、フローティングディフュージョンＦＤ１１の利得がフローティングディフュージョンＦＤ１１の容量ＣＦＤを含む第１容量で決まる第１変換利得ＨＣＧに保持されている。
【0091】
そして、リセット処理後の第１のリセット信号読み出し期間に、ソースフォロワトランジスタＳＦ１１－ＴｒからフローティングディフュージョンＦＤ１１の第１容量で決まる第１変換利得ＨＣＧで変換した第１の読み出しリセット信号ＨＣＧＲＳＴが垂直信号線ＬＳＧＮ１１に読み出され、カラム処理回路である読み出し回路４０においてこの第１の読み出しリセット信号ＨＣＧＲＳＴに対する所定の処理を行う第１変換利得リセット読み出し処理ＨＣＧＲＲＤが行われる。
【0092】
次いで、第１のリセット信号読み出し期間後の第１の転送期間に制御信号ＴＧがハイレベルに切り換えられて転送トランジスタＴＧ１１－Ｔｒが導通状態に保持され、フォトダイオードＰＤ１１の蓄積電荷がフローティングディフュージョンＦＤ１１に転送される。第１の転送期間後、制御信号ＴＧはローレベルに切り換えられ、転送トランジスタＴＧ１１－Ｔｒは非導通状態に切り換えられる。
【0093】
次いで、第１の転送期間に続く第１の信号読み出し期間に、ソースフォロワトランジスタＳＦ１１－ＴｒからフローティングディフュージョンＦＤ１１の第１容量で決まる第１変換利得で変換した第１の読み出し信号ＨＣＧＳＩＧが垂直信号線ＬＳＧＮ１１に読み出され、カラム処理回路である読み出し回路４０においてこの第１の読み出し信号ＨＣＧＳＩＧに対する所定の処理を行う第１変換利得読み出し処理ＨＣＧＳＲＤ行われる。
【0094】
そして、リセットレベル（ＶＨＣＧＲＳＴ，ＶＲＨ）と信号レベル（ＶＨＣＧＳＩＧ、ＶＳＨ）を保持するか、あるいは、リセットレベルと信号レベルとの差分によりデジタルＣＤＳ演算が行われる。
【0095】
第１変換利得信号読み出しモードにおいて、読み出し回路４０では以下の処理が行われる。
第１変換利得信号読み出しモード時には、読み出し回路４０の画素信号処理部４００の第１の読み出し部４１０における第１の入力スイッチ４１２および出力スイッチ４１３に制御信号Φ１がアクティブのハイレベルで供給される。
一方、第１変換利得信号読み出しモード時には、読み出し回路４０の画素信号処理部４００の第２の読み出し部４２０における第２の入力スイッチ４２１に制御信号Φ２が非アクティブのローレベルに保持される。
したがって、第１変換利得信号読み出しモード時には、画素信号処理部４００の第１の読み出し部４１０がアクティブ状態となり、第２の読み出し部４２０は非アクティブ状態となる。
第１変換利得信号読み出しモード時には、読み出し回路４０の画素信号処理部４００の第１の読み出し部４１０における第１の入力スイッチ４１２および出力スイッチ４１３に制御信号Φ１がアクティブのハイレベルで供給される。
一方、第１変換利得信号読み出しモード時には、読み出し回路４０の画素信号処理部４００の第２の読み出し部４２０における第２の入力スイッチ４２１に制御信号Φ２が非アクティブのローレベルに保持される。
したがって、第１変換利得信号読み出しモード時には、画素信号処理部４００の第１の読み出し部４１０がアクティブ状態となり、第２の読み出し部４２０は非アクティブ状態となる。
【0096】
また、第１の読み出し部４１０においては、第１変換利得信号読み出しモードの所定の開始期間に制御信号ＲＳＴ＿ＨＣＧがたとえばハイレベルで供給されて第１のオートゼロスイッチＡＺ４１１が導通状態に切り換えられ、アンプ４１１が初期化される。
そして、第１変換利得信号読み出しモードにおいては、第１変換利得信号である第１の読み出しリセット信号ＨＣＧＲＳＴ（電位ＶＲＨ）が入力され、続いて第１の読み出しリセット信号ＨＣＧＲＳＴはアンプ４１１で反転される。
そして、第１変換利得信号読み出しモードにおいては、第１変換利得信号である第１の読み出しリセット信号ＨＣＧＲＳＴ（電位ＶＲＨ）が入力され、続いて第１の読み出しリセット信号ＨＣＧＲＳＴはアンプ４１１で反転される。
【0097】
また、第１変換利得信号読み出しモード時において、ＡＤ変換部４３０は、第３の入力スイッチ４３３および第２のリセットスイッチＲＳＴ４３１には非アクティブの制御信号φ２，ＲＳＴ＿ＬＣＧが供給されていることから、アンプ４３１の反転入力端子（－）に供給される第１の読み出し部４１０の出力信号ＡＭＰＯＵＴと非反転入力端子（＋）に供給される所定電位とを比較処理することで、ＡＤ変換を行う。
【0098】
第１変換利得信号読み出しモード時においては、増幅部として機能する第１の読み出し部４１０には、第１の読み出しリセット信号ＨＣＧＲＳＴ（電位ＶＲＨ）が入力され、続いて第１の読み出しリセット信号ＨＣＧＲＳＴより低電位の第１の読み出し輝度信号ＨＣＧＳＩＧ（電位ＶＳＨ）が供給される。
そして、第１の読み出しリセット信号ＨＣＧＲＳＴ（電位ＶＲＨ）が入力され、続いて第１の読み出しリセット信号ＨＣＧＲＳＴはアンプ４１１において反転増幅作用を受けて、次段のＡＤ変換部４３０に出力される。
第１の読み出し部４１０のアンプ４１１の出力信号ＡＭＰＯＵＴは、参照電位ＶＢを基準に、第１の読み出しリセット信号ＨＣＧＲＳＴ（電位ＶＲＨ）と低電位の読み出し輝度信号ＨＣＧＳＩＧ（ＶＳＨ）の差分に容量比倍Ｇ（ＣＳ／ＣＦ）を掛け合わせたレベル増幅された信号（ＶＢ＋Ｇ＊（ＶＲＨ－ＶＳＨ））となる。
そして、第１の読み出しリセット信号ＨＣＧＲＳＴ（電位ＶＲＨ）が入力され、続いて第１の読み出しリセット信号ＨＣＧＲＳＴはアンプ４１１において反転増幅作用を受けて、次段のＡＤ変換部４３０に出力される。
第１の読み出し部４１０のアンプ４１１の出力信号ＡＭＰＯＵＴは、参照電位ＶＢを基準に、第１の読み出しリセット信号ＨＣＧＲＳＴ（電位ＶＲＨ）と低電位の読み出し輝度信号ＨＣＧＳＩＧ（ＶＳＨ）の差分に容量比倍Ｇ（ＣＳ／ＣＦ）を掛け合わせたレベル増幅された信号（ＶＢ＋Ｇ＊（ＶＲＨ－ＶＳＨ））となる。
【0099】
（第２変換利得信号読み出しモードによる読み出し処理）
次いで、第１変換利得読み出し処理ＨＣＧＳＲＤ後に、制御信号ＳＧがローレベルからハイレベルに切り換えられて、蓄積トランジスタＳＧ１１－Ｔｒを導通状態に切り換えられて蓄積キャパシタＣＳ１１がフローティングディフュージョンＦＤ１１と接続される。
これにより、フローディングディフュージョンＦＤ１１の電荷と蓄積キャパシタＣＳ１１の電荷が共有されてフローティングディフュージョンＦＤ１１の利得が第２容量で決まる第２変換利得ＬＣＧに切り換えられる。
これにより、第１変換利得信号読み出しモードによる読み出し処理から第２変換利得信号読み出しモードによる読み出し処理に切り換わる。
次いで、第１変換利得読み出し処理ＨＣＧＳＲＤ後に、制御信号ＳＧがローレベルからハイレベルに切り換えられて、蓄積トランジスタＳＧ１１－Ｔｒを導通状態に切り換えられて蓄積キャパシタＣＳ１１がフローティングディフュージョンＦＤ１１と接続される。
これにより、フローディングディフュージョンＦＤ１１の電荷と蓄積キャパシタＣＳ１１の電荷が共有されてフローティングディフュージョンＦＤ１１の利得が第２容量で決まる第２変換利得ＬＣＧに切り換えられる。
これにより、第１変換利得信号読み出しモードによる読み出し処理から第２変換利得信号読み出しモードによる読み出し処理に切り換わる。
【0100】
次いで、第１の信号読み出し期間後の第２の転送期間に制御信号ＴＧがハイレベルに切り換えられて転送トランジスタＴＧ１１－Ｔｒが導通状態に保持され、フォトダイオードＰＤ１１の蓄積電荷がフローティングディフュージョンＦＤ１１に転送される。第２の転送期間後、制御信号ＴＧはローレベルに切り換えられ、転送トランジスタＴＧ１１－Ｔｒは非導通状態に切り換えられる。
そして、第１の信号読み出し期間後の第２の転送期間に続く第２の信号読み出し期間に、ソースフォロワトランジスタＳＦ１１－ＴｒからフローティングディフュージョンＦＤ１１の第２容量で決まる第２変換利得ＬＣＧで変換した第２の読み出し信号ＬＣＧＳＩＧが垂直信号線ＬＳＧＮ１１に読み出され、カラム処理回路である読み出し回路４０においてこの第２の読み出し信号ＬＣＧＳＩＧに対する所定の処理を行う第２変換利得読み出し処理ＬＣＧＳＲＤが行われる。
そして、第１の信号読み出し期間後の第２の転送期間に続く第２の信号読み出し期間に、ソースフォロワトランジスタＳＦ１１－ＴｒからフローティングディフュージョンＦＤ１１の第２容量で決まる第２変換利得ＬＣＧで変換した第２の読み出し信号ＬＣＧＳＩＧが垂直信号線ＬＳＧＮ１１に読み出され、カラム処理回路である読み出し回路４０においてこの第２の読み出し信号ＬＣＧＳＩＧに対する所定の処理を行う第２変換利得読み出し処理ＬＣＧＳＲＤが行われる。
【0101】
次いで、第２の信号読み出し期間経過後に、制御信号ＲＳＴがハイレベルに切り換えられ、リセットトランジスタＲＳＴ１１－Ｔｒが導通状態に切り換えられ、第２のリセット信号読み出し期間となる。
そして、第２のリセット信号読み出し期間に、ソースフォロワトランジスタＳＦ１１－ＴｒからフローティングディフュージョンＦＤ１１の第２容量で決まる第２変換利得ＬＣＧで変換した第２の読み出しリセット信号ＬＣＧＲＳＴが垂直信号線ＬＳＧＮ１１に読み出され、カラム処理回路である読み出し回路４０においてこの第２の読み出しリセット信号ＬＣＧＲＳＴに対する所定の処理を行う第２変換利得リセット読み出し処理ＨＣＧＲＲＤが行われる。
そして、第２のリセット信号読み出し期間に、ソースフォロワトランジスタＳＦ１１－ＴｒからフローティングディフュージョンＦＤ１１の第２容量で決まる第２変換利得ＬＣＧで変換した第２の読み出しリセット信号ＬＣＧＲＳＴが垂直信号線ＬＳＧＮ１１に読み出され、カラム処理回路である読み出し回路４０においてこの第２の読み出しリセット信号ＬＣＧＲＳＴに対する所定の処理を行う第２変換利得リセット読み出し処理ＨＣＧＲＲＤが行われる。
【0102】
そして、リセットレベル（ＬＣＧＲＳＴ、ＶＲＬ）と信号レベル（ＬＣＧＳＩＧ,ＶＳＬ）を保持するか、あるいは、リセットレベルＬＣＧＲＳＴ（ＶＲＬ）と信号レベルＬＣＧＳＩＧ（ＶＳＬ）の差分によりオフセットノイズキャンセル演算が行われる。
【0103】
第２変換利得信号読み出しモードにおいて、読み出し回路４０では以下の処理が行われる。
第２変換利得信号読み出しモード時には、読み出し回路４０の画素信号処理部４００の第１の読み出し部４１０における第１の入力スイッチ４１２および出力スイッチ４１３に制御信号Φ１が非アクティブのローレベルで供給される。
一方、第２変換利得信号読み出しモード時には、読み出し回路４０の画素信号処理部４００の第２の読み出し部４２０における第２の入力スイッチ４２１に制御信号Φ２がアクティブのハイレベルに保持される。
したがって、第２変換利得信号読み出しモード時には、画素信号処理部４００の第１の読み出し部４１０が非アクティブ状態となり、第２の読み出し部４２０はアクティブ状態となる。
これに伴い、第２変換利得信号読み出しモード中には、第１の読み出し部４１０のアンプ４１１の電源をオフにすることができることから、消費電力の削減を図ることが可能である。
第２変換利得信号読み出しモード時には、読み出し回路４０の画素信号処理部４００の第１の読み出し部４１０における第１の入力スイッチ４１２および出力スイッチ４１３に制御信号Φ１が非アクティブのローレベルで供給される。
一方、第２変換利得信号読み出しモード時には、読み出し回路４０の画素信号処理部４００の第２の読み出し部４２０における第２の入力スイッチ４２１に制御信号Φ２がアクティブのハイレベルに保持される。
したがって、第２変換利得信号読み出しモード時には、画素信号処理部４００の第１の読み出し部４１０が非アクティブ状態となり、第２の読み出し部４２０はアクティブ状態となる。
これに伴い、第２変換利得信号読み出しモード中には、第１の読み出し部４１０のアンプ４１１の電源をオフにすることができることから、消費電力の削減を図ることが可能である。
【0104】
また、第２変換利得信号読み出しモード時において、ＡＤ変換部４３０は、第３の入力スイッチ４３３および第２のリセットスイッチＲＳＴ４３１にはアクティブの制御信号Φ２，ＲＳＴ＿ＬＣＧが供給されることから、アンプ４３１の反転入力端子（－）に供給される第２の読み出し部４２０の出力信号ＡＭＰＯＵＴは、以下のような処理を受ける。
【0105】
第２変換利得信号読み出しモード時においては、減衰器として機能する第２の読み出し部４２０、ＡＤ変換部４３０のアンプ４３１には、反転作用を受けていない、第２の読み出し輝度信号ＬＣＧＳＩＧ（電位ＶＳＬ）が入力され、続いて第２の読み出しリセット信号ＬＣＧＲＳＴ（電位ＶＲＬ）が供給される。
そして、ＡＤ変換部４３０のアンプ４３１の出力信号ＡＭＰＯＵＴは、参照電位ＶＢを基準に、第２の読み出し輝度信号ＬＣＧＳＩＧ（電位ＶＳＬ）が入力され、続いて第２の読み出しリセット信号ＬＣＧＲＳＴ（電位ＶＲＬ）の差分に容量比倍Ｇ（ＣＣ／（ＣＣ＋ＣＳＨ））を掛け合わせたレベル減衰された信号（ＶＢ＋Ｇ＊（ＶＲＬ－ＶＳＬ））となる。
そして、ＡＤ変換部４３０のアンプ４３１の出力信号ＡＭＰＯＵＴは、参照電位ＶＢを基準に、第２の読み出し輝度信号ＬＣＧＳＩＧ（電位ＶＳＬ）が入力され、続いて第２の読み出しリセット信号ＬＣＧＲＳＴ（電位ＶＲＬ）の差分に容量比倍Ｇ（ＣＣ／（ＣＣ＋ＣＳＨ））を掛け合わせたレベル減衰された信号（ＶＢ＋Ｇ＊（ＶＲＬ－ＶＳＬ））となる。
【0106】
以上説明したように、本第１の実施形態によれば、ＡＤ変換処理等が可能な画素信号処理部４００は、図４に示すように、入力ノードＮＤ４０１、接続ノードＮＤ４０２、第１の読み出し部４１０、第２の読み出し部４２０，およびＡＤ変換部４３０を含んで構成されている。
第１の読み出し部４１０は、入力ノードＮD４０１に入力される画素信号ＰＩＸＯＵＴのうち第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）の信号方向（レベル遷移方向）を反転させ、反転増幅処理を受けた反転第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）を、接続ノードＮＤ４０２を通してＡＤ変換部４３０に入力させる。
第１の読み出し部４１０は、入力ノードＮD４０１に入力される画素信号ＰＩＸＯＵＴのうち第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）の信号方向（レベル遷移方向）を反転させ、反転増幅処理を受けた反転第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）を、接続ノードＮＤ４０２を通してＡＤ変換部４３０に入力させる。
【0107】
第１の読み出し部４１０において、アンプ４１１は、入力ノードＮＤ４０１からの信号供給ラインＬＳ４１１に接続される反転入力端子（－）が第１ノードＮＤ４１１に接続され、出力端子が第３ノードＮＤ４１３に接続され、非反転入力端子（＋）が基準バイアス電位ＶＢに接続されている。入力ノードＮＤ４０１と第２ノードＮＤ４１２との間に、第１の入力スイッチ４１２およびサンプリングキャパシタＣＳ４１１が直列に接続され、第３ノードＮＤ４１３と第２ノードＮＤ４１１との間に、帰還キャパシタＣＦ４１１が接続され、さらに、第１ノードＮＤ４１１と第２ノードＮＤ４１２との間に、オートゼロキャパシタＣＡＺ４１１が接続されて、第３ノードＮＤ４１３と第１ノードＮＤ４１１との間に、帰還キャパシタＣＦ４１１と並列に第１のオートゼロスイッチＡＺ４１１が接続され、第２ノードＮＤ４１２と基準電位ＧＮＤとの間に、第２のオートゼロスイッチＡＺ４１２が接続され、アンプ４１１の非反転入力端子（＋）がバイアス電位ＶＢに接続されている。
【0108】
本第１の実施形態において、画素信号処理部４００は、第１の入力スイッチ４１２および出力スイッチ４１３を同相でオンオフさせ、第１の入力スイッチ４１２および出力スイッチ４１３がオン状態で、第２の入力スイッチ４２１がオフ状態で、第１のオートゼロスイッチＡＺ４１１および第２のオートゼロスイッチＡＺ４１２をオン状態に保持させて第２ノードＮＤ４１２を基準電位ＶＳＳ（ＧＮＤ）に接続させることにより、サンプリングキャパシタＣＳ４１１、帰還キャパシタＣＦ４１１、およびオートゼロキャパシタＣＡＺ４１１をキャパシタの動作範囲で動作させ、帰還キャパシタＣＦ４１１を入力画素信号の差分に従って一定に保持させて、アンプ４１１の出力を入力信号に対して線形応答に保持させることが可能となる。
【0109】
第２の読み出し部４２０は、入力ノードＮＤ４０１に入力される画素信号ＰＩＸＯＵＴのうち第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）の信号方向（レベル遷移方向）を保持して、非反転第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）を、接続ノードＮＤ４０２を通してＡＤ変換部４３０に入力させる。
また、ＡＤ変換部４３０は、サンプリングキャパシタＣＳ４３１を設けることにより、画素信号の振幅を調整、特に高振幅の画素信号の振幅をＡＤ変換可能なレベルに減少（調整）させることで、ダイナミックレンジを拡張することが可能となる。
また、ＡＤ変換部４３０は、サンプリングキャパシタＣＳ４３１を設けることにより、画素信号の振幅を調整、特に高振幅の画素信号の振幅をＡＤ変換可能なレベルに減少（調整）させることで、ダイナミックレンジを拡張することが可能となる。
【0110】
したがって、本第１の実施形態によれば、変換利得が異なり、かつ互いに信号方向が異なる信号を読み出すことが可能となる。
また、本第１の実施形態によれば、変換利得が異なり、かつ互いに信号方向が異なる信号を読み出すことが可能なことはもより、入出力特性の線形性を改善でき、消費電力の増大、回路面積の増大を抑止可能で、チップコストの低減を図れ、しかも高ダイナミックレンジ化、ひいては高画質化を十分に実現することが可能となる。
また、第２変換利得信号読み出しモード時には、画素信号処理部４００の第１の読み出し部４１０が非アクティブ状態となり、第２の読み出し部４２０はアクティブ状態となる。
これに伴い、第２変換利得信号読み出しモード中には、第１の読み出し部４１０のアンプ４１１の電源をオフにすることができることから、消費電力の削減を図ることが可能である。
また、ＡＤ変換部４３０には、同じ方向の反転第１変換利得信号と非反転第２変換利得信号を入力させることができることから、既存のＡＤＣにより、オーバーヘッドなしで入力される反転第１変換利得信号と非反転第２変換利得信号を変換することが可能となり、ひいては適用されるカメラシステムのコスト低減を図ることが可能となる。
また、本第１の実施形態によれば、変換利得が異なり、かつ互いに信号方向が異なる信号を読み出すことが可能なことはもより、入出力特性の線形性を改善でき、消費電力の増大、回路面積の増大を抑止可能で、チップコストの低減を図れ、しかも高ダイナミックレンジ化、ひいては高画質化を十分に実現することが可能となる。
また、第２変換利得信号読み出しモード時には、画素信号処理部４００の第１の読み出し部４１０が非アクティブ状態となり、第２の読み出し部４２０はアクティブ状態となる。
これに伴い、第２変換利得信号読み出しモード中には、第１の読み出し部４１０のアンプ４１１の電源をオフにすることができることから、消費電力の削減を図ることが可能である。
また、ＡＤ変換部４３０には、同じ方向の反転第１変換利得信号と非反転第２変換利得信号を入力させることができることから、既存のＡＤＣにより、オーバーヘッドなしで入力される反転第１変換利得信号と非反転第２変換利得信号を変換することが可能となり、ひいては適用されるカメラシステムのコスト低減を図ることが可能となる。
【0111】
（第２の実施形態）
図９は、本発明の第２の実施形態に係る画素信号処理部の要部の構成例を示す回路図である。
図１０は、本第２の実施形態に係る画素信号処理部の第２の読み出し部の制御信号Φ２がアクティブ状態時における第１の読み出し部および第２の読み出し部の等価回路を示す図である。
図９は、本発明の第２の実施形態に係る画素信号処理部の要部の構成例を示す回路図である。
図１０は、本第２の実施形態に係る画素信号処理部の第２の読み出し部の制御信号Φ２がアクティブ状態時における第１の読み出し部および第２の読み出し部の等価回路を示す図である。
【0112】
本第２の実施形態の画素信号処理部４００Ａが第１の実施形態の画素信号処理部４００が異なる点は、次の通りである。
【0113】
第１の実施形態の画素信号処理部４００においては、第１の読み出し部４１０はアンプ４１１を有し、制御信号Φ１によりオンオフが制御される第１の入力スイッチ４１２および出力スイッチ４１３が設けられている。
【0114】
これに対して、本第２の実施形態の画素信号処理部４００Ａにおいては、第１の入力スイッチ４１２および出力スイッチ４１３が設けられていない。
すばわち、第１の読み出し部４１０Ａにおいて、入力ノードＮＤ４０１がサンプリングキャパシタＣＳ４１１と直接的に接続され、アンプ４１１の出力端子に接続された第３のノードＮＤ４１３が接続ノードＮＤ４０２に直接的に接続されている。
すばわち、第１の読み出し部４１０Ａにおいて、入力ノードＮＤ４０１がサンプリングキャパシタＣＳ４１１と直接的に接続され、アンプ４１１の出力端子に接続された第３のノードＮＤ４１３が接続ノードＮＤ４０２に直接的に接続されている。
【0115】
本第２の実施形態の画素信号処理部４００Ａにおいては、制御信号Φ１によって制御される入出力スイッチが削除されている。
そして、制御信号Φ２がアクティブの期間は、アンプ４１１はオフになる。
図１０の等価回路に示されるように、制御信号Φ２がアクティブのたとえばハイレベルのとき、アンプ４１１による寄生負荷容量は、ＣＳとＣＦの大きなキャパシタは、シリアル化された小さなキャパシタＣＡＺ４１１とＣｐ で小さく見えることから、小さい。
このように、スイッチを削除することで、回路面積をさらに削減することができる。
そして、制御信号Φ２がアクティブの期間は、アンプ４１１はオフになる。
図１０の等価回路に示されるように、制御信号Φ２がアクティブのたとえばハイレベルのとき、アンプ４１１による寄生負荷容量は、ＣＳとＣＦの大きなキャパシタは、シリアル化された小さなキャパシタＣＡＺ４１１とＣｐ で小さく見えることから、小さい。
このように、スイッチを削除することで、回路面積をさらに削減することができる。
【0116】
本第２の実施形態によれば、変換利得が異なり、かつ互いに信号方向が異なる信号を読み出すことが可能なことはもより、入出力特性の線形性を改善でき、消費電力の増大、回路面積の増大をさらに抑止可能で、チップコストの低減を図れ、しかも高ダイナミックレンジ化、ひいては高画質化を十分に実現することが可能となる。
【0117】
（第３の実施形態）
図１１は、本発明の第３の実施形態に係る画素信号処理部の要部の構成例を示す回路図である。
図１１は、本発明の第３の実施形態に係る画素信号処理部の要部の構成例を示す回路図である。
【0118】
本第３の実施形態の画素信号処理部４００Ｂが第１の実施形態の画素信号処理部４００が異なる点は、次の通りである。
【0119】
本第３の実施形態の画素信号処理部４００Ｂにおいては、第１のオートゼロスイッチＡＺ４１１が、ＭＯＳトランジスタからなるスイッチ１個で形成されるのではなく、低リーク化を図るため、複数、本例では２個のＭＯＳトランジスタからなるスイッチＳＡＺ１、ＳＡＺ２を直列に接続したシリーズスイッチＳＡＺ４１１により形成されている。
【0120】
（シリーズスイッチ（直列スイッチ）による低リーク化）
画素信号処理部４００において、オートゼロキャパシタＣＡＺが１０ｆＦ程度と小さい場合、第１ノードＮＤ４１１（ＶＹ）とアンプ出力ＶＡＭＰ間のリーク電流により、アンプ出力ＶＡＭＰが時間とともに変化することがある。
本第３の実施形態の画素信号処理部４００Ｂにおいては、シリーズスイッチＳＡＺ４１１により電圧変動を抑えることができるように構成されている。
シリーズスイッチＳＡＺ４１１は、単一スイッチでＣＡＺを増やす場合に比べて面積効率が高くなるという利点がある。
画素信号処理部４００において、オートゼロキャパシタＣＡＺが１０ｆＦ程度と小さい場合、第１ノードＮＤ４１１（ＶＹ）とアンプ出力ＶＡＭＰ間のリーク電流により、アンプ出力ＶＡＭＰが時間とともに変化することがある。
本第３の実施形態の画素信号処理部４００Ｂにおいては、シリーズスイッチＳＡＺ４１１により電圧変動を抑えることができるように構成されている。
シリーズスイッチＳＡＺ４１１は、単一スイッチでＣＡＺを増やす場合に比べて面積効率が高くなるという利点がある。
【0121】
第３の実施形態によれば、上記面積効率が高くなるという利点に加えて、上述した第１の実施形態の効果と同様の効果を得ることができる。
【0122】
（第４の実施形態）
図１２は、本発明の第４の実施形態に係る画素信号処理部の要部の構成例を示す回路図である。
図１３（Ａ）および（Ｂ）は、本発明の第４の実施形態に係る画素信号処理部の信号処理特性を説明するための図である。
図１３（Ａ）はアンプの入出力特性を示し、図１３（Ｂ）は入力信号の電圧レベルの経時的変化を示している。
図１２は、本発明の第４の実施形態に係る画素信号処理部の要部の構成例を示す回路図である。
図１３（Ａ）および（Ｂ）は、本発明の第４の実施形態に係る画素信号処理部の信号処理特性を説明するための図である。
図１３（Ａ）はアンプの入出力特性を示し、図１３（Ｂ）は入力信号の電圧レベルの経時的変化を示している。
【0123】
本第４の実施形態の画素信号処理部４００Ｃが第１の実施形態の画素信号処理部４００が異なる点は、次の通りである。
【0124】
本第４の実施形態の画素信号処理部４００Ｃにおいては、第１のオートゼロスイッチAZ４１１と第１ノードＮＤ４１１との接続ラインに、第１のオートゼロスイッチＡＺ４１１がオフになるとその接続ラインに電荷を注入する電荷注入用キャパシタＣＲが追加のキャパシタとして接続されている。
【0125】
（キャパシタによる出力範囲の拡大）
上記したように、本第４の実施形態の画素信号処理部４００Ｃにおいては、図４の回路構成に、キャパシタＣＲが追加される。
制御信号ΦＡＺがローレベルに切り換えられて第１のオートゼロスイッチＡＺ４１１がオフになると追加のキャパシタＣＲから第１ノードＮＤ４１１（ＶＹ）に電荷が注入され、アンプ出力ＶＡＭＰはＶＲによって減少する。
これにより、アンプ出力ＶＡＭＰの最小電圧が下がるため、反転増幅器からなるアンプ４１１の出力範囲を広げることができる。
上記したように、本第４の実施形態の画素信号処理部４００Ｃにおいては、図４の回路構成に、キャパシタＣＲが追加される。
制御信号ΦＡＺがローレベルに切り換えられて第１のオートゼロスイッチＡＺ４１１がオフになると追加のキャパシタＣＲから第１ノードＮＤ４１１（ＶＹ）に電荷が注入され、アンプ出力ＶＡＭＰはＶＲによって減少する。
これにより、アンプ出力ＶＡＭＰの最小電圧が下がるため、反転増幅器からなるアンプ４１１の出力範囲を広げることができる。
【0126】
第４の実施形態によれば、上記アンプ４１１の出力範囲を広げることができるという利点に加えて、上述した第１の実施形態の効果と同様の効果を得ることができる。
【0127】
（第５の実施形態）
図１４は、本発明の第５の実施形態に係る画素信号処理部の要部の構成例を示す回路図である。
図１５（Ａ）および（Ｂ）は、本発明の第５の実施形態に係る画素信号処理部の信号処理特性を説明するための図である。
図１５（Ａ）はアンプの入出力特性を示し、図１５（Ｂ）は入力信号の電圧レベルの経時的変化を示している。
図１６（Ａ）～（Ｆ）は、本第５の実施形態に係る固体撮像装置のデュアル変換利得読み出しモードにおける読み出し画素からの画素信号の読み出し動作を説明するためのタイミングチャートである。
図１４は、本発明の第５の実施形態に係る画素信号処理部の要部の構成例を示す回路図である。
図１５（Ａ）および（Ｂ）は、本発明の第５の実施形態に係る画素信号処理部の信号処理特性を説明するための図である。
図１５（Ａ）はアンプの入出力特性を示し、図１５（Ｂ）は入力信号の電圧レベルの経時的変化を示している。
図１６（Ａ）～（Ｆ）は、本第５の実施形態に係る固体撮像装置のデュアル変換利得読み出しモードにおける読み出し画素からの画素信号の読み出し動作を説明するためのタイミングチャートである。
【0128】
図１６（Ａ）は画素信号処理部４００Ｄの第１の読み出し部４１０Ｄの第１の入力スイッチ４１２、出力スイッチ４１３の制御信号Φ１、第２の読み出し部４２０の第２の入力スイッチ４２１、並びに、ＡＤ変換部４３０の第３の入力スイッチ４３３の制御信号Φ２を示している。
図１６（Ｂ）は画素信号処理部４００Ｄの第１の読み出し部４１０Ｄの第１のオートゼロスイッチＡＺ４１１、第２のオートゼロスイッチＡＺ４１２の制御信号ΦＡＺ（ＲＳＴ＿ＨＣＧ）、並びに、ＡＤ変換部４３０の第２のリセットスイッチＲＳＴ４３１の制御信号ΦＣＬ（ＲＳＴ＿ＬＣＧ）を示している。
図１６（Ｃ）は参照信号ΦＲＥＦを、図１６（Ｄ）は読み出し画素２００から読み出される画素信号ＶＰＩＸ（ＰＩＸＯＵＴ）を、図１６（Ｅ）および図１６（Ｆ）は画素信号処理部４００Ｄの第１の読み出し部４１０Ｄおよび第２の読み出し部４２０の増幅出力信号ＶＡＭＰ（ＡＭＰＯＵＴ）、ＶＡＤＣを示している。
図１６（Ｂ）は画素信号処理部４００Ｄの第１の読み出し部４１０Ｄの第１のオートゼロスイッチＡＺ４１１、第２のオートゼロスイッチＡＺ４１２の制御信号ΦＡＺ（ＲＳＴ＿ＨＣＧ）、並びに、ＡＤ変換部４３０の第２のリセットスイッチＲＳＴ４３１の制御信号ΦＣＬ（ＲＳＴ＿ＬＣＧ）を示している。
図１６（Ｃ）は参照信号ΦＲＥＦを、図１６（Ｄ）は読み出し画素２００から読み出される画素信号ＶＰＩＸ（ＰＩＸＯＵＴ）を、図１６（Ｅ）および図１６（Ｆ）は画素信号処理部４００Ｄの第１の読み出し部４１０Ｄおよび第２の読み出し部４２０の増幅出力信号ＶＡＭＰ（ＡＭＰＯＵＴ）、ＶＡＤＣを示している。
【0129】
本第５の実施形態の画素信号処理部４００Ｄが第１の実施形態の画素信号処理部４００が異なる点は、次の通りである。
【0130】
本第５の実施形態の画素信号処理部４００Ｄにおいては、図４の回路構成に以下の構成が付加されている。以下では付加部分、変更部分を中心に説明する。
【0131】
本第５の実施形態の画素信号処理部４００Ｄにおいては、出力スイッチ４１３の信号入力ラインに形成された第４ノードＮＤ４１４と、第３ノードＮＤ４１３と第１ノードＮＤ４１１との間に接続された記第１のオートゼロスイッチＡＺ４１１と、アンプ４１１の出力端子に接続された第３ノードＮＤ４１３と第４ノードＮＤ４１４との間に接続された第１のリファレンススイッチＲＦ４１１と、第４ノードＮＤ４１４と第２ノードＮＤ４１２との間に接続された帰還キャパシタＣＦ４１１と、帰還キャパシタＣＦ４１１と第４ノードＮＤ４１４との接続ラインと基準電位Ｖｒｅｆとの間に接続された第２のリファレンススイッチＲＥＦ４１２と、を含んで構成されている。
そして、第１のリファレンススイッチＲＥＦ４１１と第２のリファレンススイッチＲＥＦ４１２は逆相でオンオフされ、第２のオートゼロスイッチＡＺ４１２がオンするとアンプ４１３の出力レベルは基準電位にリセットされる。
そして、第１のリファレンススイッチＲＥＦ４１１と第２のリファレンススイッチＲＥＦ４１２は逆相でオンオフされ、第２のオートゼロスイッチＡＺ４１２がオンするとアンプ４１３の出力レベルは基準電位にリセットされる。
【0132】
（バイアス付きのより広い出力範囲）
本第５の実施形態においては、アンプ出力ＶＡＭＰと基準電位ＶＲＥＦとの間のスイッチＲＥＦ４１１が接続されている。制御信号ΦＡＺにより第１のオートゼロスイッチＡＺ４１１がオンになると、アンプ出力ＶＡＭＰは基準電位ＶＲＥＦ (<VB) にリセットされる。
このように、アンプ出力ＶＡＭＰの最小電圧が下がるため、反転増幅器からなるアンプ４１１の出力範囲を広げることができる。
本第５の実施形態においては、アンプ出力ＶＡＭＰと基準電位ＶＲＥＦとの間のスイッチＲＥＦ４１１が接続されている。制御信号ΦＡＺにより第１のオートゼロスイッチＡＺ４１１がオンになると、アンプ出力ＶＡＭＰは基準電位ＶＲＥＦ (<VB) にリセットされる。
このように、アンプ出力ＶＡＭＰの最小電圧が下がるため、反転増幅器からなるアンプ４１１の出力範囲を広げることができる。
【0133】
第５の実施形態によれば、上記アンプ４１１の出力範囲を広げることができるという利点に加えて、上述した第１の実施形態の効果と同様の効果を得ることができる。
【0134】
（第６の実施形態）
図１７は、本発明の第６の実施形態に係る画素信号処理部の要部の構成例を示す回路図である。
図１７は、本発明の第６の実施形態に係る画素信号処理部の要部の構成例を示す回路図である。
【0135】
本第６の実施形態の画素信号処理部４００Ｅが第５の実施形態の画素信号処理部４００Ｄが異なる点は、次の通りである。
【0136】
第５の実施形態の画素信号処理部４００Ｄにおいては、反転増幅器からなるアンプ４１１の構成を特定してはいない。
これに対して、本第６の実施形態の画素信号処理部４００Ｅにおいては、反転増幅器からなるアンプ４１１Ｅの構成をカスコード型に特定している。
これに対して、本第６の実施形態の画素信号処理部４００Ｅにおいては、反転増幅器からなるアンプ４１１Ｅの構成をカスコード型に特定している。
【0137】
（カラムＦＰＮの削減）
この反転増幅器からなるアンプ４１１Ｅをカスコード型に特定する構成は、前述した第４の実施形態および第５の実施形態に適用可能である。
反転増幅器はカスコード構造を採用することにより、出力範囲は減少するが、開ループＤＣゲインは増加し、下記の数１に示すゲインエラーは減少する。ゲインエラーが小さいと、明るい信号の列固定パターンノイズ (FPN) を減らすことができる。
この反転増幅器からなるアンプ４１１Ｅをカスコード型に特定する構成は、前述した第４の実施形態および第５の実施形態に適用可能である。
反転増幅器はカスコード構造を採用することにより、出力範囲は減少するが、開ループＤＣゲインは増加し、下記の数１に示すゲインエラーは減少する。ゲインエラーが小さいと、明るい信号の列固定パターンノイズ (FPN) を減らすことができる。
【0138】
【数1】
【0139】
【0140】
図１８（Ｂ）のカスコード型反転増幅器ＡＭＰは、ＰＭＯＳトランジスタＰＴ１～ＰＴ４、およびＮＭＯＳトランジスタＮＴ１～ＮＴ５を含んで構成されている。
アンプＡＭＰにおいては、ＰＭＯＳトランジスタＰＴ１のドレインと第１ドレインノードＮＤＤＲ１との間にＰＭＯＳトランジスタＰＴ３が接続され、ＰＭＯＳトランジスタＰＴ２のドレインと第２ドレインノードＮＤＤＲ２との間にＰＭＯＳトランジスタＰＴ４が接続されている。
そして、ＰＭＯＳトランジスタＰＴ３のゲートとＰＭＯＳトランジスタＰＴ４のゲートがバイアス電位ｂｉａｓ２に接続されている。
また、第１ドレインノードＮＤＤＲ１と非反転入力端子４１１Ｐの低インピーダンス側ノードとの間にＮＭＯＳトランジスタＮＴ４が接続され、第２ドレインノードＮＤＤＲ２と反転入力端子４１１Ｎの低インピーダンス側ノードとの間にＮＭＯＳトランジスタＮＴ５が接続されている。
そして、ＮＭＯＳトランジスタＮＴ４およびＮＭＯＳトランジスタＮＴ５のゲートがバイアス電位ｂｉａs１に接続されている。
アンプＡＭＰにおいては、ＰＭＯＳトランジスタＰＴ１のドレインと第１ドレインノードＮＤＤＲ１との間にＰＭＯＳトランジスタＰＴ３が接続され、ＰＭＯＳトランジスタＰＴ２のドレインと第２ドレインノードＮＤＤＲ２との間にＰＭＯＳトランジスタＰＴ４が接続されている。
そして、ＰＭＯＳトランジスタＰＴ３のゲートとＰＭＯＳトランジスタＰＴ４のゲートがバイアス電位ｂｉａｓ２に接続されている。
また、第１ドレインノードＮＤＤＲ１と非反転入力端子４１１Ｐの低インピーダンス側ノードとの間にＮＭＯＳトランジスタＮＴ４が接続され、第２ドレインノードＮＤＤＲ２と反転入力端子４１１Ｎの低インピーダンス側ノードとの間にＮＭＯＳトランジスタＮＴ５が接続されている。
そして、ＮＭＯＳトランジスタＮＴ４およびＮＭＯＳトランジスタＮＴ５のゲートがバイアス電位ｂｉａs１に接続されている。
【0141】
第６の実施形態によれば、明るい信号の列固定パターンノイズ (FPN) を減らすことができるという利点に加えて、上述した第１の実施形態や第５の実施形態の効果と同様の効果を得ることができる。
【0142】
以上説明した固体撮像装置１０，１０Ａ～１０Ｅは、デジタルカメラやビデオカメラ、携帯端末、あるいは監視用カメラ、医療用内視鏡用カメラなどの電子機器に、撮像デバイスとして適用することができる。
【0143】
図１９は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載した電子機器の構成の一例を示す図である。
【0144】
本電子機器３００は、図１９に示すように、本実施形態に係る固体撮像装置１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅが適用可能なＣＭＯＳイメージセンサ３１０を有する。
さらに、電子機器３００は、このＣＭＯＳイメージセンサ３１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）３２０を有する。
電子機器３００は、ＣＭＯＳイメージセンサ３１０の出力信号を処理する信号処理回路(ＰＲＣ)3３０を有する。
さらに、電子機器３００は、このＣＭＯＳイメージセンサ３１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）３２０を有する。
電子機器３００は、ＣＭＯＳイメージセンサ３１０の出力信号を処理する信号処理回路(ＰＲＣ)3３０を有する。
【0145】
信号処理回路３３０は、ＣＭＯＳイメージセンサ３１０の出力信号に対して所定の信号処理を施す。
信号処理回路３３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
信号処理回路３３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
【0146】
上述したように、ＣＭＯＳイメージセンサ３１０として、前述した固体撮像装置１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅを搭載することで、高性能、小型、低コストのカメラシステムを提供することが可能となる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
【符号の説明】
【0147】
１０，１０Ａ～１０E・・・固体撮像装置、２０・・・画素部、２００，２００Ｆ・・・読み出し画素、ＰＤ１１・・・フォトダイオード、ＦＤ１１・・・フローティングディフュージョン、ＴＧ１１－Ｔｒ・・・転送トランジスタ、ＲＳＴ１１-Ｔｒ・・・リセットトランジスタ、ＳＦ１１－Ｔｒ・・・ソースフォロワトランジスタ、ＳＧ１１－Ｔｒ・・・蓄積トランジスタ、ＣＳ１１・・・蓄積キャパシタ、３０・・・垂直走査回路、４０・・・読み出し回路、４００，４００Ａ～４００Ｅ・・・画素信号処理部、４１０，４１０Ａ～４１０Ｅ・・・第１の読み出し部、４１１，４１１Ａ～４１１Ｅ・・・アンプ（第１の演算増幅器）、ＮＤ４０１・・・入力ノード、ＮＤ４０２・・・接続ノード、ＮＤ４１１・・・第１ノード、ＮＤ４１２・・第２ノード、ＮＤ４１３・・・第３ノード、ＮＤ４１４・・・第４ノード、ＣＳ４１１・・・サンプリングキャパシタ、ＣＦ４１１・・・帰還キャパシタ、ＣＡＺ４１１・・・オートゼロキャパシタ、ＡＺ４１１・・・第１のオートゼロスイッチ、ＡＺ４１２・・・第２のオートゼロスイッチ、４２０，４２０Ａ～４２０Ｅ・・・第２の読み出し部、４２１・・・第２の入力ノード、４３０・・・ＡＤ変換部、４３１・・・アンプ（第２の演算増幅器）、５０・・・水平走査回路、６０・・・タイミング制御回路、７０・・・読み出し部、３００・・・電子機器、３１０・・・ＣＭＯＳイメージセンサ、３２０・・・光学系、３３０・・・信号処理回路（ＰＲＣ）。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【手続補正書】
【提出日】2024-03-25
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】