知財求人 - 知財ポータルサイト「IP Force」
特開2024-157581分岐履歴記録システム、分岐履歴記録方法、及び分岐制御プログラム
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024157581
(43)【公開日】2024-11-08
(54)【発明の名称】分岐履歴記録システム、分岐履歴記録方法、及び分岐制御プログラム
(51)【国際特許分類】
G06F 11/34 20060101AFI20241031BHJP
G06F 8/41 20180101ALI20241031BHJP
【ＦＩ】
G06F11/34 171
G06F11/34 176
G06F8/41 100
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2023071975
(22)【出願日】2023-04-26
(71)【出願人】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(74)【代理人】
【識別番号】100121083
【弁理士】
【氏名又は名称】青木 宏義
(74)【代理人】
【識別番号】100138391
【弁理士】
【氏名又は名称】天田 昌行
(74)【代理人】
【識別番号】100074099
【弁理士】
【氏名又は名称】大菅 義之
(72)【発明者】
【氏名】前田 宗則
【テーマコード（参考）】
5B042
5B081
【Ｆターム（参考）】
5B042HH30
5B042HH32
5B042HH35
5B042HH39
5B042MA05
5B042MA08
5B042MA10
5B042MA14
5B042MC04
5B042MC24
5B081CC16
5B081CC41
5B081DD02
(57)【要約】
【課題】プログラムの実行時における分岐履歴を容易に記録する。
【解決手段】第１演算処理部は、書き込みプログラムを実行することで、書き込みプログラムの実行時に発生する分岐動作の分岐元命令アドレスと分岐先命令アドレスとの組を含む分岐情報を、記憶部に書き込む。第２演算処理部は、分岐制御プログラムを実行することで、記憶部から分岐情報を読み出し、分岐制御プログラムに含まれる複数のコードブロックのうち、分岐情報に対応するコードブロックへ分岐する、処理を実行する。取得部は、分岐制御プログラムの実行時に、実行された命令の命令アドレスを取得し、実行された命令の命令アドレスを含む動作情報を記録する。
【選択図】図５
【解決手段】第１演算処理部は、書き込みプログラムを実行することで、書き込みプログラムの実行時に発生する分岐動作の分岐元命令アドレスと分岐先命令アドレスとの組を含む分岐情報を、記憶部に書き込む。第２演算処理部は、分岐制御プログラムを実行することで、記憶部から分岐情報を読み出し、分岐制御プログラムに含まれる複数のコードブロックのうち、分岐情報に対応するコードブロックへ分岐する、処理を実行する。取得部は、分岐制御プログラムの実行時に、実行された命令の命令アドレスを取得し、実行された命令の命令アドレスを含む動作情報を記録する。
【選択図】図５
【特許請求の範囲】
【請求項1】
記憶部と、
書き込みプログラムを実行することで、前記書き込みプログラムの実行時に発生する分岐動作の分岐元命令アドレスと分岐先命令アドレスとの組を含む分岐情報を、前記記憶部に書き込む第１演算処理部と、
分岐制御プログラムを実行することで、前記記憶部から前記分岐情報を読み出し、前記分岐制御プログラムに含まれる複数のコードブロックのうち、前記分岐情報に対応するコードブロックへ分岐する、処理を実行する第２演算処理部と、
前記分岐制御プログラムの実行時に、実行された命令の命令アドレスを取得し、前記実行された命令の命令アドレスを含む動作情報を記録する取得部と、
を備えることを特徴とする分岐履歴記録システム。
書き込みプログラムを実行することで、前記書き込みプログラムの実行時に発生する分岐動作の分岐元命令アドレスと分岐先命令アドレスとの組を含む分岐情報を、前記記憶部に書き込む第１演算処理部と、
分岐制御プログラムを実行することで、前記記憶部から前記分岐情報を読み出し、前記分岐制御プログラムに含まれる複数のコードブロックのうち、前記分岐情報に対応するコードブロックへ分岐する、処理を実行する第２演算処理部と、
前記分岐制御プログラムの実行時に、実行された命令の命令アドレスを取得し、前記実行された命令の命令アドレスを含む動作情報を記録する取得部と、
を備えることを特徴とする分岐履歴記録システム。
【請求項2】
前記第２演算処理部は、前記分岐情報のハッシュ値を計算し、複数のハッシュ値それぞれを前記複数のコードブロックの何れかに対応付けるハッシュテーブルを用いて、前記分岐情報のハッシュ値に対応付けられたコードブロックを、前記分岐情報に対応するコードブロックとして特定することを特徴とする請求項１記載の分岐履歴記録システム。
【請求項3】
前記第２演算処理部は、前記分岐情報に対応するコードブロックが前記分岐制御プログラムに含まれていない場合、前記分岐制御プログラムに含まれているコードブロックをコピーすることで、前記分岐情報に対応するコードブロックを生成し、前記分岐情報に対応するコードブロックを前記分岐情報のハッシュ値と対応付けて前記ハッシュテーブルに登録することを特徴とする請求項２記載の分岐履歴記録システム。
【請求項4】
前記書き込みプログラムは、前記分岐情報を前記記憶部に書き込むコードを解析対象プログラムに埋め込むことで生成され、
前記分岐元命令アドレスは、前記解析対象プログラムにおける分岐元命令アドレスであり、
前記分岐先命令アドレスは、前記書き込みプログラムにおける分岐先命令アドレスであり、
前記第２演算処理部は、前記分岐情報に対応するコードブロックが前記分岐制御プログラムに含まれていない場合、前記分岐情報に対応するコードブロックのアドレスを、前記分岐情報と対応付けてコードブロック情報に記録し、
前記分岐履歴記録システムは、前記コードブロック情報と、前記分岐先命令アドレスを前記解析対象プログラムにおける分岐先命令アドレスに対応付けるアドレス対応情報とに基づいて、前記動作情報を分岐履歴情報に変換する変換部をさらに備え、
前記分岐履歴情報は、前記分岐元命令アドレスと前記解析対象プログラムにおける分岐先命令アドレスとの組を含むことを特徴とする請求項３記載の分岐履歴記録システム。
前記分岐元命令アドレスは、前記解析対象プログラムにおける分岐元命令アドレスであり、
前記分岐先命令アドレスは、前記書き込みプログラムにおける分岐先命令アドレスであり、
前記第２演算処理部は、前記分岐情報に対応するコードブロックが前記分岐制御プログラムに含まれていない場合、前記分岐情報に対応するコードブロックのアドレスを、前記分岐情報と対応付けてコードブロック情報に記録し、
前記分岐履歴記録システムは、前記コードブロック情報と、前記分岐先命令アドレスを前記解析対象プログラムにおける分岐先命令アドレスに対応付けるアドレス対応情報とに基づいて、前記動作情報を分岐履歴情報に変換する変換部をさらに備え、
前記分岐履歴情報は、前記分岐元命令アドレスと前記解析対象プログラムにおける分岐先命令アドレスとの組を含むことを特徴とする請求項３記載の分岐履歴記録システム。
【請求項5】
前記記憶部は、複数の記憶領域を含むサイクリックバッファであり、
前記第１演算処理部は、前記複数の記憶領域のうちライトポインタが示す記憶領域に、前記分岐情報を書き込み、
前記第２演算処理部は、前記複数の記憶領域のうちリードポインタが示す記憶領域から、前記分岐情報を読み出すことを特徴とする請求項１乃至４の何れか１項に記載の分岐履歴記録システム。
前記第１演算処理部は、前記複数の記憶領域のうちライトポインタが示す記憶領域に、前記分岐情報を書き込み、
前記第２演算処理部は、前記複数の記憶領域のうちリードポインタが示す記憶領域から、前記分岐情報を読み出すことを特徴とする請求項１乃至４の何れか１項に記載の分岐履歴記録システム。
【請求項6】
書き込みプログラムの実行時に発生する分岐動作の分岐元命令アドレスと分岐先命令アドレスとの組を含む分岐情報を、記憶部から読み出し、
複数のコードブロックのうち前記分岐情報に対応するコードブロックへ分岐する、
処理をコンピュータに実行させ、
前記分岐情報は、前記書き込みプログラムを実行することで前記記憶部に書き込まれ、
前記処理の実行時に、実行された命令の命令アドレスが取得され、前記実行された命令の命令アドレスを含む動作情報が記録されることを特徴とする分岐制御プログラム。
複数のコードブロックのうち前記分岐情報に対応するコードブロックへ分岐する、
処理をコンピュータに実行させ、
前記分岐情報は、前記書き込みプログラムを実行することで前記記憶部に書き込まれ、
前記処理の実行時に、実行された命令の命令アドレスが取得され、前記実行された命令の命令アドレスを含む動作情報が記録されることを特徴とする分岐制御プログラム。
【請求項7】
コンピュータが、
書き込みプログラムを実行することで、前記書き込みプログラムの実行時に発生する分岐動作の分岐元命令アドレスと分岐先命令アドレスとの組を含む分岐情報を、記憶部に書き込み、
分岐制御プログラムを実行することで、前記記憶部から前記分岐情報を読み出し、前記分岐制御プログラムに含まれる複数のコードブロックのうち、前記分岐情報に対応するコードブロックへ分岐する、処理を実行し、
前記分岐制御プログラムの実行時に、実行された命令の命令アドレスを取得し、
前記実行された命令の命令アドレスを含む動作情報を記録する、
ことを特徴とする分岐履歴記録方法。
書き込みプログラムを実行することで、前記書き込みプログラムの実行時に発生する分岐動作の分岐元命令アドレスと分岐先命令アドレスとの組を含む分岐情報を、記憶部に書き込み、
分岐制御プログラムを実行することで、前記記憶部から前記分岐情報を読み出し、前記分岐制御プログラムに含まれる複数のコードブロックのうち、前記分岐情報に対応するコードブロックへ分岐する、処理を実行し、
前記分岐制御プログラムの実行時に、実行された命令の命令アドレスを取得し、
前記実行された命令の命令アドレスを含む動作情報を記録する、
ことを特徴とする分岐履歴記録方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、分岐履歴記録技術に関する。
【背景技術】
【0002】
コンパイラにおける最適化方式として、ＰＧＯ（Profile-Guided binary Optimization）と呼ばれる方式が知られている。ＰＧＯでは、実行ファイルの実行時における性能プロファイルに基づいて、実行ファイルが最適化される。ＰＧＯは、フィードバック駆動最適化（feedback-driven optimization）と呼ばれることもある。
【0003】
ＰＧＯによれば、実行時における分岐命令の分岐確率に基づいて、プログラムの基本ブロック（Basic Block，ＢＢ）を再配置することで、分岐ミス及び命令キャッシュミスを抑えることができる。ＢＢは、コンパイラが扱うプログラム断片の基本単位である。ＢＢの再配置は、性能改善効果が高い。
【0004】
コンパイラにおける最適化方式に関して、処理時間を短縮し、迅速に実行形式プログラムを生成することができるコンパイル処理装置が知られている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２０００－８１９８４号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
ＣＰＵ（Central Processing Unit）にＬＢＲ（Last Branch Record）が実装されていない場合、分岐確率の計算に用いられる分岐履歴の情報を収集することが難しい。
【0007】
なお、かかる問題は、ＰＧＯを実施する場合に限らず、様々な目的のために分岐履歴の情報を収集する場合において生ずるものである。
【0008】
１つの側面において、本発明は、プログラムの実行時における分岐履歴を容易に記録することを目的とする。
【課題を解決するための手段】
【0009】
１つの案では、分岐履歴記録システムは、記憶部、第１演算処理部、第２演算処理部、及び取得部を含む。
【0010】
第１演算処理部は、書き込みプログラムを実行することで、書き込みプログラムの実行時に発生する分岐動作の分岐元命令アドレスと分岐先命令アドレスとの組を含む分岐情報を、記憶部に書き込む。
【0011】
第２演算処理部は、分岐制御プログラムを実行することで、記憶部から分岐情報を読み出し、分岐制御プログラムに含まれる複数のコードブロックのうち、分岐情報に対応するコードブロックへ分岐する、処理を実行する。取得部は、分岐制御プログラムの実行時に、実行された命令の命令アドレスを取得し、実行された命令の命令アドレスを含む動作情報を記録する。
【発明の効果】
【0012】
１つの側面によれば、プログラムの実行時における分岐履歴を容易に記録することができる。
【図面の簡単な説明】
【0013】
【図1】プロファイル情報を示す図である。
【図2】性能プロファイル・ファイルを示す図である。
【図3】シンボルテーブルを示す図である。
【図4】集計結果ファイルを示す図である。
【図5】実施形態の分岐履歴記録システムの機能的構成図である。
【図6】分岐履歴記録処理のフローチャートである。
【図7】情報処理システムの機能的構成図である。
【図8】分岐履歴記録処理を示す図である。
【図9】アドレス対応テーブルを示す図である。
【図10】分岐制御プログラムを示す図である。
【図11】コードブロックを示す図である。
【図12】コードブロックと分岐情報とを対応付けるシンボルテーブルを示す図である。
【図13】取得部により生成される性能プロファイル・ファイルを示す図である。
【図14】第１の分岐履歴ファイルを示す図である。
【図15】バイナリ計装処理のフローチャートである。
【図16】ブロック生成処理のフローチャートである。
【図17】バイナリ計装処理を示す図である。
【図18】バイナリ計装後のバイナリファイルを示す図である。
【図19】分岐制御処理のフローチャートである。
【図20】サイクリックバッファの第１の状態を示す図である。
【図21】サイクリックバッファの第２の状態を示す図である。
【図22】サイクリックバッファの第３の状態を示す図である。
【図23】サイクリックバッファの第４の状態を示す図である。
【図24】サイクリックバッファの第５の状態を示す図である。
【図25】ハッシュテーブルの第１の状態を示す図である。
【図26】ハッシュテーブルの第２の状態を示す図である。
【図27】分岐制御プログラムの実行シーケンスを示す図である。
【図28】変換処理のフローチャートである。
【図29】集計テーブル生成処理のフローチャートである。
【図30】集計テーブルを示す図である。
【図31】集計処理のフローチャートである。
【図32】更新された集計テーブルを示す図である。
【図33】変換テーブル生成処理のフローチャートである。
【図34】変換テーブルを示す図である。
【図35】命令アドレス置換処理のフローチャートである。
【図36】変換された集計テーブルを示す図である。
【図37】出力処理のフローチャートである。
【図38】第２の分岐履歴ファイルを示す図である。
【図39】第１の分岐確率を示す図である。
【図40】第２の分岐確率を示す図である。
【図41】第３の分岐確率を示す図である。
【図42】情報処理装置のハードウェア構成図である。
【発明を実施するための形態】
【0014】
以下、図面を参照しながら、実施形態を詳細に説明する。
【0015】
ＢＯＬＴ（Binary Optimization and Layout Tool）は、ＰＧＯによるＢＢの再配置を行うツールの一例である。ＢＯＬＴは、ＢＢの実行頻度と、個々の分岐命令における分岐確率とを用いて、ＢＢの再配置を行う。
【0016】
近年のＣＰＵには、ＣＰＵモニタ機構と呼ばれるハードウェアが設けられている。ＣＰＵモニタ機構を用いて、サイクルカウンタに基づく命令サンプリングを行うことで、ＢＢの実行頻度を示す情報を取得することができる。
【0017】
サイクルカウンタに基づく命令サンプリングは、ＣＰＵモニタ機構とＯＳ（Operating System）の割り込みハンドラとの協調動作によって行われる。ＣＰＵモニタ機構は、割り込み用カウンタを用いて、一定数のクロックサイクル毎に割り込みトリガ信号を出力する。割り込みハンドラは、割り込みトリガ信号が出力されたとき、ＣＰＵに割り込んで、その時点におけるプログラムカウンタが示す命令アドレスを、メモリ内の記憶領域であるプロファイルバッファに記録する。
【0018】
図１は、プロファイルバッファに記録されたプロファイル情報の例を示している。図１のプロファイル情報は、コア番号、スレッドＩＤ、サイクルカウンタ、及び命令アドレスの４つ組を含む。プロファイルバッファには、複数の４つ組が時系列に記録される。この例では、ＣＰＵはマルチコアプロセッサであり、複数のコアを含む。
【0019】
コア番号は、ＣＰＵに含まれるコアの識別情報であり、スレッドＩＤは、コアにおいて動作しているスレッドの識別情報である。サイクルカウンタは、ＣＰＵ内のクロックの値であり、コンピュータの電源が投入されたときに０からカウントアップされる。命令アドレスは、サイクルカウンタが示す時点におけるプログラムカウンタの値である。
【0020】
プロファイル情報は、プロファイルバッファが溢れる前に性能プロファイル・ファイル等に永続化され、永続化が完了したプロファイル情報は、プロファイルバッファから削除される。
【0021】
【0022】
性能プロファイルの一般的な使用方法では、シンボル毎に実行時間を把握することが重要になる。シンボルは、関数名、分岐ラベル名等を表す。この場合、性能プロファイル・ファイルの内容から、各シンボルの直近の命令アドレスが記録された回数が集計される。
【0023】
図３は、シンボルとアドレスとの対応関係を示すシンボルテーブルの例を示している。図３のシンボルテーブルは、Ａｄｄｒｅｓｓ及びＳｙｍｂｏｌを含む。Ａｄｄｒｅｓｓは、実行ファイル中の命令アドレスを表し、Ｓｙｍｂｏｌは、集計対象のシンボルの名称を表す。
【0024】
通常のプログラムでは、シンボルテーブルはコンパイラにより生成され、実行ファイル中に埋め込まれている。集計結果ファイルは、性能プロファイル・ファイルとシンボルテーブルとを用いて生成される。
【0025】
図４は、図２の性能プロファイル・ファイルと図３のシンボルテーブルとを用いて生成される集計結果ファイルの例を示している。図３の集計結果ファイルは、Ｏｖｅｒｈｅａｄ、Ｃｏｕｎｔ、及びＳｙｍｂｏｌを含む。Ｃｏｕｎｔは、Ｓｙｍｂｏｌが示すシンボルの直近の命令アドレスが記録された回数を表し、Ｏｖｅｒｈｅａｄは、Ｃｏｕｎｔが示す回数の全体における割合を表す。
【0026】
ＢＢの再配置に用いられる情報のうち、ＢＢの実行頻度を示す情報は、集計結果ファイルから取得される。また、ＣＰＵモニタ機構がＬＢＲを含んでいる場合、個々の分岐命令における分岐確率は、ＬＢＲに記録される情報から容易に計算することができる。
【0027】
ＬＢＲは、ＣＰＵに含まれるコア毎に、分岐元命令アドレスバッファ及び分岐先命令アドレスバッファを含む。分岐元命令アドレスバッファの各エントリには、分岐元命令アドレスが記録され、分岐先命令アドレスバッファの対応するエントリには、分岐先命令アドレスが記録される。
【0028】
分岐先命令アドレスバッファに含まれるエントリの個数は、分岐元命令アドレスバッファに含まれるエントリの個数と同じである。各バッファのエントリの個数は、ＣＰＵの種類に応じて異なる。しかし、ＬＢＲは、一部のベンダの一部のＣＰＵにのみ実装されており、すべてのＣＰＵに実装されているわけではない。
【0029】
近年のＣＰＵは１ＧＨｚ以上の周波数で動作し、一般的な実行ファイルには５～１０命令毎に分岐命令が含まれている。このため、ＬＢＲがＣＰＵに実装されていない場合に、ソフトウェアによりＬＢＲと同等の情報を収集すると、膨大な量のデータが生成されてしまう。
【0030】
例えば、３ＧＨｚの周波数で動作するコアにおいて、１０命令毎に６４ビットの命令アドレスを記録すると、約３ｎ秒毎に１回の分岐動作が発生するため、１コア当たり毎秒２．２Ｇバイトのデータが生成される。生成されたデータに対して間引き又は圧縮を実施しない場合、データの生成速度が通常のコンピュータのＩＯ（Input/Output）帯域を大きく超えてしまう。
【0031】
そこで、コンパイル済みのバイナリファイルに対してバイナリ計装（Binary Instrumentation）を適用し、ＬＢＲと同等の情報を収集可能なバイナリファイルを生成することが有効である。バイナリ計装では、バイナリファイルのプログラムを実行する前に、プログラム中のすべての分岐命令について、例えば、次のような計装処理が直前に埋め込まれる。
【0032】
（Ｐ１）分岐先が静的に分かっている分岐命令の場合、ＣＰＵは、分岐命令の位置毎に用意されたカウンタ変数をインクリメントする。
【0033】
（Ｐ２）分岐先が静的に分かっていない分岐命令の場合、ＣＰＵは、分岐元命令アドレスと分岐先命令アドレスとの組をキーとしてハッシュテーブルを検索し、キーに対応するエントリ内のカウンタ変数をインクリメントする。
【0034】
しかしながら、分岐命令の直前に（Ｐ２）の処理を埋め込むと、ハッシュテーブルを検索してカウンタ変数をインクリメントする処理の処理時間が、そのままプログラムの実行時間に追加される。一般に分岐命令は高頻度で実行されるため、（Ｐ２）の処理のオーバーヘッドは非常に大きなものになる。
【0035】
【0036】
図６は、図５の分岐履歴記録システム５０１が行う分岐履歴記録処理の例を示すフローチャートである。まず、第１演算処理部５１２は、書き込みプログラムを実行することで、書き込みプログラムの実行時に発生する分岐動作の分岐元命令アドレスと分岐先命令アドレスとの組を含む分岐情報を、記憶部５１１に書き込む（ステップ６０１）。
【0037】
次に、第２演算処理部５１３は、分岐制御プログラムを実行することで、記憶部５１１から分岐情報を読み出し、分岐制御プログラムに含まれる複数のコードブロックのうち、分岐情報に対応するコードブロックへ分岐する、処理を実行する（ステップ６０２）。そして、取得部５１４は、分岐制御プログラムの実行時に、実行された命令の命令アドレスを取得し（ステップ６０３）、実行された命令の命令アドレスを含む動作情報を記録する（ステップ６０４）。
【0038】
図５の分岐履歴記録システム５０１によれば、プログラムの実行時における分岐履歴を容易に記録することができる。
【0039】
図７は、図３の分岐履歴記録システム５０１に対応する情報処理システムの機能的構成例を示している。図７の情報処理システム７０１は、計装部７１１、コア７１２－１、コア７１２－２、サイクリックバッファ７１３、ＣＰＵモニタ機構７１４、取得部７１５、変換部７１６、計算部７１７、出力部７１８、及び記憶部７１９を含む。
【0040】
情報処理システム７０１は、ハードウェアであるＣＰＵを含む。ＣＰＵは、マルチコアプロセッサであり、複数のコアを含む。コア７１２－１及びコア７１２－２は、ＣＰＵに含まれる何れかのコアに対応する。ＣＰＵモニタ機構７１４は、ＣＰＵに含まれるハードウェア回路である。
【0041】
コア７１２－１、コア７１２－２、サイクリックバッファ７１３、及び取得部７１５は、図５の第１演算処理部５１２、第２演算処理部５１３、記憶部５１１、及び取得部５１４にそれぞれ対応する。
【0042】
記憶部７１９は、バイナリファイル７２１、計装プログラム７２２、分岐制御プログラム７２３、及び変換プログラム７２４を記憶する。バイナリファイル７２１は、コンパイル済みの実行ファイルであり、複数の分岐命令を含む。バイナリファイル７２１は、解析対象プログラムの一例である。
【0043】
図８は、図７の情報処理システム７０１が行う分岐履歴記録処理の例を示している。サイクリックバッファ７１３は、ＣＰＵに含まれるコア毎に設けられる。サイクリックバッファ７１３は、複数の記憶領域を含む有限長のバッファである。
【0044】
計装部７１１は、計装プログラム７２２を実行することで、バイナリファイル７２１に対してバイナリ計装を実施する。計装部７１１は、バイナリ計装を実施することで、バイナリファイル７２１に含まれる各分岐命令の位置に、分岐情報をサイクリックバッファ７１３に書き込むコードを埋め込み、バイナリファイル７２５を生成する。そして、計装部７１１は、生成されたバイナリファイル７２５を記憶部７１９に格納する。バイナリファイル７２５は、書き込みプログラムの一例である。
【0045】
さらに、計装部７１１は、アドレス対応テーブル７２６を生成して、記憶部７１９に格納する。バイナリ計装を実施することで、各ＢＢのサイズが変化し、各ＢＢの開始アドレスが変化するため、バイナリ計装の前後における各ＢＢの開始アドレスの組が、アドレス対応テーブル７２６に記録される。これにより、アドレス対応テーブル７２６を用いて、バイナリファイル７２５における各分岐命令の分岐先命令アドレスを、バイナリファイル７２１における分岐先命令アドレスに置換することが可能になる。
【0046】
アドレス対応テーブル７２６は、分岐情報に含まれる分岐先命令アドレスを解析対象プログラムにおける分岐先命令アドレスに対応付けるアドレス対応情報の一例である。
【0047】
図９は、アドレス対応テーブル７２６の例を示している。図９のアドレス対応テーブル７２６は、ＢＢ＿ｎｏ、ｓｔａｒｔ＿ａｄｄｒ、及びｐｏｓｔ＿ａｄｄｒを含む。ＢＢ＿ｎｏは、バイナリファイル７２１に含まれる各ＢＢの識別情報である。ｓｔａｒｔ＿ａｄｄｒは、バイナリ計装前のバイナリファイル７２１におけるＢＢの開始アドレスを表し、ｐｏｓｔ＿ａｄｄｒは、バイナリ計装後のバイナリファイル７２５におけるＢＢの開始アドレスを表す。“０ｘ”は、１６進数表記の数値であることを示す。
【0048】
コア７１２－１は、バイナリファイル７２５を実行することで、各分岐命令の分岐情報を、ライトポインタＷＰが示すサイクリックバッファ７１３の記憶領域に書き込む。分岐情報は、分岐命令の実行により発生する分岐動作の分岐元命令アドレスと分岐先命令アドレスとの組を含む。分岐情報に含まれる分岐元命令アドレスは、バイナリファイル７２１における分岐元命令アドレスであり、分岐先命令アドレスは、バイナリファイル７２５における分岐先命令アドレスである。
【0049】
コア７１２－２は、コア７１２－１によるバイナリファイル７２５の実行とは非同期に、分岐制御プログラム７２３を実行することで、バイナリファイル７２５の実行時に発生する分岐動作をシミュレートする。
【0050】
図１０は、分岐制御プログラム７２３の例を示している。図１０の分岐制御プログラム７２３は、ハッシュテーブル１００１及びコードブロック１００２－０を含む。ハッシュテーブル１００１は、コードブロック１００２－１～コードブロック１００２－４をエントリとして含む。ハッシュテーブル１００１は、複数のハッシュ値それぞれを何れかのコードブロックに対応付けるテーブルである。
【0051】
コードブロック１００２－０は、空エントリを表し、分岐制御プログラム７２３の実行開始時において、分岐制御プログラム７２３に含まれている。コードブロック１００２－１～コードブロック１００２－４は、分岐制御プログラム７２３の実行中に動的に生成されて、ハッシュテーブル１００１に登録される。各コードブロック１００２－ｋ（ｋ＝０～４）は、何れも同じコードを含んでおり、各コードブロック１００２－ｋの実行時間は同じである。
【0052】
ｃｏｄｅ＿ｍｉｎは、コードブロック１００２－０～コードブロック１００２－４を含むコードブロック領域のアドレスの最小値を表し、ｃｏｄｅ＿ｍａｘは、コードブロック領域のアドレスの最大値を表す。ｃｏｄｅ＿ｍａｘは、新たなコードブロック１００２－ｋが生成される度に更新される。
【0053】
図１１は、図１０のコードブロック１００２－ｋの例を示している。図１１のコードブロック１００２－ｋは、コード１１０１～コード１１０４を含む。コード１１０１は、リードポインタＲＰが示すサイクリックバッファ７１３の記憶領域から分岐情報を読み出すコードである。コード１１０２は、分岐情報のハッシュ値を計算するコードである。
【0054】
コード１１０３は、ハッシュテーブル１００１にハッシュ値がヒットしたときの分岐処理を行うコードである。計算されたハッシュ値に対応付けられたコードブロック１００２－ｋがハッシュテーブル１００１に含まれている場合、ハッシュ値がヒットする。
【0055】
コード１１０４は、ハッシュテーブル１００１にハッシュ値がミスヒットしたときの分岐処理を行うコードである。計算されたハッシュ値に対応付けられたコードブロック１００２－ｋがハッシュテーブル１００１に含まれていない場合、ハッシュ値がミスヒットする。
【0056】
コア７１２－２は、コア７１２－１によるバイナリファイル７２５の実行とは非同期に、分岐制御プログラム７２３を実行する。コードブロック１００２－ｋ内のコード１１０１を実行することで、コア７１２－１による書き込み動作とは非同期に、リードポインタＲＰが示すサイクリックバッファ７１３の記憶領域から分岐情報を読み出す。
【0057】
次に、コア７１２－２は、コード１１０２を実行することで、読み出された分岐情報のハッシュ値を計算し、計算されたハッシュ値がハッシュテーブル１００１にヒットするか否かをチェックする。
【0058】
ハッシュ値がヒットした場合、コア７１２－２は、コード１１０３を実行することで、ハッシュ値に対応付けられたコードブロック１００２－ｋを分岐先として特定し、分岐先のコードブロック１００２－ｋへ分岐する処理を実行する。そして、コア７１２－２は、分岐先のコードブロック１００２－ｋを実行する。
【0059】
ハッシュ値がミスヒットした場合、コア７１２－２は、コード１１０４を実行することで、ハッシュテーブル１００１に含まれている何れかのコードブロック１００２－ｋをコピーして、分岐情報に対応する分岐先のコードブロック１００２－ｋを生成する。そして、コア７１２－２は、分岐先のコードブロック１００２－ｋをハッシュ値と対応付けてハッシュテーブル１００１に登録する。
【0060】
さらに、コア７１２－２は、分岐先のコードブロック１００２－ｋの開始アドレスを分岐情報と対応付けて、記憶部７１９内のシンボルテーブル７２７に記録する。シンボルテーブル７２７は、コードブロック情報の一例である。そして、コア７１２－２は、分岐先のコードブロック１００２－ｋへ分岐する処理を実行し、分岐先のコードブロック１００２－ｋを実行する。
【0061】
分岐情報のハッシュ値とコードブロック１００２－ｋとを対応付けるハッシュテーブル１００１を用いることで、サイクリックバッファ７１３から読み出された分岐情報に対応するコードブロック１００２－ｋを高速に特定することができる。
【0062】
また、ハッシュ値がミスヒットした場合に、コードブロック１００２－ｋをコピーして、分岐情報に対応するコードブロック１００２－ｋを生成することで、各コードブロック１００２－ｋの実行時間を一定時間に揃えることができる。
【0063】
図１２は、コードブロック１００２－ｋと分岐情報とを対応付けるシンボルテーブル７２７の例を示している。図１２のシンボルテーブル７２７は、コア毎かつスレッド毎に設けられ、コードブロックアドレス、ｓｉｐ、及びｔｉｐを含む。コードブロックアドレスは、分岐先のコードブロック１００２－ｋの開始アドレスを表す。ｓｉｐは、分岐情報に含まれる分岐元命令アドレスを表し、ｔｉｐは、分岐情報に含まれる分岐先命令アドレスを表す。
【0064】
“０ｘ５００００００”は、コードブロック１００２－０の開始アドレスを表す。コードブロック１００２－０に対応するｓｉｐ及びｔｉｐは“０”である。
【0065】
“０ｘ５００１０００”は、コードブロック１００２－１の開始アドレスを表す。コードブロック１００２－１に対応するｓｉｐは“０ｘＦＡ０”であり、ｔｉｐは“０ｘ４２２０１”である。“０ｘ５００２０００”は、コードブロック１００２－２の開始アドレスを表す。コードブロック１００２－２に対応するｓｉｐは“０ｘ３８０”であり、ｔｉｐは“０ｘ４０３Ｆ０”である。
【0066】
“０ｘ５００３０００”は、コードブロック１００２－３の開始アドレスを表す。コードブロック１００２－３に対応するｓｉｐは“０ｘ４０”であり、ｔｉｐは“０ｘ４００００”である。“０ｘ５００４０００”は、コードブロック１００２－４の開始アドレスを表す。コードブロック１００２－４に対応するｓｉｐは“０ｘ３１６”であり、ｔｉｐは“０ｘ５６０４４”である。
【0067】
コア７１２－２により分岐制御プログラム７２３が実行されているとき、ＣＰＵモニタ機構７１４は、割り込み用カウンタを用いて、一定数のクロックサイクル毎に割り込みトリガ信号を出力する。
【0068】
取得部７１５は、割り込みトリガ信号が出力されたとき、割り込みハンドラを実行することで、実行された命令の命令アドレスを含むプロファイル情報７２８を取得して、記憶部７１９に記録する。そして、取得部７１５は、プロファイル情報７２８から性能プロファイル・ファイル７２９を生成して、記憶部７１９に格納する。性能プロファイル・ファイル７２９は、実行された命令の命令アドレスを含む動作情報の一例である。
【0069】
図１３は、取得部７１５により生成される性能プロファイル・ファイル７２９の例を示している。図１３の性能プロファイル・ファイル７２９は、図２の性能プロファイル・ファイルと同様の４つ組を含む。図１３には、性能プロファイル・ファイル７２９に含まれる４つ組の一部のみが示されており、残りの４つ組は省略されている。
【0070】
変換部７１６は、アドレス対応テーブル７２６及びシンボルテーブル７２７を用いて変換プログラム７２４を実行することで、性能プロファイル・ファイル７２９を分岐履歴ファイル７３０に変換する。分岐履歴ファイル７３０は、バイナリ計装前のバイナリファイル７２１における分岐元命令アドレスと分岐先命令アドレスとの組を含む。分岐履歴ファイル７３０は、分岐元命令アドレスと解析対象プログラムにおける分岐先命令アドレスとの組を含む分岐履歴情報の一例である。
【0071】
図１４は、第１の分岐履歴ファイル７３０の例を示している。図１４の分岐履歴ファイル７３０は、ｓｉｐ、ｔｉｐ、及び集計カウンタを含む。分岐履歴ファイル７３０に含まれるｓｉｐ及びｔｉｐは、バイナリファイル７２１における分岐元命令アドレス及び分岐先命令アドレスの組を表す。集計カウンタは、バイナリファイル７２５の実行中に、ｓｉｐ及びｔｉｐの組に対応する分岐動作が発生した回数を表す。
【0072】
計算部７１７は、分岐履歴ファイル７３０を用いて、個々の分岐命令における分岐確率を計算し、出力部７１８は、計算された分岐確率を出力する。ユーザは、計算された分岐確率とＢＢの実行頻度とを用いて、ＢＯＬＴによりＢＢの再配置を行うことができる。出力部７１８は、分岐確率の代わりに、分岐履歴ファイル７３０を出力してもよい。
【0073】
ここで、分岐履歴を表す仮想的なサイコロを用いて、分岐確率について説明する。サイコロは、複数の面を有する多面体であり、面の数Ｍは、バイナリファイル７２５の実行中に発生した分岐動作の総数と同じである。各面に表示された目Ｘ（ｋ）（ｋ＝１～Ｋ）は、ｓｉｐ及びｔｉｐの組を含む。Ｋは、分岐履歴ファイル７３０に記録されたｓｉｐ及びｔｉｐの組の総数を表す。
【0074】
サイコロを振ったときに特定の目Ｘ（ｋ）が出る確率Ｐ（ｋ）は、目Ｘ（ｋ）を有する面の数Ｍ（ｋ）に比例し、次式により表される。
【0075】
Ｐ（ｋ）＝Ｍ（ｋ）／Ｍ （１）
【0076】
サイコロの目をサンプリングにより採取した場合も、特定の目Ｘ（ｋ）が採取される確率は、式（１）により表される。したがって、すべての面を同じ実行時間の処理に置き換えて、ＣＰＵモニタ機構７１４により各処理に対応する目をサンプリングすることで、分岐確率の計算が可能になる。
【0077】
図１０の各コードブロック１００２－ｋは、分岐情報のハッシュ値を介して、その分岐情報に対応付けられている。また、各コードブロック１００２－ｋは、異なる命令アドレスから始まっているが、その実行時間は同じである。この場合、コードブロック１００２－ｋをサイコロの目Ｘ（ｋ）と対応付けることができる。
【0078】
分岐制御プログラム７２３の実行中に、ＣＰＵモニタ機構７１４により任意のタイミングで命令アドレスをサンプリングしたとき、サンプリングされた命令アドレスがコードブロック１００２－ｋ内の命令アドレスである確率は、確率Ｐ（ｋ）に一致する。したがって、分岐制御プログラム７２３とＣＰＵモニタ機構７１４との連携動作は、ＬＢＲを確率的にシミュレートすることと同等である。
【0079】
図７の情報処理システム７０１によれば、ＬＢＲがＣＰＵに実装されていない場合であっても、分岐制御プログラム７２３とＣＰＵモニタ機構７１４との連携動作によって、バイナリファイル７２５の実行時における分岐履歴を容易に記録することができる。これにより、ＬＢＲがＣＰＵに実装されている場合と同様に、個々の分岐命令における分岐確率を計算することができる。
【0080】
それほど一般的とは言えないハードウェアであるＬＢＲに依存することなく、分岐履歴を記録できるため、情報処理システム７０１の汎用性が高くなる。
【0081】
さらに、前述した（Ｐ１）及び（Ｐ２）の処理を埋め込むバイナリ計装とは異なり、図８の分岐履歴記録処理では、分岐情報をサイクリックバッファ７１３に書き込むコードのみがバイナリファイル７２５に埋め込まれる。そして、バイナリファイル７２５を実行しているコア７１２－１とは異なるコア７１２－２が、ハッシュテーブル１００１を検索して次のコードブロック１００２－ｋへ分岐する処理を非同期に行う。
【0082】
このため、ハッシュテーブル１００１の操作に伴う処理時間が、バイナリファイル７２５の実行時間に追加されることはなく、バイナリファイル７２５の実行時のオーバーヘッドは小さくなる。
【0083】
図１５は、計装部７１１が行うバイナリ計装処理の例を示すフローチャートである。まず、計装部７１１は、バイナリファイル７２１を読み込み（ステップ１５０１）、バイナリファイル７２１をマシン命令の中間表現に変換する（ステップ１５０２）。
【0084】
次に、計装部７１１は、中間表現に含まれる命令の位置を示す制御変数ｐｏｓを０からＮまで１ずつインクリメントしながら、ステップ１５０３～ステップ１５０５の処理を繰り返す。０は、最初の命令の位置を表し、Ｎは、最後の命令の位置を表す。
【0085】
ステップ１５０３において、計装部７１１は、ｐｏｓが示す位置の命令ｉｎｓｔｒｕｃｔｉｏｎｓ［ｐｏｓ］を変数ｉｎｓｔｒに設定する。ステップ１５０４において、計装部７１１は、ｉｎｓｔｒが分岐命令であるか否かをチェックする。
【0086】
ｉｎｓｔｒが分岐命令である場合（ステップ１５０４，ＹＥＳ）、計装部７１１は、ステップ１５０５のブロック生成処理を行う。そして、計装部７１１は、次の位置の命令を処理する。ｉｎｓｔｒが分岐命令ではない場合（ステップ１５０４，ＮＯ）、計装部７１１は、ブロック生成処理を行わずに、次の位置の命令を処理する。
【0087】
次に、計装部７１１は、ブロック生成処理によって追加又は変更された命令のコードを生成し（ステップ１５０６）、アドレス対応テーブル７２６を生成する（ステップ１５０７）。そして、計装部７１１は、ステップ１５０６で生成されたコードを用いて、バイナリファイル７２５を生成する（ステップ１５０８）。
【0088】
【0089】
Ｒ１：レジスタ及びマシンステータスの値をスタックに保存する。
Ｒ２：コア番号ｃを読む。
Ｒ３：ｂｐ＝ｃｙｃｌｅ＿ｂｕｆｆ［ｃ］
Ｒ４：ｗｉｄｘ＝ｗｒｉｔｅ＿ｉｎｄｅｘ［ｃ］
Ｒ５：ｂｐ［Ｍｏｄ（ｗｉｄｘ，ｂｕｆｓｚ）］に（ｓｉｐ，ｔｉｐ）を書き込む。
Ｒ６：ｗｒｉｔｅ＿ｉｎｄｅｘ［ｃ］＝ｗｉｄｘ＋１
Ｒ７：レジスタ及びマシンステータスの値をスタックから復元する。
Ｒ８：分岐
Ｒ２：コア番号ｃを読む。
Ｒ３：ｂｐ＝ｃｙｃｌｅ＿ｂｕｆｆ［ｃ］
Ｒ４：ｗｉｄｘ＝ｗｒｉｔｅ＿ｉｎｄｅｘ［ｃ］
Ｒ５：ｂｐ［Ｍｏｄ（ｗｉｄｘ，ｂｕｆｓｚ）］に（ｓｉｐ，ｔｉｐ）を書き込む。
Ｒ６：ｗｒｉｔｅ＿ｉｎｄｅｘ［ｃ］＝ｗｉｄｘ＋１
Ｒ７：レジスタ及びマシンステータスの値をスタックから復元する。
Ｒ８：分岐
【0090】
Ｒ１のマシンステータスは、汎用レジスタとは異なるフラグレジスタを表す。Ｒ３は、コア番号ｃが示すコア用のサイクリックバッファ７１３の先頭位置ｃｙｃｌｅ＿ｂｕｆｆ［ｃ］を、変数ｂｐに設定する処理である。Ｒ４は、コア番号ｃが示すコア用のｗｒｉｔｅインデクスｗｒｉｔｅ＿ｉｎｄｅｘ［ｃ］を、変数ｗｉｄｘに設定する処理である。
【0091】
Ｒ５のバッファサイズｂｕｆｓｚは、サイクリックバッファ７１３に含まれる記憶領域の個数を表す。Ｍｏｄ（ｗｉｄｘ，ｂｕｆｓｚ）は、ｗｉｄｘをｂｕｆｓｚで除算したときの剰余を表す。ｂｐ［Ｍｏｄ（ｗｉｄｘ，ｂｕｆｓｚ）］は、ｂｐにＭｏｄ（ｗｉｄｘ，ｂｕｆｓｚ）を加算した位置を表し、ライトポインタＷＰとして用いられる。（ｓｉｐ，ｔｉｐ）は、バイナリファイル７２１における分岐元命令アドレスｓｉｐと、バイナリファイル７２５における分岐先命令アドレスｔｉｐとの組を表す。Ｒ６は、ｗｒｉｔｅ＿ｉｎｄｅｘ［ｃ］にｗｉｄｘ＋１を設定する処理である。
【0092】
次に、計装部７１１は、生成されたブロックＢをｉｎｓｔｒｕｃｔｉｏｎｓ［ｐｏｓ］に設定する（ステップ１６０２）。
【0093】
図１７は、バイナリ計装処理の例を示している。図１７（ａ）は、バイナリ計装前のバイナリファイル７２１に含まれる分岐命令の例を示している。“０ｘ４０”は、分岐元命令アドレスを表し、“ｃａｌｌ ＊％ｒａｘ”は、分岐命令を表す。この分岐命令は間接分岐であり、分岐先命令アドレスは、レジスタ％ｒａｘに格納されている。
【0094】
図１７（ｂ）は、図１７（ａ）の分岐命令に対するブロック生成処理により生成されたブロックＢの例を示している。ｐｕｓｈ＿ａｌｌｒｅｇｓは、Ｒ１の処理に対応し、関数ｗｒｉｔｅ＿ｃｙｃｌｉｃ＿ｂｕｆｆｅｒの呼び出しは、Ｒ２～Ｒ６の処理に対応し、ｐｏｐ＿ａｌｌｒｅｇｓは、Ｒ７の処理に対応する。
【0095】
図１７（ｂ）のブロックＢによれば、分岐元命令アドレス“０ｘ４０”とレジスタ％ｒａｘ内の分岐先命令アドレスとがサイクリックバッファ７１３に書き込まれた後に、レジスタ％ｒａｘ内の分岐先命令アドレスへ分岐する処理が行われる。サイクリックバッファ７１３に対する書き込みは、関数ｗｒｉｔｅ＿ｃｙｃｌｉｃ＿ｂｕｆｆｅｒを呼び出すことで行われる。
【0096】
図１８は、バイナリ計装後のバイナリファイル７２５の例を示している。図１８のバイナリファイル７２５は、図１７（ｂ）に示したブロックＢを含んでいる。コア７１２－１が命令アドレス“０ｘ１００”の命令を実行すると、レジスタ％ｒａｘに分岐先命令アドレス“０ｘ２１０”が設定される。
【0097】
次に、コア７１２－１が命令アドレス“０ｘ１３０”から命令アドレス“０ｘ１４０”の直前までの命令を実行すると、サイクリックバッファ７１３に（０ｘ４０，０ｘ２１０）が書き込まれる。（０ｘ４０，０ｘ２１０）は、分岐元命令アドレスと分岐先命令アドレスとの組を表す。その後、コア７１２－１は、命令アドレス“０ｘ１４０”の分岐命令を実行することで、分岐先命令アドレス“０ｘ２１０”へ分岐し、分岐先命令アドレス“０ｘ２１０”以降の命令を実行する。
【0098】
図１９は、コア７１２－２が行う分岐制御処理の例を示すフローチャートである。コア７１２－２は、分岐制御プログラム７２３に含まれる何れかのコードブロック１００２－ｋを実行することで、図１９の分岐制御処理を行う。
【0099】
分岐制御プログラム７２３の実行が開始されたときは、何れのコードブロック１００２－ｋもハッシュテーブル１００１に登録されていないため、分岐制御プログラム７２３に含まれているコードブロック１００２－０が実行される。
【0100】
まず、コア７１２－２は、サイクリックバッファ７１３が空であるか否かをチェックする（ステップ１９０１）。サイクリックバッファ７１３が空である場合（ステップ１９０１，ＹＥＳ）、コア７１２－２は、空エントリであるコードブロック１００２－０へ分岐する（ステップ１９１１）。そして、コア７１２－２は、分岐先のコードブロック１００２－０を実行することで、分岐制御処理を繰り返す。
【0101】
サイクリックバッファ７１３が空ではない場合（ステップ１９０１，ＮＯ）、コア７１２－２は、リードポインタＲＰが示す記憶領域から（ｓｉｐ，ｔｉｐ）を読み出す（ステップ１９０２）。そして、コア７１２－２は、（ｓｉｐ，ｔｉｐ）のハッシュ値ｈａｓｈ（ｓｉｐ，ｔｉｐ）を計算し、ｈａｓｈ（ｓｉｐ，ｔｉｐ）を変数ｉｎｄｅｘに設定する（ステップ１９０３）。
【0102】
次に、コア７１２－２は、ｉｎｄｅｘをキーとしてハッシュテーブル１００１を検索し、ｉｎｄｅｘに対応するコードブロック１００２－ｋを示す変数ｎｅｘｔ＿ｉｐの値を取得する（ステップ１９０４）。ｉｎｄｅｘがハッシュテーブル１００１にヒットした場合、ｎｅｘｔ＿ｉｐの値は、分岐先のコードブロック１００２－ｋの開始アドレスである。ｉｎｄｅｘがハッシュテーブル１００１にミスヒットした場合、ｎｅｘｔ＿ｉｐの値は、ＮＵＬＬである。
【0103】
次に、コア７１２－２は、ｎｅｘｔ＿ｉｐがＮＵＬＬであるか否かをチェックする（ステップ１９０５）。ｎｅｘｔ＿ｉｐがＮＵＬＬである場合（ステップ１９０５，ＹＥＳ）、コア７１２－２は、図１０のｃｏｄｅ＿ｍａｘの位置に新たなコードブロック１００２－ｋの領域を割り当てる（ステップ１９０６）。そして、コア７１２－２は、割り当てられた領域のアドレスの上限値をｃｏｄｅ＿ｍａｘに設定することで、ｃｏｄｅ＿ｍａｘを更新する。
【0104】
次に、コア７１２－２は、ハッシュテーブル１００１に登録されている何れかのコードブロック１００２－ｋのコードを、割り当てられた領域にコピーすることで、新たなコードブロック１００２－ｋを生成する（ステップ１９０７）。そして、コア７１２－２は、生成されたコードブロック１００２－ｋを、ｉｎｄｅｘと対応付けてハッシュテーブル１００１に登録する（ステップ１９０８）。これにより、ｉｎｄｅｘに対応するコードブロック１００２－ｋが分岐制御プログラム７２３に追加される。
【0105】
次に、コア７１２－２は、生成されたコードブロック１００２－ｋの開始アドレスをｎｅｘｔ＿ｉｐに設定し、ｎｅｘｔ＿ｉｐ、ｓｉｐ、及びｔｉｐの組をシンボルテーブル７２７に記録する（ステップ１９０９）。ｎｅｘｔ＿ｉｐは、シンボルテーブル７２７のコードブロックアドレスとして記録される。
【0106】
次に、コア７１２－２は、ｎｅｘｔ＿ｉｐが示すコードブロック１００２－ｋへ分岐する（ステップ１９１０）。そして、コア７１２－２は、分岐先のコードブロック１００２－ｋを実行することで、分岐制御処理を繰り返す。
【0107】
ｎｅｘｔ＿ｉｐがＮＵＬＬではない場合（ステップ１９０５，ＮＯ）、コア７１２－２は、ステップ１９１０の処理を行う。
【0108】
図２０は、サイクリックバッファ７１３の第１の状態の例を示している。ＩＤＸは、サイクリックバッファ７１３のインデクスを表し、分岐情報は、（ｓｉｐ，ｔｉｐ）を表す。
【0109】
ライトポインタＷＰは、ｗｒｉｔｅインデクスをバッファサイズｂｕｆｓｚで除算したときの剰余である。リードポインタＲＰは、ｒｅａｄインデクスをｂｕｆｓｚで除算したときの剰余である。ｗｒｉｔｅインデクスが１００００２であり、ｂｕｆｓｚが１０である場合、ＷＰ＝Ｍｏｄ（１００００２，１０）＝２となる。
【0110】
ｗｒｉｔｅインデクスは、ｒｅａｄインデクスよりも常に大きい。ｒｅａｄインデクスがｗｒｉｔｅインデクスを追い抜くことは、サイクリックバッファ７１３が空であることを意味する。
【0111】
図２１は、サイクリックバッファ７１３の第２の状態の例を示している。ＩＤＸ＝２の位置に（０ｘ４０，０ｘ２１０）が書き込まれた後、ｗｒｉｔｅインデクスが１だけインクリメントされて１００００３になった場合、ＷＰ＝Ｍｏｄ（１００００３，１０）＝３となる。そして、ＩＤＸ＝３の位置に（０ｘ３１６，０ｘ３Ｅ８）が書き込まれる。
【0112】
図２２は、サイクリックバッファ７１３の第３の状態の例を示している。ｒｅａｄインデクスがｗｒｉｔｅインデクス以上である場合、サイクリックバッファ７１３が空であるため、コードブロック１００２－０へ分岐する処理が行われる。
【0113】
ｒｅａｄインデクスがｗｒｉｔｅインデクスよりも小さい場合、ｒｅａｄインデクスをｂｕｆｓｚで除算することで、リードポインタＲＰが求められ、リードポインタＲＰが示す位置から分岐情報が読み出される。ｒｅａｄインデクスが９９９９１である場合、ＲＰ＝Ｍｏｄ（９９９９１，１０）＝１となり、ＩＤＸ＝１の位置から（０ｘ３８０，０ｘ６２）が読み出される。
【0114】
ライトポインタＷＰが示す位置に分岐情報を書き込み、リードポインタＲＰが示す位置から分岐情報を読み出すことで、コア７１２－１及びコア７１２－２が独立して書き込み及び読み出しを行うことができる。
【0115】
図２３は、サイクリックバッファ７１３の第４の状態の例を示している。ｗｒｉｔｅインデクスが１００００３であり、ｂｕｆｓｚが１０である場合、サイクリックバッファ７１３には、９９９９３～１００００２のｗｒｉｔｅインデクスに対応する最新の１０個の分岐情報が格納されている。
【0116】
ｒｅａｄインデクスは９９９８１であり、９９９９３よりも小さい。このため、ｒｅａｄインデクスを単純に１ずつインクリメントしながら分岐情報を読み出すと、ｒｅａｄインデクスが９９９８１、９９９９１、及び１００００１のときに、ＩＤＸ＝１の位置から（０ｘ３８０，０ｘ６２）が読み出される。このように、ｗｒｉｔｅインデクスとｒｅａｄインデクスとの差分が、ｂｕｆｓｚのＩ倍以上かつＩ＋１倍未満（Ｉは正の整数）である場合、同じ分岐情報がＩ＋１回重複して読み出される。
【0117】
そこで、同じ分岐情報が重複して読み出されることを防止するため、図１１のコード１１０１として、例えば、次のような中間表現のコードが用いられる。
【0118】
Ｒ１１：ｒｉｄｘ＝ｒｅａｄ＿ｉｎｄｅｘ［ｃ］
Ｒ１２：ｗｉｄｘ＝ｗｒｉｔｅ＿ｉｎｄｅｘ［ｃ］
Ｒ１３：ｉｆ （ｒｉｄｘ ＞＝ ｗｉｄｘ） ｇｏｔｏ ｅｍｐｔｙ－ｅｎｔｒｙ
Ｒ１４：ｉｆ （ｗｉｄｘ ＞＝ ｒｉｄｘ＋ｂｕｆｓｚ）
ｔｈｅｎ ｒｉｄｘ＝ｗｉｄｘ－ｂｕｆｓｚ
Ｒ１５：ｖ＝ｃｙｃｌｅ＿ｂｕｆｆ［ｃ］［Ｍｏｄ（ｒｉｄｘ，ｂｕｆｓｚ）］
Ｒ１６：ｒｅａｄ＿ｉｎｄｅｘ［ｃ］＝ｒｉｄｘ＋１
Ｒ１７：ｓｉｐ＝ｖ．ｓｉｐ
Ｒ１８：ｔｉｐ＝ｖ．ｔｉｐ
Ｒ１９：ｒｉｄｘ＝ｒｅａｄ＿ｉｎｄｅｘ［ｃ］
Ｒ１２：ｗｉｄｘ＝ｗｒｉｔｅ＿ｉｎｄｅｘ［ｃ］
Ｒ１３：ｉｆ （ｒｉｄｘ ＞＝ ｗｉｄｘ） ｇｏｔｏ ｅｍｐｔｙ－ｅｎｔｒｙ
Ｒ１４：ｉｆ （ｗｉｄｘ ＞＝ ｒｉｄｘ＋ｂｕｆｓｚ）
ｔｈｅｎ ｒｉｄｘ＝ｗｉｄｘ－ｂｕｆｓｚ
Ｒ１５：ｖ＝ｃｙｃｌｅ＿ｂｕｆｆ［ｃ］［Ｍｏｄ（ｒｉｄｘ，ｂｕｆｓｚ）］
Ｒ１６：ｒｅａｄ＿ｉｎｄｅｘ［ｃ］＝ｒｉｄｘ＋１
Ｒ１７：ｓｉｐ＝ｖ．ｓｉｐ
Ｒ１８：ｔｉｐ＝ｖ．ｔｉｐ
Ｒ１９：ｒｉｄｘ＝ｒｅａｄ＿ｉｎｄｅｘ［ｃ］
【0119】
Ｒ１１は、コア番号ｃが示すコアの現在のｒｅａｄインデクスｒｅａｄ＿ｉｎｄｅｘ［ｃ］を、変数ｒｉｄｘに設定する処理である。Ｒ１２は、コア番号ｃが示すコアの現在のｗｒｉｔｅインデクスｗｒｉｔｅ＿ｉｎｄｅｘ［ｃ］を、変数ｗｉｄｘに設定する処理である。
【0120】
Ｒ１３は、ｒｉｄｘがｗｉｄｘ以上である場合、ｅｍｐｔｙ－ｅｎｔｒｙへ分岐する処理である。ｅｍｐｔｙ－ｅｎｔｒｙは、コードブロック１００２－０を表す。Ｒ１４は、ｗｉｄｘがｒｉｄｘ＋ｂｕｆｓｚ以上である場合、ｗｉｄｘ－ｂｕｆｓｚをｒｉｄｘに設定することで、ｒｉｄｘを調整する処理である。ｗｉｄｘとｒｉｄｘとの差分がｂｕｆｓｚ以上である場合に、ｒｉｄｘをｗｉｄｘ－ｂｕｆｓｚまで進めることで、重複する分岐情報の読み出しが回避される。
【0121】
Ｒ１５は、コア番号ｃが示すコア用のサイクリックバッファ７１３の先頭位置ｃｙｃｌｅ＿ｂｕｆｆ［ｃ］にＭｏｄ（ｒｉｄｘ，ｂｕｆｓｚ）を加算した位置から、（ｓｉｐ，ｔｉｐ）を読み出して、変数ｖに設定する処理である。
【0122】
Ｍｏｄ（ｒｉｄｘ，ｂｕｆｓｚ）は、ｒｉｄｘをｂｕｆｓｚで除算したときの剰余を表す。ｃｙｃｌｅ＿ｂｕｆｆ［ｃ］にＭｏｄ（ｒｉｄｘ，ｂｕｆｓｚ）を加算した位置は、リードポインタＲＰとして用いられる。
【0123】
Ｒ１６は、ｒｅａｄ＿ｉｎｄｅｘ［ｃ］にｒｉｄｘ＋１を設定する処理である。Ｒ１７は、ｖからｓｉｐを抽出する処理である。Ｒ１８は、ｖからｔｉｐを抽出する処理である。Ｒ１９は、ｒｅａｄ＿ｉｎｄｅｘ［ｃ］をｒｉｄｘに設定する処理である。
【0124】
図２４は、サイクリックバッファ７１３の第５の状態の例を示している。図２３に示したように、ｗｒｉｔｅインデクスがｒｅａｄインデクスからｂｕｆｓｚ以上離れている場合、Ｒ１４の処理を行うことで、重複する分岐情報の読み出しが回避される。
【0125】
この例では、ｗｉｄｘ－ｂｕｆｓｚ＝１００００３－１０＝９９９９３であるため、ｒｅａｄインデクスが９９９８１から９９９９３に変更される。これにより、ｒｅａｄインデクスが９９９８１及び９９９９１になることがないため、ＩＤＸ＝１の位置から（０ｘ３８０，０ｘ６２）が重複して読み出されることがなくなる。
【0126】
仮に、ｒｅａｄインデクスを１０００００まで一気に進めた場合であっても、重複読み出しを避ける効果は得られるが、サイクリックバッファ７１３から読み出される分岐情報の個数が減少してしまう。このため、ｗｒｉｔｅインデクスよりもｂｕｆｓｚだけ小さい位置までｒｅａｄインデクスを進めることが好ましい。
【0127】
同じ分岐情報が重複して読み出されることを防止するため、図１１のコード１１０１として、次のような中間表現のコードを用いてもよい。
【0128】
Ｒ２１：ｒｉｄｘ＝ｒｅａｄ＿ｉｎｄｅｘ［ｃ］
Ｒ２２：ｗｉｄｘ＝ｗｒｉｔｅ＿ｉｎｄｅｘ［ｃ］
Ｒ２３：ｉｆ （ｒｉｄｘ ＞＝ ｗｉｄｘ） ｇｏｔｏ ｅｍｐｔｙ－ｅｎｔｒｙ
Ｒ２４：ｖ＝ＶＯＩＤ
Ｒ２５：ｓｗａｐ（ｖ，
ｃｙｃｌｅ＿ｂｕｆｆ［ｃ］［Ｍｏｄ（ｒｉｄｘ，ｂｕｆｓｚ）］）
Ｒ２６：ｒｅａｄ＿ｉｎｄｅｘ［ｃ］＝ｒｉｄｘ＋１
Ｒ２７：ｉｆ （ｖ ｉｓ ＶＯＩＤ） ｇｏｔｏ ｅｍｐｔｙ－ｅｎｔｒｙ
Ｒ２８：ｓｉｐ＝ｖ．ｓｉｐ
Ｒ２９：ｔｉｐ＝ｖ．ｔｉｐ
Ｒ２２：ｗｉｄｘ＝ｗｒｉｔｅ＿ｉｎｄｅｘ［ｃ］
Ｒ２３：ｉｆ （ｒｉｄｘ ＞＝ ｗｉｄｘ） ｇｏｔｏ ｅｍｐｔｙ－ｅｎｔｒｙ
Ｒ２４：ｖ＝ＶＯＩＤ
Ｒ２５：ｓｗａｐ（ｖ，
ｃｙｃｌｅ＿ｂｕｆｆ［ｃ］［Ｍｏｄ（ｒｉｄｘ，ｂｕｆｓｚ）］）
Ｒ２６：ｒｅａｄ＿ｉｎｄｅｘ［ｃ］＝ｒｉｄｘ＋１
Ｒ２７：ｉｆ （ｖ ｉｓ ＶＯＩＤ） ｇｏｔｏ ｅｍｐｔｙ－ｅｎｔｒｙ
Ｒ２８：ｓｉｐ＝ｖ．ｓｉｐ
Ｒ２９：ｔｉｐ＝ｖ．ｔｉｐ
【0129】
Ｒ２１～Ｒ２３の処理は、Ｒ１１～Ｒ１３の処理と同様である。Ｒ２４は、変数ｖにＶＯＩＤを設定することで、ｖを初期化する処理である。Ｒ２５は、コア番号ｃが示すコア用のサイクリックバッファ７１３の先頭位置ｃｙｃｌｅ＿ｂｕｆｆ［ｃ］にＭｏｄ（ｒｉｄｘ，ｂｕｆｓｚ）を加算することで、読み出し位置を求め、読み出し位置に格納されている分岐情報とｖの値とを交換する処理である。
【0130】
Ｒ２５の処理により、リードポインタＲＰが示すサイクリックバッファ７１３の記憶領域から読み出された分岐情報がｖに設定されるとともに、その記憶領域にＶＯＩＤが書き込まれる。サイクリックバッファ７１３に書き込まれている分岐情報が読み出されたときに、その分岐情報をＶＯＩＤに置き換えることで、重複する分岐情報の読み出しが回避される。
【0131】
Ｒ２６の処理は、Ｒ１６の処理と同様である。Ｒ２７は、ｖがＶＯＩＤである場合、ｅｍｐｔｙ－ｅｎｔｒｙへ分岐する処理である。Ｒ２８及びＲ２９の処理は、Ｒ１７及びＲ１８の処理と同様である。
【0132】
分岐情報の書き込み速度が読み出し速度を上回ってサイクリックバッファ７１３が一杯になった場合、バイナリファイル７２５の実行を一時的に停止し、分岐情報の読み出しが追いついた後に、バイナリファイル７２５の実行を再開してもよい。
【0133】
図２５は、ハッシュテーブル１００１の第１の状態の例を示している。ｋｅｙは、ハッシュテーブル１００１のキーを表し、ｃｏｄｅは、キーに対応付けられたコードブロック１００２－ｋの番号ｋを表す。
【0134】
サイクリックバッファ７１３から読み出された（ｓｉｐ，ｔｉｐ）が（０ｘ３８０，０ｘ６２）であり、そのハッシュ値が“０ｘ２”である場合、“０ｘ２”をキーとしてハッシュテーブル１００１が検索され、ｎｅｘｔ＿ｉｐとしてＮＵＬＬが取得される。
【0135】
図２６は、ハッシュテーブル１００１の第２の状態の例を示している。ｎｅｘｔ＿ｉｐ＝ＮＵＬＬであるため、新たなコードブロック１００２－８８の領域を割り当てて、何れかのコードブロック１００２－ｋのコードをコピーすることで、コードブロック１００２－８８が生成される。そして、コードブロック１００２－８８は、“０ｘ２”と対応付けてハッシュテーブル１００１に登録される。
【0136】
その後、何れかのコードブロック１００２－ｋを実行することで、サイクリックバッファ７１３から（０ｘ３８０，０ｘ６２）が読み出された場合、そのハッシュ値“０ｘ２”をキーとしてハッシュテーブル１００１が検索される。そして、ｎｅｘｔ＿ｉｐとしてコードブロック１００２－８８の開始アドレスが取得され、コードブロック１００２－８８へ分岐する処理が行われる。
【0137】
図２７は、分岐制御プログラム７２３の実行シーケンスの例を示している。横軸は、コードブロック１００２－ｋ（ｋ＝０，１，２，１１）を表し、縦軸は、時間の経過を表す。水平方向の破線は、ＣＰＵモニタ機構７１４が命令アドレスをサンプリングするタイミングを表し、サンプリング結果は、サンプリングされた命令アドレスが属するコードブロック１００２－ｋの番号ｋを表す。
【0138】
図２８は、変換部７１６が行う変換処理の例を示すフローチャートである。まず、変換部７１６は、集計テーブル生成処理を行い（ステップ２８０１）、集計処理を行う（ステップ２８０２）。次に、変換部７１６は、変換テーブル生成処理を行い（ステップ２８０３）、命令アドレス置換処理を行う（ステップ２８０４）。次に、変換部７１６は、出力処理を行う（ステップ２８０５）。
【0139】
図２９は、図２８のステップ２８０１における集計テーブル生成処理の例を示すフローチャートである。まず、変換部７１６は、シンボルテーブル７２７をオープンし（ステップ２９０１）、シンボルテーブル７２７のすべてのエントリを処理したか否かをチェックする（ステップ２９０２）。
【0140】
未処理のエントリが残っている場合（ステップ２９０２，ＮＯ）、変換部７１６は、１つのエントリを選択し、選択されたエントリからコードブロックアドレス、ｓｉｐ、及びｔｉｐの組を読み出す（ステップ２９０３）。そして、変換部７１６は、読み出された組を集計テーブルに登録し（ステップ２９０４）、ステップ２９０２以降の処理を繰り返す。集計テーブルは、記憶部７１９内に生成される。
【0141】
すべてのエントリを処理した場合（ステップ２９０２，ＹＥＳ）、変換部７１６は、シンボルテーブル７２７をクローズする（ステップ２９０５）。
【0142】
図３０は、図１２のシンボルテーブル７２７から生成された集計テーブルの例を示している。図３０の集計テーブルは、ハッシュテーブル３００１を含む。ハッシュテーブル３００１は、エントリ３００２－０～エントリ３００２－４を含む。
【0143】
ハッシュテーブル３００１は、複数のキーそれぞれを何れかのエントリ３００２－ｋ（ｋ＝０～４）に対応付けるテーブルである。この場合、図１２のシンボルテーブル７２７の５個のコードブロックアドレスがキーとして用いられる。図３０では、５個のコードブロックアドレスのうち、“０ｘ５００３０００”及び“０ｘ５００４０００”が省略されている。
【0144】
各エントリ３００２－ｋは、ｓｉｐ、ｔｉｐ、及び集計カウンタを含む。各コードブロックアドレスに対応するエントリ３００２－ｋのｓｉｐ及びｔｉｐには、シンボルテーブル７２７において同じコードブロックアドレスに対応するｓｉｐ及びｔｉｐが登録される。集計カウンタには、初期値０が設定される。
【0145】
図３１は、図２８のステップ２８０２における集計処理の例を示すフローチャートである。まず、変換部７１６は、性能プロファイル・ファイル７２９をオープンし（ステップ３１０１）、性能プロファイル・ファイル７２９のすべてのエントリを処理したか否かをチェックする（ステップ３１０２）。
【0146】
未処理のエントリが残っている場合（ステップ３１０２，ＮＯ）、変換部７１６は、１つのエントリを選択し、選択されたエントリから命令アドレスを読み出す（ステップ３１０３）。そして、変換部７１６は、読み出された命令アドレスが、分岐制御プログラム７２３内のハッシュテーブル１００１のコードブロック領域の範囲に含まれるか否かをチェックする（ステップ３１０４）。コードブロック領域の範囲は、ｃｏｄｅ＿ｍｉｎからｃｏｄｅ＿ｍａｘまでの範囲である。
【0147】
命令アドレスがコードブロック領域の範囲に含まれる場合（ステップ３１０４，ＹＥＳ）、変換部７１６は、その命令アドレスを変数ｃｏｄｅ＿ｉｐに設定する。そして、変換部７１６は、ｃｏｄｅ＿ｉｐを含むコードブロック１００２－ｋの開始アドレスＡｄｄｒを、次式により計算する（ステップ３１０５）。
【0148】
Ａｄｄｒ＝ｃｏｄｅ＿ｉｐ
－Ｍｏｄ（（ｃｏｄｅ＿ｉｐ－ｃｏｄｅ＿ｍｉｎ），Ｓ） （２）
－Ｍｏｄ（（ｃｏｄｅ＿ｉｐ－ｃｏｄｅ＿ｍｉｎ），Ｓ） （２）
【0149】
Ｓは、コードブロック１００２－ｋのサイズを表す。Ｍｏｄ（（ｃｏｄｅ＿ｉｐ－ｃｏｄｅ＿ｍｉｎ），Ｓ）は、ｃｏｄｅ＿ｉｐとｃｏｄｅ＿ｍｉｎとの差分をＳで除算したときの剰余を表す。
【0150】
次に、変換部７１６は、Ａｄｄｒをキーとしてハッシュテーブル３００１を検索し（ステップ３１０６）、Ａｄｄｒに対応するエントリ３００２－ｋの集計カウンタを１だけインクリメントする（ステップ３１０７）。そして、変換部７１６は、ステップ３１０２以降の処理を繰り返す。
【0151】
命令アドレスがコードブロック領域の範囲に含まれない場合（ステップ３１０４，ＮＯ）、変換部７１６は、ステップ３１０２以降の処理を繰り返す。すべてのエントリを処理した場合（ステップ３１０２，ＹＥＳ）、変換部７１６は、性能プロファイル・ファイル７２９をクローズする（ステップ３１０８）。
【0152】
図３１の集計処理によれば、性能プロファイル・ファイル７２９に記録されている命令アドレスのうち、ｓｉｐ及びｔｉｐの組に対応するコードブロック１００２－ｋに含まれる命令アドレスの個数が、その組に対応する集計カウンタに記録される。
【0153】
図３２は、集計処理により更新された集計テーブルの例を示している。図３２の集計テーブルは、図１３の性能プロファイル・ファイル７２９を用いて図３０の集計テーブルを更新することで生成される。図３２のｓｉｐ及びｔｉｐの組に対応する集計カウンタは、図１３の性能プロファイル・ファイル７２９に記録されている命令アドレスのうち、その組に対応するコードブロック１００２－ｋに含まれる命令アドレスの個数を表す。
【0154】
図３３は、図２８のステップ２８０３における変換テーブル生成処理の例を示すフローチャートである。まず、変換部７１６は、アドレス対応テーブル７２６をオープンし（ステップ３３０１）、アドレス対応テーブル７２６のすべてのエントリを処理したか否かをチェックする（ステップ３３０２）。
【0155】
未処理のエントリが残っている場合（ステップ３３０２，ＮＯ）、変換部７１６は、１つのエントリを選択し、選択されたエントリからｓｔａｒｔ＿ａｄｄｒ及びｐｏｓｔ＿ａｄｄｒの組を読み出す（ステップ３３０３）。そして、変換部７１６は、読み出された組を変換テーブルに登録し（ステップ３３０４）、ステップ３３０２以降の処理を繰り返す。変換テーブルは、記憶部７１９内に生成される。
【0156】
すべてのエントリを処理した場合（ステップ３３０２，ＹＥＳ）、変換部７１６は、アドレス対応テーブル７２６をクローズする（ステップ３３０５）。
【0157】
図３４は、図９のアドレス対応テーブル７２６から生成された変換テーブルの例を示している。図３４の変換テーブルは、ハッシュテーブル３４０１を含む。ハッシュテーブル３４０１は、エントリ３４０２－０～エントリ３４０２－４を含む。
【0158】
ハッシュテーブル３４０１は、複数のキーそれぞれを何れかのエントリ３４０２－ｋ（ｋ＝０～４）に対応付けるテーブルである。この場合、図９のアドレス対応テーブル７２６の５個のｐｏｓｔ＿ａｄｄｒがキーとして用いられる。
【0159】
各エントリ３４０２－ｋは、ｓｔａｒｔ＿ａｄｄｒを含む。各ｐｏｓｔ＿ａｄｄｒに対応するエントリ３４０２－ｋのｓｔａｒｔ＿ａｄｄｒには、シンボルテーブル７２７において同じｐｏｓｔ＿ａｄｄｒに対応するｓｔａｒｔ＿ａｄｄｒが登録される。
【0160】
図３５は、図２８のステップ２８０４における命令アドレス置換処理の例を示すフローチャートである。変換部７１６は、集計テーブルのハッシュテーブル３００１に登録されている各キーについて、ステップ３５０１～ステップ３５０４の処理を行う。
【0161】
変換部７１６は、キーに対応するエントリ３００２－ｋからｔｉｐを読み出し（ステップ３５０１）、ｔｉｐの値をチェックする（ステップ３５０２）。
【0162】
ｔｉｐが０ではない場合（ステップ３５０２，ＮＯ）、変換部７１６は、ｔｉｐをキーとして変換テーブルのハッシュテーブル３４０１を検索し、ｔｉｐに対応するエントリ３４０２－ｋのｓｔａｒｔ＿ａｄｄｒを取得する（ステップ３５０３）。そして、変換部７１６は、キーとして用いた集計テーブルのｔｉｐを、取得されたｓｔａｒｔ＿ａｄｄｒに変更する（ステップ３５０４）。
【0163】
ｔｉｐが０である場合（ステップ３５０２，ＹＥＳ）、変換部７１６は、ｔｉｐを変更しない。
【0164】
図３５の命令アドレス置換処理によれば、集計テーブルに登録されているｔｉｐが、バイナリ計装前のバイナリファイル７２１におけるＢＢの開始アドレスに変換される。したがって、バイナリファイル７２１における分岐元命令アドレスと分岐先命令アドレスとの組に、集計カウンタを対応付けることができる。
【0165】
図３６は、命令アドレス置換処理により変換された集計テーブルの例を示している。図３６の集計テーブルは、図３４の変換テーブルを用いて図３２の集計テーブルを変換することで生成される。図３６のｔｉｐは、図３４の変換テーブルにおけるｓｔａｒｔ＿ａｄｄｒに変更されている。
【0166】
【0167】
まず、変換部７１６は、分岐履歴ファイル７３０をオープンし（ステップ３７０１）、集計テーブルのハッシュテーブル３００１に登録されている各キーについて、ステップ３７０２～ステップ３７０４の処理を行う。
【0168】
変換部７１６は、キーに対応するエントリ３００２－ｋからｔｉｐを読み出し（ステップ３７０２）、ｔｉｐの値をチェックする（ステップ３７０３）。
【0169】
ｔｉｐが０ではない場合（ステップ３７０３，ＮＯ）、変換部７１６は、そのエントリ３００２－ｋのｓｉｐ、ｔｉｐ、及び集計カウンタの組を、分岐履歴ファイル７３０に記録する（ステップ３７０４）。
【0170】
ｔｉｐが０である場合（ステップ３７０３，ＹＥＳ）、変換部７１６は、そのエントリ３００２－ｋのｓｉｐ、ｔｉｐ、及び集計カウンタの組を、分岐履歴ファイル７３０に記録しない。
【0171】
すべてのキーについてステップ３７０２～ステップ３７０４の処理が終了した後、変換部７１６は、分岐履歴ファイル７３０をクローズする（ステップ３７０５）。
【0172】
図３７の出力処理により、図３６の集計テーブルから図１４の分岐履歴ファイル７３０が生成される。図３６の集計テーブルのエントリ３００２－０は、バイナリ計装前のバイナリファイル７２１には存在しない分岐動作の情報であるため、図１４の分岐履歴ファイル７３０ではその情報が削除されている。
【0173】
図２８の変換処理によれば、アドレス対応テーブル７２６及びシンボルテーブル７２７を用いて、分岐制御プログラム７２３の性能プロファイル・ファイル７２９が、分岐履歴ファイル７３０に変換される。これにより、バイナリ計装後のバイナリファイル７２５における分岐動作をシミュレートすることで得られたプロファイル情報から、バイナリ計装前のバイナリファイル７２１の分岐履歴を求めることができる。
【0174】
【0175】
【0176】
【0177】
ｓｉｐは、分岐履歴ファイル７３０におけるｓｉｐを表し、分岐先ｍ（ｍ＝１～３）のｔｉｐは、分岐履歴ファイル７３０において同じｓｉｐと対応付けられているｍ番目のｔｉｐを表す。
【0178】
各分岐先ｍの集計カウンタは、分岐履歴ファイル７３０においてｓｉｐ及びｔｉｐの組と対応付けられている集計カウンタの値を表す。計算部７１７は、分岐先１～分岐先３の集計カウンタの総和に対する分岐先ｍの集計カウンタの比率を、分岐先ｍの分岐確率として計算する。
【0179】
例えば、ｓｉｐ＝“０ｘ５０ＦＡ０”の場合、分岐先１のｔｉｐは“０ｘ４１０９２”であり、分岐先２のｔｉｐは“０ｘ４３ＦＦ０”であり、分岐先３のｔｉｐは“０ｘ４００００”である。分岐先１の集計カウンタは“３２１８６２９”であり、分岐先２の集計カウンタは“５３５”であり、分岐先３の集計カウンタは“１０６２１４７”である。したがって、分岐先１～分岐先３の集計カウンタの総和は、“４２８１３１１”である。
【0180】
この場合、“０ｘ５０ＦＡ０”から分岐先１への分岐確率は、３２１８６２９／４２８１３１１＝０．７５１８となる。“０ｘ５０ＦＡ０”から分岐先２への分岐確率は、５３５／４２８１３１１＝０．０００１となる。“０ｘ５０ＦＡ０”から分岐先３への分岐確率は、１０６２１４７／４２８１３１１＝０．２４８１となる。
【0181】
他のｓｉｐについては、分岐先２及び分岐先３が存在しないため、分岐先１の分岐確率は１．０となる。
【0182】
【0183】
ｔｉｐは、分岐履歴ファイル７３０におけるｔｉｐを表し、分岐元ｍ（ｍ＝１～３）のｓｉｐは、分岐履歴ファイル７３０において同じｔｉｐと対応付けられているｍ番目のｓｉｐを表す。
【0184】
各分岐元ｍの集計カウンタは、分岐履歴ファイル７３０においてｓｉｐ及びｔｉｐの組と対応付けられている集計カウンタの値を表す。計算部７１７は、分岐元１～分岐元３の集計カウンタの総和に対する分岐元ｍの集計カウンタの比率を、分岐元ｍの分岐確率として計算する。
【0185】
例えば、ｔｉｐ＝“０ｘ４００００”の場合、分岐元１のｓｉｐは“０ｘ５０２４０”であり、分岐元２のｓｉｐは“０ｘ５４８２Ｂ”であり、分岐元３のｓｉｐは“０ｘ５０ＦＡ０”である。分岐元１の集計カウンタは“１８４５１４４”であり、分岐元２の集計カウンタは“９００２０２”であり、分岐元３の集計カウンタは“１０６２１４７”である。したがって、分岐元１～分岐元３の集計カウンタの総和は、“３８０７４９３”である。
【0186】
この場合、分岐元１から“０ｘ４００００”への分岐確率は、１８４５１４４／３８０７４９３＝０．４８４６となる。分岐元２から“０ｘ４００００”への分岐確率は、９００２０２／３８０７４９３＝０．２３６４となる。分岐元３から“０ｘ４００００”への分岐確率は、１０６２１４７／３８０７４９３＝０．２７９０となる。
【0187】
他のｔｉｐについては、分岐元２及び分岐元３が存在しないため、分岐元１の分岐確率は１．０となる。
【0188】
【0189】
ｓｉｐ、ｔｉｐ、及び集計カウンタは、分岐履歴ファイル７３０におけるｓｉｐ、ｔｉｐ、及び集計カウンタを表す。計算部７１７は、ｓｉｐ及びｔｉｐのすべての組み合わせの集計カウンタの総和に対する各組み合わせの集計カウンタの比率を、分岐確率として計算する。ｓｉｐ及びｔｉｐのすべての組み合わせの集計カウンタの総和は、“１０８３１２８５”である。
【0190】
例えば、ｓｉｐ及びｔｉｐの組み合わせが“０ｘ５０ＦＡ０”及び“０ｘ４１０９２”である場合、集計カウンタは“３２１８６２９”である。この場合、“０ｘ５０ＦＡ０”及び“０ｘ４１０９２”の組み合わせの分岐確率は、３２１８６２９／１０８３１２８５＝０．２９７１６となる。
【0191】
図７の情報処理システム７０１では、サイクリックバッファ７１３がコア毎に設けられているため、コア間における排他制御は不要である。このため、マルチスレッド又はマルチプロセスのような並列プログラムに対しても、分岐履歴記録処理を容易に適用することができる。
【0192】
また、サイクリックバッファ７１３は有限長のバッファであるため、サイクリックバッファ７１３の記憶領域が無制限に増加することはなく、サイクリックバッファ７１３から分岐情報を読み出すために、バイナリファイル７２５の実行を中断する必要もない。
【0193】
バイナリファイル７２５の実行時間が長時間になると、分岐命令の分岐確率が時間的に変化することがある。このような場合であっても、性能プロファイル・ファイル７２９に記録されているサイクルカウンタに基づいて、所定期間毎に分岐履歴ファイル７３０を生成することで、分岐確率の時間変化を検出することができる。
【0194】
計装部７１１は、バイナリファイル７２１に対してバイナリ計装を実施する際、バイナリファイル７２１に含まれる静的な分岐命令の分岐先命令アドレスを抽出して、分岐先情報を生成することも可能である。
【0195】
この場合、コア７１２－２は、バイナリファイル７２５の実行が開始される直前に、メモリマップ情報を取得し、分岐先情報及びメモリマップ情報に基づいて、静的な分岐命令の分岐情報のハッシュ値を計算する。そして、コア７１２－２は、計算されたハッシュ値に対応付けて、分岐先のコードブロック１００２－ｋをハッシュテーブル１００１に登録する。
【0196】
これにより、図１９のステップ１９０２において動的な分岐命令の（ｓｉｐ，ｔｉｐ）が読み出された場合にのみ、ステップ１９０５においてｎｅｘｔ＿ｉｐ＝ＮＵＬＬとなる。静的な分岐命令の（ｓｉｐ，ｔｉｐ）が読み出された場合は、ｎｅｘｔ＿ｉｐ＝ＮＵＬＬとならないため、ステップ１９０６～ステップ１９０９の処理が行われる頻度が減少する。このため、分岐制御プログラム７２３の実行中に、ｎｅｘｔ＿ｉｐ、ｓｉｐ、及びｔｉｐの組がシンボルテーブル７２７に記録される回数が減少する。
【0197】
図５の分岐履歴記録システム５０１の構成は一例に過ぎず、分岐履歴記録システム５０１の用途又は条件に応じて一部の構成要素を省略又は変更してもよい。
【0198】
図７の情報処理システム７０１の構成は一例に過ぎず、情報処理システム７０１の用途又は条件に応じて一部の構成要素を省略又は変更してもよい。例えば、外部の装置が分岐確率を計算する場合は、計算部７１７を省略することができる。
【0199】
図６、図１５、図１６、図１９、図２８、図２９、図３１、図３３、図３５、及び図３７のフローチャートは一例に過ぎず、分岐履歴記録システム５０１又は情報処理システム７０１の構成又は条件に応じて、一部の処理を省略又は変更してもよい。
【0200】
図１に示したプロファイル情報、図２に示した性能プロファイル・ファイル、及び図１３に示した性能プロファイル・ファイル７２９は一例に過ぎず、プロファイル情報及び性能プロファイル・ファイルは、実行されるプログラムに応じて変化する。図３に示したシンボルテーブルと図４に示した集計結果ファイルは一例に過ぎず、シンボルテーブル及び集計結果ファイルは、実行されるプログラムに応じて変化する。
【0201】
図８に示した分岐履歴記録処理は一例に過ぎず、情報処理システム７０１の構成又は条件に応じて、一部の処理を省略又は変更してもよい。図９に示したアドレス対応テーブル７２６は一例に過ぎず、アドレス対応テーブル７２６は、バイナリファイル７２１に応じて変化する。
【0202】
図１０に示した分岐制御プログラム７２３及び図１１に示したコードブロック１００２－ｋは一例に過ぎず、情報処理システム７０１の構成又は条件に応じて、別の構造の分岐制御プログラム７２３及びコードブロック１００２－ｋを用いてもよい。
【0203】
図１２に示したシンボルテーブル７２７は一例に過ぎず、シンボルテーブル７２７は、分岐制御プログラム７２３及びバイナリファイル７２５に応じて変化する。図１４及び図３８に示した分岐履歴ファイル７３０は一例に過ぎず、分岐履歴ファイル７３０は、バイナリファイル７２１に応じて変化する。図１７に示したバイナリ計装処理と図１８に示したバイナリファイル７２５は一例に過ぎず、バイナリ計装処理及びバイナリファイル７２５は、バイナリファイル７２１に応じて変化する。
【0204】
図２０～図２４に示したサイクリックバッファ７１３は一例に過ぎず、サイクリックバッファ７１３の分岐情報は、バイナリファイル７２１及びバイナリファイル７２５に応じて変化する。図２５及び図２６に示したハッシュテーブル１００１は一例に過ぎず、ハッシュテーブル１００１に登録されるコードブロック１００２－ｋは、分岐情報に応じて変化する。図２７に示した分岐制御プログラム７２３の実行シーケンスは一例に過ぎず、実行シーケンスは、分岐情報に応じて変化する。
【0205】
図３０、図３２、及び図３６に示した集計テーブルは一例に過ぎず、集計テーブルは、シンボルテーブル７２７及び性能プロファイル・ファイル７２９に応じて変化する。図３４に示した変換テーブルは一例に過ぎず、変換テーブルは、アドレス対応テーブル７２６に応じて変化する。図３９～図４１に示した分岐確率は一例に過ぎず、分岐確率は、分岐履歴ファイル７３０に応じて変化する。
【0206】
式（１）及び式（２）は一例に過ぎず、情報処理システム７０１は、別の計算式を用いて分岐履歴記録処理を行ってもよい。
【0207】
図４２は、図５の分岐履歴記録システム５０１及び図７の情報処理システム７０１として用いられる情報処理装置（コンピュータ）のハードウェア構成例を示している。図４２の情報処理装置は、ＣＰＵ４２０１、メモリ４２０２、入力装置４２０３、出力装置４２０４、補助記憶装置４２０５、媒体駆動装置４２０６、及びネットワーク接続装置４２０７を含む。これらの構成要素はハードウェアであり、バス４２０８により互いに接続されている。
【0208】
ＣＰＵ４２０１（プロセッサ）は、ＣＰＵモニタ機構７１４及びコア４２１１－１～コア４２１１－Ｌ（Ｌは２以上の整数）を含む。ＣＰＵモニタ機構７１４及びコア４２１１－１～コア４２１１－Ｌは、ハードウェアである。
【0209】
何れかのコア４２１１－ｉ（ｉ＝１～Ｌ）は、図５の第１演算処理部５１２として動作し、別のコア４２１１－ｉは、第２演算処理部５１３として動作する。何れかのコア４２１１－ｉは、取得部５１４として動作してもよい。
【0210】
何れかのコア４２１１－ｉは、図７のコア７１２－１として動作し、別のコア４２１１－ｉは、コア７１２－２として動作する。何れかのコア４２１１－ｉは、計装部７１１、取得部７１５、変換部７１６、及び計算部７１７として動作してもよい。
【0211】
メモリ４２０２は、例えば、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等の半導体メモリであり、処理に用いられるプログラム及びデータを記憶する。メモリ４２０２は、図５の記憶部５１１又は図７の記憶部７１９として動作してもよい。図７のサイクリックバッファ７１３は、メモリ４２０２内に設けられていてもよい。
【0212】
入力装置４２０３は、例えば、キーボード、ポインティングデバイス等であり、ユーザからの指示又は情報の入力に用いられる。出力装置４２０４は、例えば、表示装置、プリンタ等であり、ユーザへの問い合わせ又は指示、及び処理結果の出力に用いられる。出力装置４２０４は、図７の出力部７１８として動作してもよい。処理結果は、分岐履歴ファイル７３０又は分岐確率であってもよい。
【0213】
補助記憶装置４２０５は、例えば、磁気ディスク装置、光ディスク装置、光磁気ディスク装置、テープ装置等である。補助記憶装置４２０５は、ハードディスクドライブ又はＳＳＤ（Solid State Drive）であってもよい。情報処理装置は、補助記憶装置４２０５にプログラム及びデータを格納しておき、それらをメモリ４２０２にロードして使用することができる。補助記憶装置４２０５は、図７の記憶部７１９として動作してもよい。
【0214】
媒体駆動装置４２０６は、可搬型記録媒体４２０９を駆動し、その記録内容にアクセスする。可搬型記録媒体４２０９は、メモリデバイス、フレキシブルディスク、光ディスク、光磁気ディスク等である。可搬型記録媒体４２０９は、ＣＤ－ＲＯＭ（Compact Disk Read Only Memory）、ＤＶＤ（Digital Versatile Disk）、ＵＳＢ（Universal Serial Bus）メモリ等であってもよい。ユーザは、可搬型記録媒体４２０９にプログラム及びデータを格納しておき、それらをメモリ４２０２にロードして使用することができる。
【0215】
このように、処理に用いられるプログラム及びデータを格納するコンピュータ読み取り可能な記録媒体は、メモリ４２０２、補助記憶装置４２０５、又は可搬型記録媒体４２０９のような、物理的な（非一時的な）記録媒体である。
【0216】
ネットワーク接続装置４２０７は、ＷＡＮ（Wide Area Network）、ＬＡＮ（Local Area Network）等の通信ネットワークに接続され、通信に伴うデータ変換を行う通信インタフェース回路である。情報処理装置は、プログラム及びデータを外部の装置からネットワーク接続装置４２０７を介して受信し、それらをメモリ４２０２にロードして使用することができる。ネットワーク接続装置４２０７は、図７の出力部７１８として動作してもよい。
【0217】
なお、情報処理装置が図４２のすべての構成要素を含む必要はなく、情報処理装置の用途又は条件に応じて一部の構成要素を省略又は変更してもよい。例えば、可搬型記録媒体４２０９又は通信ネットワークを使用しない場合は、媒体駆動装置４２０６又はネットワーク接続装置４２０７を省略することができる。
【0218】
開示の実施形態とその利点について詳しく説明したが、当業者は、特許請求の範囲に明確に記載した本発明の範囲から逸脱することなく、様々な変更、追加、省略をすることができるであろう。
【0219】
図１乃至図４２を参照しながら説明した実施形態に関し、さらに以下の付記を開示する。
（付記１）
記憶部と、
書き込みプログラムを実行することで、前記書き込みプログラムの実行時に発生する分岐動作の分岐元命令アドレスと分岐先命令アドレスとの組を含む分岐情報を、前記記憶部に書き込む第１演算処理部と、
分岐制御プログラムを実行することで、前記記憶部から前記分岐情報を読み出し、前記分岐制御プログラムに含まれる複数のコードブロックのうち、前記分岐情報に対応するコードブロックへ分岐する、処理を実行する第２演算処理部と、
前記分岐制御プログラムの実行時に、実行された命令の命令アドレスを取得し、前記実行された命令の命令アドレスを含む動作情報を記録する取得部と、
を備えることを特徴とする分岐履歴記録システム。
（付記２）
前記第２演算処理部は、前記分岐情報のハッシュ値を計算し、複数のハッシュ値それぞれを前記複数のコードブロックの何れかに対応付けるハッシュテーブルを用いて、前記分岐情報のハッシュ値に対応付けられたコードブロックを、前記分岐情報に対応するコードブロックとして特定することを特徴とする付記１記載の分岐履歴記録システム。
（付記３）
前記第２演算処理部は、前記分岐情報に対応するコードブロックが前記分岐制御プログラムに含まれていない場合、前記分岐制御プログラムに含まれているコードブロックをコピーすることで、前記分岐情報に対応するコードブロックを生成し、前記分岐情報に対応するコードブロックを前記分岐情報のハッシュ値と対応付けて前記ハッシュテーブルに登録することを特徴とする付記２記載の分岐履歴記録システム。
（付記４）
前記書き込みプログラムは、前記分岐情報を前記記憶部に書き込むコードを解析対象プログラムに埋め込むことで生成され、
前記分岐元命令アドレスは、前記解析対象プログラムにおける分岐元命令アドレスであり、
前記分岐先命令アドレスは、前記書き込みプログラムにおける分岐先命令アドレスであり、
前記第２演算処理部は、前記分岐情報に対応するコードブロックが前記分岐制御プログラムに含まれていない場合、前記分岐情報に対応するコードブロックのアドレスを、前記分岐情報と対応付けてコードブロック情報に記録し、
前記分岐履歴記録システムは、前記コードブロック情報と、前記分岐先命令アドレスを前記解析対象プログラムにおける分岐先命令アドレスに対応付けるアドレス対応情報とに基づいて、前記動作情報を分岐履歴情報に変換する変換部をさらに備え、
前記分岐履歴情報は、前記分岐元命令アドレスと前記解析対象プログラムにおける分岐先命令アドレスとの組を含むことを特徴とする付記３記載の分岐履歴記録システム。
（付記５）
前記記憶部は、複数の記憶領域を含むサイクリックバッファであり、
前記第１演算処理部は、前記複数の記憶領域のうちライトポインタが示す記憶領域に、前記分岐情報を書き込み、
前記第２演算処理部は、前記複数の記憶領域のうちリードポインタが示す記憶領域から、前記分岐情報を読み出すことを特徴とする付記１乃至４の何れか１項に記載の分岐履歴記録システム。
（付記６）
書き込みプログラムの実行時に発生する分岐動作の分岐元命令アドレスと分岐先命令アドレスとの組を含む分岐情報を、記憶部から読み出し、
複数のコードブロックのうち前記分岐情報に対応するコードブロックへ分岐する、
処理をコンピュータに実行させ、
前記分岐情報は、前記書き込みプログラムを実行することで前記記憶部に書き込まれ、
前記処理の実行時に、実行された命令の命令アドレスが取得され、前記実行された命令の命令アドレスを含む動作情報が記録されることを特徴とする分岐制御プログラム。
（付記７）
前記分岐情報のハッシュ値を計算し、
複数のハッシュ値それぞれを前記複数のコードブロックの何れかに対応付けるハッシュテーブルを用いて、前記分岐情報のハッシュ値に対応付けられたコードブロックを、前記分岐情報に対応するコードブロックとして特定する、
処理を前記コンピュータにさらに実行させることを特徴とする付記６記載の分岐制御プログラム。
（付記８）
前記分岐情報に対応するコードブロックが前記分岐制御プログラムに含まれていない場合、前記分岐制御プログラムに含まれているコードブロックをコピーすることで、前記分岐情報に対応するコードブロックを生成し、
前記分岐情報に対応するコードブロックを前記分岐情報のハッシュ値と対応付けて前記ハッシュテーブルに登録する、
処理を前記コンピュータにさらに実行させることを特徴とする付記７記載の分岐制御プログラム。
（付記９）
前記分岐情報に対応するコードブロックが前記分岐制御プログラムに含まれていない場合、前記分岐情報に対応するコードブロックのアドレスを、前記分岐情報と対応付けてコードブロック情報に記録する処理を、前記コンピュータにさらに実行させ、
前記書き込みプログラムは、前記分岐情報を前記記憶部に書き込むコードを解析対象プログラムに埋め込むことで生成され、
前記分岐元命令アドレスは、前記解析対象プログラムにおける分岐元命令アドレスであり、
前記分岐先命令アドレスは、前記書き込みプログラムにおける分岐先命令アドレスであり、
前記コードブロック情報と、前記分岐先命令アドレスを前記解析対象プログラムにおける分岐先命令アドレスに対応付けるアドレス対応情報とに基づいて、前記動作情報が分岐履歴情報に変換され、
前記分岐履歴情報は、前記分岐元命令アドレスと前記解析対象プログラムにおける分岐先命令アドレスとの組を含むことを特徴とする付記８記載の分岐制御プログラム。
（付記１０）
前記記憶部は、複数の記憶領域を含むサイクリックバッファであり、
前記複数の記憶領域のうちライトポインタが示す記憶領域に、前記分岐情報が書き込まれ、
前記分岐情報を前記記憶部から読み出す処理は、前記複数の記憶領域のうちリードポインタが示す記憶領域から、前記分岐情報を読み出す処理を含むことを特徴とする付記６乃至９の何れか１項に記載の分岐制御プログラム。
（付記１１）
コンピュータが、
書き込みプログラムを実行することで、前記書き込みプログラムの実行時に発生する分岐動作の分岐元命令アドレスと分岐先命令アドレスとの組を含む分岐情報を、記憶部に書き込み、
分岐制御プログラムを実行することで、前記記憶部から前記分岐情報を読み出し、前記分岐制御プログラムに含まれる複数のコードブロックのうち、前記分岐情報に対応するコードブロックへ分岐する、処理を実行し、
前記分岐制御プログラムの実行時に、実行された命令の命令アドレスを取得し、
前記実行された命令の命令アドレスを含む動作情報を記録する、
ことを特徴とする分岐履歴記録方法。
（付記１２）
前記分岐情報のハッシュ値を計算し、
複数のハッシュ値それぞれを前記複数のコードブロックの何れかに対応付けるハッシュテーブルを用いて、前記分岐情報のハッシュ値に対応付けられたコードブロックを、前記分岐情報に対応するコードブロックとして特定する、
処理を前記コンピュータがさらに実行することを特徴とする付記１１記載の分岐履歴記録方法。
（付記１３）
前記分岐情報に対応するコードブロックが前記分岐制御プログラムに含まれていない場合、前記分岐制御プログラムに含まれているコードブロックをコピーすることで、前記分岐情報に対応するコードブロックを生成し、
前記分岐情報に対応するコードブロックを前記分岐情報のハッシュ値と対応付けて前記ハッシュテーブルに登録する、
処理を前記コンピュータがさらに実行することを特徴とする付記１２記載の分岐履歴記録方法。
（付記１４）
前記書き込みプログラムは、前記分岐情報を前記記憶部に書き込むコードを解析対象プログラムに埋め込むことで生成され、
前記分岐元命令アドレスは、前記解析対象プログラムにおける分岐元命令アドレスであり、
前記分岐先命令アドレスは、前記書き込みプログラムにおける分岐先命令アドレスであり、
前記分岐情報に対応するコードブロックが前記分岐制御プログラムに含まれていない場合、前記分岐情報に対応するコードブロックのアドレスを、前記分岐情報と対応付けてコードブロック情報に記録し、
前記コードブロック情報と、前記分岐先命令アドレスを前記解析対象プログラムにおける分岐先命令アドレスに対応付けるアドレス対応情報とに基づいて、前記動作情報を分岐履歴情報に変換する、
処理を前記コンピュータがさらに実行し、
前記分岐履歴情報は、前記分岐元命令アドレスと前記解析対象プログラムにおける分岐先命令アドレスとの組を含むことを特徴とする付記１３記載の分岐履歴記録方法。
（付記１５）
前記記憶部は、複数の記憶領域を含むサイクリックバッファであり、
前記分岐情報を前記記憶部に書き込む処理は、前記複数の記憶領域のうちライトポインタが示す記憶領域に、前記分岐情報を書き込む処理を含み、
前記分岐情報を前記記憶部から読み出す処理は、前記複数の記憶領域のうちリードポインタが示す記憶領域から、前記分岐情報を読み出す処理を含むことを特徴とする付記１１乃至１４の何れか１項に記載の分岐履歴記録方法。
（付記１）
記憶部と、
書き込みプログラムを実行することで、前記書き込みプログラムの実行時に発生する分岐動作の分岐元命令アドレスと分岐先命令アドレスとの組を含む分岐情報を、前記記憶部に書き込む第１演算処理部と、
分岐制御プログラムを実行することで、前記記憶部から前記分岐情報を読み出し、前記分岐制御プログラムに含まれる複数のコードブロックのうち、前記分岐情報に対応するコードブロックへ分岐する、処理を実行する第２演算処理部と、
前記分岐制御プログラムの実行時に、実行された命令の命令アドレスを取得し、前記実行された命令の命令アドレスを含む動作情報を記録する取得部と、
を備えることを特徴とする分岐履歴記録システム。
（付記２）
前記第２演算処理部は、前記分岐情報のハッシュ値を計算し、複数のハッシュ値それぞれを前記複数のコードブロックの何れかに対応付けるハッシュテーブルを用いて、前記分岐情報のハッシュ値に対応付けられたコードブロックを、前記分岐情報に対応するコードブロックとして特定することを特徴とする付記１記載の分岐履歴記録システム。
（付記３）
前記第２演算処理部は、前記分岐情報に対応するコードブロックが前記分岐制御プログラムに含まれていない場合、前記分岐制御プログラムに含まれているコードブロックをコピーすることで、前記分岐情報に対応するコードブロックを生成し、前記分岐情報に対応するコードブロックを前記分岐情報のハッシュ値と対応付けて前記ハッシュテーブルに登録することを特徴とする付記２記載の分岐履歴記録システム。
（付記４）
前記書き込みプログラムは、前記分岐情報を前記記憶部に書き込むコードを解析対象プログラムに埋め込むことで生成され、
前記分岐元命令アドレスは、前記解析対象プログラムにおける分岐元命令アドレスであり、
前記分岐先命令アドレスは、前記書き込みプログラムにおける分岐先命令アドレスであり、
前記第２演算処理部は、前記分岐情報に対応するコードブロックが前記分岐制御プログラムに含まれていない場合、前記分岐情報に対応するコードブロックのアドレスを、前記分岐情報と対応付けてコードブロック情報に記録し、
前記分岐履歴記録システムは、前記コードブロック情報と、前記分岐先命令アドレスを前記解析対象プログラムにおける分岐先命令アドレスに対応付けるアドレス対応情報とに基づいて、前記動作情報を分岐履歴情報に変換する変換部をさらに備え、
前記分岐履歴情報は、前記分岐元命令アドレスと前記解析対象プログラムにおける分岐先命令アドレスとの組を含むことを特徴とする付記３記載の分岐履歴記録システム。
（付記５）
前記記憶部は、複数の記憶領域を含むサイクリックバッファであり、
前記第１演算処理部は、前記複数の記憶領域のうちライトポインタが示す記憶領域に、前記分岐情報を書き込み、
前記第２演算処理部は、前記複数の記憶領域のうちリードポインタが示す記憶領域から、前記分岐情報を読み出すことを特徴とする付記１乃至４の何れか１項に記載の分岐履歴記録システム。
（付記６）
書き込みプログラムの実行時に発生する分岐動作の分岐元命令アドレスと分岐先命令アドレスとの組を含む分岐情報を、記憶部から読み出し、
複数のコードブロックのうち前記分岐情報に対応するコードブロックへ分岐する、
処理をコンピュータに実行させ、
前記分岐情報は、前記書き込みプログラムを実行することで前記記憶部に書き込まれ、
前記処理の実行時に、実行された命令の命令アドレスが取得され、前記実行された命令の命令アドレスを含む動作情報が記録されることを特徴とする分岐制御プログラム。
（付記７）
前記分岐情報のハッシュ値を計算し、
複数のハッシュ値それぞれを前記複数のコードブロックの何れかに対応付けるハッシュテーブルを用いて、前記分岐情報のハッシュ値に対応付けられたコードブロックを、前記分岐情報に対応するコードブロックとして特定する、
処理を前記コンピュータにさらに実行させることを特徴とする付記６記載の分岐制御プログラム。
（付記８）
前記分岐情報に対応するコードブロックが前記分岐制御プログラムに含まれていない場合、前記分岐制御プログラムに含まれているコードブロックをコピーすることで、前記分岐情報に対応するコードブロックを生成し、
前記分岐情報に対応するコードブロックを前記分岐情報のハッシュ値と対応付けて前記ハッシュテーブルに登録する、
処理を前記コンピュータにさらに実行させることを特徴とする付記７記載の分岐制御プログラム。
（付記９）
前記分岐情報に対応するコードブロックが前記分岐制御プログラムに含まれていない場合、前記分岐情報に対応するコードブロックのアドレスを、前記分岐情報と対応付けてコードブロック情報に記録する処理を、前記コンピュータにさらに実行させ、
前記書き込みプログラムは、前記分岐情報を前記記憶部に書き込むコードを解析対象プログラムに埋め込むことで生成され、
前記分岐元命令アドレスは、前記解析対象プログラムにおける分岐元命令アドレスであり、
前記分岐先命令アドレスは、前記書き込みプログラムにおける分岐先命令アドレスであり、
前記コードブロック情報と、前記分岐先命令アドレスを前記解析対象プログラムにおける分岐先命令アドレスに対応付けるアドレス対応情報とに基づいて、前記動作情報が分岐履歴情報に変換され、
前記分岐履歴情報は、前記分岐元命令アドレスと前記解析対象プログラムにおける分岐先命令アドレスとの組を含むことを特徴とする付記８記載の分岐制御プログラム。
（付記１０）
前記記憶部は、複数の記憶領域を含むサイクリックバッファであり、
前記複数の記憶領域のうちライトポインタが示す記憶領域に、前記分岐情報が書き込まれ、
前記分岐情報を前記記憶部から読み出す処理は、前記複数の記憶領域のうちリードポインタが示す記憶領域から、前記分岐情報を読み出す処理を含むことを特徴とする付記６乃至９の何れか１項に記載の分岐制御プログラム。
（付記１１）
コンピュータが、
書き込みプログラムを実行することで、前記書き込みプログラムの実行時に発生する分岐動作の分岐元命令アドレスと分岐先命令アドレスとの組を含む分岐情報を、記憶部に書き込み、
分岐制御プログラムを実行することで、前記記憶部から前記分岐情報を読み出し、前記分岐制御プログラムに含まれる複数のコードブロックのうち、前記分岐情報に対応するコードブロックへ分岐する、処理を実行し、
前記分岐制御プログラムの実行時に、実行された命令の命令アドレスを取得し、
前記実行された命令の命令アドレスを含む動作情報を記録する、
ことを特徴とする分岐履歴記録方法。
（付記１２）
前記分岐情報のハッシュ値を計算し、
複数のハッシュ値それぞれを前記複数のコードブロックの何れかに対応付けるハッシュテーブルを用いて、前記分岐情報のハッシュ値に対応付けられたコードブロックを、前記分岐情報に対応するコードブロックとして特定する、
処理を前記コンピュータがさらに実行することを特徴とする付記１１記載の分岐履歴記録方法。
（付記１３）
前記分岐情報に対応するコードブロックが前記分岐制御プログラムに含まれていない場合、前記分岐制御プログラムに含まれているコードブロックをコピーすることで、前記分岐情報に対応するコードブロックを生成し、
前記分岐情報に対応するコードブロックを前記分岐情報のハッシュ値と対応付けて前記ハッシュテーブルに登録する、
処理を前記コンピュータがさらに実行することを特徴とする付記１２記載の分岐履歴記録方法。
（付記１４）
前記書き込みプログラムは、前記分岐情報を前記記憶部に書き込むコードを解析対象プログラムに埋め込むことで生成され、
前記分岐元命令アドレスは、前記解析対象プログラムにおける分岐元命令アドレスであり、
前記分岐先命令アドレスは、前記書き込みプログラムにおける分岐先命令アドレスであり、
前記分岐情報に対応するコードブロックが前記分岐制御プログラムに含まれていない場合、前記分岐情報に対応するコードブロックのアドレスを、前記分岐情報と対応付けてコードブロック情報に記録し、
前記コードブロック情報と、前記分岐先命令アドレスを前記解析対象プログラムにおける分岐先命令アドレスに対応付けるアドレス対応情報とに基づいて、前記動作情報を分岐履歴情報に変換する、
処理を前記コンピュータがさらに実行し、
前記分岐履歴情報は、前記分岐元命令アドレスと前記解析対象プログラムにおける分岐先命令アドレスとの組を含むことを特徴とする付記１３記載の分岐履歴記録方法。
（付記１５）
前記記憶部は、複数の記憶領域を含むサイクリックバッファであり、
前記分岐情報を前記記憶部に書き込む処理は、前記複数の記憶領域のうちライトポインタが示す記憶領域に、前記分岐情報を書き込む処理を含み、
前記分岐情報を前記記憶部から読み出す処理は、前記複数の記憶領域のうちリードポインタが示す記憶領域から、前記分岐情報を読み出す処理を含むことを特徴とする付記１１乃至１４の何れか１項に記載の分岐履歴記録方法。
【符号の説明】
【0220】
５０１ 分岐履歴記録システム
５１１、７１９ 記憶部
５１２ 第１演算処理部
５１３ 第２演算処理部
５１４、７１５ 取得部
７０１ 情報処理システム
７１１ 計装部
７１２－１、７１２－２、４２１１－１～４２１１－Ｌ コア
７１３ サイクリックバッファ
７１４ ＣＰＵモニタ機構
７１６ 変換部
７１７ 計算部
７１８ 出力部
７２１、７２５ バイナリファイル
７２２ 計装プログラム
７２３ 分岐制御プログラム
７２４ 変換プログラム
７２６ アドレス対応テーブル
７２７ シンボルテーブル
７２８ プロファイル情報
７２９ 性能プロファイル・ファイル
７３０ 分岐履歴ファイル
１００１、３００１、３４０１ ハッシュテーブル
１００２－０～１００２－４ コードブロック
１１０１～１１０４ コード
３００２－０～３００２－４、３４０２－０～３４０２－４ エントリ
４２０１ ＣＰＵ
４２０２ メモリ
４２０３ 入力装置
４２０４ 出力装置
４２０５ 補助記憶装置
４２０６ 媒体駆動装置
４２０７ ネットワーク接続装置
４２０８ バス
４２０９ 可搬型記録媒体
５１１、７１９ 記憶部
５１２ 第１演算処理部
５１３ 第２演算処理部
５１４、７１５ 取得部
７０１ 情報処理システム
７１１ 計装部
７１２－１、７１２－２、４２１１－１～４２１１－Ｌ コア
７１３ サイクリックバッファ
７１４ ＣＰＵモニタ機構
７１６ 変換部
７１７ 計算部
７１８ 出力部
７２１、７２５ バイナリファイル
７２２ 計装プログラム
７２３ 分岐制御プログラム
７２４ 変換プログラム
７２６ アドレス対応テーブル
７２７ シンボルテーブル
７２８ プロファイル情報
７２９ 性能プロファイル・ファイル
７３０ 分岐履歴ファイル
１００１、３００１、３４０１ ハッシュテーブル
１００２－０～１００２－４ コードブロック
１１０１～１１０４ コード
３００２－０～３００２－４、３４０２－０～３４０２－４ エントリ
４２０１ ＣＰＵ
４２０２ メモリ
４２０３ 入力装置
４２０４ 出力装置
４２０５ 補助記憶装置
４２０６ 媒体駆動装置
４２０７ ネットワーク接続装置
４２０８ バス
４２０９ 可搬型記録媒体
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】