特開 2024-157663 検査装置および検査方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024157663

(43)【公開日】2024-11-08

(54)【発明の名称】検査装置および検査方法

(51)【国際特許分類】

   H05K 3/34 20060101AFI20241031BHJP

【ＦＩ】

H05K3/34 512B

H05K3/34 505B

H05K3/34 507C

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2023072141

(22)【出願日】2023-04-26

(71)【出願人】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】佐藤 耕平

(72)【発明者】

【氏名】朝山 真次

【テーマコード（参考）】

5E319

【Ｆターム（参考）】

5E319AA03

5E319BB05

5E319CC33

5E319CD53

5E319GG15

(57)【要約】

【課題】基板の表面の電極と電子部品の底面の端子との間のはんだ接合部を検査することが可能な検査装置を提供する。
【解決手段】検査装置１０は、プリント配線板１１の表面のパッド１１ｂに電子部品１３の底面の端子１３ａをリフローはんだ付けする製造ラインにおいて、パッド１１ｂに印刷されたクリームはんだ１２の体積Ｖとパッド１１ｂの面積Ｓとに基づいて、はんだ接合部１２Ｂの理論上の厚さＰを求める。検査装置１０は、さらに、部品実装高さＨと電子部品１３の厚さｈとに基づいて、はんだ接合部１２Ｂの実際の厚さＱを求める。そして、検査装置１０は、求められた厚さＰ，Ｑに基づいて、はんだ接合部１２Ｂが正常か否かを判定する。
【選択図】図１

【特許請求の範囲】

【請求項1】

基板の表面の電極にクリームはんだを印刷し、電子部品の底面の端子を前記電極に位置合わせして前記電子部品を前記基板の表面に搭載し、前記クリームはんだを溶融させて前記電極および前記端子間をはんだ付けする製造ラインにおいて、前記電極および前記端子間のはんだ接合部を検査する検査装置であって、
前記電極の表面に印刷された前記クリームはんだの体積を検出する第１の検出部と、
前記第１の検出部によって検出された前記クリームはんだの体積に基づいて、前記はんだ接合部の理論上の第１のサイズを求める第１の演算部と、
前記電極および前記端子間のはんだ付けの終了後に、前記基板の表面を基準とした前記電子部品の天面の高さを検出する第２の検出部と、
前記第２の検出部によって検出された前記電子部品の天面の高さと前記電子部品の厚さとに基づいて、前記はんだ接合部の実際の第２のサイズを求める第２の演算部と、
前記第１および第２の演算部によって求められた前記第１および第２のサイズに基づいて、前記はんだ接合部が正常か否かを判定する判定部とを備える、検査装置。

【請求項2】

前記第１および第２のサイズは、それぞれ第１および第２の厚さであり、
前記第１の演算部は、前記クリームはんだの体積を前記電極の面積で除算して前記クリームはんだの厚さを求め、その厚さに１よりも小さな定数を乗算して前記第１の厚さを求め、
前記第２の演算部は、前記電子部品の天面の高さから前記電子部品の厚さを減算して前記第２の厚さを求める、請求項１に記載の検査装置。

【請求項3】

前記第１および第２のサイズは、それぞれ第１および第２の体積であり、
前記第１の演算部は、前記クリームはんだの体積に１よりも小さな定数を乗算して前記第１の体積を求め、
前記第２の演算部は、前記電子部品の天面の高さから前記電子部品の厚さを減算した値に前記電極の面積を乗算して前記第２の体積を求める、請求項１に記載の検査装置。

【請求項4】

前記第２の検出部は、
前記電子部品の天面を複数の区域に分割し、前記基板の表面を基準とした前記複数の区域の各々の高さを検出する高さ検出器と、
前記高さ検出器によって検出された前記複数の区域の高さを平均して前記天面の高さを求める第３の演算部とを含む、請求項１または請求項２に記載の検査装置。

【請求項5】

前記第２の検出部は、
前記電子部品の天面と前記基板の表面との間の体積を検出する体積検出器と、
前記体積検出器によって検出された体積を前記電子部品の天面の面積で除算して前記天面の高さを求める第３の演算部とを含む、請求項１または請求項２に記載の検査装置。

【請求項6】

前記判定部は、
前記第１および第２のサイズに基づいて前記はんだ接合部のボイド率を求め、
前記ボイド率が上限値よりも小さい場合は、前記はんだ接合部が正常であると判定し、
前記ボイド率が前記上限値以上である場合は、前記はんだ接合部が正常でないと判定する、請求項１から請求項３のいずれか１項に記載の検査装置。

【請求項7】

前記判定部の判定結果を報知する報知部をさらに備える、請求項１から請求項３のいずれか１項に記載の検査装置。

【請求項8】

基板の表面の電極にクリームはんだを印刷し、電子部品の底面の端子を前記電極に位置合わせして前記電子部品を前記基板の表面に搭載し、前記クリームはんだを溶融させて前記電極および前記端子間をはんだ付けする製造ラインにおいて、前記電極および前記端子間のはんだ接合部を検査する検査方法であって、
前記電極の表面に印刷された前記クリームはんだの体積を検出するステップと、
前記体積を検出するステップによって検出された前記クリームはんだの体積に基づいて、前記はんだ接合部の理論上の第１のサイズを求めるステップと、
前記電極および前記端子間のはんだ付けの終了後に、前記基板の表面を基準とした前記電子部品の天面の高さを検出するステップと、
前記高さを検出するステップによって検出された前記電子部品の天面の高さと前記電子部品の厚さとに基づいて、前記はんだ接合部の実際の第２のサイズを求めるステップと、
前記第１および第２のサイズに基づいて、前記はんだ接合部が正常か否かを判定するステップとを含む、検査方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、検査装置および検査方法に関する。

【背景技術】

【0002】

特開２０１９－５７５６８号公報（特許文献１）には、基板の表面の電極にクリームはんだを印刷し、電子部品の側面の端子を電極に位置合わせして電子部品を基板の表面に搭載し、クリームはんだを溶融させて電極および端子間をはんだ付けする製造ラインにおいて、電極および端子間のはんだ接合部を検査する検査装置が開示されている。この検査装置は、電極に印刷されたクリームはんだの外観からクリームはんだの体積を検出し、はんだ接合部の外観からはんだ接合部の体積を検出し、クリームはんだの体積とはんだ接合部の体積とに基づいて、はんだ接合部が正常か否かを判定する。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１９－５７５６８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１に記載の検査装置では、はんだ接合部の外観から体積を検出するので、はんだ接合部が電子部品の外部に露出している必要がある。したがって、基板の表面の電極に電子部品の底面の端子がはんだ付けされる場合には、はんだ接合部が電子部品の下に隠れてしまうため、はんだ接合部の体積を検出することができず、はんだ接合部を検査することができないという問題がある。

【0005】

それゆえに、本開示の主たる目的は、基板の表面の電極と電子部品の底面の端子との間のはんだ接合部を検査することが可能な検査装置と、検査方法を提供することである。

【課題を解決するための手段】

【0006】

本開示の検査装置は、基板の表面の電極にクリームはんだを印刷し、電子部品の底面の端子を電極に位置合わせして電子部品を基板の表面に搭載し、クリームはんだを溶融させて電極および端子間をはんだ付けする製造ラインにおいて、電極および端子間のはんだ接合部を検査するものである。この検査装置は、第１の検出部、第１の演算部、第２の検出部、第２の演算部、および判定部を備える。第１の検出部は、電極の表面に印刷されたクリームはんだの体積を検出する。第１の演算部は、第１の検出部によって検出されたクリームはんだの体積に基づいて、はんだ接合部の理論上の第１のサイズを求める。第２の検出部は、電極および端子間のはんだ付けの終了後に、基板の表面を基準とした電子部品の天面の高さを検出する。第２の演算部は、第２の検出部によって検出された電子部品の天面の高さと電子部品の厚さとに基づいて、はんだ接合部の実際の第２のサイズを求める。判定部は、第１および第２の演算部によって求められた第１および第２のサイズに基づいて、はんだ接合部が正常か否かを判定する。

【発明の効果】

【0007】

本開示の検査装置では、電極に印刷されたクリームはんだの体積と電極の面積とに基づいて、はんだ接合部の理論上の第１のサイズが求められるとともに、実装された電子部品の天面の高さと電子部品の厚さとに基づいて、はんだ接合部の実際の第２のサイズが求められ、第１および第２のサイズに基づいて、はんだ接合部が正常か否かが判定される。したがって、この検査装置によれば、基板の表面の電極に電子部品の底面の端子をはんだ付けするために、はんだ接合部が電子部品の下に隠れてしまう場合でも、はんだ接合部を検査することができる。

【図面の簡単な説明】

【0008】

【図1】実施の形態１に従う検査装置が適用される製造ラインの構成を示すブロック図である。

【図2】印刷機の動作を模式的に示す断面図である。

【図3】部品搭載機の動作を模式的に示す断面図である。

【図4】リフロー炉の動作を模式的に示す断面図である。

【図5】外観検査機の動作を模式的に示す断面図である。

【図6】演算処理装置の構成を示すブロック図である。

【図7】図６に示す判定部の動作を模式的に示す断面図である。

【図8】はんだ接合部のボイド率を求める方法を説明するための断面図である。

【図9】はんだ接合部のボイド率を求める方法を説明するための他の断面図である。

【図10】はんだ接合部の実際の厚さとボイド率との関係を例示する図である。

【図11】製造ラインの動作を示すフローチャートである。

【図12】検査装置の動作を示すフローチャートである。

【図13】実施の形態１の変更例１における演算処理装置の構成を示すブロック図である。

【図14】実施の形態１の変更例２における演算処理装置の構成を示すブロック図である。

【図15】実施の形態２における演算処理装置の構成を示すブロック図である。

【発明を実施するための形態】

【0009】

以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。以下では、複数の実施の形態について説明するが、各実施の形態で説明された構成を適宜組合わせることは出願当初から予定されている。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

【0010】

実施の形態１．
図１は、実施の形態１に従う検査装置が適用される製造ラインの構成を示すブロック図である。図１において、この製造ラインは、印刷機１、印刷検査機２、部品搭載機３、部品搭載検査機４、リフロー炉５、外観検査機６、演算処理装置７、および画像表示装置８を備える。印刷検査機２、外観検査機６、演算処理装置７、および画像表示装置８は、検査装置１０を構成する。

【0011】

図２は、印刷機１の動作を模式的に示す断面図である。印刷前のプリント配線板１１（基板）は、図２（Ａ）に示すように、絶縁板１１ａと、その表面に形成されたパッド１１ｂ（電極）とを含む。

【0012】

実際には、プリント配線板１１の表面には複数のパッド１１ｂ、複数の配線などが形成されているが、図面および説明の簡単化のため、図２では１個のパッド１１ｂのみが示されている。印刷機１は、プリント配線板１１の表面にクリームはんだパターンを印刷することにより、図２（Ｂ）に示すように、パッド１１ｂの表面にクリームはんだ部１２を形成する。

【0013】

再び図１を参照して、印刷検査機２（第１の検出部）は、パッド１１ｂの表面に形成されたクリームはんだ部１２に対して、光学的な３次元外観検査を実施し、クリームはんだ部１２が正常に形成されたか否かを判定する。

【0014】

また印刷検査機２は、クリームはんだ部１２の体積Ｖを検出し、検出した体積Ｖを示す信号を演算処理装置７に与える。印刷検査機２は、たとえば、位相シフト法や光切断法によりクリームはんだ部１２の外形を検出し、検出した外形に基づいてクリームはんだ部１２の体積Ｖを求める。

【0015】

なお、クリームはんだは、はんだ粉末とフラックス液を混合したものであり、はんだペーストとも呼ばれる。また、印刷検査機２は、はんだペースト検査装置（ＳＰＩ：Solder Paste Inspection）とも呼ばれる。印刷検査機２によってクリームはんだ部１２が正常に形成されたと判定された場合には、プリント配線板１１は部品搭載機３に送られる。

【0016】

図３は、部品搭載機３の動作を模式的に示す断面図である。部品搭載機３は、図３（Ａ）に示すように、クリームはんだ部１２が形成されたパッド１１ｂの上方に電子部品１３の底面の端子１３ａを位置合わせする。

【0017】

実際には、電子部品１３の底面には複数の端子１３ａが設けられているが、図面および説明の簡単化のため、図３では１個の端子１３ａのみが示されている。電子部品１３は、たとえば、ＱＦＮ（Quad Flat Non-lead package）、あるいはＳＯＮ（Small Outline Non-lead package）などである。

【0018】

次に、部品搭載機３は、図３（Ｂ）に示すように、電子部品１３を下降させてプリント配線板１１の表面に搭載する。これにより、パッド１１ｂと端子１３ａの間にクリームはんだ部１２が挟まれ、平板状のクリームはんだ層１２Ａが形成される。

【0019】

再び図１を参照して、部品搭載検査機４は、部品搭載機３によってプリント配線板１１に搭載された電子部品１３に対して、光学的な３次元外観検査を実施し、電子部品１３が正常に搭載されたか否かを判定する。

【0020】

３次元外観検査では、電子部品１３の位置ずれ、種類の間違い、方向（極性）の間違い、欠品、余剰部品の有無などが検査される。電子部品１３が正常に搭載されたと判定された場合には、電子部品１３が搭載されたプリント配線板１１はリフロー炉５に送られる。

【0021】

図４は、リフロー炉５の動作を模式的に示す断面図である。図４（Ａ）において、リフロー炉５は、電子部品１３が搭載されたプリント配線板１１を所定の温度プロファイルで加熱した後に冷却する。クリームはんだ層１２Ａは溶融した後に凝固し、図４（Ｂ）に示すように、はんだ接合部１２Ｂとなる。

【0022】

電子部品１３の底面の端子１３ａとプリント配線板１１の表面のパッド１１ｂとは、はんだ接合部１２Ｂによって電気的に接続されるとともに機械的に固定される。電子部品１３が実装されたプリント配線板１１は、外観検査機６に送られる。

【0023】

図５は、外観検査機６の動作を模式的に示す断面図である。図５において、外観検査機６（第２の検出部）は、電子部品１３が実装されたプリント配線板１１に対して、光学的な３次元外観検査を実施し、電子部品１３が正常に実装されたか否かを判定する。また、外観検査機６は、プリント配線板１１の表面を基準とした電子部品１３の天面の高さＨを検出し、検出した高さＨを示す信号を演算処理装置７に与える。

【0024】

外観検査機６が測長機能を備えている場合には、その測長機能によって高さＨが検出される。測長機能としては、光やレーザを用いた照度差ステレオ方式、光切断方式、位相シフト法などがある。また、外観検査機６が測長機能を備えていない場合には、たとえば、レーザ変位計または接触式の変位センサを用いて高さＨを測定してもよい。

【0025】

再び図１を参照して、演算処理装置７は、印刷検査機２によって検出されたクリームはんだ１２Ａの体積Ｖと、外観検査機６によって検出された電子部品１３の天面の高さＨとに基づいて、はんだ接合部１２Ｂが合格か否か（すなわち正常か否か）を判定する。画像表示装置８は、演算処理装置７の判定結果を表示する。

【0026】

図６は、演算処理装置７の構成を示すブロック図である。図６において、演算処理装置７は、記憶部２０，２４、演算部２１，２２、判定部２３、および出力部２５を含む。記憶部２０は、プリント配線板１１の表面のパッド１１ｂ（図２）の面積Ｓと、電子部品１３の厚さｈ（図５）とを記憶している。

【0027】

パッド１１ｂの面積Ｓは、プリント配線板１１の設計情報から既知であり、パッド１１ｂの面積Ｓを予め記憶部２０に記憶させておく。あるいは、クリームはんだ１２が印刷される前のプリント配線板１１のパッド１１ｂ（図２）の面積Ｓを印刷検査機２または外観検査機６によって検出し、検出した面積Ｓを予め記憶部２０に記憶させても構わない。

【0028】

電子部品１３の厚さｈは、部品カタログから既知であり、電子部品１３の厚さｈを予め記憶部２０に記憶させておく。電子部品１３の厚さｈの実測値を記憶部２０に記憶させても構わない。また、部品搭載機３が電子部品１３の厚さｈを検出する機能を有する場合には、部品搭載機３によって検出された電子部品１３の厚さｈを記憶部２０に記憶させてもよい。

【0029】

演算部２１（第１の演算部）は、印刷検査機２（図１）によって検出されたクリームはんだ部１２（図３）の体積Ｖを、記憶部２０に記憶されたパッド１１ｂの面積Ｓで除算してクリームはんだ層１２Ａ（図３）の厚さＤを求める。演算部２１は、さらに、クリームはんだ層１２Ａの厚さＤに定数Ｋを乗算して、はんだ接合部１２Ｂ（図４）の理論上の厚さＰ＝Ｋ×Ｄを求める。ここで、Ｋは、１よりも小さな正の実数である。

【0030】

一般に、クリームはんだを溶融および凝集させると、体積は１／２に減少する。クリームはんだ層１２Ａが溶融・凝集してもパッド１１ｂの面積Ｓは変化しないので、クリームはんだ層１２Ａの体積Ｖが１／２になれば、厚さは１／２になる。

【0031】

ただし、クリームはんだの溶融・凝集の前後の体積変化の比率について経験値や実績値があれば、それら使用してもよく、また、必要に応じて補正しても構わない。本実施の形態１では、体積変化の比率を１／２とし、Ｋ＝１／２とする。したがって、はんだ接合部１２Ｂの理論上の厚さＰ（第１のサイズ）は、Ｐ＝Ｄ／２となる。

【0032】

演算部２２は、外観検査機６（図１）によって検出された高さＨ（図５）から、記憶部２０に記憶された電子部品１３の厚さｈを減算して、はんだ接合部１２Ｂの実際の厚さＱ＝Ｈ－ｈを求める。

【0033】

図７は、図６に示した判定部２３の動作を模式的に示す断面図である。図７（Ａ）に示すように、はんだ接合部１２Ｂの内部にボイド３０が無い場合には、はんだ接合部１２Ｂの理論上の厚さＰと実際の厚さＱ（第２のサイズ）とは同じである（Ｐ＝Ｑ）。

【0034】

これに対して、図７（Ｂ）に示すように、はんだ接合部１２Ｂの内部にボイド３０がある場合には、はんだ接合部１２Ｂの理論上の厚さＰよりも実際の厚さＱの方が大きくなる（Ｐ＜Ｑ）。

【0035】

したがって、演算部２２によって求められた実際の厚さＱが、演算部２１によって求められた理論上の厚さＰよりも大きい場合には、はんだ接合部１２Ｂの内部にボイド３０があると判断することができる。また、ボイド３０が大きいほど実際の厚さＱが大きくなるので、実際の厚さＱと理論上の厚さＰとを比較することにより、はんだ接合部１２Ｂにおけるボイド３０の比率を求めることができる。

【0036】

図８は、はんだ接合部１２Ｂにおけるボイド率を求める方法を説明するための断面図である。図８において、（Ａ）は（Ｂ）のＶＩＩＩＡ－ＶＩＩＩＡ線断面図であり、（Ｃ）は（Ｄ）のＶＩＩＩＣ－ＶＩＩＩＣ線断面図である。

【0037】

ボイド３０は、図８（Ａ）（Ｂ）に示すように、球、あるいは球を押しつぶしたような形状になると考えられる。しかし、本実施の形態１では、説明の簡単化のため、図８（Ｃ）（Ｄ）に示すように、ボイド３０は円柱状であるものとし、ボイド３０の直径をｄとする。

【0038】

図９は、はんだ接合部１２Ｂにおけるボイド率を求める方法を説明するための他の断面図である。図９において、（Ａ）はボイド３０が無い場合を示し、（Ｂ）はボイド３０がある場合を示している。

【0039】

図９（Ａ）（Ｂ）から分かるように、ボイド３０が無い場合におけるはんだ接合部１２Ｂの体積Ｖ１＝Ｓ×Ｐと、ボイド３０の体積Ｖ２＝（ｄ／２）^２×π×Ｑとの和は、ボイド３０がある場合におけるはんだ接合部１２Ｂの体積Ｖ３＝Ｓ×Ｑと等しい（Ｖ１＋Ｖ２＝Ｖ３）。したがって、次式（１）が成立する。

【0040】

【数1】

【0041】

上式（１）を変形すると、ボイド３０の直径ｄは、次式（２）で表される。

【0042】

【数2】

【0043】

ボイド率Ｒｖは、ボイド３０の面積とパッド１１ｂの面積Ｓとの比で表され、次式（３）が成立する。

【0044】

【数3】

【0045】

式（３）に式（２）を代入すると、次式（４）が得られる。

【0046】

【数4】

【0047】

このように、ボイド率Ｒｖは、はんだ接合部１２Ｂの理論上の厚さＰと実際の厚さＱとの関数となる（Ｒｖ＝１－Ｐ／Ｑ）。Ｑ＝Ｐである場合は、Ｒｖ＝０である。Ｐが一定値である場合には、Ｑが増大するに従ってボイド率Ｒｖも増大する。

【0048】

図１０は、はんだ接合部１２Ｂの実際の厚さＱ（ｍｍ）とボイド率Ｒｖとの関係を例示する図である。図１０では、クリームはんだ層１２Ａ（図４）の厚さＤが０．１５ｍｍである場合が示されている。この場合、はんだ接合部１２Ｂ（図４）の理論上の厚さＰは、Ｐ＝０．１５／２＝０．０７５ｍｍとなる。

【0049】

ボイド３０が無い場合には（Ｒｖ＝０）、実際の厚さＱと理論上の厚さＰとは等しい（Ｐ＝Ｑ）。図１０では、Ｑ＝０．０７５（ｍｍ）である場合に、Ｒｖ＝０となっている。たとえば、Ｑ＝０．１１（ｍｍ）である場合、Ｒｖは約０．３となり、Ｑ＝０．１２５（ｍｍ）である場合、Ｒｖは０．４となる。

【0050】

ボイド率Ｒｖが上限値ＲＨ未満のはんだ接合部１２Ｂは合格とされ、ボイド率Ｒｖが上限値ＲＨ以上のはんだ接合部１２Ｂは不合格とされる。以下の説明においては、上限値ＲＨをたとえば０．４に設定して説明する。

【0051】

なお、図１０では、理論上の厚さＰは一定であるとされているので、実際の厚さＱが上限値ＱＨ未満のはんだ接合部１２Ｂを合格とし、実際の厚さＱが上限値ＱＨ以上のはんだ接合部１２Ｂを不合格としても構わない。以下の説明においては、上限値ＱＨをたとえば０．１２５（ｍｍ）に設定して説明する。

【0052】

再び図６を参照して、判定部２３は、演算部２１によって求められたはんだ接合部１２Ｂの理論上の厚さＰと、演算部２２によって求められたはんだ接合部１２Ｂの実際の厚さＱとに基づいて、ボイド率Ｒｖ＝１－Ｐ／Ｑを求める。

【0053】

そして、判定部２３は、求めたボイド率Ｒｖと上限値ＲＨとの大小を比較し、比較結果を示す信号φ２３を生成する。上限値ＲＨは、たとえば０．４に設定される。Ｒｖ≧ＲＨである場合には、信号φ２３は「Ｈ」レベルにされる。Ｒｖ＜ＲＨである場合には、信号φ２３は「Ｌ」レベルにされる。

【0054】

信号φ２３が「Ｈ」レベルである場合には、ボイド率Ｒｖが上限値ＲＨ以上であるので、「Ｈ」レベルの信号φ２３は、検査対象のはんだ接合部１２Ｂが不合格である旨を示している。他方、信号φ２３が「Ｌ」レベルである場合には、ボイド率Ｒｖが上限値ＲＨよりも小さいので、「Ｌ」レベルの信号φ２３は、検査対象のはんだ接合部１２Ｂが合格である旨を示している。

【0055】

判定部２３は、検査対象のはんだ接合部１２Ｂのボイド率Ｒｖと、合否を示す信号φ２３と、はんだ接合部１２Ｂの位置情報（すなわちパッド１１ｂの位置情報）とを記憶部２４の所定のアドレスに書き込む。なお、パッド１１ｂの位置情報は、たとえば、印刷検査機２（図１）によって生成され、クリームはんだ部１２の体積Ｖに添付される。出力部２５は、記憶部２４の記憶内容を読み出して画像表示装置８に与える。

【0056】

画像表示装置８（報知部）は、出力部２５から与えられた情報、すなわち検査対象のはんだ接合部１２Ｂのボイド率Ｒｖと、合格または不合格と、はんだ接合部１２Ｂの位置情報（パッド１１ｂの位置情報）とを表示する。

【0057】

製造ライン（図１）の使用者は、検査した複数のはんだ接合部１２Ｂの全てが合格であると画像表示装置８に表示された場合には、プリント配線板１１に対する電子部品１３の実装は成功したと判断する。

【0058】

他方、製造ラインの使用者は、検査した複数のはんだ接合部１２Ｂのうちの１つでも不合格であることが画像表示装置８に表示された場合には、プリント配線板１１に対する電子部品１３の実装は失敗したと判断する。

【0059】

なお、演算処理装置７は、専用処理回路のような専用のハードウェア、あるいはプロセッサおよび記憶装置で構成される。専用のハードウェアを利用する場合、専用処理回路は、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field Programmable Gate Array）、またはこれらを組み合わせたものを含む。

【0060】

プロセッサおよび記憶装置を利用する場合、上記の各機能は、ソフトウェア、ファームウェアまたはこれらの組合せにより実現される。ソフトウェアまたはファームウェアは、プログラムとして記述され、記憶装置に記憶される。プロセッサは、記憶装置に記憶されたプログラムを読み出して実行する。これらのプログラムは、上記の各機能を実現する手順および方法をコンピュータに実行させるものであるとも言える。

【0061】

記憶装置は、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、フラッシュメモリ、ＥＰＲＯＭ（Erasable Programmable Read Only Memory）、またはＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）（登録商標）といった半導体メモリで構成される。半導体メモリは、不揮発性メモリでもよいし揮発性メモリでもよい。また、記憶装置は、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスクまたはＤＶＤ（Digital Versatile Disc）で構成されていても構わない。

【0062】

演算処理装置７および画像表示装置８をパーソナルコンピュータによって実現してもよい。また、記憶部２０，２４を他のサーバやクラウドによって実現しても構わない。

【0063】

図１１は、製造ラインの動作を示すフローチャートである。ステップＳ１において印刷機１によって、プリント配線板１１（図２）の表面のパッド１１ｂにクリームはんだ１２が印刷される。ステップＳ２において印刷検査機２によって、パッド１１ｂの表面に印刷されたクリームはんだ１２の外観が検査されるとともに、クリームはんだ１２の体積Ｖが検出される。

【0064】

ステップＳ３において部品搭載機３によって、プリント配線板１１のパッド１１ｂの上方に電子部品１３（図３）の底面の端子１３ａが位置合わせされた後、電子部品１３が下降されてプリント配線板１１の表面に搭載される。ステップＳ４において部品搭載検査機４によって、プリント配線板１１の表面に電子部品１３が正常に搭載されたか否かが検査される。

【0065】

ステップＳ５においてリフロー炉５によって、電子部品１３が搭載されたプリント配線板１１が所定の温度プロファイルで加熱される。これにより、クリームはんだ層１２Ａ（図４）が溶融および凝固してはんだ接合部１２Ｂとなる。

【0066】

ステップＳ６において外観検査機６によって、電子部品１３が正常に実装されたか否かが検査されるとともに、プリント配線板１１の表面を基準とした電子部品１３の天面の高さＨ（図５）が検出される。

【0067】

ステップＳ７において演算処理装置７によって、クリームはんだ１２の体積Ｖと部品実装高さＨとに基づいて、はんだ接合部１２Ｂのボイド率Ｒｖが求められるとともに、はんだ接合部１２Ｂの合否が判定される。ステップＳ８において画像表示装置８によって、ボイド率Ｒｖと合否の判定結果が表示される。

【0068】

図１２は、検査装置１０の動作を示すフローチャートである。ステップＳ１１において印刷検査機２によって、プリント配線板１１のパッド１１ｂに印刷されたクリームはんだ１２（図２）の体積Ｖが検出される。

【0069】

ステップＳ１２において演算部２１（図６）によって、クリームはんだ１２の体積Ｖがパッド１１ｂの面積Ｓで除算されてクリームはんだ層１２Ａ（図３）の厚さＤ＝Ｖ／Ｓが求められる。ステップＳ１３において演算部２１によって、クリームはんだ層１２Ａの厚さＤに定数Ｋが乗算されてはんだ接合部１２Ｂ（図４）の理論上の厚さＰ＝Ｋ×Ｄが求められる。

【0070】

ステップＳ１４において外観検査機６によって、プリント配線板１１の表面を基準とした電子部品１３の天面の高さＨ（図５）が検出される。ステップＳ１５において演算部２２（図６）によって、部品実装高さＨから電子部品１３の厚さｈが減算されて、はんだ接合部１２Ｂの実際の厚さＱ＝Ｈ－ｈが求められる。

【0071】

ステップＳ１６において判定部２３（図６）によって、はんだ接合部１２Ｂの理論上の厚さＰと実際の厚さＱとに基づいて、はんだ接合部１２Ｂにおけるボイド率Ｒｖ＝１－Ｐ／Ｑが求められる。

【0072】

ステップＳ１７において判定部２３によって、ボイド率Ｒｖと上限値ＲＨの大小が比較され、比較結果に基づいてはんだ接合部１２Ｂの合否が判定され、判定結果を示す信号φ２３が生成される。ステップＳ１８において画像表示装置８（図６）によって、ボイド率Ｒｖと合否の判定結果が表示される。

【0073】

以上のように、本実施の形態１では、パッド１１ｂに印刷されたクリームはんだ１２の体積Ｖとパッド１１ｂの面積Ｓとに基づいて、はんだ接合部１２Ｂの理論上の厚さＰを求めるとともに、部品実装高さＨと電子部品１３の厚さｈとに基づいて、はんだ接合部１２Ｂの実際の厚さＱを求め、厚さＰ，Ｑに基づいてはんだ接合部１２Ｂが正常か否かを判定する。したがって、プリント配線板１１の表面のパッド１１ｂに電子部品１３の底面の端子１３ａをはんだ付けするために、はんだ接合部１２Ｂが電子部品１３の下に隠れてしまう場合でも、はんだ接合部１２Ｂを検査することができる。

【0074】

図１３は、本実施の形態１の変更例１における演算処理装置の構成を示すブロック図であって、図６と対比される図である。図１３を参照して、この変更例１が実施の形態１と異なる点は、演算処理装置７が演算処理装置７Ａで置換されている点である。演算処理装置７Ａは、演算処理装置７に演算部３１を追加したものである。

【0075】

この変更例１では、外観検査機６（図１）は、実装された電子部品１３（図５）の天面を格子状に分割して第１～第ｎの区域を生成し、プリント配線板１１の表面を基準とした第１～第ｎの区域の高さＨ１～Ｈｎの各々を検出する。ｎは、２以上の整数である。演算部３１（第３の演算部）は、外観検査機６（高さ検出器）によって検出された高さＨ１～Ｈｎの平均値を求め、求めた平均値を部品実装高さＨとして演算部２２に与える。他の構成および動作は実施の形態１と同じであるので、その説明は繰り返さない。

【0076】

この変更例１では、電子部品１３の天面を第１～第ｎの区域に分割し、第１～第ｎの区域の高さＨ１～Ｈｎの平均値を部品実装高さＨとするので、ボイド３０の影響によって電子部品１３が傾いて実装されている場合や、電子部品１３の天面に傷や欠けが生じている場合でも、部品実装高さＨを精度良く検出することができる。このため、はんだ接合部１２Ｂの実際の厚さＱ、ボイド率Ｒｖを精度良く求めることができる。

【0077】

図１４は、本実施の形態１の変更例２における演算処理装置の構成を示すブロック図であって、図６と対比される図である。図１４を参照して、この変更例２が実施の形態１と異なる点は、演算処理装置７が演算処理装置７Ｂで置換されている点である。演算処理装置７Ｂは、演算処理装置７に演算部３２を追加したものである。

【0078】

この変更例２では、外観検査機６（図１）は、実装された電子部品１３（図５）の天面とプリント配線板１１の表面との間の部分の体積Ｖ１と、その電子部品１３の天面の面積Ｓ１とを検出する。演算部３２（第３の演算部）は、外観検査機６（体積検出器）によって検出された体積Ｖ１を天面の面積Ｓ１で除算して部品実装高さＨ＝Ｖ１／Ｓ１を求め、求めた部品実装高さＨを演算部２２に与える。他の構成および動作は実施の形態１と同じであるので、その説明は繰り返さない。この変更例２でも変更例１と同じ効果が得られる。

【0079】

なお、電子部品１３の天面の面積Ｓ１は部品カタログから既知であるので、その面積Ｓ１を予め記憶部２０に記憶させておき、外観検査機６によって検出された体積Ｖ１を記憶部２０に記憶された面積Ｓ１で除算して部品実装高さＨ＝Ｖ１／Ｓ１を求めても構わない。

【0080】

実施の形態２．
図１５は、実施の形態２における演算処理装置の構成を示すブロック図であって、図６と対比される図である。図１５を参照して、この実施の形態２が実施の形態１と異なる点は、演算処理装置７が演算処理装置７Ｃで置換されている点である。演算処理装置７Ｃは、演算処理装置７の演算部２１，２２および判定部２３をそれぞれ演算部４１，４２および判定部４３で置換したものである。

【0081】

演算部４１（第１の演算部）は、印刷検査機２（図１）によって検出されたクリームはんだ部１２（図３）の体積Ｖに定数Ｋを乗算して、はんだ接合部１２Ｂ（図４）の理論上の体積Ｐｖ＝Ｋ×Ｖを求める。ここで、Ｋは、１よりも小さな正の実数である。

【0082】

一般に、クリームはんだを溶融および凝集させると、体積は１／２に減少する。ただし、クリームはんだの溶融・凝集の前後の体積変化の比率について経験値や実績値があれば、それら使用してもよく、また、必要に応じて補正しても構わない。本実施の形態２では、体積変化の比率を１／２とし、Ｋ＝１／２とする。したがって、はんだ接合部１２Ｂの理論上の体積Ｐｖ（第１のサイズ）は、Ｐｖ＝Ｖ／２となる。

【0083】

演算部４２は、外観検査機６（図１）によって検出された高さＨ（図５）から、記憶部２０に記憶された電子部品１３の厚さｈを減算した値に、記憶部２０に記憶されたパッド１１ｂの面積Ｓを乗算して、はんだ接合部１２Ｂの実際の体積Ｑｖ＝（Ｈ－ｈ）×Ｓを求める。

【0084】

判定部４３は、演算部４１によって求められたはんだ接合部１２Ｂの理論上の体積Ｐｖと、演算部４２によって求められたはんだ接合部１２Ｂの実際の体積Ｑｖ（第２のサイズ）とに基づいて、ボイド率Ｒｖ＝１－Ｐｖ／Ｑｖを求める。なお、Ｐｖ＝Ｐ×Ｓ、Ｑｖ＝Ｑ×Ｓであるので、Ｐｖ／Ｑｖ＝Ｐ／Ｑである。

【0085】

そして、判定部４３は、求めたボイド率Ｒｖと上限値ＲＨとを比較し、比較結果を示す信号φ２３を生成する。判定部４３は、検査対象のはんだ接合部１２Ｂのボイド率Ｒｖと、合否を示す信号φ２３と、はんだ接合部１２Ｂの位置情報（パッド１１ｂの位置情報）とを記憶部２４の所定のアドレスに書き込む。他の構成および動作は実施の形態１と同じであるので、その説明は繰り返さない。

【0086】

以上のように、本実施の形態２では、パッド１１ｂに印刷されたクリームはんだ１２の体積Ｖに基づいて、はんだ接合部１２Ｂの理論上の体積Ｐｖを求めるとともに、部品実装高さＨと電子部品１３の厚さｈとパッド１１ｂの面積Ｓとに基づいて、はんだ接合部１２Ｂの実際の体積Ｑｖを求め、体積Ｐｖ，Ｑｖに基づいてはんだ接合部１２Ｂが正常か否かを判定する。したがって、プリント配線板１１の表面のパッド１１ｂに電子部品１３の底面の端子１３ａをはんだ付けするために、はんだ接合部１２Ｂが電子部品１３の下に隠れてしまう場合でも、はんだ接合部１２Ｂを検査することができる。

【0087】

今回開示された各実施の形態は、技術的に矛盾しない範囲で適宜組合わせて実施することも予定されている。そして、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示により示される技術的範囲は、上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【符号の説明】

【0088】

１ 印刷機、２ 印刷検査機、３ 部品搭載機、４ 部品搭載検査機、５ リフロー炉、６ 外観検査機、７，７Ａ，７Ｂ，７Ｃ 演算処理装置、８ 画像表示装置、１０ 検査装置、１１ プリント配線板、１１ａ 絶縁板、１１ｂ パッド、１２ クリームはんだ部、１２Ａ クリームはんだ層、１２Ｂ はんだ接合部、１３ 電子部品、１３ａ 端子、２０，２４ 記憶部、２１，２２，３１，３２，４１，４２ 演算部、２３，４３ 判定部、２５ 出力部、３０ ボイド。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】