特開 2024-157688 複合フィルタ装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024157688

(43)【公開日】2024-11-08

(54)【発明の名称】複合フィルタ装置

(51)【国際特許分類】

   H03H 9/25 20060101AFI20241031BHJP

   H03H 9/17 20060101ALI20241031BHJP

   H03H 9/54 20060101ALI20241031BHJP

   H03H 9/72 20060101ALI20241031BHJP

   H03H 9/70 20060101ALI20241031BHJP

【ＦＩ】

H03H9/25 A

H03H9/17 F

H03H9/54 Z

H03H9/72

H03H9/70

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2023072186

(22)【出願日】2023-04-26

(71)【出願人】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】110001232

【氏名又は名称】弁理士法人大阪フロント特許事務所

(72)【発明者】

【氏名】吉岡 弘之

【テーマコード（参考）】

5J097

5J108

【Ｆターム（参考）】

5J097AA10

5J097BB15

5J097CC05

5J097HA04

5J097KK03

5J097KK04

5J097KK09

5J097KK10

5J097LL07

5J108AA07

5J108BB02

5J108GG03

5J108KK02

5J108KK04

(57)【要約】

【課題】バンドパスフィルタの帯域外減衰量のばらつきを抑制することができる、複合フィルタ装置を提供する。
【解決手段】本発明の複合フィルタ装置は、圧電性基板２と、圧電性基板２上において構成されている縦結合共振子型弾性波フィルタ６を含む、バンドパスフィルタである第１のフィルタ１Ａと、少なくとも１つの共振子と、基準電位に接続されるインダクタとを含む第２のフィルタ１Ｂとを備える。平面視における、インダクタの外周縁の内側の領域をインダクタ領域Ｌとしたときに、平面視において、インダクタ領域Ｌの少なくとも一部と、縦結合共振子型弾性波フィルタ６とが重なっている。信号電位及び基準電位のいずれにも接続されず、インダクタ及び縦結合共振子型弾性波フィルタ６の間に設けられており、かつ平面視において、インダクタ領域Ｌの全てと重なっているシールド電極９をさらに備える。
【選択図】図１０

【特許請求の範囲】

【請求項1】

圧電性基板と、
前記圧電性基板上において構成されている縦結合共振子型弾性波フィルタを含む、バンドパスフィルタである第１のフィルタと、
少なくとも１つの共振子と、基準電位に接続されるインダクタと、を含む第２のフィルタと、
を備え、
平面視における、前記インダクタの外周縁の内側の領域をインダクタ領域としたときに、平面視において、前記インダクタ領域の少なくとも一部と、前記縦結合共振子型弾性波フィルタとが重なっており、
信号電位及び基準電位のいずれにも接続されず、前記インダクタ及び前記縦結合共振子型弾性波フィルタの間に設けられており、かつ平面視において、前記インダクタ領域の全てと重なっているシールド電極をさらに備える、複合フィルタ装置。

【請求項2】

前記第１のフィルタの前記縦結合共振子型弾性波フィルタ及び前記第２のフィルタの前記共振子が、同じ前記圧電性基板上において構成されている、請求項１に記載の複合フィルタ装置。

【請求項3】

デュプレクサである、請求項１に記載の複合フィルタ装置。

【請求項4】

前記第１のフィルタ及び前記第２のフィルタ以外の、少なくとも１つのフィルタをさらに備える、請求項１に記載の複合フィルタ装置。

【請求項5】

前記第２のフィルタがバンドエリミネーションフィルタである、請求項１に記載の複合フィルタ装置。

【請求項6】

前記第１のフィルタの通過帯域及び前記第２のフィルタの減衰帯域の周波数の範囲が同じである、請求項５に記載の複合フィルタ装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、複合フィルタ装置に関する。

【背景技術】

【0002】

従来、弾性波共振子を含む複合フィルタ装置は、携帯電話機のフィルタなどとして広く用いられている。下記の特許文献１には、複合フィルタ装置としての、弾性波分波器の一例が開示されている。この弾性波分波器は２つのバンドパスフィルタを有する。２つのバンドパスフィルタは、アンテナ端子に共通接続されている。２つのバンドパスフィルタは、具体的には、送信側フィルタチップ及び受信側フィルタチップである。送信側フィルタチップ及び受信側フィルタチップは、配線基板にフリップチップ実装されている。

【0003】

配線基板は複数の誘電体層を有する。複数の誘電体層にわたり、インダクタが設けられている。インダクタは、アンテナ端子及びグラウンド電位の間に接続されている。該インダクタは、インピーダンス整合に用いられる。インダクタは、平面視において、送信側フィルタチップや、受信側フィルタチップと重なっている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】国際公開第２０１３／１４１１８３号

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献１に記載のような弾性波分波器においては、受信側フィルタチップや送信側フィルタチップが実装される位置には、ばらつきが生じがちである。そのため、受信側フィルタチップに含まれる縦結合共振子型弾性波フィルタと、配線基板におけるインダクタとの位置関係にも、ばらつきが生じがちである。これにより、インダクタ及び縦結合共振子型弾性波フィルタの間の電磁気的な結合にばらつきが生じるおそれがある。この電磁気的な結合は、バンドパスフィルタの帯域外減衰量に影響を与える。よって、上記弾性波分波器においては、バンドパスフィルタの帯域外減衰量のばらつきを十分に抑制できないおそれがある。

【0006】

本発明の目的は、バンドパスフィルタの帯域外減衰量のばらつきを抑制することができる、複合フィルタ装置を提供することにある。

【課題を解決するための手段】

【0007】

本発明に係る複合フィルタ装置は、圧電性基板と、前記圧電性基板上において構成されている縦結合共振子型弾性波フィルタを含む、バンドパスフィルタである第１のフィルタと、少なくとも１つの共振子と、基準電位に接続されるインダクタとを含む第２のフィルタとを備え、平面視における、前記インダクタの外周縁の内側の領域をインダクタ領域としたときに、平面視において、前記インダクタ領域の少なくとも一部と、前記縦結合共振子型弾性波フィルタとが重なっており、信号電位及び基準電位のいずれにも接続されず、前記インダクタ及び前記縦結合共振子型弾性波フィルタの間に設けられており、かつ平面視において、前記インダクタ領域の全てと重なっているシールド電極をさらに備える。

【発明の効果】

【0008】

本発明に係る複合フィルタ装置によれば、バンドパスフィルタの帯域外減衰量のばらつきを抑制することができる。

【図面の簡単な説明】

【0009】

【図1】本発明の第１の実施形態に係る複合フィルタ装置の回路図である。

【図2】本発明の第１の実施形態における弾性波素子チップの略図的透視平面図である。

【図3】本発明の第１の実施形態に係る複合フィルタ装置の略図的正面断面図である。

【図4】本発明の第１の実施形態における実装基板の第１の層の電極構造を示す平面図である。

【図5】本発明の第１の実施形態における実装基板の第２の層の電極構造を示す平面図である。

【図6】本発明の第１の実施形態における実装基板の第３の層の電極構造を示す平面図である。

【図7】本発明の第１の実施形態における実装基板の第４の層の電極構造を示す平面図である。

【図8】本発明の第１の実施形態における実装基板の第５の層の電極構造を示す平面図である。

【図9】本発明の第１の実施形態における実装基板の第６の層の電極構造を示す透視平面図である。

【図10】本発明の第１の実施形態における第１のフィルタの縦結合共振子型弾性波フィルタと、第２のフィルタのインダクタと、シールド電極との位置関係を示す略図的底面図である。

【図11】比較例における第１のフィルタの減衰量周波数特性を、広い周波数の範囲において示す図である。

【図12】比較例における第１のフィルタの、通過帯域付近における減衰量周波数特性を示す図である。

【図13】本発明の第１の実施形態における第１のフィルタの減衰量周波数特性を、広い周波数の範囲において示す図である。

【図14】本発明の第１の実施形態における第１のフィルタの、通過帯域付近における減衰量周波数特性を示す図である。

【図15】比較例における第２のフィルタの減衰量周波数特性を、広い周波数の範囲において示す図である。

【図16】本発明の第１の実施形態における第２のフィルタの減衰量周波数特性を、広い周波数の範囲において示す図である。

【図17】弾性波素子チップを実装する位置がばらつくことを示す模式的正面断面図である。

【図18】本発明の第１の実施形態における縦結合共振子型弾性波フィルタの模式的平面図である。

【図19】本発明の第１の実施形態の第１の変形例における第１のフィルタの縦結合共振子型弾性波フィルタと、第２のフィルタのインダクタと、シールド電極との位置関係を示す略図的底面図である。

【図20】本発明の第１の実施形態の第２の変形例に係る複合フィルタ装置の模式的回路図である。

【発明を実施するための形態】

【0010】

以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。

【0011】

なお、本明細書に記載の各実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換または組み合わせが可能であることを指摘しておく。

【0012】

図１は、本発明の第１の実施形態に係る複合フィルタ装置の回路図である。

【0013】

複合フィルタ装置１０は、共通接続端子３と、第１のフィルタ１Ａ及び第２のフィルタ１Ｂとを有する。第１のフィルタ１Ａ及び第２のフィルタ１Ｂは、共通接続端子３に共通接続されている。共通接続端子３は、本実施形態ではアンテナ端子である。アンテナ端子はアンテナに接続される。なお、共通接続端子３と、第１のフィルタ１Ａ及び第２のフィルタ１Ｂとの間には、インダクタＬ１が接続されている。

【0014】

第１のフィルタ１Ａはバンドパスフィルタである。より具体的には、第１のフィルタ１Ａは受信フィルタである。他方、第２のフィルタ１Ｂはバンドエリミネーションフィルタである。よって、複合フィルタ装置１０はエクストラクタである。

【0015】

第１のフィルタ１Ａは、第１の信号端子４Ａと、縦結合共振子型弾性波フィルタ６と、弾性波共振子Ｓ１と、インダクタＬ２とを有する。共通接続端子３及び第１の信号端子４Ａの間に、縦結合共振子型弾性波フィルタ６が接続されている。本実施形態では、縦結合共振子型弾性波フィルタ６は、３ＩＤＴ型の２段の構成である。もっとも、縦結合共振子型弾性波フィルタ６の構成は上記に限定されない。縦結合共振子型弾性波フィルタ６及び共通接続端子３の間に、弾性波共振子Ｓ１が接続されている。縦結合共振子型弾性波フィルタ６及び第１の信号端子４Ａの間に、インダクタＬ２が接続されている。

【0016】

第２のフィルタ１Ｂは、第２の信号端子４Ｂと、複数の弾性波共振子と、複数のインダクタとを有する。第２のフィルタ１Ｂの複数の弾性波共振子は、具体的には、弾性波共振子Ｓ１１、弾性波共振子Ｓ１２及び弾性波共振子Ｓ１３である。共通接続端子３及び第２の信号端子４Ｂの間に、弾性波共振子Ｓ１１、弾性波共振子Ｓ１２及び弾性波共振子Ｓ１３が互いに直列に接続されている。

【0017】

第２のフィルタ１Ｂの複数のインダクタは、具体的には、インダクタＬ３、インダクタＬ４及びインダクタＬ５である。共通接続端子３及び弾性波共振子Ｓ１１の間にインダクタＬ３が接続されている。弾性波共振子Ｓ１１及び弾性波共振子Ｓ１２の間の接続点とグラウンド電位との間に、インダクタＬ４が接続されている。弾性波共振子Ｓ１２及び弾性波共振子Ｓ１３の間の接続点とグラウンド電位との間に、インダクタＬ５が接続されている。もっとも、複合フィルタ装置１０の回路構成は上記に限定されない。

【0018】

第１のフィルタ１Ａは、共通接続端子３から入力された信号のうち、所定帯域の周波数の信号を第１の信号端子４Ａに出力するバンドパスフィルタである。第２のフィルタ１Ｂは、共通接続端子３から入力された信号のうち、所定帯域以外の周波数の信号を第２の信号端子４Ｂに出力するバンドエリミネーションフィルタである。第１のフィルタ１Ａ及び第２のフィルタ１Ｂは、１つの弾性波素子チップにおいて構成されている。以下において、複合フィルタ装置１０の具体的な構成を説明する。

【0019】

図２は、第１の実施形態における弾性波素子チップの略図的透視平面図である。図２においては、共振子を、矩形に２本の対角線を加えた略図により示す。以下の略図的平面図、略図的底面図や略図的断面図においても同様である。

【0020】

複合フィルタ装置１０の弾性波素子チップ１は圧電性基板２を有する。圧電性基板２は、圧電性を有する基板である。本実施形態では、圧電性基板２は、圧電材料のみからなる基板である。圧電材料としては、例えば、タンタル酸リチウム、ニオブ酸リチウム、酸化亜鉛、窒化アルミニウム、水晶、またはＰＺＴ（チタン酸ジルコン酸鉛）などを用いることができる。もっとも、圧電性基板２は、圧電層を含む積層基板であってもよい。

【0021】

圧電性基板２上において、複合フィルタ装置１０の各共振子が構成されている。圧電性基板２上に、複合フィルタ装置１０の各端子が、電極パッドとして設けられている。なお、圧電性基板２上には、第１のフィルタ１Ａの共通接続端子３と、第２のフィルタ１Ｂの共通接続端子３とが設けられている。２つの共通接続端子３は、圧電性基板２以外の部分において共通化されている。さらに、圧電性基板２上には、複数の基準電位端子５が設けられている。基準電位端子５は基準電位に接続される。

【0022】

図３は、第１の実施形態に係る複合フィルタ装置の略図的正面断面図である。なお、図３は、図２中のＩ－Ｉ線に沿う部分を示す略図的断面図である。

【0023】

複合フィルタ装置１０は実装基板７を有する。実装基板７に、弾性波素子チップ１がフリップチップ実装されている。実装基板７は６層の積層基板である。より具体的には、実装基板７においては、第１の層７Ａ、第２の層７Ｂ、第３の層７Ｃ、第４の層７Ｄ、第５の層７Ｅ及び第６の層７Ｆがこの順序で積層されている。複数の層のうち、第１の層７Ａが、最も圧電性基板２側に位置する層である。実装基板７の各層は、本実施形態では誘電体層である。もっとも、上記各層には、適宜のセラミックなどを用いることもできる。なお、実装基板７の層数は６層に限定されない。

【0024】

図４は、第１の実施形態における実装基板の第１の層の電極構造を示す平面図である。図５は、第１の実施形態における実装基板の第２の層の電極構造を示す平面図である。図６は、第１の実施形態における実装基板の第３の層の電極構造を示す平面図である。図７は、第１の実施形態における実装基板の第４の層の電極構造を示す平面図である。図８は、第１の実施形態における実装基板の第５の層の電極構造を示す平面図である。図９は、第１の実施形態における実装基板の第６の層の電極構造を示す透視平面図である。

【0025】

図４～図９に示すように、実装基板７の各層には配線電極が設けられている。実装基板７中には、複数の貫通電極８が設けられている。各層の配線電極同士は、貫通電極８により電気的に接続されている。複数の配線電極のうち一部は、第１のフィルタ１Ａ及び第２のフィルタ１Ｂのそれぞれのインダクタを構成している。例えば、図５～図８に示すように、第２のフィルタ１ＢのインダクタＬ４は、第２の層７Ｂ、第３の層７Ｃ、第４の層７Ｄ及び第５の層７Ｅにわたり設けられている。これにより、インダクタＬ４はコイル状のインダクタとして構成されている。

【0026】

図３に示すように、平面視における、インダクタＬ４の外周縁の内側の領域をインダクタ領域Ｌとする。本実施形態では、インダクタ領域Ｌの平面視における形状は、略矩形である。平面視において、インダクタ領域Ｌと、縦結合共振子型弾性波フィルタ６とが重なっている。なお、平面視において、インダクタ領域Ｌの少なくとも一部と、縦結合共振子型弾性波フィルタ６とが重なっていればよい。本明細書において平面視とは、図３における上方に相当する方向から下方に相当する方向に複合フィルタ装置１０を見ることをいう。一方で、底面視とは、図３における下方に相当する方向から上方に相当する方向に複合フィルタ装置１０を見ることをいう。なお、図３における方向として、圧電性基板２及び実装基板７のうち圧電性基板２側を上方とし、実装基板７側を下方とする。

【0027】

実装基板７の第１の層７Ａにおける弾性波素子チップ１側の主面には、シールド電極９が設けられている。シールド電極９は、インダクタＬ４及び縦結合共振子型弾性波フィルタ６の間に設けられている。よって、シールド電極９は、平面視において、インダクタ領域Ｌと重なっている。なお、シールド電極９は信号電位及び基準電位のいずれにも接続されない。より具体的には、シールド電極は、信号電位に接続される配線に接続されておらず、かつ基準電位に接続される配線に接続されていない。シールド電極９は、単層の金属膜からなっていてもよく、あるいは積層金属膜からなっていてもよい。

【0028】

図１０は、第１の実施形態における第１のフィルタの縦結合共振子型弾性波フィルタと、第２のフィルタのインダクタと、シールド電極との位置関係を示す略図的底面図である。底面図である図１０では、図２などの平面図とは左右反転して示されている。図１０では、インダクタ領域Ｌを、ハッチングを付して示す。

【0029】

平面視及び底面視において、シールド電極９は、インダクタ領域Ｌの全てと重なっている。以下においては、平面視及び底面視における、シールド電極９及びインダクタ領域Ｌの外周縁を、単に外周縁と記載する。本実施形態では、平面視において、シールド電極９の外周縁は、インダクタ領域Ｌの外周縁の外側に位置している。なお、シールド電極９の外周縁の少なくとも一部が、インダクタ領域Ｌの外周縁と、平面視において重なっていてもよい。

【0030】

本実施形態の特徴は、以下の構成を有することにある。１）シールド電極９が信号電位及び基準電位のいずれにも接続されないこと。２）シールド電極９が、インダクタＬ４及び縦結合共振子型弾性波フィルタ６の間に設けられていること。３）シールド電極９が、インダクタ領域Ｌの全てと平面視において重なっていること。それによって、バンドパスフィルタである第１のフィルタ１Ａの帯域外減衰量のばらつきを抑制することができる。この詳細を、本実施形態と比較例とを比較することにより示す。

【0031】

比較例は、シールド電極を有しない点において第１の実施形態と異なる。第１の実施形態及び比較例のそれぞれの複合フィルタ装置を５個ずつ用意した。上記の各複合フィルタ装置における第１のフィルタ及び第２のフィルタの減衰量周波数特性を測定した。

【0032】

図１１は、比較例における第１のフィルタの減衰量周波数特性を、広い周波数の範囲において示す図である。図１２は、比較例における第１のフィルタの、通過帯域付近における減衰量周波数特性を示す図である。図１３は、第１の実施形態における第１のフィルタの減衰量周波数特性を、広い周波数の範囲において示す図である。図１４は、第１の実施形態における第１のフィルタの、通過帯域付近における減衰量周波数特性を示す図である。図１１～図１４においては、各複合フィルタ装置をサンプル１～５として示す。後述する図１５及び図１６においても同様である。

【0033】

図１１に示すように、比較例においては、帯域外減衰量が大きくばらついていることがわかる。図１２に示すように、比較例における通過帯域付近では、通過帯域の低域側の周波数域において、帯域外減衰量のばらつきが大きい。これに対して、図１３及び図１４に示すように、第１の実施形態においては、通過帯域から遠い周波数域においても、通過帯域付近においても、帯域外減衰量のばらつきが抑制されていることがわかる。

【0034】

図１５は、比較例における第２のフィルタの減衰量周波数特性を、広い周波数の範囲において示す図である。図１６は、第１の実施形態における第２のフィルタの減衰量周波数特性を、広い周波数の範囲において示す図である。

【0035】

図１５及び図１６に示すように、第２のフィルタの減衰量周波数特性においては、第１の実施形態と比較例とに大差はない。

【0036】

第１の実施形態において、バンドパスフィルタである第１のフィルタ１Ａの帯域外減衰量のばらつきを抑制することができる理由は、以下の通りである。縦結合共振子型弾性波フィルタを含む弾性波素子チップが実装基板に実装されており、該実装基板においてインダクタが構成されている場合、インダクタ及び縦結合共振子型弾性波フィルタの間に、電磁気的な結合が生じ易い。この電磁気的な結合は、バンドパスフィルタの帯域外減衰量に影響を与える。そして、インダクタ及び縦結合共振子型弾性波フィルタの位置関係によって、上記の電磁気的な結合の強さは変化する。

【0037】

ここで、図１７において模式的に示すように、実装基板１０７に弾性波素子チップ１０１が実装される位置には、ばらつきが生じがちである。そのため、インダクタ及び縦結合共振子型弾性波フィルタの位置関係にもばらつきが生じがちである。

【0038】

もっとも、図３に示す第１の実施形態においては、シールド電極９が、インダクタＬ４及び縦結合共振子型弾性波フィルタ６の間に設けられている。そして、シールド電極９が、インダクタ領域Ｌの全てと平面視において重なっている。これにより、インダクタＬ４及び縦結合共振子型弾性波フィルタ６の間の電磁気的な結合が抑制される。よって、実装基板７に弾性波素子チップ１が実装される位置にばらつきが生じたとしても、上記の電磁気的な結合の強さにばらつきが生じ難い。従って、バンドパスフィルタである第１のフィルタ１Ａの帯域外減衰量のばらつきを抑制することができる。

【0039】

なお、第１の実施形態においては、シールド電極９は浮き電極である。浮き電極とは、信号電位及び基準電位に接続されない電極である。これにより、インダクタＬ４及び縦結合共振子型弾性波フィルタ６の位置関係のばらつきに起因する帯域外減衰量に対する影響を、効果的に抑制することができる。

【0040】

以下において、第１の実施形態の構成のさらなる詳細を説明する。

【0041】

図１８は、第１の実施形態における縦結合共振子型弾性波フィルタの模式的平面図である。

【0042】

圧電性基板２上に複数のＩＤＴ電極が設けられている。ＩＤＴ電極に交流電圧を印加することにより、弾性波が励振される。上記のように、縦結合共振子型弾性波フィルタ６は２段において構成されている。一方の段においては、弾性波伝搬方向に沿って、ＩＤＴ電極６Ａ、ＩＤＴ電極６Ｂ及びＩＤＴ電極６Ｃが並んでいる。さらに、上記３つのＩＤＴ電極を弾性波伝搬方向において挟むように、１対の反射器１２Ａ及び反射器１２Ｂが設けられている。他方の段においても同様に、ＩＤＴ電極６Ｄ、ＩＤＴ電極６Ｅ及びＩＤＴ電極６Ｆ並びに１対の反射器が設けられている。もっとも、各段のＩＤＴ電極の個数は３個に限定されない。各段のＩＤＴ電極の個数は、例えば、５個、７個または９個などであっても構わない。さらに、縦結合共振子型弾性波フィルタ６は、１段において構成されていてもよい。

【0043】

ＩＤＴ電極６Ａは、第１のバスバー１８Ａ及び第２のバスバー１８Ｂと、複数の第１の電極指１９Ａ及び複数の第２の電極指１９Ｂとを有する。第１のバスバー１８Ａ及び第２のバスバー１８Ｂは互いに対向している。第１のバスバー１８Ａに、複数の第１の電極指１９Ａの一端がそれぞれ接続されている。第２のバスバー１８Ｂに、複数の第２の電極指１９Ｂの一端がそれぞれ接続されている。複数の第１の電極指１９Ａ及び複数の第２の電極指１９Ｂは互いに間挿し合っている。他のＩＤＴ電極においても同様である。

【0044】

各ＩＤＴ電極及び各反射器は、積層金属膜からなっていてもよく、あるいは単層の金属膜からなっていてもよい。本明細書においては、第１のバスバー１８Ａ及び第２のバスバー１８Ｂをまとめて、単にバスバーと記載することがある。第１の電極指１９Ａ及び第２の電極指１９Ｂをまとめて、単に電極指と記載することがある。複数の電極指が延びる方向と、弾性波伝搬方向とは直交する。

【0045】

各ＩＤＴ電極においては、一方のバスバーが信号電位に接続される。他方のバスバーが基準電位に接続される。一方の段の信号電位に接続されるバスバーと、他方の段の信号電位に接続されるバスバーとが接続されている。第１の実施形態においては、各反射器は基準電位に接続される。もっとも、各反射器は必ずしも基準電位に接続されなくともよい。

【0046】

なお、図２においては、縦結合共振子型弾性波フィルタ６の複数のＩＤＴ電極及び１対の反射器を含めて、矩形に２本の対角線を加えた略図により示している。図２に示すように、基準電位に接続される配線と、信号電位に接続される配線とは、一部において、絶縁膜１７を挟み互いに対向している。絶縁膜１７により、上記配線同士は電気的に絶縁されている。それによって、配線の引き回しの面積を小さくすることができ、複合フィルタ装置１０を小型にすることができる。もっとも、絶縁膜１７は必ずしも設けられていなくともよい。

【0047】

図１や図２に示す各弾性波共振子は、１つのＩＤＴ電極及び１対の反射器を有する。１対の反射器は、ＩＤＴ電極を弾性波伝搬方向において挟むように配置されている。

【0048】

図３に示すように、弾性波素子チップ１は、実装基板７にフリップチップ実装されている。より具体的には、圧電性基板２上に設けられた各端子が、実装基板７の第１の層７Ａに設けられた各端子に、バンプ１６によって接合されている。さらに、実装基板７上に、弾性波素子チップ１を覆うように、封止樹脂層１１が設けられている。

【0049】

図２に示すように、第１のフィルタ１Ａの縦結合共振子型弾性波フィルタ６を含む各共振子、及び第２のフィルタ１Ｂの各共振子は、同じ圧電性基板２上において構成されている。もっとも、第１のフィルタ１Ａの各共振子と、第２のフィルタ１Ｂの各共振子とは、互いに異なる圧電性基板上において構成されていてもよい。よって、第１のフィルタ１Ａが構成されている弾性波素子チップ、及び第２のフィルタ１Ｂが構成されている弾性波素子チップがそれぞれ、実装基板７に実装されていてもよい。

【0050】

第１の実施形態の複合フィルタ装置１０はＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）構造である。もっとも、これに限定されるものではない。例えば、複合フィルタ装置はＷＬＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）構造であってもよい。複合フィルタ装置がＷＬＰ構造である場合、弾性波素子チップが、中空空間を有するように構成されていればよい。そして、該中空空間内に、複数のＩＤＴ電極が配置されていればよい。この弾性波素子チップが、例えば、図４に示す実装基板７に実装されていればよい。実装基板７上に、弾性波素子チップを覆うように、封止樹脂層１１が設けられていてもよい。

【0051】

具体的には、複合フィルタ装置がＷＬＰ構造である場合、弾性波素子チップにおいては、例えば、圧電性基板上に、複数のＩＤＴ電極を囲むように、支持部材が設けられている。支持部材は開口部を有する。複数のＩＤＴ電極は開口部内に位置している。支持部材の開口部を覆うように、カバー部材が設けられている。圧電性基板、支持部材及びカバー部材により囲まれた中空空間内に、複数のＩＤＴ電極が配置されている。カバー部材及び支持部材を貫通するように、複数の貫通電極が設けられている。各貫通電極の一端は、圧電性基板上の各端子に接続されている。それによって、弾性波素子チップが構成されている。各貫通電極の他端には、バンプが接合されている。そして、弾性波素子チップは、複数のバンプを用いて、実装基板に実装されている。

【0052】

図３に示すように、第１の実施形態では、インダクタＬ４は、実装基板７の第２の層７Ｂから第５の層７Ｅにかけて設けられている。より具体的には、図５に示すように、インダクタＬ４は配線部を有する。配線部は渦巻き状の形状を有する。配線部の端部には、貫通電極８が接続されている。図５～図８に示すインダクタＬ４の配線部同士が、貫通電極８により接続されている。よって、インダクタＬ４は複数の貫通電極８を含む。複数の配線部及び複数の貫通電極８により、コイル状のインダクタＬ４が構成されている。

【0053】

なお、インダクタＬ４の各層の配線部は、例えば、直線状、Ｌ字状または周回していない曲線状などであっても構わない。各層の配線部が接続されることにより、インダクタＬ４がコイル状のインダクタとして構成されていることが好ましい。

【0054】

インダクタＬ４の一方端は、図３に示す第１の層７Ａに設けられた電極パッド、及びバンプ１６を介して、上記基準電位端子５に電気的に接続されている。インダクタＬ４の他方端は、外部の基準電位に接続される。より具体的には、図９に示すように、第６の層７Ｆには基準電位電極１５が設けられている。インダクタＬ４は、基準電位電極１５を介して基準電位に接続される。

【0055】

第６の層７Ｆには、共通接続電極１３並びに第１の信号電極１４Ａ及び第２の信号電極１４Ｂが設けられている。共通接続電極１３は、実装基板７中の各配線及び貫通電極８並びにバンプ１６を介して、圧電性基板２上の２つの共通接続端子３に電気的に接続されている。すなわち、上記２つの共通接続端子３は実装基板７において共通化されている。同様にして、第１の信号電極１４Ａは上記第１の信号端子４Ａに電気的に接続されている。第２の信号電極１４Ｂは上記第２の信号端子４Ｂに電気的に接続されている。

【0056】

図３に示すように、シールド電極９が実装基板７に設けられていることが好ましい。この場合には、例えば、シールド電極９が設けられた部材を実装基板７に配置する必要がない。そのため、当該部材を設けることによるシールド電極９の位置ずれは生じない。よって、平面視において、インダクタ領域Ｌの全体及びシールド電極９が重なった構成を、容易に得ることができる。そして、シールド電極９の面積を小さくした場合にも、当該構成をより確実に、容易に得ることができる。従って、小型化を進めることができ、かつ生産性を高めることができる。

【0057】

シールド電極９は、実装基板７の表面に設けられている。なお、シールド電極９は、実装基板７内に設けられており、かつインダクタＬ４及び縦結合共振子型弾性波フィルタ６の間に設けられていてもよい。例えば、インダクタＬ４が実装基板７の第３の層７Ｃから第５の層７Ｅにかけて設けられており、かつシールド電極９が第１の層７Ａ及び第２の層７Ｂの間に設けられていてもよい。

【0058】

第１のフィルタ１Ａの通過帯域と、第２のフィルタ１Ｂの減衰帯域とは同じ周波数の範囲である。それによって、第１のフィルタ１Ａの帯域外減衰量を大きくすることができる。もっとも、第１のフィルタ１Ａの通過帯域と、第２のフィルタ１Ｂの減衰帯域とは、互いに異なる周波数の範囲であってもよい。

【0059】

インダクタＬ４は、インダクタＬ４に電流が流れたときに生じる磁界が、圧電性基板２側から実装基板７側に向かうように構成されていることが好ましい。この場合、第１の実施形態のシールド電極９が設けられていない場合には、インダクタＬ４及び縦結合共振子型弾性波フィルタ６の電磁気的な結合による、帯域外減衰量に対する影響が大きい。これに対して、本発明の第１の実施形態においては、上記の電磁気的な結合を抑制することができる。それによって、帯域外減衰量のばらつきを抑制することができる。従って、インダクタＬ４の上記の構成を採用する場合、本発明が特に好適である。

【0060】

第１の実施形態では、平面視において、並列インダクタとしてのインダクタＬ４、及び縦結合共振子型弾性波フィルタ６が重なっている。そして、シールド電極９が、インダクタＬ４、及び縦結合共振子型弾性波フィルタ６の間に設けられており、かつシールド電極９が、インダクタＬ４における外周縁の内側の領域であるインダクタ領域Ｌの全体と、平面視において重なっている。なお、平面視において、第２のフィルタ１Ｂにおける直列インダクタとしてのインダクタＬ３、及び縦結合共振子型弾性波フィルタ６が重なっていてもよい。そして、シールド電極９が、インダクタＬ３、及び縦結合共振子型弾性波フィルタ６の間に設けられており、かつシールド電極９が、インダクタＬ３における外周縁の内側の領域であるインダクタ領域の全体と、平面視において重なっていてもよい。この場合においても、第１のフィルタ１Ａの帯域外減衰量のばらつきを抑制することができる。

【0061】

図１０に示すように、第１の実施形態では、平面視において、シールド電極９の外周縁は、インダクタ領域Ｌの外周縁の外側に位置している。もっとも、シールド電極９は、インダクタ領域Ｌの全体と、平面視において重なっていればよい。例えば、図１９に示す第１の実施形態の第１の変形例では、平面視において、シールド電極９Ａの外周縁における全ての部分が、インダクタ領域Ｌの外周縁と重なっている。この場合においても、インダクタＬ４及び縦結合共振子型弾性波フィルタ６の間の電磁気的な結合を抑制することができる。よって、第１の実施形態と同様に、第１のフィルタ１Ａの帯域外減衰量のばらつきを抑制することができる。加えて、シールド電極９Ａの面積を小さくすることができるため、複合フィルタ装置の小型化を進めることができる。

【0062】

上述したように、複合フィルタ装置１０はエクストラクタである。もっとも、これに限定されるものではない。例えば、図２０により模式的に示す第１の実施形態の第２の変形例においては、第２のフィルタ２１Ｂはバンドパスフィルタである。なお、第２のフィルタ２１Ｂの回路構成は、少なくとも１つの共振子を有する点、及び第１の実施形態と同様のインダクタＬ４を有する点以外においては、特に限定されない。本変形例の複合フィルタ装置２０においては、第１のフィルタ１Ａ及び第２のフィルタ２１Ｂの双方がバンドパスフィルタである。

【0063】

本変形例においても、第１の実施形態と同様にインダクタＬ４が設けられている。そして、第１のフィルタ１Ａ及びシールド電極は、第１の実施形態と同様に構成されている。複合フィルタ装置２０においては、シールド電極は、信号電位及び基準電位のいずれにも接続されない。シールド電極は、インダクタＬ４及び縦結合共振子型弾性波フィルタ６の間に設けられている。さらに、シールド電極は、インダクタ領域Ｌの全てと平面視において重なっている。それによって、第１のフィルタ１Ａの帯域外減衰量のばらつきを抑制することができる。

【0064】

複合フィルタ装置２０の２つのバンドパスフィルタはそれぞれ、送信端子から入力された信号を共通接続端子へ出力する送信フィルタであってもよく、共通接続端子から入力された信号を受信端子に出力する受信フィルタであってもよい。

【0065】

第１の実施形態及びその各変形例では、複合フィルタ装置がエクストラクタである場合、及びデュプレクサである場合を示したが、これらに限られるものではない。本発明に係る複合フィルタ装置は、第１のフィルタ及び第２のフィルタ以外の、少なくとも１つのフィルタを有していてもよい。すなわち、複合フィルタ装置は、バンドパスフィルタを含む、３つ以上のフィルタを有する、マルチプレクサであってもよい。

【0066】

以下において、本発明に係る複合フィルタ装置の形態の例をまとめて記載する。

【0067】

＜１＞圧電性基板と、前記圧電性基板上において構成されている縦結合共振子型弾性波フィルタを含む、バンドパスフィルタである第１のフィルタと、少なくとも１つの共振子と、基準電位に接続されるインダクタと、を含む第２のフィルタと、を備え、平面視における、前記インダクタの外周縁の内側の領域をインダクタ領域としたときに、平面視において、前記インダクタ領域の少なくとも一部と、前記縦結合共振子型弾性波フィルタとが重なっており、信号電位及び基準電位のいずれにも接続されず、前記インダクタ及び前記縦結合共振子型弾性波フィルタの間に設けられており、かつ平面視において、前記インダクタ領域の全てと重なっているシールド電極をさらに備える、複合フィルタ装置。

【0068】

＜２＞前記第１のフィルタの前記縦結合共振子型弾性波フィルタ及び前記第２のフィルタの前記共振子が、同じ前記圧電性基板上において構成されている、＜１＞に記載の複合フィルタ装置。

【0069】

＜３＞デュプレクサである、＜１＞または＜２＞に記載の複合フィルタ装置。

【0070】

＜４＞前記第１のフィルタ及び前記第２のフィルタ以外の、少なくとも１つのフィルタをさらに備える、＜１＞または＜２＞に記載の複合フィルタ装置。

【0071】

＜５＞前記第２のフィルタがバンドエリミネーションフィルタである、＜１＞～＜４＞のいずれか１つに記載の複合フィルタ装置。

【0072】

＜６＞前記第１のフィルタの通過帯域及び前記第２のフィルタの減衰帯域の周波数の範囲が同じである、＜５＞に記載の複合フィルタ装置。

【符号の説明】

【0073】

１…弾性波素子チップ
１Ａ，１Ｂ…第１，第２のフィルタ
２…圧電性基板
３…共通接続端子
４Ａ，４Ｂ…第１，第２の信号端子
５…基準電位端子
６…縦結合共振子型弾性波フィルタ
６Ａ～６Ｆ…ＩＤＴ電極
７…実装基板
７Ａ～７Ｆ…第１～第６の層
８…貫通電極
９，９Ａ…シールド電極
１０…複合フィルタ装置
１１…封止樹脂層
１２Ａ，１２Ｂ…反射器
１３…共通接続電極
１４Ａ，１４Ｂ…第１，第２の信号電極
１５…基準電位電極
１６…バンプ
１７…絶縁膜
１８Ａ，１８Ｂ…第１，第２のバスバー
１９Ａ，１９Ｂ…第１，第２の電極指
２０…複合フィルタ装置
２１Ｂ…第２のフィルタ
１０１…弾性波素子チップ
１０７…実装基板
Ｌ…インダクタ領域
Ｌ１～Ｌ５…インダクタ
Ｓ１，Ｓ１１～Ｓ１３…弾性波共振子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】