特開 2024-157719 検出装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024157719

(43)【公開日】2024-11-08

(54)【発明の名称】検出装置

(51)【国際特許分類】

   C12M 1/34 20060101AFI20241031BHJP

   H04N 25/70 20230101ALI20241031BHJP

【ＦＩ】

C12M1/34 B

H04N25/70

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2023072245

(22)【出願日】2023-04-26

(71)【出願人】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】藤沢 晃彦

(72)【発明者】

【氏名】綱島 貴徳

(72)【発明者】

【氏名】伊藤 薫

(72)【発明者】

【氏名】手錢 栞

【テーマコード（参考）】

4B029

5C024

【Ｆターム（参考）】

4B029AA07

4B029BB01

4B029BB02

4B029FA02

5C024GX02

(57)【要約】

【課題】ＲＯＩＣのハードウェア上の制約を回避可能な検出装置を提供する。
【解決手段】検出装置１は、面状に配置された複数のフォトダイオード３０を含む面状検出デバイス１０と、面状検出デバイス１０に対向配置された光源装置８０と、面状検出デバイス１０と光源装置８０との間に配置され、複数の被検出体を搭載する透光性の搭載基板と、を有する。面状検出デバイス１０は、フォトダイオード３０を含む複数のセンサ画素３が第１方向及び当該第１方向と直交する第２方向Ｄｙに並ぶ検出領域と、第１方向に並ぶセンサ画素３に同時に駆動信号を供給する駆動回路と、第２方向に並ぶセンサ画素３ごとの検出信号を選択する選択回路と、を備える。検出領域は、第２方向Ｄｙに複数の検出ブロックに分割され、駆動回路は、検出ブロックごとに設けられている。
【選択図】図１

【特許請求の範囲】

【請求項1】

面状に配置された複数の光検出素子を含む面状検出デバイスと、
前記面状検出デバイスに対向配置された光源装置と、
前記面状検出デバイスと前記光源装置との間に配置され、複数の被検出体を搭載する透光性の搭載基板と、
を有し、
前記面状検出デバイスは、
前記光検出素子を含む複数のセンサ画素が第１方向及び当該第１方向と直交する第２方向に並ぶ検出領域と、
前記第１方向に並ぶセンサ画素に同時に駆動信号を供給する駆動回路と、
前記第２方向に並ぶセンサ画素ごとの検出信号を選択する選択回路と、
を備え、
前記検出領域は、前記第２方向に複数の検出ブロックに分割され、
前記駆動回路は、前記検出ブロックごとに設けられている、
検出装置。

【請求項2】

前記駆動回路及び前記選択回路を制御して、前記センサ画素ごとのセンサ値を取得する検出回路を備え、
前記検出回路は、
１フレーム期間をそれぞれ複数の前記検出ブロックに対応するブロック選択期間に時分割して前記センサ値を取得する、
請求項１に記載の検出装置。

【請求項3】

前記選択回路は、
前記第２方向にセンサ画素が並ぶ画素列のうち、複数の画素列を同時に選択し、
前記検出回路は、
前記ブロック選択期間をそれぞれ前記選択回路により同時選択される画素列に対応する信号選択期間に時分割して前記センサ値を取得する、
請求項２に記載の検出装置。

【請求項4】

前記駆動回路は、
前記信号選択期間において、前記検出回路から供給されるスタートパルス信号に基づき、前記第２方向に並ぶセンサ画素に順次前記駆動信号を供給する、
請求項３に記載の検出装置。

【請求項5】

前記検出回路は、
複数の前記駆動回路に共通のスタートパルス信号を供給し、
前記ブロック選択期間ごとに、複数の前記駆動回路のうちの何れか１つを有効化する選択信号を供給する、
請求項４に記載の検出装置。

【請求項6】

前記検出回路は、
前記ブロック選択期間ごとに、複数の前記駆動回路のうちの何れか１つを選択してスタートパルス信号を供給する、
請求項４に記載の検出装置。

【請求項7】

前記検出回路は、ＲＯＩＣで構成され、
前記ＲＯＩＣの前記センサ画素からの信号を入力可能な端子数は、前記選択回路により同時選択される検出信号数よりも多く、前記検出領域において第１方向に並ぶセンサ画素数よりも少ない、
請求項２から６の何れか一項に記載の検出装置。

【請求項8】

前記ＲＯＩＣのバッファ数は、前記信号選択期間ごとに取得されるセンサ値の総数よりも多く、前記ブロック選択期間ごとに取得されるセンサ値の総数よりも少ない、
請求項７に記載の検出装置。

【請求項9】

前記信号選択期間ごとに、前記ＲＯＩＣからセンサ値を取得し、１フレーム期間ごとに、前記信号選択期間ごとに取得したセンサ値を合成して、前記検出領域における画像を生成する、
請求項８に記載の検出装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、検出装置に関する。

【背景技術】

【0002】

特許文献１には、フォトセンサと、フォトセンサの撮像面の上部に載置された培養容器と、培養容器の上方に配置された点光源と、を含むバイオセンサについて開示されている。特許文献１のバイオセンサでは、点光源から照射された光は、培養容器内の培地及び培地上の細菌等の微生物のコロニー（被検出体）を透過してフォトセンサに入射される。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１８－０３３４３０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

このような検出装置において、より大きい面積の検出領域を有する面状検出デバイスにＲＯＩＣ（ReadOut Integrated Circuit）を組み合わせて、広範囲のコロニーを検出する要求がある。一方、安価なＲＯＩＣでは、同時接続可能な信号線数やバッファサイズが制限される等のハードウェア上の制約により採用できない場合がある。

【0005】

本発明は、ＲＯＩＣのハードウェア上の制約を回避可能な検出装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明の一態様に係る検出装置は、面状に配置された複数の光検出素子を含む面状検出デバイスと、前記面状検出デバイスに対向配置された光源装置と、前記面状検出デバイスと前記光源装置との間に配置され、複数の被検出体を搭載する透光性の搭載基板と、を有し、前記面状検出デバイスは、前記光検出素子を含む複数のセンサ画素が第１方向及び当該第１方向と直交する第２方向に並ぶ検出領域と、前記第１方向に並ぶセンサ画素に同時に駆動信号を供給する駆動回路と、前記第２方向に並ぶセンサ画素ごとの検出信号を選択する選択回路と、を備え、前記検出領域は、前記第２方向に複数の検出ブロックに分割され、前記駆動回路は、前記検出ブロックごとに設けられている。

【図面の簡単な説明】

【0007】

【図1】図１は、実施形態１に係る検出装置を模式的に示す平面図である。

【図2】図２は、実施形態１に係る検出装置の概略断面図である。

【図3】図３は、実施形態１に係る光学センサを示す回路図である。

【図4】図４は、実施形態１に係る検出回路の構成例を示すブロック図である。

【図5】図５は、実施形態１に係る制御回路の構成例を示すブロック図である。

【図6】図６は、実施形態１に係る光学センサと検出回路との接続構成の一例を示す図である。

【図7】図７は、実施形態１に係る検出装置における１フレーム分のセンサ値取得タイミングの一例を示すタイミングチャートである。

【図8】図８は、１／（Ｏ×Ｐ）フレーム期間における光学センサの動作例を示すタイミングチャートである。

【図9A】図９Ａは、１／１６フレーム期間においてセンサ値が取得される領域の一例を示すイメージ図である。

【図9B】図９Ｂは、１／１６フレーム期間においてセンサ値が取得される領域の一例を示すイメージ図である。

【図9C】図９Ｃは、１／１６フレーム期間においてセンサ値が取得される領域の一例を示すイメージ図である。

【図9D】図９Ｄは、１／１６フレーム期間においてセンサ値が取得される領域の一例を示すイメージ図である。

【図9E】図９Ｅは、１／１６フレーム期間においてセンサ値が取得される領域の一例を示すイメージ図である。

【図9F】図９Ｆは、１／１６フレーム期間においてセンサ値が取得される領域の一例を示すイメージ図である。

【図9G】図９Ｇは、１／１６フレーム期間においてセンサ値が取得される領域の一例を示すイメージ図である。

【図9H】図９Ｈは、１／１６フレーム期間においてセンサ値が取得される領域の一例を示すイメージ図である。

【図9I】図９Ｉは、１／１６フレーム期間においてセンサ値が取得される領域の一例を示すイメージ図である。

【図9J】図９Ｊは、１／１６フレーム期間においてセンサ値が取得される領域の一例を示すイメージ図である。

【図9K】図９Ｋは、１／１６フレーム期間においてセンサ値が取得される領域の一例を示すイメージ図である。

【図9L】図９Ｌは、１／１６フレーム期間においてセンサ値が取得される領域の一例を示すイメージ図である。

【図9M】図９Ｍは、１／１６フレーム期間においてセンサ値が取得される領域の一例を示すイメージ図である。

【図9N】図９Ｎは、１／１６フレーム期間においてセンサ値が取得される領域の一例を示すイメージ図である。

【図9O】図９Ｏは、１／１６フレーム期間においてセンサ値が取得される領域の一例を示すイメージ図である。

【図9P】図９Ｐは、１／１６フレーム期間においてセンサ値が取得される領域の一例を示すイメージ図である。

【図10】図１０は、全ての検出ブロックにおけるセンサ値の合成イメージ図である。

【図11】図１１は、実施形態２に係る光学センサと検出回路との接続構成の一例を示す図である。

【図12】図１２は、実施形態２に係る検出装置における１フレーム分のセンサ値取得タイミングの一例を示すタイミングチャートである。

【発明を実施するための形態】

【0008】

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本開示が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、本開示の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本開示の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、本開示と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

【0009】

本明細書及び特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。

【0010】

（実施形態１）
図１は、実施形態１に係る検出装置を模式的に示す平面図である。図２は、実施形態１に係る検出装置の概略断面図である。本開示において、検出装置１は、例えば細菌等の微小対象物を被検出体１００として検出する、所謂バイオセンサである。検出装置１は、光学センサ１０と、検出回路１１と、制御回路７０と、光源装置８０と、を含む。

【0011】

光学センサ１０は、面状に配置された複数のフォトダイオード（光検出素子）３０を含む面状検出デバイスである。光学センサ１０は、基板２１を基体として形成されるアレイ基板２上に、それぞれ複数のセンサ画素３が設けられた検出ブロックＡＡ１，ＡＡ２，ＡＡ３，ＡＡ４を有している。

【0012】

第１方向Ｄｘは、基板２１と平行な面内の一方向である。第２方向Ｄｙは、基板２１と平行な面内の一方向であり、第１方向Ｄｘと直交する方向である。第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向であり、基板２１の主面の法線方向である。また、「平面視」とは、基板２１と垂直な方向から見た場合の位置関係をいう。

【0013】

本開示において、検出装置１は、第２方向Ｄｙに並ぶ複数の検出ブロックＡＡ１，ＡＡ２，ＡＡ３，ＡＡ４を１つの検出領域ＡＡとして、各検出ブロックＡＡ１，ＡＡ２，ＡＡ３，ＡＡ４で取得される画像を合成して１フレーム分の画像を生成する。言い換えると、本開示において、光学センサ１０は、１つの検出領域ＡＡが複数の検出ブロックＡＡ１，ＡＡ２，ＡＡ３，ＡＡ４に分割された態様である。以下の説明において、検出ブロックＡＡ１，ＡＡ２，ＡＡ３，ＡＡ４を検出ブロックＡＡｏ（ｏは、１からＯまでの整数、Ｏは、検出ブロックの総数）と称する場合がある。

【0014】

複数のセンサ画素３は、第１方向Ｄｘ及び第２方向Ｄｙに並びマトリクス状に配列される。複数のセンサ画素３は、それぞれ、光検出素子としてフォトダイオード３０を有する光センサである。フォトダイオード３０は、それぞれに照射される光に応じた電気信号（電位）を出力する。より具体的には、フォトダイオード３０は、有機半導体を用いたＯＰＤ（Organic Photodiode）やＰＩＮ（Positive Intrinsic Negative）フォトダイオードである。

【0015】

光源装置８０は、光学センサ１０のアレイ基板２と第３方向Ｄｚに対向して設けられる光源基板８１上に発光素子８２が設けられている。発光素子８２は、例えば発光ダイオード（ＬＥＤ：Light Emitting Diode）で構成される。図２では、光学センサ１０の検出領域ＡＡに対応する領域に複数の発光素子８２が設けられた態様を例示している。

【0016】

また、本開示において、検出装置１は、被検出体１００を搭載するための搭載基板１０１及びカバー部材１０３を含む。搭載基板１０１及びカバー部材１０３は、例えばガラス等で形成された透光性の板状部材である。具体的に、搭載基板１０１及びカバー部材１０３は、例えばシャーレである。

【0017】

被検出体１００は、搭載基板１０１上に設けられた培地１０２で培養される。被検出体１００は、搭載基板１０１の上にカバー部材１０３が設けられ、光学センサ１０と光源装置８０との間に配置される。より具体的に、検出装置１は、光学センサ１０の上に、搭載基板１０１及びカバー部材１０３（被検出体１００）、光源装置８０の順に配置されている。

【0018】

発光素子８２から出射された光Ｌは、搭載基板１０１、培地１０２及びカバー部材１０３を透過して検出領域ＡＡに照射される。被検出体１００と重なる領域と、被検出体１００と重ならない領域とでは、センサ画素３が受光する光の強度（以下、「受光強度」とも称する）が異なる。光学センサ１０は、センサ画素３ごとに異なる受光強度の差異によって、培地１０２上のコロニー（被検出体１００）を撮像することができる。

【0019】

なお、被検出体１００は、細菌に限定されず、細胞等の他の微小対象物であってもよい。また、検出装置１はバイオセンサに限定されず、例えば、指紋を検出する指紋検出装置や、静脈などの血管パターンを検出する静脈検出装置として構成されてもよい。この場合、被検出体１００は、指、手のひら、手首等の生体であってもよい。

【0020】

基板２１の検出ブロックＡＡｏの外側の周辺領域ＧＡには、第１ゲート線駆動回路１５ＡＡ１，１５ＡＡ２，１５ＡＡ３，１５ＡＡ４，１５ＡＢ１，１５ＡＢ２，１５ＡＢ３，１５ＡＢ４、第２ゲート線駆動回路１５ＢＡ１，１５ＢＡ２，１５ＢＡ３，１５ＢＡ４，１５ＢＢ１，１５ＢＢ２，１５ＢＢ３，１５ＢＢ４、及び信号線選択回路１６が設けられている。

【0021】

第１ゲート線駆動回路１５ＡＡ１，１５ＡＡ２，１５ＡＡ３，１５ＡＡ４，１５ＡＢ１，１５ＡＢ２，１５ＡＢ３，１５ＡＢ４及び第２ゲート線駆動回路１５ＢＡ１，１５ＢＡ２，１５ＢＡ３，１５ＢＡ４，１５ＢＢ１，１５ＢＢ２，１５ＢＢ３，１５ＢＢ４は、それぞれ、検出ブロックＡＡ１，ＡＡ２，ＡＡ３，ＡＡ４に対応して設けられている。以下の説明において、第１ゲート線駆動回路１５ＡＡ１，１５ＡＡ２，１５ＡＡ３，１５ＡＡ４，１５ＡＢ１，１５ＡＢ２，１５ＡＢ３，１５ＡＢ４を第１ゲート線駆動回路１５ＡＡｏ，１５ＡＢｏと称する場合がある。また、第２ゲート線駆動回路１５ＢＡ１，１５ＢＡ２，１５ＢＡ３，１５ＢＡ４，１５ＢＢ１，１５ＢＢ２，１５ＢＢ３，１５ＢＢ４を第２ゲート線駆動回路１５ＢＡｏ，１５ＢＢｏと称する場合がある。

【0022】

第１ゲート線駆動回路１５ＡＡｏ，１５ＡＢｏは、検出ブロックＡＡｏを第１方向Ｄｘに挟んで配置される。第２ゲート線駆動回路１５ＢＡｏ，１５ＢＢｏは、検出ブロックＡＡｏを第１方向Ｄｘに挟んで配置される。信号線選択回路１６は、検出ブロックＡＡｏの第１方向Ｄｘに延びる辺に沿って、検出ブロックＡＡｏと検出回路１１との間に設けられる。第１ゲート線駆動回路１５ＡＡｏ，１５ＡＢｏ、第２ゲート線駆動回路１５ＢＡｏ，１５ＢＢｏ、及び信号線選択回路１６の配置はこれに限定されない。具体的には、例えば、第１ゲート線駆動回路１５ＡＡｏ，１５ＡＢｏ及び第２ゲート線駆動回路１５ＢＡｏ，１５ＢＢｏは、それぞれ一つの第１ゲート線駆動回路及び第２ゲート線駆動回路として構成され、第１ゲート線駆動回路と第２ゲート線駆動回路とが検出ブロックＡＡｏを第１方向Ｄｘに挟んで配置される態様であってもよい。

【0023】

図３は、実施形態１に係る光学センサを示す回路図である。図３に示すように、センサ画素３は、フォトダイオード３０、リセットトランジスタＭｒｓｔ、読出トランジスタＭｒｄ及びソースフォロワトランジスタＭｓｆを有する。また、センサ画素３には、第１ゲート線（リセット制御走査線ＧＬｒｓｔ）、第２ゲート線（読出制御走査線ＧＬｒｄ）、及び信号線ＳＬが設けられている。

【0024】

第１ゲート線（リセット制御走査線ＧＬｒｓｔ）、第２ゲート線（読出制御走査線ＧＬｒｄ）、及び信号線ＳＬは、それぞれ、検出ブロックＡＡ内の複数のセンサ画素３に接続される。具体的に、第１ゲート線（リセット制御走査線ＧＬｒｓｔ）及び第２ゲート線（読出制御走査線ＧＬｒｄ）は、第１方向Ｄｘに延在し、第１方向Ｄｘに配列された複数のセンサ画素３と接続される。また、信号線ＳＬは、第２方向Ｄｙに延在し、第２方向Ｄｙに配列された複数のセンサ画素３に接続される。信号線ＳＬは、複数のトランジスタ（読出トランジスタＭｒｄ及びソースフォロワトランジスタＭｓｆ）からの信号が出力される配線である。

【0025】

リセットトランジスタＭｒｓｔ、読出トランジスタＭｒｄ及びソースフォロワトランジスタＭｓｆは、１つのフォトダイオード３０に対応して設けられる。センサ画素３が有する複数のトランジスタは、それぞれｎ型ＴＦＴ（Thin Film Transistor）で構成される。ただし、これに限定されず、各トランジスタは、それぞれｐ型ＴＦＴで構成されてもよい。

【0026】

フォトダイオード３０のアノードには、基準電位Ｖｃｏｍが印加される。フォトダイオード３０のカソードは、リセットトランジスタＭｒｓｔのソース又はドレインの一方及びソースフォロワトランジスタＭｓｆのゲートに接続される。

【0027】

リセットトランジスタＭｒｓｔのゲートは、第１ゲート線（リセット制御走査線ＧＬｒｓｔ）に接続される。リセットトランジスタＭｒｓｔのソース又はドレインの他方には、リセット電位Ｖｒｓｔが供給される。リセットトランジスタＭｒｓｔがオン（導通状態）になると、フォトダイオード３０のカソード電位がリセット電位Ｖｒｓｔにリセットされる。基準電位Ｖｃｏｍは、リセット電位Ｖｒｓｔよりも低い電位を有しており、フォトダイオード３０は、逆バイアス駆動される。

【0028】

ソースフォロワトランジスタＭｓｆは、電源電位Ｖｓｆが供給される端子と読出トランジスタＭｒｄとの間に接続される。ソースフォロワトランジスタＭｓｆのゲートは、フォトダイオード３０のカソードに接続される。ソースフォロワトランジスタＭｓｆのゲートには、フォトダイオード３０の受光強度に応じた電圧が供給される。これにより、ソースフォロワトランジスタＭｓｆは、フォトダイオード３０の受光強度に応じた電気信号（電位）を読出トランジスタＭｒｄに出力する。

【0029】

読出トランジスタＭｒｄは、ソースフォロワトランジスタＭｓｆのソースと信号線ＳＬとの間に接続される。読出トランジスタＭｒｄのゲートは、第２ゲート線（読出制御走査線ＧＬｒｄ）に接続される。読出トランジスタＭｒｄがオンになると、ソースフォロワトランジスタＭｓｆから出力される信号、すなわち、フォトダイオード３０の受光強度に応じた電気信号（電位）が、検出信号Ｖｄｅｔとして出力信号線ＳＬに出力される。

【0030】

なお、図３では、リセットトランジスタＭｒｓｔ及び読出トランジスタＭｒｄをそれぞれシングルゲート構造としたが、リセットトランジスタＭｒｓｔ及び読出トランジスタＭｒｄは、それぞれ、２つのトランジスタが直列に接続されて構成された、所謂ダブルゲート構造でもよく、３つ以上のトランジスタが直列に接続された構成であっても良いてもよい。また、１つのセンサ画素３の回路は、リセットトランジスタＭｒｓｔ、ソースフォロワトランジスタＭｓｆ及び読出トランジスタＭｒｄの３つのトランジスタを有する構成に限定されない。センサ画素３は、２つのトランジスタを有していてもよく、４つ以上のトランジスタを有していてもよい。

【0031】

第１ゲート線駆動回路１５ＡＡｏ，１５ＡＢｏは、検出ブロックＡＡｏ内の複数の第１ゲート線（リセット制御走査線ＧＬｒｓｔｏ）を駆動する回路である。第１ゲート線駆動回路１５ＡＡｏ，１５ＡＢｏは、例えばシフトレジスタ回路である。

【0032】

本開示において、第１ゲート線駆動回路１５ＡＡｏ，１５ＡＢｏは、検出回路１１から供給されるスタートパルス信号ＳＴＶ（図３参照）やクロックパルス信号等の各種制御信号に基づき、センサ画素３のリセット期間Ｐｒｓｔ（図８参照）において、第１ゲート線（リセット制御走査線ＧＬｒｓｔｏ）を順次選択し、選択された第１ゲート線（リセット制御走査線ＧＬｒｓｔｏ）に第１ゲート駆動信号（リセット制御信号）を供給する。言い換えると、第１ゲート線駆動回路１５ＡＡｏ，１５ＡＢｏは、第１方向Ｄｘに並ぶセンサ画素３に同時に第１ゲート駆動信号（リセット制御信号）を供給し、第２方向Ｄｙに並ぶセンサ画素３に順次第１ゲート駆動信号（リセット制御信号）を供給する。これにより、センサ画素３の第１ゲート線駆動回路１５ＡＡｏ，１５ＡＢｏによって選択された第１ゲート線（リセット制御走査線ＧＬｒｓｔｏ）に接続された複数のセンサ画素３のフォトダイオード３０の電位がリセットされる。

【0033】

第２ゲート線駆動回路１５ＢＡｏ，１５ＢＢｏは、検出ブロックＡＡｏ内の複数の第２ゲート線（読出制御走査線ＧＬｒｄｏ）を駆動する回路である。第２ゲート線駆動回路１５ＢＡｏ，１５ＢＢｏは、例えばシフトレジスタ回路である。

【0034】

本開示において、第２ゲート線駆動回路１５ＢＡｏ，１５ＢＢｏは、検出回路１１から供給されるスタートパルス信号ＳＴＶ（図３参照）やクロックパルス信号等の各種制御信号に基づき、検出信号Ｖｄｅｔの読み出し期間Ｐｄｅｔ（図８参照）において、第２ゲート線（読出制御走査線ＧＬｒｄｏ）を順次選択し、選択された第２ゲート線（読出制御走査線ＧＬｒｄｏ）に第２ゲート駆動信号（読出制御信号）を供給する。言い換えると、第２ゲート線駆動回路１５ＢＡｏ，１５ＢＢｏは、第１方向Ｄｘに並ぶセンサ画素３に同時に第２ゲート駆動信号（読出制御信号）を供給し、第２方向Ｄｙに並ぶセンサ画素３に順次第２ゲート駆動信号（読出制御信号）を供給する。これにより、第２ゲート線駆動回路１５ＢＡｏ，１５ＢＢｏによって選択された第２ゲート線（読出制御走査線ＧＬｒｄｏ）に接続された複数のセンサ画素３の電気信号（電位）が検出信号Ｖｄｅｔとして読み出される。

【0035】

信号線選択回路１６は、Ｐ本の信号線ＳＬ（Ｐ（ｑ－１）＋ｐ）（ｐは、１からＰまでの整数）のうちのいずれかを選択して検出回路１１に接続するスイッチ回路である。信号線選択回路１６は、例えばマルチプレクサである。

【0036】

信号線選択回路１６は、検出信号Ｖｄｅｔの読み出し期間Ｐｄｅｔ（図８参照）において、検出回路１１から供給される信号線選択信号ＭＵＸｐに基づき選択された信号線ＳＬ（Ｐ（ｑ－１）＋ｐ）と検出回路１１とを接続する。これにより、同時にＱ＝Ｍ／Ｐ本（Ｍは、検出ブロックＡＡｏにおいて第１方向Ｄｘに並ぶセンサ画素３の数）の信号線ＳＬ（ｑ）が検出回路１１に接続され（ｑは、１からＱまでの整数）、Ｑ本の信号線ＳＬ（ｑ）に接続されたセンサ画素３からの検出信号Ｖｄｅｔが検出回路１１に出力される。言い換えると、信号線選択回路１６は、第２方向Ｄｙにセンサ画素３が並ぶ総数Ｍの画素列のうち、Ｑ（＝Ｍ／Ｐ）の画素列を同時に選択して、センサ画素３からの検出信号Ｖｄｅｔを検出回路１１に出力する回路である。

【0037】

図４は、実施形態１に係る検出回路の構成例を示すブロック図である。検出回路１１は、光学センサ１０から出力される検出信号Ｖｄｅｔに基づき、各センサ画素３の検出値であるセンサ値Ｒａｗを生成する。検出回路１１は、例えばアナログフロントエンド回路（ＡＦＥ：Analog Front End）を含むＲＯＩＣ（ReadOut Integrated Circuit）である。

【0038】

図４に示すように、検出回路１１は、検出信号振幅調整回路４１、Ａ／Ｄ変換回路４２、信号処理回路４３、バッファ回路４４、及び検出タイミング制御回路４５を有する。

【0039】

検出信号振幅調整回路４１は、光学センサ１０から出力された検出信号Ｖｄｅｔの振幅を調整する回路であり、例えば増幅器を含み構成される。Ａ／Ｄ変換回路４２は、検出信号振幅調整回路４１から出力されるアナログ信号をデジタル信号に変換する。信号処理回路４３は、Ａ／Ｄ変換回路４２からのデジタル信号の信号処理を行い、センサ画素３ごとのセンサ値Ｒａｗをバッファ回路４４に格納する。

【0040】

検出タイミング制御回路４５は、制御回路７０（図５参照）から供給される各種制御信号に基づいて、検出信号振幅調整回路４１、Ａ／Ｄ変換回路４２、信号処理回路４３、及びバッファ回路４４が同期して動作するように制御する。バッファ回路４４に格納されたセンサ画素３ごとのセンサ値Ｒａｗは、制御回路７０からの読み出し制御信号に基づき、制御回路７０に送信される。

【0041】

また、検出タイミング制御回路４５は、第１ゲート線駆動回路１５ＡＡｏ，１５ＡＢｏ、第２ゲート線駆動回路１５ＢＡｏ，１５ＢＢｏ、信号線選択回路１６にそれぞれ制御信号を供給し、これらの動作を制御して、検出ブロックＡＡｏにおける検出動作を行う回路である。検出タイミング制御回路４５は、スタートパルス信号ＳＴＶ（図３参照）やクロックパルス信号等の各種制御信号を第１ゲート線駆動回路１５ＡＡｏ，１５ＡＢｏ及び第２ゲート線駆動回路１５ＢＡｏ，１５ＢＢｏに供給する。また、検出タイミング制御回路４５は、信号線選択信号ＭＵＸｐ（図３参照）を信号線選択回路１６に供給する。

【0042】

図５は、実施形態１に係る制御回路の構成例を示すブロック図である。制御回路７０は、検出回路１１における被検出体１００の検出動作と光源装置８０における発光素子８２の点灯動作とを同期して制御する。制御回路７０は、例えばＭＣＵ（Micro Control Unit）やＲＡＭ、ＥＥＰＲＯＭ、ＲＯＭ等で構成される。

【0043】

制御回路７０と検出回路１１及び光源装置８０との間の信号伝送は、例えばクロック同期方式のシリアルインターフェースであるＳＰＩ（Serial Peripheral Interface）により行われる。制御回路７０と光学センサ１０及び光源装置８０との間の信号伝送方式により本開示が限定されるものではない。

【0044】

図５に示すように、制御回路７０は、データ取得回路７１、データ記憶回路７２、データ処理回路７３、画像生成回路７４、及び光源制御回路７５を有する。

【0045】

データ取得回路７１は、検出回路１１に対して読み出し制御信号を送信し、センサ画素３ごとのセンサ値Ｒａｗを取得し、検出ブロックＡＡｏにおけるセンサ画素３の位置情報と対応付けてデータ記憶回路７２に格納する。データ処理回路７３は、データ記憶回路７２に格納されたセンサ画素３ごとのセンサ値Ｒａｗの合成処理を行う。画像生成回路７４は、合成された検出ブロックＡＡｏの全域におけるセンサ値Ｒａｗと検出ブロックＡＡｏにおけるセンサ画素３の位置情報とに基づき検出ブロックＡＡの画像を生成する。

【0046】

光源制御回路７５は、検出回路１１における検出動作に同期して、発光素子８２の点灯動作を制御する。具体的に、光源制御回路７５は、光源装置８０が複数の発光素子８２を有する構成である場合、複数の発光素子８５のオン（点灯）、オフ（非点灯）の点灯パターンの情報を記憶し、当該点灯パターンの情報に応じた発光制御信号を光源装置８０に送信する。

【0047】

上述したように、本開示において、光学センサ１０は、複数の検出ブロックＡＡｏを有している。また、第１ゲート線駆動回路１５ＡＡｏ，１５ＡＢｏ及び第２ゲート線駆動回路１５ＢＡｏ，１５ＢＢｏは、それぞれ、複数の検出ブロックＡＡｏに対応して設けられる。図６は、実施形態１に係る光学センサと検出回路との接続構成の一例を示す図である。

【0048】

図６では、第１方向Ｄｘ及び第２方向Ｄｙに並ぶセンサ画素３の数がそれぞれ等しい４つの検出ブロックＡＡ１，ＡＡ２，ＡＡ３，ＡＡ４が第２方向Ｄｙに並ぶ態様を例示している。４つの検出ブロックＡＡ１，ＡＡ２，ＡＡ３，ＡＡ４において、第１方向Ｄｘに並ぶセンサ画素３の数Ｍは、例えば１０００とされる（Ｍ＝１０００）。また、４つの検出ブロックＡＡ１，ＡＡ２，ＡＡ３，ＡＡ４において、第２方向Ｄｙに並ぶセンサ画素３の数Ｎは、例えば２５０とされる（Ｎ＝２５０）。なお、光学センサ１０が有する検出ブロックＡＡｏの数Ｏ（＝４）は一例であってこれに限定されない。

【0049】

また、図６に示すように、本開示において、信号線選択回路１６は、Ｐ本（図６では、４本）の信号線ＳＬ（Ｐ（ｑ－１）＋ｐ）のうちのいずれかを選択して、Ｍ（＝１０００）本の信号線ＳＬ（ｍ）（ｍは、１からＭまでの整数）のうちのＱ（＝Ｍ（＝１０００）／Ｐ（＝４）＝２５０）本の信号線を検出回路１１に接続する。これにより、同時にＱ＝Ｍ／Ｐ本（ここでは、Ｑ＝１０００／４＝２５０本）の信号線ＳＬ（ｑ）が検出回路１１に接続される（ｑは、１からＱまでの整数）。

【0050】

図７は、実施形態１に係る検出装置における１フレーム分のセンサ値取得タイミングの一例を示すタイミングチャートである。

【0051】

図６に示す接続構成において、検出回路１１は、第１ゲート線駆動回路１５ＡＡ１，１５ＡＡ２，１５ＡＡ３，１５ＡＡ４，１５ＡＢ１，１５ＡＢ２，１５ＡＢ３，１５ＡＢ４及び第２ゲート線駆動回路１５ＢＡ１，１５ＢＡ２，１５ＢＡ３，１５ＢＡ４，１５ＢＢ１，１５ＢＢ２，１５ＢＢ３，１５ＢＢ４に対して共通のスタートパルス信号ＳＴＶを供給すると共に、各検出ブロックＡＡ１，ＡＡ２，ＡＡ３，ＡＡ４に対応する第１ゲート線駆動回路１５ＡＡ１，１５ＡＡ２，１５ＡＡ３，１５ＡＡ４，１５ＡＢ１，１５ＡＢ２，１５ＡＢ３，１５ＡＢ４及び第２ゲート線駆動回路１５ＢＡ１，１５ＢＡ２，１５ＢＡ３，１５ＢＡ４，１５ＢＢ１，１５ＢＢ２，１５ＢＢ３，１５ＢＢ４ごとの選択信号Ｂ＿ＳＥＬ１，Ｂ＿ＳＥＬ２，Ｂ＿ＳＥＬ３，Ｂ＿ＳＥＬ４を供給する。

【0052】

具体的に、検出回路１１は、図７に示す１フレーム分のセンサ値取得期間を時分割して、順次、選択信号Ｂ＿ＳＥＬ１，Ｂ＿ＳＥＬ２，Ｂ＿ＳＥＬ３，Ｂ＿ＳＥＬ４を供給する。図７では、各選択信号Ｂ＿ＳＥＬｏのハイ期間において、それぞれ対応する第１ゲート線駆動回路１５ＡＡｏ，１５ＡＢｏ及び第２ゲート線駆動回路１５ＢＡｏ，１５ＢＢｏが有効化される例を示している。以下、選択信号Ｂ＿ＳＥＬｏのハイ期間を、検出ブロックＡＡｏの選択期間（ブロック選択期間）とも称する。言い換えると、実施形態１において、検出回路１１は、検出ブロックＡＡｏの選択期間（ブロック選択期間）ごとに、第１ゲート線駆動回路１５ＡＡｏ，１５ＡＢｏ及び第２ゲート線駆動回路１５ＢＡｏ，１５ＢＢｏを有効化する選択信号Ｂ＿ＳＥＬｏを供給する。

【0053】

また、図６に示す接続構成において、検出回路１１は、検出ブロックＡＡｏの選択期間（すなわち、各選択信号Ｂ＿ＳＥＬｏのハイ期間）を時分割して、順次、信号線選択信号ＭＵＸ１，ＭＵＸ２，ＭＵＸ３，ＭＵＸ４を供給する。図７では、各信号線選択信号ＭＵＸｐのハイ期間において、それぞれ対応する信号線ＳＬ（Ｐ（ｑ－１）＋ｐ）が検出回路１１に接続される例を示している。以下、信号線選択信号ＭＵＸｐのハイ期間を、信号線ＳＬ（Ｐ（ｑ－１）＋ｐ）の選択期間（信号選択期間）とも称する。

【0054】

図８は、１／（Ｏ×Ｐ）フレーム期間における光学センサの動作例を示すタイミングチャートである。図９Ａ～図９Ｐは、１／（Ｏ×Ｐ）フレーム期間においてセンサ値が取得される領域を示すイメージ図である。

【0055】

図９Ａは、検出ブロックＡＡ１及び信号線ＳＬ（Ｐ（ｑ－１）＋１）の選択期間においてセンサ値Ｒａｗが取得される領域を示している。図９Ｂは、検出ブロックＡＡ１及び信号線ＳＬ（Ｐ（ｑ－１）＋２）の選択期間においてセンサ値Ｒａｗが取得される領域を示している。図９Ｃは、検出ブロックＡＡ１及び信号線ＳＬ（Ｐ（ｑ－１）＋３）の選択期間においてセンサ値Ｒａｗが取得される領域を示している。図９Ｄは、検出ブロックＡＡ１及び信号線ＳＬ（Ｐ（ｑ－１）＋４）の選択期間においてセンサ値Ｒａｗが取得される領域を示している。

【0056】

図９Ｅは、検出ブロックＡＡ２及び信号線ＳＬ（Ｐ（ｑ－１）＋１）の選択期間においてセンサ値Ｒａｗが取得される領域を示している。図９Ｆは、検出ブロックＡＡ２及び信号線ＳＬ（Ｐ（ｑ－１）＋２）の選択期間においてセンサ値Ｒａｗが取得される領域を示している。図９Ｇは、検出ブロックＡＡ２及び信号線ＳＬ（Ｐ（ｑ－１）＋３）の選択期間においてセンサ値Ｒａｗが取得される領域を示している。図９Ｈは、検出ブロックＡＡ２及び信号線ＳＬ（Ｐ（ｑ－１）＋４）の選択期間においてセンサ値Ｒａｗが取得される領域を示している。

【0057】

図９Ｉは、検出ブロックＡＡ３及び信号線ＳＬ（Ｐ（ｑ－１）＋１）の選択期間においてセンサ値Ｒａｗが取得される領域を示している。図９Ｊは、検出ブロックＡＡ３及び信号線ＳＬ（Ｐ（ｑ－１）＋２）の選択期間においてセンサ値Ｒａｗが取得される領域を示している。図９Ｋは、検出ブロックＡＡ３及び信号線ＳＬ（Ｐ（ｑ－１）＋３）の選択期間においてセンサ値Ｒａｗが取得される領域を示している。図９Ｌは、検出ブロックＡＡ３及び信号線ＳＬ（Ｐ（ｑ－１）＋４）の選択期間においてセンサ値Ｒａｗが取得される領域を示している。

【0058】

図９Ｍは、検出ブロックＡＡ４及び信号線ＳＬ（Ｐ（ｑ－１）＋１）の選択期間においてセンサ値Ｒａｗが取得される領域を示している。図９Ｎは、検出ブロックＡＡ４及び信号線ＳＬ（Ｐ（ｑ－１）＋２）の選択期間においてセンサ値Ｒａｗが取得される領域を示している。図９Ｏは、検出ブロックＡＡ４及び信号線ＳＬ（Ｐ（ｑ－１）＋３）の選択期間においてセンサ値Ｒａｗが取得される領域を示している。図９Ｐは、検出ブロックＡＡ４及び信号線ＳＬ（Ｐ（ｑ－１）＋４）の選択期間においてセンサ値Ｒａｗが取得される領域を示している。

【0059】

検出ブロックＡＡｏ及び信号線ＳＬ（Ｐ（ｑ－１）＋ｐ）の選択期間において、第１ゲート線駆動回路１５ＡＡｏ，１５ＡＢｏ及び第２ゲート線駆動回路１５ＢＡｏ，１５ＢＢｏにスタートパルス信号ＳＴＶが供給されると、検出ブロックＡＡｏの信号線ＳＬ（Ｐ（ｑ－１）＋ｐ）に接続されたセンサ画素３のリセット期間Ｐｒｓｔが開始される。当該リセット期間Ｐｒｓｔにおいて、第１ゲート線駆動回路１５ＡＡｏ，１５ＡＢｏ及び第２ゲート線駆動回路１５ＢＡｏ，１５ＢＢｏは、順次、第１ゲート線（リセット制御走査線ＧＬｒｓｔ）及び第２ゲート線（読出制御走査線ＧＬｒｄ）を選択する。これにより、検出ブロックＡＡｏの信号線ＳＬ（Ｐ（ｑ－１）＋ｐ）に接続されたセンサ画素３のフォトダイオード３０の電位がリセットされる。検出ブロックＡＡｏの第２方向Ｄｙに並ぶセンサ画素３の数Ｎが２５０である場合、言い換えると、検出ブロックＡＡｏの第１ゲート線（リセット制御走査線ＧＬｒｓｔ）及び第２ゲート線（読出制御走査線ＧＬｒｄ）の本数Ｎがそれぞれ２５０本である場合、リセット期間Ｐｒｓｔは、例えば略４０ｍｓとされる。

【0060】

リセット期間Ｐｒｓｔ後の露光期間Ｐｅｘを経て第１ゲート線駆動回路１５ＡＡｏ，１５ＡＢｏ及び第２ゲート線駆動回路１５ＢＡｏ，１５ＢＢｏにスタートパルス信号ＳＴＶが供給されると、検出ブロックＡＡｏの信号線ＳＬ（Ｐ（ｑ－１）＋ｐ）に接続されたセンサ画素３の読み出し期間Ｐｄｅｔが開始される。当該読み出し期間Ｐｄｅｔにおいて、第１ゲート線駆動回路１５ＡＡｏ，１５ＡＢｏ及び第２ゲート線駆動回路１５ＢＡｏ，１５ＢＢｏは、順次、第１ゲート線（リセット制御走査線ＧＬｒｓｔ）及び第２ゲート線（読出制御走査線ＧＬｒｄ）を選択する。これにより、検出ブロックＡＡｏの信号線ＳＬ（Ｐ（ｑ－１）＋ｐ）に接続されたセンサ画素３の検出信号Ｖｄｅｔが読み出される。露光期間Ｐｅｘは、例えば略１３０ｍｓとされる。読み出し期間Ｐｄｅｔは、例えば略４０ｍｓとされる。

【0061】

上述したリセット期間Ｐｒｓｔ、露光期間Ｐｅｘ、及び読み出し期間Ｐｄｅｔを含む信号線ＳＬ（Ｐ（ｑ－１）＋ｐ）の選択期間Ｐ＿ＭＵＸは、例えば２５０ｍｓとされる。読み出し期間Ｐｄｅｔにおいて読み出された検出信号Ｖｄｅｔは、センサ画素３ごとのセンサ値Ｒａｗに変換されて検出回路１１のバッファ回路４４に格納される。

【0062】

制御回路７０のデータ取得回路７１は、信号線ＳＬ（Ｐ（ｑ－１）＋ｐ）の選択期間Ｐ＿ＭＵＸの後のデータ取得期間Ｐ＿Ｄ／Ｏにおいて、検出回路１１のバッファ回路４４に格納されたセンサ画素３ごとのセンサ値Ｒａｗを取得し、検出ブロックＡＡにおけるセンサ画素３の位置情報と対応付けてデータ記憶回路７２に格納する。データ取得期間Ｐ＿Ｄ／Ｏは、略１５０ｍｓとされる。これにより、図８に示す１／１６フレーム期間Ｐ＿１Ｆ／１６は、略４００ｍｓとされる。

【0063】

続いて、検出回路１１は、信号線選択回路１６により選択する信号線を切り替えて同様の検出動作を行う。これにより、選択信号Ｂ＿ＳＥＬｏにより選択された検出ブロックＡＡｏ内のセンサ画素３のセンサ値Ｒａｗが取得される。１つの検出ブロックＡＡｏ内のセンサ画素３のセンサ値Ｒａｗを取得する期間は、概略１．６ｓとされる。

【0064】

この一連の動作を、１フレーム期間においてＯ回繰り返すことにより（Ｏは、検出ブロックＡＡｏの総数、ここでは、Ｏ＝４）、全ての検出ブロックＡＡｏ内のセンサ画素３のセンサ値Ｒａｗが取得される。全ての検出ブロックＡＡｏ内のセンサ画素３のセンサ値Ｒａｗを取得する１フレーム期間は、概略６．４ｓとされる。

【0065】

全ての検出ブロックＡＡｏ内のセンサ画素３のセンサ値Ｒａｗが取得されると、データ処理回路７３は、データ記憶回路７２に格納されたセンサ画素３ごとのセンサ値Ｒａｗを読み出し、読み出したセンサ値Ｒａｗの合成処理を行う。図１０は、全ての検出ブロックにおけるセンサ値の合成イメージ図である。

【0066】

画像生成回路７４は、合成された全ての検出ブロックＡＡｏにおけるセンサ値Ｒａｗとセンサ画素３の位置情報とに基づき、検出領域ＡＡにおける１フレーム分の画像を生成する。

【0067】

上述した実施形態１に係る構成及び動作により、例えば、同時接続可能な信号線数が第１方向Ｄｘに並ぶセンサ画素数Ｍ（＝１０００）よりも少なく（例えば、２５６本程度）、且つ、バッファサイズ（バッファ数）が検出ブロックＡＡｏの選択期間（ブロック選択期間）ごとに取得されるセンサ値Ｒａｗの総数Ｍ×Ｎ（＝１０００×２５０）よりも少ない（例えば、２５６×２５６程度）安価なＲＯＩＣを採用することが可能となる。具体的に、ＲＯＩＣの信号線を接続可能な入力端子数は、同時選択される信号線数Ｑ＝Ｍ／Ｐ本（＝１０００／４＝２５０本）よりも多ければよい。また、ＲＯＩＣのバッファサイズ（バッファ数）は、信号線ＳＬ（Ｐ（ｑ－１）＋ｐ）の選択期間（信号選択期間）ごとに取得されるセンサ値Ｒａｗの総数Ｑ×Ｎ（＝２５０×２５０）よりも多ければよい。

【0068】

（実施形態２）
図１１は、実施形態２に係る光学センサと検出回路との接続構成の一例を示す図である。図１２は、実施形態２に係る検出装置における１フレーム分のセンサ値取得タイミングの一例を示すタイミングチャートである。ここでは、実施形態１とは異なる構成及び動作について説明し、重複する説明は省略することがある。

【0069】

図１１に示す接続構成において、検出回路１１ａは、各検出ブロックＡＡ１，ＡＡ２，ＡＡ３，ＡＡ４に対応する第１ゲート線駆動回路１５ＡＡ１，１５ＡＡ２，１５ＡＡ３，１５ＡＡ４，１５ＡＢ１，１５ＡＢ２，１５ＡＢ３，１５ＡＢ４ごとのリセットスタートパルス信号ＲＳＴ＿ＳＴＶ１，ＲＳＴ＿ＳＴＶ２，ＲＳＴ＿ＳＴＶ３，ＲＳＴ＿ＳＴＶ４、及び、第２ゲート線駆動回路１５ＢＡ１，１５ＢＡ２，１５ＢＡ３，１５ＢＡ４，１５ＢＢ１，１５ＢＢ２，１５ＢＢ３，１５ＢＢ４ごとの読み出しスタートパルス信号ＲＤ＿ＳＴＶ１，ＲＤ＿ＳＴＶ２，ＲＤ＿ＳＴＶ３，ＲＤ＿ＳＴＶ４を供給する。

【0070】

具体的に、検出回路１１ａは、図１２に示す１フレーム分のセンサ値取得期間を時分割して、順次、リセットスタートパルス信号ＲＳＴ＿ＳＴＶ１，ＲＳＴ＿ＳＴＶ２，ＲＳＴ＿ＳＴＶ３，ＲＳＴ＿ＳＴＶ４及び読み出しスタートパルス信号ＲＤ＿ＳＴＶ１，ＲＤ＿ＳＴＶ２，ＲＤ＿ＳＴＶ３，ＲＤ＿ＳＴＶ４を供給する。以下、リセットスタートパルス信号ＲＳＴ＿ＳＴＶｏ及び読み出しスタートパルス信号ＲＤ＿ＳＴＶｏが供給される時分割期間を、検出ブロックＡＡｏの選択期間（ブロック選択期間）とも称する。言い換えると、実施形態２において、検出回路１１ａは、検出ブロックＡＡｏの選択期間（ブロック選択期間）ごとに、第１ゲート線駆動回路１５ＡＡｏ，１５ＡＢｏ及び第２ゲート線駆動回路１５ＢＡｏ，１５ＢＢｏを選択して、リセットスタートパルス信号ＲＳＴ＿ＳＴＶｏ及び読み出しスタートパルス信号ＲＤ＿ＳＴＶｏを供給する。

【0071】

また、図１１に示す接続構成において、検出回路１１ａは、検出ブロックＡＡｏの選択期間を時分割して、順次、信号線選択信号ＭＵＸ１，ＭＵＸ２，ＭＵＸ３，ＭＵＸ４を供給する。以下、信号線選択信号ＭＵＸｐのハイ期間を、信号線ＳＬ（Ｐ（ｑ－１）＋ｐ）の選択期間（信号選択期間）とも称する。

【0072】

検出ブロックＡＡｏ及び信号線ＳＬ（Ｐ（ｑ－１）＋ｐ）の選択期間において、第１ゲート線駆動回路１５ＡＡｏ，１５ＡＢｏにリセットスタートパルス信号ＲＳＴ＿ＳＴＶｏが供給され、第２ゲート線駆動回路１５ＢＡｏ，１５ＢＢｏに読み出しスタートパルス信号ＲＤ＿ＳＴＶが供給されると、検出ブロックＡＡｏの信号線ＳＬ（Ｐ（ｑ－１）＋ｐ）に接続されたセンサ画素３のリセット期間Ｐｒｓｔが開始される。当該リセット期間Ｐｒｓｔにおいて、第１ゲート線駆動回路１５ＡＡｏ，１５ＡＢｏ及び第２ゲート線駆動回路１５ＢＡｏ，１５ＢＢｏは、順次、第１ゲート線（リセット制御走査線ＧＬｒｓｔ）及び第２ゲート線（読出制御走査線ＧＬｒｄ）を選択する。これにより、検出ブロックＡＡｏの信号線ＳＬ（Ｐ（ｑ－１）＋ｐ）に接続されたセンサ画素３のフォトダイオード３０の電位がリセットされる。

【0073】

リセット期間Ｐｒｓｔ後の露光期間Ｐｅｘを経て第１ゲート線駆動回路１５ＡＡｏ，１５ＡＢｏにリセットスタートパルス信号ＲＳＴ＿ＳＴＶｏが供給され、第２ゲート線駆動回路１５ＢＡｏ，１５ＢＢｏに読み出しスタートパルス信号ＲＤ＿ＳＴＶｏが供給されると、検出ブロックＡＡｏの信号線ＳＬ（Ｐ（ｑ－１）＋ｐ）に接続されたセンサ画素３の読み出し期間Ｐｄｅｔが開始される。当該読み出し期間Ｐｄｅｔにおいて、第１ゲート線駆動回路１５ＡＡｏ，１５ＡＢｏ及び第２ゲート線駆動回路１５ＢＡｏ，１５ＢＢｏは、順次、第１ゲート線（リセット制御走査線ＧＬｒｓｔ）及び第２ゲート線（読出制御走査線ＧＬｒｄ）を各々所定のタイミングで選択する。これにより、検出ブロックＡＡｏの信号線ＳＬ（Ｐ（ｑ－１）＋ｐ）に接続されたセンサ画素３の検出信号Ｖｄｅｔが読み出される。

【0074】

上述したリセット期間Ｐｒｓｔ、露光期間Ｐｅｘ、及び読み出し期間Ｐｄｅｔを含む信号線ＳＬ（Ｐ（ｑ－１）＋ｐ）の選択期間Ｐ＿ＭＵＸは、例えば２５０ｍｓとされる。読み出し期間Ｐｄｅｔにおいて読み出された検出信号Ｖｄｅｔは、センサ画素３ごとのセンサ値Ｒａｗに変換されて検出回路１１のバッファ回路４４に格納される。

【0075】

制御回路７０のデータ取得回路７１は、信号線ＳＬ（Ｐ（ｑ－１）＋ｐ）の選択期間Ｐ＿ＭＵＸの後のデータ取得期間Ｐ＿Ｄ／Ｏにおいて、検出回路１１のバッファ回路４４に格納されたセンサ画素３ごとのセンサ値Ｒａｗを取得し、検出ブロックＡＡにおけるセンサ画素３の位置情報と対応付けてデータ記憶回路７２に格納する。データ取得期間Ｐ＿Ｄ／Ｏは、略１５０ｍｓとされる。これにより、１／１６フレーム期間は、略４００ｍｓとされる。

【0076】

続いて、検出回路１１は、信号線選択回路１６により選択する信号線を切り替えて同様の検出動作を行う。これにより、選択信号Ｂ＿ＳＥＬｏにより選択された検出ブロックＡＡｏ内のセンサ画素３のセンサ値Ｒａｗが取得される。１つの検出ブロックＡＡｏ内のセンサ画素３のセンサ値Ｒａｗを取得する期間は、概略１．６ｓとされる。

【0077】

この一連の動作を、１フレーム期間においてＯ回繰り返すことにより（Ｏは、検出ブロックＡＡｏの総数、ここでは、Ｏ＝４）、全ての検出ブロックＡＡｏ内のセンサ画素３のセンサ値Ｒａｗが取得される。全ての検出ブロックＡＡｏ内のセンサ画素３のセンサ値Ｒａｗを取得する１フレーム期間は、概略６．４ｓとされる。

【0078】

全ての検出ブロックＡＡｏ内のセンサ画素３のセンサ値Ｒａｗが取得されると、データ処理回路７３は、データ記憶回路７２に格納されたセンサ画素３ごとのセンサ値Ｒａｗを読み出し、読み出したセンサ値Ｒａｗの合成処理を行う。

【0079】

画像生成回路７４は、合成された全ての検出ブロックＡＡｏにおけるセンサ値Ｒａｗとセンサ画素３の位置情報とに基づき、検出領域ＡＡにおける１フレーム分の画像を生成する。

【0080】

上述した実施形態２に係る構成及び動作により、実施形態１と同様に、例えば、同時接続可能な信号線数が第１方向Ｄｘに並ぶセンサ画素数Ｍ（＝１０００）よりも少なく（例えば、２５６本程度）、且つ、バッファサイズ（バッファ数）が検出ブロックＡＡｏの選択期間（ブロック選択期間）ごとに取得されるセンサ値Ｒａｗの総数Ｍ×Ｎ（＝１０００×２５０）よりも少ない（例えば、２５６×２５６程度）安価なＲＯＩＣを採用することが可能となる。具体的に、ＲＯＩＣの信号線を接続可能な入力端子数は、同時選択される信号線数Ｑ＝Ｍ／Ｐ本（＝１０００／４＝２５０本）よりも多ければよい。また、ＲＯＩＣのバッファサイズ（バッファ数）は、信号線ＳＬ（Ｐ（ｑ－１）＋ｐ）の選択期間（信号選択期間）ごとに取得されるセンサ値Ｒａｗの総数Ｑ×Ｎ（＝２５０×２５０）よりも多ければよい。

【0081】

以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。上述した各実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。

【符号の説明】

【0082】

１ 検出装置
２ アレイ基板
３ センサ画素
１０，１０ａ 光学センサ（面状検出デバイス）
１１，１１ａ 検出回路
１５ＡＡ１，１５ＡＡ２，１５ＡＡ３，１５ＡＡ４ 第１ゲート線駆動回路
１５ＡＢ１，１５ＡＢ２，１５ＡＢ３，１５ＡＢ４ 第１ゲート線駆動回路
１５ＡＡｏ，１５ＡＢｏ 第１ゲート線駆動回路
１５ＢＡ１，１５ＢＡ２，１５ＢＡ３，１５ＢＡ４ 第２ゲート線駆動回路
１５ＢＢ１，１５ＢＢ２，１５ＢＢ３，１５ＢＢ４ 第２ゲート線駆動回路
１５ＢＡｏ，１５ＢＢｏ 第２ゲート線駆動回路
１６ 信号線選択回路
２１ 基板
３０ フォトダイオード（光検出素子）
４１ 検出信号振幅調整回路
４２ Ａ／Ｄ変換回路
４３ 信号処理回路
４４ バッファ回路
４５ 検出タイミング制御回路
７０ 制御回路
７１ データ取得回路
７２ データ記憶回路
７３ データ処理回路
７４ 画像生成回路
７５ 光源制御回路
８０ 光源装置
８１ 光源基板
８２ 発光素子
１００ 被検出体
１０１ 搭載基板
１０２ 培地
１０３ カバー部材
ＡＡ 検出領域
ＡＡ１，ＡＡ２，ＡＡ３，ＡＡ４，ＡＡｏ 検出ブロック

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9A】

【図9B】

【図9C】

【図9D】

【図9E】

【図9F】

【図9G】

【図9H】

【図9I】

【図9J】

【図9K】

【図9L】

【図9M】

【図9N】

【図9O】

【図9P】

【図10】

【図11】

【図12】