(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024157923
(43)【公開日】2024-11-08
(54)【発明の名称】バックアップ電源装置及び切替制御回路
(51)【国際特許分類】
H02M 3/00 20060101AFI20241031BHJP
【ＦＩ】
H02M3/00 G
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2023072596
(22)【出願日】2023-04-26
(71)【出願人】
【識別番号】000002037
【氏名又は名称】新電元工業株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】林 正明
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA14
5H730AA15
5H730AS04
5H730AS05
5H730AS08
5H730AS17
5H730BB13
5H730BB14
5H730BB57
5H730DD03
5H730DD04
5H730DD16
5H730EE13
5H730FD11
(57)【要約】
【課題】コストを抑制する。
【解決手段】入力端子に入力される電圧が入力閾値電圧より高い場合には、第１レベルの切替制御信号を出力し、入力端子に入力される電圧が入力閾値電圧より低い場合には、第２レベルの切替制御信号を出力する切替制御回路と、切替制御信号が第１レベルの場合には、第１端子に入力される電圧を降圧して第２端子から出力し、切替制御信号が第２レベルの場合には、第２端子に入力される電圧を昇圧して第１端子から出力する双方向コンバータと、一端が第２端子に電気的に接続された第１コンデンサと、一端が基準電位に電気的に接続された第２コンデンサと、切替制御信号が第１レベルの場合には、第１コンデンサの他端を基準電位に電気的に接続するとともに、第２コンデンサの他端を第２端子に電気的に接続し、切替制御信号が第２レベルの場合には、第１コンデンサの他端を第２コンデンサの他端に電気的に接続する切替回路と、を含む。
【選択図】図１
【解決手段】入力端子に入力される電圧が入力閾値電圧より高い場合には、第１レベルの切替制御信号を出力し、入力端子に入力される電圧が入力閾値電圧より低い場合には、第２レベルの切替制御信号を出力する切替制御回路と、切替制御信号が第１レベルの場合には、第１端子に入力される電圧を降圧して第２端子から出力し、切替制御信号が第２レベルの場合には、第２端子に入力される電圧を昇圧して第１端子から出力する双方向コンバータと、一端が第２端子に電気的に接続された第１コンデンサと、一端が基準電位に電気的に接続された第２コンデンサと、切替制御信号が第１レベルの場合には、第１コンデンサの他端を基準電位に電気的に接続するとともに、第２コンデンサの他端を第２端子に電気的に接続し、切替制御信号が第２レベルの場合には、第１コンデンサの他端を第２コンデンサの他端に電気的に接続する切替回路と、を含む。
【選択図】図１
【特許請求の範囲】
【請求項1】
入力端子と、出力端子と、前記出力端子に電気的に接続されたノードと、アノードが前記入力端子に電気的に接続され、カソードが前記ノードに電気的に接続された入力整流素子と、を有する端子部と、
前記入力端子に入力される電圧が入力閾値電圧より高い場合には、第１レベルの切替制御信号を出力し、前記入力端子に入力される電圧が入力閾値電圧より低い場合には、第２レベルの前記切替制御信号を出力する切替制御回路と、
第１端子及び第２端子を有し、前記第１端子は前記ノードに電気的に接続されており、前記切替制御信号が前記第１レベルの場合には、前記第１端子に入力される電圧を降圧して前記第２端子から出力し、前記切替制御信号が前記第２レベルの場合には、前記第２端子に入力される電圧を昇圧して前記第１端子から出力する双方向コンバータと、
一端が前記第２端子に電気的に接続された第１コンデンサと、
一端が基準電位に電気的に接続された第２コンデンサと、
前記切替制御信号が前記第１レベルの場合には、前記第１コンデンサの他端を基準電位に電気的に接続するとともに、前記第２コンデンサの他端を前記第２端子に電気的に接続し、前記切替制御信号が前記第２レベルの場合には、前記第１コンデンサの他端を前記第２コンデンサの他端に電気的に接続する切替回路と、
を含む、
ことを特徴とする、バックアップ電源装置。
前記入力端子に入力される電圧が入力閾値電圧より高い場合には、第１レベルの切替制御信号を出力し、前記入力端子に入力される電圧が入力閾値電圧より低い場合には、第２レベルの前記切替制御信号を出力する切替制御回路と、
第１端子及び第２端子を有し、前記第１端子は前記ノードに電気的に接続されており、前記切替制御信号が前記第１レベルの場合には、前記第１端子に入力される電圧を降圧して前記第２端子から出力し、前記切替制御信号が前記第２レベルの場合には、前記第２端子に入力される電圧を昇圧して前記第１端子から出力する双方向コンバータと、
一端が前記第２端子に電気的に接続された第１コンデンサと、
一端が基準電位に電気的に接続された第２コンデンサと、
前記切替制御信号が前記第１レベルの場合には、前記第１コンデンサの他端を基準電位に電気的に接続するとともに、前記第２コンデンサの他端を前記第２端子に電気的に接続し、前記切替制御信号が前記第２レベルの場合には、前記第１コンデンサの他端を前記第２コンデンサの他端に電気的に接続する切替回路と、
を含む、
ことを特徴とする、バックアップ電源装置。
【請求項2】
前記切替制御信号が前記第１レベルの場合に、前記入力端子に入力される電圧は、前記第１コンデンサ及び前記第２コンデンサの電圧より高く、
前記切替制御信号が前記第２レベルの場合に、前記出力端子から出力される電圧は、前記第１コンデンサの電圧と前記第２コンデンサの電圧とを足した電圧より高い、
ことを特徴とする、請求項１に記載のバックアップ電源装置。
前記切替制御信号が前記第２レベルの場合に、前記出力端子から出力される電圧は、前記第１コンデンサの電圧と前記第２コンデンサの電圧とを足した電圧より高い、
ことを特徴とする、請求項１に記載のバックアップ電源装置。
【請求項3】
前記切替回路は、
第１端が前記第２端子に電気的に接続され、第２端が前記第２コンデンサの他端に電気的に接続され、第３端に前記切替制御信号が入力される第１スイッチング素子と、
第１端が前記第２コンデンサの他端に電気的に接続され、第２端が前記第１コンデンサの他端に電気的に接続され、第３端に前記切替制御信号を論理反転した反転切替制御信号が入力される第２スイッチング素子と、
第１端が前記第１コンデンサの他端に電気的に接続され、第２端が基準電位に電気的に接続され、第３端に前記切替制御信号が入力される第３スイッチング素子と、
を含む、
ことを特徴とする、請求項１に記載のバックアップ電源装置。
第１端が前記第２端子に電気的に接続され、第２端が前記第２コンデンサの他端に電気的に接続され、第３端に前記切替制御信号が入力される第１スイッチング素子と、
第１端が前記第２コンデンサの他端に電気的に接続され、第２端が前記第１コンデンサの他端に電気的に接続され、第３端に前記切替制御信号を論理反転した反転切替制御信号が入力される第２スイッチング素子と、
第１端が前記第１コンデンサの他端に電気的に接続され、第２端が基準電位に電気的に接続され、第３端に前記切替制御信号が入力される第３スイッチング素子と、
を含む、
ことを特徴とする、請求項１に記載のバックアップ電源装置。
【請求項4】
前記第１スイッチング素子、前記第２スイッチング素子及び前記第３スイッチング素子は、Ｎチャネルトランジスタである、
ことを特徴とする、請求項３に記載のバックアップ電源装置。
ことを特徴とする、請求項３に記載のバックアップ電源装置。
【請求項5】
前記切替制御回路は、
前記切替制御信号を前記第１スイッチング素子の第３端及び前記第３スイッチング素子の第３端に出力するバッファ回路と、
前記反転切替制御信号を前記第２スイッチング素子の第３端に出力する反転バッファ回路と、
を含み、
前記バッファ回路及び前記反転バッファ回路は、前記ノードから電源供給される、
ことを特徴とする、請求項４に記載のバックアップ電源装置。
前記切替制御信号を前記第１スイッチング素子の第３端及び前記第３スイッチング素子の第３端に出力するバッファ回路と、
前記反転切替制御信号を前記第２スイッチング素子の第３端に出力する反転バッファ回路と、
を含み、
前記バッファ回路及び前記反転バッファ回路は、前記ノードから電源供給される、
ことを特徴とする、請求項４に記載のバックアップ電源装置。
【請求項6】
前記第１コンデンサ及び前記第２コンデンサの各々は、
１個の電気二重層コンデンサ、並列接続された２個の電気二重層コンデンサ、直列接続された２個の電気二重層コンデンサ、又は、並列接続且つ直列接続された４個の電気二重層コンデンサである、
ことを特徴とする、請求項１に記載のバックアップ電源装置。
１個の電気二重層コンデンサ、並列接続された２個の電気二重層コンデンサ、直列接続された２個の電気二重層コンデンサ、又は、並列接続且つ直列接続された４個の電気二重層コンデンサである、
ことを特徴とする、請求項１に記載のバックアップ電源装置。
【請求項7】
入力端子と、出力端子と、前記出力端子に電気的に接続されたノードと、アノードが前記入力端子に電気的に接続され、カソードが前記ノードに電気的に接続された入力整流素子と、を有する端子部と、第１端子及び第２端子を有し、前記第１端子は前記ノードに電気的に接続されており、切替制御信号が第１レベルの場合には、前記第１端子に入力される電圧を降圧して前記第２端子から出力し、前記切替制御信号が第２レベルの場合には、前記第２端子に入力される電圧を昇圧して前記第１端子から出力する双方向コンバータと、一端が前記第２端子に電気的に接続された第１コンデンサと、一端が基準電位に電気的に接続された第２コンデンサと、前記切替制御信号が前記第１レベルの場合には、前記第１コンデンサの他端を基準電位に電気的に接続するとともに、前記第２コンデンサの他端を前記第２端子に電気的に接続し、前記切替制御信号が前記第２レベルの場合には、前記第１コンデンサの他端を前記第２コンデンサの他端に電気的に接続する切替回路と、を含む、バックアップ電源装置の切替制御回路であって、
前記入力端子に入力される電圧が入力閾値電圧より高い場合には、前記第１レベルの前記切替制御信号を出力し、前記入力端子に入力される電圧が前記入力閾値電圧より低い場合には、前記第２レベルの前記切替制御信号を出力する、
ことを特徴とする、切替制御回路。
前記入力端子に入力される電圧が入力閾値電圧より高い場合には、前記第１レベルの前記切替制御信号を出力し、前記入力端子に入力される電圧が前記入力閾値電圧より低い場合には、前記第２レベルの前記切替制御信号を出力する、
ことを特徴とする、切替制御回路。
【請求項8】
前記入力端子に入力される電圧が下降して、第１入力閾値電圧より低くなった場合に、前記第２レベルの前記切替制御信号を出力し、前記入力端子に入力される電圧が上昇して、第２入力閾値電圧より高くなった場合に、前記第１レベルの前記切替制御信号を出力する、
ことを特徴とする、請求項７に記載の切替制御回路。
ことを特徴とする、請求項７に記載の切替制御回路。
【請求項9】
前記第１入力閾値電圧は、前記第２入力閾値電圧より低い、
ことを特徴とする、請求項８に記載の切替制御回路。
ことを特徴とする、請求項８に記載の切替制御回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、バックアップ電源装置及び切替制御回路に関する。
【背景技術】
【0002】
車両は、補機バッテリの電力を利用して動作する種々の機器を搭載している。補機バッテリとして、２４Ｖの補機バッテリと、１２Ｖの補機バッテリと、がある。国内では、１２Ｖの補機バッテリが主流である。１２Ｖの補機バッテリの電圧仕様は、６Ｖから１６Ｖの範囲が例示される。
【0003】
交通事故等により補機バッテリが電力を出力できなくなった場合であっても上記機器を動作させるために、バックアップ電源装置が車両に搭載される。バックアップ電源装置の電力蓄積素子として、電気二重層コンデンサ（Electric Double-Layer Capacitor：ＥＤＬＣ）が用いられる。電気二重層コンデンサの電圧仕様は５Ｖ、容量仕様は５０Ｆが例示される。
【0004】
バックアップ電力を維持する時間（例えば、５秒）を確保するために、バックアップ電源装置は、複数の電気二重層コンデンサを含むことが望ましい。複数の電気二重層コンデンサは、エネルギ効率の観点から、直列接続することが好ましい。
【0005】
特許文献１及び２には、複数のコンデンサを並列接続から直列接続に切り替えることにより、コンデンサの電圧が低下しても出力電圧を一定にする技術が記載されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開平１０－１７４２８４号公報
【特許文献2】特開平８－１６８１８２号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
バックアップ電源装置は、補機バッテリから電気二重層コンデンサを充電する場合に補機バッテリの電圧を降圧し、電気二重層コンデンサから上記機器に電力を給電する場合に電気二重層コンデンサの電圧を昇圧する双方向コンバータを利用することが考えられる。
【0008】
補機バッテリの電圧が１２Ｖの場合、前記双方向コンバータは、補機バッテリの電圧（１２Ｖ）を降圧することにより、直列接続された２個の電気二重層コンデンサ（５Ｖ×２個＝１０Ｖ）を充電することが可能である。
【0009】
しかし、補機バッテリの電圧が仕様下限の６Ｖの場合、前記双方向コンバータは、補機バッテリから電気二重層コンデンサへ向かう方向には降圧することしかできないので、直列接続された２個の電気二重層コンデンサ（１０Ｖ）を充電することができない。
【0010】
これを解決するために、ＳＥＰＩＣコンバータ、ＺＥＴＡコンバータ、ＣＵＫコンバータ等の昇降圧チョッパを利用することも考えられる。しかし、これらのコンバータは、効率が低く、また、大パワーに向かない。また、Ｈブリッジ回路を利用することも考えられる。しかし、Ｈブリッジ回路は、昇降圧の切り替えのために、入出力電圧を監視し、比較的高度な切替制御が必要となる。そのため、Ｈブリッジ回路は、マイクロコンピュータによる制御が必要であり、制御回路が高価になってしまう。
【0011】
本開示は、コストを抑制することを目的とする。
【課題を解決するための手段】
【0012】
本発明の一態様のバックアップ電源装置は、
入力端子と、出力端子と、前記出力端子に電気的に接続されたノードと、アノードが前記入力端子に電気的に接続され、カソードが前記ノードに電気的に接続された入力整流素子と、を有する端子部と、
前記入力端子に入力される電圧が入力閾値電圧より高い場合には、第１レベルの切替制御信号を出力し、前記入力端子に入力される電圧が入力閾値電圧より低い場合には、第２レベルの前記切替制御信号を出力する切替制御回路と、
第１端子及び第２端子を有し、前記第１端子は前記ノードに電気的に接続されており、前記切替制御信号が前記第１レベルの場合には、前記第１端子に入力される電圧を降圧して前記第２端子から出力し、前記切替制御信号が前記第２レベルの場合には、前記第２端子に入力される電圧を昇圧して前記第１端子から出力する双方向コンバータと、
一端が前記第２端子に電気的に接続された第１コンデンサと、
一端が基準電位に電気的に接続された第２コンデンサと、
前記切替制御信号が前記第１レベルの場合には、前記第１コンデンサの他端を基準電位に電気的に接続するとともに、前記第２コンデンサの他端を前記第２端子に電気的に接続し、前記切替制御信号が前記第２レベルの場合には、前記第１コンデンサの他端を前記第２コンデンサの他端に電気的に接続する切替回路と、
を含む、
ことを特徴とする。
入力端子と、出力端子と、前記出力端子に電気的に接続されたノードと、アノードが前記入力端子に電気的に接続され、カソードが前記ノードに電気的に接続された入力整流素子と、を有する端子部と、
前記入力端子に入力される電圧が入力閾値電圧より高い場合には、第１レベルの切替制御信号を出力し、前記入力端子に入力される電圧が入力閾値電圧より低い場合には、第２レベルの前記切替制御信号を出力する切替制御回路と、
第１端子及び第２端子を有し、前記第１端子は前記ノードに電気的に接続されており、前記切替制御信号が前記第１レベルの場合には、前記第１端子に入力される電圧を降圧して前記第２端子から出力し、前記切替制御信号が前記第２レベルの場合には、前記第２端子に入力される電圧を昇圧して前記第１端子から出力する双方向コンバータと、
一端が前記第２端子に電気的に接続された第１コンデンサと、
一端が基準電位に電気的に接続された第２コンデンサと、
前記切替制御信号が前記第１レベルの場合には、前記第１コンデンサの他端を基準電位に電気的に接続するとともに、前記第２コンデンサの他端を前記第２端子に電気的に接続し、前記切替制御信号が前記第２レベルの場合には、前記第１コンデンサの他端を前記第２コンデンサの他端に電気的に接続する切替回路と、
を含む、
ことを特徴とする。
【0013】
前記バックアップ電源装置において、
前記切替制御信号が前記第１レベルの場合に、前記入力端子に入力される電圧は、前記第１コンデンサ及び前記第２コンデンサの電圧より高く、
前記切替制御信号が前記第２レベルの場合に、前記出力端子から出力される電圧は、前記第１コンデンサの電圧と前記第２コンデンサの電圧とを足した電圧より高い、
ことを特徴とする。
前記切替制御信号が前記第１レベルの場合に、前記入力端子に入力される電圧は、前記第１コンデンサ及び前記第２コンデンサの電圧より高く、
前記切替制御信号が前記第２レベルの場合に、前記出力端子から出力される電圧は、前記第１コンデンサの電圧と前記第２コンデンサの電圧とを足した電圧より高い、
ことを特徴とする。
【0014】
前記バックアップ電源装置において、
前記切替回路は、
第１端が前記第２端子に電気的に接続され、第２端が前記第２コンデンサの他端に電気的に接続され、第３端に前記切替制御信号が入力される第１スイッチング素子と、
第１端が前記第２コンデンサの他端に電気的に接続され、第２端が前記第１コンデンサの他端に電気的に接続され、第３端に前記切替制御信号を論理反転した反転切替制御信号が入力される第２スイッチング素子と、
第１端が前記第１コンデンサの他端に電気的に接続され、第２端が基準電位に電気的に接続され、第３端に前記切替制御信号が入力される第３スイッチング素子と、
を含む、
ことを特徴とする。
前記切替回路は、
第１端が前記第２端子に電気的に接続され、第２端が前記第２コンデンサの他端に電気的に接続され、第３端に前記切替制御信号が入力される第１スイッチング素子と、
第１端が前記第２コンデンサの他端に電気的に接続され、第２端が前記第１コンデンサの他端に電気的に接続され、第３端に前記切替制御信号を論理反転した反転切替制御信号が入力される第２スイッチング素子と、
第１端が前記第１コンデンサの他端に電気的に接続され、第２端が基準電位に電気的に接続され、第３端に前記切替制御信号が入力される第３スイッチング素子と、
を含む、
ことを特徴とする。
【0015】
前記バックアップ電源装置において、
前記第１スイッチング素子、前記第２スイッチング素子及び前記第３スイッチング素子は、Ｎチャネルトランジスタである、
ことを特徴とする。
前記第１スイッチング素子、前記第２スイッチング素子及び前記第３スイッチング素子は、Ｎチャネルトランジスタである、
ことを特徴とする。
【0016】
前記バックアップ電源装置において、
前記切替制御回路は、
前記切替制御信号を前記第１スイッチング素子の第３端及び前記第３スイッチング素子の第３端に出力するバッファ回路と、
前記反転切替制御信号を前記第２スイッチング素子の第３端に出力する反転バッファ回路と、
を含み、
前記バッファ回路及び前記反転バッファ回路は、前記ノードから電源供給される、
ことを特徴とする。
前記切替制御回路は、
前記切替制御信号を前記第１スイッチング素子の第３端及び前記第３スイッチング素子の第３端に出力するバッファ回路と、
前記反転切替制御信号を前記第２スイッチング素子の第３端に出力する反転バッファ回路と、
を含み、
前記バッファ回路及び前記反転バッファ回路は、前記ノードから電源供給される、
ことを特徴とする。
【0017】
前記バックアップ電源装置において、
前記第１コンデンサ及び前記第２コンデンサの各々は、
１個の電気二重層コンデンサ、並列接続された２個の電気二重層コンデンサ、直列接続された２個の電気二重層コンデンサ、又は、並列接続且つ直列接続された４個の電気二重層コンデンサである、
ことを特徴とする。
前記第１コンデンサ及び前記第２コンデンサの各々は、
１個の電気二重層コンデンサ、並列接続された２個の電気二重層コンデンサ、直列接続された２個の電気二重層コンデンサ、又は、並列接続且つ直列接続された４個の電気二重層コンデンサである、
ことを特徴とする。
【0018】
本発明の一態様の切替制御回路は、
入力端子と、出力端子と、前記出力端子に電気的に接続されたノードと、アノードが前記入力端子に電気的に接続され、カソードが前記ノードに電気的に接続された入力整流素子と、を有する端子部と、第１端子及び第２端子を有し、前記第１端子は前記ノードに電気的に接続されており、切替制御信号が第１レベルの場合には、前記第１端子に入力される電圧を降圧して前記第２端子から出力し、前記切替制御信号が第２レベルの場合には、前記第２端子に入力される電圧を昇圧して前記第１端子から出力する双方向コンバータと、一端が前記第２端子に電気的に接続された第１コンデンサと、一端が基準電位に電気的に接続された第２コンデンサと、前記切替制御信号が前記第１レベルの場合には、前記第１コンデンサの他端を基準電位に電気的に接続するとともに、前記第２コンデンサの他端を前記第２端子に電気的に接続し、前記切替制御信号が前記第２レベルの場合には、前記第１コンデンサの他端を前記第２コンデンサの他端に電気的に接続する切替回路と、を含む、バックアップ電源装置の切替制御回路であって、
前記入力端子に入力される電圧が入力閾値電圧より高い場合には、前記第１レベルの前記切替制御信号を出力し、前記入力端子に入力される電圧が前記入力閾値電圧より低い場合には、前記第２レベルの前記切替制御信号を出力する、
ことを特徴とする。
入力端子と、出力端子と、前記出力端子に電気的に接続されたノードと、アノードが前記入力端子に電気的に接続され、カソードが前記ノードに電気的に接続された入力整流素子と、を有する端子部と、第１端子及び第２端子を有し、前記第１端子は前記ノードに電気的に接続されており、切替制御信号が第１レベルの場合には、前記第１端子に入力される電圧を降圧して前記第２端子から出力し、前記切替制御信号が第２レベルの場合には、前記第２端子に入力される電圧を昇圧して前記第１端子から出力する双方向コンバータと、一端が前記第２端子に電気的に接続された第１コンデンサと、一端が基準電位に電気的に接続された第２コンデンサと、前記切替制御信号が前記第１レベルの場合には、前記第１コンデンサの他端を基準電位に電気的に接続するとともに、前記第２コンデンサの他端を前記第２端子に電気的に接続し、前記切替制御信号が前記第２レベルの場合には、前記第１コンデンサの他端を前記第２コンデンサの他端に電気的に接続する切替回路と、を含む、バックアップ電源装置の切替制御回路であって、
前記入力端子に入力される電圧が入力閾値電圧より高い場合には、前記第１レベルの前記切替制御信号を出力し、前記入力端子に入力される電圧が前記入力閾値電圧より低い場合には、前記第２レベルの前記切替制御信号を出力する、
ことを特徴とする。
【0019】
前記切替制御回路において、
前記入力端子に入力される電圧が下降して、第１入力閾値電圧より低くなった場合に、前記第２レベルの前記切替制御信号を出力し、前記入力端子に入力される電圧が上昇して、第２入力閾値電圧より高くなった場合に、前記第１レベルの前記切替制御信号を出力する、
ことを特徴とする。
前記入力端子に入力される電圧が下降して、第１入力閾値電圧より低くなった場合に、前記第２レベルの前記切替制御信号を出力し、前記入力端子に入力される電圧が上昇して、第２入力閾値電圧より高くなった場合に、前記第１レベルの前記切替制御信号を出力する、
ことを特徴とする。
【0020】
前記切替制御回路において、
前記第１入力閾値電圧は、前記第２入力閾値電圧より低い、
ことを特徴とする。
前記第１入力閾値電圧は、前記第２入力閾値電圧より低い、
ことを特徴とする。
【発明の効果】
【0021】
本開示は、コストを抑制することができるという効果を奏する。
【図面の簡単な説明】
【0022】
【発明を実施するための形態】
【0023】
以下、添付図面を参照して、本開示に係る実施形態を詳細に説明する。なお、この実施形態により本開示が限定されるものではなく、また、以下の実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
【0024】
＜実施の形態＞
図１は、実施の形態のバックアップ電源装置の構成を示す図である。
図１は、実施の形態のバックアップ電源装置の構成を示す図である。
【0025】
バックアップ電源装置１は、バッテリ２の電圧ＶＩＮが入力閾値電圧より高い場合には、バッテリ２から入力端子１ａ及び１ｂを介して供給される電力を使用して、第１コンデンサ１３及び第２コンデンサ１４を充電する。
【0026】
バックアップ電源装置１は、バッテリ２の電圧ＶＩＮが入力閾値電圧より低い場合は、第１コンデンサ１３及び第２コンデンサ１４に充電された電力を放電して、出力端子１ｃから直流電圧を出力する。出力端子１ｃから出力される電力は、図示しない電子機器に給電される。
【0027】
バッテリ２は、１２Ｖの補機バッテリが例示されるが、本開示はこれに限定されない。実施の形態では、充電と放電との切替制御にヒステリシスを持たせるために、入力閾値電圧が第１入力閾値電圧ＶＴＨ１及び第２入力閾値電圧ＶＴＨ２の２つを含むこととするが、本開示はこれに限定されない。入力閾値電圧は、１つ（例えば、ＶＴＨ１＝ＶＴＨ２）でも良い。
【0028】
第１コンデンサ１３及び第２コンデンサ１４の各々は、１個又は複数個の電気二重層コンデンサを含むことが例示されるが、本開示はこれに限定されない。
【0029】
【0030】
図２を参照すると、第１コンデンサ１３及び第２コンデンサ１４の各々は、電気二重層コンデンサ５１と電気二重層コンデンサ５２とが並列接続されている。
【0031】
図３を参照すると、第１コンデンサ１３及び第２コンデンサ１４の各々は、電気二重層コンデンサ５１と電気二重層コンデンサ５２とが直列接続されている。
【0032】
図４を参照すると、第１コンデンサ１３及び第２コンデンサ１４の各々は、電気二重層コンデンサ５１と電気二重層コンデンサ５２とが並列接続されている。また、電気二重層コンデンサ５３と電気二重層コンデンサ５４とが並列接続されている。そして、電気二重層コンデンサ５１及び電気二重層コンデンサ５２と、電気二重層コンデンサ５３及び電気二重層コンデンサ５４とが直列接続されている。
【0033】
再び図１を参照すると、バックアップ電源装置１は、端子部１１と、双方向コンバータ１２と、第１コンデンサ１３と、第２コンデンサ１４と、切替回路１５と、切替制御回路１６と、抵抗Ｒ１から抵抗Ｒ５までと、平滑コンデンサＣ１と、を含む。
【0034】
端子部１１は、入力端子１ａと、入力端子１ｂと、出力端子１ｃと、ダイオードＤ１と、を含む。ダイオードＤ１については、ＭＯＳＦＥＴで構成された理想ダイオード等のダイオードと同等機能を持つデバイスへの置き換えも可能である。
【0035】
入力端子１ａは、バッテリ２の高電位側端に電気的に接続されている。入力端子１ｂは、バッテリ２の低電位側端に電気的に接続されている。バッテリ２の低電位側端は、基準電位に電気的に接続されている。基準電位は、接地電位が例示されるが、本開示はこれに限定されない。
【0036】
ダイオードＤ１のアノードは、入力端子１ａに電気的に接続されている。ダイオードＤ１のカソードは、ノードＮ１に電気的に接続されている。
【0037】
ダイオードＤ１は、電圧ＶＩＮがノードＮ１の電圧ＶＮ１よりも高い場合には、バッテリ２からノードＮ１へ向かう電流を通過させる。ダイオードＤ１は、電圧ＶＩＮが電圧ＶＮ１よりも低い場合には、ノードＮ１からバッテリ２へ向かう電流を遮断する。
【0038】
出力端子１ｃは、ノードＮ１に電気的に接続されている。
【0039】
抵抗Ｒ１の一端は、高電位側の入力端子１ａに電気的に接続されている。抵抗Ｒ１の他端は、抵抗Ｒ２の一端に電気的に接続されている。抵抗Ｒ２の他端は、低電位側の入力端子１ｂに電気的に接続されている。抵抗Ｒ１及び抵抗Ｒ２は、電圧ＶＩＮを抵抗分圧した電圧Ｖ１を、切替制御回路１６に出力する。つまり、Ｖ１＝ＶＩＮ÷（Ｒ１＋Ｒ２）×Ｒ２である。
【0040】
平滑コンデンサＣ１の一端は、ノードＮ１に電気的に接続されている。平滑コンデンサＣ１の他端は、入力端子１ｂに電気的に接続されている。平滑コンデンサＣ１は、電圧ＶＮ１を平滑化する。
【0041】
バックアップ電源装置１が第１コンデンサ１３及び第２コンデンサ１４を充電する場合には、電圧ＶＮ１は、入力電圧、つまり電圧ＶＩＮである。バックアップ電源装置１が第１コンデンサ１３及び第２コンデンサ１４を放電させる場合には、電圧ＶＮ１は、出力電圧である。
【0042】
双方向コンバータ１２は、スイッチング素子Ｑ１及びスイッチング素子Ｑ２と、コイルＬ１と、スイッチング制御回路２１と、を含む昇降圧チョッパである。
【0043】
実施の形態では、双方向コンバータ１２の回路例を記したが、本開示はこれに限定されない。
【0044】
実施の形態では、各スイッチング素子がＮチャネル型のＭＯＳＦＥＴであることとしたが、本開示はこれに限定されない。各スイッチング素子は、Ｐチャネル型のＭＯＳＦＥＴ、シリコンパワーデバイス、ＧａＮパワーデバイス、ＳｉＣパワーデバイス（例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor））などでも良い。
【0045】
各トランジスタは、積極的に電流を流すことができる寄生ダイオード（ボディダイオード）を有する、又は、逆並列にダイオードが接続されている。寄生ダイオードとは、ＭＯＳＦＥＴのバックゲートとソース及びドレインとの間のｐｎ接合である。
【0046】
双方向コンバータ１２の端子１２ａは、ノードＮ１に電気的に接続されている。スイッチング素子Ｑ１のドレインは、端子１２ａに電気的に接続されている。スイッチング素子Ｑ１のソースは、コイルＬ１の一端及びスイッチング素子Ｑ２のドレインに電気的に接続されている。スイッチング素子Ｑ１のゲートには、スイッチング制御信号Ｓ１がスイッチング制御回路２１から入力される。
【0047】
スイッチング素子Ｑ２のソースは、入力端子１ｂを介して、基準電位に電気的に接続されている。スイッチング素子Ｑ２のゲートには、スイッチング制御信号Ｓ２がスイッチング制御回路２１から入力される。
【0048】
コイルＬ１の他端は、双方向コンバータ１２の端子１２ｂに電気的に接続されている。
【0049】
後述するように、切替制御回路１６は、バッテリ２の電圧ＶＩＮが入力閾値電圧より高い場合に、ハイレベルの信号Ｓ２２をスイッチング制御回路２１に出力する。また、切替制御回路１６は、バッテリ２の電圧ＶＩＮが入力閾値電圧より低い場合に、ローレベルの信号Ｓ２２をスイッチング制御回路２１に出力する。
【0050】
スイッチング制御回路２１は、切替制御回路１６から入力される信号Ｓ２２がハイレベルの場合（バッテリ２の電圧ＶＩＮが入力閾値電圧より高い場合）に、双方向コンバータ１２が降圧コンバータとして動作するように、スイッチング素子Ｑ１及びスイッチング素子Ｑ２を制御する。スイッチング制御回路２１は、信号Ｓ２２がローレベルの場合（バッテリ２の電圧ＶＩＮが入力閾値電圧より低い場合）に、双方向コンバータ１２が昇圧コンバータとして動作するように、スイッチング素子Ｑ１及びスイッチング素子Ｑ２を制御する。
【0051】
双方向コンバータ１２は、信号Ｓ２２がハイレベルの場合（バッテリ２の電圧ＶＩＮが入力閾値電圧より高い場合）には、端子１２ａに入力される電圧ＶＮ１を降圧し、電圧Ｖ２を端子１２ｂから出力する。双方向コンバータ１２は、信号Ｓ２２がローレベルの場合（バッテリ２の電圧ＶＩＮが入力閾値電圧より低い場合）には、端子１２ｂに入力される電圧Ｖ２を昇圧し、電圧ＶＮ１を端子１２ａから出力する。
【0052】
スイッチング制御回路２１は、スイッチング素子Ｑ１及びスイッチング素子Ｑ２のスイッチング周波数で変化する（同期する）信号Ｓ３を、切替制御回路１６に出力する。
【0053】
切替回路１５は、スイッチング素子Ｑ１１からスイッチング素子Ｑ１３までと、抵抗Ｒ１１から抵抗Ｒ１３までと、を含む。切替回路１５には、信号Ｓ２３及び信号Ｓ２４が切替制御回路１６から入力される。
【0054】
スイッチング素子Ｑ１１が、本開示の「第１スイッチング素子」の一例に相当する。スイッチング素子Ｑ１２が、本開示の「第２スイッチング素子」の一例に相当する。スイッチング素子Ｑ１３が、本開示の「第３スイッチング素子」の一例に相当する。
【0055】
後述するように、切替制御回路１６から切替回路１５に入力される信号Ｓ２３と信号Ｓ２４とは、論理反転した信号である。ここでは、図示していないが、スイッチング素子Ｑ１１、Ｑ１２、Ｑ１３のスイッチングのタイミングで、瞬間的に同時オンタイミングが発生し貫通電流が流れないように、スイッチング素子Ｑ１１、Ｑ１２、Ｑ１３がすべてオフするデッドタイムを有する。切替制御回路１６は、バッテリ２の電圧ＶＩＮが入力閾値電圧より高い場合に、ハイレベルの信号Ｓ２３及びローレベルの信号Ｓ２４を出力する。また、切替制御回路１６は、バッテリ２の電圧ＶＩＮが入力閾値電圧より低い場合に、ローレベルの信号Ｓ２３及びハイレベルの信号Ｓ２４を出力する。
【0056】
スイッチング素子Ｑ１１のドレインは、端子１２ｂに電気的に接続されている。スイッチング素子Ｑ１１のソースは、スイッチング素子Ｑ１２のドレインに電気的に接続されている。スイッチング素子Ｑ１１のゲートには、信号Ｓ２３が抵抗Ｒ３を介して切替制御回路１６から入力される。抵抗Ｒ１１は、スイッチング素子Ｑ１１のゲートとソースとの間に、電気的に接続されている。
【0057】
スイッチング素子Ｑ１１の寄生ダイオードＤ１１は、スイッチング素子Ｑ１１、Ｑ１２及びＱ１３の全部がオフの期間に、コイルＬ１のエネルギの吐き出しルートになり得る。また、スイッチング素子Ｑ１１の寄生ダイオードＤ１１は、スイッチング素子Ｑ１１がオン、オフする際のドライブルートになり得る。
【0058】
スイッチング素子Ｑ１２のソースは、スイッチング素子Ｑ１３のドレインに電気的に接続されている。スイッチング素子Ｑ１２のゲートには、信号Ｓ２４が抵抗Ｒ４を介して切替制御回路１６から入力される。抵抗Ｒ１２は、スイッチング素子Ｑ１２のゲートとソースとの間に、電気的に接続されている。
【0059】
スイッチング素子Ｑ１２の寄生ダイオードＤ１２は、スイッチング素子Ｑ１１、Ｑ１２及びＱ１３の全部がオフの期間に、コイルＬ１のエネルギの吐き出しルートになり得る。また、スイッチング素子Ｑ１２の寄生ダイオードＤ１２は、スイッチング素子Ｑ１２がオン、オフする際のドライブルートになり得る。
【0060】
なお、先に触れたように、信号Ｓ２３と信号Ｓ２４とは、論理反転しており且つデッドタイムを有する信号である。そのため、スイッチング素子Ｑ１２がオン、オフする瞬間は、スイッチング素子Ｑ１１及びスイッチング素子Ｑ１３がオフ状態である。従って、スイッチング素子Ｑ１２のドライブルートについて検討する必要がある。スイッチング素子Ｑ１２のドライブルートについては、後で詳細に検討する。
【0061】
スイッチング素子Ｑ１３のソースは、入力端子１ｂを介して基準電位に電気的に接続されている。スイッチング素子Ｑ１３のゲートには、信号Ｓ２３が抵抗Ｒ５を介して切替制御回路１６から入力される。抵抗Ｒ１３は、スイッチング素子Ｑ１３のゲートとソースとの間に、電気的に接続されている。
【0062】
スイッチング素子Ｑ１３の寄生ダイオードＤ１３は、スイッチング素子Ｑ１１、Ｑ１２及びＱ１３の全部がオフの期間に、コイルＬ１のエネルギの吐き出しルートになり得る。また、スイッチング素子Ｑ１３の寄生ダイオードＤ１３は、スイッチング素子Ｑ１３がオン、オフする際のドライブルートになり得る。
【0063】
スイッチング素子Ｑ１１及びスイッチング素子Ｑ１３は、信号Ｓ２３がハイレベルの場合にオン状態になる。スイッチング素子Ｑ１１は、オン状態の場合に、第２コンデンサ１４の他端と端子１２ｂとの間を電気的に接続する。スイッチング素子Ｑ１３は、オン状態の場合に、第１コンデンサ１３の他端と基準電位との間を電気的に接続する。つまり、第１コンデンサ１３と第２コンデンサ１４とは、並列接続されることになる。スイッチング素子Ｑ１１及びスイッチング素子Ｑ１３は、信号Ｓ２３がローレベルの場合にオフ状態になる。
【0064】
スイッチング素子Ｑ１２は、信号Ｓ２４がハイレベルの場合にオン状態になる。スイッチング素子Ｑ１２は、オン状態の場合に、第１コンデンサ１３の他端と第２コンデンサ１４の他端との間を電気的に接続する。つまり、第１コンデンサ１３と第２コンデンサ１４とは、直列接続されることになる。スイッチング素子Ｑ１２は、信号Ｓ２４がローレベルの場合にオフ状態になる。
【0065】
以上を総合すると、切替回路１５は、信号Ｓ２３がハイレベル且つ信号Ｓ２４がローレベルの場合（バッテリ２の電圧ＶＩＮが入力閾値電圧より高い場合）に、第１コンデンサ１３と第２コンデンサ１４とを並列接続する。
【0066】
また、切替回路１５は、信号Ｓ２３がローレベル且つ信号Ｓ２４がハイレベルの場合（バッテリ２の電圧ＶＩＮが入力閾値電圧より低い場合）に、第１コンデンサ１３と第２コンデンサ１４とを直列接続する。
【0067】
切替制御回路１６は、比較回路３１と、ワンショット回路３２と、フリップフロップ３３と、バッファ回路３４と、反転バッファ回路３５と、を含む。
【0068】
比較回路３１は、電圧Ｖ１に基づいて、ヒステリシスをもって切り替わる信号Ｓ１１をフリップフロップ３３の入力端子（Ｄ端子）に出力する。
【0069】
比較回路３１は、コンパレータ４１と、反転回路４２と、双方向スイッチ４３及び４４と、定電圧源４５及び４６と、を含む。
【0070】
定電圧源４５は、電圧ＶＴ１を出力する。定電圧源４６は、電圧ＶＴ２を出力する。ここで、ＶＴ１＜ＶＴ２である。
【0071】
コンパレータ４１は、反転入力端子（－端子）に入力される電圧Ｖ１が非反転入力端子（＋端子）に入力される電圧より低い場合には、ハイレベルの信号Ｓ１１を出力する。コンパレータ４１は、反転入力端子（－端子）に入力される電圧Ｖ１が非反転入力端子（＋端子）に入力される電圧より高い場合には、ローレベルの信号Ｓ１１を出力する。
【0072】
双方向スイッチ４４は、信号Ｓ１１がハイレベルの場合にオン状態になり、電圧ＶＴ２をコンパレータ４１の非反転入力端子（＋端子）に出力する。
【0073】
反転回路４２は、信号Ｓ１１を論理反転した信号Ｓ１２を双方向スイッチ４３に出力する。双方向スイッチ４３は、信号Ｓ１２がハイレベルの場合にオン状態になり、電圧ＶＴ１をコンパレータ４１の非反転入力端子（＋端子）に出力する。
【0074】
比較回路３１の動作について説明する。
【0075】
まず、電圧ＶＩＮが高電圧（第２入力閾値電圧ＶＴＨ２より高い電圧）から低電圧（第１入力閾値電圧ＶＴＨ１より低い電圧）へ下降する場合、即ち電圧Ｖ１が高電圧（電圧ＶＴ２より高い電圧）から低電圧（電圧ＶＴ１より低い電圧）へ下降する場合について説明する。
【0076】
なお、第１入力閾値電圧ＶＴＨ１は、ＶＴＨ１＝ＶＴ１×（Ｒ１＋Ｒ２）÷Ｒ２、第２入力閾値電圧ＶＴＨ２は、ＶＴＨ２＝ＶＴ２×（Ｒ１＋Ｒ２）÷Ｒ２で表すことができる。
【0077】
電圧Ｖ１が電圧ＶＴ２より高い場合、コンパレータ４１から出力される信号Ｓ１１はローレベルである。又、反転回路４２から出力される信号Ｓ１２はハイレベルである。よって、双方向スイッチ４３はオン状態、双方向スイッチ４４はオフ状態であり、コンパレータ４１の非反転入力端子（＋端子）には、電圧ＶＴ１が出力されている。ここから、電圧Ｖ１が下降して電圧ＶＴ１より低くなると、コンパレータ４１は、信号Ｓ１１をローレベルからハイレベルに変化させる。反転回路４２は、信号Ｓ１２をハイレベルからローレベルに変化させる。これにより、双方向スイッチ４３は、オフ状態になる。双方向スイッチ４４は、オン状態になり、電圧ＶＴ２をコンパレータ４１の非反転入力端子（＋端子）に出力する。
【0078】
次に、電圧ＶＩＮが低電圧（第１入力閾値電圧ＶＴＨ１より低い電圧）から高電圧（第２入力閾値電圧ＶＴＨ２より高い電圧）へ上昇する場合、即ち電圧Ｖ１が低電圧（電圧ＶＴ１より低い電圧）から高電圧（電圧ＶＴ２より高い電圧）へ上昇する場合について説明する。
【0079】
電圧Ｖ１が電圧ＶＴ１より低い場合、コンパレータ４１から出力される信号Ｓ１１はハイレベルである。又、反転回路４２から出力される信号Ｓ１２はローレベルである。よって、双方向スイッチ４３はオフ状態、双方向スイッチ４４はオン状態であり、コンパレータ４１の非反転入力端子（＋端子）には、電圧ＶＴ２が出力されている。ここから、電圧Ｖ１が上昇して電圧ＶＴ２より高くなると、コンパレータ４１は、信号Ｓ１１をハイレベルからローレベルに変化させる。これにより、双方向スイッチ４４は、オフ状態になる。反転回路４２は、信号Ｓ１２をローレベルからハイレベルに変化させる。これにより、双方向スイッチ４３は、オン状態になり、電圧ＶＴ１をコンパレータ４１の非反転入力端子（＋端子）に出力する。
【0080】
なお、信号Ｓ１１にヒステリシスを持たせなくても良い場合には、１つの入力電圧閾値（例えば、ＶＴＨ１＝ＶＴＨ２）を設定すれば良い。
【0081】
ワンショット回路３２は、信号Ｓ３が例えばローレベルからハイレベルに変化した場合に、ワンショットの信号Ｓ２１をフリップフロップ３３のトリガ端子（Ｔ端子）に出力する。
【0082】
フリップフロップ３３のトリガ端子（Ｔ端子）には、信号Ｓ２１が入力される。先に説明したように、信号Ｓ３は、スイッチング素子Ｑ１及びスイッチング素子Ｑ２のスイッチング周波数で変化する（同期する）信号である。従って、フリップフロップ３３は、スイッチング素子Ｑ１及びスイッチング素子Ｑ２のスイッチングに同期して、入力端子（Ｄ端子）に入力される信号Ｓ１１をラッチする。
【0083】
フリップフロップ３３は、入力端子（Ｄ端子）に入力される信号Ｓ１１を、トリガ端子（Ｔ端子）に入力される信号Ｓ２１の変化タイミングでラッチする。そして、フリップフロップ３３は、信号Ｓ１１を論理反転した信号Ｓ２２を、反転出力端子（Ｑバー端子）から、スイッチング制御回路２１、バッファ回路３４及び反転バッファ回路３５に出力する。
【0084】
バッファ回路３４は、信号Ｓ２２の電圧レベルを変換した信号Ｓ２３を、抵抗Ｒ３を介してスイッチング素子Ｑ１１のゲートに出力する。また、バッファ回路３４は、信号Ｓ２３を、抵抗Ｒ５を介してスイッチング素子Ｑ１３のゲートに出力する。
【0085】
反転バッファ回路３５は、信号Ｓ２２を論理反転し電圧レベルを変換した信号Ｓ２４を、抵抗Ｒ４を介してスイッチング素子Ｑ１２のゲートに出力する。
【0086】
なお、先に触れたように、信号Ｓ２３と信号Ｓ２４とは、デッドタイムを有する。これは、例えば、バッファ回路３４が信号Ｓ２３の立ち上がりに遅延を持たせ、且つ、反転バッファ回路３５が信号Ｓ２４の立ち上がりに遅延を持たせることで、実現可能である。
【0087】
信号Ｓ２２及び信号Ｓ２３が、本開示の「切替制御信号」の一例に相当する。信号Ｓ２４が、本開示の「反転切替制御信号」の一例に相当する。
【0088】
バックアップ電源装置１の全体動作について説明する。
【0089】
まず、電圧ＶＩＮが第２入力閾値電圧ＶＴＨ２より高い場合（即ち、電圧Ｖ１が電圧ＶＴ２より高い場合）について、説明する。
【0090】
この場合、コンパレータ４１は、ローレベルの信号Ｓ１１を出力する。フリップフロップ３３は、ハイレベルの信号Ｓ２２を出力する。
【0091】
これにより、双方向コンバータ１２は、降圧コンバータとして動作する。
【0092】
バッファ回路３４は、ハイレベルの信号Ｓ２３を、スイッチング素子Ｑ１１及びスイッチング素子Ｑ１３のゲートに出力する。反転バッファ回路３５は、ローレベルの信号Ｓ２４を、スイッチング素子Ｑ１２のゲートに出力する。
【0093】
これにより、切替回路１５は、第１コンデンサ１３と第２コンデンサ１４とを並列接続する。
【0094】
従って、バックアップ電源装置１は、バッテリ２から供給される電力を利用して、並列接続された第１コンデンサ１３及び第２コンデンサ１４を充電する。
【0095】
例えば、電圧ＶＩＮを、１２Ｖの補機バッテリの仕様下限の６Ｖとする。また、第１コンデンサ１３及び第２コンデンサ１４の各々の電圧仕様を、５Ｖとする。この場合、バックアップ電源装置１は、電圧ＶＩＮ（６Ｖ）を降圧することにより、並列接続された第１コンデンサ１３及び第２コンデンサ１４（何れも５Ｖ）を充電することが可能である。
【0096】
次に、電圧ＶＩＮが下降して第１入力閾値電圧ＶＴＨ１より低くなった場合（即ち、電圧Ｖ１が電圧ＶＴ１より低くなった場合）について説明する。
【0097】
この場合、コンパレータ４１は、ハイレベルの信号Ｓ１１を出力する。フリップフロップ３３は、ローレベルの信号Ｓ２２を出力する。
【0098】
これにより、双方向コンバータ１２は、昇圧コンバータとして動作する。
【0099】
バッファ回路３４は、ローレベルの信号Ｓ２３を、スイッチング素子Ｑ１１及びスイッチング素子Ｑ１３のゲートに出力する。反転バッファ回路３５は、ハイレベルの信号Ｓ２４を、スイッチング素子Ｑ１２のゲートに出力する。
【0100】
これにより、切替回路１５は、第１コンデンサ１３と第２コンデンサ１４とを直列接続する。
【0101】
従って、バックアップ電源装置１は、直列接続された第１コンデンサ１３及び第２コンデンサ１４から供給される電力を放電して、出力電圧（電圧ＶＮ１）を出力端子１ｃから外部機器に出力する。
【0102】
例えば、電圧ＶＩＮを、１２Ｖの補機バッテリの仕様下限より低い４Ｖとする。また、第１コンデンサ１３及び第２コンデンサ１４の各々の電圧を、５Ｖとする。この場合、バックアップ電源装置１は、直列接続された第１コンデンサ１３及び第２コンデンサ１４の電圧（５Ｖ＋５Ｖ＝１０Ｖ）を昇圧することにより、電圧ＶＮ１（１２Ｖ）を出力することが可能である。
【0103】
（スイッチング素子Ｑ１２のドライブルートの検討）
スイッチング素子Ｑ１２のドライブルートについて検討する。
スイッチング素子Ｑ１２のドライブルートについて検討する。
【0104】
先に説明したように、信号Ｓ２３と信号Ｓ２４とは、論理反転しており且つデッドタイムを有する信号である。そのため、スイッチング素子Ｑ１２がオン、オフする瞬間は、スイッチング素子Ｑ１１及びスイッチング素子Ｑ１３がオフ状態である。従って、スイッチング素子Ｑ１２のドライブルートを検討する場合に、切替回路１５は、図５の等価回路６１で表すことができる。
【0105】
図５は、切替回路の等価回路を示す図である。
【0106】
スイッチング素子Ｑ１１はオフ状態であるので、等価回路６１は、第１コンデンサ１３及びスイッチング素子Ｑ１１を含まないものとして考えることができる。また、スイッチング素子Ｑ１３はオフ状態であるので、等価回路６１は、抵抗値が非常に高い抵抗Ｒ２１と寄生ダイオードＤ１３との並列接続回路を含むものとして考えることができる。反転バッファ回路３５は、パルス信号出力回路６２に置き換えて考えることができる。
【0107】
この等価回路６１において、信号Ｓ２４がハイレベル時の電圧を１２Ｖ、抵抗Ｒ４の抵抗値を５０Ω（オーム）、抵抗Ｒ１２の抵抗値を３０ｋΩ、抵抗Ｒ２１の抵抗値を１００ＭΩ、第２コンデンサ１４の電圧を５Ｖとして、回路シミュレーションを実施した。
【0108】
図６は、等価回路の回路シミュレーション結果を示す図である。
【0109】
線１０１は、スイッチング素子Ｑ１２のドレイン電流ＩＤ（図５参照）を示す。線１０２は、スイッチング素子Ｑ１２のゲートドライブ電流ＩＧ（図５参照）を示す。線１０３は、スイッチング素子Ｑ１２のゲート－ソース間電圧ＶＧＳを示す。線１０４は、信号Ｓ２４を示す。
【0110】
まず、スイッチング素子Ｑ１２がオンする場合（図６のタイミングｔ０参照）について説明する。
【0111】
ゲートドライブ電流ＩＧ（線１０２参照）とドレイン電流ＩＤ（線１０１参照）とは、同じ波形となっている。このとき、ドレイン電流ＩＤは、ゲートドライブ電流ＩＧ以外に流れる経路がない。つまり、ゲートドライブ電流ＩＧは、スイッチング素子Ｑ１２のドレインを介して流れていることになる。
【0112】
信号Ｓ２４が閾値に達するまで、即ち、スイッチング素子Ｑ１２がオフの場合は、ゲートドライブ電流ＩＧは、パルス信号出力回路６２→抵抗Ｒ４→スイッチング素子Ｑ１２のゲート－ソース間→寄生ダイオードＤ１２→第２コンデンサ１４→パルス信号出力回路６２の経路に流れる。
【0113】
信号Ｓ２４が閾値に達した後、即ち、スイッチング素子Ｑ１２がオンした後は、ゲートドライブ電流ＩＧは、パルス信号出力回路６２→抵抗Ｒ４→スイッチング素子Ｑ１２のゲート－ソース間→スイッチング素子Ｑ１２のチャネル→第２コンデンサ１４→パルス信号出力回路６２の経路に流れる。
【0114】
図７は、スイッチング素子Ｑ１２がオンする場合の電流経路を示す図である。
【0115】
信号Ｓ２４が閾値に達するまで、及び、信号Ｓ２４が閾値に達した後の何れの場合も、ゲートドライブ電流ＩＧは、パルス信号出力回路６２→抵抗Ｒ４→スイッチング素子Ｑ１２→第２コンデンサ１４→パルス信号出力回路６２の経路１１１に流れる。
【0116】
次に、スイッチング素子Ｑ１２がオフする場合（図６のタイミングｔ１参照）について説明する。
【0117】
ゲートドライブ電流ＩＧ（線１０２参照）とドレイン電流ＩＤ（線１０１参照）とは、同じ波形となっている。
【0118】
信号Ｓ２４が閾値以上、即ち、スイッチング素子Ｑ１２がオンの場合は、ゲートドライブ電流ＩＧは、スイッチング素子Ｑ１２のゲート→抵抗Ｒ４→パルス信号出力回路６２→第２コンデンサ１４→スイッチング素子Ｑ１２のチャネル→スイッチング素子Ｑ１２のソースの経路に流れる。
【0119】
信号Ｓ２４が閾値未満になった後、即ち、スイッチング素子Ｑ１２がオフした後は、ゲートドライブ電流ＩＧは、スイッチング素子Ｑ１２のゲート→抵抗Ｒ４→パルス信号出力回路６２→第２コンデンサ１４→スイッチング素子Ｑ１２のドレイン－ソース間容量→スイッチング素子Ｑ１２のソースの経路に流れる。
【0120】
スイッチング素子Ｑ１２がオフすると、スイッチング素子Ｑ１２のチャネル経路は閉ざされる。しかし、スイッチング素子Ｑ１２には、スイッチング素子Ｑ１２のドレイン－ソース間容量を介して、第２コンデンサ１４の電圧によって逆バイアスが掛かっている。従って、スイッチング素子Ｑ１２のゲート－ソース間は、スイッチング素子Ｑ１２のドレイン－ソース間容量とゲート－ソース間容量との分圧で決まる電圧まで逆バイアスされ、ゲートドライブ電流ＩＧは、引き抜かれる。
【0121】
図８は、スイッチング素子Ｑ１２がオフする場合の電流経路を示す図である。
【0122】
信号Ｓ２４が閾値以上、及び、信号Ｓ２４が閾値未満に達した後の何れの場合も、ゲートドライブ電流ＩＧは、スイッチング素子Ｑ１２のゲート→抵抗Ｒ４→パルス信号出力回路６２→第２コンデンサ１４→スイッチング素子Ｑ１２の経路１２１に流れる。
【0123】
なお、図６では、殆どのゲートドライブ電流ＩＧ（線１０２参照）は、スイッチング素子Ｑ１２のドレインに流れている（線１０１参照）。しかし、スイッチング素子Ｑ１２のオフ時のゲートドライブ電流ＩＧの引き抜き経路として、寄生ダイオードＤ１３の経路も存在する。
【0124】
図８を参照すると、ゲートドライブ電流ＩＧは、スイッチング素子Ｑ１２のゲート→抵抗Ｒ４→パルス信号出力回路６２→寄生ダイオードＤ１３→スイッチング素子Ｑ１２の経路１２２に流れる。
【0125】
以上のように、スイッチング素子Ｑ１２のドライブルートが確認できた。従って、スイッチング素子Ｑ１２は、信号Ｓ２４に応じて、スイッチング動作を行うことが可能である。
【0126】
（効果）
［１］
バックアップ電源装置１は、バッテリ２から入力される電力を利用して第１コンデンサ１３及び第２コンデンサ１４を充電する場合に、第１コンデンサ１３と第２コンデンサ１４とを並列接続することができる。従って、バックアップ電源装置１は、電圧ＶＩＮが１２Ｖ補機バッテリの仕様下限の６Ｖの場合であっても、第１コンデンサ１３及び第２コンデンサ１４を充電することが可能である。
［１］
バックアップ電源装置１は、バッテリ２から入力される電力を利用して第１コンデンサ１３及び第２コンデンサ１４を充電する場合に、第１コンデンサ１３と第２コンデンサ１４とを並列接続することができる。従って、バックアップ電源装置１は、電圧ＶＩＮが１２Ｖ補機バッテリの仕様下限の６Ｖの場合であっても、第１コンデンサ１３及び第２コンデンサ１４を充電することが可能である。
【0127】
［２］
バックアップ電源装置１は、第１コンデンサ１３及び第２コンデンサ１４を放電して外部機器へ電力を供給する場合、第１コンデンサ１３と第２コンデンサ１４とを直列接続することができる。
バックアップ電源装置１は、第１コンデンサ１３及び第２コンデンサ１４を放電して外部機器へ電力を供給する場合、第１コンデンサ１３と第２コンデンサ１４とを直列接続することができる。
【0128】
次の通り、複数の電気二重層コンデンサは、放電する場合、直列接続の方が並列接続よりもエネルギ効率が良い。
【0129】
例えば、第１コンデンサ１３及び第２コンデンサ１４の各々を、１個のＥＤＬＣとする。各々のＥＤＬＣの仕様は、５Ｖ、５０Ｆとする。
【0130】
第１コンデンサ１３と第２コンデンサ１４とが直列接続された場合、直列接続された第１コンデンサ１３及び第２コンデンサ１４（以下、「直列コンデンサ」と称する。）は、１０Ｖ、２５Ｆのコンデンサと等価である。第１コンデンサ１３と第２コンデンサ１４とが並列接続された場合、並列接続された第１コンデンサ１３及び第２コンデンサ１４（以下、「並列コンデンサ」と称する。）は、５Ｖ、１００Ｆのコンデンサと等価である。直列コンデンサ及び並列コンデンサの各々が蓄えることができるエネルギは、１／２×Ｃ×Ｖ２で計算でき、１２５０Ｊ（ジュール）である。
【0131】
バックアップ電源装置１が、直列コンデンサ及び並列コンデンサの何れの場合も、残り何ボルトまで放電できるかは、過電流リミット値、バックアップ電流値（外部機器への出力電流値）、コイルＬ１のインダクタンス値、スイッチング素子Ｑ１及びＱ２のスイッチング周波数等によって、制約される。
【0132】
例えば、バックアップ電源装置１は、直列コンデンサ及び並列コンデンサの何れの場合も、残り３ボルトまで放電できることとする。
【0133】
直列コンデンサに放電されずに残るエネルギは、１／２×Ｃ×Ｖ２で計算でき、１１２．５Ｊである。従って、直列コンデンサは、１１３７．５Ｊのエネルギを放電できる。つまり、直列コンデンサは、蓄えたエネルギ（１２５０Ｊ）の９１％を放電できる。
【0134】
並列コンデンサに放電されずに残るエネルギは、１／２×Ｃ×Ｖ２で計算でき、４５０Ｊである。従って、直列コンデンサは、８００Ｊのエネルギを放電できる。つまり、並列コンデンサは、蓄えたエネルギ（１２５０Ｊ）の６４％しか放電できない。
【0135】
従って、バックアップ電源装置１は、第１コンデンサ１３と第２コンデンサ１４とを直列接続して放電するので、エネルギ効率良く、電力を外部機器へ供給することができる。
【0136】
［３］
先に説明したように、Ｈブリッジ回路は、マイクロコンピュータとソフトウェアによるディジタル制御（ソフトウェア制御）が必要であり、コストが高い。一方、切替制御回路１６は、ハードウェア回路（コンパレータと論理回路）で実現できるので、コストを抑制できる。
先に説明したように、Ｈブリッジ回路は、マイクロコンピュータとソフトウェアによるディジタル制御（ソフトウェア制御）が必要であり、コストが高い。一方、切替制御回路１６は、ハードウェア回路（コンパレータと論理回路）で実現できるので、コストを抑制できる。
【0137】
［４］
スイッチング素子Ｑ１１、スイッチング素子Ｑ１２及びスイッチング素子Ｑ１３のゲートは、接地電位基準の信号Ｓ２３及び信号Ｓ２４で駆動可能である。
スイッチング素子Ｑ１１、スイッチング素子Ｑ１２及びスイッチング素子Ｑ１３のゲートは、接地電位基準の信号Ｓ２３及び信号Ｓ２４で駆動可能である。
【0138】
スイッチング素子Ｑ１１のソースは、第２コンデンサ１４の他端に電気的に接続されているので、ゲート電位は、（第２コンデンサ１４の電圧（例えば、５Ｖ）と、スイッチング素子Ｑ１１のゲート－ソース間閾値電圧と、の和）だけあれば良い。
【0139】
スイッチング素子Ｑ１２のソースは、第１コンデンサ１３の他端に接続されており、ドレインは、第２コンデンサ１４の他端に電気的に接続されている。従って、スイッチング素子Ｑ１２のゲート電位は、（第１コンデンサ１３の他端の電位（例えば、１０Ｖ－５Ｖ＝５Ｖ）と、スイッチング素子Ｑ１２のゲート－ソース間閾値電圧と、の和）だけあれば良い。
【0140】
従って、バッファ回路３４及び反転バッファ回路３５は、ノードＮ１から電源供給されれば、チャージポンプ等で昇圧しなくても、スイッチング素子Ｑ１１、スイッチング素子Ｑ１２及びスイッチング素子Ｑ１３を駆動できる。
【0141】
本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【0142】
１ バックアップ電源装置
２ バッテリ
１１ 端子部
１２ 双方向コンバータ
１３ 第１コンデンサ
１４ 第２コンデンサ
１５ 切替回路
１６ 切替制御回路
２１ スイッチング制御回路
３１ 比較回路
３２ ワンショット回路
３３ フリップフロップ
３４ バッファ回路
３５ 反転バッファ回路
４１ コンパレータ
４２ 反転回路
４３、４４ 双方向スイッチ
４５、４６ 定電圧源
６１ 等価回路
６２ パルス信号出力回路
Ｃ１ 平滑コンデンサ
Ｄ１１、Ｄ１２、Ｄ１３ 寄生ダイオード
Ｌ１ コイル
Ｑ１、Ｑ２、Ｑ１１、Ｑ１２、Ｑ１３ スイッチング素子
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ１１、Ｒ１２、Ｒ１３ 抵抗
２ バッテリ
１１ 端子部
１２ 双方向コンバータ
１３ 第１コンデンサ
１４ 第２コンデンサ
１５ 切替回路
１６ 切替制御回路
２１ スイッチング制御回路
３１ 比較回路
３２ ワンショット回路
３３ フリップフロップ
３４ バッファ回路
３５ 反転バッファ回路
４１ コンパレータ
４２ 反転回路
４３、４４ 双方向スイッチ
４５、４６ 定電圧源
６１ 等価回路
６２ パルス信号出力回路
Ｃ１ 平滑コンデンサ
Ｄ１１、Ｄ１２、Ｄ１３ 寄生ダイオード
Ｌ１ コイル
Ｑ１、Ｑ２、Ｑ１１、Ｑ１２、Ｑ１３ スイッチング素子
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ１１、Ｒ１２、Ｒ１３ 抵抗
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】