(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024157928
(43)【公開日】2024-11-08
(54)【発明の名称】半導体装置およびその製造方法
(51)【国際特許分類】
H01L 29/78 20060101AFI20241031BHJP
H01L 29/12 20060101ALI20241031BHJP
H01L 29/06 20060101ALI20241031BHJP
H01L 21/336 20060101ALI20241031BHJP
H01L 21/02 20060101ALI20241031BHJP
H01L 21/304 20060101ALI20241031BHJP
H01L 21/301 20060101ALI20241031BHJP
【ＦＩ】
H01L29/78 652N
H01L29/78 652T
H01L29/06 301M
H01L29/06 301V
H01L29/78 658K
H01L21/02 B
H01L21/304 611Z
H01L21/78 Q
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2023072605
(22)【出願日】2023-04-26
(71)【出願人】
【識別番号】000004260
【氏名又は名称】株式会社デンソー
(71)【出願人】
【識別番号】000003207
【氏名又は名称】トヨタ自動車株式会社
(71)【出願人】
【識別番号】520124752
【氏名又は名称】株式会社ミライズテクノロジーズ
(74)【代理人】
【識別番号】110001128
【氏名又は名称】弁理士法人ゆうあい特許事務所
(72)【発明者】
【氏名】加藤 孝三
(72)【発明者】
【氏名】長里 喜隆
(72)【発明者】
【氏名】牛島 隆志
(72)【発明者】
【氏名】石田 崇
【テーマコード（参考）】
5F057
5F063
【Ｆターム（参考）】
5F057AA01
5F057AA19
5F057BA15
5F057BB06
5F057CA02
5F057CA14
5F057CA31
5F057DA19
5F057DA22
5F057DA31
5F057FA15
5F057FA22
5F063AA01
5F063AA48
5F063BA07
5F063BA22
5F063BA33
5F063CB03
5F063CB07
5F063CB29
5F063CC49
5F063DD01
5F063DD27
5F063DD68
5F063EE07
5F063EE22
5F063EE23
5F063EE43
5F063EE44
(57)【要約】
【課題】分割前に行った特性検査の精度を維持し易くする。
【解決手段】半導体素子が形成され、一面１０ａおよび一面１０ａと反対側の他面１０ｂを有し、窒化ガリウムで構成される半導体基板１０を備え、半導体基板１０は、半導体素子が形成されるセル領域１およびセル領域１を囲む外周領域２を有し、外周領域２には、一面１０ａが凹まされた凹部１５が形成されるようにする。
【選択図】図１
【解決手段】半導体素子が形成され、一面１０ａおよび一面１０ａと反対側の他面１０ｂを有し、窒化ガリウムで構成される半導体基板１０を備え、半導体基板１０は、半導体素子が形成されるセル領域１およびセル領域１を囲む外周領域２を有し、外周領域２には、一面１０ａが凹まされた凹部１５が形成されるようにする。
【選択図】図１
【特許請求の範囲】
【請求項1】
半導体装置であって、
半導体素子が形成され、一面（１０ａ）および前記一面と反対側の他面（１０ｂ）を有し、窒化ガリウムで構成される半導体基板（１０）を備え、
前記半導体基板は、前記半導体素子が形成されるセル領域（１）および前記セル領域を囲む外周領域（２）を有し、
前記外周領域には、前記一面が凹まされた凹部（１５、１６）が形成されている半導体装置。
半導体素子が形成され、一面（１０ａ）および前記一面と反対側の他面（１０ｂ）を有し、窒化ガリウムで構成される半導体基板（１０）を備え、
前記半導体基板は、前記半導体素子が形成されるセル領域（１）および前記セル領域を囲む外周領域（２）を有し、
前記外周領域には、前記一面が凹まされた凹部（１５、１６）が形成されている半導体装置。
【請求項2】
前記半導体基板は、平面矩形状とされており、
前記凹部は、前記半導体基板の平面形状における外形線のうちの相対する２辺に沿って形成されている請求項１に記載の半導体装置。
前記凹部は、前記半導体基板の平面形状における外形線のうちの相対する２辺に沿って形成されている請求項１に記載の半導体装置。
【請求項3】
前記凹部は、前記半導体基板の平面形状における外形線のそれぞれの辺に沿って形成されている請求項１に記載の半導体装置。
【請求項4】
前記凹部は、前記一面の外周領域が凹まされたベベル構造（１５）である請求項１ないし３のいずれか１つに記載の半導体装置。
【請求項5】
前記凹部は、トレンチ（１６）で構成されている請求項１ないし３のいずれか１つに記載の半導体装置。
【請求項6】
前記トレンチは、埋込物（１７）によって埋め込まれている請求項５に記載の半導体装置。
【請求項7】
半導体素子が形成され、一面（１０ａ）および前記一面と反対側の他面（１０ｂ）を有し、窒化ガリウムで構成される半導体基板（１０）を備え、
前記半導体基板は、前記半導体素子が形成されるセル領域（１）および前記セル領域を囲む外周領域（２）を有し、
前記外周領域には、前記一面が凹まされた凹部（１５、１６）が形成されている半導体装置の製造方法であって、
一面（２００ａ）および前記一面と反対側の他面（２００ｂ）を有し、窒化ガリウムで構成され、複数の装置形成領域（ＲＡ）を有する加工ウェハ（２００）を用意することと、
前記加工ウェハの一面側に前記半導体素子を形成することと、
前記半導体素子の特性検査を行うことと、
前記特性検査を行った後、前記加工ウェハの他面側から当該加工ウェハの内部にレーザ光（Ｌ）を照射することにより、前記加工ウェハの内部に、前記加工ウェハの面方向に沿った変質層（２２０）を形成することと、
前記変質層を境界として前記加工ウェハを分割することにより、前記加工ウェハを、前記加工ウェハの一面側の装置構成ウェハ（２３０）と、前記加工ウェハの他面側のリサイクルウェハ（２４０）とに分割することと、
前記装置構成ウェハを個片化することと、を行い、
前記半導体素子を形成することでは、前記装置形成領域の外縁部に前記凹部を形成することを行う半導体装置の製造方法。
前記半導体基板は、前記半導体素子が形成されるセル領域（１）および前記セル領域を囲む外周領域（２）を有し、
前記外周領域には、前記一面が凹まされた凹部（１５、１６）が形成されている半導体装置の製造方法であって、
一面（２００ａ）および前記一面と反対側の他面（２００ｂ）を有し、窒化ガリウムで構成され、複数の装置形成領域（ＲＡ）を有する加工ウェハ（２００）を用意することと、
前記加工ウェハの一面側に前記半導体素子を形成することと、
前記半導体素子の特性検査を行うことと、
前記特性検査を行った後、前記加工ウェハの他面側から当該加工ウェハの内部にレーザ光（Ｌ）を照射することにより、前記加工ウェハの内部に、前記加工ウェハの面方向に沿った変質層（２２０）を形成することと、
前記変質層を境界として前記加工ウェハを分割することにより、前記加工ウェハを、前記加工ウェハの一面側の装置構成ウェハ（２３０）と、前記加工ウェハの他面側のリサイクルウェハ（２４０）とに分割することと、
前記装置構成ウェハを個片化することと、を行い、
前記半導体素子を形成することでは、前記装置形成領域の外縁部に前記凹部を形成することを行う半導体装置の製造方法。
【請求項8】
前記半導体素子を形成することでは、前記凹部としてのベベル構造（１５）を形成する請求項７に記載の半導体装置の製造方法。
【請求項9】
前記半導体素子を形成することでは、前記凹部としてのトレンチ（１６）を形成する請求項７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、窒化ガリウム（以下では、ＧａＮともいう）で構成される半導体装置、およびその製造方法に関するものである。
【背景技術】
【0002】
従来より、ＧａＮで構成される加工ウェハを分割する方法が提案されている（例えば、特許文献１参照）。具体的には、この方法では、加工ウェハを用意した後、レーザ光を照射して加工ウェハの内部に面方向に沿った変質層を形成する。そして、この方法では、変質層を分割の起点として加工ウェハを２つのウェハに分割している。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１９－０４３８０８号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、本発明者らは、加工ウェハを用いて半導体装置を製造することを検討している。具体的には、本発明者らは、加工ウェハに複数の半導体素子を形成した状態で加工ウェハを分割し、半導体素子が形成された側を装置構成ウェハとしてこの装置構成ウェハを個片化することで半導体装置を製造することを検討している。この場合、検査を簡素化するため、加工ウェハの状態で各半導体素子の電気的特性等の特性検査を行った後、加工ウェハを装置構成ウェハに分割することが考えられる。
【0005】
しかしながら、加工ウェハを分割すると分割した面が荒れるため、トワイマン効果等によって装置構成ウェハに応力が印加され易くなる。このため、分割前の加工ウェハの状態で半導体素子に印加される応力と、分割後の装置構成ウェハの状態で半導体素子に印加される応力とが異なり易い。特に、装置構成ウェハの厚さを薄くするほど、分割前の加工ウェハの状態で半導体素子に印加される応力と、分割後の装置構成ウェハの状態で半導体素子に印加される応力との差が大きくなり易い。このため、分割前に行った特性検査の精度を維持することが困難となる可能性がある。
【0006】
本発明は上記点に鑑み、分割前に行った特性検査の精度を維持し易くできる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0007】
上記目的を達成するための請求項１は、半導体装置であって、半導体素子が形成され、一面（１０ａ）および一面と反対側の他面（１０ｂ）を有し、窒化ガリウムで構成される半導体基板（１０）を備え、半導体基板は、半導体素子が形成されるセル領域（１）およびセル領域を囲む外周領域（２）を有し、外周領域には、一面が凹まされた凹部（１５、１６）が形成されている。
【0008】
これによれば、外周領域に凹部が形成されているため、加工ウェハを分割して装置構成ウェハを構成する際、凹部にて応力を緩和することができる。つまり、加工ウェハを分割する前後で半導体素子に印加される応力が大きく異なることを抑制できる。したがって、加工ウェハを分割する前に行う特性検査の精度を維持し易くできる。
【0009】
請求項７は、請求項１の半導体装置に関する製造方法であって、一面（２００ａ）および一面と反対側の他面（２００ｂ）を有し、窒化ガリウムで構成され、複数の装置形成領域（ＲＡ）を有する加工ウェハ（２００）を用意することと、加工ウェハの一面側に半導体素子を形成することと、半導体素子の特性検査を行うことと、特性検査を行った後、加工ウェハの他面側から当該加工ウェハの内部にレーザ光（Ｌ）を照射することにより、加工ウェハの内部に、加工ウェハの面方向に沿った変質層（１５）を形成することと、変質層を境界として加工ウェハを分割することにより、加工ウェハを、加工ウェハの一面側の装置構成ウェハ（２３０）と、加工ウェハの他面側のリサイクルウェハ（２４０）とに分割することと、装置構成ウェハを個片化することと、を行い、半導体素子を形成することでは、装置形成領域の外縁部に凹部を形成することを行う。
【0010】
これによれば、装置形成領域の外縁部に凹部が形成されているため、加工ウェハを分割して装置構成ウェハを構成する際、凹部にて応力を緩和することができる。つまり、加工ウェハを分割する前後で半導体素子に印加される応力が大きく異なることを抑制できる。したがって、加工ウェハを分割する前に行う特性検査の精度を維持し易くできる。
【0011】
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
【図面の簡単な説明】
【0012】
【図1】第１実施形態における半導体装置の断面図である。
【図6】本実施形態における分割前後のドレイン電流とゲート電圧との関係を示す図である。
【図7】比較例における分割前後のドレイン電流とゲート電圧との関係を示す図である。
【図8】本実施形態および比較例における分割前後の閾値電圧を示す図である。
【図9】シミュレーションで用いたベベル構造を説明するための図である。
【図10】本実施形態および比較例における分割前後の閾値電圧と閾値電圧の変動量差を示す図である。
【図11】圧縮応力と閾値電圧との関係を示す図である。
【図12】装置構成ウェハの一面からの距離と応力との関係を示す図である。
【図13】第２実施形態における半導体装置の断面図である。
【図14】第３実施形態における半導体装置の断面図である。
【図15】他の実施形態における加工ウェハのうちの装置形成領域およびダイシングラインを示す拡大平面図である。
【発明を実施するための形態】
【0013】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【0014】
（第１実施形態）
第１実施形態について、図面を参照しつつ説明する。本実施形態では、縦型であるｎチャネル型のＭＯＳＦＥＴ（metal oxide semiconductor field-effect transistorの略）が形成されている半導体装置を例に挙げて説明する。なお、本実施形態の半導体装置は、例えば、自動車等の車両に搭載され、車両用の各種電子装置を駆動するための半導体装置を構成するのに適用されると好適である。
第１実施形態について、図面を参照しつつ説明する。本実施形態では、縦型であるｎチャネル型のＭＯＳＦＥＴ（metal oxide semiconductor field-effect transistorの略）が形成されている半導体装置を例に挙げて説明する。なお、本実施形態の半導体装置は、例えば、自動車等の車両に搭載され、車両用の各種電子装置を駆動するための半導体装置を構成するのに適用されると好適である。
【0015】
半導体装置Ｓ１は、図１および図２に示されるように、セル領域１およびセル領域１を囲む外周領域２を有している。なお、図１は、図２中のI－I線に沿った断面図に相当している。そして、半導体装置Ｓ１は、セル領域１にＭＯＳＦＥＴが形成されて構成されている。ＭＯＳＦＥＴは、metal oxide semiconductor field effect transistorの略である。
具体的には、半導体装置Ｓ１は、ｎ＋型のＧａＮで構成される基板１１を備えている。本実施形態では、基板１１にてドレイン層が構成される。基板１１上には、ｎ型のＧａＮで構成されるドリフト層１２が形成されている。ドリフト層１２の表層部には、ｐ型のベース層１３が形成されている。このベース層１３は、ＭＯＳＦＥＴのチャネルを構成する層である。ベース層１３の表層部には、ｎ＋型とされたソース領域１４が形成されている。
具体的には、半導体装置Ｓ１は、ｎ＋型のＧａＮで構成される基板１１を備えている。本実施形態では、基板１１にてドレイン層が構成される。基板１１上には、ｎ型のＧａＮで構成されるドリフト層１２が形成されている。ドリフト層１２の表層部には、ｐ型のベース層１３が形成されている。このベース層１３は、ＭＯＳＦＥＴのチャネルを構成する層である。ベース層１３の表層部には、ｎ＋型とされたソース領域１４が形成されている。
【0016】
本実施形態では、基板１１、ドリフト層１２、ベース層１３、ソース領域１４等を含んで半導体基板１０が構成されている。以下、半導体基板１０のうちの基板１１側の面を半導体基板１０の他面１０ｂとし、半導体基板１０のうちのソース領域１４側の面を一面１０ａとして説明する。なお、本実施形態の半導体基板１０（すなわち、半導体装置Ｓ１）は、平面矩形状とされている。
【0017】
そして、半導体基板１０の一面１０ａには、外周領域２に、凹部としてのベベル構造１５が形成されている。本実施形態では、ベベル構造１５は、セル領域１側からセル領域１と反対側に向かって深さが徐々に深くなるテーパ状に形成されている。また、ベベル構造１５は、半導体基板１０の平面形状における外形線に沿って形成されており、少なくとも半導体基板１０の平面形状における外形線のうちの相対する二辺に沿って形成された部分を含んで構成されている。本実施形態では、ベベル構造１５は、各外形線に沿って枠状に形成されている。つまり、ベベル構造１５は、セル領域１を囲むように形成されている。なお、ベベル構造１５の深さは適宜変更可能であるが、半導体基板１０の厚さ未満とされている。
【0018】
半導体基板１０の一面１０ａ上には、酸化膜等で構成される絶縁膜２０が形成されている。本実施形態では、絶縁膜２０は、少なくともベース層１３上に位置する部分に形成されている。そして、絶縁膜２０上には、ゲート電極３１が形成されている。また、図示を省略しているが、半導体基板１０の一面１０ａ上には、ベース層１３およびソース領域１４と電気的に接続されるソース電極も配置されている。
【0019】
半導体基板１０の他面１０ｂ側には、基板１１と電気的に接続されるドレイン電極３２が形成されている。
【0020】
以上が本実施形態における半導体装置の構成である。
【0021】
このような半導体装置では、ゲート電極３１に所定の閾値電圧以上の電圧が印加されると、ベース層１３のうちのゲート電極３１と対向する部分に反転層が形成される。そして、反転層を通じてソース領域１４と基板１１（すなわち、ドレイン層）との間に電流が流れる。
【0022】
【0023】
まず、図３Ａに示されるように、一面１００ａおよび他面１００ｂを有し、バルクウェハ状とされているＧａＮウェハ１００を用意する。例えば、ＧａＮウェハ１００は、シリコン、酸素、ゲルマニウム等がドーパントされ、不純物濃度が５×１０１７～５×１０１９ｃｍ－３とされたものが用いられる。なお、ＧａＮウェハ１００の厚みについては任意であるが、例えば４００μｍ程度のものが用意される。また、本実施形態のＧａＮウェハ１００は、一面１００ａがガリウム面とされると共に他面１００ｂが窒素面とされている。また、このＧａＮウェハ１００は、下記半導体装置Ｓ１の製造工程を行った後では、後述する図３Ｋのリサイクルウェハ２４０を再利用することで用意される。
【0024】
次に、図３Ｂおよび図４に示されるように、ＧａＮウェハ１００の一面１００ａ上に１０～１００μｍ程度のＧａＮで構成されるエピタキシャル膜１１０を形成し、複数の装置形成領域ＲＡがダイシングラインＤＬで区画される加工ウェハ２００を用意する。本実施形態のエピタキシャル膜１１０は、ＧａＮウェハ１００の一面１００ａ側から、ｎ＋型のエピタキシャル層、ｎ－型のエピタキシャル層が順に成膜されて構成される。ｎ＋型のエピタキシャル膜は、例えば、シリコン、酸素、ゲルマニウム等がドーパントされ、不純物濃度が５×１０１７～１×１０１８ｃｍ－３程度とされる。ｎ－型のエピタキシャル層は、例えば、シリコン等がドーパントされ、不純物濃度が１×１０１６～１×１０１７ｃｍ－３程度とされる。なお、本実施形態では、ｎ＋型のエピタキシャル層を含んで半導体装置Ｓ１における基板１１が構成され、ｎ－型のエピタキシャル層にてドリフト層等が構成される。また、本実施形態では、ダイシングラインＤＬで囲まれる各装置形成領域ＲＡは、平面矩形状とされている。
【0025】
以下では、加工ウェハ２００のうちのエピタキシャル膜１１０側の面を加工ウェハ２００の一面２００ａとし、加工ウェハ２００のうちのＧａＮウェハ１００側の面を加工ウェハ２００の他面２００ｂとする。そして、各装置形成領域ＲＡは、加工ウェハ２００の一面２００ａ側に構成される。
【0026】
次に、図３Ｃに示されるように、一般的な半導体製造プロセスのうちの一面２００ａ側に対するプロセスである表面側プロセスを行う。具体的には、表面側プロセスとして、イオン注入、蒸着、ウェットプロセス等を適宜行い、上記のベース層１３、ソース領域１４、絶縁膜２０、ゲート電極３１、ソース電極等を形成する。また、本実施形態では、装置形成領域ＲＡの外周領域２にベベル構造１５を形成する。本実施形態では、図３Ｃおよび図５に示されるように、各装置形成領域ＲＡのセル領域１を囲みつつ、各装置形成領域ＲＡから隣合う各装置形成領域ＲＡの間のダイシングラインＤＬに達するようにベベル構造１５を形成する。なお、図５は、絶縁膜２０等を省略した加工ウェハ２００の平面図である。
【0027】
その後、図３Ｄに示されるように、各装置形成領域ＲＡに形成された半導体素子に対し、プローブ針ＰＮを当接させて各半導体素子における電気的特性等の特性検査を行う。
【0028】
次に、図３Ｅに示されるように、加工ウェハ２００の一面２０ａ側に保持部材３００を配置する。なお、保持部材３００を配置する前には、必要に応じ、加工ウェハ２００の一面２００ａ側に、レジスト等で構成される表面保護膜を形成する。
【0029】
保持部材３００は、例えば、基材３１０と粘着剤３２０とを有するダイシングテープ等が用いられる。基材３１０は、製造工程中に反り難い材料で構成され、例えば、ガラス、シリコン基板、セラミックス等で構成される。粘着剤３２０は、粘着力を変化させることができる材料で構成され、例えば、温度や光によって粘着力が変化するものが用いられる。この場合、粘着剤３２０は、例えば、紫外線硬化樹脂、ワックス、両面テープ等で構成される。但し、粘着剤３２０は、後述する図３Ｉのドレイン電極３２を形成する際にも粘着力を維持する材料で構成される。
【0030】
次に、図３Ｆに示されるように、加工ウェハ２００の他面２００ｂからレーザ光Ｌを照射し、ダイシングラインＤＬに装置用変質層２１０を形成する。本実施形態では、レーザ光Ｌを発振するレーザ光源、レーザ光の光軸を変えるように配置されたダイクロイックミラー、レーザ光を集光するための集光レンズ、および変位可能なステージ等を有するレーザ装置を用意する。そして、装置用変質層２１０を形成する際には、加工ウェハ２００をステージに載置し、レーザ光Ｌの集光点がダイシングラインＤＬに沿って相対的に走査されるように、ステージ等の位置を調整する。
【0031】
これにより、ダイシングラインＤＬには、熱エネルギーによってガリウムと窒素とが分解された装置用変質層２１０が形成される。より詳しくは、レーザ光Ｌを照射することにより、窒素がガスとして蒸発すると共にガリウムが析出された装置用変質層２１０が形成される。なお、装置用変質層２１０は、窒素が分離されることにより、微小な空孔が構成された状態となっている。
【0032】
また、本実施形態では、装置用変質層２１０を形成する際には、ステージ等を適宜移動させ、加工ウェハ２００の厚さ方向の異なる二箇所以上の複数箇所に集光点が移動するようにレーザ光Ｌを照射する。この場合、加工ウェハ２００の厚さ方向の異なる箇所に装置用変質層２１０が形成されるが、各装置用変質層２１０は、互いに離れていてもよいし、繋がっていてもよい。また、加工ウェハ２００の厚さ方向の異なる二箇所以上の複数個所に集光点を移動させる場合には、加工ウェハ２００の一面２００ａ側から他面２００ｂ側に向かって集光点が移動される。
【0033】
なお、本実施形態の装置用変質層２１０は、後述する図３Ｇのウェハ用変質層２２０を形成する際、ウェハ用変質層２２０を形成することによって発生する窒素が装置用変質層２１０の空孔を介して外部に放出できるように形成される。また、特に限定されるものではないが、本実施形態では、装置用変質層２１０を形成する際には、レーザ光Ｌとして、固体レーザ光であって、波長が５３２ｎｍのグリーンレーザが用いられる。そして、レーザ光Ｌは、加工点出力が２μＪ、パルス幅が５００ｐｓ、加工速度が５００ｍｍ／ｓとされて照射される。但し、これらの条件は１例であり、本発明者らは、レーザ光Ｌの加工点出力がさらに低い場合やパルス幅がさらに短い場合等においても、適切に装置用変質層２１０が形成されることを確認している。また、本発明者らは、レーザ光Ｌの加工点出力がさらに高い場合やパルス幅がさらに長い場合等においても、適切に装置用変質層２１０が形成されることを確認している。
【0034】
続いて、図３Ｇに示されるように、加工ウェハ２００の他面２００ｂからレーザ光Ｌを照射し、加工ウェハ２００の一面２００ａから所定深さＤとなる位置に、加工ウェハ２００の面方向に沿ったウェハ用変質層２２０を形成する。本実施形態では、上記の装置用変質層２１０を形成する際のレーザ装置を用いてウェハ用変質層２２０を形成する。
【0035】
そして、ウェハ用変質層２２０を形成する場合には、レーザ光Ｌの集光点が加工ウェハ２００の面方向に沿って相対的に走査されるように、ステージ等の位置を調整する。これにより、加工ウェハ２００には、面方向に沿ったウェハ用変質層２２０が形成される。なお、ウェハ用変質層２２０は、上記装置用変質層２１０と同様に、窒素がガスとして蒸発すると共にガリウムが析出された構成とされる。
【0036】
この場合、本実施形態では、装置用変質層２１０と交差する、または装置用変質層２１０の直下を通るようにウェハ用変質層２２０を形成する。これにより、ウェハ用変質層２２０を形成する際の窒素が装置用変質層２１０を介して抜け易くなり、ウェハ用変質層２２０を形成する際に各装置形成領域ＲＡに大きな歪みが印加されることを抑制できる。
【0037】
なお、ウェハ用変質層２２０を形成する際の所定深さＤは、半導体装置Ｓ１のハンドリングのし易さやオン抵抗等に応じて設定され、例えば、５０μｍ程度とされる。そして、ウェハ用変質層２２０は、エピタキシャル膜１１０の厚さに応じて形成される場所が変更され、エピタキシャル膜１１０の内部、エピタキシャル膜１１０とＧａＮウェハ１００との境界、またはＧａＮウェハ１００の内部のいずれかに形成される。そして、ウェハ用変質層２２０がエピタキシャル膜１１０の内部またはエピタキシャル膜１１０とＧａＮウェハ１００との境界に形成されると、基板１１は、ｎ＋型のエピタキシャル層で構成される。ウェハ用変質層２２０がＧａＮウェハ１００の内部に形成されると、基板１１は、ｎ＋型のエピタキシャル層およびＧａＮウェハ１００で構成される。本実施形態では、エピタキシャル膜１１０とＧａＮウェハ１００との境界にウェハ用変質層２２０を形成する例を説明する。
【0038】
以下では、加工ウェハ２００のうちのウェハ用変質層２２０より一面２００ａ側の部分を装置構成ウェハ２３０とし、加工ウェハ２００のうちのウェハ用変質層２２０より他面２００ｂ側の部分をリサイクルウェハ２４０として説明する。
【0039】
次に、図３Ｈに示されるように、加工ウェハ２００の他面１０ｂ側に補助部材４００を配置する。なお、補助部材４００は、保持部材３００と同様に、例えば、基材４１０と粘着剤４２０とを有するダイシングテープ等が用いられる。基材４１０は、例えば、ガラス、シリコン基板、セラミックス等で構成される。粘着剤４２０は、例えば、紫外線硬化樹脂、ワックス、両面テープ等で構成される。そして、保持部材３００および補助部材４００を把持して加工ウェハ２００の厚さ方向に引張力等を印加し、ウェハ用変質層２２０を境界（すなわち分岐の起点）として装置構成ウェハ２３０とリサイクルウェハ２４０とに分割する。
【0040】
この際、分割された面は荒れた状態となっているため、トワイマン効果によって装置構成ウェハ２３０が反り易くなる。しかしながら、本実施形態では、ベベル構造１５が形成されており、具体的には後述するが、ベベル構造１５によって応力を緩和することができる。したがって、加工ウェハ２００を分割する前後において、半導体素子に印加される応力が大きく異なることを抑制できる。
【0041】
以下では、装置構成ウェハ２３０のうちのソース領域１４等が形成されている側の面を一面２３０ａとし、装置構成ウェハ２３０のうちの分割された面側を他面２３０ｂとし、リサイクルウェハ２４０のうちの分割された面側を一面２４０ａとして説明する。そして、装置構成ウェハ２３０における他面２３０ｂ側の部分にて半導体装置Ｓ１における基板１１が構成され、基板１１上の部分がドレイン１２層となる。また、図３Ｈ以降の各図では、装置構成ウェハ２３０の他面２３０ｂおよびリサイクルウェハ２４０の一面２４０ａに残存するウェハ用変質層２２０等を適宜省略して示している。
【0042】
その後、図３Ｉに示されるように、一般的な半導体製造プロセスを行い、残りの半導体製造プロセスとして、装置構成ウェハ２３０の他面２３０ｂに、ドレイン電極３２等を形成する裏面側プロセスを行う。
【0043】
なお、ドレイン電極３２等の裏面側プロセスを行う前に、必要に応じて、ＣＭＰ（chemical mechanical polishingの略）法等で装置構成ウェハ２３０の他面２３０ｂを平坦化する工程を行うようにしてもよい。図３Ｉは、装置構成ウェハ２３０の他面２３０ｂを平坦化した場合の図を示している。また、ドレイン電極３２を形成する工程を行った後、必要に応じて、ドレイン電極３２と装置構成ウェハ２３０の他面２３０ｂとをオーミック接触とするためのレーザアニールなどの加熱処理を行うようにしてもよい。
【0044】
続いて、図３Ｊに示されるように、保持部材３００をエキスパンドし、装置用変質層２１０を境界（すなわち、分岐の起点）として各装置形成領域ＲＡを分割する。これにより、上記半導体装置Ｓ１が装置単位に個片化される。
【0045】
その後、加熱処理や光を照射する等して粘着剤３２０の粘着力を弱まらせ、半導体装置Ｓ１をピックアップする。これにより、本実施形態の半導体装置Ｓ１が製造される。なお、各装置形成領域ＲＡを分割する前には、必要に応じ、ドレイン電極３２のうちの各装置形成領域ＲＡの境界にスリット等を形成しておくことにより、装置形成領域ＲＡ毎のドレイン電極３２を容易に分割できる。この場合、図３Ｉの工程において、分割される部分を覆うメタルマスクを用意し、分割される部分にドレイン電極３２が形成されないようにしてもよい。
【0046】
以上が本実施形態における半導体装置の製造方法である。
【0047】
そして、本発明者らは、上記の製造方法で製造される半導体装置Ｓ１について、加工ウェハ２００を分割する前後の閾値電圧を調査して図６に示される結果を得た。また、本発明者らは、図３Ｃにてベベル構造１５を形成せずに製造した半導体装置を比較例の半導体装置とし、この半導体装置についても、加工ウェハ２００を分割する前後の閾値電圧を調査して図７に示される結果を得た。そして、図６および図７の結果を纏めると、図８のようになる。
【0048】
なお、分割前の閾値電圧とは、加工ウェハ２００の状態で測定した閾値電圧のことであり、分割後の閾値電圧とは、加工ウェハ２００を分割して装置構成ウェハ２３０の状態で測定した閾値電圧のことである。また、図６に示される結果は、図９に示されるように、ベベル構造１５の幅ａを３３．３μｍとし、一面１０ａのうちのベベル構造１５で挟まれる部分の幅ｂを６００μｍとし、ベベル構造１５の深さｃを３．５μｍとし、ベベル構造１５のテーパ角度θを６°とした場合の結果である。また、比較例の半導体装置は、ベベル構造１５が形成されていない以外は、上記と同じ製造方法によって製造された半導体装置である。そして、閾値電圧は、１×１０－９Ａのドレイン電流Ｉｄが流れた際の電圧とし、図８のエラーバーは、平均±標準偏差を示している。また、図８は、分割前の閾値電圧を測定したサンプルが１２個であり、分割後の閾値電圧を測定したサンプルが９個である。
【0049】
図６～図８に示されるように、本実施形態と比較例とを比較すると、加工ウェハ２００を分割する前後において、本実施形態の方が比較例よりも閾値電圧の変動量が小さいことが確認される。このため、ベベル構造１５により、加工ウェハ２００を分割する際の応力が緩和されているといえる。
【0050】
また、加工ウェハ２００を分割する前後の閾値電圧の比較は、図１０のようにも示される。図１０に示されるように、本実施形態と比較例では、加工ウェハ２００を分割する前後において、閾値電圧の変動量差が１．２Ｖであることが確認される。
【0051】
ここで、本発明者らは、支持台上にＭＯＳＦＥＴが形成された半導体装置を配置し、４点曲げ試験を行って発生する応力と閾値電圧との関係を調査して図１１に示される結果を得た。図１１に示されるように、半導体装置に発生する圧縮応力と閾値電圧との関係は、圧縮応力をｙ、閾値電圧をｘとすると、下記数式１で示される。
【0052】
［数１］ｙ＝－０．００３５ｘ＋４．６４２２…（数式１）
このため、本実施形態のベベル構造１５によって緩和される圧縮応力は、閾値電圧の変動量差が＋１．２Ｖであるため、１．２／０．００３５≒３４３（ＭＰａ）と見積もられる。つまり、ベベル構造１５により、加工ウェハ２００を分割した際に発生する応力を緩和できることが確認される。
このため、本実施形態のベベル構造１５によって緩和される圧縮応力は、閾値電圧の変動量差が＋１．２Ｖであるため、１．２／０．００３５≒３４３（ＭＰａ）と見積もられる。つまり、ベベル構造１５により、加工ウェハ２００を分割した際に発生する応力を緩和できることが確認される。
【0053】
さらに、本発明者らは、本実施形態と比較例について応力を検討したところ、図１２に示される結果を得た。なお、図１２は、装置構成ウェハ２３０の状態でのラマン分析による応力評価を行った結果を示している。また、図１２は、装置構成ウェハ２３０の厚さを５０μｍとした際の結果である。
【0054】
図１２に示されるように、本実施形態では、比較例よりも、装置構成ウェハ２３０の一面２３０ａ側の応力を緩和できていることが確認される。このため、上記の製造方法によって製造される半導体装置Ｓ１においても、一面１０ａ側の応力が緩和された状態となる。
【0055】
以上説明した本実施形態によれば、外周領域２に凹部としてのベベル構造１５が形成されている。このため、加工ウェハ２００を分割して装置構成ウェハ２３０を構成する際、ベベル構造１５にて応力を緩和することができる。つまり、加工ウェハ２００を分割する前後で半導体素子に印加される応力が大きく異なることを抑制できる。したがって、加工ウェハ２００を分割する前に行う特性検査の精度を維持し易くできる。
【0056】
（１）本実施形態では、ベベル構造１５は、セル領域１を囲むように形成されている。このため、外周領域２からセル領域１に印加され得る応力を均一的に緩和することができる。
【0057】
（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対し、ベベル構造１５の代わりにトレンチを形成したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
第２実施形態について説明する。本実施形態は、第１実施形態に対し、ベベル構造１５の代わりにトレンチを形成したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
【0058】
本実施形態の半導体装置Ｓ１は、図１３に示されるように、ベベル構造１５の代わりに、凹部としてのトレンチ１６が形成されている。なお、トレンチ１６は、上記第１実施形態と同様に、セル領域１を囲むように外周領域２に形成されている。また、トレンチ１６の深さは、半導体基板１０の厚さ未満とされている。
【0059】
このような半導体装置は、上記図３Ｃの工程において、ベベル構造１５の代わりにトレンチ１６を形成することによって製造される。
【0060】
以上説明した本実施形態によれば、外周領域２に凹部としてのトレンチ１６が形成されている。このため、上記第１実施形態と同様の効果を得ることができる。
【0061】
（第３実施形態）
第３実施形態について説明する。本実施形態は、第２実施形態に対し、トレンチ１６に埋込物を配置したものである。その他に関しては、第２実施形態と同様であるため、ここでは説明を省略する。
第３実施形態について説明する。本実施形態は、第２実施形態に対し、トレンチ１６に埋込物を配置したものである。その他に関しては、第２実施形態と同様であるため、ここでは説明を省略する。
【0062】
本実施形態の半導体装置は、図１４に示されるように、トレンチ１６内が埋込物１７によって埋め込まれている。埋込物１７は、例えば、酸化膜、ポリシリコン、金属膜等が採用される。なお、埋込物１７を金属膜で構成する場合には、トレンチ１６の壁面に沿って絶縁膜を配置するようにしてもよい。
【0063】
以上説明した本実施形態によれば、外周領域２に凹部としてのトレンチ１６が形成されている。このため、上記第２実施形態と同様の効果を得ることができる。
【0064】
（１）本実施形態では、トレンチ１６に埋込物１７が埋め込まれている。このため、トレンチ１６に異物が入り込むことを抑制でき、異物によって半導体装置Ｓ１の特性が変動することを抑制できる。
【0065】
（他の実施形態）
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
【0066】
例えば、上記各実施形態では、半導体素子として、縦型であるｎチャネル型のＭＯＳトランジスタが形成された例を説明した。しかしながら、半導体素子は、ｐチャネル型のＭＯＳトランジスタであってもよいし、横型とされていてもよい。また、半導体素子は、発光ダイオード等の光半導体素子や半導体レーザ等であってもよい。
【0067】
また、上記各実施形態では、レーザ光Ｌを照射することによって装置用変質層２１０を形成する例について説明した。しかしながら、例えば、装置用変質層２１０の代わりに、ダイシングブレード等で溝を形成するようにしてもよい。
【0068】
さらに、上記各実施形態では、ウェハ用変質層２２０を形成する前に装置用変質層２１０を形成する例について説明した。しかしながら、例えば、装置用変質層２１０を形成せずにウェハ用変質層２２０を形成して加工ウェハ２００を装置構成ウェハ２３０とリサイクルウェハ２４０とに分割し、装置構成ウェハ２３０に残りの工程を行ってから装置構成ウェハ２３０をダイシングブレード等で個片化するようにしてもよい。
【0069】
そして、上記第１実施形態では、セル領域１を囲むようにベベル構造１５を形成する例について説明した。しかしながら、ベベル構造１５は、例えば、図１５に示されるように、半導体基板１０の平面形状における外形線のうち、一方の相対する二辺に沿って形成され、他方の相対する二辺の近傍には備えられていなくてもよい。
【符号の説明】
【0070】
１０ 半導体基板
１０ａ 一面
１０ｂ 他面
１５ ベベル構造（凹部）
１６ トレンチ（凹部）
１０ａ 一面
１０ｂ 他面
１５ ベベル構造（凹部）
１６ トレンチ（凹部）
【図1】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図3H】
【図3I】
【図3J】
【図3K】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】