知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024158069
(43)【公開日】2024-11-08
(54)【発明の名称】電源回路、電圧モニタ回路および電源装置
(51)【国際特許分類】
H02J 7/02 20160101AFI20241031BHJP
【ＦＩ】
H02J7/02 H
【審査請求】未請求
【請求項の数】12
【出願形態】ＯＬ
(21)【出願番号】P 2023072921
(22)【出願日】2023-04-27
(71)【出願人】
【識別番号】000006220
【氏名又は名称】ミツミ電機株式会社
(74)【代理人】
【識別番号】100090033
【弁理士】
【氏名又は名称】荒船 博司
(74)【代理人】
【識別番号】100093045
【弁理士】
【氏名又は名称】荒船 良男
(72)【発明者】
【氏名】柴田 浩平
【テーマコード（参考）】
5G503
【Ｆターム（参考）】
5G503AA01
5G503BA03
5G503BB01
5G503CA11
5G503GD02
(57)【要約】
【課題】簡易な回路でＡＤＣの動作電圧を生成できる電源回路、及び、それを有する電圧モニタ回路、電源装置を提供する。
【解決手段】N個（Nは２以上の整数）のセルを有するバッテリーの最も高い第１電圧が接続される第1端子と、前記バッテリーの最も低い第２電圧が接続される第２端子と、前記N個のセルから１つのセルの高電位と低電位を選択する選択回路と、前記高電位と前記低電位が入力されるアナログデジタル変換回路と、前記アナログデジタル変換回路の動作電圧を生成する電源回路と、前記アナログデジタル変換回路の信号を受け、前記信号の処理を行い、第３端子から外部装置に信号を出力する論理回路と、を有し、前記動作電圧は、前記高電位と前記低電位の中点とする第１動作電圧であるように構成した。
【選択図】図１
【解決手段】N個（Nは２以上の整数）のセルを有するバッテリーの最も高い第１電圧が接続される第1端子と、前記バッテリーの最も低い第２電圧が接続される第２端子と、前記N個のセルから１つのセルの高電位と低電位を選択する選択回路と、前記高電位と前記低電位が入力されるアナログデジタル変換回路と、前記アナログデジタル変換回路の動作電圧を生成する電源回路と、前記アナログデジタル変換回路の信号を受け、前記信号の処理を行い、第３端子から外部装置に信号を出力する論理回路と、を有し、前記動作電圧は、前記高電位と前記低電位の中点とする第１動作電圧であるように構成した。
【選択図】図１
【特許請求の範囲】
【請求項1】
N個（Nは２以上の整数）のセルを有するバッテリーの最も高い第１電圧が接続される第1端子と、
前記バッテリーの最も低い第２電圧が接続される第２端子と、
前記N個のセルから１つのセルの高電位と低電位を選択する選択回路と、
前記高電位と前記低電位が入力されるアナログデジタル変換回路と、
前記アナログデジタル変換回路の動作電圧を生成する電源回路と、
前記アナログデジタル変換回路の信号を受け、前記信号の処理を行い、第３端子から外部装置に信号を出力する論理回路と、を有し
前記動作電圧は、前記高電位と前記低電位の中点を基準とする第１動作電圧であることを特徴とする電源モニタ回路。
前記バッテリーの最も低い第２電圧が接続される第２端子と、
前記N個のセルから１つのセルの高電位と低電位を選択する選択回路と、
前記高電位と前記低電位が入力されるアナログデジタル変換回路と、
前記アナログデジタル変換回路の動作電圧を生成する電源回路と、
前記アナログデジタル変換回路の信号を受け、前記信号の処理を行い、第３端子から外部装置に信号を出力する論理回路と、を有し
前記動作電圧は、前記高電位と前記低電位の中点を基準とする第１動作電圧であることを特徴とする電源モニタ回路。
【請求項2】
前記選択回路により選択されたセルが前記バッテリーの最も高電位側のセルの場合、前記動作電圧は前記動作電圧の高電位を前記第１電圧とする第２動作電圧であり、
前記選択回路により選択されたセルが前記バッテリーの最も低電位側のセルの場合、前記動作電圧は前記動作電圧の低電位を前記第２電圧とする第３動作電圧であることを特徴とする請求項1に記載の電源モニタ回路。
前記選択回路により選択されたセルが前記バッテリーの最も低電位側のセルの場合、前記動作電圧は前記動作電圧の低電位を前記第２電圧とする第３動作電圧であることを特徴とする請求項1に記載の電源モニタ回路。
【請求項3】
前記電源回路は、第１差動増幅器と、前記高電位と前記低電位の間に電気的に接続された第１抵抗回路と、前記第１端子と前記第２端子の間に電気的に接続された第２抵抗回路と、を有し、
前記中点は、前記第１抵抗回路により分圧された第３電圧であり、前記第１差動増幅器に、前記第２抵抗回路によって分圧された第４電圧と、第５電圧に基づいた電圧が入力されることを特徴とする請求項１または２に記載の電源モニタ回路。
前記中点は、前記第１抵抗回路により分圧された第３電圧であり、前記第１差動増幅器に、前記第２抵抗回路によって分圧された第４電圧と、第５電圧に基づいた電圧が入力されることを特徴とする請求項１または２に記載の電源モニタ回路。
【請求項4】
前記第１抵抗回路は、前記高電位側から順に直列接続された第１抵抗と第２抵抗とを有し、
前記第２抵抗回路は、前記第１端子側から順に直列接続された第３抵抗と第４抵抗と第５抵抗とを有し、
前記第３電圧は前記第１抵抗と前記第２抵抗の接続点の電圧であり、
前記第４電圧は前記第４抵抗と前記第５抵抗の接続点の電圧であり、
前記第５電圧は前記第５抵抗の低電位側の電圧であり、
第６電圧を前記第３抵抗と前記第４抵抗の接続点の電圧とし、
前記第３電圧と前記第６電圧を入力とし、出力が前記第１差動増幅器に入力される第２差動増幅器をさらに有することを特徴とする請求項３に記載の電源モニタ回路。
前記第２抵抗回路は、前記第１端子側から順に直列接続された第３抵抗と第４抵抗と第５抵抗とを有し、
前記第３電圧は前記第１抵抗と前記第２抵抗の接続点の電圧であり、
前記第４電圧は前記第４抵抗と前記第５抵抗の接続点の電圧であり、
前記第５電圧は前記第５抵抗の低電位側の電圧であり、
第６電圧を前記第３抵抗と前記第４抵抗の接続点の電圧とし、
前記第３電圧と前記第６電圧を入力とし、出力が前記第１差動増幅器に入力される第２差動増幅器をさらに有することを特徴とする請求項３に記載の電源モニタ回路。
【請求項5】
前記電源回路は、前記第２抵抗回路の高電位側に配置された第１トランジスタと、前記第２抵抗回路の低電位側に配置された第2トランジスタとを有し、
前記第１差動増幅器は前記第１トランジスタ、及び、前記第２トランジスタを制御し、前記第１トランジスタのドレインと前記第２トランジスタのドレインの電圧を前記動作電圧として出力することを特徴とする請求項３または請求項４に記載の電源モニタ回路。
前記第１差動増幅器は前記第１トランジスタ、及び、前記第２トランジスタを制御し、前記第１トランジスタのドレインと前記第２トランジスタのドレインの電圧を前記動作電圧として出力することを特徴とする請求項３または請求項４に記載の電源モニタ回路。
【請求項6】
N個（Nは２以上の整数）のセルを有するバッテリーと、
前記N個のセルから１つのセルの高電位と低電位を選択する選択回路と、
前記高電位と前記低電位が入力されるアナログデジタル変換回路と、
前記アナログデジタル変換回路の動作電圧を生成する電源回路と、
前記アナログデジタル変換回路の信号を受け、前記信号の処理を行う論理回路部と、を有し、
前記動作電圧は、前記高電位と前記低電位の中点を基準とする第１動作電圧であることを特徴とする電源装置。
前記N個のセルから１つのセルの高電位と低電位を選択する選択回路と、
前記高電位と前記低電位が入力されるアナログデジタル変換回路と、
前記アナログデジタル変換回路の動作電圧を生成する電源回路と、
前記アナログデジタル変換回路の信号を受け、前記信号の処理を行う論理回路部と、を有し、
前記動作電圧は、前記高電位と前記低電位の中点を基準とする第１動作電圧であることを特徴とする電源装置。
【請求項7】
前記選択回路により選択されたセルが前記バッテリーの最も高電位側のセルの場合、前記動作電圧は当該動作電圧の高電位を前記バッテリーの最も高電位とする第２動作電圧であり、
前記選択回路により選択されたセルが前記バッテリーの最も低電位側のセルの場合、前記動作電圧は当該動作電圧の低電位を前記バッテリーの最も低電位とする第３動作電圧であることを特徴とする請求項６に記載の電源装置。
前記選択回路により選択されたセルが前記バッテリーの最も低電位側のセルの場合、前記動作電圧は当該動作電圧の低電位を前記バッテリーの最も低電位とする第３動作電圧であることを特徴とする請求項６に記載の電源装置。
【請求項8】
N個（Nは２以上の整数）のセルを有するバッテリーの最も高い第１電圧が接続される第１ノードと、
前記バッテリーの最も低い第２電圧が接続される第２ノードと、
前記N個のセルから選択された１つのセルの高電位が入力される第３ノードと、前記選択された１つのセルの低電位が入力される第４ノードと、を有し、
アナログデジタル変換回路の動作電圧として、前記高電位と前記低電位の中点を基準とする第１動作電圧を生成とすることを特徴とする電源回路。
前記バッテリーの最も低い第２電圧が接続される第２ノードと、
前記N個のセルから選択された１つのセルの高電位が入力される第３ノードと、前記選択された１つのセルの低電位が入力される第４ノードと、を有し、
アナログデジタル変換回路の動作電圧として、前記高電位と前記低電位の中点を基準とする第１動作電圧を生成とすることを特徴とする電源回路。
【請求項9】
前記第３ノードが、前記バッテリーの最も高電位側のセルの高電位の場合、前記動作電圧は当該動作電圧の高電位を前記第１電圧とする第２動作電圧であり、
前記第４ノードが、前記バッテリーの最も低電位側のセルの低電位の場合、前記動作電圧は当該動作電圧の低電位を前記第２電圧とする第３動作電圧であることを特徴とする請求項８に記載の電源回路。
前記第４ノードが、前記バッテリーの最も低電位側のセルの低電位の場合、前記動作電圧は当該動作電圧の低電位を前記第２電圧とする第３動作電圧であることを特徴とする請求項８に記載の電源回路。
【請求項10】
第１差動増幅器と、
前記第３ノードと前記第４ノードの間に電気的に接続された第１抵抗回路と、
前記第１ノードと前記第２ノードの間に電気的に接続された第２抵抗回路と、を更に有し、
前記中点は、前記第１抵抗回路により分圧された第３電圧であり、前記第１差動増幅器に、前記第２抵抗回路によって分圧された第４電圧と、前記第２抵抗回路によって分圧された第５電圧に基づいた電圧とが入力されることを特徴とする請求項８または９に記載の電源回路。
前記第３ノードと前記第４ノードの間に電気的に接続された第１抵抗回路と、
前記第１ノードと前記第２ノードの間に電気的に接続された第２抵抗回路と、を更に有し、
前記中点は、前記第１抵抗回路により分圧された第３電圧であり、前記第１差動増幅器に、前記第２抵抗回路によって分圧された第４電圧と、前記第２抵抗回路によって分圧された第５電圧に基づいた電圧とが入力されることを特徴とする請求項８または９に記載の電源回路。
【請求項11】
前記第１抵抗回路は、前記第３ノード側から順に直列接続された第１抵抗と第２抵抗とを有し、
前記第２抵抗回路は、前記第１ノード側から順に直列接続された第３抵抗と第４抵抗と第５抵抗とを有し、
前記第３電圧は前記第１抵抗と前記第２抵抗の接続点の電圧であり、
前記第４電圧は前記第４抵抗と前記第５抵抗の接続点の電圧であり、
前記第５電圧は前記第５抵抗の低電位側の電圧であり、
第６電圧を前記第３抵抗と前記第４抵抗の接続点の電圧とし、前記第３電圧と前記第６電圧を入力とし、出力が前記第１差動増幅器に入力される第２差動増幅器をさらに有することを特徴とする請求項１０に記載の電源回路。
前記第２抵抗回路は、前記第１ノード側から順に直列接続された第３抵抗と第４抵抗と第５抵抗とを有し、
前記第３電圧は前記第１抵抗と前記第２抵抗の接続点の電圧であり、
前記第４電圧は前記第４抵抗と前記第５抵抗の接続点の電圧であり、
前記第５電圧は前記第５抵抗の低電位側の電圧であり、
第６電圧を前記第３抵抗と前記第４抵抗の接続点の電圧とし、前記第３電圧と前記第６電圧を入力とし、出力が前記第１差動増幅器に入力される第２差動増幅器をさらに有することを特徴とする請求項１０に記載の電源回路。
【請求項12】
前記電源回路は、前記第２抵抗回路の高電位側に配置された第１トランジスタと、前記第２抵抗回路の低電位側に配置された第2トランジスタとを有し、
前記第１差動増幅器は前記第１トランジスタ、及び、前記第２トランジスタを制御し、前記第１トランジスタのドレインと前記第２トランジスタのドレインの電圧を前記動作電圧として出力することを特徴とする請求項１０または請求項１１に記載の電源回路。
前記第１差動増幅器は前記第１トランジスタ、及び、前記第２トランジスタを制御し、前記第１トランジスタのドレインと前記第２トランジスタのドレインの電圧を前記動作電圧として出力することを特徴とする請求項１０または請求項１１に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電源用回路および電源装置に関し、例えば複数の電池セル（以降「セル」と略す）が直列接続されたバッテリーの電圧からアナログデジタル変換回路（以降「ＡＤＣ」と称する場合がある）に用いられる電圧を生成する電源回路、及び、それを有する電圧モニタ回路、電源装置に利用することが有効な技術に関する。
【背景技術】
【0002】
近年、二次電池としてリチウムイオン電池がデジタルカメラなど携帯機器にバッテリーとして搭載されている。機器を使用しているときに電池は放電を続けるため、使用中にバッテリー残量が無くなり突然停止してしまう可能性がある。また、過充電が発生すると二次電池が高温になり破裂、発火に至る可能性がある。
そのため、電池残量を正確に測定することは重要である。電池残量を正確に測定するため、測定した電池の電圧をデジタル処理する方法が提案されている（例えば特許文献１）。このとき、アナログデータをデジタル変換するためにＡＤＣが必要となる。
そのため、電池残量を正確に測定することは重要である。電池残量を正確に測定するため、測定した電池の電圧をデジタル処理する方法が提案されている（例えば特許文献１）。このとき、アナログデータをデジタル変換するためにＡＤＣが必要となる。
【0003】
ここで、ＡＤＣを動作させるためには、ＡＤＣに動作電圧を供給する必要がある。回路簡略化のために、ＡＤＣの動作電圧は二次電池の電圧を利用することが多い。また、複数のセルが直列接続された二次電池の場合、高電位側に配置されたセルの電圧を測定することがある。この時、高電位側のセルの電位とグランド電圧の電位差はＡＤＣの動作可能電圧を超えているため、測定対象のセルに応じて二次電池の電圧をＡＤＣの動作電圧に補正するレベルシフト回路が必要になる（例えば特許文献２）。
しかし、グランド電圧を基準として高電位側のセルの電位をＡＤＣの動作可能電圧の範囲内に補正するため、セルの電圧を一時的に保持するため複数のキャパシタ、複数のスイッチ回路、及び、スイッチ回路を駆動する制御回路が必要となり、回路が複雑になってしまう。
しかし、グランド電圧を基準として高電位側のセルの電位をＡＤＣの動作可能電圧の範囲内に補正するため、セルの電圧を一時的に保持するため複数のキャパシタ、複数のスイッチ回路、及び、スイッチ回路を駆動する制御回路が必要となり、回路が複雑になってしまう。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】国際公開第２０１３／００１６８２号公報
【特許文献2】特開２０１０－０１９８１０号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、ＡＤＣの動作電圧を測定対象のセルの高電位と低電位の中点を基準として生成する。その結果、簡易な回路でＡＤＣの動作電圧を生成できる電源回路、及び、それを有する電圧モニタ回路、電源装置を提供する。
【課題を解決するための手段】
【0006】
上記目的を達成するため、本発明は、
N個（Nは2以上の整数）のセルを有するバッテリーの最も高い第１電圧が接続される第1端子と、前記バッテリーの最も低い第２電圧が接続される第２端子と、前記N個のセルから１つのセルの高電位と低電位を選択する選択回路と、前記高電位と前記低電位が入力されるアナログデジタル変換回路と、前記アナログデジタル変換回路の動作電圧を生成する電源回路と、前記アナログデジタル変換回路の信号を受け、前記信号の処理を行い、第３端子から外部装置に信号を出力する論理回路と、を有し、前記動作電圧は、前記高電位と前記低電位の中点を基準とする第１動作電圧であるように構成したものである。
N個（Nは2以上の整数）のセルを有するバッテリーの最も高い第１電圧が接続される第1端子と、前記バッテリーの最も低い第２電圧が接続される第２端子と、前記N個のセルから１つのセルの高電位と低電位を選択する選択回路と、前記高電位と前記低電位が入力されるアナログデジタル変換回路と、前記アナログデジタル変換回路の動作電圧を生成する電源回路と、前記アナログデジタル変換回路の信号を受け、前記信号の処理を行い、第３端子から外部装置に信号を出力する論理回路と、を有し、前記動作電圧は、前記高電位と前記低電位の中点を基準とする第１動作電圧であるように構成したものである。
【発明の効果】
【0007】
本発明によれば、ＡＤＣの動作電圧を測定対象のセルの高電位と低電位の中点を基準として生成することにより、電源回路、及び、それを有する電圧モニタ回路、電源装置の構成を簡易にすることができる。
【図面の簡単な説明】
【0008】
【図1】本発明を適用した電源回路の一実施形態を有する電圧モニタ回路、及び、電源装置の一例を示す回路構成図である。
【図2】本発明を適用した電源回路の一実施形態における電源生成方法の一例を示す図である。
【図3】本発明を適用した電源回路の一実施形態における電源生成方法の別の一例を示す図である。
【図4】本発明を適用した電源回路の一実施形態における電源生成方法のさらに別の一例を示す図である。
【図5】本発明を適用した電源回路の一実施形態における電源生成方法のさらに別の一例を示す図である。
【発明を実施するための形態】
【0009】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用した電源回路の一実施形態を有する電圧モニタ回路、及び、電源装置１の一例を示す回路構成図である。図１に示すように、電源装置１はN個（Nは２以上の整数）のセルVC_N~VC_1が直列接続されたバッテリー２と、電圧モニタ回路１０とマイコン３を有する。
図１は、本発明を適用した電源回路の一実施形態を有する電圧モニタ回路、及び、電源装置１の一例を示す回路構成図である。図１に示すように、電源装置１はN個（Nは２以上の整数）のセルVC_N~VC_1が直列接続されたバッテリー２と、電圧モニタ回路１０とマイコン３を有する。
【0010】
バッテリー２は、例えば、リチウムイオン電池などの充電可能な二次電池である。電圧モニタ回路１０はバッテリー２のそれぞれのセルの電圧を測定することが可能である。電圧モニタ回路１０はバッテリー２の高電位側が接続される端子Ｔ１と低電位側が接続される端子Ｔ２を有している。なお、端子Ｔ２はグランド電圧（ＶＳＳ）に接続されていても良い。
また、それぞれのセルＶＣ_Ｎ～ＶＣ_１の電圧を測定可能にするため、セルＶＣ_Ｎ～ＶＣ_１の高電位側、及び、低電位側をそれぞれ接続する端子Ｔ_Ｖn-1~Ｔ_Ｖ1が設けられている。なお、最も高電位側に位置するセルＶＣ_Ｎの高電位Ｖ_ｎの端子は端子Ｔ１と共通にすることができる。また、最も低電位側に位置するセルＶＣ_１の低電位Ｖ_０の端子は端子Ｔ２と共通にすることができる。
また、それぞれのセルＶＣ_Ｎ～ＶＣ_１の電圧を測定可能にするため、セルＶＣ_Ｎ～ＶＣ_１の高電位側、及び、低電位側をそれぞれ接続する端子Ｔ_Ｖn-1~Ｔ_Ｖ1が設けられている。なお、最も高電位側に位置するセルＶＣ_Ｎの高電位Ｖ_ｎの端子は端子Ｔ１と共通にすることができる。また、最も低電位側に位置するセルＶＣ_１の低電位Ｖ_０の端子は端子Ｔ２と共通にすることができる。
【0011】
電圧モニタ回路１０は、マイコン３とデータ通信を行うための端子Ｔ３を有している。例えば、マイコン３は、端子T３を通じてコマンドを入力し、論理回路１４がそのコマンドに対応したセルＶＣ_Ｎ～ＶＣ_１のいずれかを指定して電圧をモニタする。また、電圧モニタ回路１０は、マイコン３の指示に基づき指定されたセルの電圧を測定した結果を、端子T３を通じてマイコン３に出力することができる。マイコン３は、例えば、バッテリーマネージメントシステムであり、電圧モニタ回路１０が測定したセルの電圧に応じて電源装置を制御することができる。なお、図１ではシリアル通信を例として示しているため端子Ｔ３は1つであるが、パラレル通信の場合は端子Ｔ３が複数配置されていても良い。
【0012】
電圧モニタ回路１０は、マルチプレクサ１１、電源回路１２、ＡＤＣ１３、論理回路１４を有している。マルチプレクサ１１にはそれぞれのセルの高電位側及び低電位側が接続されている。すなわち、マルチプレクサ１１には、バッテリー２の端子Ｔ１、端子Ｔ２、端子Ｔ_Ｖn-1~Ｔ_Ｖ1が接続されている。論理回路１４などの制御により、マルチプレクサ１１は測定対象のセルの高電位側と低電位側を選択することができる。すなわち、マルチプレクサ１１は測定対象セルを選択する選択回路として機能する。
【0013】
ここで、一例としてセルＶＣ_Ｎ-1が測定対象となり、セルＶＣ_Ｎ-1の高電位Ｖ_ｎ-1、低電位Ｖ_ｎ-2が選択された場合について説明する。マルチプレクサ１１で選択された高電位Ｖ_ｎ-1、低電位Ｖ_ｎ-2は電源回路１２に入力される。電源回路１２は高電位Ｖ_ｎ-1、低電位Ｖ_ｎ-2を用いて、高電位Ｖ_ｎ-1と低電位Ｖ_ｎ-2を中点とする電圧を生成し、この電圧をＡＤＣ１３に動作電圧として供給することができる。
【0014】
電源回路１２は、抵抗Ｒ１と抵抗Ｒ２を有する第１抵抗回路と、抵抗Ｒ３、抵抗Ｒ４及び抵抗Ｒ５を有する第２抵抗回路と、第２抵抗回路の両端に配置された第１トランジスタＴｒ１と第２トランジスタＴｒ２と、第１差動増幅器２１と、第２差動増幅器２２と、基準電圧Ｖｒｅｆとを有している。
【0015】
第1抵抗回路の抵抗Ｒ１と抵抗Ｒ２は直列接続されている。また、第１抵抗回路は高電位Ｖ_ｎ-1と低電位Ｖ_ｎ-2に電気的に接続されている。具体的には、第1抵抗回路の一端は高電位Ｖ_ｎ-1に電気的に接続され、第1抵抗回路の他端は高電位Ｖ_ｎ-1に電気的に接続され、高電位Ｖ_ｎ-1側から順に抵抗Ｒ１、抵抗Ｒ２が配置されている。ここで抵抗Ｒ１と抵抗Ｒ２の接続点をノードＶ１とする。
第２抵抗回路の抵抗Ｒ５、抵抗Ｒ４、抵抗Ｒ３は直列接続されている。また、第２抵抗回路は、端子Ｔ１と端子Ｔ２に電気的に接続されている。また、抵抗Ｒ３～抵抗Ｒ５は高電位側（端子Ｔ１側）から順に抵抗Ｒ５、抵抗Ｒ４、抵抗Ｒ３と配置されている。
第２抵抗回路の抵抗Ｒ５、抵抗Ｒ４、抵抗Ｒ３は直列接続されている。また、第２抵抗回路は、端子Ｔ１と端子Ｔ２に電気的に接続されている。また、抵抗Ｒ３～抵抗Ｒ５は高電位側（端子Ｔ１側）から順に抵抗Ｒ５、抵抗Ｒ４、抵抗Ｒ３と配置されている。
【0016】
第１トランジスタＴｒ１は第２抵抗回路の高電位側に配置され、第２抵抗回路は第１トランジスタＴｒ１を介して端子Ｔ１と接続されている。また、第２トランジスタＴｒ２は第２抵抗回路の低電位側に配置され、第２抵抗回路は第２トランジスタＴｒ２を介して端子Ｔ２に接続されている。ここで、第１トランジスタＴｒ１は、例えば、P型のＭＯＳトランジスタであり、ドレイン側が抵抗Ｒ５と接続されている。第２トランジスタＴｒ２は、例えば、N型のＭＯＳトランジスタであり、ドレイン側が抵抗Ｒ３と接続されている。
【0017】
第１トランジスタＴｒ１と抵抗Ｒ５の接続点をノードＶＡとする。抵抗Ｒ５と抵抗Ｒ４の接続点をノードＶｃｏｍとする。抵抗Ｒ４と抵抗Ｒ３の接続点をノードＶ２とする。抵抗Ｒ３の低電位側をノードＶ３とする。また、第２トランジスタＴｒ２と抵抗Ｒ３の接続点をノードＶＢとする。なお、ノードＶ３はノードＶＢとほぼ同電位である。
【0018】
第１差動増幅器２１は、例えば、完全差動増幅器であり、２つの入力端子ＩＮ+、ＩＮ－と２つの出力端子ＯＵＴ+、ＯＵＴ－、及び、出力端子ＯＵＴ＋、ＯＵＴ－の差動出力電圧の出力同相電圧を設定する電圧が入力される端子ＶＣを有している。第１差動増幅器２１の入力端子ＩＮ+は基準電圧Ｖｒｅｆを介してノードＶ３に接続されている。すなわち、第１差動増幅器２１の入力端子ＩＮ+にはノードＶ３の電位に基づいた電圧が入力されている。第１差動増幅器２１の入力端子ＩＮ－はノードＶ２に接続されている。第１差動増幅器２１の出力端子ＯＵＴ+が第１トランジスタＴｒ１のゲートに、出力端子ＯＵＴ－が第２トランジスタＴｒ２のゲートに接続されている。
【0019】
第２差動増幅器２２は２つの入力端子ＩＮ+、ＩＮ－と１つの出力端子ＯＵＴを有している。第２差動増幅器２２の入力端子ＩＮ－は第1抵抗回路のノードＶ１に接続されている。第２差動増幅器２２の入力端子ＩＮ＋は第2抵抗回路のノードＶｃｏｍに接続されている。第２差動増幅器２２の出力端子ＯＵＴは第１差動増幅器２１の端子ＶＣに接続されている。
ここで、第１差動増幅器２１の入力端子ＩＮ＋と入力端子ＩＮ－はイマジナリーショートされているため、抵抗Ｒ３の両端に加わる電位差Ｖｒ３は基準電圧Vｒｅｆと等しくなる。
また、第2差動増幅器２２はコモンモードフィードバックアンプとして働いている。ノードV１とノードＶｃｏｍはイマジナリーショートとなっており、ノードＶｃｏｍの電位とノードＶ１の電位とを等しくするように第１差動増幅器２１、第2差動増幅器２２が動作する。
ここで、第１差動増幅器２１の入力端子ＩＮ＋と入力端子ＩＮ－はイマジナリーショートされているため、抵抗Ｒ３の両端に加わる電位差Ｖｒ３は基準電圧Vｒｅｆと等しくなる。
また、第2差動増幅器２２はコモンモードフィードバックアンプとして働いている。ノードV１とノードＶｃｏｍはイマジナリーショートとなっており、ノードＶｃｏｍの電位とノードＶ１の電位とを等しくするように第１差動増幅器２１、第2差動増幅器２２が動作する。
【0020】
ゆえに、抵抗値が抵抗Ｒ１＝Ｒ２、抵抗Ｒ５＝Ｒ４＋Ｒ３の条件で、第１差動増幅器２１は第１トランジスタＴｒ１、第２トランジスタＴｒ２を制御し、セルＶＣｎ-1の高電位Ｖ_ｎ-1と低電位Ｖ_ｎ-2の中点を基準とした動作電圧が第2抵抗回路からＡＤＣ１３へ出力される。また、ＡＤＣ１３に供給する動作電圧の幅（ノードＶＡとノードＶＢの差）は基準電圧Ｖｒｅｆと、抵抗Ｒ３と抵抗Ｒ４の抵抗値で設定することができる。
【0021】
ＡＤＣ１３の入力端子にはマルチプレクサ１１で選択された高電位Ｖ_ｎ-1と低電位Ｖ_ｎ-2が入力され、高電位Ｖ_ｎ-1と低電位Ｖ_ｎ-2の差をデジタル信号として論理回路１４に出力する。このデジタル信号がセルVC_N-1の電圧情報となり、この電圧情報を使用してセルVC_N-1の電池残量が計算される。
また、ＡＤＣ１３の動作電圧として高電位側にノードＶＡの電位、低電位側にノードＶＢの電位が供給されている。そのため、出力されるデジタル信号はノードVBの電位を基準としたデジタル信号となっている。
また、ＡＤＣ１３の動作電圧として高電位側にノードＶＡの電位、低電位側にノードＶＢの電位が供給されている。そのため、出力されるデジタル信号はノードVBの電位を基準としたデジタル信号となっている。
【0022】
論理回路１４はデジタルレベルシフタ３１とロジック回路３２を有する。ロジック回路３２の演算処理は、クロック信号などの他の回路から出力されるデジタル信号の処理、マイコン３への出力を考慮して、ロウレベルがＶＳＳ（＝０Ｖ）であるＶＳＳ基準のデジタルデータで処理を行う。しかし、ＡＤＣ１３から出力されたデジタル信号のロウレベルは、ノードＶＢの電位が基準となっているため、ＶＳＳの電位が基準にならない場合がある。そこで、ＡＤＣ１３から出力されたデジタル信号は、デジタルレベルシフタ３１に入力される。ここで、デジタルレベルシフタ３１はデジタル信号の電圧基準をＶＳＳ基準となるように補正する。
【0023】
ここで、比較例として、セルの電圧を一時的に保持するために複雑な回路が必要となるアナログレベルシフトによりＡＤＣ１３の動作電圧をＶＳＳ基準に変更してからデジタル変換を行うことにより、ＡＤＣ１３がＶＳＳ基準のデジタル信号を出力するようにして、デジタルレベルシフタを用いずにロジック回路３２にデジタル信号を入力する回路を想定する。一方、本発明は、ＡＤＣ１３の動作電圧を簡易な回路で生成してＡＤＣ１３でデジタル変換を行った後に、デジタルレベルシフタ３１でデジタル信号の電圧基準をＶＳＳ基準に変更する。すなわち、本発明は比較例に比べて、セルの電圧を一時的に保持するための複雑な回路が不要である。そのため、ＡＤＣ１３のデジタル変換より前に処理を行うアナログ回路が簡易であり、ノイズに弱いアナログ回路の素子数を減らすことができる。その結果、回路素子に起因する誤差要因を減らすことができ、本発明は比較例に比べて測定電圧の精度を向上させることができる。
【0024】
デジタルレベルシフタ３１で電圧基準が補正されたデジタル信号（セルVC_N-1の電圧値）はロジック回路３２に入力される。その後、ロジック回路３２は、シリアル通信のためのパラレル－シリアル変換や、セルの位置情報を加えるなどのデータ処理を適時行い、セルVC_Nの電圧値を端子Ｔ３からマイコン３に出力する。
【0025】
次に、図２～５を用いて本発明を適用した電源回路の電源生成方法の一例を説明する。
ここで、通常バッテリー2は高電圧を要求されることが多いため、ＡＤＣ１３の動作可能電圧を超えてしまう。例えば、バッテリー2の電圧を１４V、ＡＤＣ１３の動作可能電圧を５Ｖとすると、バッテリー2が有するセルＶＣ_Ｎ~ＶＣ_1からどのセルの電圧を選択して測定する場合でもノードＶＡとノードＶＢの電位差を５Ｖ以内にしなくてはならない。
ここで、通常バッテリー2は高電圧を要求されることが多いため、ＡＤＣ１３の動作可能電圧を超えてしまう。例えば、バッテリー2の電圧を１４V、ＡＤＣ１３の動作可能電圧を５Ｖとすると、バッテリー2が有するセルＶＣ_Ｎ~ＶＣ_1からどのセルの電圧を選択して測定する場合でもノードＶＡとノードＶＢの電位差を５Ｖ以内にしなくてはならない。
【0026】
そこで、電源回路１２の各抵抗、電圧の数値を下のように設定する。なお、次に示す数値は一例であり、本発明の概念に基づいた全ての数値が含まれる。なお、第１トランジスタ、第２トランジスタのオン抵抗などにより電圧降下が生じるが、計算思想を明確にするため第１トランジスタ、第２トランジスタのオン抵抗などによる電圧降下は考えないものとする。
条件A：基準電圧Vｒｅｆ=１．０Ｖ
条件B：抵抗Ｒ１、抵抗Ｒ２の抵抗値の比、Ｒ１：Ｒ２＝１：１
条件C：抵抗Ｒ５、抵抗Ｒ４、抵抗Ｒ３の抵抗値の比、Ｒ５：Ｒ４：Ｒ３＝５：３：２
また、抵抗Ｒ３の両端の電位差をＶｒ３（＝Ｖ２－Ｖ３）、抵抗Ｒ４の両端の電位差をＶｒ４（＝Ｖｃｏｍ－Ｖ２）、抵抗Ｒ５の両端の電位差をＶｒ５（＝ＶＡ－Ｖｃｏｍ）、ＡＤＣ１３の動作電圧をＶＤＤ_ＡＤＣ（＝ＶＡ－ＶＢ）とする。
条件A：基準電圧Vｒｅｆ=１．０Ｖ
条件B：抵抗Ｒ１、抵抗Ｒ２の抵抗値の比、Ｒ１：Ｒ２＝１：１
条件C：抵抗Ｒ５、抵抗Ｒ４、抵抗Ｒ３の抵抗値の比、Ｒ５：Ｒ４：Ｒ３＝５：３：２
また、抵抗Ｒ３の両端の電位差をＶｒ３（＝Ｖ２－Ｖ３）、抵抗Ｒ４の両端の電位差をＶｒ４（＝Ｖｃｏｍ－Ｖ２）、抵抗Ｒ５の両端の電位差をＶｒ５（＝ＶＡ－Ｖｃｏｍ）、ＡＤＣ１３の動作電圧をＶＤＤ_ＡＤＣ（＝ＶＡ－ＶＢ）とする。
【0027】
＜ケース１(図２）：測定セルＶC_Ｎ-1、高電位Ｖ_ｎ-1=12.0Ｖ、低電位Ｖ_ｎ-2=8.0Ｖ＞
第１差動増幅器２１は完全差動アンプであり、入力端子ＩＮ＋と入力端子ＩＮ－はイマジナリーショートされている、抵抗Ｒ３の両端に加わる電位差Ｖｒ３は基準電圧Ｖｒｅｆと等しくなるため、
Ｖr3= V2 - V3 = Vref = 1.0V・・・（1-1）
となる。抵抗Ｒ４の高電位側と抵抗Ｒ３の低電位側の電位差Vｒ４ + Vｒ３は（1-1）式の結果と、抵抗Ｒ４、抵抗Ｒ３の抵抗比から
Vr4 + Vr3 ＝ Vr3 * (R4 + R3) / R3 =1.0*(3+2)/2 = 2.5V・・・（1-2）
となる。抵抗Ｒ５の両端に加わる電位差Ｖｒ５は（1-1）式の結果と、抵抗Ｒ５、抵抗Ｒ３の抵抗比から
Vr5 = Vr3 * R5 / R3 = 1.0*(5/2)=2.5V・・・（1-3）
となる。また、抵抗Ｒ１と抵抗Ｒ２の抵抗値を等しくすることによりノードＶ１の電位を高電位Ｖ_ｎ-1、低電位Ｖ_ｎ-2の中点にすることができる。
V1 = (V_n-1 - V_n-2) * R1 / (R1 + R2) + V_n-1 = (12.0-8.0)*1/(1+1)+8.0 = 10.0V・・・（1-4）
第１差動増幅器２１は完全差動アンプであり、入力端子ＩＮ＋と入力端子ＩＮ－はイマジナリーショートされている、抵抗Ｒ３の両端に加わる電位差Ｖｒ３は基準電圧Ｖｒｅｆと等しくなるため、
Ｖr3= V2 - V3 = Vref = 1.0V・・・（1-1）
となる。抵抗Ｒ４の高電位側と抵抗Ｒ３の低電位側の電位差Vｒ４ + Vｒ３は（1-1）式の結果と、抵抗Ｒ４、抵抗Ｒ３の抵抗比から
Vr4 + Vr3 ＝ Vr3 * (R4 + R3) / R3 =1.0*(3+2)/2 = 2.5V・・・（1-2）
となる。抵抗Ｒ５の両端に加わる電位差Ｖｒ５は（1-1）式の結果と、抵抗Ｒ５、抵抗Ｒ３の抵抗比から
Vr5 = Vr3 * R5 / R3 = 1.0*(5/2)=2.5V・・・（1-3）
となる。また、抵抗Ｒ１と抵抗Ｒ２の抵抗値を等しくすることによりノードＶ１の電位を高電位Ｖ_ｎ-1、低電位Ｖ_ｎ-2の中点にすることができる。
V1 = (V_n-1 - V_n-2) * R1 / (R1 + R2) + V_n-1 = (12.0-8.0)*1/(1+1)+8.0 = 10.0V・・・（1-4）
【0028】
また、第2差動増幅器２２はコモンモードフィードバックアンプとして働くため、ノードＶ１とノードＶｃｏｍはイマジナリーショートしており、ノードＶｃｏｍの電圧をノードＶ１と等しくするように第１差動増幅器２１が動作するため、
Vcom＝V1＝10.0V・・・（1-5）
となる。（1-1）式から（1-5）式の結果からノードＶＡとノードＶＢは、
VA = Vcom + Vr5 = 10.0V + 2.5V = 12.5V・・・（1-6）
VB = Vcom - (Vr4 + Vr3) = 10.0V - 2.5V = 7.5V・・・（1-7）
となる。ＡＤＣ１３に入力される動作電圧ＶＤＤ_ＡＤＣはノードＶＡとノードＶＢの電位差であり、
VDD_ADC = VA - VB = 5.0V・・・（1-8）
となる。
Vcom＝V1＝10.0V・・・（1-5）
となる。（1-1）式から（1-5）式の結果からノードＶＡとノードＶＢは、
VA = Vcom + Vr5 = 10.0V + 2.5V = 12.5V・・・（1-6）
VB = Vcom - (Vr4 + Vr3) = 10.0V - 2.5V = 7.5V・・・（1-7）
となる。ＡＤＣ１３に入力される動作電圧ＶＤＤ_ＡＤＣはノードＶＡとノードＶＢの電位差であり、
VDD_ADC = VA - VB = 5.0V・・・（1-8）
となる。
【0029】
このように、電源回路１２はセルＶＣ_Ｎ-1の高電位と低電位の中点である１０Ｖを動作電圧ＶＤＤ_ＡＤＣとして出力することができる。また、基準電圧Ｖｒｅｆが動作電圧ＶＤＤ_ADCの幅（最高電位と最低電位の差）を決める倍率となる。また、動作電圧ＶＤＤ_ADCの幅は、抵抗Ｒ５～抵抗Ｒ３の抵抗比を変えることにより変更することができる。例えば、Ｒ５：Ｒ４：Ｒ３＝２：１：１にすれば（1-2）（1-3）式の結果がそれぞれ２．０Ｖとなり、ＶＤＤ_ＡＤＣの幅は４．０Ｖとなる。
【0030】
セルＶＣ_Ｎ－１の電圧値Ｖｃｅｌｌ_Ｎ－１はＡＤＣ１３によりデジタル信号に変換される。このデジタル信号は、デジタルレベルシフタ３１により、ロウレベルをＶＳＳ（＝０Ｖ）基準とするデジタル信号に変換される。このとき、デジタルレベルシフタ３１により明らかな異常データを除くなどのノイズ除去や、デジタル信号の幅（ハイレベルとローレベルの差）の変更を行うことも可能である。
【0031】
＜ケース２(図3）：測定セルＶＣ_４、高電位Ｖ_４＝6.0Ｖ、低電位V_３＝4.0Ｖ＞
ケース1と同じ回路を用いて測定するため、条件Aから条件Cはケース１と同じである。第１差動増幅器２１は完全差動アンプであり、入力端子ＩＮ＋と入力端子ＩＮ－はイマジナリーショートされている、抵抗Ｒ３の両端に加わる電位差Ｖｒ３は基準電圧Ｖｒｅｆと等しくなるため、
Ｖr3= V2 - V3 = Vref = 1.0V・・・（2-1）
となる。抵抗Ｒ２の高電位側と抵抗Ｒ３の低電位側の電位差Vr4 + Vr3は（2-1）式の結果と、抵抗Ｒ４、抵抗Ｒ３の抵抗比から
Vr4 + Vr3 ＝ Vr3 * (R4 + R3) / R3 =1.0*(3+2)/2 = 2.5V・・・（2-2）
となる。
ケース1と同じ回路を用いて測定するため、条件Aから条件Cはケース１と同じである。第１差動増幅器２１は完全差動アンプであり、入力端子ＩＮ＋と入力端子ＩＮ－はイマジナリーショートされている、抵抗Ｒ３の両端に加わる電位差Ｖｒ３は基準電圧Ｖｒｅｆと等しくなるため、
Ｖr3= V2 - V3 = Vref = 1.0V・・・（2-1）
となる。抵抗Ｒ２の高電位側と抵抗Ｒ３の低電位側の電位差Vr4 + Vr3は（2-1）式の結果と、抵抗Ｒ４、抵抗Ｒ３の抵抗比から
Vr4 + Vr3 ＝ Vr3 * (R4 + R3) / R3 =1.0*(3+2)/2 = 2.5V・・・（2-2）
となる。
【0032】
抵抗Ｒ５の両端に加わる電位差Ｖｒ５は（2-1）式の結果と、抵抗Ｒ５、抵抗Ｒ３の抵抗比から
Vr5 = Vr3 * R5 / R3 = 1.0*(5/2)=2.5V・・・（2-3）
となる。抵抗Ｒ１と抵抗Ｒ２の抵抗値を等しくすることによりノードＶ１の電位を高電位Ｖ_4、低電位Ｖ_3の中点にすることができる。
V1 = (V_4 - V_3) * R1 / (R1 + R2) + V_3 = (6.0-4.0)*1/(1+1)+4.0 = 5.0V・・・（2-4）
また、第2差動増幅器２２はコモンモードフィードバックアンプとして働くため、ノードＶ１とノードＶｃｏｍはイマジナリーショートしており、ノードＶｃｏｍの電圧をノードＶ１と等しくするように第１差動増幅器２１が動作するため、
Vcom＝V1＝5.0V・・・（2-5）
となる。（2-1）式から（2-5）式の結果からノードＶＡとノードＶＢは、
VA = Vcom + Vr5 = 5.0V + 2.5V = 7.5V・・・（2-6）
VB = Vcom - (Vr4 + Vr3) = 5.0V - 2.5V = 2.5V・・・（2-7）
ＡＤＣ１３に入力される動作電圧ＶＤＤ_ＡＤＣはノードＶＡとノードＶＢの電位差であり、
VDD_ADC＝VA - VB = 5.0V・・・（2-8）
となる。
Vr5 = Vr3 * R5 / R3 = 1.0*(5/2)=2.5V・・・（2-3）
となる。抵抗Ｒ１と抵抗Ｒ２の抵抗値を等しくすることによりノードＶ１の電位を高電位Ｖ_4、低電位Ｖ_3の中点にすることができる。
V1 = (V_4 - V_3) * R1 / (R1 + R2) + V_3 = (6.0-4.0)*1/(1+1)+4.0 = 5.0V・・・（2-4）
また、第2差動増幅器２２はコモンモードフィードバックアンプとして働くため、ノードＶ１とノードＶｃｏｍはイマジナリーショートしており、ノードＶｃｏｍの電圧をノードＶ１と等しくするように第１差動増幅器２１が動作するため、
Vcom＝V1＝5.0V・・・（2-5）
となる。（2-1）式から（2-5）式の結果からノードＶＡとノードＶＢは、
VA = Vcom + Vr5 = 5.0V + 2.5V = 7.5V・・・（2-6）
VB = Vcom - (Vr4 + Vr3) = 5.0V - 2.5V = 2.5V・・・（2-7）
ＡＤＣ１３に入力される動作電圧ＶＤＤ_ＡＤＣはノードＶＡとノードＶＢの電位差であり、
VDD_ADC＝VA - VB = 5.0V・・・（2-8）
となる。
【0033】
このように、電源回路１２はセルＶＣ_４の高電位と低電位の中点である５．０Ｖを動作電圧ＶＤＤ_ＡＤＣとして出力することができる。また、基準電圧Ｖｒｅｆが動作電圧ＶＤＤ_ADCの幅（最高電位と最低電位の差）を決める倍率となる。また、動作電圧ＶＤＤ_ADCの幅は、抵抗Ｒ５～抵抗Ｒ３の抵抗比を変えることにより変更することができる。例えば、Ｒ５：Ｒ４：Ｒ３＝２：１：１にすれば（2-2）（2-3）式の結果がそれぞれ２．０Ｖとなり、ＶＤＤ_ＡＤＣの幅は４．０Ｖとなる。
【0034】
セルＶＣ_４の電圧値Ｖｃｅｌｌ_4はＡＤＣ１３によりデジタル信号に変換される。このデジタル信号は、デジタルレベルシフタ３１により、ロウレベルをＶＳＳ（＝０Ｖ）とするデジタル信号に変換される。このとき、デジタルレベルシフタ３１により明らかな異常データを除くなどのノイズ除去や、デジタル信号の幅（ハイレベルとローレベルの差）の変更を行うことも可能である。
このように、セルＶＣ_Ｎ-1よりも低電位側のセルＶＣ_４の電圧を測定するときも、ケース１と同じ条件Ａから条件Ｃで、電源回路１２は動作電圧ＶＤＤ_ＡＤＣをＡＤＣ１３の動作可能範囲内にすることができる。
このように、セルＶＣ_Ｎ-1よりも低電位側のセルＶＣ_４の電圧を測定するときも、ケース１と同じ条件Ａから条件Ｃで、電源回路１２は動作電圧ＶＤＤ_ＡＤＣをＡＤＣ１３の動作可能範囲内にすることができる。
【0035】
＜ケース３(図４)：測定セルＶＣ_Ｎ、高電位Ｖ_n＝14.0Ｖ、低電位Ｖ_n-1＝12.0Ｖ＞
ケース1、及び、ケース２と同じ回路を用いて測定するため、条件Aから条件Cはケース１、及び、ケース２と同じである。バッテリー２の最大電位が１４．０Ｖのため、ＡＤＣ１３に供給される動作電圧の上限は１４．０Ｖになる。そのため、電源回路１２から出力される動作電圧は測定セルVC_Nの高電位Ｖ_nと低電位Ｖ_n-1の中点が基準とならない。
第１差動増幅器２１は完全差動アンプであり、入力端子ＩＮ＋と入力端子ＩＮ－はイマジナリーショートされている、抵抗Ｒ３の両端に加わる電位差Ｖｒ３は基準電圧Ｖｒｅｆと等しくなるため、
Ｖr3= V2 - V3 = Vref = 1.0V・・・（3-1）
となる。
ケース1、及び、ケース２と同じ回路を用いて測定するため、条件Aから条件Cはケース１、及び、ケース２と同じである。バッテリー２の最大電位が１４．０Ｖのため、ＡＤＣ１３に供給される動作電圧の上限は１４．０Ｖになる。そのため、電源回路１２から出力される動作電圧は測定セルVC_Nの高電位Ｖ_nと低電位Ｖ_n-1の中点が基準とならない。
第１差動増幅器２１は完全差動アンプであり、入力端子ＩＮ＋と入力端子ＩＮ－はイマジナリーショートされている、抵抗Ｒ３の両端に加わる電位差Ｖｒ３は基準電圧Ｖｒｅｆと等しくなるため、
Ｖr3= V2 - V3 = Vref = 1.0V・・・（3-1）
となる。
【0036】
抵抗Ｒ２の高電位側と抵抗Ｒ３の低電位側の電位差Vr4 + Vr3は（3-1）式の結果と、抵抗Ｒ４、抵抗Ｒ３の抵抗比から
Vr4 + Vr3 ＝ Vr3 * (R4 + R3) / R3 =1.0*(3+2)/2 = 2.5V・・・（3-2）
となる。抵抗Ｒ５の両端に加わる電位差Ｖｒ5は（3-1）式の結果と、抵抗Ｒ５、抵抗Ｒ３の抵抗比から
Vr5 = Vr3 * R5 / R3 = 1.0*(5/2)=2.5V・・・（3-3）
となる。ノードＶ１は抵抗Ｒ１と抵抗Ｒ２の抵抗比から
V1 = (V_n - V_n-1) * R1 / (R1 + R2) + Vn-1 = (14.0-12.0)*1/(1+1)+12.0 = 13.0V・・・（3-4）
となる。
Vr4 + Vr3 ＝ Vr3 * (R4 + R3) / R3 =1.0*(3+2)/2 = 2.5V・・・（3-2）
となる。抵抗Ｒ５の両端に加わる電位差Ｖｒ5は（3-1）式の結果と、抵抗Ｒ５、抵抗Ｒ３の抵抗比から
Vr5 = Vr3 * R5 / R3 = 1.0*(5/2)=2.5V・・・（3-3）
となる。ノードＶ１は抵抗Ｒ１と抵抗Ｒ２の抵抗比から
V1 = (V_n - V_n-1) * R1 / (R1 + R2) + Vn-1 = (14.0-12.0)*1/(1+1)+12.0 = 13.0V・・・（3-4）
となる。
【0037】
また、第2差動増幅器２２はコモンモードフィードバックアンプとして働くため、ノードＶ１とノードＶｃｏｍはイマジナリーショートしており、ノードＶｃｏｍの電圧をノードＶ１と等しくするように第１差動増幅器２１が動作するため、
Vcom＝V1＝13.0V・・・（3-5）
となる。（3-3）式から（3-5）式の結果からノードＶＡは、第２差動増幅器２２はコモンフィードバックアンプとして動作すれば、（3-6）式のようになる。
VA = Vcom + Vr5 = 13.0V + 2.5V = 15.5V・・・（3-6）
Vcom＝V1＝13.0V・・・（3-5）
となる。（3-3）式から（3-5）式の結果からノードＶＡは、第２差動増幅器２２はコモンフィードバックアンプとして動作すれば、（3-6）式のようになる。
VA = Vcom + Vr5 = 13.0V + 2.5V = 15.5V・・・（3-6）
【0038】
しかし、バッテリー２から供給される最大電位が１４．０Ｖとなるため、ノードＶＡは１４．０Ｖ以上にはならない。すなわち、第２差動増幅器２２はコモンフィードバックアンプとして機能せず、第１差動増幅器２１は第1トランジスタＴｒ１がバッテリー2から供給される最大電位をノードVAへ出力するよう制御し、第2トランジスタＴｒ２がノードＶＢをノードＶＡに対して、指定した電位差となるように制御する。その結果、(3-7)式のようにノードＶＡはバッテリー２から供給される最高電位であるＶ_n＝１４．０Ｖとなる。
VA = V_n = 14.0V・・・（3-7）
VA = V_n = 14.0V・・・（3-7）
【0039】
第２差動増幅器２２はコモンフィードバックアンプとして機能しないため、ノードＶＢは(3-2)式、(3-3)式より
VB = VA - (Vr5+Vr4+Vr3) = 14.0V - 5.0V = 9.0V・・・（3-8）
となる。ＡＤＣ１３に入力される動作電圧VDD_ADCは１４．０Ｖと９．０Ｖであり、ＡＤＣ１３に供給される動作電圧ＶＤＤ_ＡＤＣは、ノードＶＡとノードＶＢの電位差で、
VDD_ADC=ＶＡ-ＶＢ=5.0V・・・（3-9）
となる。
VB = VA - (Vr5+Vr4+Vr3) = 14.0V - 5.0V = 9.0V・・・（3-8）
となる。ＡＤＣ１３に入力される動作電圧VDD_ADCは１４．０Ｖと９．０Ｖであり、ＡＤＣ１３に供給される動作電圧ＶＤＤ_ＡＤＣは、ノードＶＡとノードＶＢの電位差で、
VDD_ADC=ＶＡ-ＶＢ=5.0V・・・（3-9）
となる。
【0040】
このように、マルチプレクサ１１により選択されたセルがバッテリー２の最も高電位側のセルＶＣ_Nの場合、電源回路１２は、ＡＤＣ１３に供給する動作電圧の基準をセルＶＣ_Ｎの高電位と低電位の中点である１３．０Ｖにできない。
しかし、電源回路１２は、ノードＶＡから動作電圧ＶＤＤ_ＡＤＣの高電位として、セルＶＣ_Nの高電位を出力することができる。また、電源回路１２は、ノードＶＢから動作電圧ＶＤＤ_ＡＤＣの低電位として、ノードＶＡから抵抗Ｒ３～抵抗Ｒ５の電圧降下を考慮した電位を出力することができる。
その結果、動作電圧ＶＤＤ_ＡＤＣとして５．０ＶをＡＤＣ１３に供給できる。ここで、デジタル信号の波形のハイ、ローを決める電位差となる動作電圧VDD_ADCの幅はケース１、ケース２と同じ５．０Ｖにできる。
しかし、電源回路１２は、ノードＶＡから動作電圧ＶＤＤ_ＡＤＣの高電位として、セルＶＣ_Nの高電位を出力することができる。また、電源回路１２は、ノードＶＢから動作電圧ＶＤＤ_ＡＤＣの低電位として、ノードＶＡから抵抗Ｒ３～抵抗Ｒ５の電圧降下を考慮した電位を出力することができる。
その結果、動作電圧ＶＤＤ_ＡＤＣとして５．０ＶをＡＤＣ１３に供給できる。ここで、デジタル信号の波形のハイ、ローを決める電位差となる動作電圧VDD_ADCの幅はケース１、ケース２と同じ５．０Ｖにできる。
【0041】
また、選択したセルが最も高電位側のセルＶＣ_Nでない場合でも、（3-10）式を満たす場合は、電源回路１２は（3-7）式から（3-9）式となる電圧を生成する。
Vcom+Vr5＞V_n（Nは整数）・・・（3-10）
また、基準電圧Ｖｒｅｆが動作電圧ＶＤＤ_ADCの幅（最高電位と最低電位の差）を決める倍率となる。また、動作電圧ＶＤＤ_ADCの幅は、抵抗Ｒ５～抵抗Ｒ３の抵抗比を変えることにより変更することができる。例えば、Ｒ５：Ｒ４：Ｒ３＝２：１：１にすれば（3-2）（3-3）式の結果がそれぞれ２．０Ｖとなり、ＶＤＤ_ＡＤＣの幅は４．０Ｖとなる。
Vcom+Vr5＞V_n（Nは整数）・・・（3-10）
また、基準電圧Ｖｒｅｆが動作電圧ＶＤＤ_ADCの幅（最高電位と最低電位の差）を決める倍率となる。また、動作電圧ＶＤＤ_ADCの幅は、抵抗Ｒ５～抵抗Ｒ３の抵抗比を変えることにより変更することができる。例えば、Ｒ５：Ｒ４：Ｒ３＝２：１：１にすれば（3-2）（3-3）式の結果がそれぞれ２．０Ｖとなり、ＶＤＤ_ＡＤＣの幅は４．０Ｖとなる。
【0042】
セルＶＣ_Ｎの電圧値Ｖｃｅｌｌ_ｎはＡＤＣ１３によりデジタル信号に変換される。このデジタル信号は、デジタルレベルシフタ３１により、ロウレベルをＶＳＳ（＝０Ｖ）とするデジタル信号に変換される。このとき、デジタルレベルシフタ３１により明らかな異常データを除くなどのノイズ除去や、デジタル信号の幅（ハイレベルとローレベルの差）の変更を行うことも可能である。
このように、最も高電位側のセルＶＣ_Nを選択したときでも、電源回路１２はケース１、ケース２と同じ条件Ａから条件Ｃで、電源回路１２は動作電圧ＶＤＤ_ＡＤＣをＡＤＣ１３の動作可能範囲内にすることができる。
このように、最も高電位側のセルＶＣ_Nを選択したときでも、電源回路１２はケース１、ケース２と同じ条件Ａから条件Ｃで、電源回路１２は動作電圧ＶＤＤ_ＡＤＣをＡＤＣ１３の動作可能範囲内にすることができる。
【0043】
＜ケース４(図５）：測定セルVC_1、高電位Ｖ_1=2.0Ｖ、低電位Ｖ_0=0Ｖ＞
ケース1からケース３と同じ回路を用いて測定するため、条件Aから条件Cはケース１、からケース3と同じである。バッテリー２の最低電位が０Ｖのため、ＡＤＣ１３に供給される動作電圧の下限は０Ｖになる。そのため、電源回路１２から出力される動作電圧は測定セルVC_１の高電位V_1と低電位V_0の中点にならない場合がある。
ケース1からケース３と同じ回路を用いて測定するため、条件Aから条件Cはケース１、からケース3と同じである。バッテリー２の最低電位が０Ｖのため、ＡＤＣ１３に供給される動作電圧の下限は０Ｖになる。そのため、電源回路１２から出力される動作電圧は測定セルVC_１の高電位V_1と低電位V_0の中点にならない場合がある。
【0044】
第１差動増幅器２１は完全差動アンプであり、入力端子ＩＮ＋と入力端子ＩＮ－はイマジナリーショートされている、抵抗Ｒ３の両端に加わる電位差Ｖｒ３は基準電圧Ｖｒｅｆと等しくなるため、
Ｖr3= V2 - V3 = Vref = 1.0V・・・（4-1）
となる。抵抗Ｒ４の高電位側と抵抗Ｒ３の低電位側の電位差Vr4 + Vr3は（4-1）式の結果と、抵抗Ｒ４、抵抗Ｒ３の抵抗比から
Vr4 + Vr3 ＝ Vr3 * (R4 + R3) / R3 =1.0*(3+2)/2 = 2.5V・・・（4-2）
となる。
抵抗Ｒ５の両端に加わる電位差Ｖｒ5は（4-1）式の結果と、抵抗Ｒ５、抵抗Ｒ３の抵抗比から
Vr5 = Vr3 * R5 / R3 = 1.0*(5/2)=2.5V・・・（4-3）
となる。ノードＶ１は抵抗Ｒ１と抵抗Ｒ２の抵抗比から
V1 = (V_1 - V_0) * R1 / (R1 + R2) + V_0 = (2.0-0.0)*1/(1+1)+0 = 1.0V・・・（4-4）
となる。
Ｖr3= V2 - V3 = Vref = 1.0V・・・（4-1）
となる。抵抗Ｒ４の高電位側と抵抗Ｒ３の低電位側の電位差Vr4 + Vr3は（4-1）式の結果と、抵抗Ｒ４、抵抗Ｒ３の抵抗比から
Vr4 + Vr3 ＝ Vr3 * (R4 + R3) / R3 =1.0*(3+2)/2 = 2.5V・・・（4-2）
となる。
抵抗Ｒ５の両端に加わる電位差Ｖｒ5は（4-1）式の結果と、抵抗Ｒ５、抵抗Ｒ３の抵抗比から
Vr5 = Vr3 * R5 / R3 = 1.0*(5/2)=2.5V・・・（4-3）
となる。ノードＶ１は抵抗Ｒ１と抵抗Ｒ２の抵抗比から
V1 = (V_1 - V_0) * R1 / (R1 + R2) + V_0 = (2.0-0.0)*1/(1+1)+0 = 1.0V・・・（4-4）
となる。
【0045】
また、第2差動増幅器２２はコモンモードフィードバックアンプとして働くため、ノードＶ１とノードＶｃｏｍはイマジナリーショートしており、ノードＶｃｏｍの電圧をノードＶ１と等しくするように第１差動増幅器２１が動作するため、
Vcom＝V1＝1.0V・・・（4-5）
となる。（4-3）式から（4-5）式の結果からノードＶＢは、第２差動増幅器２２はコモンフィードバックアンプとして動作すれば、（4-6）式のようになる。
VB = Vcom - (Vr4 + Vr3) = 1.0V - 2.5V = -1.5V・・・（4-6）
Vcom＝V1＝1.0V・・・（4-5）
となる。（4-3）式から（4-5）式の結果からノードＶＢは、第２差動増幅器２２はコモンフィードバックアンプとして動作すれば、（4-6）式のようになる。
VB = Vcom - (Vr4 + Vr3) = 1.0V - 2.5V = -1.5V・・・（4-6）
【0046】
しかし、バッテリー２から供給される最低電位が０Ｖとなるため、ノードＶＢは０Ｖ以下にはならない。すなわち、第２差動増幅器２２はコモンフィードバックアンプとして機能せず、第１差動増幅器２１は第2トランジスタＴｒ２がバッテリー2から供給される最低電位をノードVBへ出力するよう制御し、第1トランジスタＴｒ１がノードＶＡをノードＶＢに対して、指定した電位差となるように制御する。その結果、(4-7)式のようにノードＶＢはバッテリー２から供給される最低電位であるＶ_0＝０Ｖとなる。
VＢ = V_0 = 0V・・・（4-7）
VＢ = V_0 = 0V・・・（4-7）
【0047】
第２差動増幅器２２はコモンフィードバックアンプとして機能しないため、ノードＶＡは(4-2)式、(4-3)式より、
VA = VＢ + (Vr5＋Vr4 + Vr3) = 0V + 5.0V = 5.0V・・・（4-8）
となる。ＡＤＣ１３に入力される動作電圧VDD_ADCは５．０Ｖと０Ｖであり、ＡＤＣ１３に供給される動作電圧ＶＤＤ_ＡＤＣは、ノードＶＡとノードＶＢの電位差で、
VDD_ADC＝ＶＡ-ＶＢ=5.0V・・・（4-9）
となる。
VA = VＢ + (Vr5＋Vr4 + Vr3) = 0V + 5.0V = 5.0V・・・（4-8）
となる。ＡＤＣ１３に入力される動作電圧VDD_ADCは５．０Ｖと０Ｖであり、ＡＤＣ１３に供給される動作電圧ＶＤＤ_ＡＤＣは、ノードＶＡとノードＶＢの電位差で、
VDD_ADC＝ＶＡ-ＶＢ=5.0V・・・（4-9）
となる。
【0048】
このように、マルチプレクサ１１により選択されたセルがバッテリー２の最も低電位側のセルＶＣ_1の場合、電源回路１２は、ＡＤＣ１３に供給する動作電圧の基準をセルＶＣ_1の高電位と低電位の中点である１．０Ｖにできない。
しかし、電源回路１２は、ノードＶＢから動作電圧ＶＤＤ_ＡＤＣの低電位として、セルＶＣ_１の低電位を出力することができる。また、電源回路１２は、ノードＶＡから動作電圧ＶＤＤ_ＡＤＣの高電位として、ノードＶＢから抵抗Ｒ３～抵抗Ｒ５の電圧上昇を考慮した電位を出力することができる。
その結果、動作電圧ＶＤＤ_ＡＤＣとして５．０ＶをＡＤＣ１３に供給できる。ここで、デジタル信号の波形のハイ、ローを決める電位差となる動作電圧ＶＤＤ_ＡＤＣの幅はケース１からケース３と同じ５．０Ｖにできる。
しかし、電源回路１２は、ノードＶＢから動作電圧ＶＤＤ_ＡＤＣの低電位として、セルＶＣ_１の低電位を出力することができる。また、電源回路１２は、ノードＶＡから動作電圧ＶＤＤ_ＡＤＣの高電位として、ノードＶＢから抵抗Ｒ３～抵抗Ｒ５の電圧上昇を考慮した電位を出力することができる。
その結果、動作電圧ＶＤＤ_ＡＤＣとして５．０ＶをＡＤＣ１３に供給できる。ここで、デジタル信号の波形のハイ、ローを決める電位差となる動作電圧ＶＤＤ_ＡＤＣの幅はケース１からケース３と同じ５．０Ｖにできる。
【0049】
また、選択したセルが最も低電位側のセルＶＣ_1でない場合でも、（4-10）式を満たす場合は、電源回路１２は（4-7）式から（4-9）式となる電圧を生成する。
Vcom - Vr5 ＜ V_0・・・（4-10）
また、基準電圧Ｖｒｅｆが動作電圧ＶＤＤ_ADCの幅（最高電位と最低電位の差）を決める倍率となる。また、動作電圧ＶＤＤ_ADCの幅は、抵抗Ｒ５～抵抗Ｒ３の抵抗比を変えることにより変更することができる。例えば、Ｒ５：Ｒ４：Ｒ３＝２：１：１にすれば（4-2）（4-3）式の結果がそれぞれ２．０Ｖとなり、ＶＤＤ_ＡＤＣの幅は４．０Ｖとなる。
Vcom - Vr5 ＜ V_0・・・（4-10）
また、基準電圧Ｖｒｅｆが動作電圧ＶＤＤ_ADCの幅（最高電位と最低電位の差）を決める倍率となる。また、動作電圧ＶＤＤ_ADCの幅は、抵抗Ｒ５～抵抗Ｒ３の抵抗比を変えることにより変更することができる。例えば、Ｒ５：Ｒ４：Ｒ３＝２：１：１にすれば（4-2）（4-3）式の結果がそれぞれ２．０Ｖとなり、ＶＤＤ_ＡＤＣの幅は４．０Ｖとなる。
【0050】
セルＶＣ_Ｎの電池残量Ｖｃｅｌｌ_1はＡＤＣ１３によりデジタル信号に変換される。このデジタル信号は、デジタルレベルシフタ３１により、ロウレベルをＶＳＳ（＝０Ｖ）とするデジタル信号に変換される。このとき、デジタルレベルシフタ３１により明らかな異常データを除くなどのノイズ除去や、デジタル信号の幅（ハイレベルとローレベルの差）の変更を行うことも可能である。
このように、最も低電位側のセルＶＣ_１を選択したときでも、電源回路１２はケース１～ケース３と同じ条件Ａから条件Ｃで、電源回路１２は動作電圧ＶＤＤ_ＡＤＣをＡＤＣ１３の動作可能範囲内にすることができる。
このように、最も低電位側のセルＶＣ_１を選択したときでも、電源回路１２はケース１～ケース３と同じ条件Ａから条件Ｃで、電源回路１２は動作電圧ＶＤＤ_ＡＤＣをＡＤＣ１３の動作可能範囲内にすることができる。
【0051】
以上、本発明を実施形態に基づいて説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。例えば、抵抗素子としてトランジスタを用いることも可能である。また、例えば、電源回路は電源装置に内蔵されずに、対象製品に取り付けられてもよい。
【符号の説明】
【0052】
１…電源装置、２…バッテリー、３…マイコン、１１…マルチプレクサ、１２…電源回路、１３…ＡＤＣ（アナログデジタル変換回路）、１４…論理回路、２１…第１差動増幅器、２２…第２差動増幅器、３１…デジタルレベルシフタ、３２…ロジック回路、Ｔｒ１…第１トランジスタ、Ｔｒ２…第２トランジスタ
【図1】
【図2】
【図3】
【図4】
【図5】