ホーム > 特許ランキング > 株式会社ジャパンディスプレイ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024158207
(43)【公開日】2024-11-08
(54)【発明の名称】表示装置、表示装置の製造方法
(51)【国際特許分類】
H10K 50/17 20230101AFI20241031BHJP
H10K 50/16 20230101ALI20241031BHJP
H10K 50/15 20230101ALI20241031BHJP
H10K 59/122 20230101ALI20241031BHJP
H10K 71/00 20230101ALI20241031BHJP
H10K 85/60 20230101ALI20241031BHJP
H10K 59/35 20230101ALI20241031BHJP
G09F 9/30 20060101ALI20241031BHJP
G09F 9/00 20060101ALI20241031BHJP
H10K 101/40 20230101ALN20241031BHJP
【ＦＩ】
H10K50/17
H10K50/16
H10K50/15
H10K59/122
H10K71/00
H10K85/60
H10K59/35
G09F9/30 349Z
G09F9/00 338
G09F9/30 365
H10K101:40
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2023073201
(22)【出願日】2023-04-27
(71)【出願人】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110000154
【氏名又は名称】弁理士法人はるか国際特許事務所
(72)【発明者】
【氏名】坂本 亜沙美
【テーマコード（参考）】
3K107
5C094
5G435
【Ｆターム（参考）】
3K107AA01
3K107BB01
3K107CC06
3K107CC14
3K107CC33
3K107DD72
3K107DD75
3K107DD78
3K107DD89
3K107FF04
3K107FF14
3K107FF15
3K107GG28
5C094AA08
5C094AA22
5C094BA03
5C094BA27
5C094CA19
5C094CA24
5C094DA13
5C094EA04
5C094EA07
5C094FA01
5C094FA02
5C094JA01
5C094JA03
5C094JA08
5G435AA04
5G435AA16
5G435BB05
5G435CC09
5G435CC12
5G435KK05
(57)【要約】
【課題】消費電力を抑制しつつ、意図しない発光が生じることを抑制する
【解決手段】表示装置２は、画素電極４６Ｇと、画素電極４６Ｇの上に設けられ、サブ発光領域ＳＰＧとメイン発光領域ＭＰＧとを区画するバンク４８Ｇと、画素電極４６Ｇの上に設けられ、サブ発光領域ＳＰＧを構成するサブホール注入層８０ＳＧと、画素電極４６Ｇの上に設けられ、メイン発光領域ＭＰＧを構成するメインホール注入層８０ＭＧと、サブホール注入層８０ＳＧ及びメインホール注入層８０ＭＧの上に設けられるホール輸送層１０２と、ホール輸送層１０２の上に設けられる発光層１０６Ｇと、発光層１０６Ｇの上に設けられる電子輸送層１１２と、電子輸送層１１２の上に設けられる対向電極５０と、を含み、メインホール注入層８０ＭＧに含まれるドーパントの濃度は、サブホール注入層８０ＳＧに含まれるドーパントの濃度より低い。
【選択図】図４
【解決手段】表示装置２は、画素電極４６Ｇと、画素電極４６Ｇの上に設けられ、サブ発光領域ＳＰＧとメイン発光領域ＭＰＧとを区画するバンク４８Ｇと、画素電極４６Ｇの上に設けられ、サブ発光領域ＳＰＧを構成するサブホール注入層８０ＳＧと、画素電極４６Ｇの上に設けられ、メイン発光領域ＭＰＧを構成するメインホール注入層８０ＭＧと、サブホール注入層８０ＳＧ及びメインホール注入層８０ＭＧの上に設けられるホール輸送層１０２と、ホール輸送層１０２の上に設けられる発光層１０６Ｇと、発光層１０６Ｇの上に設けられる電子輸送層１１２と、電子輸送層１１２の上に設けられる対向電極５０と、を含み、メインホール注入層８０ＭＧに含まれるドーパントの濃度は、サブホール注入層８０ＳＧに含まれるドーパントの濃度より低い。
【選択図】図４
【特許請求の範囲】
【請求項1】
第１の画素電極と、
前記第１の画素電極の上に設けられ、第１のサブ発光領域と第１のメイン発光領域とを区画する第１のバンクと、
前記第１のサブ発光領域において前記第１の画素電極の上に設けられる第１のサブホール注入層と、
前記第１のメイン発光領域において前記第１の画素電極の上に設けられる第１のメインホール注入層と、
前記第１のサブホール注入層及び前記第１のメインホール注入層の上に設けられるホール輸送層と、
前記ホール輸送層の上に設けられる第１の発光層と、
前記第１の発光層の上に設けられる電子輸送層と、
前記電子輸送層の上に設けられる対向電極と、
を含み、
前記第１のメインホール注入層に含まれるドーパントの濃度は、前記第１のサブホール注入層に含まれるドーパントの濃度より低い、
表示装置。
前記第１の画素電極の上に設けられ、第１のサブ発光領域と第１のメイン発光領域とを区画する第１のバンクと、
前記第１のサブ発光領域において前記第１の画素電極の上に設けられる第１のサブホール注入層と、
前記第１のメイン発光領域において前記第１の画素電極の上に設けられる第１のメインホール注入層と、
前記第１のサブホール注入層及び前記第１のメインホール注入層の上に設けられるホール輸送層と、
前記ホール輸送層の上に設けられる第１の発光層と、
前記第１の発光層の上に設けられる電子輸送層と、
前記電子輸送層の上に設けられる対向電極と、
を含み、
前記第１のメインホール注入層に含まれるドーパントの濃度は、前記第１のサブホール注入層に含まれるドーパントの濃度より低い、
表示装置。
【請求項2】
前記第１のメインホール注入層に含まれるドーパントの総量は、前記第１のサブホール注入層に含まれるドーパントの総量より多い、
請求項１に記載の表示装置。
請求項１に記載の表示装置。
【請求項3】
前記第１のメインホール注入層の体積は、前記第１のサブホール注入層の体積より大きい、
請求項２に記載の表示装置。
請求項２に記載の表示装置。
【請求項4】
前記第１のメイン発光領域の発光面積は、前記第１のサブ発光領域の発光面積より大きい、
請求項２に記載の表示装置。
請求項２に記載の表示装置。
【請求項5】
前記第１のメインホール注入層の平均膜厚は、前記第１のサブホール注入層の平均膜厚より厚い、
請求項２に記載の表示装置。
請求項２に記載の表示装置。
【請求項6】
前記第１のメイン発光領域における発光開始電圧は、前記第１のサブ発光領域における発光開始電圧よりも高い、
請求項２に記載の表示装置。
請求項２に記載の表示装置。
【請求項7】
前記第１の画素電極と隣り合う第２の画素電極と、
前記第２の画素電極の上に設けられ、第２のサブ発光領域と第２のメイン発光領域とを区画する第２のバンクと、
前記第２のサブ発光領域において前記第２の画素電極の上に設けられる第２のサブホール注入層と、
前記第２のメイン発光領域において前記第２の画素電極の上に設けられる第２のメインホール注入層と、
前記ホール輸送層の上に設けられる第２の発光層と、
を含み、
前記ホール輸送層は、前記第２のサブホール注入層及び前記第２のメインホール注入層の上に設けられ、
前記電子輸送層は、前記第２の発光層の上に設けられ、
前記第２のメインホール注入層の端部は、前記第１のサブホール注入層の端部を覆うように設けられている、
請求項１に記載の表示装置。
前記第２の画素電極の上に設けられ、第２のサブ発光領域と第２のメイン発光領域とを区画する第２のバンクと、
前記第２のサブ発光領域において前記第２の画素電極の上に設けられる第２のサブホール注入層と、
前記第２のメイン発光領域において前記第２の画素電極の上に設けられる第２のメインホール注入層と、
前記ホール輸送層の上に設けられる第２の発光層と、
を含み、
前記ホール輸送層は、前記第２のサブホール注入層及び前記第２のメインホール注入層の上に設けられ、
前記電子輸送層は、前記第２の発光層の上に設けられ、
前記第２のメインホール注入層の端部は、前記第１のサブホール注入層の端部を覆うように設けられている、
請求項１に記載の表示装置。
【請求項8】
前記第１の画素電極と隣り合う第３の画素電極と、
前記第３の画素電極の上に設けられ、第３のサブ発光領域と第３のメイン発光領域とを区画する第３のバンクと、
前記第３のサブ発光領域において前記第３の画素電極の上に設けられる第３のサブホール注入層と、
前記第３のメイン発光領域において前記第３の画素電極の上に設けられる第３のメインホール注入層と、
前記ホール輸送層上に設けられる第３の発光層と、
を含み、
前記ホール輸送層は、前記第３のサブホール注入層及び前記第３のメインホール注入層の上に設けられ、
前記電子輸送層は、前記第３の発光層の上に設けられ、
前記第１のメイン発光領域と、前記第３のサブ発光領域とが隣り合って配置されており、
前記第１のサブ発光領域と、前記第２のメイン発光領域とが隣り合って配置されている、
請求項７に記載の表示装置。
前記第３の画素電極の上に設けられ、第３のサブ発光領域と第３のメイン発光領域とを区画する第３のバンクと、
前記第３のサブ発光領域において前記第３の画素電極の上に設けられる第３のサブホール注入層と、
前記第３のメイン発光領域において前記第３の画素電極の上に設けられる第３のメインホール注入層と、
前記ホール輸送層上に設けられる第３の発光層と、
を含み、
前記ホール輸送層は、前記第３のサブホール注入層及び前記第３のメインホール注入層の上に設けられ、
前記電子輸送層は、前記第３の発光層の上に設けられ、
前記第１のメイン発光領域と、前記第３のサブ発光領域とが隣り合って配置されており、
前記第１のサブ発光領域と、前記第２のメイン発光領域とが隣り合って配置されている、
請求項７に記載の表示装置。
【請求項9】
前記第１のメイン発光領域及び前記第１のサブ発光領域は赤色画素又は緑色画素のいずれかの一部であり、
前記第２のメイン発光領域及び前記第２のサブ発光領域は青色画素の一部である、
請求項７に記載の表示装置。
前記第２のメイン発光領域及び前記第２のサブ発光領域は青色画素の一部である、
請求項７に記載の表示装置。
【請求項10】
前記電子輸送層と前記対向電極との間に、更に電子注入層を有する、
請求項１に記載の表示装置。
請求項１に記載の表示装置。
【請求項11】
第１の画素電極と、当該第１の画素電極に隣り合う第２の画素電極とを設ける工程と、
前記第１の画素電極と前記第２の画素電極との間にバンクを設ける工程と、
前記第１の画素電極の上に、第１のサブホール注入層と、当該第１のサブホール注入層よりも体積の大きい第１のメインホール注入層と、を設ける工程と、
前記第２の画素電極の上に、第２のサブホール注入層と、当該第２のサブホール注入層よりも体積の大きい第２のメインホール注入層と、を設ける工程と、
を含み、
前記第２のメインホール注入層は、前記第１のサブホール注入層が設けられる後に設けられ、前記バンクの上において、前記第１のサブホール注入層の端部を覆っている、
表示装置の製造方法。
前記第１の画素電極と前記第２の画素電極との間にバンクを設ける工程と、
前記第１の画素電極の上に、第１のサブホール注入層と、当該第１のサブホール注入層よりも体積の大きい第１のメインホール注入層と、を設ける工程と、
前記第２の画素電極の上に、第２のサブホール注入層と、当該第２のサブホール注入層よりも体積の大きい第２のメインホール注入層と、を設ける工程と、
を含み、
前記第２のメインホール注入層は、前記第１のサブホール注入層が設けられる後に設けられ、前記バンクの上において、前記第１のサブホール注入層の端部を覆っている、
表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表示装置及び表示装置の製造方法に関する。
【背景技術】
【0002】
従来、有機エレクトロルミネッセンス材料（有機ＥＬ材料）を表示部の発光素子（有機ＥＬ素子）に用いた有機ＥＬ表示装置（Organic Electroluminescence Display）が知られている。有機ＥＬ表示装置の発光素子においては、陽極（アノード）から正孔（ホール）を注入する際に注入された正孔の一部が意図しない方向にリークし、光の混色が生じてしまう場合がある。特許文献１では、電荷注入・輸送層を切断又は高抵抗化することでこの問題点を解消しようとしている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１６－２１９１２５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ここで、赤色発光、緑色発光、及び青色発光を行う表示装置においては、赤色発光及び緑色発光に比較して青色発光の駆動電圧が高い。そのため、青色発光を行った際に、正孔のリークにより意図せず赤色発光及び緑色発光が行われる場合がある。その結果、光の混色が生じてしまう。このような意図しない発光を抑制するため赤色発光及び緑色発光の駆動電圧を高くするとよいが、消費電力が大きくなってしまう。
【0005】
本発明は、上記問題点に鑑みてなされたものであり、消費電力を抑制しつつ、意図しない発光が生じることを抑制する表示装置及び表示装置の製造方法を提供する。
【課題を解決するための手段】
【0006】
本発明の表示装置の一態様は、第１の画素電極と、前記第１の画素電極の上に設けられ、第１のサブ発光領域と第１のメイン発光領域とを区画する第１のバンクと、前記第１の画素電極の上に設けられ、前記第１のサブ発光領域を構成する第１のサブホール注入層と、前記第１の画素電極の上に設けられ、前記第１のメイン発光領域を構成する第１のメインホール注入層と、前記第１のサブホール注入層及び前記第１のメインホール注入層の上に設けられるホール輸送層と、前記ホール輸送層の上に設けられる第１の発光層と、前記第１の発光層の上に設けられる電子輸送層と、前記電子輸送層の上に設けられる対向電極と、を含み、前記第１のメインホール注入層に含まれるドーパントの濃度は、前記第１のサブホール注入層に含まれるドーパントの濃度より低い、表示装置。
【0007】
本発明の表示装置の製造方法の一態様は、第１の画素電極と、当該第１の画素電極に隣り合う第２の画素電極とを設ける工程と、前記第１の画素電極と前記第２の画素電極との間にバンクを設ける工程と、前記第１の画素電極の上に、第１のサブホール注入層と、当該第１のサブホール注入層よりも体積の大きい第１のメインホール注入層と、を設ける工程と、前記第２の画素電極の上に、第２のサブホール注入層と、当該第２のサブホール注入層よりも体積の大きい第２のメインホール注入層と、を設ける工程と、を含み、前記第２のメインホール注入層は、前記第１のサブホール注入層が設けられる後に設けられ、前記バンクの上において、前記第１のサブホール注入層の端部を覆っている、表示装置の製造方法。
【図面の簡単な説明】
【0008】
【図1】本実施形態に係る表示装置の構成を示す模式図である。
【図2】本実施形態に係る表示装置の表示パネルの一例を示す模式的な平面図である。
【図3】発光部及びその周辺を拡大して模式的に示す模式断面図である。
【図5】本実施形態の発光領域の配列を模式的に示す平面図である。
【図6】第１の変形例における発光領域の配列を模式的に示す平面図である。
【図7】第２の変形例における発光領域の配列を模式的に示す平面図である。
【図8】第３の変形例における発光領域の配列を模式的に示す平面図である。
【発明を実施するための形態】
【0009】
以下に、本発明の一実施形態（以下、本実施形態という）について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【0010】
さらに、本明細書において、ある構成物と他の構成物との位置関係を規定する際、「上に」「下に」とは、ある構成物の直上又は直下に位置する場合のみでなく、特に断りの無い限りは、間にさらに他の構成物を介在する場合を含むものとする。
【0011】
［全体構成の概要］
図１は、本実施形態に係る表示装置の構成を示す模式図である。本実施形態に係る表示装置２は、基材上に薄膜トランジスタ（ＴＦＴ）や有機発光ダイオード（ＯＬＥＤ）などの積層構造が形成されて構成される有機ＥＬ表示装置である。表示装置２は、画像を表示する画素アレイ部４と、画素アレイ部４を駆動する駆動部とを有している。
図１は、本実施形態に係る表示装置の構成を示す模式図である。本実施形態に係る表示装置２は、基材上に薄膜トランジスタ（ＴＦＴ）や有機発光ダイオード（ＯＬＥＤ）などの積層構造が形成されて構成される有機ＥＬ表示装置である。表示装置２は、画像を表示する画素アレイ部４と、画素アレイ部４を駆動する駆動部とを有している。
【0012】
画素アレイ部４には、ＯＬＥＤ６及び画素回路８をそれぞれ有する画素がマトリクス状に配置される。画素回路８は複数のＴＦＴ１０，１２やキャパシタ１４で構成される。
【0013】
上記駆動部は、走査線駆動回路２０、映像線駆動回路２２、駆動電源回路２４及び制御装置２６を含み、画素回路８を駆動し、ＯＬＥＤ６の発光を制御する。
【0014】
走査線駆動回路２０は、画素の水平方向の並び（画素行）毎に設けられた走査信号線２８に接続されている。走査線駆動回路２０は、制御装置２６から入力されるタイミング信号に応じて走査信号線２８を順番に選択し、選択した走査信号線２８に、スイッチングＴＦＴ１０をオンする電圧を印加する。
【0015】
映像線駆動回路２２は、画素の垂直方向の並び（画素列）毎に設けられた映像信号線３０に接続されている。映像線駆動回路２２は、制御装置２６から映像信号を入力され、走査線駆動回路２０による走査信号線２８の選択に合わせて、選択された画素行の映像信号に応じた電圧を各映像信号線３０に出力する。当該電圧は、選択された画素行にてスイッチングＴＦＴ１０を介してキャパシタ１４に書き込まれる。駆動ＴＦＴ１２は、書き込まれた電圧に応じた電流をＯＬＥＤ６に供給する。これにより、選択された走査信号線２８に対応する画素のＯＬＥＤ６が発光する。
【0016】
駆動電源回路２４は、画素列毎に設けられた駆動電源線３２に接続され、駆動電源線３２及び選択された画素行の駆動ＴＦＴ１２を介してＯＬＥＤ６に電流を供給する。なお、駆動電源線３２は、図１では画素列毎に設けられているが、画素行毎に設けられていても良く、さらにその両方に設けられていても良い。
【0017】
ここで、ＯＬＥＤ６は、後述の画素電極４６及び共通電極５０を含む。ＯＬＥＤ６の画素電極４６は、駆動ＴＦＴ１２に接続される。一方、各ＯＬＥＤ６の共通電極５０は、全画素のＯＬＥＤ６に共通の電極で構成される。画素電極４６を陽極（アノード）として構成する場合は、高電位が入力され、共通電極５０は陰極（カソード）となって低電位が入力される。画素電極４６を陰極（カソード）として構成する場合は低電位が入力され、共通電極５０は陽極（アノード）となって高電位が入力される。
【0018】
図２は、本実施形態に係る表示装置の表示パネルの一例を示す模式的な平面図である。表示パネル４０の表示領域６０に、図１に示した画素アレイ部４が設けられる。また前述のように、画素アレイ部４にはホール注入層８０及びＯＬＥＤ６（発光部１００）が配列される。共通電極５０は、各画素に共通に形成されて表示領域６０全体を覆う。表示領域６０の周囲には額縁領域６２が設けられ、前述した走査線駆動回路２０、映像線駆動回路２２、駆動電源回路２４及び制御装置２６等が設けられる。
【0019】
矩形である表示パネル４０の額縁領域６２の一辺には、端子領域６４が設けられる。端子領域６４には表示領域６０へ繋がる配線が配置される。さらに、端子領域６４には、駆動部を構成するドライバＩＣ７０が搭載されたり、フレキシブルプリント基板（ＦＰＣ）７２が接続されたりする。ＦＰＣ７２は、制御装置２６やその他の回路２０，２２，２４等に接続されたり、その上にＩＣを搭載されたりする。
【0020】
［表示領域における積層構造の概要］
図３は、発光部及びその周辺を拡大して模式的に示す模式断面図である。なお、図３における各層の厚さについては、実際の厚さを反映するものではない。また、発光部１００及びその周辺には図示しない他の層が更に設けられていても構わない。
図３は、発光部及びその周辺を拡大して模式的に示す模式断面図である。なお、図３における各層の厚さについては、実際の厚さを反映するものではない。また、発光部１００及びその周辺には図示しない他の層が更に設けられていても構わない。
【0021】
図３に示すように、本実施形態においては、発光部１００と、ホール注入層８０と、発光部１００及びホール注入層８０を挟む画素電極４６及び共通電極５０とによって、発光素子が構成される。発光部１００に含まれる発光層１０６は、有機材料によって形成されており、画素電極４６と共通電極５０との間を流れる電流によって発光する。図３に示す例においては、画素電極４６は、ＴＦＴ基板４２の上に設けられるパッシベーション膜４４の上に設けられている。
【0022】
発光部１００は、画素電極４６と共通電極５０とに挟まれて配置されている。発光部１００は、画素電極４６側から順に、ホール輸送層１０２、電子ブロック層１０４、発光層１０６、ホールブロック層１０８、電子輸送層１１０、電子注入層１１２が順に積層されて成る。ホール輸送層１０２は、画素電極４６に接して設けられるホール注入層８０上に形成されている。なお、本実施形態においては、発光部１００とホール注入層８０とを分けて説明するが、ホール注入層８０は発光部１００の一部であってもよい。
【0023】
共通電極５０は、表示領域６０において全体に広がる一様な膜（いわゆるベタ膜）として形成される。共通電極５０は、例えばＭｇＡｇ等の金属薄膜で形成される。トップエミッション構造を採用した表示装置２に金属薄膜を用いる場合は、光が透過する程度に膜厚を小さくする必要がある。一方、表示装置２がボトムエミッション構造を採用した場合、共通電極５０は反射電極として形成される必要がある。ここではトップエミッション構造としているため、共通電極５０を、ＭｇＡｇを発光層１０６からの出射光が透過する程度の薄膜として形成する。例示した発光部１００の形成順序に従うと、画素電極４６が陽極（アノード）となり、共通電極５０が陰極（カソード）となる。
【0024】
また、表示装置２の表示パネル４０は、各画素を区画する隔壁であるバンク４８（又はリブとも言う）を含む。バンク４８は、互いに隣り合う画素電極４６を隔てる絶縁層である。バンク４８は、例えば、感光性樹脂（感光性アクリル等）で形成される。また、バンク４８の端部は、なだらかなテーパー形状となるのが好ましい。また、詳細については後述するが、本実施形態においては、バンク４８は、１つの画素中におけるメイン発光領域とサブ発光領域とを区画するようにも設けられている。
【0025】
なお、ＴＦＴ基板４２が有するＴＦＴが、ｎチャネルを有する駆動ＴＦＴであるとすると、画素電極４６は、ＴＦＴのソース電極に接続される。画素電極４６は、例えば、ＩＴＯやＩＺＯ等の透明金属酸化物で形成されてもよい。また、画素電極４６は、ＡｇやＡｌ等の金属を薄膜で形成することで設けられてもよい。また、ＴＦＴ基板４２には、基材、アンダーコート層、ＴＦＴ、導電層、ゲート電極、ソース・ドレイン電極及び平坦化膜等が含まれるとよい。但し、これらは従来の構成に準ずるものであることから、詳細な説明については省略する。
【0026】
表示パネル４０は、発光部１００を封止する封止層、封止層の上に設けられる保護層を更に有してもよい。封止層は、封止により外部からの水分浸入を防止する機能を有する層であるとよい。
【0027】
［光の混色を抑制する構成］
図４は、図２及び図５に示すＩＶ－ＩＶ切断線で切り取った切断面を示す断面図である。図５は、本実施形態の発光領域の配列を模式的に示す平面図である。なお、図４においては、発光部１００に含まれる層の一部を省略して図示している。
図４は、図２及び図５に示すＩＶ－ＩＶ切断線で切り取った切断面を示す断面図である。図５は、本実施形態の発光領域の配列を模式的に示す平面図である。なお、図４においては、発光部１００に含まれる層の一部を省略して図示している。
【0028】
ここで、一般的に、青色画素における発光開始電圧である駆動電圧は、緑色画素及び赤色画素における発光開始電圧である駆動電圧よりも高い。そのため、青色画素を発光させた際に、ホール注入層における正孔（ホール）が隣り合う緑色画素又は赤色画素にリークすることで、意図せず緑色画素や赤色画素における発光が生じてしまう場合がある。その結果、光の混色が生じてしまう場合がある。
【0029】
そこで、本実施形態においては、青色画素を発光させた際に、隣り合う画素が意図せず発光することを抑制するために、各画素においてメイン発光領域とサブ発光領域とを設けると共に、メイン発光領域における駆動電圧をサブ発光領域における駆動電圧よりも高くする構成を採用した。本実施形態において、メイン発光領域はサブ発光領域よりも発光面積が大きい領域である。発光面積とは、平面視における発光領域の面積である。
【0030】
図４、図５においては、青色画素ＰＢ、緑色画素ＰＧ（及び赤色画素ＰＲ）、青色画素ＰＢがこの順で並んで配置される例を示している。本実施形態においては、各画素に対応するように発光層１０６が設けられている。具体的には、緑色画素ＰＧに対応するように緑色発光層１０６Ｇが設けられており、青色画素ＰＢに対応するように青色発光層１０６Ｂが設けられている。
【0031】
本実施形態においては、各画素において、ホール注入層がサブホール注入層とメインホール注入層とを含む。具体的には、図４に示すように、緑色画素ＰＧにおいて、サブホール注入層８０ＳＧと、メインホール注入層８０ＭＧとを含み、青色画素ＰＢにおいて、サブホール注入層８０ＳＢと、メインホール注入層８０ＭＢとを含む。
【0032】
各画素において、メインホール注入層とサブホール注入層は共通の画素電極４６に接している。本実施形態においては、平面視においてサブホール注入層８０ＳＧと画素電極４６Ｇが接する領域を、サブ発光領域ＳＰＧとする。また、平面視においてメインホール注入層８０ＭＧと画素電極４６Ｇが接する領域を、メイン発光領域ＭＰＧとする。同様に、平面視においてサブホール注入層８０ＳＢと画素電極４６Ｂが接する領域を、サブ発光領域ＳＰＢとする。また、平面視においてメインホール注入層８０ＭＢと画素電極４６Ｂが接する領域を、メイン発光領域ＭＰＢとする。
【0033】
各画素において、メイン発光領域とサブ発光領域とはバンク４８によって区画されている。例えば、図４に示すように、緑色画素ＰＧにおいては、メイン発光領域ＭＰＧとサブ発光領域ＳＰＧとはバンク４８Ｇにより区画されている。
【0034】
図４に示すように、メインホール注入層８０ＭＧは端部Ｅ１１と端部Ｅ１２を含み、サブホール注入層８０ＳＧは端部Ｅ１３と端部Ｅ１４を含む。また、メインホール注入層８０ＭＢは端部Ｅ２３とＥ２４を含み、サブホール注入層８０ＳＢは端部Ｅ２１と端部Ｅ２２を含む。図４に示すように、メインホール注入層８０ＭＧの端部Ｅ１１がサブホール注入層８０ＳＢの端部Ｅ２１と接触しており、メインホール注入層８０ＭＧの端部Ｅ１２がサブホール注入層８０ＳＧの端部Ｅ１３に接触している。また、サブホール注入層８０ＳＧの端部Ｅ１４がメインホール注入層８０ＭＢの端部Ｅ２４と接触している。また、サブホール注入層８０ＳＢの端部Ｅ２２がメインホール注入層８０ＭＢの端部Ｅ２３と接している。
【0035】
［光の混色を抑制する構成：青色画素におけるサブ発光領域の発光時の混色の抑制］
本実施形態においては、緑色画素ＰＧにおけるメイン発光領域ＭＰＧの駆動電圧を比較的高くすることで、リークが生じたとしても意図しない発光が行われるのを抑制する構成を採用した。具体的には、メインホール注入層８０ＭＧに含まれるドーパントの濃度をサブホール注入層８０ＳＧに含まれるドーパントの濃度よりも低くした。ホール注入層８０において、ドーパントは電荷分離により正孔の発生を促進させる役割を担う。そのため、ドーパントの濃度を比較的高くしたサブ発光領域ＳＰＧにおける駆動電圧は比較的低くなり、ドーパントの濃度を比較的低くしたメイン発光領域ＭＰＧにおける駆動電圧は比較的高くなる。なお、ドーパントを構成するドープ材料としては、酸化モリブデン（ＭｏＯ３）、酸化レニウム（Ｒｅ２０７）、フッ素化テトラシアノキノジメタン（Ｆ４－ＴＣＮＱ）などが一例として挙げられるが、特にこれらに限定するものではない。
本実施形態においては、緑色画素ＰＧにおけるメイン発光領域ＭＰＧの駆動電圧を比較的高くすることで、リークが生じたとしても意図しない発光が行われるのを抑制する構成を採用した。具体的には、メインホール注入層８０ＭＧに含まれるドーパントの濃度をサブホール注入層８０ＳＧに含まれるドーパントの濃度よりも低くした。ホール注入層８０において、ドーパントは電荷分離により正孔の発生を促進させる役割を担う。そのため、ドーパントの濃度を比較的高くしたサブ発光領域ＳＰＧにおける駆動電圧は比較的低くなり、ドーパントの濃度を比較的低くしたメイン発光領域ＭＰＧにおける駆動電圧は比較的高くなる。なお、ドーパントを構成するドープ材料としては、酸化モリブデン（ＭｏＯ３）、酸化レニウム（Ｒｅ２０７）、フッ素化テトラシアノキノジメタン（Ｆ４－ＴＣＮＱ）などが一例として挙げられるが、特にこれらに限定するものではない。
【0036】
各画素において、メインホール注入層のドーパントの濃度は、サブホール注入層のドーパントの濃度の１０分の１以下であるとよい。例えば、サブホール注入層におけるドーパント濃度は、２０～３０％であるとよい。メインホール注入層におけるドーパントの濃度は、２～３％であるとよい。また、サブホール注入層におけるドーパント濃度は２０％以下であってもよいし、メインホール注入層におけるドーパントの濃度は２％以下であってもよい。
【0037】
また、各画素において、メインホール注入層のドーパントの総量は、サブホール注入層のドーパントの総量よりも多いとよい。そのため、メインホール注入層の体積はサブホール注入層の体積よりも大きいとよい。例えば、メインホール注入層のドーパントの濃度がサブホール注入層のドーパントの濃度の１０分の１である場合、メインホール注入層の体積はサブホール注入層の体積の１０倍より大きいとよい。また、メインホール注入層の平均膜厚は、サブホール注入層の平均膜厚より厚くてもよい。
【0038】
本実施形態においては、各画素において、サブ発光領域の駆動電圧以上であって、メイン発光領域の駆動電圧未満の電圧が印加される状態において、サブ発光領域のみが発光する。その状態から電圧を上げていき、メイン発光領域の駆動電圧以上の電圧が印加される状態になった場合、サブ発光領域における発光は停止し、メイン発光領域の発光が行われることとなる。これは、高電圧帯においてドーパントの総量の多いメイン発光領域において支配的に電流が流れることとなるためである。
【0039】
以上説明したように、本実施形態においては、メイン発光領域ＭＰＧにおける駆動電圧を比較的高くしたことにより、青色画素ＰＢを発光させた際に、サブホール注入層８０ＳＢの端部Ｅ２１を通じてメインホール注入層８０ＭＧの端部Ｅ１１へ正孔がリークしたとしても、緑色画素ＰＧにおけるサブ発光領域ＳＰＧが意図せず発光してしまうことを抑制できる。その結果、光の混色が発生してしまうことを抑制できる。また、サブ発光領域において低電圧駆動が可能であることより、発光領域の全体を高電圧化する構成と比較して消費電力を抑制することができる。
【0040】
なお、本実施形態においては、各画素がメイン発光領域とサブ発光領域とを含み、メイン発光領域におけるメインホール注入層のドーパント濃度は、サブ発光領域におけるサブホール注入層のドーパント濃度よりも低い例を説明したが、これに限られず、少なくとも赤色画素ＰＲ又は緑色画素ＰＧがこのような構成を採用しているとよい。例えば、青色画素ＰＢにおいては、メイン発光領域とサブ発光領域が含まれておらず、１種の発光領域のみを含むものであってもよい。
【0041】
また、本実施形態においては、サブ発光領域とメイン発光領域とで共通の発光層１０６を設ける例を説明したが、これに限らず、サブ発光領域とメイン発光領域とで発光層１０６を塗り分けても構わない。
【0042】
［光の混色を抑制する構成：青色画素におけるメイン発光領域の発光時の混色の抑制］
さらに、本実施形態においては、青色画素ＰＢにおけるメイン発光領域ＭＰＢを発光させた際に、メインホール注入層８０ＭＢからサブホール注入層８０ＳＧにリークが生じることによりサブ発光領域ＳＰＧが意図せず発光することを抑制する構成を採用した。
さらに、本実施形態においては、青色画素ＰＢにおけるメイン発光領域ＭＰＢを発光させた際に、メインホール注入層８０ＭＢからサブホール注入層８０ＳＧにリークが生じることによりサブ発光領域ＳＰＧが意図せず発光することを抑制する構成を採用した。
【0043】
具体的には、メインホール注入層８０ＭＢの端部Ｅ２４が、サブホール注入層８０ＳＧの端部Ｅ１４を覆うように形成される構成を採用した。ここで、表示装置２において、ホール注入層８０で生じる正孔は、発光層１０６側に向けて移動する。そのため、ホール注入層８０の端部のうち互いに接触する部分において、正孔は下層側の端部から上層側の端部に移動する。本実施形態においては、端部Ｅ２４が端部Ｅ１４を覆う構成を採用するため、正孔は、端部Ｅ１４側から端部Ｅ２４側へ移動しやすく、端部Ｅ２４側から端部Ｅ１４へは移動しにくい。そのため、メイン発光領域ＭＰＢを発光させた際、メインホール注入層８０ＭＢの端部Ｅ２４からサブホール注入層ＳＧの端部Ｅ１４へのリークは生じにくく、意図せずサブ発光領域ＳＰＧが発光してしまうことを抑制できる。なお、本実施形態においては、サブ発光領域ＳＰＧを発光させた場合、リークが生じたとしても、駆動電圧が高いことよりメイン発光領域ＭＰＢが意図せず発光する可能性は低い。
【0044】
［製造方法］
次に、本実施形態に係る表示装置２の製造方法について説明する。
次に、本実施形態に係る表示装置２の製造方法について説明する。
【0045】
まず、ＴＦＴ基板４２の上にパッシベーション膜４４を形成し、さらにパッシベーション膜４４の上に複数の画素電極４６を形成する。次に、互いに隣り合う画素電極４６を隔てると共に、それら画素電極４６を跨るようにバンク４８を設ける。図４においては、緑色画素ＰＧにおける画素電極４６Ｇと、青色画素ＰＢにおける画素電極４６Ｂとを隔てるようにバンク４８ＧＢが設けられる例を示している。また、青色画素ＰＢにおける画素電極４６Ｂと、緑色画素ＰＧにおける画素電極４６Ｇとを隔てるようにバンク４８ＢＧが設けられる例を示している。
【0046】
また、各画素においてメイン発光領域とサブ発光領域とを区画するバンク４８を設ける。図４においては、緑色画素ＰＧにおいて、メイン発光領域ＭＰＧとサブ発光領域ＳＰＧとを区画するバンク４８Ｇが画素電極４６Ｇ上に設けられる例を示している。また、青色画素ＰＢにおいて、メイン発光領域ＭＰＢとサブ発光領域ＳＰＢとを区画するバンク４８Ｂが画素電極４６Ｂ上に設けられる例を示している。
【0047】
次に、バンク４８及び画素電極４６上にホール注入層８０を設ける。本実施形態においては、まずサブホール注入層を設け、その後、サブホール注入層の端部を覆うようにメイン注入層を設けている。
【0048】
具体的には、まず、サブホール注入層８０ＳＧを、バンク４８ＢＧ及びバンク４８Ｇを跨るように画素電極４６Ｇ上に設ける。また、サブホール注入層８０ＳＢを、バンク４８ＧＢ及びバンク４８Ｂを跨るように画素電極４６上に設ける。
【0049】
さらに、サブホール注入層８０ＳＧの端部Ｅ１３と、サブホール注入層８０ＳＢの端部Ｅ２１を覆うように、メインホール注入層８０ＭＧを設ける。また、サブホール注入層８０ＳＧの端部Ｅ１４と、サブホール注入層ＳＢの端部Ｅ２２を覆うように、メインホール注入層８０ＭＢを設ける。以降、詳細な説明は省略するが、発光部１００に含まれる各層を積層するとよい。
【0050】
［第１の変形例］
次に、図６を参照して、発光領域の配列の変形例を説明する。図６は、第１の変形例における発光領域の配列を模式的に示す平面図である。図６においては、第１の方向Ｄ１及び第２の方向Ｄ２に並んで複数の発光領域が配置される様子を示している。また、図６に示す矩形の破線は１つの画素を示している。すなわち、１つの画素には、メイン発光領域とサブ発光領域とが含まれている。後述の図７及び図８においても同様とする。
次に、図６を参照して、発光領域の配列の変形例を説明する。図６は、第１の変形例における発光領域の配列を模式的に示す平面図である。図６においては、第１の方向Ｄ１及び第２の方向Ｄ２に並んで複数の発光領域が配置される様子を示している。また、図６に示す矩形の破線は１つの画素を示している。すなわち、１つの画素には、メイン発光領域とサブ発光領域とが含まれている。後述の図７及び図８においても同様とする。
【0051】
第１の変形例においては、上述した本実施形態と同様に、各画素がメイン発光領域とサブ発光領域とを含み、メイン発光領域におけるメインホール注入層のドーパント濃度は、サブ発光領域におけるサブホール注入層のドーパント濃度よりも低い。すなわち、メイン発光領域における駆動電圧が比較的高くなっている。また、表示装置の全体構成や発光部１００等の積層構造についても、図１～図４を参照して説明した本実施形態の構成と同様であるとよい。
【0052】
図６に示す例においては、各画素において、サブ発光領域とメイン発光領域が、第１の方向Ｄ１に並んで設けられている。また、緑色画素、青色画素、赤色画素が、第１の方向Ｄ１にこの順で並んで設けられている。このような配列のため、各画素のメイン発光領域は、第１の方向Ｄ１で隣り合う画素のサブ発光領域と隣り合っており、各画素のサブ発光領域は、第１の方向Ｄ１で隣り合う画素のメイン発光領域と隣り合っている。
【0053】
また、図６に示す例においては、各画素のメイン発光領域は、第２の方向Ｄ２で隣り合う画素のサブ発光領域と隣り合っており、各画素のサブ発光領域は、第２の方向Ｄ２で隣り合う画素のメイン発光領域と隣り合っている。
【0054】
以上のように、第１の変形例においては、各画素のメイン発光領域が、第１の方向Ｄ１及び第２の方向Ｄ２において隣り合う画素のサブ発光領域と隣り合っている。そのため、隣り合う画素におけるサブ発光領域が発光した際に、正孔のリークが生じたとしても、意図せずメイン発光領域が発光してしまうことを抑制できる。その結果、光の混色が生じてしまうことを抑制できる。
【0055】
［第２の変形例］
図７は、第２の変形例における発光領域の配列を模式的に示す平面図である。
図７は、第２の変形例における発光領域の配列を模式的に示す平面図である。
【0056】
第２の変形例においては、各画素において、サブ発光領域とメイン発光領域が、第２の方向Ｄ２に並んで設けられている。第２の変形例においては、同じ色の画素においては、サブ発光領域とメイン発光領域との相対位置を同様とした。具体的には、例えば、青色画素において、サブ発光領域ＳＰＢ１とメイン発光領域ＭＰＢ１との相対位置は、サブ発光領域ＳＰＢ２とメイン発光領域ＭＰＢ２との相対位置と同様である。
【0057】
また、第１の方向Ｄ１に隣り合う画素の少なくとも一部において、サブ発光領域とメイン発光領域とは第２の方向において反対側に設けられている。例えば、メイン発光領域ＭＰＲ１は、サブ発光領域ＳＰＧ１と第１の方向で隣り合っており、サブ発光領域ＳＰＲ１は、メイン発光領域ＭＰＧ１と第１の方向で隣り合っている。このような配列を採用するため、隣り合う画素におけるサブ発光領域が発光した際に、正孔のリークが生じたとしても、意図せずメイン発光領域が発光してしまうことを抑制できる。その結果、光の混色が生じてしまうことを抑制できる。
【0058】
［第３の変形例］
図８は、第３の変形例における発光領域の配列を模式的に示す平面図である。
図８は、第３の変形例における発光領域の配列を模式的に示す平面図である。
【0059】
図７を参照して説明した第２の変形例においては、同じ色の画素においては、サブ発光領域とメイン発光領域との相対位置を同様とする例を示したが、第３の変形例においては、同じ色の画素であって第１の方向で最も近い画素におけるサブ発光領域とメイン発光領域との位置を逆とした。具体的には、メイン発光領域ＭＰＢ１とメイン発光領域ＭＰＢ２とは第２の方向Ｄ２において互いに反対側に位置しており、サブ発光領域ＳＰＢ１とサブ発光領域ＳＰＢ２とは第２の方向Ｄ２において互いに反対側に位置している。このような配列を採用することで、互いに隣り合うメイン発光領域及びサブ発光領域を多くすることができる。これにより、隣り合う画素におけるサブ発光領域が発光した際に、正孔のリークが生じたとしても、意図せずメイン発光領域が発光してしまうことを抑制できる。その結果、光の混色が生じてしまうことを抑制できる。
【符号の説明】
【0060】
２ 表示装置、４ 画素アレイ部、６ ＯＬＥＤ、８ 画素回路、１０ スイッチングＴＦＴ、１２ 駆動ＴＦＴ、１４ キャパシタ、２０ 走査線駆動回路、２２ 映像線駆動回路、２４ 駆動電源回路、２６ 制御装置、２８ 走査信号線、３０ 映像信号線、３２ 駆動電源線、４０ 表示パネル、４２ ＴＦＴ基板、４４ パッシベーション膜、４６ 下部電極、４８ バンク、５０ 上部電極、５２ 封止層、６０ 表示領域、６２ 額縁領域、６４ 端子領域、７０ ドライバＩＣ、７２ ＦＰＣ、８０ ホール注入層、１００ 発光部、１０２ ホール輸送層、１０４ 電子ブロック層、１０６ 発光層、１０８ ホールブロック層、１１０ 電子輸送層、１１２ 電子注入層。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】