▶ 株式会社デンソーの特許一覧 ▶ トヨタ自動車株式会社の特許一覧 ▶ 株式会社ミライズテクノロジーズの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024158399
(43)【公開日】2024-11-08
(54)【発明の名称】圧電膜積層体およびその製造方法
(51)【国際特許分類】
H10N 30/853 20230101AFI20241031BHJP
H10N 30/00 20230101ALI20241031BHJP
H10N 30/01 20230101ALI20241031BHJP
H10N 30/076 20230101ALI20241031BHJP
H10N 30/30 20230101ALI20241031BHJP
H10N 30/079 20230101ALI20241031BHJP
H10N 30/85 20230101ALI20241031BHJP
【ＦＩ】
H10N30/853
H10N30/00
H10N30/01
H10N30/076
H10N30/30
H10N30/079
H10N30/85
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2023073561
(22)【出願日】2023-04-27
(71)【出願人】
【識別番号】000004260
【氏名又は名称】株式会社デンソー
(71)【出願人】
【識別番号】000003207
【氏名又は名称】トヨタ自動車株式会社
(71)【出願人】
【識別番号】520124752
【氏名又は名称】株式会社ミライズテクノロジーズ
(74)【代理人】
【識別番号】110001128
【氏名又は名称】弁理士法人ゆうあい特許事務所
(72)【発明者】
【氏名】木嶋 健治
(72)【発明者】
【氏名】山田 英雄
(72)【発明者】
【氏名】川合 祐輔
(57)【要約】
【課題】異常粒に起因する圧電性の低下およびばらつきを抑制できる圧電膜積層体を提供する。
【解決手段】Ｓｉ基板１１と、Ｓｉ基板１１の一面１１ａ上に形成された下層ＳｃＡｌＮ膜１３と、下層ＳｃＡｌＮ膜１３におけるＳｉ基板１１と反対側の一面１３ａの上に形成され、アモルファス膜で構成された中間層１４と、中間層１４における下層ＳｃＡｌＮ膜１３と反対側の一面１４ａの上に形成された上層ＳｃＡｌＮ膜１５と、を有した圧電膜積層体とし、下層ＳｃＡｌＮ膜１３の一面１３ａにおける最大高さＲｚ２が、中間層１４の膜厚より小さく、下層ＳｃＡｌＮ膜１３の膜厚の１４％未満になっている。
【選択図】図１Ｂ
【解決手段】Ｓｉ基板１１と、Ｓｉ基板１１の一面１１ａ上に形成された下層ＳｃＡｌＮ膜１３と、下層ＳｃＡｌＮ膜１３におけるＳｉ基板１１と反対側の一面１３ａの上に形成され、アモルファス膜で構成された中間層１４と、中間層１４における下層ＳｃＡｌＮ膜１３と反対側の一面１４ａの上に形成された上層ＳｃＡｌＮ膜１５と、を有した圧電膜積層体とし、下層ＳｃＡｌＮ膜１３の一面１３ａにおける最大高さＲｚ２が、中間層１４の膜厚より小さく、下層ＳｃＡｌＮ膜１３の膜厚の１４％未満になっている。
【選択図】図１Ｂ
【特許請求の範囲】
【請求項1】
圧電膜積層体であって、
基材（１１）と、
前記基材の一面（１１ａ）上に形成された下層ＳｃＡｌＮ膜（１３）と、
前記下層ＳｃＡｌＮ膜における前記基材と反対側の一面（１３ａ）の上に形成された中間層（１４）と、
前記中間層における前記下層ＳｃＡｌＮ膜と反対側の一面（１４ａ）の上に形成された上層ＳｃＡｌＮ膜（１５）と、を有し、
前記下層ＳｃＡｌＮ膜の前記一面における最大高さ（Ｒｚ２）は、前記中間層の膜厚より小さく、前記下層ＳｃＡｌＮ膜の膜厚の１４％未満になっている、圧電膜積層体。
基材（１１）と、
前記基材の一面（１１ａ）上に形成された下層ＳｃＡｌＮ膜（１３）と、
前記下層ＳｃＡｌＮ膜における前記基材と反対側の一面（１３ａ）の上に形成された中間層（１４）と、
前記中間層における前記下層ＳｃＡｌＮ膜と反対側の一面（１４ａ）の上に形成された上層ＳｃＡｌＮ膜（１５）と、を有し、
前記下層ＳｃＡｌＮ膜の前記一面における最大高さ（Ｒｚ２）は、前記中間層の膜厚より小さく、前記下層ＳｃＡｌＮ膜の膜厚の１４％未満になっている、圧電膜積層体。
【請求項2】
前記中間層は、アモルファス膜である、請求項１に記載の圧電膜積層体。
【請求項3】
前記アモルファス膜は、ＳｉＮ膜、ＴＥＯＳ膜、シリコン酸化膜、ＨｆＯｘ膜、Ｍｏ酸化膜、Ａｌ２Ｏ３膜のいずれか１つもしくは複数によって構成されている、請求項２に記載の圧電膜積層体。
【請求項4】
前記アモルファス膜は、導電性である、請求項２に記載の圧電膜積層体。
【請求項5】
前記基材と前記下層ＳｃＡｌＮ膜との間に形成された第１電極膜（３１）と、
前記下層ＳｃＡｌＮ膜と前記上層ＳｃＡｌＮ膜との間に形成された第２電極膜（３２）と、
前記上層ＳｃＡｌＮ膜における前記中間層と反対側の一面（１５ａ）の上に形成された第３電極膜（３３）と、を備えている、請求項１に記載の圧電膜積層体。
前記下層ＳｃＡｌＮ膜と前記上層ＳｃＡｌＮ膜との間に形成された第２電極膜（３２）と、
前記上層ＳｃＡｌＮ膜における前記中間層と反対側の一面（１５ａ）の上に形成された第３電極膜（３３）と、を備えている、請求項１に記載の圧電膜積層体。
【請求項6】
前記第１電極膜、前記第２電極膜、前記第３電極膜は、Ｐｔ、Ｍｏ、Ｔｉ、Ｗ、Ｒｕのいずれか１層もしくは複数層によって構成されている、請求項５に記載の圧電膜積層体。
【請求項7】
前記下層ＳｃＡｌＮ膜に含まれるＳｃの濃度は、２４原子％～４３原子％である、請求項１ないし６のいずれか１つに記載の圧電膜積層体。
【請求項8】
圧電膜積層体の製造方法であって、
基材（１１）を用意することと、
前記基材の一面（１１ａ）上に下層ＳｃＡｌＮ膜（１３）を形成することと、
前記下層ＳｃＡｌＮ膜における前記基材と反対側の一面（１３ａ）を平坦化することと、
前記下層ＳｃＡｌＮ膜の前記一面の上に中間層（１４）を形成することと、
前記中間層における前記下層ＳｃＡｌＮ膜と反対側の一面（１４ａ）の上に上層ＳｃＡｌＮ膜（１５）を形成することと、を有し、
前記中間層を形成することでは、該中間層の膜厚を、前記平坦化することの前における前記下層ＳｃＡｌＮ膜の前記一面の最大高さ（Ｒｚ２）より小さく、前記平坦化することの後における前記下層ＳｃＡｌＮ膜の前記一面の最大高さより大きくする、圧電膜積層体の製造方法。
基材（１１）を用意することと、
前記基材の一面（１１ａ）上に下層ＳｃＡｌＮ膜（１３）を形成することと、
前記下層ＳｃＡｌＮ膜における前記基材と反対側の一面（１３ａ）を平坦化することと、
前記下層ＳｃＡｌＮ膜の前記一面の上に中間層（１４）を形成することと、
前記中間層における前記下層ＳｃＡｌＮ膜と反対側の一面（１４ａ）の上に上層ＳｃＡｌＮ膜（１５）を形成することと、を有し、
前記中間層を形成することでは、該中間層の膜厚を、前記平坦化することの前における前記下層ＳｃＡｌＮ膜の前記一面の最大高さ（Ｒｚ２）より小さく、前記平坦化することの後における前記下層ＳｃＡｌＮ膜の前記一面の最大高さより大きくする、圧電膜積層体の製造方法。
【請求項9】
前記平坦化することでは、ミリング、ＣＭＰ、エッチバック、ウェットエッチングのいずれか１つを行う、請求項８に記載の圧電膜積層体の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、下地材となる基材上に複数の圧電膜が積層された圧電膜積層体およびその製造方法に関する。
【背景技術】
【0002】
圧電膜をＳｃＡｌＮで構成する場合、Ｓｃを高濃度に含有させることで圧電定数を高くすることができ、圧電応答性を向上できることが知られている（特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特許第５１９０８４１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、Ｓｃを高濃度に含有させることで圧電定数を高くできる反面、ｃ軸の向きがランダムである異常粒を増加させる。異常粒は、ＳｃＡｌＮ膜の表面から突出すような状態で存在するため、ＳｃＡｌＮ膜の表面に凹凸が残った状態になる。このため、ＳｃＡｌＮ膜の上にアモルファス膜で構成される中間層を介してさらにＳｃＡｌＮ膜を成膜すると、中間層が下地となるＳｃＡｌＮ膜の凹凸の影響を受ける。中間層が絶縁膜で構成されていて容量値を持っているが、ＳｃＡｌＮ膜の凹凸の影響を緩和するために中間層を厚くすると、容量値が低い絶縁膜がＳｃＡｌＮ膜の間に存在することになり、ＳｃＡｌＮの実効的な圧電性が下がる。このため、中間層を厚くするのは好ましくない。一方、中間層を薄くすると、中間層から異常粒が突き出し、中間層上に配置されるＳｃＡｌＮ膜に異常粒が引き継がれて圧電性を低下させたり、中間層厚のばらつきによる圧電性のばらつきを発生させたりする。
【0005】
本開示は上記点に鑑みて、異常粒に起因する圧電性の低下およびばらつきを抑制できる圧電膜積層体およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記目的を達成するため、請求項１に記載の発明は、
圧電膜積層体であって、
基材（１１）と、
基材の一面（１１ａ）上に形成された下層ＳｃＡｌＮ膜（１３）と、
下層ＳｃＡｌＮ膜における基材と反対側の一面（１３ａ）の上に形成された中間層（１４）と、
中間層における下層ＳｃＡｌＮ膜と反対側の一面（１４ａ）の上に形成された上層ＳｃＡｌＮ膜（１５）と、を有し、
下層ＳｃＡｌＮ膜の一面における最大高さ（Ｒｚ２）は、中間層の膜厚より小さく、下層ＳｃＡｌＮ膜の膜厚の１４％未満になっている。
圧電膜積層体であって、
基材（１１）と、
基材の一面（１１ａ）上に形成された下層ＳｃＡｌＮ膜（１３）と、
下層ＳｃＡｌＮ膜における基材と反対側の一面（１３ａ）の上に形成された中間層（１４）と、
中間層における下層ＳｃＡｌＮ膜と反対側の一面（１４ａ）の上に形成された上層ＳｃＡｌＮ膜（１５）と、を有し、
下層ＳｃＡｌＮ膜の一面における最大高さ（Ｒｚ２）は、中間層の膜厚より小さく、下層ＳｃＡｌＮ膜の膜厚の１４％未満になっている。
【0007】
このように、下層ＳｃＡｌＮ膜の一面における最大高さが中間層の膜厚より小さく、下層ＳｃＡｌＮ膜の膜厚の１４％未満になっている。つまり、下層ＳｃＡｌＮ膜の一面が平坦化されることで、最大高さが中間層の膜厚よりも小さくされている。このため、圧電定数ｄ３３を確保することができ、異常粒に起因する圧電性の低下およびばらつきを抑制することが可能となる。
【0008】
請求項８に記載の発明は、
圧電膜積層体の製造方法であって、
基材（１１）を用意することと、
基材の一面（１１ａ）上に下層ＳｃＡｌＮ膜（１３）を形成することと、
下層ＳｃＡｌＮ膜における基材と反対側の一面（１３ａ）を平坦化することと、
下層ＳｃＡｌＮ膜の一面の上に中間層（１４）を形成することと、
中間層における下層ＳｃＡｌＮ膜と反対側の一面（１４ａ）の上に上層ＳｃＡｌＮ膜（１５）を形成することと、を有し、
中間層を形成することでは、該中間層の膜厚を、平坦化することの前における下層ＳｃＡｌＮ膜の一面の最大高さ（Ｒｚ２）より小さく、平坦化することの後における下層ＳｃＡｌＮ膜の一面の最大高さより大きくする。
圧電膜積層体の製造方法であって、
基材（１１）を用意することと、
基材の一面（１１ａ）上に下層ＳｃＡｌＮ膜（１３）を形成することと、
下層ＳｃＡｌＮ膜における基材と反対側の一面（１３ａ）を平坦化することと、
下層ＳｃＡｌＮ膜の一面の上に中間層（１４）を形成することと、
中間層における下層ＳｃＡｌＮ膜と反対側の一面（１４ａ）の上に上層ＳｃＡｌＮ膜（１５）を形成することと、を有し、
中間層を形成することでは、該中間層の膜厚を、平坦化することの前における下層ＳｃＡｌＮ膜の一面の最大高さ（Ｒｚ２）より小さく、平坦化することの後における下層ＳｃＡｌＮ膜の一面の最大高さより大きくする。
【0009】
このように、下層ＳｃＡｌＮ膜の一面を平坦化することで、中間層の膜厚を平坦化前における下層ＳｃＡｌＮ膜の一面の最大高さより小さく、平坦化後における下層ＳｃＡｌＮ膜の一面の最大高さより大きくすることができる。これにより、圧電定数ｄ３３を確保することができ、異常粒に起因する圧電性の低下およびばらつきを抑制することが可能となる。
【0010】
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
【図面の簡単な説明】
【0011】
【図1A】第１実施形態における圧電膜積層体の断面図である。
【図2】ＳｃＡｌＮの結晶構造を示す図である。
【図3A】第１実施形態における圧電膜積層体の製造工程を示す図である。
【図4】平坦化前の下層ＳｃＡｌＮ膜の一面の最大高さと第２中間層の膜厚の関係を示した断面図である。
【図5A】下層ＳｃＡｌＮ膜の一面の表面ＡＦＭ像を示す図である。
【図6】アモルファス膜の上にＳｃＡｌＮ膜を形成した場合のアモルファス膜の膜厚に対する圧電定数ｄ３３の変化を示した図である。
【図7】第２中間層を厚く形成した後に平坦化し、その上に上層ＳｃＡｌＮ膜を成膜した場合の様子を示した断面図である。
【図8】第２実施形態における圧電膜積層体の断面図である。
【図9A】第２実施形態における圧電膜積層体の製造工程を示す図である。
【図10】第２電極膜の一面の最大高さの説明図である。
【発明を実施するための形態】
【0012】
以下、本開示の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【0013】
（第１実施形態）
図１Ａおよび図１Ｂに示すように、本実施形態の圧電膜積層体１０は、Ｓｉ基板１１と、第１中間層１２と下層ＳｃＡｌＮ膜１３、第２中間層１４と上層ＳｃＡｌＮ膜１５と、を備える。これらの膜が順に積層されることにより、圧電膜積層体１０が構成されている。
図１Ａおよび図１Ｂに示すように、本実施形態の圧電膜積層体１０は、Ｓｉ基板１１と、第１中間層１２と下層ＳｃＡｌＮ膜１３、第２中間層１４と上層ＳｃＡｌＮ膜１５と、を備える。これらの膜が順に積層されることにより、圧電膜積層体１０が構成されている。
【0014】
Ｓｉ基板１１は、半導体材料であるＳｉで主に構成された基板である。Ｓｉ以外の半導体材料で構成された基板が用いられてもよい。なお、ここでは記載していないが、Ｓｉ基板１１の一面１１ａにＴＥＯＳ（Tetraethyl ort hosilicate）膜などが形成されていても良い。
【0015】
第１中間層１２は、Ｓｉ基板１１の一面１１ａ上に形成されており、ＳｃＡｌＮの下地となる層を含んで構成されている。第１中間層１２は、複数層の積層構造でも良いし、単層構造でも良い。第１中間層１２は、アモルファス膜で構成されていると、その上に形成されるＳｃＡｌＮの結晶性を良好にすることが可能となる。第１中間層１２が積層構造とされる場合には、ＳｃＡｌＮと接する最表面の層がアモルファス膜で構成されていると好ましい。また、本実施形態では、第１中間層１２は、絶縁性材料で構成されており、複数層の積層構造とされている場合には少なくともＳｃＡｌＮと接する最表面の層が絶縁性材料で構成されている。図１Ｂに示される第１中間層１２におけるＳｉ基板１１と反対側の一面１２ａの最大高さＲｚ１については任意であるが、０．５ｎｍ以下とすると、上層に形成されるＳｃＡｌＮ中のＳｃ濃度が高くても良好な圧電性が得られるため好ましい。
【0016】
絶縁性材料で構成されるアモルファス膜としては、例えば、ＳｉＮ（シリコン窒化）膜、ＴＥＯＳ膜、シリコン酸化膜、ＨｆＯｘ（酸化ハフニウム）膜、Ｍｏ（モリブデン）酸化膜、Ａｌ２Ｏ３膜などが挙げられる。本実施形態の第１中間層１２は、ここで挙げたアモルファス膜のうちのいずれか１つもしくは複数によって構成されている。
【0017】
なお、アモルファスとは、結晶構造を持たない物質の状態のことであり、非晶質とも呼ばれる。膜を構成する材料がアモルファスであることは、膜に対して電子線回折測定を行うことで確認される。その測定結果がハローパターンのとき、膜を構成する材料はアモルファスである。また、本明細書において、絶縁性とは、電気抵抗率、すなわち体積抵抗率が１０４Ω・ｍ以上であることを意味する。
【0018】
また、最大高さＲｚは、表面の凹凸の最も突き出たところと最も窪んだところ差である。最大高さＲｚは、JIS B 0601に定められたものである。原子間力顕微鏡、触針式表面粗さ計などにより、表面を走査して、最大高さＲｚを測定することができる。また、測定したい表面上に別の膜が形成されている場合、透過電子顕微鏡による断面観察を行い、測定したい界面の形状を求めることによって、最大高さＲｚを測定することができる。
【0019】
下層ＳｃＡｌＮ膜１３は、ＳｃＡｌＮ、つまりスカンジウム含有窒化アルミニウムで主に構成された圧電膜である。下層ＳｃＡｌＮ膜１３は、第１中間層１２の一面１２ａ上、つまり第１中間層１２を介してＳｉ基板１１の一面１１ａ上に形成されている。下層ＳｃＡｌＮ膜１３のうち第１中間層１２と反対側の一面１３ａは、図１Ｂに示される表面が平坦化処理されることで最大高さＲｚ２が下層ＳｃＡｌＮ膜１３の上に形成される第２中間層１４の膜厚よりも小さくされている。
【0020】
また、下層ＳｃＡｌＮ膜１３のＳｃ濃度は、０原子％よりも大きく、４３原子％以下のいずれの濃度でもよい。Ｓｃ濃度が高いほど圧電性を高められるため、Ｓｃ濃度を２４原子％以上とすると好ましい。ただし、Ｓｃ濃度が高すぎると異常粒が発生し易くなるため、異常粒の発生量を考慮すると、Ｓｃ濃度が４３原子％以下であると好ましい。
【0021】
下層ＳｃＡｌＮ膜１３は、図２に示す六方晶の結晶構造を有するとともに、複数の結晶粒を有する多結晶の構造を有する。複数の結晶粒に、下層ＳｃＡｌＮ膜１３の一面１３ａに対して垂直な向きに六方晶のｃ軸が配向するｃ軸配向結晶粒が多く含まれるときに、下層ＳｃＡｌＮ膜１３の圧電性が高くなる。一方、複数の結晶粒に、六方晶のｃ軸の向きがランダムである異常粒が多く含まれるときに、下層ＳｃＡｌＮ膜１３の圧電性が低くなる。下層ＳｃＡｌＮ膜１３に存在する異常粒が少ないほど、下層ＳｃＡｌＮ膜１３に存在するｃ軸配向結晶粒が多くなる関係がある。このため、ＳｃＡｌＮ膜１５中の異常粒の発生が抑制されることが望まれる。したがって、Ｓｃを含有させ、好ましくは高いＳｃ濃度とすることで圧電性を向上させつつ、圧電性を低下させない程度のＳｃ濃度に押えるようにすると、Ｓｃ濃度を２４原子％以上かつ４３原子％以下とするのが好ましい。
【0022】
なお、Ｓｃ濃度とは、Ｓｃの原子数とＡｌの原子数との総量１００原子％に対してのＳｃの原子数が占める割合である。原子％は、原子数百分率を指している。Ｓｃ濃度は、ＲＢＳによって測定される。ＲＢＳは、Rutherford Backscattering Spectrometry（すなわち、ラザフォード後方散乱分光）の略称である。本明細書に示すＳｃ濃度は、下記の装置を用いて、下記の測定条件で測定された値である。
【0023】
装置名：National Electrostatics Corporation製 Pelletron 3SDH
測定条件
ＲＢＳ測定
入射イオン: 4He++
入射エネルギー: 2300keV
入射角: 0deg
散乱角: 160deg
試料電流: 13nA
ビーム径: 2mmφ
面内回転: 無
照射量: 70μC
第２中間層１４は、下層ＳｃＡｌＮ膜１３の一面１３ａ上に形成されており、ＳｃＡｌＮの下地となる層を含んで構成されている。第２中間層１４の膜厚は１０～２０ｎｍとされている。第２中間層１４は、複数層の積層構造でも良いし、単層構造でも良い。第２中間層１４は、アモルファス膜で構成されていると、その上に形成されるＳｃＡｌＮの結晶性を良好にすることが可能となる。第２中間層１４が積層構造とされる場合には、ＳｃＡｌＮと接する最表面の層がアモルファス膜で構成されていると好ましい。また、本実施形態では、第２中間層１４は、絶縁性材料で構成されており、複数層の積層構造とされている場合には少なくともＳｃＡｌＮと接する最表面の層が絶縁性材料で構成されている。図１Ｂに示される第２中間層１４のうち下層ＳｃＡｌＮ膜１３と反対側の一面１４ａの最大高さＲｚ３については、下層ＳｃＡｌＮ膜１３の一面１３ａの最大高さＲｚ２と同程度、つまり第２中間層１４の膜厚よりも小さくなっている。
測定条件
ＲＢＳ測定
入射イオン: 4He++
入射エネルギー: 2300keV
入射角: 0deg
散乱角: 160deg
試料電流: 13nA
ビーム径: 2mmφ
面内回転: 無
照射量: 70μC
第２中間層１４は、下層ＳｃＡｌＮ膜１３の一面１３ａ上に形成されており、ＳｃＡｌＮの下地となる層を含んで構成されている。第２中間層１４の膜厚は１０～２０ｎｍとされている。第２中間層１４は、複数層の積層構造でも良いし、単層構造でも良い。第２中間層１４は、アモルファス膜で構成されていると、その上に形成されるＳｃＡｌＮの結晶性を良好にすることが可能となる。第２中間層１４が積層構造とされる場合には、ＳｃＡｌＮと接する最表面の層がアモルファス膜で構成されていると好ましい。また、本実施形態では、第２中間層１４は、絶縁性材料で構成されており、複数層の積層構造とされている場合には少なくともＳｃＡｌＮと接する最表面の層が絶縁性材料で構成されている。図１Ｂに示される第２中間層１４のうち下層ＳｃＡｌＮ膜１３と反対側の一面１４ａの最大高さＲｚ３については、下層ＳｃＡｌＮ膜１３の一面１３ａの最大高さＲｚ２と同程度、つまり第２中間層１４の膜厚よりも小さくなっている。
【0024】
第２中間層１４の一面１４ａの形状は、下層ＳｃＡｌＮ膜１３の一面１３ａの形状を引き継ぐ。このため、最大高さＲｚ３は、最大高さＲｚ２と同等になる。そして、最大高さＲｚ２が第２中間層１４の膜厚よりも小さくなっているため、下層ＳｃＡｌＮ膜１３の一面１３ａに形成される異常粒に起因する凹凸がすべて第２中間層１４の膜厚内で収まった状態となる。
【0025】
上層ＳｃＡｌＮ膜１５は、第２中間層１４の一面１４ａ上に形成されている。上層ＳｃＡｌＮ膜１５は、下層ＳｃＡｌＮ膜１３と同様の構成とされている。ただし、上層ＳｃＡｌＮ膜１５については、図１Ｂに示される第２中間層１４と反対側の一面１５ａの最大高さＲｚ４が下層ＳｃＡｌＮ膜１３の一面１３ａの最大高さＲｚ２と同等である必要はなく、最大高さＲｚ４が最大高さＲｚ２より大きくなっていても良い。
【0026】
このように構成される圧電膜積層体１０は、例えば圧電フィルタとして用いられる。例えば、下層ＳｃＡｌＮ膜１３や上層ＳｃＡｌＮ膜１５における図１の紙面横方向の側面に図示しない電極を接合し、回路に組み込むことで圧電フィルタを構成できる。
【0027】
そして、本実施形態では、下層ＳｃＡｌＮ膜１３の一面１３ａを平坦化することで最大高さＲｚ２が第２中間層１４の膜厚よりも小さくされている。このため、第２中間層１４の膜厚が厚くなくても下層ＳｃＡｌＮ膜１３に発生した異常粒に起因する凹凸がすべて第２中間層１４の膜厚内で収まった状態にできる。つまり、第２中間層１４から異常粒が突出さないようにできる。したがって、異常粒に起因する圧電性の低下およびばらつきを抑制できる圧電膜積層体１０とすることが可能となる。
【0028】
【0029】
まず、図３Ａに示すように、Ｓｉ基板１１を用意し、Ｓｉ基板１１の一面１１ａ上に第１中間層１２を形成する。Ｓｉ基板１１としては、一面１１ａにＴＥＯＳ膜が形成されたものであっても良い。例えば、第１中間層１２をＳｉＮ膜とする場合、プラズマＣＶＤ法などによって第１中間層１２を成膜することができる。また、必要に応じて第１中間層１２の一面１２ａ側に対して平坦化工程を行うことで、一面１２ａの最大高さＲｚ１を低下させる。例えば、Ａｒプラズマを用いたエッチングによって、第１中間層１２の一面１２ａを平坦化できる。
【0030】
次に、図３Ｂに示すように、第１中間層１２の一面１２ａ上に下層ＳｃＡｌＮ膜１３を成膜する。例えば、反応性ＤＣスパッタリング法にて、第１中間層１２の一面１２ａ上に下層ＳｃＡｌＮ膜１３を成膜できる。このとき、下層ＳｃＡｌＮ膜１３にＳｃが含まれているため、異常粒が突き出すことで下層ＳｃＡｌＮ膜１３の一面１３ａが凹凸面となる。そして、このときの一面１３ａの最大高さＲｚ２は、図４に示すように、まだこの後に形成する第２中間層１４の膜厚Ｔ以上となる。実験によれば、ＳｃＡｌＮ膜の厚みと最大高さＲｚとの間には相関があり、最大高さＲｚはＳｃＡｌＮ膜の厚みの１４％程度になることを確認している。ここでは、下層ＳｃＡｌＮ膜１３の厚みを数百ｎｍ、例えば５００ｎｍとしており、厚みを５００ｎｍとした場合には最大高さＲｚ２が７０ｎｍになる。このため、最大高さＲｚ２は、第２中間層１４の膜厚となる１０～２０ｎｍと比較しても大きく、第２中間層１４の膜厚以上になる。また、下層ＳｃＡｌＮ膜１３の厚みを１００ｎｍとする場合であっても、最大高さＲｚ２が１４ｎｍになり、第２中間層１４の膜厚を１０ｎｍ程度にしようとすると、それより大きくなる。第２中間層１４の膜厚については薄い方が容量値を高められるため薄くしたいが、最大高さＲｚ２が大きいと薄くすることが困難となる。
【0031】
具体的には、下層ＳｃＡｌＮ膜１３の一面１３ａについて、表面ＡＦＭ像を撮影すると図５Ａに示すように異常粒２０が無数に存在した状態になっている。この表面ＡＦＭ像中に示したVB－VB線上の断面において、一面１３ａの凹凸を観測すると、図５Ｂのように異常粒２０が存在している場所で凹凸の高さが高くなる。この状態で一面１３ａ上に第２中間層１４を成膜すると、第２中間層１４から異常粒２０の先端が突き出してしまうため、第２中間層１４を厚くする必要があるが、第２中間層１４が絶縁材料で構成されていて容量値を持つため、下層ＳｃＡｌＮ膜１３と上層ＳｃＡｌＮ膜１５の間に容量値が低い絶縁材料が存在することになる。これにより、ＳｃＡｌＮの実効的な圧電性が下がるので、第２中間層１４を厚くし過ぎるのは好ましくなく、２０ｎｍ以下であると好ましい。
【0032】
アモルファス膜の厚さを変えてその上にＳｃＡｌＮ膜を形成した場合の圧電定数ｄ３３の変化について、Ｓｃ濃度を２４原子％、３０原子％、４０原子％の３種類としたＳｃＡｌＮ膜を成膜して解析したところ、図６に示す結果となった。この図に示されるように、Ｓｃ濃度が高いほど圧電定数ｄ３３が大きくなるが、アモルファス膜が厚くなるほど圧電定数ｄ３３が小さくなる。図５Ｂに示す結果から、この状態での一面１３ａの最大高さＲｚ２は５１．１４ｎｍ程度であるため、第２中間層１４を７０ｎｍ程度の厚みにすることが考えられる。しかしながら、アモルファス膜が７０ｎｍの場合、図中矢印で示したようにＳｃ濃度が４０原子％の際の圧電定数ｄ３３が１８ｐＣ／Ｎ程度となり、厚さが２０ｎｍの場合にＳｃ濃度が３０原子％の際の圧電定数ｄ３３と同値となる。このように、Ｓｃ濃度を高くする効果が薄れるため、アモルファス膜を厚く形成することは好ましくない。
【0033】
一方、一面１３ａの凹凸を残したままアモルファス膜で構成される第２中間層１４を成膜し、第２中間層１４の表面を平坦化して第２中間層１４を薄くし、圧電性の低下を抑制することも考えられる。しかしながら、この場合には、図７に示すように、第２中間層１４の膜厚にばらつきが生じるし、部分的に消失して異常粒２０が露出することもある。第２中間層１４の膜厚ばらつきは圧電性ばらつきを発生させるし、部分的な消失により圧電性の低下も発生させる。さらに、露出した異常粒２０上に上層ＳｃＡｌＮ膜１５が形成されると、上層ＳｃＡｌＮ膜１５にも異常粒２０が引き継がれることになる。したがって、厚く形成した第２中間層１４を平坦化して薄くする場合も圧電性の低下が避けられない。
【0034】
このため、本実施形態では、図３Ｃに示すように、下層ＳｃＡｌＮ膜１３の一面１３ａに対して平坦化処理を行うことで一面１３ａを平坦面とする。平坦化処理としては、ミリング、ＣＭＰ（chemical mechanical polishing）、エッチバック、ウェットエッチングなどが挙げられる。ミリングを行うと最大高さＲｚ３を最も小さくできる。エッチバックの場合、突出している部分が窪んだ部分よりもエッチレートが大きくなる条件で行えば良い。ウェットエッチングの場合、等方的にエッチングされることで一面１３ａが平坦化される。この平坦化処理により、一面１３ａの最大高さＲｚ３が低減され、下層ＳｃＡｌＮ膜１３の膜厚の１４％未満になって、この後に形成する第２中間層１４の膜厚Ｔより小さくなる。実験によれば、最大高さＲｚ２を１０ｎｍ未満、例えば８ｎｍ以下にできた。
【0035】
この後、図３Ｄに示すように、第２中間層１４を例えば１０～２０ｎｍの膜厚で成膜したのち、さらに一面１４ａ上に上層ＳｃＡｌＮ膜１５を成膜する。第２中間層１４については、第１中間層１２と同様の手法で成膜できる。また、上層ＳｃＡｌＮ膜１５については、下層ＳｃＡｌＮ膜１３と同様の手法で成膜できる。このようにして上層ＳｃＡｌＮ膜１５を形成することで、本実施形態の圧電膜積層体１０が完成する。
【0036】
以上説明したように、本実施形態にかかる圧電膜積層体１０は、下層ＳｃＡｌＮ膜１３の一面１３ａが平坦化されることで、最大高さＲｚ２が第２中間層１４の膜厚Ｔよりも小さくされている。このため、圧電定数ｄ３３を確保することができ、異常粒２０に起因する圧電性の低下およびばらつきを抑制することが可能となる。
【0037】
また、本実施形態の圧電膜積層体１０では、第１中間層１２や第２中間層１４をアモルファス膜で構成しているため、その上に形成する下層ＳｃＡｌＮ膜１３や上層ＳｃＡｌＮ膜１５の結晶性を良好にできる。特に、アモルファス膜としては、アモルファス性が高く、容量値を高くできるため、ＨｆＯｘ膜を用いると好ましい。
【0038】
（第２実施形態）
第１実施形態について説明する。本実施形態は、第１実施形態に対してＳｃＡｌＮ膜の両面に電極材料を配置するものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
第１実施形態について説明する。本実施形態は、第１実施形態に対してＳｃＡｌＮ膜の両面に電極材料を配置するものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【0039】
図８に示すように、本実施形態にかかる圧電膜積層体１０は、基板１１の上に第１電極膜３１が形成され、その一面３１ａ上に第１中間層１２を介して下層ＳｃＡｌＮ膜１３が形成されている。また、下層ＳｃＡｌＮ膜１３の一面１３ａ上に第２電極膜３２が形成され、その一面３２ａの上に第２中間層１４を介して上層ＳｃＡｌＮ膜１５が形成されている。そして、上層ＳｃＡｌＮ膜１５の一面１５ａ上に第３電極膜３３が形成されている。つまり、下層ＳｃＡｌＮ膜１３を第１電極膜３１と第２電極膜３２とで挟み、上層ＳｃＡｌＮ膜１５を第２電極膜３２と第３電極膜３３とで挟んだ構成とされている。
【0040】
第１電極膜３１、第２電極膜３２および第３電極膜３３は、電極材料であるＰｔ（白金）、Ｍｏ、Ｔｉ（チタン）、Ｗ（タングステン）、Ｒｕ（ルテニウム）のいずれか１層もしくは複数層の積層膜によって構成されている。第１電極膜３１、第２電極膜３２および第３電極膜３３は、すべて同じ電極材料で構成されていても良いし、異なる電極材料で構成されていても良い。
【0041】
このように、ＳｃＡｌＮ膜の両面に電極材料を配置する構造においても、下層ＳｃＡｌＮ膜１３の一面１３ａを平坦化してから行っている。下層ＳｃＡｌＮ膜１３の上に形成される第２電極膜３２の一面３２ａの形状については、下地となる下層ＳｃＡｌＮ膜１３の一面１３ａの形状が引き継がれる。この第２電極膜３２の一面３２ａの凹凸を抑制できれば、第２中間層１４が薄くできて圧電定数ｄ３３を確保しつつ圧電性の低下およびばらつきを抑制できる。したがって、下層ＳｃＡｌＮ膜１３の一面１３ａを平坦化処理することで、第１実施形態と同様の効果が得られる。
【0042】
このように構成される圧電膜積層体１０は、例えばマイクロフォンなどに適用される。マイクロフォンに使用する場合、Ｓｉ基板１１に対して開口部を形成することで第１電極膜３１、第１中間層１２、下層ＳｃＡｌＮ膜１３、第２電極膜３２、第２中間層１４、上層ＳｃＡｌＮ膜１５および第３電極膜３３の積層構造によるメンブレンを構成する。そして、メンブレンに圧力が印加されると、その変位に基づいて下層ＳｃＡｌＮ膜１３や上層ＳｃＡｌＮ膜１５に印加された圧力に比例した分極が生じる。逆に、下層ＳｃＡｌＮ膜１３や上層ＳｃＡｌＮ膜１５に電圧を印加すると、印加した電圧に基づいてメンブレンが変位することで、メンブレンを超音波振動させることができる。これにより、マイクロフォンが超音波振動させられることで超音波を出力し、超音波が入力された際にはそれを検出することが可能となっている。
【0043】
また、このように構成される圧電膜積層体１０は、例えば圧電センサなどにも適用可能である。例えば、第２中間層１４を挟んで配置される下層ＳｃＡｌＮ膜１３と上層ＳｃＡｌＮ膜１５がペアの圧電膜として並列回路を組む構成とされる。すなわち、下層ＳｃＡｌＮ膜１３の変位に基づく電圧変化を第１電極膜３１および第２電極膜３２より取り出し、上層ＳｃＡｌＮ膜１５の変位に基づく電圧変化を第２電極膜３２および第３電極膜３３より取り出す。そして、これらの電位を差動増幅することでセンサ出力を得ることができる。このように、ペアの圧電膜として並列回路を組むことで、センサ感度の高い圧電センサにできる。
【0044】
【0045】
まず、図９Ａに示すように、Ｓｉ基板１１を用意し、その上に第１電極膜３１を成膜する。例えば、反応性ＤＣスパッタリング法にて、第１電極膜３１を成膜している。この後、第１実施形態における図３Ａ～図３Ｃと同様の手法で、第１中間層１２や下層ＳｃＡｌＮ膜１３を成膜したのち、下層ＳｃＡｌＮ膜１３の一面１３ａを平坦化処理する。
【0046】
その後、図９Ｂに示すように一面１３ａの上に第２電極膜３２を成膜する。例えば、反応性ＤＣスパッタリング法にて、第２電極膜３２を成膜している。このとき、一面１３ａが平坦化されているため、第２電極膜３２も一面１３ａの形状を引き継ぎ、第２電極膜３２の一面３２ａの凹凸が抑制された状態になる。つまり、図１０に示した第２電極膜３２の一面３２ａの最大高さＲｚ５は、一面１３ａの最大高さＲｚ２と同等になり、第２中間層１４の膜厚Ｔよりも小さくなる。
【0047】
この後、図９Ｃに示すように、第１実施形態の図３Ｄと同様の手法で第２中間層１４や上層ＳｃＡｌＮ膜１５を成膜する。また、必要に応じて、上層ＳｃＡｌＮ膜１５の一面１５ａに対して平坦化処理を行う。このときの平坦化処理については、下層ＳｃＡｌＮ膜１３の一面１３ａに対する平坦化処理と同様の手法で行えば良い。そして、上層ＳｃＡｌＮ膜１５の一面１５ａ上に第３電極膜３３を形成する。第３電極膜３３の一面３３ａについては、平坦化処理を行う必要はないが、平坦化処理を行っても良い。このようにして、本実施形態の圧電膜積層体１０が完成する。
【0048】
（第２実施形態の変形例）
上記第２実施形態では、第１電極膜３１や第２電極膜３２を形成しつつ、下層ＳｃＡｌＮ膜１３や上層ＳｃＡｌＮ膜１５の結晶性を良好にするために、下地として第１中間層１２や第２中間層１４を形成した。これに代えて、第１中間層１２や第２中間層１４を導電性のアモルファス膜で構成すれば、下層ＳｃＡｌＮ膜１３や上層ＳｃＡｌＮ膜１５の結晶性を確保しつつ、第１中間層１２や第２中間層１４で第１電極膜３１や第２電極膜３２の役割も果たせる。これにより、各層を別々に形成する場合と比較して、圧電膜積層体１０の簡素化が図れ、製造工程も簡略化できて、製造コストを削減できる。
上記第２実施形態では、第１電極膜３１や第２電極膜３２を形成しつつ、下層ＳｃＡｌＮ膜１３や上層ＳｃＡｌＮ膜１５の結晶性を良好にするために、下地として第１中間層１２や第２中間層１４を形成した。これに代えて、第１中間層１２や第２中間層１４を導電性のアモルファス膜で構成すれば、下層ＳｃＡｌＮ膜１３や上層ＳｃＡｌＮ膜１５の結晶性を確保しつつ、第１中間層１２や第２中間層１４で第１電極膜３１や第２電極膜３２の役割も果たせる。これにより、各層を別々に形成する場合と比較して、圧電膜積層体１０の簡素化が図れ、製造工程も簡略化できて、製造コストを削減できる。
【0049】
このような導電性のアモルファス膜としては、金属ガラスを用いることができる。金属ガラスは、例えばＺｒ-５５％、Ｃｕ-３０％、Ａｌ-１０％、Ｎｉ-５％で構成される合金や、Ｐｄ-５５％、Ｎｉ-３０％、Ｐ-１０％で構成される合金などがある。
【0050】
（他の実施形態）
本開示は、上記した実施形態に準拠して記述されたが、当該実施形態に限定されるものではなく、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
本開示は、上記した実施形態に準拠して記述されたが、当該実施形態に限定されるものではなく、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
【0051】
例えば、上記各実施形態で挙げた各膜の成膜方法や下層ＳｃＡｌＮ膜１３の一面１３ａの平坦化処理の方法などは一例を挙げたに過ぎず、他の方法であっても構わない。また、第１中間層１２や第２中間層１４の構成材料や厚みについても、一例を示したに過ぎない。
【0052】
また、上記各実施形態では、Ｓｉ基板１１の上に各膜を形成することで圧電膜積層体１０を構成したが、圧電膜積層体１０を構成するための基材は、必ずしも基板でなくても良い。
【0053】
また、上記各実施形態では、下層ＳｃＡｌＮ膜１３や上層ＳｃＡｌＮ膜１５を備えた構造、つまりＳｃＡｌＮ膜を２層備えた構造を例に挙げた。しかしながら、少なくとも下層ＳｃＡｌＮ膜１３や上層ＳｃＡｌＮ膜１５を備えていれば良く、３層以上のＳｃＡｌＮ膜を備えた構造としても良い。その場合にも、下層側のＳｃＡｌＮ膜の上に中間層を配置して上層側のＳｃＡｌＮ膜が配置される構造において、下層側のＳｃＡｌＮ膜の一面を平坦化処理することで、上記各実施形態の効果を得ることができる。
【0054】
さらに、上記各実施形態では、基材としてＳｉ基板１１を用いる場合に、第１中間層１２を介してＳｉ基板１１の上に下層ＳｃＡｌＮ膜１３を形成したが、基材の材料によっては第１中間層１２をなくして基材の一面上に下層ＳｃＡｌＮ膜１３を直接形成しても良い。
【0055】
（本開示の観点）
上記した本開示については、例えば以下に示す観点として把握することができる。
上記した本開示については、例えば以下に示す観点として把握することができる。
【0056】
［第１の観点］
圧電膜積層体であって、
基材（１１）と、
前記基材の一面（１１ａ）上に形成された下層ＳｃＡｌＮ膜（１３）と、
前記下層ＳｃＡｌＮ膜における前記基材と反対側の一面（１３ａ）の上に形成された中間層（１４）と、
前記中間層における前記下層ＳｃＡｌＮ膜と反対側の一面（１４ａ）の上に形成された上層ＳｃＡｌＮ膜（１５）と、を有し、
前記下層ＳｃＡｌＮ膜の前記一面における最大高さ（Ｒｚ２）は、前記中間層の膜厚より小さく、前記下層ＳｃＡｌＮ膜の膜厚の１４％未満になっている、圧電膜積層体。
［第２の観点］
前記中間層は、アモルファス膜である、第１の観点に記載の圧電膜積層体。
［第３の観点］
前記アモルファス膜は、ＳｉＮ膜、ＴＥＯＳ膜、シリコン酸化膜、ＨｆＯｘ膜、Ｍｏ酸化膜、Ａｌ２Ｏ３膜のいずれか１つもしくは複数によって構成されている、第２の観点に記載の圧電膜積層体。
［第４の観点］
前記アモルファス膜は、導電性である、第２の観点に記載の圧電膜積層体。
［第５の観点］
前記基材と前記下層ＳｃＡｌＮ膜との間に形成された第１電極膜（３１）と、
前記下層ＳｃＡｌＮ膜と前記上層ＳｃＡｌＮ膜との間に形成された第２電極膜（３２）と、
前記上層ＳｃＡｌＮ膜における前記中間層と反対側の一面（１５ａ）の上に形成された第３電極膜（３３）と、を備えている、第１ないし第３の観点のいずれか１つに記載の圧電膜積層体。
［第６の観点］
前記第１電極膜、前記第２電極膜、前記第３電極膜は、Ｐｔ、Ｍｏ、Ｔｉ、Ｗ、Ｒｕのいずれか１層もしくは複数層によって構成されている、請求項５に記載の圧電膜積層体。
［第７の観点］
前記下層ＳｃＡｌＮ膜に含まれるＳｃの濃度は、２４原子％～４３原子％である、第１ないし第６の観点のいずれか１つに記載の圧電膜積層体。
［第８の観点］
圧電膜積層体の製造方法であって、
基材（１１）を用意することと、
前記基材の一面（１１ａ）上に下層ＳｃＡｌＮ膜（１３）を形成することと、
前記下層ＳｃＡｌＮ膜における前記基材と反対側の一面（１３ａ）を平坦化することと、
前記下層ＳｃＡｌＮ膜の前記一面の上に中間層（１４）を形成することと、
前記中間層における前記下層ＳｃＡｌＮ膜と反対側の一面（１４ａ）の上に上層ＳｃＡｌＮ膜（１５）を形成することと、を有し、
前記中間層を形成することでは、該中間層の膜厚を、前記平坦化することの前における前記下層ＳｃＡｌＮ膜の前記一面の最大高さ（Ｒｚ２）より小さく、前記平坦化することの後における前記下層ＳｃＡｌＮ膜の前記一面の最大高さより大きくする、圧電膜積層体の製造方法。
［第９の観点］
前記平坦化することでは、ミリング、ＣＭＰ、エッチバック、ウェットエッチングのいずれか１つを行う、第８の観点に記載の圧電膜積層体の製造方法。
圧電膜積層体であって、
基材（１１）と、
前記基材の一面（１１ａ）上に形成された下層ＳｃＡｌＮ膜（１３）と、
前記下層ＳｃＡｌＮ膜における前記基材と反対側の一面（１３ａ）の上に形成された中間層（１４）と、
前記中間層における前記下層ＳｃＡｌＮ膜と反対側の一面（１４ａ）の上に形成された上層ＳｃＡｌＮ膜（１５）と、を有し、
前記下層ＳｃＡｌＮ膜の前記一面における最大高さ（Ｒｚ２）は、前記中間層の膜厚より小さく、前記下層ＳｃＡｌＮ膜の膜厚の１４％未満になっている、圧電膜積層体。
［第２の観点］
前記中間層は、アモルファス膜である、第１の観点に記載の圧電膜積層体。
［第３の観点］
前記アモルファス膜は、ＳｉＮ膜、ＴＥＯＳ膜、シリコン酸化膜、ＨｆＯｘ膜、Ｍｏ酸化膜、Ａｌ２Ｏ３膜のいずれか１つもしくは複数によって構成されている、第２の観点に記載の圧電膜積層体。
［第４の観点］
前記アモルファス膜は、導電性である、第２の観点に記載の圧電膜積層体。
［第５の観点］
前記基材と前記下層ＳｃＡｌＮ膜との間に形成された第１電極膜（３１）と、
前記下層ＳｃＡｌＮ膜と前記上層ＳｃＡｌＮ膜との間に形成された第２電極膜（３２）と、
前記上層ＳｃＡｌＮ膜における前記中間層と反対側の一面（１５ａ）の上に形成された第３電極膜（３３）と、を備えている、第１ないし第３の観点のいずれか１つに記載の圧電膜積層体。
［第６の観点］
前記第１電極膜、前記第２電極膜、前記第３電極膜は、Ｐｔ、Ｍｏ、Ｔｉ、Ｗ、Ｒｕのいずれか１層もしくは複数層によって構成されている、請求項５に記載の圧電膜積層体。
［第７の観点］
前記下層ＳｃＡｌＮ膜に含まれるＳｃの濃度は、２４原子％～４３原子％である、第１ないし第６の観点のいずれか１つに記載の圧電膜積層体。
［第８の観点］
圧電膜積層体の製造方法であって、
基材（１１）を用意することと、
前記基材の一面（１１ａ）上に下層ＳｃＡｌＮ膜（１３）を形成することと、
前記下層ＳｃＡｌＮ膜における前記基材と反対側の一面（１３ａ）を平坦化することと、
前記下層ＳｃＡｌＮ膜の前記一面の上に中間層（１４）を形成することと、
前記中間層における前記下層ＳｃＡｌＮ膜と反対側の一面（１４ａ）の上に上層ＳｃＡｌＮ膜（１５）を形成することと、を有し、
前記中間層を形成することでは、該中間層の膜厚を、前記平坦化することの前における前記下層ＳｃＡｌＮ膜の前記一面の最大高さ（Ｒｚ２）より小さく、前記平坦化することの後における前記下層ＳｃＡｌＮ膜の前記一面の最大高さより大きくする、圧電膜積層体の製造方法。
［第９の観点］
前記平坦化することでは、ミリング、ＣＭＰ、エッチバック、ウェットエッチングのいずれか１つを行う、第８の観点に記載の圧電膜積層体の製造方法。
【符号の説明】
【0057】
１０ 圧電膜積層体
１１ Ｓｉ基板
１２ 第１中間層
１３ 下層ＳｃＡｌＮ膜
１４ 第２中間層
１５ 上層ＳｃＡｌＮ膜
３１～３３ 第１～第３電極膜
１１ Ｓｉ基板
１２ 第１中間層
１３ 下層ＳｃＡｌＮ膜
１４ 第２中間層
１５ 上層ＳｃＡｌＮ膜
３１～３３ 第１～第３電極膜
【図1A】
【図1B】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図4】
【図5A】
【図5B】
【図6】
【図7】
【図8】
【図9A】
【図9B】
【図9C】
【図10】