(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024158715
(43)【公開日】2024-11-08
(54)【発明の名称】半導体装置、及び、半導体装置の作製方法
(51)【国際特許分類】
H01L 29/786 20060101AFI20241031BHJP
H01L 21/336 20060101ALI20241031BHJP
H01L 21/8234 20060101ALI20241031BHJP
H01L 27/088 20060101ALI20241031BHJP
H10K 50/00 20230101ALI20241031BHJP
H10K 59/00 20230101ALI20241031BHJP
H10K 59/123 20230101ALI20241031BHJP
【ＦＩ】
H01L29/78 618C
H01L29/78 626C
H01L29/78 618B
H01L29/78 617N
H01L27/06 102A
H01L27/088 E
H01L27/088 J
H01L27/088 B
H01L27/088 331E
H10K50/00
H10K59/00
H10K59/123
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2023074130
(22)【出願日】2023-04-28
(71)【出願人】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】神長 正美
(72)【発明者】
【氏名】井口 貴弘
(72)【発明者】
【氏名】土橋 正佳
【テーマコード（参考）】
3K107
5F048
5F110
【Ｆターム（参考）】
3K107AA01
3K107BB01
3K107CC14
3K107CC21
3K107CC45
3K107EE04
3K107GG28
3K107HH05
5F048AA01
5F048AA07
5F048AA09
5F048AB03
5F048AB04
5F048AB10
5F048AC01
5F048AC10
5F048BA01
5F048BA15
5F048BA16
5F048BA19
5F048BA20
5F048BB09
5F048BD07
5F048BF12
5F048BG12
5F048BG13
5F048CB01
5F048CB03
5F048CB04
5F048CB07
5F110AA01
5F110AA06
5F110AA07
5F110AA08
5F110AA09
5F110AA16
5F110AA28
5F110AA30
5F110BB01
5F110BB02
5F110BB03
5F110BB10
5F110BB11
5F110CC05
5F110CC09
5F110DD01
5F110DD02
5F110DD03
5F110DD04
5F110DD05
5F110DD06
5F110DD12
5F110DD13
5F110DD14
5F110DD15
5F110DD17
5F110DD21
5F110DD24
5F110DD25
5F110EE01
5F110EE02
5F110EE03
5F110EE04
5F110EE06
5F110EE07
5F110EE11
5F110EE14
5F110EE22
5F110EE23
5F110EE24
5F110EE25
5F110EE30
5F110EE42
5F110EE44
5F110EE45
5F110FF01
5F110FF02
5F110FF03
5F110FF04
5F110FF05
5F110FF09
5F110FF12
5F110FF27
5F110FF28
5F110FF30
5F110FF35
5F110GG01
5F110GG02
5F110GG03
5F110GG04
5F110GG05
5F110GG12
5F110GG13
5F110GG14
5F110GG15
5F110GG16
5F110GG17
5F110GG22
5F110GG23
5F110GG26
5F110GG28
5F110GG29
5F110GG30
5F110GG43
5F110GG57
5F110GG58
5F110HK01
5F110HK02
5F110HK03
5F110HK04
5F110HK06
5F110HK07
5F110HK17
5F110HK21
5F110HK42
5F110HM02
5F110HM04
5F110HM05
5F110NN03
5F110NN04
5F110NN22
5F110NN23
5F110NN24
5F110NN27
5F110NN28
5F110NN35
5F110NN40
5F110NN71
5F110NN72
5F110NN74
5F110NN78
5F110QQ01
5F110QQ02
5F110QQ08
5F110QQ09
5F110QQ11
(57)【要約】
【課題】占有面積の小さい半導体装置を提供する。
【解決手段】トランジスタ、第１の絶縁層、第２の絶縁層、及び材料層を有し、トランジスタのソース電極及びドレイン電極は、第１の絶縁層の上面に接して設けられ、第２の絶縁層は、ソース電極、ドレイン電極、及び第１の絶縁層上に設けられ、第１の絶縁層及び第２の絶縁層は、ソース電極及びドレイン電極と重なる領域に凹部を有し、ソース電極及びドレイン電極は、凹部内にて、露出する領域を有し、トランジスタの半導体層は、凹部内において、第２の絶縁層の側面、ソース電極の側面、及びドレイン電極の側面に接する領域を有し、材料層は、凹部の底面に設けられ、トランジスタのゲート絶縁層は、半導体層の側面及び材料層の上面に接して設けられ、トランジスタのゲート電極は、凹部と重なる領域を有するように、ゲート絶縁層上に設けられ、半導体層と材料層とは、同じ材料を有し、互いに電気的に絶縁している。
【選択図】図１
【解決手段】トランジスタ、第１の絶縁層、第２の絶縁層、及び材料層を有し、トランジスタのソース電極及びドレイン電極は、第１の絶縁層の上面に接して設けられ、第２の絶縁層は、ソース電極、ドレイン電極、及び第１の絶縁層上に設けられ、第１の絶縁層及び第２の絶縁層は、ソース電極及びドレイン電極と重なる領域に凹部を有し、ソース電極及びドレイン電極は、凹部内にて、露出する領域を有し、トランジスタの半導体層は、凹部内において、第２の絶縁層の側面、ソース電極の側面、及びドレイン電極の側面に接する領域を有し、材料層は、凹部の底面に設けられ、トランジスタのゲート絶縁層は、半導体層の側面及び材料層の上面に接して設けられ、トランジスタのゲート電極は、凹部と重なる領域を有するように、ゲート絶縁層上に設けられ、半導体層と材料層とは、同じ材料を有し、互いに電気的に絶縁している。
【選択図】図１
【特許請求の範囲】
【請求項1】
トランジスタと、第１の絶縁層と、第２の絶縁層と、材料層と、を有し、
前記トランジスタのソース電極及びドレイン電極は、前記第１の絶縁層の上面に接して設けられ、
前記第２の絶縁層は、前記ソース電極、前記ドレイン電極、及び、前記第１の絶縁層上に設けられ、平面視にて、前記ソース電極及び前記ドレイン電極と重なる領域に開口を有し、
前記第１の絶縁層は、平面視にて、前記開口と重なる領域に凹部を有し、
前記ソース電極及び前記ドレイン電極は、平面視にて前記凹部と重なる領域において、露出する領域を有し、
前記凹部の側壁は、平面視において、前記ソース電極及び前記ドレイン電極と重なる領域においては、前記ソース電極の端部及び前記ドレイン電極の端部よりも外側に位置し、平面視において、前記ソース電極及び前記ドレイン電極と重ならない領域においては、前記開口の側壁よりも外側に位置し、
前記トランジスタの半導体層は、前記開口内における前記第２の絶縁層の側面、前記ソース電極の側面、及び、前記ドレイン電極の側面に接する領域を有し、
前記材料層は、前記凹部の底面に設けられ、
前記トランジスタのゲート絶縁層は、前記半導体層及び前記材料層に接して設けられ、
前記トランジスタのゲート電極は、平面視にて、前記凹部と重なる領域を有するように、前記ゲート絶縁層上に設けられ、
前記半導体層と、前記材料層と、は同じ材料を有し、互いに分離して設けられる、
半導体装置。
前記トランジスタのソース電極及びドレイン電極は、前記第１の絶縁層の上面に接して設けられ、
前記第２の絶縁層は、前記ソース電極、前記ドレイン電極、及び、前記第１の絶縁層上に設けられ、平面視にて、前記ソース電極及び前記ドレイン電極と重なる領域に開口を有し、
前記第１の絶縁層は、平面視にて、前記開口と重なる領域に凹部を有し、
前記ソース電極及び前記ドレイン電極は、平面視にて前記凹部と重なる領域において、露出する領域を有し、
前記凹部の側壁は、平面視において、前記ソース電極及び前記ドレイン電極と重なる領域においては、前記ソース電極の端部及び前記ドレイン電極の端部よりも外側に位置し、平面視において、前記ソース電極及び前記ドレイン電極と重ならない領域においては、前記開口の側壁よりも外側に位置し、
前記トランジスタの半導体層は、前記開口内における前記第２の絶縁層の側面、前記ソース電極の側面、及び、前記ドレイン電極の側面に接する領域を有し、
前記材料層は、前記凹部の底面に設けられ、
前記トランジスタのゲート絶縁層は、前記半導体層及び前記材料層に接して設けられ、
前記トランジスタのゲート電極は、平面視にて、前記凹部と重なる領域を有するように、前記ゲート絶縁層上に設けられ、
前記半導体層と、前記材料層と、は同じ材料を有し、互いに分離して設けられる、
半導体装置。
【請求項2】
請求項１において、
前記半導体層は、金属酸化物を有する、
半導体装置。
前記半導体層は、金属酸化物を有する、
半導体装置。
【請求項3】
請求項１又は請求項２において、
前記第２の絶縁層は、第３の絶縁層と、前記第３の絶縁層上の第４の絶縁層と、前記第４の絶縁層上の第５の絶縁層と、を有し、
前記第３の絶縁層及び前記第５の絶縁層は、窒化シリコン、窒化酸化シリコン、又は酸化アルミニウムのいずれか一つ又は複数であり、
前記第４の絶縁層は、酸化シリコン又は酸化窒化シリコンのいずれか一つ又は複数である、
半導体装置。
前記第２の絶縁層は、第３の絶縁層と、前記第３の絶縁層上の第４の絶縁層と、前記第４の絶縁層上の第５の絶縁層と、を有し、
前記第３の絶縁層及び前記第５の絶縁層は、窒化シリコン、窒化酸化シリコン、又は酸化アルミニウムのいずれか一つ又は複数であり、
前記第４の絶縁層は、酸化シリコン又は酸化窒化シリコンのいずれか一つ又は複数である、
半導体装置。
【請求項4】
請求項１又は請求項２において、
前記ソース電極の側面及び前記ドレイン電極の側面は、前記開口内における前記第２の絶縁層の側面よりも突出している、
半導体装置。
前記ソース電極の側面及び前記ドレイン電極の側面は、前記開口内における前記第２の絶縁層の側面よりも突出している、
半導体装置。
【請求項5】
請求項１又は請求項２において、
前記ソース電極の側面及び前記ドレイン電極の側面は、前記開口内における前記第２の絶縁層の側面と概略一致している、
半導体装置。
前記ソース電極の側面及び前記ドレイン電極の側面は、前記開口内における前記第２の絶縁層の側面と概略一致している、
半導体装置。
【請求項6】
請求項１又は請求項２において、
前記第２の絶縁層の前記開口内における側面が、前記第１の絶縁層の上面に対して、垂直又は概略垂直である、
半導体装置。
前記第２の絶縁層の前記開口内における側面が、前記第１の絶縁層の上面に対して、垂直又は概略垂直である、
半導体装置。
【請求項7】
請求項１又は請求項２において、
前記第２の絶縁層の前記開口内における側面が、前記第１の絶縁層の上面に対して、テーパ形状を有する、
半導体装置。
前記第２の絶縁層の前記開口内における側面が、前記第１の絶縁層の上面に対して、テーパ形状を有する、
半導体装置。
【請求項8】
請求項１又は請求項２において、
前記第２の絶縁層は、第３の絶縁層と、前記第３の絶縁層上の第４の絶縁層と、前記第４の絶縁層上の第５の絶縁層と、前記第５の絶縁層上の第６の絶縁層と、前記第６の絶縁層上の第７の絶縁層と、前記第７の絶縁層上の第８の絶縁層と、を有し、
前記第３の絶縁層、前記第５の絶縁層、前記第６の絶縁層、及び前記第８の絶縁層は、窒化シリコン、窒化酸化シリコン、又は酸化アルミニウムのいずれか一つ又は複数であり、
前記第４の絶縁層及び前記第７の絶縁層は、酸化シリコン又は酸化窒化シリコンのいずれか一つ又は複数であり、
前記第５の絶縁層と、前記第６の絶縁層と、の間に、導電層を有する、
半導体装置。
前記第２の絶縁層は、第３の絶縁層と、前記第３の絶縁層上の第４の絶縁層と、前記第４の絶縁層上の第５の絶縁層と、前記第５の絶縁層上の第６の絶縁層と、前記第６の絶縁層上の第７の絶縁層と、前記第７の絶縁層上の第８の絶縁層と、を有し、
前記第３の絶縁層、前記第５の絶縁層、前記第６の絶縁層、及び前記第８の絶縁層は、窒化シリコン、窒化酸化シリコン、又は酸化アルミニウムのいずれか一つ又は複数であり、
前記第４の絶縁層及び前記第７の絶縁層は、酸化シリコン又は酸化窒化シリコンのいずれか一つ又は複数であり、
前記第５の絶縁層と、前記第６の絶縁層と、の間に、導電層を有する、
半導体装置。
【請求項9】
第１の絶縁層を形成し、
前記第１の絶縁層上に、第１の導電層及び第２の導電層を形成し、
前記第１の絶縁層上、前記第１の導電層上、及び、前記第２の導電層上に、第２の絶縁層を形成し、
前記第１の絶縁層及び前記第２の絶縁層を加工して、平面視にて、前記第１の導電層及び前記第２の導電層と重なる領域を有するように、前記第１の絶縁層及び前記第２の絶縁層に凹部を形成し、
前記凹部を覆うように、前記第１の絶縁層上及び前記第２の絶縁層上に、金属酸化物膜を形成し、
前記凹部を埋め込むように、前記金属酸化物膜上に、フォトレジストを塗布し、
前記フォトレジストに対して、光を照射し、
前記フォトレジストの前記光が照射された部分を除去して、レジストマスクを形成し、
前記金属酸化物膜の露出した部分を除去して、前記凹部内において、前記第２の絶縁層の側面、前記第１の導電層の側面、及び、前記第２の導電層の側面に接する半導体層を形成し、
前記凹部内に残存した前記レジストマスクを除去し、
前記凹部を覆うように、前記半導体層上に第３の絶縁層を形成し、
平面視にて、前記凹部と重なる領域を有するように、前記第３の絶縁層上に、第３の導電層を形成する、
半導体装置の作製方法。
前記第１の絶縁層上に、第１の導電層及び第２の導電層を形成し、
前記第１の絶縁層上、前記第１の導電層上、及び、前記第２の導電層上に、第２の絶縁層を形成し、
前記第１の絶縁層及び前記第２の絶縁層を加工して、平面視にて、前記第１の導電層及び前記第２の導電層と重なる領域を有するように、前記第１の絶縁層及び前記第２の絶縁層に凹部を形成し、
前記凹部を覆うように、前記第１の絶縁層上及び前記第２の絶縁層上に、金属酸化物膜を形成し、
前記凹部を埋め込むように、前記金属酸化物膜上に、フォトレジストを塗布し、
前記フォトレジストに対して、光を照射し、
前記フォトレジストの前記光が照射された部分を除去して、レジストマスクを形成し、
前記金属酸化物膜の露出した部分を除去して、前記凹部内において、前記第２の絶縁層の側面、前記第１の導電層の側面、及び、前記第２の導電層の側面に接する半導体層を形成し、
前記凹部内に残存した前記レジストマスクを除去し、
前記凹部を覆うように、前記半導体層上に第３の絶縁層を形成し、
平面視にて、前記凹部と重なる領域を有するように、前記第３の絶縁層上に、第３の導電層を形成する、
半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一態様は、半導体装置、及び、その作製方法に関する。本発明の一態様は、トランジスタ、及び、その作製方法に関する。本発明の一態様は、半導体装置を有する表示装置に関する。
【0002】
なお、本発明の一態様は、上記の技術分野に限定されない。本発明の一態様の技術分野として、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、照明装置、入力装置（例えば、タッチセンサ）、入出力装置（例えば、タッチパネル）、それらを有する電子機器、それらの駆動方法、又はそれらの製造方法を一例として挙げることができる。
【0003】
なお、本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能し得る装置全般をいう。例えば、集積回路、集積回路を備えたチップ、パッケージにチップを収納した電子部品は、半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置、及び電子機器は、それ自体が半導体装置であり、かつ、それぞれが半導体装置を有している場合がある。
【背景技術】
【0004】
トランジスタを有する半導体装置は、電子機器に広く適用されている。また、近年、表示装置の用途が多様化しており、例えば、携帯情報端末、テレビジョン装置（テレビジョン受信機ともいう。）、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）、及びＰＩＤ（Ｐｕｂｌｉｃ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ）などに表示装置が用いられている。表示装置として、例えば、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、又は発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を有する表示装置、液晶素子を有する表示装置、電気泳動方式により表示を行う電子ペーパーが挙げられる。
【0005】
表示装置において、トランジスタの占有面積を小さくすることで、画素サイズを縮小することができ、精細度を高めることができる。また、トランジスタの占有面積を小さくすることで、開口率を高めることができる。そのため、微細なトランジスタが求められている。
【0006】
高精細な表示装置が要求される機器として、例えば、仮想現実（ＶＲ：Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）、拡張現実（ＡＲ：Ａｕｇｍｅｎｔｅｄ Ｒｅａｌｉｔｙ）、代替現実（ＳＲ：Ｓｕｂｓｔｉｔｕｔｉｏｎａｌ Ｒｅａｌｉｔｙ）、及び、複合現実（ＭＲ：Ｍｉｘｅｄ Ｒｅａｌｉｔｙ）向けの機器が、盛んに開発されている。
【0007】
特許文献１には、有機ＥＬ素子を用いた、高精細な表示装置が開示されている。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】国際公開第２０１６／０３８５０８号
【発明の概要】
【発明が解決しようとする課題】
【0009】
本発明の一態様は、微細なサイズのトランジスタを提供することを課題の一とする。又は、チャネル長が長いトランジスタを提供することを課題の一とする。又は、チャネル長が長いトランジスタ、及び、チャネル長が短いトランジスタを提供することを課題の一とする。又は、電気特性が良好なトランジスタを提供することを課題の一とする。又は、占有面積が小さい半導体装置を提供することを課題の一とする。又は、消費電力が低い半導体装置又は表示装置を提供することを課題の一とする。又は、信頼性が高いトランジスタ、半導体装置、又は表示装置を提供することを課題の一とする。又は、高精細化が容易な表示装置を提供することを課題の一とする。又は、歩留まりの高いトランジスタ又は半導体装置の作製方法を提供することを課題の一とする。又は、生産性が高い半導体装置又は表示装置の作製方法を提供することを課題の一とする。又は、新規なトランジスタ、半導体装置、表示装置、又は、これらの作製方法を提供することを課題の一とする。
【0010】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。明細書、図面、請求項の記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【0011】
本発明の一態様は、トランジスタと、第１の絶縁層と、第２の絶縁層と、材料層と、を有し、トランジスタのソース電極及びドレイン電極は、第１の絶縁層の上面に接して設けられ、第２の絶縁層は、ソース電極、ドレイン電極、及び、第１の絶縁層上に設けられ、平面視にて、ソース電極及びドレイン電極と重なる領域に開口を有し、第１の絶縁層は、平面視にて、開口と重なる領域に凹部を有し、ソース電極及びドレイン電極は、平面視にて凹部と重なる領域において、露出する領域を有し、凹部の側壁は、平面視において、ソース電極及びドレイン電極と重なる領域においては、ソース電極の端部及びドレイン電極の端部よりも外側に位置し、平面視において、ソース電極及びドレイン電極と重ならない領域においては、開口の側壁よりも外側に位置し、トランジスタの半導体層は、開口内における第２の絶縁層の側面、ソース電極の側面、及び、ドレイン電極の側面に接する領域を有し、材料層は、凹部の底面に設けられ、トランジスタのゲート絶縁層は、半導体層及び材料層に接して設けられ、トランジスタのゲート電極は、平面視にて、凹部と重なる領域を有するように、ゲート絶縁層上に設けられ、半導体層と、材料層と、は同じ材料を有し、互いに分離して設けられる半導体装置である。
【0012】
また上記において、半導体層は、金属酸化物を有していることが好ましい。
【0013】
また上記において、第２の絶縁層は、第３の絶縁層と、第３の絶縁層上の第４の絶縁層と、第４の絶縁層上の第５の絶縁層と、を有し、第３の絶縁層及び第５の絶縁層は、窒化シリコン、窒化酸化シリコン、又は酸化アルミニウムのいずれか一つ又は複数であり、第４の絶縁層は、酸化シリコン又は酸化窒化シリコンのいずれか一つ又は複数であることが好ましい。
【0014】
また上記において、ソース電極の側面及びドレイン電極の側面は、開口内における第２の絶縁層の側面よりも突出していることが好ましい。
【0015】
また上記において、ソース電極の側面及びドレイン電極の側面は、開口内における第２の絶縁層の側面と概略一致していることが好ましい。
【0016】
また上記において、第２の絶縁層の凹部内における側面が、第１の絶縁層の上面に対して、垂直又は概略垂直であることが好ましい。
【0017】
また上記において、第２の絶縁層の開口内における側面が、第１の絶縁層の上面に対して、テーパ形状を有していることが好ましい。
【0018】
また上記において、第２の絶縁層は、第３の絶縁層と、第３の絶縁層上の第４の絶縁層と、第４の絶縁層上の第５の絶縁層と、第５の絶縁層上の第６の絶縁層と、第６の絶縁層上の第７の絶縁層と、第７の絶縁層上の第８の絶縁層と、を有し、第３の絶縁層、第５の絶縁層、第６の絶縁層、及び第８の絶縁層は、窒化シリコン、窒化酸化シリコン、又は酸化アルミニウムのいずれか一つ又は複数であり、第４の絶縁層及び第７の絶縁層は、酸化シリコン又は酸化窒化シリコンのいずれか一つ又は複数であり、第５の絶縁層と、第６の絶縁層と、の間に、導電層を有していることが好ましい。
【0019】
また、本発明の一態様は、第１の絶縁層を形成し、第１の絶縁層上に、第１の導電層及び第２の導電層を形成し、第１の絶縁層上、第１の導電層上、及び、第２の導電層上に、第２の絶縁層を形成し、第１の絶縁層及び第２の絶縁層を加工して、平面視にて、第１の導電層及び第２の導電層と重なる領域を有するように、第１の絶縁層及び第２の絶縁層に凹部を形成し、凹部を覆うように、第１の絶縁層上及び第２の絶縁層上に、金属酸化物膜を形成し、凹部を埋め込むように、金属酸化物膜上に、フォトレジストを塗布し、フォトレジストに対して、光を照射し、フォトレジストの光が照射された部分を除去して、レジストマスクを形成し、金属酸化物膜の露出した部分を除去して、凹部内において、第２の絶縁層の側面、第１の導電層の側面、及び、第２の導電層の側面に接する半導体層を形成し、凹部内に残存したレジストマスクを除去し、凹部を覆うように、半導体層上に第３の絶縁層を形成し、平面視にて、凹部と重なる領域を有するように、第３の絶縁層上に、第３の導電層を形成する半導体装置の作製方法である。
【発明の効果】
【0020】
本発明の一態様により、微細なサイズのトランジスタを提供することができる。又は、チャネル長が長いトランジスタを提供することができる。又は、チャネル長が長いトランジスタ、及び、チャネル長が短いトランジスタを提供することができる。又は、電気特性が良好なトランジスタを提供することができる。又は、占有面積が小さい半導体装置を提供することができる。又は、消費電力が低い半導体装置又は表示装置を提供することができる。又は、信頼性が高いトランジスタ、半導体装置、又は表示装置を提供することができる。又は、高精細化が容易な表示装置を提供することができる。又は、歩留まりの高いトランジスタ又は半導体装置の作製方法を提供することができる。又は、生産性が高い半導体装置又は表示装置の作製方法を提供することができる。又は、新規なトランジスタ、半導体装置、表示装置、又は、これらの作製方法を提供することができる。
【0021】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。明細書、図面、請求項の記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【0022】
【発明を実施するための形態】
【0023】
実施の形態について、図面を用いて詳細に説明する。ただし、本発明は、以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【0024】
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には、同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチングパターンを同じくし、特に符号を付さない場合がある。
【0025】
本明細書等において、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときには、符号に“＿１”、“［ｎ］”、“［ｍ，ｎ］”等の識別用の符号を付記して記載する場合がある。また、図面等において、符号に“＿１”、“［ｎ］”、“［ｍ，ｎ］”等の識別用の符号を付記している場合、本明細書等において区別する必要が無いときには、識別用の符号を記載しない場合がある。
【0026】
図面において示す各構成の、位置、大きさ、及び範囲などは、理解の簡単のため、実際の位置、大きさ、及び範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面に開示された位置、大きさ、及び範囲などに限定されない。
【0027】
本明細書等において、「第１」、「第２」という序数詞は、便宜上用いるものであり、構成要素の数、又は、構成要素の順序（例えば、工程順、又は積層順）を限定するものではない。また、本明細書のある箇所において構成要素に付す序数詞と、本明細書の他の箇所、又は特許請求の範囲において、当該構成要素に付す序数詞と、が一致しない場合がある。
【0028】
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能である。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能である。
【0029】
トランジスタは半導体素子の一種であり、電流又は電圧を増幅する機能、及び、導通又は非導通を制御するスイッチング動作などを実現することができる。本明細書等におけるトランジスタは、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）及び薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を含む。
【0030】
「ソース」と「ドレイン」の機能は、異なる極性のトランジスタを採用する場合、又は、回路動作において電流の方向が変化する場合などには、入れ替わることがある。このため、本明細書等においては、「ソース」と「ドレイン」の用語は、入れ替えて用いることができるものとする。なお、トランジスタのソース及びドレインの呼称については、ソース端子及びドレイン端子、又は、ソース電極及びドレイン電極等、状況に応じて適切に言い換えることができる。
【0031】
「ゲート」と「バックゲート」は、入れ替えることができる。このため、本明細書等においては、「ゲート」と「バックゲート」の用語は、入れ替えて用いることができるものとする。なお、トランジスタのゲート及びバックゲートの呼称については、ゲート電極及びバックゲート電極等、状況に応じて適切に言い換えることができる。
【0032】
本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極又は配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、コイル、容量素子、その他の各種機能を有する素子などが含まれる。
【0033】
本明細書等において、「電気的に絶縁」とは、２つの測定対象間を流れる電流の大きさが、１×１０－２４Ａ以下であることをいう。
【0034】
本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう。）にあるときのソース－ドレイン間のリーク電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い（ｐチャネル型トランジスタでは、Ｖｔｈよりも高い）状態をいう。
【0035】
本明細書等において「上面形状が概略一致」とは、積層した層と層との間で少なくとも輪郭の一部が重なることをいう。例えば、上層と下層とが、同一のマスクパターン、又は、一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪郭が重なり合わず、上層が下層の内側に位置すること、又は、上層が下層の外側に位置することもあり、この場合も「上面形状が概略一致」という場合がある。また、上面形状が一致又は概略一致している場合、端部が揃っている、又は、概略揃っているということもできる。
【0036】
本明細書等において、テーパ形状とは、構造の側面の少なくとも一部が、基板面又は被形成面に対して傾斜して設けられている形状のことを指す。例えば、傾斜した側面と基板面又は被形成面とがなす角（テーパ角ともいう。）が、９０度未満である領域を有する形状のことを指す。なお、構造の側面、基板面、及び被形成面は、必ずしも完全に平坦である必要はなく、微小な曲率を有する略平面状、又は、微細な凹凸を有する略平面状であってもよい。
【0037】
本明細書等において、メタルマスク又はＦＭＭ（ファインメタルマスク、高精細なメタルマスク）を用いて作製されるデバイスをＭＭ（メタルマスク）構造のデバイスと呼称する場合がある。また、本明細書等において、メタルマスク又はＦＭＭを用いずに作製されるデバイスをＭＭＬ（メタルマスクレス）構造のデバイスと呼称する場合がある。なお、ＭＭＬ構造のデバイスは、メタルマスクを用いることなく製造することができるため、メタルマスクの合わせ精度に起因する精細度の上限を超えることができる。また、ＭＭＬ構造のデバイスは、メタルマスクの製造に係る設備、及び、メタルマスクの洗浄工程を不要にすることができる。また、ＭＭＬ構造のデバイスは、製造コストを低く抑えることが可能となるため、大量生産に適している。
【0038】
本明細書等では、発光波長が異なる発光デバイス（発光素子ともいう。）で発光層を作り分ける構造を、ＳＢＳ（Ｓｉｄｅ Ｂｙ Ｓｉｄｅ）構造と呼ぶ場合がある。ＳＢＳ構造は、発光デバイスごとに材料及び構成を最適化することができるため、材料及び構成の選択の自由度が高まり、輝度の向上、及び、信頼性の向上を図ることが容易となる。
【0039】
本明細書等において、正孔又は電子を、「キャリア」といって示す場合がある。具体的には、正孔注入層又は電子注入層を「キャリア注入層」といい、正孔輸送層又は電子輸送層を「キャリア輸送層」といい、正孔ブロック層又は電子ブロック層を「キャリアブロック層」という場合がある。なお、上述のキャリア注入層、キャリア輸送層、及びキャリアブロック層は、それぞれ、断面形状又は特性などによって明確に区別できない場合がある。また、１つの層が、キャリア注入層、キャリア輸送層、及びキャリアブロック層のうち、２つ又は３つの機能を兼ねる場合がある。
【0040】
本明細書等において、発光デバイスは、一対の電極間にＥＬ層を有する。ＥＬ層は、少なくとも発光層を有する。ここで、ＥＬ層が有する層（機能層ともいう。）として、発光層、キャリア注入層（正孔注入層及び電子注入層）、キャリア輸送層（正孔輸送層及び電子輸送層）、及びキャリアブロック層（正孔ブロック層及び電子ブロック層）などが挙げられる。本明細書等において、受光素子（受光デバイスともいう。）は、一対の電極間に少なくとも光電変換層として機能する活性層を有する。本明細書等では、一対の電極の一方を画素電極と記し、他方を共通電極と記すことがある。
【0041】
本明細書等において、犠牲層（マスク層と呼称してもよい。）とは、少なくとも、発光層（より具体的には、ＥＬ層を構成する層のうち、島状に加工される層）の上方に位置し、製造工程中において、当該発光層を保護する機能を有する。
【0042】
本明細書等において、島状とは、同一工程で形成された同一材料を用いた２以上の層が、物理的に分離されている状態であることを示す。
【0043】
本明細書等において、「高さが概略一致」とは、断面視において、基準となる面（例えば、基板表面などの平坦な面）からの高さが概略等しい構成を示す。また、本明細書等において「概略一致」には、完全に一致している場合と、概略一致している場合のいずれも含むものとする。
【0044】
本明細書等において、段切れとは、層、膜、又は電極が、被形成面の形状（例えば、段差など）に起因して分断される現象を示す。
【0045】
本明細書等において、垂直とは、２つの直線が８０度以上１００度以下の角度で配置されている状態をいう。したがって、８５度以上９５度以下の場合も含まれる。また、概略垂直とは、２つの直線が６０度以上１２０度以下の角度で配置されている状態をいう。
【0046】
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置の構成例について説明する。
本実施の形態では、本発明の一態様の半導体装置の構成例について説明する。
【0047】
本発明の一態様の半導体装置は、トランジスタと、第１の絶縁層と、第２の絶縁層と、材料層と、を有する。トランジスタは、第１の絶縁層上に設けられる。トランジスタが有するソース電極及びドレイン電極は、第１の絶縁層の上面に接して設けられる。第２の絶縁層は、トランジスタのソース電極上及びドレイン電極上、並びに、第１の絶縁層上に設けられる。
【0048】
第２の絶縁層は、トランジスタと重なる領域に開口を有する。当該開口内において、トランジスタのソース電極及びドレイン電極の少なくとも一部が露出する。また、第１の絶縁層は、当該開口と重なる領域に凹部を有する。当該凹部内において、トランジスタのソース電極及びドレイン電極の少なくとも一部（より具体的には、下面の一部）が露出する。
【0049】
第２の絶縁層が有する開口の側面に接して、トランジスタの半導体層が設けられる。当該半導体層は、開口内において、トランジスタのソース電極及びドレイン電極と接する領域を有する。
【0050】
また、第１の絶縁層が有する凹部の底面上には、材料層が設けられる。当該材料層は、トランジスタの半導体層と同じ材料からなる層である。したがって、トランジスタが有する半導体層のことを「第１の半導体層」と呼称し、材料層のことを「第２の半導体層」と呼称してもよい。なお、半導体層と、材料層と、は互いに分離して設けられる。すなわち、半導体層と、材料層と、は電気的に絶縁している。半導体層（第１の半導体層）は、トランジスタの一部に該当する層であるが、材料層（第２の半導体層）は、トランジスタの一部に該当しない層である。
【0051】
したがって、本発明の一態様の半導体装置では、第２の絶縁層が有する開口内に接する半導体層のうち、ソース電極とドレイン電極の間に位置する領域が、トランジスタのチャネル形成領域として機能し得る。また、この場合、当該領域に沿ったソース電極－ドレイン電極間の距離がトランジスタのチャネル長に相当し、当該領域の深さ（高さ）がトランジスタのチャネル幅に相当する。したがって、第２の絶縁層の膜厚を調整することによって、トランジスタのチャネル幅の大きさが変わることになるため、トランジスタのオン電流の大きさを調整することができる。
【0052】
例えば、第２の絶縁層の膜厚が薄いほど、トランジスタのチャネル幅が小さくなり、トランジスタのチャネル長の大きさに対するチャネル幅の大きさの比を小さくすることができる。これにより、トランジスタのオン電流を小さくすることができる。逆に、第２の絶縁層の膜厚が厚いほど、トランジスタのチャネル幅の大きさが大きくなるため、トランジスタのチャネル長の大きさに対するチャネル幅の大きさの比を大きくすることができる。これにより、トランジスタのオン電流を大きくすることができる。
【0053】
上述のように、本発明の一態様の半導体装置では、平面視にて、第１の絶縁層が有する凹部内、及び、第２の絶縁層が有する開口内において、トランジスタのソース電極及びドレイン電極の一部が露出する構成を有する。したがって、半導体層となる膜を当該開口内、及び、当該凹部内に成膜する際に、露出したソース電極及びドレイン電極の端部において、半導体層となる膜が段切れを起こす。その結果、当該開口の側面に接する半導体層と、当該凹部の底面に接する材料層と、を同時かつ自己整合的に形成することができる。そのため、半導体層となる膜の成膜を行った後に、別途、当該膜を半導体層に加工する処理が不要となり、半導体装置作製における全体の工程数を削減することができる。
【0054】
また、基板面内で複数の半導体装置を作製する場合、半導体装置ごとに、第２の絶縁層が有する開口の側面と基板面とのなす角にばらつきが生じる場合がある。例えば、基板面内のある半導体装置においては、当該角が概略９０度であるのに対し、別の半導体装置においては、当該角がテーパ角である場合がある。このような場合、第２の絶縁層が有する開口の側面に接する半導体層を形成する処理（例えば、半導体層となる膜を成膜した後に行う異方性エッチング処理等）後に、半導体装置によっては、うまく半導体層を形成できない不具合を誘発する恐れがある。一方、本発明の一態様の半導体装置が有する構成であれば、半導体装置間で当該角にばらつきがあったとしても、各半導体装置の半導体層を精度良く形成することができる。したがって、歩留まりの高い半導体装置の作製方法を提供することができる。
【0055】
第２の絶縁層が有する開口内、及び、第１の絶縁層が有する凹部内において、トランジスタの半導体層の側面、及び、材料層の上面に接して、トランジスタのゲート絶縁層が設けられる。
【0056】
当該ゲート絶縁層の上面に接して、平面視にて、第２の絶縁層が有する開口と重なる領域を有するように、トランジスタのゲート電極が設けられる。当該ゲート電極は、開口内において、ゲート絶縁層を介して、半導体層と対向する領域を有するように設けられる。
【0057】
以下では、本発明の一態様の半導体装置の構成例（主に、半導体装置が有するトランジスタの構成例）について、図面を用いて説明する。
【0058】
＜構成例１＞
図１（Ａ）に、本発明の一態様の半導体装置が有するトランジスタ２０の斜視概略図を示す。図１（Ｂ）に、トランジスタ２０の平面概略図（上面概略図ともいう。）を示す。図１（Ａ）中に示す一点鎖線Ａ－Ｂにおける断面概略図を、図２（Ａ）に示す。図１（Ａ）中に示す一点鎖線Ｃ－Ｄにおける断面概略図を、図２（Ｂ）に示す。なお、図１（Ａ）及び図１（Ｂ）では、一部の構成要素（導電層２３、絶縁層２２、材料層２１ｍなど）を省略している。また、図１（Ａ）では、絶縁層３２を透過させて、導電層２４ａ及び導電層２４ｂを表示している。
図１（Ａ）に、本発明の一態様の半導体装置が有するトランジスタ２０の斜視概略図を示す。図１（Ｂ）に、トランジスタ２０の平面概略図（上面概略図ともいう。）を示す。図１（Ａ）中に示す一点鎖線Ａ－Ｂにおける断面概略図を、図２（Ａ）に示す。図１（Ａ）中に示す一点鎖線Ｃ－Ｄにおける断面概略図を、図２（Ｂ）に示す。なお、図１（Ａ）及び図１（Ｂ）では、一部の構成要素（導電層２３、絶縁層２２、材料層２１ｍなど）を省略している。また、図１（Ａ）では、絶縁層３２を透過させて、導電層２４ａ及び導電層２４ｂを表示している。
【0059】
トランジスタ２０は、絶縁層３１上に設けられる。トランジスタ２０は、半導体層２１、絶縁層２２、導電層２３、導電層２４ａ、及び導電層２４ｂを有する。
【0060】
トランジスタ２０において、半導体層２１は、チャネル形成領域を有する半導体層として機能する。絶縁層２２は、ゲート絶縁層（第１のゲート絶縁層）として機能する。導電層２３は、ゲート電極（第１のゲート電極）として機能する。導電層２４ａは、ソース電極又はドレイン電極の一方として機能する。導電層２４ｂは、ソース電極又はドレイン電極の他方として機能する。
【0061】
絶縁層３１上には、導電層２４ａ及び導電層２４ｂが、それぞれ設けられる。さらに、絶縁層３１上には、絶縁層３２が設けられる。絶縁層３１及び絶縁層３２には、平面視にて、導電層２４ａ及び導電層２４ｂの少なくとも一部と重なる領域を有するように、凹部３０が設けられる。言い換えると、導電層２４ａの一部、及び、導電層２４ｂの一部が、凹部３０の側壁（凹部３０の側面、又は、凹部３０における絶縁層３２の側面を指す場合もある。）から突出するように設けられる。凹部３０は、絶縁層３２を貫通し、絶縁層３１の膜中に底面を有する。すなわち、凹部３０の底面は、導電層２４ａ及び導電層２４ｂの下面よりも下側（基板面側）に位置する。絶縁層３２に形成された開口と、当該開口と重なる位置に形成された絶縁層３１上の凹部と、を合わせて、凹部３０ということもできる。
【0062】
半導体層２１は、図１（Ａ）及び図１（Ｂ）に示すように、凹部３０の周（凹部３０の側面ということもできる。）に沿って、設けられている。ここで、平面視において導電層２４ａ及び導電層２４ｂと重なる領域においては、図２（Ａ）に示すように、半導体層２１は、凹部３０内における絶縁層３２の側面、凹部３０内における導電層２４ａの上面及び側面、並びに、凹部３０内における導電層２４ｂの上面及び側面と接する領域を有する。また、平面視において導電層２４ａ及び導電層２４ｂと重ならない領域においては、図２（Ｂ）に示すように、半導体層２１は、凹部３０内における絶縁層３２の側面と接する領域を有する。
【0063】
凹部３０の底面上には、材料層２１ｍが設けられる。材料層２１ｍは、半導体層２１と同じ材料からなる層である。本発明の一態様の半導体装置では、図２（Ａ）に示すように、凹部３０内において、導電層２４ａの端部、及び、導電層２４ｂの端部が、突出している。すなわち、絶縁層３２に形成された開口の側壁、及び、絶縁層３１に形成された凹部の側壁よりも、導電層２４ａの端部、及び、導電層２４ｂの端部の方が、凹部３０の内側に位置した構成を有する。したがって、半導体層２１及び材料層２１ｍとなる膜を凹部３０内に成膜する際、当該膜が、導電層２４ａ及び導電層２４ｂの露出した端部で段切れを起こす。その結果、凹部３０内における絶縁層３２の側面、並びに、凹部３０内における導電層２４ａ及び導電層２４ｂの上面及び側面に接する半導体層２１と、凹部３０の底面に接する材料層２１ｍと、がそれぞれ分離して形成される。
【0064】
また、図２（Ｂ）に示すように、凹部３０内において、導電層２４ａ及び導電層２４ｂと重ならない領域においては、絶縁層３２に形成された開口の側壁よりも、絶縁層３１に形成された凹部の側壁の方が、外側に位置した構成を有する。したがって、当該領域において、半導体層２１及び材料層２１ｍとなる膜を凹部３０内に成膜する際には、当該膜が、絶縁層３２に形成された開口の下端部で段切れを起こす。その結果、凹部３０内における絶縁層３２の側面に接する半導体層２１と、凹部３０の底面に接する材料層２１ｍと、がそれぞれ分離して形成される。
【0065】
すなわち、本発明の一態様では、一度の成膜工程を行うだけで、２つの島状の層（半導体層２１及び材料層２１ｍ）を、自己整合的に同時形成することができる。
【0066】
絶縁層２２は、凹部３０内において、半導体層２１及び材料層２１ｍの上面に接して設けられる。また、凹部３０は、ＹＺ面における断面（図２（Ａ））においては、導電層２４ａ又は導電層２４ｂと、絶縁層２２と、で塞がれ、ＸＺ面における断面（図２（Ｂ））においては、絶縁層２２で塞がれた、空洞２７を有する。
【0067】
なお、本発明の一態様の半導体装置の構成は、この限りではない。本発明の一態様の半導体装置は、凹部３０が空洞２７を有さない構成であってもよい。すなわち、ＹＺ面における断面においては、絶縁層２２の下面が、凹部３０内における絶縁層３１の上面と、凹部３０内における導電層２４ａ及び導電層２４ｂの下面と、に接し、ＸＺ面における断面においては、凹部３０内における絶縁層３１の上面と、凹部３０内における絶縁層３２の下面と、に接する構成であってもよい。
【0068】
また、図２（Ａ）及び図２（Ｂ）に示すように、絶縁層２２は、凹部３０内において、段切れした半導体層２１と材料層２１ｍとの間を埋めるように設けられている。これにより、半導体層２１と、材料層２１ｍと、が電気的に導通することを防ぎ、ソース電極－ドレイン電極間において、材料層２１ｍが電流パスとなることを抑制することができるため、好ましい。なお、半導体層２１と、材料層２１ｍと、の間の電気的な絶縁状態を維持することができるのであれば、上記の限りではない。例えば、絶縁層２２が、凹部３０内で段切れし、半導体層２１を覆う部分と、材料層２１ｍを覆う部分と、に分断された領域を有していてもよい。
【0069】
導電層２３は、平面視にて、凹部３０と重なる領域を有するように、絶縁層２２上に設けられる。また、導電層２３は、凹部３０内において、絶縁層２２を介して、半導体層２１と対向する領域を有するように設けられる。
【0070】
なお、図２（Ａ）及び図２（Ｂ）では、導電層２３が、凹部３０内において、絶縁層２２の上面を完全に覆う構成を有しているが、この限りではない。例えば、導電層２３が、凹部３０内で段切れし、半導体層２１を覆う部分と、材料層２１ｍを覆う部分と、に分断された領域を有していてもよい。
【0071】
また、半導体層２１と、材料層２１ｍと、の間の電気的な絶縁状態を維持することができるのであれば、絶縁層２２と導電層２３の双方が、凹部３０内で段切れし、それぞれ、半導体層２１を覆う部分と、材料層２１ｍを覆う部分と、に分断された領域を有していてもよい。
【0072】
また、凹部３０内において、絶縁層２２が段切れしている場合、当該段切れ箇所にて、半導体層２１と、導電層２３と、が互いに接触してしまう恐れがある。この場合、トランジスタ２０は、正常なトランジスタ動作を行うことができなくなってしまう。したがって、絶縁層２２が段切れしている場合であっても、半導体層２１と導電層２３とは、少なくとも、互いに接触しない状態（好ましくは、電気的に絶縁された状態）を維持していることが求められる。
【0073】
ここで、トランジスタ２０におけるチャネル長は、凹部３０の側壁に設けられた半導体層２１の周長方向における、導電層２４ａと、導電層２４ｂと、の距離に相当する。ここで、図１（Ｂ）に示すように、凹部３０の側壁全体にわたって、環状の半導体層２１が設けられているため、半導体層２１における導電層２４ａと導電層２４ｂとをつなぐ経路が２つ存在し、そのうち一方の長さをチャネル長Ｌ１、他方の長さをチャネル長Ｌ２とすることができる。導電層２４ａと、導電層２４ｂと、を平面視における凹部３０の中心に対して、対称に配置することで、チャネル長Ｌ１と、チャネル長Ｌ２と、を等しくすることができる。例えば、図１（Ｂ）に示すように、凹部３０の上面形状を略円形状（角の丸い正方形状ということもできる。）とし、その両端に導電層２４ａ及び導電層２４ｂを設けることで、チャネル長Ｌ１と、チャネル長Ｌ２と、を比較的容易に等しくすることができる。
【0074】
一方、トランジスタ２０におけるチャネル幅（チャネル幅として機能し得る領域の幅）Ｗは、平面視において導電層２４ａ及び導電層２４ｂと重なる領域においては、凹部３０の深さ方向に沿った半導体層２１の幅（長さ）に相当する。また、図１（Ｂ）に示すように、チャネル長Ｌ１とチャネル長Ｌ２が等しい又は概略等しい場合、両方の経路がチャネル形成領域として機能するため、トランジスタ２０の実質的なチャネル幅が、チャネル幅Ｗの２倍になる場合がある。
【0075】
チャネル幅Ｗは、絶縁層３２の厚さ（及び、導電層２４ａ及び導電層２４ｂの厚さ）によって制御することができるため、極めてチャネル幅の短いトランジスタを実現することができる。例えば、量産用の露光装置では実現できなかった、極めて小さいチャネル幅のトランジスタを実現することができる。また、最先端のＬＳＩ技術で用いられる極めて高額な露光装置を用いることなく、チャネル幅が１０ｎｍ未満のトランジスタを実現することもできる。
【0076】
このような構成とすることで、トランジスタのチャネル幅Ｗを、絶縁層３２の厚さによって精密に制御することができるため、チャネル幅Ｗのばらつきを極めて小さくすることができる。さらに、チャネル幅Ｗが極めて小さいトランジスタを実現することができる。
【0077】
ここで、トランジスタの特性を示す指標として、チャネル長Ｌに対するチャネル幅Ｗの比（Ｗ／Ｌ比）を用いる場合がある。プレーナ型のトランジスタでは、チャネル長及びチャネル幅の最小値は露光装置の露光限界に依存するため、Ｗ／Ｌ比を小さくしたい場合には、Ｌを大きくする必要があり、トランジスタの占有面積が増大する問題があった。しかしながら本発明の一態様のトランジスタは、チャネル幅Ｗを露光装置の露光限界よりも小さくすることができるため、トランジスタの占有面積を増大させることなく、Ｗ／Ｌ比の極めて小さいトランジスタを実現することができる。
【0078】
ここでは、凹部３０の上面形状（輪郭形状、平面形状、平面視における形状ともいう。）を角の丸い正方形形状としたが、本発明はこれに限られるものではない。例えば、図３（Ａ）に示すように、凹部３０の上面形状を円形状にしてもよいし、図３（Ｂ）に示すように、凹部３０の上面形状を角の丸い長方形形状にしてもよい。図３（Ｂ）に示すように、長方形状にすることで、チャネル長Ｌを伸長することができる。このとき、導電層２４ａと、導電層２４ｂと、を平面視における凹部３０の中心に対して、対称に配置することが好ましい。これに対して、図１（Ｂ）又は図３（Ａ）に示すように、凹部３０の上面形状を円形又は略円形とすることで、トランジスタの占有面積を小さくすることができる。また、凹部３０の形状が単純であることから、その形状ばらつきを小さくすることができ、トランジスタの電気特性のばらつきを抑制することができる。
【0079】
凹部３０の上面形状は、上記に限られず、様々な形状とすることができる。例えば、楕円形、四角形などとすることができる。また、正三角形、正方形、正五角形をはじめとした正多角形、正多角形以外の多角形としてもよい。また、星形多角形などの、少なくとも１つの内角が１８０度を超える多角形である、凹多角形とすると、チャネル長Ｌを大きくすることができる。その他、楕円形、角の丸い多角形、直線と曲線とを組み合わせた閉曲線などとすることができる。例えば、凹部３０の上面形状が複雑であるほど、チャネル長Ｌを大きくすることができる。
【0080】
また、上記においては、凹部３０の側壁全体にわたって、環状の半導体層２１を設ける構成について示したが、本発明はこれに限られるものではない。例えば、図３（Ｃ）に示すように、凹部３０の側壁に沿って形成された半導体層２１が、一部が除去された形状であってよい。例えば、図３（Ｂ）では、半導体層２１の上面形状が、閉じた曲線状を有しているのに対して、図３（Ｃ）では、半導体層２１の上面形状が、開いた曲線状を有している。図３（Ｃ）に示すように、半導体層２１の端部近傍に、導電層２４ａと導電層２４ｂをそれぞれ設ける構造にすることで、半導体層２１全体を１つのチャネル形成領域にすることができる。よって、図３（Ｃ）に示す半導体層２１におけるチャネル形成領域のチャネル長を、図３（Ｂ）に示す半導体層２１における２つのチャネル形成領域が有するそれぞれのチャネル用よりも、長くすることができる。
【0081】
また、図４（Ａ）は、導電層２４ａと、導電層２４ｂと、が隣り合って設けられる例を示している。このような構成とすることで、凹部３０の側壁の大部分に半導体層２１を設けることができる。よって、トランジスタのチャネル長Ｌを凹部３０の周長に近づけることができ、チャネル長Ｌの長いトランジスタを実現することができる。例えば、凹部３０の周長のうち、７０％以上、好ましくは８０％以上、より好ましくは９０％以上をチャネル長Ｌとすることが望ましい。
【0082】
また、上記においては、１つの凹部３０に、１つのトランジスタを配置する構成について示したが、本発明はこれに限られるものではない。例えば、図４（Ｂ）に示すように、１つの凹部３０に、２つのトランジスタを配置する構成にしてもよい。ここでは、凹部３０の側壁に沿って、半導体層２１ａと、半導体層２１ｂと、が接することなく設けられている。これにより、半導体層２１ａを有するトランジスタ２０ａと、半導体層２１ｂを有するトランジスタ２０ｂとが、１つの凹部３０を共有するように設けられている。トランジスタ２０ａと、トランジスタ２０ｂと、はチャネル幅Ｗが等しいトランジスタとなる。なお、トランジスタ２０ａと、トランジスタ２０ｂと、はチャネル長Ｌが異なっていてもよい。なお、ここでは、１つの凹部３０に２つのトランジスタを設ける例を示したが、３つ以上のトランジスタを設けてもよい。
【0083】
＜構成例２＞
構成例１とは異なる構成例を、図５（Ａ）及び図５（Ｂ）に示す。図５（Ａ）は、トランジスタ２０Ａの平面概略図である。図５（Ｂ）は、図５（Ａ）に示す一点鎖線Ａ－Ｂにおける断面概略図である。なお、図５（Ａ）では、一部の構成要素（導電層２３、絶縁層２２、材料層２１ｍなど）を省略している。
構成例１とは異なる構成例を、図５（Ａ）及び図５（Ｂ）に示す。図５（Ａ）は、トランジスタ２０Ａの平面概略図である。図５（Ｂ）は、図５（Ａ）に示す一点鎖線Ａ－Ｂにおける断面概略図である。なお、図５（Ａ）では、一部の構成要素（導電層２３、絶縁層２２、材料層２１ｍなど）を省略している。
【0084】
図５（Ａ）に示すように、トランジスタ２０Ａは、凹部３０が延伸部と屈曲部を有する上面形状である点で、構成例１に示すトランジスタ２０と主に相違している。ここで、延伸部と屈曲部を組み合わせて形成された凹部３０の上面形状を、蛇行形状、迂曲形状、曲折形状、又はミアンダ形状と呼ぶことができる。
【0085】
図５（Ａ）に示すように、凹部３０は、延伸部２６ａ、延伸部２６ｂ、延伸部２６ｃ、屈曲部２８ａ、及び屈曲部２８ｂを有する。凹部３０の上面形状は、延伸部２６ａと延伸部２６ｂが、屈曲部２８ａを介して接続され、延伸部２６ｂと延伸部２６ｃが、屈曲部２８ｂを介して接続された形状とみなすことができる。
【0086】
図５（Ａ）及び図５（Ｂ）に示すように、半導体層２１は、凹部３０における絶縁層３２の側面に沿って設けられている。さらに、半導体層２１は、導電層２４ａと接する領域、及び、導電層２４ｂと接する領域を有する。また、凹部３０内において、半導体層２１は、絶縁層２２を介して、導電層２３と対向して設けられている。
【0087】
図５（Ａ）等では、半導体層２１が、延伸部２６ａにおいて導電層２４ａに接し、延伸部２６ｃにおいて導電層２４ｂに接する例を示している。なお、半導体層２１が、屈曲部において導電層２４ａ又は導電層２４ｂと接する構成としてもよい。例えば、半導体層２１が、屈曲部２８ａにおいて導電層２４ａに接し、屈曲部２８ｂにおいて導電層２４ｂに接する構成としてもよい。
【0088】
２個の延伸部を１個の屈曲部で接続することで、凹部３０に折り返し構造を形成することができる。このような折り返し形状を１個又は複数個形成することにより、凹部３０の周長を、導電層２４ａと導電層２４ｂとの間の距離より、はるかに大きくすることができる。よって、トランジスタの占有面積を増大させることなく、チャネル長Ｌを大きくすることができる。チャネル長Ｌを大きくすることにより、飽和性の高いトランジスタとすることができる。また、チャネル長Ｌに対するチャネル幅Ｗの比（Ｗ／Ｌ比）の極めて小さいトランジスタを実現することができる。
【0089】
なお、本明細書等において、トランジスタのドレイン電流（Ｉｄ）－ドレイン電圧（Ｖｄ）特性における、飽和領域の電流の変化が小さいことを、「飽和性が高い」と表現する場合がある。
【0090】
【0091】
図６（Ａ）では、導電層２４ａと、導電層２４ｂと、が隣り合って設けられ、さらに、導電層２４ａと導電層２４ｂの間において、凹部３０の側壁に半導体層２１が設けられない構成例を示している。このような構成とすることで、トランジスタのチャネル長Ｌを凹部３０の周長に近づけることができ、チャネル長Ｌを長くすることができる。
【0092】
図６（Ａ）等では、凹部３０が、延伸部２６ａ、延伸部２６ｂ、延伸部２６ｃ、屈曲部２８ａ、及び屈曲部２８ｂを有する構成について示したが、本発明はこれに限られるものではない。凹部３０は、複数の延伸部と、少なくとも一の屈曲部を有していればよい。ここで、屈曲部の個数は、延伸部より１個少ないことが好ましい。例えば、図６（Ｂ）に示すように、凹部３０が、２個の延伸部と、１個の屈曲部を有する構成にしてもよい。また、例えば、凹部３０が、４個以上の延伸部と、３個以上の屈曲部を有する構成にしてもよい。なお、図６（Ｃ）に示すように、凹部３０の上面形状をロール状としてもよい。
【0093】
図６（Ａ）等では、半導体層２１が、延伸部２６ａにおいて、導電層２４ａ及び導電層２４ｂに接する例を示しているが、本発明の一態様はこれに限られない。半導体層２１が、屈曲部において、導電層２４ａ及び導電層２４ｂと接する構成としてもよい。又は、半導体層２１が、屈曲部において、導電層２４ａ及び導電層２４ｂの一方と接し、延伸部において、導電層２４ａ及び導電層２４ｂの他方と接する構成としてもよい。
【0094】
なお、ここで示した半導体層２１の構成は、他の構成例にも適用することができる。
【0095】
なお、図５（Ａ）等では、凹部３０の屈曲部の角を丸まった形状で示したが、本発明の一態様はこれに限られるものではなく、屈曲部の角を角張った形状にしてもよい。この場合、凹部３０の上面形状を、ジグザグ形状と呼ぶこともできる。
【0096】
なお、ここで示した凹部３０の構成は、他の構成例にも適用することができる。
【0097】
本実施の形態、及び、対応する図面等は、少なくともその一部を本明細書中に記載する他の実施の形態、又は、実施例と適宜組み合わせて実施することができる。また、本実施の形態に示す複数の構成、及び、対応する図面等は、互いに適宜組み合わせることが可能である。
【0098】
【0099】
なお、トランジスタ２０を有する半導体装置に関して前述した内容については、後述する半導体装置に対しても適用できるものとする。また、後述する半導体装置で説明する内容については、前述のトランジスタ２０を有する半導体装置にも適用できるものとする。
【0100】
図７（Ａ）に、本発明の一態様の半導体装置１０の平面図（上面図ともいう。）を示す。図７（Ａ）に示す一点鎖線Ａ１－Ａ２における断面図を、図７（Ｂ）に示す。また、図７（Ａ）に示す一点鎖線Ｂ１－Ｂ２における断面図を、図７（Ｃ）に示す。ここで、一点鎖線Ｂ１－Ｂ２は、一点鎖線Ａ１－Ａ２に対して直交している。なお、図７（Ａ）では、半導体装置１０の構成要素の一部（絶縁層等）を省略している。半導体装置の平面図については、以降の図面においても図７（Ａ）と同様に、構成要素の一部を省略する。
【0101】
半導体装置１０は、トランジスタ１００と、トランジスタ２００と、絶縁層１１０と、絶縁層１０２と、を有する。なお、絶縁層１０２の下部に、下地膜となる絶縁層、又は、基板を設けてもよい。
【0102】
トランジスタ１００と、トランジスタ２００と、は異なる構造を有する。また、トランジスタ１００及びトランジスタ２００は、一部の工程を共通にして形成することができる。なお、半導体装置１０を表示装置に適用する場合、画素の選択トランジスタにトランジスタ１００を用い、駆動トランジスタにトランジスタ２００を用いると好適である。より具体的には、駆動トランジスタは飽和性が高いことが好ましいため、チャネル長が長いトランジスタ２００を好適に用いることができる。このように、本発明の一態様の半導体装置においては、同一基板上で、チャネル長の異なるトランジスタを、絶縁層の厚さ、及び、パターン形成により、自由に設計することができるといった優れた効果を奏する。
【0103】
トランジスタ２００の構成について、説明する。ここでは、トランジスタ２００に、前述のトランジスタ２０の構成を適用した例を示している。
【0104】
トランジスタ２００は、導電層２０４と、導電層２１２ａと、導電層２１２ｂと、絶縁層１０６と、半導体層２０８と、を有する。トランジスタ２００において、導電層２０４は、ゲート電極として機能し、絶縁層１０６の一部は、ゲート絶縁層として機能する。導電層２１２ａは、ソース電極又はドレイン電極の一方として機能し、導電層２１２ｂは、ソース電極又はドレイン電極の他方として機能する。トランジスタ２００を構成する各層は、単層構造であってもよく、積層構造であってもよい。導電層２０４、導電層２１２ａ、導電層２１２ｂ、絶縁層１０６、及び半導体層２０８は、それぞれ、前述の導電層２３、導電層２４ａ、導電層２４ｂ、絶縁層２２、及び半導体層２１に係る記載を参照することができる。
【0105】
絶縁層１１０及び絶縁層１０２は、凹部１４５を有する。絶縁層１１０、絶縁層１０２、及び凹部１４５は、それぞれ、前述の絶縁層３２、絶縁層３１、凹部３０に係る記載を参照することができる。
【0106】
導電層２１２ａ及び導電層２１２ｂは、絶縁層１０２上に設けられる。ここで、凹部１４５は、平面視にて、導電層２１２ａ及び導電層２１２ｂの一部と重なるように絶縁層１１０に設けられた開口（開口１４５ａ）と、当該開口と重なる領域に設けられた絶縁層１０２の凹部（凹部１４５ｂ）と、を合わせたものともいえる。したがって、導電層２１２ａの側端部近傍、及び、導電層２１２ｂの側端部近傍は、凹部１４５の側壁（凹部１４５の側面、又は、凹部１４５における絶縁層１１０の側面を指す場合もある。）から突出している、ということもできる。
【0107】
導電層２１２ａと導電層２１２ｂには、同じ材料を用いることができる。また、導電層２１２ａと導電層２１２ｂは、同じ工程で形成することができる。例えば、導電層２１２ａ及び導電層２１２ｂとなる膜を形成し、当該膜を加工することにより、導電層２１２ａ及び導電層２１２ｂを形成することができる。
【0108】
図７（Ａ）及び図７（Ｂ）に示すように、平面視にて、導電層２１２ａ及び導電層２１２ｂと重なる領域においては、半導体層２０８は、凹部１４５内における絶縁層１１０の側面、導電層２１２ａの上面の一部及び側面、並びに、導電層２１２ｂの上面の一部及び側面に接して設けられる。また、図７（Ａ）及び図７（Ｃ）に示すように、平面視にて、導電層２１２ａ及び導電層２１２ｂと重ならない領域においては、半導体層２０８は、凹部１４５内における絶縁層１１０の側面に接して設けられる。
【0109】
図７（Ｂ）及び図７（Ｃ）に示すように、凹部１４５の底面上には、材料層２０８ｍが設けられる。材料層２０８ｍは、前述の材料層２１ｍに係る記載を参照することができる。材料層２０８ｍは、半導体層２０８と同じ材料からなる層である。半導体層２０８と材料層２０８ｍは、半導体層２０８及び材料層２０８ｍとなる膜を凹部１４５内に成膜する際、当該膜が、導電層２１２ａ及び導電層２１２ｂの露出した端部で段切れを起こすことによって、それぞれ分離して同時形成されたものである。
【0110】
このように、本発明の一態様では、半導体層となる膜の成膜を行うだけで、自己整合的に半導体層を形成することができる。そのため、半導体装置作製における全体の工程数を削減することができる。
【0111】
半導体層２０８の導電層２１２ａと接する領域は、ソース領域又はドレイン領域の一方として機能し、半導体層２０８の導電層２１２ｂと接する領域は、ソース領域又はドレイン領域の他方として機能する。半導体層２０８において、ソース領域とドレイン領域との間に、チャネル形成領域が設けられる。
【0112】
絶縁層１０６は、凹部１４５を覆うように設けられる。ここで、凹部１４５内部に設けられる半導体層２０８及び材料層２０８ｍも絶縁層１０６に覆われる。絶縁層１０６は、半導体層２０８、材料層２０８ｍ、導電層２１２ａ、導電層２１２ｂ、及び絶縁層１１０上に設けられる。絶縁層１０６は、凹部１４５内における半導体層２０８の側面、凹部１４５内における材料層２０８ｍの上面、凹部１４５内における導電層２１２ａの上面及び側面、凹部１４５内における導電層２１２ｂの上面及び側面、並びに、凹部１４５内における絶縁層１１０の側面と接する領域を有する。絶縁層１０６は、凹部１４５内における半導体層２０８の側面、凹部１４５内における材料層２０８ｍの上面、凹部１４５内における導電層２１２ａの上面及び側面、凹部１４５内における導電層２１２ｂの上面及び側面、並びに、凹部１４５内における絶縁層１１０の側面の形状に沿った形状を有する。また、絶縁層１０６の少なくとも一部は、半導体層２０８と導電層２０４の間に設けられる。つまり、絶縁層１０６は、ゲート絶縁層として機能する。
【0113】
凹部１４５は、基板面に垂直な方向における断面視において、導電層２１２ａ又は導電層２１２ｂと、絶縁層１０６と、で塞がれた空洞２２７を有する。なお、凹部１４５は、空洞２２７を有さない構成であってもよい。空洞２２７は、前述の空洞２７に係る記載を参照することができる。
【0114】
導電層２０４は、凹部１４５に重畳して、絶縁層１０６上に設けられ、絶縁層１０６の上面と接する領域を有する。導電層２０４は、絶縁層１０６を介して、半導体層２０８と対向する領域を有する。導電層２０４は、絶縁層１０６の上面の形状に沿った形状を有する。
【0115】
トランジスタ２００では、半導体層２０８のうち、導電層２１２ａと導電層２１２ｂの間に位置する領域の側面が、ソース－ドレイン間の電流経路（半導体層２０８のチャネル形成領域）となる。したがって、トランジスタ２００では、基板面に対して、垂直方向又は概略垂直方向（縦方向又は概略縦方向）な面内が、ソース－ドレイン間の電流経路となり得る。また、同時に、トランジスタ２００では、基板面に対して、平行方向又は概略平行方向（横方向又は概略横方向）にソース－ドレイン間電流が流れるということもできる。このように、トランジスタ２００は、縦方向と、横方向と、の双方が、ソース－ドレイン間の電流経路として寄与する構成であるため、ＶＬＦＥＴ（Ｖｅｒｔｉｃａｌ Ｌａｔｅｒａｌ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）ということができる。
【0116】
次に、トランジスタ１００の構成について、説明する。
【0117】
トランジスタ１００は、導電層１０４と、絶縁層１０６と、半導体層１０８と、導電層１１２ａと、導電層１１２ｂと、を有する。トランジスタ１００において、導電層１０４は、ゲート電極として機能し、絶縁層１０６の一部は、ゲート絶縁層として機能する。導電層１１２ａは、ソース電極又はドレイン電極の一方として機能し、導電層１１２ｂは、ソース電極又はドレイン電極の他方として機能する。トランジスタ１００を構成する各層は、単層構造であってもよく、積層構造であってもよい。
【0118】
絶縁層１０２上に、導電層１１２ａが設けられ、導電層１１２ａ上に、絶縁層１１０が設けられる。絶縁層１１０は、導電層１１２ａの上面及び側面を覆うように設けられる。絶縁層１１０は、導電層１１２ａと重なる領域に、導電層１１２ａに達する開口１４１を有する。開口１４１において、導電層１１２ａが露出するともいえる。導電層１１２ａには、導電層２１２ａ及び導電層２１２ｂと同じ材料を用いることができる。また、導電層１１２ａは、導電層２１２ａ及び導電層２１２ｂと同じ工程で形成することができる。例えば、導電層１１２ａ、導電層２１２ａ、及び導電層２１２ｂとなる膜を形成し、当該膜を加工することにより、導電層１１２ａ、導電層２１２ａ、及び導電層２１２ｂを形成することができる。
【0119】
導電層１１２ｂは、導電層１１２ａと重なる領域に、絶縁層１１０に埋め込まれるように設けられる。導電層１１２ｂの上面の高さは、絶縁層１１０の上面の高さと概略一致している。また、導電層１１２ｂは、導電層１１２ａと重なる領域に開口１４３を有する。開口１４３は、開口１４１と重なる領域に設けられる。
【0120】
半導体層１０８は、開口１４１及び開口１４３を覆うように設けられる。半導体層１０８には、半導体層２０８と同じ材料を用いることができる。また、半導体層１０８は、半導体層２０８と同じ工程で形成することができる。例えば、半導体層１０８及び半導体層２０８となる膜を形成し、当該膜を加工することにより、半導体層１０８及び半導体層２０８を形成することができる。
【0121】
半導体層１０８は、導電層１１２ｂの側面、絶縁層１１０の側面、並びに、導電層１１２ａの上面と接する領域を有する。半導体層１０８は、開口１４１及び開口１４３を介して、導電層１１２ａと電気的に接続される。半導体層１０８は、導電層１１２ｂの側面、絶縁層１１０の側面、並びに、導電層１１２ａの上面の形状に沿った形状を有する。
【0122】
半導体層１０８の導電層１１２ａと接する領域は、ソース領域又はドレイン領域の一方として機能し、導電層１１２ｂと接する領域は、ソース領域又はドレイン領域の他方として機能する。半導体層１０８において、ソース領域と、ドレイン領域と、の間にチャネル形成領域が設けられる。
【0123】
絶縁層１０６は、開口１４１及び開口１４３を覆うように設けられる。絶縁層１０６は、半導体層１０８、導電層１１２ｂ、及び絶縁層１１０上に設けられる。絶縁層１０６は、半導体層１０８の側面、導電層１１２ｂの上面及び側面、並びに、絶縁層１１０の上面と接する領域を有する。絶縁層１０６は、半導体層１０８の側面、導電層１１２ｂの上面及び側面、並びに、絶縁層１１０の上面の形状に沿った形状を有する。
【0124】
導電層１０４は、絶縁層１０６上に設けられ、絶縁層１０６の上面と接する領域を有する。導電層１０４は、絶縁層１０６を介して、半導体層１０８と重なる領域を有する。導電層１０４は、絶縁層１０６の上面の形状に沿った形状を有する。導電層１０４には、導電層２０４と同じ材料を用いることができる。また、導電層１０４は、導電層２０４と同じ工程で形成することができる。例えば、導電層１０４及び導電層２０４となる膜を形成し、当該膜を加工することにより、導電層１０４及び導電層２０４を形成することができる。
【0125】
トランジスタ１００は、半導体層１０８よりも上方にゲート電極を有する、いわゆるトップゲート型のトランジスタである。さらに、半導体層１０８の下面（開口１４１の側壁及び底面、並びに、開口１４３の側壁と対向する側の面）がソース電極及びドレイン電極として機能する導電層１１２ａ及び導電層１１２ｂと接することから、ＴＧＢＣ（Ｔｏｐ Ｇａｔｅ Ｂｏｔｔｏｍ Ｃｏｎｔａｃｔ）型のトランジスタということができる。また、トランジスタ１００は、基板面に対して、ソース電極とドレイン電極とが異なる高さに位置し、基板面に対して、垂直方向又は概略垂直方向にドレイン電流が流れる。トランジスタ１００において、縦方向又は概略縦方向にドレイン電流が流れるということもできる。そのため、トランジスタ１００は、縦チャネル型トランジスタ、又はＶＦＥＴ（Ｖｅｒｔｉｃａｌ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）ということができる。
【0126】
トランジスタ１００は、導電層１１２ａと導電層１１２ｂの間に設けられる絶縁層１１０の厚さでチャネル長を制御することができる。したがって、トランジスタの作製に用いる露光装置の限界解像度よりも小さなチャネル長を有するトランジスタを精度良く作製することができる。また、複数のトランジスタ１００間の特性ばらつきを低減することもできる。よって、トランジスタ１００を含む半導体装置の動作が安定し、信頼性を高めることができる。また、複数のトランジスタ１００間の特性ばらつきが減ると、回路設計の自由度が高くなり、トランジスタ１００を含む半導体装置の動作電圧を低くすることができる。そのため、当該半導体装置の消費電力を低くすることができる。
【0127】
また、トランジスタ１００は、ソース電極、チャネル形成領域を有する層、及びドレイン電極を、重ねて設けることができるため、チャネル形成領域を有する層を平面状に配置した、いわゆるプレーナ型トランジスタと比較して、占有面積を大幅に縮小することができる。
【0128】
導電層１１２ａ、導電層１１２ｂ、及び導電層１０４は、それぞれ、配線として機能することができ、トランジスタ１００はこれらの配線が重なる領域に設けることができる。つまり、トランジスタ１００及び配線を有する回路において、トランジスタ１００及び配線の占有面積を縮小することができる。したがって、回路の占有面積を縮小することができ、半導体装置の小型化を図ることができる。
【0129】
トランジスタ１００のソース電極及びドレイン電極として機能する導電層１１２ａ及び導電層１１２ｂは、異なる面上に設けられる。具体的には、導電層１１２ａは、絶縁層１０２上に設けられ、導電層１１２ｂは、絶縁層１１０上に設けられ、絶縁層１１０は、導電層１１２ａと導電層１１２ｂに挟持される。一方、トランジスタ２００のソース電極及びドレイン電極として機能する導電層２１２ａ及び導電層２１２ｂは、同じ面上に設けられる。具体的には、導電層２１２ａ及び導電層２１２ｂは、絶縁層１０２上に設けられる。トランジスタ１００のソース電極又はドレイン電極の一方は、トランジスタ２００のソース電極及びドレイン電極と同じ面上に設けられ、トランジスタ１００のソース電極又はドレイン電極の他方は、トランジスタ２００のソース電極及びドレイン電極と異なる面上に設けられるともいえる。
【0130】
このように、本発明の一態様の半導体装置は、ＶＬＦＥＴ（例えば、前述のトランジスタ２０、及びトランジスタ２００等）だけでなく、ＶＬＦＥＴと、ＶＬＦＥＴとは異なる構造のトランジスタ（例えば、トランジスタ１００等のＶＦＥＴ等）と、を組み合わせた構成を有することができる。これにより、それぞれのトランジスタの特長を活かした高い性能の半導体装置を実現することができる。
【0131】
例えば、大きいオン電流が求められるトランジスタには、トランジスタ１００等のチャネル長の短いＶＦＥＴを適用し、高い飽和性が求められるトランジスタには、トランジスタ２００等のチャネル長の長いＶＬＦＥＴを適用することで、高い性能の半導体装置１０を実現することができる。なお、後述するように、トランジスタ１００と、トランジスタ２００と、は一部の工程を共通にして、同じ基板上に形成することができる。そのため、半導体装置１０のように、異なる構造のトランジスタ（ＶＬＦＥＴ及びＶＦＥＴ）を有する構成であっても、ＶＬＦＥＴのみを有する構成の半導体装置と比べて、作製に要する工程数が大幅に増加することはない。
【0132】
なお、本発明の一態様の半導体装置は上記に限られず、前述のトランジスタ２０を有する半導体装置のように、ＶＬＦＥＴのみで構成されていてもよい。例えば、半導体装置１０が、トランジスタ１００（ＶＦＥＴ）を含まず、複数のトランジスタ２００（ＶＬＦＥＴ）のみを含む構成である場合、トランジスタ２００ごとに凹部１４５の上面形状を異ならせることで、オン電流の大きさの異なる複数のトランジスタ２００を有する半導体装置１０を実現することができる。凹部１４５の上面形状の具体例については、先の実施の形態で説明した、トランジスタ２０における凹部３０の上面形状に係る記載を参照することができる。
【0133】
例えば、本発明の一態様の半導体装置を、表示装置の画素回路に適用する場合、画素回路の占有面積を縮小することができ、高精細の表示装置とすることができる。また、例えば、本発明の一態様の半導体装置を、表示装置の駆動回路（例えば、ゲート線駆動回路及びソース線駆動回路の一方又は双方）に適用する場合、駆動回路の占有面積を縮小することができ、狭額縁の表示装置とすることができる。
【0134】
トランジスタ１００及びトランジスタ２００を覆うように、絶縁層１９５が設けられる。絶縁層１９５は、トランジスタ１００及びトランジスタ２００の保護層として機能する。
【0135】
次に、トランジスタ１００及びトランジスタ２００の詳細な構成について、説明する。
【0136】
半導体層１０８及び半導体層２０８は、それぞれ、半導体特性を示す金属酸化物（酸化物半導体ともいう。）を有することが好ましい。
【0137】
半導体層１０８及び半導体層２０８に用いる金属酸化物のバンドギャップは、それぞれ、２．０ｅＶ以上が好ましく、２．５ｅＶ以上がより好ましい。
【0138】
酸化物半導体を用いたトランジスタ（以下、ＯＳトランジスタと記す。）は、非晶質シリコンを用いたトランジスタと比較して、電界効果移動度が極めて高い。また、ＯＳトランジスタは、オフ電流が著しく小さく、当該トランジスタと直列に接続された容量に蓄積した電荷を長期間にわたって保持することが可能である。また、ＯＳトランジスタを適用することで、半導体装置の消費電力を低減することができる。
【0139】
なお、半導体層１０８及び半導体層２０８に用いる半導体材料の結晶性は、特に限定されず、非晶質半導体、単結晶半導体、又は単結晶以外の結晶性を有する半導体（微結晶半導体、多結晶半導体、又は、一部に結晶領域を有する半導体）のいずれを用いてもよい。単結晶半導体又は結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制することができるため好ましい。
【0140】
また、半導体層１０８及び半導体層２０８に用いる半導体材料は、特に限定されない。例えば、単体元素よりなる半導体、又は、化合物半導体を用いることができる。単体元素よりなる半導体として、例えば、シリコン、及びゲルマニウムが挙げられる。化合物半導体として、例えば、ヒ化ガリウム、及びシリコンゲルマニウムが挙げられる。その他、化合物半導体として、例えば、有機半導体、窒化物半導体、及び酸化物半導体（ＯＳ：Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）が挙げられる。なお、これらの半導体材料に、ドーパントとして不純物が含まれてもよい。
【0141】
例えば、半導体層１０８及び半導体層２０８には、それぞれ、シリコンを用いることもできる。シリコンとして、単結晶シリコン、多結晶シリコン、微結晶シリコン、及び非晶質シリコンが挙げられる。多結晶シリコンとして、例えば、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ）が挙げられる。チャネル形成領域に非晶質シリコンを用いたトランジスタは、大型のガラス基板上に形成することができ、低コストで作製することができる。チャネル形成領域に多結晶シリコンを用いたトランジスタは、電界効果移動度が高く、高速動作が可能である。また、チャネル形成領域に微結晶シリコンを用いたトランジスタは、非晶質シリコンを用いたトランジスタより電界効果移動度が高く、高速動作が可能である。
【0142】
絶縁層１１０は、１層以上の無機絶縁膜を有することが好ましい。無機絶縁膜に用いることができる材料として、例えば、酸化物、窒化物、酸化窒化物、及び窒化酸化物が挙げられる。酸化物として、例えば、酸化シリコン、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、酸化セリウム、ガリウム亜鉛酸化物、及びハフニウムアルミネートが挙げられる。窒化物として、例えば、窒化シリコン、及び窒化アルミニウムが挙げられる。酸化窒化物として、例えば、酸化窒化シリコン、酸化窒化アルミニウム、酸化窒化ガリウム、酸化窒化イットリウム、及び酸化窒化ハフニウムが挙げられる。窒化酸化物として、例えば、窒化酸化シリコン、及び窒化酸化アルミニウムが挙げられる。
【0143】
なお、本明細書等において、酸化窒化物とは、その組成として窒素よりも酸素の含有量が多い材料を指す。窒化酸化物とは、その組成として酸素よりも窒素の含有量が多い材料を指す。
【0144】
トランジスタ２００において、半導体層２０８の絶縁層１１０と接する領域は、チャネル形成領域として機能する。トランジスタ１００において、半導体層１０８の絶縁層１１０と接する領域は、チャネル形成領域として機能する。半導体層１０８及び半導体層２０８に金属酸化物を用いる場合、半導体層１０８と絶縁層１１０との界面特性、及び、半導体層２０８と絶縁層１１０との界面特性を向上させるため、絶縁層１１０の半導体層１０８と接する領域の少なくとも一部、及び、絶縁層１１０の半導体層２０８と接する領域の少なくとも一部は、酸素を有することが好ましい。具体的には、絶縁層１１０における半導体層１０８のチャネル形成領域と接する領域、及び、絶縁層１１０における半導体層２０８のチャネル形成領域と接する領域は、酸素を有することが好ましい。絶縁層１１０における半導体層１０８のチャネル形成領域と接する領域、及び、絶縁層１１０における半導体層２０８のチャネル形成領域と接する領域に、酸化物及び酸化窒化物の一以上を好適に用いることができる。
【0145】
絶縁層１１０は、積層構造を有することが好ましい。図７（Ｂ）等では、絶縁層１１０が、絶縁層１１０ａと、絶縁層１１０ａ上の絶縁層１１０ｂと、絶縁層１１０ｂ上の絶縁層１１０ｃと、を有する例を示している。
【0146】
【0147】
絶縁層１１０ｂは、酸素を有することが好ましく、前述の酸化物及び酸化窒化物のいずれか一つ又は複数を用いることが好ましい。具体的には、絶縁層１１０ｂには、酸化シリコン及び酸化窒化シリコンの一方又は双方を好適に用いることができる。これにより、少なくとも半導体層２０８の絶縁層１１０ｂと接する領域、及び、半導体層１０８の絶縁層１１０ｂと接する領域は、それぞれ、チャネル形成領域として機能することができる。
【0148】
絶縁層１１０ｂには、加熱により酸素を放出する膜を用いるとより好ましい。トランジスタ２００及びトランジスタ１００の作製工程中にかかる熱により、絶縁層１１０ｂが酸素を放出することで、半導体層２０８及び半導体層１０８に酸素を供給することができる。絶縁層１１０ｂから、半導体層２０８及び半導体層１０８、特にチャネル形成領域に酸素を供給することで、チャネル形成領域中の酸素欠損（ＶＯ）が修復され、チャネル形成領域中の酸素欠損（ＶＯ）を低減することができる。したがって、良好な電気特性を示し、かつ信頼性の高いトランジスタ２００及びトランジスタ１００とすることができる。
【0149】
例えば、酸素を含む雰囲気における加熱処理、又は、酸素を含む雰囲気におけるプラズマ処理を行うことで、絶縁層１１０ｂに酸素を供給することができる。また、絶縁層１１０ｂの上面に、スパッタリング法により、酸素を含む雰囲気で酸化物膜を形成することで酸素を供給してもよい。その後、当該酸化物膜を除去してもよい。なお、後述する実施の形態３では、金属酸化物層１３７を形成することで、絶縁層１１０ｂに酸素を供給する例を示す。
【0150】
絶縁層１１０ｂは、スパッタリング法又はプラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などの成膜方法で形成することが好ましい。特に、スパッタリング法を用い、成膜ガスに水素ガスを用いない方法で形成することで、水素の含有量の極めて少ない膜とすることができる。そのため、チャネル形成領域に水素が供給されることを抑制し、トランジスタ２００及びトランジスタ１００の電気特性の安定化を図ることができる。
【0151】
絶縁層１１０ｂにおいて、物質が拡散しやすいことが好ましい。絶縁層１１０ｂにおける物質の拡散係数が大きいことが好ましいともいえる。特に、絶縁層１１０ｂは、酸素が拡散しやすいことが好ましい。つまり、絶縁層１１０ｂにおける酸素の拡散係数が大きいことが好ましい。絶縁層１１０ｂに含まれる酸素は、絶縁層１１０ｂ中を拡散し、絶縁層１１０ｂと半導体層１０８の界面を介して、半導体層１０８に供給されるとともに、絶縁層１１０ｂと半導体層２０８の界面を介して、半導体層２０８に供給される。
【0152】
ここで、半導体層１０８及び半導体層２０８に導電率の高い材料を用いることで、オン電流の大きいトランジスタ１００及びトランジスタ２００とすることができる。しかしながら、導電率の高い材料を用いると、トランジスタのチャネル形成領域に酸素欠損（ＶＯ）が形成されやすく、チャネル形成領域の酸素欠損（ＶＯ）が多くなると、トランジスタのしきい値電圧がシフトし、ゲート電圧が０Ｖ時に流れるドレイン電流（以下、カットオフ電流とも記す。）が大きくなってしまう場合がある。例えば、ｎチャネル型トランジスタでは、しきい値電圧がマイナス側にシフトすることで、カットオフ電流が大きくなってしまう場合がある。絶縁層１１０ｂを設けることにより、少なくとも半導体層１０８の絶縁層１１０ｂと接する領域、及び、半導体層２０８の絶縁層１１０ｂと接する領域、つまりトランジスタ１００及びトランジスタ２００のチャネル形成領域に酸素が供給され、チャネル形成領域の酸素欠損（ＶＯ）を低減することができる。これにより、しきい値電圧がシフトすることが抑制され、小さいカットオフ電流と、大きいオン電流と、を両立したトランジスタとすることができる。したがって、低い消費電力と、高い性能と、を両立した半導体装置とすることができる。
【0153】
トランジスタ１００において、半導体層１０８の導電層１１２ａと接する領域は、ソース領域又はドレイン領域の一方として機能し、半導体層１０８の導電層１１２ｂと接する領域は、ソース領域又はドレイン領域の他方として機能する。ソース領域及びドレイン領域は、チャネル形成領域と比較して、電気抵抗が低い領域である。ソース領域及びドレイン領域は、チャネル形成領域と比較して、キャリア濃度が高い領域、酸素欠陥密度が高い領域、ともいえる。
【0154】
絶縁層１１０ａは、導電層１１２ａ、導電層２１２ａ、及び導電層２１２ｂを覆うように、絶縁層１０２上に設けられる。絶縁層１１０ａは、導電層１１２ａの上面及び側面、導電層２１２ａの上面及び側面、導電層２１２ｂの上面及び側面、並びに、絶縁層１０２の上面と接する領域を有する。絶縁層１１０ｂは、絶縁層１１０ａ上に設けられる。絶縁層１１０ｃは、導電層１１２ｂの下面（絶縁層１０２側の面）、及び、導電層１１２ｂの開口１４３とは反対側の側面を覆うように、絶縁層１１０ｂ上に設けられる。導電層１１２ｂの上面の高さと、絶縁層１１０ｃの上面の高さと、は概略一致している。絶縁層１１０ａ及び絶縁層１１０ｃは、それぞれ、自身から放出される不純物（例えば、水素及び水）の量が少なく、かつ不純物が透過しにくいことが好ましい。これにより、絶縁層１１０ａ及び絶縁層１１０ｃに含まれる不純物が、チャネル形成領域に拡散することを抑制することができる。したがって、良好な電気特性を示し、かつ信頼性の高いトランジスタ１００及びトランジスタ２００を実現することができる。
【0155】
絶縁層１１０ａ及び絶縁層１１０ｃには、それぞれ、酸素が透過しにくい膜を用いることが好ましい。これにより、絶縁層１１０ｂに含まれる酸素が、絶縁層１１０ａを介して、導電層１１２ａ、導電層２１２ａ、及び導電層２１２ｂに拡散することを抑制することができる。同様に、絶縁層１１０ｂに含まれる酸素が、絶縁層１１０ｃを介して、導電層１１２ｂに拡散することを抑制することができる。これにより、導電層１１２ａ、導電層２１２ａ、及び導電層２１２ｂ、及び導電層１１２ｂの電気抵抗が高くなることを抑制することができる。それとともに、絶縁層１１０ｂに含まれる酸素が絶縁層１１０ａ側及び絶縁層１１０ｃ側に拡散することが抑制されるため、絶縁層１１０ｂから、トランジスタ１００及びトランジスタ２００のチャネル形成領域へ供給される酸素の量が増え、チャネル形成領域の酸素欠損（ＶＯ）、及び、酸素欠損に水素が入った欠陥（以下、ＶＯＨと呼ぶ場合がある。）を低減することができる。
【0156】
絶縁層１１０ａ及び絶縁層１１０ｃのそれぞれに酸素が拡散しにくい膜を用いることより、絶縁層１１０ｂから、トランジスタ１００及びトランジスタ２００のチャネル形成領域に効果的に酸素を供給することができる。なお、絶縁層１１０ａ及び絶縁層１１０ｃの一方又は双方を設けない構成としてもよい。
【0157】
絶縁層１１０ａ及び絶縁層１１０ｃは、それぞれ、窒素を有することが好ましく、前述の窒化物及び窒化酸化物のいずれか一つ又は複数を用いることが好ましい。絶縁層１１０ａ及び絶縁層１１０ｃは、それぞれ、例えば、窒化シリコン又は窒化酸化シリコンを好適に用いることができる。又は、絶縁層１１０ａ及び絶縁層１１０ｃの一方又は双方に酸化物及び酸化窒化物のいずれか一つ又は複数を用いてもよい。絶縁層１１０ａ及び絶縁層１１０ｃには、それぞれ、例えば、酸化アルミニウムを好適に用いることができる。なお、絶縁層１１０ａには、絶縁層１１０ｃと同じ材料を用いてもよく、異なる材料を用いてもよい。
【0158】
なお、本明細書等において、異なる材料とは、構成元素の一部又は全てが異なる材料、又は構成元素が同じで組成が異なる材料をいう。
【0159】
絶縁層１１０ａの厚さＴ１１０ａは、例えば、３ｎｍ以上１μｍ未満、５ｎｍ以上５００ｎｍ以下、１０ｎｍ以上４００ｎｍ以下、２０ｎｍ以上３００ｎｍ以下、５０ｎｍ以上２００ｎｍ以下、又は７０ｎｍ以上１５０ｎｍ以下、又は７０ｎｍ以上１２０ｎｍ以下とすることができる。厚さＴ１１０ａは、図８（Ｂ）に示すように、トランジスタ２００の断面視における絶縁層１１０ａの被形成面（ここでは、導電層２１２ａの上面、又は、導電層２１２ｂの上面）と、絶縁層１１０ｂの下面と、の最短距離とすることができる。また、図９（Ｂ）に示すように、トランジスタ１００の断面視における絶縁層１１０ａの被形成面（ここでは、導電層１１２ａの上面）と、絶縁層１１０ｂの下面と、の最短距離とすることができる。
【0160】
絶縁層１１０ａの厚さＴ１１０ａが厚いと、絶縁層１１０ａから放出される不純物の量が多くなり、トランジスタ２００及びトランジスタ１００のチャネル形成領域に拡散する不純物の量が多くなってしまう場合がある。一方、厚さＴ１１０ａが薄いと、絶縁層１１０ｂに含まれる酸素が絶縁層１１０ａを介して、導電層２１２ａ側、導電層２１２ｂ側、及び導電層１１２ａ側に拡散し、トランジスタ２００及びトランジスタ１００のチャネル形成領域に供給される酸素の量が減ってしまう場合がある。厚さＴ１１０ａを前述の範囲とすることにより、トランジスタ２００及びトランジスタ１００のチャネル形成領域の酸素欠損（ＶＯ）及びＶＯＨを低減することができる。また、絶縁層１１０ｂに含まれる酸素によって、導電層２１２ａ、導電層２１２ｂ、又は導電層１１２ａが酸化され、導電層２１２ａ、導電層２１２ｂ、又は導電層１１２ａの電気抵抗が高くなることを抑制することができる。
【0161】
絶縁層１１０ｃの厚さＴ１１０ｃは、例えば、３ｎｍ以上１μｍ以下、５ｎｍ以上５００ｎｍ以下、１０ｎｍ以上３００ｎｍ以下、１５ｎｍ以上２００ｎｍ以下、２０ｎｍ以上１５０ｎｍ以下、２０ｎｍ以上１２０ｎｍ以下、又は２０ｎｍ以上１００ｎｍ以下とすることができる。厚さＴ１１０ｃは、図８（Ｂ）に示すように、トランジスタ２００の断面視における絶縁層１１０ｃの被形成面（ここでは、絶縁層１１０ｂの上面）と、絶縁層１０６の下面と、の最短距離とすることができる。また、図９（Ｂ）に示すように、トランジスタ１００の断面視における絶縁層１１０ｃの被形成面（ここでは、絶縁層１１０ｂの上面）と、絶縁層１０６の下面と、の最短距離とすることができる。
【0162】
絶縁層１１０ｃの厚さＴ１１０ｃが厚いと、絶縁層１１０ｃから放出される不純物の量が多くなり、トランジスタ２００及びトランジスタ１００のチャネル形成領域に拡散する不純物の量が多くなってしまう場合がある。一方、厚さＴ１１０ｃが薄いと、絶縁層１１０ｂに含まれる酸素が絶縁層１１０ｃを介して、絶縁層１０６側及び導電層１１２ｂ側に拡散し、トランジスタ２００及びトランジスタ１００のチャネル形成領域に供給される酸素の量が減ってしまう場合がある。厚さＴ１１０ｃを前述の範囲とすることにより、トランジスタ２００及びトランジスタ１００のチャネル形成領域の酸素欠損（ＶＯ）及びＶＯＨを低減することができる。また、絶縁層１１０ｂに含まれる酸素によって、導電層１１２ｂが酸化され、導電層１１２ｂの電気抵抗が高くなることを抑制することができる。
【0163】
トランジスタ１００において、半導体層１０８の絶縁層１１０ａと接する領域、及び、半導体層１０８の絶縁層１１０ｃと接する領域の少なくとも１つは、チャネル形成領域と比較して、電気抵抗が低い領域（以下、低抵抗領域とも記す。）であってもよい。当該領域は、チャネル形成領域と比較して、キャリア濃度が高い領域、酸素欠陥密度が高い領域ともいえる。絶縁層１１０ａに不純物（例えば、水又は水素）を放出する材料を用いることで、絶縁層１１０ａと接する領域を低抵抗領域とすることができる。半導体層１０８は、導電層１１２ａと接する領域（ソース領域又はドレイン領域の一方）と、チャネル形成領域と、の間に、低抵抗領域を有する構成とすることができる。同様に、絶縁層１１０ｃに不純物を放出する材料を用いることで、絶縁層１１０ｃと接する領域を低抵抗領域とすることができる。半導体層１０８は、導電層１１２ｂと接する領域（ソース領域又はドレイン領域の他方）と、チャネル形成領域と、の間に、低抵抗領域を有する構成とすることができる。低抵抗領域は、ドレイン電界を緩和するためのバッファ領域として機能することができる。なお、これらの低抵抗領域が、ソース領域又はドレイン領域として機能してもよい。
【0164】
ドレイン領域と、チャネル形成領域と、の間に低抵抗領域を設けることにより、ドレイン領域近傍に高い電界が生じにくくなり、ホットキャリアの発生を抑制し、トランジスタの劣化を抑制することができる。例えば、導電層１１２ａがドレイン電極として機能し、導電層１１２ｂがソース電極として機能する場合、半導体層１０８の絶縁層１１０ａと接する領域を低抵抗領域とすることにより、ドレイン領域近傍に高い電界が生じにくくなり、ホットキャリアの発生を抑制し、トランジスタの劣化を抑制することができる。導電層１１２ａがソース電極として機能し、導電層１１２ｂがドレイン電極として機能する場合、半導体層１０８の絶縁層１１０ｃと接する領域を低抵抗領域とすることにより、ドレイン領域近傍に高い電界が生じにくくなり、ホットキャリアの発生を抑制し、トランジスタの劣化を抑制することができる。
【0165】
同様に、トランジスタ２００において、半導体層２０８の絶縁層１１０ａと接する領域は、チャネル形成領域と比較して、低抵抗領域であってもよい。当該領域は、チャネル形成領域と比較して、キャリア濃度が高い領域、酸素欠陥密度が高い領域ともいえる。絶縁層１１０ａに不純物（例えば、水又は水素）を放出する材料を用いることで、絶縁層１１０ａと接する領域を低抵抗領域とすることができる。半導体層２０８は、導電層２１２ａと接する領域（ソース領域又はドレイン領域の一方）と、チャネル形成領域と、の間に、低抵抗領域を有する構成とすることができる。また、半導体層２０８は、導電層２１２ｂと接する領域（ソース領域又はドレイン領域の他方）と、チャネル形成領域と、の間に、低抵抗領域を有する構成とすることができる。低抵抗領域は、ドレイン電界を緩和するためのバッファ領域として機能することができる。なお、低抵抗領域が、ソース領域又はドレイン領域として機能してもよい。
【0166】
前述したように、絶縁層１１０ａ及び絶縁層１１０ｃから放出される不純物の量が多過ぎると、トランジスタ２００及びトランジスタ１００のチャネル形成領域に不純物が拡散してしまう恐れがある。したがって、絶縁層１１０ａ及び絶縁層１１０ｃに不純物を放出する材料を用いる場合であっても、放出される不純物の量は少ないことが好ましい。
【0167】
なお、絶縁層１１０は、少なくとも、絶縁層１１０ｂを有することが好ましい。例えば、絶縁層１１０ａ及び絶縁層１１０ｃの一方及び双方を有さない構成としてもよい。また、絶縁層１１０を２層、又は４層以上の積層構造としてもよく、単層構造としてもよい。
【0168】
凹部１４５、開口１４１、及び開口１４３の上面形状に限定はなく、例えば、円形、楕円形、三角形、四角形（長方形、菱形、正方形を含む。）、五角形などの多角形、又は、これら多角形の角が丸い形状とすることができる。なお、多角形は、凹多角形（少なくとも、１つの内角が１８０度を超える多角形）及び凸多角形（全ての内角が１８０度以下である多角形）のどちらであってもよい。図７（Ａ）等に示すように、開口１４１及び開口１４３の上面形状は、それぞれ、円形であることが好ましい。開口の上面形状を円形とすることにより、開口を形成する際の加工精度を高めることができ、微細なサイズの開口を形成することができる。なお、本明細書等において、円形とは真円に限定されない。
【0169】
また、図７（Ａ）等では、凹部１４５の上面形状を、円形状としているが、本発明はこれに限られるものではなく、上述の通り、様々な形状をとることができる。
【0170】
本明細書等において、凹部１４５の上面形状とは、絶縁層１１０の凹部１４５側の上面端部の形状を指す。開口１４１の上面形状とは、絶縁層１１０の開口１４１側の上面端部の形状を指す。また、開口１４３の上面形状とは、導電層１１２ｂの開口１４３側の下面端部の形状を指す。
【0171】
図７（Ａ）等に示すように、開口１４１の上面形状と、開口１４３の上面形状と、は互いに一致又は概略一致させることができる。このとき、図７（Ｂ）等に示すように、導電層１１２ｂの開口１４３側の下面端部は、絶縁層１１０の開口１４１側の上面端部と一致又は概略一致することが好ましい。導電層１１２ｂの下面とは、絶縁層１０２側の面を指す。絶縁層１１０の上面とは、導電層１１２ｂの下面側の面を指す。この場合、開口１４１と、開口１４３と、を合わせて、１つの開口とみることもできる。
【0172】
なお、開口１４１の上面形状と、開口１４３の上面形状と、は互いに一致しなくてもよい。また、開口１４１と開口１４３の上面形状が円形であるとき、開口１４１と開口１４３は同心円状であってもよく、同心円状でなくてもよい。
【0173】
【0174】
図９（Ｂ）では、トランジスタ１００のチャネル長Ｌ１００を破線の両矢印で示している。トランジスタ１００のチャネル長Ｌ１００は、断面視における絶縁層１１０ｂの開口１４１側の側面の長さに相当する。つまり、チャネル長Ｌ１００は、絶縁層１１０ｂの厚さＴ１１０ｂ、及び、絶縁層１１０ｂの開口１４１側の側面と絶縁層１１０ｂの被形成面（ここでは、絶縁層１１０ａの上面）とのなす角の角度θ１１０で決まる。したがって、チャネル長Ｌ１００を露光装置の限界解像度よりも小さな値とすることができ、微細なサイズのトランジスタを実現することができる。具体的には、従来のフラットパネルディスプレイの量産用の露光装置（例えば、最小線幅２μｍ又は１．５μｍ程度）では実現できなかった、極めて小さいチャネル長のトランジスタを実現することができる。また、最先端のＬＳＩ技術で用いられる極めて高額な露光装置を用いることなく、チャネル長が１０ｎｍ未満のトランジスタを実現することもできる。
【0175】
チャネル長Ｌ１００は、例えば、５ｎｍ以上３μｍ未満、７ｎｍ以上２．５μｍ以下、１０ｎｍ以上２μｍ以下、１０ｎｍ以上１．５μｍ以下、１０ｎｍ以上１．２μｍ以下、１０ｎｍ以上１μｍ以下、１０ｎｍ以上５００ｎｍ以下、１０ｎｍ以上３００ｎｍ以下、１０ｎｍ以上２００ｎｍ以下、１０ｎｍ以上１００ｎｍ以下、１０ｎｍ以上５０ｎｍ以下、１０ｎｍ以上３０ｎｍ以下、又は１０ｎｍ以上２０ｎｍ以下とすることができる。例えば、チャネル長Ｌ１００を、１００ｎｍ以上１μｍ以下とすることもできる。
【0176】
チャネル長Ｌ１００を小さくすることにより、トランジスタ１００のオン電流を大きくすることができる。トランジスタ１００を用いることにより、高速動作が可能な回路を作製することができる。さらには、回路の占有面積を縮小することが可能となる。したがって、半導体装置の小型化を図ることができる。例えば、本発明の一態様の半導体装置を大型の表示装置、又は、高精細な表示装置に適用する際、配線数が増加した場合においても、各配線における信号遅延を低減することができ、表示ムラを抑制することができる。また、回路の占有面積を縮小することができるため、表示装置の額縁を狭くすることができる。
【0177】
絶縁層１１０ｂの厚さＴ１１０ｂ及び角度θ１１０を調整することにより、チャネル長Ｌ１００を制御することができる。なお、図９（Ｂ）では、絶縁層１１０ｂの厚さＴ１１０ｂを一点鎖線の両矢印で示している。
【0178】
絶縁層１１０ｂの厚さＴ１１０ｂは、例えば、５ｎｍ以上３μｍ未満、７ｎｍ以上２．５μｍ以下、１０ｎｍ以上２μｍ以下、１０ｎｍ以上１．５μｍ以下、１０ｎｍ以上１．２μｍ以下、１０ｎｍ以上１μｍ以下、１０ｎｍ以上５００ｎｍ以下、１０ｎｍ以上３００ｎｍ以下、１０ｎｍ以上２００ｎｍ以下、１０ｎｍ以上１００ｎｍ以下、１０ｎｍ以上５０ｎｍ以下、１０ｎｍ以上３０ｎｍ以下、又は１０ｎｍ以上２０ｎｍ以下とすることができる。
【0179】
なお、図９（Ｂ）などでは、絶縁層１１０の開口１４１側の側面が垂直形状である例を示しているが、図１２（Ａ）に示すトランジスタ１００Ａのように、絶縁層１１０の開口１４１側の側面をテーパ形状にすることもできる。絶縁層１１０の開口１４１側の側面をテーパ形状にする場合、角度θ１１０は、９０度以下であることが好ましい。角度θ１１０を小さくすることにより、絶縁層１１０上に形成される層（例えば、半導体層１０８）の被覆性を高めることができる。また、角度θ１１０が小さいほど、チャネル長Ｌ１００を大きくすることができ、角度θ１１０が大きいほど、チャネル長Ｌ１００を小さくすることができる。
【0180】
角度θ１１０は、例えば、３０度以上９０度以下、３５度以上８５度以下、４０度以上８０度以下、４５度以上８０度以下、５０度以上８０度以下、５５度以上８０度以下、６０度以上８０度以下、６５度以上８０度以下、又は７０度以上８０度以下とすることができる。
【0181】
なお、図９（Ｂ）等では、断面視において、絶縁層１１０の開口１４１側の側面の形状が直線である構成を示しているが、本発明の一態様はこれに限られない。断面視において、絶縁層１１０の開口１４１側の側面の形状は曲線であってもよく、また、側面の形状が、直線である領域と、曲線である領域と、の双方を有していてもよい。
【0182】
ここで、導電層１１２ｂは、開口１４１の内部に設けないことが好ましい。具体的には、導電層１１２ｂは、絶縁層１１０の開口１４１側の側面と接する領域を有さないことが好ましい。導電層１１２ｂを開口１４１の内側にも設ける場合、トランジスタ１００のチャネル長Ｌ１００が絶縁層１１０ｂの側面の長さより短くなり、チャネル長Ｌ１００の制御が困難になってしまう場合がある。したがって、開口１４３の上面形状が開口１４１の上面形状と一致、又は、平面視において、開口１４３が開口１４１を包含することが好ましい。
【0183】
図９（Ａ）及び図９（Ｂ）では、開口１４１の幅Ｄ１４１を二点鎖線の両矢印で示している。図９（Ａ）では、開口１４１の上面形状が円形である例を示す。このとき、幅Ｄ１４１は当該円の直径に相当し、トランジスタ１００のチャネル幅Ｗ１００は、当該円の円周の長さとなる。すなわち、チャネル幅Ｗ１００は、π×Ｄ１４１となる。このように、開口１４１の上面形状が円形であると、他の形状に比べて、チャネル幅Ｗ１００の小さいトランジスタを実現することができる。
【0184】
開口１４１の幅Ｄ１４１は、深さ方向で変化する場合がある。開口１４１の幅Ｄ１４１として、例えば、断面視における絶縁層１１０ｂ（又は絶縁層１１０）の最も高い位置の径、最も低い位置の径、及び、これらの中間点の位置の径の３つの平均値を用いることができる。又は、開口１４１の径として、例えば、断面視における絶縁層１１０ｂ（又は絶縁層１１０）の最も高い位置の径、最も低い位置の径、又は、これらの中間点の位置の径の、いずれかの径を用いてもよい。
【0185】
フォトリソグラフィ法を用いて開口１４１を形成する場合、開口１４１の幅Ｄ１４１は、露光装置の限界解像度以上となる。幅Ｄ１４１は、例えば、２００ｎｍ以上５μｍ未満、３００ｎｍ以上４．５μｍ以下、４００ｎｍ以上４μｍ以下、５００ｎｍ以上３．５μｍ以下、５００ｎｍ以上３μｍ以下、５００ｎｍ以上２．５μｍ以下、５００ｎｍ以上２μｍ以下、５００ｎｍ以上１．５μｍ以下、又は５００ｎｍ以上１μｍ以下とすることができる。
【0186】
なお、トランジスタ１００のチャネル長Ｌ１００を小さくする場合、絶縁層１１０ａ及び絶縁層１１０ｃは、それぞれ、自身から放出される水素の量がより少ない材料を用いることが好ましい。絶縁層１１０ａ及び絶縁層１１０ｃに少量でも水素を放出する材料を用いる場合は、これらの厚さが薄いことが好ましい。例えば、チャネル長Ｌ１００を１００ｎｍ以下とする場合、絶縁層１１０ａの厚さＴ１１０ａ及び絶縁層１１０ｃの厚さＴ１１０ｃは、それぞれ、１ｎｍ以上５０ｎｍ以下、３ｎｍ以上４０ｎｍ以下、５ｎｍ以上３０ｎｍ以下、５ｎｍ以上２０ｎｍ以下、５ｎｍ以上１５ｎｍ以下、又は５ｎｍ以上１０ｎｍ以下が好ましい。これにより、チャネル形成領域に拡散する不純物の量を少なくすることができ、チャネル長Ｌ１００が短い場合においても、良好な電気特性を示し、かつ、信頼性の高いトランジスタとすることができる。
【0187】
なお、ここでは、半導体層１０８の絶縁層１１０ｂと接する領域がチャネル形成領域として機能する構成を例に挙げて説明したが、本発明の一態様はこれに限られない。半導体層１０８の絶縁層１１０ａと接する領域も、チャネル形成領域として機能してもよい。同様に、絶縁層１１０ｃと接する領域も、チャネル形成領域として機能してもよい。
【0188】
図７（Ｂ）等では、トランジスタ１００において、半導体層１０８、絶縁層１０６、及び導電層１０４が、開口１４１及び開口１４３を覆う例を示しているが、本発明の一態様はこれに限られない。絶縁層１１０と、導電層１１２ａと、によって段差が形成され、当該段差に沿って半導体層１０８、絶縁層１０６、及び導電層１０４が設けられる構成としてもよい。
【0189】
また、図９（Ｂ）等では、トランジスタ１００が、ゲート電極を１つだけ有する構成を示しているが、本発明はこれに限られるものではない。例えば、図１２（Ｂ）に示すトランジスタ１００Ｂのように、バックゲート電極（第２のゲート電極ということもできる。）を有する構成であってもよい。
【0190】
トランジスタ１００Ｂは、導電層１１２ａ上に導電層１１６を有する点、及び、絶縁層１１０が６層構造である点で、トランジスタ１００と主に異なる。
【0191】
絶縁層１１０は、導電層１１２ａ上の絶縁層１１０ａと、絶縁層１１０ａ上の絶縁層１１０ｂ１と、絶縁層１１０ｂ１上の絶縁層１１０ｄ１と、絶縁層１１０ｄ１及び導電層１１６上の絶縁層１１０ｄ２と、絶縁層１１０ｄ２上の絶縁層１１０ｂ２と、絶縁層１１０ｂ２上の絶縁層１１０ｃと、を有する。
【0192】
導電層１１６は、トランジスタ１００Ｂのバックゲート電極として機能する。導電層１１６は、絶縁層１１０ｂ１上に位置することが好ましい。導電層１１２ａ、導電層１１２ｂと、導電層１１６と、は絶縁層１１０ｄ２、絶縁層１１０ｂ２、絶縁層１１０ｃによって互いに電気的に絶縁されている。導電層１１６には開口が設けられていることが好ましく、当該開口の内側に、開口１４１が設けられることが好ましい。絶縁層１１０の一部は、トランジスタ１００Ｂのバックゲート絶縁層として機能する。
【0193】
よって、トランジスタ１００Ｂにおいても、半導体層１０８には、絶縁層１０６を介して導電層１０４と対向する領域と、絶縁層１１０の一部（特に、絶縁層１１０ｂ２及び絶縁層１１０ｄ２）を介して導電層１１６と対向する領域と、が存在する。言い換えると、半導体層１０８の少なくとも一部は、開口１４１内において、導電層１０４と導電層１１６とに挟まれている。開口１４１内において、半導体層１０８の少なくとも一部と、導電層１０４と、の間には、絶縁層１０６が設けられている。また、半導体層１０８の少なくとも一部と、導電層１１６と、の間には、絶縁層１１０の一部（特に、絶縁層１１０ｂ２及び絶縁層１１０ｄ２）が設けられている。
【0194】
なお、導電層１１６は、導電層１１２ａ又は導電層１１２ｂと電気的に接続されていてもよい。例えば、絶縁層１１０ａ、絶縁層１１０ｂ１、絶縁層１１０ｄ１に設けられた開口を介して、導電層１１２ａと、導電層１１６と、が接していてもよい。
【0195】
導電層１１６は、単層構造でもよく、２層以上の積層構造であってもよい。導電層１１６には、導電層１１２ａ、導電層１１２ｂ、及び導電層１０４に用いることができる材料を適用することができる。
【0196】
絶縁層１１０ｄ２は、導電層１１６の上面及び側面を覆う。絶縁層１１０ｄ２は、導電層１１６の開口の一部を覆うように設けられる。絶縁層１１０ｄ２は、当該開口を介して、絶縁層１１０ｄ１と接することが好ましい。
【0197】
絶縁層１１０ｄ１及び絶縁層１１０ｄ２には、絶縁層１１０ａ、絶縁層１１０ｃと同様の構成を適用することが好ましい。具体的には、絶縁層１１０ｄ１及び絶縁層１１０ｄ２には、酸素が拡散しにくい膜を用いることが好ましい。また、絶縁層１１０ｄ１及び絶縁層１１０ｄ２には、水素が拡散しにくい膜を用いることが好ましい。このような絶縁層１１０ｄ１及び絶縁層１１０ｄ２を設けることで、導電層１１６が酸化するのを抑制することができる。また、導電層１１６中に含まれる水素が、半導体層１０８に拡散することを抑制することができる。
【0198】
なお、図１２（Ｂ）では、絶縁層１１０ｄ１の厚さが場所によらず均一である例を示したが、本発明はこれに限られるものではない。例えば、絶縁層１１０ｄ１は、導電層１１６と重なる領域と、重ならない領域とで、厚さが異なる場合がある。例えば、導電層１１６となる膜の加工時に、絶縁層１１０ｄ１の導電層１１６と重ならない領域は、一部が除去され、厚さが薄くなることがある。
【0199】
絶縁層１１０ｂ２は、絶縁層１１０ｄ２を介して、導電層１１６の上面及び側面を覆うことが好ましい。絶縁層１１０ｂ２は、絶縁層１１０ｄ２を介して、導電層１１６の開口の一部を覆うように設けられることが好ましい。
【0200】
絶縁層１１０ｂ１及び絶縁層１１０ｂ２には、それぞれ、絶縁層１１０ｂに適用可能な構成と同様の構成を適用することができる。具体的には、絶縁層１１０ｂ１及び絶縁層１１０ｂ２には、それぞれ、酸素を含む層を用いることが好ましく、絶縁層１１０ａ、絶縁層１１０ｃ、絶縁層１１０ｄ１、絶縁層１１０ｄ２の少なくとも１つと比べて、酸素の含有量が多い領域を有することが好ましい。
【0201】
このような構成とすることで、絶縁層１１０の構成を、導電層１１６の上下で対称にすることができる。また、半導体層１０８に対して、絶縁層１１０ｂ１、絶縁層１１０ｂ２の２つの絶縁層から酸素を供給することができるため、トランジスタの特性向上を図ることができる。
【0202】
ただし、本発明は上記に限られるものではなく、例えば、絶縁層１１０ｂ１を設けない構成にすることもできる。また、絶縁層１１０ｄ１及び絶縁層１１０ｄ２を設けない構成にすることもできる。
【0203】
トランジスタ１００Ｂにおいて、半導体層１０８には、絶縁層１０６を介して導電層１０４と対向する領域と、絶縁層１１０の一部（特に、絶縁層１１０ｂ２及び絶縁層１１０ｄ２）を介して導電層１１６と対向する領域と、が存在する。言い換えると、半導体層１０８の少なくとも一部は、開口１４１内において、導電層１０４と導電層１１６とに挟まれている。開口１４１内において、半導体層１０８の少なくとも一部と、導電層１０４と、の間には、絶縁層１０６が設けられている。また、半導体層１０８の少なくとも一部と、導電層１１６と、の間には、絶縁層１１０の一部（特に、絶縁層１１０ｂ２及び絶縁層１１０ｄ２）が設けられている。ここで、絶縁層１１０の一部は、トランジスタ１００Ｂのバックゲート絶縁層（第２のゲート絶縁層ということもできる。）として機能する。
【0204】
トランジスタ１００Ｂは、バックゲート電極を有するため、半導体層１０８のバックゲート側（バックチャネルともいう。）の電位を固定することができる。したがって、トランジスタ１００ＢのＩｄ－Ｖｄ特性における飽和性をより高めることができる。
【0205】
また、トランジスタ１００Ｂは、バックゲート電極を有するため、半導体層１０８のバックチャネルの電位を固定することができ、しきい値電圧がシフトすることを抑制することができる。これにより、ノーマリーオフ特性のトランジスタを実現することができる。
【0206】
トランジスタ１００Ｂは、導電層１１６、絶縁層１１０、半導体層１０８、絶縁層１０６、及び導電層１０４が、間に他の層を含まず、一方向にこの順で重なっている領域を有する。当該領域を広くすることで、ゲート電極（第１のゲート電極）からの電界と、バックゲート電極（第２のゲート電極）からの電界と、を半導体層１０８に対して、より効果的に印加することができる。
【0207】
なお、断面視において、絶縁層１１０の開口の左右で、導電層１１６と、半導体層１０８と、の間の最短距離（すなわち、バックゲート絶縁層の厚さ）が異なる場合がある。
【0208】
【0209】
図８（Ａ）では、トランジスタ２００のチャネル長Ｌ２００ａ及びチャネル長Ｌ２００ｂを、実線の両矢印で示している。チャネル長Ｌ２００ａ及びチャネル長Ｌ２００ｂは、凹部１４５の側壁に設けられた半導体層２０８の周長方向に沿った、導電層２１２ａと導電層２１２ｂの距離に相当する。図８（Ａ）に示すように、凹部１４５の側壁全体にわたって、環状の半導体層２０８が設けられているため、半導体層２０８における導電層２１２ａと、導電層２１２ｂと、をつなぐ経路が２つ存在し、そのうち一方の長さをチャネル長Ｌ２００ａ、他方の長さをチャネル長Ｌ２００ｂとすることができる。チャネル長Ｌ２００ａとチャネル長Ｌ２００ｂは、等しい又は概略等しいことが好ましい。この場合、導電層２１２ａと導電層２１２ｂを、凹部１４５に対して、対称に配置することが好ましい。例えば、図８（Ａ）に示すように、円形の凹部１４５の両端に導電層２１２ａと導電層２１２ｂを設けることで、チャネル長Ｌ２００ａとチャネル長Ｌ２００ｂを等しくすることができる。このように、トランジスタ２００のチャネル長Ｌ２００ａ及びチャネル長Ｌ２００ｂは、凹部１４５の上面形状及び大きさによって制御することができる。よって、チャネル長Ｌ２００ａ及びチャネル長Ｌ２００ｂは、チャネル長Ｌ１００より大きくすることができる。
【0210】
また、図８（Ｂ）では、トランジスタ２００のチャネル幅Ｗ２００を、破線の両矢印で示している。チャネル幅Ｗ２００は、断面視における絶縁層１１０ｂの凹部１４５側の側面の長さに相当する。つまり、チャネル幅Ｗ２００は、絶縁層１１０ｂの厚さＴ１１０ｂ、及び、絶縁層１１０ｂの凹部１４５側の側面と絶縁層１１０ｂの被形成面（ここでは、絶縁層１１０ａの上面）とのなす角の角度θ１１０で決まる。また、図８（Ａ）に示すように、チャネル長Ｌ２００ａとチャネル長Ｌ２００ｂが等しい又は概略等しい場合には、両方の経路がチャネル形成領域として機能するため、トランジスタ２００の実質的なチャネル幅が、チャネル幅Ｗ２００の２倍になる場合がある。
【0211】
トランジスタ２００のチャネル幅Ｗ２００は、絶縁層１１０の厚さ（特に、絶縁層１１０ｂの厚さ）によって制御することができる。ここで、トランジスタ２００と、トランジスタ１００と、で絶縁層１１０は共通であるため、トランジスタ２００のチャネル幅Ｗ２００をフォトリソグラフィの露光限界以下の非常に微細な構造にすることができる。チャネル幅Ｗ２００は、例えば、５ｎｍ以上３μｍ未満、７ｎｍ以上２．５μｍ以下、１０ｎｍ以上２μｍ以下、１０ｎｍ以上１．５μｍ以下、１０ｎｍ以上１．２μｍ以下、１０ｎｍ以上１μｍ以下、１０ｎｍ以上５００ｎｍ以下、１０ｎｍ以上３００ｎｍ以下、１０ｎｍ以上２００ｎｍ以下、１０ｎｍ以上１００ｎｍ以下、１０ｎｍ以上５０ｎｍ以下、１０ｎｍ以上３０ｎｍ以下、又は１０ｎｍ以上２０ｎｍ以下とすることができる。
【0212】
以上のように、トランジスタ２００では、チャネル長Ｌ２００ａ及びチャネル長Ｌ２００ｂを大きくし、チャネル幅Ｗ２００を小さくすることができる。これにより、トランジスタ２００を、飽和性の高いトランジスタにすることができる。
【0213】
前述したように、トランジスタ１００のチャネル長Ｌ１００は、露光装置の限界解像度よりも小さな値とすることができる。一方、絶縁層１１０ｂの膜厚によって、チャネル長Ｌ１００が規定されるため、同一面上に同一工程で複数のトランジスタ１００を形成する場合、全てのトランジスタ１００のチャネル長が同じになる。これに対して、トランジスタ２００は、チャネル長Ｌ２００ａ及びチャネル長Ｌ２００ｂを、凹部１４５の上面形状及び大きさによって制御することができる。さらに、トランジスタ２００は、トランジスタ１００と一部の工程を共通にして形成することができる。よって、チャネル長が短いトランジスタ１００と、よりチャネル長が長いトランジスタ２００とを、生産性良く、同一面上に形成することができる。例えば、大きいオン電流が求められるトランジスタにトランジスタ１００を適用し、高い飽和性が求められるトランジスタにトランジスタ２００を適用することにより、それぞれのトランジスタの利点を生かした高い性能の半導体装置１０を実現することができる。例えば、表示装置に半導体装置１０を用いる場合、トランジスタ１００を、スイッチとして機能する選択トランジスタに適用し、トランジスタ２００を、発光素子に流れる電流を制御するための駆動トランジスタに適用することができる。
【0214】
上述のように、トランジスタ１００とトランジスタ２００を一部の工程を共通にして形成することができる。具体的には、半導体層１０８及び半導体層２０８は、同じ工程で形成することができる。絶縁層１０６の一部は、トランジスタ１００のゲート絶縁層として機能し、絶縁層１０６の他の一部は、トランジスタ２００のゲート絶縁層として機能する。導電層１０４及び導電層２０４は、同じ工程で形成することができる。導電層１１２ａ、導電層２１２ａ、及び導電層２１２ｂは、同じ工程で形成することができる。したがって、半導体装置１０の生産性を高め、製造コストを低くすることができる。
【0215】
また、図８（Ｂ）等において、半導体層２０８の上端部の高さ、及び、絶縁層１１０ｂの上面の高さは、一致又は概略一致する構成について示したが、本発明はこれに限られるものではない。例えば、図１０（Ａ）に示すトランジスタ２００Ａのように、半導体層２０８の上端部の高さが、絶縁層１１０ｂの上面の高さより低くなる構成にしてもよい。この場合、絶縁層１０６が、絶縁層１１０ｂの側面の一部に接する。
【0216】
また、図８（Ｂ）等において、導電層２１２ａ及び導電層２１２ｂの凹部１４５側の側端部が、絶縁層１１０の側面よりも突出する構成について示したが、本発明はこれに限られるものではない。例えば、図１０（Ｂ）に示すトランジスタ２００Ｂのように、導電層２１２ａ及び導電層２１２ｂの凹部１４５側の側面が、絶縁層１１０の側面と、概略一致する構成であってもよい。当該構成の場合、半導体層２０８は、凹部１４５内における絶縁層１１０の側面と、凹部１４５内における導電層２１２ａの側面と、凹部１４５内における導電層２１２ｂの側面と、に接する。例えば、凹部１４５の形成と、導電層２１２ａ及び導電層２１２ｂの形成と、を一括で行う作製方法を用いた場合に、トランジスタ２００Ｂのような構成が実現する場合がある。この場合、導電層２１２ａ及び導電層２１２ｂの形成と、凹部１４５の形成と、を別々に行う場合に比べて、全体の工程数を削減することができるため、好ましい。
【0217】
また、トランジスタ２００を、トランジスタ１００と並行して形成する場合、絶縁層１１０ｂの凹部１４５内の側面と、絶縁層１１０ｂの被形成面（ここでは、絶縁層１１０ａの上面）と、のなす角も、トランジスタ１００と同様に、角度θ１１０に一致又は概略一致する場合がある。なお、図８（Ｂ）などでは、絶縁層１１０の凹部１４５内の側面が、絶縁層１１０の被形成面に対して垂直形状又は概略垂直形状である例を示しているが、図１１（Ａ）に示すトランジスタ２００Ｃのように、絶縁層１１０の凹部１４５内の側面をテーパ形状にすることもできる。絶縁層１１０の凹部１４５内の側面が、絶縁層１１０の被形成面に対して垂直形状又は概略垂直形状である場合、トランジスタの微細化を図ることができるため好ましい。一方、絶縁層１１０の凹部１４５内の側面がテーパ形状を有する場合、凹部１４５上に成膜する膜の被覆性を高めることができるため好ましい。
【0218】
また、図８（Ｂ）等では、トランジスタ２００が、ゲート電極を１つだけ有する構成を示しているが、本発明はこれに限られるものではない。例えば、図１１（Ｂ）に示すトランジスタ２００Ｄのように、バックゲート電極を有する構成であってもよい。
【0219】
トランジスタ２００Ｄは、導電層２１２ａ及び導電層２１２ｂ上に導電層２１６を有する点、及び、絶縁層１１０が６層構造である点で、トランジスタ２００と主に異なる。
【0220】
ここで、導電層２１６は、上記導電層１１６と対応しており、導電層１１６の記載を参照することができる。つまり、導電層２１６は、トランジスタ２００Ｄのバックゲート電極として機能する。また、絶縁層１１０は、図１２（Ｂ）に示す絶縁層１１０と同様の構成である。つまり、絶縁層１１０の一部は、トランジスタ２００Ｄのバックゲート絶縁層として機能する。
【0221】
よって、トランジスタ２００Ｄにおいても、半導体層２０８には、絶縁層１０６を介して導電層２０４と対向する領域と、絶縁層１１０の一部（特に、絶縁層１１０ｂ２及び絶縁層１１０ｄ２）を介して導電層１１６と対向する領域と、が存在する。言い換えると、半導体層２０８の少なくとも一部は、凹部１４５内において、導電層２０４と導電層２１６とに挟まれている。凹部１４５内において、半導体層２０８の少なくとも一部と、導電層２０４と、の間には、絶縁層１０６が設けられている。また、半導体層２０８の少なくとも一部と、導電層２１６と、の間には、絶縁層１１０の一部（特に、絶縁層１１０ｂ２及び絶縁層１１０ｄ２）が設けられている。
【0222】
トランジスタ２００Ｄは、バックゲート電極を有するため、半導体層２０８のバックゲート側の電位を固定することができる。したがって、トランジスタ２００ＤのＩｄ－Ｖｄ特性における飽和性をより高めることができる。
【0223】
また、トランジスタ２００Ｄは、バックゲート電極を有するため、半導体層２０８のバックチャネルの電位を固定することができ、しきい値電圧がシフトすることを抑制することができる。これにより、ノーマリーオフ特性のトランジスタを実現することができる。
【0224】
以下では、本発明の一態様の半導体装置１０に用いることができる材料について、詳細に説明する。
【0225】
［半導体層１０８、半導体層２０８］
半導体層１０８及び半導体層２０８に用いることができる金属酸化物について、具体的に説明する。金属酸化物として、例えば、インジウム酸化物、ガリウム酸化物、及び亜鉛酸化物が挙げられる。金属酸化物は、少なくとも、インジウム又は亜鉛を含むことが好ましい。また、金属酸化物は、インジウムと、元素Ｍと、亜鉛と、の中から選ばれる二又は三を有することが好ましい。なお、元素Ｍは、酸素との結合エネルギーが高い金属元素又は半金属元素であり、例えば、酸素との結合エネルギーがインジウムよりも高い金属元素又は半金属元素である。元素Ｍとして、具体的には、アルミニウム、ガリウム、スズ、イットリウム、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、ジルコニウム、モリブデン、ハフニウム、タンタル、タングステン、ランタン、セリウム、ネオジム、マグネシウム、カルシウム、ストロンチウム、バリウム、ホウ素、シリコン、ゲルマニウム、及びアンチモンなどが挙げられる。金属酸化物が有する元素Ｍは、上記元素のいずれか一種又は複数種であることが好ましく、アルミニウム、ガリウム、スズ、及びイットリウムから選ばれた一種又は複数種であることがより好ましく、ガリウム及びスズの一種又は複数種がさらに好ましい。なお、本明細書等において、金属元素と半金属元素をまとめて「金属元素」と呼ぶことがあり、本明細書等に記載の「金属元素」には半金属元素が含まれることがある。
半導体層１０８及び半導体層２０８に用いることができる金属酸化物について、具体的に説明する。金属酸化物として、例えば、インジウム酸化物、ガリウム酸化物、及び亜鉛酸化物が挙げられる。金属酸化物は、少なくとも、インジウム又は亜鉛を含むことが好ましい。また、金属酸化物は、インジウムと、元素Ｍと、亜鉛と、の中から選ばれる二又は三を有することが好ましい。なお、元素Ｍは、酸素との結合エネルギーが高い金属元素又は半金属元素であり、例えば、酸素との結合エネルギーがインジウムよりも高い金属元素又は半金属元素である。元素Ｍとして、具体的には、アルミニウム、ガリウム、スズ、イットリウム、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、ジルコニウム、モリブデン、ハフニウム、タンタル、タングステン、ランタン、セリウム、ネオジム、マグネシウム、カルシウム、ストロンチウム、バリウム、ホウ素、シリコン、ゲルマニウム、及びアンチモンなどが挙げられる。金属酸化物が有する元素Ｍは、上記元素のいずれか一種又は複数種であることが好ましく、アルミニウム、ガリウム、スズ、及びイットリウムから選ばれた一種又は複数種であることがより好ましく、ガリウム及びスズの一種又は複数種がさらに好ましい。なお、本明細書等において、金属元素と半金属元素をまとめて「金属元素」と呼ぶことがあり、本明細書等に記載の「金属元素」には半金属元素が含まれることがある。
【0226】
半導体層１０８及び半導体層２０８には、それぞれ、例えば、インジウム酸化物（Ｉｎ酸化物）、インジウム亜鉛酸化物（Ｉｎ－Ｚｎ酸化物）、インジウムスズ酸化物（Ｉｎ－Ｓｎ酸化物、ＩＴＯとも記す。）、インジウムチタン酸化物（Ｉｎ－Ｔｉ酸化物）、インジウムガリウム酸化物（Ｉｎ－Ｇａ酸化物）、インジウムタングステン酸化物（Ｉｎ－Ｗ酸化物、ＩＷＯとも記す。）、インジウムガリウムアルミニウム酸化物（Ｉｎ－Ｇａ－Ａｌ酸化物）、インジウムガリウムスズ酸化物（Ｉｎ－Ｇａ－Ｓｎ酸化物）、ガリウム亜鉛酸化物（Ｇａ－Ｚｎ酸化物、ＧＺＯとも記す。）、アルミニウム亜鉛酸化物（Ａｌ－Ｚｎ酸化物、ＡＺＯとも記す。）、インジウムアルミニウム亜鉛酸化物（Ｉｎ－Ａｌ－Ｚｎ酸化物、ＩＡＺＯとも記す。）、インジウムスズ亜鉛酸化物（Ｉｎ－Ｓｎ－Ｚｎ酸化物、ＩＴＺＯ（登録商標）とも記す。）、インジウムチタン亜鉛酸化物（Ｉｎ－Ｔｉ－Ｚｎ酸化物）、インジウムガリウム亜鉛酸化物（Ｉｎ－Ｇａ－Ｚｎ酸化物、ＩＧＺＯとも記す。）、インジウムガリウムスズ亜鉛酸化物（Ｉｎ－Ｇａ－Ｓｎ－Ｚｎ酸化物、ＩＧＺＴＯとも記す。）、インジウムガリウムアルミニウム亜鉛酸化物（Ｉｎ－Ｇａ－Ａｌ－Ｚｎ酸化物、ＩＧＡＺＯ、ＩＧＺＡＯ、又はＩＡＧＺＯとも記す。）などを用いることができる。又は、シリコンを含むインジウムスズ酸化物（ＩＴＳＯとも記す。）、ガリウムスズ酸化物（Ｇａ－Ｓｎ酸化物）、アルミニウムスズ酸化物（Ａｌ－Ｓｎ酸化物）などを用いることができる。なお、インジウム酸化物などに代表されるＺｎを含まない材料は、Ｓｉプロセスとの親和性が高いため好適である。一方で、Ｚｎを含む材料は、結晶性を高めることができるため好適である。
【0227】
金属酸化物に含まれる全ての金属元素の原子数の和に対するインジウムの原子数の割合を高くすることにより、トランジスタの電界効果移動度を高めることができる。また、オン電流が大きいトランジスタを実現することができる。
【0228】
なお、金属酸化物は、インジウムに代えて、又は、インジウムに加えて、周期の数が大きい金属元素の一種又は複数種を有してもよい。金属元素の軌道の重なりが大きいほど、金属酸化物におけるキャリア伝導は大きくなる傾向がある。よって、周期の数が大きい金属元素を有することで、トランジスタの電界効果移動度を高めることができる場合がある。周期の数が大きい金属元素として、第５周期に属する金属元素、及び、第６周期に属する金属元素などが挙げられる。当該金属元素として、具体的には、イットリウム、ジルコニウム、銀、カドミウム、スズ、アンチモン、バリウム、鉛、ビスマス、ランタン、セリウム、プラセオジム、ネオジム、プロメチウム、サマリウム、及びユウロピウムなどが挙げられる。なお、ランタン、セリウム、プラセオジム、ネオジム、プロメチウム、サマリウム、及びユウロピウムは、軽希土類元素と呼ばれる。
【0229】
金属酸化物は、非金属元素の一種又は複数種を有してもよい。金属酸化物が非金属元素を有することで、キャリア濃度の増加、又は、バンドギャップの縮小などが生じ、トランジスタの電界効果移動度を高めることができる場合がある。非金属元素として、例えば、炭素、窒素、リン、硫黄、セレン、フッ素、塩素、臭素、及び水素などが挙げられる。
【0230】
金属酸化物に含まれる全ての金属元素の原子数の和に対する亜鉛の原子数の割合を高くすることにより、結晶性の高い金属酸化物となり、金属酸化物中の不純物の拡散を抑制することができる。したがって、トランジスタの電気特性の変動が抑制され、信頼性を高めることができる。
【0231】
金属酸化物に含まれる全ての金属元素の原子数の和に対する元素Ｍの原子数の割合を高くすることにより、金属酸化物に酸素欠損（ＶＯ）が形成されることを抑制することができる。したがって、酸素欠損（ＶＯ）に起因するキャリア生成が抑制され、オフ電流が小さいトランジスタとすることができる。また、トランジスタの電気特性の変動が抑制され、信頼性を高めることができる。
【0232】
半導体層１０８及び半導体層２０８に適用する金属酸化物の組成により、トランジスタの電気特性及び信頼性が異なる。したがって、トランジスタに求められる電気特性及び信頼性に応じて、金属酸化物の組成を異ならせることにより、優れた電気特性と高い信頼性を両立した半導体装置とすることができる。
【0233】
金属酸化物がＩｎ－Ｍ－Ｚｎ酸化物の場合、当該Ｉｎ－Ｍ－Ｚｎ酸化物におけるＩｎの原子数比は、Ｍの原子数比以上であることが好ましい。このようなＩｎ－Ｍ－Ｚｎ酸化物の金属元素の原子数比として、例えば、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：３、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝１０：１：１、Ｉｎ：Ｍ：Ｚｎ＝１０：１：３、Ｉｎ：Ｍ：Ｚｎ＝１０：１：４、Ｉｎ：Ｍ：Ｚｎ＝１０：１：６、Ｉｎ：Ｍ：Ｚｎ＝１０：１：７、Ｉｎ：Ｍ：Ｚｎ＝１０：１：８、Ｉｎ：Ｍ：Ｚｎ＝５：２：５、Ｉｎ：Ｍ：Ｚｎ＝１０：１：１０、Ｉｎ：Ｍ：Ｚｎ＝２０：１：１０、Ｉｎ：Ｍ：Ｚｎ＝４０：１：１０、及び、これらの近傍の組成が挙げられる。なお、近傍の組成とは、所望の原子数比の±３０％の範囲を含む。金属酸化物中のインジウムの原子数比を大きくすることで、トランジスタのオン電流又は電界効果移動度などを高めることができる。
【0234】
Ｉｎ－Ｍ－Ｚｎ酸化物におけるＩｎの原子数比はＭの原子数比未満であってもよい。このようなＩｎ－Ｍ－Ｚｎ酸化物の金属元素の原子数比として、例えば、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：３、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、及び、これらの近傍の組成が挙げられる。金属酸化物中のＭの原子数の割合を大きくすることで、酸素欠損（ＶＯ）の生成を抑制することができる。
【0235】
なお、元素Ｍとして複数の金属元素を有する場合は、当該金属元素の原子数の割合の合計を、元素Ｍの原子数の割合とすることができる。
【0236】
本明細書等において、含有される全ての金属元素の原子数の和に対するインジウムの原子数の割合を、インジウムの含有率と記す場合がある。他の金属元素においても同様である。
【0237】
半導体層１０８及び半導体層２０８にインジウムの含有率が高い材料を用いることで、トランジスタのオン電流又は電界効果移動度などを高めることができる。さらに、元素Ｍを有することで、酸素欠損（ＶＯ）の生成を抑制することができる。元素Ｍの含有率（含有される全ての金属元素の原子数の和に対する元素Ｍの原子数の割合）は、０．１％以上３％以下が好ましく、さらには０．１％以上２％以下が好ましい。これにより、電気特性が良好なトランジスタとすることができる。例えば、Ｉｎ：Ｍ：Ｚｎ＝４０：１：１０、及び、その近傍の金属酸化物を用いることが好ましい。元素Ｍは、上記元素のいずれか一種又は複数種であることが好ましく、アルミニウム、ガリウム、スズ、及びイットリウムから選ばれた一種又は複数種であることがより好ましい。具体的には、Ｉｎ：Ｓｎ：Ｚｎ＝４０：１：１０、及びその近傍の金属酸化物を好適に用いることができる。又は、Ｉｎ：Ａｌ：Ｚｎ＝４０：１：１０、及び、その近傍の金属酸化物を好適に用いることができる。
【0238】
ここで、半導体層１０８及び半導体層２０８に多結晶構造の金属酸化物を用いると、結晶粒界が再結合中心となり、キャリアが捕獲されることにより、トランジスタのオン電流が小さくなってしまう場合がある。多結晶構造になりやすい組成の金属酸化物を用いる場合、結晶化を阻害する元素を含むことが好ましい。例えば、ＩＴＯと比較して、ＩＴＳＯは多結晶構造になりづらいため、半導体層１０８及び半導体層２０８に好適に用いることができる。ＩＴＳＯを用いる場合、シリコンの含有率（含有される全ての金属元素の原子数の和に対するシリコンの原子数の割合）は、１％以上２０％以下が好ましく、さらには３％以上２０％以下が好ましく、さらには３％以上１５％以下が好ましく、さらには５％以上１５％以下が好ましい。具体的には、Ｉｎ：Ｓｎ：Ｓｉ＝４５：５：４、Ｉｎ：Ｓｎ：Ｓｉ＝９５：５：８、及び、これらの近傍の金属酸化物を好適に用いることができる。
【0239】
半導体層１０８及び半導体層２０８の組成の分析には、例えば、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ Ｓｐｅｃｔｒｏｍｅｔｒｙ）、Ｘ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｍｅｔｒｙ）、誘導結合プラズマ質量分析法（ＩＣＰ－ＭＳ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ－Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）、又は誘導結合高周波プラズマ発光分光法（ＩＣＰ－ＡＥＳ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ－Ａｔｏｍｉｃ Ｅｍｉｓｓｉｏｎ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いることができる。又は、これらの手法を複数組み合わせて分析を行ってもよい。なお、含有率が低い元素は、分析精度の影響により、実際の含有率と分析によって得られた含有率が異なる場合がある。例えば、元素Ｍの含有率が低い場合、分析によって得られた元素Ｍの含有率が、実際の含有率より低くなる場合がある。
【0240】
金属酸化物の形成には、スパッタリング法を好適に用いることができる。なお、金属酸化物をスパッタリング法で形成する場合、形成後の金属酸化物の組成はスパッタリングターゲットの組成と異なる場合がある。特に、亜鉛は、形成後の金属酸化物における含有率が、スパッタリングターゲットと比較して５０％程度にまで減少する場合がある。
【0241】
半導体層１０８及び半導体層２０８は、それぞれ、２以上の金属酸化物層を有する積層構造としてもよい。半導体層１０８及び半導体層２０８のそれぞれが有する２以上の金属酸化物層は、組成が互いに同じ又は概略同じであってもよい。組成が同じ金属酸化物層の積層構造とすることで、例えば、同じスパッタリングターゲットを用いて形成することができるため、製造コストを削減することができる。
【0242】
半導体層１０８及び半導体層２０８のそれぞれが有する２以上の金属酸化物層は、組成が互いに異なってもよい。例えば、Ｉｎ：Ｍ：Ｚｎ＝１：３：４［原子数比］若しくはその近傍の組成の第１の金属酸化物層と、当該第１の金属酸化物層上に設けられるＩｎ：Ｍ：Ｚｎ＝１：１：１［原子数比］若しくはその近傍の組成の第２の金属酸化物層と、の積層構造を好適に用いることができる。また、元素Ｍとして、ガリウム、アルミニウム、又はスズを用いることが特に好ましい。第１の金属酸化物層と第２の金属酸化物層における元素Ｍは、同じであってもよく、互いに異なっていてもよい。例えば、第１の金属酸化物層と第２の金属酸化物層は、互いに組成が異なるＩＧＺＯ層であってもよい。
【0243】
例えば、Ｉｎ：Ｚｎ＝４：１［原子数比］若しくはその近傍の組成の第１の金属酸化物層と、当該第１の金属酸化物層上に設けられるＩｎ：Ｍ：Ｚｎ＝１：１：１［原子数比］若しくはその近傍の組成の第２の金属酸化物層と、の積層構造を好適に用いることができる。
【0244】
例えば、インジウム酸化物、インジウムガリウム酸化物、及びＩＧＺＯの中から選ばれるいずれか一と、ＩＡＺＯ、ＩＡＧＺＯ、及びＩＴＺＯ（登録商標）の中から選ばれるいずれか一と、の積層構造を用いてもよい。
【0245】
なお、第１の金属酸化物を有する第１の金属酸化物層と、第２の金属酸化物を有する第２の金属酸化物層と、の積層構造とし、第１の金属酸化物の組成と、第２の金属酸化物の組成と、が同じ又は概略同じである場合、第１の金属酸化物層と、第２の金属酸化物層よ、の境界（界面）を明確に確認できない場合がある。
【0246】
半導体層１０８及び半導体層２０８には、結晶性を有する金属酸化物を用いることが好ましい。結晶性を有する金属酸化物の構造として、例えば、ＣＡＡＣ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）構造、多結晶構造、及び微結晶（ｎｃ：ｎａｎｏ－ｃｒｙｓｔａｌ）構造が挙げられる。結晶性を有する金属酸化物を用いることにより、半導体層１０８中及び半導体層２０８中の欠陥準位密度を低減することができ、信頼性の高い半導体装置を実現することができる。
【0247】
半導体層１０８及び半導体層２０８には、それぞれ、ＣＡＡＣ－ＯＳ又は又はｎｃ－ＯＳを用いることが好ましい。
【0248】
ＣＡＡＣ－ＯＳは、複数の層状結晶を有する。当該結晶のｃ軸は、被形成面の法線方向に配向している。半導体層１０８及び半導体層２０８は、それぞれ、被形成面に対して平行又は概略平行な層状結晶を有することが好ましい。例えば、半導体層１０８は、開口１４３内の導電層１１２ｂの側面と接する領域において、当該側面に対して平行又は概略平行な層状結晶を有することが好ましい。特に、半導体層１０８は、開口１４１において、被形成面である絶縁層１１０の側面に対して平行又は概略平行な層状結晶を有することが好ましい。このような構成とすることにより、トランジスタ１００のチャネル長方向に対して、半導体層１０８の層状結晶が概略平行に形成されるため、オン電流の大きいトランジスタとすることができる。同様に、半導体層２０８は、被形成面（ここでは、絶縁層１１０の側面、導電層２１２ａの側面及び上面、並びに、導電層２１２ｂの側面及び上面）に対して平行又は概略平行な層状結晶を有することが好ましい。特に、半導体層２０８は、導電層２０４と重なる領域において、被形成面である絶縁層１１０の側面に対して平行又は概略平行な層状結晶を有することが好ましい。
【0249】
チャネル形成領域に結晶性が高い金属酸化物を用いることで、チャネル形成領域中の欠陥準位密度を低減することができる。一方、結晶性の低い金属酸化物を用いることで、大きな電流を流すことができるトランジスタを実現することができる。
【0250】
金属酸化物をスパッタリング法により形成する場合、形成時の基板温度が高いほど、結晶性の高い金属酸化物を形成することができる。形成時の基板温度は、例えば、形成時に基板が置かれるステージの温度により調整することができる。また、形成に用いる成膜ガス全体に対する酸素ガスの流量の割合（以下、酸素流量比ともいう。）、又は、処理室内の酸素分圧が高いほど、結晶性の高い金属酸化物を形成することができる。
【0251】
半導体層１０８及び半導体層２０８の結晶性は、例えば、Ｘ線回折（ＸＲＤ：ＸＲａｙ Ｄｉｆｆｒａｃｔｉｏｎ）、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）、又は電子線回折（ＥＤ：Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ）により解析することができる。又は、これらの手法を複数組み合わせて分析を行ってもよい。
【0252】
半導体層１０８及び半導体層２０８に金属酸化物を用いる場合、チャネル形成領域のＶＯＨをできる限り低減し、高純度真性、又は、実質的に高純度真性にすることが好ましい。このように、ＶＯＨが十分低減された金属酸化物を得るには、金属酸化物中の水、水素などの不純物を除去すること（脱水、脱水素化処理と記載する場合がある。）と、金属酸化物に酸素を供給して酸素欠損（ＶＯ）を修復することが重要である。ＶＯＨなどの不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。なお、金属酸化物に酸素を供給して酸素欠損（ＶＯ）を修復することを、加酸素化処理と記す場合がある。
【0253】
半導体層１０８及び半導体層２０８に金属酸化物を用いる場合、チャネル形成領域のキャリア濃度は、１×１０１８ｃｍ－３以下であることが好ましく、１×１０１７ｃｍ－３未満であることがより好ましく、１×１０１６ｃｍ－３未満であることがさらに好ましく、１×１０１３ｃｍ－３未満であることがさらに好ましく、１×１０１２ｃｍ－３未満であることがさらに好ましい。なお、チャネル形成領域のキャリア濃度の下限値について限定は無いが、例えば、１×１０－９ｃｍ－３とすることができる。
【0254】
ＯＳトランジスタは、放射線照射による電気特性の変動が小さい、つまり放射線に対する耐性が高いため、放射線が入射し得る環境においても好適に用いることができる。ＯＳトランジスタは、放射線に対する信頼性が高いともいえる。例えば、Ｘ線のフラットパネルディテクタの画素回路に、ＯＳトランジスタを好適に用いることができる。また、ＯＳトランジスタは、宇宙空間で使用する半導体装置に好適に用いることができる。放射線として、電磁放射線（例えば、Ｘ線及びガンマ線）及び粒子放射線（例えば、アルファ線、ベータ線、陽子線、及び中性子線）が挙げられる。
【0255】
半導体層１０８及び半導体層２０８は、それぞれ、半導体として機能する層状物質を有してもよい。層状物質とは、層状の結晶構造を有する材料群の総称である。層状の結晶構造は、共有結合又はイオン結合によって形成される層が、ファンデルワールス結合のような、共有結合又はイオン結合よりも弱い結合を介して積層している構造である。層状物質は、単位層内における電気伝導性が高く、つまり、２次元電気伝導性が高い。半導体として機能し、かつ、２次元電気伝導性の高い材料をチャネル形成領域に用いることで、オン電流が大きいトランジスタを提供することができる。
【0256】
上記層状物質として、例えば、グラフェン、シリセン、カルコゲン化物などが挙げられる。カルコゲン化物は、カルコゲン（第１６族に属する元素）を含む化合物である。また、カルコゲン化物として、遷移金属カルコゲナイド、１３族カルコゲナイドなどが挙げられる。トランジスタのチャネル形成領域として適用可能な遷移金属カルコゲナイドとして、具体的には、硫化モリブデン（代表的にはＭｏＳ２）、セレン化モリブデン（代表的にはＭｏＳｅ２）、モリブデンテルル（代表的にはＭｏＴｅ２）、硫化タングステン（代表的にはＷＳ２）、セレン化タングステン（代表的にはＷＳｅ２）、タングステンテルル（代表的にはＷＴｅ２）、硫化ハフニウム（代表的にはＨｆＳ２）、セレン化ハフニウム（代表的にはＨｆＳｅ２）、硫化ジルコニウム（代表的にはＺｒＳ２）、セレン化ジルコニウム（代表的にはＺｒＳｅ２）などが挙げられる。
【0257】
［導電層１１２ａ、導電層１１２ｂ、導電層１０４、導電層２０４、導電層２１２ａ、導電層２１２ｂ］
導電層１１２ａ、導電層１１２ｂ、導電層１０４、導電層２０４、導電層２１２ａ、及び導電層２１２ｂは、それぞれ、単層構造でもよく、２層以上の積層構造であってもよい。導電層１１２ａ、導電層１１２ｂ、導電層１０４、導電層２０４、導電層２１２ａ、及び導電層２１２ｂに用いることができる材料として、それぞれ、例えば、クロム、銅、アルミニウム、金、銀、亜鉛、タンタル、チタン、タングステン、マンガン、ニッケル、鉄、コバルト、モリブデン、及びニオブの一又は複数、並びに前述した金属の一又は複数を成分とする合金が挙げられる。導電層１１２ａ、導電層１１２ｂ、導電層１０４、導電層２０４、導電層２１２ａ、及び導電層２１２ｂには、それぞれ、銅、銀、金、及びアルミニウムのうち一又は複数を含む、低抵抗な導電材料を好適に用いることができる。特に、銅又はアルミニウムは量産性に優れるため好ましい。
導電層１１２ａ、導電層１１２ｂ、導電層１０４、導電層２０４、導電層２１２ａ、及び導電層２１２ｂは、それぞれ、単層構造でもよく、２層以上の積層構造であってもよい。導電層１１２ａ、導電層１１２ｂ、導電層１０４、導電層２０４、導電層２１２ａ、及び導電層２１２ｂに用いることができる材料として、それぞれ、例えば、クロム、銅、アルミニウム、金、銀、亜鉛、タンタル、チタン、タングステン、マンガン、ニッケル、鉄、コバルト、モリブデン、及びニオブの一又は複数、並びに前述した金属の一又は複数を成分とする合金が挙げられる。導電層１１２ａ、導電層１１２ｂ、導電層１０４、導電層２０４、導電層２１２ａ、及び導電層２１２ｂには、それぞれ、銅、銀、金、及びアルミニウムのうち一又は複数を含む、低抵抗な導電材料を好適に用いることができる。特に、銅又はアルミニウムは量産性に優れるため好ましい。
【0258】
導電層１１２ａ、導電層１１２ｂ、導電層１０４、導電層２０４、導電層２１２ａ、及び導電層２１２ｂには、それぞれ、導電性を有する金属酸化物（酸化物導電体）を用いることができる。酸化物導電体（ＯＣ：Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）として、例えば、酸化インジウム、酸化亜鉛、Ｉｎ－Ｓｎ酸化物（ＩＴＯ）、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｗ酸化物、Ｉｎ－Ｗ－Ｚｎ酸化物、Ｉｎ－Ｔｉ酸化物、Ｉｎ－Ｔｉ－Ｓｎ酸化物、Ｉｎ－Ｓｎ－Ｓｉ酸化物（シリコンを含むＩＴＯ、ＩＴＳＯともいう。）、ガリウムを添加した酸化亜鉛、及びＩｎ－Ｇａ－Ｚｎ酸化物が挙げられる。特に、インジウムを含む導電性酸化物は、導電性が高いため好ましい。
【0259】
半導体特性を有する金属酸化物に酸素欠損を形成し、当該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、金属酸化物は、導電性が高くなり、導電体化する。導電体化された金属酸化物を、酸化物導電体ということができる。
【0260】
導電層１１２ａ、導電層１１２ｂ、導電層１０４、導電層２０４、導電層２１２ａ、及び導電層２１２ｂは、それぞれ、前述の酸化物導電体（金属酸化物）を含む導電膜と、金属又は合金を含む導電膜と、の積層構造としてもよい。金属又は合金を含む導電膜を用いることで、配線抵抗を小さくすることができる。
【0261】
導電層１１２ａ、導電層１１２ｂ、導電層１０４、導電層２０４、導電層２１２ａ、及び導電層２１２ｂには、それぞれ、Ｃｕ－Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、又はＴｉ）を適用してもよい。Ｃｕ－Ｘ合金膜を用いることで、ウェットエッチング法により加工することができるため、製造コストを削減することができる。
【0262】
なお、導電層１１２ａ、導電層１１２ｂ、導電層１０４、導電層２０４、導電層２１２ａ、及び導電層２１２ｂには、互いに同じ材料を用いてもよく、異なる材料を用いてもよい。例えば、同一の工程で形成することができる、導電層１１２ａ、導電層２１２ａ及び導電層２１２ｂには、互いに同じ材料を用いることが好ましい。また、同一の工程で形成することができる、導電層１０４及び導電層２０４には、互いに同じ材料を用いることが好ましい。
【0263】
導電層１１２ａ及び導電層１１２ｂは、半導体層１０８と接する領域を有する。導電層２１２ａ及び導電層２１２ｂは、半導体層２０８と接する領域を有する。半導体層１０８として金属酸化物を用いる場合、導電層１１２ａ及び導電層１１２ｂに酸化されやすい金属（例えば、アルミニウム）を用いると、導電層１１２ａと半導体層１０８との間、及び、導電層１１２ｂと半導体層１０８との間に絶縁性の酸化物（例えば、酸化アルミニウム）が形成され、これらの導通を妨げる恐れがある。同様に、半導体層２０８として金属酸化物を用いる場合、導電層２１２ａ及び導電層２１２ｂに酸化されやすい金属を用いると、導電層２１２ａと半導体層２０８との間、及び、導電層２１２ｂと半導体層２０８との間に絶縁性の酸化物が形成され、これらの導通を妨げる恐れがある。そのため、導電層１１２ａ、導電層１１２ｂ、導電層２１２ａ、及び導電層２１２ｂには、酸化されにくい導電材料、酸化されても電気抵抗が低く保たれる導電材料、又は酸化物導電材料を用いることが好ましい。
【0264】
導電層１１２ａ、導電層１１２ｂ、導電層１１２ａ、及び導電層１１２ｂには、それぞれ、例えば、チタン、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、ルテニウム、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物を用いることが好ましい。これらは、酸化されにくい導電材料、又は、酸化されても電気抵抗が低く保たれる材料であるため、好ましい。
【0265】
導電層１１２ａ、導電層１１２ｂ、導電層２１２ａ、及び導電層２１２ｂには、それぞれ、前述の酸化物導電体を用いることができる。具体的には、酸化インジウム、酸化亜鉛、ＩＴＯ、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｗ酸化物、Ｉｎ－Ｗ－Ｚｎ酸化物、Ｉｎ－Ｔｉ酸化物、Ｉｎ－Ｔｉ－Ｓｎ酸化物、シリコンを含むＩｎ－Ｓｎ酸化物、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。
【0266】
導電層１１２ａ、導電層１１２ｂ、導電層２１２ａ、及び導電層２１２ｂには、それぞれ、窒化物導電体を用いてもよい。窒化物導電体として、例えば、窒化タンタル、及び窒化チタンが挙げられる。
【0267】
導電層１１２ａ、導電層１１２ｂ、導電層１０４、導電層２１２ａ、導電層２１２ｂ、及び導電層２０４は、それぞれ、積層構造を有してもよい。このとき、少なくとも半導体層１０８又は半導体層２０８と接する領域には、酸化されにくい導電材料、酸化されても電気抵抗が低く保たれる導電材料、又は酸化物導電材料を用いることが好ましい。また、半導体層１０８又は半導体層２０８と接しない領域には、電気抵抗率の低い材料を用いることが好ましい。これにより、導電層の電気抵抗を低くすることができる。例えば、半導体層１０８又は半導体層２０８と接する領域にＩＴＳＯを、半導体層１０８又は半導体層２０８と接しない領域に銅又はタングステンを好適に用いることができる。特に、半導体層１０８又は半導体層２０８と接し、かつ絶縁層１０２上の平坦部に形成される、導電層１１２ａ、導電層２１２ａ、及び導電層２１２ｂは、銅の層の上にＩＴＳＯ層を設けた積層構造にすることが好ましい。導電層１１２ａ、導電層２１２ａ、及び導電層２１２ｂは、配線として、比較的容易に引き回すことができる。したがって、導電層１１２ａ、導電層２１２ａ、及び導電層２１２ｂを上記の積層構造にすることで、低抵抗な銅の層が酸化されることを低減し、電気抵抗の低い良好な配線として機能させることができる。
【0268】
［絶縁層１０６］
絶縁層１０６は、単層構造でもよく、２層以上の積層構造であってもよい。絶縁層１０６は、１層以上の無機絶縁層膜を有することが好ましい。無機絶縁膜に用いることができる材料として、例えば、酸化物、窒化物、酸化窒化物、及び窒化酸化物が挙げられる。絶縁層１０６には、絶縁層１１０に用いることができる材料を用いることができる。
絶縁層１０６は、単層構造でもよく、２層以上の積層構造であってもよい。絶縁層１０６は、１層以上の無機絶縁層膜を有することが好ましい。無機絶縁膜に用いることができる材料として、例えば、酸化物、窒化物、酸化窒化物、及び窒化酸化物が挙げられる。絶縁層１０６には、絶縁層１１０に用いることができる材料を用いることができる。
【0269】
絶縁層１０６は、半導体層１０８及び半導体層２０８と接する領域を有する。半導体層１０８及び半導体層２０８に金属酸化物を用いる場合、絶縁層１０６を構成する膜のうち、少なくとも半導体層１０８及び半導体層２０８と接する膜には、前述の酸化物及び酸化窒化物のいずれかを用いることが好ましい。また、絶縁層１０６には、加熱により酸素を放出する膜を用いるとより好ましい。
【0270】
具体的には、絶縁層１０６が単層構造の場合、絶縁層１０６には、酸化物又は酸化窒化物を用いることが好ましい。具体的には、絶縁層１０６には、酸化シリコン又は酸化窒化シリコンを好適に用いることができる。
【0271】
絶縁層１０６を積層構造とする場合、半導体層１０８及び半導体層２０８と接する側の絶縁膜は酸化物又は酸化窒化物を有し、導電層１０４及び導電層２０４と接する側の絶縁膜は窒化物又は窒化酸化物を有することが好ましい。当該酸化物又は酸化窒化物として、例えば、酸化シリコン又は酸化窒化シリコンを好適に用いることができる。当該窒化物又は窒化酸化物として、窒化シリコン又は窒化酸化シリコンを好適に用いることができる。
【0272】
窒化シリコン及び窒化酸化シリコンは、自身から放出される不純物（例えば、水及び水素）の量が少なく、酸素及び水素が透過しにくい特徴を有するため、絶縁層１０６として好適に用いることができる。不純物が絶縁層１０６から半導体層１０８及び半導体層２０８に拡散することが抑制されることで、トランジスタの電気特性を良好とし、かつ、信頼性を高めることができる。このように、絶縁層１０６は、酸素、水、及び水素の少なくとも一に対するバリア膜として機能することが好ましい。
【0273】
なお、本明細書等において、バリア膜とは、バリア性を有する膜のことを指す。例えば、バリア性を有する絶縁層を、バリア絶縁層ということができる。本明細書等において、バリア性とは、対応する物質の拡散を抑制する機能（透過性が低いともいう。）、及び、対応する物質を、捕獲、又は固着する（ゲッタリングともいう。）機能の一方又は双方を指すものとする。
【0274】
なお、微細なトランジスタにおいて、ゲート絶縁層の厚さが薄くなると、リーク電流が大きくなってしまう場合がある。ゲート絶縁層に、比誘電率の高い材料（ｈｉｇｈ－ｋ材料ともいう。）を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。絶縁層１０６に用いることができるｈｉｇｈ－ｋ材料として、例えば、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウム及びハフニウムを有する酸化物、アルミニウム及びハフニウムを有する酸化窒化物、シリコン及びハフニウムを有する酸化物、シリコン及びハフニウムを有する酸化窒化物、並びに、シリコン及びハフニウムを有する窒化物が挙げられる。
【0275】
［絶縁層１９５］
トランジスタ１００及びトランジスタ２００の保護層として機能する絶縁層１９５には、不純物が拡散しにくい材料を用いることが好ましい。絶縁層１９５を設けることにより、トランジスタに外部から不純物が拡散することを効果的に抑制することができ、半導体装置の信頼性を高めることができる。不純物として、例えば、水及び水素が挙げられる。
トランジスタ１００及びトランジスタ２００の保護層として機能する絶縁層１９５には、不純物が拡散しにくい材料を用いることが好ましい。絶縁層１９５を設けることにより、トランジスタに外部から不純物が拡散することを効果的に抑制することができ、半導体装置の信頼性を高めることができる。不純物として、例えば、水及び水素が挙げられる。
【0276】
絶縁層１９５は、無機材料を有する絶縁層、又は、有機材料を有する絶縁層とすることができる。絶縁層１９５には、例えば、酸化物、酸化窒化物、窒化酸化物、又は窒化物の無機材料を好適に用いることができる。より具体的には、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化アルミニウム、酸化ハフニウム、及びハフニウムアルミネートの一又は複数を用いることができる。有機材料として、例えば、アクリル樹脂及びポリイミド樹脂の一又は複数を用いることができる。有機材料として、感光性の材料を用いてもよい。また、上述の絶縁膜を、２以上積層して用いてもよい。絶縁層１９５は、無機材料を有する絶縁層と、有機材料を有する絶縁層と、の積層構造としてもよい。
【0277】
［絶縁層１０２］
トランジスタ１００及びトランジスタ２００の下地膜として機能する絶縁層１０２には、不純物が拡散しにくい材料を用いることが好ましい。絶縁層１０２を設けることにより、トランジスタに外部から不純物が拡散することを効果的に抑制することができ、半導体装置の信頼性を高めることができる。不純物として、例えば、水及び水素が挙げられる。
トランジスタ１００及びトランジスタ２００の下地膜として機能する絶縁層１０２には、不純物が拡散しにくい材料を用いることが好ましい。絶縁層１０２を設けることにより、トランジスタに外部から不純物が拡散することを効果的に抑制することができ、半導体装置の信頼性を高めることができる。不純物として、例えば、水及び水素が挙げられる。
【0278】
絶縁層１０２は、単層構造でもよく、２層以上の積層構造であってもよい。絶縁層１０２は、１層以上の無機絶縁層膜を有することが好ましい。無機絶縁膜に用いることができる材料として、例えば、酸化物、窒化物、酸化窒化物、及び窒化酸化物が挙げられる。絶縁層１０２には、絶縁層１１０に用いることができる材料を用いることができる。例えば、絶縁層１０２として、窒化シリコンと、窒化シリコン上の酸化窒化シリコンと、酸化窒化シリコン上の窒化シリコンの、３層積層構造としてもよい。
【0279】
なお、絶縁層１０２は、少なくとも、後の熱処理に耐え得る程度の耐熱性を有する基板上に設けることが好ましい。例えば、当該基板として、シリコン、又は炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板、ガラス基板、石英基板、サファイア基板、セラミック基板、又は有機樹脂基板が挙げられる。また、当該基板には、半導体素子が設けられていてもよい。なお、半導体基板及び絶縁性基板の形状は、円形であってもよく、角形であってもよい。
【0280】
また、当該基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００等を形成してもよい。又は、当該基板と、トランジスタ１００等と、の間に剥離層を設けてもよい。剥離層を設けることにより、その上に半導体装置を一部あるいは全部完成させた後、当該基板より分離し、他の基板に転載することができる。その際、トランジスタ１００等を耐熱性の劣る基板、又は可撓性基板にも転載することができる。
【0281】
本実施の形態、及び、対応する図面等は、少なくともその一部を本明細書中に記載する他の実施の形態、又は、実施例と適宜組み合わせて実施することができる。また、本実施の形態に示す複数の構成、及び、対応する図面等は、互いに適宜組み合わせることが可能である。
【0282】
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置の作製方法について、図１３（Ａ）乃至図２１（Ｃ）を用いて説明する。なお、各要素の材料及び形成方法について、先に実施の形態２で説明した部分と同様の部分については、説明を省略することがある。
本実施の形態では、本発明の一態様の半導体装置の作製方法について、図１３（Ａ）乃至図２１（Ｃ）を用いて説明する。なお、各要素の材料及び形成方法について、先に実施の形態２で説明した部分と同様の部分については、説明を省略することがある。
【0283】
なお、図１３（Ａ）乃至図１６（Ｃ）では、半導体装置１０のうち、トランジスタ２００（ＶＬＦＥＴ）に限定した作製方法例を説明し、図１７（Ａ）乃至図２１（Ｃ）では、トランジスタ２００（ＶＬＦＥＴ）とトランジスタ１００（ＶＦＥＴ）の双方を同時に形成する場合の作製方法例について説明する。
【0284】
初めに、半導体装置１０が有するトランジスタ２００の作製方法例について説明する。
【0285】
【0286】
半導体装置を構成する薄膜（絶縁膜、半導体膜、及び導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法等を用いて形成することができる。ＣＶＤ法には、ＰＥＣＶＤ法及び熱ＣＶＤ法などがある。また、熱ＣＶＤ法の１つに、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法がある。
【0287】
半導体装置を構成する薄膜（絶縁膜、半導体膜、及び導電膜等）は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、又はナイフコート等の湿式の成膜方法により形成することができる。
【0288】
半導体装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いることができる。又は、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。また、メタルマスクなどの遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。
【0289】
フォトリソグラフィ法として、代表的には、以下の２つの方法がある。１つは、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう１つは、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。
【0290】
フォトリソグラフィ法において、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、又は、これらを混合させた光を用いることができる。その他、紫外線、ＫｒＦレーザ光、又はＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ－Ｖｉｏｌｅｔ）光又はＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線、又は電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
【0291】
薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、及びサンドブラスト法の一又は複数を用いることができる。
【0292】
まず、絶縁層１０２を、上述の、後の熱処理に耐え得る程度の耐熱性を有する基板（図示しない。）上に形成する。絶縁層１０２の形成には、スパッタリング法又はＰＥＣＶＤ法を好適に用いることができる。
【0293】
続いて、絶縁層１０２上に、導電層２１２ａ及び導電層２１２ｂとなる膜を形成し、当該膜を加工して、導電層２１２ａ及び導電層２１２ｂを形成する（図１３（Ａ））。当該膜の形成には、スパッタリング法を好適に用いることができる。また、導電層２１２ａ及び導電層２１２ｂの形成には、例えば、ウェットエッチング法を好適に用いることができる。
【0294】
例えば、導電層２１２ａ及び導電層２１２ｂとして、ＩＴＳＯを用いることができる。また、例えば、導電層２１２ａ及び導電層２１２ｂとして、導電性の高い銅の層と、銅の層上のＩＴＳＯの層と、を有する積層膜を用いてもよい。本実施の形態に示す半導体装置では、絶縁層１０２上の平坦部に導電層２１２ａ及び導電層２１２ｂが配置されるので、銅などの導電性の高い導電膜を用いても、導電層２１２ａ及び導電層２１２ｂを比較的容易に引き回すことができる。よって、導電層２１２ａ及び導電層２１２ｂを、電気抵抗の低い配線として機能させることができる。
【0295】
続いて、絶縁層１０２、導電層２１２ａ、及び導電層２１２ｂ上に、絶縁層１１０ａ、及び絶縁層１１０ｂを、この順で形成する（図１３（Ｂ））。トランジスタ２００のチャネル幅Ｗ２００は、絶縁層１１０ｂの膜厚に依存する。よって、トランジスタ２００に求める電気特性に合わせて、絶縁層１１０ｂの膜厚を設定すればよい。
【0296】
絶縁層１１０ａ及び絶縁層１１０ｂの形成には、スパッタリング法又はＰＥＣＶＤ法を好適に用いることができる。絶縁層１１０ａを形成した後、絶縁層１１０ａの表面を大気に曝すことなく、真空中で連続して絶縁層１１０ｂを形成することが好ましい。絶縁層１１０ａ及び絶縁層１１０ｂを連続して形成することで、絶縁層１１０ａの表面に、大気由来の不純物が付着することを抑制することができる。当該不純物として、例えば、水及び有機物が挙げられる。
【0297】
絶縁層１１０ａ及び絶縁層１１０ｂの形成時の基板温度は、それぞれ、１８０℃以上４５０℃以下が好ましく、さらには２００℃以上４５０℃以下が好ましく、さらには２５０℃以上４５０℃以下が好ましく、さらには３００℃以上４５０℃以下が好ましく、さらには３００℃以上４００℃以下が好ましく、さらには３５０℃以上４００℃以下が好ましい。絶縁層１１０ａ及び絶縁層１１０ｂの形成時の基板温度を前述の範囲とすることで、自身からの不純物（例えば、水及び水素）の放出を少なくすることができ、当該不純物が半導体層２０８に拡散することを抑制することができる。したがって、良好な電気特性を示し、かつ、信頼性の高いトランジスタとすることができる。
【0298】
なお、絶縁層１１０ａ及び絶縁層１１０ｂは、半導体層２０８より先に形成されるため、絶縁層１１０ａ及び絶縁層１１０ｂの形成時に加わる熱によって、半導体層２０８から酸素が脱離することを懸念する必要はない。
【0299】
絶縁層１１０ｂを形成した後、絶縁層１１０ｂに酸素を供給してもよい。酸素の供給方法として、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、又はプラズマ処理を用いることができる。プラズマ処理として、酸素ガスを高周波電力によってプラズマ化させる装置を好適に用いることができる。ガスを高周波電力によってプラズマ化させる装置として、例えば、ＰＥＣＶＤ装置、プラズマエッチング装置、及びプラズマアッシング装置が挙げられる。プラズマ処理は、酸素を含む雰囲気で行うことが好ましい。例えば、酸素、一酸化二窒素（Ｎ２Ｏ）、二酸化窒素（ＮＯ２）、一酸化炭素、及び二酸化炭素の一以上を含む雰囲気で、プラズマ処理を行うことが好ましい。
【0300】
なお、絶縁層１１０ｂの表面を大気に曝すことなく、真空中で連続して当該プラズマ処理を行ってもよい。例えば、絶縁層１１０ｂの形成にＰＥＣＶＤ装置を用いる場合、当該ＰＥＣＶＤ装置で当該プラズマ処理を行うことが好ましい。これにより、生産性を高めることができる。具体的には、ＰＥＣＶＤ装置で絶縁層１１０ｂを形成した後に、真空中で連続してＮ２Ｏプラズマ処理を行うことができる。
【0301】
また、絶縁層１１０ｂ上に、金属酸化物層１３７を形成することが好ましい（図１３（Ｃ））。金属酸化物層１３７を形成することで、絶縁層１１０ｂに酸素を供給することができる。
【0302】
金属酸化物層１３７の導電性は問わない。金属酸化物層１３７として、絶縁膜、半導体膜、及び導電膜の少なくとも一種を用いることができる。金属酸化物層１３７として、例えば、酸化アルミニウム、酸化ハフニウム、ハフニウムアルミネート、インジウム酸化物、インジウムスズ酸化物、又は、シリコンを含有したインジウムスズ酸化物を用いることができる。
【0303】
金属酸化物層１３７として、半導体層２０８と同一の元素を一以上含む酸化物材料を用いることが好ましい。特に、半導体層２０８に適用可能な金属酸化物材料を用いることが好ましい。
【0304】
金属酸化物層１３７の形成時に、成膜装置の処理室内に導入する成膜ガスの酸素流量比、又は、処理室内の酸素分圧が高いほど、絶縁層１１０ｂ中に供給される酸素の量を増やすことができる。酸素流量比又は酸素分圧は、例えば、５０％以上１００％以下、好ましくは６５％以上１００％以下、より好ましくは８０％以上１００％以下、さらに好ましくは９０％以上１００％以下とする。特に、酸素流量比を１００％とし、酸素分圧を１００％にできるだけ近づけることが好ましい。
【0305】
このように、酸素を含む雰囲気でスパッタリング法により金属酸化物層１３７を形成することにより、金属酸化物層１３７の形成時に、絶縁層１１０ｂへ酸素を供給するとともに、絶縁層１１０ｂから酸素が脱離することを防ぐことができる。その結果、絶縁層１１０ｂに多くの酸素を閉じ込めることができる。そして、後の加熱処理によって、半導体層２０８に多くの酸素を供給することができる。その結果、半導体層２０８中の酸素欠損及びＶＯＨを低減することができ、良好な電気特性を示し、かつ、信頼性の高いトランジスタとすることができる。
【0306】
金属酸化物層１３７を形成した後、加熱処理を行ってもよい。金属酸化物層１３７を形成した後に加熱処理を行うことで、金属酸化物層１３７から絶縁層１１０ｂに効果的に酸素を供給することができる。
【0307】
加熱処理の温度は、１５０℃以上基板の歪み点未満、２００℃以上４５０℃以下、２３０℃以上４００℃以下、２５０℃以上３５０℃以下、又は、２５０℃以上３００℃以下が好ましい。加熱処理は、貴ガス、窒素又は酸素の一以上を含む雰囲気で行うことができる。窒素を含む雰囲気、又は酸素を含む雰囲気として、乾燥空気（ＣＤＡ：Ｃｌｅａｎ Ｄｒｙ Ａｉｒ）を用いてもよい。なお、当該雰囲気における水素、水などの含有量が極力少ないことが好ましい。当該雰囲気として、露点が－６０℃以下、好ましくは－１００℃以下の高純度ガスを用いることが好ましい。水素、水などの含有量が極力少ない雰囲気を用いることで、絶縁層１１０ａ及び絶縁層１１０ｂに水素、水などが取り込まれることを可能な限り防ぐことができる。加熱処理は、オーブン、急速加熱（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置等を用いることができる。ＲＴＡ装置を用いることで、加熱処理時間を短縮することができる。
【0308】
金属酸化物層１３７を形成した後、又は、前述の加熱処理の後に、さらに、金属酸化物層１３７を介して、絶縁層１１０ｂに酸素を供給してもよい。酸素の供給方法として、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、又はプラズマ処理を用いることができる。プラズマ処理については、前述の記載を参照することができるため、詳細な説明は省略する。
【0309】
続いて、金属酸化物層１３７を除去する。金属酸化物層１３７の除去方法に特に限定は無いが、ウェットエッチング法を好適に用いることができる。ウェットエッチング法を用いることで、金属酸化物層１３７の除去の際に、絶縁層１１０ｂがエッチングされることを抑制することができる。これにより、絶縁層１１０ｂの厚さが薄くなることを抑制することができ、絶縁層１１０ｂの厚さを均一にすることができる。
【0310】
金属酸化物層１３７を除去した後に、さらに絶縁層１１０ｂに酸素を供給してもよい。酸素の供給方法については、前述の記載を参照することができる。例えば、絶縁層１１０ｂ上に膜を形成し、当該膜を介して、絶縁層１１０ｂに酸素を供給してもよい（図示しない。）。当該処理として、酸素を含む雰囲気におけるプラズマ処理を用いることができる。当該膜には、導電膜又は半導体膜を用いることが好ましい。当該膜には、金属酸化物膜、金属膜、又は合金膜を用いることができる。当該膜として金属酸化物を用い、酸素を含む雰囲気下でスパッタリング法等により形成すると、当該膜の形成時においても、絶縁層１１０ｂに酸素を供給することができるため好ましい。
【0311】
当該膜の厚さは、薄いことが好ましい。具体的には、当該膜の厚さは、１ｎｍ以上２０ｎｍ以下、２ｎｍ以上１５ｎｍ以下、又は、３ｎｍ以上１０ｎｍ以下が好ましい。代表的には５ｎｍ程度とすることができる。
【0312】
当該膜の形成時の基板温度は、３５０℃以下が好ましく、さらには３４０℃以下が好ましく、さらには３３０℃以下が好ましく、さらには３００℃以下が好ましい。これにより、絶縁層１１０ｂに供給される酸素の量を多くすることができる。
【0313】
当該膜を設けることにより、酸素を供給する際に、一対の電極間にバイアス電圧が印加されると、イオン化した酸素をひきつけやすくなる。したがって、絶縁層１１０ｂに供給される酸素の量を多くすることができる。
【0314】
酸素を供給する処理装置として、ドライエッチング装置、アッシング装置、又はＰＥＣＶＤ装置を好適に用いることができる。特に、アッシング装置を用いることが好ましい。処理装置が有する一対の電極間にバイアス電圧を印加する場合、そのバイアス電圧を、例えば、１０Ｖ以上１ｋＶ以下とすればよい。又は、バイアスの電力密度を、例えば、１Ｗ／ｃｍ２以上５Ｗ／ｃｍ２以下とすればよい。
【0315】
続いて、当該膜を除去する。当該膜の除去には、ウェットエッチング法を好適に用いることができる。
【0316】
絶縁層１１０ｂに対して酸素を供給する処理は、前述の方法に限定されない。例えば、絶縁層１１０ｂに対して、イオンドーピング法、イオン注入法、又はプラズマ処理により、酸素ラジカル、酸素原子、酸素原子イオン、又は酸素分子イオンを供給する。また、絶縁層１１０ｂ上に酸素の脱離を抑制する膜を形成した後、当該膜を介して絶縁層１１０ｂに酸素を供給してもよい。当該膜は、酸素を供給した後に除去することが好ましい。上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、スズ、アルミニウム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、及びタングステンの１以上を有する導電膜あるいは半導体膜を用いることができる。
【0317】
なお、絶縁層１１０ｂの形成後に、絶縁層１１０ｂの上面を、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて平坦化する処理を行ってもよい。これにより、導電層２１２ａ及び導電層２１２ｂに起因して形成された絶縁層１１０ｂ上面の凹凸を解消することができるため、絶縁層１１０ｃ上に形成される層の被覆性を高めることができる。当該平坦化処理は、上述の、絶縁層１１０ｂに酸素を供給する処理の前に行ってもよいし、後に行ってもよい。
【0318】
続いて、絶縁層１１０ｂ上に、絶縁層１１０ｃを形成する（図１４（Ａ））。絶縁層１１０ｃの形成は、絶縁層１１０ａ及び絶縁層１１０ｂの形成に係る記載を参照することができるため、詳細な説明は省略する。
【0319】
続いて、絶縁層１１０ｃ上に、レジストマスク１５８を形成する。レジストマスク１５８は、トランジスタ２００と重ならない領域上に形成される。
【0320】
続いて、レジストマスク１５８を介して、絶縁層１１０（絶縁層１１０ｃ、絶縁層１１０ｂ、及び絶縁層１１０ａ）及び絶縁層１０２を加工し、絶縁層１１０及び絶縁層１０２に、凹部１４５を形成する（図１４（Ｂ））。凹部１４５は、平面視にて、導電層２１２ａ及び導電層２１２ｂと重なる領域を有するように設けられる。凹部１４５の形成には、ウェットエッチング法及びドライエッチング法の一方又は双方を好適に用いることができる。凹部１４５の形成には、例えば、ドライエッチング法を好適に用いることができる。なお、凹部１４５の形成は、絶縁層１１０及び絶縁層１０２に対して一括で行ってもよいし、絶縁層１１０と、絶縁層１０２とで、それぞれ加工条件を変えて行ってもよい。
【0321】
続いて、レジストマスク１５８を除去する。
【0322】
続いて、凹部１４５を覆うように、絶縁層１１０上及び絶縁層１０２上に、半導体層２０８となる金属酸化物膜２０８ｆを形成する。金属酸化物膜２０８ｆは、絶縁層１１０の上面及び側面、導電層２１２ａの上面及び側面、並びに、導電層２１２ｂの上面及び側面に接して設けられる。本発明の一態様の半導体装置１０は、図７（Ａ）及び図７（Ｂ）に示すように、凹部１４５内において、導電層２１２ａの端部、及び、導電層２１２ｂの端部が、突出している。すなわち、絶縁層１１０に形成された開口１４５ａの側壁、及び、絶縁層１０２に形成された凹部１４５ｂの側壁よりも、導電層２１２ａの端部、及び、導電層２１２ｂの端部の方が、凹部１４５の内側に位置した構成を有する。したがって、Ａ１－Ａ２間の断面においては、金属酸化物膜２０８ｆは、凹部１４５内でそれぞれ露出する導電層２１２ａの端部、及び、導電層２１２ｂの端部で段切れを起こし、当該段切れした部分が、材料層２０８ｍとして、凹部１４５の底面に形成される。また、本発明の一態様の半導体装置１０は、図７（Ｃ）に示すように、凹部１４５内において、導電層２１２ａ及び導電層２１２ｂと重ならない領域においては、絶縁層１１０に形成された開口１４５ａの側壁よりも、絶縁層１０２に形成された凹部１４５ｂの側壁の方が、外側に位置した構成を有する。したがって、Ｂ１－Ｂ２間の断面においては、金属酸化物膜２０８ｆは、絶縁層１１０に形成された開口１４５ａの下端部で段切れを起こし、当該段切れした部分が、材料層２０８ｍとして、凹部１４５の底面に形成される（図１４（Ｃ））。
【0323】
このように、本発明の一態様では、金属酸化物膜２０８ｆの成膜を行うだけで、凹部１４５の側壁（絶縁層１１０の側面、導電層２１２ａの側面、及び、導電層２１２ｂの側面）のみに、自己整合的に半導体層２０８を形成することができる。したがって、金属酸化物膜２０８ｆを形成した後に、別途、金属酸化物膜２０８ｆの凹部１４５内の側壁における領域と、凹部１４５内の底面における領域と、を分離させるための処理を不要とすることができ、半導体装置作製における全体の工程数を削減することができる。
【0324】
金属酸化物膜２０８ｆは、金属酸化物ターゲットを用いたスパッタリング法により形成することが好ましい。スパッタリングターゲットから放出された粒子を被処理物に堆積させることで成膜するスパッタリング法は、成膜しようとする膜の被覆性が、被処理物の形状の影響を受けやすい。したがって、金属酸化物膜２０８ｆの形成にスパッタリング法を用いることにより、金属酸化物膜２０８ｆが、凹部１４５内でそれぞれ露出する導電層２１２ａの端部、及び、導電層２１２ｂの端部で段切れを起こしやすいため、好ましい。
【0325】
金属酸化物膜２０８ｆは、可能な限り欠陥の少ない緻密な膜とすることが好ましい。また、金属酸化物膜２０８ｆは、可能な限り水素元素を含む不純物が低減され、高純度の膜であることが好ましい。特に、金属酸化物膜２０８ｆとして、結晶性を有する金属酸化物膜を用いることが好ましい。
【0326】
金属酸化物膜２０８ｆを形成する際に、酸素ガスを用いることが好ましい。酸素ガスを用いることで、絶縁層１１０中に好適に酸素を供給することができる。例えば、絶縁層１１０ｂに酸化物又は酸化窒化物を用いる場合、絶縁層１１０ｂ中に好適に酸素を供給することができる。
【0327】
絶縁層１１０ｂに酸素を供給することにより、後の工程で半導体層２０８のチャネル形成領域に酸素が供給され、チャネル形成領域中の酸素欠損及びＶＯＨを低減することができる。
【0328】
金属酸化物膜２０８ｆを形成する際に、酸素ガスと、不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）と、を混合させてもよい。なお、金属酸化物膜を形成する際の成膜ガス全体に占める酸素ガスの割合（酸素流量比）、又は、処理室内の酸素分圧が高いほど、金属酸化物膜の結晶性を高めることができ、信頼性の高いトランジスタを実現することができる。一方、酸素流量比又は酸素分圧が低いほど、結晶性が低く、電気伝導性の高い金属酸化物膜とすることができ、オン電流が大きいトランジスタとすることができる。
【0329】
ここで、酸素流量比又は酸素分圧が高いと、金属酸化物膜が多結晶構造となる場合がある。多結晶構造の金属酸化物膜の場合、結晶粒界が再結合中心となり、キャリアが捕獲されることにより、トランジスタのオン電流が小さくなってしまう場合がある。したがって、金属酸化物膜２０８ｆが多結晶構造とならないよう、酸素流量比又は酸素分圧を調整することが好ましい。金属酸化物膜の組成によって多結晶構造へのなりやすさが異なるため、金属酸化物膜２０８ｆの組成に応じて、酸素流量比又は酸素分圧を調整すればよい。
【0330】
金属酸化物膜を形成する際の基板温度が高いほど、結晶性が高く、緻密な金属酸化物膜とすることができる。一方、基板温度が低いほど、結晶性が低く、電気伝導性の高い金属酸化物膜とすることができる。
【0331】
金属酸化物膜２０８ｆの形成時の基板温度は、室温以上２５０℃以下が好ましく、室温以上２００℃以下がより好ましく、室温以上１４０℃以下がさらに好ましい。例えば、基板温度を、室温以上１４０℃以下とすると、生産性が高くなり好ましい。また、基板温度を室温とする、又は、基板を加熱しない状態で、金属酸化物膜２０８ｆを形成することにより、結晶性を低くすることができる。
【0332】
基板温度が高いと、金属酸化物膜が多結晶構造となる場合がある。金属酸化物膜２０８ｆが多結晶構造とならないよう、基板温度を調整することが好ましい。金属酸化物膜２０８ｆに適用する組成に応じて、基板温度を調整すればよい。
【0333】
得られる膜の組成を制御する方法として、原料ガスの種類、原料ガスの流量比、原料ガスを流す時間、及び、原料ガスを流す順番の一又は複数を調整することが挙げられる。これらを調整することにより、金属酸化物膜２０８ｆの組成を制御することができる。また、これらを調整することで、組成が連続して変化する膜を形成することもできる。金属酸化物膜２０８ｆの組成が連続して変化する構成としてもよい。
【0334】
金属酸化物膜２０８ｆを成膜する前に、絶縁層１１０の表面に吸着した水、水素、及び有機物等を脱離させるための処理、及び、絶縁層１１０中に酸素を供給する処理のうち、少なくとも一方を行うことが好ましい。例えば、減圧雰囲気にて、７０℃以上２００℃以下の温度で加熱処理を行うことができる。又は、酸素を含む雰囲気におけるプラズマ処理を行ってもよい。又は、一酸化二窒素（Ｎ２Ｏ）などの酸化性気体を含む雰囲気におけるプラズマ処理により、絶縁層１１０に酸素を供給してもよい。一酸化二窒素ガスを含むプラズマ処理を行うと、絶縁層１１０の表面の有機物を好適に除去しつつ、酸素を供給することができる。このような処理の後、絶縁層１１０の表面を大気に暴露することなく、連続して金属酸化物膜２０８ｆを成膜することが好ましい。
【0335】
なお、半導体層２０８を積層構造とする場合には、先に形成する金属酸化物膜を成膜した後に、その表面を大気に曝すことなく、連続して、次の金属酸化物膜を成膜することが好ましい。
【0336】
金属酸化物膜２０８ｆを形成した後に、加熱処理を行ってもよい。当該加熱処理を行うことで、絶縁層１１０から金属酸化物膜２０８ｆに効果的に酸素を供給することができる。加熱処理の温度は、２００℃以上４５０℃以下が好ましい。加熱処理は、貴ガス、窒素又は酸素の一以上を含む雰囲気で行うことができる。窒素を含む雰囲気、又は酸素を含む雰囲気として、乾燥空気を用いてもよい。加熱処理は、オーブン、ＲＴＡ装置等を用いることができる。
【0337】
続いて、凹部１４５を埋め込むように、金属酸化物膜２０８ｆ上及び材料層２０８ｍ上に、ポジ型のフォトレジスト１５９ｆを塗布する。
【0338】
続いて、フォトレジスト１５９ｆ全面に対して、光１４９（例えば、可視光線又は紫外線）を照射する（図１５（Ａ））。
【0339】
続いて、フォトレジスト１５９ｆの光１４９が照射された部分（感光した部分）を除去し、レジストマスク１５９を形成する（図１５（Ｂ））。レジストマスク１５９は、フォトレジスト１５９ｆに光１４９を照射した際、フォトレジスト１５９ｆのうちの、光１４９が届かなかった領域（感光しなかった領域）に相当する、と別言することができる。
【0340】
ここで、金属酸化物膜２０８ｆのうち、凹部１４５内における絶縁層１１０と接する領域は、後にトランジスタ２００のチャネル形成領域として機能し得る領域である。したがって、レジストマスク１５９は、少なくとも、凹部１４５の側壁（特に、絶縁層１１０の側面）と接する領域を有するように設けられることが好ましい。これにより、金属酸化物膜２０８ｆの一部（具体的には、基板面に対して、レジストマスク１５９の上面よりも高くに位置する部分）が露出する。
【0341】
なお、図１５（Ｂ）では、レジストマスク１５９の全部が、凹部１４５内に位置し、レジストマスク１５９の上面の高さが、金属酸化物膜２０８ｆの上面の高さよりも低い例を示しているが、本発明の一態様はこれに限られない。例えば、レジストマスク１５９の一部が、凹部１４５の外側にはみ出し、レジストマスク１５９の上面の高さが、金属酸化物膜２０８ｆの上面の高さよりも高い構成を有していてもよい。この場合、レジストマスク１５９は、凹部１４５を埋め込む領域だけでなく、金属酸化物膜２０８ｆの上面を覆う領域を有する。
【0342】
続いて、金属酸化物膜２０８ｆの露出した部分を除去し、凹部１４５の側壁（絶縁層１１０の側面、導電層２１２ａの側面、及び、導電層２１２ｂの側面）に接する半導体層２０８を形成する処理を行う（図１５（Ｃ））。半導体層２０８の形成には、ウェットエッチング法及びドライエッチング法の一方又は双方を好適に用いることができる。半導体層２０８は、平面視において、導電層２１２ａ及び導電層２１２ｂと重なる領域においては、凹部１４５内の絶縁層１１０の側面、凹部１４５内の導電層２１２ａの上面及び側面、並びに、凹部１４５内の導電層２１２ｂの上面及び側面に接する。また、平面視において、導電層２１２ａ及び導電層２１２ｂと重ならない領域においては、凹部１４５内の絶縁層１１０の側面に接する。当該処理により、絶縁層１１０の上面が露出する。
【0343】
続いて、凹部１４５内に残存したレジストマスク１５９を除去する（図１６（Ａ））。
【0344】
続いて、半導体層２０８、材料層２０８ｍ、導電層２１２ａ、導電層２１２ｂ、及び絶縁層１１０を覆って、絶縁層１０６を形成する（図１６（Ｂ））。絶縁層１０６の形成には、例えば、ＰＥＣＶＤ法、ＡＬＤ法、又はスパッタリング法を好適に用いることができる。
【0345】
半導体層２０８に金属酸化物を用いる場合、絶縁層１０６は、酸素が拡散することを抑制するバリア膜として機能することが好ましい。絶縁層１０６が酸素の拡散を抑制する機能を有することにより、半導体層２０８に含まれる酸素が、絶縁層１０６より上側に拡散することが抑制され、半導体層２０８に酸素欠損（ＶＯ）が増加することを抑制することができる。その結果、良好な電気特性を示し、かつ、信頼性の高いトランジスタ２００を実現することができる。
【0346】
ゲート絶縁層として機能する絶縁層１０６の形成時の温度を高くすることにより、欠陥の少ない絶縁層とすることができる。しかしながら、絶縁層１０６の形成時の温度が高いと、半導体層２０８から酸素が脱離し、半導体層２０８中の酸素欠損（ＶＯ）及びＶＯＨが増加してしまう場合がある。絶縁層１０６の形成時の基板温度は、１８０℃以上４５０℃以下が好ましく、さらには２００℃以上４５０℃以下が好ましく、さらには２５０℃以上４５０℃以下が好ましく、さらには３００℃以上４５０℃以下が好ましく、さらには３００℃以上４００℃以下が好ましい。絶縁層１０６の形成時の基板温度を前述の範囲とすることで、絶縁層１０６の欠陥を少なくするとともに、半導体層２０８から酸素が脱離することを抑制することができる。したがって、良好な電気特性を示し、かつ、信頼性の高いトランジスタ２００を実現することができる。
【0347】
絶縁層１０６を形成する前に、半導体層２０８の表面に対して、プラズマ処理を行ってもよい。当該プラズマ処理により、半導体層２０８の表面に吸着する水などの不純物を低減することができる。そのため、半導体層２０８と、絶縁層１０６と、の界面における不純物を低減することができ、信頼性の高いトランジスタ２００を実現することができる。特に、半導体層２０８の形成から、絶縁層１０６の形成までの間に、半導体層２０８の表面が大気に曝される場合に好適である。プラズマ処理は、例えば、酸素、オゾン、窒素、一酸化二窒素、アルゴンなどの雰囲気で行うことができる。また、プラズマ処理と、絶縁層１０６の成膜と、は大気に曝すことなく、連続して行われることが好ましい。
【0348】
なお、図１６（Ｂ）では、絶縁層１０６の形成によって、凹部１４５内に、絶縁層１０６と、材料層２０８ｍと、絶縁層１０２と、で囲まれた空洞２２７が形成される例を示しているが、本発明の一態様はこれに限られない。例えば、絶縁層１０６が、凹部１４５内において、導電層２１２ａ及び導電層２１２ｂの下面（絶縁層１０２側の面）、及び、絶縁層１０２の上面に接して設けられ、空洞２２７を有さない構成であってもよい。
【0349】
続いて、絶縁層１０６上に、導電層２０４となる膜を形成し、当該膜を加工することにより、導電層２０４を形成する（図１６（Ｃ））。ここで、導電層２０４の少なくとも一部は、凹部１４５において、絶縁層１０６を介して、半導体層２０８と対向するように形成される。当該膜の形成には、例えば、スパッタリング法、熱ＣＶＤ法（ＭＯＣＶＤ法を含む。）、又はＡＬＤ法を好適に用いることができる。
【0350】
続いて、導電層２０４及び絶縁層１０６を覆って、絶縁層１９５を形成する（図７（Ｂ））。絶縁層１９５の形成には、ＰＥＣＶＤ法を好適に用いることができる。
【0351】
絶縁層１９５の形成後、加熱処理を行ってもよい。なお、当該加熱処理は、行わなくてもよい。また、ここでは加熱処理は行わず、後の工程で行われる加熱処理と兼ねてもよい。また、後の工程での高温下の処理（例えば、成膜工程など）がある場合には、当該加熱処理と兼ねることができる場合もある。
【0352】
【0353】
次に、半導体装置１０において、トランジスタ２００とトランジスタ１００の双方を同時に形成する場合の作製方法例について説明する。なお、先の説明内容と重複する部分については、説明を省略する場合がある。
【0354】
【0355】
まず、絶縁層１０２を、上述の、後の熱処理に耐え得る程度の耐熱性を有する基板（図示しない。）上に形成する。絶縁層１０２の形成方法については、図１３（Ａ）で説明した内容を参照することができる。
【0356】
続いて、絶縁層１０２上に、導電層１１２ａ、導電層２１２ａ、及び導電層２１２ｂとなる膜を形成し、当該膜を加工して、導電層１１２ａ、導電層２１２ａ、及び導電層２１２ｂを形成する（図１７（Ａ））。当該膜の形成方法等については、図１３（Ａ）で説明した内容を参照することができる。
【0357】
続いて、絶縁層１０２、導電層１１２ａ、導電層２１２ａ、及び導電層２１２ｂ上に、絶縁層１１０ａ、及び絶縁層１１０ｂを、この順で形成する。トランジスタ２００のチャネル幅Ｗ２００、及び、トランジスタ１００のチャネル長Ｌ１００は、絶縁層１１０ｂの膜厚に依存する。よって、トランジスタ２００及びトランジスタ１００に求める電気特性に合わせて、絶縁層１１０ｂの膜厚を設定すればよい。絶縁層１１０ａ及び絶縁層１１０ｂの形成方法等については、図１３（Ｂ）で説明した内容を参照することができる。
【0358】
絶縁層１１０ｂを形成した後、絶縁層１１０ｂに酸素を供給してもよい。酸素の供給方法については、図１３（Ｂ）で説明した内容を参照することができる。
【0359】
また、絶縁層１１０ｂの表面を大気に曝すことなく、真空中で連続して当該プラズマ処理を行ってもよい。
【0360】
続いて、絶縁層１１０ｂの上面に対して、ＣＭＰ法を用いて、平坦化する処理を行うことが好ましい（図１７（Ｂ））。これにより、後に、トランジスタ１００のソース電極又はドレイン電極の他方となる導電層１１２ｂを、精度良く、絶縁層１１０内に埋め込むように形成することができる。
【0361】
続いて、絶縁層１１０ｂ上に、金属酸化物層１３７を形成することが好ましい（図１７（Ｃ））。金属酸化物層１３７を形成することで、絶縁層１１０ｂに酸素を供給することができる。金属酸化物層１３７に用いることができる材料、及び、金属酸化物層１３７の形成方法等については、図１３（Ｃ）で説明した内容を参照することができる。
【0362】
続いて、金属酸化物層１３７を除去する。金属酸化物層１３７の除去方法については、図１３（Ｃ）で説明した内容を参照することができる。
【0363】
金属酸化物層１３７を除去した後に、さらに絶縁層１１０ｂに酸素を供給してもよい。酸素の供給方法については、図１３（Ｃ）で説明した内容を参照することができる。
【0364】
なお、絶縁層１１０ｂの上面を平坦化する処理は、前述の金属酸化物層１３７による絶縁層１１０ｂへの酸素供給処理の後に行ってもよい。
【0365】
続いて、絶縁層１１０ｂ上に、レジストマスク１５６を形成する。レジストマスク１５６は、トランジスタ１００と重ならない領域上に形成される。
【0366】
続いて、レジストマスク１５６を介して、絶縁層１１０ｂを加工し、絶縁層１１０ｂに凹部１４２を形成する（図１８（Ａ））。凹部１４２は、導電層１１２ａと重なる領域に形成される。凹部１４２の形成には、ウェットエッチング法及びドライエッチング法の一方又は双方を好適に用いることができる。
【0367】
続いて、レジストマスク１５６を除去する。
【0368】
【0369】
続いて、絶縁層１１０ｃ上に、導電層２１２ｂとなる導電膜１１２ｆを形成する（図１８（Ｃ））。導電膜１１２ｆの形成には、例えば、スパッタリング法を好適に用いることができる。
【0370】
続いて、導電膜１１２ｆに対して、ＣＭＰ法を用いて、絶縁層１１０ｃの上面が露出するまで平坦化する処理を行い、凹部１４２の内部に、導電層１１２ｓを形成する（図１９（Ａ））。当該処理により、導電層１１２ｓの上面の高さと、導電層１１２ｓと重ならない領域における絶縁層１１０の上面の高さと、が概略等しくなる。
【0371】
続いて、導電層１１２ｓ及び絶縁層１１０上に、レジストマスク１５８を形成する。レジストマスク１５８は、トランジスタ２００及びトランジスタ１００と重ならない領域上に形成される。
【0372】
続いて、レジストマスク１５８を介して、導電層１１２ｓ及び絶縁層１１０（絶縁層１１０ｃ、絶縁層１１０ｂ、及び絶縁層１１０ａ）及び絶縁層１０２を加工する。当該加工により、トランジスタ２００と重なる領域には、絶縁層１１０及び絶縁層１０２に、凹部１４５が形成される。また、トランジスタ１００と重なる領域には、導電層１１２ｓに開口１４３が、絶縁層１１０に開口１４１が、それぞれ形成される。また、当該加工により、導電層１１２ｓは、開口１４３を有する導電層１１２ｂとなる（図１９（Ｂ））。凹部１４５は、平面視にて、導電層２１２ａ及び導電層２１２ｂと重なる領域を有するように設けられる。また、開口１４１内において、導電層１１２ａが露出する。凹部１４５、開口１４３、及び開口１４１の形成には、ウェットエッチング法及びドライエッチング法の一方又は双方を好適に用いることができる。なお、凹部１４５、開口１４３、及び開口１４１の形成は、一括で行ってもよいし、それぞれ加工条件を変えて行ってもよい。例えば、開口１４３の形成と、開口１４１の形成とで、それぞれ加工条件を変えて行ってもよい。また、例えば、初めに開口１４３の形成を行った後、加工条件を変えて、開口１４１及び凹部１４５の形成を一括で行ってもよい。
【0373】
続いて、レジストマスク１５８を除去する。
【0374】
続いて、導電層１１２ａ、導電層１１２ｂ、絶縁層１１０上、及び絶縁層１０２上に、半導体層２０８及び半導体層１０８となる金属酸化物膜２０８ｆを形成する。金属酸化物膜２０８ｆは、導電層１１２ａの上面、導電層１１２ｂの上面及び側面、絶縁層１１０の上面及び側面、導電層２１２ａの上面及び側面、並びに、導電層２１２ｂの上面及び側面に接して設けられる。また、このとき、金属酸化物膜２０８ｆは、凹部１４５内でそれぞれ露出する導電層２１２ａの端部、及び、導電層２１２ｂの端部で段切れを起こし、当該段切れした部分が、材料層２０８ｍとして、凹部１４５の底面に形成される（図１９（Ｃ））。
【0375】
このように、本発明の一態様では、金属酸化物膜２０８ｆの成膜を行うだけで、凹部１４５の側壁（絶縁層１１０の側面、導電層２１２ａの側面、及び、導電層２１２ｂの側面）のみに、自己整合的に半導体層２０８を形成することができる。したがって、金属酸化物膜２０８ｆを形成した後に、別途、金属酸化物膜２０８ｆの凹部１４５内の側壁における領域と、凹部１４５内の底面における領域と、を分離させるための処理を不要とすることができる。また、これと同時に、開口１４３及び開口１４１の内壁及び底面に、後に半導体層１０８となる金属酸化物膜を形成することができる。したがって、トランジスタ２００と、トランジスタ１００と、を同時に形成することができるため、半導体装置作製における全体の工程数を削減することができる。
【0376】
なお、金属酸化物膜２０８ｆの形成方法等については、図１４（Ｃ）で説明した内容を参照することができる。
【0377】
金属酸化物膜２０８ｆを成膜する前に、絶縁層１１０の表面に吸着した水、水素、及び有機物等を脱離させるための処理、及び、絶縁層１１０中に酸素を供給する処理のうち、少なくとも一方を行うことが好ましい。当該処理の詳細については、図１４（Ｃ）で説明した内容を参照することができる。
【0378】
なお、半導体層２０８及び半導体層１０８を積層構造とする場合には、先に形成する金属酸化物膜を成膜した後に、その表面を大気に曝すことなく、連続して、次の金属酸化物膜を成膜することが好ましい。
【0379】
金属酸化物膜２０８ｆを形成した後に、加熱処理を行ってもよい。当該加熱処理を行うことで、絶縁層１１０から金属酸化物膜２０８ｆに効果的に酸素を供給することができる。当該加熱処理の詳細については、図１４（Ｃ）で説明した内容を参照することができる。
【0380】
続いて、凹部１４５、開口１４３、及び開口１４１を埋め込むように、金属酸化物膜２０８ｆ上及び材料層２０８ｍ上に、ポジ型のフォトレジスト１５９ｆを塗布する。
【0381】
続いて、フォトレジスト１５９ｆ全面に対して、光１４９（例えば、可視光線又は紫外線）を照射する（図２０（Ａ））。
【0382】
続いて、フォトレジスト１５９ｆの光１４９が照射された部分（感光した部分）を除去し、レジストマスク１５９を形成する（図２０（Ｂ））。レジストマスク１５９は、フォトレジスト１５９ｆに光１４９を照射した際、フォトレジスト１５９ｆのうちの、光１４９が届かなかった領域（感光しなかった領域）に相当する、と別言することができる。
【0383】
ここで、金属酸化物膜２０８ｆのうち、凹部１４５内における絶縁層１１０と接する領域は、後にトランジスタ２００のチャネル形成領域として機能し得る領域である。また、金属酸化物膜２０８ｆのうち、開口１４１内における絶縁層１１０と接する領域は、後にトランジスタ１００のチャネル形成領域として機能し得る領域であり、開口１４３内における導電層１１２ｂと接する領域は、後にトランジスタ１００のソース領域又はドレイン領域の他方となる領域である。したがって、レジストマスク１５９は、少なくとも、凹部１４５の側壁（特に、絶縁層１１０の側面）、及び、開口１４３の側壁（導電層１１２ｂの側面）と接する領域を有するように設けられることが好ましい。これにより、金属酸化物膜２０８ｆの一部（具体的には、基板面に対して、レジストマスク１５９の上面よりも高くに位置する部分）が露出する。
【0384】
なお、図２０（Ｂ）では、レジストマスク１５９の全部が、凹部１４５内、並びに、開口１４３及び開口１４１内に位置し、レジストマスク１５９の上面の高さが、金属酸化物膜２０８ｆの上面の高さよりも低い例を示しているが、本発明の一態様はこれに限られない。例えば、レジストマスク１５９の一部が、凹部１４５、並びに、開口１４３及び開口１４１の外側にはみ出し、レジストマスク１５９の上面の高さが、金属酸化物膜２０８ｆの上面の高さよりも高い構成を有していてもよい。この場合、レジストマスク１５９は、凹部１４５、並びに、開口１４３及び開口１４１を埋め込む領域だけでなく、金属酸化物膜２０８ｆの上面を覆う領域を有する。
【0385】
また、レジストマスク１５９の形成に用いるフォトレジスト（フォトレジスト１５９ｆ）は、ポジ型のものに限られず、ネガ型のものを用いてもよい。ネガ型のフォトレジストを用いる場合には、当該フォトレジストを絶縁層１１０ｃ上に塗布した後、凹部１４５、並びに、開口１４３及び開口１４１と重ならない領域に、光１４９を照射する。その後、フォトレジストの露光されなかった領域（感光しなかった領域）を除去することで、凹部１４５、並びに、開口１４３及び開口１４１と重なる領域に、レジストマスク１５９を形成することができる。
【0386】
続いて、金属酸化物膜２０８ｆの露出した部分を除去し、凹部１４５の側壁（絶縁層１１０の側面、導電層２１２ａの側面、及び、導電層２１２ｂの側面）に接する半導体層２０８と、開口１４３の側壁（導電層１１２ｂの側面）、並びに、開口１４１の側壁（絶縁層１１０の側面）及び底面（導電層１１２ａの上面）に接する半導体層１０８と、を形成する処理を行う（図２０（Ｃ））。半導体層２０８及び半導体層１０８の形成には、ウェットエッチング法及びドライエッチング法の一方又は双方を好適に用いることができる。半導体層２０８は、平面視において、導電層２１２ａ及び導電層２１２ｂと重なる領域においては、凹部１４５内の絶縁層１１０の側面、凹部１４５内の導電層２１２ａの上面及び側面、並びに、凹部１４５内の導電層２１２ｂの上面及び側面に接する。また、平面視において、導電層２１２ａ及び導電層２１２ｂと重ならない領域においては、凹部１４５内の絶縁層１１０の側面に接する。また、半導体層１０８は、開口１４３内の導電層１１２ｂの側面、開口１４１内の絶縁層１１０の側面、及び、開口１４１内の導電層１１２ａの上面に接する。当該処理により、導電層１１２ｂの上面、及び、絶縁層１１０の上面が露出する。
【0387】
続いて、凹部１４５内、開口１４３内、及び開口１４１内に残存したレジストマスク１５９を除去する（図２１（Ａ））。
【0388】
続いて、半導体層１０８、導電層１１２ｂ、半導体層２０８、材料層２０８ｍ、導電層２１２ａ、導電層２１２ｂ、及び絶縁層１１０を覆って、絶縁層１０６を形成する（図２１（Ｂ））。絶縁層１０６の形成方法等については、図１６（Ｂ）で説明した内容を参照することができる。
【0389】
絶縁層１０６を形成する前に、半導体層２０８及び半導体層１０８の表面に対して、プラズマ処理を行ってもよい。当該プラズマ処理により、半導体層２０８及び半導体層１０８の表面に吸着する水などの不純物を低減することができる。そのため、半導体層２０８と、絶縁層１０６と、の界面における不純物、及び、半導体層１０８と、絶縁層１０６と、の界面における不純物を低減することができ、信頼性の高いトランジスタ２００及びトランジスタ１００を実現することができる。特に、半導体層２０８及び半導体層１０８の形成から、絶縁層１０６の形成までの間に、半導体層２０８及び半導体層１０８の表面が大気に曝される場合に好適である。プラズマ処理の詳細については、図１６（Ｂ）で説明した内容を参照することができる。
【0390】
なお、図２１（Ｂ）では、絶縁層１０６の形成によって、凹部１４５内に、絶縁層１０６と、材料層２０８ｍと、絶縁層１０２と、で囲まれた空洞２２７が形成される例を示しているが、本発明の一態様はこれに限られない。例えば、絶縁層１０６が、凹部１４５内において、導電層２１２ａ及び導電層２１２ｂの下面（絶縁層１０２側の面）、及び、絶縁層１０２の上面に接して設けられ、空洞２２７を有さない構成であってもよい。
【0391】
続いて、絶縁層１０６上に、導電層２０４となる膜を形成し、当該膜を加工することにより、導電層２０４及び導電層１０４を形成する（図２１（Ｃ））。ここで、導電層２０４の少なくとも一部は、凹部１４５において、絶縁層１０６を介して、半導体層２０８と対向するように形成される。また、導電層１０４の少なくとも一部は、開口１４３及び開口１４１において、絶縁層１０６を介して、半導体層１０８と対向するように形成される。当該膜の形成方法等については、図１６（Ｃ）で説明した内容を参照することができる。
【0392】
続いて、導電層２０４、導電層１０４、及び絶縁層１０６を覆って、絶縁層１９５を形成する（図７（Ｂ））。絶縁層１９５の形成方法等については、前述の記載を参照することができる。
【0393】
【0394】
本発明の一態様の作製方法により、チャネル長が短いトランジスタ１００と、よりチャネル長が長いトランジスタ２００と、を生産性良く、同一面上に形成することができる。例えば、大きいオン電流が求められるトランジスタにトランジスタ１００を適用し、高い飽和性が求められるトランジスタにトランジスタ２００を適用することにより、それぞれのトランジスタの利点を生かした高い性能の半導体装置１０を実現することができる。
【0395】
本実施の形態、及び、対応する図面等は、少なくともその一部を本明細書中に記載する他の実施の形態、又は、実施例と適宜組み合わせて実施することができる。また、本実施の形態に示す複数の構成、及び、対応する図面等は、互いに適宜組み合わせることが可能である。
【0396】
【0397】
本実施の形態の表示装置は、解像度の高い表示装置又は大型の表示装置とすることができる。したがって、本実施の形態の表示装置は、例えば、テレビジョン装置、デスクトップ型若しくはノート型のコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ、及び、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、及び、音響再生装置の表示部に用いることができる。
【0398】
本実施の形態の表示装置は、高精細な表示装置とすることができる。したがって、本実施の形態の表示装置は、例えば、腕時計型、及び、ブレスレット型などの情報端末機（ウェアラブル機器）の表示部、並びに、ヘッドマウントディスプレイ（ＨＭＤ）などのＶＲ向け機器、及び、メガネ型のＡＲ向け機器などの頭部に装着可能なウェアラブル機器の表示部に用いることができる。
【0399】
本発明の一態様の半導体装置は、表示装置、又は、当該表示装置を有するモジュールに用いることができる。当該表示装置を有するモジュールとして、当該表示装置にフレキシブルプリント回路基板（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ、以下、ＦＰＣと記す。）若しくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）等のコネクタが取り付けられたモジュール、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式若しくはＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式等により集積回路（ＩＣ）が実装されたモジュール等が挙げられる。
【0400】
本実施の形態の表示装置はタッチパネルとしての機能を有していてもよい。例えば、表示装置には、指などの被検知体の近接又は接触を検知することができる様々な検知素子（センサ素子ともいえる。）を適用することができる。
【0401】
センサの方式として、例えば、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式、及び、感圧方式が挙げられる。
【0402】
静電容量方式として、例えば、表面型静電容量方式、投影型静電容量方式がある。また、投影型静電容量方式として、例えば、自己容量方式、相互容量方式がある。相互容量方式を用いると、同時多点検出が可能となるため好ましい。
【0403】
タッチパネルとして、例えば、アウトセル型、オンセル型、及び、インセル型が挙げられる。なお、インセル型のタッチパネルは、表示素子（表示デバイスともいう。）を支持する基板と対向基板のうち一方又は双方に、検知素子を構成する電極が設けられた構成をいう。
【0404】
＜構成例１＞
図２２（Ａ）に、表示装置５０Ａの斜視図を示す。
図２２（Ａ）に、表示装置５０Ａの斜視図を示す。
【0405】
表示装置５０Ａは、基板１５２と基板１５１とが貼り合わされた構成を有する。図２２（Ａ）では、基板１５２を破線で示している。
【0406】
表示装置５０Ａは、表示部１６２、接続部１４０、回路部１６４、導電層１６５等を有する。図２２（Ａ）では、表示装置５０ＡにＩＣ１７３及びＦＰＣ１７２が実装されている例を示している。そのため、図２２（Ａ）に示す構成は、表示装置５０Ａと、ＩＣと、ＦＰＣと、を有する表示モジュールということもできる。
【0407】
接続部１４０は、表示部１６２の外側に設けられる。接続部１４０は、表示部１６２の一辺又は複数の辺に沿って設けることができる。接続部１４０は、単数であっても複数であってもよい。図２２（Ａ）では、表示部の四辺を囲むように接続部１４０が設けられている例を示す。接続部１４０では、表示素子の共通電極と、導電層と、が電気的に接続されており、共通電極に電位を供給することができる。
【0408】
回路部１６４は、例えば、走査線駆動回路（ゲートドライバともいう。）を有する。また、回路部１６４は、走査線駆動回路及び信号線駆動回路（ソースドライバともいう。）の双方を有していてもよい。
【0409】
導電層１６５は、表示部１６２及び回路部１６４に信号及び電力を供給する機能を有する。当該信号及び電力は、ＦＰＣ１７２を介して、外部から導電層１６５に入力される、又は、ＩＣ１７３から導電層１６５に入力される。
【0410】
図２２（Ａ）では、ＣＯＧ方式又はＣＯＦ方式等により、基板１５１にＩＣ１７３が設けられている例を示す。ＩＣ１７３には、例えば、走査線駆動回路及び信号線駆動回路のうち、一方又は双方を有するＩＣを適用することができる。なお、表示装置５０Ａ及び表示モジュールは、ＩＣを設けない構成としてもよい。また、ＩＣを、ＣＯＦ方式等により、ＦＰＣに実装してもよい。
【0411】
本発明の一態様の半導体装置は、例えば、表示装置５０Ａの表示部１６２及び回路部１６４の一方又は双方に適用することができる。
【0412】
例えば、本発明の一態様の半導体装置を表示装置の画素回路に適用する場合、画素回路の占有面積を縮小することができ、高精細の表示装置とすることができる。また、例えば、本発明の一態様の半導体装置を表示装置の駆動回路（例えば、ゲート線駆動回路及びソース線駆動回路の一方又は双方）に適用する場合、駆動回路の占有面積を縮小することができ、狭額縁の表示装置とすることができる。また、本発明の一態様の半導体装置は、電気特性が良好であるため、表示装置に用いることで表示装置の信頼性を高めることができる。
【0413】
表示部１６２は、表示装置５０Ａにおける画像を表示する領域であり、周期的に配列された複数の画素２１０を有する。図２２（Ａ）には、１つの画素２１０の拡大図を示している。
【0414】
本実施の形態の表示装置における画素の配列に特に限定はなく、様々な方法を適用することができる。画素の配列として、例えば、ストライプ配列、Ｓストライプ配列、マトリクス配列、デルタ配列、ベイヤー配列、及びペンタイル配列が挙げられる。
【0415】
図２２（Ａ）に示す画素２１０は、赤色の光を呈する画素２３０Ｒ、緑色の光を呈する画素２３０Ｇ、及び、青色の光を呈する画素２３０Ｂを有する。画素２３０Ｒ、画素２３０Ｇ、及び画素２３０Ｂで１つの画素２１０を構成することで、フルカラー表示を実現することができる。画素２３０Ｒ、画素２３０Ｇ、及び画素２３０Ｂは、それぞれ、副画素として機能する。また、図２２（Ａ）に示す表示装置５０Ａでは、副画素として機能する画素２３０をストライプ配列で配置する例を示している。１つの画素２１０を構成する副画素の数は３つに限られず、４つ以上としてもよい。例えば、Ｒ、Ｇ、Ｂ、白色（Ｗ）の光を呈する４つの副画素を有してもよい。又は、Ｒ、Ｇ、Ｂ、Ｙの４色の光を呈する４つの副画素を有してもよい。
【0416】
画素２３０Ｒ、画素２３０Ｇ、及び画素２３０Ｂは、それぞれ、表示素子と、当該表示素子の駆動を制御する回路と、を有する。
【0417】
表示素子として、様々な素子を用いることができ、例えば、液晶素子（液晶デバイスともいう。）及び発光デバイスが挙げられる。その他、シャッター方式又は光干渉方式のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）素子、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、又は電子粉流体（登録商標）方式等を適用した表示素子などを用いることもできる。また、光源と、量子ドット材料による色変換技術と、を用いたＱＬＥＤ（Ｑｕａｎｔｕｍ－ｄｏｔ ＬＥＤ）を用いてもよい。
【0418】
液晶素子を用いた表示装置として、例えば、透過型の液晶表示装置、反射型の液晶表示装置、及び、半透過型の液晶表示装置が挙げられる。
【0419】
液晶素子を用いた表示装置に用いることができるモードとして、例えば、垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、及び、ゲストホストモードが挙げられる。ＶＡモードとして、例えば、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、及び、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードが挙げられる。
【0420】
液晶素子に用いることができる液晶材料として、例えば、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、高分子ネットワーク型液晶（ＰＮＬＣ：Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、及び反強誘電性液晶が挙げられる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相、ブルー相などを示す。また、液晶材料として、ポジ型の液晶、及び、ネガ型の液晶のどちらを用いてもよく、適用するモード又は設計に応じて選択することができる。
【0421】
発光デバイスとして、例えば、ＬＥＤ、ＯＬＥＤ（Ｏｒｇａｎｉｃ ＬＥＤ）、半導体レーザなどの、自発光型の発光デバイスが挙げられる。ＬＥＤとして、例えば、ミニＬＥＤ、マイクロＬＥＤなどを用いることができる。
【0422】
発光デバイスが有する発光物質として、例えば、蛍光を発する物質（蛍光材料）、燐光を発する物質（燐光材料）、熱活性化遅延蛍光を示す物質（熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ Ａｃｔｉｖａｔｅｄ Ｄｅｌａｙｅｄ Ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料）、及び無機化合物（量子ドット材料等）が挙げられる。
【0423】
発光デバイスの発光色は、赤外、赤、緑、青、シアン、マゼンタ、黄、又は白などとすることができる。また、発光デバイスにマイクロキャビティ構造を付与することにより、色純度を高めることができる。
【0424】
発光デバイスが有する一対の電極のうち、一方の電極は陽極として機能し、他方の電極は陰極として機能する。
【0425】
なお、本発明の一態様の表示装置は、発光デバイスが形成されている基板とは反対方向に光を射出する上面射出型（トップエミッション型）、発光デバイスが形成されている基板側に光を射出する下面射出型（ボトムエミッション型）、両面に光を射出する両面射出型（デュアルエミッション型）のいずれであってもよい。
【0426】
本実施の形態では、主に、表示素子として発光デバイスを用いる場合を例に挙げて説明する。
【0427】
図２２（Ｂ）は、表示装置５０Ａを説明するブロック図である。表示装置５０Ａは、表示部１６２、及び回路部１６４を有する。表示部１６２は、周期的に配列された複数の画素２３０（画素２３０［１，１］乃至画素２３０［ｍ，ｎ］。ｍ及びｎは、それぞれ、独立に２以上の整数）を有する。回路部１６４は、第１駆動回路部２３１及び第２駆動回路部２３２を有する。
【0428】
第１駆動回路部２３１に含まれる回路は、例えば、走査線駆動回路として機能する。第２駆動回路部２３２に含まれる回路は、例えば、信号線駆動回路として機能する。なお、表示部１６２を挟んで第１駆動回路部２３１と向き合う位置に、何らかの回路を設けてもよい。表示部１６２を挟んで第２駆動回路部２３２と向き合う位置に、何らかの回路を設けてもよい。
【0429】
回路部１６４には、シフトレジスタ回路、レベルシフタ回路、インバータ回路、ラッチ回路、アナログスイッチ回路、デマルチプレクサ回路、及び論理回路の様々な回路を用いることができる。回路部１６４には、トランジスタ及び容量素子等を用いることができる。回路部１６４が有するトランジスタを、画素２３０に含まれるトランジスタと同じ工程で形成してもよい。
【0430】
表示装置５０Ａは、各々が略平行に配設され、かつ、第１駆動回路部２３１に含まれる回路によって電位が制御される配線２３６と、各々が略平行に配設され、かつ、第２駆動回路部２３２に含まれる回路によって電位が制御される配線２３８と、を有する。なお、図２２（Ｂ）では、画素２３０に配線２３６と配線２３８が接続している例を示している。ただし、配線２３６と配線２３８は一例であり、画素２３０と接続する配線は、配線２３６と配線２３８に限らない。
【0431】
本発明の一態様である半導体装置は、サブミクロンサイズのチャネル長を有し、オン電流が大きいＶＦＥＴと、チャネル長が長く、飽和性が高いＶＬＦＥＴと、を一部の工程を共通にして形成することができる。これらのトランジスタのチャネル形成領域には、酸化物半導体（ＯＳ）を好適に用いることができ、オフ電流が小さいトランジスタとすることができる。本発明の一態様である半導体装置は、表示部１６２及び回路部１６４の一方又は双方に好適に用いることができる。また、本発明の一態様である半導体装置を表示部１６２及び回路部１６４の双方に用いる、つまり表示装置が有するトランジスタの全てをＯＳトランジスタとすることもできる。このように表示装置が有するトランジスタの全てをＯＳトランジスタとすることで、製造コストを低く抑えることができるといった効果を奏する。
【0432】
＜構成例２＞
回路部１６４に用いることができる回路として、ラッチ回路を例に挙げて構成例を説明する。
回路部１６４に用いることができる回路として、ラッチ回路を例に挙げて構成例を説明する。
【0433】
図２３（Ａ）は、ラッチ回路ＬＡＴの構成例を示す回路図である。図２３（Ａ）に示すラッチ回路ＬＡＴは、トランジスタＴｒ３１と、トランジスタＴｒ３３と、トランジスタＴｒ３５と、トランジスタＴｒ３６と、容量素子Ｃ３１と、インバータ回路ＩＮＶと、を有する。図２３（Ａ）において、トランジスタＴｒ３３のソース又はドレインの一方と、トランジスタＴｒ３５のゲートと、容量素子Ｃ３１の一方の電極と、が電気的に接続されるノードをノードＮとする。
【0434】
図２３（Ａ）に示すラッチ回路ＬＡＴにおいて、端子ＳＭＰに高電位の信号を入力すると、トランジスタＴｒ３３がオン状態となる。これにより、ノードＮの電位が、端子ＲＯＵＴの電位に対応する電位となり、端子ＲＯＵＴからラッチ回路ＬＡＴに入力される信号に対応するデータが、ラッチ回路ＬＡＴに書き込まれる。ラッチ回路ＬＡＴにデータを書き込んだ後、端子ＳＭＰの電位を低電位とすると、トランジスタＴｒ３３がオフ状態となる。これにより、ノードＮの電位が保持され、ラッチ回路ＬＡＴに書き込まれたデータが保持される。具体的には、例えば、ノードＮの電位が低電位である場合は、ラッチ回路ＬＡＴに値が“０”のデータが保持されているとし、ノードＮの電位が高電位である場合は、ラッチ回路ＬＡＴに値が“１”のデータが保持されているとすることができる。
【0435】
トランジスタＴｒ３３には、オフ電流が小さいトランジスタを用いることが好ましい。トランジスタＴｒ３３には、ＯＳトランジスタを好適に用いることができる。これにより、ラッチ回路ＬＡＴは、データを長期間保持することができる。よって、ラッチ回路ＬＡＴへのデータの再書き込みの頻度を低くすることができる。
【0436】
本明細書等において、端子ＳＰ２から入力される信号が端子ＬＩＮに出力されるようなデータをラッチ回路ＬＡＴに書き込むことを、単に「ラッチ回路ＬＡＴにデータを書き込む。」という場合がある。つまり、例えば値が“１”のデータをラッチ回路ＬＡＴに書き込むことを、単に「ラッチ回路ＬＡＴにデータを書き込む。」という場合がある。
【0437】
ラッチ回路ＬＡＴに、本発明の一態様に係る半導体装置を好適に用いることができる。例えば、トランジスタＴｒ３１、トランジスタＴｒ３３、トランジスタＴｒ３５、及びトランジスタＴｒ３６の一又は複数に、図７（Ｂ）等に示すトランジスタ１００又はトランジスタ２００を適用することができる。
【0438】
インバータ回路ＩＮＶの構成例を、図２３（Ｂ）に示す。インバータ回路ＩＮＶは、トランジスタＴｒ４１と、トランジスタＴｒ４３と、トランジスタＴｒ４５と、トランジスタＴｒ４７と、容量素子Ｃ４１と、を有する。
【0439】
ラッチ回路ＬＡＴを図２３（Ａ）に示す構成とし、インバータ回路ＩＮＶを図２３（Ｂ）に示す構成とすることにより、ラッチ回路ＬＡＴが有するトランジスタを、全て同一の極性のトランジスタとすることができ、例えば、ｎチャネル型トランジスタとすることができる。これにより、例えばトランジスタＴｒ３３の他、トランジスタＴｒ３１、トランジスタＴｒ３５、トランジスタＴｒ３６、トランジスタＴｒ４１、トランジスタＴｒ４３、トランジスタＴｒ４５、及びトランジスタＴｒ４７を、ＯＳトランジスタとすることができる。よって、ラッチ回路ＬＡＴが有するトランジスタを全て同じ工程で作製することができる。
【0440】
インバータ回路ＩＮＶに、本発明の一態様に係る半導体装置を好適に用いることができる。例えば、トランジスタＴｒ４１、トランジスタＴｒ４３、トランジスタＴｒ４５、及びトランジスタＴｒ４７の一又は複数に、図７（Ｂ）等に示すトランジスタ１００又はトランジスタ２００を適用することができる。
【0441】
高い飽和性を求められるトランジスタに、トランジスタ２０及びトランジスタ２００の一種又は複数種を好適に用いることができる。さらに、トランジスタ１００を用いることにより、占有面積を縮小することができ、狭額縁の表示装置とすることができる。また、大きいオン電流が求められるトランジスタに、トランジスタ１００を好適に用いることができる。これにより、高い性能の表示装置とすることができる。
【0442】
＜構成例３＞
画素２３０の構成例を、図２４（Ａ）に示す。画素２３０は、画素回路５１及び発光デバイス６１を有する。
画素２３０の構成例を、図２４（Ａ）に示す。画素２３０は、画素回路５１及び発光デバイス６１を有する。
【0443】
図２４（Ａ）に示す画素回路５１は、トランジスタ５２Ａ、トランジスタ５２Ｂ、及び容量素子５３を有する２Ｔｒ１Ｃ型の画素回路である。なお、本発明の一態様の表示装置に適用することができる画素回路は、特に限定されない。
【0444】
発光デバイス６１のアノードは、トランジスタ５２Ｂのソース又はドレインの一方、及び、容量素子５３の一方の電極と電気的に接続される。トランジスタ５２Ｂのソース又はドレインの他方は、配線ＡＮＯと電気的に接続される。トランジスタ５２Ｂのゲートは、トランジスタ５２Ａのソース又はドレインの一方、及び、容量素子５３の他方の電極と電気的に接続される。トランジスタ５２Ａのソース又はドレインの他方は、配線ＧＬと電気的に接続される。トランジスタ５２Ａのゲートは、配線ＧＬと電気的に接続される。発光デバイス６１のカソードは、配線ＶＣＯＭと電気的に接続される。
【0445】
配線ＧＬは配線２３６に相当し、配線ＳＬは配線２３８に相当する。配線ＶＣＯＭは、発光デバイス６１に電流を供給するための電位を与える配線である。トランジスタ５２Ａは、配線ＧＬの電位に基づいて、配線ＳＬとトランジスタ５２Ｂのゲート間の導通状態又は非導通状態を制御する機能を有する。例えば、配線ＡＮＯにはＶＤＤが供給され、配線ＶＣＯＭにはＶＳＳが供給される。
【0446】
トランジスタ５２Ｂは、発光デバイス６１に流れる電流量を制御する機能を有する。容量素子５３は、トランジスタ５２Ｂのゲート電位を保持する機能を有する。発光デバイス６１が射出する光の強度は、トランジスタ５２Ｂのゲートに供給される画像信号に応じて制御される。
【0447】
画素回路５１に含まれるトランジスタの一部又は全部に、バックゲートを設けてもよい。図２４（Ａ）に示す画素回路５１は、トランジスタ５２Ｂがバックゲートを有し、当該バックゲートが、トランジスタ５２Ｂのソース又はドレインの一方と電気的に接続される構成を示している。なお、トランジスタ５２Ｂのバックゲートが、トランジスタ５２Ｂのゲートと電気的に接続される構成としてもよい。
【0448】
画素回路５１に、前述の半導体装置を好適に用いることができる。画素２３０の選択状態を制御するための選択トランジスタとして機能するトランジスタ５２Ａと比較して、発光デバイス６１に流れる電流を制御する駆動トランジスタとして機能するトランジスタ５２Ｂは、飽和性が高いことが好ましい。トランジスタ５２Ｂに、チャネル長の長いトランジスタ２０及びトランジスタ２００の一種を適用することで、信頼性の高い表示装置とすることができる。また、トランジスタ５２Ａに、トランジスタ１００を適用することで、画素回路５１Ａの占有面積を縮小することができ、高精細の表示装置とすることができる。
【0449】
なお、トランジスタ５２Ｂにも、トランジスタ１００を適用してもよい。トランジスタ５２Ｂに、チャネル長の短いトランジスタを適用することにより、輝度の高い表示装置とすることができる。また、画素回路５１の占有面積を縮小することができ、高精細の表示装置とすることができる。
【0450】
【0451】
図２４（Ｂ）に示す画素回路５１Ａは、トランジスタ５２Ｃを有する点で、図２４（Ａ）に示す画素回路５１と主に異なる。画素回路５１Ａは、トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃ、及び容量素子５３を有する３Ｔｒ１Ｃ型の画素回路である。
【0452】
トランジスタ５２Ｃのソース又はドレインの一方は、トランジスタ５２Ｂのソース又はドレインの一方と電気的に接続される。トランジスタ５２Ｃのソース又はドレインの他方は、配線Ｖ０と電気的に接続される。例えば、配線Ｖ０には、基準電位が供給される。トランジスタ５２Ｃのゲートは、配線ＧＬと電気的に接続される。
【0453】
トランジスタ５２Ｃは、配線ＧＬの電位に基づいて、トランジスタ５２Ｂのソース電極又はドレイン電極の一方と配線Ｖ０間の導通状態又は非導通状態を制御する機能を有する。トランジスタ５２Ｃを介して与えられる配線Ｖ０の基準電位によって、トランジスタ５２Ｂのゲート－ソース間電圧のばらつきを抑制することができる。
【0454】
配線Ｖ０を用いて、画素パラメータの設定に用いることのできる電流値を取得することができる。具体的には、配線Ｖ０は、トランジスタ５２Ｂに流れる電流、又は、発光デバイス６１に流れる電流を、外部に出力するためのモニタ線として機能させることができる。配線Ｖ０に出力された電流は、ソースフォロア回路により電圧に変換され、外部に出力することができる。又は、ＡＤコンバータによりデジタル信号に変換され、外部に出力することができる。
【0455】
画素回路５１Ａに、前述の半導体装置を好適に用いることができる。トランジスタ５２Ｂに、チャネル長の長いトランジスタ２０及びトランジスタ２００の一種を適用することで、信頼性の高い表示装置とすることができる。また、トランジスタ５２Ａ及びトランジスタ５２Ｃに、トランジスタ１００を適用することで、画素回路５１Ａの占有面積を縮小することができ、高精細の表示装置とすることができる。なお、トランジスタ５２Ｂにも、トランジスタ１００を適用してもよい。
【0456】
画素回路５１の構成例を、図２４（Ｃ）に示す。図２４（Ｃ）は、画素回路５１の断面図である。図２４（Ｃ）は、トランジスタ５２Ａ、トランジスタ５２Ｂ、及び発光デバイス６１が有する画素電極を抜粋して示している。なお、トランジスタ５２Ａとトランジスタ５２Ｂの電気的な接続を省略している。
【0457】
トランジスタ５２Ａは、導電層１０４と、絶縁層１０６と、半導体層１０８と、導電層１１２ａと、導電層１１２ｂと、を有する。トランジスタ５２Ｂは、絶縁層１０６と、半導体層２０８と、導電層２０４と、導電層２１２ａと、導電層２１２ｂと、を有する。トランジスタ５２Ａ及びトランジスタ５２Ｂについては、前述の記載を参照することができるため、詳細な説明は省略する。
【0458】
トランジスタ５２Ａ及びトランジスタ５２Ｂは、絶縁層１０２上に設けられる。トランジスタ５２Ａ、トランジスタ５２Ｂ、及び容量素子５３を覆うように絶縁層１９５が設けられ、絶縁層１９５を覆うように絶縁層２３３が設けられ、絶縁層２３３を覆うように絶縁層２３５が設けられる。絶縁層２３５上に、発光デバイス６１を設けることができる。図２４（Ｃ）には、発光デバイス６１の一方の電極として機能する画素電極１１１を示している。絶縁層１９５、絶縁層２３３、絶縁層１１０ａ、絶縁層１１０ｂ、及び絶縁層１１０ｃは、導電層２１２ｂに達する第１の開口を有し、第１の開口を覆うように導電層２３４が設けられる。導電層２３４は、第１の開口を介して、導電層２１２ｂと電気的に接続される。絶縁層２３５は、導電層２３４に達する第２の開口を有し、第２の開口を覆うように画素電極１１１が設けられる。画素電極１１１は、第２の開口を介して、導電層２３４と電気的に接続される。絶縁層１９５は、前述の記載を参照することができるため、詳細な説明は省略する。絶縁層２３３及び絶縁層２３５は、トランジスタ５２Ａ、トランジスタ５２Ｂ、及びトランジスタ５２Ｃに起因する凹凸を小さくし、発光デバイス６１の被形成面をより平坦にする機能を有する。なお、本明細書等において、絶縁層２３３及び絶縁層２３５を、それぞれ、平坦化層と記す場合がある。
【0459】
絶縁層２３３及び絶縁層２３５には、それぞれ、有機絶縁膜を用いることが好適である。有機絶縁膜に用いることができる材料として、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂、及び、これら樹脂の前駆体等が挙げられる。絶縁層２３５を、有機絶縁膜と、無機絶縁膜と、の積層構造にしてもよい。絶縁層２３５を、有機絶縁膜と、当該有機絶縁膜上の無機絶縁膜と、の積層構造にすることが好ましい。これにより、無機絶縁膜は、発光デバイス６１を形成する際のエッチング保護層として機能することができる。具体的には、画素電極１１１の形成時に絶縁層２３５の一部がエッチングされ、絶縁層２３５に凹部が形成されることを抑制することができる。又は、絶縁層２３５には、画素電極１１１の形成時に、凹部が設けられてもよい。同様に、絶縁層２３３を、有機絶縁膜と、無機絶縁膜と、の積層構造にしてもよい。
【0460】
＜構成例４＞
前述と異なる構成例を、図２５に示す。表示装置５０Ｂは、基板３１０上に画素回路、駆動回路などが設けられた構成となっている。表示装置５０Ｂは、素子層７１、素子層７３、素子層７５、及び配線層７７を有する。配線層７７は、配線が設けられる層である。
前述と異なる構成例を、図２５に示す。表示装置５０Ｂは、基板３１０上に画素回路、駆動回路などが設けられた構成となっている。表示装置５０Ｂは、素子層７１、素子層７３、素子層７５、及び配線層７７を有する。配線層７７は、配線が設けられる層である。
【0461】
素子層７１は、基板３１０を有し、基板３１０上には、トランジスタ３００が形成されている。また、トランジスタ３００の上方には、配線層７７が設けられており、配線層７７には、トランジスタ３００、トランジスタＭＴＣＫ、発光デバイス１３０Ｒ、発光デバイス１３０Ｇ、及び発光デバイス１３０Ｂを電気的に接続する配線が設けられている。また、配線層７７の上方には、素子層７３及び素子層７５が設けられており、素子層７３は、トランジスタＭＴＣＫなどを有する。素子層７５は、発光デバイス１３０（図２５では、発光デバイス１３０Ｒ、発光デバイス１３０Ｇ、及び発光デバイス１３０Ｂ）などを有する。
【0462】
トランジスタ３００は、素子層７１に含まれるトランジスタとすることができる。また、トランジスタＭＴＣＫは、素子層７３に含まれるトランジスタとすることができる。また、発光デバイス１３０は、素子層７５に含まれる発光デバイスとすることができる。
【0463】
基板３１０には、例えば、半導体基板（例えば、シリコン又はゲルマニウムを材料とした単結晶基板）を用いることができる。また、基板３１０には、半導体基板以外として、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ガラス基板、石英基板、プラスチック基板、サファイアガラス基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムを用いることができる。なお、本実施の形態では、基板３１０は、シリコンを材料として有する半導体基板として説明する。そのため、素子層７１に含まれるトランジスタは、Ｓｉトランジスタとすることができる。
【0464】
トランジスタ３００は、素子分離層３１２と、導電層３１６と、絶縁層３１５と、絶縁層３１７と、基板３１０の一部からなる半導体領域３１３と、ソース領域又はドレイン領域として機能する低抵抗領域３１４ａ及び低抵抗領域３１４ｂと、を有する。このため、トランジスタ３００は、Ｓｉトランジスタとなっている。なお、図２５では、トランジスタ３００のソース又はドレインの一方が、後述する導電層３２８を介して、後述する導電層３３０、導電層３５６、及び導電層５１４に電気的に接続されている構成を示しているが、本発明の一態様の表示装置の電気的な接続構成は、これに限定されない。本発明の一態様の表示装置は、例えば、トランジスタ３００のゲートが、導電層３２８を介して、導電層５１４に電気的に接続されている構成としてもよい。
【0465】
トランジスタ３００は、例えば、半導体領域３１３の上面及びチャネル幅方向の側面が、ゲート絶縁層として機能する絶縁層３１５を介して、導電層３１６に覆う構成にすることによって、Ｆｉｎ型にすることができる。トランジスタ３００をＦｉｎ型にすることにより、実効上のチャネル幅が増大することができ、トランジスタ３００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３００のオフ特性を向上させることができる。また、トランジスタ３００は、Ｆｉｎ型でなくプレーナ型としてもよい。
【0466】
なお、トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。又はトランジスタ３００を複数設け、ｐチャネル型、及びｎチャネル型の双方を用いてもよい。
【0467】
半導体領域３１３のチャネルが形成される領域と、その近傍の領域と、ソース領域又はドレイン領域となる低抵抗領域３１４ａ及び低抵抗領域３１４ｂと、には、シリコン系半導体を含むことが好ましく、具体的には、単結晶シリコンを含むことが好ましい。又は、上述した各領域は、例えば、ゲルマニウム、シリコンゲルマニウム、ヒ化ガリウム、ヒ化アルミニウムガリウム、又は窒化ガリウムを用いて形成されてもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。又は、トランジスタ３００は、例えば、ヒ化ガリウムとヒ化アルミニウムガリウムを用いたＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
【0468】
ゲート電極として機能する導電層３１６には、ヒ素、又はリンといったｎ型の導電性を付与する元素、若しくは、ホウ又はアルミニウムといったｐ型の導電性を付与する元素を含むシリコンなどの半導体材料を用いることができる。又は、導電層３１６には、例えば、金属材料、合金材料、又は金属酸化物材料といった導電性材料を用いることができる。
【0469】
なお、導電体の材料によって仕事関数が決まるため、当該導電体の材料を選択することで、トランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタン及び窒化タンタルの一方又は双方の材料を用いることが好ましい。さらに、導電性と埋め込み性を両立するために導電体に、タングステン及びアルミニウムの一方又は双方の金属材料を積層として用いることが好ましく、特に、タングステンを用いることが耐熱性の点で好ましい。
【0470】
素子分離層３１２は、基板３１０上に形成されている複数のトランジスタ同士を分離するために設けられている。素子分離層は、例えば、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法、又はメサ分離法を用いて形成することができる。
【0471】
図２５に示すトランジスタ３００上には、絶縁層３２０及び絶縁層３２２が、基板３１０側から順に積層して設けられている。
【0472】
絶縁層３２０及び絶縁層３２２として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、及び窒化アルミニウムから選ばれた一以上を用いればよい。
【0473】
絶縁層３２２は、絶縁層３２０及び絶縁層３２２に覆われているトランジスタ３００などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁層３２２の上面は、平坦性を高めるためにＣＭＰ法を用いた平坦化処理により平坦化されていてもよい。
【0474】
絶縁層３２０及び絶縁層３２２には、絶縁層３２２より上方に設けられているトランジスタＭＴＣＫなどと接続する導電層３２８が埋め込まれている。なお、導電層３２８は、プラグ又は配線としての機能を有する。このため、導電層３２８には、導電層ＭＰＧに適用することができる材料を用いることができる。
【0475】
表示装置５０Ｂでは、トランジスタ３００上に配線層７７が設けられている。配線層７７は、例えば、絶縁層３２４と、絶縁層３２６と、導電層３３０と、絶縁層３５０と、絶縁層３５２と、絶縁層３５４と、導電層３５６と、を有する。
【0476】
絶縁層３２２上及び導電層３２８上には、絶縁層３２４と、絶縁層３２６と、が順に積層して設けられている。また、導電層３２８に重なる領域において、絶縁層３２４と、絶縁層３２６と、には、開口が形成されている。また、当該開口には、導電層３３０が埋め込まれている。
【0477】
絶縁層３２６上、及び導電層３３０上には、絶縁層３５０と、絶縁層３５２と、絶縁層３５４と、が順に積層して設けられている。また、導電層３３０に重なる領域において、絶縁層３５０と、絶縁層３５２と、絶縁層３５４と、には、開口が形成されている。また、当該開口には、導電層３５６が埋め込まれている。
【0478】
導電層３３０及び導電層３５６は、トランジスタ３００と接続するプラグ又は配線としての機能を有する。なお、導電層３３０及び導電層３５６は、前述した導電層３２８又は導電層５９６と同様の材料を用いて設けることができる。
【0479】
なお、例えば、絶縁層３２４及び絶縁層３５０は、絶縁層５９２と同様に、水素、酸素、及び水から選ばれた一以上に対するバリア性を有する絶縁物を用いることが好ましい。また、絶縁層３２６、絶縁層３５２、及び絶縁層３５４には、絶縁層５９４と同様に、配線間に生じる寄生容量を低減するために、比誘電率が比較的低い絶縁物を用いることが好ましい。また、絶縁層３２６、絶縁層３５２、及び絶縁層３５４は、層間絶縁膜及び平坦化膜としての機能を有する。また、導電層３５６は、水素、酸素、及び水から選ばれた一以上に対するバリア性を有する導電体を含むことが好ましい。
【0480】
なお、水素に対するバリア性を有する導電体として、例えば、窒化タンタルを用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁層３５０と接する構造であることが好ましい。
【0481】
絶縁層３５４及び導電層３５６の上方には、絶縁層５１２が設けられている。また、絶縁層５１２上には、絶縁層ＩＳ１が設けられている。また、絶縁層ＩＳ１及び絶縁層５１２には、プラグ又は配線として機能する導電層５１４が埋め込まれている。これにより、トランジスタＭＴＣＫのソース又はドレインの一方とトランジスタ３００のソース又はドレインの一方とが電気的に接続される。なお、導電層５１４には、例えば、導電層ＭＰＧに適用することができる材料を用いることができる。
【0482】
絶縁層ＩＳ１上及び導電層５１４上には、トランジスタＭＴＣＫが設けられている。トランジスタＭＴＣＫの上方には、絶縁層ＩＳ３が形成されている。また、絶縁層ＩＳ３の下に絶縁層ＩＳ２が形成されている。また、絶縁層ＩＳ３上には、絶縁層５７４及び絶縁層５８１が、この順に積層して設けられている。また、絶縁層ＧＩ１、絶縁層ＩＳ２、絶縁層ＩＳ３、絶縁層５７４、及び絶縁層５８１には、プラグ又は配線として機能する導電層ＭＰＧが埋め込まれている。なお、トランジスタＭＴＣＫの周辺の絶縁層、導電層、及び半導体層については、実施の形態２を参照することができる。
【0483】
絶縁層５７４は、水及び水素（例えば、水素原子及び水素分子の一方又は双方）といった不純物の拡散を抑制する機能を有することが好ましい。つまり、絶縁層５７４は、当該不純物がトランジスタＭＴＣＫに混入することを抑制するバリア絶縁膜として機能することが好ましい。また、絶縁層５７４は、酸素（例えば、酸素原子及び酸素分子の一方又は双方）の拡散を抑制する機能を有することが好ましい。例えば、絶縁層５７４は、絶縁層ＩＳ２及び絶縁層ＩＳ３より酸素透過性が低いことが好ましい。
【0484】
そのため、絶縁層５７４は、水及び水素といった不純物の拡散を抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁層５７４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（例えば、Ｎ２Ｏ、ＮＯ、及びＮＯ２）、及び銅原子といった不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。又は、酸素（例えば、酸素原子及び酸素分子の一方又は双方）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。
【0485】
水及び水素といった不純物と、酸素と、の透過を抑制する機能を有する絶縁物として、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、及びタンタルから選ばれた一以上を含む絶縁物を、単層で、又は、積層で用いればよい。具体的には、水及び水素といった不純物と、酸素と、の透過を抑制する機能を有する絶縁物として、例えば、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、及び酸化タンタルといった金属酸化物が挙げられる。また、水及び水素といった不純物と、酸素と、の透過を抑制する機能を有する絶縁物として、例えば、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）が挙げられる。また、水及び水素といった不純物と、酸素と、の透過を抑制する機能を有する絶縁物として、例えば、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化酸化シリコン、及び窒化シリコンといった金属窒化物が挙げられる。
【0486】
特に、絶縁層５７４には、酸化アルミニウム又は窒化シリコンを用いることが好ましい。これにより、水及び水素といった不純物が、絶縁層５７４の上方からトランジスタＭＴＣＫに拡散することを抑制することができる。又は、絶縁層ＩＳ３等に含まれる酸素が、絶縁層５７４の上方に拡散することを抑制することができる。
【0487】
絶縁層５８１は、層間膜として機能する膜であって、絶縁層５７４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁層５８１の比誘電率は、４未満が好ましく、３未満がより好ましい。また、例えば、絶縁層５８１の比誘電率は、絶縁層５７４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。絶縁層５８１を誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【0488】
絶縁層５８１は、膜中の水及び水素といった不純物の濃度が低減されていることが好ましい。この場合、絶縁層５８１には、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、又は窒化シリコンを用いることができる。また、絶縁層５８１には、例えば、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素と窒素を添加した酸化シリコン、又は、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、及び、空孔を有する酸化シリコンといった材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。また、絶縁層５８１には、樹脂を用いることができる。また、絶縁層５８１に適用することができる材料は、上述した材料を適宜組み合わせたものとしてもよい。
【0489】
絶縁層５７４上及び絶縁層５８１上には、絶縁層５９２、及び絶縁層５９４がこの順に積層して設けられている。
【0490】
絶縁層５９２には、基板３１０、トランジスタＭＴＣＫから、絶縁層５９２より上方の領域（例えば、発光デバイス１３０Ｒ、発光デバイス１３０Ｇ、及び発光デバイス１３０Ｂなどが設けられている領域）に、水、及び水素といった不純物が拡散しないようなバリア性を有する絶縁膜（バリア性絶縁膜と呼称する。）を用いることが好ましい。したがって、絶縁層５９２は、水素原子、水素分子、及び水分子といった不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。また、状況によっては、絶縁層５９２は、窒素原子、窒素分子、酸化窒素分子（例えば、Ｎ２Ｏ、ＮＯ、及びＮＯ２）、及び銅原子といった不純物の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。又は、酸素（例えば、酸素原子及び酸素分子の一方又は双方）の拡散を抑制する機能を有することが好ましい。
【0491】
水素に対するバリア性を有する膜として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。
【0492】
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて分析することができる。例えば、絶縁層３２４の水素の脱離量は、ＴＤＳにおいて、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁層３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
【0493】
絶縁層５９４は、絶縁層５８１と同様に、誘電率が低い層間膜とすることが好ましい。このため、絶縁層５９４には、絶縁層５８１に適用することができる材料を用いることができる。
【0494】
なお、絶縁層５９４は、絶縁層５９２よりも誘電率が低いことが好ましい。例えば、絶縁層５９４の比誘電率は、４未満が好ましく、３未満がより好ましい。また、例えば、絶縁層５９４の比誘電率は、絶縁層５９２の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。絶縁層５９４を誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【0495】
絶縁層ＧＩ１、絶縁層ＩＳ２、絶縁層ＩＳ３、絶縁層５７４、及び絶縁層５８１には、プラグ又は配線として機能する導電層ＭＰＧが埋め込まれ、絶縁層５９２及び絶縁層５９４には、プラグ又は配線として機能する導電層５９６が埋め込まれている。特に、導電層ＭＰＧ及び導電層５９６は、絶縁層５９４より上方に設けられている発光デバイスなどと電気的に接続されている。また、プラグ又は配線としての機能を有する導電層は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグと、が一体物であってもよい。すなわち、導電層の一部が配線として機能する場合、及び、導電層の一部がプラグとして機能する場合もある。
【0496】
各プラグ及び配線（例えば、導電層ＭＰＧ及び導電層５９６）の材料として、金属材料、合金材料、金属窒化物材料、及び金属酸化物材料から選ばれた一以上の導電性材料を、単層又は積層して用いることができる。耐熱性と導電性を両立するタングステン又はモリブデンといった高融点材料を用いることが好ましく、タングステンを用いることが好ましい。又は、アルミニウム又は銅といった低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで、配線抵抗を低くすることができる。
【0497】
絶縁層５９４上及び導電層５９６上には、絶縁層５９８及び絶縁層５９９が順に形成されている。
【0498】
絶縁層５９８は、絶縁層５９２と同様に、水素、酸素、及び水から選ばれた一以上に対するバリア性を有する絶縁物を用いることが好ましい。また、絶縁層５９９には、絶縁層５９４と同様に、配線間に生じる寄生容量を低減するために、比誘電率が比較的低い絶縁物を用いることが好ましい。また、絶縁層５９９は、層間絶縁膜及び平坦化膜としての機能を有する。
【0499】
絶縁層５９９上には、発光デバイス１３０及び接続部１４０が形成されている。
【0500】
接続部１４０は、カソードコンタクト部と呼ばれる場合があり、発光デバイス１３０Ｒ、発光デバイス１３０Ｇ、及び発光デバイス１３０Ｂのそれぞれのカソード電極に電気的に接続されている。図２５では、接続部１４０は、後述する導電層１８２ａ乃至導電層１８２ｃから選ばれた一以上の導電層と、後述する導電層１２６ａ乃至導電層１２６ｃの少なくとも一の導電層と、後述する導電層１２９ａ乃至導電層１２９ｃから選ばれた一以上の導電層と、後述する共通層１１４と、後述する共通電極１１５と、を有する。
【0501】
なお、接続部１４０は、平面視において表示部の四辺を囲むように設けられてもよく、又は、表示部内（例えば、隣り合う発光デバイス１３０同士の間）に設けられてもよい（図示しない。）。
【0502】
発光デバイス１３０Ｒは、導電層１８２ａと、導電層１８２ａ上の導電層１２６ａと、導電層１２６ａ上の導電層１２９ａと、を有する。導電層１８２ａ、導電層１２６ａ、及び導電層１２９ａの全てを画素電極と呼ぶこともでき、一部を画素電極と呼ぶこともできる。また、発光デバイス１３０Ｇは、導電層１８２ｂと、導電層１８２ｂ上の導電層１２６ｂと、導電層１２６ｂ上の導電層１２９ｂと、を有する。発光デバイス１３０Ｒと同様に、導電層１８２ｂ、導電層１２６ｂ、及び導電層１２９ｂの全てを画素電極と呼ぶこともでき、一部を画素電極と呼ぶこともできる。また、発光デバイス１３０Ｂは、導電層１８２ｃと、導電層１８２ｃ上の導電層１２６ｃと、導電層１２６ｃ上の導電層１２９ｃと、を有する。発光デバイス１３０Ｒ及び発光デバイス１３０Ｇと同様に、導電層１８２ｃ、導電層１２６ｃ、及び導電層１２９ｃの全てを画素電極と呼ぶこともでき、一部を画素電極と呼ぶこともできる。
【0503】
導電層１８２ａ乃至導電層１８２ｃ、及び、導電層１２６ａ乃至導電層１２６ｃには、例えば、反射電極として機能する導電層を用いることができる。反射電極として機能する導電層には、可視光に対して反射率の高い導電層として、例えば、銀、アルミニウム、銀（Ａｇ）とパラジウム（Ｐｄ）と銅（Ｃｕ）の合金膜（Ａｇ－Ｐｄ－Ｃｕ（ＡＰＣ）膜）を適用することができる。また、導電層１８２ａ乃至導電層１８２ｃ、及び、導電層１２６ａ乃至導電層１２６ｃには、一対のチタンで挟まれたアルミニウムの積層膜（Ｔｉ、Ａｌ、Ｔｉの順の積層膜）、又は、一対のインジウムスズ酸化物で挟まれた銀の積層膜（ＩＴＯ、Ａｇ、ＩＴＯの順の積層膜）を用いることができる。
【0504】
例えば、導電層１８２ａ乃至導電層１８２ｃに、反射電極として機能する導電層を用いて、導電層１２６ａ乃至導電層１２６ｃに、透光性が高い材料を用いてもよい。透光性が高い材料として、例えば、銀とマグネシウムの合金、及びインジウムスズ酸化物（ＩＴＯと呼ばれる場合がある。）、が挙げられる。
【0505】
導電層１２９ａ乃至導電層１２９ｃには、例えば、透明電極として機能する導電層を用いることができる。透明電極として機能する導電層は、例えば、上述した透光性が高い導電層とすることができる。
【0506】
後に詳述する発光デバイス１３０に、マイクロキャビティ構造（微小共振器構造）を設けてもよい。マイクロキャビティ構造とは、発光層の下面と下部電極の上面との距離を、当該発光層が発光する光の色の波長に応じた厚さにする構造を指す。この場合、上部電極（共通電極）である導電層１２９ａ乃至導電層１２９ｃに、透光性及び光反射性を有する導電材料を用い、下部電極（画素電極）である導電層１８２ａ乃至導電層１８２ｃ、及び、導電層１２６ａ乃至導電層１２６ｃに、光反射性を有する導電材料を用いること好ましい。
【0507】
マイクロキャビティ構造とは、下部電極と発光層の光学的距離を（２ｎ－１）λ／４（ただし、ｎは１以上の整数、λは増幅したい発光の波長）に調節した構造を指す。これにより、下部電極によって反射されて戻ってきた光（反射光）は、発光層から上部電極に直接入射する光（入射光）と大きな干渉を起こす。そのため、波長λのそれぞれの反射光と入射光との位相を合わせ発光層からの発光をより増幅させることができる。一方で、反射光と入射光とが波長λ以外である場合、位相が合わなくなるため、共振せずに減衰する。
【0508】
導電層１８２ａは、絶縁層５９９に設けられた開口を介して、絶縁層５９４に埋め込まれている導電層５９６と接続されている。また、導電層１８２ａの端部よりも外側に導電層１２６ａの端部が位置している。導電層１２６ａの端部と導電層１２９ａの端部は、揃っている、又は、概略揃っている。
【0509】
発光デバイス１３０Ｇにおける導電層１８２ｂ、導電層１２６ｂ、及び導電層１２９ｂ、並びに、発光デバイス１３０Ｂにおける導電層１８２ｃ、導電層１２６ｃ、及び導電層１２９ｃについては、それぞれ、発光デバイス１３０Ｒにおける導電層１８２ａ、導電層１２６ａ、及び導電層１２９ａと同様であるため、詳細な説明は省略する。
【0510】
導電層１８２ａ、導電層１８２ｂ、及び導電層１８２ｃには、絶縁層５９９に設けられた開口を覆うように凹部が形成される。また、当該凹部には、層１２８が埋め込まれている。
【0511】
層１２８は、導電層１８２ａ乃至導電層１８２ｃの凹部を平坦化する機能を有する。導電層１８２ａ上乃至導電層１８２ｃ上、及び層１２８上には、導電層１８２ａ乃至導電層１８２ｃと電気的に接続される導電層１２６ａ乃至導電層１２６ｃが設けられている。したがって、導電層１８２ａ乃至導電層１８２ｃの凹部と重なる領域も発光領域として使用でき、画素の開口率を高めることができる。
【0512】
層１２８は、絶縁層であってもよく、導電層であってもよい。層１２８には、各種無機絶縁材料、有機絶縁材料、及び導電材料を適宜用いることができる。特に、層１２８は、絶縁材料を用いて形成されることが好ましい。
【0513】
層１２８には、有機材料を有する絶縁層を好適に用いることができる。例えば、層１２８には、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂、又は、これら樹脂の前駆体を適用することができる。また、層１２８として、感光性の樹脂を用いることができる。感光性の樹脂として、ポジ型の材料、又は、ネガ型の材料が挙げられる。
【0514】
感光性の樹脂を用いることにより、露光及び現像の工程のみで層１２８を作製することができ、ドライエッチングあるいはウェットエッチングによる導電層１８２ａ、導電層１８２ｂ、及び導電層１８２ｃの表面への影響を低減することができる。また、ネガ型の感光性樹脂を用いて層１２８を形成することにより、絶縁層５９９の開口の形成に用いるフォトマスク（露光マスク）と同一のフォトマスクを用いて、層１２８を形成できる場合がある。
【0515】
発光デバイス１３０Ｒは、第１の層１１３ａと、第１の層１１３ａ上の共通層１１４と、共通層１１４上の共通電極１１５と、を有する。また、発光デバイス１３０Ｇは、第２の層１１３ｂと、第２の層１１３ｂ上の共通層１１４と、共通層１１４上の共通電極１１５と、を有する。また、発光デバイス１３０Ｂは、第３の層１１３ｃと、第３の層１１３ｃ上の共通層１１４と、共通層１１４上の共通電極１１５と、を有する。
【0516】
なお、第１の層１１３ａは、導電層１２６ａの上面及び側面と、導電層１２９ａの上面及び側面と、を覆うように形成されている。同様に、第２の層１１３ｂは、導電層１２６ｂの上面及び側面と、導電層１２９ｂの上面及び側面と、を覆うように形成されている。また、同様に、第３の層１１３ｃは、導電層１２６ｃの上面及び側面と、導電層１２９ｃの上面及び側面と、を覆うように形成されている。したがって、導電層１２６ａ、導電層１２６ｂ、及び導電層１２６ｃが設けられている領域全体を、発光デバイス１３０Ｒ、発光デバイス１３０Ｇ、及び発光デバイス１３０Ｂの発光領域として用いることができるため、画素の開口率を高めることができる。
【0517】
発光デバイス１３０Ｒにおいて、第１の層１１３ａと共通層１１４を、まとめてＥＬ層と呼ぶことができる。また、同様に、発光デバイス１３０Ｇにおいて、第２の層１１３ｂと共通層１１４を、まとめてＥＬ層と呼ぶこともできる。また、同様に、発光デバイス１３０Ｂにおいて、第３の層１１３ｃと共通層１１４を、まとめてＥＬ層と呼ぶことができる。
【0518】
本実施の形態の発光デバイスの構成に、特に限定はなく、シングル構造であってもタンデム構造であってもよい。
【0519】
第１の層１１３ａ、第２の層１１３ｂ、及び第３の層１１３ｃは、フォトリソグラフィ法により島状に加工されている。そのため、第１の層１１３ａ、第２の層１１３ｂ、及び第３の層１１３ｃは、それぞれその端部において、上面と側面とのなす角が９０度に近い形状となる。一方、例えば、ＦＭＭを用いて形成された有機膜は、その厚さが端部に近いほど徐々に薄くなる傾向があり、例えば、１μｍ以上１０μｍ以下の範囲にわたって、上面がスロープ状に形成されるため、上面と側面の区別が困難な形状となる。
【0520】
第１の層１１３ａ、第２の層１１３ｂ、及び第３の層１１３ｃは、上面と側面の区別が明瞭となる。これにより、隣接する第１の層１１３ａと第２の層１１３ｂにおいて、第１の層１１３ａの側面の一と、第２の層１１３ｂの側面の一は、互いに対向して配置される。これは、第１の層１１３ａ、第２の層１１３ｂ、及び第３の層１１３ｃのうち、いずれの組み合わせにおいても同様である。
【0521】
第１の層１１３ａ、第２の層１１３ｂ、及び第３の層１１３ｃは、少なくとも発光層を有する。例えば、第１の層１１３ａが、赤色の光を発する発光層を有し、第２の層１１３ｂが緑色の光を発する発光層を有し、第３の層１１３ｃが、青色の光を発する発光層を有する構成であると好ましい。また、それぞれの発光層は、上記以外の色として、シアン、マゼンタ、黄、又は白を適用することができる。
【0522】
第１の層１１３ａ、第２の層１１３ｂ、及び第３の層１１３ｃは、発光層と、発光層上のキャリア輸送層（電子輸送層又は正孔輸送層）と、を有することが好ましい。第１の層１１３ａ、第２の層１１３ｂ、及び第３の層１１３ｃの表面は、表示装置の作製工程中に露出する場合があるため、キャリア輸送層を発光層上に設けることで、発光層が最表面に露出することを抑制し、発光層が受けるダメージを低減することができる。これにより、発光デバイスの信頼性を高めることができる。
【0523】
共通層１１４は、例えば、電子注入層又は正孔注入層を有する。又は、共通層１１４は、電子輸送層と電子注入層とを積層して有していてもよく、正孔輸送層と正孔注入層とを積層して有していてもよい。共通層１１４は、発光デバイス１３０Ｒ、発光デバイス１３０Ｇ、及び発光デバイス１３０Ｂで共有されている。
【0524】
共通電極１１５は、発光デバイス１３０Ｒ、発光デバイス１３０Ｇ、及び発光デバイス１３０Ｂで共有されている。また、図２５に示すように、複数の発光デバイスが共通して有する共通電極１１５は、接続部１４０に含まれている導電層に電気的に接続される。
【0525】
絶縁層１２５は、水及び酸素の一方又は双方に対するバリア絶縁層としての機能を有することが好ましい。また、絶縁層１２５は、水及び酸素の一方又は双方の拡散を抑制する機能を有することが好ましい。また、絶縁層１２５は、水及び酸素の一方又は双方を捕獲、又は固着する（ゲッタリングともいう。）機能を有することが好ましい。絶縁層１２５が、バリア絶縁層としての機能、又は、ゲッタリング機能を有することで、外部から各発光デバイスに拡散し得る不純物（代表的には、水及び酸素の一方又は双方）の侵入を抑制することが可能な構成となる。当該構成とすることで、信頼性の高い発光デバイス、さらには、信頼性の高い表示パネルを提供することができる。
【0526】
絶縁層１２５は、不純物濃度が低いことが好ましい。これにより、絶縁層１２５からＥＬ層に不純物が混入し、ＥＬ層が劣化することを抑制することができる。また、絶縁層１２５において、不純物濃度を低くすることで、水及び酸素の一方又は双方に対するバリア性を高めることができる。例えば、絶縁層１２５は、水素濃度及び炭素濃度の一方、好ましくは双方が十分に低いことが望ましい。
【0527】
絶縁層１２７として、有機材料を有する絶縁層を好適に用いることができる。有機材料として、感光性の有機樹脂を用いることが好ましく、例えば、アクリル樹脂を含む感光性の樹脂組成物を用いればよい。また、絶縁層１２７の材料の粘度は、１ｃＰ以上１５００ｃＰ以下とすればよく、１ｃＰ以上１２ｃＰ以下とすることが好ましい。絶縁層１２７の材料の粘度を上記の範囲にすることで、後述するテーパ形状を有する絶縁層１２７を、比較的容易に形成することができる。なお、本明細書などにおいて、アクリル樹脂とは、ポリメタクリル酸エステル又はメタクリル樹脂だけを指すものではなく、広義のアクリル系ポリマー全体を指す場合がある。
【0528】
なお、絶縁層１２７は、後述するように側面にテーパ形状を有していればよく、絶縁層１２７に用いることができる有機材料は、上記に限られるものではない。例えば、絶縁層１２７には、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、イミド樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シリコーン樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂、又は、これら樹脂の前駆体を適用することができる場合がある。また、絶縁層１２７として、ポリビニルアルコール（ＰＶＡ）、ポリビニルブチラール（ＰＶＢ）、ポリビニルピロリドン、ポリエチレングリコール、ポリグリセリン、プルラン、水溶性のセルロース、又はアルコール可溶性のポリアミド樹脂といった有機材料を適用することができる場合がある。また、絶縁層１２７には、例えば、感光性の樹脂として、フォトレジストを用いることができる場合がある。なお、感光性の樹脂として、ポジ型の材料、又は、ネガ型の材料が挙げられる。
【0529】
絶縁層１２７には可視光を吸収する材料を用いてもよい。絶縁層１２７が発光デバイスからの発光を吸収することで、発光デバイスから、絶縁層１２７を介して、隣接する発光デバイスに光が漏れること（迷光）を抑制することができる。これにより、表示パネルの表示品位を高めることができる。また、表示パネルに偏光板を用いなくても、表示品位を高めることができるため、表示パネルの軽量化及び薄型化を図ることができる。
【0530】
可視光を吸収する材料として、黒色などの顔料を含む材料、染料を含む材料、光吸収性を有する樹脂材料（例えば、ポリイミド）、及び、カラーフィルタに用いることのできる樹脂材料（カラーフィルタ材料）が挙げられる。特に、２色又は３色以上のカラーフィルタ材料を積層又は混合した樹脂材料を用いると、可視光の遮蔽効果を高めることができるため好ましい。特に、３色以上のカラーフィルタ材料を混合させることで、黒色又は黒色近傍の樹脂層とすることが可能となる。
【0531】
絶縁層１２７は、例えば、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、又はナイフコートといった湿式の成膜方法を用いて形成することができる。特に、スピンコートにより、絶縁層１２７となる有機絶縁膜を形成することが好ましい。
【0532】
絶縁層１２７は、ＥＬ層の耐熱温度よりも低い温度で形成する。絶縁層１２７を形成する際の基板温度は、代表的には、２００℃以下、好ましくは１８０℃以下、より好ましくは１６０℃以下、より好ましくは１５０℃以下、より好ましくは１４０℃以下である。
【0533】
以下では、発光デバイス１３０Ｒと発光デバイス１３０Ｇの間の絶縁層１２７の構造を例に挙げて、絶縁層１２７などの構造について説明を行う。なお、発光デバイス１３０Ｇと発光デバイス１３０Ｂの間の絶縁層１２７、及び、発光デバイス１３０Ｂと発光デバイス１３０Ｒの間の絶縁層１２７などについても同様のことがいえる。また、以下では、第２の層１１３ｂ上の絶縁層１２７の端部を例に挙げて説明する場合があるが、第１の層１１３ａ上の絶縁層１２７の端部、及び、第３の層１１３ｃ上の絶縁層１２７の端部についても同様のことがいえる。
【0534】
絶縁層１２７は、表示装置の断面視において、側面にテーパ角θ１のテーパ形状を有することが好ましい。テーパ角θ１は、絶縁層１２７の側面と基板面のなす角である。ただし、基板面に限らず、絶縁層１２５の平坦部の上面、又は、第２の層１１３ｂの平坦部の上面と、絶縁層１２７の側面と、がなす角としてもよい。また、絶縁層１２７の側面をテーパ形状にすることにより、絶縁層１２５の側面、及び、マスク層１１８ａの側面もテーパ形状となる場合がある。
【0535】
絶縁層１２７のテーパ角θ１は、９０度未満であり、６０度以下が好ましく、４５度以下がより好ましい。絶縁層１２７の側面端部をこのような順テーパ形状にすることで、絶縁層１２７の側面端部上に設けられる、共通層１１４及び共通電極１１５に、段切れ、又は、局所的な薄膜化などを生じさせることなく、被覆性良く成膜することができる。これにより、共通層１１４及び共通電極１１５の面内均一性を向上させることができるため、表示装置の表示品位を向上させることができる。
【0536】
表示装置の断面視において、絶縁層１２７の上面は、凸曲面形状を有することが好ましい。絶縁層１２７の上面の凸曲面形状は、中心に向かってなだらかに膨らんだ形状であることが好ましい。また、絶縁層１２７上面の中心部の突曲面部が、側面端部のテーパ部に連続的に接続される形状であることが好ましい。絶縁層１２７をこのような形状にすることで、絶縁層１２７上全体で、共通層１１４及び共通電極１１５を被覆性良く成膜することができる。
【0537】
絶縁層１２７は、２つのＥＬ層の間の領域（例えば、第１の層１１３ａと、第２の層１１３ｂと、の間の領域）に形成される。このとき、絶縁層１２７の一部が、一方のＥＬ層（例えば、第１の層１１３ａ）の側面端部と、もう一方のＥＬ層（例えば、第２の層１１３ｂ）の側面端部に挟まれる位置に配置されることになる。
【0538】
絶縁層１２７の一方の端部が、画素電極として機能する導電層１２６ａと重なり、絶縁層１２７の他方の端部が、画素電極として機能する導電層１２６ｂと重なることが好ましい。このような構造にすることで、絶縁層１２７の端部を、第１の層１１３ａ（第２の層１１３ｂ）の概略平坦な領域の上に形成することができる。よって、絶縁層１２７のテーパ形状を、上記の通り加工することが比較的容易になる。
【0539】
以上のように、絶縁層１２７などを設けることにより、第１の層１１３ａの概略平坦な領域から第２の層１１３ｂの概略平坦な領域まで、共通層１１４及び共通電極１１５に段切れ箇所、及び、局所的に膜厚が薄い箇所が形成されるのを防ぐことができる。よって、各発光デバイス間において、共通層１１４及び共通電極１１５に、段切れ箇所に起因する接続不良、及び、局所的に膜厚が薄い箇所に起因する電気抵抗の上昇が発生するのを抑制することができる。
【0540】
本実施の形態の表示装置は、発光デバイス間の距離を狭くすることができる。具体的には、発光デバイス間の距離、ＥＬ層間の距離、又は画素電極間の距離を、１０μｍ未満、８μｍ以下、５μｍ以下、３μｍ以下、２μｍ以下、１μｍ以下、５００ｎｍ以下、２００ｎｍ以下、１００ｎｍ以下、９０ｎｍ以下、７０ｎｍ以下、５０ｎｍ以下、３０ｎｍ以下、２０ｎｍ以下、１５ｎｍ以下、又は１０ｎｍ以下とすることができる。別言すると、本実施の形態の表示装置は、隣接する２つの島状のＥＬ層の間隔が１μｍ以下の領域を有し、好ましくは、０．５μｍ（５００ｎｍ）以下の領域を有し、さらに好ましくは、１００ｎｍ以下の領域を有する。このように、各発光デバイス間の距離を狭めることで、高い精細度と、大きな開口率と、を有する表示装置を提供することができる。
【0541】
発光デバイス１３０上には、保護層１３１が設けられている。保護層１３１は、発光デバイス１３０を保護するパッシベーション膜として機能する膜である。発光デバイスを覆う保護層１３１を設けることで、発光デバイスに水及び酸素といった不純物が入り込むことを抑制し、発光デバイス１３０の信頼性を高めることができる。保護層１３１には、例えば、酸化アルミニウム、窒化シリコン、又は窒化酸化シリコンを用いることができる。
【0542】
保護層１３１と、基板１１９と、は接着層１０７を介して接着されている。発光デバイスの封止には、固体封止構造又は中空封止構造などを適用することができる。図２５では、基板３１０と基板１１９との間の空間が、接着層１０７で充填されており、固体封止構造が適用されている。又は、当該空間を不活性ガス（窒素又はアルゴンなど）で充填し、中空封止構造を適用してもよい。このとき、接着層１０７は、発光デバイスと重ならないように設けられていてもよい。また、当該空間を、枠状に設けられた接着層１０７とは異なる樹脂で充填してもよい。
【0543】
接着層１０７には、紫外線硬化型の光硬化型接着剤、反応硬化型接着剤、又は、熱硬化型接着剤、嫌気型接着剤といった各種硬化型接着剤を用いることができる。これら接着剤として、例えば、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラール）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂が挙げられる。特に、エポキシ樹脂の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シートを用いてもよい。
【0544】
表示装置５０Ｂは、トップエミッション型である。発光デバイスが発する光は、基板１１９側に射出される。そのため、基板１１９には、可視光に対する透過性が高い材料を用いることが好ましい。例えば、基板１１９には、基板３１０に適用することができる基板のうち、可視光に対する透過性が高い基板を選択すればよい。画素電極は可視光を反射する材料を含み、対向電極（共通電極１１５）は可視光を透過する材料を含む。
【0545】
なお、本発明の一態様の表示装置は、トップエミッション型ではなく、発光デバイスが発する光が基板３１０側に射出されるボトムエミッション型としてもよい。なお、この場合、基板３１０には、可視光に対する透過性が高い基板を選択すればよい。
【0546】
上記で説明した各々の構成例の一を表示装置に適用することによって、高い解像度、かつ、高い精細度を有する表示装置を実現することができる場合がある。具体的には、例えば、ＨＤ（画素数１２８０×７２０）、ＦＨＤ（画素数１９２０×１０８０）、ＷＱＨＤ（画素数２５６０×１４４０）、ＷＱＸＧＡ（画素数２５６０×１６００）、４Ｋ（画素数３８４０×２１６０）、８Ｋ（画素数７６８０×４３２０）の解像度の表示装置を実現することができる場合がある。また、具体的には、例えば、１００ｐｐｉ以上、３００ｐｐｉ以上、５００ｐｐｉ以上、１０００ｐｐｉ以上、２０００ｐｐｉ以上、３０００ｐｐｉ以上、５０００ｐｐｉ以上、又は６０００ｐｐｉ以上の精細度の表示装置を実現することができる場合がある。
【0547】
なお、本実施の形態は、本明細書で示す、同一の、又は他の実施の形態と適宜組み合わせることができる。例えば、本実施の形態に示す構成、構造、方法などは、その本実施の形態で示す構成、構造、方法などと適宜組み合わせて用いることができる。また、例えば、本実施の形態に示す構成、構造、方法などは、他の実施の形態などに示す構成、構造、方法などと適宜組み合わせて用いることができる。
【0548】
本実施の形態、及び、対応する図面等は、少なくともその一部を本明細書中に記載する他の実施の形態、又は、実施例と適宜組み合わせて実施することができる。また、本実施の形態に示す複数の構成、及び、対応する図面等は、互いに適宜組み合わせることが可能である。
【0549】
（実施の形態５）
本実施の形態では、本発明の一態様に係る電子装置及び表示装置などについて説明する。本発明の一態様は、例えば、ＶＲ又はＡＲ用途の装着型の電子装置に好適に用いることができる。
本実施の形態では、本発明の一態様に係る電子装置及び表示装置などについて説明する。本発明の一態様は、例えば、ＶＲ又はＡＲ用途の装着型の電子装置に好適に用いることができる。
【0550】
＜電子装置の構成例＞
図２６（Ａ）に、装着型の電子装置の一例としてメガネ型の電子装置１５０の斜視図を示す。図２６（Ａ）に示す電子装置１５０では、一対の表示装置９０（表示装置９０＿Ｌ及び表示装置９０＿Ｒ）、動き検出部１０１、視線検出部８４、演算部１０３、及び通信部８５を筐体１０５内に備える様子を示している。
図２６（Ａ）に、装着型の電子装置の一例としてメガネ型の電子装置１５０の斜視図を示す。図２６（Ａ）に示す電子装置１５０では、一対の表示装置９０（表示装置９０＿Ｌ及び表示装置９０＿Ｒ）、動き検出部１０１、視線検出部８４、演算部１０３、及び通信部８５を筐体１０５内に備える様子を示している。
【0551】
図２６（Ｂ）は、図２６（Ａ）の電子装置１５０のブロック図である。電子装置１５０は、図２６（Ａ）と同様に、表示装置９０＿Ｌ、表示装置９０＿Ｒ、動き検出部１０１、視線検出部８４、演算部１０３、及び通信部８５を有し、バス配線ＢＷを介して、相互に各種信号を送受信する。表示装置９０＿Ｌ、表示装置９０＿Ｒは、それぞれ、複数の画素２３０、駆動回路６５、及び機能回路４０を有する。１つの画素２３０は、１つの発光デバイス６１と１つの画素回路５１を含む。よって、表示装置９０＿Ｌ、表示装置９０＿Ｒは、それぞれ、複数の発光デバイス６１及び複数の画素回路５１を含む。
【0552】
動き検出部１０１は、筐体１０５の動き、すなわち、電子装置１５０を装着したユーザの頭部の動きを検出する機能を有する。動き検出部１０１には、例えば、ＭＥＭＳ技術を用いたモーションセンサを用いることができる。モーションセンサとして、３軸モーションセンサ、あるいは６軸モーションセンサなど用いることができる。動き検出部１０１で検出される筐体１０５の動きに関する情報は、第１情報、あるいは動き情報などという場合がある。
【0553】
視線検出部８４は、ユーザの視線に関する情報を取得する機能を有する。具体的には、ユーザの視線を検出する機能を有する。ユーザの視線は、例えば、瞳孔角膜反射（Ｐｕｐｉｌ Ｃｅｎｔｅｒ Ｃｏｒｎｅａｌ Ｒｅｆｌｅｃｔｉｏｎ）法、又は明／暗瞳孔（Ｂｒｉｇｈｔ／Ｄａｒｋ Ｐｕｐｉｌ Ｅｆｆｅｃｔ）法などの視線計測（アイトラッキング）法で取得すればよい。又は、レーザ又は超音波などを用いた視線計測方法で取得してもよい。
【0554】
演算部１０３は、視線検出部８４における視線の検出結果を用いて、ユーザの注視点を算出する機能を有する。すなわち、ユーザが表示装置９０＿Ｌ及び表示装置９０＿Ｒに表示される画像のどのオブジェクトを注視しているかを知ることがきる。また、ユーザが画面以外の部位を注視しているか否かを知ることができる。なお、視線検出部８４が得たユーザの視線に関する情報（視線の検出結果）を、第２情報、あるいは視線情報などという場合がある。
【0555】
演算部１０３は、筐体１０５の動きに応じた描画処理（画像データの演算処理）を行う機能を有する。演算部１０３において筐体１０５の動きに応じた描画処理は、第１情報、及び、通信部８５を介して外部より入力される画像データを用いて行われる。当該画像データとして、例えば、３６０度全方位の画像データを用いることができる。３６０度全方位の画像データは、例えば、全天球カメラ（全方位カメラ、３６０度カメラ）で撮影した画像データであってもよく、あるいはコンピュータグラフィックスなどによって生成される画像データであってもよい。演算部１０３は、第１情報に応じて３６０度全方位の画像データを、表示装置９０＿Ｌ及び表示装置９０＿Ｒに表示可能な画像データに変換する機能を有する。
【0556】
演算部１０３は、第２情報を用いて、表示装置９０＿Ｌ及び表示装置９０＿Ｒそれぞれの表示部に設定する複数の領域の大きさ及び形状を決定する機能を有する。具体的には、演算部１０３は、第２情報に応じて表示部上の注視点を算出し、当該注視点を基準にして、表示部に後述する第１領域Ｓ１乃至第３領域Ｓ３等を設定する。
【0557】
演算部１０３として、中央演算処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）の他、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などの他のマイクロプロセッサを単独で、又は、組み合わせて用いることができる。また、これらマイクロプロセッサをＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）又はＦＰＡＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ａｎａｌｏｇ Ａｒｒａｙ）といったＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）によって実現した構成としてもよい。
【0558】
演算部１０３は、プロセッサにより種々のプログラムからの命令を解釈し実行することで、各種のデータ処理及びプログラム制御を行う。プロセッサにより実行し得るプログラムは、プロセッサが有するメモリ領域に格納されていてもよいし、別途設けられる記憶部に格納されていてもよい。記憶部として、例えば、フラッシュメモリ、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ ｃｈａｎｇｅ ＲＡＭ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ ＲＡＭ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）などの不揮発性の記憶素子が適用された記憶装置、又はＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）及びＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）などの揮発性の記憶素子が適用された記憶装置等を用いてもよい。
【0559】
通信部８５は、画像データ等の各種データを取得するために無線又は有線によって外部機器と通信を行う機能を有する。通信部８５は、例えば、高周波回路（ＲＦ回路）を設け、ＲＦ信号の送受信を行えばよい。高周波回路は、各国法制により定められた周波数帯域の電磁信号と電気信号とを相互に変換し、当該電磁信号を用いて無線で他の通信機器との間で通信を行うための回路である。無線通信を行う場合、通信プロトコル又は通信技術として、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）、ＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ：登録商標）、ＥＤＧＥ（Ｅｎｈａｎｃｅｄ Ｄａｔａ Ｒａｔｅｓ ｆｏｒ ＧＳＭ Ｅｖｏｌｕｔｉｏｎ）、ＣＤＭＡ２０００（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ ２０００）、ＷＣＤＭＡ（Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ：登録商標）などの通信規格、又はＷｉ－Ｆｉ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＺｉｇＢｅｅ（登録商標）等のＩＥＥＥにより通信規格化された仕様を用いることができる。また、国際電気通信連合（ＩＴＵ）が定める第３世代移動通信システム（３Ｇ）、第４世代移動通信システム（４Ｇ）、又は第５世代移動通信システム（５Ｇ）などを用いることもできる。
【0560】
通信部８５において、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）接続用端子、デジタル放送の受信用端子、ＡＣアダプタを接続する端子等の外部ポートを有していてもよい。
【0561】
表示装置９０＿Ｌ、表示装置９０＿Ｒは、それぞれ、複数の発光デバイス６１、複数の画素回路５１、駆動回路６５、及び機能回路４０を有する。画素回路５１は、発光デバイス６１の発光を制御する機能を有する。駆動回路６５は、画素回路５１を制御する機能を有する。
【0562】
演算部１０３で決定された表示装置の表示部における複数の領域の情報は、領域ごとに解像度を異ならせる駆動などに用いられる。機能回路４０は、注視点に近い領域で、解像度の高い表示を行うよう駆動回路６５の制御を行い、注視点より遠い領域で解像度の低い表示を行うように駆動回路６５の制御を行う機能を有する。
【0563】
例えば、画像データの書き換えを１画素おき、又は、複数画素おきに行うことで、解像度の低い表示を実現することができる。画像データの書き換えを行う画素を減らすことで、表示装置の消費電力を低減することができる。
【0564】
電子装置１５０にセンサ９７を設けてもよい。センサ９７は、ユーザの視覚、聴覚、触覚、味覚、及び嗅覚、のいずれか一又は複数の情報を取得する機能を有すればよい。より具体的には、センサ９７は、力、変位、位置、速度、加速度、角速度、回転数、距離、光、磁気、温度、音声、時間、電場、電流、電圧、電力、放射線、湿度、傾度、振動、におい、及び赤外線、のいずれか一又は複数の情報を検知する機能、又は測定する機能を有すればよい。電子装置１５０は、一又は複数のセンサ９７を備えてもよい。
【0565】
センサ９７を用いて、周囲の温度、湿度、照度、臭気などを計測してもよい。また、センサ９７を用いて、例えば、指紋、掌紋、虹彩、網膜、脈形状（静脈形状、動脈形状を含む。）、又は、顔などを用いた個人認証のための情報を取得してもよい。また、センサ９７を用いて、ユーザの瞬き回数、瞼の挙動、瞳孔の大きさ、体温、脈拍、又は血液中の酸素飽和度などを計測し、ユーザの疲労度及び健康状態などを検出してもよい。電子装置１５０は、ユーザの疲労度及び健康状態などを検知して、表示装置９０に警告などを表示してもよい。
【0566】
ユーザの視線及び瞼の動きを検出して、電子装置１５０の動作を制御してもよい。ユーザは、電子装置１５０に触れて操作する必要がないため、両手に何も持たない状態（両手がフリーの状態）で、入力操作などを実現することができる。
【0567】
図２７（Ａ）は、電子装置１５０を示す斜視図である。図２７（Ａ）において電子装置１５０の筐体１０５は、一対の表示装置９０＿Ｌ、表示装置９０＿Ｒ及び演算部１０３の他、一例として、装着部８６、緩衝部材８７、一対のレンズ８８等を有する。一対の表示装置９０＿Ｌ、表示装置９０＿Ｒは、筐体１０５の内部の、レンズ８８を通して視認することができる位置にそれぞれ設けられている。
【0568】
図２７（Ａ）に示す筐体１０５には、入力端子９８と、出力端子８９と、が設けられている。入力端子９８には、映像出力機器等からの画像信号（画像データ）、又は、筐体１０５内に設けられるバッテリ（図示しない。）を充電するための電力等を供給するケーブルを接続することができる。出力端子８９は、例えば、音声出力端子として機能し、イヤフォン、ヘッドフォン等を接続することができる。
【0569】
筐体１０５は、レンズ８８及び表示装置９０＿Ｌ、表示装置９０＿Ｒが、ユーザの目の位置に応じて最適な位置となるように、これらの左右の位置を調整可能な機構を有していることが好ましい。また、レンズ８８と表示装置９０＿Ｌ、表示装置９０＿Ｒとの距離を変えることで、ピントを調整する機構を有していることが好ましい。
【0570】
緩衝部材８７は、ユーザの顔（額、頬など）に接触する部分である。緩衝部材８７がユーザの顔と密着することにより、外光の侵入（光漏れ）を防ぐことができ、より没入感を高めることができる。緩衝部材８７は、ユーザが電子装置１５０を装着した際にユーザの顔に密着するよう、緩衝部材８７には柔らかい素材を用いることが好ましい。このような素材を用いると、肌触りが良いことに加え、寒い季節などに装着した際に、ユーザに冷たさを感じさせないため好ましい。緩衝部材８７又は装着部８６などの、ユーザの肌に触れる部材は、取り外し可能な構成とすると、クリーニング又は交換が容易となるため好ましい。
【0571】
本発明の一態様の電子装置は、さらに、イヤフォン９９Ａを有していてもよい。イヤフォン９９Ａは、通信部（図示しない。）を有し、無線通信機能を有する。イヤフォン９９Ａは、無線通信機能により、音声データを出力することができる。なおイヤフォン９９Ａは、骨伝導イヤフォンとして機能する振動機構を有していてもよい。
【0572】
イヤフォン９９Ａは、図２７（Ｂ）に示すイヤフォン９９Ｂのように、装着部８６に直接接続又は有線接続されている構成とすることができる。また、イヤフォン９９Ｂ及び装着部８６は、マグネットを有していてもよい。これにより、イヤフォン９９Ｂを装着部８６に磁力によって固定することができ、収納が容易となり好ましい。
【0573】
【0574】
【0575】
表示装置９０Ａは、基板９１、基板９２を有する。表示装置９０Ａは、基板９１と基板９２との間に設けられる表示部９３を有する。表示部９３は、複数の画素２３０を有する。画素２３０は、画素回路５１及び発光デバイス６１を有する。表示部９３は、表示装置９０Ａにおける画像を表示する領域である。
【0576】
画素２３０を１９２０×１０８０画素のマトリクス状に配置すると、いわゆるフルハイビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、又は「２Ｋ」などとも言われる。）の解像度で表示可能な表示部９３を実現することができる。また、例えば、画素２３０を３８４０×２１６０画素のマトリクス状に配置すると、いわゆるウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、又は「４Ｋ」などとも言われる。）の解像度で表示可能な表示部９３を実現することができる。また、例えば、画素２３０を７６８０×４３２０画素のマトリクス状に配置すると、いわゆるスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、又は「８Ｋ」などとも言われる。）の解像度で表示可能な表示部９３を実現することができる。画素２３０を増やすことで、１６Ｋさらには３２Ｋの解像度で表示可能な表示部９３を実現することも可能である。
【0577】
表示部９３の画素密度（精細度）は、１０００ｐｐｉ以上１００００ｐｐｉ以下が好ましい。例えば、２０００ｐｐｉ以上６０００ｐｐｉ以下であってもよいし、３０００ｐｐｉ以上５０００ｐｐｉ以下であってもよい。
【0578】
なお、表示部９３の画面比率（アスペクト比）については、特に限定はない。表示部９３は、例えば、１：１（正方形）、４：３、１６：９、１６：１０など様々な画面比率に対応することができる。
【0579】
なお、本明細書等において、素子という用語を「デバイス」と言い換えることができる場合がある。例えば、表示素子、発光デバイス、及び液晶素子は、それぞれ、例えば、表示デバイス、発光デバイス、及び液晶デバイスと言い換えることができる。
【0580】
表示装置９０Ａは、端子部９４を介して、外部より各種信号及び電源電位が入力され、表示部９３に設けられた表示素子を用いて、画像表示を行うことができる。表示素子として、様々な素子を用いることができる。代表的には、有機ＥＬ素子及びＬＥＤ素子などの光を射出する機能を有する発光デバイス、液晶素子、又はＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）素子などを適用することができる。
【0581】
基板９１と基板９２との間には、複数の層が設けられ、各層には回路動作を行うためのトランジスタ、又は光を射出する表示素子が設けられる。複数の層においては、表示素子の動作を制御する機能を有する画素回路、画素回路を制御する機能を有する駆動回路、駆動回路を制御する機能を有する機能回路等が設けられる。
【0582】
図２８（Ｂ）に、基板９１と基板９２との間に設けられる各層の構成を模式的に示した斜視図を示している。
【0583】
基板９１上には、層６２が設けられる。層６２は、駆動回路６５、機能回路４０、及び入出力回路８０を有する。層６２は、チャネル形成領域６４にシリコンを有するトランジスタ６３（Ｓｉトランジスタともいう。）を有する。基板９１には、例えば、シリコン基板を用いることができる。シリコン基板は、ガラス基板と比較して熱伝導性が高いため好ましい。駆動回路６５、機能回路４０、及び入出力回路８０を同じ層に設けることで、駆動回路６５、機能回路４０、及び入出力回路８０を電気的に接続する配線を短くすることができる。よって、機能回路４０が駆動回路６５を制御するための制御信号の充放電時間が短くなり、消費電力を低減することができる。また、入出力回路８０が、機能回路４０及び駆動回路６５に信号を供給する時のための充放電時間が短くなり、消費電力を低減することができる。
【0584】
トランジスタ６３は、例えば、チャネル形成領域に単結晶シリコンを有するトランジスタ（「ｃ－Ｓｉトランジスタ」ともいう。）とすることができる。特に、層６２に設けられるトランジスタとして、チャネル形成領域に単結晶シリコンを有するトランジスタを用いると、当該トランジスタのオン電流を大きくすることができる。よって、層６２が有する回路を高速に駆動させることができるため、好ましい。またＳｉトランジスタは、チャネル長が３ｎｍ以上１０ｎｍ以下といった微細加工で形成することができるため、ＣＰＵ、ＧＰＵなどのアクセラレータ、アプリケーションプロセッサなどが表示部と一体に設けられた表示装置９０Ａとすることができる。
【0585】
層６２に、チャネル形成領域に多結晶シリコンを有するトランジスタ（「Ｐｏｌｙ－Ｓｉトランジスタ）ともいう。）を設けてもよい。多結晶シリコンとして、ＬＴＰＳを用いてもよい。なお、チャネル形成領域にＬＴＰＳを有するトランジスタを「ＬＴＰＳトランジスタ」ともいう。また、必要に応じて層６２にＯＳトランジスタを設けてもよい。
【0586】
駆動回路６５として、シフトレジスタ、レベルシフタ、インバータ、ラッチ、アナログスイッチ、及び論理回路等の様々な回路を用いることができる。駆動回路６５は、例えば、ゲートドライバ回路、ソースドライバ回路等を有する。この他に、演算回路、メモリ回路、及び電源回路等を有していてもよい。ゲートドライバ回路、ソースドライバ回路、及びその他の回路を、表示部９３に重ねて配置することが可能となるため、これら回路と、表示部９３とを並べて配置する場合と比較して、表示装置９０Ａの表示部９３の外周に存在する非表示領域（額縁ともいう。）の幅を極めて狭くすることができ、表示装置９０Ａの小型化を実現することができる。
【0587】
機能回路４０は、例えば、表示装置９０Ａにおける各回路の制御、及び、各回路を制御するための信号を生成するためのアプリケーションプロセッサの機能を有する。また、機能回路４０は、ＣＰＵ、ＧＰＵなどのアクセラレータなどの画像データを補正するための回路を有していてもよい。また、機能回路４０は、画像データ等を表示装置９０Ａの外部から受信するためのインターフェースとしての機能を有するＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）回路、ＭＩＰＩ（Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ）回路、及びＤ／Ａ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ）変換回路等を有していてもよい。また、機能回路４０は、画像データを圧縮・伸長するための回路、及び電源回路等を有していてもよい。
【0588】
層６２上には、層８３が設けられる。層８３は、複数の画素回路５１を含む画素回路群５５を有する。層８３にＯＳトランジスタを設けてもよい。画素回路５１は、ＯＳトランジスタを含んで構成してもよい。なお層８３は、層６２上に積層して設けることができる。
【0589】
層８３に、Ｓｉトランジスタを設けてもよい。例えば、画素回路５１をチャネル形成領域に単結晶シリコン又は多結晶シリコンを有するトランジスタを含んで構成してもよい。多結晶シリコンとして、ＬＴＰＳを用いてもよい。例えば、別の基板に層８３を形成し、層６２と貼り合わせることも可能である。
【0590】
例えば、画素回路５１を異なる半導体材料を用いた複数種類のトランジスタで構成してもよい。画素回路５１が、異なる半導体材料を用いた複数種類のトランジスタで構成される場合、トランジスタの種類ごとに異なる層にトランジスタを設けてもよい。例えば、画素回路５１が、Ｓｉトランジスタと、ＯＳトランジスタで構成される場合、ＳｉトランジスタとＯＳトランジスタを重ねて設けてもよい。トランジスタを重ねて設けることで、画素回路５１の占有面積が低減される。よって、表示装置９０Ａの精細度を高めることができる。なお、ＬＴＰＳトランジスタと、ＯＳトランジスタと、を組み合わせる構成を、ＬＴＰＯと呼称する場合がある。
【0591】
ＯＳトランジスタであるトランジスタ５２として、チャネル形成領域５４にインジウム、元素Ｍ（元素Ｍは、アルミニウム、ガリウム、イットリウム、又はスズ）、亜鉛の少なくとも一を含む酸化物を有するトランジスタを用いることが好ましい。このようなＯＳトランジスタは、オフ電流が非常に低いという特性を有する。よって、特に、画素回路に設けられるトランジスタとしてＯＳトランジスタを用いると、画素回路に書き込まれたアナログデータを長期間保持することができるため好ましい。
【0592】
層８３上には、層８１が設けられる。層８１上には、基板９２が設けられる。基板９２は、透光性を有する基板あるいは透光性を有する材料でなる層であることが好ましい。層８１には、複数の発光デバイス６１が設けられる。なお層８１は、層８３上に積層して設ける構成とすることができる。発光デバイス６１として、例えば、有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう。）などを用いることができる。ただし、発光デバイス６１は、これに限定されず、例えば、無機材料からなる無機ＥＬ素子を用いても良い。なお、「有機ＥＬ素子」と「無機ＥＬ素子」をまとめて「ＥＬ素子」と呼ぶ場合がある。発光デバイス６１は、量子ドットなどの無機化合物を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。
【0593】
図２８（Ｂ）に示すように、本発明の一態様の表示装置９０Ａは、発光デバイス６１と、画素回路５１と、駆動回路６５及び機能回路４０と、を積層した構成とすることができるため、画素の開口率（有効表示面積比）を極めて高くすることができる。例えば、画素の開口率は、４０％以上１００％未満、好ましくは５０％以上９５％以下、より好ましくは６０％以上９５％以下とすることができる。また、画素回路５１を極めて高密度に配置することが可能で、画素の精細度を極めて高くすることができる。例えば、表示装置９０Ａの表示部９３（画素回路５１及び発光デバイス６１が積層されて設けられる領域）では、２０００ｐｐｉ以上、好ましくは３０００ｐｐｉ以上、より好ましくは５０００ｐｐｉ以上、さらに好ましくは６０００ｐｐｉ以上であって、２００００ｐｐｉ以下、又は３００００ｐｐｉ以下の精細度で、画素を配置することが可能となる。
【0594】
このような表示装置９０Ａは、極めて高精細であることから、ヘッドマウントディスプレイなどのＶＲ向け機器、又はメガネ型のＡＲ向け機器に好適に用いることができる。例えば、レンズ等の光学部材を通して表示装置９０Ａの表示部を視認する構成の場合であっても、表示装置９０Ａは極めて高精細な表示部を有するためにレンズで表示部を拡大しても画素が視認されず、没入感の高い表示を行うことができる。
【0595】
なお、表示装置９０Ａを装着型のＶＲ又はＡＲ用の表示装置として用いる場合、表示部９３の対角サイズは、０．１インチ以上５．０インチ以下、好ましくは０．５インチ以上２．０インチ以下、さらに好ましくは、１インチ以上１．７インチ以下とすることができる。例えば、表示部９３の対角サイズを１．５インチ、又は１．５インチ近傍にしてもよい。表示部９３の対角サイズを２．０インチ以下とすることで、露光装置（代表的には、スキャナー装置）の１回の露光処理で処理することが可能となるため、製造プロセスの生産性を向上させることができる。
【0596】
本発明の一態様に係る表示装置９０Ａは、装着型の電子装置以外にも適用することができる。この場合、表示部９３の対角サイズは２．０インチを越えてもかまわない。表示部９３の対角サイズに応じて、画素回路５１に用いるトランジスタの構成を適宜選択してもよい。例えば、画素回路５１に単結晶Ｓｉトランジスタを用いる場合、表示部９３の対角のサイズは０．１インチ以上３インチ以下が好ましい。また、画素回路５１にＬＴＰＳトランジスタを用いる場合、表示部９３の対角のサイズは０．１インチ以上３０インチ以下が好ましく、１インチ以上３０インチ以下がより好ましい。また、画素回路５１にＬＴＰＯ（ＬＴＰＳトランジスタと、ＯＳトランジスタとを、組み合わせる構成）を用いる場合、表示部９３の対角のサイズは０．１インチ以上５０インチ以下が好ましく１インチ以上５０インチ以下がより好ましい。また、画素回路５１にＯＳトランジスタを用いる場合、表示部９３の対角のサイズは０．１インチ以上２００インチ以下が好ましく、５０インチ以上１００インチ以下がより好ましい。
【0597】
画素回路５１などに単結晶Ｓｉトランジスタを用いた表示装置は、単結晶Ｓｉ基板の大きさより、大型化が非常に困難である。また、画素回路５１などにＬＴＰＳトランジスタを用いた表示装置は、製造工程にてレーザ結晶化装置を用いるため、大型化（代表的には、対角のサイズにて３０インチを超える画面サイズ）への対応が難しい。一方でＯＳトランジスタは、製造工程にてレーザ結晶化装置などを用いる制約がない、又は比較的低温のプロセス温度（代表的には４５０℃以下）で製造することが可能なため、比較的大面積（代表的には、対角のサイズにて５０インチ以上１００インチ以下）の表示装置まで対応することが可能である。また、ＬＴＰＯについては、ＬＴＰＳトランジスタを用いる場合と、ＯＳトランジスタを用いる場合との間の領域の表示部の対角サイズ（代表的には、１インチ以上５０インチ以下）に適用することが可能となる。
【0598】
駆動回路６５及び機能回路４０の具体的な構成例について、図２９を参照して説明する。図２９は、表示装置９０Ａの構成を示すブロック図であり、画素回路５１、駆動回路６５、及び機能回路４０を接続する複数の配線、及び、表示装置９０Ａ内のバス配線等を示している。
【0599】
図２９に示す表示装置９０Ａにおいて、層８３には、複数の画素回路５１がマトリクス状に配置されている。
【0600】
図２９に示す表示装置９０Ａにおいて、層６２には、駆動回路６５、機能回路４０、及び入出力回路８０が配置されている。駆動回路６５は、一例として、ソースドライバ回路６６、デジタルアナログ変換回路（ＤＡＣ：Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）６７、ゲートドライバ回路３３、レベルシフタ３４、増幅回路３５、検査回路３６、映像生成回路３７、及び映像分配回路３８を有する。機能回路４０は、一例として、記憶装置４１、ＧＰＵ４２、ＥＬ補正回路４３、タイミングコントローラ４４、ＣＰＵ４５、センサコントローラ４６、電源回路４７、温度センサ４８、及び輝度補正回路４９を有する。機能回路４０は、アプリケーションプロセッサの機能を有する。なお、人工知能の演算を行うＧＰＵを、ＡＩアクセラレータという場合がある。
【0601】
入出力回路８０は、ＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）などの伝送方式に対応し、入出力回路８０は、端子部９４を介して入力される制御信号及び画像データなどを、駆動回路６５及び機能回路４０に振り分ける機能を有する。また、入出力回路８０は、表示装置９０Ａの情報を、端子部９４を介して外部に出力する機能を有する。
【0602】
図２９の表示装置９０Ａでは、駆動回路６５に含まれる回路、機能回路４０に含まれる回路、及び入出力回路８０のそれぞれが、バス配線ＢＳＬと電気的に接続する構成を例示している。
【0603】
ソースドライバ回路６６は、一例として、画素２３０が有する画素回路５１に対して、画像データを送信する機能を有する。そのため、ソースドライバ回路６６は、配線ＳＬを介して、画素回路５１に電気的に接続されている。なおソースドライバ回路６６は、複数設けてもよい。
【0604】
デジタルアナログ変換回路６７は、一例として、後述するＧＰＵ、補正回路などによってデジタル処理された画像データをアナログデータに変換する機能を有する。アナログデータに変換された画像データは、オペアンプなどの増幅回路３５により増幅され、ソースドライバ回路６６を介して、画素回路５１に送信される。なお、ソースドライバ回路６６、デジタルアナログ変換回路６７、画素回路５１の順に、画像データが送信される構成としてもよい。また、デジタルアナログ変換回路６７及び増幅回路３５は、ソースドライバ回路６６に含まれていてもよい。
【0605】
ゲートドライバ回路３３は、一例として、画素回路５１において、画像データの送信先となる画素回路を選択する機能を有する。そのため、ゲートドライバ回路３３は、配線ＧＬを介して、画素回路５１に電気的に接続されている。なおゲートドライバ回路３３は、ソースドライバ回路６６と対応して、複数設けてもよい。
【0606】
レベルシフタ３４は、一例として、ソースドライバ回路６６、デジタルアナログ変換回路６７、ゲートドライバ回路３３などに対して入力される信号を、適切なレベルに変換する機能を有する。
【0607】
記憶装置４１は、一例として、画素回路５１に表示させる画像データを保存する機能を有する。なお、記憶装置４１は、画像データをデジタルデータ又はアナログデータとして保存する構成とすることができる。
【0608】
記憶装置４１に画像データを保存する場合、記憶装置４１は、不揮発性メモリとすることが好ましい。この場合、記憶装置４１には、例えば、ＮＡＮＤ型メモリなどを適用することができる。
【0609】
記憶装置４１にＧＰＵ４２、ＥＬ補正回路４３、ＣＰＵ４５などで生じる一時データを保存する場合、記憶装置４１は揮発性メモリとすることが好ましい。この場合、記憶装置４１には、例えば、ＳＲＡＭ、ＤＲＡＭなどを適用することができる。
【0610】
ＧＰＵ４２は、一例として、記憶装置４１から読み出された画像データを、画素回路５１に出力するための処理を行う機能を有する。特に、ＧＰＵ４２は、並列にパイプライン処理を行う構成となっているため、画素回路５１に出力する画像データを高速に処理することができる。また、ＧＰＵ４２は、エンコードされた画像を復元するためのデコーダとしての機能も有することができる。
【0611】
機能回路４０には、表示装置９０Ａの表示品位を高めることができる回路が複数含まれていてもよい。当該回路として、例えば、表示される画像の色ムラを検出して、当該色ムラを補正して最適な画像にする補正回路（調色、調光）を設けてもよい。例えば、表示素子に有機ＥＬが用いられた発光デバイスが適用されている場合、機能回路４０に、当該発光デバイスの特性に応じて画像データを補正するＥＬ補正回路を設けてもよい。機能回路４０には、一例として、ＥＬ補正回路４３を含めている。
【0612】
上記で説明した画像補正には、人工知能を用いてもよい。例えば、画素回路に流れる電流（又は画素回路に印加される電圧）をモニタリングして取得し、表示された画像をイメージセンサなどで取得し、電流（又は電圧）と画像を人工知能の演算（例えば、人工ニューラルネットワークなど）の入力データとして扱い、その出力結果で当該画像の補正の有無を判断させてもよい。
【0613】
人工知能の演算は、画像補正だけでなく、画像データの解像度を高めるアップコンバート処理にも適用することができる。一例として、図２９のＧＰＵ４２は、各種補正の演算（色ムラ補正４２ａ、アップコンバート４２ｂなど）を行うためのブロックを図示している。
【0614】
画像データのアップコンバート処理を行うためのアルゴリズムとして、Ｎｅａｒｅｓｔ ｎｅｉｇｈｂｏｒ法、Ｂｉｌｉｎｅａｒ法、Ｂｉｃｕｂｉｃ法、ＲＡＩＳＲ（Ｒａｐｉｄ ａｎｄ Ａｃｃｕｒａｔｅ Ｉｍａｇｅ Ｓｕｐｅｒ－Ｒｅｓｏｌｕｔｉｏｎ）法、ＡＮＲ（Ａｎｃｈｏｒｅｄ Ｎｅｉｇｈｂｏｒｈｏｏｄ Ｒｅｇｒｅｓｓｉｏｎ）法、Ａ＋法、ＳＲＣＮＮ（Ｓｕｐｅｒ－Ｒｅｓｏｌｕｔｉｏｎ Ｃｏｎｖｏｌｕｔｉｏｎａｌ Ｎｅｕｒａｌ Ｎｅｔｗｏｒｋ）法などから選択して行うことができる。
【0615】
アップコンバート処理は、注視点に応じて決定される領域ごとに、アップコンバート処理に用いるアルゴリズムを変える構成としてもよい。例えば、注視点及び注視点近傍の領域のアップコンバート処理を、処理速度が遅いが高精度なアルゴリズムで行い、当該領域以外の領域のアップコンバート処理を、処理速度は速いが低精度なアルゴリズムで行えばよい。当該構成とすることで、アップコンバート処理に必要な時間を短縮することができる。また、アップコンバート処理に必要な消費電力を低減することができる。
【0616】
アップコンバート処理に限らず、画像データの解像度を下げるダウンコンバート処理を行ってもよい。画像データの解像度が表示部９３の解像度よりも大きい場合、画像データの一部が表示部９３に表示されない場合がある。このような場合、ダウンコンバート処理を行うことで、当該画像データ全体を表示部９３に表示することができる。
【0617】
タイミングコントローラ４４は、一例として、画像を表示させる駆動周波数（フレーム周波数、フレームレート、又はリフレッシュレートなど）を制御する機能を有する。例えば、表示装置９０Ａで静止画を表示させる場合、タイミングコントローラ４４によって駆動周波数を下げることで、表示装置９０Ａの消費電力を低減することができる。
【0618】
ＣＰＵ４５は、一例として、オペレーティングシステムの実行、データの制御、各種演算、及び、プログラムの実行など、汎用の処理を行う機能を有する。ＣＰＵ４５は、例えば、記憶装置４１における画像データの書き込み動作又は読み出し動作、画像データの補正動作、後述するセンサへの動作、などの命令を行う役割を有する。また、例えば、ＣＰＵ４５は、機能回路４０に含まれる回路の少なくとも一に制御信号を送信する機能を有してもよい。
【0619】
センサコントローラ４６は、一例として、センサを制御する機能を有する。また、図２９では、当該センサに電気的に接続するための配線として、配線ＳＮＣＬを図示している。
【0620】
当該センサは、例えば、表示部に備えることができるタッチセンサとすることができる。又は、当該センサは、例えば、照度センサとすることができる。
【0621】
電源回路４７は、一例として、画素回路５１、駆動回路６５、及び機能回路４０に含まれている回路などに対して供給する電圧を生成する機能を有する。なお、電源回路４７は、電圧を供給する回路を選択する機能を有してもよい。例えば、電源回路４７は、静止画を表示させている期間では、ＣＰＵ４５、ＧＰＵ４２などに対しての電圧供給を停止することによって、表示装置９０Ａ全体の消費電力を低減することができる。
【0622】
以上説明したように本発明の一態様に係る表示装置は、表示素子と、画素回路と、駆動回路及び機能回路４０と、を積層した構成とすることができる。周辺回路である駆動回路及び機能回路を画素回路と重ねて配置することができ、額縁の幅を極めて狭くすることができるため、小型化が図られた表示装置とすることができる。また、本発明の一態様の表示装置は、各回路を積層した構成とすることにより、各回路間を接続する配線を短くすることができるため、軽量化が図られた表示装置とすることができる。また、本発明の一態様に係る表示装置は、画素の精細度が高められた表示部とすることができるため、表示品位に優れた表示装置とすることができる。
【0623】
＜表示モジュールの構成例＞
続いて、表示装置９０Ａを含む表示モジュールの構成例について説明する。
続いて、表示装置９０Ａを含む表示モジュールの構成例について説明する。
【0624】
図３０（Ａ）乃至図３０（Ｃ）は、表示モジュール５００の斜視図である。表示モジュール５００は、表示装置９０Ａの端子部９４にＦＰＣ５０４を備えた構造を有する。ＦＰＣ５０４は絶縁物でできたフィルムに配線を備えた構造を有する。また、ＦＰＣ５０４は、可撓性を有する。ＦＰＣ５０４は、外部から表示装置９０Ａにビデオ信号、制御信号、及び電源電位などを供給するための配線として機能する。また、ＦＰＣ５０４上に、ＩＣが実装されていてもよい。
【0625】
図３０（Ｂ）に示す表示モジュール５００は、プリント配線板５０１上に表示装置９０Ａを備える構成を有する。プリント配線板５０１は、絶縁物でできた基板の内部又は表面、若しくは、内部と表面に配線を備えた構造を有する。
【0626】
図３０（Ｂ）に示す表示モジュール５００では、表示装置９０Ａの端子部９４と、プリント配線板５０１の端子部５０２が、ワイヤ５０３を介して、電気的に接続している。ワイヤ５０３は、ワイヤボンディングで形成することができる。また、ワイヤボンディングとして、ボールボンディング又はウェッジボンディングを用いることができる。
【0627】
ワイヤ５０３の形成後、樹脂材料などでワイヤ５０３を覆ってもよい。なお、表示装置９０Ａとプリント配線板５０１の電気的な接続は、ワイヤボンディング以外の方法で行ってもよい。例えば、表示装置９０Ａとプリント配線板５０１の電気的な接続を、異方性導電接着剤又はバンプなどで実現してもよい。
【0628】
図３０（Ｂ）に示す表示モジュール５００は、プリント配線板５０１の端子部５０２がＦＰＣ５０４と電気的に接続している。例えば、表示装置９０Ａの端子部９４が備える電極のピッチと、ＦＰＣ５０４が備える電極のピッチが異なる場合は、プリント配線板５０１を介して、端子部９４とＦＰＣ５０４を電気的に接続してもよい。具体的には、プリント配線板５０１に形成された配線を用いて、端子部９４が備える複数の電極の間隔（ピッチ）を、端子部５０２が備える複数の電極の間隔に変換することができる。すなわち、端子部９４が備える電極のピッチとＦＰＣ５０４が備える電極のピッチが異なる場合においても、両者の電極の電気的な接続を実現することができる。
【0629】
プリント配線板５０１には、抵抗素子、容量素子、半導体素子などの様々な素子を設けることができる。
【0630】
図３０（Ｃ）に示す表示モジュール５００のように、端子部５０２をプリント配線板５０１の下面（表示装置９０Ａが設けられていない側の面）に設けられた接続部５０５と電気的に接続してもよい。例えば、接続部５０５をソケット形式の接続部にすることで、表示モジュール５００と他の機器との脱着を容易に行える。
【0631】
＜画素回路の構成例＞
図３１（Ａ）及び図３１（Ｂ）では、画素回路５１の構成例、及び、画素回路５１に接続される発光デバイス６１について示す。図３１（Ａ）は、各素子の接続を示す図、図３１（Ｂ）は、駆動回路を備える層６２、画素回路が有する複数のトランジスタを備える層８３、発光デバイスを備える層８１の上下関係を模式的に示す図である。
図３１（Ａ）及び図３１（Ｂ）では、画素回路５１の構成例、及び、画素回路５１に接続される発光デバイス６１について示す。図３１（Ａ）は、各素子の接続を示す図、図３１（Ｂ）は、駆動回路を備える層６２、画素回路が有する複数のトランジスタを備える層８３、発光デバイスを備える層８１の上下関係を模式的に示す図である。
【0632】
図３１（Ａ）及び図３１（Ｂ）に一例として示す画素回路５１は、トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃ、及び容量素子５３を備える。トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃは、ＯＳトランジスタで構成することができる。トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃの各ＯＳトランジスタは、バックゲート電極を備えていることが好ましく、この場合、バックゲート電極にゲート電極と同じ信号を与える構成、バックゲート電極にゲート電極と異なる信号を与える構成とすることができる。
【0633】
トランジスタ５２Ｂは、トランジスタ５２Ａと電気的に接続されるゲート電極と、発光デバイス６１と電気的に接続される第１の電極と、配線ＡＮＯと電気的に接続される第２の電極と、を備える。配線ＡＮＯは、発光デバイス６１に電流を供給するための電位を与えるための配線である。
【0634】
トランジスタ５２Ａは、トランジスタ５２Ｂのゲート電極と電気的に接続される第１の端子と、ソース線として機能する配線ＳＬと電気的に接続される第２の端子と、ゲート線として機能する配線ＧＬ１の電位に基づいて、導通状態又は非導通状態を制御する機能を有するゲート電極と、を備える。
【0635】
トランジスタ５２Ｃは、配線Ｖ０と電気的に接続される第１の端子と、発光デバイス６１と電気的に接続される第２の端子と、ゲート線として機能する配線ＧＬ２の電位に基づいて、導通状態又は非導通状態を制御する機能を有するゲート電極と、を備える。配線Ｖ０は、基準電位を与えるための配線、及び、画素回路５１を流れる電流を駆動回路６５又は機能回路４０に出力するための配線である。
【0636】
容量素子５３は、トランジスタ５２Ｂのゲート電極と電気的に接続される導電膜と、トランジスタ５２Ｂの第２の電極と電気的に接続される導電膜と、を備える。
【0637】
発光デバイス６１は、トランジスタ５２Ｂの第１の電極に電気的に接続される第１の電極と、配線ＶＣＯＭに電気的に接続される第２の電極と、を備える。配線ＶＣＯＭは、発光デバイス６１に電流を供給するための電位を与えるための配線である。
【0638】
これにより、トランジスタ５２Ｂのゲート電極に与えられる画像信号に応じて、発光デバイス６１が射出する光の強度を制御することができる。またトランジスタ５２Ｃを介して与えられる配線Ｖ０の基準電位によって、トランジスタ５２Ｂのゲート－ソース間電圧のばらつきを抑制することができる。
【0639】
配線Ｖ０から、画素パラメータの設定に用いることのできる電流値を出力することができる。より具体的には、配線Ｖ０は、トランジスタ５２Ｂに流れる電流、又は、発光デバイス６１に流れる電流を、外部に出力するためのモニター線として機能させることができる。配線Ｖ０に出力された電流は、ソースフォロア回路などにより電圧に変換され、外部に出力される。又は、Ａ－Ｄコンバータなどによりデジタル信号に変換され、機能回路４０等に出力することができる。
【0640】
本発明の一態様で説明する発光デバイスは、有機ＥＬ素子（ＯＬＥＤともいう。）などの自発光型の表示素子をいう。なお画素回路に電気的に接続される発光デバイスは、ＬＥＤ、マイクロＬＥＤ、ＱＬＥＤ、半導体レーザ等の、自発光型の発光デバイスとすることが可能である。
【0641】
図３１（Ｂ）に一例として示す構成では、画素回路５１と、駆動回路６５と、を電気的に接続する配線を短くすることができるため、当該配線の配線抵抗を小さくすることができる。よって、データの書き込みを高速に行うことができるため、表示装置９０Ａを高速に駆動させることができる。これにより、表示装置９０Ａが有する画素回路５１を多くしても、十分なフレーム期間を確保することができるため、表示装置９０Ａの画素密度を高めることができる。また、表示装置９０Ａの画素密度を高めることにより、表示装置９０Ａにより表示される画像の精細度を高めることができる。例えば、表示装置９０Ａの画素密度を、１０００ｐｐｉ以上とすることができ、又は５０００ｐｐｉ以上とすることができ、又は７０００ｐｐｉ以上とすることができる。よって、表示装置９０Ａは、例えば、ＡＲ又はＶＲ用の表示装置とすることができ、ＨＭＤ等、表示部とユーザの距離が近い電子装置に好適に適用することができる。
【0642】
なお、図３１（Ａ）及び図３１（Ｂ）では、計３つのトランジスタを有する画素回路５１を一例として示したが、本発明の一態様はこれに限らない。以下では、画素回路５１に適用可能な画素回路の構成例及び駆動方法例について説明する。
【0643】
図３２（Ａ）に示す画素回路５１Ａは、トランジスタ５２Ａ、トランジスタ５２Ｂ、及び容量素子５３を図示している。また、図３２（Ａ）では、画素回路５１Ａに接続される発光デバイス６１を図示している。また、画素回路５１Ａには、配線ＳＬ、配線ＧＬ、配線ＡＮＯ、及び配線ＶＣＯＭが電気的に接続されている。画素回路５１Ａは、図３１（Ａ）に示す画素回路５１からトランジスタ５２Ｃを除き、かつ、配線ＧＬ１及び配線ＧＬ２を配線ＧＬに置き換えた構成を有している。
【0644】
トランジスタ５２Ａは、ゲートが配線ＧＬと、ソース又はドレインの一方が配線ＳＬと、他方がトランジスタ５２Ｂのゲート、及び、容量Ｃ１の一方の電極と、それぞれ電気的に接続されている。トランジスタ５２Ｂは、ソース又はドレインの一方が配線ＡＮＯと、他方が発光デバイス６１のアノードと、それぞれ電気的に接続されている。容量Ｃ１は、他方の電極が発光デバイス６１のアノードと電気的に接続されている。発光デバイス６１は、カソードが配線ＶＣＯＭと電気的に接続されている。
【0645】
図３２（Ｂ）に示す画素回路５１Ｂは、画素回路５１Ａに、トランジスタ５２Ｃを追加した構成である。また画素回路５１Ｂには、配線Ｖ０が電気的に接続されている。
【0646】
図３２（Ｃ）に示す画素回路５１Ｃは、上記画素回路５１Ａのトランジスタ５２Ａ及びトランジスタ５２Ｂに、一対のゲートが電気的に接続されたトランジスタを適用した場合の例である。また、図３２（Ｄ）に示す画素回路５１Ｄは、画素回路５１Ｂに当該トランジスタを適用した場合の例である。これにより、トランジスタが流すことのできる電流を増大させることができる。なお、ここでは全てのトランジスタに、一対のゲートが電気的に接続されたトランジスタを適用したが、これに限られない。また、一対のゲートを有し、かつ、これらが異なる配線と電気的に接続されるトランジスタを適用してもよい。例えば、ゲートの一方とソースとが電気的に接続されたトランジスタを用いることで、信頼性を高めることができる。
【0647】
図３３（Ａ）に示す画素回路５１Ｅは、上記５１Ｂに、トランジスタ５２Ｄを追加した構成である。また、画素回路５１Ｅには、ゲート線として機能する配線ＧＬ１、配線ＧＬ２、及び配線ＧＬ３が電気的に接続されている。なお、本実施の形態などにおいて、配線ＧＬ１、配線ＧＬ２、及び配線ＧＬ３を、まとめて配線ＧＬと呼ぶ場合がある。よって、配線ＧＬは１本に限らず、複数本の場合がある。
【0648】
トランジスタ５２Ｄは、ゲートが配線ＧＬ３と、ソース又はドレインの一方がトランジスタ５２Ｂのゲートと、他方が配線Ｖ０と、それぞれ電気的に接続されている。また、トランジスタ５２Ａのゲートが配線ＧＬ１と、トランジスタ５２Ｃのゲートが配線ＧＬ２と、それぞれ電気的に接続されている。
【0649】
トランジスタ５２Ｃとトランジスタ５２Ｄを同時に導通状態とさせることで、トランジスタ５２Ｂのソースとゲートが同電位となり、トランジスタ５２Ｂを非導通状態とすることができる。これにより、発光デバイス６１に流れる電流を強制的に遮断することができる。このような画素回路は、表示期間と消灯期間を交互に設ける表示方法を用いる場合に適している。
【0650】
図３３（Ｂ）に示す画素回路５１Ｆは、上記画素回路５１Ｅに容量素子５３Ａを追加した場合の例である。容量素子５３Ａは、保持容量として機能する。
【0651】
図３３（Ｃ）に示す画素回路５１Ｇ、及び、図３３（Ｄ）に示す画素回路５１Ｈは、それぞれ、上記画素回路５１Ｅ又は画素回路５１Ｆに、一対のゲートを有するトランジスタを適用した場合の例である。トランジスタ５２Ａ、トランジスタ５２Ｃ、トランジスタ５２Ｄには、一対のゲートが電気的に接続されたトランジスタが適用され、トランジスタ５２Ｂには、一方のゲートがソースと電気的に接続されたトランジスタが適用されている。
【0652】
＜変形例１＞
図３４（Ａ）及び図３４（Ｂ）に表示装置９０Ａの変形例である表示装置９０Ｂの斜視図を示す。図３４（Ｂ）は、表示装置９０Ｂが有する各層の構成を説明するための斜視図である。説明の繰り返しを減らすため、主に表示装置９０Ａと異なる点について説明する。
図３４（Ａ）及び図３４（Ｂ）に表示装置９０Ａの変形例である表示装置９０Ｂの斜視図を示す。図３４（Ｂ）は、表示装置９０Ｂが有する各層の構成を説明するための斜視図である。説明の繰り返しを減らすため、主に表示装置９０Ａと異なる点について説明する。
【0653】
表示装置９０Ｂは、複数の画素回路５１を含む画素回路群５５と駆動回路６５が重ねて設けられている。表示装置９０Ｂにおいて、画素回路群５５は複数の区画５９に分けられ、駆動回路６５は複数の区画３９に分けられる。複数の区画３９は、それぞれがソースドライバ回路６６とゲートドライバ回路３３を有する。
【0654】
図３５（Ａ）に、表示装置９０Ｂが有する画素回路群５５の構成例を示す。図３５（Ｂ）に、表示装置９０Ｂが有する駆動回路６５の構成例を示す。区画５９及び区画３９は、それぞれｍ行ｎ列（ｍ及びｎは、それぞれ１以上の整数。）のマトリクス状に配置されている。本明細書等において、１行１列目の区画５９を区画５９［１，１］と示し、ｍ行ｎ列目の区画５９を区画５９［ｍ，ｎ］と示す。同様に、１行１列目の区画３９を区画３９［１，１］と示し、ｍ行ｎ列目の区画３９を区画３９［ｍ，ｎ］と示す。図３５（Ａ）及び図３５（Ｂ）は、ｍが４で、ｎが８の場合を示している。すなわち、画素回路群５５と駆動回路６５が、それぞれ３２分割されている。
【0655】
複数の区画５９のそれぞれは、複数の画素回路５１、複数の配線ＳＬ、及び、複数の配線ＧＬを有する。複数の区画５９のそれぞれにおいて、複数の画素回路５１の一は、複数の配線ＳＬの少なくとも一、及び、複数の配線ＧＬの少なくとも一と、電気的に接続される。
【0656】
区画５９の一と区画３９の一は、重ねて設けられる（図３５（Ｃ）参照）。例えば、区画５９［ｉ，ｊ］（ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数。）と区画３９［ｉ，ｊ］は重ねて設けられる。区画３９［ｉ，ｊ］が有するソースドライバ回路６６［ｉ，ｊ］は、区画５９［ｉ，ｊ］が有する配線ＳＬと電気的に接続する。区画３９［ｉ，ｊ］が有するゲートドライバ回路３３［ｉ，ｊ］は、区画５９［ｉ，ｊ］が有する配線ＧＬと電気的に接続する。ソースドライバ回路６６［ｉ，ｊ］及びゲートドライバ回路３３［ｉ，ｊ］は、区画５９［ｉ，ｊ］が有する複数の画素回路５１を制御する機能を有する。
【0657】
区画５９［ｉ，ｊ］と区画３９［ｉ，ｊ］を重ねて設けることで、区画５９［ｉ，ｊ］が有する画素回路５１と、区画３９［ｉ，ｊ］が有するソースドライバ回路６６及びゲートドライバ回路３３との接続距離（配線長）を極めて短くすることができる。その結果、配線抵抗及び寄生容量が減るため、充放電にかかる時間が少なくなり、高速駆動を実現することができる。また、消費電力を低減することができる。また、小型化及び軽量化を実現することができる。
【0658】
表示装置９０Ｂは、区画３９ごとにソースドライバ回路６６及びゲートドライバ回路３３を有する構成である。よって、区画３９に対応する区画５９ごとに表示部９３を分割し、画像の書き換えを行うことができる。例えば、表示部９３のうち、画像に変化が生じた区画のみ画像データを書き換え、変化のない区画は画像データを保持することが可能となり、消費電力の低減を実現することができる。
【0659】
本実施の形態などでは、区画５９ごとに分割された表示部９３の１つを副表示部９５と呼ぶ。よって、副表示部９５は、区画３９ごとに分割された表示部９３の１つでもある。表示部９３は、複数の副表示部９５を有する。また、表示部９３は、複数の副表示部９５で構成されているともいえる。図３４（Ａ）乃至図３５（Ｄ）を用いて説明した表示装置９０Ｂでは、表示部９３が３２個の副表示部９５に分割される場合を示している（図３４（Ａ）参照）。副表示部９５は、図３１等に示した画素２３０を複数含む。具体的には、１つの副表示部９５は、複数の画素回路５１を含む区画５９の１つと、複数の発光デバイス６１と、を含む。また、１つの区画３９は、１つの副表示部９５に含まれる複数の画素２３０を制御する機能を有する。
【0660】
表示装置９０Ｂは、機能回路４０が有するタイミングコントローラ４４によって、画像表示時の駆動周波数を副表示部９５ごとに任意に設定することができる。機能回路４０は、複数の区画３９及び複数の区画５９それぞれの動作を制御する機能を有する。すなわち、機能回路４０は、マトリクス状に配置された複数の副表示部９５それぞれの駆動周波数及び動作タイミングを制御する機能を有する。また、機能回路４０は、副表示部間の同期調整を行う機能を有する。
【0661】
区画３９ごとにタイミングコントローラ４４１及び入出力回路４４２を設けてもよい（図３５（Ｄ）参照）。入出力回路４４２として、例えば、Ｉ２Ｃ（Ｉｎｔｅｒ－Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）インターフェースなどを用いることができる。図３５（Ｃ）及び図３５（Ｄ）では、区画３９［ｉ，ｊ］が有するタイミングコントローラ４４１を、タイミングコントローラ４４１［ｉ，ｊ］と示している。また、区画３９［ｉ，ｊ］が有すると入出力回路４４２をと入出力回路４４２［ｉ，ｊ］と示している。
【0662】
例えば、機能回路４０は、入出力回路４４２［ｉ，ｊ］に、ゲートドライバ回路３３［ｉ，ｊ］の走査方向及び駆動周波数の設定信号、並びに、解像度を低くする際の画像データ間引き画素数（画像データの書き換え時に、書き換えを行わない画素の数）などの動作パラメータを供給する。ソースドライバ回路６６［ｉ，ｊ］及びゲートドライバ回路３３［ｉ，ｊ］は、当該動作パラメータに従って動作する。
【0663】
副表示部９５が後述する受光素子を有する場合、入出力回路４４２は、受光素子で光電変換された情報を機能回路４０に出力する。
【0664】
本発明の一態様にかかる電子装置における表示装置９０Ｂは、画素回路５１と駆動回路６５を積層し、ユーザの視線の動きに応じて副表示部９５ごとの駆動周波数を異ならせることで、低消費電力化を図ることができる。
【0665】
図３６（Ａ）に、４行８列の副表示部９５を有する表示部９３を示す。また図３６（Ａ）では、注視点Ｇを中心にする第１領域Ｓ１乃至第３領域Ｓ３を示している。演算部１０３は、複数の副表示部９５のそれぞれを、第１領域Ｓ１又は第２領域Ｓ２と重なる第１区域２９Ａと、第３領域Ｓ３と重なる第２区域２９Ｂのいずれかに振り分ける。すなわち、演算部１０３は、複数の区画３９のそれぞれを、第１区域２９Ａ又は第２区域２９Ｂに振り分ける。この場合、第１領域Ｓ１及び第２領域Ｓ２と重なる第１区域２９Ａは、注視点Ｇと重なる領域を含む。また、第２区域２９Ｂは第１区域２９Ａの外側に位置する副表示部９５を含む。（図３６（Ｂ）参照）。
【0666】
複数の区画３９それぞれが有する駆動回路（ソースドライバ回路６６及びゲートドライバ回路３３）の動作は機能回路４０により制御される。例えば、第２区域２９Ｂは、前述した安定注視野、誘導視野、及び補助視野が含まれる第３領域Ｓ３と重なる区域であり、ユーザの識別力が低い区域である。よって、画像表示時において、単位時間当たりの画像データの書き換え回数（以下、「画像書き換え回数」ともいう。）を、第１区域２９Ａより第２区域２９Ｂを少なくしても、ユーザが感じる実質的な表示品位（以下、「実質的な表示品位」ともいう。）の低下は少ない。すなわち、第２区域２９Ｂに含まれる副表示部９５の駆動周波数（「第２駆動周波数」ともいう。）を第１区域２９Ａに含まれる副表示部９５の駆動周波数（「第１駆動周波数」ともいう。）よりも低くしても、実質的な表示品位の低下は少ない。
【0667】
駆動周波数を低くすると、表示装置の消費電力を低減することができる。その一方で、駆動周波数を低くすると、表示品位も低下する。特に、動画表示時の表示品位が低下する。本発明の一態様によれば、第２駆動周波数を第１駆動周波数よりも低くすることで、ユーザの視認性が低い区域の消費電力を低減しつつ、実質的な表示品位の低下を抑制することができる。本発明の一態様によれば、表示品位の維持と消費電力の低減を両立することができる。
【0668】
第１駆動周波数は、３０Ｈｚ以上５００Ｈｚ以下、好ましくは６０Ｈｚ以上５００Ｈｚ以下とすればよい。第２駆動周波数は第１駆動周波数以下が好ましく、第１駆動周波数の１／２以下がより好ましく、第１駆動周波数の１／５以下がより好ましい。
【0669】
第３領域Ｓ３に重なる副表示部９５のうち、第２区域２９Ｂの外側に第３区域２９Ｃに設定し（図３６（Ｃ）参照）、第３区域２９Ｃに含まれる副表示部９５の駆動周波数（「第３駆動周波数」ともいう。）を第２区域２９Ｂよりも低くしてもよい。第３駆動周波数は第２駆動周波数以下が好ましく、第２駆動周波数の１／２以下がより好ましく、第２駆動周波数の１／５以下がより好ましい。画像書き換え回数を著しく少なくすることで、消費電力をさらに低減することができる。また、必要に応じて、画像データの書き換えを停止してもよい。画像データの書き換えを停止することで、消費電力をさらに低減することができる。
【0670】
このような駆動方法を行う場合、画素回路５１を構成するトランジスタにオフ電流が極めて少ないトランジスタを用いると好適である。例えば、画素回路５１を構成するトランジスタにＯＳトランジスタと好適である。ＯＳトランジスタはオフ電流が著しく低いため、画素回路５１に供給された画像データを長期間保持することができる。特に、トランジスタ５２ＡにＯＳトランジスタを用いると好適である。
【0671】
表示部９３に表示する映像シーンが変わる場合など、直前の画像よりも明るさ、コントラスト、又は色調などが大きく異なる画像が表示される場合がある。このような場合、第１区域２９Ａと、第１区域２９Ａよりも駆動周波数が低い区域の間で、画像が切り換わるタイミングにずれが生じるため、両区間の間で明るさ、コントラスト、又は色調などが大きく異なり、実質的な表示品位が損なわれる恐れがある。このように映像シーンが変わる場合などでは、一旦、第１区域２９Ａ以外の区域も第１区域２９Ａと同じ駆動周波数で画像の書き換えを行い、その後に第１区域２９Ａ以外の区域の駆動周波数を低下させればよい。
【0672】
注視点Ｇの変動量が一定量を越えたと判断した場合、第１区域２９Ａ以外の区域も第１区域２９Ａと同じ駆動周波数で画像の書き換えを行い、変動量が一定量以内であると判断した場合に、第１区域２９Ａ以外の区域の駆動周波数を低下させてもよい。また、注視点Ｇの変動量が少ないと判断した場合、第１区域２９Ａ以外の区域の駆動周波数をさらに低下させてもよい。
【0673】
表示装置９０Ｂが、画像データを一時的に保持する記憶装置であるフレームメモリを有さない場合、若しくは、表示部９３全体に対して１つのフレームメモリを有する場合、第２駆動周波数及び第３駆動周波数は、どちらも第１駆動周波数の整数分の１にする必要がある。
【0674】
複数の副表示部９５それぞれに対応するフレームメモリを設けることで、第２駆動周波数及び第３駆動周波数を第１駆動周波数の整数分の１に限らず、任意の値に設定することができる。第２駆動周波数及び第３駆動周波数を任意の値に設定することによって、駆動周波数の設定自由度を高めることができる。よって、実質的な表示品位の低下を低減することができる。
【0675】
なお、表示部９３に設定する区域は、第１区域２９Ａ、第２区域２９Ｂ、及び第３区域２９Ｃの３つに限定されない。表示部９３に４以上の区域を設定してもよい。表示部９３に複数の区域を設定し、段階的に駆動周波数を低くすることで、実質的な表示品位の低下をより少なくすることができる。
【0676】
第１区域２９Ａに表示する画像に対して、前述したアップコンバート処理を行ってもよい。第１区域２９Ａにアップコンバート処理された画像を表示することで、表示品位を高めることができる。また、第１区域２９Ａ以外の区域に表示する画像に対して、前述したアップコンバート処理を行ってもよい。第１区域２９Ａ以外の区域にアップコンバート処理された画像を表示することで、第１区域２９Ａ以外の区域の駆動周波数を低下させた場合の実質的な表示品位の低下をより少なくすることができる。
【0677】
なお、第１区域２９Ａに表示する画像のアップコンバート処理を高精度なアルゴリズムで行い、第１区域２９Ａ以外の区域に表示する画像のアップコンバート処理を低精度なアルゴリズムで行ってもよい。このような場合においても、第１区域２９Ａ以外の区域の駆動周波数を低下させた場合の実質的な表示品位の低下をより少なくすることができる。
【0678】
画像データの解像度が表示部９３の解像度よりも大きい場合、若しくは、高速書き換えと消費電力の低減を優先させたい場合など、目的などに応じて、第１区域２９Ａ以外の区域に表示する画像に、ダウンコンバート処理を行ってもよい。例えば、第１区域２９Ａ以外の区域に表示する画像の書き換えを数行おき、数列おき、又は数画素おきに行うことにより、高速書き換えと消費電力の低減を実現することができる。
【0679】
注視点を含む第１区域２９Ａに表示する画像の解像度よりも、第１区域２９Ａ以外の区域に表示する画像の解像度を小さくすることで、映像信号生成（レンダリング）時の負荷が軽減される。このような処理を、「フォービエイテッド・レンダリング（Ｆｏｖｅａｔｅｄ Ｒｅｎｄｅｒｉｎｇ）」ともいう。第１区域２９Ａ以外の区域の駆動周波数の低減とフォービエイテッド・レンダリングを組み合わせて行うことで、表示品位の低下を抑えながら、さらなる消費電力の低減を実現することができる。
【0680】
副表示部９５ごとに行う画像データの書き換えを、全ての副表示部９５で同時に行うことで、高速書き換えを実現することができる。すなわち、区画３９ごとに行う画像データの書き換えを、全ての区画３９で同時に行うことで、高速書き換えを実現することができる。
【0681】
一般に、ソースドライバ回路は、線順次駆動の場合、ゲートドライバ回路が１行分の画素を選択している間に、１行分の全ての画素に、同時に画像データを書き込む。例えば、表示部９３が副表示部９５に分割されておらず、解像度が４０００×２０００画素である場合、ゲートドライバ回路が１行分の画素を選択している間に、ソースドライバ回路は４０００個の画素に画像データを書き込む必要がある。フレーム周波数が１２０Ｈｚの場合、１フレームの時間は約８．３ｍｓｅｃである。よって、ゲートドライバは２０００行を約８．３ｍｓｅｃで選択する必要があり、ゲート線１行が選択される時間、つまり、１画素当たりの画像データの書き込み時間は約４．１７μｓｅｃとなる。すなわち、表示部の解像度が高くなるほど、また、フレーム周波数が高くなるほど、十分な画像データの書き換え時間の確保が難しくなる。
【0682】
本実施の形態で例示した表示装置９０Ｂは、表示部９３が行方向に４分割されている。よって、１つの副表示部９５において、１画素当たりの画像データの書き込み時間を、表示部９３が分割されていない場合より４倍長くすることができる。本発明の一態様によれば、フレーム周波数を２４０Ｈｚ、さらには３６０Ｈｚにした場合でも画像データの書き換え時間の確保が容易になるため、表示品位の高い表示装置を実現することができる。
【0683】
本実施の形態で例示した表示装置９０Ｂは、表示部９３が行方向に４分割されているため、ソースドライバ回路と画素回路を電気的に接続する配線ＳＬの長さが４分の１になる。このため、配線ＳＬの抵抗値及び寄生容量がそれぞれ４分の１になり、画像データの書き込み（書き換え）に必要な時間を短くすることができる。
【0684】
加えて、本実施の形態で例示した表示装置９０Ｂは、表示部９３が列方向に８分割されているため、ゲートドライバ回路と画素回路を電気的に接続する配線ＧＬの長さが８分の１になる。このため、配線ＧＬの抵抗値及び寄生容量がそれぞれ８分の１になり、信号の劣化及び遅延が改善し、画像データの書き換え時間の確保が容易になる。
【0685】
本発明の一態様に係る表示装置９０Ｂによれば、十分な画像データの書き込み時間の確保が容易であるため、表示画像の高速書き換えを実現することができる。よって、表示品位の高い表示装置を実現することができる。特に、動画表示に優れた表示装置を実現することができる。
【0686】
ここで、本発明の一態様に係る表示装置９０のシンクライアント（ｔｈｉｎ ｃｌｉｅｎｔ）への適用について説明しておく。近年、サーバ側で主要な演算処理を実行し、クライアント側では限られた処理のみを行うシンクライアントが注目されている。シンクライアントの実行方式として、ネットワークブート方式、サーバベース方式、ブレードＰＣ方式、及びデスクトップ仮想化（ＶＤＩ）方式などが提唱されている。
【0687】
いずれの方式においても、シンクライアントでは、サーバからクライアントへ大量のデータが送信されるため、データ送信時の消費電力が大きくなる。クライアントとして本発明の一態様に係る表示装置９０を含む電子装置を用いることで、データ送信時の省電力化を実現することができる。
【0688】
なお、本発明の一態様に係る表示装置９０Ｂでは、表示部９３を３２の副表示部９５に分割する場合を例示した。ただし、本発明の一態様に係る表示装置９０Ｂは、３２分割に限らず、１６分割、６４分割、又は１２８分割などにしてもよい。表示部９３の分割数を増やすと、ユーザが感じる実質的な表示品位の低下をより少なくすることができる。
【0689】
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、又は図面等と適宜組み合わせることができる。
【0690】
本実施の形態、及び、対応する図面等は、少なくともその一部を本明細書中に記載する他の実施の形態、又は、実施例と適宜組み合わせて実施することができる。また、本実施の形態に示す複数の構成、及び、対応する図面等は、互いに適宜組み合わせることが可能である。
【0691】
【0692】
本実施の形態の電子機器は、表示部に本発明の一態様の表示装置を有する。本発明の一態様の表示装置は、高精細化及び高解像度化が容易である。したがって、様々な電子機器の表示部に用いることができる。
【0693】
本発明の一態様の半導体装置は、電子機器の表示部以外に適用することもできる。例えば、電子機器の制御部等に、本発明の一態様の半導体装置を用いることで、低消費電力化が可能となり好ましい。
【0694】
電子機器として、例えば、テレビジョン装置、デスクトップ型若しくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
【0695】
特に、本発明の一態様の表示装置は、精細度を高めることが可能なため、比較的小さな表示部を有する電子機器に好適に用いることができる。このような電子機器として、例えば、腕時計型及びブレスレット型の情報端末機（ウェアラブル機器）、並びに、ヘッドマウントディスプレイなどのＶＲ向け機器、メガネ型のＡＲ向け機器、及び、ＭＲ向け機器など、頭部に装着可能なウェアラブル機器等が挙げられる。
【0696】
本発明の一態様の表示装置は、ＨＤ（画素数１２８０×７２０）、ＦＨＤ（画素数１９２０×１０８０）、ＷＱＨＤ（画素数２５６０×１４４０）、ＷＱＸＧＡ（画素数２５６０×１６００）、４Ｋ（画素数３８４０×２１６０）、８Ｋ（画素数７６８０×４３２０）といった極めて高い解像度を有していることが好ましい。特に４Ｋ、８Ｋ、又はそれ以上の解像度とすることが好ましい。また、本発明の一態様の表示装置における画素密度（精細度）は、１００ｐｐｉ以上が好ましく、３００ｐｐｉ以上が好ましく、５００ｐｐｉ以上がより好ましく、１０００ｐｐｉ以上がより好ましく、２０００ｐｐｉ以上がより好ましく、３０００ｐｐｉ以上がより好ましく、５０００ｐｐｉ以上がより好ましく、７０００ｐｐｉ以上がさらに好ましい。このように高い解像度及び高い精細度の一方又は双方を有する表示装置を用いることで、臨場感及び奥行き感などをより高めることが可能となる。また、本発明の一態様の表示装置の画面比率（アスペクト比）については、特に限定はない。例えば、表示装置は、１：１（正方形）、４：３、１６：９、１６：１０など様々な画面比率に対応することができる。
【0697】
本実施の形態の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を検知、検出、又は測定する機能を含むもの）を有してもよい。
【0698】
本実施の形態の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラム又はデータを読み出す機能等を有することができる。
【0699】
図３７（Ａ）に示す電子機器６５００は、スマートフォンとして用いることのできる携帯情報端末機である。
【0700】
電子機器６５００は、筐体６５０１、表示部６５０２、電源ボタン６５０３、ボタン６５０４、スピーカ６５０５、マイク６５０６、カメラ６５０７、及び光源６５０８等を有する。表示部６５０２はタッチパネル機能を備える。
【0701】
表示部６５０２に、本発明の一態様の表示装置を適用することができる。
【0702】
図３７（Ｂ）は、筐体６５０１のマイク６５０６側の端部を含む断面概略図である。
【0703】
筐体６５０１の表示面側には透光性を有する保護部材６５１０が設けられ、筐体６５０１と保護部材６５１０に囲まれた空間内に、表示パネル６５１１、光学部材６５１２、タッチセンサパネル６５１３、プリント基板６５１７、バッテリ６５１８等が配置されている。
【0704】
保護部材６５１０には、表示パネル６５１１、光学部材６５１２、及びタッチセンサパネル６５１３が接着層（図示しない。）により固定されている。
【0705】
表示部６５０２よりも外側の領域において、表示パネル６５１１の一部が折り返されており、当該折り返された部分にＦＰＣ６５１５が接続されている。ＦＰＣ６５１５には、ＩＣ６５１６が実装されている。ＦＰＣ６５１５は、プリント基板６５１７に設けられた端子に接続されている。
【0706】
表示パネル６５１１には、本発明の一態様の可撓性を有する表示装置を適用することができる。そのため、極めて軽量な電子機器を実現することができる。また、表示パネル６５１１が極めて薄いため、電子機器の厚さを抑えつつ、大容量のバッテリ６５１８を搭載することもできる。また、表示パネル６５１１の一部を折り返して、表示部６５０２の裏側にＦＰＣ６５１５との接続部を配置することにより、狭額縁の電子機器を実現することができる。
【0707】
図３７（Ｃ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
【0708】
表示部７０００に、本発明の一態様の表示装置を適用することができる。
【0709】
図３７（Ｃ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチ、及び、別体のリモコン操作機７１１１により行うことができる。又は、表示部７０００にタッチセンサを備えていてもよく、指等で表示部７０００に触れることでテレビジョン装置７１００を操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有してもよい。リモコン操作機７１１１が備える操作キー又はタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部７０００に表示される映像を操作することができる。
【0710】
なお、テレビジョン装置７１００は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間など）の情報通信を行うことも可能である。
【0711】
図３７（Ｄ）に、ノート型パーソナルコンピュータの一例を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み込まれている。
【0712】
表示部７０００に、本発明の一態様の表示装置を適用することができる。
【0713】
【0714】
図３７（Ｅ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ又は操作スイッチを含む。）、接続端子、各種センサ、マイクロフォン等を有することができる。
【0715】
図３７（Ｆ）は、円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７０００を有する。
【0716】
【0717】
表示部７０００が広いほど、一度に提供することができる情報量を増やすことができる。また、表示部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。
【0718】
表示部７０００にタッチパネルを適用することで、表示部７０００に画像又は動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報若しくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
【0719】
図３７（Ｅ）及び図３７（Ｆ）に示すように、デジタルサイネージ７３００又はデジタルサイネージ７４００は、使用者が所持するスマートフォン等の情報端末機７３１１又は情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７０００に表示される広告の情報を、情報端末機７３１１又は情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１又は情報端末機７４１１を操作することで、表示部７０００の表示を切り替えることができる。
【0720】
デジタルサイネージ７３００又はデジタルサイネージ７４００に、情報端末機７３１１又は情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数の使用者が同時にゲームに参加し、楽しむことができる。
【0721】
図３８（Ａ）乃至図３８（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む。）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を検知、検出、又は測定する機能を含むもの）、マイクロフォン９００８、等を有する。
【0722】
【0723】
図３８（Ａ）乃至図３８（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、記録媒体に記録されているプログラム又はデータを読み出して処理する機能、等を有することができる。なお、電子機器の機能はこれらに限られず、様々な機能を有することができる。電子機器は、複数の表示部を有してもよい。また、電子機器にカメラ等を設け、静止画又は動画を撮影し、記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有してもよい。
【0724】
【0725】
図３８（Ａ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えばスマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字及び画像情報をその複数の面に表示することができる。図３８（Ａ）では、３つのアイコン９０５０を表示した例を示している。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することもできる。情報９０５１の一例として、電子メール、ＳＮＳ、電話などの着信の通知、電子メール又はＳＮＳなどの題名、送信者名、日時、時刻、バッテリの残量、電波強度などがある。又は、情報９０５１が表示されている位置にはアイコン９０５０などを表示してもよい。
【0726】
図３８（Ｂ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４が、それぞれ異なる面に表示されている例を示す。例えば、使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、携帯情報端末９１０２の上方から観察することができる位置に表示された情報９０５３を確認することもできる。使用者は、携帯情報端末９１０２をポケットから取り出すことなく表示を確認し、例えば、電話を受けるか否かを判断することができる。
【0727】
図３８（Ｃ）は、タブレット端末９１０３を示す斜視図である。タブレット端末９１０３は、一例として、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲーム等の種々のアプリケーションの実行が可能である。タブレット端末９１０３は、筐体９０００の正面に表示部９００１、カメラ９００２、マイクロフォン９００８、スピーカ９００３を有し、筐体９０００の左側面には操作用のボタンとしての操作キー９００５、底面には接続端子９００６を有する。
【0728】
図３８（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、例えば、スマートウォッチ（登録商標）として用いることができる。また、表示部９００１は、その表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、例えば、無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６により、他の情報端末と相互にデータ伝送を行うこと、及び、充電を行うこともできる。なお、充電動作は無線給電により行ってもよい。
【0729】
図３８（Ｅ）乃至図３８（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図３８（Ｅ）は携帯情報端末９２０１を展開した状態、図３８（Ｇ）は折り畳んだ状態、図３８（Ｆ）は図３８（Ｅ）と図３８（Ｇ）の一方から他方に変化する途中の状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。例えば、表示部９００１は、曲率半径０．１ｍｍ以上１５０ｍｍ以下で曲げることができる。
【0730】
本実施の形態、及び、対応する図面等は、少なくともその一部を本明細書中に記載する他の実施の形態、又は、実施例と適宜組み合わせて実施することができる。また、本実施の形態に示す複数の構成、及び、対応する図面等は、互いに適宜組み合わせることが可能である。
【0731】
（実施の形態７）
本実施の形態では、ｐ行ｑ列（ｐ及びｑは、それぞれ２以上の整数）のマトリクス状に配置された複数の画素２３０を有する副表示部９５の構成例について説明する。図３９（Ａ）は、副表示部９５を説明するブロック図である。副表示部９５は、区画３９に設けられているソースドライバ回路６６及びゲートドライバ回路３３と、電気的に接続される。
本実施の形態では、ｐ行ｑ列（ｐ及びｑは、それぞれ２以上の整数）のマトリクス状に配置された複数の画素２３０を有する副表示部９５の構成例について説明する。図３９（Ａ）は、副表示部９５を説明するブロック図である。副表示部９５は、区画３９に設けられているソースドライバ回路６６及びゲートドライバ回路３３と、電気的に接続される。
【0732】
図３９（Ａ）では、ｐ行１列目の画素２３０を画素２３０［ｐ，１］と示し、１行ｑ列目の画素２３０を画素２３０［１，ｑ］と示し、ｐ行ｑ列目の画素２３０を画素２３０［ｐ，ｑ］と示している。
【0733】
ゲートドライバ回路３３に含まれる回路は、例えば、走査線駆動回路として機能する。ソースドライバ回路６６に含まれる回路は、例えば、信号線駆動回路として機能する。
【0734】
例えば、画素２３０を構成するトランジスタにＯＳトランジスタを用い、駆動回路を構成するトランジスタにＳｉトランジスタを用いてもよい。ＯＳトランジスタはオフ電流が小さいため、消費電力を低減することができる。また、ＳｉトランジスタはＯＳトランジスタよりも動作速度が速いため、駆動回路に用いると好適である。また、表示装置によっては、画素２３０を構成するトランジスタと駆動回路を構成するトランジスタの双方にＯＳトランジスタを用いてもよい。また、表示装置によっては、画素２３０を構成するトランジスタと駆動回路を構成するトランジスタの双方にＳｉトランジスタを用いてもよい。又は、表示装置によっては、画素２３０を構成するトランジスタにＳｉトランジスタを用い、駆動回路を構成するトランジスタにＯＳトランジスタを用いてもよい。
【0735】
画素２３０を構成するトランジスタに、ＳｉトランジスタとＯＳトランジスタの双方を用いてもよい。また、駆動回路を構成するトランジスタに、ＳｉトランジスタとＯＳトランジスタの双方を用いてもよい。
【0736】
図３９（Ａ）では、各々が略平行に配設され、かつ、ゲートドライバ回路３３によって電位が制御されるｐ本の配線ＧＬと、各々が略平行に配設され、かつ、ソースドライバ回路６６によって電位が制御されるｑ本の配線ＳＬと、を示している。例えば、ｒ行目（ｒは任意の数を示し、本実施の形態などでは１以上ｐ以下の整数である。）に配置されている画素２３０は、ｒ行目の配線ＧＬを介してゲートドライバ回路３３と電気的に接続される。また、ｓ列目（ｓは任意の数を示し、本実施の形態などでは１以上ｑ以下の整数である。）に配置されている画素２３０は、ｓ列目の配線ＳＬを介してソースドライバ回路６６と電気的に接続される。図３９（Ａ）では、ｒ行ｓ列目の画素２３０を画素２３０［ｒ，ｓ］と示している。
【0737】
なお、１つの行に含まれる画素２３０と電気的に接続する配線ＧＬは１本とは限らない。また、１つの列に含まれる画素２３０と電気的に接続する配線ＳＬは１本とは限らない。また、配線ＧＬと配線ＳＬは一例であり、画素２３０と接続する配線は、配線ＧＬと配線ＳＬに限らない。
【0738】
赤色光を制御する画素２３０、緑色光を制御する画素２３０、及び青色光を制御する画素２３０をストライプ状に配置し、これらをまとめて１つの画素２４０として機能させ、それぞれの画素２３０の発光量（発光輝度）を制御することで、フルカラー表示を実現することができる。言い換えると、当該３つの画素２３０は、それぞれが副画素として機能する。すなわち、３つの副画素は、それぞれが赤色光、緑色光、又は青色光の、発光量などを制御する（図３９（Ｂ１）参照）。なお、３つの副画素それぞれが制御する光の色は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の組み合わせに限らず、シアン（Ｃ）、マゼンタ（Ｍ）、黄（Ｙ）であってもよい（図３９（Ｂ２）参照）。
【0739】
画素２４０を１９２０×１０８０のマトリクス状に配置すると、いわゆる２Ｋ解像度でフルカラー表示可能な表示部９３を実現することができる。また、例えば、画素２４０を３８４０×２１６０のマトリクス状に配置すると、いわゆる４Ｋ解像度でフルカラー表示可能な表示部９３を実現することができる。また、例えば、画素２４０を７６８０×４３２０のマトリクス状に配置すると、いわゆる８Ｋ解像度でフルカラー表示可能な表示部９３を実現することができる。画素２４０を増やすことで、１６Ｋさらには３２Ｋの解像度でフルカラー表示可能な表示部９３を実現することも可能である。
【0740】
１つの画素２４０を構成する３つの画素２３０の配置は、デルタ配置でもよい（図３９（Ｂ３）参照）。具体的には、１つの画素２４０を構成する３つの画素２３０それぞれの中心点を結ぶ線が、三角形になるように配置してもよい。なお、画素２３０の配置は、ストライプ配置及びデルタ配置に限らない。画素２３０の配置を、ジグザグ配置、Ｓストライプ配置、ベイヤー配置、又はペンタイル配置にしてもよい。
【0741】
３つの副画素（画素２３０）それぞれの面積は同じでなくてもよい。発光色によって発光効率及び信頼性などが異なる場合、発光色ごとに副画素の面積を変えてもよい（図３９（Ｂ４）参照）。
【0742】
４つの副画素をまとめて１つの画素として機能させてもよい。例えば、赤色光、緑色光、青色光をそれぞれ制御する３つの副画素に、白色光を制御する副画素を加えてもよい（図３９（Ｂ５）参照）。白色光を制御する副画素を加えることで、表示領域の輝度を高めることができる。また、赤色光、緑色光、青色光をそれぞれ制御する３つの副画素に、黄色光を制御する副画素を加えてもよい（図３９（Ｂ６）参照）。また、シアン色光、マゼンタ色光、黄色光をそれぞれ制御する３つの副画素に、白色光を制御する副画素を加えてもよい（図３９（Ｂ７）参照）。
【0743】
１つの画素として機能させる副画素の数を増やし、赤、緑、青、シアン、マゼンタ、及び黄などの光を制御する副画素を適宜組み合わせて用いることにより、中間調の再現性を高めることができる。よって、表示品位を高めることができる。
【0744】
本発明の一態様の表示装置は、さまざまな規格の色域を再現することができる。例えば、テレビ放送で使われるＰＡＬ（Ｐｈａｓｅ Ａｌｔｅｒｎａｔｉｎｇ Ｌｉｎｅ）規格及びＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔｔｅｅ）規格、パーソナルコンピュータ、デジタルカメラ、プリンタなどの電子装置に用いる表示装置で広く使われているｓＲＧＢ（ｓｔａｎｄａｒｄ ＲＧＢ）規格及びＡｄｏｂｅ ＲＧＢ規格、ＨＤＴＶ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｔｅｌｅｖｉｓｉｏｎ、ハイビジョンともいう）で使われるＩＴＵ－Ｒ ＢＴ．７０９（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｕｎｉｏｎ Ｒａｄｉｏｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｅｃｔｏｒ Ｂｒｏａｄｃａｓｔｉｎｇ Ｓｅｒｖｉｃｅ（Ｔｅｌｅｖｉｓｉｏｎ） ７０９）規格、デジタルシネマ映写で使われるＤＣＩ－Ｐ３（Ｄｉｇｉｔａｌ Ｃｉｎｅｍａ Ｉｎｉｔｉａｔｉｖｅｓ Ｐ３）規格、ＵＨＤＴＶ（Ｕｌｔｒａ Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｔｅｌｅｖｉｓｉｏｎ、スーパーハイビジョンともいう。）で使われるＩＴＵ－Ｒ ＢＴ．２０２０（ＲＥＣ．２０２０（Ｒｅｃｏｍｍｅｎｄａｔｉｏｎ ２０２０））規格などの色域を再現することができる。
【0745】
１つの画素２４０に受光素子を含む画素２３７を設けてもよい。図４０（Ａ）に示す画素２４０は、緑色の光を呈する画素２３０（Ｇ）、青色の光を呈する画素２３０（Ｂ）、赤色の光を呈する画素２３０（Ｒ）、及び、受光素子を有する画素２３７（Ｓ）がストライプ状に配置されている。なお、本明細書などでは、画素２３７を「撮像画素」ともいう。
【0746】
画素２３７が有する受光素子は、可視光を検出する素子であることが好ましく、青色、紫色、青紫色、緑色、黄緑色、黄色、橙色、赤色などの光のうち、一つ又は複数を検出する素子が好ましい。また、画素２３７が有する受光素子は、赤外光を検出する素子であってもよい。
【0747】
図４０（Ａ）に示す画素２４０には、ストライプ配置が適用されている。なお、受光素子を有する画素２３７で特定の色の光を検出する場合は、当該色の光を呈する画素２３０を画素２３７の隣に配置することで検出精度を高めることができ、好ましい。
【0748】
図４０（Ｂ）に示す画素２４０には、３つの画素２３０と１つの画素２３７がマトリクス配置されている。図４０（Ｂ）では、赤の光を呈する画素２３０が受光素子を有する画素２３７と行方向に隣接し、青の光を呈する画素２３０と緑の光を呈する画素２３０が行方向に隣接する例を示すが、これに限定されない。
【0749】
図４０（Ｃ）に示す画素２４０には、Ｓストライプ配置に画素２３７を追加した構成を有する。図４０（Ｃ）の画素２４０は、１つの縦長の画素２３０と、２つの横長の画素２３０と、１つの横長の画素２３７と、を有する。なお、縦長の画素２３０は、Ｒ、Ｇ、Ｓのいずれかであってもよく、横長の副画素の並び順にも限定はない。
【0750】
図４０（Ｄ）では、画素２４０ａと画素２４０ｂが交互に配置されている例を示す。画素２４０ａは、青の光を呈する画素２３０、緑の光を呈する画素２３０、及び、受光素子を有する画素２３７を有する。また、画素２４０ｂは、赤の光を呈する画素２３０、緑の光を呈する画素２３０、及び、受光素子を有する画素２３７を有する。画素２４０ａと画素２４０ｂを併せて１つの画素２４０として機能する。図４０（Ｄ）では、画素２４０ａと画素２４０ｂの双方が、緑の光を呈する画素２３０と画素２３７を有しているが、これに限定されない。画素２３７を、画素２４０ａと画素２４０ｂの双方が有することで、撮像画素の精細度を高めることができる。
【0751】
【0752】
図４０（Ｆ）に示す画素２４０は、横１列に画素２３０が配置され、その下に画素２３７が配置されている例である。
【0753】
図４０（Ｇ）に示す画素２４０は、横１列に画素２３０、及び、画素２３０Ｘが配置され、その下に画素２３７が配置されている例である。
【0754】
画素２３０Ｘには、例えば、赤外光（ＩＲ）を呈する画素２３０を適用することができる。すなわち、画素２３０Ｘは、赤外光（ＩＲ）を発する発光デバイス６１を有する。この場合、画素２３７は、赤外光を検出する受光素子を有することが好ましい。例えば、可視光を発する画素２３０で画像を表示しながら、副画素Ｘが発する赤外光の反射光を画素２３７で検出することができる。
【0755】
１つの画素２４０に、複数の画素２３７を設けてもよい。この場合、複数の画素２３７で検出する光の波長域は同じであってもよく、異なっていてもよい。例えば、複数の画素２３７の一部が可視光を検出し、他の一部が赤外光を検出してもよい。
【0756】
画素２３７は、全ての画素２４０に設けなくてもよい。一定の画素数ごとに、画素２３７を含む画素２４０を設けてもよい。
【0757】
画素２３７を用いて、若しくは、画素２３７と前述したセンサ９７を用いて、例えば、指紋、掌紋、虹彩、網膜、脈形状（静脈形状、動脈形状を含む。）、又は顔などを用いた個人認証のための情報を検出することができる。また、画素２３７を用いて、若しくは、画素２３７とセンサ９７を用いて、ユーザの瞬き回数、瞼の挙動、瞳孔の大きさ、体温、脈拍、血液中の酸素飽和度などを計測し、ユーザの疲労度及び健康状態などを検出することができる。
【0758】
ユーザの視線の動き、まばたきの回数、及び、まばたきのリズムなどを用いて、電子装置の操作を実現することができる。具体的には、画素２３７を用いて、若しくは、画素２３７とセンサ９７を用いて、ユーザの視線の動き、まばたきの回数、及び、まばたきのリズムなどの情報を検出し、これらの情報の一若しくは複数の組み合わせを電子装置の操作信号として用いればよい。例えば、まばたきをマウスのクリック動作に置き換えることも可能である。視線の動き、及び、まばたきを検出することにより、ユーザは手に何も持たない状態で電子装置の入力操作を行える。よって、電子装置の操作性を高めることができる。
【0759】
例えば、実施の形態５に記載のメガネ型の電子装置１５０の表示装置９０に複数の撮像画素（画素２３７）を設けることで、当該複数の撮像画素を視線検出部８４として用いることができる。よって、電子装置の構成部品の数を減らすことができる。よって、電子装置の軽量化、生産性向上、及びコストダウンなどを実現することができる。
【0760】
＜発光デバイスの構成例＞
本発明の一態様に係る表示装置に用いることができる発光デバイス６１について説明する。
本発明の一態様に係る表示装置に用いることができる発光デバイス６１について説明する。
【0761】
図４１（Ａ）に示すように、発光デバイス６１は、一対の電極（導電層１７１、導電層１７７）の間に、ＥＬ層１７５を備える。ＥＬ層１７５は、層４４２０、発光層４４１１、層４４３０などの複数の層で構成することができる。層４４２０は、例えば、電子注入性の高い物質を含む層（電子注入層）、及び、電子輸送性の高い物質を含む層（電子輸送層）などを備えることができる。発光層４４１１は、例えば、発光性の化合物を備える。層４４３０は、例えば、正孔注入性の高い物質を含む層（正孔注入層）、及び、正孔輸送性の高い物質を含む層（正孔輸送層）を備えることができる。
【0762】
一対の電極間に設けられた層４４２０、発光層４４１１、及び層４４３０を備える構成は、単一の発光ユニットとして機能することができ、本明細書などでは、図４１（Ａ）の構成をシングル構造と呼ぶ。
【0763】
図４１（Ｂ）は、図４１（Ａ）に示す発光デバイス６１が備えるＥＬ層１７５の変形例である。具体的には、図４１（Ｂ）に示す発光デバイス６１は、導電層１７１上の層４４３０－１と、層４４３０－１上の層４４３０－２と、層４４３０－２上の発光層４４１１と、発光層４４１１上の層４４２０－１と、層４４２０－１上の層４４２０－２と、層４４２０－２上の導電層１７７と、を備える。例えば、導電層１７１を陽極とし、導電層１７７を陰極とした場合、層４４３０－１が正孔注入層として機能し、層４４３０－２が正孔輸送層として機能し、層４４２０－１が電子輸送層として機能し、層４４２０－２が電子注入層として機能する。又は、導電層１７１を陰極とし、導電層１７７を陽極とした場合、層４４３０－１が電子注入層として機能し、層４４３０－２が電子輸送層として機能し、層４４２０－１が正孔輸送層として機能し、層４４２０－２が正孔注入層として機能する。このような層構造とすることで、発光層４４１１に効率よくキャリアを注入し、発光層４４１１内におけるキャリアの再結合の効率を高めることが可能となる。
【0764】
なお、図４１（Ｃ）に示すように層４４２０と層４４３０との間に複数の発光層（発光層４４１１、発光層４４１２、発光層４４１３）が設けられる構成も、シングル構造の一例である。
【0765】
図４１（Ｄ）に示すように、複数の発光ユニット（ＥＬ層１７５ａ、ＥＬ層１７５ｂ）が、中間層（電荷発生層）４４４０を介して直列に接続された構成を、本明細書などではタンデム構造又はスタック構造と呼ぶ。なお、タンデム構造とすることで、高輝度発光が可能な発光デバイスを実現することができる。
【0766】
発光デバイス６１を図４１（Ｄ）に示すタンデム構造にする場合、ＥＬ層１７５ａとＥＬ層１７５ｂそれぞれの発光色を同じにしてもよい。例えば、ＥＬ層１７５ａ及びＥＬ層１７５ｂの発光色を、どちらも緑色にしてもよい。
【0767】
なお、赤色光（Ｒ）を発する発光デバイス６１、緑色光（Ｇ）を発する発光デバイス６１、及び、青色光（Ｂ）を発する発光デバイス６１を、それぞれ副画素として用いて、これら３つの副画素で１つの画素を構成することで、フルカラー表示を実現することができる。表示部９３がＲ、Ｇ、Ｂの３種類の副画素を含む場合、それぞれの発光デバイスをタンデム構造としてもよい。具体的には、Ｒの副画素のＥＬ層１７５ａ及びＥＬ層１７５ｂは、それぞれ、赤色発光が可能な材料を有し、Ｇの副画素のＥＬ層１７５ａ及びＥＬ層１７５ｂは、それぞれ、緑色発光が可能な材料を有し、Ｂの副画素のＥＬ層１７５ａ及びＥＬ層１７５ｂは、それぞれ、青色発光が可能な材料を備える。言い換えると、発光層４４１１と発光層４４１２の材料が同じでもよい。ＥＬ層１７５ａとＥＬ層１７５ｂの発光色を同じにすることで、単位発光輝度あたりの電流密度を低減することができる。よって、発光デバイス６１の信頼性を高めることができる。
【0768】
発光デバイスの発光色は、ＥＬ層１７５を構成する材料によって、赤、緑、青、シアン、マゼンタ、黄、又は白などとすることができる。また、発光デバイスにマイクロキャビティ構造を付与することにより色純度をさらに高めることができる。
【0769】
発光層には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）などの発光を示す発光物質を２種類以上含んでもよい。白色の光を発する発光デバイスは、発光層に２種類以上の発光物質を含む構成とすることが好ましい。白色発光を得るには、２種類以上の発光物質の各々の発光が混合することにより白色色となるような発光物質を選択すればよい。例えば、第１の発光層の発光色と第２の発光層の発光色を補色の関係になるようにすることで、発光デバイス全体として白色発光する発光デバイスを得ることができる。また、発光層を３つ以上備える発光デバイスの場合も同様である。
【0770】
発光層には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）等の発光を示す発光物質を２種類以上含むことが好ましい。又は、発光物質を２種類以上有し、それぞれの発光物質の発光は、Ｒ、Ｇ、Ｂのうち２以上の色のスペクトル成分を含むことが好ましい。また、発光物質として、近赤外光を発する物質を用いることもできる。
【0771】
発光物質として、蛍光を発する物質（蛍光材料）、燐光を発する物質（燐光材料）、熱活性化遅延蛍光を示す物質（ＴＡＤＦ材料）などが挙げられる。発光物質として、有機化合物だけでなく、無機化合物（量子ドット材料など）を用いることができる。
【0772】
本実施の形態、及び、対応する図面等は、少なくともその一部を本明細書中に記載する他の実施の形態、又は、実施例と適宜組み合わせて実施することができる。また、本実施の形態に示す複数の構成、及び、対応する図面等は、互いに適宜組み合わせることが可能である。
【実施例0773】
本実施例では、本発明の一態様に係る作製方法を用いてトランジスタを作製し、断面ＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像の観察を行った。
【0774】
【0775】
まず、ガラス基板を用意し、当該ガラス基板上に、膜厚２００ｎｍの窒化シリコン膜をＰＥＣＶＤ法により形成し、絶縁層１０２を得た。
【0776】
次に、絶縁層１０２上に、膜厚１００ｎｍのＩＴＳＯ膜をスパッタリング法により形成し、これを加工して、導電層２１２ａ及び導電層２１２ｂを得た。
【0777】
次に、導電層２１２ａ及び導電層２１２ｂを覆って、膜厚５ｎｍの酸化アルミニウム膜をスパッタリング法により形成し、絶縁層１１０ａを得た。
【0778】
次に、絶縁層１１０ａ上に、膜厚５００ｎｍの酸化窒化シリコン膜をＰＥＣＶＤ法により形成し、絶縁層１１０ｂを得た。
【0779】
さらに、絶縁層１１０ｂの成膜後に、大気に曝すことなく、プラズマ処理を行った。当該プラズマ処理にはＮ２Ｏガスを用い、基板温度を３５０℃として、２４０秒の処理を行った。
【0780】
次に、絶縁層１１０ｂに酸素を供給する処理を行った。
【0781】
絶縁層１１０ｂに酸素を供給するにあたっては、まず、酸素雰囲気１００％の環境下で、室温にて、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のスパッタリングターゲットを用いたスパッタリング法によって、膜厚２０ｎｍの金属酸化物層１３７を、絶縁層１１０ｂ上に形成した。
【0782】
続いて、加熱処理を行った。当該加熱処理は、乾燥空気雰囲気で行い、処理温度を２５０度、処理時間を１時間として行った。
【0783】
続いて、金属酸化物層１３７の除去を行った。
【0784】
以上の一連の処理により、絶縁層１１０ｂに酸素を供給する処理を行った。
【0785】
次に、絶縁層１１０ｂ上に、膜厚５ｎｍの酸化アルミニウム膜をスパッタリング法により形成し、絶縁層１１０ｃを得た。
【0786】
次に、絶縁層１０２及び絶縁層１１０（絶縁層１１０ａ乃至絶縁層１１０ｃ）をドライエッチング法により加工して、平面視にて、導電層２１２ａ及び導電層２１２ｂと重なる領域を有するように、絶縁層１０２及び絶縁層１１０に、凹部１４５を形成した。
【0787】
次に、凹部１４５を覆うように、絶縁層１１０上に、膜厚２０ｎｍの金属酸化物膜２０８ｆを形成した。金属酸化物膜２０８ｆは、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１であるスパッタリングターゲットを用いたスパッタリング法により形成した。なお、当該形成時の基板温度は室温とし、成膜ガスには酸素ガス及びアルゴンガスの今後ガスを用い、酸素流量比は１０％とした。
【0788】
次に、凹部１４５を覆うように、金属酸化物膜２０８ｆ上に、厚さ２．５μｍのポジ型のフォトレジスト１５９ｆを塗布し、フォトレジスト１５９ｆの全面に対して、光１４９（紫外線）照射を行った。
【0789】
次に、フォトレジスト１５９ｆの光１４９が照射された部分（感光した部分）を除去し、レジストマスク１５９を形成した。
【0790】
次に、金属酸化物膜２０８ｆの露出した部分（レジストマスク１５９に覆われていない部分）を、混酸アルミ液を用いたウェットエッチング法により除去し、凹部１４５の側壁（絶縁層１１０の側面、導電層２１２ａの側面、及び、導電層２１２ｂの側面）に接する半導体層２０８を形成した。なお、混酸アルミ液は、硝酸５％未満、酢酸１０％未満、リン酸８０％未満を含む、水溶液である。
【0791】
次に、凹部１４５内に残存したレジストマスク１５９を除去した。
【0792】
次に、プラズマ処理を行った。プラズマ処理は、Ｎ２Ｏガスを用い、基板温度を３５０℃として、２０秒の処理を行った。
【0793】
続いて、前述のプラズマ処理後、大気に曝すことなく連続して、凹部１４５を覆うように、半導体層２０８上及び絶縁層１１０上に、膜厚５０ｎｍの酸化窒化シリコン膜をＰＥＣＶＤ法により形成し、絶縁層１０６を得た。
【0794】
次に、絶縁層１０６上に、膜厚５０ｎｍのチタン膜と、膜厚２００ｎｍのアルミニウム膜と、膜厚５０ｎｍのチタン膜と、の積層膜をスパッタリング法により形成し、当該積層膜を、平面視にて、凹部１４５と重なる領域を有するように加工して、導電層２０４を得た。
【0795】
以上により、トランジスタ２００を作製した。
【0796】
次に、作製したトランジスタ２００を覆って、膜厚３００ｎｍの窒化酸化シリコン膜をＰＥＣＶＤ法により形成、絶縁層１９５を得た。
【0797】
次に、乾燥空気雰囲気で、３００℃、１時間の加熱処理を行った。
【0798】
次に、絶縁層１９５を覆って、膜厚１．５μｍのポリイミド樹脂を形成した。
【0799】
続いて、窒素雰囲気で、２５０℃、１時間の加熱処理を行った。
【0800】
以上のようにして、トランジスタ２００を有する試料を作製した。
【0801】
上記試料において、断面ＳＴＥＭ像を撮影した結果について、図４２（Ｂ）及び図４２（Ｃ）、図４３（Ａ）及び図４３（Ｂ）に示す。ここで、図４２（Ａ）は、上記試料の光学顕微鏡写真であり、図４２（Ｂ）は、図４２（Ａ）の破線Ａ－Ａ´に対応する断面ＳＴＥＭ像であり、図４２（Ｃ）は、図４２（Ａ）の破線Ｂ－Ｂ´に対応する断面ＳＴＥＭ像である。また、図４３（Ａ）は、図４２（Ｂ）の拡大写真であり、図４３（Ｂ）は、図４２（Ｃ）の拡大写真である。なお、上記試料は、日立ハイテク社製走査透過電子顕微鏡（ＳＴＥＭ）（型番：ＨＤ－２３００）を用いて、加速電圧２００ｋＶで撮影した。
【0802】
図４３（Ａ）及び図４３（Ｂ）に示すように、凹部１４５内において、絶縁層１１０の側面、並びに、導電層２１２ａの上面及び側面に接して、半導体層２０８が形成されていることを確認することができた。また、凹部１４５の底面上には、半導体層２０８と分離して、材料層２０８ｍが形成されていることを確認することができた。また、半導体層２０８及び材料層２０８ｍを覆って、絶縁層１０６が設けられ、絶縁層１０６上に、導電層２０４が設けられていることを確認することもできた。
【0803】
以上のように、本実施例において、絶縁層１０２及び絶縁層１１０に、狙い通り、凹部１４５が形成されていることを確認することができた。また、凹部１４５の側壁には半導体層２０８が、凹部１４５の底面には材料層２０８ｍが、それぞれ分離して形成されていることを確認することができた。
【0804】
以上により、本発明の一態様の作製方法により、トランジスタ２００を作製できていることを確認した。
【0805】
本実施例は、実施の形態と適宜組み合わせることができる。
【符号の説明】
【0806】
１０ 半導体装置
２０Ａ トランジスタ
２０ａ トランジスタ
２０ｂ トランジスタ
２０ トランジスタ
２１ａ 半導体層
２１ｂ 半導体層
２１ｍ 材料層
２１ 半導体層
２２ 絶縁層
２３ 導電層
２４ａ 導電層
２４ｂ 導電層
２６ａ 延伸部
２６ｂ 延伸部
２６ｃ 延伸部
２７ 空洞
２８ａ 屈曲部
２８ｂ 屈曲部
２９Ａ 第１区域
２９Ｂ 第２区域
２９Ｃ 第３区域
３０ 凹部
３１ 絶縁層
３２ 絶縁層
３３ ゲートドライバ回路
３４ レベルシフタ
３５ 増幅回路
３６ 検査回路
３７ 映像生成回路
３８ 映像分配回路
３９ 区画
４０ 機能回路
４１ 記憶装置
４２ａ 色ムラ補正
４２ｂ アップコンバート
４２ ＧＰＵ
４３ ＥＬ補正回路
４４ タイミングコントローラ
４５ ＣＰＵ
４６ センサコントローラ
４７ 電源回路
４８ 温度センサ
４９ 輝度補正回路
５０Ａ 表示装置
５０Ｂ 表示装置
５１Ａ 画素回路
５１Ｂ 画素回路
５１Ｃ 画素回路
５１Ｄ 画素回路
５１Ｅ 画素回路
５１Ｆ 画素回路
５１Ｇ 画素回路
５１Ｈ 画素回路
５１ 画素回路
５２Ａ トランジスタ
５２Ｂ トランジスタ
５２Ｃ トランジスタ
５２Ｄ トランジスタ
５２ トランジスタ
５３Ａ 容量素子
５３ 容量素子
５４ チャネル形成領域
５５ 画素回路群
５９ 区画
６１ 発光デバイス
６２ 層
６３ トランジスタ
６４ チャネル形成領域
６５ 駆動回路
６６ ソースドライバ回路
６７ デジタルアナログ変換回路
７１ 素子層
７３ 素子層
７５ 素子層
７７ 配線層
８０ 入出力回路
８１ 層
８３ 層
８４ 視線検出部
８５ 通信部
８６ 装着部
８７ 緩衝部材
８８ レンズ
８９ 出力端子
９０＿Ｌ 表示装置
９０＿Ｒ 表示装置
９０Ａ 表示装置
９０Ｂ 表示装置
９０ 表示装置
９１ 基板
９２ 基板
９３ 表示部
９４ 端子部
９５ 副表示部
９７ センサ
９８ 入力端子
９９Ａ イヤフォン
９９Ｂ イヤフォン
１００Ａ トランジスタ
１００Ｂ トランジスタ
１００ トランジスタ
１０１ 動き検出部
１０２ 絶縁層
１０３ 演算部
１０４ 導電層
１０５ 筐体
１０６ 絶縁層
１０７ 接着層
１０８ 半導体層
１１０ａ 絶縁層
１１０ｂ 絶縁層
１１０ｂ１ 絶縁層
１１０ｂ２ 絶縁層
１１０ｃ 絶縁層
１１０ｄ１ 絶縁層
１１０ｄ２ 絶縁層
１１０ 絶縁層
１１１ 画素電極
１１２ａ 導電層
１１２ｂ 導電層
１１２ｆ 導電膜
１１２ｓ 導電層
１１３ａ 第１の層
１１３ｂ 第２の層
１１３ｃ 第３の層
１１４ 共通層
１１５ 共通電極
１１６ 導電層
１１８ａ マスク層
１１９ 基板
１２５ 絶縁層
１２６ａ 導電層
１２６ｂ 導電層
１２６ｃ 導電層
１２７ 絶縁層
１２８ 層
１２９ａ 導電層
１２９ｂ 導電層
１２９ｃ 導電層
１３０Ｂ 発光デバイス
１３０Ｇ 発光デバイス
１３０Ｒ 発光デバイス
１３０ 発光デバイス
１３１ 保護層
１３７ 金属酸化物層
１４０ 接続部
１４１ 開口
１４２ 凹部
１４３ 開口
１４５ａ 開口
１４５ｂ 凹部
１４５ 凹部
１４９ 光
１５０ 電子装置
１５１ 基板
１５２ 基板
１５６ レジストマスク
１５８ レジストマスク
１５９ｆ フォトレジスト
１５９ レジストマスク
１６２ 表示部
１６４ 回路部
１６５ 導電層
１７１ 導電層
１７２ ＦＰＣ
１７３ ＩＣ
１７５ａ ＥＬ層
１７５ｂ ＥＬ層
１７５ ＥＬ層
１７７ 導電層
１８２ａ 導電層
１８２ｂ 導電層
１８２ｃ 導電層
１９５ 絶縁層
２００Ａ トランジスタ
２００Ｂ トランジスタ
２００Ｃ トランジスタ
２００Ｄ トランジスタ
２００ トランジスタ
２０４ 導電層
２０８ｆ 金属酸化物膜
２０８ｍ 材料層
２０８ 半導体層
２１０ 画素
２１２ａ 導電層
２１２ｂ 導電層
２１６ 導電層
２２７ 空洞
２３０Ｂ 画素
２３０Ｇ 画素
２３０Ｒ 画素
２３０Ｘ 画素
２３０ 画素
２３１ 第１駆動回路部
２３２ 第２駆動回路部
２３３ 絶縁層
２３４ 導電層
２３５ 絶縁層
２３６ 配線
２３７ 画素
２３８ 配線
２４０ａ 画素
２４０ｂ 画素
２４０ 画素
３００ トランジスタ
３１０ 基板
３１２ 素子分離層
３１３ 半導体領域
３１４ａ 低抵抗領域
３１４ｂ 低抵抗領域
３１５ 絶縁層
３１６ 導電層
３１７ 絶縁層
３２０ 絶縁層
３２２ 絶縁層
３２４ 絶縁層
３２６ 絶縁層
３２８ 導電層
３３０ 導電層
３５０ 絶縁層
３５２ 絶縁層
３５４ 絶縁層
３５６ 導電層
４４１ タイミングコントローラ
４４２ 入出力回路
５００ 表示モジュール
５０１ プリント配線板
５０２ 端子部
５０３ ワイヤ
５０４ ＦＰＣ
５０５ 接続部
５１２ 絶縁層
５１４ 導電層
５７４ 絶縁層
５８１ 絶縁層
５９２ 絶縁層
５９４ 絶縁層
５９６ 導電層
５９８ 絶縁層
５９９ 絶縁層
４４１１ 発光層
４４１２ 発光層
４４１３ 発光層
４４２０－１ 層
４４２０－２ 層
４４２０ 層
４４３０－１ 層
４４３０－２ 層
４４３０ 層
４４４０ 中間層
６５００ 電子機器
６５０１ 筐体
６５０２ 表示部
６５０３ 電源ボタン
６５０４ ボタン
６５０５ スピーカ
６５０６ マイク
６５０７ カメラ
６５０８ 光源
６５１０ 保護部材
６５１１ 表示パネル
６５１２ 光学部材
６５１３ タッチセンサパネル
６５１５ ＦＰＣ
６５１６ ＩＣ
６５１７ プリント基板
６５１８ バッテリ
７０００ 表示部
７１００ テレビジョン装置
７１０１ 筐体
７１０３ スタンド
７１１１ リモコン操作機
７２００ ノート型パーソナルコンピュータ
７２１１ 筐体
７２１２ キーボード
７２１３ ポインティングデバイス
７２１４ 外部接続ポート
７３００ デジタルサイネージ
７３０１ 筐体
７３０３ スピーカ
７３１１ 情報端末機
７４００ デジタルサイネージ
７４０１ 柱
７４１１ 情報端末機
９０００ 筐体
９００１ 表示部
９００２ カメラ
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ アイコン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９１０３ タブレット端末
９２００ 携帯情報端末
９２０１ 携帯情報端末
２０Ａ トランジスタ
２０ａ トランジスタ
２０ｂ トランジスタ
２０ トランジスタ
２１ａ 半導体層
２１ｂ 半導体層
２１ｍ 材料層
２１ 半導体層
２２ 絶縁層
２３ 導電層
２４ａ 導電層
２４ｂ 導電層
２６ａ 延伸部
２６ｂ 延伸部
２６ｃ 延伸部
２７ 空洞
２８ａ 屈曲部
２８ｂ 屈曲部
２９Ａ 第１区域
２９Ｂ 第２区域
２９Ｃ 第３区域
３０ 凹部
３１ 絶縁層
３２ 絶縁層
３３ ゲートドライバ回路
３４ レベルシフタ
３５ 増幅回路
３６ 検査回路
３７ 映像生成回路
３８ 映像分配回路
３９ 区画
４０ 機能回路
４１ 記憶装置
４２ａ 色ムラ補正
４２ｂ アップコンバート
４２ ＧＰＵ
４３ ＥＬ補正回路
４４ タイミングコントローラ
４５ ＣＰＵ
４６ センサコントローラ
４７ 電源回路
４８ 温度センサ
４９ 輝度補正回路
５０Ａ 表示装置
５０Ｂ 表示装置
５１Ａ 画素回路
５１Ｂ 画素回路
５１Ｃ 画素回路
５１Ｄ 画素回路
５１Ｅ 画素回路
５１Ｆ 画素回路
５１Ｇ 画素回路
５１Ｈ 画素回路
５１ 画素回路
５２Ａ トランジスタ
５２Ｂ トランジスタ
５２Ｃ トランジスタ
５２Ｄ トランジスタ
５２ トランジスタ
５３Ａ 容量素子
５３ 容量素子
５４ チャネル形成領域
５５ 画素回路群
５９ 区画
６１ 発光デバイス
６２ 層
６３ トランジスタ
６４ チャネル形成領域
６５ 駆動回路
６６ ソースドライバ回路
６７ デジタルアナログ変換回路
７１ 素子層
７３ 素子層
７５ 素子層
７７ 配線層
８０ 入出力回路
８１ 層
８３ 層
８４ 視線検出部
８５ 通信部
８６ 装着部
８７ 緩衝部材
８８ レンズ
８９ 出力端子
９０＿Ｌ 表示装置
９０＿Ｒ 表示装置
９０Ａ 表示装置
９０Ｂ 表示装置
９０ 表示装置
９１ 基板
９２ 基板
９３ 表示部
９４ 端子部
９５ 副表示部
９７ センサ
９８ 入力端子
９９Ａ イヤフォン
９９Ｂ イヤフォン
１００Ａ トランジスタ
１００Ｂ トランジスタ
１００ トランジスタ
１０１ 動き検出部
１０２ 絶縁層
１０３ 演算部
１０４ 導電層
１０５ 筐体
１０６ 絶縁層
１０７ 接着層
１０８ 半導体層
１１０ａ 絶縁層
１１０ｂ 絶縁層
１１０ｂ１ 絶縁層
１１０ｂ２ 絶縁層
１１０ｃ 絶縁層
１１０ｄ１ 絶縁層
１１０ｄ２ 絶縁層
１１０ 絶縁層
１１１ 画素電極
１１２ａ 導電層
１１２ｂ 導電層
１１２ｆ 導電膜
１１２ｓ 導電層
１１３ａ 第１の層
１１３ｂ 第２の層
１１３ｃ 第３の層
１１４ 共通層
１１５ 共通電極
１１６ 導電層
１１８ａ マスク層
１１９ 基板
１２５ 絶縁層
１２６ａ 導電層
１２６ｂ 導電層
１２６ｃ 導電層
１２７ 絶縁層
１２８ 層
１２９ａ 導電層
１２９ｂ 導電層
１２９ｃ 導電層
１３０Ｂ 発光デバイス
１３０Ｇ 発光デバイス
１３０Ｒ 発光デバイス
１３０ 発光デバイス
１３１ 保護層
１３７ 金属酸化物層
１４０ 接続部
１４１ 開口
１４２ 凹部
１４３ 開口
１４５ａ 開口
１４５ｂ 凹部
１４５ 凹部
１４９ 光
１５０ 電子装置
１５１ 基板
１５２ 基板
１５６ レジストマスク
１５８ レジストマスク
１５９ｆ フォトレジスト
１５９ レジストマスク
１６２ 表示部
１６４ 回路部
１６５ 導電層
１７１ 導電層
１７２ ＦＰＣ
１７３ ＩＣ
１７５ａ ＥＬ層
１７５ｂ ＥＬ層
１７５ ＥＬ層
１７７ 導電層
１８２ａ 導電層
１８２ｂ 導電層
１８２ｃ 導電層
１９５ 絶縁層
２００Ａ トランジスタ
２００Ｂ トランジスタ
２００Ｃ トランジスタ
２００Ｄ トランジスタ
２００ トランジスタ
２０４ 導電層
２０８ｆ 金属酸化物膜
２０８ｍ 材料層
２０８ 半導体層
２１０ 画素
２１２ａ 導電層
２１２ｂ 導電層
２１６ 導電層
２２７ 空洞
２３０Ｂ 画素
２３０Ｇ 画素
２３０Ｒ 画素
２３０Ｘ 画素
２３０ 画素
２３１ 第１駆動回路部
２３２ 第２駆動回路部
２３３ 絶縁層
２３４ 導電層
２３５ 絶縁層
２３６ 配線
２３７ 画素
２３８ 配線
２４０ａ 画素
２４０ｂ 画素
２４０ 画素
３００ トランジスタ
３１０ 基板
３１２ 素子分離層
３１３ 半導体領域
３１４ａ 低抵抗領域
３１４ｂ 低抵抗領域
３１５ 絶縁層
３１６ 導電層
３１７ 絶縁層
３２０ 絶縁層
３２２ 絶縁層
３２４ 絶縁層
３２６ 絶縁層
３２８ 導電層
３３０ 導電層
３５０ 絶縁層
３５２ 絶縁層
３５４ 絶縁層
３５６ 導電層
４４１ タイミングコントローラ
４４２ 入出力回路
５００ 表示モジュール
５０１ プリント配線板
５０２ 端子部
５０３ ワイヤ
５０４ ＦＰＣ
５０５ 接続部
５１２ 絶縁層
５１４ 導電層
５７４ 絶縁層
５８１ 絶縁層
５９２ 絶縁層
５９４ 絶縁層
５９６ 導電層
５９８ 絶縁層
５９９ 絶縁層
４４１１ 発光層
４４１２ 発光層
４４１３ 発光層
４４２０－１ 層
４４２０－２ 層
４４２０ 層
４４３０－１ 層
４４３０－２ 層
４４３０ 層
４４４０ 中間層
６５００ 電子機器
６５０１ 筐体
６５０２ 表示部
６５０３ 電源ボタン
６５０４ ボタン
６５０５ スピーカ
６５０６ マイク
６５０７ カメラ
６５０８ 光源
６５１０ 保護部材
６５１１ 表示パネル
６５１２ 光学部材
６５１３ タッチセンサパネル
６５１５ ＦＰＣ
６５１６ ＩＣ
６５１７ プリント基板
６５１８ バッテリ
７０００ 表示部
７１００ テレビジョン装置
７１０１ 筐体
７１０３ スタンド
７１１１ リモコン操作機
７２００ ノート型パーソナルコンピュータ
７２１１ 筐体
７２１２ キーボード
７２１３ ポインティングデバイス
７２１４ 外部接続ポート
７３００ デジタルサイネージ
７３０１ 筐体
７３０３ スピーカ
７３１１ 情報端末機
７４００ デジタルサイネージ
７４０１ 柱
７４１１ 情報端末機
９０００ 筐体
９００１ 表示部
９００２ カメラ
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ アイコン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９１０３ タブレット端末
９２００ 携帯情報端末
９２０１ 携帯情報端末
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
