IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 太陽誘電株式会社の特許一覧

<>
  • 特開-セラミック電子部品 図1
  • 特開-セラミック電子部品 図2
  • 特開-セラミック電子部品 図3
  • 特開-セラミック電子部品 図4
  • 特開-セラミック電子部品 図5
  • 特開-セラミック電子部品 図6
  • 特開-セラミック電子部品 図7
  • 特開-セラミック電子部品 図8
  • 特開-セラミック電子部品 図9
  • 特開-セラミック電子部品 図10
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024159239
(43)【公開日】2024-11-08
(54)【発明の名称】セラミック電子部品
(51)【国際特許分類】
   H01G 4/30 20060101AFI20241031BHJP
【FI】
H01G4/30 201C
H01G4/30 513
【審査請求】未請求
【請求項の数】8
【出願形態】OL
(21)【出願番号】P 2023075094
(22)【出願日】2023-04-28
(71)【出願人】
【識別番号】000204284
【氏名又は名称】太陽誘電株式会社
(74)【代理人】
【識別番号】100087480
【弁理士】
【氏名又は名称】片山 修平
(72)【発明者】
【氏名】永井 僚
(72)【発明者】
【氏名】阿部 大祐
(72)【発明者】
【氏名】佐々木 真一
(72)【発明者】
【氏名】吉田 周
【テーマコード(参考)】
5E001
5E082
【Fターム(参考)】
5E001AB03
5E001AC05
5E082AA01
5E082AB03
5E082EE11
5E082FF05
5E082FG26
5E082GG10
(57)【要約】
【課題】 クラックの発生を抑制することができるセラミック電子部品を提供する。
【解決手段】 セラミック電子部品は、複数の誘電体層と、前記複数の誘電体層を介して設けられ、互いに対向する2端面に交互に引き出された複数の内部電極層と、を有する積層構造と、前記複数の内部電極層が対向する第1方向と、前記2端面が対向する第2方向とに直交する第3方向において前記積層構造を挟む1対のサイドマージンと、を備え、前記複数の内部電極層の少なくとも隣り合う2層について、前記第3方向における前記2層の幅を100%とした場合に、前記第3方向の前記サイドマージン側端から内方に5%の範囲の連続率差が20%以上となっており、前記2端面に交互に引き出された内部電極層同士が対向する容量部において、前記第3方向の中心から±20%の範囲かつ前記第1方向の中心から±20%の範囲における各内部電極層の連続率差は、±10%以内の範囲にある。
【選択図】 図6
【特許請求の範囲】
【請求項1】
複数の誘電体層と、前記複数の誘電体層を介して設けられ、互いに対向する2端面に交互に引き出された複数の内部電極層と、を有する積層構造と、
前記複数の内部電極層が対向する第1方向と、前記2端面が対向する第2方向とに直交する第3方向において前記積層構造を挟む1対のサイドマージンと、を備え、
前記複数の内部電極層の少なくとも隣り合う2層について、前記第3方向における前記2層の幅を100%とした場合に、前記第3方向の前記サイドマージン側端から内方に5%の範囲の連続率差が20%以上となっており、
前記2端面に交互に引き出された内部電極層同士が対向する容量部において、前記第3方向の中心から±20%の範囲かつ前記第1方向の中心から±20%の範囲における各内部電極層の連続率差は、±10%以内の範囲にある、セラミック電子部品。
【請求項2】
複数の誘電体層と、前記複数の誘電体層を介して設けられ、互いに対向する2端面に交互に引き出された複数の内部電極層と、を有する積層構造と、
前記複数の内部電極層が対向する第1方向と、前記2端面が対向する第2方向とに直交する第3方向において前記積層構造を挟む1対のサイドマージンと、を備え、
前記複数の内部電極層について、前記第3方向における前記複数の内部電極層の幅を100%とした場合に、前記第3方向の前記サイドマージン側端から内方に5%の範囲の各内部電極層の連続率の標準偏差は、前記2端面に交互に引き出された内部電極層同士が対向する容量部において、前記第3方向の中心から±20%の範囲かつ前記第1方向の中心から±20%の範囲における各内部電極層の連続率の標準偏差よりも大きい、セラミック電子部品。
【請求項3】
前記複数の内部電極層について、前記第3方向における前記複数の内部電極層の幅を100%とした場合に、前記第3方向の前記サイドマージン側端から内方に5%の各内部電極層の連続率の平均値は、前記容量部において前記第3方向の中心から±20%の範囲かつ前記第1方向の中心から±20%の範囲の各内部電極層の連続率の平均値よりも小さい、請求項1または請求項2に記載のセラミック電子部品。
【請求項4】
前記第3方向における前記複数の内部電極層の幅を100%とした場合に、前記第3方向の前記サイドマージン側端から内方に5%の範囲において、前記複数の内部電極層の連続率が1層毎に異なる、請求項1または請求項2に記載のセラミック電子部品。
【請求項5】
複数の誘電体層と、前記複数の誘電体層を介して設けられ、互いに対向する2端面に交互に引き出された複数の内部電極層と、を有し、略直方体形状を有し、第2方向に互いに対向する2端面に前記複数の内部電極層が交互に引き出されるように形成された積層チップを備え、
前記積層チップは、同じ端面に露出する内部電極層同士が、異なる端面に露出する内部電極層を介さずに対向するエンドマージンを備え、
前記複数の内部電極層の少なくとも隣り合う2層について、前記第2方向における前記2層の長さを100%とした場合に、前記第2方向の前記エンドマージン側端から内方に5%の範囲の連続率差が15%以上となっており、
前記2端面に交互に引き出された内部電極層同士が対向する容量部において、前記第2方向の中心から±20%の範囲かつ前記複数の内部電極層が対向する第1方向の中心から±20%の範囲における各内部電極層の連続率差は、±10%以内の範囲にある、セラミック電子部品。
【請求項6】
複数の誘電体層と、前記複数の誘電体層を介して設けられ、互いに対向する2端面に交互に引き出された複数の内部電極層と、を有し、略直方体形状を有し、第2方向に互いに対向する2端面に前記複数の内部電極層が交互に引き出されるように形成された積層チップを備え、
前記積層チップは、同じ端面に露出する内部電極層同士が、異なる端面に露出する内部電極層を介さずに対向するエンドマージンを備え、
前記複数の内部電極層について、前記第2方向における前記複数の内部電極層の長さを100%とした場合に、前記第2方向の前記エンドマージン側端から内方に5%の範囲の各内部電極層の連続率の標準偏差は、前記2端面に交互に引き出された内部電極層同士が対向する容量部において、前記第2方向の中心から±20%の範囲かつ前記複数の内部電極層が対向する第1方向の中心から±20%の範囲における各内部電極層の連続率の標準偏差よりも大きい、セラミック電子部品。
【請求項7】
前記複数の内部電極層について、前記第2方向における前記複数の内部電極層の長さを100%とした場合に、前記第2方向の前記エンドマージン側端から内方に5%の範囲の各内部電極層の連続率の平均値は、前記容量部において前記第2方向の中心から±20%の範囲かつ前記第1方向の中心から±20%の範囲の各内部電極層の連続率の平均値よりも小さい、請求項5または請求項6に記載のセラミック電子部品。
【請求項8】
前記第2方向における前記複数の内部電極層の長さを100%とした場合に、前記第2方向の前記エンドマージン側端から内方に5%の範囲において、前記複数の内部電極層の連続率が1層毎に異なる、請求項5または請求項6に記載のセラミック電子部品。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、セラミック電子部品に関する。
【背景技術】
【0002】
近年、電子機器の小型高密度化に伴い、積層セラミックコンデンサなどのセラミック電子部品(例えば、特許文献1~6参照)も小型大容量化が求められている。積層セラミックコンデンサを大容量化するためには、内部電極層の交差面積を増加させる必要があり、内部電極層の連続率を高めることが効果的である。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2009-164446号公報
【特許文献2】特開2021-086972号公報
【特許文献3】特開2015-111651号公報
【特許文献4】特開2017-103262号公報
【特許文献5】特開2013-89944号公報
【特許文献6】特開2015-053526号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、内部電極層の連続率が高くなると、誘電体層と内部電極層との界面の密着力が低下するため、焼成時の収縮差による内部応力が原因で、層間剥離(デラミネーション)といったクラックが発生する可能性がある。また、誘電体層に電圧を印加すると電歪現象(逆圧電現象)が生じる。電歪現象は、電界の印加方向の膨張によって機械的変位が生じる現象である。電歪現象が生じると、強度の低い領域でクラックが発生する可能性がある。これらのクラックが発生することで、破壊電圧や耐電圧の低下を招いてしまうという問題があった。
【0005】
本発明は、上記課題に鑑みなされたものであり、クラックの発生を抑制することができるセラミック電子部品を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明に係るセラミック電子部品は、複数の誘電体層と、前記複数の誘電体層を介して設けられ、互いに対向する2端面に交互に引き出された複数の内部電極層と、を有する積層構造と、前記複数の内部電極層が対向する第1方向と、前記2端面が対向する第2方向とに直交する第3方向において前記積層構造を挟む1対のサイドマージンと、を備え、前記複数の内部電極層の少なくとも隣り合う2層について、前記第3方向における前記2層の幅を100%とした場合に、前記第3方向の前記サイドマージン側端から内方に5%の範囲の連続率差が20%以上となっており、前記2端面に交互に引き出された内部電極層同士が対向する容量部において、前記第3方向の中心から±20%の範囲かつ前記第1方向の中心から±20%の範囲における各内部電極層の連続率差は、±10%以内の範囲にある。
【0007】
本発明に係る他のセラミック電子部品は、複数の誘電体層と、前記複数の誘電体層を介して設けられ、互いに対向する2端面に交互に引き出された複数の内部電極層と、を有する積層構造と、前記複数の内部電極層が対向する第1方向と、前記2端面が対向する第2方向とに直交する第3方向において前記積層構造を挟む1対のサイドマージンと、を備え、前記複数の内部電極層について、前記第3方向における前記複数の内部電極層の幅を100%とした場合に、前記第3方向の前記サイドマージン側端から内方に5%の範囲の各内部電極層の連続率の標準偏差は、前記2端面に交互に引き出された内部電極層同士が対向する容量部において、前記第3方向の中心から±20%の範囲かつ前記第1方向の中心から±20%の範囲における各内部電極層の連続率の標準偏差よりも大きい。
【0008】
上記セラミック電子部品において、前記第3方向における前記複数の内部電極層の幅を100%とした場合に、前記第3方向の前記サイドマージン側端から内方に5%の各内部電極層の連続率の平均値は、前記容量部において前記第3方向の中心から±20%の範囲かつ前記第1方向の中心から±20%の範囲の各内部電極層の連続率の平均値よりも小さくてもよい。
【0009】
上記セラミック電子部品において、前記第3方向における前記複数の内部電極層の幅を100%とした場合に、前記第3方向の前記サイドマージン側端から内方に5%の範囲において、前記複数の内部電極層の連続率が1層毎に異なっていてもよい。
【0010】
本発明に係るセラミック電子部品は、複数の誘電体層と、前記複数の誘電体層を介して設けられ、互いに対向する2端面に交互に引き出された複数の内部電極層と、を有し、略直方体形状を有し、第2方向に互いに対向する2端面に前記複数の内部電極層が交互に引き出されるように形成された積層チップを備え、前記積層チップは、同じ端面に露出する内部電極層同士が、異なる端面に露出する内部電極層を介さずに対向するエンドマージンを備え、前記複数の内部電極層の少なくとも隣り合う2層について、前記第2方向における前記2層の長さを100%とした場合に、前記第2方向の前記エンドマージン側端から内方に5%の範囲の連続率差が15%以上となっており、前記2端面に交互に引き出された内部電極層同士が対向する容量部において、前記第2方向の中心から±20%の範囲かつ前記複数の内部電極層が対向する第1方向の中心から±20%の範囲における各内部電極層の連続率差は、±10%以内の範囲にある。
【0011】
本発明に係る他のセラミック電子部品は、複数の誘電体層と、前記複数の誘電体層を介して設けられ、互いに対向する2端面に交互に引き出された複数の内部電極層と、を有し、略直方体形状を有し、第2方向に互いに対向する2端面に前記複数の内部電極層が交互に引き出されるように形成された積層チップを備え、前記積層チップは、同じ端面に露出する内部電極層同士が、異なる端面に露出する内部電極層を介さずに対向するエンドマージンを備え、前記第2方向における前記複数の内部電極層の長さを100%とした場合に、前記第2方向の前記エンドマージン側端から内方に5%の範囲の各内部電極層の連続率の標準偏差は、前記2端面に交互に引き出された内部電極層同士が対向する容量部において、前記第2方向の中心から±20%の範囲かつ前記複数の内部電極層が対向する第1方向の中心から±20%の範囲における各内部電極層の連続率の標準偏差よりも大きい。
【0012】
上記セラミック電子部品において、前記第2方向における前記複数の内部電極層の長さを100%とした場合に、前記第2方向の前記エンドマージン側端から内方に5%の範囲の各内部電極層の連続率の平均値は、前記容量部において前記第2方向の中心から±20%の範囲かつ前記第1方向の中心から±20%の範囲の各内部電極層の連続率の平均値よりも小さくてもよい。
【0013】
上記セラミック電子部品において、前記第2方向における前記複数の内部電極層の長さを100%とした場合に、前記第2方向の前記エンドマージン側端から内方に5%の範囲において、前記複数の内部電極層の連続率が1層毎に異なていてもよい。
【発明の効果】
【0014】
本発明によれば、クラックの発生を抑制することができるセラミック電子部品およびその製造方法を提供することができる。
【図面の簡単な説明】
【0015】
図1】積層セラミックコンデンサの部分断面斜視図である。
図2図1のA-A線断面図である。
図3図1のB-B線断面図である。
図4】外部電極付近の拡大断面図である。
図5】連続率を例示する図である。
図6】(a)および(b)は積層セラミックコンデンサのTW断面である。
図7】積層セラミックコンデンサのLT断面である。
図8】積層セラミックコンデンサの製造方法のフローを例示する図である。
図9】内部電極形成工程を例示する図である。
図10】SEM写真を例示する図である。
【発明を実施するための形態】
【0016】
以下、図面を参照しつつ、実施形態について説明する。
【0017】
(実施形態)
図1は、実施形態に係る積層セラミックコンデンサ100の部分断面斜視図である。図2は、図1のA-A線断面図である。図3は、図1のB-B線断面図である。図1図3で例示するように、積層セラミックコンデンサ100は、略直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する2端面に設けられた外部電極20a,20bとを備える。なお、積層チップ10の当該2端面以外の4面のうち、積層方向の上面および下面以外の2面を側面と称する。外部電極20a,20bは、積層チップ10の積層方向の上面、下面および2側面に延在している。ただし、外部電極20a,20bは、互いに離間している。
【0018】
なお、図1図3において、T軸方向(第1方向)は、積層方向であり、各内部電極層が対向する方向である。L軸方向(第2方向)は、積層チップ10の長さ方向であって、積層チップ10の2端面が対向する方向であり、外部電極20aと外部電極20bとが対向する方向である。W軸方向(第3方向)は、内部電極層の幅方向であり、積層チップ10の4側面のうち2端面以外の2側面が対向する方向である。T軸方向と、L軸方向と、W軸方向とは、互いに直交している。
【0019】
積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、内部電極層とが、交互に積層された構成を有する。内部電極層は、複数の第1内部電極層12aおよび複数の第2内部電極層12bを備えている。第1内部電極層12aおよび第2内部電極層12bは、交互に積層されている。第1内部電極層12aの端縁は、積層チップ10の外部電極20aが設けられた第1端面に引き出されている。第2内部電極層12bの端縁は、積層チップ10の外部電極20bが設けられた第2端面に引き出されている。それにより、第1内部電極層12aおよび第2内部電極層12bは、外部電極20aと外部電極20bとに、交互に導通している。その結果、積層セラミックコンデンサ100は、コンデンサ単位が積層された構成を有する。また、誘電体層11と内部電極層との積層体において、積層方向の最外層には内部電極層が配置され、当該積層体の上面および下面は、カバー層13によって覆われている。カバー層13は、セラミック材料を主成分とする。例えば、カバー層13は、誘電体層11と組成が同じであっても、異なっていても構わない。
【0020】
積層セラミックコンデンサ100のサイズは、例えば、長さ0.25mm、幅0.125mm、高さ0.125mmであり、または長さ0.4mm、幅0.2mm、高さ0.2mm、または長さ0.6mm、幅0.3mm、高さ0.3mmであり、または長さ1.0mm、幅0.5mm、高さ0.5mmであり、または長さ3.2mm、幅1.6mm、高さ1.6mmであり、または長さ4.5mm、幅3.2mm、高さ2.5mmであるが、これらのサイズに限定されるものではない。ただ、大形状品ほどクラック抑制に効果があると考えられるため、長さ3.2mm、幅1.6mmのサイズ以上であるとなお良い。
【0021】
第1内部電極層12aおよび第2内部電極層12bは、ニッケル(Ni)、銅(Cu)、スズ(Sn)等の卑金属やこれらの合金を主成分とする。第1内部電極層12aおよび第2内部電極層12bの主成分として、白金(Pt)、パラジウム(Pd)、銀(Ag)、金(Au)などの貴金属やこれらを含む合金を用いてもよい。T軸方向における第1内部電極層12aおよび第2内部電極層12bの1層あたりの平均厚みは、2μm以下である。第1内部電極層12aの1層あたりの平均厚みは、積層セラミックコンデンサ100の断面をSEM(走査型電子顕微鏡)で観察し、異なる10層の第1内部電極層12aについてそれぞれ10点ずつ厚みを測定し、全測定点の平均値を導出することによって測定することができる。第2内部電極層12bの1層あたりの平均厚みは、積層セラミックコンデンサ100の断面をSEM(走査型電子顕微鏡)で観察し、異なる10層の第2内部電極層12bについてそれぞれ10点ずつ厚みを測定し、全測定点の平均値を導出することによって測定することができる。
【0022】
誘電体層11は、例えば、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主相とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3-αを含む。例えば、当該セラミック材料として、チタン酸バリウム(BaTiO),ジルコン酸カルシウム(CaZrO),チタン酸カルシウム(CaTiO),チタン酸ストロンチウム(SrTiO),チタン酸マグネシウム(MgTiO),ペロブスカイト構造を形成するBa1-x-yCaSrTi1-zZr(0≦x≦1,0≦y≦1,0≦z≦1)等のうち少なくとも1つから選択して用いることができる。Ba1-x-yCaSrTi1-zZrは、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸バリウム、チタン酸ジルコン酸バリウム、チタン酸ジルコン酸カルシウムおよびチタン酸ジルコン酸バリウムカルシウムなどである。例えば、誘電体層11において、主成分セラミックは、90at%以上含まれている。T軸方向における誘電体層11の1層あたりの平均厚みは、10μm以下である。T軸方向における誘電体層11の1層あたりの平均厚みは、積層セラミックコンデンサ100の断面をSEM(走査型電子顕微鏡)で観察し、異なる10層の誘電体層11についてそれぞれ10点ずつ厚みを測定し、全測定点の平均値を導出することによって測定することができる。
【0023】
誘電体層11には、添加物が添加されていてもよい。誘電体層11への添加物として、ジルコニウム(Zr)、ハフニウム(Hf)、マグネシウム(Mg)、マンガン(Mn)、モリブデン(Mo)、バナジウム(V)、クロム(Cr)、希土類元素(イットリウム(Y)、サマリウム(Sm)、ユーロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)およびイッテルビウム(Yb))の酸化物、または、コバルト(Co)、ニッケル(Ni)、リチウム(Li)、ホウ素(B)、ナトリウム(Na)、カリウム(K)もしくはケイ素(Si)を含む酸化物、または、コバルト、ニッケル、リチウム、ホウ素、ナトリウム、カリウムもしくはケイ素を含むガラスが挙げられる。
【0024】
図2で例示するように、外部電極20aに接続された第1内部電極層12aと外部電極20bに接続された第2内部電極層12bとが対向する領域は、積層セラミックコンデンサ100において電気容量を生じる領域である。そこで、当該電気容量を生じる領域を、容量部14と称する。すなわち、容量部14は、異なる外部電極に接続された隣接する内部電極層同士が対向する領域である。
【0025】
外部電極20aに接続された第1内部電極層12a同士が、外部電極20bに接続された第2内部電極層12bを介さずに積層方向に対向する領域を、第1エンドマージン15aと称する。また、外部電極20bに接続された第2内部電極層12b同士が、外部電極20aに接続された第1内部電極層12aを介さずに積層方向に対向する領域を、第2エンドマージン15bと称する。各エンドマージンは、同じ外部電極に接続された内部電極層が、異なる外部電極に接続された内部電極層を介さずに積層方向に対向する領域である。第1エンドマージン15aおよび第2エンドマージン15bは、電気容量を生じない領域である。
【0026】
図3で例示するように、積層チップ10において、サイドマージン16は、誘電体層11、第1内部電極層12a、および第2内部電極層12bの積層構造の2側面側の端部(W軸方向の端部)を覆うように設けられた領域である。すなわち、図3においては、サイドマージン16は、W軸方向において、容量部14の外側に設けられた領域である。即ちサイドマージン16は、積層方向から見た容量部14に隣接した外側の領域であって、内部電極層が引き出されていない側の容量部14に隣接した外側の領域である。サイドマージン16も、電気容量を生じない領域である。
【0027】
図4(a)は、外部電極20a付近の拡大断面図である。図4(a)では、ハッチングを省略している。図4(a)で例示するように、外部電極20aは、下地層21a上に、めっき層22aが設けられた構造を有している。下地層21aは、積層チップ10の第1端面に接する接触層として機能する。下地層21aは、Ni、Cuなどを主成分とする。下地層21aは、ガラス成分を含んでいてもよい。
【0028】
めっき層22aは、Ni、Cu、Al、Zn、Snなどの金属またはこれらの2以上の合金を主成分とする。めっき層22aは、単一金属成分のめっき層でもよく、互いに異なる金属成分の複数のめっき層でもよい。例えば、図4では、めっき層22aは、下地層21a側から順に、第1めっき層23a、第2めっき層24aおよび第3めっき層25aが形成された構造を有する。第1めっき層23aは、例えば、Snめっき層である。第2めっき層24aは、例えば、Niめっき層である。第3めっき層25aは、例えば、Snめっき層である。
【0029】
図4(b)は、外部電極20b付近の拡大断面図である。図4(b)では、ハッチを省略している。図4(b)で例示するように、外部電極20bは、下地層21b上に、めっき層22bが設けられた構造を有している。下地層21bは、積層チップ10の第2端面に接する接触層として機能する。下地層21bは、Ni、Cuなどを主成分とする。下地層21bは、ガラス成分を含んでいてもよい。
【0030】
めっき層22bは、Ni、Cu、Al、Zn、Snなどの金属またはこれらの2以上の合金を主成分とする。めっき層22bは、単一金属成分のめっき層でもよく、互いに異なる金属成分の複数のめっき層でもよい。例えば、めっき層22bは、下地層21b側から順に、第1めっき層23b、第2めっき層24bおよび第3めっき層25bが形成された構造を有する。第1めっき層23bは、例えば、Snめっき層である。第2めっき層24bは、例えば、Niめっき層である。第3めっき層25bは、例えば、Snめっき層である。
【0031】
下地層21aおよび下地層21bは、同じ組成を有していてもよいが、異なる組成を有していてもよい。めっき層22aおよびめっき層22bは、同じ積層構造を有していてもよいが、異なる積層構造を有していてもよい。例えば、めっき層の積層数が異なっていてもよい。第1めっき層23aおよび第1めっき層23bは、同じ組成を有していてもよいが、異なる組成を有していてもよい。第2めっき層24aおよび第2めっき層24bは、同じ組成を有していてもよいが、異なる組成を有していてもよい。第3めっき層25aおよび第3めっき層25bは、同じ組成を有していてもよいが、異なる組成を有していてもよい。
【0032】
このような構造において、小型大容量化を実現するためには、第1内部電極層12aおよび第2内部電極層12bの連続率を高くして内部電極層同士の交差面積を大きくすることが好ましい。
【0033】
ここで、連続率について説明する。図5は、連続率を表す図である。図5で例示するように、第1内部電極層12aまたは第2内部電極層12bにおける長さL0の観察領域において、その金属部分の長さL1,L2,・・・,Lnを測定して合計し、金属部分の割合であるΣLn/L0をその層の連続率と定義することができる。この連続率が100%に近いほど、内部電極層の連続性が良好ということになる。
【0034】
しかしながら、第1内部電極層12aおよび第2内部電極層12bの連続率を高めることで、誘電体層11と、第1内部電極層12aまたは第2内部電極層12bとの界面の密着力が低下するおそれがある。誘電体層11と内部電極層との界面の密着力が低下すると、焼成時の収縮差による内部応力が原因で、層間剥離(デラミネーション)といったクラックが発生する可能性がある。
【0035】
また、積層セラミックコンデンサは、誘電体層に電圧を印加すると電歪現象(逆圧電現象)が生じる。電歪現象は、電界の印加方向への膨張によって機械的変位が生じる現象である。電歪現象により、強度の低いサイドマージン16、第1エンドマージン15a、または第2エンドマージン15bの近傍でクラックが発生する可能性がある。これらのクラックが発生することで、破壊電圧や耐電圧の低下を招くおそれがある。特に、大形状品ほどクラック抑制に効果があると考えられる。一般的に、大形状品になればなるほど電歪等の応力による変形量が大きくなるため、クラックが発生しやすい傾向にある。ここでいう大形状品とは、例えば、長さ3.2mm、幅1.6mmのサイズ以上である。
【0036】
そこで、本実施形態に係る積層セラミックコンデンサ100は、内部応力を要因とする各種クラックを抑制することができる構成を有している。
【0037】
まず、図2で説明した容量部14の各領域の名称について説明する。図6(a)および図6(b)は、積層セラミックコンデンサ100のTW断面である。例えば、L軸方向の中央におけるTW断面である。図6(a)および図6(b)で例示するように、容量部14において、W軸方向における第1内部電極層12a及び第2内部電極層12bの幅を100%とした場合に、W軸方向のサイドマージン16側端から内方に5%の範囲の領域を外側領域E_Wと称する。上記外側領域E_Wは、4%の範囲だとなお良い。容量部14において、容量部14のW軸方向の幅を100%とした場合にW軸方向において中心から±20%の範囲、かつ容量部14のT軸方向の幅を100%とした場合にT軸方向において中心から±20%の範囲の領域を中央領域C_Wと称する。
【0038】
外側領域E_Wにおいて、少なくとも隣り合う2層の内部電極層(第1内部電極層12aおよび第2内部電極層12b)に着目した場合に、連続率差が20%以上となっている。例えば、第1内部電極層12aの連続率が50%であり、隣接する第2内部電極層12bの連続率が70%となっている。したがって、外側領域E_Wでは、連続率の高い内部電極層と、連続率の低い内部電極層とが混在するようになる。次に、中央領域C_Wにおいては、各内部電極層の連続率差が、±10%以内の範囲にある。したがって、中央領域C_Wでは、各内部電極層の連続率差が小さくなる。このような構成により、内部に向かって段階的に連続率差が小さくなるようになるため、焼成時の収縮差が緩和され、内部応力(収縮応力)そのものが抑制され、クラックの発生が抑制される。
【0039】
外側領域E_Wの連続率差を大きくする観点から、少なくとも隣り合う2層の内部電極層(第1内部電極層12aおよび第2内部電極層12b)に着目した場合に、連続率差が25%以上であることが好ましく、30%以上であることがより好ましい。
【0040】
一方で、連続率差が大きいと、第1内部電極層12aの連続率を低下させることによる容量低下が懸念される。そこで、少なくとも隣り合う2層の内部電極層(第1内部電極層12aおよび第2内部電極層12b)に着目した場合の連続率差に上限を設けることが好ましい。当該連続率差は、50%以下であることが好ましく、45%以下であることがより好ましく、40%以下であることがさらに好ましい。
【0041】
例えば、外側領域E_Wにおいて、T軸方向の最外層の2層の内部電極層を除いて、隣り合う各2層の内部電極層(第1内部電極層12aおよび第2内部電極層12b)に着目した場合に、連続率差が20%以上であることが好ましく、25%以上であることがより好ましく、30%以上であることがさらに好ましい。また、当該連続率差は、50%以下であることが好ましく、45%以下であることがより好ましく、40%以下であることがさらに好ましい。
【0042】
例えば、外側領域E_Wにおいて、各第1内部電極層12aの連続率の平均値と、各第2内部電極層12bの連続率の平均値との差が、20%以上であることが好ましく、25%以上であることがより好ましく、30%以上であることがさらに好ましい。
【0043】
中央領域C_Wにおける各内部電極層のバラツキを小さくする観点から、中央領域C_Wにおける各内部電極層の連続率差は、±8%以内の範囲にあることが好ましく、±5%以内の範囲にあることがより好ましい。
【0044】
中央領域C_Wにおける全ての第1内部電極層12aおよび第2内部電極層12bの各連続率の平均値よりも、外側領域E_Wにおける全ての第1内部電極層12aおよび第2内部電極層12bの各連続率の平均値の方が小さくなっていることが好ましい。この構成によれば、サイドマージン16に近い外側領域E_Wにおける各内部電極層の連続率が低くなることから、サイドマージン16近傍ではセラミック比率が高くなり、外側領域E_Wの強度が高くなってクラックの発生が抑制され、外側領域E_Wでは誘電体層11と各内部電極層との密着力が高くなって層間剥離が抑制される。また、中央領域C_Wでは各内部電極層の連続率の平均値が高いことから、外側領域E_Wから中央領域C_Wに向かってセラミック比率が段階的に低下することになり、焼成時の収縮差が緩和され、内部応力(収縮応力)そのものが抑制され、クラックの発生が抑制される。
【0045】
中央領域C_Wにおける全ての第1内部電極層12aおよび第2内部電極層12bの各連続率の平均値平均値と、外側領域E_Wにおける全ての第1内部電極層12aおよび第2内部電極層12bの各連続率の平均値との差異は、10%以上であることが好ましく、15%以上であることがより好ましく、20%以上であることがさらに好ましい。
【0046】
なお、中央領域C_Wにおける全ての第1内部電極層12aおよび第2内部電極層12bの各連続率の連続率のバラツキよりも、外側領域E_Wにおける全ての第1内部電極層12aおよび第2内部電極層12bの各連続率のバラツキが大きくなっていることが好ましい。この場合、外側領域E_Wでは、連続率の低い層が設けられる一方で、連続率の高い層も設けられることになる。それにより、容量低下を抑制することができる。例えば、外側領域E_Wにおいて、各内部電極層の連続率は、1層おきに低い、高い、を繰り返すことが好ましい。
【0047】
例えば、外側領域E_Wにおける全ての第1内部電極層12aおよび第2内部電極層12bの各連続率の標準偏差は、中央領域C_Wにおける全ての第1内部電極層12aおよび第2内部電極層12bの各連続率の標準偏差よりも大きいことが好ましい。
【0048】
次に、LT断面における容量部14の各領域の名称について説明する。図7は、積層セラミックコンデンサ100のLT断面である。例えば、W軸方向の中央におけるLT断面である。図7で例示するように、容量部14において、L軸方向における内部電極層12の長さを100%とした場合に、L軸方向の第1エンドマージン15a側端から内方に5%の範囲の領域および第2エンドマージン15b側端から内方の5%の範囲の領域をそれぞれ外側領域E_Lと称する。上記外側領域E_Lは、3%の範囲だとなお良い。容量部14において、容量部14のL軸方向の幅を100%とした場合にL軸方向において中心から±20%の範囲、かつ容量部14のT軸方向の幅を100%とした場合にT軸方向において中心から±20%の範囲の領域を中央領域C_Lと称する。
【0049】
外側領域E_Lにおいて、少なくとも隣り合う2層の内部電極層(第1内部電極層12aおよび第2内部電極層12b)に着目した場合に、連続率差が15%以上となっている。例えば、第1内部電極層12aの連続率が55%であり、隣接する第2内部電極層12bの連続率が70%となっている。したがって、外側領域E_Lでは、連続率の高い内部電極層と、連続率の低い内部電極層とが混在するようになる。次に、中央領域C_Lにおいては、各内部電極層の連続率差が、±10%以内の範囲にある。したがって、中央領域C_Lでは、各内部電極層の連続率差が小さくなる。このような構成により、内部に向かって段階的に連続率差が小さくなるようになるため、焼成時の収縮差が緩和され、内部応力(収縮応力)そのものが抑制され、クラックの発生が抑制される。
【0050】
外側領域E_Lの連続率差を大きくする観点から、少なくとも隣り合う2層の内部電極層(第1内部電極層12aおよび第2内部電極層12b)に着目した場合に、連続率差が20%以上であることが好ましく、25%以上であることがより好ましい。
【0051】
一方で、外側領域E_Lの連続率を低下させることによる容量低下が懸念される。そこで、少なくとも隣り合う2層の内部電極層(第1内部電極層12aおよび第2内部電極層12b)に着目した場合の連続率差に上限を設けることが好ましい。当該連続率差は、50%以下であることが好ましく、45%以下であることがより好ましく、40%以下であることがさらに好ましい。
【0052】
例えば、外側領域E_Lにおいて、T軸方向の最外層の2層の内部電極層を除いて、隣り合う各2層の内部電極層(第1内部電極層12aおよび第2内部電極層12b)に着目した場合に、連続率差が15%以上であることが好ましく、20%以上であることがより好ましく、25%以上であることがさらに好ましい。また、当該連続率差は、50%以下であることが好ましく、45%以下であることがより好ましく、40%以下であることがさらに好ましい。
【0053】
例えば、外側領域E_Lにおいて、各第1内部電極層12aの連続率の平均値と、各第2内部電極層12bの連続率の平均値との差が、15%以上であることが好ましく、20%以上であることがより好ましく、25%以上であることがさらに好ましい。
【0054】
中央領域C_Lにおける各内部電極層のバラツキを小さくする観点から、中央領域C_Lにおける各内部電極層の連続率差は、±8%以内の範囲にあることが好ましく、±5%以内の範囲にあることがより好ましい。
【0055】
中央領域C_Lにおける全ての第1内部電極層12aおよび第2内部電極層12bの各連続率の平均値よりも、外側領域E_Lにおける全ての第1内部電極層12aおよび第2内部電極層12bの各連続率の平均値の方が小さくなっていることが好ましい。この構成によれば、第1エンドマージン15aおよび第2エンドマージン15bに近い外側領域E_Lにおける各内部電極層の連続率が低くなることから、第1エンドマージン15aおよび第2エンドマージン15bの近傍ではセラミック比率が高くなり、外側領域E_Lの強度が高くなってクラックの発生が抑制され、外側領域E_Lでは誘電体層11と各内部電極層との密着力が高くなって層間剥離が抑制される。また、中央領域C_Lでは各内部電極層の連続率の平均値が高いことから、外側領域E_Lから中央領域C_Lに向かってセラミック比率が段階的に低下することになり、焼成時の収縮差が緩和され、内部応力(収縮応力)そのものが抑制され、クラックの発生が抑制される。
【0056】
中央領域C_Lにおける全ての第1内部電極層12aおよび第2内部電極層12bの各連続率の平均値と、外側領域E_Lにおける全ての第1内部電極層12aおよび第2内部電極層12bの各連続率の平均値との差異は、10%以上であることが好ましく、15%以上であることがより好ましく、20%以上であることがさらに好ましい。
【0057】
なお、中央領域C_Lにおける全ての第1内部電極層12aおよび第2内部電極層12bの各連続率の連続率のバラツキよりも、外側領域E_Lにおける全ての第1内部電極層12aおよび第2内部電極層12bの各連続率のバラツキが大きくなっていることが好ましい。この場合、外側領域E_Lでは、連続率の低い層が設けられる一方で、連続率の高い層も設けられることになる。それにより、容量低下を抑制することができる。例えば、外側領域E_Lにおいて、各内部電極層の連続率は、1層おきに低い、高い、を繰り返すことが好ましい。
【0058】
例えば、外側領域E_Lにおける全ての第1内部電極層12aおよび第2内部電極層12bの各連続率の標準偏差は、中央領域C_Lにおける全ての第1内部電極層12aおよび第2内部電極層12bの各連続率の標準偏差よりも大きいことが好ましい。
【0059】
続いて、積層セラミックコンデンサ100の製造方法について説明する。図8は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
【0060】
(原料粉末作製工程)
まず、誘電体層11を形成するための誘電体材料を用意する。誘電体層11に含まれるAサイト元素およびBサイト元素は、通常はABOの粒子の焼結体の形で誘電体層11に含まれる。例えば、チタン酸バリウムは、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このチタン酸バリウムは、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。本実施形態においては、楕円形状または針形状の二酸化チタンを用いて、水酸化バリウムの水溶液中で水熱合成を行なう。それにより、扁平形状のチタン酸バリウムの粉末を合成することができる。また、得られるチタン酸バリウムの粉末の粒径をそろえておく。
【0061】
得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、ジルコニウム、ハフニウム、マグネシウム、マンガン、モリブデン、バナジウム、クロム、希土類元素(イットリウム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウムおよびイッテルビウム)の酸化物、または、コバルト、ニッケル、リチウム、ホウ素、ナトリウム、カリウムもしくはケイ素を含む酸化物、または、コバルト、ニッケル、リチウム、ホウ素、ナトリウム、カリウムもしくはケイ素を含むガラスが挙げられる。
【0062】
例えば、セラミック原料粉末に添加化合物を含む化合物を湿式混合し、乾燥および粉砕してセラミック材料を調製する。例えば、上記のようにして得られたセラミック材料について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。以上の工程により、誘電体材料が得られる。
【0063】
(塗工工程)
次に、得られた原料粉末に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリを使用して、例えばダイコータ法やドクターブレード法により、基材上に誘電体グリーンシート51a,51bを塗工して乾燥させる。基材は、例えば、ポリエチレンテレフタレート(PET)フィルムである。塗工工程を例示する図は省略した。
【0064】
(内部電極形成工程)
次に、図9で例示するように、誘電体グリーンシート51aの表面に、有機バインダを含む内部電極形成用の金属導電ペーストを印刷することで、内部電極パターン53を配置する。なお、内部電極パターン53は、内部電極パターン53aと内部電極パターン53bとから構成されており、内部電極パターン53bは膜厚が薄くなる箇所を示している。誘電体グリーンシート51aの表面において、内部電極パターン53は、L軸方向の一方端まで延在しているが、他方端までは延在していない。また、内部電極パターン53は、誘電体グリーンシート51aの表面において、W軸方向の両端までは延在していない。内部電極パターン53は、低粘度の金属導電ペーストを使用しているため、ぬれ広がりやすく、内部電極パターンの周囲の膜厚が薄くなる。内部電極パターン53は、第1内部電極層12aの形状に対応する。内部電極パターン53が配置された誘電体グリーンシート51aを、第1積層単位と称する。
【0065】
次に、誘電体グリーンシート51bの表面に、有機バインダを含む内部電極形成用の金属導電ペーストを印刷することで、内部電極パターン52を配置する。なお、内部電極パターン52は、内部電極パターン52aと内部電極パターン52bとから構成されており、内部電極パターン52bは膜厚が薄くなる箇所を示している。誘電体グリーンシート51bの表面において、内部電極パターン52は、L軸方向の他方端まで延在しているが、一方端までは延在していない。また、内部電極パターン52は、誘電体グリーンシート51bの表面において、W軸方向の両端およびL軸方向の一方端までは延在していない。内部電極パターン52は、高粘度の金属導電ペーストを使用しているため、ぬれが悪く、L軸方向の内部電極パターンの片端の膜厚が薄くなる。内部電極パターン52は、第2内部電極層12bの形状に対応する。内部電極パターン52が配置された誘電体グリーンシート51bを、第2積層単位と称する。
【0066】
なお、内部電極パターン52に含まれる金属導電ペーストの粘度を、内部電極パターン53に含まれる金属導電ペーストの粘度よりも高くする。例えば、内部電極パターン52に含まれる金属導電ペーストの粘度を、内部電極パターン53に含まれる金属導電ペーストの粘度の10倍以上とする。
【0067】
なお、誘電体グリーンシート51aの表面において、内部電極パターン52が配置されていない領域に誘電体パターンを配置して段差を埋めてもよい。誘電体グリーンシート51bの表面において、内部電極パターン53が配置されていない領域に誘電体パターンを配置して段差を埋めてもよい。
【0068】
その後、図9で例示するように、第1積層単位と第2積層単位とを交互に積層していく。例えば、合計の積層数を100~500層とする。第1積層単位と第2積層単位とが積層された積層体の上下に、カバーシート54を所定数(例えば2~10層)だけ積層して熱圧着する。カバーシート54も、セラミック粉末を含むグリーンシートである。
【0069】
このような積層体において、容量部14に対応する領域において、L軸方向の両端およびW軸方向の両端において、内部電極パターンの粘度が、1層おきに高い、低い、を繰り返すようになる。
【0070】
(焼成工程)
このようにして得られたセラミック積層体を、N雰囲気で脱バインダ処理した後に外部電極20a,20bの下地層となる金属ペーストをディップ法で塗布し、酸素分圧が10-12MPa~10-9MPa、1160℃~1280℃(例えば、1180℃以上、1230℃以下)の還元雰囲気で、5分~10時間の焼成を行なう。
【0071】
(再酸化処理工程)
還元雰囲気で焼成された誘電体層11の部分的に還元された主相であるチタン酸バリウムに酸素を戻すために、第1内部電極層12aおよび第2内部電極層12bを酸化させない程度に、約1000℃でNと水蒸気の混合ガス中、もしくは500℃~700℃の大気中での熱処理が行われることがある。この工程は、再酸化処理工程とよばれる。
【0072】
(めっき処理工程)
その後、外部電極20a,20bの下地層上に、めっき処理により、銅、ニッケル、スズ等の金属コーティングを行う。以上の工程により、積層セラミックコンデンサ100が完成する。
【0073】
本実施形態に係る製造方法によれば、第1積層単位と第2積層単位との積層体において、容量部14に対応する領域において、L軸方向の両端およびW軸方向の両端において、内部電極パターンに含まれる金属導電ペーストの粘度が、1層おきに低い、高い、を繰り返すようになる。それにより、焼成後の容量部14において、外側領域E_Lおよび外側領域E_Wにおいて、内部電極層の連続率が、1層おきに低い、高い、を繰り返すようになる。具体的には、粘度の低い金属導電ペーストを含む内部電極パターンにおいては両端が薄くなるため、焼成後の連続率が低下する。その結果、外側領域E_Lおよび外側領域E_Wでは、隣り合う2層の内部電極層において連続率差が大きくなり、中央領域C_Lおよび中央領域C_Wでは連続率差が小さくなる。内部電極パターンに含まれる金属導電ペーストの粘度調整することによって、積層セラミックコンデンサ100の構造が得られる。なお、印刷板の設計変更によって印刷膜厚を調整し、内部電極パターンの両端を薄くすることによって、当該両端における焼成後の連続率を低下させてもよい。
【0074】
なお、図9では、各誘電体グリーンシートをカットした後に内部電極パターンを配置しているが、それに限られない。例えば、大きい基材上に、複数の誘電体グリーンシートに対応する領域を形成し、その上に内部電極パターンを配置し、カットすることで、個片化してもよい。
【0075】
なお、上記各実施形態においては、積層セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、それに限られない。例えば、バリスタやサーミスタなどの、他の積層セラミック電子部品を用いてもよい。
【実施例0076】
(実施例)
実施例では、上記実施形態に係る製造方法に従って積層セラミックコンデンサを作製した。具体的には、第1積層単位と第2積層単位との積層体において、容量部14に対応する領域において、L軸方向の両端およびW軸方向の両端において、内部電極パターンの粘度が、1層おきに低い、高い、を繰り返すようにした。第1積層単位と第2積層単位とを合計で654層積層した。
【0077】
WT断面において、W軸方向における内部電極層の幅を100%とした場合に、W軸方向のサイドマージン側端から内方に5%の範囲の外側領域E_WをSEMで撮影し、内部電極層の連続率を1層ごとに測定した。図10は、当該領域のSEM写真を描いた図である。網掛けの部分が内部電極層に相当する。当該外側領域E_Wにおいて、1層ごとに内部電極層の連続率が異なっていた。40%~50%の連続率を有する内部電極層と、60%~70%の連続率を有する内部電極層とが交互に積層されていた。
【0078】
WT断面において、W軸方向中央の中央領域C_Wを、外側領域E_Wと同じ視野範囲のSEM写真を取得し、図10と同様に、内部電極層の連続率を1層ごとに測定した。当該中央領域C_Wにおいて、各内部電極層の連続率は、60%~70%であり、層ごとの連続率差は小さくなっていることが確認された。
【0079】
LT断面において、L軸方向における内部電極層の長さを100%とした場合に、L軸方向のエンドマージン側端から内方に5%の範囲の外側領域E_LをSEMで撮影し、図10と同様に、内部電極層の連続率を1層ごとに測定した。当該外側領域E_Lにおいて、1層ごとに内部電極層の連続率が異なっていた。50%~60%の連続率を有する内部電極層と、60%~70%の連続率を有する内部電極層とが交互に積層されていた。
【0080】
LT断面において、L軸方向における内部電極層の長さを100%とした場合に、L軸方向の反対側のエンドマージン側端から内方に5%の範囲の外側領域E_LをSEMで撮影し、図10と同様に、内部電極層の連続率を1層ごとに測定した。当該外側領域E_Lにおいて、1層ごとに内部電極層の連続率が異なっていた。50%~60%の連続率を有する内部電極層と、60%~70%の連続率を有する内部電極層とが交互に積層されていた。
【0081】
LT断面において、L軸方向中央の中央領域C_Lを、外側領域E_Lと同じ視野範囲のSEM写真を取得し、図10と同様に、内部電極層の連続率を1層ごとに測定した。当該中央領域C_Lにおいて、1層ごとに内部電極層の連続率が異なっていた。50%~70%の連続率を有する内部電極層と、60%~70%の連続率を有する内部電極層とが交互に積層されていた。
【0082】
(比較例)
比較例では、第1積層単位と第2積層単位との積層体において、容量部14に対応する領域において、L軸方向の両端およびW軸方向の両端において、内部電極パターンの粘度を各層で同じとした。その他の条件は、実施例と同じとした。
【0083】
WT断面において、W軸方向における内部電極層の幅を100%とした場合に、W軸方向のサイドマージン側端から内方に5%の範囲の外側領域E_WをSEMで撮影し、図10と同様に、内部電極層の連続率を1層ごとに測定した。当該外側領域E_Wにおいて、各内部電極層の連続率は、60%~75%ほどであった。
【0084】
WT断面において、W軸方向中央の中央領域C_Wを、外側領域E_Wと同じ視野範囲のSEM写真を取得し、図10と同様に、内部電極層の連続率を1層ごとに測定した。当該中央領域C_Wにおいて、各内部電極層の連続率は、60%~75%ほどであった。
【0085】
LT断面において、L軸方向における内部電極層の長さを100%とした場合に、L軸方向のエンドマージン側端から内方に5%の範囲の外側領域E_LをSEMで撮影し、図10と同様に、内部電極層の連続率を1層ごとに測定した。当該外側領域E_Wにおいて、各内部電極層の連続率は、60%~75%ほどであった。
【0086】
LT断面において、L軸方向中央の中央領域C_Lを、外側領域E_Lと同じ視野範囲のSEM写真を取得し、図10と同様に、内部電極層の連続率を1層ごとに測定した。当該中央領域C_Lにおいて、各内部電極層の連続率は、60%~75%ほどであった。
【0087】
表1および表2に各連続率についての測定結果を示す。実施例では、外側領域E_Wにおいて隣り合う2層の内部電極層の連続率の差の最大値が20%以上であり、中央領域C_Wにおいて隣り合う2層の内部電極層の連続率の差の最大値が10%以内であった。このように、実施例では、中央領域C_Wと比較して、外側領域E_Wにおいて連続率の差が大きくなっていた。
【0088】
比較例では、外側領域E_Wにおいて隣り合う2層の内部電極層の連続率の差の最大値が10%以内であり、中央領域C_Wにおいて隣り合う2層の内部電極層の連続率の差の最大値が10%以内であった。このように、比較例では、外側領域E_Wおよび中央領域C_Wにおいて、連続率の差が小さくなっていた。
【0089】
次に、実施例では、外側領域E_Wの全ての内部電極層の連続率の平均値が60%であり、中央領域C_Wの全ての内部電極層の連続率の平均値が70%であった。このように、実施例では、中央領域C_Wと比較して、外側領域E_Wにおいて連続率の平均値が小さくなっていた。
【0090】
比較例では、外側領域E_Wの全ての内部電極層の連続率の平均値が70%であり、中央領域C_Wの全ての内部電極層の連続率の平均値が70%であった。このように、比較例では、中央領域C_Wおよび外側領域E_Wにおいて、連続率の平均値が小さくなっていた。
【表1】
【0091】
実施例では、外側領域E_Lにおいて隣り合う2層の内部電極層の連続率の差の最大値が20%以上であり、中央領域C_Lにおいて隣り合う2層の内部電極層の連続率の差の最大値が10%以内であった。このように、実施例では、中央領域C_Lと比較して、外側領域E_Lにおいて連続率の差が大きくなっていた。
【0092】
比較例では、外側領域E_Lにおいて隣り合う2層の内部電極層の連続率の差の最大値が10%以内であり、中央領域C_Lにおいて隣り合う2層の内部電極層の連続率の差の最大値が10%以内であった。このように、比較例では、外側領域E_Lおよび中央領域C_Lにおいて、連続率の差が小さくなっていた。
【0093】
次に、実施例では、外側領域E_Lの全ての内部電極層の連続率の平均値が60%であり、中央領域C_Lの全ての内部電極層の連続率の平均値が70%であった。このように、実施例では、中央領域C_Lと比較して、外側領域E_Lにおいて連続率の平均値が小さくなっていた。
【0094】
比較例では、外側領域E_Lの全ての内部電極層の連続率の平均値が70%であり、中央領域C_Lの全ての内部電極層の連続率の平均値が70%であった。このように、比較例では、中央領域C_Lおよび外側領域E_Lにおいて、連続率の平均値が小さくなっていた。
【表2】
【0095】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【0096】
10 積層チップ
11 誘電体層
12a 第1内部電極層
12b 第2内部電極層
13 カバー層
14 容量部
15 エンドマージン
16 サイドマージン
20a,20b 外部電極
51 誘電体グリーンシート
52a,52b,53a,53b 内部電極パターン
54 カバーシート
100 積層セラミックコンデンサ
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10