知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024159507
(43)【公開日】2024-11-08
(54)【発明の名称】乗算器の演算方法、演算装置、電子機器および記憶媒体
(51)【国際特許分類】
G06F 17/10 20060101AFI20241031BHJP
【ＦＩ】
G06F17/10 Z
【審査請求】有
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2024035064
(22)【出願日】2024-03-07
(31)【優先権主張番号】202310468468.2
(32)【優先日】2023-04-27
(33)【優先権主張国・地域又は機関】CN
(31)【優先権主張番号】202310778309.2
(32)【優先日】2023-06-28
(33)【優先権主張国・地域又は機関】CN
(71)【出願人】
【識別番号】522378775
【氏名又は名称】北京地平▲線▼信息技▲術▼有限公司
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(72)【発明者】
【氏名】ジンナン ディン
(72)【発明者】
【氏名】シャンタオ ウー
【テーマコード（参考）】
5B056
【Ｆターム（参考）】
5B056AA01
5B056FF01
(57)【要約】 （修正有）
【課題】多精度の乗算演算を実現し、ハードウェアリソースの消費量とハードウェア面積とを削減する乗算器の演算方法、演算装置、電子機器及び記憶媒体を提供する。
【解決手段】方法は、乗算器の複数の入力データグループ及び乗算器の符号化方式を決定するステップと、複数の入力データグループにおける少なくとも１つの下位ビット入力データグループを決定するステップと、少なくとも１つの下位ビットデータグループ及び符号化方式に基づいて、少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項を決定するステップと、少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項及び複数の入力データグループに基づいて、目標部分積配列を決定するステップと、目標部分積配列に基づいて、各入力データグループの乗算演算結果を決定するステップと、を含む。
【選択図】図１
【解決手段】方法は、乗算器の複数の入力データグループ及び乗算器の符号化方式を決定するステップと、複数の入力データグループにおける少なくとも１つの下位ビット入力データグループを決定するステップと、少なくとも１つの下位ビットデータグループ及び符号化方式に基づいて、少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項を決定するステップと、少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項及び複数の入力データグループに基づいて、目標部分積配列を決定するステップと、目標部分積配列に基づいて、各入力データグループの乗算演算結果を決定するステップと、を含む。
【選択図】図１
【特許請求の範囲】
【請求項1】
乗算器の複数の入力データグループおよび前記乗算器の符号化方式を決定するステップと、
前記複数の入力データグループにおける少なくとも１つの下位ビット入力データグループを決定するステップと、
前記少なくとも１つの下位ビット入力データグループと前記符号化方式とに基づいて、少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項を決定するステップと、
前記少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項と前記複数の入力データグループとに基づいて、目標部分積配列を取得するステップと、
前記目標部分積配列に基づいて、各入力データグループの乗算演算結果を決定するステップと、を含む、
ことを特徴とする乗算器の演算方法。
前記複数の入力データグループにおける少なくとも１つの下位ビット入力データグループを決定するステップと、
前記少なくとも１つの下位ビット入力データグループと前記符号化方式とに基づいて、少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項を決定するステップと、
前記少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項と前記複数の入力データグループとに基づいて、目標部分積配列を取得するステップと、
前記目標部分積配列に基づいて、各入力データグループの乗算演算結果を決定するステップと、を含む、
ことを特徴とする乗算器の演算方法。
【請求項2】
前記複数の入力データグループにおける少なくとも１つの下位ビット入力データグループと前記符号化方式とに基づいて、前記少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項を決定するステップは、
前記符号化方式と、前記少なくとも１つの下位ビット入力データグループのデータビット幅と、前記複数の入力データグループにおける前記少なくとも１つの下位ビット入力データグループの位置と、に基づいて、前記少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項の位置を決定するステップと、
前記少なくとも１つの下位ビット入力データグループにおける各データの符号ビットの数値に基づいて、前記少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項の補償値を決定するステップと、を含む、
ことを特徴とする請求項１に記載の乗算器の演算方法。
前記符号化方式と、前記少なくとも１つの下位ビット入力データグループのデータビット幅と、前記複数の入力データグループにおける前記少なくとも１つの下位ビット入力データグループの位置と、に基づいて、前記少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項の位置を決定するステップと、
前記少なくとも１つの下位ビット入力データグループにおける各データの符号ビットの数値に基づいて、前記少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項の補償値を決定するステップと、を含む、
ことを特徴とする請求項１に記載の乗算器の演算方法。
【請求項3】
前記符号化方式と、前記少なくとも１つの下位ビット入力データグループのデータビット幅と、前記複数の入力データグループにおける前記少なくとも１つの下位ビット入力データグループの位置と、に基づいて、前記少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項の位置を決定するステップは、
前記符号化方式と、前記少なくとも１つの下位ビット入力データグループのデータビット幅と、前記複数の入力データグループにおける前記少なくとも１つの下位ビット入力データグループの位置と、に基づいて、前記少なくとも１つの下位ビット入力データグループに対応するサブ部分積配列の最終行の位置を決定するステップと、
前記少なくとも１つの下位ビット入力データグループに対応するサブ部分積配列の最終行の位置に基づいて、前記少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項の補償位置を決定するステップと、を含む、
ことを特徴とする請求項２に記載の乗算器の演算方法。
前記符号化方式と、前記少なくとも１つの下位ビット入力データグループのデータビット幅と、前記複数の入力データグループにおける前記少なくとも１つの下位ビット入力データグループの位置と、に基づいて、前記少なくとも１つの下位ビット入力データグループに対応するサブ部分積配列の最終行の位置を決定するステップと、
前記少なくとも１つの下位ビット入力データグループに対応するサブ部分積配列の最終行の位置に基づいて、前記少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項の補償位置を決定するステップと、を含む、
ことを特徴とする請求項２に記載の乗算器の演算方法。
【請求項4】
前記少なくとも１つの下位ビット入力データグループにおける各データの符号ビットの数値に基づいて、前記少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項の補償値を決定するステップは、
各下位ビット入力データグループにおける乗数と被乗数との符号ビットの数値に対してＸＮＯＲ演算を実行して、ＸＮＯＲ演算後の数値を決定するステップと、
前記ＸＮＯＲ演算後の数値に基づいて、前記少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項の補償値を決定するステップと、を含む、
ことを特徴とする請求項２に記載の乗算器の演算方法。
各下位ビット入力データグループにおける乗数と被乗数との符号ビットの数値に対してＸＮＯＲ演算を実行して、ＸＮＯＲ演算後の数値を決定するステップと、
前記ＸＮＯＲ演算後の数値に基づいて、前記少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項の補償値を決定するステップと、を含む、
ことを特徴とする請求項２に記載の乗算器の演算方法。
【請求項5】
前記少なくとも１つの下位ビット入力データグループにおける各データの符号ビットの数値に基づいて、前記少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項の補償値を決定するステップは、
各下位ビット入力データグループにおける乗数と被乗数との符号ビットの数値に基づいて、前記乗数と前記被乗数との乗算演算結果の符号値を決定するステップと、
前記乗算演算結果の符号値を反転して、前記各下位ビット入力データグループに対応する桁上げ補償項の補償値を取得するステップと、を含む、
ことを特徴とする請求項２に記載の乗算器の演算方法。
各下位ビット入力データグループにおける乗数と被乗数との符号ビットの数値に基づいて、前記乗数と前記被乗数との乗算演算結果の符号値を決定するステップと、
前記乗算演算結果の符号値を反転して、前記各下位ビット入力データグループに対応する桁上げ補償項の補償値を取得するステップと、を含む、
ことを特徴とする請求項２に記載の乗算器の演算方法。
【請求項6】
前記少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項と前記複数の入力データグループとに基づいて、目標部分積配列を取得するステップは、
前記各入力データグループのデータビット幅に対応する符号化方式を採用して前記各入力データグループを符号化して、前記各入力データグループに対応する符号化データを取得するステップと、
前記各入力データグループに対応する符号化データに基づいて、前記各入力データグループに対応するサブ部分積配列を含む初期部分積配列を生成するステップと、
前記少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項の前記補償値の位置および前記補償値に基づいて、前記初期部分積配列に前記桁上げ補償項を追加して、前記目標部分積配列を取得するステップと、を含む、
ことを特徴とする請求項２～５のいずれか１項に記載の乗算器の演算方法。
前記各入力データグループのデータビット幅に対応する符号化方式を採用して前記各入力データグループを符号化して、前記各入力データグループに対応する符号化データを取得するステップと、
前記各入力データグループに対応する符号化データに基づいて、前記各入力データグループに対応するサブ部分積配列を含む初期部分積配列を生成するステップと、
前記少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項の前記補償値の位置および前記補償値に基づいて、前記初期部分積配列に前記桁上げ補償項を追加して、前記目標部分積配列を取得するステップと、を含む、
ことを特徴とする請求項２～５のいずれか１項に記載の乗算器の演算方法。
【請求項7】
前記複数の入力データグループにおける少なくとも１つの下位ビット入力データグループを決定するステップは、
前記各入力データグループのデータビット幅の合計が、前記乗算器が実行可能な最大のデータビット幅以下であることに応じて、前記複数の入力データグループにおける少なくとも１つの下位ビット入力データグループを決定するステップ、を含む、
ことを特徴とする請求項１～５のいずれか１項に記載の乗算器の演算方法。
前記各入力データグループのデータビット幅の合計が、前記乗算器が実行可能な最大のデータビット幅以下であることに応じて、前記複数の入力データグループにおける少なくとも１つの下位ビット入力データグループを決定するステップ、を含む、
ことを特徴とする請求項１～５のいずれか１項に記載の乗算器の演算方法。
【請求項8】
前記目標部分積配列に基づいて、各入力データグループの乗算演算結果を決定するステップは、
ウォレスツリー型圧縮器を使用して、前記目標部分積配列を圧縮して、圧縮データを取得するステップと、
前記圧縮データを累計して、前記各入力データグループの乗算演算結果を取得するステップ、を含む、
ことを特徴とする請求項１～５のいずれか１項に記載の乗算器の演算方法。
ウォレスツリー型圧縮器を使用して、前記目標部分積配列を圧縮して、圧縮データを取得するステップと、
前記圧縮データを累計して、前記各入力データグループの乗算演算結果を取得するステップ、を含む、
ことを特徴とする請求項１～５のいずれか１項に記載の乗算器の演算方法。
【請求項9】
乗算器の複数の入力データグループおよび前記乗算器の符号化方式を決定し、前記複数の入力データグループにおける少なくとも１つの下位ビット入力データグループを決定し、前記少なくとも１つの下位ビットデータグループおよび前記符号化方式に基づいて、前記少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項を決定するための補償決定モジュールと、
前記補償決定モジュールによって決定された前記少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項と前記複数の入力データグループとに基づいて、目標部分積配列を決定するための部分積配列決定モジュールと、
前記部分積配列決定モジュールによって決定された前記目標部分積配列に基づいて、各入力データグループの乗算演算結果を決定するための部分積処理モジュールと、を備える、
ことを特徴とする演算装置。
前記補償決定モジュールによって決定された前記少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項と前記複数の入力データグループとに基づいて、目標部分積配列を決定するための部分積配列決定モジュールと、
前記部分積配列決定モジュールによって決定された前記目標部分積配列に基づいて、各入力データグループの乗算演算結果を決定するための部分積処理モジュールと、を備える、
ことを特徴とする演算装置。
【請求項10】
請求項１～５のいずれか１項に記載の乗算器の演算方法を実行するためのコンピュータープログラムが記憶される、
ことを特徴とするコンピュータ可読な記憶媒体。
ことを特徴とするコンピュータ可読な記憶媒体。
【請求項11】
プロセッサと、
前記プロセッサが実行可能な命令を記憶するためのメモリと、備え、
前記プロセッサは、前記メモリから前記実行可能な命令を読み取って実行することにより、請求項１～５のいずれか１項に記載の乗算器の演算方法を実現する、
ことを特徴とする電子機器。
前記プロセッサが実行可能な命令を記憶するためのメモリと、備え、
前記プロセッサは、前記メモリから前記実行可能な命令を読み取って実行することにより、請求項１～５のいずれか１項に記載の乗算器の演算方法を実現する、
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本願は、２０２３年４月２７日に出願された、出願番号が２０２３１０４６８４６８．２である中国専利出願の優先権を主張し、その内容の全てが参照により本明細書に組み込まれる。
【0002】
本開示は、データ処理の技術分野に関し、具体的には、乗算器の演算方法、演算装置、電子機器および記憶媒体に関する。
【背景技術】
【0003】
マイクロプロセッサチップにおいて、乗算器は、デジタル信号処理の中核である。乗算器の速度と面積の最適化は、マイクロプロセッサ全体の性能に対して非常に重要である。また、乗算器の計算精度の多様性は、マイクロプロセッサが処理可能なアルゴリズムの範囲を決定するため、乗算器の計算精度の多様性も、マイクロプロセッサの性能に対して非常に重要である。
【0004】
上記課題を解決するために、本開示を提出する。本開示の実施例は、乗算器の演算方法、演算装置、電子機器および記憶媒体を提供することにより、多精度の乗算演算を実現し、ハードウェアリソースの消費量とハードウェア面積とを削減することができる。
【発明の概要】
【発明が解決しようとする課題】
【0005】
通常、１つの乗算器は、１種類の精度の乗算演算を計算する。関連する方案においては、複数の乗算器を組み合わせて、この１種類の精度以外の他の精度の乗算演算を実現することにより、多精度の乗算演算を実現する。しかしながら、複数の乗算器を組み合わせることは、ハードウェアリソースの消費量が多く、面積のオーバーヘッドが大きいという問題がある。
【課題を解決するための手段】
【0006】
本開示の第１の態様に係る乗算器の演算方法は、乗算器の複数の入力データグループおよび乗算器の符号化方式を決定するステップと、複数の入力データグループにおける少なくとも１つの下位ビット入力データグループを決定するステップと、少なくとも１つの下位ビットデータグループや符号化方式に基づいて、少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項を決定するステップと、少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項および複数の入力データグループに基づいて、目標部分積配列を決定するステップと、目標部分積配列に基づいて、各入力データグループの乗算演算結果を決定するステップと、を含む。
【0007】
本開示の第２の態様に係る演算装置は、補償決定モジュールと、部分積配列決定モジュールと、部分積処理モジュールと、を備える。補償決定モジュールは、乗算器の複数の入力データグループおよび乗算器の符号化方式を決定し、複数の入力データグループにおける少なくとも１つの下位ビット入力データグループを決定し、少なくとも１つの下位ビットデータグループ及び符号化方式に基づいて、少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項を決定するためのものである。
【0008】
部分積配列決定モジュールは、補償決定モジュールによって決定された少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項と複数の入力データグループとに基づいて、目標部分積配列を決定するためのものである。部分積処理モジュールは、部分積配列決定モジュールによって決定された目標部分積配列に基づいて、各入力データグループの乗算演算結果を決定するためのものである。
【0009】
本開示の第３の態様に係るコンピュータ可読記憶媒体は、上記の第１の態様に係る乗算器の演算方法を実行するためのコンピュータープログラムを記憶する。
【0010】
本開示の第４の態様に係る電子機器は、プロセッサと、プロセッサにより実行可能な命令が記憶されるメモリと、を備える。プロセッサは、メモリから実行可能命令を読み出して実行することにより、上記の第１の態様に係る乗算器の演算方法を実現する。
【0011】
本開示の第５の態様は、コンピュータプログラム製品を提供し、コンピュータプログラム製品におけるコンピュータプログラム命令がプロセッサにより実行されると、上記の第１の態様に係る乗算器の演算方法が実行される。
【発明の効果】
【0012】
本開示に係る乗算器の演算方法、装置、電子機器および記憶媒体によれば、目標部分積配列（Ｐａｒｔｉａｌ Ｐｒｏｄｕｃｔ Ａｒｒａｙ、ＰＰＡ）に少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項を追加すると、目標ＰＰＡには、各下位ビット入力データグループに対応するサブＰＰＡだけでなく、各下位ビット入力データグループに対応する桁上げ補償項も含まれる。さらに、目標ＰＰＡの累計プロセスでは、目標ＰＰＡにおける各下位ビット入力データグループに対応する桁上げ補償項は、その下位ビット入力データグループに対応するサブＰＰＡが累計される際の桁上げを相殺することができ、各下位ビット入力データグループに対応するサブＰＰＡが累計される際の桁上げは、各下位ビット入力データグループに対応する上位ビット入力データグループの乗算演算結果に影響を与えない。これにより、複数の入力データグループにおける、各下位ビット入力データグループに対応する上位ビット入力データグループの乗算演算結果の正確性を確保することができる。また、複数の入力データグループにおける少なくとも１つの下位ビット入力データグループの乗算演算結果も正確であるため、各入力データグループの乗算演算結果は正確であり、多精度の乗算演算を実現することができる。さらに、本開示に係る乗算器の演算方法は、複数の乗算器を組み合わせる必要がなく、１つの乗算器で多精度の乗算演算を実現することができるため、ハードウェアリソースの消費量とハードウェア面積とを削減することができる。
【図面の簡単な説明】
【0013】
【図1】本開示に係る乗算器の演算方法の第１の概略フローチャートである。
【図2】本開示に係る１つの入力データグループに対応する目標ＰＰＡの概略図である。
【図3】本開示に係る複数の入力データグループに対応する目標ＰＰＡの概略図である。
【図4】本開示に係る乗算器の演算方法の第２の概略フローチャートである。
【図5】本開示に係る乗算器の演算方法の第３の概略フローチャートである。
【図6】本開示に係る乗算器の演算方法の第４の概略フローチャートである。
【図7】本開示に係る乗算器の演算方法の第５の概略フローチャートである。
【図8】本開示に係る電子機器の第１の構造概略図である。
【図9】本開示に係る他の、複数の入力データグループに対応する目標ＰＰＡの概略図である。
【図10】本開示に係る複数の入力データグループに対して乗算器の演算方法を実行する概略フローチャートである。
【図11】本開示に係る他の、複数の入力データグループに対して乗算器の演算方法を実行する概略フローチャートである。
【図12】本開示に係る演算装置の第１の構造概略図である。
【図13】本開示に係る演算装置の第２の構造概略図である。
【図14】本開示に係る演算装置の第３の構造概略図である。
【発明を実施するための形態】
【0014】
以下、本開示を説明するために、図面を参照しながら本開示の実施例を詳細に説明する。説明される実施例は、本開示のすべての実施例ではなく、本開示の実施例の一部にすぎず、本開示は、例示的な実施例に制限を受けない。
【0015】
本実施例に説明される部品およびステップの相対的な配置、数式、および数値は、別段の説明がない限り、本開示の範囲を限定するものではない。
【0016】
以下、「第１」や「第２」という用語は、説明のためのもののみであり、相対的な重要性を指示するか暗示するためのものではなく、示される技術的特徴の数を内包するものでもない。よって、「第１」や「第２」付きの特徴は、１つまたは複数の該当特徴を備えることを明示または暗示することができる。本開示の説明において、別段の説明がない限り、「複数」とは、２つまたは２つ以上を意味する。「Ａおよび／またはＢ」には、Ａのみ含むことと、Ｂのみ含むことと、ＡとＢとの組み合わせと、が含まれる。
（出願の概要）
（出願の概要）
【0017】
多精度の乗算演算を実現するために、関連する方案には、１つの乗算器で１種類の低精度の乗算演算を計算することもあり、複数の乗算器の組み合わせで高精度の乗算演算を計算することもある。具体的には、関連する方案においては、下記のようなことを提出している。すなわち、高精度の２つのデータをいずれも下位ビットデータと上位ビットデータとに分割し、低精度の乗算演算を実行可能な複数の乗算器を使用して、両下位ビットデータの乗算演算結果、下位ビットデータと上位ビットデータとの乗算演算結果、および両上位ビットデータの乗算演算結果をそれぞれ計算し、そして、重みに従って複数の乗算器の乗算演算結果を累計して、高精度の２つのデータの乗算演算結果を取得する。低精度の乗算器により低精度の乗算演算と高精度の乗算演算とを実現する。
【0018】
例示的に、ｉｎｔ１６の被乗数Ａと乗数Ｂとを例とし、被乗数Ａ＝ａ１５ａ１４…ａ１ａ０、乗数Ｂ＝ｂ１５ｂ１４…ｂ１ｂ０である。関連する方案では、被乗数Ａは、２つのｉｎｔ８のデータ（すなわち、ＡＨ、ＡＬ）に分割され、乗数Ｂも、２つのｉｎｔ８のデータ（ＢＨ、ＢＬ）に分割される。ここで、Ａ＝ＡＨ×２８＋ＡＬ、ＡＨ＝ａ１５ａ１４…ａ９ａ８、ＡＬ＝ａ７ａ６…ａ１ａ０である。Ｂ＝ＢＨ×２８＋ＢＬ、ＢＨ＝ｂ１５ｂ１４…ｂ９ｂ８、ＢＬ＝ｂ７ｂ６…ｂ１ｂ０である。そして、関連する方案は、ｉｎｔ８の乗算演算を実行可能な４つの乗算器を使用して、ＡＨとＢＨとの乗算演算結果、ＡＨとＢＬとの乗算演算結果、ＡＬとＢＨとの乗算演算結果およびＡＬとＢＬとの乗算演算結果をそれぞれ計算し、重みに従って４つの乗算演算結果を累計して、被乗数Ａと乗数Ｂとの乗算演算結果を取得する。被乗数Ａと乗数Ｂとの乗算演算結果は、次の式（１）に示される。
【0019】
Ａ×Ｂ＝ＡＨ×ＢＨ×２１６＋（ＡＨ×ＢＬ＋ＡＬ×ＢＨ）×２８＋ＡＬ×ＢＬ （１）
【0020】
関連する方案は、４つのｉｎｔ８の乗算器を組み合わせてｉｎｔ１６の乗算演算を実現した。
【0021】
上述の関連する方案は、低精度および高精度などの多精度の乗算演算を実現することはできるが、高精度の乗算演算を実現するには、複数の低精度の乗算器を組み合わせる必要がある。複数の乗算器を使用することは、ハードウェアリソースの消費量が多く、面積のオーバーヘッドが大きいという問題がある。
（例示的なシステム）
（例示的なシステム）
【0022】
本開示の実施例に係る乗算器の演算方法は、リアルタイム画像処理やデジタル信号処理などの複数のシナリオに広く使用される。
【0023】
本開示の実施例に係る乗算器の乗算演算方法は、電子機器または演算装置により実行されることができる。演算装置は、電子機器内に設けられ、電子機器の一部（例えば、ＣＰＵ、マイクロプロセッサチップ、または乗算器）になることができる。
（例示的な方法）
（例示的な方法）
【0024】
図１は、本開示のある例示的な実施例に係る乗算器の演算方法の概略フローチャートである。本実施例に係る乗算器の演算方法は、電子機器に適用されることができ、図１に示すように、次のようなステップＳ１０１～ステップＳ１０５を含むことができる。
【0025】
ステップＳ１０１では、乗算器の複数の入力データグループおよび乗算器の符号化方式を決定する。
【0026】
電子機器は、２つのデータに対して乗算演算を実行する乗算器を含むことができる。電子機器は、複数の入力データグループを取得し、この複数の入力データグループを乗算器に送信し、その後、乗算器で複数の入力データグループに対して演算方法を実行することができる。ここで、複数の入力データグループのそれぞれは、１つの乗数と１つの被乗数とを含むことができる。乗数および被乗数は、符号付き数でも符号なし数でもよい。
【0027】
いくつかの実施例において、電子機器内の乗算器が実行可能な最大のデータビット幅は、Ｎであり、該当乗算器は、複数のデータビット幅の乗算演算（多精度の乗算演算と言える）を実行することができる。該当乗算器が実行可能な複数のデータビット幅は、いずれもＮより小さい。すなわち、該当乗算器は、データビット幅がＮである２つのデータの乗算演算と、少なくとも１つのデータのデータビット幅が別のデータビット幅である２つのデータの乗算演算と、を計算することができる。別のデータビット幅は、Ｎより小さい。ここで、Ｎは、正の整数（例えば、３２、１６または８）である。
【0028】
いくつかの実施例において、電子機器は、ユーザが入力した複数の入力データグループを取得することができる。または、電子機器は、複数の入力データグループを生成することができる。
【0029】
例示的に、電子機器が取得した複数の入力データグループは、１つの乗数（第１の乗数と言える）と１つの被乗数（第１の被乗数と言える）に分割されることができる。第１の乗数は、複数の第２の乗数によって構成される。第１の被乗数は、複数の第２の被乗数によって構成される。複数の第２の乗数と複数の第２の被乗数とは、１対１に対応し、１つの第２の乗数とそれに対応する１つの第２の被乗数とは、１つの入力データグループを構成する。ここで、第１の乗数のデータビット幅と第１の被乗数のデータビット幅は、いずれもＮ以下である。第２の乗数のデータビット幅は、第１の乗数のデータビット幅以下であり、第２の被乗数のデータビット幅は、第１の被乗数のデータビット幅以下である。
【0030】
いくつかの実施例において、電子機器は、複数の入力データグループを取得し、複数の入力データグループのそれぞれに含まれる第２の乗数と第２の被乗数とのデータビット幅は、同じであっても異なっていてもよい。いずれか１つの入力データグループにおける第２の乗数と第２の被乗数とのデータビット幅が異なる場合、電子機器は、該当入力データグループを前処理して、前処理された入力データグループを取得することができ、その後、電子機器は、いずれか１つの入力データグループを、前処理された入力データグループに更新する。ここで、前処理された入力データグループにおける第２の乗数と第２の被乗数とのデータビット幅は同じであり、前処理前後の入力データグループの数値の大きさは同じである（前処理前後の第２の乗数の数値の大きさは同じであることと、前処理前後の第２の被乗数の数値の大きさは同じであること、とを含む）。
【0031】
さらに、電子機器は、更新された複数の入力データグループを取得し、更新された複数の入力データグループに対してＳ１０２を実行し続けることができる。更新された複数の入力データグループのそれぞれに含まれる第２の乗数と第２の被乗数とのデータビット幅は、同じである。
【0032】
例えば、１つの入力データグループには、データビット幅が８ビット（ｂｉｔ）である１つの乗数とデータビット幅が１６ビットである１つの被乗数が含まれ、電子機器は、該当入力データグループにおける乗数を前処理して、データビット幅が１６ビットである乗数を取得することができる。前処理は、乗数の最上位ビットより上位のビットに８ビットの数値を追加することを含み、８ビットの数値は、いずれも０である。
【0033】
本開示の実施例において、含まれる第２の乗数と第２の被乗数とのデータビット幅が同じである入力データグループを例として、本開示の実施例に係る乗算器の演算方法を説明する。
【0034】
いくつかの実施例において、複数の入力データグループにおける異なる入力データグループのデータビット幅は、同じであっても異なっていてもよい。各入力データグループのデータビット幅は、入力データグループに含まれる第２の乗数のデータビット幅を指してもよいし、入力データグループに含まれる第２の被乗数のデータビット幅を指してもよい。例えば、複数の入力データグループには、２つの８ビットの入力データグループが含まれる。別の例として、複数の入力データグループには、１つの８ビットの入力データグループと、１つの１６ビットの入力データグループが含まれることもできる。
【0035】
いくつかの実施例において、電子機器は、乗算器の符号化方式を予め記憶しておくことができる。例えば、乗算器の符号化方式は、基数４のブース（Ｂｏｏｔｈ）符号化であってもよいし、基数８のブース符号化であってもよい。
【0036】
乗算器が１つの乗数と１つの被乗数との乗算演算結果を計算する動作原理は、以下の通りである。乗数の１桁目の数値を被乗数に含まれているすべての数値を乗算させて、１桁目の数値に対応する１組の積項を生成し、乗数の２桁目の数値を被乗数に含まれているすべての数値を乗算させて、２桁目の数値に対応する１組の積項を生成し、乗数の他の桁の数値については、このように類推する。そして、この乗数に含まれているすべての数値に対応する積項（複数組の積項と言える）を配列して１つの部分積配列（Ｐａｒｔｉａｌ Ｐｒｏｄｕｃｔ Ａｒｒａｙ、ＰＰＡ）を取得する。ここで、「乗数に含まれているすべての数値に対応する積項を配列する」のプロセスは、２桁目の数値に対応する１組の積項を、１桁目の数値に対応する１組の積項に比べて左に１桁移動すること、３桁目の数値に対応する１組の積項を、２桁目の数値に対応する１組の積項に比べて左に１桁移動すること、他の積項についてはこのように類推することを含む。最後に、部分積配列を累計して、乗数と被乗数との乗算演算結果を取得する。
【0037】
ここで、乗数および被乗数は、いずれも二進数であることができる。乗数の１桁の数値が１である場合、この１桁の数値に対応する１組の積項は、被乗数である。乗数の１桁の数値が０である場合、この１桁の数値に対応する１組の積項は、すべて０である。
【0038】
また、ブース符号化は、乗数を変換して、変換された乗数に含まれている非ゼロ値の数を減らし、これにより、部分積の数が減らされ、ＰＰＡのサイズが小さくなる。言い換えれば、電子機器内の乗算器は、ブース符号化を使用してＰＰＡの生成を加速する。また、基数が異なるブース符号化によって減少可能な部分積の数も異なり、例えば、基数４のブース符号化（すなわち、基数４－ブース符号化）は、ＰＰＡに含まれている部分積の行数を半分に減らすことができ、基数８のブース符号化（すなわち、基数８－ブース符号化）は、ＰＰＡに含まれている部分積の行数を約１／３減らすことができる。
【0039】
例示的に、いずれも符号付きデータであるｉｎｔ１６の乗数Ａ１６とｉｎｔ１６の被乗数Ｂ１６とを例とし、電子機器は、基数４－ブース符号化を採用して乗数Ａ１６と被乗数Ｂ１６とのＰＰＡを生成することができる。図２に示すように、図２に示すＰＰＡにおけるすべての黒点は、積項を示し、ｓは、乗数Ａ１６をブース符号化して得られる符号ビットを示し、ｅは、乗数Ａ１６の各ビットの数値に対応する１組の積項の符号ビットを示し、￣ｅは、ＰＰＡの１行目にあるｅを反転して得られる数値を示す。図２におけるすべてのｓの数値は、１または０であり、ＰＰＡの異なる行にあるｓの数値は、同じであっても異なっていてもよい。図２におけるすべてのｅの数値は、１または０であり、ＰＰＡの異なる行にあるｅの数値は、同じであっても異なっていてもよい。
【0040】
ｉｎｔ１６の乗数Ａ１６と被乗数Ｂ１６とについて、電子機器が基底４－ブース符号化を採用して生成したＰＰＡに含まれている積項の行数は８行である。電子機器は、４－ブースを採用して、ＰＰＡに含まれている積項の行数を１６行から８行に減らす。
【0041】
ステップＳ１０２では、複数の入力データグループにおける少なくとも１つの下位ビット入力データグループを決定する。
【0042】
電子機器は、複数の入力データグループにおける各入力データグループの位置に基づいて、複数の入力データグループから少なくとも１つの下位ビット入力データグループを決定することができる。ここで、少なくとも１つの下位ビット入力データグループには、複数の入力データグループにおける最上位ビット入力データグループ以外の入力データグループが含まれる。最上位ビット入力データグループは、複数の入力データグループのうち最上位ビットに位置する入力データグループである。
【0043】
いくつかの実施例において、複数の入力データグループにおける各入力データグループの位置は、複数の入力データグループにおける各入力データグループの番号（例えば、第１位、第２位、および第３位など）であることができる。複数の入力データグループにおける各入力データグループの番号は、その入力データグループが複数の入力データグループにおいて占めるビットの順序を示す。複数の入力データグループにおける各入力データグループの番号が小さいほど、その入力データグループが複数の入力データグループにおいて占めるビットが下位になる。
【0044】
例示的に、データビット幅が３２ビットである第１の乗数Ａ３２とデータビット幅が３２ビットである第１の被乗数Ｂ３２とを含む複数の入力データグループを例とし、Ａ３２＝ａ３１ａ３０…ａ１ａ０、Ｂ３２＝ｂ３１ｂ３０…ｂ１ｂ０である。第１の乗数Ａ３２には、複数の第２の乗数が含まれ、複数の第２の乗数は、それぞれデータビット幅が１６ビットである第２の乗数Ａ１６－１、データビット幅が８ビットである第２の乗数Ａ８－２及びデータビット幅が８ビットである第２の乗数Ａ８－３である。Ａ１６－１＝ａ１５ａ１４…ａ１ａ０、Ａ８－２＝ａ２３ａ２２…ａ１７Ａ１６、Ａ８－３＝ａ３１ａ３０…ａ２５ａ２４である。複数の入力データグループにおけるＡ１６－１、Ａ８－２およびＡ８－３の番号（すなわち、第１の乗数Ａ３２におけるＡ１６－１、Ａ８－２およびＡ８－３の番号）は、それぞれ第１位、第２位および第３位である。
【0045】
第１の乗数Ｂ３２には、複数の第２の被乗数が含まれ、複数の第２の被乗数は、それぞれデータビット幅が１６ビットである第２の被乗数Ｂ１６－１、データビット幅が８ビットである第２の被乗数Ｂ８－２及びデータビット幅が８ビットである第２の被乗数Ｂ８－３である。Ｂ１６－１＝ｂ１５ｂ１４…ｂ１ｂ０、Ｂ８－２＝ｂ２３ｂ２２…ｂ１７ｂ１６、Ｂ８－３＝ｂ３１ｂ３０…ｂ２５ｂ２４である。複数の入力データグループにおけるＢ１６－１、Ｂ８－２およびＢ８－３の番号（すなわち、第１の被乗数Ｂ３２におけるＢ１６－１、Ｂ８－２およびＢ８－３の番号）は、それぞれ第１位、第２位および第３位である。
【0046】
ここで、第１の乗数Ａ３２と第１の被乗数Ｂ３２とについて、少なくとも１つの下位ビット入力データグループに、第２の乗数Ａ１６－１と第２の被乗数Ｂ１６－１とによって構成される下位ビット入力データグループと、第２の乗数Ａ８－２と第２の被乗数Ｂ８－２とによって構成される他の下位ビット入力データグループとが含まれることを確定することができる。
【0047】
いくつかの実施例において、複数の入力データグループを取得することに加えて、電子機器は、１つの入力信号を取得することができ、入力信号は、複数の入力データグループに含まれる各入力データグループのデータビット幅（各入力データグループのデータ精度と言える）を示す。入力信号には、複数組の数値が含まれることができ、複数組の数値が入力信号において占めるビットは異なり、入力信号における各組の数値の位置は、複数の入力データグループにおける各組の数値に対応する１つの入力データグループの位置と同じである（例えば、入力信号における各組の数値の番号は、複数の入力データグループにおける各組の数値に対応する１つの入力データグループの番号と同じである）。さらに、電子機器は、入力信号に基づいて、複数の入力データグループにおける各入力データグループの位置を決定することができる。
【0048】
ここで、各組の数値には、１つの数値または複数の数値が含まれることができる。各組の数値は、該当組の数値に対応する１つの入力データグループのデータビット幅を示すことができる。
【0049】
例示的に、入力信号ｄｘｌｐは、データビット幅が８ビットであるデータであることができ、ｄｘｌｐ＝ｄ７ｄ６…ｄ１ｄ０である。入力信号ｄｘｌｐの１ビット目と２ビット目との数値（すなわち、ｄ１ｄ０の数値）は、複数の入力データグループにおける１番目の入力データグループのデータビット幅を示す。入力信号ｄｘｌｐの３ビット目と４ビット目との数値（すなわち、ｄ３ｄ２の数値）は、複数の入力データグループにおける２番目の入力データグループのデータビット幅を示す。入力信号ｄｘｌｐの５ビット目と６ビット目との数値（すなわち、ｄ５ｄ４の数値）は、複数の入力データグループにおける３番目の入力データグループのデータビット幅を示す。入力信号ｄｘｌｐの７ビット目と８ビット目との数値（すなわち、ｄ７ｄ６の数値）は、複数の入力データグループにおける４番目の入力データグループのデータビット幅を示す。
【0050】
ここで、入力信号ｄｘｌｐにおける１つの入力データグループのデータビット幅を示す数値とこのデータビット幅とは、同じであっても異なっていてもよい。例えば、ｄ１ｄ０＝０１は、複数の入力データグループにおける１番目の入力データグループのデータビット幅が８ビットであることを示す。別の例として、ｄ７ｄ６＝００は、複数の入力データグループにおける４番目の入力データグループのデータビット幅が０ビットであることを示し、これにより、複数の入力データグループには、４番目の入力データグループが含まれていないことが分かる。
【0051】
上記の例は、入力信号ｄｘｌｐの２ビットで１つの入力データグループのデータビット幅を示すことを例として入力信号ｄｘｌｐを説明したが、入力信号ｄｘｌｐにおける他の個数の複数のビット（例えば、３ビット、４ビットなど）で１つの入力データグループのデータビット幅を示すこともでき、複数のビットの個数が多いほど、複数のビットが示す１つの入力データグループのデータグループ幅の種類が多くなる。
【0052】
ステップＳ１０３では、少なくとも１つの下位ビット入力データグループおよび符号化方式に基づいて、少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項を決定する。
【0053】
電子機器が１つの乗算器で複数の入力データグループの乗算演算結果を計算するプロセスでは、複数の入力データグループに対応するＰＰＡを取得することができ、ＰＰＡには、各入力データグループに対応するサブＰＰＡ（各下位ビット入力データグループに対応するサブＰＰＡ）が含まれることができ、各入力データグループに対応するサブＰＰＡは、入力データグループを乗算して得られるＰＰＡである。複数の入力データグループにおける各下位ビット入力データグループに対応するサブＰＰＡが累計される際に桁上げが発生し、この桁上げは、各下位ビット入力データグループに対応する１つの上位ビット入力データグループの乗算演算結果に影響を与える。よって、電子機器は、複数の入力データグループにおける少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項を決定する。各下位ビット入力データグループに対応する桁上げ補償項は、その下位ビット入力データグループに対応するサブＰＰＡが累計される際の桁上げを相殺する。
【0054】
ここで、各下位ビット入力データグループに対応する１つの上位ビット入力データグループが複数の入力データグループにおいて占めるビットは、その下位ビット入力データグループが複数の入力データグループにおいて占めるビットより上位であり、その上位ビット入力データグループが複数の入力データグループにおいて占めるビットは、その下位ビット入力データグループが複数の入力データグループにおいて占めるビットと隣接する。例えば、前記第２の乗数Ａ１６－１と前記第２の被乗数Ｂ１６－１によって構成される１つの下位ビット入力データグループに対応する１つの上位入力データグループには、前記第２の乗数Ａ８－２と前記第２の被乗数Ｂ８－２が含まれる。
【0055】
各下位ビット入力データグループに対応する桁上げ補償項は、その下位ビット入力データグループに対応するサブＰＰＡが累計される際の桁上げを相殺するために使用され、その下位ビット入力データグループに対応するサブＰＰＡは、その下位ビット入力データグループに含まれる第２の乗数および第２の被乗数と、そのサブＰＰＡの生成に使用される乗算器の符号化方式とに依存する。よって、電子機器は、各下位ビット入力データグループと乗算器の符号化方式とに基づいて、各下位ビット入力データグループに対応する桁上げ補償項を決定することができる。
【0056】
例示的に、複数の下位ビット入力データグループには、いずれも符号付きデータであるｉｎｔ１６の第１の乗数Ａ１６とｉｎｔ１６の第１の被乗数Ｂ１６が含まれ、第１の乗数Ａ１６には、２つの第２の乗数（すなわち、第２の乗数Ａ８－１および第２の乗数Ａ８－１）が含まれ、第１の被乗数Ｂ１６には、２つの第２の被乗数（すなわち、第２の被乗数Ｂ８－１および第２の被乗数Ｂ８－１）が含まれることを例とし、Ａ８－１＝ａ７ａ６…ａ１ａ０、Ａ８－２＝ａ１５ａ１４…ａ９ａ８、Ｂ８－１＝ｂ７ｂ６…ｂ１ｂ０、Ｂ８－２＝ｂ１５ｂ１４…ｂ９ｂ８である。Ａ８－１とＡ８－２との第１の乗数Ａ１６における番号は、それぞれ第１位と第２位である。Ｂ８－１とＢ８－２との第１の被乗数Ｂ１６における番号は、それぞれ第１位と第２位である。第２の乗数Ａ８－１および第２の被乗数Ｂ８－１によって構成される入力データグループ（第１位入力データグループと言える）と、第２の乗数Ａ８－２および第２の被乗数Ｂ８－２によって構成される別の入力データグループ（第２位入力データグループと言える）とがある。第１位入力データグループは、下位ビット入力データグループであり、第１位入力データグループに対応する上位ビット入力データグループは、第２位入力データグループである。
【0057】
電子機器は、基数４－ブース符号化を使用して、第１の乗数Ａ１６と第１の被乗数Ｂ１６とのＰＰＡ（初期ＰＰＡと呼ぶことができる）を生成することができる。初期ＰＰＡには、第１位入力データグループに対応するサブＰＰＡと、第２位入力データグループに対応するサブＰＰＡと、が含まれる。
【0058】
図３を参照すると、第１位入力データグループに対応するサブＰＰＡには、１行目から４行目のすべての黒点で示される積項と、１行目から４行目のすべての符号ビットと、が含まれる。１行目から４行目までのすべての符号ビットには、ｓ０、ｅ０、￣ｅ０および１が含まれる。ここで、ｓ０は、第２の乗数Ａ８－１をブース符号化して得られる符号ビットを示し、ｅ０は、第２の乗数Ａ８－１の各ビットの数値に対応する１組の積項の符号ビットを示し、￣ｅ０は、ＰＰＡの１行目にあるｅ０を反転して得られる数値を示す。図３におけるすべてのｓ０の数値は、１または０であり、ＰＰＡの異なる行にあるｓ０の数値は、同じであっても異なっていてもよい。図３におけるすべてのｅ０の数値は、１または０であり、ＰＰＡの異なる行にあるｅ０の数値は、同じであっても異なっていてもよい。
【0059】
図３を参照すると、第２位入力データグループに対応するサブＰＰＡには、５行目から８行目のすべての黒点で示される積項と、５行目から８行目のすべての符号ビットと、が含まれる。５行目から８行目までのすべての符号ビットには、ｓ１、ｅ１、￣ｅ１および１が含まれる。ここで、ｓ１は、第２の乗数Ａ８－２をブース符号化して得られる符号ビットを示し、ｅ１は、第２の乗数Ａ８－２の各ビットの数値に対応する１組の積項の符号ビットを示し、￣ｅ１は、ＰＰＡの５行目にあるｅ１を反転して得られる数値を示す。図３におけるすべてのｓ１の数値は、１または０であり、ＰＰＡの異なる行にあるｓ１の数値は、同じであっても異なっていてもよい。図３におけるすべてのｅ１の数値は、１または０であり、ＰＰＡの異なる行にあるｅ１の数値は、同じであっても異なっていてもよい。
【0060】
さらに、第２の乗数Ａ８－１および第２の被乗数Ｂ８－１とによって構成される下位ビット入力データグループに対して、電子機器は、その下位ビット入力データグループに対応する桁上げ補償項を決定することができる。下位ビット入力データグループに対応する桁上げ補償項は、その下位ビット入力データグループに対応するサブＰＰＡが累計される際の桁上げを相殺する。
【0061】
ステップＳ１０４では、少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項と複数の入力データグループとに基づいて、目標部分積配列を取得する。
【0062】
電子機器は、複数の入力データグループを使用して初期ＰＰＡを生成し、この初期ＰＰＡに少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項を組み合わせて、目標部分積配列（すなわち、目標ＰＰＡ）を取得することができる。
【0063】
例えば、電子機器は、前記第１の乗数Ａ１６と前記第１の被乗数Ｂ１６とを使用して初期ＰＰＡを生成し、この初期ＰＰＡに前記第２の乗数Ａ８－１と前記第２の被乗数Ｂ８－１とによって構成される下位ビット入力データグループに対応する桁上げ補償項を追加して、図３に示す目標ＰＰＡを取得する。図３に示す目標ＰＰＡにおけるＥは、第２の乗数Ａ８－１と第２の被乗数Ｂ８－１とによって構成される下位ビット入力データグループに対応する桁上げ補償項である。
【0064】
第２の乗数Ａ８－１および第２の被乗数Ｂ８－１によって構成される下位ビット入力データグループに対応するサブＰＰＡが累計される際の桁上げの位置は、図３に示す桁上げ補償項Ｅの位置にある。桁上げ補償項Ｅは、下位ビット入力データグループに対応するサブＰＰＡが累計される際の桁上げを相殺することができ、下位ビット入力データグループに対応するサブＰＰＡが累計される際の桁上げは、下位ビット入力データグループに対応する上位ビット入力データグループ（すなわち、前記第２の乗数Ａ８－２と前記第２の被乗数Ｂ８－２とによって構成される入力データグループ）の乗算演算結果に影響を与えない。これにより、上位ビット入力データグループの乗算演算結果の正確性を確保する。また、下位ビット入力データグループの乗算演算結果も正確であるため、各入力データグループの乗算演算結果は正確であり、多精度の乗算演算を実現することができる。
【0065】
ステップＳ１０５では、目標部分積配列に基づいて、各入力データグループの乗算演算結果を決定する。
【0066】
電子機器は、目標ＰＰＡを累計して、累計結果を得ることができる。累計結果は、各入力データグループの乗算演算結果の結合によって構成されることができ、累計結果における各入力データグループの乗算演算結果の位置（例えば、累積結果における各入力データグループの乗算演算結果の番号）は、複数の入力データグループにおける各入力データグループの位置（例えば、複数の入力データグループにおける各入力データグループの番号）と同じである。
【0067】
複数の入力データグループのデータビット幅は、累計結果のデータビット幅と異なり、例えば、複数の入力データグループのデータビット幅は１６であり、その複数の入力データグループに対応する累計結果のデータビット幅は３２である。よって、各入力データグループが複数の入力データグループにおいて占めるビットは、その入力データグループの乗算演算結果が累計結果において占めるビットと異なることが分かる。
【0068】
例示的に、複数の入力データグループにおけるある入力データグループの番号は、第１位であり、その入力データグループは、複数の入力データグループにおける１ビット目から１６ビット目に位置する。累計結果におけるその入力データグループの乗算演算結果の番号も第１位であるが、その入力データグループの乗算演算結果は、累計結果における１ビット目から３２ビット目に位置する。
【0069】
電子機器が目標ＰＰＡに少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項を追加すると、目標ＰＰＡには、各下位ビット入力データグループに対応するサブＰＰＡだけでなく、各下位ビット入力データグループに対応する桁上げ補償項も含まれる。さらに、電子機器が目標ＰＰＡを累計するプロセスでは、目標ＰＰＡにおける各下位ビット入力データグループに対応する桁上げ補償項は、その下位ビット入力データグループに対応するサブＰＰＡが累計される際の桁上げを相殺することができ、各下位ビット入力データグループに対応するサブＰＰＡが累計される際の桁上げは、各下位ビット入力データグループに対応する上位ビット入力データグループの乗算演算結果に影響を与えない。これにより、複数の入力データグループにおける、各下位ビット入力データグループに対応する上位ビット入力データグループの乗算演算結果の正確性を確保することができる。また、複数の入力データグループにおける少なくとも１つの下位ビット入力データグループの乗算演算結果も正確であるため、各入力データグループの乗算演算結果は正確であり、多精度の乗算演算を実現することができる。さらに、本開示に係る乗算器の演算方法は、複数の乗算器を組み合わせる必要がなく、１つの乗算器で多精度の乗算演算を実現することができるため、ハードウェアリソースの消費量とハードウェア面積とを削減するることができる。
【0070】
また、上記の関連する方案が複数の低精度の乗算器を使用して高精度の乗算演算を実現するプロセスでは、高精度の乗算演算結果を得るために、複数の乗算器から出力される複数の乗算演算結果を重みに従って累計する必要がある。複数の乗算演算結果を重みに従って累計するプロセスでは、異なる重みの乗算演算結果をシフトする必要がある（例えば、関連する方案において、ＡＨ×ＢＨの乗算演算結果をシフトしてＡＨ×ＢＨ×２１６を取得し、ＡＨ×ＢＬの乗算演算結果をシフトしてＡＨ×ＢＬ×２８を取得し、ＡＬ×ＢＨの乗算演算結果をシフトしてＡＬ×ＢＨ×２８を取得する）。関連する方案によるシフト操作は、高精度の乗算演算結果を取得するための時間を増やす。本開示の実施例において、電子機器は、目標ＰＰＡを累計するだけで各入力データグループの乗算演算結果（高精度の乗算演算結果を含む）を取得することができ、シフト操作を行う必要がなく、各入力データグループの乗算演算結果（高精度積の乗算演算結果を含む）を取得するための時間を減らすことができる。
【0071】
いくつかの実施例において、電子機器内の乗算器が実行可能な最大のデータビット幅は、Ｎであるため、電子機器は、複数の入力データグループを決定した後、各入力データグループのデータビット幅の合計がＮ以下（すなわち、Ｎより小さいまたはＮと同じであること）であるかどうかを判定することができ、各入力データグループのデータビット幅の合計がＮ以下である場合、電子機器は、複数の入力データグループに対して演算方法を実行し続け、各入力データグループのデータビット幅の合計がＮより大きい場合、電子機器は、プロセスを終了することができる。
【0072】
例示的に、本開示の実施例に係る乗算器の演算方法におけるステップＳ１０２は、各入力データグループのデータビット幅の合計がＮ以下であることに応じて、複数の入力データグループにおける少なくとも１つの下位ビット入力データグループを決定するステップを含むことができる。
【0073】
電子機器は、実行可能な最大のデータビット幅がＮビットである１つの乗算器によって、データビット幅がＮビット未満の１つの入力データグループに対して乗算演算を実行することができ、また、データビット幅の合計がＮビット未満の複数の入力データグループに対しても乗算演算を実行することができる。
【0074】
いくつかの実施例において、各下位ビット入力データグループに対応するサブＰＰＡが累計される際の桁上げを相殺するために、各下位ビット入力データグループに対応するサブＰＰＡが累計される際の桁上げの位置に基づいて、各下位ビット入力データグループに対応する桁上げ補償項の補償位置を設定し、各下位ビット入力データグループに対応するサブＰＰＡが累計される際の桁上げの数値に基づいて、各下位ビット入力データグループに対応する桁上げ補償項の補償値を設定する必要がある。
【0075】
【0076】
ステップＳ２０１では、符号化方式と、少なくとも１つの下位ビット入力データグループのデータビット幅と、複数の入力データグループにおける少なくとも１つの下位ビット入力データグループの位置と、に基づいて、少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項の位置を決定する。
【0077】
電子機器は、乗算器の符号化方式と、各下位ビット入力データグループに含まれる第２の乗数のデータビット幅（すなわち、各下位ビット入力データグループのデータビット幅）と、複数の入力データグループにおける各下位ビット入力データグループの位置と、に基づいて、各下位ビット入力データグループに対応するサブＰＰＡの行数を決定することができる。そして、電子機器は、各下位ビット入力データグループに対応するサブＰＰＡの行数に基づいて、各下位ビット入力データグループに対応する桁上げ補償項の補償位置を決定する。
【0078】
いくつかの実施例において、電子機器は、乗算器の符号化方式と、少なくとも１つの下位ビット入力データグループのデータビット幅と、複数の入力データグループにおける少なくとも１つの下位ビット入力データグループの位置と、に基づいて、少なくとも１つの下位ビット入力データグループにそれぞれ対応するサブＰＰＡの最終行の位置を決定し、各下位ビット入力データグループに対応するサブＰＰＡの最終行の位置は、その下位ビット入力データグループに対応する桁上げ補償項の位置である。図５に示すように、上記図４に示す実施例に加えて、本実施例に係る乗算器の演算方法におけるステップＳ２０１は、以下のステップＳ３０１～ステップＳ３０２を含むことができる。
【0079】
ステップＳ３０１では、符号化方式と、少なくとも１つの下位ビット入力データグループのデータビット幅と、複数の入力データグループにおける少なくとも１つの下位ビット入力データグループの位置と、に基づいて、少なくとも１つの下位ビット入力データグループに対応するサブ部分積配列の最終行の位置を決定する。
【0080】
ここで、各下位ビット入力データグループに対応するサブＰＰＡの最終行の位置は、複数の入力データグループに対応するＰＰＡにおけるそのサブＰＰＡの最終行の行数を指すことができる。
【0081】
いくつかの実施例において、複数の入力データグループにおける各入力データグループの位置は、複数の入力データグループにおける各入力データグループの番号を指すことができる。さらに、電子機器は、少なくとも１つの下位ビット入力データグループのデータビット幅および複数の入力データグループにおける少なくとも１つの下位ビット入力データグループの位置に基づいて、少なくとも１つの下位ビット入力データグループが複数の入力データグループにおいて占めるビットの位置を決定し、乗算器の符号化方式および少なくとも１つの下位ビット入力データグループが複数の入力データグループにおいて占めるビットの位置に基づいて、各下位ビット入力データグループに対応するサブＰＰＡの最終行の位置を決定する。
【0082】
ここで、複数の入力データグループには、第１の乗数および第１の被乗数が含まれることができ、各下位ビット入力データグループには、第２の乗数および第２の被乗数が含まれることができる。各下位ビット入力データグループが複数の入力データグループにおいて占めるビットの位置は、第２の乗数が第１の乗数において占めるビットの位置を指してもよいし、第２の被乗数が第１の被乗数において占めるビットの位置を指してもよい。
【0083】
例示的に、複数の入力データグループは、前記第１の乗数Ａ３２と前記第１の被乗数Ｂ３２とであり、複数の入力データグループにおける少なくとも１つの下位ビット入力データグループには、前記第２の乗数Ａ１６－１および前記第２の被乗数Ｂ１６－１によって構成される１つ目の下位ビット入力データグループと、第２の乗数Ａ８－２および第２の被乗数Ｂ８－２によって構成される２つ目の下位ビット入力データグループとが含まれることを例とし、電子機器は、この２つの下位ビット入力データグループのデータビット幅および複数の入力データグループにおけるこの２つの下位ビット入力データグループの番号に基づいて、この２つの下位ビット入力データグループが複数の入力データグループにおいて占めるビットの位置を決定する。ここで、１つ目の下位ビット入力データグループのデータビット幅は、１６ビットであり、２つ目の下位ビット入力データグループのデータビット幅は、８ビットである。１つ目の下位ビット入力データグループは、複数の入力データグループにおける第１位にあり、２つ目の下位ビット入力データグループは、複数の入力データグループにおける第２位にある。２つ目の下位ビット入力データグループが複数の入力データグループにおいて占めるビットの位置は、１７ビット目から２４ビット目である。
【0084】
ここで、１つ目の下位ビット入力データグループが複数の入力データグループにおいて占めるビットの位置は、第２の乗数Ａ１６－１が第１の乗数Ａ３２において占めるビットの位置を指してもよいし、第２の被乗数Ｂ１６－１が第１の被乗数Ｂ３２において占めるビットの位置を指してもよい。２つ目の下位ビット入力データグループが複数の入力データグループにおいて占めるビットの位置は、第２の乗数Ａ８－２が第１の乗数Ａ３２において占めるビットの位置を指してもよいし、第２の被乗数Ｂ８－２が第１の被乗数Ｂ３２において占めるビットの位置を指してもよい。
【0085】
さらに、乗算器の符号化方式が基数４のブース符号化であることを例とし、電子機器は、基数４のブース符号化および１つ目の下位ビット入力データグループが複数の入力データグループにおいて占めるビットの位置が１ビット目から１６ビット目であることに基づいて、１つ目の下位ビット入力データグループに対応するサブＰＰＡの最終行の位置が８行目であることを決定することができる。同様に、電子機器は、基数４のブース符号化および２つ目の下位ビット入力データグループが複数の入力データグループにおいて占めるビットの位置が１７ビット目から２４ビット目であることに基づいて、２つ目の下位ビット入力データグループに対応するサブＰＰＡの最終行の位置が１２行目であることを決定することができる。
【0086】
ステップＳ３０２では、少なくとも１つの下位ビット入力データグループに対応するサブ部分積配列の最終行の位置に基づいて、少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項の補償位置を決定する。
【0087】
電子機器は、各下位ビット入力データグループに対応するサブＰＰＡの最終行の位置が、その下位ビット入力データグループに対応する桁上げ補償項の補償位置であることを決定することができる。例えば、上記の１つ目の下位ビット入力データグループに対応するサブＰＰＡの最終行の位置が８行目であると、１つ目の下位ビット入力データグループに対応する桁上げ補償項の補償位置は、複数の入力データグループに対応するＰＰＡの８行目である。別の例として、上記の２つ目の下位ビット入力データグループに対応するサブＰＰＡの最終行の位置が１２行目であると、２つ目の下位ビット入力データグループに対応する桁上げ補償項の補償位置は、複数の入力データグループに対応するＰＰＡの１２行目である。
【0088】
各下位ビット入力データグループに対応するサブＰＰＡが累計される際の桁上げは、サブＰＰＡの最終行にある。よって、その下位ビット入力データグループに対応する桁上げ補償項がその下位ビット入力データグループに対応するサブＰＰＡが累計される際の桁上げを相殺することがてきるように、その下位ビット入力データグループに対応する桁上げ補償項の補償位置は、サブＰＰＡの最終行に設定される。
【0089】
ステップＳ２０２では、少なくとも１つの下位ビット入力データグループにおける各データの符号ビットの数値に基づいて、少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項の補償値を決定する。
【0090】
電子機器は、各下位ビット入力データグループにおける各データの符号ビットの数値に基づいて、各下位ビット入力データグループに対応する桁上げ補償項の補償値を決定することができる。ここで、各下位ビット入力データグループには、第２の乗数および第２の被乗数が含まれることができ、各下位ビット入力データグループにおける各データの符号ビットの数値には、第２の乗数の符号ビットの数値および第２の被乗数の符号ビットの数値が含まれることができる。
【0091】
例示的に、各下位ビット入力データグループにおける各データ（例えば、第２の乗数または第２の被乗数）には、符号ビットが含まれることができ、符号ビットの数値は、各データの符号の種類を示す。例えば、第２の乗数に含まれる符号ビットの数値が１であると、第２の乗数の符号の種類が負数であることを示す。別の例として、第２の乗数に含まれる符号ビットの数値が０であると、第２の乗数の符号の種類が正数であることを示す。
【0092】
いくつかの実施例において、電子機器は、各下位ビット入力データグループに含まれる各データの符号ビットの数値に基づいて、その下位ビット入力データグループに対応する桁上げ補償項の補償値を決定することができる。図５に示すように、上記図４に示す実施例に加えて、本実施例に係る乗算器の演算方法におけるステップＳ２０２は、以下のステップＳ３０３～ステップＳ３０４を含むことができる。
【0093】
ステップＳ３０３では、各下位ビット入力データグループにおける乗数と被乗数との符号ビットの数値に対してＸＮＯＲ演算を実行して、ＸＮＯＲ演算後の数値を決定する。
【0094】
各下位ビット入力データグループには、１つの乗数（すなわち、第２の乗数）と１つの被乗数（すなわち、第２の被乗数）とが含まれる。電子機器は、第２の乗数の符号ビットの数値と第２の被乗数の符号ビットの数値とに対してＸＮＯＲ演算を実行し、ＸＮＯＲ演算後の数値を決定することができる。ここで、第２の乗数に含まれる符号ビットの数値は、第２の乗数の符号の種類を示す。第２の被乗数に含まれる符号ビットの数値は、第２の被乗数の符号の種類を示す。
【0095】
例えば、第２の乗数に含まれる符号ビットの数値は、０または１である。第２の被乗数に含まれる符号ビットの数値は、０または１である。ＸＮＯＲ演算後の数値は、０または１である。ここで、０で示される符号の種類は正数であり、１で示される符号の種類は、負数である。
【0096】
例えば、電子機器は、０と１とに対してＸＮＯＲ演算を実行すると、得られるＸＮＯＲ演算後の数値は０である。別の例として、電子機器は、１と１とに対してＸＮＯＲ演算を実行すると、得られるＸＮＯＲ演算後の数値は１である。さらに別の例として、電子機器は、０と０とに対してＸＮＯＲ演算を実行すると、得られるＸＮＯＲ演算後の数値は１である。
【0097】
いくつかの実施例において、各下位ビット入力データグループのＸＮＯＲ演算後の数値が示す符号の種類は、その下位ビット入力データグループの乗算演算結果の符号の種類と逆である。
【0098】
例えば、下位ビット入力データグループに含まれる第２の乗数の符号ビットの数値が示す第２の乗数の符号の種類が正数であり、この下位ビット入力データグループに含まれる第２の被乗数の符号ビットの数値が示す第２の被乗数の符号の種類が正数である場合、電子機器は、第２の乗数の符号ビットの数値と第２の被乗数の符号ビットの数値に対してＸＮＯＲ演算を実行して、ＸＮＯＲ演算後の数値を決定した。その結果、このＸＮＯＲ演算後の数値が示す符号の種類は、負数であり、下位ビット入力データグループに対応する乗算演算結果の符号の種類は、正数である。これにより、ＸＮＯＲ演算後の数値が示す符号の種類と、この下位ビット入力データグループに対応する乗算演算結果の符号の種類とが、逆であることが分かる。
【0099】
別の例として、下位ビット入力データグループに含まれる第２の乗数の符号ビットの数値が示す第２の乗数の符号の種類が正数であり、この下位ビット入力データグループに含まれる第２の被乗数の符号ビットの数値が示す第２の被乗数の符号の種類が負数である場合、電子機器は、第２の乗数の符号ビットの数値と第２の被乗数の符号ビットの数値に対してＸＮＯＲ演算を実行して、ＸＮＯＲ演算後の数値を決定した。その結果、ＸＮＯＲ演算後の数値が示す符号の種類は、正数であり、下位ビット入力データグループに対応する乗算演算結果の符号の種類は、負数である。これにより、ＸＮＯＲ演算後の数値が示す符号の種類と、この下位ビット入力データグループに対応する乗算演算結果の符号の種類とが、逆であることが分かる。
【0100】
ステップＳ３０４では、ＸＮＯＲ演算後の数値に基づいて、少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項の補償値を決定する。
【0101】
電子機器は、各下位ビット入力データグループのＸＮＯＲ演算後の数値が、その下位ビット入力データグループに対応する桁上げ補償項の補償値であることを決定することができる。例えば、下位ビット入力データグループのＸＮＯＲ演算後の数値が０である場合、その下位ビット入力データグループに対応する桁上げ補償項の補償値は０であると決定することができる。別の例として、下位ビット入力データグループのＸＮＯＲ演算後の数値が１である場合、その下位ビット入力データグループに対応する桁上げ補償項の補償値は１であると決定することができる。
【0102】
電子機器は、通常、複数の入力データグループに対応する２進数を使用してＰＰＡを計算するため、各下位ビット入力データグループに対応するサブＰＰＡにおける数値は０または１であり、各下位ビット入力データグループに対応するサブＰＰＡが累計される際の桁上げも０または１である。各下位ビット入力データグループの乗算演算結果の符号値は、その下位ビット入力データグループの乗算演算結果の符号の種類を示し、符号値は、０または１である。符号値の反転値（例えば、０の反転値は１、１の反転値は０）が示す符号の種類は、下位ビット入力データグループに対応する乗算演算結果の符号の種類と逆であり、符号値の反転値は、下位ビット入力データグループに対応するサブＰＰＡが累計される際の桁上げを相殺することができる。下位ビット入力データグループに対応するＸＮＯＲ演算後の数値が示す符号の種類も、その下位ビット入力データグループに対応する乗算演算結果の符号の種類と逆であるため、ＸＮＯＲ演算後の数値は、符号値の反転値と同じ、ＸＮＯＲ演算後の数値は、同様に、下位ビット入力データグループに対応するサブＰＰＡが累計される際の桁上げを相殺することができる。
【0103】
ここで、複数の入力データグループに含まれる第１の乗数と第２の被乗数とがいずれも２進数である場合、複数の入力データグループに対応する２進数は、上記第１の乗数と上記第２の被乗数とである。複数の入力データグループに含まれる第１の乗数と第２の被乗数とが２進数ではない場合、電子機器は、第１の乗数と第２の被乗数とをそれぞれ変換して、変換された第１の乗数と変換された第２の被乗数とを取得することができる。変換された第１の乗数と変換された第２の被乗数とは、いずれも２進数であり、複数の入力データグループに対応する２進数には、変換された第１の乗数と変換された第２の被乗数とが含まれる。
【0104】
他の実施例において、電子機器は、各下位ビット入力データグループに含まれる各データの符号ビットの数値に基づいて、その下位ビット入力データグループの乗算演算結果の符号の種類を示す符号値を決定し、この符号値に基づいて、その下位ビット入力データグループに対応する桁上げ補償項の補償値を決定することができる。図６に示すように、上記図４に示す実施例に加えて、本実施例に係る乗算器の演算方法におけるステップＳ２０２は、以下のステップＳ４０１～ステップＳ４０２を含むことができる。
【0105】
ステップＳ４０１では、各下位ビット入力データグループにおける乗数と被乗数との符号ビットの数値に基づいて、乗数と被乗数との乗算演算結果の符号値を決定する。
【0106】
電子機器は、各下位ビット入力データグループに含まれる第２の乗数の符号ビットの数値と第２の被乗数の符号ビットの数値とに基づいて、第２の乗数と第２の被乗数との乗算演算結果の符号値（すなわち、その下位ビット入力データグループの乗算演算結果の符号値）を決定することができる。
【0107】
例えば、第２の乗数に含まれる符号ビットの数値が０であり、第２の被乗数に含まれる符号ビットの数値が０である場合、第２の乗数と第２の被乗数との乗算演算結果の符号値は０である。別の例として、第２の乗数に含まれる符号ビットの数値は０であり、第２の被乗数に含まれる符号ビットの数値は１である場合、第２の乗数と第２の被乗数との乗算演算結果の符号値は１である。さらに別の例として、第２の乗数に含まれる符号ビットの数値は１であり、第２の被乗数に含まれる符号ビットの数値は１である場合、第２の乗数と第２の被乗数との乗算演算結果の符号値は０である。ここで、数値０が示す符号の種類は、正数であり、数値１が示す符号の種類は、負数である。
【0108】
ステップＳ４０２では、乗算演算結果の符号値を反転して、各下位ビット入力データグループに対応する桁上げ補償項の補償値を取得する。
【0109】
例えば、下位ビット入力データグループの乗算演算結果の符号値が０であることは、その乗算演算結果の符号の種類が正数であることを示し、電子機器は、その下位ビット入力データグループに対応する桁上げ補償項の補償値が１であることを得ることができる。別の例として、下位ビット入力データグループの乗算演算結果の符号値が１であることは、その乗算演算結果の符号の種類が負数であることを示し、電子機器は、その下位ビット入力データグループに対応する桁上げ補償項の補償値が０であることを得るすることができる。
【0110】
各下位ビット入力データグループの乗算演算結果の符号値は、その下位ビット入力データグループの乗算演算結果の符号の種類を示し、符号値は、０または１である。符号値の反転値が示す符号の種類は、その下位ビット入力データグループに対応する乗算演算結果の符号の種類と逆であり、符号値の反転値は、その下位ビット入力データグループに対応するサブＰＰＡが累計される際の桁上げを相殺することができる。よって、電子機器は、符号値の反転値を下位ビット入力データグループに対応する桁上げ補償項の補償値に決定することができ、下位ビット入力データグループに対応する桁上げ補償項の補償値は、下位ビット入力データグループに対応するサブＰＰＡが累計される際の桁上げを相殺することができる。
【0111】
いくつかの実施例において、電子機器は、少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項を取得した後、複数の入力データグループに基づいて初期ＰＰＡを生成し、この初期ＰＰＡに桁上げ補償項を追加して目標ＰＰＡを取得する。図７に示すように、上記図４に示す実施例に加えて、本実施例に係る乗算器の演算方法におけるステップＳ１０４は、以下のステップＳ５０１～ステップＳ５０３を含むことができる。
【0112】
ステップＳ５０１では、各入力データグループのデータビット幅に対応する符号化方式を採用して各入力データグループを符号化して、各入力データグループに対応する符号化データを取得する。
【0113】
電子機器が計算するのは各入力データグループの乗算演算結果であるため、電子機器は、各入力データグループを別々に符号化（例えば、ブース符号化）して、各入力データグループに対応する符号化データを取得する。ここで、各入力データグループに対応する符号化データは、複数組の積項であることができる。
【0114】
複数組の積項の詳細については、上記の実施例での複数組の積項に対する説明を参照す
【0115】
例示的に、複数の入力データグループには、データビット幅がｎ１ビットである１つの入力データグループと、データビット幅がｎ２ビットである１つの入力データグループとが含まれる。電子機器は、ｎ１ビットのブース符号化を採用してデータビット幅がｎ１ビットである入力データグループを符号化し、ｎ２ビットのブース符号化を採用してデータビット幅がｎ２ビットである入力データグループを符号化することができる。
【0116】
さらに、乗算器の符号化方式が基数４－ブース符号化である場合、電子機器は、ｎ１ビットの基数４－ブース符号化を採用してデータビット幅がｎ１ビットである入力データグループを符号化し、ｎ２ビットの基数４－ブース符号化を採用してデータビット幅がｎ２ビットである入力データグループを符号化することができる。
【0117】
いくつかの実施例において、電子機器は、セレクタを通じて、乗算器が各入力データグループのデータビット幅に対応する符号化方式を採用するように設定し、設定された乗算器を通じて、各入力データグループを符号化して、各入力データグループに対応する符号化データを取得する。
【0118】
ステップＳ５０２では、各入力データグループに対応する符号化データに基づいて、各入力データグループに対応するサブ部分積配列を含む初期部分積配列を生成する。
【0119】
電子機器は、各入力データグループに対応する符号化データを使用して、各入力データグループに対応するサブＰＰＡを生成し、各入力データグループに対応するサブＰＰＡに基づいて、複数の入力データグループに対応する初期ＰＰＡを生成することができる。異なる入力データグループに対応するサブＰＰＡが初期ＰＰＡにおいて占める列は異なる。
【0120】
いくつかの実施例において、各入力データグループに対応する符号化データは、複数組の積項であることができ、電子機器は、複数組の積項を配列して、各入力データグループに対応するサブＰＰＡを取得することができる。
【0121】
電子機器が複数組の積項を配列することの詳細については、上記の実施例での「乗数に含まれるすべての数値に対応する積項を配列する」ことに関する説明を参照すればよいので、ここではその説明を省略する。
【0122】
ステップＳ５０３では、少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項の補償位置および補償値に基づいて、初期部分積配列に桁上げ補償項を追加して、目標部分積配列を取得する。
【0123】
電子機器は、初期ＰＰＡに少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項を追加して、目標ＰＰＡを取得することができる。
【0124】
いくつかの実施例において、初期ＰＰＡには、少なくとも１つの下位ビット入力データグループに対応するサブＰＰＡが含まれる。各下位ビット入力データグループに対応する桁上げ位置は、その下位ビット入力データグループに対応するサブＰＰＡの最終行の位置である。さらに、電子機器は、各下位ビット入力データグループに対応するサブＰＰＡの最終行の位置に基づいて、初期ＰＰＡにその下位ビット入力データグループに対応する桁上げ補償項を追加するように、その下位ビット入力データグループに対応するサブＰＰＡの最終行にその下位ビット入力データグループに対応する桁上げ補償項の補償値を追加する。電子機器は、初期ＰＰＡに少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項を追加して、目標ＰＰＡを取得する。
【0125】
例示的に、電子機器は、各下位ビット入力データグループに対応するサブＰＰＡの最終行における目標上位ビットを、その下位ビット入力データグループに対応する桁上げ補償項の補償値に設定することができる。目標上位ビットは、下位ビット入力データグループに対応するサブＰＰＡの最終行における、位置が部分積の位置および符号ビットの位置より上位のビットである。
【0126】
本開示の実施例では、複数の入力データグループを全体として符号化するのではなく、各入力データグループを別々に符号化して、各入力データグループに対応する符号化データを取得するのである。さらに、電子機器は、各入力データグループに対応する符号化データを使用して、各入力データグループに対応するサブＰＰＡを生成し、その後、各入力データグループに対応するサブＰＰＡを含む初期ＰＰＡを生成することができる。初期ＰＰＡに基づいて、各入力データグループの乗算演算結果を取得することができる。
【0127】
いくつかの実施例において、電子機器は、目標ＰＰＡを累計して、各入力データグループの乗算演算結果を取得することができる。または、電子機器は、目標ＰＰＡを圧縮して圧縮データを取得し、圧縮データを累計して各入力データグループの乗算演算結果を取得することができる。
【0128】
例示的に、電子機器が目標ＰＰＡを圧縮して各入力データグループの乗算演算結果を取得することを例とし、電子機器が各入力データグループの乗算演算結果を取得するプロセスを説明する。具体的には、図７に示すように、上記図４に示す実施例に加えて、本実施例に係る乗算器の演算方法におけるステップＳ１０５は、以下のステップＳ５０４～ステップＳ５０５を含むことができる。
【0129】
ステップＳ５０４では、ウォレスツリー型圧縮器を使用して、目標部分積配列を圧縮して、圧縮データを取得する。
【0130】
電子機器は、ウォレスツリー型圧縮器（Ｗａｌｌａｃｅツリー型圧縮器、Ｗａｌｌａｃｅツリー乗算器とも呼ばれる）を使用して、目標ＰＰＡを圧縮して、圧縮データを取得することができる。圧縮データには、２組の数値が含まれることができ、２組の数値は、それぞれ目標ＰＰＡの積累計値と目標ＰＰＡの桁上げ値とである。
【0131】
ステップＳ５０５では、圧縮データを累計して、各入力データグループの乗算演算結果を取得する。
【0132】
電子機器は、圧縮データに含まれる２組の数値を累計して、累計結果を取得することができる。累計結果には、各入力データグループの乗算演算結果が含まれる。累計結果のデータビット幅は、２Ｎである。
【0133】
電子機器は、Ｗａｌｌａｃｅツリー型圧縮器を通じて目標ＰＰＡを圧縮して、圧縮データを取得する。圧縮データに含まれるデータ量は、目標ＰＰＡに含まれるデータ量より少ない。これにより、圧縮データの累計速度が向上され、各入力データグループの乗算演算結果を迅速に取得することができる。
【0134】
例示的に、図８を参照して、図８に示す電子機器を例として、本開示の実施例に係る乗算器の演算方法を説明する。図８に示す電子機器は、データビット幅がＮである１つの乗算器と、ウォレスツリー型圧縮器（Ｗａｌｌａｃｅツリー型圧縮器）と、加算器と、を備え、電子機器が実行する演算方法は、以下のステップを含むことができる。
【0135】
ステップ１では、電子機器は、複数の入力データグループと、入力信号ｄｌｘｐと、乗算器の符号化方式と、を取得する。
【0136】
例えば、複数の入力データグループには、第１の乗数ＡＮと第１の被乗数ＢＮとが含まれる。入力信号ｄｌｘｐは、各入力データグループのデータビット幅を示し、具体的には、入力信号ｄｌｘｐは、複数の入力データグループのうち第１位に位置する入力データグループ（第１位入力データグループと略称）のデータビット幅は、ｎ１ビットであり、第２位に位置する入力データグループ（第２位入力データグループと略称）のデータビット幅は、ｎ２ビットであり、…、第ｍ位に位置する入力データグループ（第ｍ位入力データグループと略称）のデータビット幅は、ｎｍビットであることを示す。乗算器の符号化方式は、ブース符号化である。ｍは、正の整数である。
【0137】
ステップ２では、電子機器は、乗算器を通じて、各入力データグループのデータビット幅に対応する符号化方式をそれぞれ採用して、各入力データグループを符号化して、各入力データグループに対応する符号化データを取得する。
【0138】
ここで、ステップ２は、電子機器は、乗算器を通じて、それぞれｎ１ビットのブース符号化を採用して第１位入力データグループを符号化し、ｎ２ビットのブース符号化を採用して第２位入力データグループを符号化し、…、およびｎｍビットのブース符号化を採用して第ｍ位入力データグループを符号化して、第１位入力データグループに対応する符号化データ、第２位入力データグループに対応する符号化データ、…、および第ｍ位入力データグループに対応する符号化データを取得することを含む。
【0139】
ステップ３では、電子機器は、乗算器を通じて、各入力データグループに対応する符号化データを使用して、各入力データグループに対応するサブＰＰＡを生成し、各入力データグループに対応するサブＰＰＡに基づいて、複数の入力データグループに対応する初期ＰＰＡを生成する。ここで、各入力データグループに対応するサブＰＰＡには、第１位入力データグループに対応するサブＰＰＡ（すなわち、ＰＰＡ１）、第２位入力データグループに対応するサブＰＰＡ（すなわち、ＰＰＡ２）、…、および第ｍ位入力データグループに対応するサブＰＰＡ（すなわち、ＰＰＡｍ）が含まれる。
【0140】
例えば、図８および図９を併せて参照して、第１位入力データグループのデータビット幅であるｎ１ビット、第２位入力データグループのデータビット幅であるｎ２ビット、…、および第ｍ位入力データグループのデータビット幅であるｎｍビットがいずれも８であり、乗算器の符号化方式が基数４－ブース符号化であることを例とし、電子機器は、図９に示す各入力データグループに対応するサブＰＰＡを取得することができ、サブＰＰＡには、第１位入力データグループに対応するサブＰＰＡ（すなわち、ＰＰＡ１）、第２位入力データグループに対応するサブＰＰＡ（すなわち、ＰＰＡ２）、…、および第ｍ位入力データグループに対応するサブＰＰＡ（すなわち、ＰＰＡｍ）が含まれる。
【0141】
図９に示すＰＰＡ１の詳細については、上記の実施例での図３に示す第１位入力データグループに対応するサブＰＰＡに対する説明を参照し、図９に示すＰＰＡ２の詳細については、上記の実施例での図３に示す第２位入力データグループに対応するサブＰＰＡに対する説明を参照し、図９に示すＰＰＡｍの詳細については、上記の実施例での図３に示す第ｍ位入力データグループに対応するサブＰＰＡ対する説明を参照すればよいので、ここではその説明を省略する。
【0142】
ステップ４では、電子機器は、乗算器を通じて、少なくとも１つの下位ビット入力データグループおよび符号化方式に基づいて、少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項を決定し、初期ＰＰＡに少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項を追加して、目標ＰＰＡを取得する。ここで、少なくとも１つの下位ビット入力データグループには、第１位入力データグループ、第２位入力
【0143】
例えば、図８および図９を併せて参照して、電子装置が決定した少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項には、第１位入力データグループに対応する桁上げ補償項Ｅ１、第２位入力データグループに対応する桁上げ補償項Ｅ２、…、および第ｍ－１位入力データグループに対応する桁上げ補償項Ｅｍ－１が含まれることができる。さらに、電子機器は、図９に示す目標ＰＰＡを取得することができる。
【0144】
ステップ５では、電子機器は、Ｗａｌｌａｃｅツリー型圧縮器を通じて目標ＰＰＡを圧縮して、圧縮データを取得する。
【0145】
ステップ６では、電子機器は、加算器を通じて圧縮データを累計して、各入力データグループの乗算演算結果を取得する。ここで、電子機器が圧縮データを累計して取得した乗算演算結果のデータビット幅は、２Ｎである。累計結果には、各入力データグループの乗算演算結果が含まれ、例えば、第１位入力データグループの乗算演算結果は、累積結果における１ビット目から２×ｎ１ビットで示される数値であり、第２位入力データグループの乗算演算結果は、累計結果における２×ｎ１＋１ビット目から２×ｎ２ビット目で示される数値である。
【0146】
例示的に、図１０を参照すると、複数の入力データグループに図１０に示すｉｎｔ１６の第１の乗数Ａ１６とｉｎｔ１６の第１の被乗数Ｂ１６とが含まれることを例として、電子機器は、Ｂ１６×Ａ１６を計算する。第１の乗数Ａ１６と第１の被乗数Ｂ１６とは、いずれも符号付きデータであり、第１の乗数Ａ１６には、図１０に示す第２の乗数Ａ８－１と第２乗数Ａ８－２とが含まれ、第１の被乗数Ｂ１６には、図１０に示す第２の被乗数Ｂ８－１と第２の被乗数Ｂ８－２とが含まれる。Ａ１６＝（００１０１０１１００１１０００１）２であり、Ａ８－１＝（００１１０００１）２であり、Ａ８－２＝（００１０１０１１）２であり、Ａ８－１で示される１０進数は４９であり、Ａ８－２で示される１０進数は４３である。Ｂ１６＝（００００００１０１０００１０１０）２であり、Ｂ８－１＝（１０００１０１０）２であり、Ｂ８－２＝（００００００１０）２であり、Ｂ８－１で示される１０進数は－１１８であり、Ｂ８－２で示される１０進数は２である。
【0147】
図１０に示すのは、簡略化された２進数であり、例えば、（００１０１０１１００１１０００１）２が簡略化されて００１０１０１１００１１０００１になり、（００１１０００１）２が簡略化されて００１１０００１になる。
【0148】
まず、第２乗数Ａ８－１と第２の被乗数Ｂ８－１とによって構成される第１位入力データグループのデータビット幅が８ビットであり、第２の乗数Ａ８－２と第２の被乗数Ｂ８－２とによって構成される第２位入力データグループのデータビット幅が８ビットである場合、電子機器は、８ビットの基数４－ブース符号化を採用して第１位入力データグループを符号化して、第１位入力データグループに対応する符号化データを取得し、８ビットの基数４－ブース符号化を採用して第２位入力データグループを符号化して、第２位入力データグループに対応する符号化データを取得する。
【0149】
次に、電子機器は、第１位入力データグループに対応する符号化データに基づいて、第１位入力データグループに対応するサブＰＰＡ（すなわち、ＰＰＡ１）を生成し、第２位入力データグループに対応する符号化データに基づいて、第２位入力データグループに対応するサブＰＰＡ（すなわち、ＰＰＡ２）を生成することができる。
【0150】
その後、電子機器は、第１位入力データグループが下位ビット入力データグループである場合、第１位入力データグループに対応する桁上げ補償項Ｅ１を決定することができる。電子機器が第１位入力データグループに対応する桁上げ補償項Ｅ１を決定するのは、以下のステップを含む。第１位入力データグループにおける第２の乗数Ａ８－１の符号ビットの数値が０であり、第１位入力データグループにおける第２の被乗数Ｂ８－１の符号ビットの数値が１である場合、電子機器は、第２の被乗数Ｂ８－１と第２の乗数Ａ８－１との乗算演算結果の符号値が１であると決定し、この乗算演算結果の符号値を反転して第１位入力データグループに対応する桁上げ補償項Ｅ１の補償値を０として取得し、そして、第１位入力データグループに対応するサブＰＰＡの最終行の位置（つまり、ＰＰＡ１の４行目）が、第１位入力データグループに対応する桁上げ補正項Ｅ１の補正位置であることを決定することができる。
【0151】
さらに、電子機器は、図１０に示す目標ＰＰＡを生成し、この目標ＰＰＡに基づいて、第１位入力データグループの乗算演算結果Ｃ１および第２位入力データグループの乗算演算結果Ｃ２を決定することができる。ここで、Ｃ１＝（１１１０１００１０１１０１０１０）２であり、Ｃ１で示される１０進数は－５７２８であり、－５７２８はＢ８－１とＡ８－１との積（すなわち、－１１８と４９との積）に等しい。Ｃ２＝（０００００００００１０１０１１０）２であり、Ｃ２で示される１０進数は８６であり、８６はＢ８－２とＡ８－２との積（すなわち、２と４３との積）に等しい。
【0152】
図１０に示す符号ビット（ｓ０、ｅ０、￣ｅ０、ｓ１、ｅ１、および１を含む）の詳細については、上記の実施例での図３に示す符号ビット（ｓ０、ｅ０、￣ｅ０、ｓ１、ｅ１、および１を含む）に対する説明を参照すればよいので、ここではその説明を省略する。
【0153】
例示的に、図１１を参照すると、複数の入力データグループに図１１に示すｉｎｔ１６の第１の乗数Ａ１６とｉｎｔ１６の第１の被乗数Ｂ１６とが含まれることを例として、電子機器は、Ｂ１６×Ａ１６を計算する。第１の乗数Ａ１６と第１の被乗数Ｂ１６は、いずれも符号付きデータであり、第１の乗数Ａ１６には、図１１に示す第２の乗数Ａ８－１と第２乗数Ａ８－２とが含まれ、第１の被乗数Ｂ１６には、図１１に示す第２の被乗数Ｂ８－１と第２の被乗数Ｂ８－２とが含まれる。Ａ１６＝（１０００１０１０００１１００００）２であり、Ａ８－１＝（００１１００００）２であり、Ａ８－２＝（１０００１０１０）２であり、Ａ８－１で示される１０進数は４８であり、Ａ８－２で示される１０進数は－１１８である。Ｂ１６＝（０１１０１１０１００１０１０００）２であり、Ｂ８－１＝（００１０１０００）２であり、Ｂ８－２＝（０１１０１１０１）２であり、Ｂ８－１で示される１０進数は４０であり、Ｂ８－２で示される１０進数は１０９である。
【0154】
図１１に示すのは、簡略化された２進数であり、例えば、（１０００１０１０００１１００００）２が簡略化されて１０００１０１０００１１００００になり、（００１１００００）２が簡略化されて００１１００００になる。
【0155】
ここで、電子機器は、図１１に示す第１位入力データグループが下位ビット入力データグループである場合、第１位入力データグループに対応する桁上げ補償項Ｅ１を決定することができる。電子機器が第１位入力データグループに対応する桁上げ補償項Ｅ１を決定するのは、以下のステップを含む。第１位入力データグループにおける第２の乗数Ａ８－１の符号ビットの数値が０であり、第１位入力データグループにおける第２の被乗数Ｂ８－１の符号ビットの数値が０である場合、電子機器は、第２の被乗数Ｂ８－１と第２の乗数Ａ８－１との乗算演算結果の符号値が０であると決定し、この乗算演算結果の符号値を反転して第１位入力データグループに対応する桁上げ補償項Ｅ１の補償値がを１として取得し、そして、第１位入力データグループに対応するサブＰＰＡの最終行の位置（つまり、ＰＰＡ１の４行目）が、第１位入力データグループに対応する桁上げ補正項Ｅ１の補正位置であることを決定することができる。
【0156】
さらに、電子機器は、図１１に示す目標ＰＰＡを生成し、この目標ＰＰＡに基づいて、第１位入力データグループの乗算演算結果Ｃ１および第２位入力データグループの乗算演算結果Ｃ２を決定することができる。ここで、Ｃ１＝（０００００１１１１０００００００）２であり、Ｃ１で示される１０進数は１９２０であり、１９２０はＢ８－１とＡ８－１との積（すなわち、４０と４８との積）に等しい。Ｃ２＝（１１００１１０１１１００００１０）２であり、Ｃ２で示される１０進数は－１２８６２であり、－１２８６２はＢ８－１とＡ８－１との積（すなわち、１０９と－１１８との積）に等しい。
【0157】
電子機器が図１１に示す複数の入力データグループに対して乗算器の乗算演算方法を実行するプロセスは、電子機器が図１０に示す複数の入力データグループに対して乗算器の乗算演算方法を実行するプロセスと同様であるため、ここではその説明を省略する。
（例示的な装置）
（例示的な装置）
【0158】
各機能に対応して分割される各機能モジュールを採用する場合、本開示の実施例は、演算装置をさらに提供する。図１２は、本開示の実施例に係る演算装置の構造概略図である。演算装置６００は、補償決定モジュール６０１と、部分積配列決定モジュール６０２と、部分積処理モジュール６０３と、を備える。
【0159】
ここで、補償決定モジュール６０１は、乗算器の複数の入力データグループおよび乗算器の符号化方式を決定し、複数の入力データグループにおける少なくとも１つの下位ビット入力データグループを決定し、少なくとも１つの下位ビットデータグループ及び符号化方式に基づいて、少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項を決定するためのものである。
【0160】
部分積配列決定モジュール６０２は、補償決定モジュール６０１によって決定された少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項と複数の入力データグループとに基づいて、目標部分積配列を決定するためのものである。
【0161】
部分積処理モジュール６０３は、部分積配列決定モジュール６０２によって決定された目標部分積配列に基づいて、各入力データグループの乗算演算結果を決定するためのものである。
【0162】
いくつかの実施例において、図１２および図１３に示すように、補償決定モジュール６０１は、補償位置決定ユニット６０１１と、補償値決定ユニット６０１２と、を備える。ここで、補償位置決定ユニット６０１１は、符号化方式と、少なくとも１つの下位ビット入力データグループのデータビット幅と、複数の入力データグループにおける少なくとも１つの下位ビット入力データグループの位置と、に基づいて、少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項の位置を決定するためのものである。補償値決定ユニット６０１２は、少なくとも１つの下位ビット入力データグループにおける各データの符号ビットの数値に基づいて、少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項の補償値を決定するためのものである。
【0163】
いくつかの実施例において、補償位置決定ユニット６０１１は、符号化方式と、少なくとも１つの下位ビット入力データグループのデータビット幅と、複数の入力データグループにおける少なくとも１つの下位ビット入力データグループの位置と、に基づいて、少なくとも１つの下位ビット入力データグループに対応するサブ部分積配列の最終行の位置を決定し、少なくとも１つの下位ビット入力データグループに対応するサブ部分積配列の最終行の位置に基づいて、少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項の位置を決定する。
【0164】
いくつかの実施例において、補償値決定ユニット６０１２は、各下位ビット入力データグループにおける乗数と被乗数との符号ビットの数値に対してＸＮＯＲ演算を実行して、ＸＮＯＲ演算後の数値を決定し、このＸＮＯＲ演算後の数値に基づいて、各下位ビット入力データグループに対応する桁上げ補償項の償項値を決定する。
【0165】
いくつかの実施例において、補償値決定ユニット６０１２は、各下位ビット入力データグループにおける乗数と被乗数との符号ビットの数値に基づいて、乗数と被乗数との乗算演算結果の符号値を決定し、この符号値を反転して、各下位ビット入力データグループに対応する桁上げ補償項の償項値を取得する。
【0166】
いくつかの実施例において、図１２および図１３に示すように、部分積配列決定モジュール６０２は、符号化ユニット６０２１と、部分積配列決定ユニット６０２２と、を備える。ここで、符号化ユニット６０２１は、各入力データグループのデータビット幅に対応する符号化方式を採用して各入力データグループを符号化して、各入力データグループに対応する符号化データを取得するためのものである。部分積配列決定ユニット６０２２は、各入力データグループに対応する符号化データに基づいて、各入力データグループに対応するサブ部分積配列が含まれる初期部分積配列を生成し、少なくとも１つの下位ビット入力データグループに対応する桁上げ補償項の補償位置および補償値に基づいて、初期部分積配列に桁上げ補償項を追加して、目標部分積配列を取得するためのものである。
【0167】
いくつかの実施例において、補償決定モジュール６０１は、各入力データグループのデータビット幅の合計が、乗算器が実行可能な最大のデータビット幅以下であることに応じて、複数の入力データグループにおける少なくとも１つの下位ビット入力データグループを決定する。
【0168】
いくつかの実施例において、図１２および図１３に示すように、部分積処理モジュール６０３は、部分積圧縮ユニット６０３１と、累計ユニット６０３２と、を備える。ここで、部分積圧縮ユニット６０３１は、ウォレスツリー型圧縮器を使用して、目標部分積配列を圧縮して、圧縮データを取得するためのものである。累計ユニット６０３２は、圧縮データを累計して、各入力データグループの乗算演算結果を取得するためのものである。
【0169】
本装置の例示的な実施例に対応する有益な技術的効果は、上記の例示的な方法部分における対応の有益な技術的効果を参照すればよいので、ここでは説明を省略する。
（例示的な電子機器）
（例示的な電子機器）
【0170】
図１４は、本開示の実施例に係る電子機器の構造図であり、電子機器１０は、少なくとも１つのプロセッサ１１及びメモリ１２を備える。
【0171】
プロセッサ１１は、中央処理ユニット（ＣＰＵ）、またはデータ処理能力および／または命令実行能力を有する他の形式の処理ユニットであることができ、電子機器１０内の他のコンポーネントを制御して所望の機能を実行することができる。
【0172】
メモリ１２は、１つまたは複数のコンピュータプログラム製品を含むことがてき、前記コンピュータプログラム製品は、例えば揮発性メモリおよび／または不揮発性メモリなどの様々な形態のコンピュータ可読記憶媒体を含むことがてきる。揮発性メモリは、例えば、ランダムアクセスメモリ（ｒａｎｄｏｍａｃｃｅｓｓ ｍｅｍｏｒｙ、ＲＡＭ）および／またはキャッシュメモリ（ｃａｃｈｅ）などを含むことができる。不揮発性メモリは、例えば、読み取り専用メモリ（ｒｅａｄ－ｏｎｌｙ ｍｅｍｏｒｙ、ＲＯＭ）、ハードディスク、フラッシュメモリなどを含むことができる。コンピュータ可読記憶媒体は、１つまたは複数のコンピュータプログラム命令を記憶することができ、プロセッサ１１は、１つまたは複数のプログラム命令を実行することで、上記の本開示の各実施例に係る乗算器の演算方法および／または他の所望の機能を実現することができる。
【0173】
一例では、電子機器１０は、バスシステムおよび／または他の形態の接続機構（図示せず）を介して互いに接続される入力装置１３と出力装置１４とをさらに備えることができる。
【0174】
入力装置１３は、例えば、キーボードやマウス等を含むことができる。
【0175】
出力装置１４は、様々な情報を外部に出力することができ、例えば、ディスプレイ、スピーカ、プリンタ、通信ネットワークおよびそれらが接続される遠隔出力デバイスとなどを含むことができる。
【0176】
簡略化のために、図１４においては、電子機器１０における本開示に関連するコンポーネントの一部のみを示し、バスや入出力インターフェースなどのコンポーネントは省略した。その他、具体的な応用条件に応じて、電子機器１０は、任意の適切なコンポーネントをさらに備えることができる。
（例示的なコンピュータプログラム製品およびコンピュータ可読記憶媒体）
（例示的なコンピュータプログラム製品およびコンピュータ可読記憶媒体）
【0177】
本開示の実施例は、上記の方法および機器に加えて、コンピュータプログラム命令を含むコンピュータプログラム製品を提供することができる。このコンピュータプログラム命令がプロセッサにより実行されると、プロセッサに、上記「例示的な方法」の部分に記載の各実施例に係る乗算器の演算方法におけるステップを実行させる。
【0178】
コンピュータプログラム製品は、１つまたは複数のプログラミング言語の任意の組み合わせによって、本開示の実施例の操作を実行するためのプログラムコードを作成することができ、プログラミング言語は、Ｊａｖａ（登録商標）、Ｃ＋＋などのオブジェクト指向プログラミング言語、および「Ｃ」言語または類似のプログラミング言語などの一般的な手続き型プログラミング言語を含む。プログラムコードは、下記のように実行されることができ、すなわち、ユーザーコンピューティングデバイス上で全体的に実行されてもよいし、ユーザーデバイス上で部分的に実行されてもよいし、独立したソフトウェアパッケージとして実行されてもよいし、一部はユーザーのコンピューティングデバイス上で実行され、別の一部はリモートコンピューティングデバイス上で実行されてもよいし、リモートコンピューティングデバイスあるいはサーバー上で全体的に実行されてもよい。
【0179】
また、本開示の実施例は、コンピュータプログラム命令が記憶されているコンピュータ可読記憶媒体をさらに提供することができる。このコンピュータプログラム命令がプロセッサにより実行されると、プロセッサに、上記「例示的な方法」の部分に記載の各実施例に係る乗算器の演算方法におけるステップを実行させる。
【0180】
コンピュータ可読記憶媒体として、１つまたは複数の可読媒体の任意の組み合わせを採用することができる。可読媒体は、可読信号媒体または可読記憶媒体であることができる。可読記憶媒体は、例えば、電気、磁気、光、電磁気、赤外線、または半導体のシステム、装置あるいはデバイス、またはそれらの任意の組み合わせを含むことができるが、これらに限定されない。可読記憶媒体のより具体的な例（非網羅的なリスト）としては、１つまたは複数の導線を有する電気的接続、モバイルハードドライブ、ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ （ＲＯＭ）、消去可能なプログラマブル読み取り専用メモリ （ＥＰＲＯＭまたはフラッシュメモリ）、光ファイバ、コンパクトディスク読み取り専用メモリ（ＣＤ－ＲＯＭ）、光記憶装置、磁気記憶装置、または上記の任意の適切な組み合わせが挙げられる。
【0181】
以上、具体的な実施例を参照しながら本開示の基本的原理を説明してきたが、本開示に言及される利点、長所、効果などは、例示されるものにすぎず、限定的なものではなく、本開示の各実施例が必ずしも有するものではない。また、また、上記開示の具体的な詳細は、例示的な作用及び理解しやすい作用に過ぎず、限定的なものではなく、上記詳細は、本開示を必ずしも上記具体的な詳細により実現されるように限定することではない。
【0182】
当業者であれば、本願の精神及び範囲から逸脱することなく、本開示に対して様々な変更や変形を行うことができる。このように、本願のこれらの修正や変形が本開示の特許請求の範囲及びその均等的な技術範囲内に属する場合、本開示もこれらの修正や変形を含むことを意味する。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】