特開 2024-159599 低照度性能改善のための、集光器及びフルデプスディープアイソレーショントレンチを有する光学ピクセル

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024159599

(43)【公開日】2024-11-08

(54)【発明の名称】低照度性能改善のための、集光器及びフルデプスディープアイソレーショントレンチを有する光学ピクセル

(51)【国際特許分類】

   H01L 27/146 20060101AFI20241031BHJP

   H04N 25/70 20230101ALI20241031BHJP

【ＦＩ】

H01L27/146 D

H01L27/146 A

H04N25/70

【審査請求】未請求

【請求項の数】24

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2024068176

(22)【出願日】2024-04-19

(31)【優先権主張番号】18/307,388

(32)【優先日】2023-04-26

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】524060278

【氏名又は名称】シオニクス リミテッド ライアビリティ カンパニー

(74)【代理人】

【識別番号】100102978

【弁理士】

【氏名又は名称】清水 初志

(74)【代理人】

【識別番号】100205707

【弁理士】

【氏名又は名称】小寺 秀紀

(74)【代理人】

【識別番号】100160923

【弁理士】

【氏名又は名称】山口 裕孝

(74)【代理人】

【識別番号】100119507

【弁理士】

【氏名又は名称】刑部 俊

(74)【代理人】

【識別番号】100142929

【弁理士】

【氏名又は名称】井上 隆一

(74)【代理人】

【識別番号】100148699

【弁理士】

【氏名又は名称】佐藤 利光

(74)【代理人】

【識別番号】100188433

【弁理士】

【氏名又は名称】梅村 幸輔

(74)【代理人】

【識別番号】100128048

【弁理士】

【氏名又は名称】新見 浩一

(74)【代理人】

【識別番号】100129506

【弁理士】

【氏名又は名称】小林 智彦

(74)【代理人】

【識別番号】100114340

【弁理士】

【氏名又は名称】大関 雅人

(74)【代理人】

【識別番号】100214396

【弁理士】

【氏名又は名称】塩田 真紀

(74)【代理人】

【識別番号】100121072

【弁理士】

【氏名又は名称】川本 和弥

(74)【代理人】

【識別番号】100221741

【弁理士】

【氏名又は名称】酒井 直子

(74)【代理人】

【識別番号】100114926

【弁理士】

【氏名又は名称】枝松 義恵

(72)【発明者】

【氏名】ジュタオ ジャン

【テーマコード（参考）】

4M118

5C024

【Ｆターム（参考）】

4M118AA05

4M118AB01

4M118BA14

4M118CA04

4M118CA34

4M118CB01

4M118CB03

4M118DD04

4M118FA27

4M118FA28

4M118GA02

4M118GA08

4M118GA09

4M118GB03

4M118GC07

4M118GC20

4M118GD03

4M118GD04

4M118GD11

4M118GD15

4M118GD20

4M118HA24

4M118HA25

4M118HA31

4M118HA33

5C024CX32

5C024EX43

5C024GX02

5C024GX03

(57)【要約】      （修正有）

【課題】暗電流の低減及び信号対雑音比の改善を可能にする新たなピクセルアーキテクチャを提供する。
【解決手段】光感知ピクセル３００は、大きな光受容開口Ｄ、集光構造（ギャップレスマイクロレンズ３０２及びライトパイプ３０４）及び光受容開口よりも小さなピクセル感知領域ｄを有し、これにより、より小さなピクセル感知領域において暗電流も読み取りノイズも増加させることなく、より多くの光子の収集が可能となる。ピクセル感知領域は、フルデプスディープトレンチアイソレーション（ＦＤＴＩ）３１０で縁取られてもよく、これはより小さな感知領域と組み合わされて、暗視技術を大幅に改善し、それをより効率的かつ効果的にすることができる。また、ピクセル間のクロストークを除去するために、各ピクセルの周囲に金属充填されたＦＤＴＩを含んでもよい。
【選択図】図３

【特許請求の範囲】

【請求項1】

単位ピクセルピッチによって定義される第１の寸法Ｄを有する光受容開口と、
前記単位ピクセルピッチの前記第１の寸法Ｄより小さい第２の寸法ｄを有する感知領域であって、第１のフルデプスディープトレンチアイソレーション（ＦＤＴＩ）の境界内に画成される、前記感知領域と、
前記光受容開口に入射する光を受け取りその受け取った光を前記感知領域に集中させかつ方向付けるように構成されている、集光構造と
を特徴とする、光感知ピクセル
を備える、暗電流が低減されかつ信号対雑音比が改善されたイメージングデバイスのためのピクセルアーキテクチャ。

【請求項2】

前記光感知ピクセルが、裏面照射型（ＢＳＩ）ＣＭＯＳピクセルまたは表面照射型（ＦＳＩ）ＣＭＯＳピクセルである、請求項１に記載のピクセルアーキテクチャ。

【請求項3】

前記集光構造が、ライトパイプ導波路を含む、請求項１に記載のピクセルアーキテクチャ。

【請求項4】

前記集光構造が、バイナリ光学レンズ及び回折格子ベースレンズのうちの１つまたは複数を含む、請求項１に記載のピクセルアーキテクチャ。

【請求項5】

前記集光構造が、ギャップレスマイクロレンズ及び内部マイクロレンズのうちの１つまたは複数を含む、請求項１に記載のピクセルアーキテクチャ。

【請求項6】

前記感知領域が、フォトダイオード、光伝導体、単一光子アバランシェダイオード（ＳＰＡＤ）、またはＩｎＧａＡｓ、ＩｎＰ、及びゲルマニウムのうちの１つまたは複数から作られた非シリコンベースの検出器を含む、請求項１に記載のピクセルアーキテクチャ。

【請求項7】

Ｄに実質的に等しい寸法を有しかつ前記第１のＦＤＴＩを取り囲む第２のＦＤＴＩをさらに備える、請求項１に記載のピクセルアーキテクチャ。

【請求項8】

前記第２のＦＤＴＩが、ピクセルクロストークを低減または除去するために充填される、請求項７に記載のピクセルアーキテクチャ。

【請求項9】

シリコン表面上の組み込みテクスチャ、または前記感知領域の内部に埋め込まれた埋め込みテクスチャをさらに備える、請求項１に記載のピクセルアーキテクチャ。

【請求項10】

金属反射体構造をさらに備える、請求項１に記載のピクセルアーキテクチャ。

【請求項11】

カラーフィルタをさらに備える、請求項１に記載のピクセルアーキテクチャ。

【請求項12】

比率Ｄ／ｄが、１．５以上である、請求項１に記載のピクセルアーキテクチャ。

【請求項13】

比率Ｄ／ｄが、２．０以上である、請求項１に記載のピクセルアーキテクチャ。

【請求項14】

比率Ｄ／ｄが、５．０以上である、請求項１に記載のピクセルアーキテクチャ。

【請求項15】

光感知ピクセルのアレイであって、前記アレイの各光感知ピクセルが、
単位ピクセルピッチによって定義される第１の寸法Ｄを有する光受容開口と、
前記単位ピクセルピッチの前記第１の寸法Ｄより小さい第２の寸法ｄを有する感知領域であって、第１のフルデプスディープトレンチアイソレーション（ＦＤＴＩ）の境界内に画成される、前記感知領域と、
前記光受容開口に入射する光を受け取りその受け取った光を前記感知領域に集中させかつ方向付けるように構成されている、集光構造と
を特徴とする、前記光感知ピクセルのアレイ
を備える、暗電流が低減されかつ信号対雑音比が改善された暗視デバイス。

【請求項16】

前記アレイの各光感知ピクセルが、裏面照射型（ＢＳＩ）ＣＭＯＳピクセルまたは表面照射型（ＦＳＩ）ＣＭＯＳピクセルである、請求項１５に記載の暗視デバイス。

【請求項17】

前記集光構造が、
ライトパイプ導波路、
ギャップレスマイクロレンズ、
内部マイクロレンズ、及び
バイナリ光学レンズ
のうちの１つまたは複数を含む、請求項１５に記載の暗視デバイス。

【請求項18】

前記アレイの各光感知ピクセルが、Ｄに実質的に等しい寸法を有しかつ前記第１のＦＤＴＩを取り囲む第２のＦＤＴＩを含み、前記第２のＦＤＴＩが、ピクセルクロストークを低減または除去するために金属充填されている、請求項１５に記載の暗視デバイス。

【請求項19】

前記アレイの各光感知ピクセルが、
前記感知領域のシリコン表面上の組み込みテクスチャ、
金属反射体構造、及び
カラーフィルタ
のうちの１つまたは複数を含む、請求項１５に記載の暗視デバイス。

【請求項20】

比率Ｄ／ｄが、１．５以上である、請求項１５に記載の暗視デバイス。

【請求項21】

ピクセルアレイを形成する工程であって、前記ピクセルアレイの各ピクセルが、
ウェハ上に寸法ｄを有する感知領域を形成することと、
前記感知領域を縁取るようにフルデプスディープトレンチアイソレーション（ＦＤＴＩ）を形成することと、
集光構造を形成することと、
前記ピクセルアレイ上にギャップレスマイクロレンズアレイを形成することであって、前記ギャップレスマイクロレンズアレイの各ギャップレスマイクロレンズが、ｄより大きな寸法Ｄによって特徴付けられる光受容開口を画成し、かつ、前記光受容開口に入射する光を受け取りその受け取った光を前記感知領域に集中させかつ方向付けるように構成されている、前記ピクセルアレイ上にギャップレスマイクロレンズアレイを形成することと
によって製造される、前記ピクセルアレイを形成する工程
を含む、低減された暗電流及び改善された信号対雑音比を有するイメージングデバイスを製造する方法。

【請求項22】

前記ピクセルアレイ上にギャップレスマイクロレンズアレイを形成することが、フォトリソグラフィを使用してマイクロレンズアレイ構造を形成することと、前記マイクロレンズアレイ構造に材料リフローまたは材料エッチングをさらに適用することと、を含む、請求項２１に記載の方法。

【請求項23】

前記集光構造を形成することが、
ライトパイプ導波路、
ギャップレスマイクロレンズ、
内部マイクロレンズ、及び
バイナリ光学レンズ
のうちの１つまたは複数を形成することを含む、請求項２１に記載の方法。

【請求項24】

前記感知領域を形成することが、
前記感知領域のシリコン表面上の組み込みテクスチャ、及び
金属反射体構造
のうちの１つまたは複数を形成することを含む、請求項２１に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

分野
開示技術は、一般に、イメージング用途及びイメージセンサ技術に関し、特に、集光器を利用して暗電流を低減するピクセルアーキテクチャに関する。

【背景技術】

【0002】

背景
集光器は、太陽光発電、カメラのレンズ設計などを含むさまざまな用途に使用でき、利用可能な光の効率的な採取を可能にし得る。カメラのレンズ設計の場合、集光器は、光をカメラのセンサに方向付けることによって、より鮮明な画像を生成するのに必要な露光時間を短縮することに役立ち得る。

【0003】

暗視の場合、アナログイメージ増強（Ｉ２）管デバイスが、主流の技術となっている。最新の（Ｇｅｎ ＩＩＩ）Ｉ２管デバイスでは、入射光子がＧａＡｓ光電陰極に衝突し、電子が生成されてマイクロチャネルプレート（ＭＣＰ）に向かって加速され、それによって、電子が最大 １００００倍のゲインで増幅される。増幅された電子は、蛍光体スクリーンに向かってさらに加速され、低照度の画像シーンを形成する。Ｉ２管の優れた低照度画質は、ＧａＡｓ光電陰極の、（シリコンのバンドギャップ１．１２ｅＶと比較して）１．４２ｅＶの大きなバンドギャップに起因する、極めて低い暗電流によって達成され得る。Ｉ２管の極めて低い読み取りノイズは、ＭＣＰによってもたらされる高いゲインに起因するものである。Ｉ２管は、また、１０００Ｈｚに相当する高速フレームレートを有し得る。これは、１ｍｓのＰ４３蛍光体減衰時間に関連する。Ｉ２管では、光電陰極としてＧａＡｓ材料を使用しているため、ダークショットノイズが非常に低くなる場合がある。しかしながら、支配的なノイズは、フォトンショットノイズである。Ｉ２管は、かさばる傾向があり、特別な製造を必要とすることがあり、平均故障間隔（ＭＴＴＦ）が制限されることがある。

【0004】

通常、画像の信号対雑音比（ＳＮＲ）は、低照度の画質を定量化するために使用される。簡略化されたＳＮＲの式は、以下の数式１で与えられる。

【数1】

【0005】

数式（１）において、Ｓは電子の信号、Ｓ_ｄａｒｋは電子の暗信号、Ｆは追加ノイズ係数、ｎ_ｒｅａｄは電子の読み出し回路の入力換算読み取りノイズフロア、Ｇはピクセル／センサのゲインである。

【0006】

近年、標準的なシリコンマイクロエレクトロニクス処理技術を活用するために、いくつかのデジタル暗視ソリューションが開発されている。例には、電子増倍ＣＣＤ（ＥＭＣＣＤ）、単一光子アバランシェダイオード（ＳＰＡＤ）、及びＣＭＯＳセンサが含まれる。ＥＭＣＣＤのネイティブ読み取りノイズは、典型的には、入力換算で５０ｅ－から１００ｅ－の間の高さである。ＥＭＣＣＤは、高ゲイン（Ｇ＞＞１）により非常に低い等価な読み取りノイズを達成し得るが、高い暗電流が発生し、約１．４の過剰な読み取りノイズ係数Ｆを有する。暗電流の影響を低減するために、典型的なＥＭＣＣＤの動作温度は、摂氏－４０度以下に設定されているが、これは、多くの用途では非実用的である場合がある。

【0007】

ＳＰＡＤセンサは、真の読み取りノイズのない動作（Ｇは無限大である）を達成し得るが、その性能は、典型的にはより高い暗計数率（ＤＣＲ）によって制限される。最先端のＣＭＯＳピクセルは、１ｅ－未満の読み取りノイズ及び多くの用途に対して許容可能な低い暗電流を有し得る。ＣＭＯＳピクセルでは、数式（１）において、Ｆが１であり、Ｇが１である。ただし、極度の低照度条件（月のない夜空、曇って雲で覆われた夜空など）では、照度レベルが、０．１ｍｌｕｘより低くなることがある。このような条件下では、Ｉ２管のみが、許容可能な性能を提供し得る。

【0008】

低照度感度を改善するために、アナログ及びデジタルのビニングの様々な組み合わせが使用され得るが、これらの方法はまた、暗電流及び読み取りノイズを増加させる場合がある。アナログビニングでは、例えば、２つ以上の隣接ピクセルからの信号が、感知ノードによって感知される前に電荷領域で結合され得る。ビニング動作のサポートに関与する回路に起因して、実効センシングノード（即ち、フローティングディフュージョンＦＤ）の静電容量が増加することがあり、これが、読み取りノイズの増加を引き起こすことがある。デジタルビニングでは、２つ以上の隣接ピクセルの信号が、デジタルドメインで結合されることがあり、ビニングされたピクセルカウントの平方根に従って読み取りノイズが増加することがある。アナログビニング及びデジタルビニングの両方で、典型的には、暗電流が、ビニングされたピクセルカウントに比例して増加し、ダークショットノイズの寄与が増大する。

【0009】

大きなピクセル感知領域を有するセンサの場合、大きなシリコンデバイス面積、及びシャロートレンチアイソレーション（ＳＴＩ）との境界面に起因して、対応する暗電流が高くなる場合がある。加えて、通常の４Ｔ ＣＭＯＳピクセルの場合、大きなピクセル感知領域は、フォトダイオード内で収集された電荷の移動距離が長いことに起因して、残像の問題を有する傾向がある。残像は、典型的には、画像上の固定パターンノイズ（ＦＰＮ）として現れ、暗視用途の場合に画質を著しく低下させる場合がある。低照度センサの近年の進歩にもかかわらず、Ｉ２管と同等またはそれを超え得る低照度性能を有する改善されたデジタルデバイスが、依然として必要とされている。

【先行技術文献】

【非特許文献】

【0010】

【非特許文献1】S. -G. Wuu, H. -L. Chen, H. -C. Chien, P. Enquist, R. M. Guidash and J. McCarten, “A Review of 3-Dimensional Wafer Level Stacked Backside Illuminated CMOS Image Sensor Process Technologies,” in IEEE Transactions on Electron Devices, vol. 69, no. 6, pp. 2766-2778, June 2022.

【非特許文献2】Y. Oike, "Evolution of Image Sensor Architectures With Stacked Device Technologies," in IEEE Transactions on Electron Devices, vol. 69, no. 6, pp. 2757-2765, June 2022.

【非特許文献3】J. Gambino, et al, “CMOS image sensor with high refractive index lightpipe”, IISW 2009.

【発明の概要】

【0011】

開示技術は、暗電流が低減されかつ信号対雑音比が改善されたイメージングデバイスのためのピクセルアーキテクチャを含む。ピクセルアーキテクチャは、単位ピクセルピッチによって定義される第１の寸法Ｄを有する光受容開口と、単位ピクセルピッチの第１の寸法Ｄより小さい第２の寸法ｄを有する感知領域であって、第１のフルデプスディープトレンチアイソレーション（ＦＤＴＩ）の境界内に画成される、感知領域と、光受容開口に入射する光を受け取りその受け取った光を感知領域に集中させかつ方向付けるように構成されている、集光構造と、を特徴とする、光感知ピクセルを含む。

【0012】

開示技術のある例示的な実施態様は、暗電流が低減されかつ信号対雑音比が改善された暗視デバイスを含む。暗視デバイスは、光感知ピクセルのアレイを含み、アレイの各光感知ピクセルは、単位ピクセルピッチによって定義される第１の寸法Ｄを有する光受容開口と、単位ピクセルピッチの第１の寸法Ｄより小さい第２の寸法ｄを有する感知領域であって、第１のフルデプスディープトレンチアイソレーション（ＦＤＴＩ）の境界内に画成される、感知領域と、光受容開口に入射する光を受け取りその受け取った光を感知領域に集中させかつ方向付けるように構成されている、集光構造と、を特徴とする。

【0013】

暗電流を低減しかつ信号対雑音比を改善するためのイメージングデバイスを製造する方法が開示される。方法は、ピクセルアレイを形成することを含み、ピクセルアレイの各ピクセルが、ウェハ上に寸法ｄを有する感知領域を形成することと、感知領域を縁取るようにフルデプスディープトレンチアイソレーション（ＦＤＴＩ）を形成することと、集光構造を形成することと、ピクセルアレイ上にギャップレスマイクロレンズアレイを形成することであって、ギャップレスマイクロレンズアレイの各ギャップレスマイクロレンズが、ｄより大きな寸法Ｄによって特徴付けられる光受容開口を画成し、かつ、光受容開口に入射する光を受け取りその受け取った光を感知領域に集中させかつ方向付けるように構成されている、ピクセルアレイ上にギャップレスマイクロレンズアレイを形成することと、によって製造される。

【0014】

より具体的には、本発明は以下を提供する：
［１］
単位ピクセルピッチによって定義される第１の寸法Ｄを有する光受容開口と、
前記単位ピクセルピッチの前記第１の寸法Ｄより小さい第２の寸法ｄを有する感知領域であって、第１のフルデプスディープトレンチアイソレーション（ＦＤＴＩ）の境界内に画成される、前記感知領域と、
前記光受容開口に入射する光を受け取りその受け取った光を前記感知領域に集中させかつ方向付けるように構成されている、集光構造と
を特徴とする、光感知ピクセル
を備える、暗電流が低減されかつ信号対雑音比が改善されたイメージングデバイスのためのピクセルアーキテクチャ；
［２］
前記光感知ピクセルが、裏面照射型（ＢＳＩ）ＣＭＯＳピクセルまたは表面照射型（ＦＳＩ）ＣＭＯＳピクセルである、［１］のピクセルアーキテクチャ；
［３］
前記集光構造が、ライトパイプ導波路を含む、［１］のピクセルアーキテクチャ；
［４］
前記集光構造が、バイナリ光学レンズ及び回折格子ベースレンズのうちの１つまたは複数を含む、［１］のピクセルアーキテクチャ；
［５］
前記集光構造が、ギャップレスマイクロレンズ及び内部マイクロレンズのうちの１つまたは複数を含む、［１］のピクセルアーキテクチャ；
［６］
前記感知領域が、フォトダイオード、光伝導体、単一光子アバランシェダイオード（ＳＰＡＤ）、またはＩｎＧａＡｓ、ＩｎＰ、及びゲルマニウムのうちの１つまたは複数から作られた非シリコンベースの検出器を含む、［１］のピクセルアーキテクチャ；
［７］
Ｄに実質的に等しい寸法を有しかつ前記第１のＦＤＴＩを取り囲む第２のＦＤＴＩをさらに備える、［１］のピクセルアーキテクチャ；
［８］
前記第２のＦＤＴＩが、ピクセルクロストークを低減または除去するために充填される、［７］のピクセルアーキテクチャ；
［９］
シリコン表面上の組み込みテクスチャ、または前記感知領域の内部に埋め込まれた埋め込みテクスチャをさらに備える、［１］のピクセルアーキテクチャ；
［１０］
金属反射体構造をさらに備える、［１］のピクセルアーキテクチャ；
［１１］
カラーフィルタをさらに備える、［１］のピクセルアーキテクチャ；
［１２］
比率Ｄ／ｄが、１．５以上である、［１］のピクセルアーキテクチャ；
［１３］
比率Ｄ／ｄが、２．０以上である、［１］のピクセルアーキテクチャ；
［１４］
比率Ｄ／ｄが、５．０以上である、［１］のピクセルアーキテクチャ；
［１５］
光感知ピクセルのアレイであって、前記アレイの各光感知ピクセルが、
単位ピクセルピッチによって定義される第１の寸法Ｄを有する光受容開口と、
前記単位ピクセルピッチの前記第１の寸法Ｄより小さい第２の寸法ｄを有する感知領域であって、第１のフルデプスディープトレンチアイソレーション（ＦＤＴＩ）の境界内に画成される、前記感知領域と、
前記光受容開口に入射する光を受け取りその受け取った光を前記感知領域に集中させかつ方向付けるように構成されている、集光構造と
を特徴とする、前記光感知ピクセルのアレイ
を備える、暗電流が低減されかつ信号対雑音比が改善された暗視デバイス；
［１６］
前記アレイの各光感知ピクセルが、裏面照射型（ＢＳＩ）ＣＭＯＳピクセルまたは表面照射型（ＦＳＩ）ＣＭＯＳピクセルである、［１５］の暗視デバイス；
［１７］
前記集光構造が、
ライトパイプ導波路、
ギャップレスマイクロレンズ、
内部マイクロレンズ、及び
バイナリ光学レンズ
のうちの１つまたは複数を含む、［１５］の暗視デバイス；
［１８］
前記アレイの各光感知ピクセルが、Ｄに実質的に等しい寸法を有しかつ前記第１のＦＤＴＩを取り囲む第２のＦＤＴＩを含み、前記第２のＦＤＴＩが、ピクセルクロストークを低減または除去するために金属充填されている、［１５］の暗視デバイス；
［１９］
前記アレイの各光感知ピクセルが、
前記感知領域のシリコン表面上の組み込みテクスチャ、
金属反射体構造、及び
カラーフィルタ
のうちの１つまたは複数を含む、［１５］の暗視デバイス；
［２０］
比率Ｄ／ｄが、１．５以上である、［１５］の暗視デバイス；
［２１］
ピクセルアレイを形成する工程であって、前記ピクセルアレイの各ピクセルが、
ウェハ上に寸法ｄを有する感知領域を形成することと、
前記感知領域を縁取るようにフルデプスディープトレンチアイソレーション（ＦＤＴＩ）を形成することと、
集光構造を形成することと、
前記ピクセルアレイ上にギャップレスマイクロレンズアレイを形成することであって、前記ギャップレスマイクロレンズアレイの各ギャップレスマイクロレンズが、ｄより大きな寸法Ｄによって特徴付けられる光受容開口を画成し、かつ、前記光受容開口に入射する光を受け取りその受け取った光を前記感知領域に集中させかつ方向付けるように構成されている、前記ピクセルアレイ上にギャップレスマイクロレンズアレイを形成することと
によって製造される、前記ピクセルアレイを形成する工程
を含む、低減された暗電流及び改善された信号対雑音比を有するイメージングデバイスを製造する方法；
［２２］
前記ピクセルアレイ上にギャップレスマイクロレンズアレイを形成することが、フォトリソグラフィを使用してマイクロレンズアレイ構造を形成することと、前記マイクロレンズアレイ構造に材料リフローまたは材料エッチングをさらに適用することと、を含む、［２１］の方法；
［２３］
前記集光構造を形成することが、
ライトパイプ導波路、
ギャップレスマイクロレンズ、
内部マイクロレンズ、及び
バイナリ光学レンズ
のうちの１つまたは複数を形成することを含む、［２１］の方法；
［２４］
前記感知領域を形成することが、
前記感知領域のシリコン表面上の組み込みテクスチャ、及び
金属反射体構造
のうちの１つまたは複数を形成することを含む、［２１］の方法。

【0015】

開示技術の他の実施態様、特徴、及び態様は、本明細書で詳細に説明され、特許請求された開示技術の一部とみなされる。他の実施態様、特徴、及び態様は、以下の詳細な説明、添付図面、及び特許請求の範囲を参照して理解され得る。

【図面の簡単な説明】

【0016】

ここで、添付図面及びフロー図に対する参照が行われ、これらは、必ずしも一定の縮尺で描かれているわけではない。

【0017】

【図1】フレネルレンズを利用して、寸法Ｄを有する開口から受け取った光を、寸法ｄを有するより小さなターゲットに集中させる集光器を示し、ｄ＜Ｄである。

【図2】Ｆ＃１．４レンズを使用して、１秒あたり３０フレームでキャプチャされた、可視及び近赤外の波長（４００ｎｍ～１１００ｎｍ）にわたる０．１ｍｌｕｘのシーン照明をキャプチャする、ピクセルあたりの光子数の理論上の上限を示し、これは、２８５６Ｋの理想的な黒体光源に対応する。

【図3】図３Ａは、開示技術の例示的な実施態様による、大幅に縮小された光感知領域を有するライトパイプ集光器を有するモノクロ裏面照射型（ＢＳＩ）ＣＭＯＳピクセルの断面図の例を示す。図３Ｂは、ＢＳＩ ＣＭＯＳピクセルとともに利用され得る代替のウェハ積層構成（図３Ａに示されるＢＳＩ ＣＭＯＳピクセルの上部など）を示し、これは、ウェハ積層を使用してセンサウェハと接合されたロジックキャリアウェハを含み得る。

【図4】光学ピクセルサイズＤ、及びより小さな寸法ｄを有する感知領域を取り囲む第１のフルデプスディープトレンチアイソレーション（ＦＤＴＩ）を有するＢＳＩ ＣＭＯＳピクセルの上面図の例を示す。光学ピクセルサイズＤは、開示技術の例示的な実施態様による、ピクセルのアレイのピクセルピッチに対応し得る。

【図5】開示技術の例示的な実施態様による、光学ピクセルを縁取る（寸法約Ｄの）第２のＦＤＴＩを加えた、図４に示したものと類似の特徴を有するＢＳＩ ＣＭＯＳピクセルの上面図の例を示す。

【図6】開示技術の例示的な実施態様による、大幅に縮小された光感知領域を有するライトパイプ集光器を有するカラー裏面照射型（ＢＳＩ）ＣＭＯＳピクセルの断面図の例を示す。

【図7】開示技術の例示的な実施態様による、大幅に縮小された光感知領域を有するライトパイプ集光器を有するカラー表面照射型（ＦＳＩ）ＣＭＯＳピクセルの断面図の例を示す。

【図8】開示技術の例示的な実施態様による、大幅に縮小された光感知領域を有するライトパイプ集光器を有するモノクロ裏面照射型（ＢＳＩ）単一光子アバランシェダイオード（ＳＰＡＤ）ピクセルの断面図の例を示す。

【図9】開示技術の例示的な実施態様による、大幅に縮小された光感知領域を有するライトパイプ集光器を有するカラー裏面照射型（ＢＳＩ）単一光子アバランシェダイオード（ＳＰＡＤ）ピクセルの断面図の例を示す。

【図10】開示技術の例示的な実施態様による、ピクセル間のクロストークを低減するための金属充填ＦＤＴＩ、ライトパイプ、及びより小さなＦＤＴＩで縁取られた、大幅に縮小された光感知領域を有するカラー裏面照射型（ＢＳＩ）単一光子アバランシェダイオード（ＳＰＡＤ）ピクセルの断面図の例を示す。

【図11】開示技術の例示的な実施態様による、光集束のための内部マイクロレンズを有するカラー裏面照射型（ＢＳＩ）単一光子アバランシェダイオード（ＳＰＡＤ）ピクセルの断面図の例を示す。

【図12】開示技術の例示的な実施態様による、入射光をライトパイプに方向付けるための回折格子構造またはバイナリ光学レンズを有するカラー裏面照射型（ＢＳＩ）単一光子アバランシェダイオード（ＳＰＡＤ）ピクセルの断面図の例を示す。

【図13】開示技術の例示的な実施態様による、ピクセル間のクロストークを低減するための金属充填ＦＤＴＩ、ライトパイプ、及びより小さなＦＤＴＩで縁取られ、さらなる集光のために入射光をライトパイプに方向付けるためのハーフピッチギャップレスマイクロレンズを有する、大幅に縮小された光感知領域を有するカラー裏面照射型（ＢＳＩ）単一光子アバランシェダイオード（ＳＰＡＤ）ピクセルの断面図の例を示す。

【図14】開示技術の例示的な実施態様による、方法のフロー図である。

【発明を実施するための形態】

【0018】

詳細な説明
開示技術は、特に低照度感知用途に対して、暗電流を低減しかつ信号対雑音比を改善し得る、新たなピクセルアーキテクチャを含む。開示技術のある例示的な実施態様は、ピクセルピッチ（即ち、中心から中心までのピクセル間隔）にほぼ等しい寸法Ｄを特徴とする大きな光受容開口と、集光構造と、寸法ｄ＜Ｄ（即ち、光受容開口Ｄより小さい）を有する小さな感知領域を特徴とするピクセル感知領域と、を有する光感知ピクセルを利用し、これにより、暗電流及び／または読み取りノイズ低減のためのより多くの光子の収集が可能となる。ある例示的な実施態様によれば、比率Ｄ／ｄは、必要に応じて構成され得る。ある例示的な実施態様では、ピクセル感知領域は、約ｄの寸法を有するディープトレンチアイソレーション境界内に画成され得る。開示技術のある例示的な実施態様はまた、ピクセル間クロストークを低減するために、約Ｄの寸法を有する追加のディープトレンチアイソレーション境界を含み得る。ある例示的な実施態様では、ディープトレンチアイソレーション境界は、金属充填され得る。

【0019】

開示技術のある例示的な実施態様によれば、ピクセルの関連する低照度感度をさらに改善するために、アナログビニング及び／またはデジタルビニングが使用され得る。加えて、新たなピクセルアーキテクチャで集光を利用することにより、ノイズのない「光学ビニング」が達成され得る。開示技術のある例示的な実施態様はまた、シリコン基板を利用する標準的なマイクロエレクトロニクスファウンドリ製造プロセスを使用して新たなピクセルアーキテクチャの製造を可能にしてもよく、それによって、アナログイメージ増強（Ｉ２）管などの以前のデバイスを超えた、製造、信頼性、及びコスト削減の利点がもたらされ得る。

【0020】

光子感知及びイメージングデバイスでは、イメージの信号対雑音比（ＳＮＲ）は、フレーム時間あたりのピクセル毎の合計光子数によって制限される。極度の低照度下でより高いＳＮＲを達成するために、開示技術の例示的な実施態様は、大きな「有効」物理ピクセルサイズ（入射光受容開口を定義）と、集められた入射光を集中させてより小さな実際の感知ピクセルデバイスに入射させる集光構造と、を利用する。

【0021】

図１は、光を集中させる概念を示す。例えば、集光器１０２は、その開口寸法Ｄにわたって入射光１０４を受け取り、入射光１０４をより小さな寸法ｄを有する領域１０６に集中させてもよく、それによって、より小さな領域への入射照度（ルーメン／ｍ^２）を増加させる。

【0022】

図２は、Ｆ＃１．４レンズを使用して、１秒あたり３０フレームでキャプチャされた、可視及び近赤外の波長（４００ｎｍ～１１００ｎｍ）にわたる０．１ｍｌｕｘのシーン照明をキャプチャする、ピクセルあたりの光子数の理論上の上限を示し、これは、２８５６Ｋの黒体に対応する。月のない夜空の場合、対応する照明パワースペクトルは、光子数の計算に使用され得る理想的な２８５６Ｋの黒体とほぼ一致する。ＳＮＲ１を達成するためには、数式（１）に基づいて１つの光子が必要である。０．１ｍｌｕｘでは、必要な最小ピクセルサイズは、５．０μｍである。

【0023】

図３Ａは、開示技術のある例示的な実施態様による、モノクロ裏面照射型（ＢＳＩ）ＣＭＯＳピクセル３００の断面図の例を示す。

【0024】

図３Ｂは、ＢＳＩ ＣＭＯＳピクセル３００とともに利用され得る代替のウェハ積層構成（図３Ａに示されるＢＳＩ ＣＭＯＳピクセルの上部など）を示し、これは、例えば、追加の回路または機能を提供するために、ウェハ積層を使用してセンサウェハと接合されたロジックキャリアウェハ３２０を利用し得る。ウェハ積層のある実施態様は、完全に提示されているかのように参照により本明細書に組み込まれる、Ｓ．－Ｇ．Ｗｕｕ，Ｈ．－Ｌ．Ｃｈｅｎ，Ｈ．－Ｃ．Ｃｈｉｅｎ，Ｐ．Ｅｎｑｕｉｓｔ，Ｒ．Ｍ．Ｇｕｉｄａｓｈ及びＪ．ＭｃＣａｒｔｅｎ，“Ａ Ｒｅｖｉｅｗ ｏｆ ３－Ｄｉｍｅｎｓｉｏｎａｌ Ｗａｆｅｒ Ｌｅｖｅｌ Ｓｔａｃｋｅｄ Ｂａｃｋｓｉｄｅ Ｉｌｌｕｍｉｎａｔｅｄ ＣＭＯＳ Ｉｍａｇｅ Ｓｅｎｓｏｒ Ｐｒｏｃｅｓｓ Ｔｅｃｈｎｏｌｏｇｉｅｓ，” ｉｎ ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，ｖｏｌ．６９，ｎｏ．６，ｐｐ．２７６６－２７７８，Ｊｕｎｅ ２０２２に述べられたような技術、材料などを利用し得る。ウェハ積層のある実施態様は、完全に提示されているかのように参照により本明細書に組み込まれる、Ｙ．Ｏｉｋｅ，“Ｅｖｏｌｕｔｉｏｎ ｏｆ Ｉｍａｇｅ Ｓｅｎｓｏｒ Ａｒｃｈｉｔｅｃｔｕｒｅｓ Ｗｉｔｈ Ｓｔａｃｋｅｄ Ｄｅｖｉｃｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ，” ｉｎ ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，ｖｏｌ．６９，ｎｏ．６，ｐｐ．２７５７－２７６５，Ｊｕｎｅ ２０２２において述べられたような技術、材料などを利用し得る。

【0025】

図３Ａに戻って、例示的なピクセル３００は、寸法Ｄを有する有効受容開口にわたって入射光を受容し得るギャップレスマイクロレンズ３０２と、より小さな寸法ｄを有する感知領域に入射光をさらに集中させるライトパイプ３０４の集光器と、を含む。この例示的な実施形態では、フォトダイオード３１２は、集中させた光を検出するために利用され得る。以下に説明される他の実施態様では、光伝導体、単一光子アバランシェダイオード（ＳＰＡＤ）などの他の検出器が利用されてもよい。

【0026】

ライトパイプ３０４の集光器は、第１の屈折率Ｎ１によって特徴付けられる外側領域と、ライトパイプ３０４の集光器の上部に入る光が、光ファイバの導波特性と同様に、全内部反射によってより高い屈折率領域（Ｎ２）内に含まれるように、第２の屈折率Ｎ２＞Ｎ１によって特徴付けられる中央領域と、を含み得る。ライトパイプ３０４の集光器材料は、３００ｎｍ～１２００ｎｍの間の波長を有する光に対して非常に小さい／最小限の吸収量を有するように選択され得る。開示技術のある例示的な実施態様によれば、ライトパイプ３０４の集光器の様々なプロファイル、形状、材料、及び製造技術は、参照により本明細書に組み込まれる、Ｊ．Ｇａｍｂｉｎｏ，ｅｔ ａｌ，“ＣＭＯＳ ｉｍａｇｅ ｓｅｎｓｏｒ ｗｉｔｈ ｈｉｇｈ ｒｅｆｒａｃｔｉｖｅ ｉｎｄｅｘ ｌｉｇｈｔｐｉｐｅ”，ＩＩＳＷ ２００９において述べられているように、開示技術の範囲から逸脱することなく実施され得る。開示技術のある例示的な実施態様によれば、実際のピクセル感知領域の寸法、ライトパイプの高さ、ライトパイプの側壁プロファイル、ギャップレスマイクロレンズの曲率、及び／または関連する材料特性が、有限差分時間領域（ＦＤＴＤ）方式などによる光学シミュレーションに基づいて最適化され得る。

【0027】

図３Ａに示されるように、開示技術のある実施態様は、例えば、（寸法ｄを有する）より小さなデバイス領域を画成するために、第１のフルデプスディープトレンチアイソレーション（ＦＤＴＩ）３１０を利用し、それによって暗電流の低減を達成する。ある例示的な実施態様では、ＦＤＴＩ３１０は、ピクセル３００のシリコンエピ層を通って完全に延在してもよく、寸法ｄによって特徴付けられる近似（水平内部範囲）領域を有する検出器３１０の周囲の垂直境界によって特徴付けられ得る。

【0028】

開示技術のある例示的な実施態様によれば、例示的なピクセル３００は、オプションの裏面金属シールド３０６、テクスチャ表面３０８、金属反射体３１４、金属ルーティング層３１６、及びキャリアウェハ３１８のうちの１つまたは複数を含み得る。概して、オプションの背面金属シールド３０６は、テクスチャ３０８と組み合わされて、画素領域ＦＤＴＩ３１０内に閉じ込められる光を増加させ、ＮＩＲ光の吸収を改善し得る。ある例示的な実施態様では、テクスチャ３０８は、図３Ａに示されるように表面上にあってもよく、または感知領域内の他の場所に埋め込まれてもよい。例えば、テクスチャ３０８は、金属反射体３１４の上及び付近に配置されてもよい。ある例示的な実施態様では、テクスチャ３０８は、第１のＦＤＴＩ３１０の１つまたは複数の壁に沿って配置されてもよい。ある例示的な実施態様では、キャリアウェハ３１８は、ダミーバルクウェハ（図３Ａの下部に示される）、または例えば、イメージセンサの性能を向上させる追加機能を提供するためのロジック及び／またはメモリ回路を有するロジックキャリアウェハ３２０（図３Ｂに示される）であり得る。開示技術のある例示的な実施態様によれば、ロジックキャリアウェハ３２０は、マイクロバンプ、シリコン貫通電極（ＴＳＶ）、ダイレクトＣｕ－Ｃｕハイブリッド接合などのウェハ積層技術によってピクセルウェハと接合され得る。図３Ａ及び／または図３Ｂに示される上記で参照した構成要素は、図６～図１３を参照して後述される他の例示的な実施態様に示される構成要素と同一または類似であってもよい。これらの特徴または構成要素の１つまたは複数は、近赤外（ＮＩＲ）光の感度を改善するために含まれてもよく、これは、多くの低照度イメージング用途にとって重要であり得る。例えば、月のない夜空でのイメージング用途の場合、可視光の波長範囲よりもＮＩＲ波長範囲において多くの光子が存在する。開示技術のある例示的な実施態様によれば、テクスチャ表面３０８は、近赤外光（ＮＩＲ）の量子効率（ＱＥ）を向上させるために利用され得る。ある例示的な実施態様では、ＮＩＲ ＱＥをさらに増大するために、金属反射体３１４が利用され得る。

【0029】

ＣＭＯＳピクセルの場合、暗電流は、空乏領域における発生電流、拡散電流、及び表面生成の３つの構成要素で構成され、そのそれぞれがピクセル寸法に依存する。最先端のＣＭＯＳピクセルは、既に非常に低い暗電流を達成し得る。しかしながら、大きなピクセルについての暗電流をさらに低減するためには、（ほとんどの低照度用途では現実的ではない、カメラの冷却を除いて、）実際のデバイスの感知領域の縮小が、暗電流を低減する最も効果的な方法であり得る。

【0030】

より小さなピクセル感知領域（ｄ）についての暗電流の低減の直接的な利点に加えて、感知領域のサイズの縮小により、読み取りノイズの低下という利点も得られることがある。例えば、ＣＭＯＳピクセルでは、入力換算読み取りノイズは、典型的には、ＦＤ容量の逆数である「μＶ／ｅ－」の単位のフロートディフュージョン（ＦＤ）変換ゲインによって決定される。電荷転送ゲート（ＴＸ）の小型化及びカップリングの低減に起因して、大きなピクセルよりも小さなピクセルサイズの方がＦＤ容量を大幅に小さくすることができ、結果としてＦＤ変換ゲインが大幅に高くなり得る。開示技術を、遠位ＦＤなどの他のＦＤ技術とさらに組み合わせることにより、ＦＤ容量はさらに小さくなり得る。加えて、通常の４Ｔ ＣＭＯＳピクセルの場合、大きなピクセル感知領域は、フォトダイオード内で収集された電荷の移動距離が長いために、残像の問題がある傾向がある。残像は、典型的には、画像上の固定パターンノイズ（ＦＰＮ）として現れ、暗視用途に対する画質を大幅に低下させることがある。より小さなピクセルを使用することによって、電荷転送が大幅に改善され、したがってＦＰＮノイズが大幅に減少し得る。

【0031】

図４は、「有効な」光学ピクセルサイズＤ４０２及び光学ピクセルサイズＤ４０２よりも小さいデバイスピクセルサイズｄ４０６で特徴付けられる感知デバイス４０４を有するピクセル４００の上面図の例を示す。上述したように、レンズ及び／またはライトパイプは、光学ピクセルサイズＤ４０２にわたって入射光を「収集」し、その光をサイズｄ４０６の領域に集中させ得る。ある例示的な実施態様によれば、比率Ｄ／ｄは、必要に応じて構成され得る。例えば、比率Ｄ／ｄは、１．５以上であってもよい。ある例示的な実施態様では、比率Ｄ／ｄは、２以上であってもよい。ある例示的な実施態様では、比率Ｄ／ｄは、５以上であってもよい。ある例示的な実施態様では、ピクセル４００は、感知デバイス４０４を縁取るフルデプスディープトレンチアイソレーション（ＦＤＴＩ）４０８を含む。ある例示的な実施態様では、トレンチは、ポリシリコン誘電体で充填され得る。開示技術の範囲から逸脱することなく、ＦＤＴＩ４０８を充填するために他の誘電体材料が利用されてもよい。

【0032】

ある例示的な実装形態では、光学ピクセルサイズＤ４０２は、ピクセルのアレイのピクセルピッチ（すなわち、中心間の間隔）に対応し得る。ある例示的な実施態様によれば、ＦＤＴＩ４０８の内側及び／または外側の領域４１０はシリコンベースであってもよい。他の例示的な実施態様では、ＦＤＴＩ４０８の内側及び／または外側の領域４１０は、例えば、ＩｎＧａＡｓ、ＩｎＰ、ゲルマニウムなどのうちの１つまたは複数から作られた、非シリコンベースであってもよい。感知デバイス４０４は、フォトダイオード、光伝導体、単一光子アバランシェダイオード（ＳＰＡＤ）、またはそれらの任意の組み合わせを含み得る。ある例示的な実施態様では、ピクセル４００は、裏面照射型（ＢＳＩ）デバイスであってもよい。他の実施態様では、ピクセル４００は、表面照射型（ＦＳＩ）デバイスであってもよい。

【0033】

図５は、ピクセル５００を縁取る第２のＦＤＴＩ５０２を加えた、図４を参照して上述したものと類似の特徴を有するピクセル５００の上面図の例を示す。ある例示的な実施態様では、第２のＦＤＴＩ５０２は、金属充填されてもよい。開示技術の利点は、光学的及び／または電気的クロストークの低減または完全な除去を可能にし得るということである。例えば、（第１のＦＤＴＩ４０８内に画成される）より小さなピクセルデバイス領域４０４のおかげで、隣接ピクセルデバイス領域間の距離が増加し得る。

【0034】

ある例示的な実施態様では、第１のＦＤＴＩ４０８及び／または第２のＦＤＴＩ５０２は、酸化物または空気で充填されてもよい。しかしながら、光が依然としてそのようなアイソレーショントレンチを貫通し得るため、そのような実施態様は、ピクセル間の光学的クロストークを完全に遮断しないことがある。しかしながら、ある実施態様では、第１のＦＤＴＩ４０８及び／または第２のＦＤＴＩ５０２は、光を完全に遮断し得る金属（Ａｌ、タングステン、Ｃｕなど）で充填されてもよい。しかしながら、金属充填物が、感知デバイス４０４領域付近にある場合、典型的には、金属充填物は暗電流に悪影響を与える。したがって、ある実施態様では、第１のＦＤＴＩ４０８は、空気、酸化物、ポリシリコンなどで充填されてもよく、第２のＦＤＴＩ５０２は、金属充填物を含み得る。この点に関して、第２のＦＤＴＩ５０２は、例えば、ピクセル間のクロストークを除去しながら暗電流への悪影響を回避するために、小さな感知デバイス４０４領域から遠く離れて配置され得る。ある例示的な実施態様では、第１のＦＤＴＩ４０８と第２のＦＤＴＩ５０２との間の領域は、画像ピクセル／センサの性能または機能をサポート／向上させるための他の回路を作るために使用され得る。例えば、ワンタイムプログラマブルメモリ（ＯＴＰＭ）セルが、第１のＦＤＴＩ４０８と第２のＦＤＴＩ５０２との間の領域に配置されて、欠陥ピクセルの位置情報、暗信号不均一性（ＤＳＮＵ）を低減するピクセルごとのオフセット、及び／または光子応答不均一性（ＰＲＮＵ）を記憶してもよい。

【0035】

図６は、開示技術の例示的な実施態様による、追加のカラーフィルタ６０２を有する（図３Ａを参照して上述されたピクセルデバイス３００と類似の）カラー裏面照射型（ＢＳＩ）ＣＭＯＳピクセル６００の断面図の例を示す。ある例示的な実施態様では、カラーフィルタ６０２は、カラーフィルタアレイ（ＣＦＡ）の一部であってもよい。この例示的な実施形態は、開示技術が、モノクロ、カラー、またはハイパースペクトル用途向けに設計されたピクセルを含むがこれらに限定されない、異なる波長フィルタリング用途にどのように使用され得るかを示す。ある例示的な実施態様では、カラーフィルタ６０２は、染料ベースの材料及び／または顔料ベースの材料を含み得る。ある例示的な実施態様では、カラーフィルタ６０２は、回折格子ベースのフィルタ及び／またはナノ構造ベースのフィルタを含み得る。ある例示的な実施態様では、カラーフィルタ６０２は、薄膜多層構造を含み得る。ある例示的な実施態様では、カラーフィルタ６０２は、ファブリペローベースの光学フィルタを含み得る。

【0036】

開示技術のある例示的な実施態様によれば、異なるカラーピクセル（緑、赤、青、またはＮＩＲ波長など）に対して最良の集光を達成するために、関連するレンズ３０２の曲率、高さ、材料、及び／または他の特性が、カラーピクセルごとに個別に最適化され得る。ある例示的な実施態様では、ライトパイプ３０４の充填材料、高さ、及び／または他の特性が、最良の集光結果を達成するためにカラーピクセルごとに個別に最適化され得る。

【0037】

図７は、開示技術のある例示的な実施態様による、カラー表面照射型（ＦＳＩ）ＣＭＯＳピクセル７００の断面図の例を示す。（ピクセル６００のＢＳＩ構成を除いて）図６に示されるピクセル６００に関して上述したように、ＦＳＩピクセル７００は、ギャップレスマイクロレンズ７０２（レンズアレイの一部であってもよい）、ライトパイプ７２４集光器、及び／またはカラーフィルタ７０４（カラーフィルタアレイの一部であってもよい）を含み得る。マイクロレンズ７０２及び／またはライトパイプ７２４集光器は、開示技術の例示的な実施態様によれば、受容開口Ｄ上で光を収集すること、及びその光を感知領域ｄに集中させることを可能にし得る。

【0038】

図７に示される例示的なピクセル７００は、（本明細書で述べる他の実施形態における裏面照射型の設計とは対照的に）表面照射型となるように設計されているため、ＦＳＩ ＣＭＯＳピクセル７００は、１つまたは複数の金属層７０６、７０８、７１０を含み得る。ある例示的な実施態様では、金属層７０６、７０８、７１０は、１つまたは複数のビア７２８によって接続され得る。ある例示的な実施態様では、１つまたは複数の金属層７０６、７０８、７１０、及び１つまたは複数のビア７２８は、例えば、フォトダイオードから感知フローティングディフュージョン（ＦＤ）ノードへのアクセス、リセット、及び／または電荷の転送のために、トランジスタ７１４へのアクセスを提供し得る。ある例示的な実施態様では、感知領域ｄは、Ｐ＋領域７１６及びＮウェル７１８を含んでもよく、これらは、集中した入射光を感知するためのピン留めフォトダイオードを形成し得る。

【0039】

開示技術のある例示的な実施態様によれば、例示的なピクセル７００は、例えばシリコンエピ層７３２にディープトレンチアイソレーション７２０を含み得る。ある実施態様は、例えば、ピクセル７００の裏側にＰ＋＋基板７２２を含み得る。ピクセル７００のある例示的な実施態様は、金属開口層７１２を含み得る。ピクセル７００のある例示的な実施態様は、反射防止コーティング７３０を含み得る。

【0040】

図８は、開示技術の例示的な実施態様による、大幅に縮小された光感知領域を有するライトパイプ集光器を有する別のモノクロ裏面照射型（ＢＳＩ）単一光子アバランシェダイオード（ＳＰＡＤ）ピクセル８００の断面図の例を示す。ＢＳＩ ＳＰＡＤピクセル８００は、図３Ａに示されるＢＳＩ ＣＭＯＳピクセル３００を参照して上述したものと類似の設計特徴を含んでもよく、主な差異は、ＢＳＩ ＳＰＡＤピクセル８００の感知領域がＳＰＡＤ８０２を含み得ることである。例示的なピクセル８００は、裏面金属シールド３０６、テクスチャ表面３０８、金属反射体３１４、金属ルーティング層３１６、及びキャリアウェハ３１８のうちの１つまたは複数を含み得る。図３Ａ及び図３Ｂに関して上述したように、キャリアウェハ３１８は、（図３Ａの下部に示される）ダミーバルクウェハまたは例えば、イメージセンサの性能を向上させる追加機能を提供するためのロジック及び／またはメモリ回路を有する（図３Ｂに示される）ロジックキャリアウェハ３２０であり得る。開示技術のある例示的な実施態様によれば、キャリアウェハ３１８及び／またはロジックキャリアウェハ３２０は、マイクロバンプ、シリコン貫通電極（ＴＳＶ）、ダイレクトＣｕ－Ｃｕハイブリッド接合などのウェハ積層技術によってピクセルウェハと接合され得る。

【0041】

前述したように、ＢＳＩ ＳＰＡＤピクセル８００は、ギャップレスマイクロレンズ３０２及びライトパイプ３０４から構成される集光構造を含み得る。このＳＰＡＤピクセル８００の開示技術のある例示的な実施態様は、ＮＩＲ ＱＥを向上させるために組み込みテクスチャ構造３０８を含み得る。

【0042】

概して、ＳＰＡＤピクセルは、０ｅ－の読み取りノイズによって特徴付けられ得る。しかしながら、ほとんどのＳＰＡＤピクセルの主な欠点は、暗計数率（ＤＣＲ）が高いことであり、これはＣＭＯＳピクセルの暗電流とほぼ同等である。ＳＰＡＤでは、ＤＣＲは、主に電子なだれ領域の電界強度、なだれ領域の体積、及び／または過剰なバイアス電圧に起因する。他の暗電流要因（拡散電流及び表面生成など）も、影響を与えることがあり、ＣＭＯＳピクセルのように、ピクセルデバイス領域を縮小することによって低減され得る。ＳＰＡＤピクセルデバイス領域がより小さい場合、なだれ領域８０２は、はるかに小さくすることができ、なだれ状態に達する過剰なバイアス電圧は、大幅に低下され得る。開示技術のある例示的な実施態様によれば、そのような要因は、開示技術に基づいてＤＣＲをはるかに小さくすることに寄与するために利用され得る。しかしながら、ＣＭＯＳピクセルとは異なり、ＳＰＡＤの最低ＤＣＲは、最小ピクセルサイズに対応しない場合がある。デバイスの光学的及び電気的シミュレーションに基づくと、最低ＤＣＲのＳＰＡＤピクセルは、例えば、約３μｍ～約６μｍの間の中程度のピクセルサイズに対して達成され得る。

【0043】

図９は、開示技術の例示的な実施態様による、大幅に縮小された光感知領域を有するライトパイプ集光器を有するカラー裏面照射型（ＢＳＩ）単一光子アバランシェダイオード（ＳＰＡＤ）ピクセル９００の断面図の例を示す。カラーＢＳＩ ＳＰＡＤピクセル９００は、図８で上述したモノクロＢＳＩ ＣＭＯＳピクセル８００を参照して上述したものと類似の設計特徴を含んでもよく、主な差異は、カラーＢＳＩ ＳＰＡＤピクセル９００がカラーフィルタ９０２を含み得ることであり、カラーフィルタ９０２は、ある実施態様ではアレイの一部であり得る。カラーＢＳＩ ＳＰＡＤピクセル９００が図９に示されているが、開示技術のある実施態様は、図７を参照して上述したＦＳＩ ＣＭＯＳピクセル７００と同様に、ＤＣＲが大幅に低減されたＦＳＩ ＳＰＡＤピクセルを作るためにも利用され得る。この場合、感知領域ｄは、ＳＰＡＤを利用し得る。

【0044】

図１０は、開示技術の例示的な実施態様による、ピクセル間のクロストークを低減または完全に除去するための金属充填（第２の）ＦＤＴＩ１００４を有するカラー裏面照射型（ＢＳＩ）単一光子アバランシェダイオード（ＳＰＡＤ）ピクセル１０００の断面図の例を示す。上述した他の例のように、カラーＢＳＩ ＳＰＡＤピクセル１０００は、金属充填（第２の）ＦＤＴＩ１００４、ライトパイプ、及びより小さな第１のＦＤＴＩ３１０に縁取られ大幅に縮小された光感知領域ＳＰＡＤ８０２を含み得る。

【0045】

図１１は、開示技術の例示的な実施態様による、光集束のための内部マイクロレンズ１１０２を有するカラー裏面照射型（ＢＳＩ）単一光子アバランシェダイオード（ＳＰＡＤ）ピクセル１１００の断面図の例を示す。

【0046】

図１２は、開示技術の例示的な実施態様による、入射光をライトパイプに方向付けるための回折格子／メタレンズ／ナノ構造１２０２を有するカラー裏面照射型（ＢＳＩ）単一光子アバランシェダイオード（ＳＰＡＤ）ピクセル１２００の断面図の例を示す。この例では、レンズ１２０２は、１Ｄ格子、２Ｄ格子、ナノコラム／ピラー、メタレンズ、または他の構造を用いて製造されてもよい。ある例示的な実施態様では、レンズ１２０２は、カラーピクセルごとに所望の波長範囲に合わせて微調整され得る。ある例示的な実施態様では、これと同じタイプの（非従来型）レンズ構造１２０２が、本明細書で説明した実施形態のいずれかに利用され得る。

【0047】

図１３は、開示技術の例示的な実施態様による、さらなる集光のために入射光をライトパイプに方向付けるためのハーフピッチギャップレスマイクロレンズ１３０２を有するカラー裏面照射型（ＢＳＩ）単一光子アバランシェダイオード（ＳＰＡＤ）ピクセル１３００の例示的な断面図を示す。上述した他の例のように、カラーＢＳＩ ＳＰＡＤピクセル１３００は、金属充填（第２の）ＦＤＴＩ１００４、ライトパイプ、及びより小さな第１のＦＤＴＩ３１０で縁取られ大幅に縮小された光感知領域ＳＰＡＤ８０２を含み得る。開示技術のある例示的な実施態様によれば、マイクロレンズ１３０２のサイズを単位ピクセルサイズの半分に縮小すると、集束効率が改善され得る。このカラーＢＳＩ ＳＰＡＤピクセル１３００は、ピクセル間のクロストークを低減するための金属充填ＦＤＴＩ、ライトパイプ、及びより小さなＦＤＴＩ３１０で縁取られ大幅に縮小された光感知領域を有するものとしても示されている。

【0048】

ＳＰＡＤベースのＢＳＩピクセルが、図８～１３に示されているが、開示技術は、ＤＣＲが低減されたＦＳＩ ＳＰＡＤピクセルにも利用され得る。例えば、図７の感知領域ｄにおいてフォトダイオードベースの検出器を利用するのではなく、（図８に示されるＳＰＡＤ８０２と類似の）ＳＰＡＤ構造が利用されてもよい。

【0049】

本明細書に開示される実施形態のいずれも、例えば、ピクセルのクロストークを低減または完全に除去するために、第２の金属充填ＦＤＴＩ（図５を参照して説明したＦＤＴＩ５０２、または図１０を参照して説明したＦＴＤＩ１００４など）を利用し得ると認識されたい。

【0050】

本明細書に開示される実施形態のいずれも、上部ギャップレスマイクロレンズ及び埋め込み内部マイクロレンズ（図１１を参照して上述したマイクロレンズ１１０２など）を利用し得ることを認識されたい。

【0051】

本明細書に開示される実施形態のいずれも、１Ｄ格子、２Ｄ格子、ナノコラム、ナノピラー、メタレンズ、バイナリ光学レンズ、フレネルレンズ、及び／または他の構造として製造され得る、非従来型レンズ（図１２を参照して上述したレンズ１２０２など）を利用し得ることをさらに認識されたい。開示技術のある例示的な実施態様によれば、非従来型レンズ構造は、カラーピクセルごとに特定の波長範囲に対して設計され得る。

【0052】

本明細書に開示される実施形態のいずれも、ハーフ（またはそれより小さい）ピッチのギャップレスマイクロレンズ及びライトパイプを利用し得ることをさらに認識されたい。マイクロレンズのサイズを単位ピクセルサイズの半分に縮小することによって、集束効率が改善され得る。

【0053】

本明細書に開示される実施形態のいずれも、ウェハ積層技術（２枚のウェハ、３枚のウェハ、またはそれ以上）によって作られたＣＭＯＳピクセルもしくはＳＰＡＤピクセル、または電荷結合素子（ＣＣＤ）ピクセルに適用され得ることをさらに認識されたい。したがって、開示技術は、ウェハ積層を利用するＦＳＩ及び／またはＢＳＩ用途に適用可能であってもよい。例えば、ウェハ接合及び積層技術が、ウェハを接合して追加機能を追加するために利用されてもよい。

【0054】

開示技術のある実施態様は、異なる波長範囲で使用するための他のピクセル設計または他の非シリコンベースの材料に適用されてもよく、デバイスの暗電流がピクセル寸法に大きく依存するピクセルデバイスにおいて特に有益であり得る。本明細書で説明するように、集光（即ち、光学ビニング）を使用し、集められた光子を大幅に縮小されたデバイス領域に集中させることにより、デバイスの性能が向上し得る。

【0055】

他のピクセル材料が、開示技術の範囲から逸脱することなく利用され得ることを認識されたい。例えば、開示技術のある実施態様は、ＳＷＩＲ、ＭＷＩＲ、ＬＷＩＲ、及び／またはＶＬＷＩＲ用途に対して、ゲルマニウム、マイクロボロメータ、ＩＩＩ－Ｖ材料（ＧａＡｓ、ＩｎＧａＡｓなど）などの材料を有するピクセルを採用してもよい。集光構造は、このような異なる材料との適合性を持たせることができ、マイクロレンズ、回折格子、ナノ構造、メタレンズ、ライトパイプ、内部埋め込みマイクロレンズなどを含み得る。

【0056】

開示技術の技術的利点は、ピクセルの暗電流の低減、ピクセルのクロストークの低減、ＣＭＯＳピクセルの読み取りノイズの低減、ピクセル遅延の低減、ＳＰＡＤピクセルの過剰バイアス電圧の低減、ＳＰＡＤピクセルのＤＣＲの低減、及び／または低照度画像のＳＮＲの上昇のうちの１つまたは複数を含み得る。

【0057】

図１４は、ピクセルアレイを形成することにより暗電流が低減されかつ信号対雑音比が改善されたイメージングデバイスを製造する方法１４００のフロー図であり、ピクセルアレイの各ピクセルの１つまたは複数が、開示技術の例示的な実施態様による方法１４００によって製造され得る。ブロック１４０２において、方法１４００は、ウェハ上に寸法ｄを有する感知領域を形成することを含む。ブロック１４０４において、方法１４００は、感知領域を縁取るようにフルデプスディープトレンチアイソレーション（ＦＤＴＩ）を形成することを含む。ブロック１４０６において、方法１４００は、集光構造を形成することを含む。ブロック１４０８において、方法１４００は、ピクセルアレイ上にギャップレスマイクロレンズアレイを形成することを含み、ギャップレスマイクロレンズアレイの各ギャップレスマイクロレンズは、ｄより大きな寸法Ｄによって特徴付けられる光受容開口を画成し、かつ、光受容開口に入射する光を受け取りその受け取った光を感知領域に集中させかつ方向付けるように構成されている。

【0058】

開示された技術のある例示的な実施態様によれば、ピクセルアレイ上にギャップレスマイクロレンズアレイを形成することは、フォトリソグラフィを使用してマイクロレンズアレイ構造を形成することと、マイクロレンズアレイ構造に材料リフローまたは材料エッチングをさらに適用することと、を含み得る。

【0059】

ある例示的な実施態様では、集光構造を形成することは、ライトパイプ導波路、ギャップレスマイクロレンズ、内部マイクロレンズ、及び／またはバイナリ光学レンズを形成することを含み得る。

【0060】

開示技術のある例示的な実施態様によれば、感知領域を形成することは、感知領域のシリコン表面上の組み込みテクスチャ及び／または金属反射体構造を形成することを含み得る。

【0061】

本明細書で説明されるように、開示技術は、Ｓｉ表面上の組み込みテクスチャを利用して近赤外光（ＮＩＲ）の量子効率（ＱＥ）を向上させ、金属反射体構造を利用してＮＩＲ ＱＥをさらに増大させ得る。

【0062】

開示技術のある例示的な実施態様は、読み取りノイズが低減されたピクセルを製造するために利用され得る。入力換算読み取りノイズは、ＦＤ容量に反比例するフロートディフュージョン（ＦＤ）変換ゲインの関数であり得るため、入力換算読み取りノイズは、ＦＤ技術（遠位ＦＤなど）を開示技術と組み合わせてより小さなピクセルサイズを可能にすることにより、低減され得る。

【0063】

本明細書に開示されるように、比率Ｄ／ｄは、例えば設計パラメータを調整することによって構成され得る。例えば、比率Ｄ／ｄは、１．５以上であってもよい。ある例示的な実装形態では、比率Ｄ／ｄは、２以上であってもよい。ある例示的な実施態様では、比率Ｄ／ｄは、５以上であってもよい。ある実施態様によれば、この比率は、（ａ）感知領域の寸法ｄ、（ｂ）集光構造（幾何形状及び材料を含む）、及び／または（ｃ）マイクロレンズの設計、のうちの１つまたは複数を指定することによって、必要に応じて構成され得る。

【0064】

ある例示的な実施態様では、信号対雑音比の改善は、電荷転送ゲート（ＴＸ）の小型化及びカップリングの低減、ならびに遠位ＦＤなどのＦＤ技術によるフロートディフュージョン（ＦＤ）容量のさらなる減少から生じる読み取りノイズの低減によって達成され得る。

【0065】

ある例示的な実施態様では、信号対雑音比の改善は、光学的及び電気的の両方のピクセルクロストークの低減を通じて、及び／または隣接するピクセルデバイス領域間の距離の増加を通じて達成され得る。

【0066】

開示技術のある例示的な実施態様は、隣接するピクセルデバイス領域間の距離の増加に起因し、かつその境界ＦＤＴＩによって画成されるより小さなピクセルデバイス感知領域のおかげで、光学的及び電気的の両方のピクセルクロストークが低減されたＢＳＩ及び／またはＦＳＩピクセルを製作するために利用され得る。

【0067】

開示技術のある態様は、イメージインテンシファイアシステムによってのみ生成され得る（低照度条件での）画像と同等またはそれを超えるデジタル画像を提供し得る。本明細書で説明されるように、開示技術のある態様は、検出された光子をデジタル画像に変換するように構成されたイメージングアレイを提供する。

【0068】

上述したように、本明細書で説明されるシステム及び方法は、いくつかの態様では、ウェハレベルでのデバイスの処理を提供し得る。例えば、そのようなウェハは、本明細書で説明される複数のピクセルデバイスを含み得る。一度に単一のイメージインテンシファイアを製作する従来のイメージインテンシファイア製造技術と比較して、開示技術の様々な態様による多くのピクセルデバイスは、単一ウェハ上に製作されてもよく、それによってスループットが増加し、及び／または並列処理によりデバイス当たりのコストが減少する。

【0069】

様々な態様において、ウェハは、それぞれがそれぞれの集光器を有する複数のフォトダイオード、ＳＰＡＤなどを含む、「感知」アレイサブコンポーネントを含み得る。ある例示的な実施態様では、開示技術は、マイクロレンズのアレイを複数のフォトダイオード／ＳＰＡＤと位置合わせすることを含み得る。

【0070】

多数の特徴及び利点が、構造及び機能の詳細とともに前述の説明において述べられている。開示技術は、いくつかの形式で開示されているが、以下の特許請求の範囲に記載の開示技術及びその均等物の思想及び範囲から逸脱することなく、特に部品の形状、サイズ、配置に関して、多くの修正、追加、及び削除が行われ得ることは、当業者には明らかであろう。これらは、当業者には理解されるように、様々な代替物、修正物、及び均等物を包含する。

【符号の説明】

【0071】

１０２ 集光器
１０４ 入射光
１０６ 領域
３００ ピクセル
３０２ マイクロレンズ
３０４ ライトパイプ
３０６ 裏面金属シールド
３０８ テクスチャ表面
３１０ ＦＤＴＩ
３１２ フォトダイオード
３１４ 金属反射体
３１６ 金属ルーティング層
３１８ キャリアウェハ
３２０ ロジックキャリアウェハ
４００ ピクセル
４０２ 光学ピクセルサイズＤ
４０４ 感知デバイス
４０６ デバイスピクセルサイズｄ
４０８ ＦＤＴＩ
４１０ 領域
５００ ピクセル
５０２ 第２のＦＤＴＩ
６００ ピクセル
６０２ カラーフィルタ
７００ ピクセル
７０２ マイクロレンズ
７０４ カラーフィルタ
７０６ 金属層
７０８ 金属層
７１０ 金属層
７１２ 金属開口層
７１４ トランジスタ
７１６ Ｐ＋領域
７１８ Ｎウェル
７２０ ディープトレンチアイソレーション
７２２ Ｐ＋＋基板
７２４ ライトパイプ
７２８ ビア
７３０ 反射防止コーティング
７３２ シリコンエピ層
８００ ピクセル
８０２ ＳＰＡＤ
９００ カラーＢＳＩ ＳＰＡＤピクセル
９０２ カラーフィルタ
１０００ カラーＢＳＩ ＳＰＡＤピクセル
１００４ ＦＤＴＩ
１１００ カラーＢＳＩ ＳＰＡＤピクセル
１１０２ マイクロレンズ
１２００ カラーＢＳＩ ＳＰＡＤピクセル
１２０２ 回折格子／メタレンズ／ナノ構造
１３００ カラーＢＳＩ ＳＰＡＤピクセル
１３０２ マイクロレンズ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【外国語明細書】