特開 2024-160206 入力量を処理するための方法および装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024160206

(43)【公開日】2024-11-13

(54)【発明の名称】入力量を処理するための方法および装置

(51)【国際特許分類】

   G06N 3/065 20230101AFI20241106BHJP

   G06F 17/10 20060101ALI20241106BHJP

   G06F 17/16 20060101ALI20241106BHJP

   G06F 7/49 20060101ALI20241106BHJP

【ＦＩ】

G06N3/065

G06F17/10 S

G06F17/16 M

G06F7/49

【審査請求】未請求

【請求項の数】22

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2024063157

(22)【出願日】2024-04-10

(31)【優先権主張番号】10 2023 203 274.0

(32)【優先日】2023-04-11

(33)【優先権主張国・地域又は機関】DE

(71)【出願人】

【識別番号】591245473

【氏名又は名称】ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング

【氏名又は名称原語表記】ＲＯＢＥＲＴ ＢＯＳＣＨ ＧＭＢＨ

(74)【代理人】

【識別番号】100118902

【弁理士】

【氏名又は名称】山本 修

(74)【代理人】

【識別番号】100196508

【弁理士】

【氏名又は名称】松尾 淳一

(72)【発明者】

【氏名】タハ・ソリマン

(72)【発明者】

【氏名】トビアス・キルヒナー

(57)【要約】      （修正有）

【課題】入力量を処理するための方法及び装置を提供する。
【解決手段】装置１００において、コントロール装置１３０は、第１の入力量Ｅ１を第１のトランジスタ１１０－１の制御電極１１０－１ａに印加し、第２の入力量Ｅ２を電流導出機構１２０に印加し、電流導出機構１２０が第２の入力量Ｅ２をベースとして、第１のトランジスタの負荷区間１１０－１－ＬＳを選択的に第１の回路節点Ｎ１又は第２の回路節点Ｎ２と接続し、第１の回路節点Ｎ１を通って流れる電流Ｉ－Ｎ１の特徴をなしている量を、第１の、電流ベース、または電流駆動型のアナログ／デジタル変換機構ＡＤＣ１を使って確定し、第２の回路節点Ｎ２を通って流れる電流Ｉ－Ｎ２の特徴をなしている量を、第２の、電流ベースのアナログ／デジタル変換機構ＡＤＣ２を使って確定する。
【選択図】図２

【特許請求の範囲】

【請求項1】

入力量を処理するための方法、例えばコンピュータに実装された方法であって、第１の入力量（Ｅ１）を第１のトランジスタ（１１０－１）の制御電極（１１０－１ａ）に印加するステップ（２００；２３０）、第２の入力量（Ｅ２）を電流導出機構（１２０）に印加するステップ（２０２；２３２）を有し、前記電流導出機構（１２０）が、前記第２の入力量（Ｅ２）をベースとして前記第１のトランジスタ（１１０－１）の負荷区間（１１０－１－ＬＳ）を選択的に第１の回路節点（Ｎ１）または第２の回路節点（Ｎ２）と接続するために形成されている、方法。

【請求項2】

以下の要素、すなわちａ）前記第１の回路節点（Ｎ１）を通って流れる電流（Ｉ－Ｎ１）の特徴をなしている量（Ｇ－Ｉ－Ｎ１）、ｂ）前記第２の回路節点（Ｎ２）を通って流れる電流（Ｉ－Ｎ２）の特徴をなしている量（Ｇ－Ｉ－Ｎ２）、の少なくとも１つをベースとして、出力量（Ａ１）を確定するステップ（２０４）を有する、請求項１に記載の方法。

【請求項3】

前記第１の回路節点（Ｎ１）を通って流れる前記電流（Ｉ－Ｎ１）の特徴をなしている前記量（Ｇ－Ｉ－Ｎ１）を、第１の、例えば電流ベースのアナログ／デジタル変換機構（ＡＤＣ１）を使って確定するステップ（２１０）、前記第２の回路節点（Ｎ２）を通って流れる前記電流（Ｉ－Ｎ２）の特徴をなしている前記量（Ｇ－Ｉ－Ｎ２）を、第２の、例えば電流ベースのアナログ／デジタル変換機構（ＡＤＣ２）を使って確定するステップ（２１２）を有する、請求項２に記載の方法。

【請求項4】

前記第１の回路節点（Ｎ１）を通って流れる前記電流（Ｉ－Ｎ１）の特徴をなしている前記量（Ｇ－Ｉ－Ｎ１）と、前記第２の回路節点（Ｎ２）を通って流れる前記電流（Ｉ－Ｎ２）の特徴をなしている前記量（Ｇ－Ｉ－Ｎ２）との差（ＤＩＦＦ）を、差動型の、例えば電流ベースのアナログ／デジタル変換機構（ＡＤＣ’）を使って確定するステップ（２２０）を有する、請求項２または３に記載の方法。

【請求項5】

前記第１の入力量（Ｅ１）がバイナリ量である、請求項１～４のいずれか一項に記載の方法。

【請求項6】

前記第２の入力量（Ｅ２）がバイナリ量であり、例えば前記第２の入力量（Ｅ２）が、符号、例えば「プラス」または「マイナス」の特徴をなしている、請求項１～５のいずれか一項に記載の方法。

【請求項7】

前記第１の入力量（Ｅ１）を第２のトランジスタ（１１０－２）の制御電極（１１０－２ａ）に印加するステップ（２３４）を有し、これに関し、前記電流導出機構（１２０ａ）は、前記第２の入力量（Ｅ２）が第１の状態を有する場合に、前記第１のトランジスタ（１１０－１）の前記負荷区間（１１０－１－ＬＳ）を前記第１の回路節点（Ｎ１）と、前記第２のトランジスタ（１１０－２）の負荷区間（１１０－２－ＬＳ）を前記第２の回路節点（Ｎ２）と接続するために形成されており、かつ前記電流導出機構（１２０ａ）は、前記第２の入力量（Ｅ２）が第２の状態を有する場合に、前記第１のトランジスタ（１１０－１）の前記負荷区間（１１０－１－ＬＳ）を前記第２の回路節点（Ｎ２）と、前記第２のトランジスタ（１１０－２）の前記負荷区間（１１０－２－ＬＳ）を前記第１の回路節点（Ｎ１）と接続するために形成されている、請求項６に記載の方法。

【請求項8】

電界効果トランジスタＦＥＴを、前記第１のトランジスタ（１１０－１）および／または１つのもしくは前記第２のトランジスタ（１１０－２）として使用するステップ（２４０）を有する、請求項１～７のいずれか一項に記載の方法。

【請求項9】

強誘電体電界効果トランジスタＦｅＦＥＴを、前記第１のトランジスタ（１１０－１）および／または１つのもしくは前記第２のトランジスタ（１１０－２）として使用するステップ（２４２）を有する、請求項１～８のいずれか一項に記載の方法。

【請求項10】

以下の要素、すなわちａ）前記第１の入力量（Ｅ１）をベースとした、少なくとも前記第１のトランジスタ（１１０－１）の閾値電圧（ＵＴＨ）の調整（２５０）、例えばプログラミング、ｂ）前記第１のトランジスタ（１１０－１）の閾値電圧の、第１の、例えば比較的低い値（Ｗ１）への調整（２５２）、ｃ）前記第２のトランジスタ（１１０－２）の閾値電圧の、第２の、例えば比較的高い値（Ｗ２）への調整（２５４）、の少なくとも１つを有する、請求項９に記載の方法。

【請求項11】

少なくとも前記第１のトランジスタ（１１０－１）および／または前記第１の入力量（Ｅ１）を使ってターナリ量の数値（ＢＥＴＲ）を特徴づける、例えばコード化するステップ（２６０）、前記第２の入力量（Ｅ２）を使って前記ターナリ量の符号（ＶＺ）を特徴づける、例えばコード化するステップ（２６２）を有する、請求項１～１０のいずれか一項に記載の方法。

【請求項12】

請求項１～１１のいずれか一項に記載の方法を実行するための装置（１００；１００ａ）。

【請求項13】

前記第１のトランジスタ（１１０－１）、前記電流導出機構（１２０；１２０ａ）、および任意選択で少なくとも１つのまたは前記第２のトランジスタ（１１０－２）を有し、例えば前記装置（１００；１００ａ）が、請求項１～１１のいずれか一項に記載の方法の少なくとも１つの態様をコントロールするためのコントロール装置（１３０；３００）を有する、請求項１２に記載の装置（１００；１００ａ）。

【請求項14】

前記第１のトランジスタ（１１０－１）および前記第２のトランジスタ（１１０－２）が設けられており、前記第１のトランジスタ（１１０－１）および前記第２のトランジスタ（１１０－２）の制御電極（１１０－１ａ、１１０－２ａ）に前記第１の入力量（Ｅ１）を印加でき、例えば、前記第１のトランジスタ（１１０－１）と前記第２のトランジスタ（１１０－２）の前記制御電極（１１０－１ａ、１１０－２ａ）が相互に接続されている、請求項１２または１３に記載の装置（１００ａ）。

【請求項15】

ａ）前記第１のトランジスタ（１１０－１）の負荷区間（１１０－１－ＬＳ）の第１の端子（１１０－１ｂ）が、前記電流導出機構（１２０ａ）の第１の端子（１２０ａ－１）と接続されており、かつ／またはｂ）前記第１のトランジスタ（１１０－１）の負荷区間（１１０－１－ＬＳ）の第２の端子（１１０－１ｃ）が、第１の基準電位（ＢＰ－１）、例えば接地電位と接続されており、かつ／またはｃ）前記第２のトランジスタ（１１０－２）の負荷区間（１１０－２－ＬＳ）の第１の端子（１１０－２ｂ）が、前記電流導出機構（１２０ａ）の第２の端子（１２０ａ－２）と接続されており、かつ／またはｄ）前記第２のトランジスタ（１１０－２）の負荷区間（１１０－２－ＬＳ）の第２の端子（１１０－２ｃ）が、前記第１の基準電位（ＢＰ－１）と接続されている、請求項１４に記載の装置（１００ａ）。

【請求項16】

前記電流導出機構（１２０ａ）が第１のトランジスタ（１２２ａ）を有し、前記電流導出機構（１２０ａ）の前記第１の端子（１２０ａ－１）が、前記第１のトランジスタ（１２２ａ）により、前記第２の入力量（Ｅ２）をベースとして選択的に前記第２の回路節点（Ｎ２）と接続可能であり、前記電流導出機構（１２０ａ）が第２のトランジスタ（１２２ｂ）を有し、前記電流導出機構（１２０ａ）の前記第１の端子（１２０ａ－１）が、前記第２のトランジスタ（１２２ｂ）により、前記第２の入力量（Ｅ２）をベースとして選択的に前記第１の回路節点（Ｎ１）と接続可能である、請求項１５に記載の装置（１００ａ）。

【請求項17】

前記電流導出機構（１２０ａ）が第３のトランジスタ（１２２ｃ）を有し、前記電流導出機構（１２０ａ）の前記第２の端子（１２０ａ－２）が、前記第３のトランジスタ（１２２ｃ）により、前記第２の入力量（Ｅ２）をベースとして選択的に前記第２の回路節点（Ｎ２）と接続可能であり、前記電流導出機構（１２０ａ）が第４のトランジスタ（１２２ｄ）を有し、前記電流導出機構（１２０ａ）の前記第２の端子（１２０ａ－２）が、前記第４のトランジスタ（１２２ｄ）により、前記第２の入力量（Ｅ２）をベースとして選択的に前記第１の回路節点（Ｎ１）と接続可能である、請求項１６に記載の装置（１００ａ）。

【請求項18】

請求項１２～１７のいずれか一項に記載の少なくとも１つの装置（１００；１００ａ）を有する計算機構、例えばベクトル行列乗算機構（ＶＭＭ）。

【請求項19】

コンピュータ（３０２）による実行時に前記コンピュータ（３０２）に請求項１～１１のいずれか一項に記載の方法を実行させる命令（ＰＲＧ’）を含むコンピュータ可読のメモリ媒体（ＳＭ）。

【請求項20】

コンピュータ（３０２）によるプログラム（ＰＲＧ）の実行時に前記コンピュータ（３０２）に請求項１～１１のいずれか一項に記載の方法を実行させる命令を含むコンピュータプログラム（ＰＲＧ）。

【請求項21】

請求項２０に記載のコンピュータプログラム（ＰＲＧ）を伝送し、かつ／または請求項２０に記載のコンピュータプログラム（ＰＲＧ）の特徴をなしているデータキャリア信号（ＤＣＳ）。

【請求項22】

以下の態様、すなわち、
ａ）例えばターナリ値の、例えば重みのコード化（４０１）、
ｂ）例えば二項または三項の乗算演算および／または累算演算、例えばｍｕｌｔｉｐｌｙ ａｎｄ ａｃｃｕｍｕｌａｔｅ（ＭＡＣ）を実行するための回路の提供（４０２）、
ｃ）三項の乗算演算および／または累算演算、例えばｍｕｌｔｉｐｌｙ ａｎｄ ａｃｃｕｍｕｌａｔｅ（ＭＡＣ）を実行するための、例えばＦｅＦＥＴタイプのトランジスタの利用（４０３）、
ｄ）ターナリ人工ニューラルネットワークの推論の加速（４０４）、例えばハードウェアベースの加速、
の少なくとも１つのための、請求項１～１１のいずれか一項に記載の方法および／または請求項１２～１７のいずれか一項に記載の装置（１００；１００ａ）および／または請求項１８に記載の計算機構（ＶＭＭ）および／または請求項１９に記載のコンピュータ可読のメモリ媒体（ＳＭ）および／または請求項２０に記載のコンピュータプログラム（ＰＲＧ）および／または請求項２１に記載のデータキャリア信号（ＤＣＳ）の使用（４００）。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、入力量を処理するための方法に関する。
本開示はさらに、入力量を処理するための装置に関する。

【発明の概要】

【課題を解決するための手段】

【0002】

例示的な実施形態は、入力量を処理するための方法、例えばコンピュータに実装された方法であって、第１の入力量を第１のトランジスタの制御電極に印加するステップ、第２の入力量を電流導出機構に印加するステップを有し、この電流導出機構が、第２の入力量をベースとして第１のトランジスタの負荷区間を選択的に第１の回路節点または第２の回路節点と接続するために形成されている、方法に関する。これは、さらなる例示的な実施形態では、入力量の処理を可能にする。

【0003】

さらなる例示的な実施形態では、本方法は、以下の要素、すなわちａ）第１の回路節点を通って流れる電流の特徴をなしている量、ｂ）第２の回路節点を通って流れる電流の特徴をなしている量、の少なくとも１つをベースとして、出力量を確定するステップを有することが企図されている。

【0004】

さらなる例示的な実施形態では、本方法は、第１の回路節点を通って流れる電流の特徴をなしている量を、第１の、例えば電流ベースのアナログ／デジタル変換機構を使って確定するステップ、第２の回路節点を通って流れる電流の特徴をなしている量を、第２の、例えば電流ベースのアナログ／デジタル変換機構を使って確定するステップを有することが企図されている。

【0005】

さらなる例示的な実施形態では、本方法は、第１の回路節点を通って流れる電流の特徴をなしている量と、第２の回路節点を通って流れる電流の特徴をなしている量との差を、差動型の、例えば電流ベースのアナログ／デジタル変換機構を使って確定するステップを有することが企図されている。

【0006】

さらなる例示的な実施形態では、第１の入力量はバイナリ量であることが企図されている。
さらなる例示的な実施形態では、第２の入力量はバイナリ量であり、例えば第２の入力量は、符号、例えば「プラス」または「マイナス」の特徴をなしていることが企図されている。したがってこのようにして例えばターナリ（3進数）量を処理でき、このターナリ量は、例えば３つの値「－１」、「０」、「１」をとり得る。

【0007】

さらなる例示的な実施形態では、本方法は、第１の入力量を第２のトランジスタの制御電極に印加するステップを有し、これに関し電流導出機構は、第２の入力量が第１の状態を有する場合に、第１のトランジスタの負荷区間を第１の回路節点と、第２のトランジスタの負荷区間を第２の回路節点と接続するために形成されており、かつ電流導出機構は、第２の入力量が第２の状態を有する場合に、第１のトランジスタの負荷区間を第２の回路節点と、第２のトランジスタの負荷区間を第１の回路節点と接続するために形成されていることが企図されている。

【0008】

さらなる例示的な実施形態では、本方法は、電界効果トランジスタＦＥＴ、例えばＭＯＳＦＥＴを、第１のトランジスタおよび／または１つのもしくは第２のトランジスタとして使用するステップを有することが企図されている。

【0009】

さらなる例示的な実施形態では、本方法は、強誘電体電界効果トランジスタＦｅＦＥＴを、第１のトランジスタおよび／または１つのもしくは第２のトランジスタとして使用するステップを有することが企図されている。

【0010】

さらなる例示的な実施形態では、本方法は、以下の要素、すなわちａ）第１の入力量をベースとした、少なくとも第１のトランジスタの閾値電圧の調整、例えばプログラミング、ｂ）第１のトランジスタの閾値電圧の、第１の、例えば比較的低い値への調整（例えば第１の入力量の可能な値に対して）、ｃ）第２のトランジスタの閾値電圧の、第２の、例えば比較的高い値への調整（例えば第１の入力量の可能な値に対して）、の少なくとも１つを有することが企図されている。

【0011】

さらなる例示的な実施形態では、本方法は、少なくとも第１のトランジスタおよび／または第１の入力量を使ってターナリ量の数値を特徴づける、例えばコード化するステップ、第２の入力量を使ってターナリ量の符号（例えばプラス、「＋」またはマイナス、「－」）を特徴づける、例えばコード化するステップを有することが企図されている。

【0012】

さらなる例示的な実施形態は、実施形態に基づく方法を実行するための装置に関する。
さらなる例示的な実施形態では、本装置は、第１のトランジスタ、電流導出機構、および任意選択で少なくとも１つのまたは第２のトランジスタを有し、例えば本装置は、実施形態に基づく方法の少なくとも１つの態様をコントロールするためのコントロール装置を有することが企図されている。

【0013】

さらなる例示的な実施形態では、第１のトランジスタおよび第２のトランジスタが設けられており、この第１のトランジスタおよび第２のトランジスタの制御電極に第１の入力量を印加でき、例えば、第１のトランジスタと第２のトランジスタの制御電極が相互に接続されていることが企図されている。

【0014】

さらなる例示的な実施形態では、ａ）第１のトランジスタの負荷区間の第１の端子が、電流導出機構の第１の端子と接続されており、かつ／またはｂ）第１のトランジスタの負荷区間の第２の端子が、第１の基準電位、例えば接地電位と接続されており、かつ／またはｃ）第２のトランジスタの負荷区間の第１の端子が、電流導出機構の第２の端子と接続されており、かつ／またはｄ）第２のトランジスタの負荷区間の第２の端子が、第１の基準電位と接続されていることが企図されている。

【0015】

さらなる例示的な実施形態では、電流導出機構が第１のトランジスタを有し、電流導出機構の第１の端子は、この第１のトランジスタにより、第２の入力量をベースとして選択的に第２の回路節点と接続可能であり、電流導出機構が第２のトランジスタを有し、電流導出機構の第１の端子は、この第２のトランジスタにより、第２の入力量をベースとして選択的に第１の回路節点と接続可能であることが企図されている。

【0016】

さらなる例示的な実施形態では、電流導出機構が第３のトランジスタを有し、電流導出機構の第２の端子は、この第３のトランジスタにより、第２の入力量をベースとして選択的に第２の回路節点と接続可能であり、電流導出機構が第４のトランジスタを有し、電流導出機構の第２の端子は、この第４のトランジスタにより、第２の入力量をベースとして選択的に第１の回路節点と接続可能であることが企図されている。

【0017】

さらなる例示的な実施形態は、実施形態に基づく少なくとも１つの装置を有する計算機構、例えばベクトル行列乗算機構に関する。
さらなる例示的な実施形態は、コンピュータによる実行時にコンピュータに実施形態に基づく方法を実行させる命令を含むコンピュータ可読のメモリ媒体に関する。

【0018】

さらなる例示的な実施形態は、コンピュータによるプログラムの実行時にコンピュータに実施形態に基づく方法を実行させる命令を含むコンピュータプログラムに関する。
さらなる例示的な実施形態は、実施形態に基づくコンピュータプログラムを伝送し、かつ／または実施形態に基づくコンピュータプログラムの特徴をなしているデータキャリア信号に関する。

【0019】

さらなる例示的な実施形態は、以下の態様、すなわちａ）例えばターナリ値の、例えば重みのコード化、ｂ）例えば二項または三項の乗算演算および／または累算演算、例えばｍｕｌｔｉｐｌｙ ａｎｄ ａｃｃｕｍｕｌａｔｅ（ＭＡＣ）を実行するための回路の提供、ｃ）三項の乗算演算および／または累算演算、例えばｍｕｌｔｉｐｌｙ ａｎｄ ａｃｃｕｍｕｌａｔｅ（ＭＡＣ）を実行するための、例えばＦｅＦＥＴタイプのトランジスタの利用、ｄ）ターナリ人工ニューラルネットワークの推論の加速、例えばハードウェアベースの加速、の少なくとも１つのための、実施形態に基づく方法および／または実施形態に基づく装置および／または実施形態に基づく計算機構および／または実施形態に基づくコンピュータ可読のメモリ媒体および／または実施形態に基づくコンピュータプログラムおよび／または実施形態に基づくデータキャリア信号の使用に関する。

【0020】

本発明のさらなる特徴、適用可能性、および利点は、図面の図に示した本発明の例示的実施形態の以下の説明から明らかである。これに関し、全ての説明されるまたは図示される特徴は、請求項またはその関連部分でのまとまりとは関係なく、および明細書または図面での表現または表示とは関係なく、単独でまたは任意の組合せで、本発明の対象である。

【図面の簡単な説明】

【0021】

【図1】例示的な実施形態に基づく簡易フロー図を概略的に示す図である。

【図2】例示的な実施形態に基づく簡易ブロック図を概略的に示す図である。

【図3】例示的な実施形態に基づく簡易フロー図を概略的に示す図である。

【図4】例示的な実施形態に基づく簡易フロー図を概略的に示す図である。

【図5】例示的な実施形態に基づく簡易回路図を概略的に示す図である。

【図6】例示的な実施形態に基づく簡易フロー図を概略的に示す図である。

【図7】例示的な実施形態に基づく簡易フロー図を概略的に示す図である。

【図8】図８Ａは例示的な実施形態に基づく簡易フロー図を概略的に示す図である。図８Ｂは例示的な実施形態に基づく簡易フロー図を概略的に示す図である。

【図9】例示的な実施形態に基づく簡易回路図を概略的に示す図である。

【図10】例示的な実施形態に基づく簡易ブロック図を概略的に示す図である。

【図11】さらなる例示的な実施形態に基づく簡易ブロック図を概略的に示す図である。

【図12】例示的な実施形態に基づく使用の態様を概略的に示す図である。

【発明を実施するための形態】

【0022】

例示的な実施形態（図１、図２を参照）は、入力量を処理するための方法、例えばコンピュータに実装された方法であって、第１の入力量Ｅ１を第１のトランジスタ１１０－１の制御電極１１０－１ａ（図２）に印加するステップ２００、第２の入力量Ｅ２を電流導出機構１２０に印加するステップ２０２（図１）を有し、この電流導出機構１２０が、第２の入力量Ｅ２をベースとして第１のトランジスタ１１０－１の負荷区間１１０－１－ＬＳを選択的に第１の回路節点Ｎ１または第２の回路節点Ｎ２と接続するために形成されている方法に関する。これは、さらなる例示的な実施形態では、例えば後で例示的に詳しく解説する計算を実行するための、入力量Ｅ１、Ｅ２の処理を可能にする。

【0023】

例えば、電流導出機構１２０は、負荷区間１１０－１－ＬＳの第１の端子（図２では示されていない）と接続されており、負荷区間１１０－１－ＬＳの第２の端子は、基準電位ＢＰ－１、例えば接地電位と接続されている。こうすることで、例えば必要に応じて負荷区間１１０－１－ＬＳを通って流れる電流Ｉ－１１０－ＬＳ（例えば第１の入力量Ｅ１による第１のトランジスタ１１０－１の相応の制御の場合に）が、第２の入力信号Ｅ２をベースとして、選択的に第１の回路節点Ｎ１または第２の回路節点Ｎ２から導出され得る（図２に基づく電流Ｉ－Ｎ１、Ｉ－Ｎ２を参照）。

【0024】

さらなる例示的な実施形態、図１では、本方法は、以下の要素、すなわちａ）第１の回路節点Ｎ１（図２）を通って流れる電流Ｉ－Ｎ１の特徴をなしている量Ｇ－Ｉ－Ｎ１、ｂ）第２の回路節点Ｎ２を通って流れる電流Ｉ－Ｎ２の特徴をなしている量Ｇ－Ｉ－Ｎ２、の少なくとも１つをベースとして、出力量Ａ１を確定するステップ２０４を有することが企図されている。さらなる例示的な実施形態では、出力量Ａ１または出力量Ａ１の値は、以下の要素、すなわちａ）第１の入力量Ｅ１、ｂ）第２の入力量Ｅ２、ｃ）第１のトランジスタ１１０－１の特性、の少なくとも１つに依存する。

【0025】

さらなる例示的な実施形態では、量Ｇ－Ｉ－Ｎ１、Ｇ－Ｉ－Ｎ２は、例えば直接的にそれぞれの電流、例えば電流のそれぞれの経時的推移であり得る。さらなる例示的な実施形態では、量Ｇ－Ｉ－Ｎ１、Ｇ－Ｉ－Ｎ２は、例えばそれぞれの電流Ｉ－Ｎ１、Ｉ－Ｎ２と関連付けられた電圧であってもよい。

【0026】

さらなる例示的な実施形態、図３では、本方法は、第１の回路節点Ｎ１を通って流れる電流Ｉ－Ｎ１の特徴をなしている量Ｇ－Ｉ－Ｎ１を、第１の、例えば電流ベースの（または電流駆動型の）アナログ／デジタル変換機構ＡＤＣ１（図２）を使って確定するステップ２１０、第２の回路節点Ｎ２を通って流れる電流Ｉ－Ｎ２の特徴をなしている量Ｇ－Ｉ－Ｎ２を、第２の、例えば電流ベースのアナログ／デジタル変換機構ＡＤＣ２を使って確定するステップ２１２を有することが企図されている。図３に基づく任意選択のブロック２１４は、例えばブロック２１０およびブロック２１２に基づいて得られた情報をベースとした、出力量Ａ１の確定を象徴している。

【0027】

さらなる例示的な実施形態、図４では、本方法は、第１の回路節点Ｎ１を通って流れる電流Ｉ－Ｎ１の特徴をなしている量Ｇ－Ｉ－Ｎ１と、第２の回路節点Ｎ２を通って流れる電流Ｉ－Ｎ２の特徴をなしている量Ｇ－Ｉ－Ｎ２との差ＤＩＦＦを、差動型の、例えば電流ベースのアナログ／デジタル変換機構ＡＤＣ’を使って確定するステップ２２０を有することが企図されている。図４に基づく任意選択のブロック２２２は、例えばブロック２２０に基づいて得られた情報ＤＩＦＦをベースとした、出力量Ａ１の確定を象徴している。

【0028】

さらなる例示的な実施形態では、第１の入力量Ｅ１はバイナリ量であり、例えば値１もしくは０または論理的１もしくは論理的０をとり得ることが企図されている。これにより、さらなる例示的な実施形態では、制御電極１１０－１ａが第１の入力量の値「１」に基づいて制御される場合、第１のトランジスタ１１０－１の負荷区間１１０－１－ＬＳが例えば低抵抗になる。これにより、さらなる例示的な実施形態では、制御電極１１０－１ａが第１の入力量の値「０」に基づいて制御される場合、第１のトランジスタ１１０－１の負荷区間１１０－１－ＬＳが例えば高抵抗になる。

【0029】

さらなる例示的な実施形態では、第２の入力量Ｅ２はバイナリ量であり、例えば第２の入力量は、符号、例えば「プラス」または「マイナス」の特徴をなしていることが企図されている。したがってこのようにして、図２に基づく装置１００により、例えばターナリ量を処理でき、このターナリ量は、例えば３つの値「－１」、「０」、「１」をとり得る。

【0030】

さらなる例示的な実施形態では、図２に基づく構成１１０－１、１２０を、例えばさらなるトランジスタおよび／または電流導出機構（不図示）と組み合わせることができ、この場合、例えば、さらなるトランジスタおよび／または電流導出機構も、（例えばさらなる電流導出機構に対する相応の第２の入力量をベースとして）第１または第２の回路節点Ｎ１、Ｎ２に作用し、これにより例えば、異なるトランジスタの電流を組み合わせる、例えば足し算することができる。これにより、さらなる例示的な実施形態では、例えば乗算演算および／または累算演算、例えばｍｕｌｔｉｐｌｙ ａｎｄ ａｃｃｕｍｕｌａｔｅ（ＭＡＣ）演算が、ハードウェアベースで実行され得る。

【0031】

さらなる例示的な実施形態（図５、図６を参照）では、装置１００ａにおいて例示的に２つのトランジスタ１１０－１、１１０－２が使用され、これらのトランジスタ１１０－１、１１０－２が両方とも電流導出機構１２０ａ（図５）と接続されている。例示的な方法は図６で象徴されている。例えば、本方法は、第１の入力量Ｅ１を第２のトランジスタ１１０－２の制御電極１１０－２ａ（図５）に印加するステップ２３４を有し、これに関し電流導出機構１２０ａは、第２の入力量Ｅ２が第１の状態を有する場合に、第１のトランジスタ１１０－１の負荷区間１１０－１－ＬＳを第１の回路節点Ｎ１と、第２のトランジスタ１１０－２の負荷区間１１０－２－ＬＳを第２の回路節点Ｎ２と接続するために形成されており、電流導出機構１２０ａは、第２の入力量Ｅ２が第２の状態を有する場合に、第１のトランジスタ１１０－１の負荷区間１１０－１－ＬＳを第２の回路節点Ｎ２と、第２のトランジスタ１１０－２の負荷区間１１０－２－ＬＳを第１の回路節点Ｎ１と接続するために形成されていることが企図されている。

【0032】

任意選択で、図６に基づく方法は、例えば図１に基づくステップ２００、２０２に相当するさらなるステップ２３０、２３２を有する。
例示的に、ブロック２３０、２３２、２３４をベースとして、図６に基づくブロック２３６で出力量Ａ１’を確定でき、出力量Ａ１’は、例えば図１のブロック２０４に基づく出力量Ａ１の確定に倣って、例えば入力量Ｅ１、Ｅ２および場合によってはトランジスタ１１０－１、１１０－２の特性（例えば閾値電圧、低抵抗状態の抵抗．．．）に依存する。

【0033】

さらなる例示的な実施形態、図７では、本方法は、電界効果トランジスタＦＥＴ、例えばＭＯＳＦＥＴを、第１のトランジスタ１１０－１および／または１つのもしくは第２のトランジスタ１１０－２として使用するステップ２４０を有することが企図されている。

【0034】

さらなる例示的な実施形態、図７では、本方法は、強誘電体電界効果トランジスタＦｅＦＥＴを、第１のトランジスタ１１０－１および／または１つのもしくは第２のトランジスタ１１０－２として使用するステップ２４２を有することが企図されている。

【0035】

さらなる例示的な実施形態、図８Ａでは、本方法は、以下の要素、すなわちａ）第１の入力量Ｅ１をベースとした、少なくとも第１のトランジスタ１１０－１（または例えば両方のトランジスタ１１０－１、１１０－２）の閾値電圧ＵＴＨの調整、例えばプログラミング２５０（例えばトランジスタ１１０－１、１１０－２をＦｅＦＥＴとして形成する場合）、ｂ）第１のトランジスタ１１０－１の閾値電圧の、第１の、例えば比較的低い値Ｗ１への調整２５２（例えば第１の入力量Ｅ１の可能な値に対して）、ｃ）第２のトランジスタ１１０－２の閾値電圧の、第２の、例えば比較的高い値Ｗ２への調整２５４（例えば第１の入力量Ｅ１の可能な値に対して）、の少なくとも１つを有することが企図されている。

【0036】

さらなる例示的な実施形態、図８Ｂでは、本方法は、少なくとも第１のトランジスタ１１０－１および／または第１の入力量Ｅ１を使ってターナリ量の数値ＢＥＴＲを特徴づける、例えばコード化するステップ２６０、第２の入力量Ｅ２を使ってターナリ量の符号ＶＺ（例えばプラス、「＋」またはマイナス、「－」）を特徴づける、例えばコード化するステップ２６２を有することが企図されている。

【0037】

さらなる例示的な実施形態、図２、図５は、実施形態に基づく方法を実行するための装置１００、１００ａに関する。
さらなる例示的な実施形態では、装置１００、１００ａは、第１のトランジスタ１１０－１、電流導出機構１２０、１２０ａ、および任意選択で少なくとも１つのまたは第２のトランジスタ１１０－２を有し、例えば装置１００、１００ａは、実施形態に基づく方法の少なくとも１つの態様をコントロールするための任意選択のコントロール装置１３０を有することが企図されている。

【0038】

さらなる例示的な実施形態、図５では、第１のトランジスタ１１０－１および第２のトランジスタ１１０－２が設けられており（例えばそれぞれＦｅＦＥＴとして形成される）、この第１のトランジスタ１１０－１および第２のトランジスタ１１０－２の制御電極１１０－１ａ、１１０－２ａに第１の入力量Ｅ１を印加でき、例えば、第１のトランジスタ１１０－１と第２のトランジスタ１１０－２の制御電極１１０－１ａ、１１０－２ａが相互に接続されていることが企図されている。

【0039】

さらなる例示的な実施形態では、ａ）第１のトランジスタ１１０－１の負荷区間１１０－１－ＬＳ（例えばドレイン・ソース区間）の第１の端子１１０－１ｂが、電流導出機構１２０ａの第１の端子１２０ａ－１と接続されており、かつ／またはｂ）第１のトランジスタ１１０－１の負荷区間１１０－１－ＬＳの第２の端子１１０－１ｃが、１つのもしくは第１の基準電位、例えば接地電位ＢＰ－１と接続されており、かつ／またはｃ）第２のトランジスタ１１０－２の負荷区間１１０－２－ＬＳの第１の端子１１０－２ｂが、電流導出機構１２０ａの第２の端子１２０ａ－２と接続されており、かつ／またはｄ）第２のトランジスタ１１０－２の負荷区間１１０－２－ＬＳの第２の端子１１０－２ｃが、第１の基準電位ＢＰ－１と接続されていることが企図されている。これにより、トランジスタ１１０－１、１１０－２は、なかでも第１の入力量Ｅ１を、および第２の入力量Ｅ２をベースとして、必要に応じて電流を、電流導出機構１２０ａを介して回路節点Ｎ１、Ｎ２から接地電位ＢＰ－１へ導出し得る。

【0040】

さらなる例示的な実施形態、図５では、電流導出機構１２０ａが第１のトランジスタ１２２ａを有し、電流導出機構１２０ａの第１の端子１２０ａ－１は、この第１のトランジスタ１２２ａにより、第２の入力量Ｅ２をベースとして選択的に第２の回路節点Ｎ２と接続可能であり、電流導出機構１２０ａが第２のトランジスタ１２２ｂを有し、電流導出機構１２０ａの第１の端子１２０ａ－１は、この第２のトランジスタ１２２ｂにより、第２の入力量Ｅ２をベースとして選択的に第１の回路節点Ｎ１と接続可能であることが企図されている。

【0041】

さらなる例示的な実施形態、図５では、電流導出機構１２０ａが第３のトランジスタ１２２ｃを有し、電流導出機構１２０ａの第２の端子１２０ａ－２は、この第３のトランジスタ１２２ｃにより、第２の入力量Ｅ２をベースとして選択的に第２の回路節点Ｎ２と接続可能であり、電流導出機構１２０ａが第４のトランジスタ１２２ｄを有し、電流導出機構１２０ａの第２の端子１２０ａ－２は、この第４のトランジスタ１２２ｄにより、第２の入力量Ｅ２をベースとして選択的に第１の回路節点Ｎ１と接続可能であることが企図されている。

【0042】

さらなる例示的な実施形態では、電流導出機構１２０ａの第１のトランジスタ１２２ａが、例えばＰＭＯＳタイプの例えばＦＥＴである。さらなる例示的な実施形態では、電流導出機構１２０ａの第２のトランジスタ１２２ｂが、例えばＮＭＯＳタイプの例えばＦＥＴである。さらなる例示的な実施形態では、電流導出機構１２０ａの第３のトランジスタ１２２ｃが、例えばＮＭＯＳタイプの例えばＦＥＴである。さらなる例示的な実施形態では、電流導出機構１２０ａの第４のトランジスタ１２２ｄが、例えばＰＭＯＳタイプの例えばＦＥＴである。

【0043】

さらなる例示的な実施形態では、第１のトランジスタ１１０－１が、例えばＮＭＯＳベースのＦｅＦＥＴであり、例えば第２のトランジスタ１１０－２も同様である。
さらなる例示的な実施形態では、図５に基づく装置１００ａを、例えばＭＡＣ演算の実行に使用でき、このＭＡＣ演算は、例えばニューラルネットワークの評価（推論）に使用可能である。例えば、ターナリ入力特徴が、（例えば数値、例えば１または０のための）第１の入力量Ｅ１および（例えば符号「＋」または「－」のための）第２の入力量Ｅ２によってコード化可能であり、これに関し、例えばＦｅＦＥＴの閾値電圧の相応のプログラミングにより、例えば重みをＦｅＦＥＴ１１０－１、１１０－２によってコード化可能である。

【0044】

さらなる例示的な実施形態、図５では、両方のＦｅＦＥＴが、それらが例えば論理的「１」の値の特徴をなすべき場合、例えば論理的「１」の値を記憶するべき場合に、比較的低い閾値電圧（ｌｏｗ ｖｏｌｔａｇｅ ｔｈｒｅｓｈｏｌｄ ｍｏｄｅ、ＬＶＴ）へプログラミングされる。この状況ではＦｅＦＥＴ１１０－１、１１０－２は、例えば、ゼロにならない（ｎｉｃｈｔｖｅｒｓｃｈｗｉｎｄｅｎｄ）ゲート電圧が当該ゲート電極１１０－１ａ、１１０－２ａに印加される場合にアクティブ化し得る（低抵抗状態に移り得る）。

【0045】

さらなる例示的な実施形態、図５では、両方のＦｅＦＥＴが、それらが例えば論理的「０」の値の特徴をなすべき場合、例えば論理的「０」の値を記憶するべき場合に、例えば比較的高い閾値電圧（ｈｉｇｈ ｖｏｌｔａｇｅ ｔｈｒｅｓｈｏｌｄ ｍｏｄｅ、ＨＶＴ）へプログラミングされる。この状況ではＦｅＦＥＴ１１０－１、１１０－２は、例えば、ゼロにならないゲート電圧が印加される場合にアクティブ化し得ない。

【0046】

さらなる例示的な実施形態では、「１」は、例えば、両方のＦｅＦＥＴの第１のＦｅＦＥＴ、ここでは例えば第１のＦｅＦＥＴ１１０－１がＬＶＴで、つまり比較的低い閾値電圧へプログラミングされ、かつ両方のＦｅＦＥＴの第２のＦｅＦＥＴ、ここでは例えば第２のＦｅＦＥＴ１１０－２がＨＶＴで、つまり比較的高い閾値電圧へプログラミングされることによってコード化される。

【0047】

さらなる例示的な実施形態では、例えば、値「論理的１」がＦｅＦＥＴ１１０－１のＬＶＴへのプログラミングおよびＦｅＦＥＴ１１０－２のＨＶＴへのプログラミングによってコード化されると仮定する場合、例えば「－１」の値は、両方のＦｅＦＥＴ１１０－１、１１０－２の状態の反転によって、つまりＦｅＦＥＴ１１０－１のＨＶＴへのプログラミングおよびＦｅＦＥＴ１１０－２のＬＶＴへのプログラミングによってコード化され得る。

【0048】

上で既に説明したように、電流導出機構１２０ａは、例示的な実施形態では、第２の入力量Ｅ２をベースとして、ＦｅＦＥＴ１１０－１、１１０－２のそれぞれの負荷区間１１０－１－ＬＳ、１１０－２－ＬＳの、回路節点Ｎ１、Ｎ２との選択的な接続を可能にする。これにより、さらなる例示的な実施形態では、両方の回路節点Ｎ１、Ｎ２の第１の回路節点が、例えば、正の値、例えば「＋１」と関連付けられた処理結果または計算結果を「集める」、つまり組み合わせることができ（それぞれの電流の足し算により）、両方の回路節点Ｎ１、Ｎ２の第２の回路節点が、例えば、負の値、例えば「－１」と関連付けられた処理結果または計算結果を「集める」、つまり組み合わせることができる（それぞれの電流の足し算により）。

【0049】

さらなる実施形態では、例えば、上で例示的に説明した２つのＦｅＦＥＴ１１０－１、１１０－２より多く設けることができ、その際、さらなるＦｅＦＥＴはそのそれぞれの負荷区間を、図５と同等のやり方で、例えば相応のさらなる電流導出機構を介し、回路節点Ｎ１、Ｎ２と接続可能であり（不図示、図５の右側の鉛直な点々を参照）、これにより、回路節点Ｎ１、Ｎ２でそれぞれの電流が合計される。

【0050】

さらなる例示的な実施形態では、回路節点Ｎ１、Ｎ２を通る電流Ｉ－Ｎ１、Ｉ－Ｎ２を捕捉するために、差動型アナログ／デジタル変換機構ＡＤＣ’が使用されることが好ましく、なぜならこれにより、例えば一時的に非アクティブ化されたＦｅＦＥＴによるリーク電流を排除でき、したがって出力量Ａ１、Ａ１’がこれによって害されないからである。

【0051】

さらなる例示的な実施形態では、ＦｅＦＥＴ１１０－１、１１０－２を、例えば、そのそれぞれの閾値電圧に関するさらなる（例えば上で例示的に挙げた２つとは）異なる値でプログラミングすることもでき、これにより、入力量の処理にさらなる自由度が生じる。例示的に、このような構成では例えば値「－２」、「－１」、「０」、「１」、「２」がコード化可能である。

【0052】

さらなる例示的な実施形態、図９では、少なくとも１つのトランジスタ１１０－１（図２、図５も参照）に、メモリスティブ要素１２ｂを割り当てることができ、メモリスティブ要素１２ｂは、例えば、そのメモリ値または抵抗値をベースとして、トランジスタ１１０－１のゲート電極１１０－１ａのための充電電流Ｉ－Ｌに影響を及ぼし得る。図９は、これに加えて例示的に電圧源１２ａを示しており、電圧源１２ａは、トランジスタ１１０－１のゲート電極１１０－１ａのための充電電圧Ｖ－１を提供し、この充電電圧Ｖ－１は、図示したように、トランジスタ１１０－１のゲート電極１１０－１ａのためのメモリスティブ要素１２ｂを介して提供可能である。例示的に図９に示した構成１２は、さらなる例示的な実施形態では、例えば第１の入力量Ｅ１（図２）の提供のためまたは影響を及ぼすために、装置１００、１００ａの１つまたは複数のトランジスタ１１０－１、１１０－２、．．．に使用され得る。

【0053】

図１０は、例示的な実施形態に基づく構成３００の簡易ブロック図を概略的に示しており、構成３００を使って、例えば、任意選択のコントロール装置１３０（図２、図５）が実現可能である。

【0054】

構成または装置３００は、例えば、少なくとも１つの計算コアを備えた計算機構（「コンピュータ」）３０２を有し、計算機構３０２に割り当てられたメモリ機構３０４を、以下の要素、すなわちａ）データＤＡＴ（例えば第１の入力量Ｅ１および／または第２の入力量Ｅ２および／または出力量Ａ１、Ａ１’に関連付けられたデータ）、ｂ）例えば実施形態に基づく方法を実行するためのコンピュータプログラムＰＲＧ、の少なくとも１つを少なくとも一時的に記憶するために有する。

【0055】

さらなる例示的な実施形態では、メモリ機構３０４は、揮発性メモリ（例えばメインメモリ（ＲＡＭ））３０４ａ、および／もしくは不揮発性（ＮＶＭ）メモリ（例えばフラッシュＥＥＰＲＯＭ）３０４ｂ、またはこれらの組合せもしくはその他の明確には挙げていないメモリタイプとの組合せを有する。

【0056】

さらなる例示的な実施形態、図１０は、コンピュータ３０２による実行時にコンピュータ３０２に実施形態に基づく方法を実行させる命令ＰＲＧ’を含むコンピュータ可読のメモリ媒体ＳＭに関する。

【0057】

さらなる例示的な実施形態は、コンピュータ３０２によるプログラムＰＲＧ、ＰＲＧ’の実行時にコンピュータ３０２に実施形態に基づく方法を実行させる命令を含むコンピュータプログラムＰＲＧ、ＰＲＧ’に関する。

【0058】

さらなる例示的な実施形態はデータキャリア信号ＤＣＳに関し、データキャリア信号ＤＣＳは、実施形態に基づくコンピュータプログラムＰＲＧ、ＰＲＧ’の特徴をなしており、かつ／または実施形態に基づくコンピュータプログラムＰＲＧ、ＰＲＧ’を伝送する。データキャリア信号ＤＣＳは、例えば、装置３００の任意選択のデータインターフェイス３０６を介して受信可能である。

【0059】

さらなる例示的な実施形態では、装置３００が、例えば少なくとも一時的に、以下の態様、すなわちａ）第１の入力量Ｅ１の提供、ｂ）第２の入力量Ｅ２の提供、ｃ）出力量Ａ１、Ａ１’の確定、ｄ）場合によっては存在するＦｅＦＥＴのプログラミング（例えばＦｅＦＥＴの閾値電圧）、ｅ）場合によっては存在するメモリスティブ要素１２ｂのプログラミング、の少なくとも１つをコントロールし得る。

【0060】

さらなる例示的な実施形態、図１１は、実施形態に基づく少なくとも１つの装置１００、１００ａを有する計算機構、例えばベクトル行列乗算機構ＶＭＭに関する。さらなる例示的な実施形態では、第１および／または第２の入力量Ｅ１、Ｅ２を、例えばベクトル行列乗算の態様または部分態様に割り当てることができ、このベクトル行列乗算の態様または部分態様は、（場合によっては相応の数のさらなるトランジスタおよび／または電流導出機構を補充した）装置１００、１００ａを使用して実行でき、例えばハードウェアベースで実行できる。

【0061】

さらなる例示的な実施形態、図１２は、以下の態様、すなわちａ）例えばターナリ値の、例えば人工ニューラルネットワークのための例えば重みのコード化４０１、ｂ）例えば二項または三項の乗算演算および／または累算演算、例えばｍｕｌｔｉｐｌｙ ａｎｄ ａｃｃｕｍｕｌａｔｅ（ＭＡＣ）を実行するための回路の提供４０２、ｃ）三項の乗算演算および／または累算演算、例えばｍｕｌｔｉｐｌｙ ａｎｄ ａｃｃｕｍｕｌａｔｅ（ＭＡＣ）を実行するための、例えばＦｅＦＥＴタイプのトランジスタの利用４０３、ｄ）例えばターナリ人工ニューラルネットワークの推論の加速４０４、例えばハードウェアベースの加速、の少なくとも１つのための、実施形態に基づく方法および／または実施形態に基づく装置１００、１００ａおよび／または実施形態に基づく計算機構ＶＭＭおよび／または実施形態に基づくコンピュータ可読のメモリ媒体ＳＭおよび／または実施形態に基づくコンピュータプログラムＰＲＧ、ＰＲＧ’および／または実施形態に基づくデータキャリア信号ＤＣＳの使用４００に関する。

【0062】

例示的に、図５に基づく装置１００ａは、例えば以下の計算、すなわち１＊１＝１を実行するために使用でき、これに関し「＊」はスカラー乗算演算子であり、０＊１＝０、１＊０＝０、０＊－１＝０、－１＊０＝０、１＊－１＝－１、－１＊１＝－１、－１＊－１＝１である。

【0063】

当出願を主導するプロジェクトはＥＣＳＥＬ協同事業（ＪＵ）の助成合意書番号８２６６５５で助成を受けている。同協同事業は、欧州連合の研究・イノベーションプログラム「ホライズン２０２０」およびベルギー、フランス、ドイツ、オランダ、スイスからの支援を受けている。

【符号の説明】

【0064】

１００；１００ａ 装置
１１０－１ 第１のトランジスタ
１１０－１ａ 第１のトランジスタの制御電極
１１０－１ｂ 第１のトランジスタの負荷区間の第１の端子
１１０－１ｃ 第１のトランジスタの負荷区間の第２の端子
１１０－１－ＬＳ 第１のトランジスタの負荷区間
１１０－２ 第２のトランジスタ
１１０－２ａ 第２のトランジスタの制御電極
１１０－２ｂ 第２のトランジスタの負荷区間の第１の端子
１１０－２ｃ 第２のトランジスタの負荷区間の第２の端子
１１０－２－ＬＳ 第２のトランジスタの負荷区間
１２０；１２０ａ 電流導出機構
１２０ａ－１ 電流導出機構の第１の端子
１２０ａ－２ 電流導出機構の第２の端子
１２２ａ 電流導出機構の第１のトランジスタ
１２２ｂ 電流導出機構の第２のトランジスタ
１２２ｃ 電流導出機構の第３のトランジスタ
１２２ｄ 電流導出機構の第４のトランジスタ
１３０；３００ コントロール装置
３００ 構成または装置
３０２ コンピュータ
３０４ メモリ機構
３０６ データインターフェイス
Ａ１；Ａ１’ 出力量
ＡＤＣ１ 第１のアナログ／デジタル変換機構
ＡＤＣ２ 第２のアナログ／デジタル変換機構
ＡＤＣ’ 差動型アナログ／デジタル変換機構
ＢＥＴＲ ターナリ量の数値
ＢＰ－１ 第１の基準電位
ＤＣＳ データキャリア信号
ＤＩＦＦ 第１の回路節点を通って流れる電流の特徴をなしている量と、第２の回路節点を通って流れる電流の特徴をなしている量との差
Ｅ１ 第１の入力量
Ｅ２ 第２の入力量
Ｇ－Ｉ－Ｎ１ 第１の回路節点を通って流れる電流の特徴をなしている量
Ｇ－Ｉ－Ｎ２ 第２の回路節点を通って流れる電流の特徴をなしている量
Ｉ－Ｎ１ 第１の回路節点を通って流れる電流
Ｉ－Ｎ２ 第２の回路節点を通って流れる電流
Ｎ１ 第１の回路節点
Ｎ２ 第２の回路節点
ＰＲＧ コンピュータプログラム
ＰＲＧ’ 命令
ＳＭ メモリ媒体
ＵＴＨ 閾値電圧
ＶＭＭ ベクトル行列乗算機構
ＶＺ ターナリ量の符号
Ｗ１ 第１の値
Ｗ２ 第２の値

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【外国語明細書】