特開 2024-160544 変換プログラムおよび変換方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024160544

(43)【公開日】2024-11-14

(54)【発明の名称】変換プログラムおよび変換方法

(51)【国際特許分類】

   G06F 8/41 20180101AFI20241107BHJP

【ＦＩ】

G06F8/41 170

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023075665

(22)【出願日】2023-05-01

(71)【出願人】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】川上 健太郎

【テーマコード（参考）】

5B081

【Ｆターム（参考）】

5B081CC24

(57)【要約】

【課題】ｘ６４向けの実行コードを、ＣＰＵがより高速に処理できるＡＡｒｃｈ６４向けの実行コードに変換する。
【解決手段】変換装置１は、変換対象のｘ６４実行コードに含まれるＳＩＭＤ命令が１２８×ｎ（ｎ＝１，２，４）ビットのＳＩＭＤ命令をそれぞれ含むかをチェックし、２５６ビット以上のＳＩＭＤ命令を含まず、１２８ビットのＳＩＭＤ命令を含む場合には、ＣＰＵのＳＩＭＤレジスタサイズの設定値を１２８ビットに変更する実行コードを生成出力し、該変更したＳＩＭＤレジスタサイズに応じて、ｘ６４の１２８ビットのＳＩＭＤ命令をＡＡｒｃｈ６４のＳＩＭＤ命令に変換する際の変換先ＳＩＭＤ命令に切り替え、変換対象のｘ６４向け実行コードをＡＡｒｃｈ６４の実行コードに変換出力する。かかる変換装置１は、例えば、Ａ６４ＦＸのＣＰＵの開発に適用できる。
【選択図】図４

【特許請求の範囲】

【請求項1】

変換対象のｘ６４実行コードに含まれるＳＩＭＤ命令が１２８×ｎ（ｎ＝１，２，４）ビットのＳＩＭＤ命令をそれぞれ含むかをチェックし、
２５６ビット以上のＳＩＭＤ命令を含まず、１２８ビットのＳＩＭＤ命令を含む場合には、ＣＰＵのＳＩＭＤレジスタサイズの設定値を１２８ビットに変更する実行コードを生成出力し、
該変更したＳＩＭＤレジスタサイズに応じて、ｘ６４の１２８ビットのＳＩＭＤ命令をＡＡｒｃｈ６４のＳＩＭＤ命令に変換する際の変換先ＳＩＭＤ命令に切り替え、
前記変換対象のｘ６４向け実行コードをＡＡｒｃｈ６４の実行コードに変換出力する
処理をコンピュータに実行させる変換プログラム。

【請求項2】

前記ＣＰＵのＳＩＭＤレジスタサイズの設定値を変更する前に、現在のＣＰＵのＳＩＭレジスタサイズの設定値を保存する実行コードを生成出力し、
前記変換対象のｘ６４向け実行コードの変換が終了した後に、前記ＣＰＵのＳＩＭＤレジスタサイズの設定値を、保存したＳＩＭＤレジスタサイズの設定値に戻す実行コードを生成出力する
ことを特徴とする請求項１に記載の変換プログラム。

【請求項3】

前記ＳＩＭＤレジスタサイズの設定値を変更する実行コードを生成出力する処理は、５１２ビット以上のＳＩＭＤ命令を含まず、２５６ビットのＳＩＭＤ命令を含む場合には、ＣＰＵのＳＩＭＤレジスタサイズの設定値を２５６ビットに変更する実行コードを生成出力し、５１２ビットより大きいＳＩＭＤ命令を含まず、５１２ビットのＳＩＭＤ命令を含む場合には、ＣＰＵのＳＩＭＤレジスタサイズの設定値を５１２ビットに変更する実行コードを生成出力する
ことを特徴とする請求項１に記載の変換プログラム。

【請求項4】

前記ＳＩＭＤレジスタサイズの設定値を変更する実行コードを生成出力する処理は、１２８×ｎ１ビットのＳＩＭＤ命令および１２８×ｎ２（ｎ１＞ｎ２）ビットのＳＩＭＤ命令を含む場合には、ＣＰＵのＳＩＭＤレジスタサイズの設定値を１２８×ｎ１ビットに変更する実行コードを生成出力し、
前記変換先ＳＩＭＤ命令に切り替える処理は、
１２８×ｎ１ビットのＳＩＭＤ命令については、１２８×ｎ１ビットの変換先ＳＩＭＤ命令に切り替え、
１２８×ｎ２ビットのＳＩＭＤ命令については、１２８×ｎ１ビットの変換先ＳＩＭＤ命令に切り替えるとともに、１２８×ｎ１から１２８×ｎ２を減じた値分だけ当該変換先ＳＩＭＤ命令の上位ビットを零に設定する変換先ＳＩＭＤ命令に切り替える
ことを特徴とする請求項１に記載の変換プログラム。

【請求項5】

変換対象のｘ６４実行コードに含まれるＳＩＭＤ命令が１２８×ｎ（ｎ＝１，２，４）ビットのＳＩＭＤ命令をそれぞれ含むかをチェックし、
２５６ビット以上のＳＩＭＤ命令を含まず、１２８ビットのＳＩＭＤ命令を含む場合には、ＣＰＵのＳＩＭＤレジスタサイズの設定値を１２８ビットに変更する実行コードを生成出力し、
該変更したＳＩＭＤレジスタサイズに応じて、ｘ６４の１２８ビットのＳＩＭＤ命令をＡＡｒｃｈ６４のＳＩＭＤ命令に変換する際の変換先ＳＩＭＤ命令に切り替え、
前記変換対象のｘ６４向け実行コードをＡＡｒｃｈ６４の実行コードに変換出力する
処理をコンピュータが実行する変換方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、変換プログラム等に関する。

【背景技術】

【0002】

近年、従来インテルのｘ６４命令セットのＣＰＵ（Central Processing Unit）を使っていたシステムで、ＡｒｍのＡＡｒｃｈ６４命令セットのＣＰＵが採用されるケースが増えつつある。これは、ＡｒｍアーキテクチャのＣＰＵの電力効率が優れているためである。

【0003】

したがって、ｘ６４命令セット向けの実行コードをＡＡｒｃｈ６４命令セット向けの実行コードに変換して、Ａｒｍアーキテクチャのシステムで動かすニーズが高まっている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０２３－２１６５号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

一側面によれば、ｘ６４向けの実行コードを、ＣＰＵがより高速に処理できるＡＡｒｃｈ６４向けの実行コードに変換することを目的とする。

【課題を解決するための手段】

【0006】

一側面によれば、変換プログラムは、変換対象のｘ６４実行コードに含まれるＳＩＭＤ命令が１２８×ｎ（ｎ＝１，２，４）ビットのＳＩＭＤ命令をそれぞれ含むかをチェックし、２５６ビット以上のＳＩＭＤ命令を含まず、１２８ビットのＳＩＭＤ命令を含む場合には、ＣＰＵのＳＩＭＤレジスタサイズの設定値を１２８ビットに変更する実行コードを生成出力し、該変更したＳＩＭＤレジスタサイズに応じて、ｘ６４の１２８ビットのＳＩＭＤ命令をＡＡｒｃｈ６４のＳＩＭＤ命令に変換する際の変換先ＳＩＭＤ命令に切り替え、変換対象のｘ６４向け実行コードをＡＡｒｃｈ６４の実行コードに変換出力する、処理をコンピュータに実行させる。

【発明の効果】

【0007】

一側面によれば、ｘ６４向けの実行コードを、ＣＰＵがより高速に処理できるＡＡｒｃｈ６４向けの実行コードに変換できる。

【図面の簡単な説明】

【0008】

【図1】図１は、実施例に係る変換装置の機能構成図である。

【図2】図２は、実施例に係る変換装置のハードウェア構成図である。

【図3】図３は、実施例に係るプロセッサが備えるレジスタファイルの模式図である。

【図4】図４は、ｘ６４実行コードをＡＡｒｃｈ６４実行コードに変換する一例を示す図である。

【図5】図５は、実施例に係る命令変換処理のフローチャートの一例を示す図である。

【図6】図６は、処理ａのフローチャートの一例を示す図である。

【図7】図７は、処理ｂのフローチャートの一例を示す図である。

【図8】図８は、処理ｃのフローチャートの一例を示す図である。

【図9】図９は、処理ｄのフローチャートの一例を示す図である。

【図10】図１０は、ｘ６４のＳＩＭＤ命令を説明する図である。

【図11】図１１は、ＡＡｒｃｈ６４のＳＩＭＤ命令を説明する図である。

【図12】図１２は、ｘ６４実行コードをＡＡｒｃｈ６４実行コードに変換する参考例を示す図である。

【発明を実施するための形態】

【0009】

本実施形態の説明に先立ち、本実施形態の基礎となる事項について説明する。

【0010】

まず、インテルのｘ６４のＳＩＭＤ(Single Instruction Multiple Data)命令およびＡｒｍのＡＡｒｃｈ６４のＳＩＭＤ命令について、図１０および図１１を参照して説明する。

【0011】

図１０は、ｘ６４のＳＩＭＤ命令を説明する図である。図１０に示すように、ｘ６４のＳＩＭＤレジスタは、０から３１までの３２個を備える。

【0012】

ｘ６４に基づくＣＰＵの場合、ＳＩＭＤレジスタのビット長は、５１２である。そして、１つのＳＩＭＤレジスタは、例えば６４ビットのデータであれば８個記憶できる。また，３２ビットのデータであれば１６個記憶できる。複数のＳＩＭＤレジスタの各々は、「ｚｍｍ０」、「ｚｍｍ１」、・・・「ｚｍｍ３１」の文字列で識別される。

【0013】

例えばｚｍｍ０の５１２ビットのうち、下位２５６ビット分は、別のレジスタであるｙｍｍレジスタと共用する。また、ｙｍｍ０の２５６ビットのうち、下位１２８ビット分は、別のレジスタであるｘｍｍレジスタと共用する。

【0014】

例えば、３２ビット整数のＳＩＭＤ加算命令では、ｘｍｍレジスタを用いる場合には、以下の命令コード（１）となる。（１）の命令コードは、３２ビット整数について、４個同士を加算する。
ｖｐａｄｄ ｘｍｍ０，ｘｍｍ１，ｘｍｍ２・・・（１）

【0015】

また、ｙｍｍレジスタを用いる場合には、以下の命令コード（２）となる。（２）の命令コードは、３２ビット整数について、８個同士を加算する。
ｖｐａｄｄ ｙｍｍ０，ｙｍｍ１，ｙｍｍ２・・・（２）

【0016】

また、ｚｍｍレジスタを用いる場合には、以下の命令コード（３）となる。（３）の命令コードは、３２ビット整数について、１６個同士を加算する。
ｖｐａｄｄ ｚｍｍ０，ｚｍｍ１，ｚｍｍ２・・・（３）
すなわち、ｘ６４では、実行コード内でＳＩＭＤデータのビット長が１２８，２５６，５１２ビットの３種類のＳＩＭＤ命令を混在して使用できる。

【0017】

図１１は、ＡＡｒｃｈ６４のＳＩＭＤ命令を説明する図である。図１１に示すように、ＡＡｒｃｈ６４のＳＩＭＤレジスタは、０から３１までの３２個を備える。

【0018】

Ａｒｍ（ＡＡｒｃｈ６４）アーキテクチャに基づくＣＰＵの場合、ＳＩＭＤレジスタのビット長については、ＣＰＵを開発するベンダーが１２８×ｎ（ｎ＝１～１６の整数）の中から１つを選択できる。すなわち、ベンダーは、１２８，２５６，３８４，５１２・・・，２０４８の中から１つを選択して実装して良いことになっている。ｎが４である場合、ＳＩＭＤレジスタのビット長は５１２ビットとなる。そして、１つのＳＩＭＤレジスタは、６４ビットのデータを８個記憶できる。複数のＳＩＭＤレジスタの各々は、「ｚ０」、「ｚ１」、・・・「ｚ３１」の文字列で識別される。

【0019】

ｚ０レジスタの中の下位１２８ビットは、別のレジスタであるｖレジスタと共用する。

【0020】

例えば、３２ビット整数のＳＩＭＤ加算命令では、ｖレジスタを用いる場合には、以下の命令コード（４）となる。（４）の命令コードは、３２ビット整数について、４個同士を加算する。
ａｄｄ ｖ０．４ｓ，ｖ１．４ｓ，ｖ２．４ｓ・・・（４）

【0021】

また、ｚレジスタを用いる場合には、以下の命令コード（５）となる。（５）の命令コードは、３２ビット整数について、ｎ×４個同士を加算する。
ａｄｄ ｚ０．ｓ，ｚ１．ｓ，ｚ２．ｓ・・・（５）
つまり、ｚレジスタについては、ＣＰＵの種類（ｎの値）と、そのときのＳＶＥ（Scalable Vector Extensions）サイズの設定値（ｎ以下を設定可）とによって、ＳＩＭＤレジスタのサイズ（ビット長）が異なる。そして、ＡＡｒｃｈ６４では、実行コード内でｖレジスタ（１２８ビットＳＩＭＤレジスタ）をオペランドとするかｚレジスタをオペランドとするかの２種類のＳＩＭＤ命令を混在して使用できる。

【0022】

このようなｘ６４向けのＳＩＭＤ命令をＡＡｒｃｈ６４向けのＳＩＭＤ命令に変換する参考例を、図１２を参照して説明する。図１２は、ｘ６４実行コードをＡＡｒｃｈ６４実行コードに変換する参考例を示す図である。

【0023】

図１２に示すように、上段には、変換対象のｘ６４向けの実行コードとして、ｘｍｍレジスタを用いる場合が表されている。ｘｍｍレジスタは、ｚｍｍ０の５１２ビットのうち、下位１２８ビット分を共用する。例えば、「ｖｐａｄｄ ｘｍｍ０，ｘｍｍ１，ｘｍｍ２」の命令コードは、ｘｍｍ１＋ｘｍｍ２の結果をｘｍｍ０に１２８ビット分（３２ビット×４）を書き込み、残りの上位３８４ビットに０をセットする。

【0024】

「ｖｐａｄｄ ｘｍｍ０，ｘｍｍ１，ｘｍｍ２」の命令コードをＡＡｒｃｈ６４向けの命令コードに変換した結果は、以下の命令コード（ｅ１）および（ｅ２）になる。なお、ＣＰＵの種類として示されるｎは常に４であるとする。すなわち、ｚレジスタのサイズは常に５１２ビットであるとする。
ａｄｄ ｚ０．ｓ，ｚ１．ｓ，ｚ２．ｓ ・・・（ｅ１）
ｍｏｖ ｚ０．ｓ，ｐ０／ｍ，０・・・（ｅ２）
かかる（ｅ１）の命令コードは、ｚ１＋ｚ２の結果をｚ０に５１２ビット分（３２ビット×１６）書き込む。加えて、（ｅ２）の命令コードは、ｘ６４の場合と同じ結果にするため、ｚ０の３８４（３２ビット整数×１２個）ビット分を０にセットする。つまり、（ｅ２）の命令コードが別途必要になる。ここでｐ０はプレディケートであり，ｚレジスタをオペランドとする命令において，命令の実行結果を反映させるＳＩＭＤレーンを指定するために使うことができる．例えば（ｅ２）のｐ０レジスタは，ｚレジスタの上位３８４ビット分のＳＩＭＤレーンに対して実行結果を反映するために必要な値を保持しているものとする。

【0025】

なお、ｘ６４向けの「ｖｐａｄｄ ｘｍｍ３，ｘｍｍ４，ｘｍｍ５」、「ｖｐａｄｄ ｘｍｍ６，ｘｍｍ７，ｘｍｍ８」の命令コードについても、（ｅ１）および（ｅ２）と同様の方法で、ＡＡｒｃｈ６４向けに変換される。

【0026】

中段には、変換対象のｘ６４向けの実行コードとして、ｘｍｍレジスタ、ｙｍｍレジスタを用いる場合が表されている。ｘｍｍレジスタを用いる場合については、上段と同様に、ＡＡｒｃｈ６４向けに変換される。これに対して、ｙｍｍレジスタは、ｚｍｍ０の５１２ビットのうち、下位２５６ビット分を共用する。例えば、「ｖｐａｄｄ ｙｍｍ３，ｙｍｍ４，ｙｍｍ５」の命令コードは、ｙｍｍ４＋ｘｍｍ５の結果をｙｍｍ３に２５６ビット分（３２ビット×８）を書き込み、残りの上位２５６ビットに０をセットする。

【0027】

「ｖｐａｄｄ ｙｍｍ３，ｙｍｍ４，ｙｍｍ５」の命令コードをＡＡｒｃｈ６４向けの実行コードに変換した結果は、以下の命令コード（ｅ３）および（ｅ４）になる。なお、ＣＰＵの種類として示されるｎは常に４であるとする。すなわち、ｚレジスタのサイズは常に５１２ビットであるとする。
ａｄｄ ｚ３．ｓ，ｚ４．ｓ，ｚ５．ｓ・・・（ｅ３）
ｍｏｖ ｚ３．ｓ，ｐ１／ｍ，０・・・（ｅ４）
かかる（ｅ３）の命令コードは、ｚ４＋ｚ５の結果をｚ３に５１２ビット分（３２ビット×１６）書き込む。加えて、（ｅ４）の命令コードは、ｘ６４の場合と同じ結果にするため、ｚ３の２５６（３２ビット整数×８個）ビット分を０にセットする。つまり、（ｅ４）の命令コードが別途必要になる。

【0028】

下段には、変換対象のｘ６４向けの実行コードとして、ｘｍｍレジスタ、ｙｍｍレジスタ、ｚｍｍレジスタを用いる場合が表されている。ｘｍｍレジスタを用いる場合については、上段と同様に、ＡＡｒｃｈ６４向けに変換される。ｙｍｍレジスタを用いる場合については、中段と同様に、ＡＡｒｃｈ６４向けに変換される。これに対して、ｚｍｍレジスタは、ｚｍｍの５１２ビットを使用する。例えば、「ｖｐａｄｄ ｚｍｍ６，ｚｍｍ７，ｚｍｍ８」の命令コードは、ｙｍｍ７＋ｘｍｍ８の結果をｙｍｍ６に５１２ビット分（３２ビット×１６）を書き込む。

【0029】

「ｖｐａｄｄ ｚｍｍ６，ｚｍｍ７，ｚｍｍ８」の命令コードをＡＡｒｃｈ６４向けの実行コードに変換した結果は、以下の命令コード（ｅ５）になる。なお、ＣＰＵの種類としてのｎは常に４であるとする。すなわち、ｚレジスタのサイズは常に５１２ビットであるとする。
ａｄｄ ｚ６．ｓ，ｚ７．ｓ，ｚ８．ｓ ・・・（ｅ５）
かかる（ｅ５）の命令コードは、ｚ７＋ｚ８の結果をｚ６に５１２ビット分（３２ビット×１６）書き込む。

【0030】

このように、変換対象のｘ６４向け実行コードが１２８，２５６ビットレジスタを使用している場合には、変換後のＡＡｒｃｈ６４向け実行コードが常に５１２ビットレジスタを使用すると、変換対象ビット以外の残りビット数分に０をセットする命令が付加される。そうすると、実行コードが実行される際に、実行ステップが増えるため、ＣＰＵがより高速に処理できない。すなわち、ｘ６４向けの実行コードを、ＣＰＵがより高速に処理できるＡＡｒｃｈ６４向けの実行コードに変換できないという問題がある。

【0031】

そこで、以降の実施例では、ｘ６４向けの実行コードを、ＣＰＵがより高速に処理できるＡＡｒｃｈ６４向けの実行コードに変換する変換方法について説明する。

【0032】

［変換装置の機能構成］
図１は、実施例に係る変換装置の機能構成図である。図１に示すように、変換装置１は、物理マシンや仮想マシン等のコンピュータであって、制御部２０と、記憶部３０とを有する。制御部２０は、命令変換部２１を含む。記憶部３０は、変換対象の実行コード１１および変換後の実行コード１２を有する。変換対象の実行コード１１は、変換対象の実行コード（機械語）のバイナリファイルである。変換対象の実行コード１１は、例えば、ｘ６４向けの実行コードである。変換後の実行コード１２は、変換後の実行コード（機械語）のバイナリファイルである。変換後の実行コード１２は、例えば、ＡＡｒｃｈ６４向けの実行コード（機械語）のバイナリファイルである。なお、実施例では、ＡＡｒｃｈ６４）について、ＳＩＭＤレジスタのビット長が、５１２である場合について説明する。

【0033】

命令変換部２１は、変換対象の実行コード１１を変換後の実行コード１２に変換する。

【0034】

例えば、命令変換部２１は、変換対象の実行コード１１を解析して、変換対象の実行コード１１に含まれるＳＩＭＤ命令が１２８ビットのＳＩＭＤ命令、２５６ビットのＳＩＭＤ命令、５１２ビットのＳＩＭＤ命令をそれぞれ含むか否かをチェックする。一例として、命令変換部２１は、変換対象の実行コード１１を逆アセンブルして、変換対象の実行コード１１に含まれるＳＩＭＤ命令が１２８ビットのＳＩＭＤ命令、２５６ビットのＳＩＭＤ命令、５１２ビットのＳＩＭＤ命令をそれぞれ含むか否かをチェックすれば良い。

【0035】

そして、命令変換部２１は、現在のＣＰＵのＳＩＭＤレジスタサイズの設定値を保存する実行コードを生成し出力する。一例として、命令変換部２１は、現在のＣＰＵのＳＩＭＤレジスタサイズをシステムレジスタから取得し、取得したＳＩＭＤレジスタサイズを一時的に保存する実行コードを生成出力する。

【0036】

そして、命令変換部２１は、変換対象の実行コード１１に含まれるＳＩＭＤ命令が２５６，５１２ビットのＳＩＭＤ命令を含まず、１２８ビットのＳＩＭＤ命令を含む場合には、ＳＩＭＤレジスタサイズの設定値を１２８ビットに変更する実行コードを生成し、出力する。一例として、命令変換部２１は、ＳＩＭＤレジスタサイズを１２８ビットとしてシステムレジスタに設定する実行コードを生成出力する。

【0037】

また、命令変換部２１は、変換対象の実行コード１１に含まれるＳＩＭＤ命令が５１２ビットのＳＩＭＤ命令を含まず、２５６ビットのＳＩＭＤ命令を含む場合には、ＳＩＭＤレジスタサイズの設定値を２５６ビットに変更する実行コードを生成し、出力する。一例として、命令変換部２１は、ＳＩＭＤレジスタサイズを２５６ビットとしてシステムレジスタに設定する実行コードを生成出力する。

【0038】

また、命令変換部２１は、変換対象の実行コード１１に含まれるＳＩＭＤ命令が５１２ビットのＳＩＭＤ命令を含む場合には、ＳＩＭＤレジスタサイズの設定値を５１２ビットに変更する実行コードを生成し、出力する。一例として、命令変換部２１は、ＳＩＭＤレジスタサイズを５１２ビットとしてシステムレジスタに設定する実行コードを生成出力する。

【0039】

そして、命令変換部２１は、変更したＳＩＭＤレジスタサイズに応じて、ｘ６４の１２８ビットのＳＩＭＤ命令、２５６ビットのＳＩＭＤ命令、５１２ビットのＳＩＭＤ命令をＡＡｒｃｈ６４のＳＩＭＤ命令に変換する際の変換先ＳＩＭＤ命令に切り替える。

【0040】

一例として、命令変換部２１は、変更したＳＩＭＤレジスタサイズが１２８ビットである場合には、ｘ６４の１２８ビットＳＩＭＤ命令であるｘｍｍレジスタを、ＡＡｒｃｈ６４のｚレジスタに変更する。具体的には、命令変換部２１は、ｘ６４の１２８ビットＳＩＭＤ命令「ｖｐａｄｄ ｘｍｍ０，ｘｍｍ１，ｘｍｍ２」を以下のＡＡｒｃｈ６４向けの実行コード（１０）に変換する。
ａｄｄ ｚ０．ｓ，ｚ１．ｓ，ｚ２．ｓ・・・（１０）
これにより、命令変換部２１は、ｚレジスタのサイズを１２８ビットに設定することで、ｘ６４から変換されたｚレジスタを１２８ビットとして処理させることができる。

【0041】

別の例として、命令変換部２１は、変更したＳＩＭＤレジスタサイズが２５６ビットである場合には、ｘ６４の２５６ビットＳＩＭＤ命令であるｙｍｍレジスタを、ＡＡｒｃｈ６４のｚレジスタに変更する。具体的には、命令変換部２１は、ｘ６４の２５６ビットのＳＩＭＤ命令「ｖｐａｄｄ ｙｍｍ０，ｙｍｍ１，ｙｍｍ２」を、（１０）と同様のＡＡｒｃｈ６４向けの実行コードに変換する。これにより、命令変換部２１は、ｚレジスタのサイズを２５６ビットに設定することで、ｘ６４から変換されたｚレジスタを２５６ビットとして処理させることができる。

【0042】

また、命令変換部２１は、ｘ６４の１２８ビットＳＩＭＤ命令であるｘｍｍレジスタを含む場合には、ｘｍｍレジスタを、ＡＡｒｃｈ６４のｚレジスタに変更し、変更されたｚレジスタの上位１２８ビット分に０をセットすれば良い。具体的には、命令変換部２１は、ｘ６４の１２８ビットＳＩＭＤ命令「ｖｐａｄｄ ｘｍｍ０，ｘｍｍ１，ｘｍｍ２」をＡＡｒｃｈ６４向けの実行コード（１１）および（１２）に変換する。なお、（１２）は、ｚ０レジスタの上位１２８（３２ビット整数×４）ビット分を０にセットする命令である。
ａｄｄ ｚ０．ｓ，ｚ１．ｓ，ｚ２．ｓ・・・（１１）
ｍｏｖ ｚ０，ｐ０／ｍ，０・・・（１２）

【0043】

別の例として、命令変換部２１は、変更したＳＩＭＤレジスタサイズが５１２ビットである場合には、ｘ６４の５１２ビットＳＩＭＤ命令であるｚｍｍレジスタを、ＡＡｒｃｈ６４のｚレジスタに変更する。具体的には、命令変換部２１は、ｘ６４の５１２ビットのＳＩＭＤ命令「ｖｐａｄｄ ｚｍｍ０，ｚｍｍ１，ｚｍｍ２」を、（１０）と同様のＡＡｒｃｈ６４向けの実行コードに変換する。これにより、命令変換部２１は、ｚレジスタのサイズを５１２ビットに設定することで、ｘ６４から変換されたｚレジスタを５１２ビットとして処理させることができる。

【0044】

また、命令変換部２１は、ｘ６４の２５６ビットＳＩＭＤ命令であるｙｍｍレジスタを含む場合には、ｙｍｍレジスタを、ＡＡｒｃｈ６４のｚレジスタに変更し、変更されたｚレジスタの上位２５６ビット分に０をセットすれば良い。具体的には、命令変換部２１は、ｘ６４の２５６ビットＳＩＭＤ命令「ｖｐａｄｄ ｙｍｍ０，ｙｍｍ１，ｙｍｍ２」を、（１１）（１２）と同様の方法でＡＡｒｃｈ６４向けの実行コードに変換する。なお、（１２）は、ｚ０レジスタの上位２５６（３２ビット整数×８）ビット分を０にセットする命令であれば良い。

【0045】

また、命令変換部２１は、ｘ６４の１２８ビットＳＩＭＤ命令であるｘｍｍレジスタを含む場合には、ｘｍｍレジスタを、ＡＡｒｃｈ６４のｚレジスタに変更し、変更されたｚレジスタの上位３８４ビット分に０をセットすれば良い。具体的には、命令変換部２１は、ｘ６４の１２８ビットＳＩＭＤ命令「ｖｐａｄｄ ｘｍｍ０，ｘｍｍ１，ｘｍｍ２」を、（１１）（１２）と同様の方法でＡＡｒｃｈ６４向けの実行コードに変換する。なお、（１２）は、ｚ０レジスタの上位３８４（３２ビット整数×１２）ビット分を０にセットする命令であれば良い。

【0046】

［変換装置のハードウェア構成］
図２は、実施例に係る変換装置のハードウェア構成図である。図２に示すように、変換装置１は、ＨＰＣ(High Performance Computer)やサーバ等のコンピュータであって、記憶装置１０ａ、メモリ１０ｂ、プロセッサ１０ｃ、通信インターフェース１０ｄ、表示装置１０ｅ、入力装置１０ｆおよび記録媒体１０ｈを有する。これらの各部は、バス１０ｇにより相互に接続される。

【0047】

このうち、記憶装置１０ａは、ＨＤＤ(Hard Disk Drive)やＳＳＤ(Solid State Drive)等の不揮発性のストレージデバイスであり、変換対象の実行コード１１および変換後の実行コード１２を記憶する。変換対象の実行コード１１は、ｘ６４向けのソースプログラムをコンパイルして得られた機械語のバイナリファイルである。変換後の実行コード１２は、変換対象の実行コード１１を変換した後のＡＡｒｃｈ６４向けの機械語のバイナリファイルである。

【0048】

なお、変換対象の実行コード１１をコンピュータが読み取り可能な記録媒体１０ｈに記録させておき、プロセッサ１０ｃに記録媒体１０ｈの変換対象の実行コード１１を読み取らせるようにしても良い。

【0049】

そのような記録媒体１０ｈとしては、例えばＣＤ－ＲＯＭ(Compact Disc - Read Only Memory)、ＤＶＤ(Digital Versatile Disc)、およびＵＳＢ(Universal Serial Bus)メモリ等の物理的な可搬型記録媒体がある。また、フラッシュメモリ等の半導体メモリやハードディスクドライブを記録媒体１０ｈとして使用しても良い。これらの記録媒体１０ｈは、物理的な形態を持たない搬送波のような一時的な媒体ではない。

【0050】

さらに、公衆回線、インターネット、およびＬＡＮ(Local Area Network)等に接続された装置に変換対象の実行コード１１を記憶させておき、プロセッサ１０ｃがその変換対象の実行コード１１を読み出すようにしても良い。

【0051】

一方、メモリ１０ｂは、ＤＲＡＭ等のようにデータを一時的に記憶するハードウェアであって、その上に前述の変換対象の実行コード１１が展開される。展開される変換対象の実行コード１１は、複数の命令を含む。

【0052】

プロセッサ１０ｃは、図１で説明した変換装置１の各部を制御する。すなわち、プロセッサ１０ｃは、メモリ１０ｂと協働して変換対象の実行コード１１を変換後の実行コード１２に変換したりするＣＰＵ(Central Processing Unit)やＧＰＵ(Graphical Processing Unit)等のハードウェアである。プロセッサ１０ｃには、命令やデータ等を格納するレジスタファイル１４が設けられる。レジスタファイル１４の詳細については、後述する。また、プロセッサ１０ｃには、ＳＩＭＤレジスタのビット長を記憶するシステムレジスタ１５が設けられる。システムレジスタ１５には、予め、１２８×ｎ（ｎ＝１～１６の整数）の中から、ＣＰＵを開発するベンダーによって選択されたＳＩＭＤレジスタのビット長が設定される。そして、システムレジスタ１５には、変換の際に、１２８×ｎ（ｎ＝１～１６の整数）の中から選択されるＳＩＭＤレジスタのビット長が設定される。なお、プロセッサ１０ｃは、例えば、富士通株式会社製のＡ６４ＦＸである。Ａ６４ＦＸは、Ａｒｍ社のＡｒｍｖ８．２－Ａ命令セットをＳＶＥ(Scalable Vector Extension)で拡張した命令セットを実行可能なプロセッサである。かかる命令セットがＡＡｒｃｈ６４である。

【0053】

さらに、通信インターフェース１０ｄは、変換装置１をＬＡＮ(Local Area Network)等のネットワークに接続するためのインターフェースである。

【0054】

そして、表示装置１０ｅは、液晶表示装置等のハードウェアであって、開発者に種々の情報の入力を促すプロンプトを表示する。また、入力装置１０ｆは、キーボードやマウス等のハードウェアである。

【0055】

［レジスタファイルの模式図］
図３は、プロセッサ１０ｃが備えるレジスタファイル１４の模式図である。以下では、ＡＡｒｃｈ６４の命令セットをプロセッサ１０ｃが実行する場合を例にして説明する。

【0056】

図３に示すように、レジスタファイル１４には、ＳＩＭＤレジスタ１４０を複数備える。なお、レジスタファイル１４は、図示しないが、プレディケートレジスタやスカラレジスタをそれぞれ複数備える。

【0057】

Ａｒｍ（ＡＡｒｃｈ６４）アーキテクチャに基づくＣＰＵの場合、ＳＩＭＤレジスタ１４０のビット長は、ＣＰＵを開発するベンダーが１２８，２５６，３８４，５１２・・・２０４８の中から１つを選択して実装して良いことになっている。図３において、ＳＩＭＤレジスタのビット長は５１２ビットである。そして、１つのＳＩＭＤレジスタ１４０は、６４ビットのデータを８個記憶できる。以下では、複数のＳＩＭＤレジスタ１４０の各々を「ｚ０」、「ｚ１」、…「ｚ３１」の文字列で識別する。

【0058】

なお、１個のＳＩＭＤレジスタ１４０の中の下位１２８ビットは、別のレジスタであるｖレジスタと共有する。ｖレジスタが演算に用いられる場合には、レーン「０」～「３１」を指定したＳＩＭＤ命令が利用できる。

【0059】

［変換する一例］
ここで、ｘ６４実行コードをＡＡｒｃｈ６４実行コードに変換する一例を、図４を参照して説明する。図４は、ｘ６４実行コードをＡＡｒｃｈ６４実行コードに変換する一例を示す図である。

【0060】

図４に示すように、左段には、変換対象のｘ６４向けの実行コード１１ａを逆アセンブルした結果が表されている。

【0061】

左上段には、ｘｍｍレジスタを用いる場合が表されている。ｘｍｍレジスタは、ｚｍｍレジスタの５１２ビットのうち、下位１２８ビット分を共用する。

【0062】

このような状況の下、命令変換部２１は、変換対象の実行コード１１ａを逆アセンブルして、変換対象の実行コード１１ａに含まれるＳＩＭＤ命令が１２８ビットのＳＩＭＤ命令、２５６ビットのＳＩＭＤ命令、５１２ビットのＳＩＭＤ命令をそれぞれ含むか否かをチェックする。ここでは、命令変換部２１は、変換対象の実行コード１１ａを逆アセンブルした結果にはｘｍｍレジスタのみが使用されているので、変換対象の実行コード１１ａに含まれるＳＩＭＤ命令が１２８ビットのＳＩＭＤ命令のみを含むと判定する。

【0063】

そして、命令変換部２１は、現在のＣＰＵのＳＩＭＤレジスタサイズの設定値を一時的に保存する実行コードを生成し出力する。ここでは、命令変換部２１は、ｚレジスタのサイズの設定値を「ＺＣＲ＿ＥＬ１」から取得し、ｘ２レジスタに保存する実行コードを生成し出力する（符号ｃ１）。ここでいう「ＺＣＲ＿ＥＬ１」は、ｚレジスタのサイズの設定値を保存するシステムレジスタである。

【0064】

そして、命令変換部２１は、チェックした結果、ＳＩＭＤ命令が２５６，５１２ビットのＳＩＭＤ命令を含まず、１２８ビットのＳＩＭＤ命令のみを含むので、ＳＩＭＤレジスタサイズの設定値を１２８ビットに変更する実行コードを生成し、出力する。ここでは、命令変換部２１は、ｚレジスタのサイズの設定値を「ＺＣＲ＿ＥＬ１」に１２８ビットとして変更する実行コードを生成し出力する（符号ｃ２）。

【0065】

そして、命令変換部２１は、ｘ６４の１２８ビットＳＩＭＤ命令であるｘｍｍレジスタを、ＡＡｒｃｈ６４のｚレジスタに変換する。ここでは、命令変換部２１は、「ｖｐａｄｄ ｘｍｍ０，ｘｍｍ１，ｘｍｍ２」を、ＡＡｒｃ６４向けの以下の実行コード（ｃ３）に変換する。
ａｄｄ ｚ０．ｓ，ｚ１．ｓ，ｚ２．ｓ・・・（ｃ３）
（ｃ３）の実行コードは、３２ビット整数×４個を加算することを示す。すなわち、かかる実行コードは、ｚ１＋ｚ２の結果をｚ０に１２８ビット分（３２ビット×４）を書き込む。

【0066】

同様に、命令変換部２１は、「ｖｐａｄｄ ｘｍｍ３，ｘｍｍ４，ｘｍｍ５」を、Ａａｒｃ６４向けの以下の実行コード（ｃ４）に変換する。
ａｄｄ ｚ３．ｓ，ｚ４．ｓ，ｚ５．ｓ・・・（ｃ４）

【0067】

同様に、命令変換部２１は、「ｖｐａｄｄ ｘｍｍ６，ｘｍｍ７，ｘｍｍ８」を、Ａａｒｃ６４向けの以下の実行コード（ｃ５）に変換する。
ａｄｄ ｚ６．ｓ，ｚ７．ｓ，ｚ８．ｓ・・・（ｃ５）

【0068】

そして、命令変換部２１は、ＣＰＵのＳＩＭＤレジスタサイズの設定値を、一時的に保存されたサイズに復元する実行コードを生成し、出力する。ここでは、命令変換部２１は、「ＺＣＲ＿ＥＬ１」を、ｘ２レジスタに保存されたサイズに復元する実行コードを生成し出力する（符号ｃ６）。

【0069】

これにより、変換対象のｘ６４向けの実行コード１１ａ内のＳＩＭＤ命令が１２８ビットＳＩＭＤ命令しかない場合には、命令変換部２１は、ｚレジスタサイズを１２８ビットに設定することで、“ａｄｄ ｚ０．ｓ，ｚ１．ｓ，ｚ２．ｓ”が１２８ビット分の加算命令として処理される。したがって、命令変換部２１は、“ｍｏｖ ｚ０，ｐ０／ｍ，０”（３２ビット整数×１２個分「０」をセット）のような命令を付加しなくても、変換対象のｘ６４向けの実行コード１１ａと同じ結果を得る実行コードに変換できる。この結果、命令変換部２１は、変換後のＡＡｒｃｈ６４向けの実行コード１２ａの命令数を少なくでき、高速に処理できる実行コードに変換できる。ｚレジスタサイズの設定および復元に５命令が追加されるが、変換対象のｘ６４向けの実行コードの命令数は数百から数千命令なので、無視しても良い。

【0070】

左下段には、ｘｍｍレジスタおよびｙｍｍレジスタを用いる場合が表されている。ｘｍｍレジスタは、ｚｍｍレジスタの５１２ビットのうち、下位１２８ビット分を共用する。ｙｍｍレジスタは、ｚｍｍレジスタの５１２ビットのうち、下位２５６ビット分を共用する。

【0071】

このような状況の下、命令変換部２１は、変換対象の実行コード１１ａを逆アセンブルして、変換対象の実行コード１１ｂに含まれるＳＩＭＤ命令が１２８ビットのＳＩＭＤ命令、２５６ビットのＳＩＭＤ命令、５１２ビットのＳＩＭＤ命令をそれぞれ含むか否かをチェックする。ここでは、命令変換部２１は、変換対象の実行コード１１ａを逆アセンブルした結果にはｘｍｍレジスタおよびｙｍｍレジスタが使用されているので、変換対象の実行コード１１ａに含まれるＳＩＭＤ命令が１２８ビットのＳＩＭＤ命令および２５６ビットのＳＩＭＤ命令を含むと判定する。

【0072】

そして、命令変換部２１は、現在のＣＰＵのＳＩＭＤレジスタサイズの設定値を一時的に保存する実行コードを生成し出力する。ここでは、命令変換部２１は、ｚレジスタのサイズの設定値を「ＺＣＲ＿ＥＬ１」から取得し、ｘ２レジスタに保存する実行コードを生成し出力する（符号ｃ２１）。ここでいう「ＺＣＲ＿ＥＬ１」は、ｚレジスタのサイズの設定値を保存するシステムレジスタである。

【0073】

そして、命令変換部２１は、チェックした結果、ＳＩＭＤ命令が５１２ビットのＳＩＭＤ命令を含まず、１２８ビットのＳＩＭＤ命令および２５６ビットのＳＩＭＤ命令を含むので、ＳＩＭＤレジスタサイズの設定値を２５６ビットに変更する実行コードを生成し、出力する。ここでは、命令変換部２１は、ｚレジスタのサイズの設定値を「ＺＣＲ＿ＥＬ１」に２５６ビットとして変更する実行コードを生成し出力する（符号ｃ２２）。

【0074】

そして、命令変換部２１は、ｘ６４の１２８ビットＳＩＭＤ命令であるｘｍｍレジスタを、ＡＡｒｃｈ６４のｚレジスタに変換する。ここでは、命令変換部２１は、「ｖｐａｄｄ ｘｍｍ０，ｘｍｍ１，ｘｍｍ２」を、ＡＡｒｃ６４向けの以下の実行コード（ｃ２３）および（ｃ２４）に変換する。
ａｄｄ ｚ０．ｓ，ｚ１．ｓ，ｚ２．ｓ・・・（ｃ２３）
ｍｏｖ ｚ０．ｓ，ｐ０／ｍ，０・・・（ｃ２４）

【0075】

（ｃ２３）の実行コードは、３２ビット整数×８個を加算することを示す。すなわち、かかる実行コードは、ｚ１＋ｚ２の結果をｚ０に２５６ビット分（３２ビット×８）を書き込む。加えて、（ｃ２４）の実行コードは、ｘ６４の場合と同じ結果にするため、３２ビット整数×４個分を０にセットする。なお、「ｐ０」は、プレディケートレジスタであり、どの３２ビットデータを変更するのかを指定する。「／ｍ」は、指定されない３２ビットデータは変更しないことを指定する。つまり、（ｃ２４）の実行コードのｐ０には、ｚレジスタの上位１２８ビット（３２ビット×４個）を示す値が設定されている。

【0076】

そして、命令変換部２１は、ｘ６４の２５６ビットＳＩＭＤ命令であるｙｍｍレジスタを、ＡＡｒｃｈ６４のｚレジスタに変換する。ここでは、命令変換部２１は、「ｖｐａｄｄ ｙｍｍ３，ｙｍｍ４，ｙｍｍ５」を、ＡＡｒｃ６４向けの以下の実行コード（ｃ２５）に変換する。
ａｄｄ ｚ３．ｓ，ｚ４．ｓ，ｚ５．ｓ・・・（ｃ２５）

【0077】

そして、命令変換部２１は、ＣＰＵのＳＩＭＤレジスタサイズの設定値を、一時的に保存されたサイズに復元する実行コードを生成し、出力する。ここでは、命令変換部２１は、「ＺＣＲ＿ＥＬ１」を、ｘ２レジスタに保存されたサイズに復元する実行コードを生成し出力する（符号２６）。

【0078】

これにより、変換対象のｘ６４向けの実行コード１１ａ内のＳＩＭＤ命令が１２８ビットＳＩＭＤ命令および２５６ビットＳＩＭＤ命令である場合には、命令変換部２１は、ｚレジスタサイズを２５６ビットに設定することで、“ａｄｄ ｚ３．ｓ，ｚ４．ｓ，ｚ５．ｓ”が２５６ビット分の加算命令として処理される。したがって、命令変換部２１は、“ｍｏｖ ｚ３．ｓ，ｐ１／ｍ，０”（３２ビット整数×８個分「０」をセット）のような命令を付加しなくても、変換対象のｘ６４向けの実行コード１１ｂと同じ結果を得る実行コードに変換できる。この結果、命令変換部２１は、変換後のＡＡｒｃｈ６４向けの実行コード１２ｂの命令数を少なくでき、高速に処理できる実行コードに変換できる。ｚレジスタサイズの設定および復元に５命令が追加されるが、変換対象のｘ６４向けの実行コードの命令数は数百から数千命令なので、無視しても良い。

【0079】

なお、ｚレジスタサイズが２５６ビットに設定される場合、ｘ６４の１２８ビットＳＩＭＤ命令が変換される際に“ａｄｄ ｚ０．ｓ，ｚ１．ｓ，ｚ２．ｓ”が２５６ビット分の加算命令として処理される。このため、命令変換部２１は、“ｍｏｖ ｚ０，ｐ０／ｍ，０”（３２ビット整数×４個分「０」をセット）のような命令を付加する必要がある。しかしながら、命令変換部２１は、変換対象の実行コード１１に２５６ビット命令を含んでいるので、１２８ビットＳＩＭＤ命令が含まれていても、変換後のＡＡｒｃｈ６４向けの実行コード１２の命令数を全体的に少なくでき、高速に処理できる実行コードに変換できる。ｚレジスタサイズが５１２ビットに設定される場合も、命令変換部２１は、同様の効果をもたらす。すなわち、命令変換部２１は、変換対象の実行コード１１に５１２ビット命令を含んでいるので、１２８ビットや２５６ビットのＳＩＭＤ命令が含まれていても、変換後のＡＡｒｃｈ６４向けの実行コード１２の命令数を全体的に少なくでき、高速に処理できる実行コードに変換できる。

【0080】

［命令変換処理のフローチャート］
次に、命令変換部２１が実行する命令変換処理のフローチャートを、図５～図９を参照して説明する。図５は、実施例に係る命令変換処理のフローチャートの一例を示す図である。図５に示すように、命令変換部２１は、変換対象の実行コード１１を解析し、以下の処理を行う。命令変換部２１は、変換対象の実行コード１１に１２８ビットＳＩＭＤレジスタを扱う命令（Ａ）、２５６ビットＳＩＭＤレジスタを扱う命令（Ｂ）、５１２ビットＳＩＭＤレジスタを扱う命令（Ｃ）を含むかをチェックする（ステップＳ１１）。

【0081】

命令変換部２１は、Ａ，Ｂ，Ｃのいずれも含まないか否かを判定する（ステップＳ１２）。Ａ，Ｂ，Ｃのいずれも含まないと判定した場合には（ステップＳ１２；Ｙｅｓ）、命令変換部２１は、ＳＩＭＤ命令なしの場合の処理ａを実行する（ステップＳ１３）。なお、処理ａのフローチャートについては、後述する。そして、命令変換部２１は、命令変換処理を終了する。

【0082】

一方、Ａ，Ｂ，Ｃのいずれかを含むと判定した場合には（ステップＳ１２；Ｎｏ）、命令変換部２１は、Ａのみ含むか否かを判定する（ステップＳ１４）。Ａのみ含むと判定した場合には（ステップＳ１４；Ｙｅｓ）、命令変換部２１は、１２８ビットＳＩＭＤ命令のみの場合の処理ｂを実行する（ステップＳ１５）。なお、処理ｂのフローチャートについては、後述する。そして、命令変換部２１は、命令変換処理を終了する。

【0083】

一方、Ａのみ含むわけではないと判定した場合には（ステップＳ１４；Ｎｏ）、命令変換部２１は、ＡとＢのみを含むか否かを判定する（ステップＳ１６）。ＡとＢのみ含むと判定した場合には（ステップＳ１６；Ｙｅｓ）、命令変換部２１は、５１２ビットＳＩＭＤ命令なしの場合の処理ｃを実行する（ステップＳ１７）。なお、処理ｃのフローチャートについては、後述する。そして、命令変換部２１は、命令変換処理を終了する。

【0084】

一方、ＡとＢのみ含むわけではないと判定した場合には（ステップＳ１６；Ｎｏ）、命令変換部２１は、５１２ビットＳＩＭＤ命令ありの場合の処理ｄを実行する（ステップＳ１８）。なお、処理ｄのフローチャートについては、後述する。そして、命令変換部２１は、命令変換処理を終了する。

【0085】

次に、ＳＩＭＤ命令なしの場合の処理ａのフローチャートを、図６を参照して説明する。図６は、処理ａのフローチャートの一例を示す図である。図６に示すように、命令変換部２１は、変換対象のＳＩＭＤ命令を含まないｘ６４命令を、対応するＡＡｒｃｈ６４命令に変換し、出力する（ステップＳ２１）。そして、命令変換部２１は、処理ａを終了する。

【0086】

次に、１２８ビットＳＩＭＤ命令のみの場合の処理ｂのフローチャートを、図７を参照して説明する。図７は、処理ｂのフローチャートの一例を示す図である。図７に示すように、命令変換部２１は、ＣＰＵの現在のＳＩＭＤレジスタサイズの設定値を一時的に保存する（ステップＳ３１）。

【0087】

そして、命令変換部２１は、ＣＰＵのＳＩＭＤレジスタサイズの設定値を１２８ビットに変更する実行コードを出力する（ステップＳ３２）。そして、命令変換部２１は、ｘ６４の１２８ビットのＳＩＭＤ命令を、ＳＩＭＤレジスタサイズが１２８ビットであるという仮定の下でＡＡｒｃｈ６４の命令に変換し、出力する（ステップＳ３３）。

【0088】

そして、命令変換部２１は、変換対象の実行コード１１内のｘ６４のＳＩＭＤ命令を全て変換したか否かを判定する（ステップＳ３４）。全て変換していないと判定した場合には（ステップＳ３４；Ｎｏ）、命令変換部２１は、まだ変換していないｘ６４のＳＩＭＤ命令を変換すべく、ステップＳ３３に移行する。

【0089】

一方、全て変換したと判定した場合には（ステップＳ３４；Ｙｅｓ）、命令変換部２１は、ＣＰＵのＳＩＭＤレジスタサイズを、一時的に保存したサイズに変更する実行コードを出力する（ステップＳ３５）。そして、命令変換部２１は、命令変換処理を終了する。

【0090】

次に、５１２ビットＳＩＭＤ命令なしの場合の処理ｃのフローチャートを、図８を参照して説明する。図８は、処理ｃのフローチャートの一例を示す図である。図８に示すように、命令変換部２１は、ＣＰＵの現在のＳＩＭＤレジスタサイズの設定値を一時的に保存する（ステップＳ４１）。

【0091】

そして、命令変換部２１は、ＣＰＵのＳＩＭＤレジスタサイズの設定値を２５６ビットに変更する実行コードを出力する（ステップＳ４２）。そして、命令変換部２１は、ｘ６４の１２８ビットのＳＩＭＤ命令と２５６ビットＳＩＭＤ命令を、ＳＩＭＤレジスタサイズが２５６ビットであるという仮定の下でＡＡｒｃｈ６４の命令に変換し、出力する（ステップＳ４３）。

【0092】

そして、命令変換部２１は、変換対象の実行コード１１内のｘ６４のＳＩＭＤ命令を全て変換したか否かを判定する（ステップＳ４４）。全て変換していないと判定した場合には（ステップＳ４４；Ｎｏ）、命令変換部２１は、まだ変換していないｘ６４のＳＩＭＤ命令を変換すべく、ステップＳ４３に移行する。

【0093】

一方、全て変換したと判定した場合には（ステップＳ４４；Ｙｅｓ）、命令変換部２１は、ＣＰＵのＳＩＭＤレジスタサイズを、一時的に保存したサイズに変更する実行コードを出力する（ステップＳ４５）。そして、命令変換部２１は、命令変換処理を終了する。

【0094】

次に、５１２ビットＳＩＭＤ命令ありの場合の処理ｄのフローチャートを、図９を参照して説明する。図９は、処理ｄのフローチャートの一例を示す図である。図９に示すように、命令変換部２１は、ＣＰＵの現在のＳＩＭＤレジスタサイズの設定値を一時的に保存する（ステップＳ５１）。

【0095】

そして、命令変換部２１は、ＣＰＵのＳＩＭＤレジスタサイズの設定値を５１２ビットに変更する実行コードを出力する（ステップＳ５２）。そして、命令変換部２１は、ｘ６４の１２８ビットＳＩＭＤ命令、２５６ビットＳＩＭＤ命令、５１２ビットＳＩＭＤ命令を、ＳＩＭＤレジスタサイズが５１２ビットであるという仮定の下でＡＡｒｃｈ６４の命令に変換し、出力する（ステップＳ５３）。

【0096】

そして、命令変換部２１は、変換対象の実行コード１１内のｘ６４のＳＩＭＤ命令を全て変換したか否かを判定する（ステップＳ５４）。全て変換していないと判定した場合には（ステップＳ５４；Ｎｏ）、命令変換部２１は、まだ変換していないｘ６４のＳＩＭＤ命令を変換すべく、ステップＳ５３に移行する。

【0097】

一方、全て変換したと判定した場合には（ステップＳ５４；Ｙｅｓ）、命令変換部２１は、ＣＰＵのＳＩＭＤレジスタサイズを、一時的に保存したサイズに変更する実行コードを出力する（ステップＳ５５）。そして、命令変換部２１は、命令変換処理を終了する。

【0098】

なお、実施例では、命令変換部２１は、変更したＣＰＵのＳＩＭＤレジスタサイズに応じて、加算命令についてのｘ６４のＳＩＭＤ命令を、ＡＡｒｃｈ６４のＳＩＭＤ命令に変換する場合について説明した。しかしながら、命令変換部２１は、加算命令に限定されず、その他の四則演算、論理演算についても同様の方法で、ｘ６４のＳＩＭＤ命令を、ＡＡｒｃｈ６４のＳＩＭＤ命令に変換しても良い。

【0099】

また、実施例では、変換装置１が、変換対象の実行コード１１を、変換後の実行コード１２に変換すると説明した。しかしながら、変換後の実行コード１２を実行するターゲットマシンが、変換対象の実行コード１１を、変換後の実行コード１２に変換しても良い。ここでいうターゲットマシンは、プロセッサとメモリとを有しており、プロセッサとメモリが協同して変換後の実行コード１２を実行する。そのプロセッサには、命令やデータ等を格納するレジスタファイル１４およびシステムレジスタ１５が設けられる。プロセッサは、例えば、変換装置１のプロセッサ１０ｃと同じものであれば良い。

【0100】

［実施例の効果］
上記実施例によれば、変換装置１は、変換対象のｘ６４実行コードに含まれるＳＩＭＤ命令が１２８×ｎ（ｎ＝１～１６の整数）ビットのＳＩＭＤ命令をそれぞれ含むかをチェックする。変換装置１は、２５６ビット以上のＳＩＭＤ命令を含まず、１２８ビットのＳＩＭＤ命令を含む場合には、ＣＰＵのＳＩＭＤレジスタサイズの設定値を１２８ビットに変更する実行コードを生成出力する。変換装置１は、該変更したＳＩＭＤレジスタサイズに応じて、ｘ６４の１２８ビットのＳＩＭＤ命令をＡＡｒｃｈ６４のＳＩＭＤ命令に変換する際の変換先ＳＩＭＤ命令に切り替える。そして、変換装置１は、変換対象のｘ６４向け実行コードをＡＡｒｃｈ６４の実行コードに変換出力する。これにより、変換装置１は、変換対象のｘ６４実行コードに含まれるＳＩＭＤ命令に応じてＣＰＵのＳＩＭＤレジスタサイズの設定値を変更することで、変換先の命令数が減少することとなり、ｘ６４向けの実行コードを、高速に処理できるＡＡｒｃｈ６４向けの実行コードに変換できる。

【0101】

また、上記実施例によれば、変換装置１は、ＣＰＵのＳＩＭＤレジスタサイズの設定値を変更する前に、現在のＣＰＵのＳＩＭレジスタサイズの設定値を保存する実行コードを生成出力する。そして、変換装置１は、変換対象のｘ６４向け実行コードの変換が終了した後に、ＣＰＵのＳＩＭＤレジスタサイズの設定値を、保存したＳＩＭＤレジスタサイズの設定値に戻す実行コードを生成出力する。これにより、変換装置１は、ＳＩＭＤ命令のサイズがそれぞれ異なる変換対象のｘ６４向けの実行コードごとに、ｘ６４向けの実行コードを、高速に処理できるＡＡｒｃｈ６４向けの実行コードを変換できる。

【0102】

また、上記実施例によれば、変換装置１は、５１２ビット以上のＳＩＭＤ命令を含まず、２５６ビットのＳＩＭＤ命令を含む場合には、ＣＰＵのＳＩＭＤレジスタサイズの設定値を２５６ビットに変更する実行コードを生成出力する。そして、変換装置１は、５１２ビットより大きいＳＩＭＤ命令を含まず、５１２ビットのＳＩＭＤ命令を含む場合には、ＣＰＵのＳＩＭＤレジスタサイズの設定値を５１２ビットに変更する実行コードを生成出力する。これにより、変換装置１は、ＳＩＭＤ命令のサイズがそれぞれ異なる変換対象のｘ６４向けの実行コードごとに、ｘ６４向けの実行コードを、高速に処理できるＡＡｒｃｈ６４向けの実行コードを変換できる。

【0103】

また、上記実施例によれば、変換装置１は、１２８×ｎ１ビットのＳＩＭＤ命令および１２８×ｎ２（ｎ１＞ｎ２）ビットのＳＩＭＤ命令を含む場合には、ＣＰＵのＳＩＭＤレジスタサイズの設定値を１２８×ｎ１ビットに変更する実行コードを生成出力する。そして、変換装置１は、１２８×ｎ１ビットのＳＩＭＤ命令については、１２８×ｎ１ビットの変換先ＳＩＭＤ命令に切り替える。変換装置１は、１２８×ｎ２ビットのＳＩＭＤ命令については、１２８×ｎ１ビットの変換先ＳＩＭＤ命令に切り替えるとともに、１２８×ｎ１から１２８×ｎ２を減じた値分だけ当該変換先ＳＩＭＤ命令の上位ビットを零に設定する変換先ＳＩＭＤ命令に切り替える。これにより、変換装置１は、変換対象のｘ６４向けの実行コードに、異なるサイズのＳＩＭＤ命令が含まれていても、ｘ６４向けの実行コードをＡＡｒｃｈ６４向けの実行コードを変換できる。

【0104】

［その他］
なお、図示した変換装置１の各構成要素は、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、変換装置１の分散・統合の具体的態様は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。また、記憶部３０を変換装置１の外部装置としてネットワーク経由で接続するようにしても良い。

【0105】

以上の実施例を含む実施形態に関し、さらに以下の付記を開示する。

【0106】

（付記１）変換対象のｘ６４実行コードに含まれるＳＩＭＤ命令が１２８×ｎ（ｎ＝１，２，４）ビットのＳＩＭＤ命令をそれぞれ含むかをチェックし、
２５６ビット以上のＳＩＭＤ命令を含まず、１２８ビットのＳＩＭＤ命令を含む場合には、ＣＰＵのＳＩＭＤレジスタサイズの設定値を１２８ビットに変更する実行コードを生成出力し、
該変更したＳＩＭＤレジスタサイズに応じて、ｘ６４の１２８ビットのＳＩＭＤ命令をＡＡｒｃｈ６４のＳＩＭＤ命令に変換する際の変換先ＳＩＭＤ命令に切り替え、
前記変換対象のｘ６４向け実行コードをＡＡｒｃｈ６４の実行コードに変換出力する
処理をコンピュータに実行させる変換プログラム。

【0107】

（付記２）前記ＣＰＵのＳＩＭＤレジスタサイズの設定値を変更する前に、現在のＣＰＵのＳＩＭレジスタサイズの設定値を保存する実行コードを生成出力し、
前記変換対象のｘ６４向け実行コードの変換が終了した後に、前記ＣＰＵのＳＩＭＤレジスタサイズの設定値を、保存したＳＩＭＤレジスタサイズの設定値に戻す実行コードを生成出力する
ことを特徴とする付記１に記載の変換プログラム。

【0108】

（付記３）前記ＳＩＭＤレジスタサイズの設定値を変更する実行コードを生成出力する処理は、５１２ビット以上のＳＩＭＤ命令を含まず、２５６ビットのＳＩＭＤ命令を含む場合には、ＣＰＵのＳＩＭＤレジスタサイズの設定値を２５６ビットに変更する実行コードを生成出力し、５１２ビットより大きいＳＩＭＤ命令を含まず、５１２ビットのＳＩＭＤ命令を含む場合には、ＣＰＵのＳＩＭＤレジスタサイズの設定値を５１２ビットに変更する実行コードを生成出力する
ことを特徴とする付記１に記載の変換プログラム。

【0109】

（付記４）前記ＳＩＭＤレジスタサイズの設定値を変更する実行コードを生成出力する処理は、１２８×ｎ１ビットのＳＩＭＤ命令および１２８×ｎ２（ｎ１＞ｎ２）ビットのＳＩＭＤ命令を含む場合には、ＣＰＵのＳＩＭＤレジスタサイズの設定値を１２８×ｎ１ビットに変更する実行コードを生成出力し、
前記変換先ＳＩＭＤ命令に切り替える処理は、
１２８×ｎ１ビットのＳＩＭＤ命令については、１２８×ｎ１ビットの変換先ＳＩＭＤ命令に切り替え、
１２８×ｎ２ビットのＳＩＭＤ命令については、１２８×ｎ１ビットの変換先ＳＩＭＤ命令に切り替えるとともに、１２８×ｎ１から１２８×ｎ２を減じた値分だけ当該変換先ＳＩＭＤ命令の上位ビットを零に設定する変換先ＳＩＭＤ命令に切り替える
ことを特徴とする付記１に記載の変換プログラム。

【0110】

（付記５）変換対象のｘ６４実行コードに含まれるＳＩＭＤ命令が１２８×ｎ（ｎ＝１，２，４）ビットのＳＩＭＤ命令をそれぞれ含むかをチェックし、
２５６ビット以上のＳＩＭＤ命令を含まず、１２８ビットのＳＩＭＤ命令を含む場合には、ＣＰＵのＳＩＭＤレジスタサイズの設定値を１２８ビットに変更する実行コードを生成出力し、
該変更したＳＩＭＤレジスタサイズに応じて、ｘ６４の１２８ビットのＳＩＭＤ命令をＡＡｒｃｈ６４のＳＩＭＤ命令に変換する際の変換先ＳＩＭＤ命令に切り替え、
前記変換対象のｘ６４向け実行コードをＡＡｒｃｈ６４の実行コードに変換出力する
処理をコンピュータが実行する変換方法。

【0111】

（付記６）変換対象のｘ６４実行コードに含まれるＳＩＭＤ命令が１２８×ｎ（ｎ＝１，２，４）ビットのＳＩＭＤ命令をそれぞれ含むかをチェックするチェック部と、
２５６ビット以上のＳＩＭＤ命令を含まず、１２８ビットのＳＩＭＤ命令を含む場合には、ＣＰＵのＳＩＭＤレジスタサイズの設定値を１２８ビットに変更する実行コードを生成出力する生成出力部と、
該変更したＳＩＭＤレジスタサイズに応じて、ｘ６４の１２８ビットのＳＩＭＤ命令をＡＡｒｃｈ６４のＳＩＭＤ命令に変換する際の変換先ＳＩＭＤ命令に切り替える切替部と、
前記変換対象のｘ６４向け実行コードをＡＡｒｃｈ６４の実行コードに変換出力する変換出力部と、
を有することを特徴とする変換装置。

【符号の説明】

【0112】

１ 変換装置
１０ａ 記憶装置
１０ｂ メモリ
１０ｃ プロセッサ
１０ｄ 通信インターフェース
１０ｅ 表示装置
１０ｆ 入力装置
１０ｇ バス
１０ｈ 記録媒体
１１ 変換対象の実行コード
１２ 変換後の実行コード
１４ レジスタファイル
１５ システムレジスタ
２０ 制御部
２１ 命令変換部
３０ 記憶部
１４０ ＳＩＭＤレジスタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】