特開 2024-160563 エレクトロクロミックデバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024160563

(43)【公開日】2024-11-14

(54)【発明の名称】エレクトロクロミックデバイス

(51)【国際特許分類】

   G02F 1/163 20060101AFI20241107BHJP

   G09G 3/38 20060101ALI20241107BHJP

   G09G 3/20 20060101ALI20241107BHJP

   G09F 9/30 20060101ALI20241107BHJP

【ＦＩ】

G02F1/163

G09G3/38

G09G3/20 680G

G09F9/30 380

G09F9/30 338

G09F9/30 330

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023075697

(22)【出願日】2023-05-01

(71)【出願人】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】羽柴 良和

(72)【発明者】

【氏名】笹沼 啓太

【テーマコード（参考）】

2K101

5C080

5C094

【Ｆターム（参考）】

2K101AA22

2K101DA01

2K101DC54

2K101EC08

2K101EC74

2K101ED13

2K101EE02

2K101EG52

2K101EG54

5C080AA11

5C080BB05

5C080DD19

5C080FF11

5C080HH21

5C080JJ02

5C080JJ03

5C080JJ06

5C094AA31

5C094BA03

5C094BA52

5C094CA19

5C094DB01

(57)【要約】

【課題】コンタクト同士の電蝕を抑制できるエレクトロクロミックデバイスを提供する。
【解決手段】エレクトロクロミックデバイスは、エレクトロクロミック材料を挟んで第１方向に対向する２つの電極の一方（アノード電極Ａｎ）に出力が接続されるオペアンプ７０の正電源接続部と接続される第１配線Ｅ１と、当該出力の伝送路である第２配線Ｅ２と、オペアンプ７０の正電源電位を伝送する透光性導体層Ｖｓと第１配線Ｅ１とを接続する第１コンタクト８１と、アノード電極Ａｎと第２配線Ｅ２とを接続する第２コンタクト８２と、を備え、第２方向Ｄｘに平行に並ぶ第１配線Ｅ１の基部１１１と第２配線Ｅ２の第１基部１２１との間隔Ｄ２に比して、第１コンタクト８１と第２コンタクト８２との第２方向Ｄｘの間隔Ｄ１が大きい。
【選択図】図５

【特許請求の範囲】

【請求項1】

エレクトロクロミック材料を挟んで第１方向に対向する２つの電極と、
出力が前記２つの電極の一方に接続されるオペアンプ回路と、
前記オペアンプ回路の正電源接続部と接続される第１配線と、
前記出力の伝送路として設けられる第２配線と、
絶縁層を挟んで前記第１配線を形成する第１導体層と前記第１方向に積層されて前記オペアンプ回路の正電源電位を伝送する透光性導体層と、前記第１配線と、を接続する第１コンタクトと、
絶縁層を挟んで前記第２配線を形成する第２導体層と前記第１方向に積層された前記一方と、前記第２配線と、を接続する第２コンタクトと、を備え、
第２方向に平行に並ぶ前記第１配線の一部分と前記第２配線の一部分との間隔に比して、前記第１コンタクトと前記第２コンタクトとの前記第２方向の間隔が大きい、
エレクトロクロミックデバイス。

【請求項2】

前記第１コンタクトと前記第２コンタクトのうち一方が前記オペアンプ回路に対して前記第２方向の一側方側に位置し、
前記第１コンタクトと前記第２コンタクトのうち他方が前記オペアンプ回路に対して前記一側方側に位置しない、
請求項１に記載のエレクトロクロミックデバイス。

【請求項3】

前記第１コンタクトと前記第２コンタクトとの前記第２方向の間隔が４０μｍ以上である、
請求項２に記載のエレクトロクロミックデバイス。

【請求項4】

前記透光性導体層に対して前記第１方向に積層されて前記透光性導体層よりも電気抵抗値が低く、前記正電源電位を伝送する第３導体層を備える、
請求項１から３のいずれか一項に記載のエレクトロクロミックデバイス。

【請求項5】

前記第３導体層によって形成される配線の一部は、前記第１方向に直交する平面視点で前記第１配線の一部と重なる、
請求項４に記載のエレクトロクロミックデバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、エレクトロクロミックデバイスに関する。

【背景技術】

【0002】

印加電圧に応じて透光の度合いと着色の度合いを制御可能な領域を形成できるエレクトロクロミックデバイスが知られている（例えば特許文献１）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特表２０１０－５１８４５６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

エレクトロクロミック材料に対する印加電圧の増幅にオペアンプ回路を利用する場合、エレクトロクロミック材料に印加電圧を与えるための電極とオペアンプ回路の出力とのコンタクトと、オペアンプ回路に正電源を接続する伝送経路に含まれるコンタクトと、の位置関係によってはコンタクト同士の間で電蝕が生じることがあった。

【0005】

本開示は、上記の課題に鑑みてなされたもので、コンタクト同士の電蝕を抑制できるエレクトロクロミックデバイスを提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の一態様によるエレクトロクロミックデバイスは、エレクトロクロミック材料を挟んで第１方向に対向する２つの電極と、出力が前記２つの電極の一方に接続されるオペアンプ回路と、前記オペアンプ回路の正電源接続部と接続される第１配線と、前記出力の伝送路として設けられる第２配線と、絶縁層を挟んで前記第１配線を形成する第１導体層と前記第１方向に積層されて前記オペアンプ回路の正電源電位を伝送する透光性導体層と、前記第１配線と、を接続する第１コンタクトと、絶縁層を挟んで前記第２配線を形成する第２導体層と前記第１方向に積層された前記一方と、前記第２配線と、を接続する第２コンタクトと、を備え、第２方向に平行に並ぶ前記第１配線の一部分と前記第２配線の一部分との間隔に比して、前記第１コンタクトと前記第２コンタクトとの前記第２方向の間隔が大きい。

【図面の簡単な説明】

【0007】

【図1】図１は、デバイスの主要構成を示す概略図である。

【図2】図２は、ＥＣパネルの構成例を示す概略図である。

【図3】図３は、アクティブエリアの積層構造に含まれる主要な構成を示す概略図である。

【図4】図４は、セグメント回路の構成を示す概略的な回路図である。

【図5】図５は、セグメント回路の構成に係る各種の配線、第１コンタクトを介した透光性電極層と第１配線との接続及び第２コンタクトを介したアノード電極と第２配線との接続の形態例を示すＤｘ－Ｄｙ平面図である。

【図6】図６は、参考例としてのセグメント回路の構成を示す概略的な回路図である。

【図7】図７は、図６に示すセグメント回路の構成に係る各種の配線、第１コンタクトを介した透光性電極層と第１配線との接続及び第３コンタクトを介したアノード電極と第２配線との接続の形態例を示すＤｘ－Ｄｙ平面図である。

【図8】図８は、図７のＶＩＩＩ－ＶＩＩＩ断面図である。

【図9】図９は、図６のＩＸ－ＩＸ断面図である。

【図10】図１０は、セグメント回路Ａの構成に係る各種の配線、第１コンタクトを介した透光性電極層と第１配線との接続及び第２コンタクトを介したアノード電極と第２配線Ｅ２との接続の形態例を示すＤｘ－Ｄｙ平面図である。

【図11】図１１は、図１０のＸＩ―ＸＩ断面図である。

【発明を実施するための形態】

【0008】

以下に、本開示の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本開示の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

【0009】

（実施形態１）
図１は、デバイス１の主要構成を示す概略図である。デバイス１は、エレクトロクロミックデバイスである。以下、特筆しない限り、ＥＣという記載は、エレクトロクロミック（ＥｌｅｃｔｒｏＣｈｒｏｍｉｃ）をさすものとする。ＥＣデバイスは、印加電圧の制御によって透光の度合いと着色の度合いを可逆的に制御可能なＥＣ材料１５（図３参照）を利用したデバイスである。ＥＣ材料１５として、例えば酸化タングステン（ＷＯ_３）等、イオン挿入系の金属酸化物が挙げられるが、これに限られるものでなく、同様の現象を生じさせる他の材料が採用されてもよい。

【0010】

図１に示すように、デバイス１は、アクティブエリアＡＡが形成されたＥＣパネル１０を備える。上述したＥＣ材料１５は、アクティブエリアＡＡ内に封止されている。従って、アクティブエリアＡＡの透光の度合いと着色の度合いは、ＥＣ材料１５に対する印加電圧の制御によって制御可能である。

【0011】

ＥＣパネル１０には、ＥＣ材料１５に対する印加電圧の制御に係る各種の信号がホスト２５から与えられる。係る各種の信号は、役割に応じて、それぞれ異なる経路で与えられる。図１に示す例では、ホスト２５から、配線３１，３２，３３が延出している。

【0012】

配線３１を介して出力される信号は、ゲートドライバ２１及び配線３５を介して、駆動信号としてアクティブエリアＡＡに与えられる。配線３２を介して出力される信号は、デコーダ２２及び配線３６を介して切替回路エリアＳＡに与えられる。配線３３を介して出力された信号の電位は、切替回路エリアＳＡ及び配線３７を介して、後述するオペアンプ７０の差動電位（＋）としてアクティブエリアＡＡに与えられる。

【0013】

図２は、ＥＣパネル１０の構成例を示す概略図である。図２に示すように、アクティブエリアＡＡには、複数のセグメント回路４０がマトリクス状に配置されている。

【0014】

図３は、アクティブエリアＡＡの積層構造に含まれる主要な構成を示す概略図である。図３に示すように、ＥＣパネル１０は、第１基板１１と第２基板１２とがＥＣ材料１５を挟んで第１方向Ｄｚに対向することでＥＣ材料１５を封止する構成である。以下、第１方向Ｄｚと記載した場合、第１基板１１と第２基板１２との対向方向をさす。また、第１方向Ｄｚに直交する二方向のうち一方を第２方向Ｄｘとし、他方を第３方向Ｄｙとする。第２方向Ｄｘと第３方向Ｄｙとは直交する。

【0015】

第１基板１１及び第２基板１２は、例えばガラス基板のように、透光性を有する基板である。図示しないが、Ｄｘ―Ｄｙ平面を正面視する平面視点でアクティブエリアＡＡを縁取るようにシール材が設けられている。ＥＣ材料１５は、第１基板１１、第２基板１２及び当該シール材によってアクティブエリアＡＡ内に封止される。

【0016】

第１基板１１のＥＣ材料１５側の面には、複数のアノード電極Ａｎが形成されている。第２基板１２のＥＣ材料１５側の面には、カソード電極Ｃａが形成されている。複数のアノード電極Ａｎは、Ｄｘ－Ｄｙ平面と平行な平面に、マトリクス状に並べられている。１つのアノード電極Ａｎには、１つのセグメント回路４０が接続されている。複数のアノード電極Ａｎは、１つのカソード電極Ｃａに対向する。アノード電極Ａｎとカソード電極Ｃａとの電位差が、ＥＣ材料１５への印加電圧を決定する。実施形態１では、カソード電極Ｃａに定電位が与えられる。ただし、「カソード電極Ｃａに定電位が与えられる」とは、厳密にカソード電極Ｃａ全体を完全に当該定電位にすることを意味せず、端子接続等によって外部から定電位が与えられることを示すに過ぎない。実施形態１では、カソード電極Ｃａの電位が静的であることを前提とするので、アノード電極Ａｎの電位制御によって、ＥＣ材料１５への印加電圧制御が行われる。なお、図３では図示を省略しているが、後述する走査線３５０、伝送路３７０等の配線等、セグメント回路４０を機能させるために必要な各種の構成は、アノード電極Ａｎよりも第１基板１１側に設けられる積層構造内に実装される。

【0017】

配線３５は、図２に示す走査線Ｇａｔｅ＿１，Ｇａｔｅ＿２，Ｇａｔｅ＿３，・・・，Ｇａｔｅ＿ｍのように、複数の走査線を含む。ゲートドライバ２１は、配線３１を介してホスト２５から与えられた信号に応じて動作し、走査線Ｇａｔｅ＿１，Ｇａｔｅ＿２，Ｇａｔｅ＿３，・・・，Ｇａｔｅ＿ｍに順次駆動信号を与える。ｍは、セグメント回路４０の第２方向Ｄｘの並び数及び走査線の数を示す２以上の自然数である。第３方向Ｄｙに並ぶ複数のセグメント回路４０は、同じ走査線を共有する。

【0018】

配線３７は、図２に示す伝送路Ｄａｔａ＿１，Ｄａｔａ＿２，Ｄａｔａ＿３，・・・，Ｄａｔａ＿ｎのように、複数の伝送路を含む。当該複数の伝送路は、切替回路エリアＳＡを介して配線３３と接続されている。ｎは、セグメント回路４０の第３方向Ｄｙの並び数及び伝送路の数を示す２以上の自然数である。第２方向Ｄｘに並ぶ複数のセグメント回路４０は、同じ伝送路を共有する。

【0019】

伝送路Ｄａｔａ＿１，Ｄａｔａ＿２，Ｄａｔａ＿３，・・・，Ｄａｔａ＿ｎのような複数の伝送路はそれぞれ個別の第１切替部５１，５２，５３，・・・，５ｎを介して配線３３と接続されている。図２に示すように、伝送路Ｄａｔａ＿１は、第１切替部５１を介して配線３３と接続されている。伝送路Ｄａｔａ＿２は、第１切替部５２を介して配線３３と接続されている。伝送路Ｄａｔａ＿３は、第１切替部５３を介して配線３３と接続されている。これらと同様、伝送路Ｄａｔａ＿ｎは、第１切替部５ｎを介して配線３３と接続されている。

【0020】

第１切替部５１，５２，５３，・・・，５ｎは、デコーダ２２の制御下で動作する。デコーダ２２は、第１切替部５１，５２，５３，・・・，５ｎを個別に制御する信号を伝送する配線ＡＳＷ１，ＡＳＷ２，ＡＳＷ３，・・・，ＡＳＷｎと接続される。図２に示すように、配線ＡＳＷ１は、デコーダ２２と第１切替部５１とを接続する。配線ＡＳＷ２は、デコーダ２２と第１切替部５２とを接続する。配線ＡＳＷ３は、デコーダ２２と第１切替部５３とを接続する。これらと同様、配線ＡＳＷｎは、デコーダ２２と第１切替部５ｎとを接続する。配線３６は、配線ＡＳＷ１，ＡＳＷ２，ＡＳＷ３，・・・，ＡＳＷｎを含む。

【0021】

デコーダ２２は、配線３２を介してホスト２５から与えられた信号に応じて動作し、第１切替部５１，５２，５３，・・・，５ｎの動作を制御する。より具体的には、デコーダ２２は、いわゆる組み合わせ論理回路として機能し、配線３６に含まれる配線の数よりも少ない数の配線を含む配線３２を介して与えられた信号に応じて第１切替部５１，５２，５３，・・・，５ｎの動作を制御できる。

【0022】

図４は、セグメント回路４０の構成を示す概略的な回路図である。セグメント回路４０には、スイッチング素子６０及びオペアンプ７０が設けられている。

【0023】

スイッチング素子６０は、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。スイッチング素子６０のゲートは、走査線３５０に接続されている。スイッチング素子６０のソース又はドレインの一方は、伝送路３７０に接続されている。スイッチング素子６０のソース又はドレインの他方は、オペアンプ７０の非反転入力７１（＋）に接続されている。すなわち、スイッチング素子６０は、走査線３５０を介してゲートに信号（駆動信号）が与えられたタイミングで、伝送路３７０を介して伝送される信号による電位に応じた電位をオペアンプ７０に与えるスイッチング素子として機能する。

【0024】

図４に示す伝送路３７０は、図２に示す伝送路Ｄａｔａ＿１，Ｄａｔａ＿２，Ｄａｔａ＿３，・・・，Ｄａｔａ＿ｎのいずれかである。図４に示す走査線３５０は、図２に示す走査線Ｇａｔｅ＿１，Ｇａｔｅ＿２，Ｇａｔｅ＿３，・・・，Ｇａｔｅ＿ｍのいずれかである。

【0025】

図４に示すオペアンプ７０は、透光性電極層Ｖｓを介して正電源接続部７３から正電源電位（Ｖｓｕｐｐｌｙ）が与えられ、負電源接続部７４が配線３９と接続されているオペアンプ回路である。また、上述したように、オペアンプ７０は、非反転入力７１（＋）にスイッチング素子６０のソース又はドレインの他方が接続されている。また、オペアンプ７０は、反転入力７２（－）及び出力７５がアノード電極Ａｎと接続されている。このような接続形態のオペアンプ７０は、いわゆる非反転増幅回路として機能し、スイッチング素子６０を介して非反転入力７１（＋）から与えられた信号電位に対応した信号を出力７５からアノード電極Ａｎに与える。

【0026】

図４において透光性電極層Ｖｓと接続された電源８０は、伝送路ＴＬ及び透光性電極層Ｖｓを介して正電源接続部７３から正電源電位（Ｖｓｕｐｐｌｙ）をオペアンプ７０に与える。図４に示す伝送路ＴＬは、実施形態１では、アクティブエリアＡＡ（図１参照）外に設けられた配線である。なお、配線３９を介して負電源接続部７４から与えられる電位は、オペアンプ７０の具体的な設計に応じた電位であり、グランド電位であってもよいし、正電源電位（Ｖｓｕｐｐｌｙ）と極性が異なる負の電位であってもよい。

【0027】

図５は、セグメント回路４０の構成に係る各種の配線、第１コンタクト８１を介した透光性電極層Ｖｓと第１配線Ｅ１との接続及び第２コンタクト８２を介したアノード電極Ａｎと第２配線Ｅ２との接続の形態例を示すＤｘ－Ｄｙ平面図である。

【0028】

図５に示すように、セグメント回路４０は、オペアンプ７０を挟んで第２方向Ｄｘの一方側に第１配線Ｅ１と第２配線Ｅ２が設けられ、第２方向Ｄｘの他方側に走査線３５０、伝送路３７０及び配線３９が設けられる。走査線３５０及び配線３９は、長手方向が第３方向Ｄｙに沿う。伝送路３７０は、長手方向が第２方向Ｄｘに沿う。平面視点で走査線３５０と伝送路３７０とが交差する位置にスイッチング素子６０が設けられる。スイッチング素子６０から第２方向Ｄｘの一方側に延出するよう設けられた配線６１が、図４における非反転入力７１（＋）に接続されている。また、配線３９から第２方向Ｄｘの一方側に延出する分岐線３９１が、図４における負電源接続部７４に接続されている。

【0029】

第１配線Ｅ１は、長手方向が第３方向Ｄｙに沿う基部１１１を有する。第１配線Ｅ１は、基部１１１の両端で屈曲して第２方向Ｄｘに延出する延出部１１２を有する。延出部１１２は、オペアンプ７０の第２方向Ｄｘの一方側からオペアンプ７０に接続されるよう設けられている。第１配線Ｅ１は、基部１１１において第１コンタクト８１を介して透光性電極層Ｖｓ（図９参照）と接続されている。

【0030】

第２配線Ｅ２は、Ｌ字状の基部１２０を有する。基部１２０は、長手方向が第３方向Ｄｙに沿う第１基部１２１と、長手方向が第２方向Ｄｘに沿う第２基部１２２と、が連続して構成される。第１基部１２１は、基部１１１とオペアンプ７０との間に位置する。第２基部１２２は、オペアンプ７０に対して第３方向Ｄｙの一方側で第２方向Ｄｘに沿うよう設けられる。第１基部１２１又は第２基部１２２の一方からオペアンプ７０に向かう延出部が反転入力７２（－）に接続され、第１基部１２１又は第２基部１２２の他方からオペアンプ７０に向かう延出部が出力７５に接続される。第２配線Ｅ２は、第２基部１２２において第２コンタクト８２を介してアノード電極Ａｎ（図９参照）と接続されている。

【0031】

ここで、第１コンタクト８１と第２コンタクト８２との第２方向Ｄｘの間隔を間隔Ｄ１とする。また、基部１１１と第１基部１２１との第２方向Ｄｘの間隔を間隔Ｄ２とする。間隔Ｄ１は、間隔Ｄ２よりも大きい。特に、図５に示す構成では、第１コンタクト８１が、オペアンプ７０を基準として第２方向Ｄｘの一方側に配置され、第２コンタクト８２が、オペアンプ７０を基準として第３方向Ｄｙの一方側であって、かつ、第２方向Ｄｘの他方側寄りの位置となるように配置されている。これによって、間隔Ｄ１を間隔Ｄ２よりも有意に大きくできている。このように、実施形態１では、第１コンタクト８１と第２コンタクト８２のうち一方（第１コンタクト８１）がオペアンプ７０に対して第２方向Ｄｘの一側方側に位置し、第１コンタクト８１と第２コンタクト８２のうち他方（第２コンタクト８２）がオペアンプ７０に対して第２方向Ｄｘの一側方側に位置しない。

【0032】

このような第１コンタクト８１と第２コンタクト８２の位置関係及び間隔Ｄ１が間隔Ｄ２よりも有意に大きいことの意義について、図６から図９を参照して説明する。

【0033】

図６は、参考例としてのセグメント回路４００の構成を示す概略的な回路図である。セグメント回路４００は、図４及び図５を参照して説明したセグメント回路４０と異なり、オペアンプ７０の反転入力７２（－）及び出力７５が第３コンタクト８３を介してアノード電極Ａｎと接続されている。

【0034】

図７は、図６に示すセグメント回路４００の構成に係る各種の配線、第１コンタクト８１を介した透光性電極層Ｖｓと第１配線Ｅ１との接続及び第３コンタクト８３を介したアノード電極Ａｎと第２配線Ｅ２との接続の形態例を示すＤｘ－Ｄｙ平面図である。図７に示すように、第３コンタクト８３は、第２配線Ｅ２の第１基部１２１に設けられる。このため、セグメント回路４００における第１コンタクト８１と第３コンタクト８３とは、オペアンプ７０の第２方向Ｄｘの一方側で隣り合う。従って、第１コンタクト８１と第３コンタクト８３との第２方向Ｄｘの間隔Ｄ３は、セグメント回路４０における第１コンタクト８１と第２コンタクト８２との間隔Ｄ１（図５参照）よりも小さくなる。

【0035】

図８は、図７のＶＩＩＩ－ＶＩＩＩ断面図である。図８に示すように、第１基板１１とアノード電極Ａｎとの間には、第１基板１１側からアノード電極Ａｎ側に向かって、絶縁層９１、導体層Ｅ、絶縁層９２、透光性電極層Ｖｓ、絶縁層９３が積層されている。第１配線Ｅ１及び第２配線Ｅ２は、導体層Ｅに含まれる。すなわち、第１配線Ｅ１と第２配線Ｅ２とは同層である。なお、走査線３５０、伝送路３７０及び配線３９のような、第１配線Ｅ１と第２配線Ｅ２以外の配線は、一部又は全部が導体層Ｅに含まれてもよいし、導体層Ｅとは異なる図示しない導体層に含まれてもよい。

【0036】

絶縁層９１、絶縁層９２及び絶縁層９３は、透光性を有する絶縁層である。係る絶縁層を形成する材料として、例えばケイ素（Ｓｉ）の窒化物（ＳｉＮ）又はケイ素（Ｓｉ）の酸化物（ＳｉＯ）に類する材料が採用されうるが、これらに限られるものでなく、透光性を有する絶縁層を形成できる他の材料が採用されてもよい。透光性電極層Ｖｓ、アノード電極Ａｎ及びカソード電極Ｃａは、透光性を有する導体層である。係る導電体層を形成する材料として、例えば酸化インジウムスズ（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）が採用されうるが、これらに限られるものでなく、透光性を有する導体層を形成できる他の材料が採用されてもよい。導体層Ｅは、いわゆるメタル電極として設けられる導体層である。係るメタル電極を形成する材料として、例えば銅又はアルミニウムが採用されうるが、これらに限られるものでなく、同様に機能する他の材料が採用されてもよい。

【0037】

導体層Ｅと透光性電極層Ｖｓとの間は絶縁層９２で絶縁されている。第１コンタクト８１は、絶縁層９２に設けられたコンタクトホールＣＨ１内で、透光性電極層Ｖｓから第１配線Ｅ１に向かって第１方向Ｄｚに延出する。

【0038】

透光性電極層Ｖｓとアノード電極Ａｎとの間は絶縁層９３で絶縁されている。第３コンタクト８３は、絶縁層９２、透光性電極層Ｖｓ及び絶縁層９３を貫通するよう設けられたコンタクトホールＣＨ２内で、アノード電極Ａｎから第２配線Ｅ２に向かって第１方向Ｄｚに延出する。なお、実施形態１において第２コンタクト８２が設けられる個所の構造も、図８に示す第３コンタクト８３と同様である。

【0039】

ここで、図８に示すように、第１コンタクト８１と第３コンタクト８３との間隔が間隔Ｄ３のように小さすぎると、第１コンタクト８１に与えられる透光性電極層Ｖｓの電位と第３コンタクト８３に与えられる第３コンタクト８３の電位との電位差が、図７に示す電位差伝達経路Ｃを介して第１コンタクト８１と第３コンタクト８３との間で作用することで、電気化学的な腐蝕（電蝕）が第１コンタクト８１又は第３コンタクト８３に生じることがある。係る電蝕は、オペアンプ７０に接続される回路系統に異常を生じさせる原因となり得る。係る異常として、例えば、第１配線Ｅ１と第２配線Ｅ２との間のショート、第１コンタクト８１又は第３コンタクト８３による導通経路の不成立等が挙げられる。係る電蝕の発生要因として、特に、第１コンタクト８１と第１配線Ｅ１との当接部位と、第３コンタクト８３と第２配線Ｅ２との当接部位と、の間隔、すなわち、図７及び図８に示す間隔Ｄ３の大きさが重要になる。間隔Ｄ３が４０μｍ未満である場合、係る電蝕のリスクは現実的となる。図７に示すように、第１コンタクト８１が設けられる第１配線Ｅ１と第３コンタクト８３が設けられる第２配線Ｅ２とがオペアンプ７０の第２方向Ｄｘの一方側で隣り合うと、係る電蝕のリスクを抑制することは困難である。

【0040】

そこで、実施形態１のセグメント回路４０では、図７及び図８を参照して説明した参考例によるセグメント回路４００と異なり、オペアンプ７０を基準として、第３方向Ｄｙの一方側であって、かつ、第２方向Ｄｘの他方側寄りの位置となるように第２コンタクト８２を配置している。これによって、間隔Ｄ１を間隔Ｄ２よりも有意に大きくして上述した電蝕のリスクを抑制している。実施形態１の間隔Ｄ１は、４０μｍよりも有意に大きい。

【0041】

図９は、図６のＩＸ－ＩＸ断面図である。実施形態１では、オペアンプ７０に対して第２方向Ｄｘの一方側で第１コンタクト８１と隣り合うように配置されるコンタクトであって第１コンタクト８１と電位が異なるコンタクトは存在しない。従って、実施形態１では、参考例を参照して説明したような電蝕のリスクを抑制できる。

【0042】

以上、実施形態１によれば、ＥＣ材料１５を挟んで第１方向Ｄｚに対向する２つの電極（アノード電極Ａｎ、カソード電極Ｃａ）と、出力７５が２つの電極の一方（アノード電極Ａｎ）に接続されるオペアンプ回路（オペアンプ７０）と、当該オペアンプ回路の正電源接続部７３と接続される第１配線Ｅ１と、出力７５の伝送路として設けられる第２配線Ｅ２と、絶縁層（絶縁層９２）を挟んで第１配線Ｅ１を形成する第１導体層（導体層Ｅ）と第１方向Ｄｚに積層されて当該オペアンプ回路の正電源電位（Ｖｓｕｐｐｌｙ）を伝送する透光性導体層（透光性電極層Ｖｓ）と、第１配線Ｅ１と、を接続する第１コンタクト８１と、絶縁層（絶縁層９２、絶縁層９３）を挟んで第２配線Ｅ２を形成する第２導体層（導体層Ｅ）と第１方向Ｄｚに積層された当該一方（アノード電極Ａｎ）と、第２配線Ｅ２と、を接続する第２コンタクト８２と、を備える。実施形態１によれば、第２方向Ｄｘに平行に並ぶ第１配線Ｅ１の一部分（基部１１１）と第２配線Ｅ２の一部分（第１基部１２１）との間隔Ｄ２に比して、第１コンタクト８１と第２コンタクト８２との第２方向Ｄｘの間隔Ｄ１が大きいことによって、第１コンタクト８１と第２コンタクト８２との電蝕を抑制できる。

【0043】

また、第１コンタクト８１と第２コンタクト８２のうち一方（第１コンタクト８１）がオペアンプ回路（オペアンプ７０）に対して第２方向Ｄｘの一側方側に位置し、第１コンタクト８１と第２コンタクト８２のうち他方（第２コンタクト８２）が当該オペアンプ回路に対して第２方向Ｄｘの一側方側に位置しないことで、第１コンタクト８１と第２コンタクト８２とをより確実に物理的に遠隔配置できる。従って、第１コンタクト８１と第２コンタクト８２との電蝕をより確実に抑制できる。

【0044】

また、第１コンタクト８１と第２コンタクト８２の第２方向Ｄｘの間隔が４０μｍ以上であることで、第１コンタクト８１と第２コンタクト８２とをより確実に物理的に遠隔配置できる。従って、第１コンタクト８１と第２コンタクト８２との電蝕をより確実に抑制できる。

【0045】

（実施形態２）
次に、実施形態１と一部が異なる実施形態２について、図１０及び図１１を参照して説明する。実施形態２の説明では、実施形態１と異なる事項について特筆して説明し、実施形態１と同様の事項については、同じ符号を付して説明を省略することがある。実施形態２では、実施形態１のセグメント回路４０に代えて、セグメント回路４０Ａが採用される。

【0046】

図１０は、セグメント回路４０Ａの構成に係る各種の配線、第１コンタクト８１を介した透光性電極層Ｖｓと第１配線Ｅ１との接続及び第２コンタクト８２を介したアノード電極Ａｎと第２配線Ｅ２との接続の形態例を示すＤｘ－Ｄｙ平面図である。図１０に示すように、セグメント回路４０Ａは、実施形態１におけるセグメント回路４０の構成に加えて、導体層Ｍ１が設けられる。

【0047】

導体層Ｍ１は、透光性電極層Ｖｓよりも電気抵抗値が低い導体層である。具体的には、導体層Ｍ１を形成する材料として、例えば銅又はアルミニウムのように、いわゆるメタル電極の材料と同様の材料が採用されうるが、これらに限られるものでなく、同様に機能する他の材料が採用されてもよい。

【0048】

透光性電極層Ｖｓは、上述したように、例えばＩＴＯのような透光性を有する導体層である。このような透光性を有する導体層は、いわゆるメタル電極に比して電気抵抗値が相対的に高い。このような電気抵抗値の相対的な高さは、透光性電極層Ｖｓに正電源電位（Ｖｓｕｐｐｌｙ）を与えるための給電点と第１コンタクト８１との位置関係によっては、電気抵抗値に起因する電圧低下（いわゆるＩＲドロップ）を生じさせることがある。つまり、給電点と第１コンタクト８１との間の伝送路が透光性電極層Ｖｓのみで構成されていることで、係る電気抵抗値の相対的な高さの影響を無視できなくなる可能性が生じる。そこで、実施形態２では、導体層Ｍ１によって給電点と第１コンタクト８１との間の伝送路を形成することで、透光性を有する導体層のみによる伝送路に比して電気抵抗値の低い伝送路を形成できる。従って、係る電圧低下を抑制できる。言い換えれば、実施形態２では、図４に示す伝送路ＴＬのうち一部が導体層Ｍ１によって構成され、アクティブエリアＡＡ内にも延設されているといえる。

【0049】

図１１は、図１０のＸＩ―ＸＩ断面図である。図１１に示すように、導体層Ｍ１は、透光性電極層Ｖｓと絶縁層９３との間に積層され、透光性電極層Ｖｓと当接する。また、図１０に示すように、導体層Ｍ１のうち第３方向Ｄｙに沿う部分は、平面視点で第１配線Ｅ１のうち第３方向Ｄｙに沿う部分又は配線３９と重なる。これによって、導体層Ｍ１を設けることによるアクティブエリアＡＡの透光性への影響をより低減できる。なお、図１０に示す例では、導体層Ｍ１のうち第２方向Ｄｘに沿って設けられる部分であって、導体層Ｍ１のうち第１配線Ｅ１と重なる部分と配線３９と重なる部分とを接続する部分が平面視点でオペアンプ７０と重なっているが、これは導体層Ｍ１の形態の一例であってこれに限られるものでなく、適宜変更可能である。

【0050】

以上、特筆した事項を除いて、実施形態２は、実施形態１と同様である。実施形態２によれば、透光性導体層（透光性電極層Ｖｓ）に対して第１方向Ｄｚに積層されて当該透光性導体層よりも電気抵抗値が低い第３導体層（導体層Ｍ１）が正電源電位（Ｖｓｕｐｐｌｙ）を伝送することで、より確実にオペアンプ回路（オペアンプ７０）に正電源電位（Ｖｓｕｐｐｌｙ）を伝送できる。

【0051】

また、第３導体層（導体層Ｍ１）によって形成される配線の一部がＤｘ－Ｄｙ平面視点で第１配線Ｅ１の一部と重なることで、当該第３導体層による透光性の低下を抑制できる。

【0052】

なお、図９及び図１１に示す積層構造では、第１配線Ｅ１を構成する導体層と第２配線Ｅ２を構成する導体層とが同一の導体層（導体層Ｅ）であるが、第１配線Ｅ１と第２配線Ｅ２とが異なる層であってもよい。

【0053】

また、図５及び図１０に示す第２方向Ｄｘと第３方向Ｄｙとの関係は逆であってもよい。例えば、基部１１１及び第１基部１２１が走査線３５０及び配線３９と平行で、延出部１１２及び第２基部１２２が伝送路３７０と平行であってもよい。この場合、オペアンプ７０の周囲の構成のうち、図５及び図１０における配線６１及び分岐線３９１よりも左側の構成が右方向に９０度回転したような回路構成となる。そして、この場合、第２コンタクト８２がオペアンプ７０に対して第２方向Ｄｘの一側方側に位置し、第１コンタクト８１がオペアンプ７０に対して第２方向Ｄｘの一側方側に位置しないことになる。

【0054】

また、図３では、セグメント回路４０毎にアノード電極Ａｎが区切られている。すなわち、上述した実施形態１では、図２においてマトリクス状に配置されたセグメント回路４０毎にアノード電極Ａｎがそれぞれ独立している。このようなアノード電極Ａｎの態様は必須でない。例えば、カソード電極ＣａのようにアクティブエリアＡＡ内で連続する電極層と同様の構成としてアノード電極Ａｎが設けられてもよい。１つのアノード電極Ａｎの全体は、１つのカソード電極Ｃａの全体に対向する。この場合であっても、複数のセグメント回路４０がそれぞれ異なる位置で係るアノード電極Ａｎに接続される。すなわち、１つのアノード電極Ａｎには、複数のセグメント回路４０が接続される。係るアノード電極Ａｎには、アクティブエリアＡＡ内で電位が均一でない状態が発生し得るので、複数のセグメント回路４０の各々を介してＥＣ材料１５への印加電圧を制御する技術的意義が成立する。

【0055】

また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本開示によりもたらされるものと解される。

【符号の説明】

【0056】

１ デバイス
１５ ＥＣ材料
４０ セグメント回路
７０ オペアンプ
７３ 正電源接続部
８１ 第１コンタクト
８２ 第２コンタクト
１１１ 基部
１２１ 第１基部
Ａｎ アノード電極
Ｃａ カソード電極
Ｅ１ 第１配線
Ｅ２ 第２配線
Ｍ１ 導体層
Ｖｓ 透光性導体層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】