特開 2024-160577 レジスタ誤書き込み防止回路、マイクロコントローラ、および、レジスタ誤書き込み防止方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024160577

(43)【公開日】2024-11-14

(54)【発明の名称】レジスタ誤書き込み防止回路、マイクロコントローラ、および、レジスタ誤書き込み防止方法

(51)【国際特許分類】

   G06F 12/14 20060101AFI20241107BHJP

【ＦＩ】

G06F12/14 510D

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2023075728

(22)【出願日】2023-05-01

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】佐藤 和也

【テーマコード（参考）】

5B017

【Ｆターム（参考）】

5B017AA02

5B017BA01

5B017BB03

5B017CA02

(57)【要約】

【課題】ユーザーの設定に応じて選択された、誤書き込みを防止する任意のレジスタへの誤書き込みを防止できるレジスタ誤書き込み防止回路２を提供する。
【解決手段】レジスタ誤書き込み防止回路２は、複数のレジスタ４０のうちの誤書き込みを防止する任意の第１のレジスタ４０Ｘを選択する選択部２２と、前記第１のレジスタ４０Ｘの第１のアドレスを記憶するメモリ２６と、前記複数のレジスタ４０のうちの第２のアドレスのレジスタへの書き込み信号が入力されると、前記第１のアドレスと前記第２のアドレスとを比較し、前記第１のアドレスと前記第２のアドレスとが一致すると一致信号を出力するアドレス比較部２５と、前記アドレス比較部２５から前記一致信号が１回入力された場合には、前記書き込み信号を前記第１のレジスタに出力しない書き込み制御部３０と、を具備する。
【選択図】図２

【特許請求の範囲】

【請求項1】

複数のレジスタのうちの、誤書き込みを防止する任意の第１のレジスタを選択する選択部と、
前記第１のレジスタの第１のアドレスを記憶するメモリと、
前記複数のレジスタのうちの第２のアドレスのレジスタへの書き込み信号が入力されると、前記第１のアドレスと前記第２のアドレスとを比較し、前記第１のアドレスと前記第２のアドレスとが一致すると一致信号を出力するアドレス比較部と、
前記アドレス比較部から前記一致信号が１回入力された場合には、前記書き込み信号を前記第１のレジスタに出力しない書き込み制御部と、を具備することを特徴とするレジスタ誤書き込み防止回路。

【請求項2】

前記第１のレジスタは、ユーザーの設定に応じて選択されることを特徴とする請求項１に記載のレジスタ誤書き込み防止回路。

【請求項3】

前記書き込み制御部に前記書き込み信号が連続して入力される、複数の所定回数を設定する設定部をさらに具備し、
前記書き込み制御部は、前記書き込み信号および前記一致信号が、前記複数の所定回数、連続して入力されると、前記書き込み信号を出力することを特徴とする請求項２に記載のレジスタ誤書き込み防止回路。

【請求項4】

前記所定回数は、ユーザーの設定に応じて設定されることを特徴とする請求項３に記載のレジスタ誤書き込み防止回路。

【請求項5】

前記所定回数は、予め設定されている信頼性レベルに応じて、自動的に設定されることを特徴とする請求項３に記載のレジスタ誤書き込み防止回路。

【請求項6】

前記複数の所定回数の前記書き込み信号が、第１の時間の間隔で連続して入力され、
前記書き込み制御部は、所定の第２の時間内に、前記複数の所定回数の、前記書き込み信号および前記一致信号、が連続して入力されると、前記書き込み信号を出力することを特徴とする請求項３から請求項５のいずれか１項に記載のレジスタ誤書き込み防止回路。

【請求項7】

前記第２の時間は、ユーザーの設定に応じて設定されることを特徴とする請求項６に記載のレジスタ誤書き込み防止回路。

【請求項8】

前記第２の時間は、予め設定されている信頼性レベルに応じて、自動的に設定されることを特徴とする請求項７に記載のレジスタ誤書き込み防止回路。

【請求項9】

複数のレジスタと、レジスタ誤書き込み防止回路と、を有し、
前記レジスタ誤書き込み防止回路が、
前記複数のレジスタのうちの、誤書き込みを防止する任意の第１のレジスタを選択する選択部と、
前記第１のレジスタの第１のアドレスを記憶するメモリと、
前記複数のレジスタのうちの第２のアドレスのレジスタへの書き込み信号が入力されると、前記第１のアドレスと前記第２のアドレスとを比較し、前記第１のアドレスと前記第２のアドレスとが一致すると一致信号を出力するアドレス比較部と、
前記アドレス比較部から前記一致信号が１回入力された場合には、前記書き込み信号を前記第１のレジスタに出力しない書き込み制御部と、を具備することを特徴とするマイクロコントローラ。

【請求項10】

複数のレジスタのうちの、誤書き込みを防止する任意の第１のレジスタがユーザーの設定に応じて選択され、
前記第１のレジスタの第１のアドレスがメモリに記憶され、
前記複数のレジスタのうちの第２のアドレスのレジスタへの書き込み信号が入力されると、前記第１のアドレスと前記第２のアドレスとを比較し、前記第１のアドレスと前記第２のアドレスとが一致すると一致信号を出力し、
前記一致信号が１回入力された場合には、前記書き込み信号を前記第１のレジスタに出力しないことを特徴とするレジスタ誤書き込み防止方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、レジスタ誤書き込み防止回路、レジスタ誤書き込み防止回路を有するマイクロコントローラ、および、レジスタ誤書き込み防止方法に関する。

【背景技術】

【0002】

モーター等の被制御部をリアルタイムで制御するマイクロコントローラは、外乱ノイズ等によってＣＰＵが誤作動して、レジスタに、誤ったデータを書き込んでしまうおそれがある。

【0003】

それぞれのレジスタに、ライトプロテクト用レジスタを配設すると、レジスタへの誤書き込み防止をはかることができるが、回路規模が大きくなってしまう。

【0004】

メーカーが、設計時に、特定のレジスタだけに、ライトプロテクト用レジスタを配設することによって、回路規模の増大を防止できる。また、例えば、クロック発生回路に１つのライトプロテクト用レジスタが配設されたマイクロコントローラでは、アドレスを指定することによって、クロック発生回路の全てのレジスタ（レジスタ群）に対して、書き込みを許可したり、禁止したりできる。

【0005】

しかし、メーカーが想定した誤書き込みから保護すべきレジスタと、ユーザーが保護したいレジスタとが一致しないことがある。すなわち、ユーザーの使用形態によっては、ライトプロテクト用レジスタが配設されていないレジスタであっても、誤った信号が書き込まれると、重大な問題が発生するおそれがある。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開平８－２３５０７３号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明が解決しようとする課題は、ユーザーの設定に応じて選択された任意のレジスタへの誤書き込みを防止できるレジスタ誤書き込み防止回路、ユーザーの設定に応じて選択された任意のレジスタへの誤書き込みを防止できるレジスタ誤書き込み防止回路を有するマイクロコントローラ、および、ユーザーの設定に応じて選択された任意のレジスタへの誤書き込みを防止できるレジスタ誤書き込み防止方法を提供することである。

【図面の簡単な説明】

【0008】

【図1】実施形態のマイクロコントローラの構成図である。

【図2】実施形態のレジスタ誤書き込み防止回路の構成図である。

【図3】実施形態の書き込み制御部の構成図である。

【図4】変形例１の書き込み制御部の構成図である。

【図5】変形例２の書き込み制御部の構成図である。

【図6】変形例２のマイクロコントローラのレジスタ誤書き込み防止方法のフローチャートである。

【発明を実施するための形態】

【0009】

実施形態のレジスタ誤書き込み防止回路は、複数のレジスタのうちの、誤書き込みを防止する任意の第１のレジスタを選択する選択部と、前複第１のレジスタの第１のアドレスを記憶するメモリと、前記複数のレジスタのうちの第２のアドレスのレジスタへの書き込み信号が入力されると、前記第１のアドレスと前記第２のアドレスとを比較し、前記第１のアドレスと前記第２のアドレスとが一致すると一致信号を出力するアドレス比較部と、前記アドレス比較部から前記一致信号が１回入力された場合には、前記書き込み信号を前記第１のレジスタに出力しない書き込み制御部と、を具備する。

【0010】

実施形態のマイクロコントローラは、複数のレジスタと、レジスタ誤書き込み防止回路と、を有し、前記レジスタ誤書き込み防止回路が、前記複数のレジスタのうちの、誤書き込みを防止する任意の第１のレジスタを選択する選択部と、前記第１のレジスタの第１のアドレスを記憶するメモリと、前記複数のレジスタのうちの第２のアドレスのレジスタへの書き込み信号が入力されると、前記第１のアドレスと前記第２のアドレスとを比較し、前記第１のアドレスと前記第２のアドレスとが一致すると一致信号を出力するアドレス比較部と、前記アドレス比較部から前記一致信号が１回入力された場合には、前記書き込み信号を前記第１のレジスタに出力しない書き込み制御部と、を具備する。

【0011】

実施形態のレジスタ誤書き込み防止方法は、複数のレジスタのうちの、誤書き込みを防止する任意の第１のレジスタがユーザーの設定に応じて選択され、前記第１のレジスタの第１のアドレスがメモリに記憶され、前記複数のレジスタのうちの第２のアドレスのレジスタへの書き込み信号が入力されると、前記第１のアドレスと前記第２のアドレスとを比較し、前記第１のアドレスと前記第２のアドレスとが一致すると一致信号を出力し、前記一致信号が１回入力された場合には、前記書き込み信号を前記第１のレジスタに出力しない。

【0012】

以下、図面を参照して実施形態のマイクロコントローラ１、および、レジスタ誤書き込み防止回路２について詳細に説明する。実施形態に基づく図面では、一部の構成要素の図示および符号の付与を省略する。

【0013】

図１に示すように、被制御部３を制御するマイクロコントローラ１は、ＣＰＵ１０と、ＲＯＭ１１と、ＲＡＭ１２と、入力ユニット１４と、クロック回路１５と、レジスタ誤書き込み防止回路２と、を有する。

【0014】

ＣＰＵ１０は、マイクロコントローラ１の全体の動作を制御する中央演算処理部である。ＲＯＭ１１には、プログラム等が記憶されている。ＲＡＭ１２は、ＲＯＭ１１から読み出されたプログラムを実行するとき等に使用される一時記憶部である。被制御部３は、例えば、モーターコントロール部である。入力ユニット１４は、ユーザーがマイクロコントローラ１の設定を行ったり、被制御部３からのフィードバック信号が入力したりする。

【0015】

レジスタ誤書き込み防止回路２は、ユーザーが、選択した任意のレジスタへの誤書き込みを防止する。以下、選択された、誤書き込みを防止するレジスタを、第１のレジスタ４０Ｘ（図２）という。複数のレジスタ４０は、ＣＰＵ１０、被制御部３、または、図示しない機能部の一時記憶部である。

【0016】

図２に示すように、レジスタ誤書き込み防止回路２は、選択回路２２と、設定回路２４と、レジスタテーブル２６であるメモリ２６と、アドレス比較器２５と、書き込み制御回路３０と、を具備する。

【0017】

選択回路２２は、ユーザーの設定に応じて、複数のレジスタ４０の中から、誤書き込みを防止する任意の１個以上の第１のレジスタ４０Ｘを選択する選択部である。設定回路２４は、ユーザーの設定に応じて、例えば、誤書き込み防止レベルを設定する設定部である。選択回路２２および設定回路２４は、例えば、入力ユニット１４を介して入力されたユーザーの設定に応じて動作する。

【0018】

なお、予めユーザーによって設定された制御内容が、例えば、ＲＡＭ１２に記憶されている場合には、ＲＡＭ１２に記憶される設定に応じて、選択回路２２、設定回路２４が動作する。さらに、制御内容は、書き込み制御回路３０の内部メモリに転送されていてもよい。この場合には、書き込み制御回路３０の内部メモリに記憶される設定に応じて、選択回路２２、設定回路２４が動作する。

【0019】

ユーザーによって選択された制御内容が、ＲＡＭ１２、メモリ２６、または、書き込み制御回路３０の内部メモリに転送される場合には、選択回路２２、設定回路２４は、マイクロコントローラ１の必須構成要素ではない。

【0020】

第１のレジスタ４０Ｘのアドレスである第１のアドレスを記憶するレジスタテーブルであるメモリ２６は、ＲＡＭ１２の一部であってもよいし、その記憶データがＲＡＭ１２に転送されていてもよい。例えば、３２個のレジスタを第１のレジスタ４０Ｘとして設定する場合、８ビットの第１のアドレスを３２個記憶するために、例えば、ＲＡＭ１２の２５６ビットの領域が、メモリ２６として使用される。

【0021】

アドレス比較器２５は、複数のレジスタのうちの第２のアドレスのレジスタへの書き込み信号が入力されると、第１のアドレスと第２のアドレスとを比較し、第１のアドレスと第２のアドレスとが一致すると一致信号を出力するアドレス比較部である。

【0022】

図３に示すように、書き込み制御回路３０には、ＣＰＵ１０から書き込み信号が入力され、アドレス比較器２３から一致信号が入力される。書き込み制御回路３０は、一致信号が入力された場合には、書き込み信号を第１のレジスタ４０Ｘに出力しないゲーティング回路３１からなる書き込み制御部である。ゲーティング回路３１は、一致信号の反転信号が入力されるＡＮＤ回路である。

【0023】

レジスタ誤書き込み防止回路２は、ＣＰＵ１０がアクセスするアドレスとレジスタテーブル２６に登録されたレジスタアドレスとの一致信号にもとづき、レジスタへの書き込みを禁止する。

【0024】

レジスタ誤書き込み防止方法は、複数のレジスタ４０のうちの、誤書き込みを防止する任意の第１のレジスタ４０Ｘがユーザーの設定に応じて選択され、前記第１のレジスタ４０Ｘの第１のアドレスがメモリ２６に記憶され、複数のレジスタ４０のうちの第２のアドレスのレジスタへの書き込み信号が入力されると、前記第１のアドレスと前記第２のアドレスとを比較し、前記第１のアドレスと前記第２のアドレスとが一致すると一致信号を出力し、前記一致信号が１回入力された場合には、前記書き込み信号を前記第１のレジスタ４０Ｘに出力しない。

【0025】

ＣＰＵ１０が、誤動作により誤書き込みを防止する第１のレジスタ４０Ｘに書き込み信号を出力しても、レジスタ誤書き込み防止回路２によって、第１のレジスタ４０Ｘには書き込みが行われない。マイクロコントローラ１、レジスタ誤書き込み防止回路２は、回路規模を増大することなく、ユーザーの使用環境に応じて、任意のレジスタへの誤書き込みを防止できる。

【0026】

なお、誤書き込み防止が設定されていないレジスタ（例えば、レジスタ４０Ａ等）に対しては、アドレス比較器２５から一致信号が出力されないため、通常の書き込み動作が行われることは言うまでもない。また、ユーザーは、第１のレジスタ４０Ｘの抹消、再登録、別アドレスの登録が可能である。

【0027】

＜変形例＞
変形例１、２のマイクロコントローラ１Ａ、１Ｂ、レジスタ誤書き込み防止回路２Ａ、２Ｂは、実施形態のマイクロコントローラ１、レジスタ誤書き込み防止回路２と類似しているので、同じ構成要素には同じ符号を付し説明は省略する。

【0028】

マイクロコントローラ１では、誤書き込み防止が設定された第１のレジスタ４０Ｘには、誤書き込みだけでなく、正常動作による書き込みも行われない。言い替えれば、第１のレジスタ４０Ｘは、書き込み禁止レジスタとして登録されていた。

【0029】

これに対して、変形例のマイクロコントローラ１Ａ、１Ｂでは、第１のレジスタ４０Ｘは、ＣＰＵ１０等の誤動作による誤書き込みは防止されているが、ＣＰＵ１０の正常動作による書き込みは行うことができる書き込み制限レジスタである。

【0030】

＜変形例１＞
例えば、マイクロコントローラ１ＡのＣＰＵ１０は、誤書き込み防止が設定されている第１のレジスタ４０Ｘに書き込みを行う場合には、第１のレジスタ４０Ｘへの書き込み信号を、例えば、第１の時間Ｔ１の間隔で連続して、２回出力する。書き込み制御回路３０Ａは、誤書き込み防止設定されている第１のレジスタ４０Ｘへの書き込み信号であっても、前記書き込み信号が連続して２回入力された場合には、第１のアドレスのレジスタ４０Ｘに、書き込み信号を出力する。言い替えれば、書き込み制御回路３０Ａは、１回だけ入力された書き込み信号は誤動作と判断するが、連続して２回、同一アドレスを指定して入力された書き込み信号は正常動作と判断する。すなわち、誤動作であれば、同一アドレスのレジスタへの書き込み信号が連続して２回入力されることはないと、書き込み制御回路３０Ａは、判断する。

【0031】

マイクロコントローラ１Ａの書き込み制御回路３０Ａは、ユーザーが誤書き込み防止を設定した任意のレジスタに対する、誤書き込みは防止するが、正常動作による書き込みは実行する。

【0032】

なお、マイクロコントローラ１Ａのレジスタ誤書き込み防止回路２Ａの設定回路２４は、正常動作による書き込みを実行するための、同じレジスタへの書き込み信号が連続して入力される所定回数Ｎを、設定できることが好ましい。すなわち、所定回数Ｎは可変であることが好ましい。所定回数Ｎは、多いほど、誤書き込み防止性能が高いが、書き込み処理に時間を要する。このため、所定回数Ｎは、２以上５以下が好ましい。

【0033】

図４に示すように、書き込み制御回路３０Ａは、ＡＮＤ回路３１Ａ、第１カウンタ回路３２と、ＲＳフリップフロップ回路３３と、ＡＮＤ回路３４と、を有する。

【0034】

第１カウンタ回路３２のカウントが設定値Ａに達するとＲＳフリップフロップ回路３３がセットされ、ＡＮＤ回路３４が解除状態になる。解除状態とは、次の一致信号と書き込み信号の論理積信号が入力されるとレジスタに書き込み信号を出力可能な状態を意味する。このため、次の一致信号と書き込み信号の論理積信号がＡＮＤ回路３４からレジスタに入力されると、レジスタにデータが書き込まれる。すなわち、上述の例では、Ｂ値は（Ａ値＋１）に設定している。第１カウンタ回路３２がＢ値に達するとＲＳフリップフロップ回路３３がリセットされ、ＡＮＤ回路３４は書き込み信号をゲーティングし、書き込み制御回路３０Ａは、書き込み禁止状態に初期化される。

【0035】

以上の説明のように、書き込み制御回路３０Ａは、一致信号とレジスタ書き込み信号の論理積をカウントし、第１の所定回数Ａに到達したら書き込み禁止状態を解除し、所定回数Ｂでレジスタへ書き込み信号を出力（レジスタにデータが書き込まれる）した後、書き込み禁止状態に初期化する。

【0036】

例えば、Ａ＝２、Ｂ＝３の場合、レジスタ書き込み信号と一致信号との論理積が２回で第１のレジスタ４０Ｘへの書き込み禁止が解除され、レジスタ書き込み信号と一致信号との論理積が３回でレジスタ書き込み信号がレジスタへ入力される。

【0037】

所定回数Ｎは、ユーザーの設定に応じて設定されてもよいし、予め設定されている信頼性レベルに応じて、ＣＰＵ１０により自動的に設定されてもよい。信頼性レベルは、誤動作防止性能のレベルである。例えば、信頼性レベルがＨ（高）と設定されている場合には、信頼性レベルがＬ（低）と設定されている場合よりも、所定回数Ｎは、多く設定されてもよい。

【0038】

なお、例えば、（Ｎ＝３）の場合、１回目の書き込み信号の入力から２回目の書き込み信号の入力までの第１の時間Ｔ１と、２回目の書き込み信号の入力から３回目の書き込み信号の入力までの第１の時間Ｔ１と、が異なっていてもよい。

【0039】

例えば、外乱ノイズの多い環境で使用される場合には、外乱ノイズの少ない環境で使用される場合よりも、所定回数Ｎは大きく設定される。また、誤動作が大きな故障、事故を招くおそれのあるレジスタに対しては、所定回数Ｎは大きく設定される。

【0040】

なお、誤書き込み防止が設定されていないレジスタ（例えば、レジスタ４０Ａ等）に対しては、一致信号が出力されないため、１回の書き込み信号で書き込み動作が行われることは言うまでもない。

【0041】

＜変形例２＞
変形例２のマイクロコントローラ１Ｂ、レジスタ誤書き込み防止回路２Ｂは、変形例１のマイクロコントローラ１Ａ、レジスタ誤書き込み防止回路２Ａと類似しているので、同じ構成要素には同じ符号を付し説明は省略する。

【0042】

マイクロコントローラ１Ｂのレジスタ誤書き込み防止回路２Ｂの設定回路２４は、誤書き込み防止設定された第１のレジスタ４０Ｘに書き込みを行うための、書き込み信号の入力の所定回数Ｎだけでなく、所定回数Ｎの入力が完了するまでの第２の時間Ｔ２を設定できる。

【0043】

図５に示すように、書き込み制御回路３０Ｂは、ＡＮＤ回路３１Ａ、第１カウンタ回路３２と、ＲＳフリップフロップ回路３３と、ＡＮＤ回路３４と、第２カウンタ回路３５と、ＯＲ回路３６と、を有する。

【0044】

第２カウンタ回路３５はクロック信号をもとに、時間を計測する。第２カウンタ回路３５は、第２の時間Ｔ２までに連続してＮ回の信号が入力されないときは、レジスタ書き込み禁止状態に初期化する。

【0045】

カウントＡにてレジスタ書き込み解除後、第２の時間Ｔ２内に、書き込み回数が、所定回数Ｎ（カウントＢ）に達すれば、第１のレジスタ４０Ｘへ書き込み信号が出力される。制限時間（第２の時間Ｔ２）を過ぎても、書き込み回数がカウントＢ値に達しなければレジスタ書き込みは禁止される。すなわち、レジスタへ書き込み信号が出力されない。第２カウンタ回路３５の任意に設定可なＣ値によって、第２の時間Ｔ２は、設定される。

【0046】

第２の時間Ｔ２は短いほど、誤書き込み防止性能が高いが、逆に書き込むべき書き込み信号が出力されないおそれがある。このため、第２の時間Ｔ２は、例えば、Ｎ回の書き込み信号が入力されるために必要な最短時間ＴＳ以上、最短時間ＴＳの２倍以下が好ましい。

【0047】

第２の時間Ｔ２は、所定回数Ｎと同じように、ユーザーの設定に応じて設定されてもよいし、予め設定されている信頼性レベルに応じて、自動的に設定されてもよい。

【0048】

以上の説明のように、マイクロコントローラ１Ｂのレジスタ誤書き込み防止回路２は、所定回数Ｎの書き込み信号が、第１の時間Ｔ１の間隔で複数回入力され、かつ、所定の第２の時間Ｔ２内に複数回数の書き込み信号が入力されないと、書き込み信号を出力しない。

【0049】

図６に変形例２のマイクロコントローラ１Ｂのレジスタ誤書き込み防止方法のフローチャートを示す。なお、変形例２のマイクロコントローラのレジスタ誤書き込み防止方法は、実施形態、および、変形例１のマイクロコントローラのレジスタ誤書き込み防止方法の工程を含んでいる。

【0050】

＜ステップＳ１０＞
ユーザーによって誤書き込み防止を設定するレジスタが選択される。なお、メーカーによって出荷時に、誤書き込み禁止を設定するレジスタが、さらに、設定されていてもよい。メーカーによる誤書き込み禁止を設定するレジスタは、ユーザーが変更できない不揮発性記憶部、例えば、ＲＯＭに記憶されている。これに対して、製品を入手したユーザーが任意に設定するレジスタは、ユーザーが書き替え可能な不揮発性記憶部、例えば、フラッシュメモリ、ＥＰＲＯＭ等に記憶される。逆に言えば、ユーザーが書き替え可能な不揮発性記憶部であるメモリ２６に書き込み防止を設定するレジスタが記憶されているマイクロコントローラは、ユーザーによって誤書き込み防止を設定するレジスタが選択されていると見なすことができる。

【0051】

ユーザーは、メモリ２６に、選択した誤書き込み防止を設定するレジスタを登録する。さらに、誤書き込み防止設定されたレジスタにデータを書き込むための所定回数Ｎ、第２の時間Ｔ２も、書き込み制御回路３０Ｂに登録される。

【0052】

＜ステップＳ２０＞
いずれかのレジスタ４０への書き込み信号および書き込むレジスタのアドレス（第２のアドレス）が入力される。

【0053】

＜ステップＳ３０＞
アドレス比較器２５は、レジスタテーブル２６に登録されている誤書き込み防止設定されているレジスタのアドレス（第１のアドレス）と書き込み信号のアドレス（第２のアドレス）と、を、比較する。

【0054】

＜ステップＳ４０＞
アドレスが一致しない場合（ＮＯ）、ステップＳ７０において、書き込み制御回路３０Ｂは、書き込み信号を、第２のアドレスのレジスタに出力する。

【0055】

＜ステップＳ５０＞
アドレスが一致した場合（Ｓ４０：ＹＥＳ）、すなわち、誤書き込み防止設定されている、第１のアドレスのレジスタへの書き込み信号だった場合には、書き込み制御回路３０Ｂは、当該レジスタへの連続した書き込み回数が、所定回数Ｎであるかを判定する。書き込み回数が、Ｎ回であった場合（ＹＥＳ）には、ステップＳ７０において、書き込み制御回路３０Ｂは、第２のアドレスのレジスタ、すなわち、誤書き込み防止設定されている第１のアドレスのレジスタであっても、書き込み信号を出力する。

【0056】

＜ステップＳ６０＞
書き込み回数がＮ回未満の場合（Ｓ５０：ＮＯ）、書き込み制御回路３０Ｂは、最初の書き込みからの時間が、所定の第２の時間Ｔ２を経過したかを判定する。

【0057】

書き込み制御回路３０Ｂは、第２の時間Ｔ２を経過していた場合（ＹＥＳ）には、この書き込みは正常な書き込みではないと判断し、この書き込みのための一連の処理を終了する。そして、新たな別のアドレスのレジスタへの書き込み処理が、ステップＳ２０から繰り返される。

【0058】

書き込み制御回路３０Ｂは、第２の時間Ｔ２を経過していない場合（ＮＯ）には、再び同じアドレスのレジスタへの書き込み信号の入力ステップ（Ｓ２０）に移行する。なお、Ｓ２０においても、書き込み制御回路３０Ｂは、第２の時間Ｔ２を経過した場合（ステップＳ６５：ＹＥＳ）には、この書き込みはユーザーの意図による正常な書き込みではないと判断し、この書き込みのための一連の処理を終了する。

【0059】

また、図示しないが、ステップＳ２０において、書き込み回数をカウントしていたアドレスと異なるアドレスのレジスタへの書き込み信号が入力した場合にも、書き込み制御回路３０Ｂは、書き込み回数をカウントしていたアドレスのレジスタへの書き込みを終了する。

【0060】

なお、各実施形態におけるマイクロコントローラ１等の機能部の少なくともいずれかは、ソフトウエアにより動作するプロセッサの内部回路によって構成されていてもよいし、専用のハードウエア回路によって構成されていてもよい。

【0061】

また、被制御部３は、モーターコントロール部に限られるものではなく、その用途に制限はない。

【0062】

発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0063】

１、１Ａ、１Ｂ… マイクロコントローラ
２、２Ａ、２Ｂ… 誤書き込み防止回路
３… 被制御部
１０… ＣＰＵ
１１… ＲＯＭ
１２… ＲＡＭ
１４… 入力ユニット
２２… 選択回路
２４、２４Ａ、２４Ｂ… 設定回路
２５… アドレス比較器
２６… メモリ（レジスタテーブル）
３０、３０Ａ、３０Ｂ… 書き込み制御回路
３１… ゲーティング回路
３１Ａ… ＡＮＤ回路
３２… 第１カウンタ回路
３３… ＲＳフリップフロップ回路
３４… ＡＮＤ回路
３５… 第２カウンタ回路
３６… ＮＯＲ回路
４０… レジスタ
４０Ｘ… 第１のレジスタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】