ホーム > 特許ランキング > 住友電気工業株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024160580
(43)【公開日】2024-11-14
(54)【発明の名称】増幅回路
(51)【国際特許分類】
H03F 1/02 20060101AFI20241107BHJP
H03F 3/68 20060101ALI20241107BHJP
H03F 3/24 20060101ALI20241107BHJP
【ＦＩ】
H03F1/02 188
H03F3/68 220
H03F3/24
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2023075737
(22)【出願日】2023-05-01
(71)【出願人】
【識別番号】000002130
【氏名又は名称】住友電気工業株式会社
(74)【代理人】
【識別番号】110004370
【氏名又は名称】弁理士法人片山特許事務所
(72)【発明者】
【氏名】浅見 紘考
【テーマコード（参考）】
5J500
【Ｆターム（参考）】
5J500AA01
5J500AA22
5J500AA41
5J500AA63
5J500AA64
5J500AA65
5J500AC36
5J500AC62
5J500AF15
5J500AH09
5J500AH12
5J500AH24
5J500AH29
5J500AH33
5J500AM08
5J500AM20
5J500AS14
5J500AT01
5J500AT05
5J500CK06
5J500CK07
(57)【要約】 （修正有）
【課題】広帯域化することが可能な増幅回路を提供する。
【解決手段】増幅回路１００は、入力信号Ｓｉを第１信号Ｓｉ１と第２信号Ｓｉ２とに分配する第１分配器１８と、第１信号を増幅し、増幅した信号を第３信号Ｓｏ１として出力するコントロールアンプ１０と、第２信号を増幅し、増幅した信号を第４信号Ｓｏ２として出力する補助アンプ１１と、第３信号を用いて補助アンプの負荷を変調し、第３信号と第４信号とを合成し、合成した信号を出力信号として出力する負荷変調回路１５ｃと、左手系線路を含むスタブと、を備え、動作帯域中のいずれかの周波数を基本波として、ノードからスタブを見たインピーダンスをスミスチャート上に表したとき、２倍波におけるインピーダンスがショートである第１箇所に位置し、３倍波におけるインピーダンスは、第１箇所から時計回りに回転し、インピーダンスがオープンである第２箇所より小さく回転した箇所に位置する。
【選択図】図１９
【解決手段】増幅回路１００は、入力信号Ｓｉを第１信号Ｓｉ１と第２信号Ｓｉ２とに分配する第１分配器１８と、第１信号を増幅し、増幅した信号を第３信号Ｓｏ１として出力するコントロールアンプ１０と、第２信号を増幅し、増幅した信号を第４信号Ｓｏ２として出力する補助アンプ１１と、第３信号を用いて補助アンプの負荷を変調し、第３信号と第４信号とを合成し、合成した信号を出力信号として出力する負荷変調回路１５ｃと、左手系線路を含むスタブと、を備え、動作帯域中のいずれかの周波数を基本波として、ノードからスタブを見たインピーダンスをスミスチャート上に表したとき、２倍波におけるインピーダンスがショートである第１箇所に位置し、３倍波におけるインピーダンスは、第１箇所から時計回りに回転し、インピーダンスがオープンである第２箇所より小さく回転した箇所に位置する。
【選択図】図１９
【特許請求の範囲】
【請求項1】
入力信号を第１信号と第２信号とに分配する第１分配器と、
前記第１信号を増幅し、増幅した信号を第３信号として出力するコントロールアンプと、
前記第２信号を増幅し、増幅した信号を第４信号として出力する補助アンプと、
前記第３信号を用いて前記補助アンプの負荷を変調し、前記第３信号と前記第４信号とを合成し、合成した信号を出力信号として出力する負荷変調回路と、
前記コントロールアンプと、前記負荷変調回路とを接続する第１線路と、前記補助アンプと前記負荷変調回路とを接続する第２線路と、の少なくとも１つの線路内におけるノードに端が接続され、左手系線路を含むスタブと、
を備え、
動作帯域中のいずれかの周波数を基本波として、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、２倍波におけるインピーダンスがショートである第１箇所に位置し、３倍波におけるインピーダンスは、前記第１箇所から時計回りに回転し、インピーダンスがオープンである第２箇所より小さく回転した箇所に位置する増幅回路。
前記第１信号を増幅し、増幅した信号を第３信号として出力するコントロールアンプと、
前記第２信号を増幅し、増幅した信号を第４信号として出力する補助アンプと、
前記第３信号を用いて前記補助アンプの負荷を変調し、前記第３信号と前記第４信号とを合成し、合成した信号を出力信号として出力する負荷変調回路と、
前記コントロールアンプと、前記負荷変調回路とを接続する第１線路と、前記補助アンプと前記負荷変調回路とを接続する第２線路と、の少なくとも１つの線路内におけるノードに端が接続され、左手系線路を含むスタブと、
を備え、
動作帯域中のいずれかの周波数を基本波として、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、２倍波におけるインピーダンスがショートである第１箇所に位置し、３倍波におけるインピーダンスは、前記第１箇所から時計回りに回転し、インピーダンスがオープンである第２箇所より小さく回転した箇所に位置する増幅回路。
【請求項2】
前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、４倍波のインピーダンスは前記第１箇所から時計回りに回転し、前記第２箇所、または前記第２箇所より小さく回転した箇所に位置する請求項１に記載の増幅回路。
【請求項3】
前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、前記基本波のインピーダンスは前記第１箇所から反時計回りに回転し、前記第２箇所に位置する請求項１または２に記載の増幅回路。
【請求項4】
前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、前記基本波のインピーダンスは前記第１箇所から反時計回りに回転し、前記第２箇所より大きく回転した箇所に位置する請求項１または請求項２に記載の増幅回路。
【請求項5】
前記ノードは、前記第２線路内に設けられている請求項１または請求項２に記載の増幅回路。
【請求項6】
前記第２線路に、インピーダンスを整合させる整合回路は設けられていない請求項５に記載の増幅回路。
【請求項7】
前記第２信号を、第５信号と、前記第５信号より位相が９０°遅れた第６信号と、に分配する第２分配器を備え、
前記補助アンプは、前記第５信号を増幅し、増幅した信号を第７信号として出力する第１アンプと、前記第６信号を増幅し、増幅した信号を第８信号として出力する第２アンプと、を含み、
前記負荷変調回路は、前記第７信号が入力する第１端と、前記第８信号が入力する第２端と、前記第２端の対角に位置し前記第３信号が入力する第３端と、前記第１端の対角に位置し前記出力信号を出力する第４端と、を備えるハイブリッドカプラを含む請求項１または請求項２に記載の増幅回路。
前記補助アンプは、前記第５信号を増幅し、増幅した信号を第７信号として出力する第１アンプと、前記第６信号を増幅し、増幅した信号を第８信号として出力する第２アンプと、を含み、
前記負荷変調回路は、前記第７信号が入力する第１端と、前記第８信号が入力する第２端と、前記第２端の対角に位置し前記第３信号が入力する第３端と、前記第１端の対角に位置し前記出力信号を出力する第４端と、を備えるハイブリッドカプラを含む請求項１または請求項２に記載の増幅回路。
【請求項8】
前記負荷変調回路は、前記第4信号が入力する第１端と、前記第３信号が入力する第２端と、前記出力信号が出力する第３端と、を備え、前記第１端に入力した信号を前記第３端に通過させ前記第２端に通過させず、前記第２端に入力した信号を前記第１端に通過させ前記第３端に通過させない請求項１または請求項２に記載の増幅回路。
【請求項9】
前記左手系線路は、
前記ノードと前記スタブの先端との間に直列接続された第１キャパシタとシャント接続された第１インダクタとを含む第１セルと、
前記第１セルと前記スタブの先端との間に直列接続された第２キャパシタとシャント接続された第２インダクタとを含む第２セルと、
を備える請求項１または請求項２に記載の増幅回路。
前記ノードと前記スタブの先端との間に直列接続された第１キャパシタとシャント接続された第１インダクタとを含む第１セルと、
前記第１セルと前記スタブの先端との間に直列接続された第２キャパシタとシャント接続された第２インダクタとを含む第２セルと、
を備える請求項１または請求項２に記載の増幅回路。
【請求項10】
前記左手系線路は、
前記ノードと前記スタブの先端との間に直列接続された第１キャパシタとシャント接続された第１インダクタとを含む第１セルと、
前記第１セルと前記スタブの先端との間に直列接続された第２キャパシタとシャント接続された第２インダクタとを含む第２セルと、
前記第２セルと前記スタブの先端との間に直列接続された第３キャパシタとシャント接続された第３インダクタとを含む第３セルと、
を備える請求項１または請求項２に記載の増幅回路。
前記ノードと前記スタブの先端との間に直列接続された第１キャパシタとシャント接続された第１インダクタとを含む第１セルと、
前記第１セルと前記スタブの先端との間に直列接続された第２キャパシタとシャント接続された第２インダクタとを含む第２セルと、
前記第２セルと前記スタブの先端との間に直列接続された第３キャパシタとシャント接続された第３インダクタとを含む第３セルと、
を備える請求項１または請求項２に記載の増幅回路。
【請求項11】
入力信号を増幅して増幅された信号を出力端子に出力するアンプと、
前記アンプと前記出力端子との間の線路内のノードに端が接続され、左手系線路を含むスタブと、
を備え、
動作帯域中のいずれかの周波数を基本波として、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、２倍波におけるインピーダンスがショートである第１箇所に位置し、３倍波におけるインピーダンスは、前記第１箇所から時計回りに回転し、インピーダンスがオープンである第２箇所より小さく回転した箇所に位置する増幅回路。
前記アンプと前記出力端子との間の線路内のノードに端が接続され、左手系線路を含むスタブと、
を備え、
動作帯域中のいずれかの周波数を基本波として、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、２倍波におけるインピーダンスがショートである第１箇所に位置し、３倍波におけるインピーダンスは、前記第１箇所から時計回りに回転し、インピーダンスがオープンである第２箇所より小さく回転した箇所に位置する増幅回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、増幅回路に関する。
【背景技術】
【0002】
マイクロ波等の高周波信号を増幅する増幅回路のインピーダンス整合回路等に左手系線を用いることが知られている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特表２０１２－５１８３７３号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
増幅回路では、動作帯域の広帯域化が求められている。例えば、負荷変調型の増幅器では、動作帯域の広帯域化が可能となる。しかしながら、動作帯域の２倍波を処理する高調波処理回路の広帯域化が難しく、増幅回路の広帯域化が難しい。
【0005】
本開示は、上記課題に鑑みなされたものであり、広帯域化することが可能な増幅回路を提供することを目的とする。
【課題を解決するための手段】
【0006】
本開示の一実施形態は、入力信号を第１信号と第２信号とに分配する第１分配器と、前記第１信号を増幅し、増幅した信号を第３信号として出力するコントロールアンプと、前記第２信号を増幅し、増幅した信号を第４信号として出力する補助アンプと、前記第３信号を用いて前記補助アンプの負荷を変調し、前記第３信号と前記第４信号とを合成し、合成した信号を出力信号として出力する負荷変調回路と、前記コントロールアンプと、前記負荷変調回路とを接続する第１線路と、前記補助アンプと前記負荷変調回路とを接続する第２線路と、の少なくとも１つの線路内におけるノードに端が接続され、左手系線路を含むスタブと、を備え、動作帯域中のいずれかの周波数を基本波として、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、２倍波におけるインピーダンスがショートである第１箇所に位置し、３倍波におけるインピーダンスは、前記第１箇所から時計回りに回転し、インピーダンスがオープンである第２箇所より小さく回転した箇所に位置する増幅回路である。
【0007】
本開示の一実施形態は、入力信号を増幅して増幅された信号を出力端子に出力するアンプと、前記アンプと前記出力端子との間の線路内のノードに端が接続され、左手系線路を含むスタブと、を備え、動作帯域中のいずれかの周波数を基本波として、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、２倍波におけるインピーダンスがショートである第１箇所に位置し、３倍波におけるインピーダンスは、前記第１箇所から時計回りに回転し、インピーダンスがオープンである第２箇所より小さく回転した箇所に位置する増幅回路である。
【発明の効果】
【0008】
本開示によれば、広帯域化することが可能な増幅回路を提供することができる。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
［本開示の実施形態の説明］
最初に本開示の実施形態の内容を列記して説明する。
（１）本開示の一実施形態は、入力信号を第１信号と第２信号とに分配する第１分配器と、前記第１信号を増幅し、増幅した信号を第３信号として出力するコントロールアンプと、前記第２信号を増幅し、増幅した信号を第４信号として出力する補助アンプと、前記第３信号を用いて前記補助アンプの負荷を変調し、前記第３信号と前記第４信号とを合成し、合成した信号を出力信号として出力する負荷変調回路と、前記コントロールアンプと、前記負荷変調回路とを接続する第１線路と、前記補助アンプと前記負荷変調回路とを接続する第２線路と、の少なくとも１つの線路内におけるノードに端が接続され、左手系線路を含むスタブと、を備え、動作帯域中のいずれかの周波数を基本波として、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、２倍波におけるインピーダンスがショートである第１箇所に位置し、３倍波におけるインピーダンスは、前記第１箇所から時計回りに回転し、インピーダンスがオープンである第２箇所より小さく回転した箇所に位置する増幅回路である。これにより、２倍波における減衰の帯域を広帯域化できる。また、基本波の挿入損失を抑制できる。よって、増幅回路の広帯域化が可能となる。
（２）上記（１）において、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、４倍波のインピーダンスは前記第１箇所から時計回りに回転し、前記第２箇所、または前記第２箇所より小さく回転した箇所に位置してもよい。これにより、２倍波における減衰の帯域を広帯域化できる。
（３）上記（１）または（２）において、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、前記基本波のインピーダンスは前記第１箇所から反時計回りに回転し、前記第２箇所に位置してもよい。これにより、基本波における挿入損失を抑制できる。
（４）上記（１）または（２）において、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、前記基本波のインピーダンスは前記第１箇所から反時計回りに回転し、前記第２箇所より大きく回転した箇所に位置してもよい。これにより、２倍波における減衰の帯域を広帯域化できる。
（５）上記（１）から（４）のいずれかにおいて、前記ノードは、前記第２線路内に設けられていてもよい。これにより、補助アンプが増幅した信号の２倍波を広帯域に抑圧できる。
（６）上記（５）において、前記第２線路に、インピーダンスを整合させる整合回路は設けられていなくてもよい。これにより、小型化が可能となる。
（７）上記（１）から（６）のいずれかにおいて、前記第２信号を、第５信号と、前記第５信号より位相が９０°遅れた第６信号と、に分配する第２分配器を備え、前記補助アンプは、前記第５信号を増幅し、増幅した信号を第７信号として出力する第１アンプと、前記第６信号を増幅し、増幅した信号を第８信号として出力する第２アンプと、を含み、前記負荷変調回路は、前記第７信号が入力する第１端と、前記第８信号が入力する第２端と、前記第２端の対角に位置し前記第３信号が入力する第３端と、前記第１端の対角に位置し前記出力信号を出力する第４端と、を備えるハイブリッドカプラを含むでもよい。これにより、負荷変調回路を広帯域化できる。
（８）上記（１）から（６）のいずれかにおいて、前記負荷変調回路は、前記第4信号が入力する第１端と、前記第３信号が入力する第２端と、前記出力信号が出力する第３端と、を備え、前記第１端に入力した信号を前記第３端に通過させ前記第２端に通過させず、前記第２端に入力した信号を前記第１端に通過させ前記第３端に通過させなくてもよい。これにより、負荷変調回路を広帯域化できる。
（９）上記（１）から（８）のいずれかにおいて、前記左手系線路は、前記ノードと前記スタブの先端との間に直列接続された第１キャパシタとシャント接続された第１インダクタとを含む第１セルと、前記第１セルと前記スタブの先端との間に直列接続された第２キャパシタとシャント接続された第２インダクタとを含む第２セルと、を備える。これにより、増幅回路を広帯域化できる。
（１０）上記（１）から（８）のいずれかにおいて、前記左手系線路は、前記ノードと前記スタブの先端との間に直列接続された第１キャパシタとシャント接続された第１インダクタとを含む第１セルと、前記第１セルと前記スタブの先端との間に直列接続された第２キャパシタとシャント接続された第２インダクタとを含む第２セルと、前記第２セルと前記スタブの先端との間に直列接続された第３キャパシタとシャント接続された第３インダクタとを含む第３セルと、を備えてもよい。これにより、増幅回路を広帯域化できる。
（１１）本開示の一実施形態は、入力信号を増幅して増幅された信号を出力端子に出力するアンプと、前記アンプと前記出力端子との間の線路内のノードに端が接続され、左手系線路を含むスタブと、を備え、動作帯域中のいずれかの周波数を基本波として、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、２倍波におけるインピーダンスがショートである第１箇所に位置し、３倍波におけるインピーダンスは、前記第１箇所から時計回りに回転し、インピーダンスがオープンである第２箇所より小さく回転した箇所に位置する増幅回路である。これにより、増幅回路を広帯域化できる。
［本開示の実施形態の詳細］
本開示の実施形態にかかる増幅回路の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
最初に本開示の実施形態の内容を列記して説明する。
（１）本開示の一実施形態は、入力信号を第１信号と第２信号とに分配する第１分配器と、前記第１信号を増幅し、増幅した信号を第３信号として出力するコントロールアンプと、前記第２信号を増幅し、増幅した信号を第４信号として出力する補助アンプと、前記第３信号を用いて前記補助アンプの負荷を変調し、前記第３信号と前記第４信号とを合成し、合成した信号を出力信号として出力する負荷変調回路と、前記コントロールアンプと、前記負荷変調回路とを接続する第１線路と、前記補助アンプと前記負荷変調回路とを接続する第２線路と、の少なくとも１つの線路内におけるノードに端が接続され、左手系線路を含むスタブと、を備え、動作帯域中のいずれかの周波数を基本波として、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、２倍波におけるインピーダンスがショートである第１箇所に位置し、３倍波におけるインピーダンスは、前記第１箇所から時計回りに回転し、インピーダンスがオープンである第２箇所より小さく回転した箇所に位置する増幅回路である。これにより、２倍波における減衰の帯域を広帯域化できる。また、基本波の挿入損失を抑制できる。よって、増幅回路の広帯域化が可能となる。
（２）上記（１）において、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、４倍波のインピーダンスは前記第１箇所から時計回りに回転し、前記第２箇所、または前記第２箇所より小さく回転した箇所に位置してもよい。これにより、２倍波における減衰の帯域を広帯域化できる。
（３）上記（１）または（２）において、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、前記基本波のインピーダンスは前記第１箇所から反時計回りに回転し、前記第２箇所に位置してもよい。これにより、基本波における挿入損失を抑制できる。
（４）上記（１）または（２）において、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、前記基本波のインピーダンスは前記第１箇所から反時計回りに回転し、前記第２箇所より大きく回転した箇所に位置してもよい。これにより、２倍波における減衰の帯域を広帯域化できる。
（５）上記（１）から（４）のいずれかにおいて、前記ノードは、前記第２線路内に設けられていてもよい。これにより、補助アンプが増幅した信号の２倍波を広帯域に抑圧できる。
（６）上記（５）において、前記第２線路に、インピーダンスを整合させる整合回路は設けられていなくてもよい。これにより、小型化が可能となる。
（７）上記（１）から（６）のいずれかにおいて、前記第２信号を、第５信号と、前記第５信号より位相が９０°遅れた第６信号と、に分配する第２分配器を備え、前記補助アンプは、前記第５信号を増幅し、増幅した信号を第７信号として出力する第１アンプと、前記第６信号を増幅し、増幅した信号を第８信号として出力する第２アンプと、を含み、前記負荷変調回路は、前記第７信号が入力する第１端と、前記第８信号が入力する第２端と、前記第２端の対角に位置し前記第３信号が入力する第３端と、前記第１端の対角に位置し前記出力信号を出力する第４端と、を備えるハイブリッドカプラを含むでもよい。これにより、負荷変調回路を広帯域化できる。
（８）上記（１）から（６）のいずれかにおいて、前記負荷変調回路は、前記第4信号が入力する第１端と、前記第３信号が入力する第２端と、前記出力信号が出力する第３端と、を備え、前記第１端に入力した信号を前記第３端に通過させ前記第２端に通過させず、前記第２端に入力した信号を前記第１端に通過させ前記第３端に通過させなくてもよい。これにより、負荷変調回路を広帯域化できる。
（９）上記（１）から（８）のいずれかにおいて、前記左手系線路は、前記ノードと前記スタブの先端との間に直列接続された第１キャパシタとシャント接続された第１インダクタとを含む第１セルと、前記第１セルと前記スタブの先端との間に直列接続された第２キャパシタとシャント接続された第２インダクタとを含む第２セルと、を備える。これにより、増幅回路を広帯域化できる。
（１０）上記（１）から（８）のいずれかにおいて、前記左手系線路は、前記ノードと前記スタブの先端との間に直列接続された第１キャパシタとシャント接続された第１インダクタとを含む第１セルと、前記第１セルと前記スタブの先端との間に直列接続された第２キャパシタとシャント接続された第２インダクタとを含む第２セルと、前記第２セルと前記スタブの先端との間に直列接続された第３キャパシタとシャント接続された第３インダクタとを含む第３セルと、を備えてもよい。これにより、増幅回路を広帯域化できる。
（１１）本開示の一実施形態は、入力信号を増幅して増幅された信号を出力端子に出力するアンプと、前記アンプと前記出力端子との間の線路内のノードに端が接続され、左手系線路を含むスタブと、を備え、動作帯域中のいずれかの周波数を基本波として、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、２倍波におけるインピーダンスがショートである第１箇所に位置し、３倍波におけるインピーダンスは、前記第１箇所から時計回りに回転し、インピーダンスがオープンである第２箇所より小さく回転した箇所に位置する増幅回路である。これにより、増幅回路を広帯域化できる。
［本開示の実施形態の詳細］
本開示の実施形態にかかる増幅回路の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0011】
移動体通信の基地局に用いられる増幅回路では、ドハティ増幅回路が用いられている。ドハティ増幅回路では、メインアンプとピークアンプとが増幅した高周波信号を合成する合成器において、λ／４線路を用いたインピーダンス変換器が用いられる。なお、λは動作帯域の波長である。このため、λ／４線路により、動作帯域が決まり、動作帯域を広帯域化することが難しい。負荷変調型増幅回路では、動作帯域を広帯域化することができる。しかしながら、高調波処理回路において２倍波の減衰の帯域を広帯域化できない。このため、負荷変調型増幅回路の動作帯域を広帯域化することが難しい。
【0012】
［実施例１］
実施例１は、ＬＭＢＡ（Ｌｏａｄ Ｍｏｄｕｌａｔｅｄ Ｂａｌａｎｃｅｄ Ａｍｐｌｉｆｉｅｒ）の例である。図１は、実施例１に係る増幅回路の回路図である。図１に示すように、実施例１の増幅回路１００では、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間にコントロールアンプ１０、補助アンプ１１ａおよび１１ｂが並列に接続されている。入力端子Ｔｉｎに入力信号Ｓｉとして高周波信号が入力する。増幅回路１００が移動体通信の基地局に用いられる場合、高周波信号の周波数は例えば０．５ＧＨｚ以上かつ１０ＧＨｚ以下である。分配器１８（第１分配器）は入力端子Ｔｉｎに入力した入力信号Ｓｉを信号Ｓｉ１（第１信号）とＳｉ２（第２信号）とに分配する。
実施例１は、ＬＭＢＡ（Ｌｏａｄ Ｍｏｄｕｌａｔｅｄ Ｂａｌａｎｃｅｄ Ａｍｐｌｉｆｉｅｒ）の例である。図１は、実施例１に係る増幅回路の回路図である。図１に示すように、実施例１の増幅回路１００では、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間にコントロールアンプ１０、補助アンプ１１ａおよび１１ｂが並列に接続されている。入力端子Ｔｉｎに入力信号Ｓｉとして高周波信号が入力する。増幅回路１００が移動体通信の基地局に用いられる場合、高周波信号の周波数は例えば０．５ＧＨｚ以上かつ１０ＧＨｚ以下である。分配器１８（第１分配器）は入力端子Ｔｉｎに入力した入力信号Ｓｉを信号Ｓｉ１（第１信号）とＳｉ２（第２信号）とに分配する。
【0013】
信号Ｓｉ１は位相調整回路１７を通過しコントロールアンプ１０に入力する。位相調整回路１７は、信号Ｓｏ１と信号Ｓｏ２ａおよびＳｏ２ｂとの位相を調整する回路である。分配器１８とコントロールアンプ１０との間に、インピーダンスを整合させる整合回路が設けられていてもよい。コントロールアンプ１０は、信号Ｓｉ１を増幅し、増幅された信号を信号Ｓｏ１（第３信号）として出力する。コントロールアンプ１０が増幅した信号Ｓｏ１は、高調波処理回路１２および整合回路１４を介し負荷変調回路１５の端３０ｃに出力される。整合回路１４は、コントロールアンプ１０から整合回路１４を見たインピーダンスと整合回路１４から負荷変調回路１５を見たインピーダンスとを整合させる。コントロールアンプ１０と負荷変調回路１５との間の線路は線路２６である。高調波処理回路１２は、線路２６を通過する信号Ｓｏ１のうち２倍波成分を抑圧する。
【0014】
分配器１８が分配した信号Ｓｉ２は、分配器１６によりさらに信号Ｓｉ２ａとＳｉ２ｂに分配される。分配器１６は、例えばハイブリッドカプラである。端３２ａから３２ｄはハイブリッドカプラの端子であり、端３２ａと３２ｄとが対角の端子であり、端３２ｂと端３２ｃとが対角の端子である。端３２ａに入力した信号Ｓｉ２は、端３２ｃおよび３２ｄにそれぞれ信号Ｓｉ２ａおよびＳｉ２ｂとして出力される。信号Ｓｉ２ｂは信号Ｓｉ２ａより９０°位相が遅れている。信号Ｓｉ２ａとＳｉ２ｂとの振幅はほぼ同じである。端３２ｂは基準負荷Ｒｏにより終端されている。このように、分配器１６（第２分配器）は、信号Ｓｉ２を信号Ｓｉ２ａ（第５信号）と、信号Ｓｉ２ａより位相が９０°遅れた信号Ｓｉ２ｂ（第６信号）とを生成する。
【0015】
補助アンプ１１ａ（第１アンプ）は、信号Ｓｉ２ａを増幅し、増幅した信号を信号Ｓｏ２ａ（第７信号）として出力する。補助アンプ１１ｂ（第２アンプ）は、信号Ｓｉ２ｂを増幅し、増幅した信号を信号Ｓｏ２ｂ（第８信号）として出力する。補助アンプ１１ａおよび１１ｂはほぼ同じ大きさであり、補助アンプ１１ａおよび１１ｂの動作点はほぼ同じである。分配器１６と補助アンプ１１ａとの間および分配器１６と補助アンプ１１ｂとの間に、インピーダンスを整合させる整合回路が各々設けられていてもよい。補助アンプ１１ａと負荷変調回路１５との間の線路は線路２５ａである。補助アンプ１１ｂと負荷変調回路１５との間の線路は線路２５ｂである。高調波処理回路１３ａおよび１３ｂは、線路２５ａおよび２５ｂをそれぞれ通過する信号Ｓｏ２ａおよびＳｏ２ｂのうち２倍波成分をそれぞれ抑圧する。
【0016】
負荷変調回路１５は、例えばハイブリッドカプラである。端３０ａから３０ｄはハイブリッドカプラの端子であり、端３０ａと３０ｄとが対角の端子であり、端３０ｂと端３０ｃとが対角の端子である。信号Ｓｏ２ａおよびＳｏ２ｂはそれぞれ端３０ａおよび３０ｂに入力する。信号Ｓｏ１は端３０ｃに入力する。端３０ｄから出力信号Ｓｏが出力端子Ｔｏｕｔに出力される。出力端子Ｔｏｕｔは負荷抵抗ＲＬを介し接地されている。負荷抵抗ＲＬは例えば５０Ωである。コントロールアンプ１０および補助アンプ１１ａおよび１１ｂにバイアス電圧を供給するバイアス回路の図示は省略されている。
【0017】
コントロールアンプ１０、補助アンプ１１ａおよび１１ｂは、例えばＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であり、ソースは接地され、ゲートに高周波信号が入力し、ドレインから高周波信号が出力される。ＦＥＴは、例えばＧａＮ ＨＥＭＴ（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）またはＬＤＭＯＳ（Ｌａｔｅｒａｌｌｙ Ｄｉｆｆｕｓｅｄ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）である。コントロールアンプ１０、補助アンプ１１ａおよび１１ｂにはそれぞれ多段のＦＥＴが設けられていてもよい。
【0018】
コントロールアンプ１０は、ＡＢ級またはＢ級動作し、補助アンプ１１ａおよび１１ｂはＣ級動作する。入力信号Ｓｉの入力電力が小さいときにはコントロールアンプ１０が主に入力信号Ｓｉを増幅する。入力電力が大きくなると、コントロールアンプ１０に加え、補助アンプ１１ａおよび１１ｂが入力信号Ｓｉのピークを増幅する。これにより、コントロールアンプ１０と補助アンプ１１ａおよび１１ｂとが入力信号Ｓｉを増幅する。
【0019】
入力信号Ｓｉの電力が小さく、補助アンプ１１ａおよび１１ｂが動作していないとき、端３０ｃから負荷変調回路１５に入力した信号Ｓｏ１は、端３０ａおよび３０ｂにおいて各々信号Ｓｏ１／２に２分割される。端３０ｂの信号Ｓｏ１／２の位相は、端３０ａの信号Ｓｏ１／２の位相より９０°遅れている。信号Ｓｏ１／２は、端３０ａおよび３０ｂにおいて反射される。信号Ｓｏ１／２は、端３０ｄおいて合成される。端３０ａにおいて反射された信号Ｓｏ１／２の位相は端３０ｂにおいて反射された信号Ｓｏ１／２の位相より９０°遅くなる。これにより、端３０ｄにおいて、２つの信号Ｓｏ１／２の位相が揃い、信号Ｓｏ１が合成される。合成された信号Ｓｏ１は、出力端子Ｔｏｕｔに出力信号Ｓｏとして出力される。このとき、補助アンプ１１ａおよび１１ｂから負荷変調回路１５を見た反射係数は１より大きく、補助アンプ１１ａおよび１１ｂの負荷インピーダンスは実質的に高い。
【0020】
入力信号Ｓｉの電力が大きく、補助アンプ１１ａおよび１１ｂが動作するとき、信号Ｓｏ２ｂは信号Ｓｏ２ａより位相が９０°遅れている。端３０ｂにおける信号Ｓｏ１／２は端３０ａにおける信号Ｓｏ１／２より位相が９０°遅れている。これにより、位相調整回路１７が、信号Ｓｉ１の位相を適宜調整することで、端３０ａにおける信号Ｓｏ２ａとＳｏ１／２との位相が揃い、端３０ｂにおける信号Ｓｏ２ｂとＳｏ１／２との位相が揃う。端３０ａにおいて合成された信号Ｓｏ２ａ＋Ｓｏ１／２と端３０ｂにおいて合成された信号Ｓｏ２ｂ＋Ｓｏ１／２とは、端３０ｄにおいて合成される。合成された信号Ｓｏ１＋Ｓｏ２ａ＋Ｓｏ２ｂは、出力端子Ｔｏｕｔに出力信号Ｓｏとして出力される。このとき、補助アンプ１１ａおよび１１ｂから負荷変調回路１５を見た反射係数は、１より小さく、信号Ｓｏ２ａおよびＳｏ２ｂの振幅が大きいほど小さくなる。このため、補助アンプ１１ａおよび１１ｂの負荷インピーダンスは実質的に低くなる。このように、負荷変調回路１５は、補助アンプ１１ａおよび１１ｂから負荷変調回路１５を見た負荷インピーダンスを、信号Ｓｏ２ａおよびＳｏ２ｂの振幅に依存して変調させる。
【0021】
［負荷変調回路の例］
図２は、実施例１におけるハイブリッドカプラの回路の例を示す回路図である。図２に示すように、端３０ａと３０ｂとの間、端３０ｂと３０ｄとの間、端３０ｄと３０ｃとの間、端３０ｃと３０ａとの間に、伝送線路３４が各々接続されている。伝送線路３４は、電気長が基本波の波長λの１／４である。このように、ハイブリッドカプラとして、分布定数型ブランチラインカプラを用いることができる。ハイブリッドカプラには、キャパシタとインダクタを用いた集中乗数型ブランチラインカプラを用いてもよい。負荷変調回路１５には、２本のλ／４線路を電磁界結合させた分布結合型カプラ、２本のインダクタを電磁界結合させた密巻コイルカプラを用いてもよい。分配器１６には、ハイブリッドカプラ以外にも、ウィルキンソン型分配器とλ／４線路を用いてもよい。
図２は、実施例１におけるハイブリッドカプラの回路の例を示す回路図である。図２に示すように、端３０ａと３０ｂとの間、端３０ｂと３０ｄとの間、端３０ｄと３０ｃとの間、端３０ｃと３０ａとの間に、伝送線路３４が各々接続されている。伝送線路３４は、電気長が基本波の波長λの１／４である。このように、ハイブリッドカプラとして、分布定数型ブランチラインカプラを用いることができる。ハイブリッドカプラには、キャパシタとインダクタを用いた集中乗数型ブランチラインカプラを用いてもよい。負荷変調回路１５には、２本のλ／４線路を電磁界結合させた分布結合型カプラ、２本のインダクタを電磁界結合させた密巻コイルカプラを用いてもよい。分配器１６には、ハイブリッドカプラ以外にも、ウィルキンソン型分配器とλ／４線路を用いてもよい。
【0022】
［比較例１］
比較例１として、ドハティ増幅回路を説明する。図３は、比較例１に係る増幅回路の回路図である。図３に示すように、比較例１の増幅回路１１０では、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間にメインアンプ１０ａとピークアンプ１１ｃが並列に設けられている。分配器１８は入力信号Ｓｉを信号Ｓｉ１とＳｉ２とに分配する。メインアンプ１０ａは位相調整回路１７を通過した信号Ｓｉ１を増幅し、増幅した信号Ｓｏ１を高調波処理回路１２および整合回路１４を介し合成器１５ａに出力する。ピークアンプ１１ｃは信号Ｓｉ２を増幅し、増幅した信号Ｓｏ２を高調波処理回路１３および整合回路１４ａを介し合成器１５ａに出力する。合成器１５ａは信号Ｓｏ１とＳｏ２を合成し、合成した信号を出力信号Ｓｏとして出力する。
比較例１として、ドハティ増幅回路を説明する。図３は、比較例１に係る増幅回路の回路図である。図３に示すように、比較例１の増幅回路１１０では、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間にメインアンプ１０ａとピークアンプ１１ｃが並列に設けられている。分配器１８は入力信号Ｓｉを信号Ｓｉ１とＳｉ２とに分配する。メインアンプ１０ａは位相調整回路１７を通過した信号Ｓｉ１を増幅し、増幅した信号Ｓｏ１を高調波処理回路１２および整合回路１４を介し合成器１５ａに出力する。ピークアンプ１１ｃは信号Ｓｉ２を増幅し、増幅した信号Ｓｏ２を高調波処理回路１３および整合回路１４ａを介し合成器１５ａに出力する。合成器１５ａは信号Ｓｏ１とＳｏ２を合成し、合成した信号を出力信号Ｓｏとして出力する。
【0023】
合成器１５ａは、インピーダンス変換器として、λ／４線路１９ａおよび１９ｂを備えている。ピークアンプ１１ｃの負荷インピーダンスは、λ／４線路１９ａおよび１９ｂを用い変調される。この場合、周波数が変わると、λ／４線路の電気長がλ／４からずれるため動作帯域を広帯域化することが難しい。一例では、λ／４線路１９ａおよび１９ｂを用いた合成器の比帯域は８％程度である。実施例１のようなＬＭＢＡでは、ハイブリッドカプラを用い、補助アンプ１１ａおよび１１ｂの負荷インピーダンスを変調するため、動作帯域の広帯域化が可能となる。ハイブリッドカプラの比帯域は、例えば市販されているハイブリッドカプラにおいて最大で１２０％である。このように、ＬＭＢＡでは、合成器を広帯域化することができる。
【0024】
［高調波処理回路の例］
図４は、実施例１における高調波処理回路の例を示す回路図である。図４に示すように、ノードＮ１とＮ２との間に線路２６または２５が設けられている。線路２６または２５内のノードＮ０にスタブ２２の第１端が接続されている。
図４は、実施例１における高調波処理回路の例を示す回路図である。図４に示すように、ノードＮ１とＮ２との間に線路２６または２５が設けられている。線路２６または２５内のノードＮ０にスタブ２２の第１端が接続されている。
【0025】
［比較例２：右手系線路のスタブ］
比較例２として、高調波処理回路１２、１３ａおよび１３ｂに、右手系線路のスタブを用いた例を説明する。右手系線路は誘電率が正の材料からなる線路であり、伝送線路により形成されている。比較例１は、λ／８オープンスタブとλ／４ショートスタブである。λは基本波の波長である。図５は、右手系のλ／４オープンスタブおよびλ／８ショートスタブにおける位相に対する周波数を示す図である。横軸の位相は、ノードＮ０からスタブ２２に出力された信号がスタブ２２の先端に達したときの位相（すなわち、位相差）を示している。縦軸は、信号の周波数であり、ＤＣ（Ｄｉｒｃｔ Ｃｕｒｒｅｎｔ）、基本波、２倍波、３倍波および４倍波の周波数は、それぞれＤＣ、ｆｏ、２ｆｏ、３ｆｏおよび４ｆｏである。実線はλ／４ショートスタブであり、破線は、λ／８オープンスタブである。
比較例２として、高調波処理回路１２、１３ａおよび１３ｂに、右手系線路のスタブを用いた例を説明する。右手系線路は誘電率が正の材料からなる線路であり、伝送線路により形成されている。比較例１は、λ／８オープンスタブとλ／４ショートスタブである。λは基本波の波長である。図５は、右手系のλ／４オープンスタブおよびλ／８ショートスタブにおける位相に対する周波数を示す図である。横軸の位相は、ノードＮ０からスタブ２２に出力された信号がスタブ２２の先端に達したときの位相（すなわち、位相差）を示している。縦軸は、信号の周波数であり、ＤＣ（Ｄｉｒｃｔ Ｃｕｒｒｅｎｔ）、基本波、２倍波、３倍波および４倍波の周波数は、それぞれＤＣ、ｆｏ、２ｆｏ、３ｆｏおよび４ｆｏである。実線はλ／４ショートスタブであり、破線は、λ／８オープンスタブである。
【0026】
図６は、比較例２のλ／４ショートスタブをノードＮ０から見たインピーダンスＺを示すスミスチャートである。スミスチャートの左端はショートの箇所５０であり、右端はオープンの箇所５１である。直線は実軸に対応する。円の中心は基準インピーダンスに対応し、円の外周は基準インピーダンスで規格化したインピーダンスＺの絶対値（すなわち反射係数）が１に対応する。図６に示すように、ＤＣの信号では、インピーダンスＺは、ショートであり、箇所５０に位置する。信号の周波数がＤＣから高くなると、矢印５２ａのように、インピーダンスＺは時計回り（すなわち右回り）に角θ回転する。基本波ｆｏでは、ノードＮ０とスタブ２２の先端との距離は位相に換算して９０°に相当する。このとき、インピーダンスＺはオープンの箇所５１となる。さらに周波数が高くなると、矢印５２ｂのように、インピーダンスＺは時計回りに回転する。２倍波２ｆｏでは、ノードＮ０とスタブ２２の先端との距離は位相に換算して１８０°に相当する。インピーダンスＺはショートの箇所５０となる。３倍波３ｆｏおよび４倍波４ｆｏでは、位相はそれぞれ２７０°および３６０°であり、インピーダンスＺは、それぞれオープンの箇所５１およびショートの箇所５０に位置する。
【0027】
図７は、比較例２のλ／８オープンスタブをノードＮ０から見たインピーダンスＺを示すスミスチャートである。図７に示すように、ＤＣの信号では、インピーダンスＺは、オープンであり、箇所５１に位置する。信号の周波数がＤＣから高くなると、矢印５２ｂのように、インピーダンスＺは時計回りに角θ回転する。基本波ｆｏでは、ノードＮ０とスタブ２２の先端との距離は位相に換算して４５°に相当する。このとき、インピーダンスＺはスミスチャートの下端に位置する。さらに周波数が高くなると、インピーダンスＺは時計回り（すなわち右回り）に回転する。２倍波２ｆｏでは、ノードＮ０とスタブ２２の先端との距離は位相に換算して９０°に相当する。インピーダンスＺはショートの箇所５０となる。３倍波３ｆｏおよび４倍波４ｆｏでは、位相はそれぞれ１３５°および１８０°であり、インピーダンスＺは、スミスチャートにおいてそれぞれ上端の位置およびオープンの箇所５１に位置する。
【0028】
図５から図７のように、λ／４ショートスタブおよびλ／８オープンスタブでは、位相がそれぞれ９０°および１８０°のとき、２倍波２ｆｏにおける、Ｚ０からスタブ２２を見たインピーダンスＺをショートにできる。これにより、線路２６、２５ａおよび２５ｂを通過する２倍波２ｆｏの信号はノードＮ０において反射される。これにより、２倍波２ｆ０の反射係数を大きくすることができる。
【0029】
しかし、λ／８オープンスタブでは、基本波ｆｏにおいて、インピーダンスＺはオープンの箇所５１に位置しない。これにより、線路２６、２５ａおよび２５ｂを伝送する基本波ｆｏの反射が生じ、損失が大きくなってしまう。λ／４ショートスタブでは、基本波ｆｏにおいて、インピーダンスはオープンの箇所５１に位置する。λ／４ショートスタブでは、λ／８オープンスタブに対し、周波数に対する位相の変化が大きい。すなわち、周波数が変化すると、位相が大きく変化する。よって、λ／４ショートスタブでは、λ／８オープンスタブに比べ、帯域が狭くなってしまう。このように、高調波処理回路１２および１３に、λ／８オープンスタブを用いると、基本波ｆｏの周波数における損失が大きくなる。高調波処理回路１２および１３に、λ／４ショートスタブを用いると、２倍波を処理する帯域が狭くなってしまう。
【0030】
［左手系線路のスタブの説明］
図８は、実施例１におけるスタブの回路図である。左手系線路は誘電率が負の材料に相当する線路であり、キャパシタおよびインダクタを用いることで、疑似的に実現可能である。図８に示すように、スタブ２２は、２個のセル２４ａおよび２４ｂを備える左手系線路２０を含む。セル２４ａは、直列接続されたキャパシタＣ１とシャント接続されたインダクタＬ１を備えている。セル２４ｂは、直列接続されたキャパシタＣ２とシャント接続されたインダクタＬ２を備えている。スタブ２２は、右手系線路２１を含む。右手系線路２１は、例えば伝送線路Ｔ１である。スタブ２２は、右手系線路２１を含まなくてもよい。しかし、ノードＮ０とセル２４ａとを接続するための伝送線路Ｔ１を設けると、スタブ２２は右手系線路２１を含むことになる。
図８は、実施例１におけるスタブの回路図である。左手系線路は誘電率が負の材料に相当する線路であり、キャパシタおよびインダクタを用いることで、疑似的に実現可能である。図８に示すように、スタブ２２は、２個のセル２４ａおよび２４ｂを備える左手系線路２０を含む。セル２４ａは、直列接続されたキャパシタＣ１とシャント接続されたインダクタＬ１を備えている。セル２４ｂは、直列接続されたキャパシタＣ２とシャント接続されたインダクタＬ２を備えている。スタブ２２は、右手系線路２１を含む。右手系線路２１は、例えば伝送線路Ｔ１である。スタブ２２は、右手系線路２１を含まなくてもよい。しかし、ノードＮ０とセル２４ａとを接続するための伝送線路Ｔ１を設けると、スタブ２２は右手系線路２１を含むことになる。
【0031】
図９は、スタブＡおよびＢにおける位相に対する周波数を示す図である。スタブＡは、比較例２に相当するスタブであり、スタブＢは実施例１に相当するスタブである。図９に示すように、左手系線路では、位相が０°のとき、周波数は無限大である。右手系線路を含む線路では、右手系線路の影響により、周波数は有限となる。位相を負に大きくすると、周波数が低くなる。セルの個数がｎ個の左手系線路では、負次数共振を２ｎ－１個設定することができる。－１次、－２次および－３次の共振は、位相がそれぞれ－９０°、－１８０°および－２７０°において設定でき、位相が－３６０°のとき、周波数はＤＣとなる。位相が－９０°、－１８０°および－２７０°における周波数は、キャパシタＣ１およびＣ２のキャパシタンス、並びに、インダクタＬ１およびＬ２のインダクタンスを適宜設定することで、任意に設定できる。
【0032】
スタブＡでは、位相が－９０°、－１８０°および－２７０°のときの周波数を、それぞれ３倍波３ｆｏ、２倍波２ｆｏおよび基本波ｆｏとなるように、設定する。スタブＢでは、位相が－９０°、－１８０°および－２７０°のときの周波数を、それぞれ４倍波４ｆｏより高い周波数、２倍波２ｆｏおよび基本波ｆｏとなるように、設定する。
【0033】
図１０は、スタブＡをノードＮ０から見たインピーダンスＺを示すスミスチャートである。図１０に示すように、位相が－９０°のとき、３倍波３ｆｏにおいて、インピーダンスＺはオープンの箇所５１に位置している。周波数が低くなると、位相が負に大きくなる。矢印５２ｃのように、インピーダンスＺはスミスチャート上を反時計回り（すなわち左周り）に回転する。位相が－１８０°のとき、２倍波２ｆｏにおいて、インピーダンスＺはショートの箇所５０に位置している。周波数が低くなると、位相が負に大きくなる。矢印５２ｄのように、インピーダンスＺはスミスチャート上を反時計回りに回転する。位相が－２７０°のとき、基本波ｆｏにおいて、インピーダンスＺはオープンの箇所５１に位置している。さらに、周波数が低くなり、ＤＣでは、位相が－３６０°となり、インピーダンスＺはショートの箇所５０に位置している。
【0034】
図１１は、スタブＢをノードＮ０から見たインピーダンスＺを示すスミスチャートである。図１１に示すように、位相が－９０°のとき、４倍波４ｆｏより高い周波数において、インピーダンスＺはオープンの箇所５１に位置している。周波数が低くなると、位相が負に大きくなる。矢印５２ｃのように、インピーダンスＺはスミスチャート上を反時計回りに回転する。位相が－１８０°のとき、２倍波２ｆｏにおいて、インピーダンスＺはショートの箇所５０に位置している。４倍波４ｆｏおよび３倍波３ｆｏでは、位相は－９０°と－１８０°の間であり、インピーダンスＺは、スミスチャート上では、スミスチャートの上半分の外周付近に位置する。基本波ｆｏおよびＤＣにおけるインピーダンスＺのスミスチャート上の位置は図１０のスタブＡと同じである。
【0035】
見方を変え、周波数がＤＣのときから周波数を高くしていくことを考える。ＤＣでは、位相が－３６０°である。スミスチャート上では、インピーダンスＺはショートの箇所５０に位置する。周波数がＤＣから基本波ｆｏになると、インピーダンスＺは、スミスチャート上を時計回りに角θ１回転する。角θ１は略１８０°である。周波数が基本波ｆｏから２倍波２ｆｏになると、インピーダンスＺは、スミスチャート上を時計回りに角θ２回転する。角θ２は略１８０°である。周波数が２倍波２ｆｏから３倍波３ｆｏになると、インピーダンスＺは、スミスチャート上を時計回りに角θ３回転する。角θ３は１８０°より小さく、例えば９０°以下である。周波数が３倍波３ｆｏから４倍波４ｆｏになると、インピーダンスＺは、スミスチャート上を時計回りに角θ４回転する。θ４は１８０°より小さく、例えば９０°以下である。
【0036】
図９のように、スタブＢでは、スタブＡに比べ、２倍波２ｆｏにおいて、周波数に対する位相の変化を小さくできる。これにより、高調波処理回路１２および１３に、スタブＢを用いると、２倍波を処理する帯域を広くできる。
【0037】
図１２は、λ／８オープンスタブ、スタブＡおよびＢを設けた線路の通過特性を示す図である。横軸は、図４および図８において、ノードＮ１からＮ２を見た通過特性であり、ノードＮ１およびＮ２をそれぞれポート１およびポート２としたときの｜Ｓ２１｜をｄＢ表示した値に相当する。縦軸は周波数である。
【0038】
図１２に示すように、λ／８オープンスタブ、スタブＡおよびＢでは、いずれも、２倍波２ｆｏにおいて、ノードＮ０からスタブ２２を見たインピーダンスＺがショートであり、｜Ｓ２１｜は負に大きい。よって、ノードＮ１からＮ２に通過する信号はノードＮ０においてほとんど反射される。インピーダンスＺがオープンのとき、ノードＮ１からＮ２に通過する信号はスタブ２２の影響を受けず、｜Ｓ２１｜はほぼ０となり、挿入損失が小さい。しかし、λ／８オープンスタブでは、オープンとなる周波数はＤＣと４倍波４ｆｏである。このため、基本波ｆｏでは、｜Ｓ２１｜は負に大きくなる。よって、基本波ｆｏにおける挿入損失が大きくなる。
【0039】
スタブＡでは、基本波ｆｏおよび３倍波３ｆｏにおいて、インピーダンスＺはオープンである。よって、ノードＮ１からＮ２に通過する信号はスタブ２２の影響を受けず、｜Ｓ２１｜はほぼ０となり、挿入損失が小さい。しかし、図９のように、スタブＡでは、２倍波２ｆｏ付近において、周波数に対する位相の変化が大きいため、｜Ｓ２１｜を負に大きくできる帯域がλ／８より小さくなる。よって、２倍波２ｆｏを処理できる帯域が狭くなってしまう。
【0040】
スタブＢでは、基本波ｆｏにおいて、インピーダンスＺはオープンである。よって、ノードＮ１からＮ２に通過する信号はスタブ２２の影響を受けず、｜Ｓ２１｜はほぼ０となり、挿入損失が小さい。さらに、インピーダンスＺがオープンとなる周波数は、４倍波４ｆｏより高い。このため、スタブＢでは、２倍波２ｆｏ付近において、周波数に対する位相の変化を小さくできる。｜Ｓ２１｜を負に大きくできる帯域がスタブＡより広くなる。よって、２倍波２ｆｏを処理できる帯域をスタブＡより大きくできる。
【0041】
［実施例１の変形例１］
実施例１の変形例１として、スタブ２２をスタブＣとした例について説明する。図１３は、スタブＢおよびＣにおける位相に対する周波数を示す図である。スタブＣは、実施例１の変形例１に相当するスタブである。図１３に示すように、スタブＣでは、位相が－２７０°における－３次共振の周波数がＤＣと基本波ｆｏの間に位置する。このため、基本波ｆｏと２倍波２ｆｏとの間における周波数に対する位相の変化はスタブＢより小さくなる。その他は図９と同じであり説明を省略する。
実施例１の変形例１として、スタブ２２をスタブＣとした例について説明する。図１３は、スタブＢおよびＣにおける位相に対する周波数を示す図である。スタブＣは、実施例１の変形例１に相当するスタブである。図１３に示すように、スタブＣでは、位相が－２７０°における－３次共振の周波数がＤＣと基本波ｆｏの間に位置する。このため、基本波ｆｏと２倍波２ｆｏとの間における周波数に対する位相の変化はスタブＢより小さくなる。その他は図９と同じであり説明を省略する。
【0042】
図１４は、スタブＣをノードＮ０から見たインピーダンスＺを示すスミスチャートである。図１４に示すように、ＤＣでは、インピーダンスＺは、スミスチャート上においてショートの箇所５０に位置する。周波数がＤＣから基本波ｆｏになると、インピーダンスＺは、スミスチャート上を時計回りに角θ１回転する。角θ１は１８０°より大きい。ＤＣと基本波ｆｏとの間の周波数において、インピーダンスＺがオープンの箇所５１に位置する。周波数が基本波ｆｏから２倍波２ｆｏになると、インピーダンスＺは、スミスチャート上を時計回りに角θ２回転する。角θ２は１８０°より小さく、角θ１＋θ２はほぼ３６０°である。２倍波２ｆｏの周波数において、インピーダンスＺはショートの箇所５０に位置する。周波数が２倍波２ｆｏから３倍波３ｆｏになると、インピーダンスＺは、スミスチャート上を時計回りに角θ３回転する。角θ３は１８０°より小さく、例えば９０°以下である。周波数が３倍波３ｆｏから４倍波４ｆｏになると、インピーダンスＺは、スミスチャート上を時計回りに角θ４回転する。θ４は１８０°より小さく、例えば９０°以下である。
【0043】
図１５は、λ／８オープンスタブ、スタブＢおよびＣを設けた線路の通過特性を示す図である。図１５に示すように、スタブＣでは、基本波ｆｏにおいてインピーダンスＺがオープンでないため、基本波ｆｏにおける｜Ｓ２１｜が負に大きくなるものの、ＤＣと基本波ｆｏの間において、インピーダンスＺがオープンの箇所５１に位置するため、基本波ｆｏにおける｜Ｓ２１｜はλ／８オープンスタブより負に小さい。これにより、基本波ｆｏにおける挿入損失はλ／８オープンスタブより小さくなる。また、図１３のように、スタブＣでは、スタブＢに比べ２倍波２ｆｏにおける周波数の変化に対する位相の変化を小さくできる。これにより、２倍波２ｆｏより低い周波数において、２倍波２ｆｏを減衰させる帯域を、スタブＢより広帯域化できる。実施例１の変形例１のように、－３次共振の周波数はＤＣと基本波ｆｏとの間でもよい。
【0044】
［シミュレーション］
λ／８オープンスタブ、スタブＡおよびスタブＣについて、線路２６、２５ａおよび２５ｂの通過特性｜Ｓ２１｜をシミュレーションした。
スタブＡおよびＣの条件は以下である。
スタブＡ
キャパシタＣ１：０．３ｐＦ
インダクタＬ１：４．７ｎＨ
キャパシタＣ２：０．１ｐＦ
インダクタＬ２：１ｎＨ
伝送線路Ｔ１：周波数が３．５ＧＨｚにおける特性インピーダンスは８０Ω、電気長は、位相に換算し９°
スタブＣ
キャパシタＣ１：０．８ｐＦ
インダクタＬ１：２．２ｎＨ
キャパシタＣ２：０．４ｐＦ
インダクタＬ２：０．２ｎＨ
伝送線路Ｔ１：周波数が３．５ＧＨｚにおける特性インピーダンスは８０Ω、電気長は、位相に換算し８°
λ／８オープンスタブ、スタブＡおよびスタブＣについて、線路２６、２５ａおよび２５ｂの通過特性｜Ｓ２１｜をシミュレーションした。
スタブＡおよびＣの条件は以下である。
スタブＡ
キャパシタＣ１：０．３ｐＦ
インダクタＬ１：４．７ｎＨ
キャパシタＣ２：０．１ｐＦ
インダクタＬ２：１ｎＨ
伝送線路Ｔ１：周波数が３．５ＧＨｚにおける特性インピーダンスは８０Ω、電気長は、位相に換算し９°
スタブＣ
キャパシタＣ１：０．８ｐＦ
インダクタＬ１：２．２ｎＨ
キャパシタＣ２：０．４ｐＦ
インダクタＬ２：０．２ｎＨ
伝送線路Ｔ１：周波数が３．５ＧＨｚにおける特性インピーダンスは８０Ω、電気長は、位相に換算し８°
【0045】
図１６は、シミュレーションにおけるλ／８オープンスタブ、スタブＡおよびＣを設けた線路の周波数に対する｜Ｓ２１｜を示す図である。横軸は、図４および図８において、線路２６、２５ａおよび２５ｂにノードＮ１から入力する高周波信号の周波数を示す。縦軸は、図４および図８において、ノードＮ１からＮ２への高周波信号の通過特性であり、｜Ｓ２１｜である。帯域Ｂｏは基本波ｆｏの帯域であり、帯域２Ｂｏは２倍波２ｆｏの帯域である。図１６に示すように、λ／８オープンスタブでは、帯域２Ｂｏの端において、｜Ｓ２１｜は－８ｄＢ以下であり、帯域２Ｂｏ内の信号を抑圧する。しかし、帯域Ｂｏにおける｜Ｓ２１｜は－２ｄＢ程度であり、挿入損失が大きくなる。スタブＡでは、帯域Ｂｏにおける｜Ｓ２１｜は、ほとんど０ｄＢであり、挿入損失が小さい。しかし、帯域２Ｂｏの端における｜Ｓ２１｜は－２ｄＢであり、２倍波２ｆｏを抑圧する帯域が狭い。スタブＣでは、帯域Ｂｏにおける｜Ｓ２１｜は、ほとんど０ｄＢであり、挿入損失が小さい。さらに、帯域２Ｂｏの端における｜Ｓ２１｜は－７ｄＢであり、λ／８オープンスタブと同程度にできる。シミュレーションでは、スタブＣを用いた増幅回路において、動作帯域の中心周波数を３．７ＧＨｚとしたときにおける増幅回路の比帯域を２７％とすることができた。
【0046】
［実施例１の変形例２］
実施例１の変形例２として、スタブ２２をスタブＤとした例について説明する。図１７は、実施例１の変形例２におけるスタブの回路図である。図１７に示すように、スタブＤであるスタブ２２は、３個のセル２４ａから２４ｃの左手系線路２０を含む。セル２４ｃは、セル２４ｂとスタブ２２の先端との間に位置し、直列接続されたキャパシタＣ３とシャント接続されたインダクタＬ３を備えている。その他の構成は、実施例１の図８と同じであり説明を省略する。
実施例１の変形例２として、スタブ２２をスタブＤとした例について説明する。図１７は、実施例１の変形例２におけるスタブの回路図である。図１７に示すように、スタブＤであるスタブ２２は、３個のセル２４ａから２４ｃの左手系線路２０を含む。セル２４ｃは、セル２４ｂとスタブ２２の先端との間に位置し、直列接続されたキャパシタＣ３とシャント接続されたインダクタＬ３を備えている。その他の構成は、実施例１の図８と同じであり説明を省略する。
【0047】
図１８は、スタブＢおよびＤにおける位相に対する周波数を示す図である。図１８に示すように、スタブＤでは、セルの個数が３個であり、負次数共振を５個設定することができる。－３次、－４次および－５次の共振は、位相がそれぞれ－２７０°、－３６０°および－４５０°である。位相が－２７０°、－３６０°および－４５０°のときの周波数を、それぞれ４倍波４ｆｏより高い周波数、２倍波２ｆｏおよび基本波ｆｏとなるように、設定する。これにより、スタブＤは、スタブＢと同様に、２倍波２ｆｏを抑圧する帯域を広くでき、かつ基本波ｆｏの挿入損失を抑制できる。
【0048】
［実施例２］
図１９は、実施例２に係る増幅回路の回路図である。図１９に示すように、実施例２の増幅回路１０２では、分配器１８（第１分配器）は入力端子Ｔｉｎに入力した入力信号Ｓｉを信号Ｓｉ１（第１信号）とＳｉ２（第２信号）とに分配する。信号Ｓｉ１はコントロールアンプ１０に入力する。コントロールアンプ１０は、信号Ｓｉ１を増幅し、増幅された信号を信号Ｓｏ１（第３信号）として出力する。コントロールアンプ１０が増幅した信号Ｓｏ１は、高調波処理回路１２を通過し負荷変調回路１５ｃの端３０ｃに出力される。
図１９は、実施例２に係る増幅回路の回路図である。図１９に示すように、実施例２の増幅回路１０２では、分配器１８（第１分配器）は入力端子Ｔｉｎに入力した入力信号Ｓｉを信号Ｓｉ１（第１信号）とＳｉ２（第２信号）とに分配する。信号Ｓｉ１はコントロールアンプ１０に入力する。コントロールアンプ１０は、信号Ｓｉ１を増幅し、増幅された信号を信号Ｓｏ１（第３信号）として出力する。コントロールアンプ１０が増幅した信号Ｓｏ１は、高調波処理回路１２を通過し負荷変調回路１５ｃの端３０ｃに出力される。
【0049】
信号Ｓｉ２は補助アンプ１１に入力する。分配器１８と補助アンプ１１との間に、インピーダンスを整合させる整合回路が設けられていてもよい。補助アンプ１１は、信号Ｓｉ２を増幅し、増幅された信号を信号Ｓｏ２（第４信号）として出力する。補助アンプ１１が増幅した信号Ｓｏ２は、高調波処理回路１３を通過し負荷変調回路１５ｃの端３０ａに出力される。負荷変調回路１５ｃにおいて、信号Ｓｏ１とＳｏ２が合成され、合成された信号が端３０ｄから出力信号Ｓｏとして出力端子Ｔｏｕｔから出力される。
【0050】
入力信号Ｓｉが小さく、補助アンプ１１が動作していないとき、負荷変調回路１５ｃから補助アンプ１１を見たインピーダンスはほぼオープンである。このため、負荷変調回路１５ｃの端３０ｃに入力した信号Ｓｏ１は、端３０ａにおいて反射し、端３０ｄから出力信号Ｓｏとして出力される。
【0051】
入力信号Ｓｉが大きく、補助アンプ１１が動作しているとき、信号Ｓｏ２が端３０ａに入力し、信号Ｓｏ１は端３０ａで反射する。信号Ｓｏ２の電力が大きくなると反射率が小さくなる。これにより、補助アンプ１１から負荷変調回路１５ｃを見た負荷インピーダンスが小さくなる。このように、補助アンプ１１の負荷が、信号Ｓｏ２の電力により実質的に調整される。すなわち、負荷変調回路１５ｃは、信号Ｓｏ１を用いて補助アンプ１１の負荷を変調し、信号Ｓｏ１とＳｏ２とを合成し、合成した信号を出力する。これにより、信号Ｓｏ２の電力の大きさにより、負荷インピーダンスを補助アンプ１１の特性が向上するように設定できる。
【0052】
このように動作する負荷変調回路１５ｃとしては、例えば、端３０ａに入力した信号を端３０ｄに通過させ、端３０ｃには通過させず、端３０ｃに入力した信号を端３０ａに通過させ、端３０ｄに通過させず、端３０ｄに入力した信号を端３０ｃに通過させ、端３０ａに通過させないようなサーキュレータを用いることができる。
【0053】
実施例１、２およびその変形例によれば、図１および図１９のように、スタブ２２は、コントロールアンプ１０と、負荷変調回路１５および１５ｃとを接続する線路２６（第１線路）と、補助アンプ１１と負荷変調回路１５とを接続する線路２５（第２線路）内と、の少なくとも１つの線路内におけるノードＮ１に端が接続されている。図８および図１７のように、スタブ２２は、左手系線路２０を含む。
【0054】
図１１および図１４のスタブＢおよびＣのように、動作帯域中のいずれかの周波数を基本波ｆｏとして、ノードＮ０からスタブ２２を見たインピーダンスＺをスミスチャート上に表したとき、２倍波２ｆｏにおけるインピーダンスはショートである箇所５０（第１箇所）に位置する。３倍波におけるインピーダンスＺは箇所５０から時計回りに回転し、オープンである箇所５１（第２箇所）より小さく回転した箇所に位置する。これにより、図９および図１３のスタブＢおよびＣのように、オープンの周波数が３倍波３ｆｏより大きくなる。よって、２倍波ｆｏにおける周波数に対する位相の変化を小さくできる。図１２および図１５のように、２倍波２ｆｏにおける減衰の帯域を広帯域化できる。また、基本波ｆｏの挿入損失を抑制できる。よって、増幅回路の広帯域化が可能となる。
【0055】
図１１および図１４において、３倍波３ｆｏにおけるインピーダンスＺは箇所５０から時計回りに１３５°以下の箇所に位置することができ、９０°以下の箇所に位置することができる。これにより、図１２および図１５のように、２倍波２ｆｏにおける減衰の帯域を広帯域化できる。
【0056】
基本波ｆｏの周波数は、動作帯域中のいずれかの周波数であればよいが、動作帯域の中心の周波数としてもよい。
【0057】
図１１および図１４のスタブＢおよびＣのように、インピーダンスＺをスミスチャート上に表したとき、４倍波４ｆｏのインピーダンスは箇所５０から時計回りに回転し、箇所５１または、箇所５１より小さく回転した箇所に位置する。これにより、図９および図１３のスタブＢおよびＣのように、オープンの周波数が４倍波４ｆｏ以上となる。よって、２倍波ｆｏにおける周波数の対する位相の変化をより小さくでき、図１２および図１５のように、２倍波２ｆｏにおける減衰の帯域を広帯域化できる。
【0058】
図１１のスタブＢのように、インピーダンスＺをスミスチャート上に表したとき、基本波ｆｏのインピーダンスは箇所５０から時計回りに回転し、箇所５１に位置する。これにより、図９のスタブＢのように、オープンの周波数が基本波ｆｏとなる。図１２のスタブＢのように、オープンの周波数をλ／８オープンスタブのオープンの周波数であるＤＣより基本波ｆｏの周波数に近づけることができる。これにより、基本波ｆｏにおける挿入損失を抑制できる。
【0059】
図１４のスタブＣのように、インピーダンスＺをスミスチャート上に表したとき、基本波ｆｏのインピーダンスは箇所５０から時計回りに回転し、箇所５１より大きくかつ３６０°より小さく回転した箇所に位置する。これにより、図１５のように、基本波ｆｏにおける挿入損失はスタブＢよりやや大きいものの、２倍波における減衰の帯域を広帯域化できる。基本波ｆｏのインピーダンスは箇所５０から時計回りに２００°以上とすることができ、２２５°以上とすることができる。これにより、２倍波２ｆｏの減衰の帯域をより広帯域化できる。基本波ｆｏのインピーダンスは箇所５０から時計回りに３４０°以下とすることができ、３１５°以下とすることができる。これにより、２倍波２ｆｏの減衰の帯域をより広帯域化できる。
【0060】
ショートの箇所５０およびオープンの箇所５１は、スミスチャート上において、厳密にショートおよびオープンの位置でなくてもよい。例えば、スミスチャートの外周を反射係数が１の円としたとき、スミスチャートを極座標を用い表し、スミスチャートの中心の動径を０、スミスチャートの外周の動径を１と設定する。スミスチャートの実軸上の右端の外周の位置を０°として、時計回りの角度を偏角と設定する。このとき、ショートの箇所５０の動径は、例えば０．６５以上かつ１．０以下であり、０．８以上かつ１．０以下である。偏角は、例えば１３５°以上かつ２２５°以下であり、１６０°以上かつ２００°以下である。オープンの箇所５１の動径は、例えば０．６５以上かつ１．０以下であり、０．８以上かつ１．０以下である。偏角は、例えば４５°以下かつ３１５°以上であり、２０°以下かつ３４０°以上である。
【0061】
図８のように、左手系線路２０は、セル２４ａ（第１セル）とセル２４ｂ（第２セル）とを備える。セル２４ａは、ノードＮ０とスタブ２２の先端との間に直列接続されたキャパシタＣ１（第１キャパシタ）とシャント接続されたインダクタＬ１（第１インダクタ）とを含む。セル２４ｂは、セル２４ａとスタブ２２の先端との間に直列接続されたキャパシタＣ２（第２キャパシタ）とシャント接続されたインダクタＬ２（第２インダクタ）とを含む。このように、セルを２個設けることで、３個の負次数共振を設定することができる。よって、増幅回路を広帯域化できる。
【0062】
図１７のスタブＤのように、左手系線路２０は、セル２４ａおよび２４ｂに加え、セル２４ｃ（第３セル）を備えてもよい。セル２４ｃは、セル２４ｂとスタブ２２の先端との間に直列接続されたキャパシタＣ３（第３キャパシタ）とシャント接続されたインダクタＬ（第３インダクタ）とを含む。これにより、５個の負次数共振を設定することができる。スタブ２２の小型化のためには、セルの個数は２個とすることができる。
【0063】
図１のように、スタブ２２が接続されるノードＮ０は、線路２５内に設けられている。これにより、補助アンプ１１が増幅した信号Ｓｏ２内の２倍波を広帯域に抑圧することができる。
【0064】
λ／８オープンスタブを高調波処理回路１３に用いる場合、図１２のように、基本波ｆｏのおける挿入損失が大きくなる。このため、線路２５内に、基本波ｆｏにおける挿入損失を抑制するために、インピーダンスを整合させる整合回路を設けることになる。一般的に増幅回路には、アンプの後段に整合回路を設ける。このため、アンプ後段の整合回路に基本波ｆｏにおける挿入損失を抑制するための機能を併用させることができる。よって、一般的な増幅回路では、高調波処理回路にλ／８オープンスタブを設けても、回路の制約は大きくない。一方、負荷変調型の増幅回路では、負荷変調回路１５が補助アンプ１１の負荷を変調するため、線路２５に整合回路を設けなくてもよい。しかし、λ／８オープンスタブを高調波処理回路１３に用いると、線路２５に整合回路を設けることになり、回路構成は大型化してしまう。そこで、高調波処理回路１３として、左手系線路を含むスタブ２２を用いることで、線路２５に整合回路を設けなくてもよくなる。よって、小型化が可能となる。
【0065】
実施例１では、図１および図２のように、負荷変調回路１５は、信号Ｓｏ２ａが入力する端３０ａ（第１端）と、信号Ｓｏ２ｂが入力する端３０ｂ（第２端）と、端３０ｂの対角に位置し信号Ｓｏ１が入力する端３０ｃ（第３端）と、端３０ａの対角に位置し出力端子Ｔｏｕｔに接続された端３０ｄ（第４端）と、を備える。負荷変調回路１５としてハイブリッドカプラを用いるＬＭＢＡでは、信号Ｓｏ１と信号Ｓｏ２ａおよびＳｏ２ｂとを合成する負荷変調回路１５を広帯域化することができる。
【0066】
実施例２では、図１９のように、負荷変調回路１５ｃは、信号Ｓｏ２が入力する端３０ａ（第１端）と、信号Ｓｏ１が入力する端３０ｃ（第２端）と、出力信号Ｓｏが入力する端３０ｄ（第３端）と、を備えている。負荷変調回路１５ｃは、端３０ａに入力した信号を端３０ｄに通過させ端３０ｃに通過させず、端３０ｃに入力した信号を端３０ａに通過させ端３０ｄに通過させない。これにより、ハイブリッドカプラを用いなくても負荷変調回路１５ｃを実現できるため小型化が可能となり、かつ信号Ｓｏ１と信号Ｓｏ２とを合成する負荷変調回路１５ｃを広帯域化することができる。
【0067】
実施例１、２およびその変形例では、増幅回路として負荷変調型の増幅回路について説明したが、実施例１、２およびその変形例において説明したスタブは、負荷変調型の増幅回路以外の増幅回路に用いてもよい。
【0068】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【0069】
１０ コントロールアンプ
１０ａ メインアンプ
１１、１１ａ、１１ｂ 補助アンプ
１２、１３、１３ａ、１３ｂ 高調波処理回路
１４、１４ａ 整合回路
１５、１５ｃ 負荷変調回路
１５ａ 合成器
１６、１８ 分配器
１９ａ、１９ｂ λ／４線路
２０ 左手系線路
２１ 右手系線路
２２ スタブ
２５、２５ａ、２５ｂ、２６ 線路
３０ａ、３０ｂ、３０ｃ、３０ｄ、３２ａ、３２ｂ、３２ｃ、３２ｄ 端
３４ 伝送線路
５０、５１ 箇所
５２ａ、５２ｂ、５２ｃ、５２ｄ 矢印
１００、１０２、１１０ 増幅回路
１０ａ メインアンプ
１１、１１ａ、１１ｂ 補助アンプ
１２、１３、１３ａ、１３ｂ 高調波処理回路
１４、１４ａ 整合回路
１５、１５ｃ 負荷変調回路
１５ａ 合成器
１６、１８ 分配器
１９ａ、１９ｂ λ／４線路
２０ 左手系線路
２１ 右手系線路
２２ スタブ
２５、２５ａ、２５ｂ、２６ 線路
３０ａ、３０ｂ、３０ｃ、３０ｄ、３２ａ、３２ｂ、３２ｃ、３２ｄ 端
３４ 伝送線路
５０、５１ 箇所
５２ａ、５２ｂ、５２ｃ、５２ｄ 矢印
１００、１０２、１１０ 増幅回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【手続補正書】
【提出日】2024-05-23
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
入力信号を第１信号と第２信号とに分配する第１分配器と、
前記第１信号を増幅し、増幅した信号を第３信号として出力するコントロールアンプと、
前記第２信号を増幅し、増幅した信号を第４信号として出力する補助アンプと、
前記第３信号を用いて前記補助アンプの負荷を変調し、前記第３信号と前記第４信号とを合成し、合成した信号を出力信号として出力する負荷変調回路と、
前記コントロールアンプと、前記負荷変調回路とを接続する第１線路と、前記補助アンプと前記負荷変調回路とを接続する第２線路と、の少なくとも１つの線路内におけるノードに端が接続され、左手系線路を含むスタブと、
を備え、
動作帯域中のいずれかの周波数を基本波として、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、２倍波におけるインピーダンスがショートである第１箇所に位置し、３倍波におけるインピーダンスは、前記第１箇所から時計回りに回転し、インピーダンスがオープンである第２箇所より小さく回転した箇所に位置する増幅回路。
前記第１信号を増幅し、増幅した信号を第３信号として出力するコントロールアンプと、
前記第２信号を増幅し、増幅した信号を第４信号として出力する補助アンプと、
前記第３信号を用いて前記補助アンプの負荷を変調し、前記第３信号と前記第４信号とを合成し、合成した信号を出力信号として出力する負荷変調回路と、
前記コントロールアンプと、前記負荷変調回路とを接続する第１線路と、前記補助アンプと前記負荷変調回路とを接続する第２線路と、の少なくとも１つの線路内におけるノードに端が接続され、左手系線路を含むスタブと、
を備え、
動作帯域中のいずれかの周波数を基本波として、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、２倍波におけるインピーダンスがショートである第１箇所に位置し、３倍波におけるインピーダンスは、前記第１箇所から時計回りに回転し、インピーダンスがオープンである第２箇所より小さく回転した箇所に位置する増幅回路。
【請求項2】
前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、４倍波のインピーダンスは前記第１箇所から時計回りに回転し、前記第２箇所、または前記第２箇所より小さく回転した箇所に位置する請求項１に記載の増幅回路。
【請求項3】
前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、前記基本波のインピーダンスは前記第１箇所から時計回りに回転し、前記第２箇所に位置する請求項１または２に記載の増幅回路。
【請求項4】
前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、前記基本波のインピーダンスは前記第１箇所から時計回りに回転し、前記第２箇所より大きく回転した箇所に位置する請求項１または請求項２に記載の増幅回路。
【請求項5】
前記ノードは、前記第２線路内に設けられている請求項１または請求項２に記載の増幅回路。
【請求項6】
前記第２線路に、インピーダンスを整合させる整合回路は設けられていない請求項５に記載の増幅回路。
【請求項7】
前記第２信号を、第５信号と、前記第５信号より位相が９０°遅れた第６信号と、に分配する第２分配器を備え、
前記補助アンプは、前記第５信号を増幅し、増幅した信号を第７信号として出力する第１アンプと、前記第６信号を増幅し、増幅した信号を第８信号として出力する第２アンプと、を含み、
前記負荷変調回路は、前記第７信号が入力する第１端と、前記第８信号が入力する第２端と、前記第２端の対角に位置し前記第３信号が入力する第３端と、前記第１端の対角に位置し前記出力信号を出力する第４端と、を備えるハイブリッドカプラを含む請求項１または請求項２に記載の増幅回路。
前記補助アンプは、前記第５信号を増幅し、増幅した信号を第７信号として出力する第１アンプと、前記第６信号を増幅し、増幅した信号を第８信号として出力する第２アンプと、を含み、
前記負荷変調回路は、前記第７信号が入力する第１端と、前記第８信号が入力する第２端と、前記第２端の対角に位置し前記第３信号が入力する第３端と、前記第１端の対角に位置し前記出力信号を出力する第４端と、を備えるハイブリッドカプラを含む請求項１または請求項２に記載の増幅回路。
【請求項8】
前記負荷変調回路は、前記第4信号が入力する第１端と、前記第３信号が入力する第２端と、前記出力信号が出力する第３端と、を備え、前記第１端に入力した信号を前記第３端に通過させ前記第２端に通過させず、前記第２端に入力した信号を前記第１端に通過させ前記第３端に通過させない請求項１または請求項２に記載の増幅回路。
【請求項9】
前記左手系線路は、
前記ノードと前記スタブの先端との間に直列接続された第１キャパシタとシャント接続された第１インダクタとを含む第１セルと、
前記第１セルと前記スタブの先端との間に直列接続された第２キャパシタとシャント接続された第２インダクタとを含む第２セルと、
を備える請求項１または請求項２に記載の増幅回路。
前記ノードと前記スタブの先端との間に直列接続された第１キャパシタとシャント接続された第１インダクタとを含む第１セルと、
前記第１セルと前記スタブの先端との間に直列接続された第２キャパシタとシャント接続された第２インダクタとを含む第２セルと、
を備える請求項１または請求項２に記載の増幅回路。
【請求項10】
前記左手系線路は、
前記ノードと前記スタブの先端との間に直列接続された第１キャパシタとシャント接続された第１インダクタとを含む第１セルと、
前記第１セルと前記スタブの先端との間に直列接続された第２キャパシタとシャント接続された第２インダクタとを含む第２セルと、
前記第２セルと前記スタブの先端との間に直列接続された第３キャパシタとシャント接続された第３インダクタとを含む第３セルと、
を備える請求項１または請求項２に記載の増幅回路。
前記ノードと前記スタブの先端との間に直列接続された第１キャパシタとシャント接続された第１インダクタとを含む第１セルと、
前記第１セルと前記スタブの先端との間に直列接続された第２キャパシタとシャント接続された第２インダクタとを含む第２セルと、
前記第２セルと前記スタブの先端との間に直列接続された第３キャパシタとシャント接続された第３インダクタとを含む第３セルと、
を備える請求項１または請求項２に記載の増幅回路。
【請求項11】
入力信号を増幅して増幅された信号を出力端子に出力するアンプと、
前記アンプと前記出力端子との間の線路内のノードに端が接続され、左手系線路を含むスタブと、
を備え、
動作帯域中のいずれかの周波数を基本波として、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、２倍波におけるインピーダンスがショートである第１箇所に位置し、３倍波におけるインピーダンスは、前記第１箇所から時計回りに回転し、インピーダンスがオープンである第２箇所より小さく回転した箇所に位置する増幅回路。
前記アンプと前記出力端子との間の線路内のノードに端が接続され、左手系線路を含むスタブと、
を備え、
動作帯域中のいずれかの周波数を基本波として、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、２倍波におけるインピーダンスがショートである第１箇所に位置し、３倍波におけるインピーダンスは、前記第１箇所から時計回りに回転し、インピーダンスがオープンである第２箇所より小さく回転した箇所に位置する増幅回路。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【0009】
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【0010】
［本開示の実施形態の説明］
最初に本開示の実施形態の内容を列記して説明する。
（１）本開示の一実施形態は、入力信号を第１信号と第２信号とに分配する第１分配器と、前記第１信号を増幅し、増幅した信号を第３信号として出力するコントロールアンプと、前記第２信号を増幅し、増幅した信号を第４信号として出力する補助アンプと、前記第３信号を用いて前記補助アンプの負荷を変調し、前記第３信号と前記第４信号とを合成し、合成した信号を出力信号として出力する負荷変調回路と、前記コントロールアンプと、前記負荷変調回路とを接続する第１線路と、前記補助アンプと前記負荷変調回路とを接続する第２線路と、の少なくとも１つの線路内におけるノードに端が接続され、左手系線路を含むスタブと、を備え、動作帯域中のいずれかの周波数を基本波として、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、２倍波におけるインピーダンスがショートである第１箇所に位置し、３倍波におけるインピーダンスは、前記第１箇所から時計回りに回転し、インピーダンスがオープンである第２箇所より小さく回転した箇所に位置する増幅回路である。これにより、２倍波における減衰の帯域を広帯域化できる。また、基本波の挿入損失を抑制できる。よって、増幅回路の広帯域化が可能となる。
（２）上記（１）において、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、４倍波のインピーダンスは前記第１箇所から時計回りに回転し、前記第２箇所、または前記第２箇所より小さく回転した箇所に位置してもよい。これにより、２倍波における減衰の帯域を広帯域化できる。
（３）上記（１）または（２）において、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、前記基本波のインピーダンスは前記第１箇所から時計回りに回転し、前記第２箇所に位置してもよい。これにより、基本波における挿入損失を抑制できる。
（４）上記（１）または（２）において、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、前記基本波のインピーダンスは前記第１箇所から時計回りに回転し、前記第２箇所より大きく回転した箇所に位置してもよい。これにより、２倍波における減衰の帯域を広帯域化できる。
（５）上記（１）から（４）のいずれかにおいて、前記ノードは、前記第２線路内に設けられていてもよい。これにより、補助アンプが増幅した信号の２倍波を広帯域に抑圧できる。
（６）上記（５）において、前記第２線路に、インピーダンスを整合させる整合回路は設けられていなくてもよい。これにより、小型化が可能となる。
（７）上記（１）から（６）のいずれかにおいて、前記第２信号を、第５信号と、前記第５信号より位相が９０°遅れた第６信号と、に分配する第２分配器を備え、前記補助アンプは、前記第５信号を増幅し、増幅した信号を第７信号として出力する第１アンプと、前記第６信号を増幅し、増幅した信号を第８信号として出力する第２アンプと、を含み、前記負荷変調回路は、前記第７信号が入力する第１端と、前記第８信号が入力する第２端と、前記第２端の対角に位置し前記第３信号が入力する第３端と、前記第１端の対角に位置し前記出力信号を出力する第４端と、を備えるハイブリッドカプラを含むでもよい。これにより、負荷変調回路を広帯域化できる。
（８）上記（１）から（６）のいずれかにおいて、前記負荷変調回路は、前記第4信号が入力する第１端と、前記第３信号が入力する第２端と、前記出力信号が出力する第３端と、を備え、前記第１端に入力した信号を前記第３端に通過させ前記第２端に通過させず、前記第２端に入力した信号を前記第１端に通過させ前記第３端に通過させなくてもよい。これにより、負荷変調回路を広帯域化できる。
（９）上記（１）から（８）のいずれかにおいて、前記左手系線路は、前記ノードと前記スタブの先端との間に直列接続された第１キャパシタとシャント接続された第１インダクタとを含む第１セルと、前記第１セルと前記スタブの先端との間に直列接続された第２キャパシタとシャント接続された第２インダクタとを含む第２セルと、を備える。これにより、増幅回路を広帯域化できる。
（１０）上記（１）から（８）のいずれかにおいて、前記左手系線路は、前記ノードと前記スタブの先端との間に直列接続された第１キャパシタとシャント接続された第１インダクタとを含む第１セルと、前記第１セルと前記スタブの先端との間に直列接続された第２キャパシタとシャント接続された第２インダクタとを含む第２セルと、前記第２セルと前記スタブの先端との間に直列接続された第３キャパシタとシャント接続された第３インダクタとを含む第３セルと、を備えてもよい。これにより、増幅回路を広帯域化できる。
（１１）本開示の一実施形態は、入力信号を増幅して増幅された信号を出力端子に出力するアンプと、前記アンプと前記出力端子との間の線路内のノードに端が接続され、左手系線路を含むスタブと、を備え、動作帯域中のいずれかの周波数を基本波として、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、２倍波におけるインピーダンスがショートである第１箇所に位置し、３倍波におけるインピーダンスは、前記第１箇所から時計回りに回転し、インピーダンスがオープンである第２箇所より小さく回転した箇所に位置する増幅回路である。これにより、増幅回路を広帯域化できる。
［本開示の実施形態の詳細］
本開示の実施形態にかかる増幅回路の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
最初に本開示の実施形態の内容を列記して説明する。
（１）本開示の一実施形態は、入力信号を第１信号と第２信号とに分配する第１分配器と、前記第１信号を増幅し、増幅した信号を第３信号として出力するコントロールアンプと、前記第２信号を増幅し、増幅した信号を第４信号として出力する補助アンプと、前記第３信号を用いて前記補助アンプの負荷を変調し、前記第３信号と前記第４信号とを合成し、合成した信号を出力信号として出力する負荷変調回路と、前記コントロールアンプと、前記負荷変調回路とを接続する第１線路と、前記補助アンプと前記負荷変調回路とを接続する第２線路と、の少なくとも１つの線路内におけるノードに端が接続され、左手系線路を含むスタブと、を備え、動作帯域中のいずれかの周波数を基本波として、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、２倍波におけるインピーダンスがショートである第１箇所に位置し、３倍波におけるインピーダンスは、前記第１箇所から時計回りに回転し、インピーダンスがオープンである第２箇所より小さく回転した箇所に位置する増幅回路である。これにより、２倍波における減衰の帯域を広帯域化できる。また、基本波の挿入損失を抑制できる。よって、増幅回路の広帯域化が可能となる。
（２）上記（１）において、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、４倍波のインピーダンスは前記第１箇所から時計回りに回転し、前記第２箇所、または前記第２箇所より小さく回転した箇所に位置してもよい。これにより、２倍波における減衰の帯域を広帯域化できる。
（３）上記（１）または（２）において、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、前記基本波のインピーダンスは前記第１箇所から時計回りに回転し、前記第２箇所に位置してもよい。これにより、基本波における挿入損失を抑制できる。
（４）上記（１）または（２）において、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、前記基本波のインピーダンスは前記第１箇所から時計回りに回転し、前記第２箇所より大きく回転した箇所に位置してもよい。これにより、２倍波における減衰の帯域を広帯域化できる。
（５）上記（１）から（４）のいずれかにおいて、前記ノードは、前記第２線路内に設けられていてもよい。これにより、補助アンプが増幅した信号の２倍波を広帯域に抑圧できる。
（６）上記（５）において、前記第２線路に、インピーダンスを整合させる整合回路は設けられていなくてもよい。これにより、小型化が可能となる。
（７）上記（１）から（６）のいずれかにおいて、前記第２信号を、第５信号と、前記第５信号より位相が９０°遅れた第６信号と、に分配する第２分配器を備え、前記補助アンプは、前記第５信号を増幅し、増幅した信号を第７信号として出力する第１アンプと、前記第６信号を増幅し、増幅した信号を第８信号として出力する第２アンプと、を含み、前記負荷変調回路は、前記第７信号が入力する第１端と、前記第８信号が入力する第２端と、前記第２端の対角に位置し前記第３信号が入力する第３端と、前記第１端の対角に位置し前記出力信号を出力する第４端と、を備えるハイブリッドカプラを含むでもよい。これにより、負荷変調回路を広帯域化できる。
（８）上記（１）から（６）のいずれかにおいて、前記負荷変調回路は、前記第4信号が入力する第１端と、前記第３信号が入力する第２端と、前記出力信号が出力する第３端と、を備え、前記第１端に入力した信号を前記第３端に通過させ前記第２端に通過させず、前記第２端に入力した信号を前記第１端に通過させ前記第３端に通過させなくてもよい。これにより、負荷変調回路を広帯域化できる。
（９）上記（１）から（８）のいずれかにおいて、前記左手系線路は、前記ノードと前記スタブの先端との間に直列接続された第１キャパシタとシャント接続された第１インダクタとを含む第１セルと、前記第１セルと前記スタブの先端との間に直列接続された第２キャパシタとシャント接続された第２インダクタとを含む第２セルと、を備える。これにより、増幅回路を広帯域化できる。
（１０）上記（１）から（８）のいずれかにおいて、前記左手系線路は、前記ノードと前記スタブの先端との間に直列接続された第１キャパシタとシャント接続された第１インダクタとを含む第１セルと、前記第１セルと前記スタブの先端との間に直列接続された第２キャパシタとシャント接続された第２インダクタとを含む第２セルと、前記第２セルと前記スタブの先端との間に直列接続された第３キャパシタとシャント接続された第３インダクタとを含む第３セルと、を備えてもよい。これにより、増幅回路を広帯域化できる。
（１１）本開示の一実施形態は、入力信号を増幅して増幅された信号を出力端子に出力するアンプと、前記アンプと前記出力端子との間の線路内のノードに端が接続され、左手系線路を含むスタブと、を備え、動作帯域中のいずれかの周波数を基本波として、前記ノードから前記スタブを見たインピーダンスをスミスチャート上に表したとき、２倍波におけるインピーダンスがショートである第１箇所に位置し、３倍波におけるインピーダンスは、前記第１箇所から時計回りに回転し、インピーダンスがオープンである第２箇所より小さく回転した箇所に位置する増幅回路である。これにより、増幅回路を広帯域化できる。
［本開示の実施形態の詳細］
本開示の実施形態にかかる増幅回路の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【0014】
分配器１８が分配した信号Ｓｉ２は、分配器１６によりさらに信号Ｓｉ２ａとＳｉ２ｂに分配される。分配器１６は、例えばハイブリッドカプラである。端３２ａから３２ｄはハイブリッドカプラの端子であり、端３２ａと３２ｄとが対角の端子であり、端３２ｂと端３２ｃとが対角の端子である。端３２ａに入力した信号Ｓｉ２は、端３２ｃおよび３２ｄにそれぞれ信号Ｓｉ２ａおよびＳｉ２ｂとして出力される。信号Ｓｉ２ｂは信号Ｓｉ２ａより９０°位相が遅れている。信号Ｓｉ２ａとＳｉ２ｂとの振幅はほぼ同じである。端３２ｂは基準負荷Ｒｏにより終端されている。このように、分配器１６（第２分配器）は、信号Ｓｉ２から信号Ｓｉ２ａ（第５信号）と、信号Ｓｉ２ａより位相が９０°遅れた信号Ｓｉ２ｂ（第６信号）とを生成する。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【0018】
コントロールアンプ１０は、ＡＢ級またはＢ級動作し、補助アンプ１１ａおよび１１ｂはＣ級動作する。入力信号Ｓｉの入力電力が小さいときにはコントロールアンプ１０が主に入力信号Ｓｉを増幅する。入力電力Ｓｉが大きくなると、コントロールアンプ１０に加え、補助アンプ１１ａおよび１１ｂが入力信号Ｓｉのピークを増幅する。これにより、コントロールアンプ１０と補助アンプ１１ａおよび１１ｂとが入力信号Ｓｉを増幅する。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【0025】
［比較例２：右手系線路のスタブ］
比較例２として、高調波処理回路１２、１３ａおよび１３ｂに、右手系線路のスタブを用いた例を説明する。右手系線路は誘電率が正の材料からなる線路であり、伝送線路により形成されている。比較例２は、λ／８オープンスタブとλ／４ショートスタブである。λは基本波の波長である。図５は、右手系のλ／４ショートスタブおよびλ／８オープンスタブにおける位相に対する周波数を示す図である。横軸の位相は、ノードＮ０からスタブ２２に出力された信号がスタブ２２の先端に達したときの位相（すなわち、位相差）を示している。縦軸は、信号の周波数であり、ＤＣ（Ｄｉｒｃｔ Ｃｕｒｒｅｎｔ）、基本波、２倍波、３倍波および４倍波の周波数は、それぞれＤＣ、ｆｏ、２ｆｏ、３ｆｏおよび４ｆｏである。実線はλ／４ショートスタブであり、破線は、λ／８オープンスタブである。
比較例２として、高調波処理回路１２、１３ａおよび１３ｂに、右手系線路のスタブを用いた例を説明する。右手系線路は誘電率が正の材料からなる線路であり、伝送線路により形成されている。比較例２は、λ／８オープンスタブとλ／４ショートスタブである。λは基本波の波長である。図５は、右手系のλ／４ショートスタブおよびλ／８オープンスタブにおける位相に対する周波数を示す図である。横軸の位相は、ノードＮ０からスタブ２２に出力された信号がスタブ２２の先端に達したときの位相（すなわち、位相差）を示している。縦軸は、信号の周波数であり、ＤＣ（Ｄｉｒｃｔ Ｃｕｒｒｅｎｔ）、基本波、２倍波、３倍波および４倍波の周波数は、それぞれＤＣ、ｆｏ、２ｆｏ、３ｆｏおよび４ｆｏである。実線はλ／４ショートスタブであり、破線は、λ／８オープンスタブである。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【0028】
図５から図７のように、λ／４ショートスタブおよびλ／８オープンスタブでは、位相がそれぞれ９０°および１８０°のとき、２倍波２ｆｏにおける、ノードＮ０からスタブ２２を見たインピーダンスＺをショートにできる。これにより、線路２６、２５ａおよび２５ｂを通過する２倍波２ｆｏの信号はノードＮ０において反射される。これにより、２倍波２ｆｏの反射係数を大きくすることができる。
【手続補正8】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【0039】
スタブＡでは、基本波ｆｏおよび３倍波３ｆｏにおいて、インピーダンスＺはオープンである。よって、ノードＮ１からＮ２に通過する信号はスタブ２２の影響を受けず、｜Ｓ２１｜はほぼ０となり、挿入損失が小さい。しかし、図９のように、スタブＡでは、２倍波２ｆｏ付近において、周波数に対する位相の変化が大きいため、｜Ｓ２１｜を負に大きくできる帯域がλ／８オープンスタブより小さくなる。よって、２倍波２ｆｏを処理できる帯域が狭くなってしまう。
【手続補正9】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【0043】
図１５は、λ／８オープンスタブ、スタブＢおよびＣを設けた線路の通過特性を示す図である。図１５に示すように、スタブＣでは、基本波ｆｏにおいてインピーダンスＺがオープンでないため、基本波ｆｏにおける｜Ｓ２１｜が負に大きくなるものの、ＤＣと基本波ｆｏの間において、インピーダンスＺがオープンの箇所５１に位置するため、基本波ｆｏにおける｜Ｓ２１｜はλ／８オープンスタブより負に小さい。これにより、基本波ｆｏにおける挿入損失はλ／８オープンスタブより小さくなる。また、図１３のように、スタブＣでは、スタブＢに比べ２倍波２ｆｏにおける周波数に対する位相の変化を小さくできる。これにより、２倍波２ｆｏより低い周波数において、２倍波２ｆｏを減衰させる帯域を、スタブＢより広帯域化できる。実施例１の変形例１のように、－３次共振の周波数はＤＣと基本波ｆｏとの間でもよい。
【手続補正10】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【0046】
［実施例１の変形例２］
実施例１の変形例２として、スタブ２２をスタブＤとした例について説明する。図１７は、実施例１の変形例２におけるスタブの回路図である。図１７に示すように、スタブＤであるスタブ２２は、３個のセル２４ａから２４ｃを備える左手系線路２０を含む。セル２４ｃは、セル２４ｂとスタブ２２の先端との間に位置し、直列接続されたキャパシタＣ３とシャント接続されたインダクタＬ３を備えている。その他の構成は、実施例１の図８と同じであり説明を省略する。
実施例１の変形例２として、スタブ２２をスタブＤとした例について説明する。図１７は、実施例１の変形例２におけるスタブの回路図である。図１７に示すように、スタブＤであるスタブ２２は、３個のセル２４ａから２４ｃを備える左手系線路２０を含む。セル２４ｃは、セル２４ｂとスタブ２２の先端との間に位置し、直列接続されたキャパシタＣ３とシャント接続されたインダクタＬ３を備えている。その他の構成は、実施例１の図８と同じであり説明を省略する。
【手続補正11】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【0050】
入力信号Ｓｉの電力が小さく、補助アンプ１１が動作していないとき、負荷変調回路１５ｃから補助アンプ１１を見たインピーダンスはほぼオープンである。このため、負荷変調回路１５ｃの端３０ｃに入力した信号Ｓｏ１は、端３０ａにおいて反射し、端３０ｄから出力信号Ｓｏとして出力される。
【手続補正12】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【0051】
入力信号Ｓｉの電力が大きく、補助アンプ１１が動作しているとき、信号Ｓｏ２が端３０ａに入力し、信号Ｓｏ１は端３０ａで反射する。信号Ｓｏ２の電力が大きくなると反射率が小さくなる。これにより、補助アンプ１１から負荷変調回路１５ｃを見た負荷インピーダンスが小さくなる。このように、補助アンプ１１の負荷が、信号Ｓｏ２の電力により実質的に調整される。すなわち、負荷変調回路１５ｃは、信号Ｓｏ１を用いて補助アンプ１１の負荷を変調し、信号Ｓｏ１とＳｏ２とを合成し、合成した信号を出力する。これにより、信号Ｓｏ２の電力の大きさにより、負荷インピーダンスを補助アンプ１１の特性が向上するように設定できる。
【手続補正13】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【0053】
実施例１、２およびその変形例によれば、図１および図１９のように、スタブ２２は、コントロールアンプ１０と、負荷変調回路１５または１５ｃとを接続する線路２６（第１線路）と、補助アンプ１１と負荷変調回路１５または１５ｃとを接続する線路２５（第２線路）内と、の少なくとも１つの線路内におけるノードＮ１に端が接続されている。図８および図１７のように、スタブ２２は、左手系線路２０を含む。
【手続補正14】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【0054】
図１１および図１４のスタブＢおよびＣのように、動作帯域中のいずれかの周波数を基本波ｆｏとして、ノードＮ０からスタブ２２を見たインピーダンスＺをスミスチャート上に表したとき、２倍波２ｆｏにおけるインピーダンスはショートである箇所５０（第１箇所）に位置する。３倍波３ｆｏにおけるインピーダンスＺは箇所５０から時計回りに回転し、オープンである箇所５１（第２箇所）より小さく回転した箇所に位置する。これにより、図９および図１３のスタブＢおよびＣのように、オープンの周波数が３倍波３ｆｏより大きくなる。よって、２倍波２ｆｏにおける周波数に対する位相の変化を小さくできる。図１２および図１５のように、２倍波２ｆｏにおける減衰の帯域を広帯域化できる。また、基本波ｆｏの挿入損失を抑制できる。よって、増幅回路の広帯域化が可能となる。
【手続補正15】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【0057】
図１１および図１４のスタブＢおよびＣのように、インピーダンスＺをスミスチャート上に表したとき、４倍波４ｆｏのインピーダンスは箇所５０から時計回りに回転し、箇所５１または、箇所５１より小さく回転した箇所に位置する。これにより、図９および図１３のスタブＢおよびＣのように、オープンの周波数が４倍波４ｆｏ以上となる。よって、２倍波２ｆｏにおける周波数の対する位相の変化をより小さくでき、図１２および図１５のように、２倍波２ｆｏにおける減衰の帯域を広帯域化できる。
【手続補正16】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【0062】
図１７のスタブＤのように、左手系線路２０は、セル２４ａおよび２４ｂに加え、セル２４ｃ（第３セル）を備えてもよい。セル２４ｃは、セル２４ｂとスタブ２２の先端との間に直列接続されたキャパシタＣ３（第３キャパシタ）とシャント接続されたインダクタＬ３（第３インダクタ）とを含む。これにより、５個の負次数共振を設定することができる。スタブ２２の小型化のためには、セルの個数は２個とすることができる。
【手続補正17】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正の内容】
【0064】
λ／８オープンスタブを高調波処理回路１３に用いる場合、図１２のように、基本波ｆｏにおける挿入損失が大きくなる。このため、線路２５内に、基本波ｆｏにおける挿入損失を抑制するために、インピーダンスを整合させる整合回路を設けることになる。一般的に増幅回路には、アンプの後段に整合回路を設ける。このため、アンプ後段の整合回路に、インピーダンスを整合させる機能と基本波ｆｏにおける挿入損失を抑制するための機能とを併有させることができる。よって、一般的な増幅回路では、高調波処理回路にλ／８オープンスタブを設けても、回路の制約は大きくない。一方、負荷変調型の増幅回路では、負荷変調回路１５が補助アンプ１１の負荷を変調するため、線路２５に整合回路を設けなくてもよい。しかし、λ／８オープンスタブを高調波処理回路１３に用いると、線路２５に整合回路を設けることになり、回路構成は大型化してしまう。そこで、高調波処理回路１３として、左手系線路を含むスタブ２２を用いることで、線路２５に整合回路を設けなくてもよくなる。よって、小型化が可能となる。
【手続補正18】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【0066】
実施例２では、図１９のように、負荷変調回路１５ｃは、信号Ｓｏ２が入力する端３０ａ（第１端）と、信号Ｓｏ１が入力する端３０ｃ（第２端）と、出力信号Ｓｏが出力する端３０ｄ（第３端）と、を備えている。負荷変調回路１５ｃは、端３０ａに入力した信号を端３０ｄに通過させ端３０ｃに通過させず、端３０ｃに入力した信号を端３０ａに通過させ端３０ｄに通過させない。これにより、ハイブリッドカプラを用いなくても負荷変調回路１５ｃを実現できるため小型化が可能となり、かつ信号Ｓｏ１と信号Ｓｏ２とを合成する負荷変調回路１５ｃを広帯域化することができる。