(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024160716
(43)【公開日】2024-11-15
(54)【発明の名称】コンパレータおよび撮像装置
(51)【国際特許分類】
H04N 25/70 20230101AFI20241108BHJP
【ＦＩ】
H04N25/70
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023075914
(22)【出願日】2023-05-02
(71)【出願人】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】100112955
【弁理士】
【氏名又は名称】丸島 敏一
(72)【発明者】
【氏名】薬師寺 勇健
(72)【発明者】
【氏名】田中 秀樹
【テーマコード（参考）】
5C024
【Ｆターム（参考）】
5C024GX02
5C024HX23
5C024HX29
5C024HX40
5C024HX50
(57)【要約】
【課題】比較に使用されていない入力トランジスタのリーク電流を防止しつつ、入力トランジスタの切り替え可能とする。
【解決手段】コンパレータは、入力信号が入力される複数の入力トランジスタを切り替えて参照信号と比較する比較部と、入力トランジスタの切替に基づいて非アクティブ化される入力トランジスタに流れるリーク電流を防止するスイッチとを備える。比較部は、入力信号が入力される第１入力トランジスタと、入力信号が入力される第２入力トランジスタと、参照信号が入力される参照トランジスタとを備え、スイッチは、第１入力トランジスタに並列に接続された第１スイッチと、第２入力トランジスタに並列に接続された第２スイッチとを備えてもよい。
【選択図】 図７
【解決手段】コンパレータは、入力信号が入力される複数の入力トランジスタを切り替えて参照信号と比較する比較部と、入力トランジスタの切替に基づいて非アクティブ化される入力トランジスタに流れるリーク電流を防止するスイッチとを備える。比較部は、入力信号が入力される第１入力トランジスタと、入力信号が入力される第２入力トランジスタと、参照信号が入力される参照トランジスタとを備え、スイッチは、第１入力トランジスタに並列に接続された第１スイッチと、第２入力トランジスタに並列に接続された第２スイッチとを備えてもよい。
【選択図】 図７
【特許請求の範囲】
【請求項1】
入力信号が入力される複数の入力トランジスタを切り替えて参照信号と比較する比較部と、
前記入力トランジスタの切替に基づいて非アクティブ化される入力トランジスタに流れるリーク電流を防止するスイッチと
を備えるコンパレータ。
前記入力トランジスタの切替に基づいて非アクティブ化される入力トランジスタに流れるリーク電流を防止するスイッチと
を備えるコンパレータ。
【請求項2】
前記比較部は、
前記入力信号が入力される第１入力トランジスタと、
前記入力信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタに並列に接続された第１スイッチと、
前記第２入力トランジスタに並列に接続された第２スイッチと
を備える請求項１に記載のコンパレータ。
前記入力信号が入力される第１入力トランジスタと、
前記入力信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタに並列に接続された第１スイッチと、
前記第２入力トランジスタに並列に接続された第２スイッチと
を備える請求項１に記載のコンパレータ。
【請求項3】
前記入力信号が前記第１入力トランジスタに切り替えられるときは、前記第１スイッチはオフ、前記第２スイッチはオンされ、
前記入力信号が前記第２入力トランジスタに切り替えられるときは、前記第１スイッチはオン、前記第２スイッチはオフされる
請求項２に記載のコンパレータ。
前記入力信号が前記第２入力トランジスタに切り替えられるときは、前記第１スイッチはオン、前記第２スイッチはオフされる
請求項２に記載のコンパレータ。
【請求項4】
前記第１入力トランジスタのゲートに直列に接続される第１容量と、
前記第２入力トランジスタのゲートに直列に接続される第２容量と、
前記第１入力トランジスタのゲートとドレインとの間に接続される第１オートゼロスイッチと、
前記第２入力トランジスタのゲートとドレインとの間に接続される第２オートゼロスイッチと
をさらに備える請求項３に記載のコンパレータ。
前記第２入力トランジスタのゲートに直列に接続される第２容量と、
前記第１入力トランジスタのゲートとドレインとの間に接続される第１オートゼロスイッチと、
前記第２入力トランジスタのゲートとドレインとの間に接続される第２オートゼロスイッチと
をさらに備える請求項３に記載のコンパレータ。
【請求項5】
前記第１オートゼロスイッチがオンされるときは、前記第１スイッチはオフ、前記第２スイッチはオンされ、
前記第２オートゼロスイッチがオンされるときは、前記第１スイッチはオン、前記第２スイッチはオフされる
請求項４に記載のコンパレータ。
前記第２オートゼロスイッチがオンされるときは、前記第１スイッチはオン、前記第２スイッチはオフされる
請求項４に記載のコンパレータ。
【請求項6】
前記比較部は、
前記入力信号が入力される第１入力トランジスタと、
前記入力信号が入力される第２入力トランジスタと、
前記参照信号が入力される第１参照トランジスタと、
前記参照信号が入力される第２参照トランジスタと
を備え、
前記スイッチは、
前記第１入力トランジスタに並列に接続された第１スイッチと、
前記第２入力トランジスタに並列に接続された第２スイッチと、
前記第１参照トランジスタに並列に接続された第３スイッチと、
前記第２参照トランジスタに並列に接続された第４スイッチと
を備える請求項１に記載のコンパレータ。
前記入力信号が入力される第１入力トランジスタと、
前記入力信号が入力される第２入力トランジスタと、
前記参照信号が入力される第１参照トランジスタと、
前記参照信号が入力される第２参照トランジスタと
を備え、
前記スイッチは、
前記第１入力トランジスタに並列に接続された第１スイッチと、
前記第２入力トランジスタに並列に接続された第２スイッチと、
前記第１参照トランジスタに並列に接続された第３スイッチと、
前記第２参照トランジスタに並列に接続された第４スイッチと
を備える請求項１に記載のコンパレータ。
【請求項7】
前記入力信号が前記第１入力トランジスタに切り替えられ、前記参照信号が前記第１参照トランジスタに切り替えられるときは、前記第１スイッチおよび前記第３スイッチはオフ、前記第２スイッチおよび前記第４スイッチはオンされ、
前記入力信号が前記第２入力トランジスタに切り替えられ、前記参照信号が前記第２参照トランジスタに切り替えられるときは、前記第１スイッチおよび前記第３スイッチはオン、前記第２スイッチおよび前記第４スイッチはオフされる
請求項６に記載のコンパレータ。
前記入力信号が前記第２入力トランジスタに切り替えられ、前記参照信号が前記第２参照トランジスタに切り替えられるときは、前記第１スイッチおよび前記第３スイッチはオン、前記第２スイッチおよび前記第４スイッチはオフされる
請求項６に記載のコンパレータ。
【請求項8】
前記比較部は、
前記入力信号が入力される第１入力トランジスタと、
前記入力信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのドレインに直列に接続された第１スイッチと、
前記第１入力トランジスタのソースに直列に接続された第２スイッチと、
前記第２入力トランジスタのドレインに直列に接続された第３スイッチと、
前記第２入力トランジスタのソースに直列に接続された第４スイッチと
を備える請求項１に記載のコンパレータ。
前記入力信号が入力される第１入力トランジスタと、
前記入力信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのドレインに直列に接続された第１スイッチと、
前記第１入力トランジスタのソースに直列に接続された第２スイッチと、
前記第２入力トランジスタのドレインに直列に接続された第３スイッチと、
前記第２入力トランジスタのソースに直列に接続された第４スイッチと
を備える請求項１に記載のコンパレータ。
【請求項9】
前記比較部は、
前記入力信号が入力される第１入力トランジスタと、
前記入力信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのゲートとドレインとの間に接続された第１スイッチと、
前記第１入力トランジスタのゲートとソースとの間に接続された第２スイッチと、
前記第２入力トランジスタのゲートとドレインとの間に接続された第３スイッチと、
前記第２入力トランジスタのゲートとソースとの間に接続された第４スイッチと
を備える請求項１に記載のコンパレータ。
前記入力信号が入力される第１入力トランジスタと、
前記入力信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのゲートとドレインとの間に接続された第１スイッチと、
前記第１入力トランジスタのゲートとソースとの間に接続された第２スイッチと、
前記第２入力トランジスタのゲートとドレインとの間に接続された第３スイッチと、
前記第２入力トランジスタのゲートとソースとの間に接続された第４スイッチと
を備える請求項１に記載のコンパレータ。
【請求項10】
前記比較部は、
前記入力信号が入力される第１入力トランジスタと、
前記入力信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのドレインを固定電位に接続する第１スイッチと、
前記第２入力トランジスタのドレインを前記固定電位に接続する第２スイッチと
を備える請求項１に記載のコンパレータ。
前記入力信号が入力される第１入力トランジスタと、
前記入力信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのドレインを固定電位に接続する第１スイッチと、
前記第２入力トランジスタのドレインを前記固定電位に接続する第２スイッチと
を備える請求項１に記載のコンパレータ。
【請求項11】
前記比較部は、
前記入力信号が入力される第１入力トランジスタと、
前記入力信号が入力される第２入力トランジスタと
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのゲートをプルダウンする第１スイッチと、
前記第２入力トランジスタのゲートをプルダウンする第２スイッチと
を備える請求項１に記載のコンパレータ。
前記入力信号が入力される第１入力トランジスタと、
前記入力信号が入力される第２入力トランジスタと
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのゲートをプルダウンする第１スイッチと、
前記第２入力トランジスタのゲートをプルダウンする第２スイッチと
を備える請求項１に記載のコンパレータ。
【請求項12】
入力トランジスタに入力される入力信号と、参照トランジスタに入力される参照信号と比較する比較部と、
前記入力トランジスタに並列に接続されたスイッチと
を備えるコンパレータ。
前記入力トランジスタに並列に接続されたスイッチと
を備えるコンパレータ。
【請求項13】
ロウ方向およびカラム方向にマトリックス状に画素が配置された画素アレイ部と、
前記画素から読出された画素信号と参照信号との比較結果に基づいてカラムごとにＡＤ（Analog to Digital）変換するカラムＡＤＣ部とを備え、
前記カラムＡＤＣ部は、
前記画素信号が入力される複数の入力トランジスタを切り替えて前記参照信号と比較する比較部と、
前記入力トランジスタの切替に基づいて非アクティブ化される入力トランジスタに流れるリーク電流を防止するスイッチと
を備える撮像装置。
前記画素から読出された画素信号と参照信号との比較結果に基づいてカラムごとにＡＤ（Analog to Digital）変換するカラムＡＤＣ部とを備え、
前記カラムＡＤＣ部は、
前記画素信号が入力される複数の入力トランジスタを切り替えて前記参照信号と比較する比較部と、
前記入力トランジスタの切替に基づいて非アクティブ化される入力トランジスタに流れるリーク電流を防止するスイッチと
を備える撮像装置。
【請求項14】
前記画素信号は、互いに異なるゲインで前記画素から読出された第１画素信号および第２画素信号を含む
請求項１３に記載の撮像装置。
請求項１３に記載の撮像装置。
【請求項15】
前記比較部は、
前記第１画素信号が入力される第１入力トランジスタと、
前記第２画素信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタに並列に接続された第１スイッチと、
前記第２入力トランジスタに並列に接続された第２スイッチと
を備える請求項１４に記載の撮像装置。
前記第１画素信号が入力される第１入力トランジスタと、
前記第２画素信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタに並列に接続された第１スイッチと、
前記第２入力トランジスタに並列に接続された第２スイッチと
を備える請求項１４に記載の撮像装置。
【請求項16】
前記比較部は、
前記第１画素信号が入力される第１入力トランジスタと、
前記第２画素信号が入力される第２入力トランジスタと、
前記参照信号が入力される第１参照トランジスタと、
前記参照信号が入力される第２参照トランジスタと
を備え、
前記スイッチは、
前記第１入力トランジスタに並列に接続された第１スイッチと、
前記第２入力トランジスタに並列に接続された第２スイッチと、
前記第１参照トランジスタに並列に接続された第３スイッチと、
前記第２参照トランジスタに並列に接続された第４スイッチと
を備える請求項１４に記載の撮像装置。
前記第１画素信号が入力される第１入力トランジスタと、
前記第２画素信号が入力される第２入力トランジスタと、
前記参照信号が入力される第１参照トランジスタと、
前記参照信号が入力される第２参照トランジスタと
を備え、
前記スイッチは、
前記第１入力トランジスタに並列に接続された第１スイッチと、
前記第２入力トランジスタに並列に接続された第２スイッチと、
前記第１参照トランジスタに並列に接続された第３スイッチと、
前記第２参照トランジスタに並列に接続された第４スイッチと
を備える請求項１４に記載の撮像装置。
【請求項17】
前記比較部は、
前記第１画素信号が入力される第１入力トランジスタと、
前記第２画素信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのドレインに直列に接続された第１スイッチと、
前記第１入力トランジスタのソースに直列に接続された第２スイッチと、
前記第２入力トランジスタのドレインに直列に接続された第３スイッチと、
前記第２入力トランジスタのソースに直列に接続された第４スイッチと
を備える請求項１４に記載の撮像装置。
前記第１画素信号が入力される第１入力トランジスタと、
前記第２画素信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのドレインに直列に接続された第１スイッチと、
前記第１入力トランジスタのソースに直列に接続された第２スイッチと、
前記第２入力トランジスタのドレインに直列に接続された第３スイッチと、
前記第２入力トランジスタのソースに直列に接続された第４スイッチと
を備える請求項１４に記載の撮像装置。
【請求項18】
前記比較部は、
前記第１画素信号が入力される第１入力トランジスタと、
前記第２画素信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのゲートとドレインとの間に接続された第１スイッチと、
前記第１入力トランジスタのゲートとソースとの間に接続された第２スイッチと、
前記第２入力トランジスタのゲートとドレインとの間に接続された第３スイッチと、
前記第２入力トランジスタのゲートとソースとの間に接続された第４スイッチと
を備える請求項１４に記載の撮像装置。
前記第１画素信号が入力される第１入力トランジスタと、
前記第２画素信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのゲートとドレインとの間に接続された第１スイッチと、
前記第１入力トランジスタのゲートとソースとの間に接続された第２スイッチと、
前記第２入力トランジスタのゲートとドレインとの間に接続された第３スイッチと、
前記第２入力トランジスタのゲートとソースとの間に接続された第４スイッチと
を備える請求項１４に記載の撮像装置。
【請求項19】
前記比較部は、
前記第１画素信号が入力される第１入力トランジスタと、
前記第２画素信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのドレインを固定電位に接続する第１スイッチと、
前記第２入力トランジスタのドレインを前記固定電位に接続する第２スイッチと
を備える請求項１４に記載の撮像装置。
前記第１画素信号が入力される第１入力トランジスタと、
前記第２画素信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのドレインを固定電位に接続する第１スイッチと、
前記第２入力トランジスタのドレインを前記固定電位に接続する第２スイッチと
を備える請求項１４に記載の撮像装置。
【請求項20】
前記比較部は、
前記第１画素信号が入力される第１入力トランジスタと、
前記第２画素信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのゲートをプルダウンする第１スイッチと、
前記第２入力トランジスタのゲートをプルダウンする第２スイッチと
を備える請求項１４に記載の撮像装置。
前記第１画素信号が入力される第１入力トランジスタと、
前記第２画素信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのゲートをプルダウンする第１スイッチと、
前記第２入力トランジスタのゲートをプルダウンする第２スイッチと
を備える請求項１４に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【0001】
本技術は、コンパレータおよび撮像装置に関する。詳しくは、入力を切り替え可能なコンパレータおよび撮像装置に関する。
【背景技術】
【0002】
互いに異なるゲインで読出された信号をデジタル化するために、２入力コンパレータが用いられることがある。また、センサ画素の入射光量に応じた信号電圧の画素信号と、複数のランプ信号のうち、信号電圧により選択されたランプ信号とを比較する比較器が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２２－６７２５０号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、上述の従来技術では、比較に使用されていない入力トランジスタがフローティング状態になると、その入力トランジスタにリーク電流が流れ、特性悪化を招くおそれがあった。
【0005】
本技術はこのような状況に鑑みて生み出されたものであり、比較に使用されていない入力トランジスタのリーク電流を防止しつつ、入力トランジスタの切り替え可能とすることを目的とする。
【課題を解決するための手段】
【0006】
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、入力信号が入力される複数の入力トランジスタを切り替えて参照信号と比較する比較部と、前記入力トランジスタの切替に基づいて非アクティブ化される入力トランジスタに流れるリーク電流を防止するスイッチとを備えるコンパレータである。これにより、入力トランジスタの切り替えを可能としつつ、比較に使用されていない入力トランジスタのリーク電流が防止されるという作用をもたらす。
【0007】
また、第１の側面において、前記比較部は、前記入力信号が入力される第１入力トランジスタと、前記入力信号が入力される第２入力トランジスタと、前記参照信号が入力される参照トランジスタとを備え、前記スイッチは、前記第１入力トランジスタに並列に接続された第１スイッチと、前記第２入力トランジスタに並列に接続された第２スイッチとを備えてもよい。これにより、フローティング状態の入力トランジスタが短絡され、比較に使用されていない入力トランジスタのソース／ドレイン間電圧が安定化されるという作用をもたらす。
【0008】
また、第１の側面において、前記入力信号が前記第１入力トランジスタに切り替えられるときは、前記第１スイッチはオフ、前記第２スイッチはオンされ、前記入力信号が前記第２入力トランジスタに切り替えられるときは、前記第１スイッチはオン、前記第２スイッチはオフされてもよい。これにより、第１入力トランジスタが比較に使用されないときは、第１入力トランジスタのリーク電流が防止され、第２入力トランジスタが比較に使用されないときは、第２入力トランジスタのリーク電流が防止されるという作用をもたらす。
【0009】
また、第１の側面において、前記第１入力トランジスタのゲートに直列に接続される第１容量と、前記第２入力トランジスタのゲートに直列に接続される第２容量と、前記第１入力トランジスタのゲートとドレインとの間に接続される第１オートゼロスイッチと、前記第２入力トランジスタのゲートとドレインとの間に接続される第２オートゼロスイッチとをさらに備えてもよい。これにより、第１入力トランジスタの入力および第２入力トランジスタの入力がバランスするように第１容量および第２容量に蓄積される電荷が制御されるという作用をもたらす。
【0010】
また、第１の側面において、前記第１オートゼロスイッチがオンされるときは、前記第１スイッチはオフ、前記第２スイッチはオンされ、前記第２オートゼロスイッチがオンされるときは、前記第１スイッチはオン、前記第２スイッチはオフされてもよい。これにより、第１入力トランジスタ側のオートゼロ動作時には、第２入力トランジスタのリーク電流が防止され、第２入力トランジスタ側のオートゼロ動作時には、第１入力トランジスタのリーク電流が防止されるという作用をもたらす。
【0011】
また、第１の側面において、前記比較部は、前記入力信号が入力される第１入力トランジスタと、前記入力信号が入力される第２入力トランジスタと、前記参照信号が入力される第１参照トランジスタと、前記参照信号が入力される第２参照トランジスタとを備え、前記スイッチは、前記第１入力トランジスタに並列に接続された第１スイッチと、前記第２入力トランジスタに並列に接続された第２スイッチと、前記第１参照トランジスタに並列に接続された第３スイッチと、前記第２参照トランジスタに並列に接続された第４スイッチとを備えてもよい。これにより、２入力コンパレータの動作がバランス化されるという作用をもたらす。
【0012】
また、第１の側面において、前記入力信号が前記第１入力トランジスタに切り替えられ、前記参照信号が前記第１参照トランジスタに切り替えられるときは、前記第１スイッチおよび前記第３スイッチはオフ、前記第２スイッチおよび前記第４スイッチはオンされ、前記入力信号が前記第２入力トランジスタに切り替えられ、前記参照信号が前記第２参照トランジスタに切り替えられるときは、前記第１スイッチおよび前記第３スイッチはオン、前記第２スイッチおよび前記第４スイッチはオフされてもよい。これにより、第１入力トランジスタおよび第１参照トランジスタが比較に使用されないときは、第１入力トランジスタおよび第１参照トランジスタのリーク電流が防止されるという作用をもたらす。また、第２入力トランジスタおよび第２参照トランジスタが比較に使用されないときは、第２入力トランジスタおよび第２参照トランジスタのリーク電流が防止されるという作用をもたらす。
【0013】
また、第１の側面において、前記比較部は、前記入力信号が入力される第１入力トランジスタと、前記入力信号が入力される第２入力トランジスタと、前記参照信号が入力される参照トランジスタとを備え、前記スイッチは、前記第１入力トランジスタのドレインに直列に接続された第１スイッチと、前記第１入力トランジスタのソースに直列に接続された第２スイッチと、前記第２入力トランジスタのドレインに直列に接続された第３スイッチと、前記第２入力トランジスタのソースに直列に接続された第４スイッチとを備えてもよい。これにより、フローティング状態の入力トランジスタが切り離され、比較に使用されていない入力トランジスタのリーク電流が防止されるという作用をもたらす。
【0014】
また、第１の側面において、前記比較部は、前記入力信号が入力される第１入力トランジスタと、前記入力信号が入力される第２入力トランジスタと、前記参照信号が入力される参照トランジスタとを備え、前記スイッチは、前記第１入力トランジスタのゲートとドレインとの間に接続された第１スイッチと、前記第１入力トランジスタのゲートとソースとの間に接続された第２スイッチと、前記第２入力トランジスタのゲートとドレインとの間に接続された第３スイッチと、前記第２入力トランジスタのゲートとソースとの間に接続された第４スイッチとを備えてもよい。これにより、フローティング状態の入力トランジスタが短絡され、比較に使用されていない入力トランジスタのリーク電流が防止されるという作用をもたらす。
【0015】
また、第１の側面において、前記比較部は、前記入力信号が入力される第１入力トランジスタと、前記入力信号が入力される第２入力トランジスタと、前記参照信号が入力される参照トランジスタとを備え、前記スイッチは、前記第１入力トランジスタのドレインを固定電位に接続する第１スイッチと、前記第２入力トランジスタのドレインを前記固定電位に接続する第２スイッチとを備えてもよい。これにより、フローティング状態の入力トランジスタのドレインが固定電位に接続され、比較に使用されていない入力トランジスタのリーク電流が防止されるという作用をもたらす。
【0016】
また、第１の側面において、前記比較部は、前記入力信号が入力される第１入力トランジスタと、前記入力信号が入力される第２入力トランジスタと、前記参照信号が入力される参照トランジスタとを備え、前記スイッチは、前記第１入力トランジスタのゲートをプルダウンする第１スイッチと、前記第２入力トランジスタのゲートをプルダウンする第２スイッチとを備えてもよい。これにより、フローティング状態の入力トランジスタのゲートがプルダウンされ、比較に使用されていない入力トランジスタのリーク電流が防止されるという作用をもたらす。
【0017】
また、第２の側面は、入力トランジスタに入力される入力信号と、参照トランジスタに入力される参照信号と比較する比較部と、前記入力トランジスタに並列に接続されたスイッチとを備えるコンパレータである。これにより、ＡＤ変換前にスイッチをオンすることにより、コンパレータ出力がハイレベルに引き上げられるという作用をもたらす。
【0018】
また、第３の側面は、ロウ方向およびカラム方向にマトリックス状に画素が配置された画素アレイ部と、前記画素から読出された画素信号と参照信号との比較結果に基づいてカラムごとにＡＤ（Analog to Digital）変換するカラムＡＤＣ部とを備え、前記カラムＡＤＣ部は、前記画素信号が入力される複数の入力トランジスタを切り替えて前記参照信号と比較する比較部と、前記入力トランジスタの切替に基づいて非アクティブ化される入力トランジスタに流れるリーク電流を防止するスイッチとを備える撮像装置である。これにより、ＡＤ変換に用いられる入力トランジスタの切り替えを可能としつつ、ＡＤ変換に使用されていない入力トランジスタのリーク電流が防止されるという作用をもたらす。
【0019】
また、第３の側面において、前記画素信号は、互いに異なるゲインで前記画素から読出された第１画素信号および第２画素信号を含んでもよい。これにより、アーティファクトレスＨＤＲ(High Dynamic Range)が実現されるという作用をもたらす。
【0020】
また、第３の側面において、前記比較部は、前記第１画素信号が入力される第１入力トランジスタと、前記第２画素信号が入力される第２入力トランジスタと、前記参照信号が入力される参照トランジスタとを備え、前記スイッチは、前記第１入力トランジスタに並列に接続された第１スイッチと、前記第２入力トランジスタに並列に接続された第２スイッチとを備えてもよい。これにより、フローティング状態の入力トランジスタが短絡され、ＡＤ変換に使用されていない入力トランジスタのソース／ドレイン間電圧が安定化されるという作用をもたらす。
【0021】
また、第３の側面において、前記比較部は、前記第１画素信号が入力される第１入力トランジスタと、前記第２画素信号が入力される第２入力トランジスタと、前記参照信号が入力される第１参照トランジスタと、前記参照信号が入力される第２参照トランジスタとを備え、前記スイッチは、前記第１入力トランジスタに並列に接続された第１スイッチと、前記第２入力トランジスタに並列に接続された第２スイッチと、前記第１参照トランジスタに並列に接続された第３スイッチと、前記第２参照トランジスタに並列に接続された第４スイッチとを備えてもよい。これにより、互いに異なるゲインで画素から読出された画素信号のＡＤ変換に使用される２入力コンパレータの動作がバランス化されるという作用をもたらす。
【0022】
また、第３の側面において、前記比較部は、前記第１画素信号が入力される第１入力トランジスタと、前記第２画素信号が入力される第２入力トランジスタと、前記参照信号が入力される参照トランジスタとを備え、前記スイッチは、前記第１入力トランジスタのドレインに直列に接続された第１スイッチと、前記第１入力トランジスタのソースに直列に接続された第２スイッチと、前記第２入力トランジスタのドレインに直列に接続された第３スイッチと、前記第２入力トランジスタのソースに直列に接続された第４スイッチとを備えてもよい。これにより、フローティング状態の入力トランジスタが切り離され、ＡＤ変換に使用されていない入力トランジスタのリーク電流が防止されるという作用をもたらす。
【0023】
また、第３の側面において、前記比較部は、前記第１画素信号が入力される第１入力トランジスタと、前記第２画素信号が入力される第２入力トランジスタと、前記参照信号が入力される参照トランジスタとを備え、前記スイッチは、前記第１入力トランジスタのゲートとドレインとの間に接続された第１スイッチと、前記第１入力トランジスタのゲートとソースとの間に接続された第２スイッチと、前記第２入力トランジスタのゲートとドレインとの間に接続された第３スイッチと、前記第２入力トランジスタのゲートとソースとの間に接続された第４スイッチとを備えてもよい。これにより、フローティング状態の入力トランジスタが短絡され、ＡＤ変換に使用されていない入力トランジスタのリーク電流が防止されるという作用をもたらす。
【0024】
また、第３の側面において、前記比較部は、前記第１画素信号が入力される第１入力トランジスタと、前記第２画素信号が入力される第２入力トランジスタと、前記参照信号が入力される参照トランジスタとを備え、前記スイッチは、前記第１入力トランジスタのドレインを固定電位に接続する第１スイッチと、前記第２入力トランジスタのドレインを前記固定電位に接続する第２スイッチとを備えてもよい。これにより、フローティング状態の入力トランジスタのドレインが固定電位に接続され、ＡＤ変換に使用されていない入力トランジスタのリーク電流が防止されるという作用をもたらす。
【0025】
また、第３の側面において、前記比較部は、前記第１画素信号が入力される第１入力トランジスタと、前記第２画素信号が入力される第２入力トランジスタと、前記参照信号が入力される参照トランジスタとを備え、前記スイッチは、前記第１入力トランジスタのゲートをプルダウンする第１スイッチと、前記第２入力トランジスタのゲートをプルダウンする第２スイッチとを備えてもよい。これにより、フローティング状態の入力トランジスタのゲートがプルダウンされ、ＡＤ変換に使用されていない入力トランジスタのリーク電流が防止されるという作用をもたらす。
【図面の簡単な説明】
【0026】
【図1】第１の実施の形態に係る撮像装置の構成例を示すブロック図である。
【図2】第１の実施の形態に係る固体撮像装置の構成例を示すブロック図である。
【図3】第１の実施の形態に係る固体撮像装置に設けられた画素の回路構成例を示すブロック図である。
【図4】第１の実施の形態に係る固体撮像装置に設けられた画素の回路構成のその他の例を示すブロック図である。
【図5】第１の実施の形態に係る画素からの低ゲイン読出しおよび高ゲイン読出しの各部の波形を示すタイミングチャートである。
【図6】第１の実施の形態に係る１カラム分の信号読出し回路の構成例を示す図である。
【図7】第１の実施の形態に係るコンパレータの構成例を示す図である。
【図8】第１の実施の形態に係るコンパレータの動作時の各部の波形の一例を示すタイミングチャートである。
【図9】第１の実施の形態に係るカラムＡＤＣ回路の制御信号系統の一例を示すブロック図である。
【図10】第２の実施の形態に係るコンパレータの構成例を示す図である。
【図11】第３の実施の形態に係るコンパレータの構成例を示す図である。
【図12】第４の実施の形態に係るコンパレータの構成例を示す図である。
【図13】第５の実施の形態に係るコンパレータの構成例を示す図である。
【図14】第５の実施の形態に係るコンパレータの動作時の各部の波形の一例を示すタイミングチャートである。
【図15】第６の実施の形態に係るコンパレータの構成例を示す図である。
【図16】第７の実施の形態に係るコンパレータの構成例を示す図である。
【図17】第８の実施の形態に係るコンパレータの構成例を示す図である。
【図18】第９の実施の形態に係るコンパレータの構成例を示す図である。
【図19】第１０の実施の形態に係るコンパレータの構成例を示す図である。
【図20】第１１の実施の形態に係る固体撮像装置の積層例を示す斜視図である。
【図21】車両制御システムの概略的な構成例を示すブロック図である。
【図22】撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【0027】
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタに並列にスイッチを接続した例）
２．第２の実施の形態（Ｎチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタに並列にスイッチを接続した例）
３．第３の実施の形態（Ｐチャンネル２入力両側オートゼロコンパレータにおいて入力トランジスタに並列にスイッチを接続した例）
４．第４の実施の形態（Ｎチャンネル２入力両側オートゼロコンパレータにおいて入力トランジスタに並列にスイッチを接続した例）
５．第５の実施の形態（Ｐチャンネル１入力片側オートゼロコンパレータにおいて入力トランジスタに並列にスイッチを接続した例）
６．第６の実施の形態（Ｎチャンネル１入力片側オートゼロコンパレータにおいて入力トランジスタに並列にスイッチを接続した例）
７．第７の実施の形態（Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタのソースに直列にスイッチを接続した例）
８．第８の実施の形態（Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタのゲートとソースとの間にスイッチを接続した例）
９．第９の実施の形態（Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタのゲートをプルダウンするスイッチを設けた例）
１０．第１０の実施の形態（Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタのドレインを固定電位に接続するスイッチを設けた例）
１１．第１１の実施の形態（固体撮像装置が形成される半導体チップを積層化した例）
１２．移動体への応用例
１．第１の実施の形態（Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタに並列にスイッチを接続した例）
２．第２の実施の形態（Ｎチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタに並列にスイッチを接続した例）
３．第３の実施の形態（Ｐチャンネル２入力両側オートゼロコンパレータにおいて入力トランジスタに並列にスイッチを接続した例）
４．第４の実施の形態（Ｎチャンネル２入力両側オートゼロコンパレータにおいて入力トランジスタに並列にスイッチを接続した例）
５．第５の実施の形態（Ｐチャンネル１入力片側オートゼロコンパレータにおいて入力トランジスタに並列にスイッチを接続した例）
６．第６の実施の形態（Ｎチャンネル１入力片側オートゼロコンパレータにおいて入力トランジスタに並列にスイッチを接続した例）
７．第７の実施の形態（Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタのソースに直列にスイッチを接続した例）
８．第８の実施の形態（Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタのゲートとソースとの間にスイッチを接続した例）
９．第９の実施の形態（Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタのゲートをプルダウンするスイッチを設けた例）
１０．第１０の実施の形態（Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタのドレインを固定電位に接続するスイッチを設けた例）
１１．第１１の実施の形態（固体撮像装置が形成される半導体チップを積層化した例）
１２．移動体への応用例
【0028】
＜１．第１の実施の形態＞
図１は、第１の実施の形態に係る撮像装置の構成例を示す図である。
図１は、第１の実施の形態に係る撮像装置の構成例を示す図である。
【0029】
同図において、撮像装置１００は、光学系１０１、固体撮像装置１０２、撮像制御部１０３、画像処理部１０４、記憶部１０５、表示部１０６および操作部１０７を備える。撮像制御部１０３、画像処理部１０４、記憶部１０５、表示部１０６および操作部１０７は、バス１０８を介して互いに接続されている。なお、撮像装置１００は、単体としても用いられてもよいし、スマートフォンなどの携帯端末に組み込まれてもよいし、認証装置や監視装置に組み込まれてもよい。
【0030】
光学系１０１は、被写体からの光を固体撮像装置１０２に入射させ、被写体像を固体撮像装置１０２の受光面に結像させる。光学系１０１は、例えば、フォーカスレンズ、ズームレンズおよび絞りなどを備えることができる。光学系１０１は、広角レンズ、標準レンズおよび望遠レンズなどの複数のレンズを備えてもよい。
【0031】
固体撮像装置１０２は、被写体からの光を画素ごとに電気信号に変換し、その電気信号をデジタル化して出力する。固体撮像装置１０２は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサでもよいし、ＣＣＤ(Charge Coupled Device)でもよいし、イベントベースビジョンセンサでもよい。なお、固体撮像装置１０２は、１フレーム内で２つの異なるゲインで２回読出し可能なシングルフレームＨＤＲに対応してもよい。
【0032】
撮像制御部１０３は、操作部１０７からの指令に基づいて固体撮像装置１０２による撮像を制御する。このとき、撮像制御部１０３は、固体撮像装置１０２の露光時間、露光量および撮像タイミングなどを制御することができる。
【0033】
画像処理部１０４は、固体撮像装置１０２からの出力に基づいて画像処理を実施する。画像処理は、例えば、ガンマ補正、ホワイトバランス処理、シャープネス処理、階調変換処理である。画像処理部１０４は、ソフトウェアに基づいて処理を実行するプロセッサを備えてもよい。なお、画像処理部１０４は、１フレーム内で２つの異なるゲインで２回読出しされた画素信号を合成してＨＤＲ画像を生成してもよい。
【0034】
記憶部１０５は、固体撮像装置１０２で撮像された撮像画像を記憶したり、固体撮像装置１０２の撮像パラメータなどを記憶したりする。また、記憶部１０５は、ソフトウェアに基づいて撮像装置１００を動作させるプログラムを記憶することができる。記憶部１０５は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）およびメモリカードを含んでもよい。
【0035】
表示部１０６は、撮像画像を表示したり、撮像操作をサポートする各種情報を表示したりする。表示部１０６は、液晶ディスプレイでもよいし、有機ＥＬ（Electro Luminescence）ディスプレイでもよい。
【0036】
操作部１０７は、撮像装置１００を操作するユーザインターフェースを提供する。操作部１０７は、例えば、撮像装置１００に設けられたボタン、ダイヤルおよびスイッチを含んでもよい。操作部１０７は、表示部１０６とともにタッチパネルで構成してもよい。
【0037】
図２は、第１の実施の形態に係る固体撮像装置の構成例を示すブロック図である。
【0038】
同図において、固体撮像装置１０２は、画素アレイ部１１１、垂直走査回路１１２、カラム読出し回路１１３、カラム信号処理部１１４、水平走査回路１１５および制御回路１１６を備える。
【0039】
画素アレイ部１１１は、複数の画素ＰＩＸを備える。画素ＰＩＸは、ロウ方向（水平方向とも言う）およびカラム方向（垂直方向とも言う）に沿ってマトリックス状に配列される。各画素ＰＩＸは、信号の読出し時にカラム読出し回路１１３との間でソースフォロワを構成することができる。各画素ＰＩＸは、ロウごとに水平駆動線ＨＳＬに接続され、カラムごとに垂直信号線ＶＳＬに接続される。水平駆動線ＨＳＬは、各画素ＰＩＸからの信号の読出し時に各画素ＰＩＸをロウごとに駆動する。垂直信号線ＶＳＬは、画素ＰＩＸから読出された信号をカラムごとにカラム信号処理部１１４に伝送する。なお、画素ＰＩＸは、１フレーム内で２つの異なるゲインで２回読出し可能でもよい。また、画素ＰＩＸは、ベイヤ配列を構成してもよいし、クワッドベイヤ配列を構成してもよい。
【0040】
画素アレイ部１１１は、垂直信号線ＶＳＬをカラムごとに備えることができる。ここで、垂直信号線ＶＳＬは、画素ＰＩＸから読み出された信号をカラム方向に伝送することができる。
【0041】
垂直走査回路１１２は、読出し対象となる画素ＰＩＸをカラム方向に走査する。垂直走査回路１１２は、垂直レジスタを含んで構成してもよい。ここで、垂直走査回路１１２は、各画素ＰＩＸからの信号の読出し時に、水平駆動線ＨＳＬを介して各画素ＰＩＸをロウごとに駆動することができる。
【0042】
カラム読出し回路１１３は、各画素ＰＩＸからの信号の読出し時に、各画素ＰＩＸとの間でソースフォロワを構成することができる。このとき、カラム読出し回路１１３は、画素ＰＩＸに保持された電荷に基づいて垂直信号線ＶＳＬの電位を変化させることができる。カラム読出し回路１１３は、定電流読出しにも対応してもよいし、容量負荷読出しに対応してもよい。
【0043】
カラム信号処理部１１４は、各画素ＰＩＸからカラム方向に伝送された信号を処理する。例えば、カラム信号処理部１１４は、各画素ＰＩＸからカラム方向に伝送された信号に基づいて、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）処理を実施することができる。また、カラム信号処理部１１４は、各画素ＰＩＸからカラム方向に伝送された信号に基づいて、ＡＤ（Analog to Digital）変換処理を実施し、撮像信号Ｇｏｕｔを出力することができる。
【0044】
カラム信号処理部１１４は、カラムＡＤＣ部１１４Ａを備える。カラムＡＤＣ部１１４Ａは、ＡＤ変換処理をカラムごとに並列に実施することができる。このとき、カラムＡＤＣ部１１４Ａは、画素ＰＩＸから読出された画素信号と参照信号との比較結果に基づいてカラムごとにＡＤ変換することができる。ここで、カラムＡＤＣ部１１４Ａには、画素ＰＩＸから読出された画素信号と参照信号とを比較するコンパレータをカラムごとに設けることができる。コンパレータは、画素信号が入力される複数の入力トランジスタを切り替えて参照信号と比較することができる。コンパレータには、入力トランジスタの切替に基づいて非アクティブ化される入力トランジスタに流れるリーク電流を防止するスイッチを設けることができる。コンパレータは、低ゲインで読出された画素信号と、高ゲインで読出された画素信号とを切り替えて入力可能な２入力コンパレータでもよい。
【0045】
水平走査回路１１５は、読出し対象となる画素ＰＩＸをロウ方向に走査する。水平走査回路１１５は、水平レジスタを含んで構成してもよい。
【0046】
制御回路１１６は、垂直走査回路１１２、カラム読出し回路１１３、カラム信号処理部１１４および水平走査回路１１５を制御する。例えば、制御回路１１６は、カラム方向の走査タイミング、ロウ方向の走査タイミング、カラム読出し回路１１３の動作タイミングおよびカラム信号処理部１１４の処理タイミングを制御することができる。
【0047】
図３は、第１の実施の形態に係る固体撮像装置に設けられた画素の回路構成例を示すブロック図である。
【0048】
同図において、画素ＰＩＸは、フォトダイオード１２１、転送トランジスタ１２２、リセットトランジスタ１２３、増幅トランジスタ１２４、選択トランジスタ１２５およびフローティングディフュージョンＦＤを備える。転送トランジスタ１２２、リセットトランジスタ１２３、増幅トランジスタ１２４および選択トランジスタ１２５として、ＭＯＳ（Metal Oxide Semiconductor）トランジスタを用いることができる。
【0049】
増幅トランジスタ１２４と選択トランジスタ１２５は、直列に接続されている。フォトダイオード１２１のカソードは、転送トランジスタ１２２を介してフローティングディフュージョンＦＤに接続されている。また、フローティングディフュージョンＦＤは、リセットトランジスタ１２３を介して電源ＶＤＤに接続されている。また、電源ＶＤＤは、増幅トランジスタ１２４と選択トランジスタ１２５の直列回路を介して垂直信号線ＶＳＬに接続されている。増幅トランジスタ１２４のゲートはフローティングディフュージョンＦＤに接続されている。
【0050】
転送トランジスタ１２２のゲートには、転送信号ＴＧＬが印加される。リセットトランジスタ１２３のゲートには、リセット信号ＲＳＴが印加される。選択トランジスタ１２５のゲートには、選択信号ＳＥＬが印加される。転送信号ＴＧＬ、リセット信号ＲＳＴおよび選択信号ＳＥＬは、図２の水平駆動線ＨＳＬを介して各画素ＰＩＸに伝送することができる。
【0051】
転送トランジスタ１２２がオンすると、フォトダイオード１２１に蓄積された電荷がフローティングディフュージョンＦＤに転送される。そして、選択トランジスタ１２５がオンすると、フローティングディフュージョンＦＤの電位に応じて増幅トランジスタ１２４のソース電位が変化する。そして、増幅トランジスタ１２４のソース電位は、選択トランジスタ１２５を介して垂直信号線ＶＳＬに印加され、垂直信号線ＶＳＬを介して伝送される。また、リセットトランジスタ１２３がオンすると、フローティングディフュージョンＦＤに蓄積された電荷が排出される。
【0052】
図４は、第１の実施の形態に係る固体撮像装置に設けられた画素の回路構成のその他の例を示すブロック図である。
【0053】
同図において、固体撮像装置１０２は、画素ＰＩＸの代わりに画素ＰＩＸ２を備えてもよい。画素ＰＩＸ２は、上述の画素ＰＩＸに切替トランジスタ１２８が追加されている。画素ＰＩＸ２は、１フレーム内で２つの異なるゲインで２回読出し可能である。画素ＰＩＸ２のそれ以外の構成は、上述の画素ＰＩＸの構成と同様である。
【0054】
切替トランジスタ１２８は、増幅トランジスタ１２４における変換効率を切り替える。切替トランジスタ１２８は、フローティングディフュージョンＦＤとリセットトランジスタ１２３との間に接続される。切替トランジスタ１２８のゲートには、切替信号ＦＤＧが印加される。
【0055】
図５は、第１の実施の形態に係る画素からの低ゲイン読出しおよび高ゲイン読出しの各部の波形を示すタイミングチャートである。なお、ＳＨ行はシャッタ行、ＲＤ行はリード行を示す。ＳＨ行が実施された後、ＲＤ行が実施される。このとき、ＳＨ行は、ＲＤ行の蓄積開始の基準を設定することができる。
【0056】
同図において、ＳＨ行では、選択信号ＳＥＬはロウレベルに設定され、選択トランジスタ１２５はオフされる。非選択期間Ｋ１では、転送信号ＴＧＬ、リセット信号ＲＳＴおよび切替信号ＦＤＧは、ロウレベルに維持される。そして、非選択期間Ｋ１の経過後、低ゲインＰ相読出しＫ２が実施される。このとき、転送信号ＴＧＬ、リセット信号ＲＳＴおよび切替信号ＦＤＧが立ち上がり、フォトダイオード１２１およびフローティングディフュージョンＦＤの電荷が排出されるとともに、増幅トランジスタ１２４における変換効率が低下される。
【0057】
その後、低ゲインＰ相読出しＫ２において、転送信号ＴＧＬが立ち下がった後、切替信号ＦＤＧが立ち下がり、さらにリセット信号ＲＳＴが立ち下がる。そして、切替信号ＦＤＧが再度立ち上がった後、ＡＤ変換処理が実施される。ここで、リセット信号ＲＳＴが立ち下がる前に切替信号ＦＤＧを一旦立ち下げることにより、フローティングディフュージョンＦＤを切替トランジスタ１２８とカップリングさせることができる。このため、フローティングディフュージョンＦＤの電位を昇圧させることができ、フォトダイオード１２１から電荷を転送しやすくすることができる。
【0058】
次に、高ゲインＰ相読出しＫ３が実施される。このとき、転送信号ＴＧＬ、リセット信号ＲＳＴおよび切替信号ＦＤＧは、低ゲインＰ相読出しＫ２のときと同様のレベルが維持されたままＡＤ変換処理が実施される。
【0059】
次に、高ゲインＤ相読出しＫ４が実施される。このとき、転送信号ＴＧＬが立ち上がり、フォトダイオード１２１の電荷が排出される。そして、転送信号ＴＧＬが立ち下がった後、ＡＤ変換処理が実施される。ここで、高ゲインＤ相読出しＫ４では、リセット信号ＲＳＴはロウレベルに設定される。このため、フローティングディフュージョンＦＤはフローティング状態となり、フローティングディフュージョンＦＤを転送トランジスタ１２２とカップリングさせることができる。このため、フローティングディフュージョンＦＤの電位を昇圧させることができ、フォトダイオード１２１から電荷を引く抜きやすくすることができる。
【0060】
次に、低ゲインＤ相読出しＫ５が実施される。このとき、リセット信号ＲＳＴのレベルが維持されたままＡＤ変換処理が実施された後、非選択期間Ｋ６に移行する。
【0061】
ＲＤ行において、非選択期間Ｋ１では、選択信号ＳＥＬ、転送信号ＴＧＬ、リセット信号ＲＳＴおよび切替信号ＦＤＧは、ロウレベルに維持される。そして、非選択期間Ｋ１の経過後、低ゲインＰ相読出しＫ２が実施される。このとき、リセット信号ＲＳＴおよび切替信号ＦＤＧが立ち上がり、フローティングディフュージョンＦＤの電荷が排出されるとともに、増幅トランジスタ１２４における変換効率が低下される。
【0062】
その後、低ゲインＰ相読出しＫ２において、切替信号ＦＤＧが立ち下がった後、リセット信号ＲＳＴが立ち下がる。そして、切替信号ＦＤＧが再度立ち上がった後、選択信号ＳＥＬが立ち上がり、ＡＤ変換処理が実施される。ここで、リセット信号ＲＳＴが立ち下がる前に切替信号ＦＤＧを一旦立ち下げることにより、フローティングディフュージョンＦＤを切替トランジスタ１２８とカップリングさせることができる。このため、フローティングディフュージョンＦＤの電位を昇圧させることができ、フォトダイオード１２１から電荷を転送しやすくすることができる。
【0063】
次に、高ゲインＰ相読出しＫ３が実施される。このとき、切替信号ＦＤＧが立ち下がり、増幅トランジスタ１２４における変換効率が上昇されてから、ＡＤ変換処理が実施される。
【0064】
次に、高ゲインＤ相読出しＫ４が実施される。このとき、転送信号ＴＧＬが立ち上がり、フォトダイオード１２１の電荷がフローティングディフュージョンＦＤに転送される。そして、転送信号ＴＧＬが立ち下がった後、ＡＤ変換処理が実施される。ここで、高ゲインＤ相読出しＫ４では、リセット信号ＲＳＴはロウレベルに設定される。このため、フローティングディフュージョンＦＤはフローティング状態となり、フローティングディフュージョンＦＤを転送トランジスタ１２２とカップリングさせることができる。このため、フローティングディフュージョンＦＤの電位を昇圧させることができ、フォトダイオード１２１から電荷を引く抜きやすくすることができる。
【0065】
次に、低ゲインＤ相読出しＫ５が実施される。このとき、切替信号ＦＤＧが立ち上がり、増幅トランジスタ１２４における変換効率が低下される。その後、転送信号ＴＧＬが立ち上がり、フォトダイオード１２１の電荷がフローティングディフュージョンＦＤに転送される。そして、転送信号ＴＧＬが立ち下がり、ＡＤ変換処理が実施された後、非選択期間Ｋ６に移行する。ここで、切替信号ＦＤＧが立ち上がった後、転送信号ＴＧＬを立ち上げることにより、増幅トランジスタ１２４から見た容量を増大させることができる。このため、フォトダイオード１２１から受け入れ可能な電荷を増大させることができ、フォトダイオード１２１に蓄積された電荷を引き抜きやすくすることができる。
【0066】
図６は、第１の実施の形態に係る１カラム分の信号読出し回路の構成例を示す図である。
【0067】
同図において、信号読出し回路は、電流源１３１およびコンパレータ１３２を備える。
【0068】
電流源１３１は、信号読出し時に垂直信号線ＶＳＬを介して画素ＰＩＸとソースフォロアを構成することができる。ＨＤＲでは、画素ＰＩＸの代わりに画素ＰＩＸ２を用いることができる。電流源１３１は、カラム読出し回路１１３にカラムごとに設けることができる。電流源１３１は、垂直信号線ＶＳＬに接続される。電流源１３１は、ＭＯＳトランジスタでもよい。
【0069】
コンパレータ１３２は、垂直信号線ＶＳＬを介して画素信号が入力される複数の入力トランジスタを切り替えて参照信号ＤＡＣと比較することができる。コンパレータ１３２の反転入力には、垂直信号線ＶＳＬが接続される。コンパレータ１３２の非反転入力には、参照信号ＤＡＣが入力される。参照信号ＤＡＣは、例えば、ランプ信号を含むことができる。また、コンパレータ１３２には、オートゼロ信号ＡＺが入力される。オートゼロ信号ＡＺは、オートゼロ期間にオートゼロ動作をアクティブ化する。オートゼロ動作では、非反転入力および反転入力がバランスするようにコンパレータ１３２の容量に蓄積される電荷を制御することができる。コンパレータ１３２は、カラムＡＤＣ部１１４Ａにカラムごとに設けることができる。
【0070】
図７は、第１の実施の形態に係るコンパレータの構成例を示す図である。
【0071】
同図において、コンパレータ１３２は、Ｐチャンネル２入力片側オートゼロコンパレータを構成する。このとき、コンパレータ１３２は、オートゼロ動作に基づいて入力信号ＣＩＮをバランスさせた上で、入力信号ＣＩＮと参照信号ＤＡＣとの差分に応じた出力電圧ＶＯを出力する。入力信号ＣＩＮは、例えば、１フレーム内で２つの異なるゲインで画素ＰＩＸ２から２回読出された画素信号でもよい。コンパレータ１３２は、Ｐチャンネル電界効果トランジスタ２１０、２１１、２１２Ａ、２１２Ｂ、Ｎチャンネル電界効果トランジスタ２２１、２２２および容量２１６Ａ、２１６Ｂを備える。また、コンパレータは、スイッチ２１３Ａ、２１４Ａ、２１５Ａ、２１７Ａ、２１３Ｂ、２１４Ｂ、２１５Ｂ、２１７Ｂ、２２３、２２４を備える。なお、Ｐチャンネル電界効果トランジスタ２１１、２１２Ａ、２１２Ｂは、特許請求の範囲に記載の比較部の一例である。Ｐチャンネル電界効果トランジスタ２１２Ａ、２１２Ｂは、特許請求の範囲に記載の入力トランジスタの一例である。Ｐチャンネル電界効果トランジスタ２１１は、特許請求の範囲に記載の参照トランジスタの一例である。
【0072】
Ｐチャンネル電界効果トランジスタ２１１とＮチャンネル電界効果トランジスタ２２１とは互いに直列に接続されている。Ｐチャンネル電界効果トランジスタ２１２Ａ、２１２Ｂは互いに並列に接続されている。Ｐチャンネル電界効果トランジスタ２１２Ａのドレインは、スイッチ２１５Ａを介してＮチャンネル電界効果トランジスタ２２２のドレインに接続されている。Ｐチャンネル電界効果トランジスタ２１２Ｂのドレインは、スイッチ２１５Ｂを介してＮチャンネル電界効果トランジスタ２２２のドレインに接続されている。各スイッチ２１５Ａ、２１５Ｂは、出力切替信号ＳＯＡ、ＳＯＢに基づいてオン／オフされる。Ｐチャンネル電界効果トランジスタ２１１、２１２Ａ、２１２Ｂのソースは、Ｐチャンネル電界効果トランジスタ２１０を介して電源電位ＡＶＤに接続されている。Ｐチャンネル電界効果トランジスタ２１２Ａは、低ゲインで画素ＰＩＸ２から読出された画素信号の入力に用いることができる。Ｐチャンネル電界効果トランジスタ２１２Ｂは、高ゲインで画素ＰＩＸ２から読出された画素信号の入力に用いることができる。Ｐチャンネル電界効果トランジスタ２１０ゲートには、バイアス電圧ＶＧが印加される。Ｐチャンネル電界効果トランジスタ２１０は、バイアス電圧ＶＧに基づいて定電流源として動作することができる。
【0073】
スイッチ２１４Ａは、Ｐチャンネル電界効果トランジスタ２１２Ａのゲートとドレインとの間に接続されている。スイッチ２１４Ｂは、Ｐチャンネル電界効果トランジスタ２１２Ｂのゲートとドレインとの間に接続されている。各スイッチ２１４Ａ、２１４Ｂは、オートゼロ信号ＡＺＡ、ＡＺＢに基づいてオン／オフされる。このとき、スイッチ２１４Ａがオンされるときは、スイッチ２１３Ａはオフ、スイッチ２１３Ｂはオンされる。スイッチ２１４Ｂがオンされるときは、スイッチ２１３Ａはオン、スイッチ２１３Ｂはオフされる。なお、各スイッチ２１４Ａ、２１４Ｂは、特許請求の範囲に記載のオートゼロスイッチの一例である。
【0074】
スイッチ２１３Ａは、Ｐチャンネル電界効果トランジスタ２１２Ａの切替に基づいて非アクティブ化されるＰチャンネル電界効果トランジスタ２１２Ａに流れるリーク電流を防止することができる。スイッチ２１３Ａは、Ｐチャンネル電界効果トランジスタ２１２Ａに並列に接続されている。スイッチ２１３Ｂは、Ｐチャンネル電界効果トランジスタ２１２Ｂの切替に基づいて非アクティブ化されるＰチャンネル電界効果トランジスタ２１２Ｂに流れるリーク電流を防止することができる。スイッチ２１３Ｂは、Ｐチャンネル電界効果トランジスタ２１２Ｂに並列に接続されている。各スイッチ２１３Ａ、２１３Ｂは、オフリーク信号ＰＳＡ、ＰＳＢに基づいてオン／オフされる。このとき、入力信号ＣＩＮがＰチャンネル電界効果トランジスタ２１２Ａに切り替えられるときは、スイッチ２１３Ａはオン、スイッチ２１３Ｂはオフされる。入力信号ＣＩＮがＰチャンネル電界効果トランジスタ２１２Ｂに切り替えられるときは、スイッチ２１３Ａはオフ、スイッチ２１３Ｂはオンされる。
【0075】
各スイッチ２１７Ａ、２１７Ｂの入力端は互いに接続され、各スイッチ２１７Ａ、２１７Ｂの入力端には、入力信号ＣＩＮが入力される。スイッチ２１７Ａの出力端は、容量２１６Ａを介してＰチャンネル電界効果トランジスタ２１２Ａのゲートに接続されている。スイッチ２１７Ｂの出力端は、容量２１６Ｂを介してＰチャンネル電界効果トランジスタ２１２Ｂのゲートに接続されている。各スイッチ２１７Ａ、２１７Ｂは、入力切替信号ＳＩＡ、ＳＩＢに基づいてオン／オフされる。
【0076】
各Ｎチャンネル電界効果トランジスタ２２１、２２２のソースは、電源電位ＡＶＳに接続されている。電源電位ＡＶＳは、電源電位ＡＶＤより低い電位でもよいし、グランド電位でもよい。各Ｎチャンネル電界効果トランジスタ２２１、２２２のゲートは、Ｎチャンネル電界効果トランジスタ２２１のドレインに接続されている。このとき、Ｎチャンネル電界効果トランジスタ２２１、２２２は、カレントミラーを構成することができる。
【0077】
スイッチ２２３の入力端は、Ｎチャンネル電界効果トランジスタ２２２のドレインに接続されている。スイッチ２２４の入力端は、各Ｎチャンネル電界効果トランジスタ２２１、２２２のゲートに接続されている。各スイッチ２２３、２２４の出力端は互いに接続され、各スイッチ２２３、２２４の出力端からは、コンパレータ１３２の出力電圧ＶＯが出力される。ＡＤ変換期間では、スイッチ２２３はオン、スイッチ２２４はオフされる。オートゼロ期間では、スイッチ２２３はオフ、スイッチ２２４はオンされる。
【0078】
図８は、第１の実施の形態に係るコンパレータの動作時の各部の波形の一例を示すタイミングチャートである。なお、同図では、２回の高ゲイン入力Ｄ相ＡＤ変換を実施する例を示すが、１回の高ゲイン入力Ｄ相ＡＤ変換でもよい。２回の高ゲイン入力Ｄ相ＡＤ変換を実施することにより、位相差情報を取得することができる。この位相差情報は、オートフォーカスに利用することができる。
【0079】
同図において、低ゲインオートゼロ期間Ｋ１１では、入力切替信号ＳＩＡ、オートゼロ信号ＡＺＢ、オフリーク信号ＰＳＡおよび出力切替信号ＳＯＡがハイレベルに設定される。また、入力切替信号ＳＩＢ、オートゼロ信号ＡＺＡ、オフリーク信号ＰＳＢおよび出力切替信号ＳＯＢがロウレベルに設定される。このとき、スイッチ２１７Ａ、２１４Ａ、２１３Ｂ、２１５Ａはオンされ、スイッチ２１７Ｂ、２１４Ｂ、２１３Ａ、２１５Ｂはオフされる。このため、低ゲイン差動入力のバランスがとれるように容量２１６Ａに電荷が蓄積される。ここで、スイッチ２１３Ｂを介してＰチャンネル電界効果トランジスタ２１２Ｂのソースとドレインとの間の電圧は０に設定され、Ｐチャンネル電界効果トランジスタ２１２Ｂのリーク電流が低減される。低ゲインオートゼロ期間Ｋ１１の経過後、低ゲイン入力Ｐ相ＡＤ変換期間Ｋ１２に移行する。
【0080】
低ゲイン入力Ｐ相ＡＤ変換期間Ｋ１２では、入力切替信号ＳＩＡ、オートゼロ信号ＡＺＡ、ＡＺＢ、オフリーク信号ＰＳＡおよび出力切替信号ＳＯＡがハイレベルに設定される。また、入力切替信号ＳＩＢ、オフリーク信号ＰＳＢおよび出力切替信号ＳＯＢがロウレベルに設定される。このとき、スイッチ２１７Ａ、２１３Ｂ、２１５Ａはオンされ、スイッチ２１７Ｂ、２１４Ａ、２１４Ｂ、２１３Ａ、２１５Ｂはオフされる。ここで、Ｐチャンネル電界効果トランジスタ２１２Ａのゲートには、スイッチ２１７Ａおよび容量２１６Ａを介し、画素ＰＩＸ２から読出された低ゲインＰ相画素信号が入力信号ＣＩＮとして入力される。また、参照信号ＤＡＣとしてランプ波がＰチャンネル電界効果トランジスタ２１１のゲートに入力される。そして、画素ＰＩＸ２から読出された低ゲインＰ相画素信号が参照信号ＤＡＣと比較され、その低ゲインＰ相画素信号のレベルが参照信号ＤＡＣのレベルと一致するまでのカウント動作に基づいて、その低ゲインＰ相画素信号がＡＤ変換される。ここで、スイッチ２１３Ｂを介してＰチャンネル電界効果トランジスタ２１２Ｂのソースとドレインとの間の電圧は０に設定され、Ｐチャンネル電界効果トランジスタ２１２Ｂのリーク電流が低減される。低ゲイン入力Ｐ相ＡＤ変換期間Ｋ１２の経過後、高ゲインオートゼロ期間Ｋ１３に移行する。
【0081】
高ゲインオートゼロ期間Ｋ１３では、入力切替信号ＳＩＢ、オートゼロ信号ＡＺＡ、オフリーク信号ＰＳＢおよび出力切替信号ＳＯＢがハイレベルに設定される。また、入力切替信号ＳＩＡ、オートゼロ信号ＡＺＢ、オフリーク信号ＰＳＡおよび出力切替信号ＳＯＡがロウレベルに設定される。このとき、スイッチ２１７Ｂ、２１４Ｂ、２１３Ａ、２１５Ｂはオンされ、スイッチ２１７Ａ、２１４Ａ、２１３Ｂ、２１５Ａはオフされる。このため、高ゲイン差動入力のバランスがとれるように容量２１６Ｂに電荷が蓄積される。ここで、スイッチ２１３Ａを介してＰチャンネル電界効果トランジスタ２１２Ａのソースとドレインとの間の電圧は０に設定され、Ｐチャンネル電界効果トランジスタ２１２Ａのリーク電流が低減される。高ゲインオートゼロ期間Ｋ１３の経過後、高ゲイン入力Ｐ相ＡＤ変換期間Ｋ１４に移行する。
【0082】
高ゲイン入力Ｐ相ＡＤ変換期間Ｋ１４では、入力切替信号ＳＩＢ、オートゼロ信号ＡＺＡ、ＡＺＢ、オフリーク信号ＰＳＢおよび出力切替信号ＳＯＢがハイレベルに設定される。また、入力切替信号ＳＩＡ、オフリーク信号ＰＳＡおよび出力切替信号ＳＯＡがロウレベルに設定される。このとき、スイッチ２１７Ｂ、２１４Ｂ、２１５Ｂはオンされ、スイッチ２１７Ａ、２１４Ａ、２１３Ａ、２１３Ｂ、２１５Ａはオフされる。ここで、Ｐチャンネル電界効果トランジスタ２１２Ｂのゲートには、スイッチ２１７Ｂおよび容量２１６Ｂを介し、画素ＰＩＸ２から読出された高ゲインＰ相画素信号が入力信号ＣＩＮとして入力される。また、参照信号ＤＡＣとしてランプ波がＰチャンネル電界効果トランジスタ２１１のゲートに入力される。そして、画素ＰＩＸ２から読出された高ゲインＰ相画素信号が参照信号ＤＡＣと比較され、その高ゲインＰ相画素信号のレベルが参照信号ＤＡＣのレベルと一致するまでのカウント動作に基づいて、その高ゲインＰ相画素信号がＡＤ変換される。ここで、スイッチ２１３Ａを介してＰチャンネル電界効果トランジスタ２１２Ａのソースとドレインとの間の電圧は０に設定され、Ｐチャンネル電界効果トランジスタ２１２Ａのリーク電流が低減される。高ゲイン入力Ｐ相ＡＤ変換期間Ｋ１４の経過後、高ゲイン入力Ｄ１相ＡＤ変換期間Ｋ１５に移行する。高ゲイン入力Ｄ１相ＡＤ変換期間Ｋ１５の経過後、高ゲイン入力Ｄ２相ＡＤ変換期間Ｋ１６に移行する。
【0083】
高ゲイン入力Ｄ１相ＡＤ変換期間Ｋ１５および高ゲイン入力Ｄ２相ＡＤ変換期間Ｋ１６では、入力切替信号ＳＩＢ、オートゼロ信号ＡＺＡ、ＡＺＢ、オフリーク信号ＰＳＢおよび出力切替信号ＳＯＢがハイレベルに設定される。また、入力切替信号ＳＩＡ、オフリーク信号ＰＳＡおよび出力切替信号ＳＯＡがロウレベルに設定される。このとき、スイッチ２１７Ｂ、２１４Ｂ、２１５Ｂはオンされ、スイッチ２１７Ａ、２１４Ａ、２１３Ａ、２１３Ｂ、２１５Ａはオフされる。ここで、Ｐチャンネル電界効果トランジスタ２１２Ｂのゲートには、スイッチ２１７Ｂおよび容量２１６Ｂを介し、画素ＰＩＸ２から読出された高ゲインＤ相画素信号が入力信号ＣＩＮとして入力される。また、参照信号ＤＡＣとしてランプ波がＰチャンネル電界効果トランジスタ２１１のゲートに入力される。そして、画素ＰＩＸ２から読出された高ゲインＤ相画素信号が参照信号ＤＡＣと比較され、その高ゲインＤ相画素信号のレベルが参照信号ＤＡＣのレベルと一致するまでのカウント動作に基づいて、その高ゲインＤ相画素信号がＡＤ変換される。ここで、スイッチ２１３Ａを介してＰチャンネル電界効果トランジスタ２１２Ａのソースとドレインとの間の電圧は０に設定され、Ｐチャンネル電界効果トランジスタ２１２Ａのリーク電流が低減される。高ゲイン入力Ｄ２相ＡＤ変換期間Ｋ１６の経過後、低ゲイン入力Ｄ相ＡＤ変換期間Ｋ１７に移行する。
【0084】
低ゲイン入力Ｄ相ＡＤ変換期間Ｋ１７では、入力切替信号ＳＩＡ、オートゼロ信号ＡＺＡ、ＡＺＢ、オフリーク信号ＰＳＡおよび出力切替信号ＳＯＡがハイレベルに設定される。また、入力切替信号ＳＩＢ、オフリーク信号ＰＳＢおよび出力切替信号ＳＯＢがロウレベルに設定される。このとき、スイッチ２１７Ａ、２１３Ｂ、２１５Ａはオンされ、スイッチ２１７Ｂ、２１４Ａ、２１４Ｂ、２１３Ａ、２１５Ｂはオフされる。ここで、Ｐチャンネル電界効果トランジスタ２１２Ａのゲートには、スイッチ２１７Ａおよび容量２１６Ａを介し、画素ＰＩＸ２から読出された低ゲインＤ相画素信号が入力信号ＣＩＮとして入力される。また、参照信号ＤＡＣとしてランプ波がＰチャンネル電界効果トランジスタ２１１のゲートに入力される。そして、画素ＰＩＸ２から読出された低ゲインＤ相画素信号が参照信号ＤＡＣと比較され、その低ゲインＤ相画素信号のレベルが参照信号ＤＡＣのレベルと一致するまでのカウント動作に基づいて、その低ゲインＤ相画素信号がＡＤ変換される。ここで、スイッチ２１３Ｂを介してＰチャンネル電界効果トランジスタ２１２Ｂのソースとドレインとの間の電圧は０に設定され、Ｐチャンネル電界効果トランジスタ２１２Ｂのリーク電流が低減される。
【0085】
図９は、第１の実施の形態に係るカラムＡＤＣ回路の制御信号系統の一例を示すブロック図である。
【0086】
同図において、カラムＡＤＣ部１１４Ａには、コンパレータ１３２がカラムごとに設けられる。各コンパレータ１３２には、入力切替信号ＳＩＡ、ＳＩＢ、オフリーク信号ＰＳＡ、ＰＳＢ、オートゼロ信号ＡＺＡ、ＡＺＢおよび出力切替信号ＳＯＡ、ＳＯＢがコンパレータ制御回路１５１から入力される。
【0087】
このように、上述の第１の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて、入力トランジスタとして用いられるＰチャンネル電界効果トランジスタ２１２Ａ、２１２Ｂに並列にスイッチ２１３Ａ、２１３Ｂをそれぞれ接続する。これにより、ＡＤ変換に用いられる入力トランジスタの切り替えを可能としつつ、ＡＤ変換に使用されていない入力トランジスタのソース／ドレイン間電圧をテール電圧に固定することができる。このため、ＡＤ変換に使用されていない入力トランジスタのソース／ドレイン間電圧を安定化させることができ、ＡＤ変換に使用されていない入力トランジスタのリーク電流を低減することができる。この結果、カラムごとのリーク電流のバラツキに起因する縦筋やシェーディングを抑制することができ、画質の低下を抑制しつつ、ダイナミックレンジを向上させることができる。
【0088】
また、各スイッチ２１３Ａ、２１３Ｂは、ＡＤ変換前にコンパレータの出力電圧ＶＯをハイレベルに引き上げる出力セトリングアシストに用いることができる。このとき、各スイッチ２１３Ａ、２１３Ｂは、リーク電流の防止と出力セトリングアシストとに兼用することができる。このため、出力セトリングアシスト専用スイッチをスイッチ２１３Ａ、２１３Ｂと別個に設ける必要がなくなり、コンパレータの素子数の増大を抑制することができる。
【0089】
＜２．第２の実施の形態＞
上述の第１の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて、入力トランジスタとして用いられるＰチャンネル電界効果トランジスタ２１２Ａ、２１２Ｂに並列にスイッチ２１３Ａ、２１３Ｂをそれぞれ接続した。この第２の実施の形態では、Ｎチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタとして用いられるＮチャンネル電界効果トランジスタに並列にスイッチを接続する。
上述の第１の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて、入力トランジスタとして用いられるＰチャンネル電界効果トランジスタ２１２Ａ、２１２Ｂに並列にスイッチ２１３Ａ、２１３Ｂをそれぞれ接続した。この第２の実施の形態では、Ｎチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタとして用いられるＮチャンネル電界効果トランジスタに並列にスイッチを接続する。
【0090】
図１０は、第２の実施の形態に係るコンパレータの構成例を示す図である。
【0091】
同図において、このコンパレータは、上述の第１の実施の形態のＰチャンネル電界効果トランジスタ２１１、２１２Ａ、２１２ＢおよびＮチャンネル電界効果トランジスタ２２１、２２２に代えて、Ｎチャンネル電界効果トランジスタ３１１、３１２Ａ、３１２ＢおよびＰチャンネル電界効果トランジスタ３２１、３２２を備える。第２の実施の形態のコンパレータのそれ以外の構成は、上述の第１の実施の形態のコンパレータの構成と同様である。なお、Ｎチャンネル電界効果トランジスタ３１２Ａ、３１２Ｂは、特許請求の範囲に記載の入力トランジスタの一例である。Ｎチャンネル電界効果トランジスタ３１１は、特許請求の範囲に記載の参照トランジスタの一例である。
【0092】
Ｎチャンネル電界効果トランジスタ３１１とＰチャンネル電界効果トランジスタ３２１とは互いに直列に接続されている。Ｎチャンネル電界効果トランジスタ３１２Ａ、３１２Ｂは互いに並列に接続されている。Ｎチャンネル電界効果トランジスタ３１２Ａのドレインは、スイッチ２１５Ａを介してＰチャンネル電界効果トランジスタ３２２のドレインに接続されている。Ｎチャンネル電界効果トランジスタ３１２Ｂのドレインは、スイッチ２１５Ｂを介してＰチャンネル電界効果トランジスタ３２２のドレインに接続されている。Ｎチャンネル電界効果トランジスタ３１１、３１２Ａ、３１２Ｂのソースは、Ｎチャンネル電界効果トランジスタ３１０を介して電源電位ＡＶＳに接続されている。Ｎチャンネル電界効果トランジスタ３１２Ａは、低ゲインで画素ＰＩＸ２から読出された画素信号の入力に用いることができる。Ｎチャンネル電界効果トランジスタ３１２Ｂは、高ゲインで画素ＰＩＸ２から読出された画素信号の入力に用いることができる。Ｎチャンネル電界効果トランジスタ３１０ゲートには、バイアス電圧ＶＧが印加される。Ｎチャンネル電界効果トランジスタ３１０は、バイアス電圧ＶＧに基づいて定電流源として動作することができる。
【0093】
スイッチ２１４Ａは、Ｎチャンネル電界効果トランジスタ３１２Ａのゲートとドレインとの間に接続されている。スイッチ２１４Ｂは、Ｎチャンネル電界効果トランジスタ３１２Ｂのゲートとドレインとの間に接続されている。
【0094】
スイッチ２１３Ａは、Ｎチャンネル電界効果トランジスタ３１２Ａに並列に接続されている。スイッチ２１３Ｂは、Ｎチャンネル電界効果トランジスタ３１２Ｂに並列に接続されている。
【0095】
スイッチ２１７Ａの出力端は、容量２１６Ａを介してＮチャンネル電界効果トランジスタ３１２Ａのゲートに接続されている。スイッチ２１７Ｂの出力端は、容量２１６Ｂを介してＮチャンネル電界効果トランジスタ３１２Ｂのゲートに接続されている。
【0096】
各Ｐチャンネル電界効果トランジスタ３２１、３２２のソースは、電源電位ＡＶＤに接続されている。各Ｐチャンネル電界効果トランジスタ３２１、３２２のゲートは、Ｐチャンネル電界効果トランジスタ３２１のドレインに接続されている。このとき、Ｐチャンネル電界効果トランジスタ３２１、３２２は、カレントミラーを構成することができる。
【0097】
スイッチ２２３の入力端は、Ｐチャンネル電界効果トランジスタ３２２のドレインに接続されている。スイッチ２２４の入力端は、各Ｐチャンネル電界効果トランジスタ３２１、３２２のゲートに接続されている。
【0098】
このコンパレータは、上述の第１の実施の形態のコンパレータと同様に動作することができる。このとき、このコンパレータは、図８のタイミングに従って動作することができる。
【0099】
このように、上述の第２の実施の形態では、Ｎチャンネル２入力片側オートゼロコンパレータにおいて、入力トランジスタとして用いられるＮチャンネル電界効果トランジスタ３１２Ａ、３１２Ｂに並列にスイッチ２１３Ａ、２１３Ｂをそれぞれ接続する。これにより、入力トランジスタのオートゼロを可能としつつ、ＡＤ変換に未使用の入力トランジスタのソース／ドレイン間電圧を安定化させることができ、ＡＤ変換に未使用の入力トランジスタのリーク電流を低減することができる。
【0100】
＜３．第３の実施の形態＞
上述の第１の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて、入力トランジスタとして用いられるＰチャンネル電界効果トランジスタ２１２Ａ、２１２Ｂに並列にスイッチ２１３Ａ、２１３Ｂをそれぞれ接続した。この第３の実施の形態では、Ｐチャンネル２入力両側オートゼロコンパレータにおいて、入力トランジスタとして用いられるＰチャンネル電界効果トランジスタに並列にスイッチを接続する。また、参照トランジスタとして用いられるＰチャンネル電界効果トランジスタに並列にスイッチを接続する。
上述の第１の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて、入力トランジスタとして用いられるＰチャンネル電界効果トランジスタ２１２Ａ、２１２Ｂに並列にスイッチ２１３Ａ、２１３Ｂをそれぞれ接続した。この第３の実施の形態では、Ｐチャンネル２入力両側オートゼロコンパレータにおいて、入力トランジスタとして用いられるＰチャンネル電界効果トランジスタに並列にスイッチを接続する。また、参照トランジスタとして用いられるＰチャンネル電界効果トランジスタに並列にスイッチを接続する。
【0101】
図１１は、第３の実施の形態に係るコンパレータの構成例を示す図である。
【0102】
同図において、このコンパレータは、上述の第１の実施の形態のＰチャンネル電界効果トランジスタ２１１に代えて、Ｐチャンネル電界効果トランジスタ２１２Ｃ、２１２Ｄを備える。また、このコンパレータは、上述の第１の実施の形態のコンパレータからスイッチ２２３、２２４が除去されている。また、このコンパレータは、上述の第１の実施の形態のコンパレータにスイッチ２１３Ｃ、２１４Ｃ、２１５Ｃ、２１７Ｃ、２１３Ｄ、２１４Ｄ、２１５Ｄ、２１７Ｄおよび容量２１６Ｃ、２１６Ｄが追加されている。この追加部分は、参照信号ＤＡＣの入力側に配置される。このとき、参照信号ＤＡＣの入力側は、入力信号ＣＩＮの入力側と対称になるように構成される。第３の実施の形態のコンパレータのそれ以外の構成は、上述の第１の実施の形態のコンパレータの構成と同様である。なお、Ｐチャンネル電界効果トランジスタ２１２Ｃ、２１２Ｄは、特許請求の範囲に記載の参照トランジスタの一例である。
【0103】
このコンパレータは、Ｐチャンネル２入力両側オートゼロコンパレータを構成する。このとき、入力信号ＣＩＮの入力側は、上述の第１の実施の形態のコンパレータと同様に構成することができる。
【0104】
参照信号ＤＡＣの入力側において、Ｐチャンネル電界効果トランジスタ２１２Ｃ、２１２Ｄは互いに並列に接続されている。Ｐチャンネル電界効果トランジスタ２１２Ｃのドレインは、スイッチ２１５Ｃを介してＮチャンネル電界効果トランジスタ２２１のドレインに接続されている。Ｐチャンネル電界効果トランジスタ２１２Ｄのドレインは、スイッチ２１５Ｄを介してＮチャンネル電界効果トランジスタ２２１のドレインに接続されている。各スイッチ２１５Ｃ、２１５Ｄは、出力切替信号ＳＯＡ、ＳＯＢに基づいてオン／オフされる。Ｐチャンネル電界効果トランジスタ２１２Ｃ、２１２Ｄのソースは、Ｐチャンネル電界効果トランジスタ２１０を介して電源電位ＡＶＤに接続されている。Ｐチャンネル電界効果トランジスタ２１２Ｃは、低ゲインで画素ＰＩＸ２から読出された画素信号と比較される参照信号ＤＡＣの入力に用いることができる。Ｐチャンネル電界効果トランジスタ２１２Ｄは、高ゲインで画素ＰＩＸ２から読出された画素信号と比較される参照信号ＤＡＣの入力に用いることができる。
【0105】
スイッチ２１４Ｃは、Ｐチャンネル電界効果トランジスタ２１２Ｃのゲートとドレインとの間に接続されている。スイッチ２１４Ｄは、Ｐチャンネル電界効果トランジスタ２１２Ｄのゲートとドレインとの間に接続されている。各スイッチ２１４Ｃ、２１４Ｄは、オートゼロ信号ＡＺＡ、ＡＺＢに基づいてオン／オフされる。このとき、スイッチ２１４Ｃがオンされるときは、スイッチ２１３Ｃはオフ、スイッチ２１３Ｄはオンされる。スイッチ２１４Ｄがオンされるときは、スイッチ２１３Ｃはオン、スイッチ２１３Ｄはオフされる。なお、各スイッチ２１４Ｃ、２１４Ｄは、特許請求の範囲に記載のオートゼロスイッチの一例である。
【0106】
スイッチ２１３Ｃは、Ｐチャンネル電界効果トランジスタ２１２Ｃの切替に基づいて非アクティブ化されるＰチャンネル電界効果トランジスタ２１２Ｃに流れるリーク電流を防止することができる。スイッチ２１３Ｃは、Ｐチャンネル電界効果トランジスタ２１２Ｃに並列に接続されている。スイッチ２１３Ｄは、Ｐチャンネル電界効果トランジスタ２１２Ｄの切替に基づいて非アクティブ化されるＰチャンネル電界効果トランジスタ２１２Ｄに流れるリーク電流を防止することができる。スイッチ２１３Ｄは、Ｐチャンネル電界効果トランジスタ２１２Ｄに並列に接続されている。各スイッチ２１３Ｃ、２１３Ｄは、オフリーク信号ＰＳＡ、ＰＳＢに基づいてオン／オフされる。このとき、入力信号ＣＩＮがＰチャンネル電界効果トランジスタ２１２Ｃに切り替えられるときは、スイッチ２１３Ｃはオフ、スイッチ２１３Ｄはオンされる。入力信号ＣＩＮがＰチャンネル電界効果トランジスタ２１２Ｄに切り替えられるときは、スイッチ２１３Ｃはオン、スイッチ２１３Ｄはオフされる。
【0107】
各スイッチ２１７Ｃ、２１７Ｄの入力端は互いに接続され、各スイッチ２１７Ｃ、２１７Ｄの入力端には、参照信号ＤＡＣが入力される。スイッチ２１７Ｃの出力端は、容量２１６Ｃを介してＰチャンネル電界効果トランジスタ２１２Ｃのゲートに接続されている。スイッチ２１７Ｄの出力端は、容量２１６Ｄを介してＰチャンネル電界効果トランジスタ２１２Ｄのゲートに接続されている。各スイッチ２１７Ｃ、２１７Ｄは、入力切替信号ＳＩＡ、ＳＩＢに基づいてオン／オフされる。Ｎチャンネル電界効果トランジスタ２２２のドレインからは、コンパレータの出力電圧ＶＯが出力される。
【0108】
このコンパレータは、上述の第１の実施の形態のコンパレータと同様に動作することができる。このとき、このコンパレータは、図８のタイミングに従って動作することができる。
【0109】
このように、上述の第３の実施の形態では、Ｐチャンネル２入力両側オートゼロコンパレータにおいて、入力トランジスタとして用いられるＰチャンネル電界効果トランジスタ２１２Ａ、２１２Ｂに並列にスイッチ２１３Ａ、２１３Ｂをそれぞれ接続する。また、参照トランジスタとして用いられるＰチャンネル電界効果トランジスタ２１２Ｃ、２１２Ｄに並列にスイッチ２１３Ｃ、２１３Ｄを接続する。これにより、入力トランジスタおよび参照トランジスタのオートゼロを可能としつつ、ＡＤ変換に未使用の入力トランジスタおよび参照トランジスタのリーク電流を低減することができる。
【0110】
＜４．第４の実施の形態＞
上述の第３の実施の形態では、Ｐチャンネル２入力両側オートゼロコンパレータにおいて、入力トランジスタおよび参照トランジスタとして用いられる各Ｐチャンネル電界効果トランジスタに並列にスイッチをそれぞれ接続した。この第４の実施の形態では、Ｎチャンネル２入力両側オートゼロコンパレータにおいて、入力トランジスタおよび参照トランジスタとして用いられる各Ｎチャンネル電界効果トランジスタに並列にスイッチをそれぞれ接続する。
上述の第３の実施の形態では、Ｐチャンネル２入力両側オートゼロコンパレータにおいて、入力トランジスタおよび参照トランジスタとして用いられる各Ｐチャンネル電界効果トランジスタに並列にスイッチをそれぞれ接続した。この第４の実施の形態では、Ｎチャンネル２入力両側オートゼロコンパレータにおいて、入力トランジスタおよび参照トランジスタとして用いられる各Ｎチャンネル電界効果トランジスタに並列にスイッチをそれぞれ接続する。
【0111】
図１２は、第４の実施の形態に係るコンパレータの構成例を示す図である。
【0112】
同図において、このコンパレータは、上述の第３の実施の形態のＰチャンネル電界効果トランジスタ２１０、２１２Ａ、２１２Ｂ、２１２Ｃ、２１２ＤおよびＮチャンネル電界効果トランジスタ２２１、２２２に代えて、Ｎチャンネル電界効果トランジスタ３１０、３１２Ａ、３１２Ｂ、３１２Ｃ、３１２ＤおよびＰチャンネル電界効果トランジスタ３２１、３２２を備える。第４の実施の形態のコンパレータのそれ以外の構成は、上述の第３の実施の形態のコンパレータの構成と同様である。なお、Ｎチャンネル電界効果トランジスタ３１２Ｃ、３１２Ｄは、特許請求の範囲に記載の参照トランジスタの一例である。
【0113】
このコンパレータは、Ｎチャンネル２入力両側オートゼロコンパレータを構成する。このとき、入力信号ＣＩＮの入力側は、上述の第２の実施の形態のコンパレータと同様に構成することができる。
【0114】
参照信号ＤＡＣの入力側において、Ｎチャンネル電界効果トランジスタ３１２Ｃ、３１２Ｄは互いに並列に接続されている。Ｎチャンネル電界効果トランジスタ３１２Ｃのドレインは、スイッチ２１５Ｃを介してＰチャンネル電界効果トランジスタ３２１のドレインに接続されている。Ｎチャンネル電界効果トランジスタ３１２Ｄのドレインは、スイッチ２１５Ｄを介してＰチャンネル電界効果トランジスタ３２１のドレインに接続されている。Ｎチャンネル電界効果トランジスタ３１２Ｃ、３１２Ｄのソースは、Ｎチャンネル電界効果トランジスタ３１０を介して電源電位ＡＶＳに接続されている。Ｎチャンネル電界効果トランジスタ３１２Ｃは、低ゲインで画素ＰＩＸ２から読出された画素信号と比較される参照信号ＤＡＣの入力に用いることができる。Ｎチャンネル電界効果トランジスタ３１２Ｄは、高ゲインで画素ＰＩＸ２から読出された画素信号と比較される参照信号ＤＡＣの入力に用いることができる。
【0115】
スイッチ２１４Ｃは、Ｎチャンネル電界効果トランジスタ３１２Ｃのゲートとドレインとの間に接続されている。スイッチ２１４Ｄは、Ｎチャンネル電界効果トランジスタ３１２Ｄのゲートとドレインとの間に接続されている。
【0116】
スイッチ２１３Ｃは、Ｎチャンネル電界効果トランジスタ３１２Ｃに並列に接続されている。スイッチ２１３Ｄは、Ｎチャンネル電界効果トランジスタ３１２Ｄに並列に接続されている。
【0117】
スイッチ２１７Ｃの出力端は、容量２１６Ｃを介してＮチャンネル電界効果トランジスタ３１２Ｃのゲートに接続されている。スイッチ２１７Ｄの出力端は、容量２１６Ｄを介してＮチャンネル電界効果トランジスタ３１２Ｄのゲートに接続されている。Ｐチャンネル電界効果トランジスタ３２２のドレインからは、コンパレータの出力電圧ＶＯが出力される。
【0118】
このコンパレータは、上述の第１の実施の形態のコンパレータと同様に動作することができる。このとき、このコンパレータは、図８のタイミングに従って動作することができる。
【0119】
このように、上述の第４の実施の形態では、Ｎチャンネル２入力両側オートゼロコンパレータにおいて、入力トランジスタとして用いられるＮチャンネル電界効果トランジスタ３１２Ａ、３１２Ｂに並列にスイッチ２１３Ａ、２１３Ｂをそれぞれ接続する。また、参照トランジスタとして用いられるＮチャンネル電界効果トランジスタ３１２Ｃ、３１２Ｄに並列にスイッチ２１３Ｃ、２１３Ｄを接続する。これにより、入力トランジスタおよび参照トランジスタのオートゼロを可能としつつ、ＡＤ変換に未使用の入力トランジスタおよび参照トランジスタのリーク電流を低減することができる。
【0120】
＜５．第５の実施の形態＞
上述の第１の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて、入力トランジスタとして用いられるＰチャンネル電界効果トランジスタ２１２Ａ、２１２Ｂに並列にスイッチ２１３Ａ、２１３Ｂをそれぞれ接続した。この第５の実施の形態では、Ｐチャンネル１入力片側オートゼロコンパレータにおいて、入力トランジスタとして用いられるＰチャンネル電界効果トランジスタ２１２Ａに並列にスイッチ２１３Ａを接続する。
上述の第１の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて、入力トランジスタとして用いられるＰチャンネル電界効果トランジスタ２１２Ａ、２１２Ｂに並列にスイッチ２１３Ａ、２１３Ｂをそれぞれ接続した。この第５の実施の形態では、Ｐチャンネル１入力片側オートゼロコンパレータにおいて、入力トランジスタとして用いられるＰチャンネル電界効果トランジスタ２１２Ａに並列にスイッチ２１３Ａを接続する。
【0121】
図１３は、第５の実施の形態に係るコンパレータの構成例を示す図である。
【0122】
同図において、このコンパレータは、上述の第１の実施の形態のコンパレータから、Ｐチャンネル電界効果トランジスタ２１２Ｂ、容量２１６Ｂおよびスイッチ２１５Ａ、２１３Ｂ、２１４Ｂ、２１５Ｂ、２１７Ａ、２１７Ｂが除去されている。このとき、Ｐチャンネル電界効果トランジスタ２１２ＡとＮチャンネル電界効果トランジスタ２２２とは互いに直列に接続される。第５の実施の形態のコンパレータのそれ以外の構成は、上述の第１の実施の形態のコンパレータの構成と同様である。
【0123】
図１４は、第５の実施の形態に係るコンパレータの動作時の各部の波形の一例を示すタイミングチャートである。
【0124】
同図において、ＡＤ変換前において、オフリーク信号ＰＳＡが立ち上がると（ｔ２１）、Ｐチャンネル電界効果トランジスタ２１２Ａのソース／ドレイン間電圧は０になる。このとき、コンパレータの出力電圧ＶＯは、ハイレベルに引き上げられる。そして、オフリーク信号ＰＳＡが立ち下がると（ｔ２２）、参照信号ＤＡＣとしてランプ波が供給され、ＡＤ変換が開始される。
【0125】
このように、上述の第５の実施の形態では、Ｐチャンネル１入力片側オートゼロコンパレータにおいて、入力トランジスタとして用いられるＰチャンネル電界効果トランジスタ２１２Ａに並列にスイッチ２１３Ａを接続する。このスイッチ２１３Ａは、出力セトリングアシストに用いることができる。このとき、ＡＤ変換前にスイッチ２１３Ａをオンすることにより、コンパレータの出力電圧ＶＯをハイレベルに引き上げることができる。
【0126】
＜６．第６の実施の形態＞
上述の第１の実施の形態では、Ｐチャンネル１入力片側オートゼロコンパレータにおいて、入力トランジスタとして用いられるＰチャンネル電界効果トランジスタ２１２Ａに並列にスイッチ２１３Ａを接続した。この第６の実施の形態では、Ｎチャンネル１入力片側オートゼロコンパレータにおいて、入力トランジスタとして用いられるＮチャンネル電界効果トランジスタ３１２Ａに並列にスイッチ２１３Ａを接続する。
上述の第１の実施の形態では、Ｐチャンネル１入力片側オートゼロコンパレータにおいて、入力トランジスタとして用いられるＰチャンネル電界効果トランジスタ２１２Ａに並列にスイッチ２１３Ａを接続した。この第６の実施の形態では、Ｎチャンネル１入力片側オートゼロコンパレータにおいて、入力トランジスタとして用いられるＮチャンネル電界効果トランジスタ３１２Ａに並列にスイッチ２１３Ａを接続する。
【0127】
図１５は、第６の実施の形態に係るコンパレータの構成例を示す図である。
【0128】
同図において、このコンパレータは、上述の第２の実施の形態のコンパレータから、Ｎチャンネル電界効果トランジスタ３１２Ｂ、容量２１６Ｂおよびスイッチ２１５Ａ、２１３Ｂ、２１４Ｂ、２１５Ｂ、２１７Ａ、２１７Ｂが除去されている。このとき、Ｎチャンネル電界効果トランジスタ３１２ＡとＰチャンネル電界効果トランジスタ３２２とは互いに直列に接続される。第５の実施の形態のコンパレータのそれ以外の構成は、上述の第２の実施の形態のコンパレータの構成と同様である。
【0129】
このコンパレータは、上述の第５の実施の形態のコンパレータと同様に動作することができる。このとき、このコンパレータは、図１４のタイミングに従って動作することができる。ただし、このコンパレータでは、参照信号ＤＡＣとして反転ランプ波を供給することができる。
【0130】
このように、上述の第６の実施の形態では、Ｎチャンネル１入力片側オートゼロコンパレータにおいて、入力トランジスタとして用いられるＮチャンネル電界効果トランジスタ３１２Ａに並列にスイッチ２１３Ａを接続する。これにより、スイッチ２１３Ａを出力セトリングアシストに持ちることができ、ＡＤ変換前にコンパレータの出力電圧ＶＯをロウレベルに引き下げることができる。
【0131】
＜７．第７の実施の形態＞
上述の第１の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタに並列にスイッチを接続した。この第７の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタのソースに直列にスイッチを接続する。
上述の第１の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタに並列にスイッチを接続した。この第７の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタのソースに直列にスイッチを接続する。
【0132】
図１６は、第７の実施の形態に係るコンパレータの構成例を示す図である。
【0133】
同図において、このコンパレータは、上述の第１の実施の形態のスイッチ２１３Ａ、２１３Ｂに代えて、スイッチ５１３Ａ、５１３Ｂを備える。第７の実施の形態のコンパレータのそれ以外の構成は、上述の第１の実施の形態のコンパレータの構成と同様である。
【0134】
スイッチ５１３Ａは、Ｐチャンネル電界効果トランジスタ２１２Ａのソースに直列に接続される。スイッチ５１３Ｂは、Ｐチャンネル電界効果トランジスタ２１２Ｂのソースに直列に接続される。各スイッチ５１３Ａ、５１３Ｂは、オフリーク信号ＰＲＡ、ＰＲＢに基づいてオン／オフされる。このとき、Ｐチャンネル電界効果トランジスタ２１２ＡがＡＤ変換に使用され、Ｐチャンネル電界効果トランジスタ２１２ＢがＡＤ変換に使用されないときは、スイッチ５１３Ａはオンされ、スイッチ５１３Ｂはオフされる。Ｐチャンネル電界効果トランジスタ２１２ＢがＡＤ変換に使用され、Ｐチャンネル電界効果トランジスタ２１２ＡがＡＤ変換に使用されないときは、スイッチ５１３Ｂはオンされ、スイッチ５１３Ａはオフされる。
【0135】
このように、上述の第７の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタとして用いられる各Ｐチャンネル電界効果トランジスタ２１２Ａ、２１２Ｂのソースに直列にスイッチ５１３Ａ、５１３Ｂをそれぞれ接続する。これにより、入力トランジスタのオートゼロを可能としつつ、ＡＤ変換に未使用の入力トランジスタのソース／ドレイン間電圧を安定化させることができ、ＡＤ変換に未使用の入力トランジスタのリーク電流を低減することができる。
【0136】
なお、上述の第７の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタのソースに直列にスイッチを接続した。この構成は、Ｎチャンネル２入力片側オートゼロコンパレータに適用してもよいし、Ｐチャンネル２入力両側オートゼロコンパレータに適用してもよいし、Ｎチャンネル２入力両側オートゼロコンパレータに適用してもよい。
【0137】
＜８．第８の実施の形態＞
上述の第１の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタに並列にスイッチを接続した。この第８の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタのゲートとソースとの間にスイッチを接続する。
上述の第１の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタに並列にスイッチを接続した。この第８の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタのゲートとソースとの間にスイッチを接続する。
【0138】
図１７は、第８の実施の形態に係るコンパレータの構成例を示す図である。
【0139】
同図において、このコンパレータは、上述の第１の実施の形態のスイッチ２１３Ａ、２１３Ｂに代えて、スイッチ６１３Ａ、６１３Ｂを備える。第８の実施の形態のコンパレータのそれ以外の構成は、上述の第１の実施の形態のコンパレータの構成と同様である。
【0140】
スイッチ６１３Ａは、Ｐチャンネル電界効果トランジスタ２１２Ａのゲートとソースとの間に接続される。スイッチ６１３Ｂは、Ｐチャンネル電界効果トランジスタ２１２Ｂのゲートとソースとの間に接続される。
【0141】
このコンパレータは、上述の第１の実施の形態のコンパレータと同様に動作することができる。このとき、このコンパレータは、図８のタイミングに従って動作することができる。
【0142】
このように、上述の第８の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタとして用いられる各Ｐチャンネル電界効果トランジスタ２１２Ａ、２１２Ｂのゲートとソースとの間にスイッチ６１３Ａ、６１３Ｂをそれぞれ接続する。これにより、入力トランジスタのオートゼロを可能としつつ、ＡＤ変換に未使用の入力トランジスタのソース／ドレイン間電圧を安定化させることができ、ＡＤ変換に未使用の入力トランジスタのリーク電流を低減することができる。
【0143】
なお、上述の第８の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタのソースに直列にスイッチを接続した。この構成は、Ｎチャンネル２入力片側オートゼロコンパレータに適用してもよいし、Ｐチャンネル２入力両側オートゼロコンパレータに適用してもよいし、Ｎチャンネル２入力両側オートゼロコンパレータに適用してもよい。
【0144】
＜９．第９の実施の形態＞
上述の第１の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタに並列にスイッチを接続した。この第９の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタのゲートをプルダウンするスイッチを設ける。
上述の第１の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタに並列にスイッチを接続した。この第９の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタのゲートをプルダウンするスイッチを設ける。
【0145】
図１８は、第９の実施の形態に係るコンパレータの構成例を示す図である。
【0146】
同図において、このコンパレータは、上述の第１の実施の形態のスイッチ２１３Ａ、２１３Ｂに代えて、スイッチ７１３Ａ、７１３Ｂを備える。第８の実施の形態のコンパレータのそれ以外の構成は、上述の第１の実施の形態のコンパレータの構成と同様である。
【0147】
スイッチ７１３Ａは、Ｐチャンネル電界効果トランジスタ２１２Ａのゲートと電源電位ＡＶＳとの間に接続される。スイッチ７１３Ｂは、Ｐチャンネル電界効果トランジスタ２１２Ｂのゲートと電源電位ＡＶＳとの間に接続される。各スイッチ７１３Ａ、７１３Ｂは、各Ｐチャンネル電界効果トランジスタ２１２Ａ、２１２Ｂのゲートをプルダウンすることができる。
【0148】
このコンパレータは、上述の第１の実施の形態のコンパレータと同様に動作することができる。このとき、このコンパレータは、図８のタイミングに従って動作することができる。
【0149】
このように、上述の第９の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタとして用いられる各Ｐチャンネル電界効果トランジスタ２１２Ａ、２１２Ｂのゲートと電源電位ＡＶＳとの間にスイッチ７１３Ａ、７１３Ｂをそれぞれ接続する。これにより、入力トランジスタのオートゼロを可能としつつ、ＡＤ変換に未使用の入力トランジスタのソース／ドレイン間電圧を安定化させることができ、ＡＤ変換に未使用の入力トランジスタのリーク電流を低減することができる。
【0150】
なお、上述の第９の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタのソースに直列にスイッチを接続した。この構成は、Ｎチャンネル２入力片側オートゼロコンパレータに適用してもよいし、Ｐチャンネル２入力両側オートゼロコンパレータに適用してもよいし、Ｎチャンネル２入力両側オートゼロコンパレータに適用してもよい。
【0151】
＜１０．第１０の実施の形態＞
上述の第１の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタに並列にスイッチを接続した。この第１０の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタのドレインを固定電位に接続するスイッチを設ける。
上述の第１の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタに並列にスイッチを接続した。この第１０の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタのドレインを固定電位に接続するスイッチを設ける。
【0152】
図１９は、第１０の実施の形態に係るコンパレータの構成例を示す図である。
【0153】
同図において、このコンパレータは、上述の第１の実施の形態のスイッチ２１３Ａ、２１３Ｂに代えて、スイッチ８１３Ａ、８１３Ｂを備える。第１０の実施の形態のコンパレータのそれ以外の構成は、上述の第１の実施の形態のコンパレータの構成と同様である。
【0154】
スイッチ８１３Ａは、Ｐチャンネル電界効果トランジスタ２１２Ａのドレインと固定電位ＡＶＤ２との間に接続される。スイッチ８１３Ｂは、Ｐチャンネル電界効果トランジスタ２１２Ｂのドレインと固定電位ＡＶＤ２との間に接続される。固定電位ＡＶＤ２は、任意の電位に設定することができる。
【0155】
このコンパレータは、上述の第１の実施の形態のコンパレータと同様に動作することができる。このとき、このコンパレータは、図８のタイミングに従って動作することができる。
【0156】
このように、上述の第１０の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタとして用いられる各Ｐチャンネル電界効果トランジスタ２１２Ａ、２１２Ｂのドレインと固定電位ＡＶＤ２との間にスイッチ８１３Ａ、８１３Ｂをそれぞれ接続する。これにより、入力トランジスタのオートゼロを可能としつつ、ＡＤ変換に未使用の入力トランジスタのソース／ドレイン間電圧を安定化させることができ、ＡＤ変換に未使用の入力トランジスタのリーク電流を低減することができる。
【0157】
なお、上述の第１０の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタのソースに直列にスイッチを接続した。この構成は、Ｎチャンネル２入力片側オートゼロコンパレータに適用してもよいし、Ｐチャンネル２入力両側オートゼロコンパレータに適用してもよいし、Ｎチャンネル２入力両側オートゼロコンパレータに適用してもよい。
【0158】
＜１１．第１１の実施の形態＞
上述の第１の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタに並列にスイッチを接続した。この第１１の実施の形態では、画素がマトリックス状に配列された画素アレイ部が設けられた固体撮像装置が形成される半導体チップを積層化する。
上述の第１の実施の形態では、Ｐチャンネル２入力片側オートゼロコンパレータにおいて入力トランジスタに並列にスイッチを接続した。この第１１の実施の形態では、画素がマトリックス状に配列された画素アレイ部が設けられた固体撮像装置が形成される半導体チップを積層化する。
【0159】
図２０は、第１１の実施の形態に係る固体撮像装置の積層例を示す斜視図である。
【0160】
同図において、固体撮像装置は、半導体チップ９２１、９２２を備える。半導体チップ９２２は、半導体チップ９２１上に積層される。
【0161】
半導体チップ９２２には、画素アレイ部９２３が形成される。画素アレイ部９２３には、画素９３１がロウ方向およびカラム方向にマトリックス状に配置される。画素９３１は、図３の画素ＰＩＸでもよいし、図４の画素ＰＩＸ２でもよい。画素アレイ部９２３の周辺には、パッド電極９３２およびビア電極９３３が形成される。ビア電極９３３は、半導体チップ９２２を貫通し、半導体チップ９２１、９２２同士を電気的に接続することができる。
【0162】
半導体チップ９２１には、周辺回路９２４が形成される。周辺回路９２４には、カラム読出し回路９２５、カラムＡＤＣ９２６、通信インタフェース９２７および発振回路９２８が形成される。カラム読出し回路９２５およびカラムＡＤＣ９２６は、画素アレイ部９２３のカラム方向の両側の位置に対応するように形成してもよい。カラムＡＤＣ９２６には、上述の第１から第１０の実施の形態のいずれかのコンパレータをカラムごとに設けることができる。
【0163】
このように、上述の第１１の実施の形態では、画素アレイ部９２３が形成される半導体チップ９２２を、周辺回路９２４が形成される半導体チップ９２１上に積層する。これにより、固体撮像装置が形成された半導体チップの実装面積の増大を抑制しつつ、固体撮像装置の感度を増大させることが可能となる。
【0164】
上述の実施の形態では、入力トランジスタの切替に基づいて非アクティブ化される入力トランジスタに流れるリーク電流を防止するスイッチを２入力オートゼロコンパレータに適用した例を示した。入力トランジスタの切替に基づいて非アクティブ化される入力トランジスタに流れるリーク電流を防止するスイッチをＮ（Ｎは３以上の整数）入力オートゼロコンパレータに適用してもよい。
【0165】
＜１２．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【0166】
図２１は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【0167】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２１に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
【0168】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【0169】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【0170】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【0171】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であってもよいし、赤外線等の非可視光であってもよい。
【0172】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【0173】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
【0174】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0175】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【0176】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２１の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【0177】
図２２は、撮像部１２０３１の設置位置の例を示す図である。
【0178】
図２２では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【0179】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【0180】
なお、図２２には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【0181】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【0182】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0183】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【0184】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【0185】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１などに適用され得る。具体的には、例えば、上述の第１から第１０の実施の形態のコンパレータは、撮像部１２０３１などに適用することができる。車両制御システム１２０００に本開示に係る技術を適用することにより、撮像部１２０３１のリーク電流を低減しつつ、ゲインを切り替えることが可能となり、撮像部１２０３１の画質の低下を抑制しつつ、ダイナミックレンジを向上させることができる。
【0186】
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。また、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
【0187】
なお、本技術は以下のような構成もとることができる。
（１）入力信号が入力される複数の入力トランジスタを切り替えて参照信号と比較する比較部と、
前記入力トランジスタの切替に基づいて非アクティブ化される入力トランジスタに流れるリーク電流を防止するスイッチと
を備えるコンパレータ。
（２）前記比較部は、
前記入力信号が入力される第１入力トランジスタと、
前記入力信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタに並列に接続された第１スイッチと、
前記第２入力トランジスタに並列に接続された第２スイッチと
を備える前記（１）に記載のコンパレータ。
（３）前記入力信号が前記第１入力トランジスタに切り替えられるときは、前記第１スイッチはオフ、前記第２スイッチはオンされ、
前記入力信号が前記第２入力トランジスタに切り替えられるときは、前記第１スイッチはオン、前記第２スイッチはオフされる
前記（２）に記載のコンパレータ。
（４）前記第１入力トランジスタのゲートに直列に接続される第１容量と、
前記第２入力トランジスタのゲートに直列に接続される第２容量と、
前記第１入力トランジスタのゲートとドレインとの間に接続される第１オートゼロスイッチと、
前記第２入力トランジスタのゲートとドレインとの間に接続される第２オートゼロスイッチと
をさらに備える前記（２）または（３）に記載のコンパレータ。
（５）前記第１オートゼロスイッチがオンされるときは、前記第１スイッチはオフ、前記第２スイッチはオンされ、
前記第２オートゼロスイッチがオンされるときは、前記第１スイッチはオン、前記第２スイッチはオフされる
前記（４）に記載のコンパレータ。
（６）前記比較部は、
前記入力信号が入力される第１入力トランジスタと、
前記入力信号が入力される第２入力トランジスタと、
前記参照信号が入力される第１参照トランジスタと、
前記参照信号が入力される第２参照トランジスタと
を備え、
前記スイッチは、
前記第１入力トランジスタに並列に接続された第１スイッチと、
前記第２入力トランジスタに並列に接続された第２スイッチと、
前記第１参照トランジスタに並列に接続された第３スイッチと、
前記第２参照トランジスタに並列に接続された第４スイッチと
を備える前記（１）に記載のコンパレータ。
（７）前記入力信号が前記第１入力トランジスタに切り替えられ、前記参照信号が前記第１参照トランジスタに切り替えられるときは、前記第１スイッチおよび前記第３スイッチはオフ、前記第２スイッチおよび前記第４スイッチはオンされ、
前記入力信号が前記第２入力トランジスタに切り替えられ、前記参照信号が前記第２参照トランジスタに切り替えられるときは、前記第１スイッチおよび前記第３スイッチはオン、前記第２スイッチおよび前記第４スイッチはオフされる
前記（６）に記載のコンパレータ。
（８）前記比較部は、
前記入力信号が入力される第１入力トランジスタと、
前記入力信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのドレインに直列に接続された第１スイッチと、
前記第１入力トランジスタのソースに直列に接続された第２スイッチと、
前記第２入力トランジスタのドレインに直列に接続された第３スイッチと、
前記第２入力トランジスタのソースに直列に接続された第４スイッチと
を備える前記（１）に記載のコンパレータ。
（９）前記比較部は、
前記入力信号が入力される第１入力トランジスタと、
前記入力信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのゲートとドレインとの間に接続された第１スイッチと、
前記第１入力トランジスタのゲートとソースとの間に接続された第２スイッチと、
前記第２入力トランジスタのゲートとドレインとの間に接続された第３スイッチと、
前記第２入力トランジスタのゲートとソースとの間に接続された第４スイッチと
を備える前記（１）に記載のコンパレータ。
（１０）前記比較部は、
前記入力信号が入力される第１入力トランジスタと、
前記入力信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのドレインを固定電位に接続する第１スイッチと、
前記第２入力トランジスタのドレインを前記固定電位に接続する第２スイッチと
を備える前記（１）に記載のコンパレータ。
（１１）前記比較部は、
前記入力信号が入力される第１入力トランジスタと、
前記入力信号が入力される第２入力トランジスタと
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのゲートをプルダウンする第１スイッチと、
前記第２入力トランジスタのゲートをプルダウンする第２スイッチと
を備える前記（１）に記載のコンパレータ。
（１２）入力トランジスタに入力される入力信号と、参照トランジスタに入力される参照信号と比較する比較部と、
前記入力トランジスタに並列に接続されたスイッチと
を備えるコンパレータ。
（１３）ロウ方向およびカラム方向にマトリックス状に画素が配置された画素アレイ部と、
前記画素から読出された画素信号と参照信号との比較結果に基づいてカラムごとにＡＤ（Analog to Digital）変換するカラムＡＤＣ部とを備え、
前記カラムＡＤＣ部は、
前記画素信号が入力される複数の入力トランジスタを切り替えて前記参照信号と比較する比較部と、
前記入力トランジスタの切替に基づいて非アクティブ化される入力トランジスタに流れるリーク電流を防止するスイッチと
を備える撮像装置。
（１４）前記画素信号は、互いに異なるゲインで前記画素から読出された第１画素信号および第２画素信号を含む
前記（１３）に記載の撮像装置。
（１５）前記比較部は、
前記第１画素信号が入力される第１入力トランジスタと、
前記第２画素信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタに並列に接続された第１スイッチと、
前記第２入力トランジスタに並列に接続された第２スイッチと
を備える前記（１４）に記載の撮像装置。
（１６）前記比較部は、
前記第１画素信号が入力される第１入力トランジスタと、
前記第２画素信号が入力される第２入力トランジスタと、
前記参照信号が入力される第１参照トランジスタと、
前記参照信号が入力される第２参照トランジスタと
を備え、
前記スイッチは、
前記第１入力トランジスタに並列に接続された第１スイッチと、
前記第２入力トランジスタに並列に接続された第２スイッチと、
前記第１参照トランジスタに並列に接続された第３スイッチと、
前記第２参照トランジスタに並列に接続された第４スイッチと
を備える前記（１４）に記載の撮像装置。
（１７）前記比較部は、
前記第１画素信号が入力される第１入力トランジスタと、
前記第２画素信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのドレインに直列に接続された第１スイッチと、
前記第１入力トランジスタのソースに直列に接続された第２スイッチと、
前記第２入力トランジスタのドレインに直列に接続された第３スイッチと、
前記第２入力トランジスタのソースに直列に接続された第４スイッチと
を備える前記（１４）に記載の撮像装置。
（１８）前記比較部は、
前記第１画素信号が入力される第１入力トランジスタと、
前記第２画素信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのゲートとドレインとの間に接続された第１スイッチと、
前記第１入力トランジスタのゲートとソースとの間に接続された第２スイッチと、
前記第２入力トランジスタのゲートとドレインとの間に接続された第３スイッチと、
前記第２入力トランジスタのゲートとソースとの間に接続された第４スイッチと
を備える前記（１４）に記載の撮像装置。
（１９）前記比較部は、
前記第１画素信号が入力される第１入力トランジスタと、
前記第２画素信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのドレインを固定電位に接続する第１スイッチと、
前記第２入力トランジスタのドレインを前記固定電位に接続する第２スイッチと
を備える前記（１４）に記載の撮像装置。
（２０）前記比較部は、
前記第１画素信号が入力される第１入力トランジスタと、
前記第２画素信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのゲートをプルダウンする第１スイッチと、
前記第２入力トランジスタのゲートをプルダウンする第２スイッチと
を備える前記（１４）に記載の撮像装置。
（１）入力信号が入力される複数の入力トランジスタを切り替えて参照信号と比較する比較部と、
前記入力トランジスタの切替に基づいて非アクティブ化される入力トランジスタに流れるリーク電流を防止するスイッチと
を備えるコンパレータ。
（２）前記比較部は、
前記入力信号が入力される第１入力トランジスタと、
前記入力信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタに並列に接続された第１スイッチと、
前記第２入力トランジスタに並列に接続された第２スイッチと
を備える前記（１）に記載のコンパレータ。
（３）前記入力信号が前記第１入力トランジスタに切り替えられるときは、前記第１スイッチはオフ、前記第２スイッチはオンされ、
前記入力信号が前記第２入力トランジスタに切り替えられるときは、前記第１スイッチはオン、前記第２スイッチはオフされる
前記（２）に記載のコンパレータ。
（４）前記第１入力トランジスタのゲートに直列に接続される第１容量と、
前記第２入力トランジスタのゲートに直列に接続される第２容量と、
前記第１入力トランジスタのゲートとドレインとの間に接続される第１オートゼロスイッチと、
前記第２入力トランジスタのゲートとドレインとの間に接続される第２オートゼロスイッチと
をさらに備える前記（２）または（３）に記載のコンパレータ。
（５）前記第１オートゼロスイッチがオンされるときは、前記第１スイッチはオフ、前記第２スイッチはオンされ、
前記第２オートゼロスイッチがオンされるときは、前記第１スイッチはオン、前記第２スイッチはオフされる
前記（４）に記載のコンパレータ。
（６）前記比較部は、
前記入力信号が入力される第１入力トランジスタと、
前記入力信号が入力される第２入力トランジスタと、
前記参照信号が入力される第１参照トランジスタと、
前記参照信号が入力される第２参照トランジスタと
を備え、
前記スイッチは、
前記第１入力トランジスタに並列に接続された第１スイッチと、
前記第２入力トランジスタに並列に接続された第２スイッチと、
前記第１参照トランジスタに並列に接続された第３スイッチと、
前記第２参照トランジスタに並列に接続された第４スイッチと
を備える前記（１）に記載のコンパレータ。
（７）前記入力信号が前記第１入力トランジスタに切り替えられ、前記参照信号が前記第１参照トランジスタに切り替えられるときは、前記第１スイッチおよび前記第３スイッチはオフ、前記第２スイッチおよび前記第４スイッチはオンされ、
前記入力信号が前記第２入力トランジスタに切り替えられ、前記参照信号が前記第２参照トランジスタに切り替えられるときは、前記第１スイッチおよび前記第３スイッチはオン、前記第２スイッチおよび前記第４スイッチはオフされる
前記（６）に記載のコンパレータ。
（８）前記比較部は、
前記入力信号が入力される第１入力トランジスタと、
前記入力信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのドレインに直列に接続された第１スイッチと、
前記第１入力トランジスタのソースに直列に接続された第２スイッチと、
前記第２入力トランジスタのドレインに直列に接続された第３スイッチと、
前記第２入力トランジスタのソースに直列に接続された第４スイッチと
を備える前記（１）に記載のコンパレータ。
（９）前記比較部は、
前記入力信号が入力される第１入力トランジスタと、
前記入力信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのゲートとドレインとの間に接続された第１スイッチと、
前記第１入力トランジスタのゲートとソースとの間に接続された第２スイッチと、
前記第２入力トランジスタのゲートとドレインとの間に接続された第３スイッチと、
前記第２入力トランジスタのゲートとソースとの間に接続された第４スイッチと
を備える前記（１）に記載のコンパレータ。
（１０）前記比較部は、
前記入力信号が入力される第１入力トランジスタと、
前記入力信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのドレインを固定電位に接続する第１スイッチと、
前記第２入力トランジスタのドレインを前記固定電位に接続する第２スイッチと
を備える前記（１）に記載のコンパレータ。
（１１）前記比較部は、
前記入力信号が入力される第１入力トランジスタと、
前記入力信号が入力される第２入力トランジスタと
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのゲートをプルダウンする第１スイッチと、
前記第２入力トランジスタのゲートをプルダウンする第２スイッチと
を備える前記（１）に記載のコンパレータ。
（１２）入力トランジスタに入力される入力信号と、参照トランジスタに入力される参照信号と比較する比較部と、
前記入力トランジスタに並列に接続されたスイッチと
を備えるコンパレータ。
（１３）ロウ方向およびカラム方向にマトリックス状に画素が配置された画素アレイ部と、
前記画素から読出された画素信号と参照信号との比較結果に基づいてカラムごとにＡＤ（Analog to Digital）変換するカラムＡＤＣ部とを備え、
前記カラムＡＤＣ部は、
前記画素信号が入力される複数の入力トランジスタを切り替えて前記参照信号と比較する比較部と、
前記入力トランジスタの切替に基づいて非アクティブ化される入力トランジスタに流れるリーク電流を防止するスイッチと
を備える撮像装置。
（１４）前記画素信号は、互いに異なるゲインで前記画素から読出された第１画素信号および第２画素信号を含む
前記（１３）に記載の撮像装置。
（１５）前記比較部は、
前記第１画素信号が入力される第１入力トランジスタと、
前記第２画素信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタに並列に接続された第１スイッチと、
前記第２入力トランジスタに並列に接続された第２スイッチと
を備える前記（１４）に記載の撮像装置。
（１６）前記比較部は、
前記第１画素信号が入力される第１入力トランジスタと、
前記第２画素信号が入力される第２入力トランジスタと、
前記参照信号が入力される第１参照トランジスタと、
前記参照信号が入力される第２参照トランジスタと
を備え、
前記スイッチは、
前記第１入力トランジスタに並列に接続された第１スイッチと、
前記第２入力トランジスタに並列に接続された第２スイッチと、
前記第１参照トランジスタに並列に接続された第３スイッチと、
前記第２参照トランジスタに並列に接続された第４スイッチと
を備える前記（１４）に記載の撮像装置。
（１７）前記比較部は、
前記第１画素信号が入力される第１入力トランジスタと、
前記第２画素信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのドレインに直列に接続された第１スイッチと、
前記第１入力トランジスタのソースに直列に接続された第２スイッチと、
前記第２入力トランジスタのドレインに直列に接続された第３スイッチと、
前記第２入力トランジスタのソースに直列に接続された第４スイッチと
を備える前記（１４）に記載の撮像装置。
（１８）前記比較部は、
前記第１画素信号が入力される第１入力トランジスタと、
前記第２画素信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのゲートとドレインとの間に接続された第１スイッチと、
前記第１入力トランジスタのゲートとソースとの間に接続された第２スイッチと、
前記第２入力トランジスタのゲートとドレインとの間に接続された第３スイッチと、
前記第２入力トランジスタのゲートとソースとの間に接続された第４スイッチと
を備える前記（１４）に記載の撮像装置。
（１９）前記比較部は、
前記第１画素信号が入力される第１入力トランジスタと、
前記第２画素信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのドレインを固定電位に接続する第１スイッチと、
前記第２入力トランジスタのドレインを前記固定電位に接続する第２スイッチと
を備える前記（１４）に記載の撮像装置。
（２０）前記比較部は、
前記第１画素信号が入力される第１入力トランジスタと、
前記第２画素信号が入力される第２入力トランジスタと、
前記参照信号が入力される参照トランジスタとを備え、
前記スイッチは、
前記第１入力トランジスタのゲートをプルダウンする第１スイッチと、
前記第２入力トランジスタのゲートをプルダウンする第２スイッチと
を備える前記（１４）に記載の撮像装置。
【符号の説明】
【0188】
１００ 撮像装置
１０１ 光学系
１０２ 固体撮像装置
１０３ 撮像制御部
１０４ 画像処理部
１０５ 記憶部
１０６ 表示部
１０７ 操作部
１０８ バス
１１１ 画素アレイ部
１１２ 垂直走査回路
１１３ カラム読出し回路
１１４ カラム信号処理部
１１５ 水平走査回路
１１６ 制御回路
１２１ フォトダイオード
１２２ 転送トランジスタ
１２３ リセットトランジスタ
１２４ 増幅トランジスタ
１２５ 選択トランジスタ
ＰＩＸ 画素
ＨＳＬ 水平駆動線
ＶＳＬ 垂直信号線
２１０、２１１、２１２Ａ、２１２Ｂ Ｐチャンネル電界効果トランジスタ
２２１、２２２ Ｎチャンネル電界効果トランジスタ
２１３Ａ、２１４Ａ、２１５Ａ、２１７Ａ、２１３Ｂ、２１４Ｂ、２１５Ｂ、２１７Ｂ、２２３、２２４ スイッチ
２１６Ａ、２１６Ｂ 容量
１０１ 光学系
１０２ 固体撮像装置
１０３ 撮像制御部
１０４ 画像処理部
１０５ 記憶部
１０６ 表示部
１０７ 操作部
１０８ バス
１１１ 画素アレイ部
１１２ 垂直走査回路
１１３ カラム読出し回路
１１４ カラム信号処理部
１１５ 水平走査回路
１１６ 制御回路
１２１ フォトダイオード
１２２ 転送トランジスタ
１２３ リセットトランジスタ
１２４ 増幅トランジスタ
１２５ 選択トランジスタ
ＰＩＸ 画素
ＨＳＬ 水平駆動線
ＶＳＬ 垂直信号線
２１０、２１１、２１２Ａ、２１２Ｂ Ｐチャンネル電界効果トランジスタ
２２１、２２２ Ｎチャンネル電界効果トランジスタ
２１３Ａ、２１４Ａ、２１５Ａ、２１７Ａ、２１３Ｂ、２１４Ｂ、２１５Ｂ、２１７Ｂ、２２３、２２４ スイッチ
２１６Ａ、２１６Ｂ 容量
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】