(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024161184
(43)【公開日】2024-11-15
(54)【発明の名称】金属酸化物膜
(51)【国際特許分類】
C23C 14/08 20060101AFI20241108BHJP
H01L 29/786 20060101ALI20241108BHJP
H01L 21/363 20060101ALI20241108BHJP
【ＦＩ】
C23C14/08 K
H01L29/78 618B
H01L21/363
【審査請求】有
【請求項の数】1
【出願形態】ＯＬ
(21)【出願番号】P 2024151312
(22)【出願日】2024-09-03
(62)【分割の表示】P 2023183931の分割
【原出願日】2013-03-08
(71)【出願人】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】高橋 正弘
(72)【発明者】
【氏名】廣橋 拓也
(72)【発明者】
【氏名】津吹 将志
(72)【発明者】
【氏名】太田 将志
(57)【要約】
【課題】新規な構造を有する金属酸化物膜を提供する。または、物性の安定性の高い金属
酸化物膜を提供する。または、上述の金属酸化物を適用した信頼性の高い半導体装置を提
供する。
【解決手段】Ｉｎ、Ｇａ、Ｚｎを含み、断面観察像において、Ｉｎ原子が周期的に配列す
る第１の層と、Ｇａ原子またはＺｎ原子が周期的に配列する第２の層と、が複数観察され
、一対の第１の層の間に、第２の層をｎ（ｎは自然数）層有する第１の領域と、他の一対
の第１の層の間に、第２の層をｍ（ｍはｎ以外の自然数）層有する第２の領域と、を有す
る金属酸化物膜とする。
【選択図】図１
酸化物膜を提供する。または、上述の金属酸化物を適用した信頼性の高い半導体装置を提
供する。
【解決手段】Ｉｎ、Ｇａ、Ｚｎを含み、断面観察像において、Ｉｎ原子が周期的に配列す
る第１の層と、Ｇａ原子またはＺｎ原子が周期的に配列する第２の層と、が複数観察され
、一対の第１の層の間に、第２の層をｎ（ｎは自然数）層有する第１の領域と、他の一対
の第１の層の間に、第２の層をｍ（ｍはｎ以外の自然数）層有する第２の領域と、を有す
る金属酸化物膜とする。
【選択図】図１
【特許請求の範囲】
【請求項1】
Ｉｎ、Ｇａ、Ｚｎを含み、
断面観察像において、Ｉｎ原子が周期的に配列する第１の層と、Ｇａ原子またはＺｎ原子が周期的に配列する第２の層と、が複数観察され、
一対の前記第１の層の間に、前記第２の層をｎ（ｎは自然数）層有する第１の領域と、
他の一対の前記第１の層の間に、前記第２の層をｍ（ｍはｎ以外の自然数）層有する第２の領域と、を有する、
金属酸化物膜。
断面観察像において、Ｉｎ原子が周期的に配列する第１の層と、Ｇａ原子またはＺｎ原子が周期的に配列する第２の層と、が複数観察され、
一対の前記第１の層の間に、前記第２の層をｎ（ｎは自然数）層有する第１の領域と、
他の一対の前記第１の層の間に、前記第２の層をｍ（ｍはｎ以外の自然数）層有する第２の領域と、を有する、
金属酸化物膜。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一態様は、金属酸化物膜に関する。また、当該金属酸化物膜を用いた半導体装
置に関する。
置に関する。
【0002】
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指し、トランジスタ、半導体回路、記憶装置、撮像装置、電気光学装置、発電
装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置ともいえ
る。
装置全般を指し、トランジスタ、半導体回路、記憶装置、撮像装置、電気光学装置、発電
装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置ともいえ
る。
【背景技術】
【0003】
絶縁表面を有する基板上に形成された半導体膜を用いてトランジスタを構成する技術が
注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも
表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導
体膜としてシリコン系半導体材料が広く知られているが、その他の材料として半導体特性
を示す金属酸化物（酸化物半導体）が注目されている。
注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも
表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導
体膜としてシリコン系半導体材料が広く知られているが、その他の材料として半導体特性
を示す金属酸化物（酸化物半導体）が注目されている。
【0004】
例えば、酸化物半導体として、Ｉｎ、Ｚｎ、Ｇａ、Ｓｎなどを含む非晶質酸化物を用い
てトランジスタを作製する技術が特許文献１で開示されている。
てトランジスタを作製する技術が特許文献１で開示されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２００６－１６５５２９号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明の一態様は、新規な構造を有する金属酸化物膜を提供することを課題の一とする
。
。
【0007】
または、本発明の一態様は、物性の安定性の高い金属酸化物膜を提供することを課題の
一とする。
一とする。
【0008】
または、本発明の一態様は、上述の金属酸化物を適用した信頼性の高い半導体装置を提
供することを課題の一とする。
供することを課題の一とする。
【0009】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【0010】
本発明の一態様は、Ｉｎ、Ｇａ、Ｚｎを含み、断面観察像において、Ｉｎ原子が周期的
に配列する第１の層と、Ｇａ原子またはＺｎ原子が周期的に配列する第２の層と、が複数
観察され、一対の第１の層の間に、第２の層をｎ（ｎは自然数）層有する第１の領域と、
他の一対の第１の層の間に、第２の層をｍ（ｍはｎ以外の自然数）層有する第２の領域と
、を有する、金属酸化物膜である。
に配列する第１の層と、Ｇａ原子またはＺｎ原子が周期的に配列する第２の層と、が複数
観察され、一対の第１の層の間に、第２の層をｎ（ｎは自然数）層有する第１の領域と、
他の一対の第１の層の間に、第２の層をｍ（ｍはｎ以外の自然数）層有する第２の領域と
、を有する、金属酸化物膜である。
【0011】
また、上記金属酸化物膜において、第１の領域と第２の領域とが、第１の層に平行な面
に対して垂直方向に隣接し、第１の領域と第２の領域との境界において、１つの前記第１
の層を共有することが好ましい。
に対して垂直方向に隣接し、第１の領域と第２の領域との境界において、１つの前記第１
の層を共有することが好ましい。
【0012】
または、第１の領域と第２の領域とは、第１の層に平行な面に対して平行な方向に隣接
し、第１の領域と第２の領域との境界において、１つの第１の層が連続することが好まし
い。
し、第１の領域と第２の領域との境界において、１つの第１の層が連続することが好まし
い。
【0013】
また、上記金属酸化物膜における第１の領域または第２の領域において、第１の層は被
形成面に対して平行であることが好ましい。
形成面に対して平行であることが好ましい。
【0014】
また、上記金属酸化物膜における第１の領域と、第２の領域との間に粒界が観測されな
いことが好ましい。
いことが好ましい。
【0015】
また、本発明の一態様は、上記いずれかの金属酸化物膜と、ゲート電極と、金属酸化物
膜とゲート電極との間にゲート絶縁層と、金属酸化物膜と電気的に接続するソース電極及
びドレイン電極と、を有し、金属酸化物膜中にチャネルが形成される、半導体装置である
。
膜とゲート電極との間にゲート絶縁層と、金属酸化物膜と電気的に接続するソース電極及
びドレイン電極と、を有し、金属酸化物膜中にチャネルが形成される、半導体装置である
。
【0016】
なお、本明細書等において、Ａ面がＢ面に平行とはＡ面の法線とＢ面の法線がなす角度
が－２０°以上２０°以下の状態を指すものとする。また、本明細書等において、Ｃ面が
Ｂ面と垂直とは、Ｃ面の法線とＢ面の法線がなす角度が７０°以上１１０°以下の状態を
指すものとする。また、本明細書等において、Ｃ線がＢ面に概略垂直とはＣ線とＢ面の法
線がなす角度が－２０°以上２０°以下の状態を指すものとする。
が－２０°以上２０°以下の状態を指すものとする。また、本明細書等において、Ｃ面が
Ｂ面と垂直とは、Ｃ面の法線とＢ面の法線がなす角度が７０°以上１１０°以下の状態を
指すものとする。また、本明細書等において、Ｃ線がＢ面に概略垂直とはＣ線とＢ面の法
線がなす角度が－２０°以上２０°以下の状態を指すものとする。
【発明の効果】
【0017】
本発明によれば、新規な構造を有する金属酸化物膜を提供できる。または、物性の安定
性の高い金属酸化物膜を提供できる。または、上述の金属酸化物を適用した信頼性の高い
半導体装置を提供できる。
性の高い金属酸化物膜を提供できる。または、上述の金属酸化物を適用した信頼性の高い
半導体装置を提供できる。
【図面の簡単な説明】
【0018】
【図1】実施の形態に係る、金属酸化物膜を説明する図。
【図2】実施の形態に係る、金属酸化物膜を説明する図。
【図3】実施の形態に係る、金属酸化物の結晶構造を説明する図。
【図4】実施の形態に係る、金属酸化物膜に含まれる結晶構造を説明する図。
【図5】実施の形態に係る、トランジスタの構成例を説明する図。
【図6】実施の形態に係る、トランジスタの作製方法例を説明する図。
【図7】実施の形態に係る、トランジスタの構成例を説明する図。
【図8】実施の形態に係る、表示パネルの構成を説明する図。
【図9】実施の形態に係る、電子機器のブロック図を説明する図。
【図10】実施の形態に係る、電子機器の外観図を説明する図。
【発明を実施するための形態】
【0019】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定
されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更
し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態
の記載内容に限定して解釈されるものではない。
されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更
し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態
の記載内容に限定して解釈されるものではない。
【0020】
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には
同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様
の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様
の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
【0021】
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。
【0022】
（実施の形態１）
本実施の形態では、本発明の一態様の金属酸化物膜について、図面を参照して説明する
。
本実施の形態では、本発明の一態様の金属酸化物膜について、図面を参照して説明する
。
【0023】
［金属酸化物膜の結晶構造］
本発明の一態様の金属酸化物膜は、２以上の異なる金属元素を含む金属酸化物を有する
。また、当該金属酸化物として、その結晶構造が層状構造を取りうる酸化物であり、且つ
、異なる周期構造が組成の違いにより発現しうる酸化物を用いることができる。
本発明の一態様の金属酸化物膜は、２以上の異なる金属元素を含む金属酸化物を有する
。また、当該金属酸化物として、その結晶構造が層状構造を取りうる酸化物であり、且つ
、異なる周期構造が組成の違いにより発現しうる酸化物を用いることができる。
【0024】
組成の違いにより発現する様々な周期構造はホモロガス相とも呼ばれる。例えばある結
晶構造が金属Ａを含むＡ層と、金属Ｂを含むＢ層とが層状に配列した層状構造を取る場合
において、一対のＡ層の間に挟持されるＢ層の数が、組成によって連続的に変化する。そ
の結果、組成の違いにより異なる周期構造が実現される。本明細書等において、このよう
に組成の違いにより異なる周期構造を取りうる構造をホモロガス構造と呼ぶこととする。
晶構造が金属Ａを含むＡ層と、金属Ｂを含むＢ層とが層状に配列した層状構造を取る場合
において、一対のＡ層の間に挟持されるＢ層の数が、組成によって連続的に変化する。そ
の結果、組成の違いにより異なる周期構造が実現される。本明細書等において、このよう
に組成の違いにより異なる周期構造を取りうる構造をホモロガス構造と呼ぶこととする。
【0025】
例えば、Ｉｎ－Ｇａ－Ｚｎ系酸化物は、ＩｎＧａＯ＿３（ＺｎＯ）ｍ（ｍは自然数）で
表記されるホモロガス構造を取りうる。図３にＩｎ－Ｇａ－Ｚｎ系酸化物の結晶構造の例
を示す。図３（Ａ）に示す結晶構造は、ＩｎＧａＯ＿３（ＺｎＯ）ｍ（ｍ＝１）で表記さ
れる結晶構造である。また、図３（Ｂ）に示す結晶構造は、ＩｎＧａＯ＿３（ＺｎＯ）ｍ
（ｍ＝２）で表記される結晶構造である。また、図３（Ｃ）に示す結晶構造は、ＩｎＧａ
Ｏ＿３（ＺｎＯ）ｍ（ｍ＝３）で表記される結晶構造である。
表記されるホモロガス構造を取りうる。図３にＩｎ－Ｇａ－Ｚｎ系酸化物の結晶構造の例
を示す。図３（Ａ）に示す結晶構造は、ＩｎＧａＯ＿３（ＺｎＯ）ｍ（ｍ＝１）で表記さ
れる結晶構造である。また、図３（Ｂ）に示す結晶構造は、ＩｎＧａＯ＿３（ＺｎＯ）ｍ
（ｍ＝２）で表記される結晶構造である。また、図３（Ｃ）に示す結晶構造は、ＩｎＧａ
Ｏ＿３（ＺｎＯ）ｍ（ｍ＝３）で表記される結晶構造である。
【0026】
本発明の一態様の金属酸化物膜は、その膜中に異なる結晶構造（周期構造）を有する領
域が混在することを特徴とする。
域が混在することを特徴とする。
【0027】
例えば金属酸化物として、Ｉｎ－Ｇａ－Ｚｎ系酸化物を用いた場合では、ＩｎＯ２から
なる層（ＩｎＯ２層とも表記する）と、Ｇａ及びＺｎの酸化物からなる層（（Ｇａ、Ｚｎ
）Ｏ層とも表記する）の２つの層が層状に配列した層状構造をとる。
なる層（ＩｎＯ２層とも表記する）と、Ｇａ及びＺｎの酸化物からなる層（（Ｇａ、Ｚｎ
）Ｏ層とも表記する）の２つの層が層状に配列した層状構造をとる。
【0028】
さらに、一対のＩｎＯ２層の間に挟持される（Ｇａ、Ｚｎ）Ｏ層の数は、様々な値をと
りうる。例えば、図４（Ａ）に示す構造は、一対のＩｎＯ２層の間に１層の（Ｇａ、Ｚｎ
）Ｏ層を有する。また、図４（Ｂ）に示す構造は、一対のＩｎＯ２層の間に２層の（Ｇａ
、Ｚｎ）Ｏ層（（Ｇａ、Ｚｎ）２Ｏ２層ともいう）を有する。また、図４（Ｃ）に示す構
造は、一対のＩｎＯ２層の間に３層の（Ｇａ、Ｚｎ）Ｏ層（（Ｇａ、Ｚｎ）３Ｏ３層とも
いう）を有する。
りうる。例えば、図４（Ａ）に示す構造は、一対のＩｎＯ２層の間に１層の（Ｇａ、Ｚｎ
）Ｏ層を有する。また、図４（Ｂ）に示す構造は、一対のＩｎＯ２層の間に２層の（Ｇａ
、Ｚｎ）Ｏ層（（Ｇａ、Ｚｎ）２Ｏ２層ともいう）を有する。また、図４（Ｃ）に示す構
造は、一対のＩｎＯ２層の間に３層の（Ｇａ、Ｚｎ）Ｏ層（（Ｇａ、Ｚｎ）３Ｏ３層とも
いう）を有する。
【0029】
このように、本発明の一態様の金属酸化物膜としてＩｎ－Ｇａ－Ｚｎ系酸化物を用いた
場合には、金属酸化物膜中に、一対のＩｎＯ２層の間に存在する（Ｇａ、Ｚｎ）Ｏ層の数
が異なる結晶領域を２以上含む。
場合には、金属酸化物膜中に、一対のＩｎＯ２層の間に存在する（Ｇａ、Ｚｎ）Ｏ層の数
が異なる結晶領域を２以上含む。
【0030】
金属酸化物中に含まれる結晶領域は、例えば透過電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉ
ｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）などにより観察することができ
る。また、ＴＥＭによって観察された結晶領域に対して、さらに電子線回折などの手法を
用いて解析することにより、その結晶構造を特定することもできる。
ｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）などにより観察することができ
る。また、ＴＥＭによって観察された結晶領域に対して、さらに電子線回折などの手法を
用いて解析することにより、その結晶構造を特定することもできる。
【0031】
ここで、金属酸化物膜の断面観察として、例えば走査型透過電子顕微鏡（ＳＴＥＭ：Ｓ
ｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ
）により、高解像度の観察を行った場合には、軽元素である酸素原子を観測することは難
しく、金属原子の配列のみを確認することができる。
ｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ
）により、高解像度の観察を行った場合には、軽元素である酸素原子を観測することは難
しく、金属原子の配列のみを確認することができる。
【0032】
続いて、図１に本発明の一態様の金属酸化物膜の断面観察像を示す。
【0033】
ここでは、金属酸化物膜の一例として、Ｉｎ－Ｇａ－Ｚｎ系酸化物膜を石英ガラス基板
上に厚さ約５０ｎｍ成膜した試料を用いた。図１に示す金属酸化物膜の成膜条件は、Ｉｎ
：Ｇａ：Ｚｎ＝１：１：１（原子数比）である酸化物ターゲットを用いたスパッタリング
法により、酸素雰囲気下（流量４５ｓｃｃｍ）、圧力０．４Ｐａ、直流（ＤＣ）電源電力
０．５ｋＷ、成膜時の基板温度を室温とした。さらに、窒素雰囲気下で温度６５０℃、１
時間の加熱処理を行った。さらに、加熱処理後の金属酸化物膜に対してイオンミリング法
による薄片化を行い、断面観察用の試料を作製した。
上に厚さ約５０ｎｍ成膜した試料を用いた。図１に示す金属酸化物膜の成膜条件は、Ｉｎ
：Ｇａ：Ｚｎ＝１：１：１（原子数比）である酸化物ターゲットを用いたスパッタリング
法により、酸素雰囲気下（流量４５ｓｃｃｍ）、圧力０．４Ｐａ、直流（ＤＣ）電源電力
０．５ｋＷ、成膜時の基板温度を室温とした。さらに、窒素雰囲気下で温度６５０℃、１
時間の加熱処理を行った。さらに、加熱処理後の金属酸化物膜に対してイオンミリング法
による薄片化を行い、断面観察用の試料を作製した。
【0034】
断面観察は、透過電子顕微鏡（日立ハイテクノロジーズ製：ＨＤ－２７００）で加速電
圧２００ｋＶ、倍率１２００万倍として、ＨＡＡＤＦ－ＳＴＥＭ（Ｈｉｇｈ－Ａｎｇｌｅ
Ａｎｎｕｌａｒ Ｄａｒｋ－Ｆｉｅｌｄ Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏ
ｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）像を観察した。
圧２００ｋＶ、倍率１２００万倍として、ＨＡＡＤＦ－ＳＴＥＭ（Ｈｉｇｈ－Ａｎｇｌｅ
Ａｎｎｕｌａｒ Ｄａｒｋ－Ｆｉｅｌｄ Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏ
ｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）像を観察した。
【0035】
図１に示すように、金属酸化物膜中には、輝度が高く観測される原子（具体的には電子
）が周期的に配列した層と、輝度が低く観測される原子が周期的に配列した層が複数観測
される。ここで、輝度が高く観測される原子はＩｎ原子であり、輝度が低く観測される原
子はＧａ原子またはＺｎ原子である。
）が周期的に配列した層と、輝度が低く観測される原子が周期的に配列した層が複数観測
される。ここで、輝度が高く観測される原子はＩｎ原子であり、輝度が低く観測される原
子はＧａ原子またはＺｎ原子である。
【0036】
【0037】
ここで、上述のように断面観察像では金属酸化物を構成するＯ原子を直接観測すること
が困難であるため、Ｏ原子の組成や、Ｏ原子と金属原子との結合状態を断面観察像から知
ることが困難である。したがって以下では、断面観察像で得られる、周期的に配列した原
子（具体的には電子）の層を、実際の結晶構造におけるＩｎＯ２層や（Ｇａ、Ｚｎ）Ｏ層
といった層とは区別して表記することとする。
が困難であるため、Ｏ原子の組成や、Ｏ原子と金属原子との結合状態を断面観察像から知
ることが困難である。したがって以下では、断面観察像で得られる、周期的に配列した原
子（具体的には電子）の層を、実際の結晶構造におけるＩｎＯ２層や（Ｇａ、Ｚｎ）Ｏ層
といった層とは区別して表記することとする。
【0038】
具体的に以下では、断面観察像において、一対のＩｎ原子が周期的に配列した１つの層
を、Ｉｎ層、または第１の層と表記する。また断面観察像において、Ｇａ原子またはＺｎ
原子が周期的に配列した１つの層を、（Ｇａ、Ｚｎ）層、または第２の層と表記する。
を、Ｉｎ層、または第１の層と表記する。また断面観察像において、Ｇａ原子またはＺｎ
原子が周期的に配列した１つの層を、（Ｇａ、Ｚｎ）層、または第２の層と表記する。
【0039】
また、Ｉｎ－Ｇａ－Ｚｎ系酸化物以外の金属酸化物を用いた場合では、断面観察像にお
いて観測される周期的に配列した複数の層のうち、最も輝度の高い原子（輝度が同等であ
る場合には最も原子番号の大きな原子）を含むものから順に、第１の層、第２の層、第３
の層などと表記するものとする。
いて観測される周期的に配列した複数の層のうち、最も輝度の高い原子（輝度が同等であ
る場合には最も原子番号の大きな原子）を含むものから順に、第１の層、第２の層、第３
の層などと表記するものとする。
【0040】
【0041】
このように、本発明の一態様の金属酸化物膜は、その断面観察像において、一対の第１
の層の間に第２の層をｎ（ｎは自然数）層有する第１の領域と、他の一対の第１の層の間
に第２の層をｍ（ｍはｎ以外の自然数）層有する第２の領域とが混在していることを特徴
とする。
の層の間に第２の層をｎ（ｎは自然数）層有する第１の領域と、他の一対の第１の層の間
に第２の層をｍ（ｍはｎ以外の自然数）層有する第２の領域とが混在していることを特徴
とする。
【0042】
なお、金属酸化物膜に含まれる結晶領域内の結晶構造の種類は、２種類に限定されるこ
となく、異なる種類の結晶構造を有する結晶領域が３以上含まれていてもよい。
となく、異なる種類の結晶構造を有する結晶領域が３以上含まれていてもよい。
【0043】
【0044】
このように異なる結晶構造を有する領域が積層され、且つそのうち１つのＩｎ層を共有
するように２つの領域が設けられることにより、これらの領域間で粒界が生じず、高い構
造安定性が実現されている。さらに粒界の存在に起因する金属酸化物膜中の欠陥を低減す
ることができる。
するように２つの領域が設けられることにより、これらの領域間で粒界が生じず、高い構
造安定性が実現されている。さらに粒界の存在に起因する金属酸化物膜中の欠陥を低減す
ることができる。
【0045】
【0046】
このように、異なる結晶構造を有する複数の領域が、それぞれＩｎ層を共有しながら積
層されていてもよい。その結果、金属酸化物膜中の広範囲に渡って構造安定性が得られ、
欠陥が低減された金属酸化物膜を実現できる。
層されていてもよい。その結果、金属酸化物膜中の広範囲に渡って構造安定性が得られ、
欠陥が低減された金属酸化物膜を実現できる。
【0047】
図２は、上記試料の別の部分における断面観察像である。
【0048】
図２に示す断面観察像では、一対のＩｎ層の間に（Ｇａ、Ｚｎ）層が２層存在している
領域３と、他の一対のＩｎ層の間に（Ｇａ、Ｚｎ）層が３層存在している領域４とが混在
している。また領域３と領域４はＩｎ層に平行な面に対して平行な方向に隣接して存在し
ている。
領域３と、他の一対のＩｎ層の間に（Ｇａ、Ｚｎ）層が３層存在している領域４とが混在
している。また領域３と領域４はＩｎ層に平行な面に対して平行な方向に隣接して存在し
ている。
【0049】
【0050】
このように、異なる結晶構造を有し、且つ隣接した領域間で、Ｉｎ層が連続して存在し
ていることにより、これらの領域間で粒界が生じず、高い構造安定性が実現されている。
さらに粒界の存在に起因する金属酸化物膜中の欠陥を低減することができる。
ていることにより、これらの領域間で粒界が生じず、高い構造安定性が実現されている。
さらに粒界の存在に起因する金属酸化物膜中の欠陥を低減することができる。
【0051】
本発明の一態様の金属酸化物膜は、高い構造安定性が実現された金属酸化物膜である。
このような金属酸化物膜を、トランジスタのチャネルが形成される半導体層に適用するこ
とにより、高い信頼性のトランジスタを実現することができる。
このような金属酸化物膜を、トランジスタのチャネルが形成される半導体層に適用するこ
とにより、高い信頼性のトランジスタを実現することができる。
【0052】
さらに、本発明の一態様の金属酸化物膜は、結晶領域間が連続して存在し、且つその領
域間に粒界が存在しないため、膜中の欠陥が低減された金属酸化物膜である。このような
金属酸化物膜をトランジスタの半導体層に適用することにより、欠陥によるキャリアのト
ラップが抑制され、高い電界効果移動度を実現でき、且つ電気特性の変動が抑制されたト
ランジスタを実現することができる。
域間に粒界が存在しないため、膜中の欠陥が低減された金属酸化物膜である。このような
金属酸化物膜をトランジスタの半導体層に適用することにより、欠陥によるキャリアのト
ラップが抑制され、高い電界効果移動度を実現でき、且つ電気特性の変動が抑制されたト
ランジスタを実現することができる。
【0053】
なお、本発明の一態様の金属酸化物膜を適用したトランジスタの構成例については、後
の実施の形態で説明する。
の実施の形態で説明する。
【0054】
［金属酸化物膜の形成方法］
本実施の形態の金属酸化物膜の形成方法について以下に説明する。
本実施の形態の金属酸化物膜の形成方法について以下に説明する。
【0055】
本実施の形態の金属酸化物膜は、酸素を含む雰囲気下にてスパッタリング法により成膜
し、その後加熱処理を施すことにより形成することができる。成膜雰囲気を酸素を含む雰
囲気とすることで、金属酸化物膜中における酸素欠損を低減し、後の加熱処理により結晶
領域を含む膜とすることができる。
し、その後加熱処理を施すことにより形成することができる。成膜雰囲気を酸素を含む雰
囲気とすることで、金属酸化物膜中における酸素欠損を低減し、後の加熱処理により結晶
領域を含む膜とすることができる。
【0056】
本実施の形態の金属酸化物膜にいて、酸素欠損を低減することで、物性の安定した膜と
することができる。特に、本実施の形態の金属酸化物膜として、半導体特性を示す金属酸
化物膜（酸化物半導体膜）を適用して半導体装置を作製する場合、酸化物半導体膜におけ
る酸素欠損は、半導体装置の電気的特性の変動要因となる。よって酸素欠損が低減された
酸化物半導体膜を用いて半導体装置を作製することで、信頼性の高い半導体装置とするこ
とができる。
することができる。特に、本実施の形態の金属酸化物膜として、半導体特性を示す金属酸
化物膜（酸化物半導体膜）を適用して半導体装置を作製する場合、酸化物半導体膜におけ
る酸素欠損は、半導体装置の電気的特性の変動要因となる。よって酸素欠損が低減された
酸化物半導体膜を用いて半導体装置を作製することで、信頼性の高い半導体装置とするこ
とができる。
【0057】
なお、本実施の形態の金属酸化物膜において、成膜雰囲気の酸素分圧を高めると、酸素
欠損がより低減されうるため好ましい。より具体的には、成膜雰囲気における酸素分圧を
３３％以上とすることが好ましい。
欠損がより低減されうるため好ましい。より具体的には、成膜雰囲気における酸素分圧を
３３％以上とすることが好ましい。
【0058】
スパッタリング法に用いるターゲットとしては、Ｉｎ－Ｇａ－Ｚｎ系酸化物に限られず
、ホモロガス構造を取りうる多元系金属酸化物を用いることができる。例えば、Ｉｎ－Ｍ
－Ｚｎ系酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ等）を
用いることができる。
、ホモロガス構造を取りうる多元系金属酸化物を用いることができる。例えば、Ｉｎ－Ｍ
－Ｚｎ系酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ等）を
用いることができる。
【0059】
また、スパッタリング法に用いるターゲットに含まれる金属酸化物の組成は、ホモロガ
ス構造を取りうる組成であれば特に限定されない。例えばＩｎ－Ｇａ－Ｚｎ系酸化物の場
合、ＺｎよりもＧａの組成が大きいと、層状構造ではなくスピネル構造を取りやすくなる
ため、ＧａよりもＺｎの含有量を多くすることが好ましい。また、Ｚｎはスパッタリング
法による成膜中に昇華し、成膜された金属酸化物膜中のＺｎの組成が低下してしまう場合
があるため、所望の金属酸化物膜の組成よりもＺｎの組成の高いターゲットを用いること
が好ましい。
ス構造を取りうる組成であれば特に限定されない。例えばＩｎ－Ｇａ－Ｚｎ系酸化物の場
合、ＺｎよりもＧａの組成が大きいと、層状構造ではなくスピネル構造を取りやすくなる
ため、ＧａよりもＺｎの含有量を多くすることが好ましい。また、Ｚｎはスパッタリング
法による成膜中に昇華し、成膜された金属酸化物膜中のＺｎの組成が低下してしまう場合
があるため、所望の金属酸化物膜の組成よりもＺｎの組成の高いターゲットを用いること
が好ましい。
【0060】
また、スパッタリング法により金属酸化物膜を成膜する際、被成膜面を加熱することな
く室温で成膜してもよいし、加熱してもよい。加熱する場合は、例えば１５０℃以上、３
００℃以上、または４５０℃以上などとすればよい。
く室温で成膜してもよいし、加熱してもよい。加熱する場合は、例えば１５０℃以上、３
００℃以上、または４５０℃以上などとすればよい。
【0061】
金属酸化物膜を成膜後、加熱処理を行う。加熱処理によって膜中の原子が再配列するこ
とで、金属酸化物膜中に結晶領域が形成される。
とで、金属酸化物膜中に結晶領域が形成される。
【0062】
このとき、膜表面近傍では比較的動的自由度が高いため、初期の段階ではまず膜表面近
傍の原子の再配列が起こり、膜表面近傍に膜表面に対して該略平行な層が形成される。そ
の後、膜表面から深さ方向に向かって結晶化が進行する過程で、膜表面に略平行な層が複
数積層された積層構造を有する結晶領域が形成される。すなわち、結晶領域に含まれる第
１の層及び第２の層が、膜表面に対して平行な方向に配列する。
傍の原子の再配列が起こり、膜表面近傍に膜表面に対して該略平行な層が形成される。そ
の後、膜表面から深さ方向に向かって結晶化が進行する過程で、膜表面に略平行な層が複
数積層された積層構造を有する結晶領域が形成される。すなわち、結晶領域に含まれる第
１の層及び第２の層が、膜表面に対して平行な方向に配列する。
【0063】
ここで、加熱処理前の金属酸化物膜では、金属元素濃度に分布が生じている。そして、
加熱処理中の原子の再配列の際に、膜中のＩｎ原子の濃度が比較的高い領域では、一対の
Ｉｎ層間に存在する（Ｇａ、Ｚｎ）層の数が少ない領域が形成されると考えられる。一方
、膜中のＩｎ原子の濃度が比較的低い領域では、一対のＩｎ層間に存在する（Ｇａ、Ｚｎ
）層の数が多い領域が形成される。その結果、膜中に異なる結晶構造を有する領域を有す
る金属酸化物膜を形成することができる。なお、このような形成過程はＩｎ－Ｇａ－Ｚｎ
系酸化物以外のホモロガス構造を取りうる多元系金属酸化物であっても同様である。
加熱処理中の原子の再配列の際に、膜中のＩｎ原子の濃度が比較的高い領域では、一対の
Ｉｎ層間に存在する（Ｇａ、Ｚｎ）層の数が少ない領域が形成されると考えられる。一方
、膜中のＩｎ原子の濃度が比較的低い領域では、一対のＩｎ層間に存在する（Ｇａ、Ｚｎ
）層の数が多い領域が形成される。その結果、膜中に異なる結晶構造を有する領域を有す
る金属酸化物膜を形成することができる。なお、このような形成過程はＩｎ－Ｇａ－Ｚｎ
系酸化物以外のホモロガス構造を取りうる多元系金属酸化物であっても同様である。
【0064】
例えば、成膜時に被形成面を加熱することなく、室温または室温以下の温度で成膜する
ことなどにより、金属元素の濃度の異なる領域を有する金属酸化物膜を成膜することがで
きる。
ことなどにより、金属元素の濃度の異なる領域を有する金属酸化物膜を成膜することがで
きる。
【0065】
加熱処理は、５５０℃以上、好ましくは６００℃以上、より好ましくは６５０℃以上で
行う。例えば６５０℃、１時間の加熱処理を行えばよい。加熱処理の温度が高いほど、ま
た時間が長いほど、金属酸化物膜中に含まれる結晶領域の割合を大きくすることができる
。
行う。例えば６５０℃、１時間の加熱処理を行えばよい。加熱処理の温度が高いほど、ま
た時間が長いほど、金属酸化物膜中に含まれる結晶領域の割合を大きくすることができる
。
【0066】
加熱処理は、例えば窒素雰囲気下、又は減圧雰囲気下で行うことができる。このような
雰囲気下で加熱処理を行うことにより、金属酸化物膜中の水素を効果的に脱離させること
ができる。また、上記加熱処理の際に金属酸化物膜中の酸素も脱離することがあるため、
続いて酸素雰囲気下でさらに加熱処理を行い、膜中の酸素欠損を低減させることが好まし
い。
雰囲気下で加熱処理を行うことにより、金属酸化物膜中の水素を効果的に脱離させること
ができる。また、上記加熱処理の際に金属酸化物膜中の酸素も脱離することがあるため、
続いて酸素雰囲気下でさらに加熱処理を行い、膜中の酸素欠損を低減させることが好まし
い。
【0067】
以上のようにして、本発明の一態様の金属酸化物膜を形成することができる。
【0068】
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施するこ
とができる。
とができる。
【0069】
（実施の形態２）
本実施の形態では、本発明の一態様の金属酸化物膜であって、半導体特性を示す金属酸
化物膜（酸化物半導体膜）を適用した半導体装置について、図面を参照して説明する。こ
こでは、半導体装置の一例として、トランジスタの構成例について説明する。
本実施の形態では、本発明の一態様の金属酸化物膜であって、半導体特性を示す金属酸
化物膜（酸化物半導体膜）を適用した半導体装置について、図面を参照して説明する。こ
こでは、半導体装置の一例として、トランジスタの構成例について説明する。
【0070】
【0071】
トランジスタ１００は、基板１０１上に設けられるゲート電極１０２と、基板１０１及
びゲート電極１０２上に設けられる絶縁層１０３と、絶縁層１０３上にゲート電極１０２
と重なるように設けられる酸化物半導体層１０４と、酸化物半導体層１０４の上面に接す
る一対の電極１０５ａ、１０５ｂとを有する、また、絶縁層１０３、酸化物半導体層１０
４、一対の電極１０５ａ、１０５ｂを覆う絶縁層１０６と、絶縁層１０６上に絶縁層１０
７が設けられている。
びゲート電極１０２上に設けられる絶縁層１０３と、絶縁層１０３上にゲート電極１０２
と重なるように設けられる酸化物半導体層１０４と、酸化物半導体層１０４の上面に接す
る一対の電極１０５ａ、１０５ｂとを有する、また、絶縁層１０３、酸化物半導体層１０
４、一対の電極１０５ａ、１０５ｂを覆う絶縁層１０６と、絶縁層１０６上に絶縁層１０
７が設けられている。
【0072】
トランジスタ１００の酸化物半導体層１０４に、本発明の一態様の酸化物半導体膜を適
用することができる。
用することができる。
【0073】
〔基板１０１〕
基板１０１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有する材料を用いる。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイヤ基板、ＹＳＺ（イットリア安定化ジルコニア）基板等を、基板１０１として用いて
もよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シ
リコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板等を適用することも可能である
。
基板１０１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有する材料を用いる。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイヤ基板、ＹＳＺ（イットリア安定化ジルコニア）基板等を、基板１０１として用いて
もよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シ
リコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板等を適用することも可能である
。
【0074】
また、半導体基板やＳＯＩ基板上に半導体素子が設けられたものを、基板１０１として
用いてもよい。その場合、基板１０１上に層間絶縁層を介してトランジスタ１００を形成
する。このとき、層間絶縁層に埋め込まれた接続電極により、トランジスタ１００のゲー
ト電極１０２、電極１０５ａ及び電極１０５ｂの少なくとも一つが、上記半導体素子と電
気的に接続する構成とすればよい。半導体素子上に層間絶縁層を介してトランジスタ１０
０を設けることにより、トランジスタ１００を付加することによる面積の増大を抑制する
ことができる。
用いてもよい。その場合、基板１０１上に層間絶縁層を介してトランジスタ１００を形成
する。このとき、層間絶縁層に埋め込まれた接続電極により、トランジスタ１００のゲー
ト電極１０２、電極１０５ａ及び電極１０５ｂの少なくとも一つが、上記半導体素子と電
気的に接続する構成とすればよい。半導体素子上に層間絶縁層を介してトランジスタ１０
０を設けることにより、トランジスタ１００を付加することによる面積の増大を抑制する
ことができる。
【0075】
また、基板１０１として、プラスチックなどの可撓性基板を用い、該可撓性基板上に直
接、トランジスタ１００を形成してもよい。または、基板１０１とトランジスタ１００の
間に剥離層を設けてもよい。剥離層は、その上層にトランジスタの一部あるいは全部を形
成した後、基板１０１より分離し、他の基板に転載するのに用いることができる。その結
果、トランジスタ１００は耐熱性の劣る基板や可撓性の基板にも転載できる。
接、トランジスタ１００を形成してもよい。または、基板１０１とトランジスタ１００の
間に剥離層を設けてもよい。剥離層は、その上層にトランジスタの一部あるいは全部を形
成した後、基板１０１より分離し、他の基板に転載するのに用いることができる。その結
果、トランジスタ１００は耐熱性の劣る基板や可撓性の基板にも転載できる。
【0076】
〔ゲート電極１０２〕
ゲート電極１０２は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タ
ングステンから選ばれた金属、または上述した金属を成分とする合金か、上述した金属を
組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのい
ずれか一または複数から選択された金属を用いてもよい。また、ゲート電極１０２は、単
層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜
の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン
膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タン
タル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、
そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造
等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロ
ム、ネオジム、スカンジウムから選ばれた一または複数の金属を組み合わせた合金膜、も
しくはこれらの窒化膜を用いてもよい。
ゲート電極１０２は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タ
ングステンから選ばれた金属、または上述した金属を成分とする合金か、上述した金属を
組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのい
ずれか一または複数から選択された金属を用いてもよい。また、ゲート電極１０２は、単
層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜
の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン
膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タン
タル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、
そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造
等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロ
ム、ネオジム、スカンジウムから選ばれた一または複数の金属を組み合わせた合金膜、も
しくはこれらの窒化膜を用いてもよい。
【0077】
また、ゲート電極１０２は、インジウム錫酸化物、酸化タングステンを含むインジウム
酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸
化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添
加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また
、上記透光性を有する導電性材料と、上記金属の積層構造とすることもできる。
酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸
化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添
加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また
、上記透光性を有する導電性材料と、上記金属の積層構造とすることもできる。
【0078】
また、ゲート電極１０２と絶縁層１０３との間に、Ｉｎ－Ｇａ－Ｚｎ系酸窒化物半導体
膜、Ｉｎ－Ｓｎ系酸窒化物半導体膜、Ｉｎ－Ｇａ系酸窒化物半導体膜、Ｉｎ－Ｚｎ系酸窒
化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ
、ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ、好ましくは５．５ｅＶ以上の仕事
関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用い
たトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリーオフ特
性のスイッチング素子を実現できる。例えば、Ｉｎ－Ｇａ－Ｚｎ系酸窒化物半導体膜を用
いる場合、少なくとも酸化物半導体層１０４より高い窒素濃度、具体的には７原子％以上
のＩｎ－Ｇａ－Ｚｎ系酸窒化物半導体膜を用いる。
膜、Ｉｎ－Ｓｎ系酸窒化物半導体膜、Ｉｎ－Ｇａ系酸窒化物半導体膜、Ｉｎ－Ｚｎ系酸窒
化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ
、ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ、好ましくは５．５ｅＶ以上の仕事
関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用い
たトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリーオフ特
性のスイッチング素子を実現できる。例えば、Ｉｎ－Ｇａ－Ｚｎ系酸窒化物半導体膜を用
いる場合、少なくとも酸化物半導体層１０４より高い窒素濃度、具体的には７原子％以上
のＩｎ－Ｇａ－Ｚｎ系酸窒化物半導体膜を用いる。
【0079】
〔絶縁層１０３〕
絶縁層１０３は、ゲート絶縁膜として機能する。
絶縁層１０３は、ゲート絶縁膜として機能する。
【0080】
絶縁層１０３は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シ
リコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ系金属酸化
物、窒化シリコンなどを用いればよく、積層または単層で設ける。
リコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ系金属酸化
物、窒化シリコンなどを用いればよく、積層または単層で設ける。
【0081】
また、絶縁層１０３として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加され
たハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネ
ート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ－ｋ材
料を用いることでトランジスタのゲートリークを低減できる。
たハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネ
ート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ－ｋ材
料を用いることでトランジスタのゲートリークを低減できる。
【0082】
〔一対の電極１０５ａ、１０５ｂ〕
一対の電極１０５ａ及び１０５ｂは、トランジスタのソース電極またはドレイン電極と
して機能する。
一対の電極１０５ａ及び１０５ｂは、トランジスタのソース電極またはドレイン電極と
して機能する。
【0083】
一対の電極１０５ａ、１０５ｂは、導電材料として、アルミニウム、チタン、クロム、
ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタング
ステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造とし
て用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウ
ム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造
、銅－マグネシウム－アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または
窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜
を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン
膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアル
ミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を
形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導
電材料を用いてもよい。
ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタング
ステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造とし
て用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウ
ム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造
、銅－マグネシウム－アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または
窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜
を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン
膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアル
ミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を
形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導
電材料を用いてもよい。
【0084】
〔絶縁層１０６、１０７〕
絶縁層１０６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を
用いることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁
膜は、加熱により一部の酸素が脱離する。化学量論的組成を満たす酸素よりも多くの酸素
を含む酸化物絶縁膜は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔ
ｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１
．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ
３以上である酸化物絶縁膜である。
絶縁層１０６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を
用いることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁
膜は、加熱により一部の酸素が脱離する。化学量論的組成を満たす酸素よりも多くの酸素
を含む酸化物絶縁膜は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔ
ｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１
．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ
３以上である酸化物絶縁膜である。
【0085】
例えば、絶縁層１０６としては、酸化シリコン、酸化窒化シリコン等を用いることがで
きる。
きる。
【0086】
なお、絶縁層１０６は、後に形成する絶縁層１０７を形成する際の、酸化物半導体層１
０４へのダメージ緩和膜としても機能する。
０４へのダメージ緩和膜としても機能する。
【0087】
また、絶縁層１０６と酸化物半導体層１０４の間に、酸素を透過する酸化物膜を設けて
もよい。
もよい。
【0088】
酸素を透過する酸化物膜としては、酸化シリコン、酸化窒化シリコン等を用いることが
できる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よ
りも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素より
も窒素の含有量が多い膜を指す。
できる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よ
りも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素より
も窒素の含有量が多い膜を指す。
【0089】
絶縁層１０７は、酸素、水素、水等のブロッキング効果を有する絶縁膜を用いることが
できる。絶縁層１０６上に絶縁層１０７を設けることで、酸化物半導体層１０４からの酸
素の外部への拡散と、外部から酸化物半導体層１０４への水素、水等の侵入を防ぐことが
できる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、窒化シリコン、
窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化
ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニ
ウム等がある。
できる。絶縁層１０６上に絶縁層１０７を設けることで、酸化物半導体層１０４からの酸
素の外部への拡散と、外部から酸化物半導体層１０４への水素、水等の侵入を防ぐことが
できる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、窒化シリコン、
窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化
ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニ
ウム等がある。
【0090】
【0091】
まず、図６（Ａ）に示すように、基板１０１上にゲート電極１０２を形成し、ゲート電
極１０２上に絶縁層１０３を形成する。
極１０２上に絶縁層１０３を形成する。
【0092】
ここでは、基板１０１としてガラス基板を用いる。
【0093】
〔ゲート電極の形成〕
ゲート電極１０２の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、
蒸着法等により導電膜を形成し、導電膜上に第１のフォトマスクを用いてフォトリソグラ
フィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜の一
部をエッチングして、ゲート電極１０２を形成する。その後、レジストマスクを除去する
。
ゲート電極１０２の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、
蒸着法等により導電膜を形成し、導電膜上に第１のフォトマスクを用いてフォトリソグラ
フィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜の一
部をエッチングして、ゲート電極１０２を形成する。その後、レジストマスクを除去する
。
【0094】
なお、ゲート電極１０２は、上記形成方法の代わりに、電解メッキ法、印刷法、インク
ジェット法等で形成してもよい。
ジェット法等で形成してもよい。
【0095】
〔ゲート絶縁層の形成〕
絶縁層１０３は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。
絶縁層１０３は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。
【0096】
絶縁層１０３として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜
を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いる
ことが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリ
シラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二
酸化窒素等がある。
を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いる
ことが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリ
シラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二
酸化窒素等がある。
【0097】
また、絶縁層１０３として窒化シリコン膜を形成する場合、２段階の形成方法を用いる
ことが好ましい。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして
用いたプラズマＣＶＤ法により、欠陥の少ない第１の窒化シリコン膜を形成する。次に、
原料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブ
ロッキングすることが可能な第２の窒化シリコン膜を成膜する。このような形成方法によ
り、絶縁層１０３として、欠陥が少なく、且つ水素ブロッキング性を有する窒化シリコン
膜を形成することができる。
ことが好ましい。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして
用いたプラズマＣＶＤ法により、欠陥の少ない第１の窒化シリコン膜を形成する。次に、
原料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブ
ロッキングすることが可能な第２の窒化シリコン膜を成膜する。このような形成方法によ
り、絶縁層１０３として、欠陥が少なく、且つ水素ブロッキング性を有する窒化シリコン
膜を形成することができる。
【0098】
また、絶縁層１０３として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ
Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形
成することができる。
Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形
成することができる。
【0099】
〔酸化物半導体層の形成〕
次に、図６（Ｂ）に示すように、絶縁層１０３上に酸化物半導体層１０４を形成する。
次に、図６（Ｂ）に示すように、絶縁層１０３上に酸化物半導体層１０４を形成する。
【0100】
酸化物半導体層１０４の形成方法を以下に示す。はじめに、実施の形態１で例示した方
法により、酸化物半導体膜を形成する。続いて、酸化物半導体膜上に第２のフォトマスク
を用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマ
スクを用いて酸化物半導体膜の一部をエッチングして、酸化物半導体層１０４を形成する
。その後、レジストマスクを除去する。
法により、酸化物半導体膜を形成する。続いて、酸化物半導体膜上に第２のフォトマスク
を用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマ
スクを用いて酸化物半導体膜の一部をエッチングして、酸化物半導体層１０４を形成する
。その後、レジストマスクを除去する。
【0101】
なお、実施の形態１で例示した加熱処理は、酸化物半導体膜を成膜した直後に行っても
よいし、酸化物半導体膜の一部をエッチングした後に行ってもよい。
よいし、酸化物半導体膜の一部をエッチングした後に行ってもよい。
【0102】
ここで、酸化物半導体は、エネルギーギャップが３．０ｅＶ以上と大きく、酸化物半導
体を適切な条件で加工し、そのキャリア密度を十分に低減して得られた酸化物半導体膜が
適用されたトランジスタにおいては、オフ状態でのソースとドレイン間のリーク電流（オ
フ電流）を、従来のシリコンを用いたトランジスタと比較して極めて低いものとすること
ができる。
体を適切な条件で加工し、そのキャリア密度を十分に低減して得られた酸化物半導体膜が
適用されたトランジスタにおいては、オフ状態でのソースとドレイン間のリーク電流（オ
フ電流）を、従来のシリコンを用いたトランジスタと比較して極めて低いものとすること
ができる。
【0103】
酸化物半導体膜に水素が多量に含まれると、酸化物半導体と結合することによって、水
素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トランジス
タのしきい値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半導体膜の形成
後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜から、水素、又は水分を
除去して不純物が極力含まれないように高純度化することが好ましい。
素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トランジス
タのしきい値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半導体膜の形成
後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜から、水素、又は水分を
除去して不純物が極力含まれないように高純度化することが好ましい。
【0104】
なお、酸化物半導体膜への脱水化処理（脱水素化処理）によって、酸化物半導体膜から
酸素も同時に減少してしまうことがある。よって、酸化物半導体膜への脱水化処理（脱水
素化処理）によって同時に減少してしまった酸素を酸化物半導体に加える、または酸素を
供給し酸化物半導体膜の酸素欠損を補填することが好ましい。本明細書等において、酸化
物半導体膜に酸素を供給する場合を、加酸素化処理と記す場合がある。
酸素も同時に減少してしまうことがある。よって、酸化物半導体膜への脱水化処理（脱水
素化処理）によって同時に減少してしまった酸素を酸化物半導体に加える、または酸素を
供給し酸化物半導体膜の酸素欠損を補填することが好ましい。本明細書等において、酸化
物半導体膜に酸素を供給する場合を、加酸素化処理と記す場合がある。
【0105】
このように、酸化物半導体膜は、脱水化処理（脱水素化処理）により、水素または水分
が除去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化また
はｉ型に限りなく近く実質的にｉ型（真性）である酸化物半導体膜とすることができる。
なお、実質的に真性とは、酸化物半導体膜中にドナーに由来するキャリアが極めて少なく
（ゼロに近く）、キャリア密度が１×１０１７／ｃｍ３以下、１×１０１６／ｃｍ３以下
、１×１０１５／ｃｍ３以下、１×１０１４／ｃｍ３以下、１×１０１３／ｃｍ３以下で
あることをいう。
が除去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化また
はｉ型に限りなく近く実質的にｉ型（真性）である酸化物半導体膜とすることができる。
なお、実質的に真性とは、酸化物半導体膜中にドナーに由来するキャリアが極めて少なく
（ゼロに近く）、キャリア密度が１×１０１７／ｃｍ３以下、１×１０１６／ｃｍ３以下
、１×１０１５／ｃｍ３以下、１×１０１４／ｃｍ３以下、１×１０１３／ｃｍ３以下で
あることをいう。
【0106】
またこのように、ｉ型又は実質的にｉ型である酸化物半導体膜を備えるトランジスタは
、極めて優れたオフ電流特性を実現できる。例えば、酸化物半導体膜を用いたトランジス
タがオフ状態のときのチャネル幅１μｍあたりのドレイン電流を、室温（２５℃程度）に
て１×１０－１８Ａ以下、好ましくは１×１０－２１Ａ以下、さらに好ましくは１×１０
－２４Ａ以下、または８５℃にて１×１０－１５Ａ以下、好ましくは１×１０－１８Ａ以
下、さらに好ましくは１×１０－２１Ａ以下とすることができる。なお、トランジスタが
オフ状態とは、ｎチャネル型のトランジスタの場合、ゲート電圧がしきい値電圧よりも十
分小さい状態をいう。具体的には、ゲート電圧がしきい値電圧よりも１Ｖ以上、２Ｖ以上
または３Ｖ以上小さければ、トランジスタはオフ状態となる。
、極めて優れたオフ電流特性を実現できる。例えば、酸化物半導体膜を用いたトランジス
タがオフ状態のときのチャネル幅１μｍあたりのドレイン電流を、室温（２５℃程度）に
て１×１０－１８Ａ以下、好ましくは１×１０－２１Ａ以下、さらに好ましくは１×１０
－２４Ａ以下、または８５℃にて１×１０－１５Ａ以下、好ましくは１×１０－１８Ａ以
下、さらに好ましくは１×１０－２１Ａ以下とすることができる。なお、トランジスタが
オフ状態とは、ｎチャネル型のトランジスタの場合、ゲート電圧がしきい値電圧よりも十
分小さい状態をいう。具体的には、ゲート電圧がしきい値電圧よりも１Ｖ以上、２Ｖ以上
または３Ｖ以上小さければ、トランジスタはオフ状態となる。
【0107】
〔一対の電極の形成〕
次に、図６（Ｃ）に示すように、一対の電極１０５ａ、１０５ｂを形成する。
次に、図６（Ｃ）に示すように、一対の電極１０５ａ、１０５ｂを形成する。
【0108】
一対の電極１０５ａ、１０５ｂの形成方法を以下に示す。はじめに、スパッタリング法
、ＣＶＤ法、蒸着法等で導電膜を形成する。次に、該導電膜上に第３のフォトマスクを用
いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスク
を用いて導電膜の一部をエッチングして、一対の電極１０５ａ、１０５ｂを形成する。そ
の後、レジストマスクを除去する。
、ＣＶＤ法、蒸着法等で導電膜を形成する。次に、該導電膜上に第３のフォトマスクを用
いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスク
を用いて導電膜の一部をエッチングして、一対の電極１０５ａ、１０５ｂを形成する。そ
の後、レジストマスクを除去する。
【0109】
なお、図６（Ｃ）に示すように、導電膜のエッチングの際に酸化物半導体層１０４の上
部の一部がエッチングされ、薄膜化することがある。そのため、酸化物半導体層１０４の
形成時、酸化物半導体膜の厚さを予め厚く設定しておくことが好ましい。
部の一部がエッチングされ、薄膜化することがある。そのため、酸化物半導体層１０４の
形成時、酸化物半導体膜の厚さを予め厚く設定しておくことが好ましい。
【0110】
【0111】
絶縁層１０６として酸化シリコン膜または酸化窒化シリコン膜を形成する場合、原料ガ
スとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコ
ンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等
がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
スとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコ
ンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等
がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
【0112】
例えば、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以
上２６０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガ
スを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは
１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以
上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２
以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形
成する。
上２６０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガ
スを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは
１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以
上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２
以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形
成する。
【0113】
成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給するこ
とで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸
化が進むため、酸化物絶縁膜中における酸素含有量が化学量論比よりも多くなる。しかし
ながら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、加熱によ
り酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含
み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。
とで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸
化が進むため、酸化物絶縁膜中における酸素含有量が化学量論比よりも多くなる。しかし
ながら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、加熱によ
り酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含
み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。
【0114】
また、酸化物半導体層１０４と絶縁層１０６の間に酸化物絶縁膜を設ける場合には、絶
縁層１０６の形成工程において、該酸化物絶縁膜が酸化物半導体層１０４の保護膜となる
。この結果、酸化物半導体層１０４へのダメージを低減しつつ、パワー密度の高い高周波
電力を用いて絶縁層１０６を形成することができる。
縁層１０６の形成工程において、該酸化物絶縁膜が酸化物半導体層１０４の保護膜となる
。この結果、酸化物半導体層１０４へのダメージを低減しつつ、パワー密度の高い高周波
電力を用いて絶縁層１０６を形成することができる。
【0115】
例えば、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以
上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガ
スを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１
００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条
件により、酸化物絶縁膜として酸化シリコン膜または酸化窒化シリコン膜を形成すること
ができる。また、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、該酸化物
絶縁層を成膜する際に、酸化物半導体層１０４へのダメージを低減することが可能である
。
上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガ
スを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１
００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条
件により、酸化物絶縁膜として酸化シリコン膜または酸化窒化シリコン膜を形成すること
ができる。また、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、該酸化物
絶縁層を成膜する際に、酸化物半導体層１０４へのダメージを低減することが可能である
。
【0116】
酸化物絶縁膜の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いる
ことが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリ
シラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二
酸化窒素等がある。
ことが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリ
シラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二
酸化窒素等がある。
【0117】
絶縁層１０７は、スパッタリング法、ＣＶＤ法等で形成することができる。
【0118】
絶縁層１０７として窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料
ガスとしては、シリコンを含む堆積性気体、酸化性気体、及び窒素を含む気体を用いるこ
とが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシ
ラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸
化窒素等がある。窒素を含む気体としては、窒素、アンモニア等がある。
ガスとしては、シリコンを含む堆積性気体、酸化性気体、及び窒素を含む気体を用いるこ
とが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシ
ラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸
化窒素等がある。窒素を含む気体としては、窒素、アンモニア等がある。
【0119】
絶縁層１０６及び絶縁層１０７の形成後、加熱処理を行うことが好ましい。加熱処理に
より絶縁層１０６が放出した酸素が酸化物半導体層１０４に供給され、酸化物半導体層１
０４中の酸素欠損を低減することができる。
より絶縁層１０６が放出した酸素が酸化物半導体層１０４に供給され、酸化物半導体層１
０４中の酸素欠損を低減することができる。
【0120】
以上の工程により、トランジスタ１００を形成することができる。
【0121】
［トランジスタ１００の変形例］
以下では、トランジスタ１００と一部が異なるトランジスタの構成例について説明する
。
以下では、トランジスタ１００と一部が異なるトランジスタの構成例について説明する
。
【0122】
【0123】
トランジスタ１１０の備える酸化物半導体層１１４は、酸化物半導体層１１４ａと酸化
物半導体層１１４ｂとが積層されて構成される。
物半導体層１１４ｂとが積層されて構成される。
【0124】
なお、酸化物半導体層１１４ａと酸化物半導体層１１４ｂの境界は不明瞭である場合が
あるため、図５（Ｂ）等の図中には、これらの境界を破線で示している。
あるため、図５（Ｂ）等の図中には、これらの境界を破線で示している。
【0125】
酸化物半導体層１１４ａ及び酸化物半導体層１１４ｂのうち、いずれか一方または両方
に、本発明の一態様の酸化物半導体膜を適用することができる。
に、本発明の一態様の酸化物半導体膜を適用することができる。
【0126】
例えば、酸化物半導体層１１４ａは、代表的にはＩｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物
、Ｉｎ－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、または
Ｈｆ）を用いる。また、酸化物半導体層１１４ａがＩｎ－Ｍ－Ｚｎ酸化物であるとき、Ｉ
ｎとＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍ
ｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ
％以上とする。また例えば、酸化物半導体層１１４ａは、エネルギーギャップが２ｅＶ以
上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である材料を用いる。
、Ｉｎ－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、または
Ｈｆ）を用いる。また、酸化物半導体層１１４ａがＩｎ－Ｍ－Ｚｎ酸化物であるとき、Ｉ
ｎとＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍ
ｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ
％以上とする。また例えば、酸化物半導体層１１４ａは、エネルギーギャップが２ｅＶ以
上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である材料を用いる。
【0127】
例えば、酸化物半導体層１１４ｂはＩｎ若しくはＧａを含み、代表的には、Ｉｎ－Ｇａ
酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、
Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であり、且つ酸化物半導体層１１４ａよりも伝導帯の下端
のエネルギーが真空準位に近く、代表的には、酸化物半導体層１１４ｂの伝導帯の下端の
エネルギーと、酸化物半導体層１１４ａの伝導帯の下端のエネルギーとの差が、０．０５
ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以
下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下とすることが好ましい。
酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、
Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であり、且つ酸化物半導体層１１４ａよりも伝導帯の下端
のエネルギーが真空準位に近く、代表的には、酸化物半導体層１１４ｂの伝導帯の下端の
エネルギーと、酸化物半導体層１１４ａの伝導帯の下端のエネルギーとの差が、０．０５
ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以
下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下とすることが好ましい。
【0128】
また例えば、酸化物半導体層１１４ｂがＩｎ－Ｍ－Ｚｎ酸化物であるとき、ＩｎとＭの
原子数比率は、好ましくは、Ｉｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未
満、さらに好ましくは、Ｉｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満と
する。
原子数比率は、好ましくは、Ｉｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未
満、さらに好ましくは、Ｉｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満と
する。
【0129】
酸化物半導体層１１４ａとして、例えばＩｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：
２の原子数比のＩｎ－Ｇａ－Ｚｎ酸化物を用いることができる。また、酸化物半導体層１
１４ｂとして、例えばＩｎ：Ｇａ：Ｚｎ＝１：３：４、１：３：６、１：６：８、または
１：６：１０の原子数比のＩｎ－Ｇａ－Ｚｎ酸化物を用いることができる。なお、酸化物
半導体層１１４ａ、及び酸化物半導体層１１４ｂの原子数比はそれぞれ、誤差として上記
の原子数比のプラスマイナス２０％の変動を含む。
２の原子数比のＩｎ－Ｇａ－Ｚｎ酸化物を用いることができる。また、酸化物半導体層１
１４ｂとして、例えばＩｎ：Ｇａ：Ｚｎ＝１：３：４、１：３：６、１：６：８、または
１：６：１０の原子数比のＩｎ－Ｇａ－Ｚｎ酸化物を用いることができる。なお、酸化物
半導体層１１４ａ、及び酸化物半導体層１１４ｂの原子数比はそれぞれ、誤差として上記
の原子数比のプラスマイナス２０％の変動を含む。
【0130】
上層に設けられる酸化物半導体層１１４ｂに、酸化物半導体層１１４ａに比べてスタビ
ライザとして機能するＧａの含有量の多い酸化物を用いることにより、酸化物半導体層１
１４ａ、及び酸化物半導体層１１４ｂからの酸素の放出を抑制することができる。
ライザとして機能するＧａの含有量の多い酸化物を用いることにより、酸化物半導体層１
１４ａ、及び酸化物半導体層１１４ｂからの酸素の放出を抑制することができる。
【0131】
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効
果移動度、しきい値電圧、ばらつき等）に応じて適切な組成のものを用いればよい。また
、必要とするトランジスタの半導体特性を得るために、酸化物半導体層１１４ａ、酸化物
半導体層１１４ｂのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、
原子間距離、密度等を適切なものとすることが好ましい。
果移動度、しきい値電圧、ばらつき等）に応じて適切な組成のものを用いればよい。また
、必要とするトランジスタの半導体特性を得るために、酸化物半導体層１１４ａ、酸化物
半導体層１１４ｂのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、
原子間距離、密度等を適切なものとすることが好ましい。
【0132】
なお、上記では酸化物半導体層１１４として、２つの酸化物半導体層が積層された構成
を例示したが、３つ以上の酸化物半導体層を積層する構成としてもよい。
を例示したが、３つ以上の酸化物半導体層を積層する構成としてもよい。
【0133】
【0134】
トランジスタ１２０の備える酸化物半導体層１２４は、酸化物半導体層１２４ａ、酸化
物半導体層１２４ｂ、酸化物半導体層１２４ｃが順に積層されて構成される。
物半導体層１２４ｂ、酸化物半導体層１２４ｃが順に積層されて構成される。
【0135】
酸化物半導体層１２４ａ及び酸化物半導体層１２４ｂは、絶縁層１０３上に積層して設
けられる。また酸化物半導体層１２４ｃは、酸化物半導体層１２４ｂの上面、並びに一対
の電極１０５ａ、１０５ｂの上面及び側面に接して設けられる。
けられる。また酸化物半導体層１２４ｃは、酸化物半導体層１２４ｂの上面、並びに一対
の電極１０５ａ、１０５ｂの上面及び側面に接して設けられる。
【0136】
酸化物半導体層１２４ａ、酸化物半導体層１２４ｂ、酸化物半導体層１２４ｃのうち、
いずれか一、またはいずれか二、または全部に、本発明の一態様の酸化物半導体膜を適用
することができる。
いずれか一、またはいずれか二、または全部に、本発明の一態様の酸化物半導体膜を適用
することができる。
【0137】
例えば、酸化物半導体層１２４ｂとして、上記変形例１で例示した酸化物半導体層１１
４ａと同様の構成を用いることができる。また例えば、酸化物半導体層１２４ａ、１２４
ｃとして、上記変形例１で例示した酸化物半導体層１１４ｂと同様の構成を用いることが
できる。
４ａと同様の構成を用いることができる。また例えば、酸化物半導体層１２４ａ、１２４
ｃとして、上記変形例１で例示した酸化物半導体層１１４ｂと同様の構成を用いることが
できる。
【0138】
例えば、酸化物半導体層１２４ｂの下層に設けられる酸化物半導体層１２４ａ、及び上
層に設けられる酸化物半導体層１２４ｃに、スタビライザとして機能するＧａの含有量の
多い酸化物を用いることにより、酸化物半導体層１２４ａ、酸化物半導体層１２４ｂ、及
び酸化物半導体層１２４ｃからの酸素の放出を抑制することができる。
層に設けられる酸化物半導体層１２４ｃに、スタビライザとして機能するＧａの含有量の
多い酸化物を用いることにより、酸化物半導体層１２４ａ、酸化物半導体層１２４ｂ、及
び酸化物半導体層１２４ｃからの酸素の放出を抑制することができる。
【0139】
また、例えば酸化物半導体層１２４ｂに主としてチャネルが形成される場合に、酸化物
半導体層１２４ｂにＩｎの含有量の多い酸化物を用い、酸化物半導体層１２４ｂと接して
一対の電極１０５ａ、１０５ｂを設けることにより、トランジスタ１２０のオン電流を増
大させることができる。
半導体層１２４ｂにＩｎの含有量の多い酸化物を用い、酸化物半導体層１２４ｂと接して
一対の電極１０５ａ、１０５ｂを設けることにより、トランジスタ１２０のオン電流を増
大させることができる。
【0140】
［トランジスタの他の構成例］
以下では、本発明の一態様の酸化物半導体膜を適用可能な、トップゲート型のトランジ
スタの構成例について説明する。
以下では、本発明の一態様の酸化物半導体膜を適用可能な、トップゲート型のトランジ
スタの構成例について説明する。
【0141】
なお、以下では、上記と同様の構成、または同様の機能を備える構成要素においては、
同一の符号を付し、重複する内容な省略する。
同一の符号を付し、重複する内容な省略する。
【0142】
【0143】
トランジスタ１５０は、絶縁層１５１が設けられた基板１０１上に酸化物半導体層１０
４と、酸化物半導体層１０４の上面に接する一対の電極１０５ａ、１０５ｂと、酸化物半
導体層１０４、一対の電極１０５ａ、１０５ｂ上に設けられる絶縁層１０３と、絶縁層１
０３上に酸化物半導体層１０４と重なるゲート電極１０２とを有する。また、絶縁層１０
３及びゲート電極１０２を覆って絶縁層１５２が設けられる。
４と、酸化物半導体層１０４の上面に接する一対の電極１０５ａ、１０５ｂと、酸化物半
導体層１０４、一対の電極１０５ａ、１０５ｂ上に設けられる絶縁層１０３と、絶縁層１
０３上に酸化物半導体層１０４と重なるゲート電極１０２とを有する。また、絶縁層１０
３及びゲート電極１０２を覆って絶縁層１５２が設けられる。
【0144】
酸化物半導体層１０４に、実施の形態１で例示した酸化物半導体膜を適用できる。
【0145】
絶縁層１５１は、基板１０１から酸化物半導体層１０４への不純物の拡散を抑制する機
能を有する。また、加熱により酸化物半導体層１０４へ酸素を供給する機能を有していて
もよい。例えば、上記絶縁層１０６または絶縁層１０７と同様の構成、または、これらの
積層構造とすることができる。
能を有する。また、加熱により酸化物半導体層１０４へ酸素を供給する機能を有していて
もよい。例えば、上記絶縁層１０６または絶縁層１０７と同様の構成、または、これらの
積層構造とすることができる。
【0146】
絶縁層１５２は、加熱により酸素が脱離する絶縁層であり、酸化物半導体層１０４へ酸
素を供給する機能を有する。例えば、上記絶縁層１０６と同様の構成とすることができる
。
素を供給する機能を有する。例えば、上記絶縁層１０６と同様の構成とすることができる
。
【0147】
また絶縁層１５３は、酸素、水素、水等のブロッキング効果を有する絶縁層である。例
えば、上記絶縁層１０７と同様の構成とすることができる。
えば、上記絶縁層１０７と同様の構成とすることができる。
【0148】
なお、絶縁層１５２として酸素、水素、水等のブロッキング効果を有する絶縁層を用い
てもよい。その場合には、絶縁層１５３を設けない構成としてもよい。
てもよい。その場合には、絶縁層１５３を設けない構成としてもよい。
【0149】
〔変形例３〕
以下では、トランジスタ１５０とは一部が異なるトランジスタの構成例について説明す
る。
以下では、トランジスタ１５０とは一部が異なるトランジスタの構成例について説明す
る。
【0150】
図７（Ｂ）に、以下で例示するトランジスタ１６０の断面概略図を示す。トランジスタ
１６０は、酸化物半導体層の構成が異なる点で、トランジスタ１５０と相違している。
１６０は、酸化物半導体層の構成が異なる点で、トランジスタ１５０と相違している。
【0151】
トランジスタ１６０の備える酸化物半導体層１６４は、酸化物半導体層１６４ａ、酸化
物半導体層１６４ｂ、酸化物半導体層１６４ｃが順に積層されて構成されている。
物半導体層１６４ｂ、酸化物半導体層１６４ｃが順に積層されて構成されている。
【0152】
酸化物半導体層１６４ａ、酸化物半導体層１６４ｂ、酸化物半導体層１６４ｃのうち、
いずれか一、またはいずれか二、または全部に、実施の形態１で例示した酸化物半導体膜
を適用できる。
いずれか一、またはいずれか二、または全部に、実施の形態１で例示した酸化物半導体膜
を適用できる。
【0153】
例えば、酸化物半導体層１６４ｂとして、上記変形例１で例示した酸化物半導体層１１
４ａと同様の構成を用いることができる。また例えば、酸化物半導体層１６４ａ、酸化物
半導体層１６４ｃとして、上記変形例１で例示した酸化物半導体層１１４ｂと同様の構成
を用いることができる。
４ａと同様の構成を用いることができる。また例えば、酸化物半導体層１６４ａ、酸化物
半導体層１６４ｃとして、上記変形例１で例示した酸化物半導体層１１４ｂと同様の構成
を用いることができる。
【0154】
例えば、酸化物半導体層１６４ｂの下層に設けられる酸化物半導体層１６４ａ、及び上
層に設けられる酸化物半導体層１６４ｃに、スタビライザとして機能するＧａの含有量の
多い酸化物を用いることにより、酸化物半導体層１６４ａ、酸化物半導体層１６４ｂ、酸
化物半導体層１６４ｃからの酸素の放出を抑制することができる。
層に設けられる酸化物半導体層１６４ｃに、スタビライザとして機能するＧａの含有量の
多い酸化物を用いることにより、酸化物半導体層１６４ａ、酸化物半導体層１６４ｂ、酸
化物半導体層１６４ｃからの酸素の放出を抑制することができる。
【0155】
〔変形例４〕
以下では、トランジスタ１５０及びトランジスタ１６０とは一部が異なるトランジスタ
の構成例について説明する。
以下では、トランジスタ１５０及びトランジスタ１６０とは一部が異なるトランジスタ
の構成例について説明する。
【0156】
図７（Ｃ）に示すトランジスタ１７０は、酸化物半導体層、ゲート絶縁層などの構成が
異なる点で、トランジスタ１５０、トランジスタ１６０と相違している。
異なる点で、トランジスタ１５０、トランジスタ１６０と相違している。
【0157】
トランジスタ１７０の備える酸化物半導体層１６４のうち、酸化物半導体層１６４ｃが
、酸化物半導体層１６４ｂ並びに、電極１０５ａ及び電極１０５ｂの端部を覆って設けら
れている。
、酸化物半導体層１６４ｂ並びに、電極１０５ａ及び電極１０５ｂの端部を覆って設けら
れている。
【0158】
また、酸化物半導体層１６４ｃ及び絶縁層１０３の端部が、ゲート電極１０２の端部と
略一致するように、同一のフォトマスクを用いて加工されている。
略一致するように、同一のフォトマスクを用いて加工されている。
【0159】
また、絶縁層１５２は、絶縁層１０３及び酸化物半導体層１６４ｃの側面に接して設け
られている。
られている。
【0160】
本実施の形態で例示したトランジスタは、チャネルが形成される半導体層に実施の形態
１で例示した金属酸化物膜が適用されている。したがって、欠陥によるキャリアのトラッ
プが抑制され、高い電界効果移動度を実現でき、且つ電気特性の変動が抑制された信頼性
の高いトランジスタである。
１で例示した金属酸化物膜が適用されている。したがって、欠陥によるキャリアのトラッ
プが抑制され、高い電界効果移動度を実現でき、且つ電気特性の変動が抑制された信頼性
の高いトランジスタである。
【0161】
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施するこ
とができる。
とができる。
【0162】
（実施の形態３）
本実施の形態では、本発明の一態様の表示パネルの構成例について説明する。
本実施の形態では、本発明の一態様の表示パネルの構成例について説明する。
【0163】
［構成例］
図８（Ａ）は、本発明の一態様の表示パネルの上面図であり、図８（Ｂ）は、本発明の
一態様の表示パネルの画素に液晶素子を適用する場合に用いることができる画素回路を説
明するための回路図である。また、図８（Ｃ）は、本発明の一態様の表示パネルの画素に
有機ＥＬ素子を適用する場合に用いることができる画素回路を説明するための回路図であ
る。
図８（Ａ）は、本発明の一態様の表示パネルの上面図であり、図８（Ｂ）は、本発明の
一態様の表示パネルの画素に液晶素子を適用する場合に用いることができる画素回路を説
明するための回路図である。また、図８（Ｃ）は、本発明の一態様の表示パネルの画素に
有機ＥＬ素子を適用する場合に用いることができる画素回路を説明するための回路図であ
る。
【0164】
画素部に配置するトランジスタは、実施の形態２に従って形成することができる。また
、当該トランジスタはｎチャネル型とすることが容易なので、駆動回路のうち、ｎチャネ
ル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一
基板上に形成する。このように、画素部や駆動回路に実施の形態２に示すトランジスタを
用いることにより、信頼性の高い表示装置を提供することができる。
、当該トランジスタはｎチャネル型とすることが容易なので、駆動回路のうち、ｎチャネ
ル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一
基板上に形成する。このように、画素部や駆動回路に実施の形態２に示すトランジスタを
用いることにより、信頼性の高い表示装置を提供することができる。
【0165】
アクティブマトリクス型表示装置のブロック図の一例を図８（Ａ）に示す。表示装置の
基板５００上には、画素部５０１、第１の走査線駆動回路５０２、第２の走査線駆動回路
５０３、信号線駆動回路５０４を有する。画素部５０１には、複数の信号線が信号線駆動
回路５０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５０２、及び第
２の走査線駆動回路５０３から延伸して配置されている。なお走査線と信号線との交差領
域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置
の基板５００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続
部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている
。
基板５００上には、画素部５０１、第１の走査線駆動回路５０２、第２の走査線駆動回路
５０３、信号線駆動回路５０４を有する。画素部５０１には、複数の信号線が信号線駆動
回路５０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５０２、及び第
２の走査線駆動回路５０３から延伸して配置されている。なお走査線と信号線との交差領
域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置
の基板５００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続
部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている
。
【0166】
図８（Ａ）では、第１の走査線駆動回路５０２、第２の走査線駆動回路５０３、信号線
駆動回路５０４は、画素部５０１と同じ基板５００上に形成される。そのため、外部に設
ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板５
００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増え
る。同じ基板５００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ
、信頼性の向上、又は歩留まりの向上を図ることができる。
駆動回路５０４は、画素部５０１と同じ基板５００上に形成される。そのため、外部に設
ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板５
００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増え
る。同じ基板５００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ
、信頼性の向上、又は歩留まりの向上を図ることができる。
【0167】
【0168】
この画素回路は、一つの画素に複数の画素電極層を有する構成に適用できる。それぞれ
の画素電極層は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆
動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画
素電極層に印加する信号を、独立して制御できる。
の画素電極層は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆
動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画
素電極層に印加する信号を、独立して制御できる。
【0169】
トランジスタ５１６のゲート配線５１２と、トランジスタ５１７のゲート配線５１３に
は、異なるゲート信号を与えることができるように分離されている。一方、データ線とし
て機能するソース電極層又はドレイン電極層５１４は、トランジスタ５１６とトランジス
タ５１７で共通に用いられている。トランジスタ５１６とトランジスタ５１７は実施の形
態２で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い液晶
表示パネルを提供することができる。
は、異なるゲート信号を与えることができるように分離されている。一方、データ線とし
て機能するソース電極層又はドレイン電極層５１４は、トランジスタ５１６とトランジス
タ５１７で共通に用いられている。トランジスタ５１６とトランジスタ５１７は実施の形
態２で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い液晶
表示パネルを提供することができる。
【0170】
トランジスタ５１６と電気的に接続する第１の画素電極層と、トランジスタ５１７と電
気的に接続する第２の画素電極層の形状について説明する。第１の画素電極層と第２の画
素電極層の形状は、スリットによって分離されている。第１の画素電極層はＶ字型に広が
る形状を有し、第２の画素電極層は第１の画素電極層の外側を囲むように形成される。
気的に接続する第２の画素電極層の形状について説明する。第１の画素電極層と第２の画
素電極層の形状は、スリットによって分離されている。第１の画素電極層はＶ字型に広が
る形状を有し、第２の画素電極層は第１の画素電極層の外側を囲むように形成される。
【0171】
トランジスタ５１６のゲート電極はゲート配線５１２と接続され、トランジスタ５１７
のゲート電極はゲート配線５１３と接続されている。ゲート配線５１２とゲート配線５１
３に異なるゲート信号を与えてトランジスタ５１６とトランジスタ５１７の動作タイミン
グを異ならせ、液晶の配向を制御できる。
のゲート電極はゲート配線５１３と接続されている。ゲート配線５１２とゲート配線５１
３に異なるゲート信号を与えてトランジスタ５１６とトランジスタ５１７の動作タイミン
グを異ならせ、液晶の配向を制御できる。
【0172】
また、容量配線５１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極層ま
たは第２の画素電極層と電気的に接続する容量電極とで保持容量を形成してもよい。
たは第２の画素電極層と電気的に接続する容量電極とで保持容量を形成してもよい。
【0173】
マルチドメイン構造は、一画素に第１の液晶素子５１８と第２の液晶素子５１９を備え
る。第１の液晶素子５１８は第１の画素電極層と対向電極層とその間の液晶層とで構成さ
れ、第２の液晶素子５１９は第２の画素電極層と対向電極層とその間の液晶層とで構成さ
れる。
る。第１の液晶素子５１８は第１の画素電極層と対向電極層とその間の液晶層とで構成さ
れ、第２の液晶素子５１９は第２の画素電極層と対向電極層とその間の液晶層とで構成さ
れる。
【0174】
【0175】
【0176】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が
、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そし
て、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、
その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発
光素子は、電流励起型の発光素子と呼ばれる。
、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そし
て、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、
その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発
光素子は、電流励起型の発光素子と呼ばれる。
【0177】
図８（Ｃ）は、適用可能な画素回路の一例を示す図である。ここではｎチャネル型のト
ランジスタを１つの画素に２つ用いる例を示す。なお、本発明の一態様の金属酸化物膜は
、ｎチャネル型のトランジスタのチャネル形成領域に用いることができる。また、当該画
素回路は、デジタル時間階調駆動を適用することができる。
ランジスタを１つの画素に２つ用いる例を示す。なお、本発明の一態様の金属酸化物膜は
、ｎチャネル型のトランジスタのチャネル形成領域に用いることができる。また、当該画
素回路は、デジタル時間階調駆動を適用することができる。
【0178】
適用可能な画素回路の構成及びデジタル時間階調駆動を適用した場合の画素の動作につ
いて説明する。
いて説明する。
【0179】
画素５２０は、スイッチング用トランジスタ５２１、駆動用トランジスタ５２２、発光
素子５２４及び容量素子５２３を有している。スイッチング用トランジスタ５２１は、ゲ
ート電極層が走査線５２６に接続され、第１電極（ソース電極層及びドレイン電極層の一
方）が信号線５２５に接続され、第２電極（ソース電極層及びドレイン電極層の他方）が
駆動用トランジスタ５２２のゲート電極層に接続されている。駆動用トランジスタ５２２
は、ゲート電極層が容量素子５２３を介して電源線５２７に接続され、第１電極が電源線
５２７に接続され、第２電極が発光素子５２４の第１電極（画素電極）に接続されている
。発光素子５２４の第２電極は共通電極５２８に相当する。共通電極５２８は、同一基板
上に形成される共通電位線と電気的に接続される。
素子５２４及び容量素子５２３を有している。スイッチング用トランジスタ５２１は、ゲ
ート電極層が走査線５２６に接続され、第１電極（ソース電極層及びドレイン電極層の一
方）が信号線５２５に接続され、第２電極（ソース電極層及びドレイン電極層の他方）が
駆動用トランジスタ５２２のゲート電極層に接続されている。駆動用トランジスタ５２２
は、ゲート電極層が容量素子５２３を介して電源線５２７に接続され、第１電極が電源線
５２７に接続され、第２電極が発光素子５２４の第１電極（画素電極）に接続されている
。発光素子５２４の第２電極は共通電極５２８に相当する。共通電極５２８は、同一基板
上に形成される共通電位線と電気的に接続される。
【0180】
スイッチング用トランジスタ５２１および駆動用トランジスタ５２２は実施の形態２で
説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ表
示パネルを提供することができる。
説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ表
示パネルを提供することができる。
【0181】
発光素子５２４の第２電極（共通電極５２８）の電位は低電源電位に設定する。なお、
低電源電位とは、電源線５２７に設定される高電源電位より低い電位であり、例えばＧＮ
Ｄ、０Ｖなどを低電源電位として設定することができる。発光素子５２４の順方向のしき
い値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子５２
４に印加することにより、発光素子５２４に電流を流して発光させる。なお、発光素子５
２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。
低電源電位とは、電源線５２７に設定される高電源電位より低い電位であり、例えばＧＮ
Ｄ、０Ｖなどを低電源電位として設定することができる。発光素子５２４の順方向のしき
い値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子５２
４に印加することにより、発光素子５２４に電流を流して発光させる。なお、発光素子５
２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。
【0182】
なお、容量素子５２３は駆動用トランジスタ５２２のゲート容量を代用することにより
省略できる。駆動用トランジスタ５２２のゲート容量については、チャネル形成領域とゲ
ート電極層との間で容量が形成されていてもよい。
省略できる。駆動用トランジスタ５２２のゲート容量については、チャネル形成領域とゲ
ート電極層との間で容量が形成されていてもよい。
【0183】
次に、駆動用トランジスタ５２２に入力する信号について説明する。電圧入力電圧駆動
方式の場合、駆動用トランジスタ５２２が十分にオンするか、オフするかの二つの状態と
なるようなビデオ信号を、駆動用トランジスタ５２２に入力する。なお、駆動用トランジ
スタ５２２を線形領域で動作させるために、電源線５２７の電圧よりも高い電圧を駆動用
トランジスタ５２２のゲート電極層にかける。また、信号線５２５には、電源線電圧に駆
動用トランジスタ５２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。
方式の場合、駆動用トランジスタ５２２が十分にオンするか、オフするかの二つの状態と
なるようなビデオ信号を、駆動用トランジスタ５２２に入力する。なお、駆動用トランジ
スタ５２２を線形領域で動作させるために、電源線５２７の電圧よりも高い電圧を駆動用
トランジスタ５２２のゲート電極層にかける。また、信号線５２５には、電源線電圧に駆
動用トランジスタ５２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。
【0184】
アナログ階調駆動を行う場合、駆動用トランジスタ５２２のゲート電極層に発光素子５
２４の順方向電圧に駆動用トランジスタ５２２の閾値電圧Ｖｔｈを加えた値以上の電圧を
かける。なお、駆動用トランジスタ５２２が飽和領域で動作するようにビデオ信号を入力
し、発光素子５２４に電流を流す。また、駆動用トランジスタ５２２を飽和領域で動作さ
せるために、電源線５２７の電位を、駆動用トランジスタ５２２のゲート電位より高くす
る。ビデオ信号をアナログとすることで、発光素子５２４にビデオ信号に応じた電流を流
し、アナログ階調駆動を行うことができる。
２４の順方向電圧に駆動用トランジスタ５２２の閾値電圧Ｖｔｈを加えた値以上の電圧を
かける。なお、駆動用トランジスタ５２２が飽和領域で動作するようにビデオ信号を入力
し、発光素子５２４に電流を流す。また、駆動用トランジスタ５２２を飽和領域で動作さ
せるために、電源線５２７の電位を、駆動用トランジスタ５２２のゲート電位より高くす
る。ビデオ信号をアナログとすることで、発光素子５２４にビデオ信号に応じた電流を流
し、アナログ階調駆動を行うことができる。
【0185】
【0186】
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施するこ
とができる。
とができる。
【0187】
（実施の形態４）
本実施の形態では、本発明の一態様の金属酸化物膜を用いた半導体装置及び電子機器の
構成例について説明する。
本実施の形態では、本発明の一態様の金属酸化物膜を用いた半導体装置及び電子機器の
構成例について説明する。
【0188】
図９は、本発明の一態様の金属酸化物膜を適用した半導体装置を含む電子機器のブロッ
ク図である。
ク図である。
【0189】
図１０は、本発明の一態様の金属酸化物膜を適用した半導体装置を含む電子機器の外観
図である。
図である。
【0190】
図９に示す電子機器はＲＦ回路９０１、アナログベースバンド回路９０２、デジタルベ
ースバンド回路９０３、バッテリー９０４、電源回路９０５、アプリケーションプロセッ
サ９０６、フラッシュメモリ９１０、ディスプレイコントローラ９１１、メモリ回路９１
２、ディスプレイ９１３、タッチセンサ９１９、音声回路９１７、キーボード９１８など
より構成されている。
ースバンド回路９０３、バッテリー９０４、電源回路９０５、アプリケーションプロセッ
サ９０６、フラッシュメモリ９１０、ディスプレイコントローラ９１１、メモリ回路９１
２、ディスプレイ９１３、タッチセンサ９１９、音声回路９１７、キーボード９１８など
より構成されている。
【0191】
アプリケーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス
（ＩＦ）９０９を有している。また、メモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成
することができる。
（ＩＦ）９０９を有している。また、メモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成
することができる。
【0192】
実施の形態２で説明するトランジスタを、メモリ回路９１２に適用することにより、情
報の書き込みおよび読み出しが可能な信頼性の高い電子機器を提供することができる。
報の書き込みおよび読み出しが可能な信頼性の高い電子機器を提供することができる。
【0193】
また、実施の形態２で説明するトランジスタを、ＣＰＵ９０７またはＤＳＰ９０８に含
まれるレジスタ等に適用することにより、情報の書き込みおよび読み出しが可能な信頼性
の高い電子機器を提供することができる。
まれるレジスタ等に適用することにより、情報の書き込みおよび読み出しが可能な信頼性
の高い電子機器を提供することができる。
【0194】
なお、実施の形態２で説明するトランジスタのオフリーク電流が極めて小さい場合は、
長期間の記憶保持が可能で長期間の記憶保持が可能で、且つ消費電力が十分に低減された
メモリ回路９１２を提供できる。また、パワーゲーティングされている期間に、パワーゲ
ーティング前の状態をレジスタ等に記憶することができるＣＰＵ９０７またはＤＳＰ９０
８を提供することができる。
長期間の記憶保持が可能で長期間の記憶保持が可能で、且つ消費電力が十分に低減された
メモリ回路９１２を提供できる。また、パワーゲーティングされている期間に、パワーゲ
ーティング前の状態をレジスタ等に記憶することができるＣＰＵ９０７またはＤＳＰ９０
８を提供することができる。
【0195】
また、ディスプレイ９１３は表示部９１４、ソースドライバ９１５、ゲートドライバ９
１６によって構成されている。
１６によって構成されている。
【0196】
表示部９１４はマトリクス状に配置された複数の画素を有する。画素は画素回路を備え
、画素回路はゲートドライバ９１６と電気的に接続されている。
、画素回路はゲートドライバ９１６と電気的に接続されている。
【0197】
実施の形態２で説明するトランジスタを、画素回路またはゲートドライバ９１６に適宜
用いることができる。これにより、信頼性の高いディスプレイを提供することができる。
用いることができる。これにより、信頼性の高いディスプレイを提供することができる。
【0198】
電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機と
もいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカ
メラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯
型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げら
れる。
もいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカ
メラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯
型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げら
れる。
【0199】
図１０（Ａ）は、携帯型の情報端末であり、本体１００１、筐体１００２、表示部１０
０３ａ、１００３ｂなどによって構成されている。表示部１００３ｂはタッチパネルとな
っており、表示部１００３ｂに表示されるキーボードボタン１００４を触れることで画面
操作や、文字入力を行うことができる。勿論、表示部１００３ａをタッチパネルとして構
成してもよい。実施の形態２で示したトランジスタをスイッチング素子として液晶パネル
や有機発光パネルを作製して表示部１００３ａ、１００３ｂに適用することにより、信頼
性の高い携帯型の情報端末とすることができる。
０３ａ、１００３ｂなどによって構成されている。表示部１００３ｂはタッチパネルとな
っており、表示部１００３ｂに表示されるキーボードボタン１００４を触れることで画面
操作や、文字入力を行うことができる。勿論、表示部１００３ａをタッチパネルとして構
成してもよい。実施の形態２で示したトランジスタをスイッチング素子として液晶パネル
や有機発光パネルを作製して表示部１００３ａ、１００３ｂに適用することにより、信頼
性の高い携帯型の情報端末とすることができる。
【0200】
図１０（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像な
ど）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に
表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理
を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子
（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
ど）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に
表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理
を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子
（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
【0201】
【0202】
図１０（Ｂ）は、携帯音楽プレイヤーであり、本体１０２１には表示部１０２３と、耳
に装着するための固定部１０２２と、スピーカー、操作ボタン１０２４、外部メモリスロ
ット１０２５等が設けられている。実施の形態２で示したトランジスタをスイッチング素
子として液晶パネルや有機発光パネルを作製して表示部１０２３に適用することにより、
より信頼性の高い携帯音楽プレイヤーとすることができる。
に装着するための固定部１０２２と、スピーカー、操作ボタン１０２４、外部メモリスロ
ット１０２５等が設けられている。実施の形態２で示したトランジスタをスイッチング素
子として液晶パネルや有機発光パネルを作製して表示部１０２３に適用することにより、
より信頼性の高い携帯音楽プレイヤーとすることができる。
【0203】
【0204】
図１０（Ｃ）は、携帯電話であり、筐体１０３０及び筐体１０３１の二つの筐体で構成
されている。筐体１０３１には、表示パネル１０３２、スピーカー１０３３、マイクロフ
ォン１０３４、ポインティングデバイス１０３６、カメラ用レンズ１０３７、外部接続端
子１０３８などを備えている。また、筐体１０３０には、携帯電話の充電を行う太陽電池
セル１０４０、外部メモリスロット１０４１などを備えている。また、アンテナは筐体１
０３１内部に内蔵されている。実施の形態２で説明するトランジスタを表示パネル１０３
２に適用することにより、信頼性の高い携帯電話とすることができる。
されている。筐体１０３１には、表示パネル１０３２、スピーカー１０３３、マイクロフ
ォン１０３４、ポインティングデバイス１０３６、カメラ用レンズ１０３７、外部接続端
子１０３８などを備えている。また、筐体１０３０には、携帯電話の充電を行う太陽電池
セル１０４０、外部メモリスロット１０４１などを備えている。また、アンテナは筐体１
０３１内部に内蔵されている。実施の形態２で説明するトランジスタを表示パネル１０３
２に適用することにより、信頼性の高い携帯電話とすることができる。
【0205】
また、表示パネル１０３２はタッチパネルを備えており、図１０（Ｃ）には映像表示さ
れている複数の操作キー１０３５を点線で示している。なお、太陽電池セル１０４０で出
力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
れている複数の操作キー１０３５を点線で示している。なお、太陽電池セル１０４０で出
力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
【0206】
例えば、昇圧回路などの電源回路に用いられるパワートランジスタも実施の形態２で説
明するトランジスタの金属酸化物膜の膜厚を２μｍ以上５０μｍ以下とすることで形成す
ることができる。
明するトランジスタの金属酸化物膜の膜厚を２μｍ以上５０μｍ以下とすることで形成す
ることができる。
【0207】
表示パネル１０３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネ
ル１０３２と同一面上にカメラ用レンズ１０３７を備えているため、テレビ電話が可能で
ある。スピーカー１０３３及びマイクロフォン１０３４は音声通話に限らず、テレビ電話
、録音、再生などが可能である。さらに、筐体１０３０と筐体１０３１は、スライドし、
図１０（Ｃ）のように展開している状態から重なり合った状態とすることができ、携帯に
適した小型化が可能である。
ル１０３２と同一面上にカメラ用レンズ１０３７を備えているため、テレビ電話が可能で
ある。スピーカー１０３３及びマイクロフォン１０３４は音声通話に限らず、テレビ電話
、録音、再生などが可能である。さらに、筐体１０３０と筐体１０３１は、スライドし、
図１０（Ｃ）のように展開している状態から重なり合った状態とすることができ、携帯に
適した小型化が可能である。
【0208】
外部接続端子１０３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可
能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外
部メモリスロット１０４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応で
きる。
能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外
部メモリスロット１０４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応で
きる。
【0209】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであって
もよい。
もよい。
【0210】
図１０（Ｄ）は、テレビジョン装置の一例を示している。テレビジョン装置１０５０は
、筐体１０５１に表示部１０５３が組み込まれている。表示部１０５３により、映像を表
示することが可能である。また、筐体１０５１を支持するスタンド１０５５にＣＰＵが内
蔵されている。実施の形態２で説明するトランジスタを表示部１０５３およびＣＰＵに適
用することにより、信頼性の高いテレビジョン装置１０５０とすることができる。
、筐体１０５１に表示部１０５３が組み込まれている。表示部１０５３により、映像を表
示することが可能である。また、筐体１０５１を支持するスタンド１０５５にＣＰＵが内
蔵されている。実施の形態２で説明するトランジスタを表示部１０５３およびＣＰＵに適
用することにより、信頼性の高いテレビジョン装置１０５０とすることができる。
【0211】
テレビジョン装置１０５０の操作は、筐体１０５１が備える操作スイッチや、別体のリ
モコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機か
ら出力する情報を表示する表示部を設ける構成としてもよい。
モコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機か
ら出力する情報を表示する表示部を設ける構成としてもよい。
【0212】
なお、テレビジョン装置１０５０は、受信機やモデムなどを備えた構成とする。受信機
により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線
による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方
向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である
。
により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線
による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方
向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である
。
【0213】
また、テレビジョン装置１０５０は、外部接続端子１０５４や、記憶媒体再生録画部１
０５２、外部メモリスロットを備えている。外部接続端子１０５４は、ＵＳＢケーブルな
どの各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能
である。記憶媒体再生録画部１０５２では、ディスク状の記録媒体を挿入し、記録媒体に
記憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモ
リスロットに差し込まれた外部メモリ１０５６にデータ保存されている画像や映像などを
表示部１０５３に映し出すことも可能である。
０５２、外部メモリスロットを備えている。外部接続端子１０５４は、ＵＳＢケーブルな
どの各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能
である。記憶媒体再生録画部１０５２では、ディスク状の記録媒体を挿入し、記録媒体に
記憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモ
リスロットに差し込まれた外部メモリ１０５６にデータ保存されている画像や映像などを
表示部１０５３に映し出すことも可能である。
【0214】
また、実施の形態２で説明するトランジスタのオフリーク電流が極めて小さい場合は、
当該トランジスタを外部メモリ１０５６やＣＰＵに適用することにより、消費電力が十分
に低減された信頼性の高いテレビジョン装置１０５０とすることができる。
当該トランジスタを外部メモリ１０５６やＣＰＵに適用することにより、消費電力が十分
に低減された信頼性の高いテレビジョン装置１０５０とすることができる。
【符号の説明】
【0215】
１００ トランジスタ
１０１ 基板
１０２ ゲート電極
１０３ 絶縁層
１０４ 酸化物半導体層
１０５ａ 電極
１０５ｂ 電極
１０６ 絶縁層
１０７ 絶縁層
１１０ トランジスタ
１１４ 酸化物半導体層
１１４ａ 酸化物半導体層
１１４ｂ 酸化物半導体層
１２０ トランジスタ
１２４ 酸化物半導体層
１２４ａ 酸化物半導体層
１２４ｂ 酸化物半導体層
１２４ｃ 酸化物半導体層
１５０ トランジスタ
１５１ 絶縁層
１５２ 絶縁層
１５３ 絶縁層
１６０ トランジスタ
１６４ 酸化物半導体層
１６４ａ 酸化物半導体層
１６４ｂ 酸化物半導体層
１６４ｃ 酸化物半導体層
１７０ トランジスタ
５００ 基板
５０１ 画素部
５０２ 走査線駆動回路
５０３ 走査線駆動回路
５０４ 信号線駆動回路
５１０ 容量配線
５１２ ゲート配線
５１３ ゲート配線
５１４ ドレイン電極層
５１６ トランジスタ
５１７ トランジスタ
５１８ 液晶素子
５１９ 液晶素子
５２０ 画素
５２１ スイッチング用トランジスタ
５２２ 駆動用トランジスタ
５２３ 容量素子
５２４ 発光素子
５２５ 信号線
５２６ 走査線
５２７ 電源線
５２８ 共通電極
９０１ ＲＦ回路
９０２ アナログベースバンド回路
９０３ デジタルベースバンド回路
９０４ バッテリー
９０５ 電源回路
９０６ アプリケーションプロセッサ
９０７ ＣＰＵ
９０８ ＤＳＰ
９１０ フラッシュメモリ
９１１ ディスプレイコントローラ
９１２ メモリ回路
９１３ ディスプレイ
９１４ 表示部
９１５ ソースドライバ
９１６ ゲートドライバ
９１７ 音声回路
９１８ キーボード
９１９ タッチセンサ
１００１ 本体
１００２ 筐体
１００３ａ 表示部
１００３ｂ 表示部
１００４ キーボードボタン
１０２１ 本体
１０２２ 固定部
１０２３ 表示部
１０２４ 操作ボタン
１０２５ 外部メモリスロット
１０３０ 筐体
１０３１ 筐体
１０３２ 表示パネル
１０３３ スピーカー
１０３４ マイクロフォン
１０３５ 操作キー
１０３６ ポインティングデバイス
１０３７ カメラ用レンズ
１０３８ 外部接続端子
１０４０ 太陽電池セル
１０４１ 外部メモリスロット
１０５０ テレビジョン装置
１０５１ 筐体
１０５２ 記憶媒体再生録画部
１０５３ 表示部
１０５４ 外部接続端子
１０５５ スタンド
１０５６ 外部メモリ
１０１ 基板
１０２ ゲート電極
１０３ 絶縁層
１０４ 酸化物半導体層
１０５ａ 電極
１０５ｂ 電極
１０６ 絶縁層
１０７ 絶縁層
１１０ トランジスタ
１１４ 酸化物半導体層
１１４ａ 酸化物半導体層
１１４ｂ 酸化物半導体層
１２０ トランジスタ
１２４ 酸化物半導体層
１２４ａ 酸化物半導体層
１２４ｂ 酸化物半導体層
１２４ｃ 酸化物半導体層
１５０ トランジスタ
１５１ 絶縁層
１５２ 絶縁層
１５３ 絶縁層
１６０ トランジスタ
１６４ 酸化物半導体層
１６４ａ 酸化物半導体層
１６４ｂ 酸化物半導体層
１６４ｃ 酸化物半導体層
１７０ トランジスタ
５００ 基板
５０１ 画素部
５０２ 走査線駆動回路
５０３ 走査線駆動回路
５０４ 信号線駆動回路
５１０ 容量配線
５１２ ゲート配線
５１３ ゲート配線
５１４ ドレイン電極層
５１６ トランジスタ
５１７ トランジスタ
５１８ 液晶素子
５１９ 液晶素子
５２０ 画素
５２１ スイッチング用トランジスタ
５２２ 駆動用トランジスタ
５２３ 容量素子
５２４ 発光素子
５２５ 信号線
５２６ 走査線
５２７ 電源線
５２８ 共通電極
９０１ ＲＦ回路
９０２ アナログベースバンド回路
９０３ デジタルベースバンド回路
９０４ バッテリー
９０５ 電源回路
９０６ アプリケーションプロセッサ
９０７ ＣＰＵ
９０８ ＤＳＰ
９１０ フラッシュメモリ
９１１ ディスプレイコントローラ
９１２ メモリ回路
９１３ ディスプレイ
９１４ 表示部
９１５ ソースドライバ
９１６ ゲートドライバ
９１７ 音声回路
９１８ キーボード
９１９ タッチセンサ
１００１ 本体
１００２ 筐体
１００３ａ 表示部
１００３ｂ 表示部
１００４ キーボードボタン
１０２１ 本体
１０２２ 固定部
１０２３ 表示部
１０２４ 操作ボタン
１０２５ 外部メモリスロット
１０３０ 筐体
１０３１ 筐体
１０３２ 表示パネル
１０３３ スピーカー
１０３４ マイクロフォン
１０３５ 操作キー
１０３６ ポインティングデバイス
１０３７ カメラ用レンズ
１０３８ 外部接続端子
１０４０ 太陽電池セル
１０４１ 外部メモリスロット
１０５０ テレビジョン装置
１０５１ 筐体
１０５２ 記憶媒体再生録画部
１０５３ 表示部
１０５４ 外部接続端子
１０５５ スタンド
１０５６ 外部メモリ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】