知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024161320
(43)【公開日】2024-11-18
(54)【発明の名称】プログラマブル論理回路
(51)【国際特許分類】
H03K 19/17728 20200101AFI20241111BHJP
G06F 1/03 20060101ALI20241111BHJP
【ＦＩ】
H03K19/17728
G06F1/03
【審査請求】有
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2024035389
(22)【出願日】2024-03-07
(31)【優先権主張番号】202310506585.3
(32)【優先日】2023-05-06
(33)【優先権主張国・地域又は機関】CN
(71)【出願人】
【識別番号】520412486
【氏名又は名称】深▲セン▼市紫光同創電子有限公司
(74)【代理人】
【識別番号】100205936
【弁理士】
【氏名又は名称】崔 海龍
(74)【代理人】
【識別番号】100132805
【弁理士】
【氏名又は名称】河合 貴之
(72)【発明者】
【氏名】王 長龍
(72)【発明者】
【氏名】沈 培福
(72)【発明者】
【氏名】余 康
(72)【発明者】
【氏名】劉 貝貝
(72)【発明者】
【氏名】張 恒
(72)【発明者】
【氏名】張 敏
(72)【発明者】
【氏名】傅 啓攀
【テーマコード（参考）】
5J042
【Ｆターム（参考）】
5J042BA11
5J042DA01
5J042DA04
(57)【要約】 （修正有）
【課題】キャリー生成信号が多変数関数である場合のプログラマブル論理回路の資源利用効率を向上させる。
【解決手段】プログラマブル論理回路は、受信した入力信号に基づいて第１の出力信号を生成して出力するための第１のルックアップテーブル回路と、受信した入力信号に基づいてそれぞれキャリー伝搬信号およびキャリー生成信号を生成して出力し、キャリー伝搬信号またはキャリー生成信号を選択して出力するための第２のルックアップテーブル回路と、キャリー入力信号およびキャリー生成信号を受信し、キャリー伝搬信号に基づいてキャリー入力信号またはキャリー生成信号を選択して出力するための第１の選択回路と、第１の出力信号および第２の出力信号を受信し、選択出力信号に基づいて第１の出力信号または第２の出力信号を選択して出力するための第２の選択回路と、を備える。
【選択図】図２
【解決手段】プログラマブル論理回路は、受信した入力信号に基づいて第１の出力信号を生成して出力するための第１のルックアップテーブル回路と、受信した入力信号に基づいてそれぞれキャリー伝搬信号およびキャリー生成信号を生成して出力し、キャリー伝搬信号またはキャリー生成信号を選択して出力するための第２のルックアップテーブル回路と、キャリー入力信号およびキャリー生成信号を受信し、キャリー伝搬信号に基づいてキャリー入力信号またはキャリー生成信号を選択して出力するための第１の選択回路と、第１の出力信号および第２の出力信号を受信し、選択出力信号に基づいて第１の出力信号または第２の出力信号を選択して出力するための第２の選択回路と、を備える。
【選択図】図２
【特許請求の範囲】
【請求項1】
前記第１のルックアップテーブル回路受信された入力信号に基づいて第１の出力信号を生成して出力するための第１のルックアップテーブル回路と、
前記第２のルックアップテーブル回路受信された入力信号に基づいてそれぞれキャリー伝搬信号およびキャリー生成信号を生成して出力し、前記キャリー伝搬信号または前記キャリー生成信号を第２の出力信号として選択して出力するための第２のルックアップテーブル回路と、
キャリー入力信号および前記キャリー生成信号を受信し、前記キャリー伝搬信号に基づいて前記キャリー入力信号または前記キャリー生成信号をキャリー出力信号として選択して出力するための第１の選択回路と、
前記第１の出力信号および前記第２の出力信号を受信し、選択出力信号に基づいて前記第１の出力信号または前記第２の出力信号を第３の出力信号として選択して出力するための第２の選択回路と、を備える、ことを特徴とするプログラマブル論理回路。
前記第２のルックアップテーブル回路受信された入力信号に基づいてそれぞれキャリー伝搬信号およびキャリー生成信号を生成して出力し、前記キャリー伝搬信号または前記キャリー生成信号を第２の出力信号として選択して出力するための第２のルックアップテーブル回路と、
キャリー入力信号および前記キャリー生成信号を受信し、前記キャリー伝搬信号に基づいて前記キャリー入力信号または前記キャリー生成信号をキャリー出力信号として選択して出力するための第１の選択回路と、
前記第１の出力信号および前記第２の出力信号を受信し、選択出力信号に基づいて前記第１の出力信号または前記第２の出力信号を第３の出力信号として選択して出力するための第２の選択回路と、を備える、ことを特徴とするプログラマブル論理回路。
【請求項2】
前記第１のルックアップテーブル回路は第１の５入力ルックアップテーブルおよび第３の選択回路を含み、
前記第１の５入力ルックアップテーブルの第１～第４の入力端はそれぞれ第１～第４の入力信号を受信するために使用され、前記第１の５入力ルックアップテーブルの第５の入力端は前記第３の選択回路から出力された信号を受信するために使用され、前記第１の５入力ルックアップテーブルの出力端は前記第１の出力信号を出力するために使用され、
前記第３の選択回路は、第５の入力信号および前記キャリー入力信号を受信し、前記第５の入力信号または前記キャリー入力信号を選択して出力するために使用される、ことを特徴とする請求項１に記載のプログラマブル論理回路。
前記第１の５入力ルックアップテーブルの第１～第４の入力端はそれぞれ第１～第４の入力信号を受信するために使用され、前記第１の５入力ルックアップテーブルの第５の入力端は前記第３の選択回路から出力された信号を受信するために使用され、前記第１の５入力ルックアップテーブルの出力端は前記第１の出力信号を出力するために使用され、
前記第３の選択回路は、第５の入力信号および前記キャリー入力信号を受信し、前記第５の入力信号または前記キャリー入力信号を選択して出力するために使用される、ことを特徴とする請求項１に記載のプログラマブル論理回路。
【請求項3】
前記第３の選択回路はさらに、カスケード入力信号を受信し、前記カスケード入力信号、前記第５の入力信号および前記キャリー入力信号のうちの１つを選択して前記第１の５入力ルックアップテーブルの第５の入力端に出力するために使用され、
前記第２の選択回路はさらに、選択された第１の出力信号または前記第２の出力信号をカスケード出力信号とするために使用される、ことを特徴とする請求項２に記載のプログラマブル論理回路。
前記第２の選択回路はさらに、選択された第１の出力信号または前記第２の出力信号をカスケード出力信号とするために使用される、ことを特徴とする請求項２に記載のプログラマブル論理回路。
【請求項4】
前記第２のルックアップテーブル回路は、第２の５入力ルックアップテーブルを含み、
前記第２の５入力ルックアップテーブルの第１～第４の入力端はそれぞれ第１～第４の入力信号を受信するために使用され、前記第２の５入力ルックアップテーブルの第５の入力端は第５の入力信号を受信するために使用され、前記第２の５入力ルックアップテーブルの第１の出力端は前記キャリー伝搬信号を出力するために使用され、前記第２の５入力ルックアップテーブルの第２の出力端は前記キャリー生成信号を出力するために使用され、前記第２の５入力ルックアップテーブルの第３の出力端は前記第２の出力信号を出力するために使用される、ことを特徴とする請求項１に記載のプログラマブル論理回路。
前記第２の５入力ルックアップテーブルの第１～第４の入力端はそれぞれ第１～第４の入力信号を受信するために使用され、前記第２の５入力ルックアップテーブルの第５の入力端は第５の入力信号を受信するために使用され、前記第２の５入力ルックアップテーブルの第１の出力端は前記キャリー伝搬信号を出力するために使用され、前記第２の５入力ルックアップテーブルの第２の出力端は前記キャリー生成信号を出力するために使用され、前記第２の５入力ルックアップテーブルの第３の出力端は前記第２の出力信号を出力するために使用される、ことを特徴とする請求項１に記載のプログラマブル論理回路。
【請求項5】
前記第２のルックアップテーブル回路は、第４の選択回路をさらに含み、
前記第４の選択回路は、前記第５の入力信号およびカスケード入力信号を受信し、前記第５の入力信号または前記カスケード入力信号を選択して出力するために使用され、前記第４の選択回路から出力された信号は、前記第２の５入力ルックアップテーブルの第３の出力端から出力された信号を決定するために使用される、ことを特徴とする請求項４に記載のプログラマブル論理回路。
前記第４の選択回路は、前記第５の入力信号およびカスケード入力信号を受信し、前記第５の入力信号または前記カスケード入力信号を選択して出力するために使用され、前記第４の選択回路から出力された信号は、前記第２の５入力ルックアップテーブルの第３の出力端から出力された信号を決定するために使用される、ことを特徴とする請求項４に記載のプログラマブル論理回路。
【請求項6】
前記第４の選択回路はさらに、第６の入力信号を受信し、前記第６の入力信号、前記第５の入力信号および前記カスケード入力信号のうちの１つを選択して前記第２の５入力ルックアップテーブルの第５の入力端に出力するために使用される、ことを特徴とする請求項５に記載のプログラマブル論理回路。
【請求項7】
前記第１の選択回路は第１のマルチプレクサを含み、
前記第１のマルチプレクサの第１の入力端は前記キャリー生成信号を受信するために使用され、前記第１のマルチプレクサの第２の入力端は前記キャリー入力信号を受信するために使用され、前記第１のマルチプレクサの選択端は前記キャリー伝搬信号を受信するために使用され、前記第１のマルチプレクサの出力端は前記キャリー伝搬信号に基づいて前記キャリー生成信号または前記キャリー入力信号をキャリー出力信号として選択して出力するために使用され、
前記第２の選択回路は第２のマルチプレクサを含み、
前記第２のマルチプレクサの第１の入力端は前記第１の出力信号を受信するために使用され、前記第２のマルチプレクサの第２の入力端は前記第２の出力信号を受信するために使用され、前記第２のマルチプレクサの選択端は前記選択出力信号を受信するために使用され、前記第２のマルチプレクサの出力端は前記選択出力信号に基づいて前記第１の出力信号または前記第２の出力信号を第３の出力信号として選択して出力するために使用される、ことを特徴とする請求項１に記載のプログラマブル論理回路。
前記第１のマルチプレクサの第１の入力端は前記キャリー生成信号を受信するために使用され、前記第１のマルチプレクサの第２の入力端は前記キャリー入力信号を受信するために使用され、前記第１のマルチプレクサの選択端は前記キャリー伝搬信号を受信するために使用され、前記第１のマルチプレクサの出力端は前記キャリー伝搬信号に基づいて前記キャリー生成信号または前記キャリー入力信号をキャリー出力信号として選択して出力するために使用され、
前記第２の選択回路は第２のマルチプレクサを含み、
前記第２のマルチプレクサの第１の入力端は前記第１の出力信号を受信するために使用され、前記第２のマルチプレクサの第２の入力端は前記第２の出力信号を受信するために使用され、前記第２のマルチプレクサの選択端は前記選択出力信号を受信するために使用され、前記第２のマルチプレクサの出力端は前記選択出力信号に基づいて前記第１の出力信号または前記第２の出力信号を第３の出力信号として選択して出力するために使用される、ことを特徴とする請求項１に記載のプログラマブル論理回路。
【請求項8】
前記第３の選択回路は第３のマルチプレクサを含み、
前記第３のマルチプレクサの第１の入力端は前記第５の入力信号を受信するために使用され、前記第３のマルチプレクサの第２の入力端は前記キャリー入力信号を受信するために使用され、前記第３のマルチプレクサの第３の入力端は前記カスケード入力信号を受信するために使用され、前記第３のマルチプレクサの出力端は前記第５の入力信号、前記キャリー入力信号および前記カスケード入力信号のうちの１つを選択して前記第１の５入力ルックアップテーブルの第５の入力端に出力するために使用される、ことを特徴とする請求項３に記載のプログラマブル論理回路。
前記第３のマルチプレクサの第１の入力端は前記第５の入力信号を受信するために使用され、前記第３のマルチプレクサの第２の入力端は前記キャリー入力信号を受信するために使用され、前記第３のマルチプレクサの第３の入力端は前記カスケード入力信号を受信するために使用され、前記第３のマルチプレクサの出力端は前記第５の入力信号、前記キャリー入力信号および前記カスケード入力信号のうちの１つを選択して前記第１の５入力ルックアップテーブルの第５の入力端に出力するために使用される、ことを特徴とする請求項３に記載のプログラマブル論理回路。
【請求項9】
前記第４の選択回路は第４のマルチプレクサを含み、
前記第４のマルチプレクサの第１の入力端は前記第５の入力信号を受信するために使用され、前記第４のマルチプレクサの第２の入力端は前記第６の入力信号を受信するために使用され、前記第４のマルチプレクサの第３の入力端は前記カスケード入力信号を受信するために使用され、前記第４のマルチプレクサの出力端は前記第５の入力信号、前記第６の入力信号および前記カスケード入力信号のうちの１つを選択して前記第２の５入力ルックアップテーブルの第５の入力端に出力するために使用される、ことを特徴とする請求項６に記載のプログラマブル論理回路。
前記第４のマルチプレクサの第１の入力端は前記第５の入力信号を受信するために使用され、前記第４のマルチプレクサの第２の入力端は前記第６の入力信号を受信するために使用され、前記第４のマルチプレクサの第３の入力端は前記カスケード入力信号を受信するために使用され、前記第４のマルチプレクサの出力端は前記第５の入力信号、前記第６の入力信号および前記カスケード入力信号のうちの１つを選択して前記第２の５入力ルックアップテーブルの第５の入力端に出力するために使用される、ことを特徴とする請求項６に記載のプログラマブル論理回路。
【請求項10】
前記第３のマルチプレクサおよび前記第４のマルチプレクサの選択端は、その出力端から出力された信号を制御するためにプログラミングされ、前記選択端のプログラミング方式はＳＲＡＭプログラミング、Ｆｌａｓｈプログラミング、ヒューズプログラミング、アンチヒューズプログラミングを少なくとも含む、ことを特徴とする請求項８または９に記載のプログラマブル論理回路。
【発明の詳細な説明】
【技術分野】
【0001】
本出願は、プログラマブル集積回路の技術分野に関し、具体的にはプログラマブル論理回路に関する。
【背景技術】
【0002】
ルックアップテーブル（Ｌｏｏｋ-ｕｐＴａｂｌｅ、ＬＵＴ）に基づくプログラマブル論理回路は、プログラマブル論理デバイスの基本論理モジュールであり、開発周期が短く、コストが低く、リスクが低く、集積度が高く、柔軟性が高いなどの利点を有し、通信、インターネット、自動車および航空宇宙などの分野で幅広く使用されている。
【0003】
図１に示すように、既存のプログラマブル論理回路は、加算器として使用する場合、加算器のキャリー入力信号がポートＡ４からしか入力できず、プログラマブル論理回路のキャリー生成信号が多変数関数である場合、プログラマブル論理回路以外の論理資源を消費する必要があり、資源利用効率が低い。
【発明の概要】
【0004】
以上の問題に鑑み、本出願は、上記技術的問題を解決するためのプログラマブル論理回路を提供する。
【0005】
本出願はプログラマブル論理回路を提供し、
受信された入力信号に基づいて第１の出力信号を生成して出力するための第１のルックアップテーブル回路と、
受信された入力信号に基づいてそれぞれキャリー伝搬信号およびキャリー生成信号を生成して出力し、前記キャリー伝搬信号または前記キャリー生成信号を第２の出力信号として選択して出力するための第２のルックアップテーブル回路と、
キャリー入力信号および前記キャリー生成信号を受信し、前記キャリー伝搬信号に基づいて前記キャリー入力信号または前記キャリー生成信号をキャリー出力信号として選択して出力するための第１の選択回路と、
前記第１の出力信号および前記第２の出力信号を受信し、選択出力信号に基づいて前記第１の出力信号または前記第２の出力信号を第３の出力信号として選択して出力するための第２の選択回路と、を備える。
受信された入力信号に基づいて第１の出力信号を生成して出力するための第１のルックアップテーブル回路と、
受信された入力信号に基づいてそれぞれキャリー伝搬信号およびキャリー生成信号を生成して出力し、前記キャリー伝搬信号または前記キャリー生成信号を第２の出力信号として選択して出力するための第２のルックアップテーブル回路と、
キャリー入力信号および前記キャリー生成信号を受信し、前記キャリー伝搬信号に基づいて前記キャリー入力信号または前記キャリー生成信号をキャリー出力信号として選択して出力するための第１の選択回路と、
前記第１の出力信号および前記第２の出力信号を受信し、選択出力信号に基づいて前記第１の出力信号または前記第２の出力信号を第３の出力信号として選択して出力するための第２の選択回路と、を備える。
【0006】
さらに、前記第１のルックアップテーブル回路は第１の５入力ルックアップテーブルおよび第３の選択回路を含み、
前記第１の５入力ルックアップテーブルの第１～第４の入力端はそれぞれ第１～第４の入力信号を受信するために使用され、前記第１の５入力ルックアップテーブルの第５の入力端は前記第３の選択回路から出力された信号を受信するために使用され、前記第１の５入力ルックアップテーブルの出力端は前記第１の出力信号を出力するために使用され、
前記第３の選択回路は第５の入力信号および前記キャリー入力信号を受信し、前記第５の入力信号または前記キャリー入力信号を選択して出力するために使用される。
前記第１の５入力ルックアップテーブルの第１～第４の入力端はそれぞれ第１～第４の入力信号を受信するために使用され、前記第１の５入力ルックアップテーブルの第５の入力端は前記第３の選択回路から出力された信号を受信するために使用され、前記第１の５入力ルックアップテーブルの出力端は前記第１の出力信号を出力するために使用され、
前記第３の選択回路は第５の入力信号および前記キャリー入力信号を受信し、前記第５の入力信号または前記キャリー入力信号を選択して出力するために使用される。
【0007】
さらに、前記第３の選択回路はさらに、カスケード入力信号を受信し、前記カスケード入力信号、前記第５の入力信号および前記キャリー入力信号のうちの１つを選択して前記第１の５入力ルックアップテーブルの第５の入力端に出力するために使用され、
前記第２の選択回路はさらに、選択された第１の出力信号または前記第２の出力信号をカスケード出力信号とする。
前記第２の選択回路はさらに、選択された第１の出力信号または前記第２の出力信号をカスケード出力信号とする。
【0008】
さらに、前記第２のルックアップテーブル回路は、第２の５入力ルックアップテーブルをさらに含み、
前記第２の５入力ルックアップテーブルの第１～第４の入力端はそれぞれ第１～第４の入力信号を受信するために使用され、前記第２の５入力ルックアップテーブルの第５の入力端は第５の入力信号を受信するために使用され、前記第２の５入力ルックアップテーブルの第１の出力端は前記キャリー伝搬信号を出力するために使用され、前記第２の５入力ルックアップテーブルの第２の出力端は前記キャリー生成信号を出力するために使用され、前記第２の５入力ルックアップテーブルの第３の出力端は前記第２の出力信号を出力するために使用される。
前記第２の５入力ルックアップテーブルの第１～第４の入力端はそれぞれ第１～第４の入力信号を受信するために使用され、前記第２の５入力ルックアップテーブルの第５の入力端は第５の入力信号を受信するために使用され、前記第２の５入力ルックアップテーブルの第１の出力端は前記キャリー伝搬信号を出力するために使用され、前記第２の５入力ルックアップテーブルの第２の出力端は前記キャリー生成信号を出力するために使用され、前記第２の５入力ルックアップテーブルの第３の出力端は前記第２の出力信号を出力するために使用される。
【0009】
さらに、前記第２のルックアップテーブル回路は第４の選択回路をさらに含み、
前記第４の選択回路は前記第５の入力信号およびカスケード入力信号を受信し、前記第５の入力信号または前記カスケード入力信号を選択して出力するために使用され、前記第４の選択回路から出力された信号は、前記第２の５入力ルックアップテーブルの第３の出力端から出力された信号を決定するために使用される。
前記第４の選択回路は前記第５の入力信号およびカスケード入力信号を受信し、前記第５の入力信号または前記カスケード入力信号を選択して出力するために使用され、前記第４の選択回路から出力された信号は、前記第２の５入力ルックアップテーブルの第３の出力端から出力された信号を決定するために使用される。
【0010】
さらに、前記第４の選択回路はさらに、第６の入力信号を受信し、前記第６の入力信号、前記第５の入力信号および前記カスケード入力信号のうちの１つを選択して前記第２の５入力ルックアップテーブルの第５の入力端に出力するために使用される。
【0011】
さらに、前記第１の選択回路は第１のマルチプレクサを含み、
前記第１のマルチプレクサの第１の入力端は前記キャリー生成信号を受信するために使用され、前記第１のマルチプレクサの第２の入力端は前記キャリー入力信号を受信するために使用され、前記第１のマルチプレクサの選択端は前記キャリー伝搬信号を受信するために使用され、前記第１のマルチプレクサの出力端は前記キャリー伝搬信号に基づいて前記キャリー生成信号または前記キャリー入力信号をキャリー出力信号として選択して出力するために使用され、
前記第２の選択回路は、第２のマルチプレクサを含み、前記第２のマルチプレクサの第１の入力端は前記第１の出力信号を受信するために使用され、前記第２のマルチプレクサの第２の入力端は前記第２の出力信号を受信するために使用され、前記第２のマルチプレクサの選択端は前記選択出力信号を受信するために使用され、前記第２のマルチプレクサの出力端は前記選択出力信号に基づいて前記第１の出力信号または前記第２の出力信号を第３の出力信号を選択して出力するために使用される。
前記第１のマルチプレクサの第１の入力端は前記キャリー生成信号を受信するために使用され、前記第１のマルチプレクサの第２の入力端は前記キャリー入力信号を受信するために使用され、前記第１のマルチプレクサの選択端は前記キャリー伝搬信号を受信するために使用され、前記第１のマルチプレクサの出力端は前記キャリー伝搬信号に基づいて前記キャリー生成信号または前記キャリー入力信号をキャリー出力信号として選択して出力するために使用され、
前記第２の選択回路は、第２のマルチプレクサを含み、前記第２のマルチプレクサの第１の入力端は前記第１の出力信号を受信するために使用され、前記第２のマルチプレクサの第２の入力端は前記第２の出力信号を受信するために使用され、前記第２のマルチプレクサの選択端は前記選択出力信号を受信するために使用され、前記第２のマルチプレクサの出力端は前記選択出力信号に基づいて前記第１の出力信号または前記第２の出力信号を第３の出力信号を選択して出力するために使用される。
【0012】
さらに、前記第３の選択回路は第３のマルチプレクサを含み、
前記第３のマルチプレクサの第１の入力端は前記第５の入力信号を受信するために使用され、前記第３のマルチプレクサの第２の入力端は前記キャリー入力信号を受信するために使用され、前記第３のマルチプレクサの第３の入力端は前記カスケード入力信号を受信するために使用され、前記第３のマルチプレクサの出力端は前記第５の入力信号、前記キャリー入力信号および前記カスケード入力信号のうちの１つを選択して前記第１の５入力ルックアップテーブルの第５の入力端に出力するために使用される。
前記第３のマルチプレクサの第１の入力端は前記第５の入力信号を受信するために使用され、前記第３のマルチプレクサの第２の入力端は前記キャリー入力信号を受信するために使用され、前記第３のマルチプレクサの第３の入力端は前記カスケード入力信号を受信するために使用され、前記第３のマルチプレクサの出力端は前記第５の入力信号、前記キャリー入力信号および前記カスケード入力信号のうちの１つを選択して前記第１の５入力ルックアップテーブルの第５の入力端に出力するために使用される。
【0013】
さらに、前記第４の選択回路は第４のマルチプレクサを含み、
前記第４のマルチプレクサの第１の入力端は前記第５の入力信号を受信するために使用され、前記第４のマルチプレクサの第２の入力端は前記第６の入力信号を受信するために使用され、前記第４のマルチプレクサの第３の入力端は前記カスケード入力信号を受信するために使用され、前記第４のマルチプレクサの出力端は、前記第５の入力信号、前記第６の入力信号および前記カスケード入力信号のうちの１つを選択して前記第２の５入力ルックアップテーブルの第５の入力端に出力するために使用される。
前記第４のマルチプレクサの第１の入力端は前記第５の入力信号を受信するために使用され、前記第４のマルチプレクサの第２の入力端は前記第６の入力信号を受信するために使用され、前記第４のマルチプレクサの第３の入力端は前記カスケード入力信号を受信するために使用され、前記第４のマルチプレクサの出力端は、前記第５の入力信号、前記第６の入力信号および前記カスケード入力信号のうちの１つを選択して前記第２の５入力ルックアップテーブルの第５の入力端に出力するために使用される。
【0014】
さらに、前記第３のマルチプレクサおよび前記第４のマルチプレクサの選択端は、その出力端から出力された信号を制御するためにプログラミングされ、前記選択端のプログラミング方式はＳＲＡＭプログラミング、Ｆｌａｓｈプログラミング、ヒューズプログラミング、アンチヒューズプログラミングを少なくとも含む。
【0015】
本出願が提供するプログラマブル論理回路では、第２のルックアップテーブル回路を設けてキャリー伝搬信号およびキャリー生成信号を出力し、プログラマブル論理回路を加算器として使用するとき、キャリー生成信号が単一入力変数に限定されず、多変数関数の加算演算を行うことができ、加算演算モードにおけるプログラマブル論理デバイスの配置自由度および論理資源の利用効率が向上する。
【0016】
本出願が提供するプログラマブル論理回路を加算器として使用する場合、第１のルックアップテーブル回路の第１の出力信号は加算演算結果であり、第２のルックアップテーブル回路の第２の出力信号は加算演算の加数のいずれかであり、第２の選択回路により第１の出力信号または第２の出力信号を選択して出力するので、プログラマブル論理回路は加算演算結果または加算演算の加算値を選択して出力することができる。
【0017】
本出願が提供するプログラマブル論理回路では、第１のルックアップテーブル回路は第１の出力信号を直接出力し、第２のルックアップテーブル回路は第２の出力信号を直接出力し、第２の選択回路は第１の出力信号または第２の出力信号を第３の出力信号として選択して出力するので、第１のルックアップテーブル回路および第２のルックアップテーブル回路の独立した出力を実現し、プログラマブル論理回路は最大３つの出力を有する。
【図面の簡単な説明】
【0018】
本出願の実施例または先行技術における技術的解決策をより明確に説明するために、以下、実施例の説明で使用される添付図面を簡単に説明するが、明らかに、以下で説明される添付図面は本出願のいくつかの実施例に過ぎず、当業者であれば、創造的な労働をすることなく、これらの添付図面に基づいて他の図面を得ることができる。
【0019】
【図1】本出願の実施例が提供する先行技術を示す図である。
【図2】本出願の実施例が提供するプログラマブル論理回路のモジュールを示すブロック図である。
【図3】本出願の実施例が提供する第１のルックアップテーブル回路の概略図である。
【図4】本出願の実施例が提供する第１のルックアップテーブル回路の別の概略図である。
【図5】本出願の実施例が提供する第２のルックアップテーブル回路の概略図である。
【図6】本出願の実施例が提供する第１の選択回路の概略図である。
【図7】本出願の実施例が提供する第２の選択回路の概略図である。
【図8】本出願の実施例が提供する第１の５入力ルックアップテーブルおよび第２の５入力ルックアップテーブルの構造概略図である。
【図9】本出願の実施例が提供する第３の選択回路の概略図である。
【図10】本出願の実施例が提供する第２の選択回路の別の概略図である。
【図11】本出願の実施例が提供するプログラマブル論理回路によるデュアルコンパレータの概略図である。
【図12】本出願の実施例が提供する第２のルックアップテーブル回路の別の概略図である。
【図13】本出願の実施例が提供する第２のルックアップテーブル回路のさらに別の概略図である。
【図14】本出願の実施例が提供する第４の選択回路の概略図である。
【図15】本出願の実施例が提供するプログラマブル論理回路の構造概略図である。
【発明を実施するための形態】
【0020】
当業者が本出願の解決策をより良く理解するために、以下、本出願の実施例の添付図面と併せて、本出願の実施例中の技術的解決策を明確かつ完全に説明する。明らかに、説明される実施例は本出願の一部の実施例に過ぎず、すべての実施例ではない。本出願の実施例に基づいて、当業者が創造的な労働をすることなく得られた他の実施例は、すべて本出願の保護範囲に含まれる。
【0021】
本出願の実施例では、なお、本明細書において、第１および第２などの関係用語は１つの実体または操作を別の実体または操作から区別するために使用され、これらの実体または操作間にそのような実際の関係または順序が存在することを必ずしも要求または暗示するものではないことに留意されたい。
【0022】
また、本出願の実施例における「複数」とは２つまたは２つ以上を意味し、この観点から、本出願の実施例における「複数」を「少なくとも２つ」とも理解され得る。「少なくとも１つ」は、１つまたは複数と理解され得、例えば１つ、２つまたは複数と理解されてもよい。例えば、少なくとも１つを含むとは、１つ、２つまたは複数を含むことを意味し、どのようなものが含まれるかは限定されず、例えば、Ａ、ＢおよびＣ中の少なくとも１つを含む場合、Ａ、Ｂ、Ｃ、ＡおよびＢ、ＡおよびＣ、ＢおよびＣ、ＡおよびＢおよびＣを含んでもよい。
【0023】
なお、本出願の実施例における「接続」は電気的接続と理解されてもよく、２つの電気素子の接続は２つの電気素子間の直接または間接接続であってもよい。例えば、ＡとＢの接続は、ＡとＢの直接接続であってもよく、１つまたは複数の他の電気素子を介したＡとＢ間の間接接続であってもよい。
【0024】
ルックアップテーブル（Ｌｏｏｋ-ｕｐＴａｂｌｅ、ＬＵＴ）に基づくプログラマブル論理回路はプログラマブル論理デバイスの基本論理モジュールであり、開発周期が短く、コストは低く、リスクが低く、集積度が高く、柔軟性が高いなどの利点を有し、通信、インターネット、自動車および航空宇宙などの分野に幅広く使用されている。
【0025】
図１に示すように、該回路は２つの４入力ルックアップテーブル、多数のマルチプレクサおよびデータセレクタから構成され、６つの入力端（ａ－ｆ）および１つの出力端（Ｌ）を有し、該回路により、１つの５入力関数、または１つの制限された６入力関数、または第１段算術比較器、または第１段加算器として使用することができる。該回路を通じて加算演算を行う場合、加算器の各段のキャリー生成信号はすべてポートｆから入力される必要があり、このとき、キャリー生成信号が多変数関数である場合、該多変数関数がルックアップテーブルで吸収することができないため、外部論理資源を借りて多変数関数を処理する必要がある。
【0026】
さらに、１つのＮ入力ルックアップテーブル２つのＮ-１入力ルックアップテーブル、および１つの二者択一データセレクタを含むように再帰的に定義されるが、図１に示す技術でルックアップテーブルのサイズを単純に増加させて６入力ルックアップテーブルを実現する場合、その加算演算時の固有の効率欠陥を解消できないだけでなく、算術比較器として使用する場合、やはり比較器としてしか使用できず、非効率的な資源利用という問題がさらに深刻になる。
【0027】
これに鑑み、本出願の実施例は、プログラマブル論理回路を提供し、図２は、本出願の実施例が提供するプログラマブル論理回路のモジュールを示すブロック図であり、図２に示すように、該プログラマブル論理回路は第１のルックアップテーブル回路、第２のルックアップテーブル回路、第１の選択回路および第２の選択回路を含む。
【0028】
第１のルックアップテーブル回路は、受信された入力信号に基づいて第１の出力信号を生成して出力するために使用され、具体的に、第１のルックアップテーブル回路によって生成された第１の出力信号の値は受信された入力信号の値に基づいて决定される。
【0029】
いくつかの実施例では、図３は、本出願の実施例が提供する第１のルックアップテーブル回路の概略図であり、図３に示すように、第１のルックアップテーブル回路は第１の５入力ルックアップテーブル１０１および第３の選択回路を含み、
第１の５入力ルックアップテーブル１０１の第１～第４の入力端（Ａ、Ｂ、Ｃ、Ｄ）はそれぞれ第１～第４の入力信号を受信するために使用され、第１の５入力ルックアップテーブル１０１の第５の入力端Ｅは第３の選択回路から出力された信号を受信するために使用され、第１の５入力ルックアップテーブル１０１の出力端Ｙは第１の出力信号を出力するために使用され、
第３の選択回路の入力端は第５の入力信号およびキャリー入力信号を受信し、第５の入力信号またはキャリー入力信号を選択して第１の５入力ルックアップテーブル１０１の第５の入力端Ｅに出力するために使用される。
第１の５入力ルックアップテーブル１０１の第１～第４の入力端（Ａ、Ｂ、Ｃ、Ｄ）はそれぞれ第１～第４の入力信号を受信するために使用され、第１の５入力ルックアップテーブル１０１の第５の入力端Ｅは第３の選択回路から出力された信号を受信するために使用され、第１の５入力ルックアップテーブル１０１の出力端Ｙは第１の出力信号を出力するために使用され、
第３の選択回路の入力端は第５の入力信号およびキャリー入力信号を受信し、第５の入力信号またはキャリー入力信号を選択して第１の５入力ルックアップテーブル１０１の第５の入力端Ｅに出力するために使用される。
【0030】
本出願の実施例では、第１のルックアップテーブル回路は受信された入力信号に基づいて出力される第１の出力信号の値を決定するために使用され、ここで、第１のルックアップテーブル回路は、すべての用途において第１～第５の入力端を全部使用するものではなく、本出願の実施例のプログラマブル論理回路を加算器として２つの２進数の加算を行う場合など、２つの入力端を使用して加算値を受信し、１つの入力端を使用してキャリー入力信号を受信し、キャリー入力信号に基づいて第１のルックアップテーブル回路の出力端から加算和を出力することになる。
【0031】
いくつかの実施例では、図４は、本出願の実施例が提供する第１のルックアップテーブル回路の別の概略図であり、図４に示すように、第３の選択回路は第３のマルチプレクサ０３を含み、第３のマルチプレクサ０３の入力端は第５の入力信号およびキャリー入力信号を受信するために使用され、第３のマルチプレクサ０３の出力端は第１の５入力ルックアップテーブルの第５の入力端Ｅに接続され、第５の入力信号またはキャリー入力信号を選択して出力するために使用される。
【0032】
なお、本出願の実施例では、第３の選択回路は第３のマルチプレクサ０３であることに加えて、回路設計過程中、回路コストおよび効率を考慮しなければ、第３の選択回路は出力選択機能を有する他の複雑回路として設計されてもよいことは明らかである。
【0033】
第２のルックアップテーブル回路は受信された入力信号に基づいてそれぞれキャリー伝搬信号およびキャリー生成信号を生成して出力し、キャリー伝搬信号またはキャリー生成信号を第２の出力信号として選択して出力するために使用され、具体的に、キャリー伝搬信号の値およびキャリー生成信号の値は、第２のルックアップテーブル回路によって受信された入力信号の値に基づいて决定される。
【0034】
いくつかの実施例では、図５は、本出願の実施例が提供する第２のルックアップテーブル回路の概略図であり、図５に示すように、第２のルックアップテーブル回路は第２の５入力ルックアップテーブル１０２を含み、
第２の５入力ルックアップテーブル１０２の第１～第５の入力端（Ｆ、Ｇ、Ｈ、Ｉ、Ｊ）はそれぞれ第１～第５の入力信号を受信するために使用され、第２の５入力ルックアップテーブル１０２の第１の出力端Ｖはキャリー伝搬信号を出力するために使用され、第２の５入力ルックアップテーブル１０２の第２の出力端Ｗはキャリー生成信号を出力するために使用され、第２の５入力ルックアップテーブル１０２の第３の出力端Ｘは第２の出力信号を出力するために使用される。
第２の５入力ルックアップテーブル１０２の第１～第５の入力端（Ｆ、Ｇ、Ｈ、Ｉ、Ｊ）はそれぞれ第１～第５の入力信号を受信するために使用され、第２の５入力ルックアップテーブル１０２の第１の出力端Ｖはキャリー伝搬信号を出力するために使用され、第２の５入力ルックアップテーブル１０２の第２の出力端Ｗはキャリー生成信号を出力するために使用され、第２の５入力ルックアップテーブル１０２の第３の出力端Ｘは第２の出力信号を出力するために使用される。
【0035】
本出願の実施例では、第１の５入力ルックアップテーブル１０１および第２の５入力ルックアップテーブル１０２は、第１～第５の入力信号を多重化する。
【0036】
本出願の実施例では、第２のルックアップテーブル回路は受信された入力信号に基づいて出力される第１の出力信号の値を決定し、ここで、第２のルックアップテーブル回路は、すべての用途において第１～第５の入力端の全部を使用するものではなく、本出願の実施例のプログラマブル論理回路を加算器として２つの２進数加算を行う場合、第２のルックアップテーブル回路は、第２のルックアップテーブル回路の第３の出力端の出力信号を選択するために、２つの入力端を使用して加算値を受信し、１つの入力端を使用して１つの入力信号を受信することになる。
【0037】
第１の選択回路はキャリー入力信号およびキャリー生成信号を受信し、キャリー伝搬信号に基づいてキャリー入力信号またはキャリー生成信号をキャリー出力信号として選択して出力するために使用される。
【0038】
いくつかの実施例では、図６は、本出願の実施例が提供する第１の選択回路の概略図であり、図６に示すように、第１の選択回路は第１のマルチプレクサ０１を含み、第１のマルチプレクサ０１の第１の入力端は第２の５入力ルックアップテーブル１０２の第２の出力端Ｗに接続され、キャリー生成信号を受信するために使用され、第１のマルチプレクサ０１の第２の入力端は第２の５入力ルックアップテーブル１０２の第３の出力端Ｘに接続されて、キャリー入力信号を受信するために使用され、第１のマルチプレクサ０１の選択端は第２の５入力ルックアップテーブル１０２の第１の出力端Ｖに接続され、キャリー伝搬信号を受信するために使用され、第１のマルチプレクサ０１の出力端はキャリー伝搬信号に基づいてキャリー生成信号またはキャリー入力信号をキャリー出力信号として選択して出力するために使用され、具体的に、第１のマルチプレクサ０１の出力端はキャリー伝搬信号の値に基づいて出力される信号を決定し、例えば、キャリー伝搬信号の値が０の場合、第１のマルチプレクサ０１はキャリー生成信号をキャリー出力信号として選択して出力し、キャリー伝搬信号の値が１の場合、第１のマルチプレクサ０１はキャリー入力信号をキャリー出力信号として選択して出力する。
【0039】
第２の選択回路は第１の出力信号および第２の出力信号を受信し、選択出力信号に基づいて第１の出力信号または第２の出力信号を第３の出力信号として選択して出力するために使用される。
【0040】
いくつかの実施例では、図７は、本出願の実施例が提供する第２の選択回路の概略図であり、図７に示すように、第２の選択回路は第２のマルチプレクサ０２を含み、
第２のマルチプレクサ０２の第１の入力端は第１の５入力ルックアップテーブル１０１の出力端Ｙに接続され、第１の出力信号を受信するために使用され、第２のマルチプレクサ０２の第２の入力端は第２の５入力ルックアップテーブル１０２の第３の出力端Ｘに接続され、第２の出力信号を受信するために使用され、第２のマルチプレクサ０２の選択端は選択出力信号を受信するために使用され、第２のマルチプレクサ０２の出力端は選択出力信号に基づいて第１の出力信号または第２の出力信号を第３の出力信号として選択して出力するために使用され、具体的に、第２のマルチプレクサ０２の出力端は選択出力信号の値に基づいて出力される信号を決定し、例えば選択出力信号の値が０の場合、第２のマルチプレクサ０２は第１の出力信号を第３の出力信号として選択して出力し、選択出力信号の値が１の場合、第２のマルチプレクサ０２は第２の出力信号を第３の出力信号として選択して出力する。
第２のマルチプレクサ０２の第１の入力端は第１の５入力ルックアップテーブル１０１の出力端Ｙに接続され、第１の出力信号を受信するために使用され、第２のマルチプレクサ０２の第２の入力端は第２の５入力ルックアップテーブル１０２の第３の出力端Ｘに接続され、第２の出力信号を受信するために使用され、第２のマルチプレクサ０２の選択端は選択出力信号を受信するために使用され、第２のマルチプレクサ０２の出力端は選択出力信号に基づいて第１の出力信号または第２の出力信号を第３の出力信号として選択して出力するために使用され、具体的に、第２のマルチプレクサ０２の出力端は選択出力信号の値に基づいて出力される信号を決定し、例えば選択出力信号の値が０の場合、第２のマルチプレクサ０２は第１の出力信号を第３の出力信号として選択して出力し、選択出力信号の値が１の場合、第２のマルチプレクサ０２は第２の出力信号を第３の出力信号として選択して出力する。
【0041】
本出願の実施例が提供するプログラマブル論理回路では、プログラマブル論理回路を加算器として加減算演算を行う場合、キャリー生成信号が単一入力変数に限定されなくなり、多変数関数の加減算演算を行うことができ、加算演算モードにおけるプログラマブル論理デバイスの配置自由度および論理資源の利用効率が向上し、本出願の実施例が提供するプログラマブル論理回路では、第１のルックアップテーブル回路の第１の出力信号は加算演算結果であり、第２のルックアップテーブル回路の第２の出力信号は加算演算の加数のいずれかであり、第２の選択回路は第１の出力信号または第２の出力信号を選択して出力するので、プログラマブル論理回路は加算演算結果または加算演算の加算値を選択して出力することができ、さらに、本出願の実施例が提供するプログラマブル論理回路では、第１のルックアップテーブル回路は第１の出力信号を直接出力することができ、第２のルックアップテーブル回路は第２の出力信号を直接出力ことができ、第２の選択回路は第１の出力信号または第２の出力信号を第３の出力信号として選択して出力することができ、第１のルックアップテーブル回路および第２のルックアップテーブル回路の独立した出力を実現し、プログラマブル論理回路は最大３つの出力を有する。
【0042】
以下、例を挙げて本出願の実施例が提供するプログラマブル論理回路を加算器として使用する場合の用途を説明する。
【0043】
図８は、本出願の実施例が提供する第１の５入力ルックアップテーブルおよび第２の５入力ルックアップテーブルの構造概略図であり、図８に示すように、第１の５入力ルックアップテーブル１０１は第３の入力端Ｃおよび第４の入力端Ｄで入力される２つの加数ｍ、ｎを受信し、第５の入力端Ｅでキャリー入力信号ｃｉｎを受信し、ｍおよびｎの加算演算を実行し、２つの４入力ルックアップテーブルはそれぞれｍ^ｎおよび！（ｍ^ｎ）を計算すると、第１の５入力ルックアップテーブル１０１の出力端Ｙから出力された信号は演算結果ｍ^ｎ^ｃｉｎであり、
第２の５入力ルックアップテーブル１０２は第３の入力端Ｈおよび第４の入力端Ｉで２つの加数ｍ、ｎを受信し、第５の入力端Ｊで値１を受信し、２つの４入力ルックアップテーブルはそれぞれキャリー伝搬信号ｍ^ｎおよびキャリー生成信号ｍ&&ｎを計算し、キャリー伝搬信号が０の場合のみキャリー生成信号が第１の選択回路によって出力されるように選択され、キャリー伝搬信号が０の場合加数ｍと加数ｎが等しいことを示すため、キャリー伝搬信号が０の場合キャリー生成信号が任意の加数であり、第２の５入力ルックアップテーブル１０２の第３の出力端は受信された値１に基づいてキャリー生成信号を選択して出力する。すなわち、第１のルックアップテーブル回路が第２の選択回路に接続された前提下で、キャリー生成信号は加算演算の任意の加数に簡略化され得、
上記説明において「^」はＸＯＲを示し、「&&」はＡＮＤを示し、「！」はＮＯＴを示す。
第２の５入力ルックアップテーブル１０２は第３の入力端Ｈおよび第４の入力端Ｉで２つの加数ｍ、ｎを受信し、第５の入力端Ｊで値１を受信し、２つの４入力ルックアップテーブルはそれぞれキャリー伝搬信号ｍ^ｎおよびキャリー生成信号ｍ&&ｎを計算し、キャリー伝搬信号が０の場合のみキャリー生成信号が第１の選択回路によって出力されるように選択され、キャリー伝搬信号が０の場合加数ｍと加数ｎが等しいことを示すため、キャリー伝搬信号が０の場合キャリー生成信号が任意の加数であり、第２の５入力ルックアップテーブル１０２の第３の出力端は受信された値１に基づいてキャリー生成信号を選択して出力する。すなわち、第１のルックアップテーブル回路が第２の選択回路に接続された前提下で、キャリー生成信号は加算演算の任意の加数に簡略化され得、
上記説明において「^」はＸＯＲを示し、「&&」はＡＮＤを示し、「！」はＮＯＴを示す。
【0044】
さらに、プログラマブル論理回路の選択出力信号により、第２の選択回路から出力された第３の出力信号は二者択一の表現を実現するために加算演算結果または任意加数となる。
【0045】
なお、図８に示すように、第１の５入力ルックアップテーブル１０１を構成する２つの４入力ルックアップテーブルは、ａ、ｂ、ｃ、ｄの符号を付けた入力端、ｚの符号を付けた出力端を有し、各符号は第１の５入力ルックアップテーブル１０１の内部構造を容易に表示し、本出願の実施例を説明するためにのみ使用され、同様に、第２の５入力ルックアップテーブル１０２を構成する２つの４入力ルックアップテーブルは、ｆ、ｇ、ｈ、ｉの符号を付けた入力端、ｚの符号を付けた出力端を有し、各符号は、第２の５入力ルックアップテーブル１０２の内部構造を容易に表示し、本出願の実施例を説明するためにのみ使用される。いくつかの実施例では、図９は、本出願の実施例が提供する第３の選択回路の概略図であり、図９に示すように、本出願の実施例が提供するプログラマブル論理回路では、第３の選択回路に含まれる第３のマルチプレクサ０３はさらに、カスケード入力信号を受信し、第１のルックアップテーブル回路にカスケード入力信号、第５の入力信号およびキャリー入力信号のうちの１つを出力するために使用される。
【0046】
図１０は、本出願の実施例が提供する第２の選択回路の別の概略図であり、図１０に示すように、本出願の実施例が提供するプログラマブル論理回路では、第２の選択回路に含まれる第２のマルチプレクサ０２はさらに、選択された第１の出力信号または第２の出力信号をカスケード出力信号として選択して出力するために使用される。
【0047】
本出願の実施例が提供するプログラマブル論理回路は、ルックアップテーブルカスケードチェーンおよびキャリーチェーンの二重チェーン特性をさらに有し、該特性により、プログラマブル論理回路をデュアルコンパレータとして機能することもでき、比較器モードにおけるプログラマブル論理回路の論理資源利用効率が向上し、以下、例を挙げて本出願の実施例のデュアルコンパレータ機能を説明する。
【0048】
Ｘ［７：０］＞０１０００００１およびＸ［７：０］＜１０００００１０の比較を例にして、２つのカスケードのプログラマブル論理回路を設けることで上記比較を実現し、Ｘ［７：０］は数値Ｘが上位から下位までの８ビットの２進数を示し、図１１は本出願の実施例が提供するプログラマブル論理回路によるデュアルコンパレータの概略図であり、図１１に示すように、第１段のプログラマブル論理回路では、第２の５入力ルックアップテーブル１０２の第４～第１の入力端（Ｉ、Ｈ、Ｇ、Ｆ）はそれぞれＸ［３：０］の４ビットの２進数を受信し、第２の５入力ルックアップテーブル１０２はＸ［３：０］＞０００１の真偽を演算し、第２の出力端Ｗから出力されたキャリー生成信号により、該キャリー生成信号はＸ［３：０］＞０００１の真偽を示し、キャリー生成信号が１の場合Ｘ［３：０］＞０００１が真であることを示し、キャリー生成信号が０の場合Ｘ［３：０］＞０００１が偽であることを示し、第２の５入力ルックアップテーブル１０２の第１の出力端Ｖから出力されたキャリー伝搬信号値が０の場合、第１の選択回路は該キャリー伝搬信号に基づいてキャリー生成信号を選択して出力し、第２段のプログラマブル論理回路のキャリー入力信号として機能し、
第１段のプログラマブル論理回路では、第１の５入力ルックアップテーブル１０１の第４～第１の入力端（Ｄ、Ｃ、Ｂ、Ａ）はＸ［３：０］の４つの２進数を受信し、第１の５入力ルックアップテーブル１０１はＸ［３：０］＜００１０の真偽を演算し、第１の５入力ルックアップテーブル１０１の出力端Ｙから出力された第１の出力信号値が１の場合、Ｘ［３：０］＜００１０が真であることを示し、第１の出力信号値が０の場合、Ｘ［３：０］＜００１０が偽であることを示し、第２の選択回路の選択出力信号値が１の場合、第２の選択回路は第１の出力信号を選択して出力し、第２段のプログラマブル論理回路のカスケード入力信号として機能し、
図１１に示すように、第２段のプログラマブル論理回路では、第２の５入力ルックアップテーブル１０２の第４～第１の入力端（Ｉ、Ｈ、Ｇ、Ｆ）はＸ［７：４］の４つの２進数を受信し、第２の５入力ルックアップテーブル１０２はキャリー伝搬信号Ｘ［７：４］＝０１００（＝等比比較を示す）の真偽を演算して第１の出力ポートＶから第１の選択回路に出力し、第２の５入力ルックアップテーブル１０２はキャリー生成信号Ｘ［７：４］＞０１００の真偽を演算して第２の出力ポートＷから第１の選択回路に出力し、第１の選択回路はキャリー伝搬信号の値に基づいてキャリー生成信号を出力するか、第１段のプログラマブル論理回路からのキャリー入力信号（Ｘ［３：０］＞０００１）を出力するかを決定し、例えばキャリー伝搬信号が０の場合、キャリー生成信号を出力し、キャリー伝搬信号が１の場合、第１段のプログラマブル論理回路からのキャリー入力信号を出力し、キャリー伝搬信号が０、キャリー生成信号が１である場合を例にすると、第１の選択回路はキャリー生成信号を出力し、Ｘ［７：０］＞０１０００００１が真であることを示し、
第２段のプログラマブル論理回路では、第１の５入力ルックアップテーブル１０１の第４～第１の入力端（Ｄ、Ｃ、Ｂ、Ａ）はＸ［７：４］の４つの２進数を受信し、第１の５入力ルックアップテーブル１０１の第５の入力端は第１段のプログラマブル論理回路からのカスケード入力信号（Ｘ［３：０］＜００１０）を受信し、第１の５入力ルックアップテーブル１０１は５入力関数（Ｘ［７：４］＝＝１０００）？（Ｘ［３：０］＜００１０）：（Ｘ［７：４］＜１０００）を通じて、比較器Ｘ［７：０］＜１０００００１０の結果を演算し、以上の式はＸ［７：４］＝＝１０００が真であることを示す場合、Ｘ［３：０］＜００１０の真偽を出力し、Ｘ［７：４］＝＝１０００が偽であることを示す場合、Ｘ［７：４］＜１０００の真偽を出力し、第２の選択回路数により該比較結果をカスケード出力信号として選択して出力し、第２の選択回路が受信した選択出力信号が１の場合、第２の選択回路が第１の５入力ルックアップテーブル１０１の出力信号を選択して出力することを示す。
第１段のプログラマブル論理回路では、第１の５入力ルックアップテーブル１０１の第４～第１の入力端（Ｄ、Ｃ、Ｂ、Ａ）はＸ［３：０］の４つの２進数を受信し、第１の５入力ルックアップテーブル１０１はＸ［３：０］＜００１０の真偽を演算し、第１の５入力ルックアップテーブル１０１の出力端Ｙから出力された第１の出力信号値が１の場合、Ｘ［３：０］＜００１０が真であることを示し、第１の出力信号値が０の場合、Ｘ［３：０］＜００１０が偽であることを示し、第２の選択回路の選択出力信号値が１の場合、第２の選択回路は第１の出力信号を選択して出力し、第２段のプログラマブル論理回路のカスケード入力信号として機能し、
図１１に示すように、第２段のプログラマブル論理回路では、第２の５入力ルックアップテーブル１０２の第４～第１の入力端（Ｉ、Ｈ、Ｇ、Ｆ）はＸ［７：４］の４つの２進数を受信し、第２の５入力ルックアップテーブル１０２はキャリー伝搬信号Ｘ［７：４］＝０１００（＝等比比較を示す）の真偽を演算して第１の出力ポートＶから第１の選択回路に出力し、第２の５入力ルックアップテーブル１０２はキャリー生成信号Ｘ［７：４］＞０１００の真偽を演算して第２の出力ポートＷから第１の選択回路に出力し、第１の選択回路はキャリー伝搬信号の値に基づいてキャリー生成信号を出力するか、第１段のプログラマブル論理回路からのキャリー入力信号（Ｘ［３：０］＞０００１）を出力するかを決定し、例えばキャリー伝搬信号が０の場合、キャリー生成信号を出力し、キャリー伝搬信号が１の場合、第１段のプログラマブル論理回路からのキャリー入力信号を出力し、キャリー伝搬信号が０、キャリー生成信号が１である場合を例にすると、第１の選択回路はキャリー生成信号を出力し、Ｘ［７：０］＞０１０００００１が真であることを示し、
第２段のプログラマブル論理回路では、第１の５入力ルックアップテーブル１０１の第４～第１の入力端（Ｄ、Ｃ、Ｂ、Ａ）はＸ［７：４］の４つの２進数を受信し、第１の５入力ルックアップテーブル１０１の第５の入力端は第１段のプログラマブル論理回路からのカスケード入力信号（Ｘ［３：０］＜００１０）を受信し、第１の５入力ルックアップテーブル１０１は５入力関数（Ｘ［７：４］＝＝１０００）？（Ｘ［３：０］＜００１０）：（Ｘ［７：４］＜１０００）を通じて、比較器Ｘ［７：０］＜１０００００１０の結果を演算し、以上の式はＸ［７：４］＝＝１０００が真であることを示す場合、Ｘ［３：０］＜００１０の真偽を出力し、Ｘ［７：４］＝＝１０００が偽であることを示す場合、Ｘ［７：４］＜１０００の真偽を出力し、第２の選択回路数により該比較結果をカスケード出力信号として選択して出力し、第２の選択回路が受信した選択出力信号が１の場合、第２の選択回路が第１の５入力ルックアップテーブル１０１の出力信号を選択して出力することを示す。
【0049】
いくつかの実施例では、図１２は本出願の実施例が提供する第２のルックアップテーブル回路の別の概略図であり、図１２に示すように、第２のルックアップテーブル回路は、第５の入力信号およびカスケード入力信号を受信し、第５の入力信号またはカスケード入力信号を選択して出力するために使用される第４の選択回路をさらに含む。
【0050】
本出願の実施例が提供するプログラマブル論理回路は、複数の上記プログラマブル論理回路を設けてカスケードを行う場合、カスケード入力信号は第１のルックアップテーブル回路および第２のルックアップテーブル回路によって入力され、カスケード出力信号は第２の選択回路によって出力されるので、プログラマブル論理回路間の相互接続遅延が改善される。
【0051】
いくつかの実施例では、図１３は、本出願の実施例が提供する第２のルックアップテーブル回路のさらに別の概略図であり、図１３に示すように、第４の選択回路はさらに、第６の入力信号を受信し、第６の入力信号、第５の入力信号およびカスケード入力信号のうちの１つを選択して第２の５入力ルックアップテーブル１０２の第５の入力端に出力するために使用される。
【0052】
いくつかの実施例では、図１４は本出願の実施例が提供する第４の選択回路の概略図であり、図１４に示すように、第４の選択回路は第４のマルチプレクサ０４を含み、第４のマルチプレクサ０４の第１の入力端は第５の入力信号を受信するために使用され、第４のマルチプレクサ０４の第２の入力端は第６の入力信号を受信するために使用され、第４のマルチプレクサ０４の第３の入力端はカスケード入力信号を受信するために使用され、第４のマルチプレクサ０４の出力端は第５の入力信号、第６の入力信号およびカスケード入力信号のうちの１つを選択して第２の５入力ルックアップテーブル１０２の第５の入力端Ｊに出力するために使用される。
【0053】
本出願の実施例が提供するプログラマブル論理回路は、第１のルックアップテーブル回路および第２のルックアップテーブル回路の入力変数を追加し、プログラマブル論理回路は最大７入力変数（入力変数は、第１～第６の入力信号、キャリー入力信号およびカスケード入力信号を含む）を有する。
【0054】
いくつかの実施例では、本出願の実施例が提供するプログラマブル論理回路は、第３のマルチプレクサ０３および第４のマルチプレクサ０４の選択端は、その出力端から出力された信号を制御するためにプログラミングされ、選択端のプログラミング方式はＳＲＡＭプログラミング、Ｆｌａｓｈプログラミング、ヒューズプログラミング、アンチヒューズプログラミングを少なくとも含み、具体的に、マルチプレクサ選択端のプログラミング方式は慣用手段であり、本出願では繰り返さない。
【0055】
【0056】
なお、本出願の実施例が提供するプログラマブル論理回路は、第１～第６の入力信号および選択出力信号は、対応の回路ポートを設けることで外部モジュール／回路からプログラマブル論理回路に転送されてもよく、プログラマブル論理回路の第１の出力信号、第２の出力信号および第３の出力信号は外部回路と相互作用するために対応の回路ポートに転送されてもよく、同様に、キャリー入力信号、キャリー出力信号、カスケード入力信号およびカスケード出力信号も、隣接するプログラマブル論理回路間の接続を実現するために対応のポートを設けてもよい。
【0057】
本出願の実施例が提供するプログラマブル論理回路では、プログラマブル論理回路を加算器として加減算演算を行う場合、キャリー生成信号が単一入力変数に制限されず、多変数関数の加減算演算を行うことができ、加算演算モードにおけるプログラマブル論理デバイスの配置自由度および論理資源の利用効率が向上し、
本出願の実施例が提供するプログラマブル論理回路では、第１のルックアップテーブル回路の第１の出力信号は加算演算結果であり、第２のルックアップテーブル回路の第２の出力信号は加算演算の加数のいずれかであり、第２の選択回路は第１の出力信号または第２の出力信号を選択して出力するので、プログラマブル論理回路は加算演算結果を出力するか、または加算演算の加算値を出力するかを選択することができ、
本出願の実施例が提供するプログラマブル論理回路では、第１のルックアップテーブル回路は第１の出力信号を直接出力することができ、第２のルックアップテーブル回路は第２の出力信号を直接出力することができ、第２の選択回路は第１の出力信号または第２の出力信号を第３の出力信号として選択して出力することができ、第１のルックアップテーブル回路および第２のルックアップテーブル回路の独立した出力を実現し、プログラマブル論理回路は最大３つの出力を有することができ、
さらに、本出願の実施例が提供するプログラマブル論理回路は、ルックアップテーブルカスケードチェーンおよびキャリーチェーンの二重チェーン特性をさらに有し、該特性により、プログラマブル論理回路をデュアルコンパレータとして機能することができ、比較器モードにおけるプログラマブル論理回路の論理資源利用効率が向上し、以下例を挙げて本出願の実施例のデュアルコンパレータ機能を説明する。
本出願の実施例が提供するプログラマブル論理回路では、第１のルックアップテーブル回路の第１の出力信号は加算演算結果であり、第２のルックアップテーブル回路の第２の出力信号は加算演算の加数のいずれかであり、第２の選択回路は第１の出力信号または第２の出力信号を選択して出力するので、プログラマブル論理回路は加算演算結果を出力するか、または加算演算の加算値を出力するかを選択することができ、
本出願の実施例が提供するプログラマブル論理回路では、第１のルックアップテーブル回路は第１の出力信号を直接出力することができ、第２のルックアップテーブル回路は第２の出力信号を直接出力することができ、第２の選択回路は第１の出力信号または第２の出力信号を第３の出力信号として選択して出力することができ、第１のルックアップテーブル回路および第２のルックアップテーブル回路の独立した出力を実現し、プログラマブル論理回路は最大３つの出力を有することができ、
さらに、本出願の実施例が提供するプログラマブル論理回路は、ルックアップテーブルカスケードチェーンおよびキャリーチェーンの二重チェーン特性をさらに有し、該特性により、プログラマブル論理回路をデュアルコンパレータとして機能することができ、比較器モードにおけるプログラマブル論理回路の論理資源利用効率が向上し、以下例を挙げて本出願の実施例のデュアルコンパレータ機能を説明する。
【0058】
さらに、本出願の実施例が提供するプログラマブル論理回路では、複数の上記プログラマブル論理回路を設けてカスケードを行う場合、カスケード入力信号は第１のルックアップテーブル回路および第２のルックアップテーブル回路によって入力され、カスケード出力信号は第２の選択回路によって出力されるため、プログラマブル論理回路間の相互接続遅延が改善される。
【0059】
さらに、本出願の実施例が提供するプログラマブル論理回路では、第１のルックアップテーブル回路および第２のルックアップテーブル回路の入力変数を追加し、プログラマブル論理回路は最大７入力変数を有することができる。
【0060】
以上の内容は、具体的な実施形態と併せて本出願をさらに詳細に説明したが、本出願の具体的な実施はこれらの説明に限定されない。当業者が本出願の概念から逸脱することなく行われた様々な簡単な推論や置換は、すべて本出願の保護範囲に含まれるものとする。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
