(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024162186
(43)【公開日】2024-11-21
(54)【発明の名称】電力変換装置、劣化判定装置及び劣化判定方法
(51)【国際特許分類】
H02M 1/00 20070101AFI20241114BHJP
【ＦＩ】
H02M1/00 H
【審査請求】未請求
【請求項の数】12
【出願形態】ＯＬ
(21)【出願番号】P 2023077503
(22)【出願日】2023-05-09
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(72)【発明者】
【氏名】田中 孝明
【テーマコード（参考）】
5H740
【Ｆターム（参考）】
5H740BA11
5H740BA12
5H740BB05
5H740BB09
5H740BC01
5H740BC02
5H740JA01
5H740JB01
5H740MM01
5H740MM08
5H740MM11
(57)【要約】
【課題】半導体装置の劣化判定の精度向上。
【解決手段】第１主電極、第２主電極及び制御電極を有する半導体素子と、第１主電極に電気的に接続された第１主端子と、第２主電極に電気的に接続された第２主端子と、第２主電極に電気的に接続された補助端子と、制御電極に電気的に接続された制御端子とを有する半導体装置と、半導体素子をスイッチングさせる指令を生成する指令部と、指令に従って制御電極に駆動電圧を印加する駆動部と、補助端子と第２主端子との間の電圧を検出する電圧検出部と、電圧検出部により検出された電圧が閾値電圧以上になると、トリガ信号を生成するトリガ部と、トリガ信号が入力されたときの、第１主端子と第２主端子との間の主端子間に流れる電流に対応する判定値を用いて、半導体装置の劣化を判定する劣化判定部と、を備える、電力変換装置。
【選択図】図３
【解決手段】第１主電極、第２主電極及び制御電極を有する半導体素子と、第１主電極に電気的に接続された第１主端子と、第２主電極に電気的に接続された第２主端子と、第２主電極に電気的に接続された補助端子と、制御電極に電気的に接続された制御端子とを有する半導体装置と、半導体素子をスイッチングさせる指令を生成する指令部と、指令に従って制御電極に駆動電圧を印加する駆動部と、補助端子と第２主端子との間の電圧を検出する電圧検出部と、電圧検出部により検出された電圧が閾値電圧以上になると、トリガ信号を生成するトリガ部と、トリガ信号が入力されたときの、第１主端子と第２主端子との間の主端子間に流れる電流に対応する判定値を用いて、半導体装置の劣化を判定する劣化判定部と、を備える、電力変換装置。
【選択図】図３
【特許請求の範囲】
【請求項1】
第１主電極、第２主電極及び制御電極を有する半導体素子と、前記第１主電極に電気的に接続された第１主端子と、前記第２主電極に電気的に接続された第２主端子と、前記第２主電極に電気的に接続された補助端子と、前記制御電極に電気的に接続された制御端子とを有する半導体装置と、
前記半導体素子をスイッチングさせる指令を生成する指令部と、
前記指令に従って前記制御電極に駆動電圧を印加する駆動部と、
前記補助端子と前記第２主端子との間の電圧を検出する電圧検出部と、
前記電圧検出部により検出された前記電圧が閾値電圧以上になると、トリガ信号を生成するトリガ部と、
前記トリガ信号が入力されたときの、前記第１主端子と前記第２主端子との間の主端子間に流れる電流に対応する判定値を用いて、前記半導体装置の劣化を判定する劣化判定部と、を備える、電力変換装置。
前記半導体素子をスイッチングさせる指令を生成する指令部と、
前記指令に従って前記制御電極に駆動電圧を印加する駆動部と、
前記補助端子と前記第２主端子との間の電圧を検出する電圧検出部と、
前記電圧検出部により検出された前記電圧が閾値電圧以上になると、トリガ信号を生成するトリガ部と、
前記トリガ信号が入力されたときの、前記第１主端子と前記第２主端子との間の主端子間に流れる電流に対応する判定値を用いて、前記半導体装置の劣化を判定する劣化判定部と、を備える、電力変換装置。
【請求項2】
前記劣化判定部は、前記判定値を判定レベルと比較することで、前記半導体装置の劣化を判定する、請求項１に記載の電力変換装置。
【請求項3】
前記半導体装置の運転初期の複数の前記判定値に応じて前記判定レベルを設定する、請求項２に記載の電力変換装置。
【請求項4】
前記劣化判定部は、前記判定値が変化する傾向に基づいて、前記半導体装置の劣化を判定する、請求項１に記載の電力変換装置。
【請求項5】
前記判定値は、前記主端子間に流れる電流に関する値である、請求項１から４のいずれか一項に記載の電力変換装置。
【請求項6】
前記判定値は、前記閾値電圧を前記電流で除算することで得られた値である、請求項１から４のいずれか一項に記載の電力変換装置。
【請求項7】
前記主端子間に流れる電流は、前記主端子間に前記トリガ信号に対応するタイミングで流れる電流である、請求項１から４のいずれか一項に記載の電力変換装置。
【請求項8】
前記主端子間に流れる電流は、前記主端子間に前記トリガ信号に対応するタイミングで流れる電流を推定する電流推定部により推定される値である、請求項１から４のいずれか一項に記載の電力変換装置。
【請求項9】
前記電流推定部は、前記第１主端子又は前記第２主端子から出力される電流の検出値を用いて、前記主端子間に流れる電流を推定する、請求項８に記載の電力変換装置。
【請求項10】
前記トリガ部は、前記半導体素子のターンオンから所定時間経過後に前記トリガ信号の生成を許可する、請求項１から４のいずれか一項に記載の電力変換装置。
【請求項11】
第１主電極及び第２主電極を有する半導体素子と、前記第１主電極に電気的に接続された第１主端子と、前記第２主電極に電気的に接続された第２主端子と、前記第２主電極に電気的に接続された補助端子とを有する半導体装置と、
前記補助端子及び前記第２主端子との間の電圧、又は前記第１主端子と前記第２主端子との間の電圧を検出する電圧検出部と、
前記電圧検出部により検出された前記電圧が閾値電圧以上になると、トリガ信号を生成するトリガ部と、
前記トリガ信号が入力されたときの、前記第１主端子と前記第２主端子との間の主端子間に流れる電流に対応する判定値を用いて、前記半導体装置の劣化を判定する劣化判定部と、を備える、劣化判定装置。
前記補助端子及び前記第２主端子との間の電圧、又は前記第１主端子と前記第２主端子との間の電圧を検出する電圧検出部と、
前記電圧検出部により検出された前記電圧が閾値電圧以上になると、トリガ信号を生成するトリガ部と、
前記トリガ信号が入力されたときの、前記第１主端子と前記第２主端子との間の主端子間に流れる電流に対応する判定値を用いて、前記半導体装置の劣化を判定する劣化判定部と、を備える、劣化判定装置。
【請求項12】
第１主電極及び第２主電極を有する半導体素子と、前記第１主電極に電気的に接続された第１主端子と、前記第２主電極に電気的に接続された第２主端子と、前記第２主電極に電気的に接続された補助端子とを有する半導体装置の劣化を判定する方法であって、
前記補助端子及び前記第２主端子との間の電圧、又は前記第１主端子と前記第２主端子との間の電圧を検出し、
検出された前記電圧が閾値電圧以上になると、トリガ信号を生成し、
前記トリガ信号が入力されたときの、前記第１主端子と前記第２主端子との間の主端子間に流れる電流に対応する判定値を用いて、前記半導体装置の劣化を判定する、劣化判定方法。
前記補助端子及び前記第２主端子との間の電圧、又は前記第１主端子と前記第２主端子との間の電圧を検出し、
検出された前記電圧が閾値電圧以上になると、トリガ信号を生成し、
前記トリガ信号が入力されたときの、前記第１主端子と前記第２主端子との間の主端子間に流れる電流に対応する判定値を用いて、前記半導体装置の劣化を判定する、劣化判定方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、電力変換装置、劣化判定装置及び劣化判定方法に関する。
【背景技術】
【0002】
従来、半導体素子の一の主電極端子とゲート電極端子との間のゲート電圧および該一の主電極端子と他の主電極端子との間の電圧に基づいて半導体素子の接合部の劣化を検出して警報信号を出力する劣化検出回路が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２２－３６６３３号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、従来の劣化検出回路には、半導体装置の劣化を判定する精度を向上させる余地がある。
【0005】
本開示は、半導体装置の劣化を精度良く判定可能な電力変換装置、劣化判定装置及び劣化判定方法を提供する。
【課題を解決するための手段】
【0006】
本開示の一態様では、
第１主電極、第２主電極及び制御電極を有する半導体素子と、前記第１主電極に電気的に接続された第１主端子と、前記第２主電極に電気的に接続された第２主端子と、前記第２主電極に電気的に接続された補助端子と、前記制御電極に電気的に接続された制御端子とを有する半導体装置と、
前記半導体素子をスイッチングさせる指令を生成する指令部と、
前記指令に従って前記制御電極に駆動電圧を印加する駆動部と、
前記補助端子と前記第２主端子との間の電圧を検出する電圧検出部と、
前記電圧検出部により検出された前記電圧が閾値電圧以上になると、トリガ信号を生成するトリガ部と、
前記トリガ信号が入力されたときの、前記第１主端子と前記第２主端子との間の主端子間に流れる電流に対応する判定値を用いて、前記半導体装置の劣化を判定する劣化判定部と、を備える、電力変換装置が提供される。
第１主電極、第２主電極及び制御電極を有する半導体素子と、前記第１主電極に電気的に接続された第１主端子と、前記第２主電極に電気的に接続された第２主端子と、前記第２主電極に電気的に接続された補助端子と、前記制御電極に電気的に接続された制御端子とを有する半導体装置と、
前記半導体素子をスイッチングさせる指令を生成する指令部と、
前記指令に従って前記制御電極に駆動電圧を印加する駆動部と、
前記補助端子と前記第２主端子との間の電圧を検出する電圧検出部と、
前記電圧検出部により検出された前記電圧が閾値電圧以上になると、トリガ信号を生成するトリガ部と、
前記トリガ信号が入力されたときの、前記第１主端子と前記第２主端子との間の主端子間に流れる電流に対応する判定値を用いて、前記半導体装置の劣化を判定する劣化判定部と、を備える、電力変換装置が提供される。
【0007】
本開示の他の一態様では、
第１主電極及び第２主電極を有する半導体素子と、前記第１主電極に電気的に接続された第１主端子と、前記第２主電極に電気的に接続された第２主端子と、前記第２主電極に電気的に接続された補助端子とを有する半導体装置と、
前記補助端子及び前記第２主端子との間の電圧、又は前記第１主端子と前記第２主端子との間の電圧を検出する電圧検出部と、
前記電圧検出部により検出された前記電圧が閾値電圧以上になると、トリガ信号を生成するトリガ部と、
前記トリガ信号が入力されたときの、前記第１主端子と前記第２主端子との間の主端子間に流れる電流に対応する判定値を用いて、前記半導体装置の劣化を判定する劣化判定部と、を備える、劣化判定装置が提供される。
第１主電極及び第２主電極を有する半導体素子と、前記第１主電極に電気的に接続された第１主端子と、前記第２主電極に電気的に接続された第２主端子と、前記第２主電極に電気的に接続された補助端子とを有する半導体装置と、
前記補助端子及び前記第２主端子との間の電圧、又は前記第１主端子と前記第２主端子との間の電圧を検出する電圧検出部と、
前記電圧検出部により検出された前記電圧が閾値電圧以上になると、トリガ信号を生成するトリガ部と、
前記トリガ信号が入力されたときの、前記第１主端子と前記第２主端子との間の主端子間に流れる電流に対応する判定値を用いて、前記半導体装置の劣化を判定する劣化判定部と、を備える、劣化判定装置が提供される。
【0008】
本開示の他の一態様では、
第１主電極及び第２主電極を有する半導体素子と、前記第１主電極に電気的に接続された第１主端子と、前記第２主電極に電気的に接続された第２主端子と、前記第２主電極に電気的に接続された補助端子とを有する半導体装置の劣化を判定する方法であって、
前記補助端子及び前記第２主端子との間の電圧、又は前記第１主端子と前記第２主端子との間の電圧を検出し、
検出された前記電圧が閾値電圧以上になると、トリガ信号を生成し、
前記トリガ信号が入力されたときの、前記第１主端子と前記第２主端子との間の主端子間に流れる電流に対応する判定値を用いて、前記半導体装置の劣化を判定する、劣化判定方法が提供される。
第１主電極及び第２主電極を有する半導体素子と、前記第１主電極に電気的に接続された第１主端子と、前記第２主電極に電気的に接続された第２主端子と、前記第２主電極に電気的に接続された補助端子とを有する半導体装置の劣化を判定する方法であって、
前記補助端子及び前記第２主端子との間の電圧、又は前記第１主端子と前記第２主端子との間の電圧を検出し、
検出された前記電圧が閾値電圧以上になると、トリガ信号を生成し、
前記トリガ信号が入力されたときの、前記第１主端子と前記第２主端子との間の主端子間に流れる電流に対応する判定値を用いて、前記半導体装置の劣化を判定する、劣化判定方法が提供される。
【発明の効果】
【0009】
本開示によれば、半導体装置の劣化を精度良く判定できる。
【図面の簡単な説明】
【0010】
【図1】本実施形態に係る電力変換装置の構成例を示す図である。
【図2】本実施形態に係る半導体装置の構成例を示す平面図である。
【図3】第１実施形態に係る劣化判定装置の構成例を示す図である。
【図4】半導体装置の両主端子間の通電状態での電流Icの検出動作に伴う各部の波形を例示するタイミングチャートである。
【図5】第１実施形態に係る劣化判定装置の動作を例示するタイミングチャートである。
【図6】運転時間に対応させてメモリに記録される電気抵抗成分Reeの推定値の変化を例示する図である。
【図7】第２実施形態に係る劣化判定装置の構成例を示す図である。
【図8】第２実施形態に係る劣化判定装置の動作を例示するタイミングチャートである。
【図9】第３実施形態に係る劣化判定装置の動作を例示するタイミングチャートである。
【発明を実施するための形態】
【0011】
以下、実施形態について説明する。
【0012】
近年、電力変換装置は、高信頼化が求められる用途（電力系統、または、電車もしくは自動車等の移動体など）に拡大し、それに伴い、電力変換装置の高信頼化の要求が高まっている。この要求に対して、故障を予知して事前に対策を講ずる予知保全の実現への期待が高まっている。
【0013】
電力変換装置の主な故障要因の一つとしてパワー半導体モジュール等の半導体装置が挙げられる。半導体装置には、パワー半導体チップ等の半導体素子が含まれている。半導体装置の主な故障は、電流導通や半導体素子のスイッチング動作によって繰り返し発生する熱応力ストレスがボンディングワイヤ又ははんだを劣化させることで生ずる。
【0014】
電力変換装置等のパワーエレクトロニクス機器に搭載される半導体装置が劣化した状態で動作し続けると、半導体装置又はパワーエレクトロニクス機器が故障するおそれがある。そのため、劣化を精度良く検出し、ＣＢＭ（Condition Based Maintenance）を実現する需要が高まっている。
【0015】
本実施形態に係る電力変換装置、劣化判定装置及び劣化判定方法は、半導体装置の劣化を精度良く判定する。以下、本実施形態に係る電力変換装置、劣化判定装置及び劣化判定方法について説明する。
【0016】
＜電力変換装置＞
図１は、本実施形態に係る電力変換装置の構成例を示す図である。図１に示す電力変換装置２００は、直流の電源３３から供給される直流電力を、負荷１４に供給する交流電力に変換する主回路部１０と、主回路部１０の電力変換動作を制御する制御装置２０とを備える。図１は、主回路部１０が直流電力を三相の交流電力に変換する形態を例示する。
図１は、本実施形態に係る電力変換装置の構成例を示す図である。図１に示す電力変換装置２００は、直流の電源３３から供給される直流電力を、負荷１４に供給する交流電力に変換する主回路部１０と、主回路部１０の電力変換動作を制御する制御装置２０とを備える。図１は、主回路部１０が直流電力を三相の交流電力に変換する形態を例示する。
【0017】
主回路部１０は、複数のパワー半導体モジュール１１１～１１６、複数の電圧検出部ＶＤ１～ＶＤ６、複数のゲート駆動部ＰＤ１～ＰＤ６及び電流検出部３０を備える。パワー半導体モジュール１１１～１１６は、電力変換用の半導体装置の一例である。
【0018】
図１には、パワー半導体モジュールとして、インバータの１アーム分のIGBTチップ及びそれと逆並列に接続されたダイオードチップ（FWDチップ）が組み込まれた1in1パッケージのIGBTモジュールが例示されている。IGBTは、Insulated Gate Bipolar Transistorの略語であり、IGBTチップは、パワー半導体素子の一例であり、FWDチップは、整流素子の一例である。しかしながら、パワー半導体モジュールのパッケージ構成は、6in1などの他の種類のパッケージ構成でもよいし、パワー半導体モジュールに構成されるパワー半導体素子は、MOSFETなどの他の種類のパワー半導体素子でもよい。MOSFETは、Metal Oxide Semiconductor Field Effect Transistorの略語である。
【0019】
複数のパワー半導体モジュール１１１～１１６は、それぞれ同じ構成でよく、複数の電圧検出部ＶＤ１～ＶＤ６は、それぞれ同じ構成でよく、複数のゲート駆動部ＰＤ１～ＰＤ６は、それぞれ同じ構成でよい。
【0020】
ｕ相の上アームのパワー半導体モジュール１１１は、IGBTチップＱ１及びFWDチップＤ１を有する。また、パワー半導体モジュール１１１は、コレクタ端子Ｃ、エミッタ端子Ｅ、ゲート端子Ｇ及び補助エミッタ端子Ｅｓを有する。コレクタ端子Ｃは、第１主端子の一例であり、エミッタ端子Ｅは、第２主端子の一例であり、ゲート端子Ｇは、制御端子の一例であり、補助エミッタ端子Ｅｓは、補助端子の一例である。
【0021】
IGBTチップＱ１は、コレクタ電極１１ｃ、エミッタ電極１１ｅ及びゲート電極１１ｇを有するスイッチング素子（半導体素子）の一例である。コレクタ電極１１ｃは、第１主電極の一例であり、エミッタ電極１１ｅは、第２主電極の一例であり、ゲート電極１１ｇは、制御電極の一例である。
【0022】
FWDチップＤ１は、アノード電極１１ａ及びカソード電極１１ｋを有する整流素子（半導体素子）の一例である。
【0023】
コレクタ端子Ｃは、コレクタ電極１１ｃ及びカソード電極１１ｋに電気的に接続されている。エミッタ端子Ｅは、エミッタ電極１１ｅ及びアノード電極１１ａに電気的に接続される。ゲート端子Ｇは、ゲート電極１１ｇに電気的に接続されている。補助エミッタ端子Ｅｓは、エミッタ電極１１ｅ及びアノード電極１１ａに電気的に接続されている。
【0024】
ｕ相の下アームのパワー半導体モジュール１１２は、IGBTチップＱ２及びFWDチップＤ２を有する。ｖ相の上アームのパワー半導体モジュール１１３は、IGBTチップＱ３及びFWDチップＤ３を有する。ｖ相の下アームのパワー半導体モジュール１１４は、IGBTチップＱ４及びFWDチップＤ４を有する。ｗ相の上アームのパワー半導体モジュール１１５は、IGBTチップＱ５及びFWDチップＤ５を有する。ｗ相の下アームのパワー半導体モジュール１１６は、IGBTチップＱ６及びFWDチップＤ６を有する。パワー半導体モジュール１１２～１１６は、パワー半導体モジュール１１１の上述の構成と同じである。
【0025】
ゲート駆動部ＰＤ１は、制御装置２０から供給されるオン又はオフのスイッチング指令S1に従って、IGBTチップＱ１のゲート電極１１ｇを駆動する回路である。同様に、ゲート駆動部ＰＤ２～ＰＤ６は、それぞれ、制御装置２０から供給されるオン又はオフのスイッチング指令S2～S6に従って、IGBTチップＱ２～Ｑ６のゲート電極１１ｇを駆動する回路である。ゲート駆動部ＰＤ１～ＰＤ６は、制御装置２０からのスイッチング指令S1～S6に従って、ゲート端子Ｇと補助エミッタ端子Ｅｓとの間にパワー半導体モジュール１１１～１１６のIGBTチップＱ１～Ｑ６をスイッチングさせる駆動電圧を印加する駆動部である。
【0026】
電圧検出部ＶＤ１は、パワー半導体モジュール１１１の補助エミッタ端子Ｅｓとエミッタ端子Ｅとの間の電圧Vee1を検出し、Vee1の検出値を制御装置２０へ送信する回路である。同様に、電圧検出部ＶＤ２～ＶＤ６は、パワー半導体モジュール１１２～１１６の補助エミッタ端子Ｅｓとエミッタ端子Ｅとの間の電圧Vee2～Vee6を検出し、Vee2～Vee6の検出値を制御装置２０へ送信する回路である。
【0027】
電流検出部３０は、パワー半導体モジュール１１１～１１６と負荷１４との間に流れる三相の交流電流iu,iv,iwを検出し、交流電流iu,iv,iwの検出値を制御装置２０へ送信する。電流検出部３０は、例えば、三相の交流電流iu,iv,iwを検出する電流センサを含む。交流電流iu,iv,iwは、負荷１４に流れる負荷電流である。
【0028】
制御装置２０は、例えば、ＣＰＵ（Central Processing Unit）等のプロセッサ及びメモリを備える制御部である。制御装置２０の機能は、メモリに記憶されたプログラムによって、プロセッサが動作することにより実現される。制御装置２０の機能は、ＦＰＧＡ（Field Programmable Gate Array）又はＡＳＩＣ（Application Specific Integrated Circuit）によって実現されてもよい。
【0029】
主回路部１０は、ヒートシンク温度検出部８０を備えてもよい。ヒートシンク温度検出部８０は、パワー半導体モジュール１１１～１１６を冷却するためのヒートシンク（例えば、フィンなど）の温度を検出し、ヒートシンクの温度検出値Thを制御装置２０に送信する。ヒートシンク温度検出部８０は、例えば、ヒートシンクの温度を検出する温度センサを含む。
【0030】
＜半導体装置＞
図２は、本実施形態に係る半導体装置の構成例を示す平面図である。図２は、例えば、インバータの１アーム分の回路構成を示す。ｕ相の上アームの回路構成の場合、半導体装置１０１は、例えば、上述のパワー半導体モジュール１１１に相当する。各アームの回路構成は互いに同一であるため、以下では、特に断りのない限り、ｕ相の上アームを例に挙げて説明する。
図２は、本実施形態に係る半導体装置の構成例を示す平面図である。図２は、例えば、インバータの１アーム分の回路構成を示す。ｕ相の上アームの回路構成の場合、半導体装置１０１は、例えば、上述のパワー半導体モジュール１１１に相当する。各アームの回路構成は互いに同一であるため、以下では、特に断りのない限り、ｕ相の上アームを例に挙げて説明する。
【0031】
図２に示す半導体装置１０１は、絶縁基板５、コレクタ端子Ｃ、エミッタ端子Ｅ、補助エミッタ端子Ｅｓ、ゲート端子Ｇ、IGBTチップＱ１、FWDチップＤ１及びワイヤ１５，１６，１７，１８，１９を備える。
【0032】
絶縁基板５は、IGBTチップＱ１及びFWDチップＤ１が実装される基板であり、例えばＤＣＢ(Direct Copper Bonding)基板、ＡＭＢ(Active Metal Blazing)基板等を採用することができる。絶縁基板５は、はんだ等の接合材を介してベース基板（不図示）上に固定される。
【0033】
絶縁基板５は、絶縁層５ａ及び配線層５ｃを含む。絶縁層５ａは、例えば、セラミック板である。配線層５ｃは、絶縁層５ａの上面に設けられ、例えば、銅等の導電性金属により形成された導体層である。配線層５ｃは、少なくとも一つの導体パターンを含む。
【0034】
IGBTチップＱ１は、半導体装置１０１に組み込まれる半導体素子であり、表面１２及び裏面１３のそれぞれに電極を有する半導体スイッチング素子である。IGBTチップＱ１は、Ｓｉ半導体素子でもＳｉＣ半導体素子でもよい。
【0035】
IGBTチップＱ１は、エミッタ電極１１ｅ及びゲート電極１１ｇが形成された表面１２と、コレクタ電極１１ｃが形成された裏面１３とを有する。コレクタ電極１１ｃは、IGBTチップＱ１が有する第１主電極の一例である。エミッタ電極１１ｅは、IGBTチップＱ１が有する第２主電極の一例である。ゲート電極１１ｇは、IGBTチップＱ１が有する制御電極の一例である。IGBTチップＱ１は、コレクタ電極１１ｃがはんだ等の接合材により配線層５ｃの導体パターンと接合することで、裏面１３にて絶縁基板５上に固定される。
【0036】
FWDチップＤ１は、半導体装置１０１に組み込まれる半導体素子であり、表面８及び裏面９のそれぞれに電極を有する半導体ダイオード素子である。FWDチップＤ１は、Ｓｉ半導体素子でもＳｉＣ半導体素子でもよい。
【0037】
FWDチップＤ１は、アノード電極１１ａが形成された表面８と、カソード電極１１ｋが形成された裏面９とを有する。FWDチップＤ１は、カソード電極１１ｋがはんだ等の接合材により配線層５ｃの導体パターンに接合することで、裏面９にて絶縁基板５上に固定される。カソード電極１１ｋは、配線層５ｃの導体パターンにより、コレクタ電極１１ｃに電気的に接続される。
【0038】
コレクタ端子Ｃ、エミッタ端子Ｅ、ゲート端子Ｇ及び補助エミッタ端子Ｅｓは、半導体装置１０１の外部と接続するための外部端子である。これらの各外部端子は、例えば、銅、アルミニウム等の導電性金属を用いて円柱状又は平板状に成形されている。
【0039】
コレクタ端子Ｃは、ワイヤ１９を介して、コレクタ電極１１ｃ及びカソード電極１１ｋに電気的に接続されている。
【0040】
エミッタ端子Ｅは、ワイヤ１５を介してエミッタ電極１１ｅに電気的に接続され、ワイヤ１８を介してアノード電極１１ａに電気的に接続されている。
【0041】
ゲート端子Ｇは、ワイヤ１７を介して、ゲート電極１１ｇに電気的に接続されている。
【0042】
補助エミッタ端子Ｅｓは、ワイヤ１６を介して、エミッタ電極１１ｅに電気的に接続されている。
【0043】
ワイヤ１５～１９は、例えば、銅、アルミニウム等の導電性金属又は鉄アルミ合金等の導電性合金を用いて形成されたボンディングワイヤである。ワイヤ１５は、IGBTチップＱ１の表面電極であるエミッタ電極１１ｅを、エミッタ端子Ｅが設けられた配線層の導体パターンに接続する一又は複数（例えば、３本）の線状部材である。ワイヤ１６は、IGBTチップＱ１の表面電極であるエミッタ電極１１ｅを、補助エミッタ端子Ｅｓが設けられた配線層の導体パターンに接続する一又は複数（例えば、１本）の線状部材である。ワイヤ１７は、IGBTチップＱ１の表面電極であるゲート電極１１ｇを、ゲート端子Ｇが設けられた配線層の導体パターンに接続する一又は複数（例えば、１本）の線状部材である。ワイヤ１８は、IGBTチップＱ１の表面電極であるエミッタ電極１１ｅとFWDチップＤ１の表面電極であるアノード電極１１ａとの間を接続する一又は複数（例えば、３本）の線状部材である。ワイヤ１９は、配線層５ｃの導体パターンとコレクタ端子Ｃが設けられた配線層の導体パターンとの間を接続する一又は複数（例えば、３本）の線状部材である。ワイヤ１５は、第１ワイヤ又は主ワイヤの一例である。ワイヤ１６は、第２ワイヤ又は補助ワイヤの一例である。
【0044】
半導体装置１０１に流れる電流Icは、ワイヤ１５，１８，１９に流れるが、ワイヤ１６，１７には流れない。コレクタ端子Ｃから半導体装置１０１に流入する電流Icは、配線層５ｃの導体パターン及び接合材を介してコレクタ電極１１ｃに流れ、IGBTチップＱ１を通過する。そして、エミッタ電極１１ｅから出力された電流Icは、ワイヤ１５及び導体パターンを介して、エミッタ端子Ｅへ流れる。逆に、エミッタ端子Ｅから半導体装置１０１に流入する電流Icは、導体パターン及びワイヤ１５，１８を介してアノード電極１１ａに流れ、FWDチップＤ１を通過する。そして、カソード電極１１ｋ又はコレクタ電極１１ｃから出力された電流Icは、接合材、配線層５ｃの導体パターン及びワイヤ１９を介して、コレクタ端子Ｃへ流れる。
【0045】
IGBTチップＱ１及びFWDチップＤ１は、それぞれ、接合材、絶縁基板５、接合材、ベース基板、サーマルグリース及びヒートシンクの順路で熱的に接続される。ヒートシンクから外気中に放熱されることで、各チップは冷却される。
【0046】
半導体装置１０１は、各チップに流れる電流やスイッチングにより発生する繰り返し発熱により、劣化することが知られている。主な劣化部位として、ワイヤとチップ又は配線パターンとのワイヤ接合部、チップ下のはんだ等の接合材などが挙げられる。ワイヤ接合部が劣化すると主に電気抵抗が増加し、チップ下のはんだ等の接合材が劣化すると主に熱抵抗が増加する。サーマルグリースは、半導体装置１０１又はヒートシンクの温度変化に伴い劣化する。サーマルグリースが劣化すると、熱抵抗が増加する。ヒートシンクは、フィンの目詰まりや送風ファンの故障などにより、熱抵抗が増加する。
【0047】
＜第１実施形態に係る劣化判定装置＞
図３は、第１実施形態に係る劣化判定装置の構成例を示す図である。図３に示す劣化判定装置３０１は、半導体装置１０１の劣化を判定する。図３は、例えば、インバータの１アーム分の回路構成を示す。ｕ相の上アームの回路構成の場合、半導体装置１０１は、例えば、上述のパワー半導体モジュール１１１に相当する。各アームの回路構成は互いに同一であるため、以下では、特に断りのない限り、ｕ相の上アームを例に挙げて説明する。図３には、コレクタ端子Ｃとコレクタ電極１１ｃとの間の接合材及びワイヤ１９（図２参照）を含む電気抵抗成分Rsと、エミッタ端子Ｅとエミッタ電極１１ｅとの間のワイヤ１５（図２参照）を含む電気抵抗成分Reeとが図示されている。
図３は、第１実施形態に係る劣化判定装置の構成例を示す図である。図３に示す劣化判定装置３０１は、半導体装置１０１の劣化を判定する。図３は、例えば、インバータの１アーム分の回路構成を示す。ｕ相の上アームの回路構成の場合、半導体装置１０１は、例えば、上述のパワー半導体モジュール１１１に相当する。各アームの回路構成は互いに同一であるため、以下では、特に断りのない限り、ｕ相の上アームを例に挙げて説明する。図３には、コレクタ端子Ｃとコレクタ電極１１ｃとの間の接合材及びワイヤ１９（図２参照）を含む電気抵抗成分Rsと、エミッタ端子Ｅとエミッタ電極１１ｅとの間のワイヤ１５（図２参照）を含む電気抵抗成分Reeとが図示されている。
【0048】
エミッタ電極１１ｅとエミッタ端子Ｅとの間の電気的な接続部分の劣化が進行すると、電気抵抗成分Reeが上昇する。図３に示す劣化判定装置３０１は、電気抵抗成分Reeの上昇を検知することで、半導体装置１０１の劣化を判定する。
【0049】
次に、劣化判定装置３０１の構成について説明する。劣化判定装置３０１は、半導体装置１０１、ゲート駆動部４０、電圧検出部５１、電流検出部３０、トリガ部７０及び制御部２１を備える。
【0050】
ゲート駆動部４０は、制御部２１からのスイッチング指令Sgに従って、半導体装置１０１のゲート端子Ｇと補助エミッタ端子Ｅｓとの間に半導体装置１０１のIGBTチップＱ１をスイッチングさせる駆動電圧を印加するゲート駆動回路である。ゲート駆動部４０は、例えば、上述のゲート駆動部ＰＤ１に相当する。スイッチング指令Sgは、IGBTチップＱ１のスイッチングタイミング（ターンオンタイミング及びターンオフタイミング）を指示する上述のスイッチング指令S1に相当する。
【0051】
電圧検出部５１は、半導体装置１０１の補助エミッタ端子Ｅｓとエミッタ端子Ｅとの間の電圧Veeを検出し、検出された電圧Veeをトリガ部７０へ出力する回路である。
【0052】
電流検出部３０は、コレクタ端子Ｃ又はエミッタ端子Ｅから出力される交流電流iuを検出し、交流電流iuの検出値を制御部２１に出力する。
【0053】
トリガ部７０は、電圧検出部５１により検出された電圧Veeが閾値電圧Veeth以上になると、トリガ信号Strを生成する回路である。トリガ信号Strは、電圧検出部５１により検出された電圧Veeが閾値電圧Veeth以上であることを表す。トリガ信号Strは、タイミング信号ともいう。トリガ部７０は、電圧検出部５１により検出された電圧Veeが閾値電圧Veeth以上であることをトリガにトリガ信号Strを出力する。
【0054】
なお、トリガ部７０は、制御部２１に設けられてもよい。
【0055】
トリガ部７０は、この例では、コンパレータ７１及びアイソレータ７２から構成される。
【0056】
コンパレータ７１は、電圧検出部５１により検出された電圧Veeを所定の閾値電圧Veethと比較する。コンパレータ７１は、検出された電圧Veeが閾値電圧Veethよりも高いとき、トリガ信号Strをアサートする（この例では、トリガ信号Strの論理レベルをハイレベルとする）。一方、コンパレータ７１は、検出された電圧Veeが閾値電圧Veethよりも低いとき、トリガ信号Strをネゲートする（この例では、トリガ信号Strの論理レベルをローレベルとする）。
【0057】
アイソレータ７２は、コンパレータ７１と制御部２１との間の電気的な絶縁を確保した状態で、コンパレータ７１から出力されたトリガ信号Strを制御部２１に転送する。アイソレータ７２の具体例として、フォトカプラ等が挙げられる。
【0058】
制御部２１は、半導体装置１０１のスイッチングを制御するコントローラである。制御部２１は、上述の制御装置２０（図１）に相当するが、制御装置２０とは異なるコントローラでもよい。制御部２１は、指令部２２、電流推定部２３及び劣化判定部２４を有する。
【0059】
指令部２２は、電流検出部３０から取得した交流電流iu,iv,iwの検出値等に基づいて、IGBTチップＱ１をスイッチングさせるスイッチング指令Sgを生成する。
【0060】
半導体装置１０１には、電流Icが流れる。電流Icの符号は、例えば、コレクタ端子ＣからIGBTチップＱ１を経由してエミッタ端子Ｅへ流れる方向を正とし、エミッタ端子ＥからFWDチップＤ１を経由してコレクタ端子Ｃへ流れる方向を負とする。インバータの場合、制御部２１の電流推定部２３は、電流検出部３０から取得した交流電流iu,iv,iwと指令部２２から取得したスイッチング指令Sgのオン指令又はオフ指令の状態とによって、電流Icがどちらの方向に流れているか判定できる。
【0061】
図４は、半導体装置の両主端子間の通電状態での電流Icの検出動作に伴う各部の波形を例示するタイミングチャートである。図の例では、交流電流iuは正弦波の負荷電流であり、Ｕ相電圧指令は正弦波電圧である。Ｕ相の上下アームのオン状態とオフ状態は、Ｕ相電圧指令とキャリア波の大小関係によって決まる。図の例では、制御装置２０は、Ｕ相電圧指令がキャリア波よりも大きい期間では、IGBTチップＱ１をオン且つIGBTチップＱ２をオフとするスイッチング指令S1を出力する。一方、制御装置２０は、Ｕ相電圧指令がキャリア波よりも小さい期間では、IGBTチップＱ１をオフ且つIGBTチップＱ２をオンとするスイッチング指令S1を出力する。
【0062】
IGBTチップＱ１がオン且つ交流電流iuが正のときに、交流電流iuと同じ電流がIGBTチップＱ１に流れる。IGBTチップＱ２がオフ且つ交流電流iuが負のときに、交流電流iuと同じ電流がFWDチップＤ１に流れる。
【0063】
電流推定部２３（図３）は、トリガ信号Strが入力（アサート）されると、電流iuの検出値を電流検出部３０から取得する。トリガ信号Strは、検出された電圧Veeが正の閾値電圧Veethよりも高いとき、アサートされる。
【0064】
電流推定部２３は、電流検出部３０により検出された電流iuの検出値を、トリガ信号Strに対応するタイミングでサンプリングする。これにより、電流推定部２３は、コレクタ端子ＣからIGBTチップＱ１及び電気抵抗成分Reeを経由してエミッタ端子Ｅへ電流Icが流れている状態（通電状態Ａ）において、トリガ信号Strに対応するタイミングで流れている電流Icの値を推定できる。
【0065】
なお、IGBTチップがオン状態（通電状態）のときの主端子間の電流Icの検出方法は、これに限られない。例えば、主端子間の電流Icは、ロゴスキーコイルなどの電流計測手段により測定されてもよい。
【0066】
このように、図３に示す半導体装置１０１の導通時には、コレクタ端子Ｃとエミッタ端子Ｅとの間（主端子間）に、主電流（この例では、電流Ic）が流れている。電流Icが主端子間に流れている時、半導体装置１０１の主端子間で発生する電圧降下は、コレクタ端子Ｃとエミッタ電極１１ｅとの間の電圧降下と、エミッタ電極１１ｅとエミッタ端子Ｅとの間の電圧降下とを含む。
【0067】
コレクタ端子Ｃとエミッタ電極１１ｅとの間の電圧降下は、主に、IGBTチップＱ１の電圧降下と、チップ下のはんだ等の接合材を含む電気抵抗成分Rsによる電圧降下とを含む。エミッタ電極１１ｅとエミッタ端子Ｅとの間の電圧降下は、主に、エミッタ電極１１ｅとエミッタ端子Ｅとの間を電気的に接続するワイヤ１５を含む電気抵抗成分Reeによる電圧降下を含む。
【0068】
劣化判定部２４は、閾値電圧Veethを電流推定部２３により推定された電流（トリガ信号Strに対応するタイミングで流れている電流Ic）で除算することで、電気抵抗成分Reeの推定値を算出する。劣化判定部２４は、電気抵抗成分Reeの推定値を、半導体装置１０１の劣化判定のための判定値として使用する。
【0069】
劣化判定部２４は、電気抵抗成分Reeの推定値を所定の判定レベルと比較することで、半導体装置１０１の劣化を判定してもよい。劣化判定部２４は、例えば、電気抵抗成分Reeの推定値が所定の判定レベルを超えることが検出された場合、半導体装置１０１の劣化（エミッタ電極１１ｅとエミッタ端子Ｅとの間の電気的な接続部分）が劣化したと判定し、当該劣化を知らせるアラームを発報する。
【0070】
このように、本実施形態の劣化判定装置３０１は、電流推定部２３により推定された電流（トリガ信号Strに対応するタイミングで流れている電流Ic）に対応する判定値を用いて半導体装置１０１の劣化を判定する。これにより、電圧検出部５１により検出された電圧Veeが閾値電圧Veeth以上となるタイミングに同期した特定のタイミングで流れている電流Icが判定値に加味されるので、劣化判定の精度が向上する。なお、電圧検出部５１により検出された電圧Veeが閾値電圧Veeth以上となるタイミングに同期した特定のタイミングとは、電圧Veeが閾値電圧Veeth以上となる瞬間（タイミング）と同一のタイミングとは限らない。
【0071】
例えば、IGBTチップＱ１のターンオン直後に電圧検出部５１により検出された電圧Veeが閾値電圧Veeth以上となるタイミングと同一のタイミングで流れている電流Icに対応する判定値は、半導体装置１０１の劣化判定のための判定値として使用されなくてもよい。これは、IGBTチップＱ１のターンオン直後の期間においては、サージ電流などにより定常状態と比べ過大な電流Icが流れている可能性が高いためである。したがって、IGBTチップＱ１のターンオン直後を除く定常状態で流れている電流Icに対応する判定値を用いて半導体装置１０１の劣化を判定することで、半導体装置１０１の劣化が進行していない段階において、劣化判定装置３０１が半導体装置１０１の劣化を誤判定する可能性を抑制することができる。
【0072】
また、劣化判定装置３０１は、トリガ信号Strに対応するタイミングで流れている電流Icを測定することで半導体装置１０１の劣化を測定する。すなわち、劣化測定にはトリガ信号Strを制御部２１に入力すればよいため、高電位部となる半導体装置１０１との電気的な絶縁はコンパレータ７１の出力のみでよい。つまり、高電位部となる半導体装置１０１の電圧（図３では、電圧Vee）を、制御部２１に入力するための耐圧性能を有するＡＤコンバータが不要である。よって、劣化判定装置３０１は、半導体装置１０１の劣化を簡素な構成で判定できる。
【0073】
次に、劣化判定装置３０１のより詳細な構成及び動作について説明する。
【0074】
図５は、第１実施形態に係る劣化判定装置の動作を例示するタイミングチャートである。電圧検出部５１は、電圧Veeを検出し、トリガ部７０は、検出された電圧Veeを所定の閾値電圧Veethとコンパレータ７１により比較する。
【0075】
閾値電圧Veethは、例えば、半導体装置１０１の劣化が進む前の半導体装置１０１又は電力変換装置のハーフロード時の電圧Veeに設定される。半導体装置１０１又は電力変換装置のハーフロードとは、半導体装置１０１又は電力変換装置の定格電力の４０％以上６０％以下の電力が出力されている状態と定義されてもよい。出力電力が定格電力に近い重負荷の発生頻度はあまり高くないので、閾値電圧Veethが重負荷時の電圧Veeに設定されると、劣化の判定間隔が長くなる可能性がある。一方、出力電力が零に近い軽負荷時の電圧Veeの大きさは小さくなるので、閾値電圧Veethが軽負荷時の電圧Veeに設定されると、ノイズに弱くなる可能性がある。したがって、これらの可能性が考えられる場合、閾値電圧Veethは、ハーフロード時の電圧Veeに設定されることが好ましい。なお、閾値電圧Veethは、ハーフロード時よりも電圧値が低い又は高い電圧Veeに設定されてもよい。
【0076】
トリガ部７０は、電圧Veeが閾値電圧Veethよりも高いときにハイレベル（Ｈ）の状態となり、電圧Veeが閾値電圧Veethよりも低いときにローレベル（Ｌ）の状態となるトリガ信号Strを生成する。トリガ信号Strは、アイソレータ７２を経由して制御部２１へ伝送される。制御部２１の電流推定部２３は、IGBTチップＱ１がオン状態である期間内の特定の時刻でトリガ信号Strを読み取り、その読み取ったトリガ信号Strの値をStr'とする。なお、Str'はトリガ信号Strに対応するタイミングの一例である。電流推定部２３は、Str'がローレベルからハイレベル又はハイレベルからローレベルに変化するタイミングにおける電流Icを推定する。電流推定部２３は、指令部２２により生成されるスイッチング指令Sgと電流検出部３０により検出される負荷電流（交流電流iu）とを用いて電流Icを推定する。
【0077】
なお、IGBTチップＱ１がオン状態である期間内の特定の時刻とは、スイッチング指令Sgがオフ指令からオン指令に切り替わってからの所定の時間が経過した時刻であり、例えば図４に示すようにキャリア波が谷となるタイミングである。このようにIGBTチップＱ１のターンオンから一定期間が経過したタイミングにおいて、トリガ信号Strの値をStr'とすることで、ターンオン直後の過大な電流Icが流れている時の電圧Veeを判定値から除外できるため劣化判定の精度を向上できる。
【0078】
劣化判定部２４は、閾値電圧Veethを電流推定部２３により推定された電流（トリガ信号Strに対応するタイミングで流れている電流Ic）で除算することで、電気抵抗成分Reeの推定値を算出する。劣化判定部２４は、電気抵抗成分Reeの推定値を運転時間に対応させてメモリに記録する（図６参照）。
【0079】
図６は、運転時間に対応させてメモリに記録される電気抵抗成分Reeの推定値の変化を例示する図である。劣化判定部２４は、例えば、電気抵抗成分Reeの推定値が故障予兆判定レベルを超えた時点で、半導体装置１０１の劣化（例えば、故障予兆あり）と判定する。電気抵抗成分Reeの推定値は、例えば、電気抵抗成分Reeの複数の推定値の平均値でもよい。劣化判定部２４は、所定の運転期間Tf内において、電気抵抗成分Reeの推定値が故障予兆判定レベルを超える回数が所定回数Nf以上となると、半導体装置１０１の劣化（例えば、故障予兆あり）と判定してもよい。複数の推定値が劣化判定に考慮されることで、ノイズ等による劣化の誤判定の可能性が抑制される。劣化判定部２４は、電気抵抗成分Reeの推定値が所定の一定値を超えるまでに変化する傾向を測定することで、半導体装置１０１の劣化を判定し、半導体装置１０１の劣化時期（例えば、故障時期）を予測してもよい。例えば、劣化判定部２４は、電気抵抗成分Reeの複数の推定値から回帰分析により得られた回帰曲線（回帰直線を含む）と故障判定レベルとの交点を導出することで、半導体装置１０１の劣化時期（例えば、故障時期）を予測してもよい。
【0080】
劣化判定部２４は、半導体装置１０１の運転初期の複数の電気抵抗成分Reeの推定値に応じて、故障予兆判定レベルを設定してもよい。例えば、劣化判定部２４は、半導体装置１０１の劣化前の運転時間の初期段階での電気抵抗成分Reeの複数の推定値を平均し、その平均値に所定値を乗算又は加算した値に、故障予兆判定レベルを設定する。半導体装置１０１の劣化前の運転時間の初期段階とは、例えば、運用開始から所定の初期時間の経過時から所定の運転時間の経過時までの初期期間である。これにより、パワー半導体素子の種類（定格容量等）によって異なる故障予兆判定レベルを、自動で設定することができる。
【0081】
劣化判定部２４は、あらかじめ決められた値（例えば、開発時または出荷試験時などの事前に測定された値）に、故障予兆判定レベルを設定してもよい。
【0082】
なお、本実施形態の劣化判定装置３０１は、電流推定部２３により推定された電流（トリガ信号Strに対応するタイミングで流れている電流Ic）に対応する判定値として、電気抵抗成分Reeの推定値を使用する。しかし、当該判定値は、電流Icに関する値でもよい。上記の説明において、電気抵抗成分Reeを電流Icと置き換えても、劣化判定の精度が向上する。ただし、電気抵抗成分Reeが劣化により上昇すると、電流Icは減少するので、劣化判定部２４は、例えば、電流Icの推定値が故障予兆判定レベルを下回ると、半導体装置１０１の劣化（例えば、故障予兆あり）と判定してもよい。
【0083】
＜第２実施形態に係る劣化判定装置＞
図７は、第２実施形態に係る劣化判定装置の構成例を示す図である。第２実施形態において、第１実施形態と同様の構成、作用及び効果についての説明は、上述の説明を援用することで、省略する。第２実施形態は、トリガ部７０がIGBTチップＱ１のターンオンから所定時間経過後にトリガ信号Strの生成を許可する点で、第１実施形態と相違する。
図７は、第２実施形態に係る劣化判定装置の構成例を示す図である。第２実施形態において、第１実施形態と同様の構成、作用及び効果についての説明は、上述の説明を援用することで、省略する。第２実施形態は、トリガ部７０がIGBTチップＱ１のターンオンから所定時間経過後にトリガ信号Strの生成を許可する点で、第１実施形態と相違する。
【0084】
図７に示す例では、トリガ部７０は、ＢＴ生成部７３及び論理積ゲート７４を有する。ＢＴ生成部７３は、ブランキングタイム（ＢＴ）を生成する回路である。ＢＴ生成部７３は、トリガ信号Strをブランキングタイム（ＢＴ）だけ遅延させる回路である。論理積ゲート７４は、ＢＴ生成部７３から出力されるパルス信号Sbtとコンパレータ７１から出力される信号Seeとの論理和信号をトリガ信号Strとして出力する。
【0085】
図８は、第２実施形態に係る劣化判定装置の動作を例示するタイミングチャートである。ＢＴ生成部７３は、スイッチング指令Sgがオフ指令からオン指令に遷移してから所定のブランキングタイムの経過時にパルス信号Sbtを出力する。論理積ゲート７４は、ＢＴ生成部７３から出力されるパルス信号Sbtとコンパレータ７１から出力される信号Seeとの論理和信号をトリガ信号Strとして出力する。トリガ信号Strは、アイソレータ７２を経由して制御部２１へ伝送される。制御部２１の電流推定部２３は、トリガ信号Strを読み取り、その読み取ったタイミングにおける電流Icを推定する。以降の動作については、第１実施形態と同様である。
【0086】
IGBTチップＱ１がオフからオンにターンオンする過渡期間では、サージ電流が発生し定常状態の電流に対し過大な電流が流れるため、電圧Veeが誤検知されるおそれがある。第２実施形態に係る劣化判定装置３０２は、スイッチング指令Sgがオフ指令からオン指令に遷移してから所定のブランキングタイムの経過後に流れる電流Icを用いて、半導体装置１０１の劣化を判定する。よって、IGBTチップＱ１のスイッチング動作と同期を取りながらも、過渡期間の過大な電流が流れる期間における劣化判定を実施しないことで、劣化判定の精度が向上する。
【0087】
なお、図８において、トリガ部７０がIGBTチップＱ１のターンオンから所定時間経過後にトリガ信号Strを生成する手段は、ＢＴ生成部７３及び論理積ゲート７４に限られない。例えば、トリガ部７０は、ＢＴ生成部７３及び論理積ゲート７４に代えて、電圧検出部５１とコンパレータ７１との間に遅延回路を有してもよい。当該遅延回路は、電圧検出部５１から出力される電圧Veeの検出信号を所定時間遅延させてコンパレータ７１に向けて出力する。トリガ部７０は、このような遅延回路を利用して、IGBTチップＱ１のターンオンから所定時間経過後にトリガ信号Strを生成してもよい。また、過渡期間の過大な電流は、IGBTチップＱ１のスイッチング速度に起因する。よって、トリガ部７０は、ＢＴ生成部７３及び論理積ゲート７４に代えて、電圧検出部５１とコンパレータ７１との間に、スイッチング速度よりも低い遮断周波数を持つローパスフィルタを有しても同様の効果を得ることができる。
【0088】
＜第３実施形態に係る劣化判定装置＞
図９は、第３実施形態に係る劣化判定装置の構成例を示す図である。第３実施形態において、上述の実施形態と同様の構成、作用及び効果についての説明は、上述の説明を援用することで、省略する。
図９は、第３実施形態に係る劣化判定装置の構成例を示す図である。第３実施形態において、上述の実施形態と同様の構成、作用及び効果についての説明は、上述の説明を援用することで、省略する。
【0089】
コレクタ電極１１ｃとコレクタ端子Ｃとの間の電気的な接続部分の劣化が進行すると、電気抵抗成分Rsが上昇する。第３実施形態に係る劣化判定装置３０３は、電気抵抗成分Rsと電気抵抗成分Reeを組み合わせた抵抗成分の上昇を検知することで、半導体装置１０１の劣化を判定する。
【0090】
第３実施形態では、電圧検出部５１は、半導体装置１０１のコレクタ端子Ｃとエミッタ端子Ｅとの間の電圧Vceを検出し、検出された電圧Vceをトリガ部７０へ出力する。トリガ部７０は、電圧検出部５１により検出された電圧Vceが閾値電圧Vcethをクロスすると、トリガ信号Strを生成する。その余の点は、上述の実施形態と同様でよい。
【0091】
以上の通り、実施形態を説明したが、上記実施形態は、例として提示したものであり、上記実施形態により本発明が限定されるものではない。上記実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の組み合わせ、省略、置き換え、変更などを行うことが可能である。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【0092】
例えば、半導体素子は、IGBT又はMOSFET等のパワートランジスタに限られず、ダイオード、サイリスタ、ゲートターンオフサイリスタ、トライアックなどでもよい。
【0093】
また、例えば、電流推定部２３と劣化判定部２４の一方または両方を、制御装置２０とは異なる外部装置（例えば、演算器を有するサーバなどの情報処理装置）に実装されてもよい。この場合、外部装置は、トリガ信号StrまたはStr'と交流電流iuまたは主端子間の電流Icの情報を受信することで、半導体装置１０１の劣化を判定できる。
【符号の説明】
【0094】
５ 絶縁基板
８ 表面
９ 裏面
１０ 主回路部
１１ａ アノード電極
１１ｃ コレクタ電極
１１ｅ エミッタ電極
１１ｇ ゲート電極
１１ｋ カソード電極
１２ 表面
１３ 裏面
１４ 負荷
１５～１９ ワイヤ
２０ 制御装置
２１ 制御部
２２ 指令部
２３ 電流推定部
２４ 劣化判定部
３０ 電流検出部
３３ 電源
４０ ゲート駆動部
５１ 電圧検出部
６１ 推定部
６２ 判定部
７０ トリガ部
１０１ 半導体装置
１１１～１１６ パワー半導体モジュール
２００ 電力変換装置
３０１，３０２，３０３ 劣化判定装置
Ｃ コレクタ端子
Ｅ エミッタ端子
Ｅｓ 補助エミッタ端子
Ｇ ゲート端子
８ 表面
９ 裏面
１０ 主回路部
１１ａ アノード電極
１１ｃ コレクタ電極
１１ｅ エミッタ電極
１１ｇ ゲート電極
１１ｋ カソード電極
１２ 表面
１３ 裏面
１４ 負荷
１５～１９ ワイヤ
２０ 制御装置
２１ 制御部
２２ 指令部
２３ 電流推定部
２４ 劣化判定部
３０ 電流検出部
３３ 電源
４０ ゲート駆動部
５１ 電圧検出部
６１ 推定部
６２ 判定部
７０ トリガ部
１０１ 半導体装置
１１１～１１６ パワー半導体モジュール
２００ 電力変換装置
３０１，３０２，３０３ 劣化判定装置
Ｃ コレクタ端子
Ｅ エミッタ端子
Ｅｓ 補助エミッタ端子
Ｇ ゲート端子
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】