ホーム > 特許ランキング > 三菱電機モビリティ株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024162338
(43)【公開日】2024-11-21
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 25/07 20060101AFI20241114BHJP
H01L 23/12 20060101ALI20241114BHJP
H01L 23/48 20060101ALI20241114BHJP
【ＦＩ】
H01L25/04 C
H01L23/12 301L
H01L23/48 Q
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023077737
(22)【出願日】2023-05-10
(71)【出願人】
【識別番号】324003048
【氏名又は名称】三菱電機モビリティ株式会社
(74)【代理人】
【識別番号】110002941
【氏名又は名称】弁理士法人ぱるも特許事務所
(72)【発明者】
【氏名】野月 善一
(72)【発明者】
【氏名】石井 隆一
(72)【発明者】
【氏名】後閑 博
(57)【要約】
【課題】半導体装置のチップ上、および基板上の接合部の接合状態を検出する超音波探傷検査では、接合部に複数のバスバが重なっていると接合部に到達する超音波が減少するため、接合部の異常の検出能力が低下する。しかし、接合部に複数のバスバが重ならないようなバスバ形状とするとバスバ形状が複雑化しインダクタンスが増加する問題があった。
【解決手段】上下アームを構成するＰ側半導体チップとＮ側半導体チップが内包された半導体装置において、接合部上方に複数のバスバが重ならないようにバスバにクランク部を形成したことを特徴とする。
【選択図】図７
【解決手段】上下アームを構成するＰ側半導体チップとＮ側半導体チップが内包された半導体装置において、接合部上方に複数のバスバが重ならないようにバスバにクランク部を形成したことを特徴とする。
【選択図】図７
【特許請求の範囲】
【請求項1】
第１の導体基板に搭載される第１の半導体チップと、
第２の導体基板に搭載される第２の半導体チップと、
前記第１の導体基板と電源の正極とを電気的に接続するための第１のバスバと、
前記第２の半導体チップと前記電源の負極とを電気的に接続するための第２のバスバと、
前記第１の半導体チップと前記第２の導体基板とを電気的に接続するための第３のバスバと、を備える半導体装置であって、
前記第１のバスバは、一端部に前記電源の正極に接続される第１の端子、他端部に前記第１の導体基板に接合される第１の接合部を有し、
前記第１の端子の前記第１の導体基板からの突出方向をＹ軸の正方向とすると、前記Ｙ軸の正方向と反対の負方向に前記第２の導体基板および前記第２の半導体チップが配置され、
前記第３のバスバは、一端部に前記第１の半導体チップと接合される第２の接合部、他端部に第２の導体基板に接合される第３の接合部を有し、
前記第２のバスバは、一端部に前記第２の半導体チップと接合される第４の接合部、他端部に前記Ｙ軸の正方向に突出し、前記電源の負極に接続される第２の端子を有するとともに、前記第４の接合部から前記第２の端子までの間に前記Ｙ軸と直交するＸ軸方向に屈曲するクランク部を有し、前記クランク部は、前記Ｙ軸と垂直なＺ軸方向から見て前記第２の接合部に前記第２のバスバが重ならないように形成されていることを特徴とする半導体装置。
第２の導体基板に搭載される第２の半導体チップと、
前記第１の導体基板と電源の正極とを電気的に接続するための第１のバスバと、
前記第２の半導体チップと前記電源の負極とを電気的に接続するための第２のバスバと、
前記第１の半導体チップと前記第２の導体基板とを電気的に接続するための第３のバスバと、を備える半導体装置であって、
前記第１のバスバは、一端部に前記電源の正極に接続される第１の端子、他端部に前記第１の導体基板に接合される第１の接合部を有し、
前記第１の端子の前記第１の導体基板からの突出方向をＹ軸の正方向とすると、前記Ｙ軸の正方向と反対の負方向に前記第２の導体基板および前記第２の半導体チップが配置され、
前記第３のバスバは、一端部に前記第１の半導体チップと接合される第２の接合部、他端部に第２の導体基板に接合される第３の接合部を有し、
前記第２のバスバは、一端部に前記第２の半導体チップと接合される第４の接合部、他端部に前記Ｙ軸の正方向に突出し、前記電源の負極に接続される第２の端子を有するとともに、前記第４の接合部から前記第２の端子までの間に前記Ｙ軸と直交するＸ軸方向に屈曲するクランク部を有し、前記クランク部は、前記Ｙ軸と垂直なＺ軸方向から見て前記第２の接合部に前記第２のバスバが重ならないように形成されていることを特徴とする半導体装置。
【請求項2】
前記第１の端子および前記第２の端子は、平滑コンデンサを経由して前記電源の正極および負極に接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項3】
前記第１のバスバ、前記第２のバスバ、および前記第３のバスバのうち、少なくともいずれかのバスバは樹脂で封止されていることを特徴とする請求項１に記載の半導体装置。
【請求項4】
前記第３のバスバの幅を前記第２のバスバの幅よりも大きくし、前記第２のバスバと重ならない両端部に前記第３の接合部を有し、前記第３の接合部の間に前記第２のバスバが配置されることを特徴とする請求項１に記載の半導体装置。
【請求項5】
前記第１の接合部が、前記第１の半導体チップのＹ軸方向に延びる一辺に沿うように形成され、前記クランク部の前記Ｙ軸方向に延びる部分において、前記第１のバスバと前記第２のバスバが一部で重なって対向し、かつ、前記第２のバスバは前記第１の接合部に重ならないことを特徴とする請求項１に記載の半導体装置。
【請求項6】
前記第１のバスバの前記第１の端子から前記第１の接合部への部分を前記Ｘ軸方向に屈曲させることにより、前記Ｘ軸方向に延びる屈曲部の電流経路と前記第１の導体基板に流れる電流経路とが互いに逆方向となるようにしたことを特徴とする請求項１に記載の半導体装置。
【請求項7】
前記第２のバスバは一体化され、樹脂で封止されていることを特徴とする請求項１から６のいずれか１項に記載の半導体装置。
【請求項8】
前記第１の半導体チップが前記Ｘ軸方向に複数並列に接続され、前記第２の半導体チップが前記Ｘ軸方向に前記第１の半導体チップと同数並列に接続され、前記第１のバスバから前記複数の第１の半導体チップに電流が供給されるとともに、前記第１の半導体チップ及び前記第２の半導体チップと同数の前記第３のバスバにより前記第２の半導体チップに電流が供給され、前記第１の半導体チップおよび前記第２の半導体チップと同数のクランク部を有する第２のバスバにより、電流が前記第２の端子に流れるように電流経路が形成されていることを特徴とする請求項１から６のいずれか１項に記載の半導体装置。
【請求項9】
前記第１の半導体チップが前記Ｘ軸方向に複数並列に接続され、前記第２の半導体チップが前記Ｘ軸方向に前記第１の半導体チップと同数並列に接続され、前記第３のバスバの一端部が前記複数の第１の半導体チップに接合され、他端部が複数の第２の半導体チップが配置された前記第２の導体基板に接合され、前記第１のバスバから前記複数の前記第１の半導体チップに電流が供給されるとともに、前記第３のバスバにより前記複数の第２の半導体チップに電流が供給され、前記第１の半導体チップおよび前記第２の半導体チップと同数のクランク部を有する第２のバスバにより、電流が前記第２の端子に流れるように電流経路が形成されていることを特徴とする請求項１から６のいずれか１項に記載の半導体装置。
【請求項10】
第１の導体基板に搭載される第１の半導体チップと、
第２の導体基板に搭載される第２の半導体チップと、
を備える半導体モジュールがＵ相、Ｖ相、Ｗ相の別に並列に配置され、
前記第１の導体基板と電源の正極とを電気的に接続するための第１のバスバは、一端部に前記電源の正極に接続された第１の端子、前記第１の導体基板に接合される第１の接合部を有し、前記Ｕ相の第１の半導体チップと前記Ｖ相の第１の半導体チップとの間、および前記Ｖ相の第１の半導体チップと前記Ｗ相の第１の半導体チップとの間にそれぞれ配置され、
前記第１の半導体チップと前記第２の導体基板とを電気的に接続するための第３のバスバは、一端部に前記第１の半導体チップと接合される第２の接合部、他端部に前記第２の導体基板に接合される第３の接合部を有し、
前記第２の半導体チップと前記電源の負極とを電気的に接続するための第２のバスバは、一端部に前記第２の半導体チップと接合される第４の接合部、他端部に、前記電源の負極に接続される第２の端子を有するとともに、前記第４の接合部から前記第２の端子までの間に前記第２の接合部と重ならないように形成されたクランク部を有し、
前記クランク部の一部は、前記Ｕ相の第１の半導体チップと前記Ｖ相の第１の半導体チップとの間、および前記Ｖ相の第１の半導体チップと前記Ｗ相の第１の半導体チップとの間にそれぞれ配置され、前記第１の接合部を除いて前記第１のバスバと対向して配置され、
前記第１の端子から入力されたＵ相とＶ相の電流が、前記Ｕ相の第１の半導体チップと前記Ｖ相の第１の半導体チップとの間に配置された第１の接合部で分岐し、前記Ｕ相と前記Ｖ相のそれぞれの半導体モジュールの前記第２の接合部、前記第３の接合部、前記第４の接合部を経由した後、前記クランク部で合流して前記Ｕ相の第１の半導体チップと前記Ｖ相の第１の半導体チップとの間に配置された前記第２のバスバの第２の端子から出力される第１の電流経路を形成するように構成され、
前記第１の端子から入力されたＷ相とＶ相の電流が、前記Ｗ相の第１の半導体チップと前記Ｖ相の第１の半導体チップとの間に配置された第１の接合部で分岐し、前記Ｗ相と前記Ｖ相のそれぞれの半導体モジュールの前記第２の接合部、前記第３の接合部、前記第４の接合部を経由した後、前記クランク部で合流して前記Ｗ相の第１の半導体チップと前記Ｖ相の第１の半導体チップとの間に配置された前記第２のバスバの第２の端子から出力される第２の電流経路を形成するように構成されていることを特徴とする半導体装置。
第２の導体基板に搭載される第２の半導体チップと、
を備える半導体モジュールがＵ相、Ｖ相、Ｗ相の別に並列に配置され、
前記第１の導体基板と電源の正極とを電気的に接続するための第１のバスバは、一端部に前記電源の正極に接続された第１の端子、前記第１の導体基板に接合される第１の接合部を有し、前記Ｕ相の第１の半導体チップと前記Ｖ相の第１の半導体チップとの間、および前記Ｖ相の第１の半導体チップと前記Ｗ相の第１の半導体チップとの間にそれぞれ配置され、
前記第１の半導体チップと前記第２の導体基板とを電気的に接続するための第３のバスバは、一端部に前記第１の半導体チップと接合される第２の接合部、他端部に前記第２の導体基板に接合される第３の接合部を有し、
前記第２の半導体チップと前記電源の負極とを電気的に接続するための第２のバスバは、一端部に前記第２の半導体チップと接合される第４の接合部、他端部に、前記電源の負極に接続される第２の端子を有するとともに、前記第４の接合部から前記第２の端子までの間に前記第２の接合部と重ならないように形成されたクランク部を有し、
前記クランク部の一部は、前記Ｕ相の第１の半導体チップと前記Ｖ相の第１の半導体チップとの間、および前記Ｖ相の第１の半導体チップと前記Ｗ相の第１の半導体チップとの間にそれぞれ配置され、前記第１の接合部を除いて前記第１のバスバと対向して配置され、
前記第１の端子から入力されたＵ相とＶ相の電流が、前記Ｕ相の第１の半導体チップと前記Ｖ相の第１の半導体チップとの間に配置された第１の接合部で分岐し、前記Ｕ相と前記Ｖ相のそれぞれの半導体モジュールの前記第２の接合部、前記第３の接合部、前記第４の接合部を経由した後、前記クランク部で合流して前記Ｕ相の第１の半導体チップと前記Ｖ相の第１の半導体チップとの間に配置された前記第２のバスバの第２の端子から出力される第１の電流経路を形成するように構成され、
前記第１の端子から入力されたＷ相とＶ相の電流が、前記Ｗ相の第１の半導体チップと前記Ｖ相の第１の半導体チップとの間に配置された第１の接合部で分岐し、前記Ｗ相と前記Ｖ相のそれぞれの半導体モジュールの前記第２の接合部、前記第３の接合部、前記第４の接合部を経由した後、前記クランク部で合流して前記Ｗ相の第１の半導体チップと前記Ｖ相の第１の半導体チップとの間に配置された前記第２のバスバの第２の端子から出力される第２の電流経路を形成するように構成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本願は、半導体装置に関するものである。
【背景技術】
【0002】
半導体装置は、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＲＣ－ＩＧＢＴ（Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ；逆導通絶縁ゲート型バイポーラトランジスタ）、及びＩＧＢＴ（Ｉｎｓｕｒａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）とダイオードなどのスイッチング素子を複数備えたスイッチング素子群により、例えばｎ相を２×ｎ個のスイッチング単位でモジュール内に収めた装置である。
【0003】
スイッチング素子群を１つのモジュールに収納するために、バスバ及び制御信号の配線がモジュール内に引き回されている。近年、大電力用のスイッチング素子を実装した半導体装置の実装工程の簡略化、小型化、及び高周波ノイズの発生源となるアーム構成のパワー主回路に寄生する一巡ループインダクタンス（以下、一巡Ｌｓと称する）の低減が進められている。例えば特許文献１および２に開示された構成では、Ｐバスバ、およびＡＣバスバとＮバスバを対向させることで一巡Ｌｓを低減している。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１４－１７３１９号公報
【特許文献2】特開２０１１－２３５７０号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
特許文献１および２では、バスバとチップの接合部、もしくはバスバと基板上の接合部の上方に複数のバスバが配置される。半導体モジュール内の一巡Ｌｓを低減するためには、半導体モジュールのＰ側端子からＮ側端子までをできるだけ平行平板とする必要がある。しかし、チップ上、および基板上の接合部の接合状態を検出する超音波探傷検査（以下、ＳＡＴと称す）では、接合部に複数のバスバが重なっていると接合部に到達する超音波が減少するため、接合部の異常の検出能力が低下するという問題があった。しかし、接合部に複数のバスバが重ならないようなバスバ形状とするとバスバ形状が複雑化しインダクタンスが増加する。このため、接合部の接合状態のＳＡＴの検出精度低下を抑制し、かつ低インダクタンス化する技術が求められている。
【0006】
本願は、上述のような問題を解決するためになされたもので、半導体装置内の接合部の異常を検出するためのＳＡＴの検出能力の低下を抑制できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0007】
本願に開示される半導体装置は、
第１の導体基板に搭載される第１の半導体チップと、
第２の導体基板に搭載される第２の半導体チップと、
第１の導体基板と電源の正極とを電気的に接続するための第１のバスバと、
第２の半導体チップと前記電源の負極とを電気的に接続するための第２のバスバと、
第１の半導体チップと前記第２の導体基板とを電気的に接続するための第３のバスバと、を備える半導体装置であって、
第１のバスバは、一端部に電源の正極に接続される第１の端子、他端部に前記第１の導体基板に接合される第１の接合部を有し、
第１の端子の第１の導体基板からの突出方向をＹ軸の正方向とすると、Ｙ軸の正方向と反対の負方向に第２の導体基板および第２の半導体チップが配置され、
第３のバスバは、一端部に第１の半導体チップと接合される第２の接合部、他端部に第２の導体基板に接合される第３の接合部を有し、
第２のバスバは、一端部に第２の半導体チップと接合される第４の接合部、他端部にＹ軸の正方向に突出し、電源の負極に接続される第２の端子を有するとともに、第４の接合部から第２の端子までの間にＹ軸方向と直交するＸ軸方向に屈曲するクランク部を有し、クランク部は、Ｙ軸方向と垂直なＺ軸方向から見て第２の接合部に第２のバスバが重ならないように形成されていることを特徴とする。
第１の導体基板に搭載される第１の半導体チップと、
第２の導体基板に搭載される第２の半導体チップと、
第１の導体基板と電源の正極とを電気的に接続するための第１のバスバと、
第２の半導体チップと前記電源の負極とを電気的に接続するための第２のバスバと、
第１の半導体チップと前記第２の導体基板とを電気的に接続するための第３のバスバと、を備える半導体装置であって、
第１のバスバは、一端部に電源の正極に接続される第１の端子、他端部に前記第１の導体基板に接合される第１の接合部を有し、
第１の端子の第１の導体基板からの突出方向をＹ軸の正方向とすると、Ｙ軸の正方向と反対の負方向に第２の導体基板および第２の半導体チップが配置され、
第３のバスバは、一端部に第１の半導体チップと接合される第２の接合部、他端部に第２の導体基板に接合される第３の接合部を有し、
第２のバスバは、一端部に第２の半導体チップと接合される第４の接合部、他端部にＹ軸の正方向に突出し、電源の負極に接続される第２の端子を有するとともに、第４の接合部から第２の端子までの間にＹ軸方向と直交するＸ軸方向に屈曲するクランク部を有し、クランク部は、Ｙ軸方向と垂直なＺ軸方向から見て第２の接合部に第２のバスバが重ならないように形成されていることを特徴とする。
【発明の効果】
【0008】
本願に開示される半導体装置は、半導体装置における接合部の上方に複数のバスバが重ならないため、ＳＡＴによる接合部の異常の検出能力の低下を抑制することができる。
【図面の簡単な説明】
【0009】
【図1】実施の形態１に係るインバータ、直流電源およびモータの電気的構成を説明する図である。
【図2】実施の形態１に係る半導体装置の斜視図である。
【図3】実施の形態１に係る半導体装置の断面図である。
【図4】比較例の半導体モジュールの上面図である。
【図5】比較例の半導体モジュールを展開した斜視図である。
【図6】比較例の半導体モジュールの電流経路を説明する透過上面図である。
【図7】実施の形態１に係る半導体モジュールを展開した斜視図である。
【図8】実施の形態１に係る半導体モジュールのバスバ接合部の位置を説明する透過上面図である。
【図9】実施の形態２に係る半導体モジュールの上面図である。
【図10】実施の形態２に係る半導体モジュールを展開した斜視図である。
【図11】実施の形態２に係る半導体モジュールの電流経路およびバスバ接合部の位置を説明する透過上面図である。
【図12】実施の形態３に係る半導体モジュールを展開した斜視図である。
【図13】実施の形態３に係る半導体モジュールの電流経路およびバスバ接合部の位置を説明する透過上面図である。
【図14】実施の形態４に係る半導体モジュールの斜視図である。
【図15】実施の形態４に係る半導体モジュールの電流経路およびバスバ接合部の位置を説明する透過上面図である。
【図16】実施の形態５に係る半導体装置の斜視図である。
【図17】実施の形態５に係る半導体モジュールの斜視図である。
【図18】実施の形態５に係る半導体モジュールの電流経路およびバスバ接合部の位置を説明する透過上面図である。
【発明を実施するための形態】
【0010】
以下、本願に係る半導体装置の好適な実施の形態について、図面を参照して説明する。なお、同一内容および相当部については同一符号を配し、その詳しい説明は省略する。以降の実施形態も同様に、同一符号を付した構成について重複した説明は省略する。
【0011】
実施の形態１．
以下、実施の形態１に係る半導体装置について、図面を参照して説明する。図１は、半導体モジュール４を含む半導体装置１と直流電源０、およびモータ８の接続を示す回路図である。本実施の形態では、半導体装置１を、インバータ１として説明するがこれに限るものではない。図２はインバータ１の内部構造を示す斜視図である。
以下、実施の形態１に係る半導体装置について、図面を参照して説明する。図１は、半導体モジュール４を含む半導体装置１と直流電源０、およびモータ８の接続を示す回路図である。本実施の形態では、半導体装置１を、インバータ１として説明するがこれに限るものではない。図２はインバータ１の内部構造を示す斜視図である。
【0012】
図１を参照して、インバータ１、直流電源０、およびモータ８の電気的構成を説明する。以下の説明ではインバータ１として、３相駆動方式のインバータ１を例に説明するがこれに限るものではない。インバータ１は、例えば車両に搭載される。図１に示すように、インバータ入力端子２にバッテリー等の直流電源０が接続され、インバータ出力端子３にモータ８が接続される。インバータ１は直流電源０から出力される直流電力を交流電力に変換してモータ８に供給する。
【0013】
インバータ１は、複数の並列接続されたコンデンサ素子１５が内包された平滑コンデンサ１０と３つの半導体モジュール４を備える。平滑コンデンサ１０はインバータ入力端子２の正極と負極との間に接続される。なお、平滑コンデンサ１０は１つのコンデンサ素子１５のみを有する構成でもよい。平滑コンデンサ１０は、直流電源０の電力変動、また半導体モジュール４側の電力変動に対して、電圧が変動しないよう安定させる働きがある。
各半導体モジュール４は、直流電源０の正極と負極との間に接続される。各半導体モジュール４は、上アーム側の、例えばＲＣ－ＩＧＢＴであるスイッチング素子ＳＷ１、下アーム側の、例えばＲＣ－ＩＧＢＴであるスイッチング素子ＳＷ２、を備える。スイッチング素子ＳＷ１、ＳＷ２はＭＯＳＦＥＴでもよい。スイッチング素子ＳＷ１、ＳＷ２の材料としてＳｉ以外にもＳｉＣまたはＧａＮベースにしたものでもよい。また、スイッチング素子ＳＷ１、ＳＷ２のサイズは、例えば１４ｍｍ×１４ｍｍである。スイッチング素子ＳＷ１、ＳＷ２は直列接続される。各半導体モジュール４のスイッチング素子ＳＷ１とＳＷ２との接続点は、モータ８のＵ相、Ｖ相、Ｗ相のそれぞれのモータコイルに接続される。そして、インバータ１が３相駆動方式の場合、Ｕ相とＶ相とＷ相に流れる電流の位相差をそれぞれ１２０°ずらした状態でモータ８を駆動する。
各半導体モジュール４は、直流電源０の正極と負極との間に接続される。各半導体モジュール４は、上アーム側の、例えばＲＣ－ＩＧＢＴであるスイッチング素子ＳＷ１、下アーム側の、例えばＲＣ－ＩＧＢＴであるスイッチング素子ＳＷ２、を備える。スイッチング素子ＳＷ１、ＳＷ２はＭＯＳＦＥＴでもよい。スイッチング素子ＳＷ１、ＳＷ２の材料としてＳｉ以外にもＳｉＣまたはＧａＮベースにしたものでもよい。また、スイッチング素子ＳＷ１、ＳＷ２のサイズは、例えば１４ｍｍ×１４ｍｍである。スイッチング素子ＳＷ１、ＳＷ２は直列接続される。各半導体モジュール４のスイッチング素子ＳＷ１とＳＷ２との接続点は、モータ８のＵ相、Ｖ相、Ｗ相のそれぞれのモータコイルに接続される。そして、インバータ１が３相駆動方式の場合、Ｕ相とＶ相とＷ相に流れる電流の位相差をそれぞれ１２０°ずらした状態でモータ８を駆動する。
【0014】
次に図２、図３を用いて、インバータ１の構造を説明する。図２は、筐体を取り除いたインバータ１の斜視図である。図２のようにインバータ１はインバータ入力端子２と、平滑コンデンサ１０と、複数の半導体モジュール４と、ヒートシンク５とインバータ出力端子３と、制御基板９（図３参照）とを有する。平滑コンデンサ１０は複数のコンデンサ入力端子１１と、複数のコンデンサ出力端子１２が突出している。コンデンサ入力端子１１の正極と負極がインバータ入力端子２の正極と負極にそれぞれ、ネジなどで電気的に接続される。
【0015】
半導体モジュール４は例えば封止材でモールドされたモールドモジュールで、モジュールＰ端子３１、モジュールＮ端子４１、モジュール出力端子２１、制御端子２９がモールドから突出している。半導体モジュール４のサイズは例えば幅３０ｍｍ、長さ６０ｍｍである。
【0016】
複数のコンデンサ出力端子１２の正極のそれぞれが、複数の半導体モジュール４のうち、対応する半導体モジュール４のモジュールＰ端子３１と接続され、複数のコンデンサ出力端子１２の負極のそれぞれが、対応する半導体モジュール４のモジュールＮ端子４１に接続される。また、それぞれの半導体モジュール４から突出するモジュール出力端子２１がＵ相、Ｖ相、Ｗ相のインバータ出力端子３に接続される。コンデンサ出力端子１２とモジュールＰ端子３１の接続箇所、コンデンサ出力端子１２とモジュールＮ端子４１の接続箇所、およびモジュール出力端子２１とインバータ出力端子３の接続箇所は、例えばＴＩＧ溶接によって電気的に接続されていてもよく、ネジ端子台で接続されてもよい。また、半導体モジュール４はヒートシンク５に熱接続可能に接合される。熱接続可能な接合とは、例えばはんだ付けである。
【0017】
半導体モジュール４から突出した制御端子２９は、図３に示す制御基板９に電気的に接続される。図３で示すように、本実施の形態では制御基板９はＺ軸の正方向に配置されている。次に図３を参照して、半導体モジュール４内部のＺ軸方向の構造を説明する。図３は図２をＡ方向に見た時の断面図である。概念図であるため実際の寸法とは異なる。平滑コンデンサ１０の内部には、コンデンサ素子１５とコンデンサ素子１５の正極、負極にそれぞれ接続されたコンデンサＰバスバ１３とコンデンサＮバスバ１４が樹脂封止されている。コンデンサＰバスバ１３、コンデンサＮバスバ１４は、それぞれコンデンサ出力端子１２の正極、または負極と一体化して形成されていても良い。
【0018】
半導体モジュール４は、Ｐ側半導体チップ２２と、Ｐ側半導体チップ２２がチップ下接合材２６によって接合されたＰ側導体基板２４と、Ｎ側半導体チップ２３と、Ｎ側半導体チップ２３がチップ下接合材２６によって接合されたＮ側導体基板２５と、一端がモジュールＰ端子３１であり、他端がＰ側導体基板２４に接合されるモジュールＰバスバ３０と、一端がＰ側半導体チップ２２に接合され、他端がＮ側導体基板２５に接合されるモジュールＡＣバスバ５０と、一端がＮ側半導体チップ２３に接合され、他端がモジュールＮ端子４１であるモジュールＮバスバ４０と、Ｐ側導体基板２４とＮ側導体基板２５とを搭載する絶縁シート２７と、絶縁シート２７と面接触する銅板２８と、を有する。Ｐ側導体基板２４、およびＮ側導体基板２５の材質として、例えば銅または銅合金でもよく、アルミニウム、アルミニウム合金、またはプリント基板でも良い。また、絶縁シート２７の材料としてＡｌ２Ｏ３、Ｓｉ３Ｎ４、ＡｌＮなどのセラミック化合物、または窒化ホウ素、窒化ケイ素、アルミナなどの熱伝導性フィラーを混合したエポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂などの樹脂であってもよい。
【0019】
チップ下接合材２６の材料は銀（Ａｇ）でもよく、はんだでも良い。モジュールＰバスバ３０とＰ側導体基板２４の接合部をバスバ接合部６０ａ、モジュールＡＣバスバ５０とＰ側半導体チップ２２の接合部をバスバ接合部６０ｂ、モジュールＡＣバスバ５０とＮ側導体基板２５の接合部をバスバ接合部６０ｃ、モジュールＮバスバ４０とＮ側半導体チップ２３の接合部をバスバ接合部６０ｄ、モジュール出力端子２１とＮ側導体基板２５の接合部をバスバ接合部６０ｅと称す。バスバ接合部６０ａ～６０ｅは、例えばはんだによって接合されており、接合されるそれぞれの端部を電気的に接続する。
【0020】
半導体モジュール４の銅板２８とヒートシンク５とをモジュール下接合部２０により熱接続可能に接合している。モジュール下接合部２０は例えばはんだでも放熱シートでも良い。また、シリコーングリスまたは熱硬化性樹脂でもよい。筐体底面６にヒートシンク５が組み込まれることで、水路７が形成され、半導体モジュール４が発する熱が水路７を流れる冷却水によって放熱される。
【0021】
次に比較例として、図４、図５の半導体モジュール４Ａの構造を説明する。図４は半導体モジュール４の上面図、図５は半導体モジュール４Ａを展開した斜視図である。なお、制御端子、および封止材は省略している。比較例の半導体モジュール４Ａは一巡Ｌｓを低減するために、モジュールＡＣバスバ５０とモジュールＮバスバ４０をできるだけ重ねて対向させている。
【0022】
図６を参照して、比較例の半導体モジュール４Ａの問題を説明する。図６は、比較例の半導体モジュール４Ａの電流経路と半導体モジュール４Ａのバスバ接合部６０ａ～６０ｅを説明するための透過上面図である。流れる電流を矢印で示している。モジュールＰ端子３１からモジュールＮ端子４１に流れる電流経路が作る面積が大きいほど半導体モジュール４Ａの一巡Ｌｓが大きくなる。比較例の半導体モジュール４ＡはモジュールＡＣバスバ５０とモジュールＮバスバ４０をできるだけ重ねて対向させることで電流経路の面積を小さくして一巡Ｌｓを低減している。
【0023】
しかし、この構造では、図５および図６に示すように、Ｐ側半導体チップ２２とモジュールＡＣバスバ５０のバスバ接合部６０ｂの上方、およびＮ側導体基板２５とモジュールＡＣバスバ５０のバスバ接合部６０ｃの上方にモジュールＡＣバスバ５０とモジュールＮバスバ４０が重なって配置されている。このようにバスバ接合部６０ｂ、６０ｃの上方に複数のバスバが重なっている構造では、バスバ接合部６０ｂ、６０ｃの異常を検出するＳＡＴにおいて、バスバ接合部６０ｂ、６０ｃに到達する超音波が減少するため、異常の検出能力が低下する。
【0024】
図７、図８を参照して、実施の形態１の構造と効果を説明する。図７は、半導体モジュール４を展開した斜視図である。モジュールＡＣバスバ５０は、一端がＰ側半導体チップ２２に接合される本体部５１と、Ｘ軸の正負の方向に突出し、モジュールＮバスバ４０のＸ軸方向の幅よりも広い幅の接続部５２と、を有する。接続部５２のＸ軸の正負方向に延びる両端部はバスバ接合部６０ｃによってＮ側導体基板２５に接合される。モジュールＮバスバ４０はＮ側半導体チップ２３に接合された一端部から、モジュールＡＣバスバ５０と一定の間隙をもって対向し、Ｐ側半導体チップ２２とモジュールＡＣバスバ５０のバスバ接合部６０ｂの上方への配置を避けるようにクランク形状に形成されたクランク部４２を有する。クランク部４２は、Ｐ側半導体チップ２２のＸ軸正方向の一辺に沿った後、Ｙ軸正方向の一辺に沿うように形成され、モジュールＮ端子４１に接続する。
【0025】
すなわち、モジュールＰバスバ３０は、一端部にコンデンサ出力端子１２の正極に接続されるモジュールＰ端子３１、他端部にＰ側導体基板２４に接合されるバスバ接合部６０ａを有する。モジュールＰ端子３１のＰ側導体基板２４からの突出方向を図７のＹ軸の正方向とすると、Ｙ軸の正方向と反対の負方向にＮ側導体基板２５とＮ側半導体チップ２３が配置される。モジュールＡＣバスバ５０は、一端部にＰ側半導体チップ２２と接合されるバスバ接合部６０ｂ、他端部にＮ側導体基板２５と接合されるバスバ接合部６０ｄを有する。モジュールＮバスバ４０は、一端部にＮ側半導体チップ２３と接合されるバスバ接合部６０ｄ、他端部にＹ軸の正方向に突出し、コンデンサ出力端子１２の負極に接続されるモジュールＮ端子４１を有する。モジュールＮバスバ４０は、バスバ接合部６０ｄからモジュールＮ端子４１までの間にＹ軸方向と直交するＸ軸方向（図７参照）に屈曲するクランク部４２を有し、クランク部４２は、Ｙ軸方向と垂直なＺ軸方向（図７参照）から見てバスバ接合部６０ｂにモジュールＮバスバ４０が重ならないように形成される。
【0026】
さらに、モジュールＡＣバスバ５０のＸ軸方向の幅をモジュールＮバスバ４０の幅よりも大きくし、モジュールＮバスバ４０と重ならない両端部にバスバ接合部６０ｃを有し、バスバ接合部６０ｃの間にモジュールＮバスバ４０が配置される。このような構成により、例えばモジュールＰ端子３１からの電流は、モジュールＰバスバ３０を経由してバスバ接合部６０ａからＰ側半導体チップ２２に供給され、バスバ接合部６０ｂからモジュールＡＣバスバ５０を経由してバスバ接合部６０ｃからＮ側半導体チップ２３に供給され、バスバ接合部６０ｄからモジュールＮバスバ４０を経由してモジュールＮ端子４１に流れる電流経路を形成する。
【0027】
図８は、図７の半導体モジュール４内のバスバ接合部６０ａ～６０ｄの位置を説明するための透過上面図である。図８のように、半導体モジュール４内のバスバ接合部６０ａ～６０ｄの上方に複数のバスバが重なることがない。このような構造にすることで、ＳＡＴにおいてバスバ接合部６０ａ～６０ｄの異常を検出する能力の低下を抑制することが可能となる。
【0028】
実施の形態２．
図９は実施の形態２に係るインバータ１を構成する半導体モジュール４の上面図である。図１０は、半導体モジュール４を展開した斜視図である。なお、実施の形態１と同様の機能及び作用を有する構成要素については、同一の符号を付してその説明を省略する。
図９は実施の形態２に係るインバータ１を構成する半導体モジュール４の上面図である。図１０は、半導体モジュール４を展開した斜視図である。なお、実施の形態１と同様の機能及び作用を有する構成要素については、同一の符号を付してその説明を省略する。
【0029】
図９、図１０を用いて実施の形態２の構造を説明する。モジュールＰバスバ３０は、一端部がモジュールＰ端子３１に接続され、Ｐ側半導体チップ２２のＹ軸方向の一辺に沿うように延伸する延伸部３２を有し、延伸部３２の一部がＰ側半導体チップ２２のＹ軸方向の一辺に沿うように形成されたバスバ接合部６０ｆによってＰ側導体基板２４に接合される。
【0030】
モジュールＮバスバ４０は、Ｎ側半導体チップ２３に接合された一端部から、モジュールＡＣバスバ５０と一定の間隙を隔てて対向してＹ軸方向に延び、バスバ接合部６０ｂとバスバ接合部６０ｃの間で、バスバ接合部６０ｂの上部を通過する前に、Ｐ側半導体チップ２２の一辺に沿うように形成されたバスバ接合部６０ｆに向かって、Ｘ軸方向に屈曲する第１のクランク部４３を有し、さらにモジュールＮバスバ４０の上部をバスバ接合部６０ｆの部分を除いてＹ軸方向に延伸した後、第１のクランク部４３と反対方向に屈曲する第２のクランク部４４を有する。第２のクランク部４４はモジュールＮ端子４１に接続される。
【0031】
続いて、図１１を用いて、実施の形態２に係るインバータ１の効果を説明する。図１１は、半導体モジュール４を流れる電流経路とバスバ接合部６０ｂ～６０ｆの配置を説明する上面図である。例えばモジュールＰ端子３１からの電流は、モジュールＰバスバ３０を経由してバスバ接合部６０ｆからＰ側半導体チップ２２に供給され、バスバ接合部６０ｂからモジュールＡＣバスバ５０を経由してバスバ接合部６０ｃからＮ側半導体チップ２３に供給され、バスバ接合部６０ｄからモジュールＮバスバ４０を経由してモジュールＮ端子４１に流れる電流経路を形成する。図１１に示すようにいずれのバスバ接合部６０ｂ～６０ｆも上方に複数のバスバが重なっていないため、ＳＡＴにおけるバスバ接合部６０ｂ～６０ｆの異常の検出能力の低下を抑制できる。
【0032】
次に、実施の形態２における一巡Ｌｓの低減効果ついて説明する。図１１の矢印に示すような電流経路になることで、以下の（１）～（３）の効果を奏する。このように半導体モジュール４を流れる電流が磁束を打ち消し合うような電流経路となるため、一巡Ｌｓを低減することができる。
（１）モジュールＰバスバ３０の延伸部３２を流れる電流７０Ａと、モジュールＮバスバ４０の第１のクランク部４３から第２のクランク部４４に向けて流れる電流７４Ｃとが互いに反対方向に流れ、互いの磁束を打ち消し合う。
（２）モジュールＡＣバスバ５０の本体部５１を流れる電流７２ＡとＮ側半導体チップ２３から第１のクランク部４３に向かって流れる電流７４Ａが互いに反対方向に流れ、互いの磁束を打ち消し合う。
（３）さらに、Ｐ側導体基板２４を流れる電流７１と、モジュールＮバスバ４０の第１のクランク部４３に流れる電流７４Ａとが互いに反対方向に流れ、互いの磁束を打ち消し合う。
（１）モジュールＰバスバ３０の延伸部３２を流れる電流７０Ａと、モジュールＮバスバ４０の第１のクランク部４３から第２のクランク部４４に向けて流れる電流７４Ｃとが互いに反対方向に流れ、互いの磁束を打ち消し合う。
（２）モジュールＡＣバスバ５０の本体部５１を流れる電流７２ＡとＮ側半導体チップ２３から第１のクランク部４３に向かって流れる電流７４Ａが互いに反対方向に流れ、互いの磁束を打ち消し合う。
（３）さらに、Ｐ側導体基板２４を流れる電流７１と、モジュールＮバスバ４０の第１のクランク部４３に流れる電流７４Ａとが互いに反対方向に流れ、互いの磁束を打ち消し合う。
【0033】
実施の形態３．
図１２は実施の形態３に係るインバータ１を構成する半導体モジュール４の斜視図である。なお、実施の形態２と同様の機能及び作用を有する構成要素については、同一の符号を付してその説明を省略する。
図１２は実施の形態３に係るインバータ１を構成する半導体モジュール４の斜視図である。なお、実施の形態２と同様の機能及び作用を有する構成要素については、同一の符号を付してその説明を省略する。
【0034】
実施の形態３における半導体モジュール４の特徴はモジュールＰバスバ３０が屈曲部３３を有し、実施の形態２と比較してモジュールＰ端子３１とモジュールＮ端子４１の配置が入れ替わっていることである。それ以外は実施の形態２と同様の特徴を有する。
【0035】
図１３は実施の形態３に係るインバータ１を構成する半導体モジュール４の電流経路をとバスバ接合部６０ｂ～６０ｆを説明する上面図である。例えばモジュールＰ端子３１からの電流は、モジュールＰバスバ３０を経由してバスバ接合部６０ｆからＰ側半導体チップ２２に供給され、バスバ接合部６０ｂからモジュールＡＣバスバ５０を経由してバスバ接合部６０ｃからＮ側半導体チップ２３に供給され、バスバ接合部６０ｄからモジュールＮバスバ４０を経由してモジュールＮ端子４１に流れる電流経路を形成する。図１３を用いて実施の形態３の効果を説明する。図１３に示すようにいずれのバスバ接合部６０ｂ～６０ｆも、上方に複数のバスバが重なっていないため、ＳＡＴにおけるバスバ接合部６０ｂ～６０ｆの異常の検出能力の低下を抑制できる。
【0036】
次に、実施の形態３における一巡Ｌｓの低減効果について説明する。実施の形態２の効果において説明した、（１）～（３）に加え、以下の（４）の効果も奏するため、実施の形態２よりもさらに一巡Ｌｓの低減が可能となる。
（４）モジュールＰ端子３１の屈曲部３３のＸ軸の正方向に電流７０Ｂが流れるため、Ｐ側導体基板２４を流れる電流７１と互いに反対方向に流れ、互いに磁束を打ち消し合う。
（４）モジュールＰ端子３１の屈曲部３３のＸ軸の正方向に電流７０Ｂが流れるため、Ｐ側導体基板２４を流れる電流７１と互いに反対方向に流れ、互いに磁束を打ち消し合う。
【0037】
実施の形態４．
図１４は実施の形態４に係る半導体装置（インバータ）１を構成する半導体モジュール４の斜視図である。なお、実施の形態２、３と同様の機能及び作用を有する構成要素については、同一の符号を付してその説明を省略する。
図１４は実施の形態４に係る半導体装置（インバータ）１を構成する半導体モジュール４の斜視図である。なお、実施の形態２、３と同様の機能及び作用を有する構成要素については、同一の符号を付してその説明を省略する。
【0038】
実施の形態４における半導体モジュール４の特徴はＰ側導体基板２４に複数のＰ側半導体チップ２２が接合され、Ｎ側導体基板２５に複数のＮ側半導体チップ２３が接合されている。そして、Ｐ側半導体チップ２２、およびＮ側半導体チップ２３のそれぞれに対応したモジュールＡＣバスバ５０とモジュールＮバスバ４０が搭載されている。複数のＰ側半導体チップ２２、および複数のＮ側半導体チップ２３は例えばＲＣ－ＩＧＢＴでもよいし、ＩＧＢＴとダイオードの組み合わせ、あるいはＭＯＳＦＥＴとダイオードとの組み合わせでもよい。半導体モジュール４のサイズは例えば幅５０ｍｍ、長さ６０ｍｍである。
【0039】
複数のＰ側半導体チップ２２、および複数のＮ側半導体チップ２３はそれぞれＸ軸方向に配置され、並列接続される。モジュールＡＣバスバ５０は半導体チップの並列接続数と同数を有する。モジュールＮバスバ４０はＰ側半導体チップ２２、Ｎ側半導体チップ２３の並列接続数と同数（図１４では２つ）のクランク部４２を持ち、一体化される。
【0040】
図１５は実施の形態４に係る半導体モジュール４の電流経路とバスバ接合部６０ｂ～６０ｆの配置を説明する上面図である。図１５を用いて電流経路を説明する。複数のＰ側半導体チップ２２がＸ軸方向に配置され、複数のＮ側半導体チップ２３がＸ軸方向に配置される。例えば、モジュールＰ端子３１からの電流は、バスバ接合部６０ｆからモジュールＰバスバ３０を経由し、複数のＰ側半導体チップに電流が供給されるとともに、バスバ接合部６０ｂからＰ側半導体チップ２２及びＮ側半導体チップ２３と同数のモジュールＡＣバスバ５０を経由してバスバ接合部６０ｃからＮ側半導体チップ２３に電流が供給され、バスバ接合部６０ｄからＰ側半導体チップ２２およびＮ側半導体チップ２３と同数のクランク部を有するモジュールＮバスバ４０により、電流がモジュールＮ端子４１に流れるように電流経路が形成されている。
なお、Ｐ側半導体チップ２２及びＮ側半導体チップ２３と同数のモジュールＡＣバスバ５０を配置する代わりに、複数のＰ側半導体チップ２２の電流を複数のＮ側半導体チップ２３に供給するために、複数のＰ側半導体チップ２２のバスバ接合部６０ｂとモジュールＡＣバスバ５０を接合するとともに、複数のＮ側半導体チップ２３に電流を供給するバスバ接合部６０ｃとモジュールＡＣバスバ５０を接合するようにモジュールＡＣバスバ５０を１つのバスバに一体化して形成しても良い。
なお、Ｐ側半導体チップ２２及びＮ側半導体チップ２３と同数のモジュールＡＣバスバ５０を配置する代わりに、複数のＰ側半導体チップ２２の電流を複数のＮ側半導体チップ２３に供給するために、複数のＰ側半導体チップ２２のバスバ接合部６０ｂとモジュールＡＣバスバ５０を接合するとともに、複数のＮ側半導体チップ２３に電流を供給するバスバ接合部６０ｃとモジュールＡＣバスバ５０を接合するようにモジュールＡＣバスバ５０を１つのバスバに一体化して形成しても良い。
【0041】
このような配置においてもいずれのバスバ接合部６０ｂ～６０ｆも、上方に複数のバスバが重なっていないため、ＳＡＴにおけるバスバ接合部６０ｂ～６０ｆの異常の検出能力の低下を抑制できる。
【0042】
さらに、半導体チップ数が増えても以下の効果により、一巡Ｌｓを低減できる。
（１）モジュールＰバスバ３０の延伸部３２を流れる電流７０Ａと、モジュールＮバスバ４０の第１のクランク部４３から第２のクランク部４４に向けて流れる電流７４Ｃとが互いに反対方向に流れ、互いの磁束を打ち消し合う。
（２）モジュールＡＣバスバ５０の本体部５１を流れる電流７２ＡとＮ側半導体チップ２３から第１のクランク部４３に向かって流れる電流７４Ａが互いに反対方向に流れ、互いの磁束を打ち消し合う。
（３）Ｐ側導体基板２４を流れる電流７１と、モジュールＮバスバ４０の２つのクランク部を流れる電流７４Ｂとが互いに反対方向に流れ、互いの磁束を打ち消し合う。
（４）モジュールＰ端子３１の屈曲部３３のＸ軸の正方向に電流７０Ｂが流れるため、Ｐ側導体基板２４を流れる電流７１と互いに反対方向に流れ、互いに磁束を打ち消し合う。
（１）モジュールＰバスバ３０の延伸部３２を流れる電流７０Ａと、モジュールＮバスバ４０の第１のクランク部４３から第２のクランク部４４に向けて流れる電流７４Ｃとが互いに反対方向に流れ、互いの磁束を打ち消し合う。
（２）モジュールＡＣバスバ５０の本体部５１を流れる電流７２ＡとＮ側半導体チップ２３から第１のクランク部４３に向かって流れる電流７４Ａが互いに反対方向に流れ、互いの磁束を打ち消し合う。
（３）Ｐ側導体基板２４を流れる電流７１と、モジュールＮバスバ４０の２つのクランク部を流れる電流７４Ｂとが互いに反対方向に流れ、互いの磁束を打ち消し合う。
（４）モジュールＰ端子３１の屈曲部３３のＸ軸の正方向に電流７０Ｂが流れるため、Ｐ側導体基板２４を流れる電流７１と互いに反対方向に流れ、互いに磁束を打ち消し合う。
【0043】
実施の形態５．
図１６は実施の形態５に係るインバータ１の内部構造を示す斜視図である。なお、実施の形態３と同様の機能及び作用を有する構成要素については、同一の符号を付してその説明を省略する。実施の形態５の特徴は複数の半導体モジュール４を一体化した構造である。実施の形態５のインバータ１は例えば、３相分の半導体モジュール４を樹脂封止したモールドモジュールとして説明する。
図１６は実施の形態５に係るインバータ１の内部構造を示す斜視図である。なお、実施の形態３と同様の機能及び作用を有する構成要素については、同一の符号を付してその説明を省略する。実施の形態５の特徴は複数の半導体モジュール４を一体化した構造である。実施の形態５のインバータ１は例えば、３相分の半導体モジュール４を樹脂封止したモールドモジュールとして説明する。
【0044】
図１７は３相分の半導体モジュール４を一体化した構造を示す斜視図である。封止材と制御端子は省略する。１つのＰ側導体基板２４に３相分のＰ側半導体チップ２２がチップ下接合材２６によって接合される。モジュールＰ端子３１と接合するモジュールＰバスバ３０を２つ有し、それぞれのモジュールＰバスバ３０がＰ側半導体チップ２２のＸ軸方向に直交する一辺に沿うように形成されたバスバ接合部６０ｆによってＰ側導体基板２４に接合される。
【0045】
モジュールＡＣバスバ５０は実施の形態１～３と同様の特徴を持つ。モジュールＮバスバ４０はそれぞれのＮ側半導体チップ２３にバスバ接合部６０ｄで電気的に接続され、それぞれのクランク部４２を経由して隣接する相のクランク部４２と一体化する。このため、３相分のモジュールＮバスバ４０が２つのモジュールＮ端子４１にそれぞれ接続される。
【0046】
すなわち、図１７および図１８において、Ｐ側導体基板２４に搭載されるＰ側半導体チップ２２と、Ｎ側導体基板２５に搭載されるＮ側半導体チップ２３と、を備える半導体モジュール４がＵ相、Ｖ相、Ｗ相の別に並列に接続され、配置される。
【0047】
Ｐ側導体基板２４と直流電源０の正極とを電気的に接続するためのモジュールＰバスバ３０は、端部に直流電源０の正極に接続されたモジュールＰ端子３１、Ｐ側導体基板２４に接合されるバスバ接合部６０ｆを有し、Ｕ相のＰ側半導体チップ２２とＶ相のＰ側半導体チップ２２との間、およびＶ相のＰ側半導体チップ２２とＷ相のＰ側半導体チップ２２との間にそれぞれ配置される。
【0048】
Ｐ側半導体チップ２２とＮ側導体基板２５とを電気的に接続するためのモジュールＡＣバスバ５０は、一端部にＰ側半導体チップ２２と接合されるバスバ接合部６０ｂ、他端部にＮ側導体基板２５に接合されるバスバ接合部６０ｃを有する。
【0049】
Ｎ側半導体チップ２３と直流電源０の負極とを電気的に接続するためのモジュールＮバスバは、一端部にＮ側半導体チップ２３と接合されるバスバ接合部６０ｄ、他端部に、直流電源０の負極に接続されるモジュールＮ端子４１を有するとともに、バスバ接合部６０ｄからモジュールＮ端子４１までの間にバスバ接合部６０ｂと重ならないように形成されたクランク部４２を有し、クランク部４２の一部は、Ｕ相のＰ側半導体チップ２２とＶ相のＰ側半導体チップ２２との間、およびＶ相のＰ側半導体チップ２２とＷ相のＰ側半導体チップ２２との間にそれぞれ配置され、バスバ接合部６０ｆを除いてモジュールＰバスバ３０と対向して配置される。
【0050】
モジュールＰ端子３１から入力されたＵ相とＶ相の電流が、Ｕ相のＰ側半導体チップ２２とＶ相のＰ側半導体チップ２２との間に配置されたバスバ接合部６０ｆで分岐し、Ｕ相とＶ相のそれぞれの半導体モジュール４のバスバ接合部６０ｂ、バスバ接合部６０ｃ、バスバ接合部６０ｄを経由した後、クランク部４２で合流してＵ相のＰ側半導体チップ２２とＶ相のＰ側半導体チップ２２との間に配置されたモジュールＮバスバのモジュールＮ端子４１から出力される電流経路を形成するように構成される。
【0051】
また、モジュールＰ端子３１から入力されたＷ相とＶ相の電流が、Ｗ相のＰ側半導体チップ２２とＶ相のＰ側半導体チップ２２との間に配置されたバスバ接合部６０ｆで分岐し、Ｗ相とＶ相のそれぞれの半導体モジュール４のバスバ接合部６０ｂ、バスバ接合部６０ｃ、バスバ接合部６０ｄを経由した後、クランク部４２で合流してＷ相のＰ側半導体チップ２２とＶ相のＰ側半導体チップ２２との間に配置されたモジュールＮバスバのモジュールＮ端子４１から出力される電流経路を形成するように構成される。
【0052】
次に図１８を用いて、実施の形態５の効果を説明する。図１８は実施の形態５の電流経路とバスバ接合部を示す透過上面図である。実施の形態５における半導体モジュール４のサイズは例えば幅７０ｍｍ、長さ６０ｍｍである。複数の半導体モジュール４を一体化することで、独立した複数の半導体装置を複数個並列接続するよりも実装面積を小型化できる。また、コンデンサ出力端子１２と接続されるモジュールＰ端子３１、およびモジュールＮ端子４１が２組であるため、平滑コンデンサ１０との接続箇所が低減され、組み立て性が改善される。
【0053】
さらに、Ｕ相を流れる電流経路７５と、Ｖ相を流れる電流経路７６はＵ相とＶ相のＰ側半導体チップ２２の間にあるバスバ接合部６０ｆで分岐し、それぞれのモジュールＡＣバスバ５０、Ｎ側半導体チップ２３を経由し、モジュールＮバスバ４０のクランク部４２で合流する。Ｗ相にはＵ相を流れる電流経路７５と中心線Ｐで対象の経路で電流が流れる。またＶ相にはＶ相を流れる電流経路７６と中心線Ｐで対象、かつ並列となる経路で電流が流れる。このようにＵ相とＷ相の電流経路が線対称であるため、一巡Ｌｓのアンバランスが生じない。このため、実施の形態５によれば、小型で組み立て性がよく、一巡Ｌｓの低い半導体モジュール４を提供できる。
【0054】
また、実施の形態１～４同様、バスバ接合部６０ｂ～６０ｆの上方に複数のバスバが重なっていないため、ＳＡＴにおけるバスバ接合部６０ｂ～６０ｆの異常の検出能力の低下を抑制できるとともに、半導体チップ数が増えても一巡Ｌｓを低減できる。
【0055】
本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
【0056】
以下、本開示の諸態様を付記としてまとめて記載する。
（付記１）
第１の導体基板に搭載される第１の半導体チップと、
第２の導体基板に搭載される第２の半導体チップと、
前記第１の導体基板と電源の正極とを電気的に接続するための第１のバスバと、
前記第２の半導体チップと前記電源の負極とを電気的に接続するための第２のバスバと、
前記第１の半導体チップと前記第２の導体基板とを電気的に接続するための第３のバスバと、を備える半導体装置であって、
前記第１のバスバは、一端部に前記電源の正極に接続される第１の端子、他端部に前記第１の導体基板に接合される第１の接合部を有し、
前記第１の端子の前記第１の導体基板からの突出方向をＹ軸の正方向とすると、前記Ｙ軸の正方向と反対の負方向に前記第２の導体基板および前記第２の半導体チップが配置され、
前記第３のバスバは、一端部に前記第１の半導体チップと接合される第２の接合部、他端部に第２の導体基板に接合される第３の接合部を有し、
前記第２のバスバは、一端部に前記第２の半導体チップと接合される第４の接合部、他端部に前記Ｙ軸の正方向に突出し、前記電源の負極に接続される第２の端子を有するとともに、前記第４の接合部から前記第２の端子までの間に前記Ｙ軸と直交するＸ軸方向に屈曲するクランク部を有し、前記クランク部は、前記Ｙ軸と垂直なＺ軸方向から見て前記第２の接合部に前記第２のバスバが重ならないように形成されていることを特徴とする半導体装置。
（付記２）
前記第１の端子および前記第２の端子は、平滑コンデンサを経由して前記電源の正極および負極に接続されていることを特徴とする付記１に記載の半導体装置。
（付記３）
前記第１のバスバ、前記第２のバスバ、および前記第３のバスバのうち、少なくともいずれかのバスバは樹脂で封止されていることを特徴とする付記１または２に記載の半導体装置。
（付記４）
前記第３のバスバの幅を前記第２のバスバの幅よりも大きくし、前記第２のバスバと重ならない両端部に前記第３の接合部を有し、前記第３の接合部の間に前記第２のバスバが配置されることを特徴とする付記１から３のいずれか１項に記載の半導体装置。
（付記５）
前記第１の接合部が、前記第１の半導体チップのＹ軸方向に延びる一辺に沿うように形成され、前記クランク部の前記Ｙ軸方向に延びる部分において、前記第１のバスバと前記第２のバスバが一部で重なって対向し、かつ、前記第２のバスバは前記第１の接合部に重ならないことを特徴とする付記１から４のいずれか１項に記載の半導体装置。
（付記６）
前記第１のバスバの前記第１の端子から前記第１の接合部への部分を前記Ｘ軸方向に屈曲させることにより、前記Ｘ軸方向に延びる屈曲部の電流経路と前記第１の導体基板に流れる電流経路とが互いに逆方向となるようにしたことを特徴とする付記１から５のいずれか１項に記載の半導体装置。
（付記７）
前記第２のバスバは一体化され、樹脂で封止されていることを特徴とする付記１から６のいずれか１項に記載の半導体装置。
（付記８）
前記第１の半導体チップが前記Ｘ軸方向に複数並列に接続され、前記第２の半導体チップが前記Ｘ軸方向に前記第１の半導体チップと同数並列に接続され、前記第１のバスバから前記複数の第１の半導体チップに電流が供給されるとともに、前記第１の半導体チップ及び前記第２の半導体チップと同数の前記第３のバスバにより前記第２の半導体チップに電流が供給され、前記第１の半導体チップおよび前記第２の半導体チップと同数のクランク部を有する第２のバスバにより、電流が前記第２の端子に流れるように電流経路が形成されていることを特徴とする付記１から７のいずれか１項に記載の半導体装置。
（付記９）
前記第１の半導体チップが前記Ｘ軸方向に複数並列に接続され、前記第２の半導体チップが前記Ｘ軸方向に前記第１の半導体チップと同数並列に接続され、前記第３のバスバの一端部が前記複数の第１の半導体チップに接合され、他端部が複数の第２の半導体チップが配置された前記第２の導体基板に接合され、前記第１のバスバから複数の前記第１の半導体チップに電流が供給されるとともに、前記第３のバスバにより前記複数の第２の半導体チップに電流が供給され、前記第１の半導体チップおよび前記第２の半導体チップと同数のクランク部を有する第２のバスバにより、電流が前記第２の端子に流れるように電流経路が形成されていることを特徴とする付記１から７のいずれか１項に記載の半導体装置。
（付記１０）
第１の導体基板に搭載される第１の半導体チップと、
第２の導体基板に搭載される第２の半導体チップと、
を備える半導体モジュールがＵ相、Ｖ相、Ｗ相の別に並列に配置され、
前記第１の導体基板と電源の正極とを電気的に接続するための第１のバスバは、一端部に前記電源の正極に接続された第１の端子、前記第１の導体基板に接合される第１の接合部を有し、前記Ｕ相の第１の半導体チップと前記Ｖ相の第１の半導体チップとの間、および前記Ｖ相の第１の半導体チップと前記Ｗ相の第１の半導体チップとの間にそれぞれ配置され、
前記第１の半導体チップと前記第２の導体基板とを電気的に接続するための第３のバスバは、一端部に前記第１の半導体チップと接合される第２の接合部、他端部に前記第２の導体基板に接合される第３の接合部を有し、
前記第２の半導体チップと前記電源の負極とを電気的に接続するための第２のバスバは、一端部に前記第２の半導体チップと接合される第４の接合部、他端部に、前記電源の負極に接続される第２の端子を有するとともに、前記第４の接合部から前記第２の端子までの間に前記第２の接合部と重ならないように形成されたクランク部を有し、
前記クランク部の一部は、前記Ｕ相の第１の半導体チップと前記Ｖ相の第１の半導体チップとの間、および前記Ｖ相の第１の半導体チップと前記Ｗ相の第１の半導体チップとの間にそれぞれ配置され、前記第１の接合部を除いて前記第１のバスバと対向して配置され、
前記第１の端子から入力されたＵ相とＶ相の電流が、前記Ｕ相の第１の半導体チップと前記Ｖ相の第１の半導体チップとの間に配置された第１の接合部で分岐し、前記Ｕ相と前記Ｖ相のそれぞれの半導体モジュールの前記第２の接合部、前記第３の接合部、前記第４の接合部を経由した後、前記クランク部で合流して前記Ｕ相の第１の半導体チップと前記Ｖ相の第１の半導体チップとの間に配置された前記第２のバスバの第２の端子から出力される第１の電流経路を形成するように構成され、
前記第１の端子から入力されたＷ相とＶ相の電流が、前記Ｗ相の第１の半導体チップと前記Ｖ相の第１の半導体チップとの間に配置された第１の接合部で分岐し、前記Ｗ相と前記Ｖ相のそれぞれの半導体モジュールの前記第２の接合部、前記第３の接合部、前記第４の接合部を経由した後、前記クランク部で合流して前記Ｗ相の第１の半導体チップと前記Ｖ相の第１の半導体チップとの間に配置された前記第２のバスバの第２の端子から出力される第２の電流経路を形成するように構成されていることを特徴とする半導体装置。
（付記１）
第１の導体基板に搭載される第１の半導体チップと、
第２の導体基板に搭載される第２の半導体チップと、
前記第１の導体基板と電源の正極とを電気的に接続するための第１のバスバと、
前記第２の半導体チップと前記電源の負極とを電気的に接続するための第２のバスバと、
前記第１の半導体チップと前記第２の導体基板とを電気的に接続するための第３のバスバと、を備える半導体装置であって、
前記第１のバスバは、一端部に前記電源の正極に接続される第１の端子、他端部に前記第１の導体基板に接合される第１の接合部を有し、
前記第１の端子の前記第１の導体基板からの突出方向をＹ軸の正方向とすると、前記Ｙ軸の正方向と反対の負方向に前記第２の導体基板および前記第２の半導体チップが配置され、
前記第３のバスバは、一端部に前記第１の半導体チップと接合される第２の接合部、他端部に第２の導体基板に接合される第３の接合部を有し、
前記第２のバスバは、一端部に前記第２の半導体チップと接合される第４の接合部、他端部に前記Ｙ軸の正方向に突出し、前記電源の負極に接続される第２の端子を有するとともに、前記第４の接合部から前記第２の端子までの間に前記Ｙ軸と直交するＸ軸方向に屈曲するクランク部を有し、前記クランク部は、前記Ｙ軸と垂直なＺ軸方向から見て前記第２の接合部に前記第２のバスバが重ならないように形成されていることを特徴とする半導体装置。
（付記２）
前記第１の端子および前記第２の端子は、平滑コンデンサを経由して前記電源の正極および負極に接続されていることを特徴とする付記１に記載の半導体装置。
（付記３）
前記第１のバスバ、前記第２のバスバ、および前記第３のバスバのうち、少なくともいずれかのバスバは樹脂で封止されていることを特徴とする付記１または２に記載の半導体装置。
（付記４）
前記第３のバスバの幅を前記第２のバスバの幅よりも大きくし、前記第２のバスバと重ならない両端部に前記第３の接合部を有し、前記第３の接合部の間に前記第２のバスバが配置されることを特徴とする付記１から３のいずれか１項に記載の半導体装置。
（付記５）
前記第１の接合部が、前記第１の半導体チップのＹ軸方向に延びる一辺に沿うように形成され、前記クランク部の前記Ｙ軸方向に延びる部分において、前記第１のバスバと前記第２のバスバが一部で重なって対向し、かつ、前記第２のバスバは前記第１の接合部に重ならないことを特徴とする付記１から４のいずれか１項に記載の半導体装置。
（付記６）
前記第１のバスバの前記第１の端子から前記第１の接合部への部分を前記Ｘ軸方向に屈曲させることにより、前記Ｘ軸方向に延びる屈曲部の電流経路と前記第１の導体基板に流れる電流経路とが互いに逆方向となるようにしたことを特徴とする付記１から５のいずれか１項に記載の半導体装置。
（付記７）
前記第２のバスバは一体化され、樹脂で封止されていることを特徴とする付記１から６のいずれか１項に記載の半導体装置。
（付記８）
前記第１の半導体チップが前記Ｘ軸方向に複数並列に接続され、前記第２の半導体チップが前記Ｘ軸方向に前記第１の半導体チップと同数並列に接続され、前記第１のバスバから前記複数の第１の半導体チップに電流が供給されるとともに、前記第１の半導体チップ及び前記第２の半導体チップと同数の前記第３のバスバにより前記第２の半導体チップに電流が供給され、前記第１の半導体チップおよび前記第２の半導体チップと同数のクランク部を有する第２のバスバにより、電流が前記第２の端子に流れるように電流経路が形成されていることを特徴とする付記１から７のいずれか１項に記載の半導体装置。
（付記９）
前記第１の半導体チップが前記Ｘ軸方向に複数並列に接続され、前記第２の半導体チップが前記Ｘ軸方向に前記第１の半導体チップと同数並列に接続され、前記第３のバスバの一端部が前記複数の第１の半導体チップに接合され、他端部が複数の第２の半導体チップが配置された前記第２の導体基板に接合され、前記第１のバスバから複数の前記第１の半導体チップに電流が供給されるとともに、前記第３のバスバにより前記複数の第２の半導体チップに電流が供給され、前記第１の半導体チップおよび前記第２の半導体チップと同数のクランク部を有する第２のバスバにより、電流が前記第２の端子に流れるように電流経路が形成されていることを特徴とする付記１から７のいずれか１項に記載の半導体装置。
（付記１０）
第１の導体基板に搭載される第１の半導体チップと、
第２の導体基板に搭載される第２の半導体チップと、
を備える半導体モジュールがＵ相、Ｖ相、Ｗ相の別に並列に配置され、
前記第１の導体基板と電源の正極とを電気的に接続するための第１のバスバは、一端部に前記電源の正極に接続された第１の端子、前記第１の導体基板に接合される第１の接合部を有し、前記Ｕ相の第１の半導体チップと前記Ｖ相の第１の半導体チップとの間、および前記Ｖ相の第１の半導体チップと前記Ｗ相の第１の半導体チップとの間にそれぞれ配置され、
前記第１の半導体チップと前記第２の導体基板とを電気的に接続するための第３のバスバは、一端部に前記第１の半導体チップと接合される第２の接合部、他端部に前記第２の導体基板に接合される第３の接合部を有し、
前記第２の半導体チップと前記電源の負極とを電気的に接続するための第２のバスバは、一端部に前記第２の半導体チップと接合される第４の接合部、他端部に、前記電源の負極に接続される第２の端子を有するとともに、前記第４の接合部から前記第２の端子までの間に前記第２の接合部と重ならないように形成されたクランク部を有し、
前記クランク部の一部は、前記Ｕ相の第１の半導体チップと前記Ｖ相の第１の半導体チップとの間、および前記Ｖ相の第１の半導体チップと前記Ｗ相の第１の半導体チップとの間にそれぞれ配置され、前記第１の接合部を除いて前記第１のバスバと対向して配置され、
前記第１の端子から入力されたＵ相とＶ相の電流が、前記Ｕ相の第１の半導体チップと前記Ｖ相の第１の半導体チップとの間に配置された第１の接合部で分岐し、前記Ｕ相と前記Ｖ相のそれぞれの半導体モジュールの前記第２の接合部、前記第３の接合部、前記第４の接合部を経由した後、前記クランク部で合流して前記Ｕ相の第１の半導体チップと前記Ｖ相の第１の半導体チップとの間に配置された前記第２のバスバの第２の端子から出力される第１の電流経路を形成するように構成され、
前記第１の端子から入力されたＷ相とＶ相の電流が、前記Ｗ相の第１の半導体チップと前記Ｖ相の第１の半導体チップとの間に配置された第１の接合部で分岐し、前記Ｗ相と前記Ｖ相のそれぞれの半導体モジュールの前記第２の接合部、前記第３の接合部、前記第４の接合部を経由した後、前記クランク部で合流して前記Ｗ相の第１の半導体チップと前記Ｖ相の第１の半導体チップとの間に配置された前記第２のバスバの第２の端子から出力される第２の電流経路を形成するように構成されていることを特徴とする半導体装置。
【符号の説明】
【0057】
０：直流電源、１：インバータ、２：インバータ入力端子、３：インバータ出力端子、４：半導体モジュール、５：ヒートシンク、６：筐体底面、７：水路、８：モータ、９：制御基板、１０：平滑コンデンサ、１１：コンデンサ入力端子、１２：コンデンサ出力端子、１３：コンデンサＰバスバ、１４：コンデンサＮバスバ、１５：コンデンサ素子、２０：モジュール下接合部、２１：モジュール出力端子、２２：Ｐ側半導体チップ、２３：Ｎ側半導体チップ、２４：Ｐ側導体基板、２５：Ｎ側導体基板、２６：チップ下接合材、２７：絶縁シート、２８：銅板、２９：制御端子、３０：モジュールＰバスバ、３１：モジュールＰ端子、３２：延伸部、３３：屈曲部、４０：モジュールＮバスバ、４１：モジュールＮ端子、４２：クランク部、４３：第１のクランク部、４４：第２のクランク部、５０：モジュールＡＣバスバ、５１：本体部、５２：接続部、６０ａ～６０ｆ：バスバ接合部。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】