特開 2024-162499 プログラマブルロジックコントローラ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024162499

(43)【公開日】2024-11-21

(54)【発明の名称】プログラマブルロジックコントローラ

(51)【国際特許分類】

   G05B 19/05 20060101AFI20241114BHJP

【ＦＩ】

G05B19/05 L

G05B19/05 S

【審査請求】未請求

【請求項の数】3

【出願形態】ＯＬ

(21)【出願番号】P 2023078051

(22)【出願日】2023-05-10

(71)【出願人】

【識別番号】000003115

【氏名又は名称】東洋電機製造株式会社

(74)【代理人】

【識別番号】100147485

【弁理士】

【氏名又は名称】杉村 憲司

(74)【代理人】

【識別番号】230118913

【弁護士】

【氏名又は名称】杉村 光嗣

(74)【代理人】

【識別番号】100161148

【弁理士】

【氏名又は名称】福尾 誠

(74)【代理人】

【氏名又は名称】君塚 絵美

(72)【発明者】

【氏名】石内 宏樹

(72)【発明者】

【氏名】鬼塚 勇一

【テーマコード（参考）】

5H220

【Ｆターム（参考）】

5H220AA05

5H220AA06

5H220BB07

5H220BB18

5H220CC03

5H220CC09

5H220CX05

5H220CX09

5H220JJ02

5H220JJ12

5H220JJ18

5H220KK03

5H220KK06

(57)【要約】

【課題】通信を安定させつつ、通信速度の低下を抑制する。
【解決手段】プログラマブルロジックコントローラ１は、基本ベースユニット１００と、１以上の増設ベースユニット１０１とを備え、基本ベースユニット１００は、制御ユニット１１１、第１のユニット１１２、及び第１のユニット１１２に比べて要求される通信速度が低い第２のユニット１１５を含み、増設ベースユニット１０１は、第２のユニット１１５を含み、パラレル通信信号生成部２０１は、パラレル通信により、メイン演算器１２１と第１のユニット１１２との間で信号を送受信し、シリアル通信信号生成部２０２は、シリアル通信により、メイン演算器１２１と、基本ベースユニット１００に含まれる第２のユニット１１２との間で信号を送受信し、メイン演算器１２１と、増設ベースユニット１０１に含まれる第２のユニット１１５との間で信号を送受信する。
【選択図】図１

【特許請求の範囲】

【請求項1】

基本ベースユニットと、１以上の増設ベースユニットとを備え、
前記基本ベースユニットは、制御ユニット、前記制御ユニットと信号を送受信する第１のユニット、及び前記制御ユニットと信号を送受信して前記第１のユニットに比べて要求される通信速度が低い第２のユニットを含み、
前記増設ベースユニットは、前記基本ベースユニットとシリアル通信ケーブルによって接続されており、前記制御ユニットと信号を送受信する第３のユニットを含み、
前記制御ユニットは、メイン演算器と、パラレル通信信号生成部及びシリアル通信信号生成部を有する信号分配器とを含み、
前記パラレル通信信号生成部は、パラレル通信により、前記メイン演算器と前記第１のユニットとの間で信号を送受信し、
前記シリアル通信信号生成部は、シリアル通信により、前記メイン演算器と前記第２のユニットとの間で信号を送受信し、前記メイン演算器と前記第３のユニットとの間で信号を送受信する、プログラマブルロジックコントローラ。

【請求項2】

前記シリアル通信信号生成部は、前記メイン演算器と前記第２のユニットとの間で信号を送受信するとき、前記メイン演算器と前記第３のユニットとの間で信号を送受信するときに比べて高速のクロックで信号を送受信する、請求項１に記載のプログラマブルロジックコントローラ。

【請求項3】

前記第１のユニットは、外部機器と通信する通信ユニットである、請求項１又は２に記載のプログラマブルロジックコントローラ。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、プログラマブルロジックコントローラに関する。

【背景技術】

【0002】

プログラマブルロジックコントローラ（programmable logic controller（ＰＬＣ））は、シーケンス制御を実行するコントローラである。最近では、プログラマブルロジックコントローラは、様々なインターフェース、通信機能等を有し、各種ロボット、自動機械等の制御、工程管理等に利用されている。

【0003】

例えば、特許文献１の従来技術には、ＰＬＣ本体が、パラレルＩ／Ｏバスを介して、各Ｉ／Ｏユニット内の各ローカルＩ／Ｏモジュール１０３に対して直接データの読み出し、書き込みを行いことが記載されている。

【0004】

ここで、図４を参照して、基本ベースユニット３００と増設ベースユニット３３１及び３３２とを備えるプログラマブルロジックコントローラ３について説明する。

【0005】

図４に示すように、基本ベースユニット３００には、制御ユニット３０１と、通信ユニット３０２と、Ｉ／Ｏユニット（入出力ユニット）３０３、マスタユニット３１１とが含まれている。制御ユニット３０１には、各種制御、演算処理、及び通信処理を行うためのＣＰＵ（Central Processing Unit）と、プログラムを記憶するメモリとが含まれる。通信ユニット３０２は、外部機器（不図示）と信号を送受信するためのユニットであり、パラレルバス３０６を介して制御ユニット３０１と信号を送受信する。外部機器は、プログラマブルロジックコントローラが制御する対象となっている機器、他のプログラマブルロジックコントローラ等である。Ｉ／Ｏユニット３０３及びマスタユニット３１１は、パラレルバス３０６を介して制御ユニット３０１と信号を送受信し、リモートユニット３５１、３５２、・・・は、シリアルバスケーブル３１１を介してマスタユニット３１１と信号を送受信する。

【0006】

また、増設ベースユニット３３１には、インターフェース（ＩＦ）ユニット３０９及びＩ／Ｏユニット３０３が含まれており、ＩＦユニット３０９と、上述した制御ユニット３０１とは、パラレルバスケーブル３０７を介して信号を送受信する。

【0007】

また、増設ベースユニット３３２には、ＩＦユニット３０９及びＩ／Ｏユニット３０３が含まれており、増設ベースユニット３３１のＩＦユニット３０９と、増設ベースユニット３３２のＩＦユニット３０９とは、パラレルバスケーブル３０７を介して信号を送受信する。

【0008】

これにより、制御ユニット３０１は、基本ベースユニット３００、増設ベースユニット３３１、及び増設ベースユニット３３２それぞれに含まれている各種のユニットと信号を送受信することができる。

【0009】

また、複数の増設ベースユニット３３１それぞれに含まれる複数のＩ／Ｏユニット３０３それぞれを一意に識別するために、Ｉ／Ｏユニット３０３に対応するパラレルバスケーブル３０７のアドレスが付された信号が送信されることによって、該信号は、適切なＩ／Ｏユニット３０３によって受信される。

【先行技術文献】

【特許文献】

【0010】

【特許文献1】特開２００３－１１４７０４号公報

【発明の概要】

【発明が解決しようとする課題】

【0011】

しかしながら、上述した方法では、増設ベースユニットが増加し、これに伴ってＩ／Ｏユニットが増加するほど、パラレルバスによって送信されるデータ量が増加する。これに起因して、ユニット間、特に制御ユニットと、高速での通信が要求されるユニット（例えば、通信ユニット）との間での通信における通信速度が低下することがあった。これにより、所定の周期でのデータの更新が困難となることがあった。

【0012】

上記のような問題点に鑑みてなされた本開示の目的は、通信を安定させつつ、通信速度の低下を抑制することができるプログラマブルロジックコントローラを提供することにある。

【課題を解決するための手段】

【0013】

上記課題を解決するため、一実施形態に係るプログラマブルロジックコントローラは、基本ベースユニットと、１以上の増設ベースユニットとを備え、前記基本ベースユニットは、制御ユニット、前記制御ユニットと信号を送受信する第１のユニット、及び前記制御ユニットと信号を送受信し、前記第１のユニットに比べて要求される通信速度が低い第２のユニットを含み、前記増設ベースユニットは、前記基本ベースユニットとシリアル通信ケーブルによって接続されており、前記制御ユニットと信号を送受信する第３のユニットを含み、前記制御ユニットは、メイン演算器と、パラレル通信信号生成部及びシリアル通信信号生成部を有する信号分配器とを含み、前記パラレル通信信号生成部は、パラレル通信により、前記メイン演算器と前記第１のユニットとの間で信号を送受信し、前記シリアル通信信号生成部は、シリアル通信により、前記メイン演算器と前記第２のユニットとの間で信号を送受信し、前記メイン演算器と前記第３のユニットとの間で信号を送受信する。

【0014】

また、一実施形態に係るプログラマブルロジックコントローラにおいて、前記シリアル通信信号生成部は、前記メイン演算器と前記第２のユニットとの間で信号を送受信するとき、前記メイン演算器と前記第３のユニットとの間で信号を送受信するときに比べて高速のクロックで信号を送受信してよい。

【0015】

また、一実施形態に係るプログラマブルロジックコントローラにおいて、前記第１のユニットは、外部機器と通信する通信ユニットであってよい。

【発明の効果】

【0016】

本開示に係るプログラマブルロジックコントローラによれば、通信を安定させつつ、通信速度の低下を抑制することができる。

【図面の簡単な説明】

【0017】

【図1】本開示の実施形態に係るプログラマブルロジックコントローラの構成例を示す図である。

【図2】図１に示す制御ユニットを詳細に示す図である。

【図3】図２に示す信号分配器を詳細に示す図である。

【図4】従来のプログラマブルロジックコントローラの構成例を示す図である。

【発明を実施するための形態】

【0018】

以下、本開示の実施形態について図面を参照して説明する。

【0019】

図１に示すように、本開示の本実施形態に係るプログラマブルロジックコントローラ１は、基本ベースユニット１００と、１以上の増設ベースユニット１０１とを備える。

【0020】

基本ベースユニット１００は、パラレルバス１０３、シリアルバス１０４、制御ユニット１１１、第１のユニット１１２、増設マスタユニット１１３、及び第２のユニット１１５を含む。制御ユニット１１１、通信ユニット１１２、増設マスタユニット１１３、及び汎用ユニット１１５それぞれは、パラレルバス１０３及びシリアルバス１０４を介してデータを送受信することができる。シリアルバス１０４は、ＴＴＬ（Transistor Transistor Logic）レベルの信号を伝送する。なお、第１のユニット１１２は、制御ユニット１１１と信号を送受信する。第１のユニット１１２は、例えば、外部機器と通信を行う通信ユニットであるが、これに限られない。また、第２のユニット１１５は、第１のユニット１１２に比べて要求される通信速度が低いユニットであり、例えば、入出力ユニットである。以降において、第１のユニット１１２を「通信ユニット１１２」として説明する。また、以降において、第２のユニット１１５を「汎用ユニット１１５」という。なお、基本ベースユニット１００は、複数の通信ユニットを含んでもよく、第１のユニット１１２及び第２のユニット１１５によって実行される通信の通信速度は、それぞれにユニットが設けられている場所ではなく、それぞれの通信仕様によって定まる。

【0021】

パラレルバス１０３は、パラレル通信により信号を伝送する伝送路である。

【0022】

シリアルバス１０４は、シリアル通信により信号を伝送する伝送路である。

【0023】

図２に示すように、制御ユニット１１１は、パラレルバス１０３と、シリアルバス１０４と、外部通信インターフェース（Ｉ／Ｆ）１２０と、メイン演算器１２１と、信号分配器１２２と、ＲＯＭ（Read-Only Memory）１２３と、メインメモリ１２４とを含む。

【0024】

外部通信Ｉ／Ｆ１２０は、制御ユニット１１１が、他の機器（例えば、上位機器、デバック機器等）と通信するためのインターフェースである。メイン演算器１２１は、例えば、ＣＰＵによって構成され、ラダー処理、各種演算、データの管理等を実行することができる。

【0025】

信号分配器１２２は、メイン演算器１２１によって出力された信号をパラレル通信又はシリアル通信により送信する。メイン演算器１２１によって出力された信号は、メイン演算器１２１による演算結果を示す信号であってもよいし、メイン演算器１２１が受信した信号であってもよい。このとき、信号分配器１２２は、信号を送受信するユニットに応じて、パラレル通信とシリアル通信とのいずれかにより信号を送受信する。

【0026】

図３に示すように、信号分配器１２２は、ＣＰＵパラレルバス２０３によってメイン演算器１２１と接続されており、これにより、メイン演算器１２１からコントロールされ、メイン演算器１２１から出力された信号を送受信することができる。また、信号分配器１２２は、ＣＰＵパラレルバス２０３によってメインメモリ１２４と接続されており、これにより、信号分配器１２２は、メインメモリ１２４に記憶されているデータを示す信号を送受信することができる。

【0027】

信号分配器１２２は、パラレル通信信号生成部２０１と、シリアル通信信号生成部２０２とを有する。信号分配器１２２は、メイン演算器１２１と、基本ベースユニット１００に含まれる通信ユニット１１２との間で信号を送受信する場合、パラレル通信信号生成部２０１がパラレル通信により信号を送受信するように切り替え、メイン演算器１２１と、基本ベースユニット１００又は増設ベースユニット１０１に含まれる汎用ユニット１１６（第３のユニット）との間で信号を送受信するとき、シリアル通信信号生成部２０２がシリアル通信により信号を送受信するように切り替える。

【0028】

すなわち、パラレル通信信号生成部２０１は、パラレル通信により、メイン演算器１２１と通信ユニット１１２との間で信号を送受信する。具体的には、パラレル通信信号生成部２０１は、メイン演算器１２１によって出力された信号を、パラレルバス１０３を介して通信ユニット１１２に送信し、通信ユニット１１２からパラレルバス１０３を介して受信した信号をメイン演算器１２１に送信する。

【0029】

ここで、パラレル通信信号生成部２０１は、基本ベースユニット１００が備えるユニットとのみ、パラレルバス１０３を介して信号を送受信することができる。このため、パラレル通信信号生成部２０１は、ワードサイズのデータを一度に送受信することが可能となる。したがって、パラレル通信信号生成部２０１は、サイズが大きいデータを高速で送受信する必要があるユニット（例えば、通信ユニット１１２）と、パラレル通信により信号を送受信する。

【0030】

また、シリアル通信信号生成部２０２は、シリアル通信により、メイン演算器１２１と、基本ベースユニット１００に含まれる汎用ユニット１１５（第２のユニット）との間で信号を送受信する。また、シリアル通信信号生成部２０２は、シリアル通信により、メイン演算器１２１と、増設ベースユニット１０１に含まれる汎用ユニット１１６（第３のユニット）との間で信号を送受信する。具体的には、シリアル通信信号生成部２０２は、メイン演算器１２１によって出力された信号を、シリアルバス１０４を介して汎用ユニット１１５に送信し、汎用ユニット１１５からシリアルバス１０４を介して受信した信号をメイン演算器１２１に送信する。シリアル通信信号生成部２０２は、メイン演算器１２１によって出力された信号を、シリアルバス１０４及び増設ケーブル１０２を介して汎用ユニット１１６に送信し、汎用ユニット１１６からシリアルバス１０４及び増設ケーブル１０２を介して受信した信号をメイン演算器１２１に送信する。なお、増設ケーブル１０２は、シリアル通信ケーブルである。

【0031】

ここで、シリアル通信信号生成部２０２は、基本ベースユニット１００及び増設ベースユニット１０１それぞれが備えるユニットに対して、シリアル通信により信号を送受信することができる。なお、シリアル通信では、パラレル通信に比べて、サイズが大きいデータを短時間で大量に送受信することが困難である。したがって、シリアル通信信号生成部２０２は、サイズが大きいデータを高速で送受信する必要がないユニット（例えば、汎用ユニット１１５）と、シリアル通信により信号を送受信する。

【0032】

また、シリアル通信信号生成部２０２は、メイン演算器１２１と、基本ベースユニット１００に含まれる汎用ユニット１１５（第２のユニット）との間で信号を送受信するとき、メイン演算器１２１と、増設ベースユニット１０１に含まれる汎用ユニット１１６（第３のユニット）との間で信号を送受信するときに比べて高速のクロックで信号を送受信する。

【0033】

図２を再び参照して、ＲＯＭ１２３は、メイン演算器１２１が演算を実行するために用いるラダー、定数等のプログラムデータを記憶している。メインメモリ１２４は、メイン演算器１２１によって演算されているデータ、外部通信Ｉ／Ｆ１２０によって送受信される、又は、送受信された、一時的に待機している通信データを記憶することができる。

【0034】

図１を再び参照して、通信ユニット１１２は、制御ユニット１１１と信号を送受信する。具体的には、通信ユニット１１２は、基本ベースユニット１００に含まれるパラレルバス１０３及びシリアルバス１０４に接続される。例えば、通信ユニット１１２は、パラレルバス及びシリアルバスを内蔵しており、該パラレルバス及び該シリアルバスがそれぞれ基本ベースユニット１００に設けられているパラレルバス１０３及びシリアルバス１０４に接合される。これにより、通信ユニット１１２は、パラレルバス１０３を介して、パラレル通信により、制御ユニット１１１と信号を送受信することができる。また、通信ユニット１１２は、シリアルバス１０４を介して、シリアル通信により、制御ユニット１１１と信号を送受信することができる。

【0035】

増設マスタユニット１１３は、基本ベースユニット１００に含まれるパラレルバス１０３及びシリアルバス１０４に接続される。具体的には、増設マスタユニット１１３は、パラレルバス及びシリアルバスを内蔵しており、該パラレルバス及び該シリアルバスがそれぞれ基本ベースユニット１００に設けられているパラレルバス１０３及びシリアルバス１０４に接合される。これにより、増設マスタユニット１１３は、パラレルバス１０３を介して、パラレル通信により、制御ユニット１１１と信号を送受信することができる。また、汎用ユニット１１５は、シリアルバス１０４を介して、シリアル通信により、制御ユニット１１１と信号を送受信することができる。

【0036】

また、増設マスタユニット１１３は、シリアルケーブルである増設ケーブル１０２によって、追って詳細に説明する増設スレーブユニット１１４と接続され、これにより、増設ケーブル１０２を介して増設スレーブユニット１１４と信号を送受信することができる。増設マスタユニット１１３は、シリアルバス１０４が伝送するＴＴＬレベルの信号を差動の信号に変換し、増設ケーブル１０２を介して増設スレーブユニット１１４に差動の信号を送信する。増設ケーブル１０２のケーブル長が長い場合、ＴＴＬレベルの信号は外部ノイズによる影響を大きく受ける。そのため、増設マスタユニット１１３は、ＴＴＬレベルの信号を作動の信号に変換することにより、増設ケーブル１０２が長くても外部ノイズによる品質の低下を抑制して、増設スレーブユニット１１４に信号を送信することができる。

【0037】

汎用ユニット１１５は、通信ユニット１１２に比べて要求される通信速度が低いユニットである。基本ベースユニット１００の汎用ユニット１１５は、基本ベースユニット１００に含まれるパラレルバス１０３及びシリアルバス１０４に接続される。具体的には、汎用ユニット１１５は、パラレルバス及びシリアルバスを内蔵しており、該パラレルバス及び該シリアルバスがそれぞれ増設ベースユニット１０１に設けられているパラレルバス１０３及びシリアルバス１０４に接合される。これにより、汎用ユニット１１５は、パラレルバス１０３を介して、パラレル通信により、制御ユニット１１１と信号を送受信することができる。また、汎用ユニット１１５は、シリアルバス１０４を介して、シリアル通信により、制御ユニット１１１と信号を送受信することができる。

【0038】

増設ベースユニット１０１は、基本ベースユニット１００と増設ケーブル１０２（シリアル通信ケーブル）によって接続されており、制御ユニット１１１と信号を送受信する汎用ユニット１１６（第３のユニット）を含む。具体的には、増設ベースユニット１０１は、増設ベースユニット１０１ａ及び増設ベースユニット１０１ｂを含み、増設ベースユニット１０１ａ及び増設ベースユニット１０１ｂそれぞれは、パラレルバス１０３と、シリアルバス１０４と、増設スレーブユニット１１４と、汎用ユニット１１６とを有する。

【0039】

増設スレーブユニット１１４は、増設ケーブル１０２によって増設マスタユニット１１３と接続され、これにより、増設ケーブル１０２を介して、シリアル通信により、増設マスタユニット１１３と信号を送受信することができる。また、増設スレーブユニット１１４は、該増設スレーブユニット１１４を有する増設ベースユニット１０１に含まれるパラレルバス１０３及びシリアルバス１０４に接続される。

【0040】

また、増設ベースユニット１０１ａが備える増設スレーブユニット１１４と、増設ベースユニット１０１ｂが備える増設スレーブユニット１１４とは、増設ケーブル１０２によって接続される。これにより、増設ベースユニット１０１ａが備える増設スレーブユニット１１４と、増設ベースユニット１０１ｂが備える増設スレーブユニット１１４とは、増設ケーブル１０２を介して、シリアル通信により、互いに信号を送受信する。

【0041】

本例では、増設ベースユニット１０１ｂは、プログラマブルロジックコントローラ１における最終段のベースユニットであるため、増設ベースユニット１０１ｂの増設スレーブユニット１１４における、次段の増設スレーブユニットと接続するためのポートには終端抵抗１１７が設けられる。なお、増設ベースユニット１０１ｂの増設スレーブユニット１１４は、さらに異なる増設ベースユニットに接続されてもよく、このような構成において、最終段となる増設スレーブユニットにおける、次段の増設スレーブユニットと接続するためのポートには終端抵抗１１７が設けられる。

【0042】

また、増設ベースユニット１０１ａの増設スレーブユニット１１４は、増設マスタユニット１１３から増設ケーブル１０２を介して送信された差動の信号を受信する。そして、増設ベースユニット１０１ａの増設スレーブユニット１１４は、受信した差動の信号を、増設ケーブル１０２を介して、増設ベースユニット１０１ｂの増設スレーブユニット１１４に送信することができる。また、増設ベースユニット１０１ａの増設スレーブユニット１１４は、受信した差動の信号をＴＴＬレベルの信号に変換して、シリアルバス１０４を介して、増設ベースユニット１０１ａの汎用ユニット１１６にＴＴＬレベルの信号を送信することができる。すなわち、基本ベースユニット１００と増設ベースユニット１０１ａとの間、及び増設ベースユニット１０１ａと増設ベースユニット１０１ｂとの間では、差動の信号が送受信される。また、基本ベースユニット１００、増設ベースユニット１０１ａ、及び増設ベースユニット１０１ｂそれぞれにおけるシリアルバス１０４を介した送受信においては、ＴＴＬレベルの信号が送受信される。

【0043】

なお、増設マスタユニット１１３が、ＴＴＬレベルの信号を差動の信号に変換し、増設スレーブユニット１１４が、増設ケーブル１０２を介して受信した差動の信号をＴＴＬレベルの信号に変換することによって、基本ベースユニット１００と増設ベースユニット１０１ａとの間での信号の受信には、これらの２回の変換に要した時間にばらつきが生じている。増設ベースユニット１０１ａと増設ベースユニット１０１ｂとの間の信号の送受信においても同様である。

【0044】

増設ベースユニット１０１の汎用ユニット１１６は、該増設ベースユニット１０１に設けられているシリアルバス１０４に接続される。具体的には、汎用ユニット１１６は、シリアルバスを内蔵しており、該シリアルバスがそれぞれ増設ベースユニット１０１に設けられているシリアルバス１０４に接合される。これにより、汎用ユニット１１６は、シリアルバス１０４を介して、シリアル通信により、増設スレーブユニット１１４と信号を送受信することができる。

【0045】

以上、説明したように、本実施形態に係るプログラマブルロジックコントローラ１は、基本ベースユニット１００と、１以上の増設ベースユニット１０１とを備える。基本ベースユニット１００は、制御ユニット１１１、制御ユニット１１１と信号を送受信する通信ユニット１１２、及び制御ユニット１１１と信号を送受信して通信ユニット１１２に比べて要求される通信速度が低い汎用ユニット１１５を含む。増設ベースユニット１０１は、基本ベースユニット１００とシリアル通信ケーブル（増設ケーブル１０２）によって接続されており、汎用ユニット１１６を含む。制御ユニット１１１は、メイン演算器１２１と、パラレル通信信号生成部２０１及びシリアル通信信号生成部２０２を有する信号分配器１２２とを含む。パラレル通信信号生成部２０１は、パラレル通信により、メイン演算器１２１と通信ユニット１１２との間で信号を送受信し、シリアル通信信号生成部２０２は、シリアル通信により、メイン演算器１２１と、基本ベースユニット１００に含まれる汎用ユニット１１５（第２のユニット）との間で信号を送受信し、メイン演算器１２１と、増設ベースユニット１０１に含まれる汎用ユニット１１６との間で信号を送受信する。

【0046】

これにより、サイズが大きいデータを高速で送受信する必要がある通信ユニット１１２に対してパラレル通信により信号が送受信され、サイズが大きいデータを高速で送受信する必要がない汎用ユニット１１５に対してシリアル通信により信号が送受信される。したがって、プログラマブルロジックコントローラ１は、通信を安定させつつ、通信速度の低下を抑制することができる。また、パラレルバス１０３の占有率を増加させることなく、通信速度の低下を抑制することができるため、プログラマブルロジックコントローラ１の小型化を妨げられにくくなる。

【0047】

また、本実施形態に係るプログラマブルロジックコントローラ１において、シリアル通信信号生成部２０２は、メイン演算器１２１と、基本ベースユニット１００に含まれる汎用ユニット１１５（第２のユニット）との間で信号を送受信するとき、メイン演算器１２１と、増設ベースユニット１０１に含まれる汎用ユニット１１６（第３のユニット）との間で信号を送受信するときに比べて高速のクロックで信号を送受信する。一般に、シリアル通信のクロックが高いほど、信号の変換におけるばらつきに起因してラッチミスが発生しやすい。しかし、基本ベースユニット１００に含まれる、制御ユニット１１１内におけるメイン演算器１２１と、汎用ユニット１１５（第２のユニット）との間での信号の送受信では信号が変換されないため、ラッチミスは発生せず、このためシリアル通信のクロックを高くして、通信の高速化を図ることができる。これに対して、制御ユニット１１１内のメイン演算器１２１と、増設ベースユニット１０１の汎用ユニット１１６（第３のユニット）との間の通信では信号が変換されるため、シリアル通信のクロックを低くして、ラッチミスを抑制することができる。

【0048】

上述の実施形態は代表的な例として説明したが、本開示の趣旨及び範囲内で、多くの変更及び置換ができることは当業者に明らかである。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、請求の範囲から逸脱することなく、種々の変形又は変更が可能である。例えば、実施形態の構成図に記載の複数の構成ブロックを１つに組み合わせたり、あるいは１つの構成ブロックを分割したりすることが可能である。

【符号の説明】

【0049】

１ プログラマブルロジックコントローラ
１００ 基本ベースユニット
１０１、１０１ａ、１０１ｂ 増設ベースユニット
１０２ 増設ケーブル
１０３ パラレルバス
１０４ シリアルバス
１１１ 制御ユニット
１１２ 第１のユニット（通信ユニット）
１１３ 増設マスタユニット
１１４ 増設スレーブユニット
１１５ 第２のユニット（汎用ユニット）
１１６ 第３のユニット（汎用ユニット）
１１７ 終端抵抗
１２０ 外部通信インターフェース
１２１ メイン演算器
１２２ 信号分配器
１２３ ＲＯＭ
１２４ メインメモリ
２０１ パラレル通信信号生成部
２０２ シリアル通信信号生成部
２０３ ＣＰＵパラレルバス

【図1】

【図2】

【図3】

【図4】