(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024162734
(43)【公開日】2024-11-21
(54)【発明の名称】炭化珪素半導体装置および炭化珪素半導体装置の製造方法
(51)【国際特許分類】
H01L 29/78 20060101AFI20241114BHJP
H01L 29/12 20060101ALI20241114BHJP
H01L 21/336 20060101ALI20241114BHJP
【FI】
H01L29/78 652K
H01L29/78 653A
H01L29/78 652T
H01L29/78 658F
【審査請求】未請求
【請求項の数】6
【出願形態】OL
(21)【出願番号】P 2023078589
(22)【出願日】2023-05-11
(71)【出願人】
【識別番号】000002130
【氏名又は名称】住友電気工業株式会社
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(72)【発明者】
【氏名】横町 伝
(72)【発明者】
【氏名】斎藤 雄
(57)【要約】
【課題】金属不純物を効率よく捕獲できる層間絶縁膜を有する炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供する。
【解決手段】炭化珪素半導体装置は、第1主面を有する炭化珪素基板と、前記炭化珪素基板の前記第1主面の上に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記ゲート電極を覆うように設けられた層間絶縁膜と、を有し、前記層間絶縁膜は、リンのデルタドープ層を含む。
【選択図】
図1
【特許請求の範囲】
【請求項1】
第1主面を有する炭化珪素基板と、
前記炭化珪素基板の前記第1主面の上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられたゲート電極と、
前記ゲート電極を覆うように設けられた層間絶縁膜と、
を有し、
前記層間絶縁膜は、リンのデルタドープ層を含む、
炭化珪素半導体装置。
【請求項2】
前記デルタドープ層におけるリン原子のピーク濃度は、5×1016cm-3以上1×1019cm-3以下である、
請求項1に記載の炭化珪素半導体装置。
【請求項3】
前記デルタドープ層の厚さは、0.05μm以上0.3μm以下である、
請求項1に記載の炭化珪素半導体装置。
【請求項4】
前記層間絶縁膜は、深さ方向において互いに離隔した複数の前記デルタドープ層を有する、
請求項1から請求項3のいずれか1項に記載の炭化珪素半導体装置。
【請求項5】
第1主面を有する炭化珪素基板の前記第1主面の上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上にゲート電極を形成する工程と、
前記ゲート電極を覆うように層間絶縁膜を形成する工程と、
を有し、
前記層間絶縁膜を形成する工程は、
前記ゲート電極を覆うように絶縁膜を形成する工程と、
イオン注入によって前記絶縁膜にリン原子がドープされたデルタドープ層を形成する工程と、
を含み、
前記絶縁膜を形成する工程において、前記炭化珪素基板を800℃以上の温度に加熱する、
炭化珪素半導体装置の製造方法。
【請求項6】
前記絶縁膜を形成する工程において、減圧CVD法によって前記絶縁膜を形成する、
請求項5に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
【背景技術】
【0002】
PSG(Phosphorus Silicate Glass)膜を含む層間絶縁膜を有する炭化珪素半導体装置が知られている。PSG膜は、例えば常圧CVD(Chemical Vapor Deposition)法により形成される。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2016-86064号公報
【特許文献2】特開2018-82054号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
常圧CVD法によりPSG膜を形成する場合、リン原子を高濃度に含ませると、表面に凹凸が形成されやすい。そのため、PSG膜にリン原子を高濃度で含ませることが難しい。PSG膜に含まれるリン原子が低濃度である場合、ナトリウムなどの金属不純物を効率よく捕獲することが困難である。
【0005】
本開示は、金属不純物を効率よく捕獲できる層間絶縁膜を有する炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
本開示の炭化珪素半導体装置は、第1主面を有する炭化珪素基板と、前記炭化珪素基板の前記第1主面の上に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記ゲート電極を覆うように設けられた層間絶縁膜と、を有し、前記層間絶縁膜は、リンのデルタドープ層を含む。
【発明の効果】
【0007】
本開示によれば、金属不純物を効率よく捕獲できる層間絶縁膜を有する炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【0008】
【
図1】
図1は、実施形態に係る炭化珪素半導体装置を示す断面図である。
【
図3】
図3は、層間絶縁膜の深さ方向におけるリン濃度分布を示す図である。
【
図4】
図4は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図(その1)である。
【
図5】
図5は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図(その2)である。
【
図6】
図6は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図(その3)である。
【
図7】
図7は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図(その4)である。
【
図8】
図8は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図(その5)である。
【
図9】
図9は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図(その6)である。
【
図10】
図10は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図(その7)である。
【
図11】
図11は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図(その8)である。
【
図12】
図12は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図(その9)である。
【
図13】
図13は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図(その10)である。
【発明を実施するための形態】
【0009】
実施するための形態について、以下に説明する。
【0010】
[本開示の実施形態の説明]
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
【0011】
〔1〕 本開示の一態様に係る炭化珪素半導体装置は、第1主面を有する炭化珪素基板と、前記炭化珪素基板の前記第1主面の上に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記ゲート電極を覆うように設けられた層間絶縁膜と、を有し、前記層間絶縁膜は、リン(P)のデルタドープ層を含む。この場合、ナトリウムなどの金属不純物を効率よく捕獲し、ゲート絶縁膜への侵入を抑制できる。そのため、閾値電圧の変動を低減できる。
【0012】
〔2〕 〔1〕において、前記デルタドープ層におけるリン原子のピーク濃度は、5×1016cm-3以上1×1019cm-3以下であってもよい。5×1016cm-3以上である場合、ナトリウムなどの金属不純物が層間絶縁膜に捕獲されやすい。1×1019cm-3以下である場合、層間絶縁膜の表面に凹凸が形成されにくい。そのため、層間絶縁膜とバリアメタル膜との密着性が向上し、後の工程において層間絶縁膜にクラックが生じにくい。
【0013】
〔3〕 〔1〕または〔2〕において、前記デルタドープ層の厚さは、0.05μm以上0.3μm以下であってもよい。0.05μm以上である場合、ナトリウムなどの金属不純物が層間絶縁膜に捕獲されやすい。0.3μm以下である場合、層間絶縁膜の表面に凹凸が形成されにくい。そのため、層間絶縁膜とバリアメタル膜との密着性が向上し、後の工程において層間絶縁膜にクラックが生じにくい。
【0014】
〔4〕 〔1〕から〔3〕において、前記層間絶縁膜は、深さ方向において互いに離隔した複数の前記デルタドープ層を有してもよい。この場合、ナトリウムなどの金属不純物が層間絶縁膜に捕獲されやすい。
【0015】
〔5〕 本開示の他の一態様に係る炭化珪素半導体装置の製造方法は、第1主面を有する炭化珪素基板の前記第1主面の上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にゲート電極を形成する工程と、前記ゲート電極を覆うように層間絶縁膜を形成する工程と、を有し、前記層間絶縁膜を形成する工程は、前記ゲート電極を覆うように絶縁膜を形成する工程と、イオン注入によって前記絶縁膜にリン原子がドープされたデルタドープ層を形成する工程と、を含み、前記絶縁膜を形成する工程において、前記炭化珪素基板を800℃以上の温度に加熱する。この場合、層間絶縁膜の表面の凹凸が小さくなり、層間絶縁膜とバリアメタル膜との密着性が向上する。また、ナトリウムなどの金属不純物を効率よく捕獲し、ゲート絶縁膜への侵入を抑制できる。そのため、閾値電圧の変動を低減できる。
【0016】
〔6〕 〔5〕において、前記絶縁膜を形成する工程において、減圧CVD法によって前記絶縁膜を形成してもよい。減圧CVD法では、成膜温度が高温のため、緻密な膜質の絶縁膜を形成しやすい。
【0017】
[本開示の実施形態の詳細]
以下、本開示の実施形態について詳細に説明するが、本開示はこれらに限定されるものではない。
【0018】
(炭化珪素半導体装置)
実施形態に係る炭化珪素半導体装置100について説明する。
図1は、実施形態に係る炭化珪素半導体装置100を示す断面図である。
【0019】
図1に示されるように、実施形態に係る炭化珪素半導体装置100は、炭化珪素基板10と、ゲート絶縁膜81と、ゲート電極82と、層間絶縁膜83と、バリアメタル膜84と、ソース電極60と、ドレイン電極70とを主に有する。
【0020】
炭化珪素基板10は、炭化珪素単結晶基板50と、炭化珪素単結晶基板50上にある炭化珪素エピタキシャル層40とを含む。炭化珪素基板10は、第1主面1と、第1主面1と反対の第2主面2とを有する。炭化珪素エピタキシャル層40は第1主面1を構成し、炭化珪素単結晶基板50は第2主面2を構成する。炭化珪素単結晶基板50および炭化珪素エピタキシャル層40は、例えばポリタイプ4Hの六方晶炭化珪素から構成される。炭化珪素単結晶基板50は、例えば窒素(N)等のn型不純物を含み、n型を有する。炭化珪素基板10には、半導体素子の一例として電界効果トランジスタが形成されている。
【0021】
炭化珪素エピタキシャル層40は、ドリフト領域11と、ボディ領域12と、ソース領域13と、コンタクト領域18とを主に有する。
【0022】
ドリフト領域11は、例えば窒素またはリン等のn型不純物を含み、n型を有する。
【0023】
ボディ領域12は、ドリフト領域11上に設けられている。ボディ領域12は、例えばアルミニウム(Al)等のp型不純物を含み、p型を有する。
【0024】
ソース領域13は、ボディ領域12によってドリフト領域11から隔てられるようにボディ領域12上に設けられている。ソース領域13は、例えば窒素またはリン等のn型不純物を含み、n型を有する。ソース領域13は、第1主面1を構成する。
【0025】
コンタクト領域18は、例えばアルミニウム等のp型不純物を含み、p型を有する。コンタクト領域18は、第1主面1を構成する。コンタクト領域18は、ソース領域13を貫通し、ボディ領域12に接する。
【0026】
第1主面1には、複数のゲートトレンチ5が設けられている。各ゲートトレンチ5は、例えば第1主面1に平行な第1方向に延びる。複数のゲートトレンチ5は、例えば第1主面1に平行かつ第1方向と直交する第2方向に並んでいる。各ゲートトレンチ5は、ドリフト領域11からなる底面4を有する。各ゲートトレンチ5は、ソース領域13およびボディ領域12を貫通して底面4に連なる側面3を有する。底面4は、例えば第2主面2と平行な平面である。底面4を含む平面に対する側面3の角度は、例えば50°以上65°以下である。この角度は、例えば55°以上であってもよい。この角度は、例えば60°以下であってもよい。底面4を含む平面に対する側面3の角度が90°であってもよい。
【0027】
ゲート絶縁膜81は、側面3および底面4に接する。ゲート絶縁膜81は、底面4においてドリフト領域11と接する。ゲート絶縁膜81は、側面3においてソース領域13、ボディ領域12およびドリフト領域11の各々と接する。ゲート絶縁膜81は、第1主面1においてソース領域13と接していてもよい。ゲート絶縁膜81は、例えば酸化膜である。ゲート絶縁膜81は、例えば二酸化珪素を含む材料により構成される。
【0028】
ゲート電極82は、ゲート絶縁膜81上に設けられている。ゲート電極82は、例えば導電性不純物を含むポリシリコン(ポリSi)から構成される。ゲート電極82は、ゲートトレンチ5の内部に配置されている。ゲート電極82の一部は、第1主面1上に配置されていてもよい。
【0029】
層間絶縁膜83は、ゲート絶縁膜81およびゲート電極82に接して設けられている。層間絶縁膜83は、例えば二酸化珪素を含む材料から構成される。層間絶縁膜83は、ソース電極60とゲート電極82とを電気的に絶縁する。層間絶縁膜83の一部は、ゲートトレンチ5の内部に設けられていてもよい。層間絶縁膜83の詳細については後述する。
【0030】
ゲート絶縁膜81および層間絶縁膜83には、第2方向に一定の間隔でコンタクトホール90が形成されている。コンタクトホール90は、第1主面1に垂直な方向から平面視したときに、第2方向で隣り合うコンタクトホール90の間にゲートトレンチ5が位置するように設けられている。コンタクトホール90は、第1方向に延びる。コンタクトホール90を通じて、ソース領域13およびコンタクト領域18がゲート絶縁膜81および層間絶縁膜83から露出する。
【0031】
バリアメタル膜84は、ゲート絶縁膜81の側面と、層間絶縁膜83の上面および側面とを覆う。バリアメタル膜84は、ゲート絶縁膜81および層間絶縁膜83の各々と接する。バリアメタル膜84は、例えば窒化チタン(TiN)を含む材料から構成される。バリアメタル膜84は、例えばチタン(Ti)膜と窒化チタン膜との積層膜である。
【0032】
ソース電極60は、第1主面1に接する。ソース電極60は、コンタクト電極61と、ソース配線62とを有する。
【0033】
コンタクト電極61は、第1主面1において、ソース領域13およびコンタクト領域18に接していてもよい。コンタクト電極61は、例えば第1電極領域61aと、第2電極領域61bとを有する。第1電極領域61aは、ソース領域13およびコンタクト領域18と接する。第1電極領域61aは、ソース領域13およびコンタクト領域18とオーミック接合する。第1電極領域61aは、例えばニッケルシリサイド(NiSi)を含む材料から構成される。第1電極領域61aは、チタンと、アルミニウムと、シリコンとを含む材料から構成されていてもよい。第2電極領域61bは、バリアメタル膜84の上面および側面を覆う。第2電極領域61bは、設けられなくてもよい。第2電極領域61bは、例えばニッケルを含む材料から構成される。
【0034】
ソース配線62は、コンタクト電極61の上面および側面を覆う。ソース配線62は、例えばアルミニウムまたは銅(Cu)を含む材料から構成される。ソース配線62は、アルミニウムおよび銅を含む材料から構成されていてもよい。ソース電極60は、層間絶縁膜83によりゲート電極82から電気的に絶縁されている。
【0035】
ドレイン電極70は、第2主面2に接する。ドレイン電極70は、第2主面2において炭化珪素単結晶基板50と接する。ドレイン電極70は、ドリフト領域11と電気的に接続されている。ドレイン電極70は、例えばニッケルシリサイドを含む材料から構成される。ドレイン電極70は、チタンと、アルミニウムと、シリコンとを含む材料から構成されていてもよい。ドレイン電極70は、炭化珪素単結晶基板50とオーミック接合する。
【0036】
次に、層間絶縁膜83について説明する。
図2は、層間絶縁膜83を示す断面図である。
図3は、層間絶縁膜83の深さ方向におけるリン濃度分布を示す図である。
図3中、横軸は層間絶縁膜83の深さ位置を示し、縦軸は層間絶縁膜83のリン濃度を示す。
【0037】
層間絶縁膜83は、高温シリコン酸化膜(HTO:High Temperature Oxide)である。層間絶縁膜83の厚さは、例えば0.6μmである。層間絶縁膜83は、デルタドープ層83aを含む。デルタドープ層83aは、深さ方向にリン原子がデルタドープされた層である。デルタドープ層83aに含まれるリン原子の深さ方向の分布は、ガウス分布によって近似される。
【0038】
デルタドープ層83aにおけるリン原子のピーク濃度は、5×1016cm-3以上であってよい。この場合、ナトリウムなどの金属不純物が層間絶縁膜83に捕獲されやすい。デルタドープ層83aにおけるリン原子のピーク濃度は、1×1019cm-3以下であってよい。この場合、層間絶縁膜83の表面に凹凸が形成されにくい。そのため、層間絶縁膜83とバリアメタル膜84との密着性が向上し、後の工程において層間絶縁膜83にクラックが生じにくい。層間絶縁膜83のリン濃度は、例えば二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により測定できる。
【0039】
デルタドープ層83aの厚さは、0.05μm以上であってよい。この場合、ナトリウムなどの金属不純物が層間絶縁膜83に捕獲されやすい。デルタドープ層83aの厚さは、0.3μm以下であってよい。この場合、層間絶縁膜83の表面に凹凸が形成されにくい。そのため、層間絶縁膜83とバリアメタル膜84との密着性が向上し、後の工程において層間絶縁膜83にクラックが生じにくい。デルタドープ層83aの厚さは、例えば
図3に示されるように、デルタドープ層83aにおける深さ方向のリン原子の濃度プロファイルにおいて、ピークの高さYの2分の1の高さY/2におけるピークの広がり幅、すなわちピークの半値幅である。
【0040】
層間絶縁膜83は、深さ方向において互いに離隔した複数のデルタドープ層83aを有してもよい。この場合、ナトリウムなどの金属不純物が層間絶縁膜83に捕獲されやすい。複数のデルタドープ層83aは、層間絶縁膜83の深さ方向において等間隔で設けられてもよい。
【0041】
以上に説明したように、実施形態に係る炭化珪素半導体装置100によれば、リンのデルタドープ層83aを含む層間絶縁膜83を有する。この場合、ナトリウムなどの金属不純物を捕獲し、ゲート絶縁膜81への侵入を抑制できる。そのため、閾値電圧の変動を低減できる。
【0042】
(炭化珪素半導体装置の製造方法)
実施形態に係る炭化珪素半導体装置100の製造方法について説明する。
図4から
図13は、実施形態に係る炭化珪素半導体装置100の製造方法を示す断面図である。
【0043】
まず、
図4に示されるように、炭化珪素単結晶基板50を準備する。次に、炭化珪素単結晶基板50の上に炭化珪素エピタキシャル層40を形成する。例えば、炭化珪素単結晶基板50は、窒素等のn型不純物を含み、n型を有する。例えば、炭化珪素エピタキシャル層40は、窒素等のn型不純物を添加したエピタキシャル成長により形成できる。このようにして、第1主面1と、第2主面2とを有する炭化珪素基板10が得られる。
【0044】
次に、
図5に示されるように、炭化珪素エピタキシャル層40へのイオン注入を行う。例えば、イオン注入により、ボディ領域12、ソース領域13およびコンタクト領域18が形成される。炭化珪素エピタキシャル層40の残部がドリフト領域11として機能する。ボディ領域12またはコンタクト領域18を形成するためのイオン注入においては、例えばアルミニウム等のp型不純物をイオン注入する。ソース領域13を形成するためのイオン注入においては、例えばリン等のn型不純物をイオン注入する。
【0045】
次に、
図6に示されるように、ソース領域13、ボディ領域12およびドリフト領域11に複数のゲートトレンチ5を形成する。ゲートトレンチ5は、次のようにして形成できる。
【0046】
まず、ゲートトレンチ5を形成しようとする領域上に開口を有するマスク(図示せず)を形成する。次に、マスクを用いて、ソース領域13の一部と、ボディ領域12の一部と、ドリフト領域11の一部とをエッチングにより除去する。エッチングは、例えば反応性イオンエッチング(RIE:Reactive Ion Etching)である。エッチングにより、ゲートトレンチ5を形成しようとする領域に、第1主面1に対してほぼ垂直な側部と、側部と連続的に設けられ、かつ第1主面1とほぼ平行な底部とを有する凹部が形成される。
【0047】
次に、凹部において熱エッチングを行う。熱エッチングは、第1主面1上にマスクが形成された状態で、例えば、少なくとも1種類以上のハロゲン原子を有する反応ガスを含む雰囲気での加熱によって行い得る。少なくとも1種類以上のハロゲン原子は、塩素(Cl)原子およびフッ素(F)原子の少なくともいずれかを含む。当該雰囲気は、例えば、塩素(Cl2)、三塩化ホウ素(BCl3)、六フッ化硫黄(SF6)または四フッ化炭素(CF4)を含む。例えば、塩素ガスと酸素(O2)ガスとの混合ガスを反応ガスとして用い、熱処理温度を800℃以上900℃以下として、熱エッチングが行われる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、例えば窒素(N2)ガス、アルゴン(Ar)ガス、ヘリウム(He)ガスを利用できる。熱エッチングにより、第1主面1にゲートトレンチ5が形成される。ゲートトレンチ5は、ドリフト領域11からなる底面4と、ソース領域13およびボディ領域12を貫通して底面4に連なる側面3とを有する。熱エッチングの後、マスクが第1主面1から除去される。
【0048】
次に、
図7に示されるように、ゲート絶縁膜81を形成する。例えば炭化珪素基板10を熱酸化することにより、ソース領域13と、ボディ領域12と、ドリフト領域11と、コンタクト領域18とに接するゲート絶縁膜81が形成される。具体的には、炭化珪素基板10を、酸素を含む雰囲気において、例えば1300℃以上1400℃以下の温度で加熱する。これにより、第1主面1と、側面3と、底面4とに接するゲート絶縁膜81が形成される。なお、ゲート絶縁膜81が熱酸化により形成された場合、厳密には、炭化珪素基板10の一部がゲート絶縁膜81に取り込まれる。このため、以降の処理では、熱酸化の後のゲート絶縁膜81と炭化珪素基板10との間の界面に第1主面1、側面3および底面4が若干移動したものとする。
【0049】
次に、
図8に示されるように、ゲート電極82を形成する。ゲート電極82は、ゲート絶縁膜81上に形成される。ゲート電極82は、例えば減圧CVD法により形成される。ゲート電極82は、ソース領域13と、ボディ領域12と、ドリフト領域11との各々に対面するように形成される。
【0050】
次に、
図9に示されるように、層間絶縁膜83を形成する。層間絶縁膜83は、次のようにして形成できる。
【0051】
まず、ゲート電極82を覆い、かつゲート絶縁膜81と接するように、層間絶縁膜83用の絶縁膜(図示せず)を形成する。絶縁膜は、例えば高温シリコン酸化膜である。絶縁膜は、例えばCVD法により形成される。絶縁膜の成膜温度は、例えば800℃以上であってよい。この場合、緻密な膜質の絶縁膜を形成できる。そのため、層間絶縁膜83の表面の凹凸が小さくなり、層間絶縁膜83とバリアメタル膜84との密着性が向上する。絶縁膜は、例えば減圧CVD法により形成される。減圧CVD法では、成膜温度が高温のため、緻密な膜質の絶縁膜を形成しやすい。絶縁膜は、一部がゲートトレンチ5の内部に形成されてもよい。
【0052】
次に、絶縁膜へのイオン注入によって絶縁膜の内部にリン原子がドープされたデルタドープ層83aを形成する。これにより、デルタドープ層83aを含む層間絶縁膜83が形成される。絶縁膜へのイオン注入においては、絶縁膜に加速電圧を変更しながら複数回のイオン注入を行い、絶縁膜の深さ方向において互いに離隔した複数のデルタドープ層83aを形成してもよい。これにより、深さ方向において互いに離隔した複数のデルタドープ層83aを有する層間絶縁膜83を形成できる。この場合、ナトリウムなどの金属不純物が層間絶縁膜83に捕獲されやすい。
【0053】
次に、
図10に示されるように、ゲート絶縁膜81および層間絶縁膜83のエッチングを行うことにより、ゲート絶縁膜81および層間絶縁膜83にコンタクトホール90を形成する。この結果、ソース領域13およびコンタクト領域18がゲート絶縁膜81および層間絶縁膜83から露出する。
【0054】
次に、
図11に示されるように、ゲート絶縁膜81の側面と、層間絶縁膜83の上面および側面とを覆うバリアメタル膜84を形成する。バリアメタル膜84は、例えば窒化チタンを含む材料から構成される。バリアメタル膜84は、例えばチタン膜と窒化チタン膜との積層膜である。バリアメタル膜84は、例えばスパッタリング法により形成される。
【0055】
次に、
図12に示されるように、第1主面1においてソース領域13およびコンタクト領域18に接するコンタクト電極61用の金属膜(図示せず)を形成する。コンタクト電極61用の金属膜は、例えばスパッタリング法により形成される。コンタクト電極61用の金属膜は、例えばニッケルを含む材料から構成される。次に、第2主面2において炭化珪素単結晶基板50に接するドレイン電極70用の金属膜を形成する。ドレイン電極70用の金属膜は、例えばニッケルを含む材料から構成される。
【0056】
次に、合金化アニールを行う。コンタクト電極61用の金属膜およびドレイン電極70用の金属膜が、例えば900℃以上1100℃以下の温度で5分間程度保持される。これにより、コンタクト電極61用の金属膜の少なくとも一部およびドレイン電極70用の金属膜の少なくとも一部が、炭化珪素基板10が含む珪素と反応してシリサイド化する。これにより、ソース領域13およびコンタクト領域18とオーミック接合する第1電極領域61aと、炭化珪素単結晶基板50とオーミック接合するドレイン電極70が形成される。また、バリアメタル膜84の上面および側面に、シリサイド化していない第2電極領域61bが形成される。第1電極領域61aは、チタンと、アルミニウムと、シリコンとを含む材料から構成されてもよい。ドレイン電極70は、チタンと、アルミニウムと、シリコンとを含む材料から構成されてもよい。
【0057】
次に、
図13に示されるように、ソース配線62を形成する。具体的には、コンタクト電極61を覆うソース配線62が形成される。ソース配線62は、例えばスパッタリング法により形成される。ソース配線62は、例えばアルミニウムまたは銅を含む材料から構成される。ソース配線62は、アルミニウムおよび銅を含む材料から構成されてもよい。このようにして、コンタクト電極61とソース配線62とを有するソース電極60が形成される。
【0058】
このようにして、電界効果トランジスタを含む炭化珪素半導体装置100を製造できる。
【0059】
以上に説明したように、実施形態に係る炭化珪素半導体装置100の製造方法によれば、まず800℃以上の成膜温度で絶縁膜を形成し、次に絶縁膜へのイオン注入によって絶縁膜の内部にリン原子がドープされたデルタドープ層83aを形成する。これにより、デルタドープ層83aを含む層間絶縁膜83が形成される。この場合、層間絶縁膜83の表面の凹凸が小さくなり、層間絶縁膜83とバリアメタル膜84との密着性が向上する。また、ナトリウムなどの金属不純物を効率よく捕獲し、ゲート絶縁膜81への侵入を抑制できる。そのため、閾値電圧の変動を低減できる。
【0060】
以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形および変更が可能である。
【符号の説明】
【0061】
1 第1主面
2 第2主面
3 側面
4 底面
4 ポリタイプ
5 ゲートトレンチ
10 炭化珪素基板
11 ドリフト領域
12 ボディ領域
13 ソース領域
18 コンタクト領域
40 炭化珪素エピタキシャル層
50 炭化珪素単結晶基板
60 ソース電極
61 コンタクト電極
61a 第1電極領域
61b 第2電極領域
62 ソース配線
70 ドレイン電極
81 ゲート絶縁膜
82 ゲート電極
83 層間絶縁膜
83a デルタドープ層
84 バリアメタル膜
90 コンタクトホール
100 炭化珪素半導体装置