2024-162863 半導体装置および半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024162863

(43)【公開日】2024-11-21

(54)【発明の名称】半導体装置および半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/338 20060101AFI20241114BHJP

   H01L 21/3205 20060101ALI20241114BHJP

【ＦＩ】

H01L29/80 U

H01L29/80 H

H01L21/88 J

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2023078807

(22)【出願日】2023-05-11

(71)【出願人】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】早坂 明泰

【テーマコード（参考）】

5F033

5F102

【Ｆターム（参考）】

5F033GG02

5F033GG04

5F033HH07

5F033HH13

5F033HH17

5F033HH18

5F033JJ07

5F033JJ13

5F033JJ17

5F033KK07

5F033KK13

5F033PP15

5F033PP27

5F033PP28

5F033QQ07

5F033QQ13

5F033QQ24

5F033QQ28

5F033QQ37

5F033XX22

5F102GB01

5F102GB02

5F102GC01

5F102GD01

5F102GJ02

5F102GJ03

5F102GJ10

5F102GL04

5F102GM04

5F102GQ01

5F102GS01

5F102GS04

5F102GT01

5F102HC01

5F102HC16

(57)【要約】

【課題】微細化と放熱性の向上とを両立できる半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置は、第１面と、前記第１面とは反対の第２面とを有する基板と、前記第１面に接する半導体層と、前記半導体層の上に設けられた第１金属層と、前記第２面に接する第３面と、前記第３面とは反対の第４面とを有するダイヤモンド層と、を有し、前記基板は、前記第１面と、前記第２面とを備えた基部と、前記基部から前記第１面とは反対に向けて延びる凸部と、を有し、前記第１面に垂直な平面視で、前記凸部は前記第１金属層と重なり、前記凸部、前記基部および前記半導体層に、前記凸部、前記基部および前記半導体層を貫通し、前記第１金属層に達する貫通孔が形成されており、前記貫通孔の内側に設けられ、前記第１金属層に電気的に接続され、前記第４面を覆う第２金属層を有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１面と、前記第１面とは反対の第２面とを有する基板と、
前記第１面に接する半導体層と、
前記半導体層の上に設けられた第１金属層と、
前記第２面に接する第３面と、前記第３面とは反対の第４面とを有するダイヤモンド層と、
を有し、
前記基板は、
前記第１面と、前記第２面とを備えた基部と、
前記基部から前記第１面とは反対に向けて延びる凸部と、
を有し、
前記第１面に垂直な平面視で、前記凸部は前記第１金属層と重なり、
前記凸部、前記基部および前記半導体層に、前記凸部、前記基部および前記半導体層を貫通し、前記第１金属層に達する貫通孔が形成されており、
前記貫通孔の内側に設けられ、前記第１金属層に電気的に接続され、前記第４面を覆う第２金属層を有する、半導体装置。

【請求項2】

前記ダイヤモンド層は、前記貫通孔の内壁面に連なる第５面を有し、
前記第２金属層は、前記第５面を覆う、請求項１に記載の半導体装置。

【請求項3】

前記凸部は、前記第４面に連なる第６面を有し、
前記第２金属層は、前記第６面を覆う、請求項１に記載の半導体装置。

【請求項4】

前記半導体層および前記第１金属層の界面と前記第４面との間の距離は、前記貫通孔の最大径の４倍以上である、請求項１から請求項３のいずれか１項に記載の半導体装置。

【請求項5】

前記基板は、炭化珪素基板または珪素基板である、請求項１から請求項３のいずれか１項に記載の半導体装置。

【請求項6】

第１面と、前記第１面とは反対の第７面とを有する基板の前記第１面に接する半導体層を形成する工程と、
前記第７面に凹部を形成することで、前記基板に、前記第１面と、前記第１面とは反対の第２面とを備えた基部と、前記基部から前記第１面とは反対に向けて延びる凸部とを形成する工程と、
前記第２面に接する第３面と、前記第３面とは反対の第４面とを有するダイヤモンド層を形成する工程と、
前記半導体層の上に、前記第１面に垂直な平面視で、前記凸部と重なる第１金属層を形成する工程と、
前記凸部、前記基部および前記半導体層に、前記凸部、前記基部および前記半導体層を貫通し、前記第１金属層に達する貫通孔を形成する工程と、
前記貫通孔の内側に、前記第１金属層に電気的に接続され、前記第４面を覆う第２金属層を形成する工程と、
有する、半導体装置の製造方法。

【請求項7】

前記貫通孔を形成する工程は、前記凸部の端面の全体が露出した状態で前記凸部をエッチングする工程を有する、請求項６に記載の半導体装置の製造方法。

【請求項8】

前記貫通孔を形成する工程は、
前記凸部の端面の一部を覆うマスクを形成する工程と、
前記凸部の前記マスクから露出した部分をエッチングする工程と、
を有する、請求項６に記載の半導体装置の製造方法。

【請求項9】

前記ダイヤモンド層を形成する工程は、
前記凹部の内側および前記凸部の端面の上に第１ダイヤモンド層を堆積させる工程と、
前記第１ダイヤモンド層および前記凸部を研磨する工程と、
有する、請求項６から請求項８のいずれか１項に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置および半導体装置の製造方法に関する。

【背景技術】

【0002】

窒化ガリウム（ＧａＮ）系高電子移動度トランジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）等の半導体装置では、動作速度の向上に伴って大きな発熱が生じる。そこで、放熱性の向上のためにダイヤモンド基板の上にＨＥＭＴを設けた半導体装置が提案されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】国際公開第２０２０／２５５２５９号

【発明の概要】

【発明が解決しようとする課題】

【0004】

従来のダイヤモンド基板を用いた半導体装置では、ダイヤモンド基板に微細な貫通孔を形成することができない。このため、微細化と放熱性の向上とを両立できない。

【0005】

本開示は、微細化と放熱性の向上とを両立できる半導体装置および半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の半導体装置は、第１面と、前記第１面とは反対の第２面とを有する基板と、前記第１面に接する半導体層と、前記半導体層の上に設けられた第１金属層と、前記第２面に接する第３面と、前記第３面とは反対の第４面とを有するダイヤモンド層と、を有し、前記基板は、前記第１面と、前記第２面とを備えた基部と、前記基部から前記第１面とは反対に向けて延びる凸部と、を有し、前記第１面に垂直な平面視で、前記凸部は前記第１金属層と重なり、前記凸部、前記基部および前記半導体層に、前記凸部、前記基部および前記半導体層を貫通し、前記第１金属層に達する貫通孔が形成されており、前記貫通孔の内側に設けられ、前記第１金属層に電気的に接続され、前記第４面を覆う第２金属層を有する。

【発明の効果】

【0007】

本開示によれば、微細化と放熱性の向上とを両立できる。

【図面の簡単な説明】

【0008】

【図1】図１は、第１実施形態に係る半導体装置を示す断面図である。

【図2】図２は、第１実施形態に係る半導体装置の製造方法を示す断面図（その１）である。

【図3】図３は、第１実施形態に係る半導体装置の製造方法を示す断面図（その２）である。

【図4】図４は、第１実施形態に係る半導体装置の製造方法を示す断面図（その３）である。

【図5】図５は、第１実施形態に係る半導体装置の製造方法を示す断面図（その４）である。

【図6】図６は、第１実施形態に係る半導体装置の製造方法を示す断面図（その５）である。

【図7】図７は、第１実施形態に係る半導体装置の製造方法を示す断面図（その６）である。

【図8】図８は、第１実施形態に係る半導体装置の製造方法を示す断面図（その７）である。

【図9】図９は、第１実施形態に係る半導体装置の製造方法を示す断面図（その８）である。

【図10】図１０は、第２実施形態に係る半導体装置を示す断面図である。

【図11】図１１は、第２実施形態に係る半導体装置の製造方法を示す断面図（その１）である。

【図12】図１２は、第２実施形態に係る半導体装置の製造方法を示す断面図（その２）である。

【図13】図１３は、第２実施形態に係る半導体装置の製造方法を示す断面図（その３）である。

【発明を実施するための形態】

【0009】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。

【0010】

〔１〕 本開示の一態様に係る半導体装置は、第１面と、前記第１面とは反対の第２面とを有する基板と、前記第１面に接する半導体層と、前記半導体層の上に設けられた第１金属層と、前記第２面に接する第３面と、前記第３面とは反対の第４面とを有するダイヤモンド層と、を有し、前記基板は、前記第１面と、前記第２面とを備えた基部と、前記基部から前記第１面とは反対に向けて延びる凸部と、を有し、前記第１面に垂直な平面視で、前記凸部は前記第１金属層と重なり、前記凸部、前記基部および前記半導体層に、前記凸部、前記基部および前記半導体層を貫通し、前記第１金属層に達する貫通孔が形成されており、前記貫通孔の内側に設けられ、前記第１金属層に電気的に接続され、前記第４面を覆う第２金属層を有する。

【0011】

ダイヤモンド層の第３面が基部の第２面に接するため、半導体層にて生じた熱がダイヤモンド層に伝達しやすい。また、貫通孔は凸部、基部および半導体層に形成されており、貫通孔の形成のためにダイヤモンド層を加工する必要はない。このため、微細な貫通孔を容易に形成できる。従って、微細化と放熱性の向上とを両立できる。

【0012】

〔２〕 〔１〕において、前記ダイヤモンド層は、前記貫通孔の内壁面に連なる第５面を有し、前記第２金属層は、前記第５面を覆ってもよい。この場合、ダイヤモンド層をマスクとして用いながら貫通孔を形成できる。従って、貫通孔の形成のためのマスクが必要とされず、マスクを用いる場合と比べて工程数を少なくできる。

【0013】

〔３〕 〔１〕において、前記凸部は、前記第４面に連なる第６面を有し、前記第２金属層は、前記第６面を覆ってもよい。この場合、第２金属層と凸部との間に大きな接触面積を確保しやすく、良好な密着性を得やすい。

【0014】

〔４〕 〔１〕から〔３〕のいずれかにおいて、前記半導体層および前記第１金属層の界面と前記第４面との間の距離は、前記貫通孔の最大径の４倍以上であってもよい。この場合、径が小さい貫通孔が得られ、微細化に好適である。

【0015】

〔５〕 〔１〕から〔４〕のいずれかにおいて、前記基板は、炭化珪素基板または珪素基板であってもよい。この場合、特に貫通孔を形成しやすい。

【0016】

〔６〕 本開示の他の一態様に係る半導体装置の製造方法は、第１面と、前記第１面とは反対の第７面とを有する基板の前記第１面に接する半導体層を形成する工程と、前記第７面に凹部を形成することで、前記基板に、前記第１面と、前記第１面とは反対の第２面とを備えた基部と、前記基部から前記第１面とは反対に向けて延びる凸部とを形成する工程と、前記第２面に接する第３面と、前記第３面とは反対の第４面とを有するダイヤモンド層を形成する工程と、前記半導体層の上に、前記第１面に垂直な平面視で、前記凸部と重なる第１金属層を形成する工程と、前記凸部、前記基部および前記半導体層に、前記凸部、前記基部および前記半導体層を貫通し、前記第１金属層に達する貫通孔を形成する工程と、前記貫通孔の内側に、前記第１金属層に電気的に接続され、前記第４面を覆う第２金属層を形成する工程と、有する。

【0017】

ダイヤモンド層を加工せずとも、凸部、基部および半導体層に貫通孔を形成でき、貫通孔の内側に第２金属層を形成できる。このため、微細な貫通孔を容易に形成できる。また、ダイヤモンド層の第３面が基部の第２面に接するため、半導体層にて生じた熱がダイヤモンド層に伝達しやすい。従って、微細化と放熱性の向上とを両立できる。

【0018】

〔７〕 〔６〕において、前記貫通孔を形成する工程は、前記凸部の端面の全体が露出した状態で前記凸部をエッチングする工程を有してもよい。この場合、貫通孔の形成のためのマスクが必要とされず、マスクを用いて凸部をエッチングする場合と比べて工程数を少なくできる。

【0019】

〔８〕 〔６〕において、前記貫通孔を形成する工程は、前記凸部の端面の一部を覆うマスクを形成する工程と、前記凸部の前記マスクから露出した部分をエッチングする工程と、を有してもよい。この場合、マスクを用いて高精度で貫通孔を形成できる。

【0020】

〔９〕 〔６〕から〔８〕のいずれかにおいて、前記ダイヤモンド層を形成する工程は、前記凹部の内側および前記凸部の端面の上に第１ダイヤモンド層を堆積させる工程と、前記第１ダイヤモンド層および前記凸部を研磨する工程と、有してもよい。この場合、ダイヤモンドの堆積の量の制御が容易である。

【0021】

［本開示の実施形態の詳細］
以下、本開示の実施形態について詳細に説明するが、本開示はこれらに限定されるものではない。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。また、以下の説明では、ＸＹＺ直交座標系を用いるが、当該座標系は、説明のために定めるものであって、半導体装置の姿勢について限定するものではない。また、任意の点からみて、＋Ｚ側を上方、上側または上ということがあり、－Ｚ側を下方、下側または下ということがある。

【0022】

（第１実施形態）
第１実施形態について説明する。第１実施形態はＧａＮ系高電子移動度トランジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）を含む半導体装置に関する。

【0023】

〔半導体装置の構成〕
第１実施形態に係る半導体装置の構成について説明する。図１は、第１実施形態に係る半導体装置を示す断面図である。

【0024】

図１に示すように、第１実施形態に係る半導体装置１は、主として、基板１０と、半導体層１５と、複数のゲート電極２１と、複数のソース電極２２Ｓと、複数のドレイン電極２２Ｄと、エッチングストッパ２３と、複数のソース配線３２Ｓと、複数のドレイン配線３２Ｄと、裏面電極５１と、複数のダイヤモンド層４０とを有する。

【0025】

基板１０は、例えば炭化珪素（ＳｉＣ）基板である。基板１０は、基部１１と、複数の凸部１２とを有する。基部１１は、第１面１１Ａと、第１面１１Ａとは反対の第２面１１Ｂとを有する。第２面１１Ｂは第１面１１Ａの下方（－Ｚ側）にある。第１面１１Ａは上面であり、第２面１１Ｂは下面である。凸部１２は、基部１１から第１面１１Ａとは反対に向けて延びる。

【0026】

半導体層１５は基部１１の第１面１１Ａに接する。半導体層１５は基部１１の上に設けられている。半導体層１５は、例えばガリウム（Ｇａ）を含む窒化物半導体層である。窒化物半導体層は、電子走行層（チャネル層）および電子供給層（バリア層）等の高電子移動度トランジスタの一部を構成する。

【0027】

ソース電極２２Ｓおよびドレイン電極２２Ｄは半導体層１５の上に設けられている。ソース電極２２Ｓおよびドレイン電極２２Ｄは、Ｙ軸方向に平行に延びる。ソース電極２２Ｓおよびドレイン電極２２Ｄは、Ｘ軸方向に交互に並んでいる。ソース電極２２Ｓは、第１面１１Ａに垂直な平面視で凸部１２と重なる。ソース電極２２Ｓおよびドレイン電極２２Ｄは、例えばアルミニウム（Ａｌ）電極である。Ａｌ電極は半導体層１５とオーミック接触する。

【0028】

ソース電極２２Ｓに開口部２５が形成されている。開口部２５から半導体層１５が露出する。第１面１１Ａに垂直な平面視で、開口部２５の内側にエッチングストッパ２３が形成されている。エッチングストッパ２３は半導体層１５に接する。エッチングストッパ２３は、例えば、上方に向かって順に積層されたニッケル（Ｎｉ）層および金（Ａｕ）層を有する。凸部１２は、第１面１１Ａに垂直な平面視でエッチングストッパ２３と重なる。エッチングストッパ２３は第１金属層の一例である。

【0029】

凸部１２、基部１１および半導体層１５に、凸部１２および基部１１および半導体層１５を貫通し、エッチングストッパ２３に達する貫通孔５０が形成されている。

【0030】

凸部１２は、Ｚ軸方向に平行な断面視で、面１２Ａおよび１２Ｂを有する。面１２Ａおよび１２Ｂは互いの－Ｚ側の端部で繋がる。面１２Ａは貫通孔５０の内壁面に相当する。面１２Ｂは基部１１の第２面１１Ｂに繋がる。面１２Ｂは曲面であってもよい。面１２Ａと面１２Ｂとの間の距離は、基部１１に近い部分ほど大きくなっている。

【0031】

半導体装置１は絶縁膜６１を有する。絶縁膜６１は半導体層１５の上面を覆う。例えば、絶縁膜６１は窒化シリコン（ＳｉＮ）膜等の窒化膜である。絶縁膜６１に、複数の開口部６１Ｓと、複数の開口部６１Ｄと、複数の開口部６１Ｇとが形成されている。開口部６１Ｓ、開口部６１Ｄおよび開口部６１ＧはＹ軸方向に平行に延びる。開口部６１Ｓおよび開口部６１Ｄは、Ｘ軸方向に交互に並んでいる。開口部６１Ｓからソース電極２２Ｓの一部が露出し、開口部６１Ｄからドレイン電極２２Ｄの一部が露出する。開口部６１Ｇは、Ｘ軸方向で隣り合う開口部６１Ｓと開口部６１Ｄとの間に設けられている。開口部６１Ｇから半導体層１５の一部が露出する。

【0032】

ゲート電極２１はＹ軸方向に平行に延びる。ゲート電極２１は、絶縁膜６１の開口部６１Ｇを覆い、開口部６１Ｇを通じて半導体層１５にショットキー接触している。ゲート電極２１は、互いに隣り合うソース電極２２Ｓとドレイン電極２２Ｄとの間に設けられている。ゲート電極２１は、例えば、上方に向かって順に積層されたＮｉ層およびＡｕ層を有する。

【0033】

ソース配線３２Ｓはソース電極２２Ｓおよびエッチングストッパ２３の上にある。ソース配線３２Ｓはソース電極２２Ｓおよびエッチングストッパ２３に接している。ソース電極２２Ｓとエッチングストッパ２３とがソース配線３２Ｓを介して電気的に接続されている。ドレイン配線３２Ｄはドレイン電極２２Ｄの上にある。ドレイン配線３２Ｄはドレイン電極２２Ｄに接している。ソース配線３２Ｓおよびドレイン配線３２Ｄは、例えば、シード層と、シード層の上のめっき層とを有する。例えば、シード層はチタン（Ｔｉ）層を含み、めっき層はＡｕ層を含む。複数のソース配線３２Ｓが互いに接続されていてもよく、複数のドレイン配線３２Ｄが互いに接続されていてもよい。

【0034】

ダイヤモンド層４０は、第２面１１Ｂに接する第３面４０Ａと、第３面４０Ａとは反対の第４面４０Ｂとを有する。第４面４０Ｂは第３面４０Ａの下方（－Ｚ側）にある。第３面４０Ａは上面であり、第４面４０Ｂは下面である。ダイヤモンド層４０の厚さ、すなわち第３面４０Ａと第４面４０Ｂとの間の距離は、基部１１を基準とした凸部１２の高さよりも大きい。言い換えると、第４面４０Ｂは凸部１２の端面よりも基部１１から離れている。ダイヤモンド層４０は、貫通孔５０の内壁面、つまり凸部１２の面１２Ａに連なる第５面４０Ｃを有する。第５面４０Ｃは曲面であってもよい。

【0035】

裏面電極５１は、エッチングストッパ２３の下面と、貫通孔５０の内壁面と、ダイヤモンド層４０の第５面４０Ｃおよび第４面４０Ｂとに形成されている。裏面電極５１は、エッチングストッパ２３に接するともに、第５面４０Ｃ、第４面４０Ｂおよび貫通孔５０の内壁面を覆う。裏面電極５１は、例えば、シード層およびめっき層を有する。例えば、シード層は、ニッケルクロム（ＮｉＣｒ）層と、ＮｉＣｒ層の下側に設けられたＡｕ層とを有し、めっき層はＡｕめっき層を有する。Ａｕめっき層の下側にＮｉＣｒ層が設けられていてもよい。裏面電極５１は第２金属層の一例である。

【0036】

〔半導体装置の製造方法〕
次に、第１実施形態に係る半導体装置１の製造方法について説明する。図２から図９は、第１実施形態に係る半導体装置１の製造方法を示す断面図である。

【0037】

まず、図２に示すように、例えば有機金属気相成長（ｍｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法により、基板１０の上に半導体層１５を形成する。基板１０は、第１面１１Ａと、第１面１１Ａとは反対の第７面１１Ｃとを有する。第７面１１Ｃは第１面１１Ａの下方（－Ｚ側）にある。第１面１１Ａは上面であり、第７面１１Ｃは下面である。半導体層１５は第１面１１Ａに接する。

【0038】

次に、図３に示すように、基板１０の第７面１１Ｃにマスク７１を形成する。マスク７１は、基板１０の凸部１２を形成する部分を覆う。

【0039】

次に、図４に示すように、基板１０を第７面１１Ｃからエッチングして凹部１３を形成する。凹部１３の形成では、例えばフッ素（Ｆ）を含む反応性ガスを用いた基板１０の反応性イオンエッチング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：ＲＩＥ）を行う。この結果、基板１０に、基部１１と、凸部１２とが形成される。基部１１は、第１面１１Ａと、第１面１１Ａとは反対の第２面１１Ｂとを備え、凸部１２は、基部１１から第１面１１Ａとは反対に向けて延びる。この時、凹部１３の内壁面は凹面となり、凸部１２はくびれた部分を含む。

【0040】

次に、図５に示すように、マスク７１を除去し、ダイヤモンド層４１を凹部１３の内側に堆積させる。ダイヤモンド層４１は、例えば７００℃以上１１００℃以下の温度環境下でＣＶＤ法により形成できる。成長の初期段階でダイヤモンド層４１は非晶質または多結晶の部分を含むが、ダイヤモンド層４１の大部分は単結晶となる。ダイヤモンド層４１は凸部１２の端面を覆うように形成してよい。ダイヤモンド層４１は第１ダイヤモンド層の一例である。

【0041】

次に、図６に示すように、ダイヤモンド層４１および凸部１２を研磨する。この結果、ダイヤモンド層４１から、第２面１１Ｂに接する第３面４０Ａと、第３面４０Ａとは反対の第４面４０Ｂとを有するダイヤモンド層４０が形成される。ダイヤモンド層４０の側面は凹部１３の内壁面に沿った凸面となる。

【0042】

次に、図７に示すように、半導体層１５の上面の上に、ソース電極２２Ｓ、ドレイン電極２２Ｄ、絶縁膜６１、開口部６１Ｓ、開口部６１Ｄ、開口部６１Ｇ、ゲート電極２１、開口部２５エッチングストッパ２３、ソース配線３２Ｓおよびドレイン配線３２Ｄを形成する。この時、エッチングストッパ２３は、半導体層１５の上に、第１面１１Ａに垂直な平面視で、凸部１２と重なるように形成する。

【0043】

次に、図８に示すように、凸部１２、基部１１および半導体層１５に、凸部１２、基部１１および半導体層１５を貫通し、エッチングストッパ２３に達する貫通孔５０を形成する。この時、凸部１２の端面の全体が露出した状態で凸部１２がエッチングされる。貫通孔５０の形成では、例えばＦを含む反応性ガスを用いた凸部１２、基部１１および半導体層１５のＲＩＥを行う。この時、凸部１２のくびれた部分よりも下方では、凸部１２の全体が除去され、凸部１２のくびれた部分より上方では、ダイヤモンド層４０をマスクとして凸部１２、基部１１および半導体層１５が順次異方性エッチングされる。この結果、凸部１２の一部が残存する。残存した凸部１２は、面１２Ａおよび面１２Ｂを有する。面１２Ｂは凹部１３（図４参照）の内壁面の一部である。また、ダイヤモンド層４０は貫通孔５０の内壁面に連なる第５面４０Ｃを有する。

【0044】

次に、図９に示すように、裏面電極５１を形成する。裏面電極５１は、エッチングストッパ２３の下面と、貫通孔５０の内壁面と、ダイヤモンド層４０の第５面４０Ｃおよび第４面４０Ｂとに形成される。裏面電極５１の形成では、例えば、シード層を形成した後、シード層の上にめっき層を形成する。シード層の形成では、例えば、ＮｉＣｒ層をスパッタ法により形成し、その後にＡｕ層を形成する。めっき層としては、例えばＡｕめっき層を形成する。めっき層の形成後にＮｉＣｒ層をスパッタ法により形成してもよい。

【0045】

このようにして、第１実施形態に係る半導体装置１を製造することができる。

【0046】

第１実施形態に係る半導体装置１においては、ダイヤモンド層４０の第３面４０Ａが基部１１の第２面１１Ｂに接するため、半導体層１５にて生じた熱がダイヤモンド層４０に伝達しやすい。また、ダイヤモンド層４０を加工せずとも、凸部１２、基部１１および半導体層１５に貫通孔５０を形成でき、貫通孔５０の内側に裏面電極５１を形成できる。このため、微細な貫通孔５０を容易に形成できる。従って、微細化と放熱性の向上とを両立できる。

【0047】

特に、貫通孔５０の形成の際に、凸部１２の端面の全体が露出した状態で凸部１２がエッチングされるため、貫通孔５０の形成のためのマスクが必要とされず、マスクを用いて凸部１２をエッチングする場合と比べて工程数を少なくできる。このようなエッチングの結果、ダイヤモンド層４０が貫通孔５０の内壁面に連なる第５面４０Ｃを有し、裏面電極５１が第５面４０Ｃを覆うようになる。

【0048】

（第２実施形態）
次に、第２実施形態について説明する。第２実施形態は、主として基板１０の構成の点で第１実施形態と相違する。

【0049】

〔半導体装置の構成〕
第２実施形態に係る半導体装置の構成について説明する。図１０は、第２実施形態に係る半導体装置を示す断面図である。

【0050】

図１０に示すように、第２実施形態に係る半導体装置２では、貫通孔５０の径が第１実施形態よりも小さく、ダイヤモンド層４０の側面の全体が凸部１２に接する。第１実施形態とは異なり、ダイヤモンド層４０は貫通孔５０の内壁面に連なる第５面４０Ｃを有していない。凸部１２はダイヤモンド層４０の第４面４０Ｂに連なる第６面１２Ｃを有する。第６面１２Ｃは、例えば第４面４０Ｂと面一である。基部１１を基準とした凸部１２の高さが、ダイヤモンド層４０の厚さと等しい。裏面電極５１が凸部１２の第６面１２Ｃを覆っている。

【0051】

第２実施形態の他の構成は第１実施形態と同一である。

【0052】

〔半導体装置の製造方法〕
次に、第２実施形態に係る半導体装置２の製造方法について説明する。図１１から図１３は、第２実施形態に係る半導体装置２の製造方法を示す断面図である。

【0053】

まず、第１実施形態と同じく、ソース電極２２Ｓ、ドレイン電極２２Ｄ、絶縁膜６１、開口部６１Ｓ、開口部６１Ｄ、開口部６１Ｇ、ゲート電極２１、開口部２５エッチングストッパ２３、ソース配線３２Ｓおよびドレイン配線３２Ｄの形成までの処理を行う（図７参照）。次に、図１１に示すように、基板１０の下面およびダイヤモンド層４０の下面（第４面４０Ｂ）にマスク７２を形成する。マスク７２は、基板１０の貫通孔５０を形成する部分に開口部７３を有する。マスク７２は、例えば、基板１０に接するＮｉＣｒ層と、ＮｉＣｒ層の上に設けられたＡｕ層とを有する。Ａｕ層に開口部を形成する際にはドライエッチングを行い、ＮｉＣｒ層に開口部を形成する際にはウェットエッチングを行う。

【0054】

次に、図１２に示すように、凸部１２、基部１１および半導体層１５に、凸部１２、基部１１および半導体層１５を貫通し、エッチングストッパ２３に達する貫通孔５０を形成する。貫通孔５０の形成では、例えばＦを含む反応性ガスを用いた凸部１２、基部１１および半導体層１５のＲＩＥを行う。この時、凸部１２、基部１１および半導体層１５の開口部７３から露出した部分が順次異方性エッチングされる。この結果、凸部１２の一部が残存する。残存した凸部１２は、面１２Ａおよび面１２Ｂと、第６面１２Ｃとを有する。第６面１２Ｃはダイヤモンド層４０の第４面４０Ｂに連なる。

【0055】

次に、図１３に示すように、マスク７２を除去し、裏面電極５１を形成する。裏面電極５１は、エッチングストッパ２３の下面と、貫通孔５０の内壁面と、凸部１２の第６面１２Ｃと、ダイヤモンド層４０の第４面４０Ｂとに形成される。

【0056】

このようにして、第２実施形態に係る半導体装置２を製造することができる。

【0057】

第２実施形態に係る半導体装置２においても、ダイヤモンド層４０の第３面４０Ａが基部１１の第２面１１Ｂに接するため、半導体層１５にて生じた熱がダイヤモンド層４０に伝達しやすい。また、ダイヤモンド層４０を加工せずとも、凸部１２、基部１１および半導体層１５に貫通孔５０を形成でき、貫通孔５０の内側に裏面電極５１を形成できる。このため、微細な貫通孔５０を容易に形成できる。従って、微細化と放熱性の向上とを両立できる。

【0058】

特に、貫通孔５０の形成の際に、凸部１２の端面の一部を覆うマスク７２が形成され、凸部１２のマスク７２から露出した部分がエッチングされるため、高精度で貫通孔５０を形成できる。このようなエッチングの結果、凸部１２が第４面４０Ｂに連なる第６面１２Ｃを有し、裏面電極５１が第６面１２Ｃを覆うようになる。この場合、裏面電極５１と凸部１２との間に大きな接触面積を確保しやすく、良好な密着性を得やすい。

【0059】

なお、第１実施形態、第２実施形態のいずれにおいても、半導体層１５およびエッチングストッパ２３の界面と第４面４０Ｂとの間の距離Ｌが、貫通孔５０の最大径Ｄの４倍以上であると、微細化に好適である。距離Ｌが最大径Ｄの４．５倍以上であってもよく、５倍以上であってもよい。

【0060】

基板１０は、炭化珪素基板に限定されず、珪素基板であってもよい。炭化珪素基板または珪素基板のいずれであっても、ダイヤモンドと比べて貫通孔５０を形成しやすい。特に珪素基板は加工しやすい。また、炭化珪素基板を用いることで、高い耐圧を得やすい。

【0061】

また、製造過程において、凹部１３の内側および凸部１２の端面の上にダイヤモンド層４１を堆積させ、その後にダイヤモンド層４１および凸部１２を研磨することで、ダイヤモンド層４１の堆積の量の制御が容易となる。

【0062】

以上、実施形態について詳述したが、本開示は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形および変更が可能である。

【符号の説明】

【0063】

１、２：半導体装置
１０：基板
１１：基部
１１Ａ：第１面
１１Ｂ：第２面
１１Ｃ：第７面
１２：凸部
１２Ａ、１２Ｂ：面
１２Ｃ：第６面
１３：凹部
１５：半導体層
２１：ゲート電極
２２Ｄ：ドレイン電極
２２Ｓ：ソース電極
２３：エッチングストッパ
２５：開口部
３２Ｄ：ドレイン配線
３２Ｓ：ソース配線
４０、４１：ダイヤモンド層
４０Ａ：第３面
４０Ｂ：第４面
４０Ｃ：第５面
５０：貫通孔
５１：裏面電極
６１：絶縁膜
６１Ｄ、６１Ｇ、６１Ｓ：開口部
７１、７２：マスク
７３：開口部
Ｄ：最大径
Ｌ：距離

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】