(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024163042
(43)【公開日】2024-11-21
(54)【発明の名称】半導体装置及びこれを含むイメージセンサー
(51)【国際特許分類】
H01L 27/146 20060101AFI20241114BHJP
H01L 21/336 20060101ALI20241114BHJP
【ＦＩ】
H01L27/146 A
H01L29/78 301H
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2024073316
(22)【出願日】2024-04-30
(31)【優先権主張番号】10-2023-0059949
(32)【優先日】2023-05-09
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100229448
【弁理士】
【氏名又は名称】中槇 利明
(72)【発明者】
【氏名】嚴 昌鎔
【テーマコード（参考）】
4M118
5F140
【Ｆターム（参考）】
4M118AA05
4M118AB01
4M118BA14
4M118CA04
4M118CA07
4M118CA40
4M118CB20
4M118DD04
4M118DD09
4M118FA06
4M118FA27
4M118FA28
4M118FA33
5F140AC28
5F140BA01
5F140BA02
5F140BA05
5F140BA06
5F140BA07
5F140BA18
5F140BB01
(57)【要約】
【課題】トランジスタのチャンネル面積の減少によるノイズを最小化できる半導体装置を提供する。
【解決手段】本発明は半導体装置を含むイメージセンサーに対するものである。本発明の実施形態による半導体装置は、ゲート電極、前記ゲート電極の下に配置され、第１方向から前記第１方向と交差する第２方向に延長されて曲がった形状を有する第１領域、前記第１領域の一端から延長される第１ソース－ドレイン領域、前記第１領域の他端から延長される第２ソース－ドレイン領域、及び前記第１領域の中で、前記第１ソース－ドレイン領域から前記第１方向に延びる仮想の第１直線と、前記第２ソース－ドレイン領域から前記第２方向の逆方向に延びる仮想の第２直線が交差する地点に形成される第３ソース－ドレイン領域を含み、前記第３ソース－ドレイン領域は、前記第１ソース－ドレイン領域と第１チャンネル領域を形成し、前記第２ソース－ドレイン領域と第２チャンネル領域を形成することができる。
【選択図】図４
【解決手段】本発明は半導体装置を含むイメージセンサーに対するものである。本発明の実施形態による半導体装置は、ゲート電極、前記ゲート電極の下に配置され、第１方向から前記第１方向と交差する第２方向に延長されて曲がった形状を有する第１領域、前記第１領域の一端から延長される第１ソース－ドレイン領域、前記第１領域の他端から延長される第２ソース－ドレイン領域、及び前記第１領域の中で、前記第１ソース－ドレイン領域から前記第１方向に延びる仮想の第１直線と、前記第２ソース－ドレイン領域から前記第２方向の逆方向に延びる仮想の第２直線が交差する地点に形成される第３ソース－ドレイン領域を含み、前記第３ソース－ドレイン領域は、前記第１ソース－ドレイン領域と第１チャンネル領域を形成し、前記第２ソース－ドレイン領域と第２チャンネル領域を形成することができる。
【選択図】図４
【特許請求の範囲】
【請求項1】
半導体装置において、
ゲート電極と、
前記ゲート電極の下に配置される第１領域であり、第１方向から前記第１方向と交差する第２方向に延長されて曲がった形状（ｂｅｎｄｉｎｇ ｓｈａｐｅ）を有する第１領域と、
前記第１領域の一端から延長される第１ソース－ドレイン領域と、
前記第１領域の他端から延長される第２ソース－ドレイン領域と、
前記第１領域の中で、前記第１ソース－ドレイン領域から前記第１方向に延びる仮想の第１直線と、前記第２ソース－ドレイン領域から前記第２方向の逆方向に延びる仮想の第２直線が交差する地点に形成される第３ソース－ドレイン領域と、を含み、
前記第３ソース－ドレイン領域は、前記第１ソース－ドレイン領域と第１チャンネル領域を形成し、前記第２ソース－ドレイン領域と第２チャンネル領域を形成する半導体装置。
ゲート電極と、
前記ゲート電極の下に配置される第１領域であり、第１方向から前記第１方向と交差する第２方向に延長されて曲がった形状（ｂｅｎｄｉｎｇ ｓｈａｐｅ）を有する第１領域と、
前記第１領域の一端から延長される第１ソース－ドレイン領域と、
前記第１領域の他端から延長される第２ソース－ドレイン領域と、
前記第１領域の中で、前記第１ソース－ドレイン領域から前記第１方向に延びる仮想の第１直線と、前記第２ソース－ドレイン領域から前記第２方向の逆方向に延びる仮想の第２直線が交差する地点に形成される第３ソース－ドレイン領域と、を含み、
前記第３ソース－ドレイン領域は、前記第１ソース－ドレイン領域と第１チャンネル領域を形成し、前記第２ソース－ドレイン領域と第２チャンネル領域を形成する半導体装置。
【請求項2】
前記第１ソース－ドレイン領域と前記第２ソース－ドレイン領域が電気的に連結されることによって、前記第１チャンネル領域と前記第２チャンネル領域が並列に連結される請求項１に記載の半導体装置。
【請求項3】
前記第１ソース－ドレイン領域は、前記第１領域の一端の幅と対応される第１幅を有し、
前記第２ソース－ドレイン領域は、前記第１領域の他端の幅と対応される第２幅を有し、
前記第３ソース－ドレイン領域は、前記第１幅及び前記第２幅より小さい第３幅を有する請求項１に記載の半導体装置。
前記第２ソース－ドレイン領域は、前記第１領域の他端の幅と対応される第２幅を有し、
前記第３ソース－ドレイン領域は、前記第１幅及び前記第２幅より小さい第３幅を有する請求項１に記載の半導体装置。
【請求項4】
前記第３ソース－ドレイン領域は、前記第１領域内で、前記第１領域の縁と離隔されるように形成される請求項３に記載の半導体装置。
【請求項5】
前記第１領域の縁と隣接するように形成され、前記第１領域を電気的に絶縁（ｉｓｏｌａｔｅ）させるための素子分離パターンをさらに含み、
前記第１チャンネル領域及び前記第２チャンネル領域の中で少なくとも一部は、前記ゲート電極に電圧が印加されることに応答して、前記素子分離パターンと離隔されるように形成される請求項３に記載の半導体装置。
前記第１チャンネル領域及び前記第２チャンネル領域の中で少なくとも一部は、前記ゲート電極に電圧が印加されることに応答して、前記素子分離パターンと離隔されるように形成される請求項３に記載の半導体装置。
【請求項6】
前記ゲート電極は、前記ゲート電極の上から見る時、前記第１領域の中で前記第１チャンネル領域及び前記第２チャンネル領域と重畳される領域に形成される請求項５に記載の半導体装置。
【請求項7】
前記第１領域の前記第１チャンネル領域の中で少なくとも一部は、前記第１方向及び前記第２方向と垂直に前記ゲート電極に向かう第３方向に突出された第１突出部を含む請求項６に記載の半導体装置。
【請求項8】
前記ゲート電極の中で少なくとも一部は、前記第１突出部の中で前記第３方向に向かう第１面、前記第１面から延長されて前記素子分離パターンに向かう第２面及び第３面を囲むように形成される請求項７に記載の半導体装置。
【請求項9】
イメージセンサーにおいて、
入射される光に反応して電荷を生成するフォトダイオードと、
前記フォトダイオードの出力に基づいて、前記入射される光に応じるソース－ドレイン電流を発生させる駆動トランジスタと、
前記フォトダイオードの出力を前記駆動トランジスタに伝達する転送トランジスタと、
前記駆動トランジスタをグラウンドと分離させる素子分離パターンと、を含み、
前記駆動トランジスタは、
ゲート電極と、
前記ゲート電極の下で、第１方向に形成される第１チャンネル領域と、
前記第１チャンネル領域の両端に形成される第１ソース－ドレイン領域及び第３ソース－ドレイン領域と、
前記第３ソース－ドレイン領域から前記第１方向と交差する第２方向に形成される第２チャンネル領域と、
前記第２チャンネル領域の他端に形成される第２ソース－ドレイン領域と、を含み、
前記第１チャンネル領域及び前記第２チャンネル領域の中で少なくとも一部は、前記素子分離パターンと離隔されるイメージセンサー。
入射される光に反応して電荷を生成するフォトダイオードと、
前記フォトダイオードの出力に基づいて、前記入射される光に応じるソース－ドレイン電流を発生させる駆動トランジスタと、
前記フォトダイオードの出力を前記駆動トランジスタに伝達する転送トランジスタと、
前記駆動トランジスタをグラウンドと分離させる素子分離パターンと、を含み、
前記駆動トランジスタは、
ゲート電極と、
前記ゲート電極の下で、第１方向に形成される第１チャンネル領域と、
前記第１チャンネル領域の両端に形成される第１ソース－ドレイン領域及び第３ソース－ドレイン領域と、
前記第３ソース－ドレイン領域から前記第１方向と交差する第２方向に形成される第２チャンネル領域と、
前記第２チャンネル領域の他端に形成される第２ソース－ドレイン領域と、を含み、
前記第１チャンネル領域及び前記第２チャンネル領域の中で少なくとも一部は、前記素子分離パターンと離隔されるイメージセンサー。
【請求項10】
前記第３ソース－ドレイン領域は、前記第１ソース－ドレイン領域の第１幅及び前記第２ソース－ドレイン領域の第２幅より小さい第３幅を有する請求項９に記載のイメージセンサー。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はイメージセンサーに関するものである。
【背景技術】
【0002】
イメージセンサー（ｉｍａｇｅ ｓｅｎｓｏｒ）は光学映像を電気信号に変換させる素子である。最近になって、コンピュータ産業と通信産業の発達につれてデジタルカメラ、ビデオカメラ、ＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ）、ゲーム機器、警備用カメラ、医療用マイクロカメラ、ロボット等の様々な分野で性能が向上されたイメージセンサーの需要が増大されている。特に、スマートフォン、デジタルカメラ等の携帯用機器を含めて家電製品に搭載されるＣＭＯＳイメージセンサー（ＣＩＳ（ＣＭＯＳ ｉｍａｇｅ ｓｅｎｓｏｒ））に対する需要が増加している。
【0003】
ＣＭＯＳイメージセンサーを構成するピクセルアレイ（ｐｉｘｅｌ ａｒｒａｙ）は各ピクセル毎に光電変換素子を含む。光電変換素子は入射される光の量に応じて可変される電気信号を生成し、ＣＭＯＳイメージセンサーは生成された電気信号を処理して映像を合成することができる。最近高解像度イメージに対する要求に応じてＣＭＯＳイメージセンサーを構成するピクセルはより小型化されることが要求されている。
【0004】
但し、ＣＭＯＳイメージセンサーに含まれる駆動トランジスタはチャンネルの面積が減少することによってノイズが増加する特性を有する。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】米国特許１１，０８８，０８５ Ｂ２号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明の目的はトランジスタのチャンネル面積の減少によるノイズを最小化できる半導体装置を提供することにある。
【課題を解決するための手段】
【0007】
本発明の実施形態による半導体装置は、ゲート電極、前記ゲート電極の下に配置され、第１方向から前記第１方向と交差する第２方向に延長されて曲がった形状（ｂｅｎｄｉｎｇ ｓｈａｐｅ）を有する第１領域、前記第１領域の一端から延長される第１ソース－ドレイン領域、前記第１領域の他端から延長される第２ソース－ドレイン領域、及び前記第１領域の中で、前記第１ソース－ドレイン領域から前記第１方向に延びる仮想の第１直線と、前記第２ソース－ドレイン領域から前記第２方向の逆方向に延びる仮想の第２直線が交差する地点に形成される第３ソース－ドレイン領域を含み、前記第３ソース－ドレイン領域は、前記第１ソース－ドレイン領域と第１チャンネル領域を形成し、前記第２ソース－ドレイン領域と第２チャンネル領域を形成することができる。
【0008】
また、一実施形態による半導体装置は、ゲート電極、前記ゲート電極の下で、第１方向に形成される第１チャンネル領域、前記第１チャンネル領域の両端に形成される第１ソース－ドレイン領域及び第２ソース－ドレイン領域、前記第２ソース－ドレイン領域から前記第１方向と交差する第２方向に形成される第２チャンネル領域、前記第２チャンネル領域の他端に形成される第３ソース－ドレイン領域、前記第３ソース－ドレイン領域から前記第２方向に形成される第３チャンネル領域、前記第３チャンネル領域の他端に形成される第４ソース－ドレイン領域、前記第４ソース－ドレイン領域から前記第１方向の逆方向に形成される第４チャンネル領域、並びに前記第４チャンネル領域の他端に形成される第５ソース－ドレイン領域を含み、前記第２ソース－ドレイン領域、前記第３ソース－ドレイン領域、及び前記第４ソース－ドレイン領域は、前記第１ソース－ドレイン領域の第１幅及び前記第５ソース－ドレイン領域の第２幅より小さい第３幅を有することができる。
【0009】
また、一実施形態によるイメージセンサーは、入射される光に反応して電荷を生成するフォトダイオード、前記フォトダイオードの出力に基づいて、前記入射される光に応じるソース－ドレイン電流を発生させる駆動トランジスタ、前記フォトダイオードの出力を前記駆動トランジスタに伝達する転送トランジスタ、及び前記駆動トランジスタをグラウンドと分離させる素子分離パターンを含み、前記駆動トランジスタは、ゲート電極、前記ゲート電極の下で、第１方向に形成される第１チャンネル領域、前記第１チャンネル領域の両端に形成される第１ソース－ドレイン領域及び第３ソース－ドレイン領域、前記第３ソース－ドレイン領域から前記第１方向と交差する第２方向に形成される第２チャンネル領域、並びに前記第２チャンネル領域の他端に形成される第２ソース－ドレイン領域を含み、前記第１チャンネル領域及び前記第２チャンネル領域の中で少なくとも一部は前記素子分離パターンと離隔されることができる。
【発明の効果】
【0010】
本発明の実施形態による半導体装置はトランジスタのチャンネル面積の減少によるノイズを最小化することができる。
【図面の簡単な説明】
【0011】
【図1】本発明の一実施形態によるイメージセンサーを図示するブロック図である。
【図4】本発明の一実施形態による半導体装置２００Ａのレイアウトを図示する。
【図7】本発明の他の実施形態による半導体装置２００Ｂのレイアウトを図示する。
【図9】本発明の他の実施形態による半導体装置２００Ｃのレイアウトを図示する。
【図12】本発明のその他の実施形態による半導体装置２００Ｄのレイアウトを図示する。
【発明を実施するための形態】
【0012】
以下では、本発明の技術分野で通常の知識を有する者が本発明を容易に実施できる程度に、本発明の実施形態が明確かつ詳細に記載される。
【0013】
図１は本発明の実施形態によるイメージセンサーを図示するブロック図である。
【0014】
図１を参照すれば、イメージセンサー１００はピクセルアレイ１１０、行デコーダー（Ｒｏｗ－ＤＥＣ）１２０、アナログ－デジタルコンバータ（ＡＤＣ）１３０、出力バッファ１４０、そしてタイミングコントローラ１５０を含むことができる。
【0015】
一実施形態によるピクセルアレイ１１０は複数の単位ピクセル（Ｕｎｉｔ Ｐｉｘｅｌ）１１２を含むことができる。複数の単位ピクセル１１２は、例えばマトリックス（ｍａｔｒｉｘ）形状に配列されることができる。
【0016】
また、ピクセルアレイ１１０は行デコーダー１２０から選択信号ＳＥＬ、リセット信号ＲＧ、及び転送信号ＴＧのようなセンサー駆動信号を受信することができる。ピクセルアレイ１１０は受信されたセンサー駆動信号の制御に応じて動作することができる。
【0017】
例えば、ピクセルアレイ１１０に含まれた各々の単位ピクセル１１２は光信号を電気信号に変換することができる。また、各々の単位ピクセル１１２によって生成された電気信号は複数のカラムラインＣＬｍを通じてアナログ－デジタルコンバータ１３０に提供されることができる。
【0018】
この時、単位ピクセル１１２の各々は屈曲形状を有する領域を通じて具現される駆動トランジスタを含むことができる。このような構成を通じて、本発明によるイメージセンサー１００は駆動トランジスタのチャンネル面積を増加させて電気信号のノイズの発生を最小化することができる。
【0019】
行デコーダー１２０はタイミングコントローラ１５０の制御に応じてピクセルアレイ１１０の中でいずれか１つの行を選択することができる。より具体的に、行デコーダー１２０はピクセルアレイ１１０の複数の行の中でいずれか１つの行を選択するために選択信号ＳＥＬを生成することができる。
【0020】
さらに、行デコーダー１２０は選択された行に対応する単位ピクセル１１２に対してリセット信号ＲＧ及び転送信号ＴＧを定められた順番に従って活性化させることができる。
【0021】
但し、他の実施形態によれば、行デコーダー１２０はピクセルアレイ１１０のすべての単位ピクセル１１２に対して同時にリセット信号ＲＧを活性化することができる。この場合、ピクセルアレイ１１０のすべての単位ピクセル１１２は同時にリセットされることができる。また、リセットされた単位ピクセル１１２はフォトダイオードを通じて光電荷を蓄積することができる。
【0022】
その後、ピクセルアレイ１１０の単位ピクセル１１２の各々から生成されるリセットレベル信号及びセンシング信号等がアナログ－デジタルコンバータ１３０に伝達されることができる。
【0023】
アナログ－デジタルコンバータ１３０はピクセルアレイ１１０から入力されたリセットレベル信号及びセンシング信号をデジタル信号に変換して出力することができる。例えば、アナログ－デジタルコンバータ１３０は相関二重サンプリング（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）方式にリセットレベル信号及びセンシング信号をサンプリングした後に、これをデジタル信号に変換することができる。このために、アナログ－デジタルコンバータ１３０の前端には相関二重サンプラー（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｅｒ：ＣＤＳ）がさらに配置されることができる。
【0024】
出力バッファ１４０はアナログ－デジタルコンバータ１３０によって提供される各々のカラム単位のイメージデータをラッチ（ｌａｔｃｈ）して出力することができる。出力バッファ１４０はタイミングコントローラ１５０の制御に応じてアナログ－デジタルコンバータ１３０で出力されるイメージデータを一時的に格納し、その後カラムデコーダーによって順次的にラッチされたイメージデータを出力することができる。
【0025】
タイミングコントローラ１５０はピクセルアレイ１１０、行デコーダー１２０、アナログ－デジタルコンバータ（ＡＤＣ）１３０、及び出力バッファ１４０の中で少なくとも一部を制御することができる。タイミングコントローラ１５０はピクセルアレイ１１０、行デコーダー１２０、アナログ－デジタルコンバータ（ＡＤＣ、１３０）、及び出力バッファ１４０等の動作にクロック信号（ｃｌｏｃｋ ｓｉｇｎａｌ）、タイミングコントロール信号（ｔｉｍｉｎｇ ｃｏｎｔｒｏｌ ｓｉｇｎａｌ）等のような制御信号を供給することができる。タイミングコントローラ１５０はロジック制御回路（ｌｏｇｉｃ ｃｏｎｔｒｏｌ ｃｉｒｃｕｉｔ）、位相ロックループ（ｐｈａｓｅ Ｌｏｃｋ Ｌｏｏｐ；ＰＬＬ）回路、タイミングコントロール回路（ｔｉｍｉｎｇ ｃｏｎｔｒｏｌ ｃｉｒｃｕｉｔ）、及び通信インターフェイス回路（ｃｏｍｍｕｎｉｃａｔｉｏｎ ｉｎｔｅｒｆａｃｅ ｃｉｒｃｕｉｔ）の中で少なくとも１つを含むことができる。
【0026】
以上で、本発明の実施形態によるイメージセンサー１００の構成を簡略に説明した。以下では、ノイズを最小化するために具現される単位ピクセル１１２のより具体的な構成を説明する。
【0027】
【0028】
図２を参照すれば、単位ピクセル１１２は１つのフォトダイオードＰＤと５つのトランジスタＴＸ、ＲＸ、ＤＸ１、ＤＸ２、ＳＸを含むことができる。より具体的に、単位ピクセル１１２はフォトダイオードＰＤと転送トランジスタＴＸ、リセットトランジスタＲＸ、駆動トランジスタＤＸ１、ＤＸ２、及び選択トランジスタＳＸを含むことができる。
【0029】
一実施形態によるフォトダイオードＰＤは入射光の光量や光の強さに応じて電荷を生成及び蓄積することができる。
【0030】
この時、フォトダイオードＰＤはフォトトランジスタ（Ｐｈｏｔｏ Ｔｒａｎｓｉｓｔｏｒ）、フォトゲート（Ｐｈｏｔｏ Ｇａｔｅ）、ピンドフォトダイオード（Ｐｉｎｎｅｄ Ｐｈｏｔｏ Ｄｉｏｄｅ：ＰＰＤ）、有機フォトダイオード（Ｏｒｇａｎｉｃ Ｐｈｏｔｏ Ｄｉｏｄｅ：ＯＰＤ）、クォンタムドット（Ｑｕａｎｔｕｍ Ｄｏｔ：ＱＤ）等でも具現された光感知素子として参照されることができる。
【0031】
転送トランジスタＴＸは行デコーダー１２０から提供される転送信号ＴＧに応答してターンオン又はターンオフされることができる。転送トランジスタＴＸはフォトダイオードＰＤで蓄積された電荷をフローティング拡散領域ＦＤに転送することができる。
【0032】
このために、転送トランジスタＴＸのドレインはフォトダイオードＰＤと連結されることができる。また、転送トランジスタＴＸのソースはフローティング拡散領域ＦＤと連結されることができる。
【0033】
フローティング拡散領域ＦＤは転送トランジスタＴＸのソース、リセットトランジスタＲＸのソース、及び駆動トランジスタＤＸのゲートに連結されることができる。
【0034】
リセットトランジスタＲＸはリセット信号ＲＧに応答して、ターンオン又はターンオフされることができる。より具体的に、リセットトランジスタＲＸはリセット信号ＲＧに応じてターンオンされて、駆動トランジスタＤＸのゲートにリセット電圧を印加することができる。
【0035】
例えば、リセット信号ＲＧが活性化されることに応答してリセットトランジスタＲＸがターンオンされ、電源電圧Ｖｐｉｘがフローティング拡散領域ＦＤに伝達されることができる。この時、フローティング拡散領域ＦＤの電圧は電源電圧Ｖｐｉｘレベルにリセットされることができる。
【0036】
このために、リセットトランジスタＲＸのドレインは電源電圧Ｖｐｉｘと連結されることができる。また、リセットトランジスタＲＸのソースはフローティング拡散領域ＦＤに連結されることができる。
【0037】
駆動トランジスタ２００はゲートに印加された光電荷の量に応じてソース－ドレイン電流を発生させることができる。より具体的に、駆動トランジスタ２００はフローティング拡散領域ＦＤからゲートに印加された光電荷の量に比例するソース－ドレイン電流を発生させることができる。
【0038】
このために、駆動トランジスタ２００のゲートはフローティング拡散領域ＦＤに連結されることができる。また、駆動トランジスタ２００のドレインは電源電圧Ｖｐｉｘと連結されることができる。
【0039】
駆動トランジスタ２００はソースフォロワー増幅器（Ｓｏｕｒｃｅ Ｆｏｌｌｏｗｅｒ Ａｍｐｌｉｆｉｅｒ）の役割を遂行することができる。例えば、駆動トランジスタ２００はフローティング拡散領域ＦＤのポテンシャル変化を増幅することができる。さらに、駆動トランジスタ２００は増幅されたポテンシャル変化を選択トランジスタＳＸを経由して出力することができる。
【0040】
一実施形態によれば、駆動トランジスタ２００は屈曲形状を有する領域を通じて具現されることができる。また、駆動トランジスタ２００は第１トランジスタＤＸ１及び第２トランジスタＤＸ２を含むことができる。
【0041】
より具体的に、駆動トランジスタ２００は屈曲形状内で、各々互いに異なる方向に形成されたチャンネルを含む第１トランジスタＤＸ１及び第２トランジスタＤＸ２を含むことができる。
【0042】
この時、第１トランジスタＤＸ１及び第２トランジスタＤＸ２は各々のドレインが電源電圧Ｖｐｉｘと連結され、互いに並列に連結されることができる。
【0043】
上述した構成を通じて、単位ピクセル１１２はチャンネル幅が増加された駆動トランジスタ２００を含むことができる。
【0044】
選択トランジスタＳＸは行単位に読み出す単位ピクセルを選択する時に使用されることができる。選択トランジスタＳＸは行単位に提供される選択信号ＳＥＬによって駆動されることができる。選択トランジスタＳＸがターンオンされる場合、フローティング拡散領域ＦＤのポテンシャルが駆動トランジスタ２００を通じて選択トランジスタＳＸのドレインに増幅されて伝達されることができる。
【0045】
先に説明したように、フォトダイオードＰＤを通じて生成された光電荷は転送トランジスタＴＸ、フローティング拡散領域ＦＤ、駆動トランジスタ２００、及び選択トランジスタＳＸを通じてイメージデータとして出力されることができる。
【0046】
この時、本発明の実施形態によるイメージセンサー１００は、チャンネル幅が増加された駆動トランジスタ２００を含んで、出力信号Ｖｏｕｔのノイズを減少させることができる。
【0047】
【0048】
図３を参照すれば、一実施形態によるピクセルアレイ１１０の単位ピクセル１１２は長方形のセル３００内に転送トランジスタ（ＴＸ）、半導体装置２００Ａ、選択トランジスタ（ＳＸ）、及びグラウンド（ＧＮＤ）を含むことができる。
【0049】
この時、半導体装置２００Ａは図２の駆動トランジスタ２００の一例として理解されることができる。より具体的に、半導体装置２００Ａは図２の駆動トランジスタ２００の一例として、屈曲形状を有する第１領域３１０Ａ内に形成されたソース－ドレイン領域を含むトランジスタとして理解されることができる。
【0050】
但し、単位ピクセル１１２の構成は上述した構成に限定されることではなく、一部構成（例：図２のフォトダイオードＰＤ又はリセットトランジスタＲＸ）が追加されるか、或いは一部構成（例：選択トランジスタＳＸ）が省略されることができる。
【0051】
また、単位ピクセル１１２は半導体装置２００Ａ、転送トランジスタＴＸ、選択トランジスタＳＸ、及びグラウンドＧＮＤの間に形成される素子分離パターン２９０を含むことができる。この時、素子分離パターン２９０は半導体装置２００ＡをグラウンドＧＮＤ又はセル３００内の他のトランジスタと電気的に分離させるための絶縁構造として理解されることができる。
【0052】
例えば、素子分離パターン２９０はＳＴＩ（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）工程を通じて形成されることができる。他の例によれば、素子分離パターン２９０はＤＴＩ（ｄｅｅｐ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）工程で形成されることができる。
【0053】
また、例えば素子分離パターン２９０は酸化物（ｏｘｉｄｅ）及び／又はポリシリコン（ｐｏｌｙｓｉｌｉｃｏｎ）等で形成されることができる。
【0054】
但し、素子分離パターン２９０を形成するための工程の種類又は素子分離パターン２９０の構成は上述した例示に限定されることではない。
【0055】
選択トランジスタＳＸは選択信号ＳＥＬによって駆動されることができる。より具体的に、選択トランジスタＳＸは選択信号ＳＥＬに基づいて、半導体装置２００Ａから伝達された信号を出力することができる。
【0056】
転送トランジスタＴＸはフォトダイオードＰＤから伝達された光電荷を半導体装置２００Ａに伝達することができる。より具体的に、転送トランジスタＴＸはフォトダイオードＰＤから伝達された光電荷をフローティング拡散領域ＦＤと隣接するコンタクト３０９を通じて半導体装置２００Ａに伝達することができる。この時、フローティング拡散領域ＦＤはコンタクト３０９を通じて半導体装置２００Ａと電気的に連結されることができる。
【0057】
この時、転送トランジスタＴＸは垂直型転送トランジスタとして参照されることができる。例えば、転送トランジスタＴＸは垂直転送ゲート（ｖｅｒｔｉｃａｌ ｔｒａｎｓｆｅｒ ｇａｔｅ、以下、ＶＴＧ）を含むことができる。
【0058】
この時、垂直転送ゲートＶＴＧの中で一部はセル３００内に延長されることができる。また、垂直転送ゲートＶＴＧはセル３００内に挿入された下部と、下部から延長さてセル３００から突出された上部を含むことができる。このような構成を通じて、イメージセンサー１００は単位ピクセル１１２の面積を縮小させることができる。
【0059】
上述したコンタクト３０９を利用した電気的連結を通じて、半導体装置２００Ａはフローティング拡散領域ＦＤから電圧を受信することができる。但し、半導体装置２００Ａがゲート電圧を受信する構成又は経路は上述した例示に限定されることではない。
【0060】
一実施形態によれば、半導体装置２００Ａはゲート電極１８０及びゲート電極１８０下で屈曲形状（ｂｅｎｄｉｎｇ ｓｈａｐｅ）を有するように形成される第１領域３１０Ａを含むことができる。より具体的に、半導体装置２００Ａは第１方向（例：＋ｘ方向）から第１方向と交差する第２方向（例：＋ｙ方向）に延長されて曲がった形状を有する第１領域３１０Ａを含むことができる。
【0061】
さらに、半導体装置２００Ａは第１領域３１０Ａ内に形成されるソース－ドレイン領域３３０をさらに含むことができる。
【0062】
先に説明したように、一実施形態による単位ピクセル１１２は屈曲形状を有する第１領域３１０Ａ及び第１領域３１０Ａ内に形成されるソース－ドレイン領域３３０を通じて形成される半導体装置２００Ａを含むことができる。
【0063】
これを通じて、本発明の実施形態によるイメージセンサー１００は、限られた単位ピクセル１１２の面積内で、半導体装置２００Ａのチャンネルの面積を増加させることができる。さらに、イメージセンサー１００は半導体装置２００Ａの出力信号に含まれるノイズを減少させることができる。
【0064】
図４は本発明の一実施形態による半導体装置２００Ａのレイアウトを図示する。図５Ａは図４の半導体装置をＡ－Ａ’線に沿って切断した断面図である。図５Ｂは図４の半導体装置を図示する回路図である。図６Ａは図４の半導体装置の中でゲート電極下のＢ領域を図示する平面図である。図６Ｂは図４の半導体装置の中でゲート電極下のＣ領域を図示する平面図である。
【0065】
図４乃至図６Ｂを共に参照すれば、一実施形態による半導体装置２００Ａは基板２０、ゲート電極１８０、ゲート電極１８０の下で形成される第１領域３１０Ａ、及び第１領域３１０Ａの両端に形成される第１ソース－ドレイン領域４１１、及び第２ソース－ドレイン領域４１２を含むことができる。
【0066】
一実施形態による基板２０は半導体（ｓｅｍｉｃｏｎｄｕｃｔｏｒ）基板として理解されることができる。例えば、基板２０はシリコン、ストレインシリコン（ｓｔｒａｉｎｅｄ Ｓｉ）、シリコン合金、シリコンカーバイド（ＳｉＣ）、シリコンゲルマニウム（ＳｉＧｅ）、シリコンゲルマニウムカーバイド（ＳｉＧｅＣ）、ゲルマニウム、ゲルマニウム合金、ガリウムアルセニド（ＧａＡｓ）、インジウムアルセニド（ＩｎＡｓ）、及びＩＩＩ－Ｖ半導体、ＩＩ－ＶＩ半導体の中で１つ、これらの組合せ、これらの積層物を含むことができる。また、他の実施形態による基板２０は半導体基板ではない有機（ｏｒｇａｎｉｃ）プラスチック基板として理解されてもよい。
【0067】
素子分離パターン２９０は基板２０上で第１領域３１０Ａ、第１ソース－ドレイン領域４１１及び第２ソース－ドレイン領域４１２の中で少なくとも一部と隣接するように形成されることができる。この時、素子分離パターン２９０は、第１領域３１０Ａ、第１ソース－ドレイン領域４１１、及び第２ソース－ドレイン領域４１２を基板２０上の他の素子又は領域（例：グラウンドＧＮＤ）と電気的に絶縁させることができる。
【0068】
第１領域３１０Ａはゲート電極１８０の下側（ｄｏｗｎｓｉｄｅ）に形成されることができる。より具体的に、第１領域３１０Ａはゲート電極１８０の下で、第１方向（例：＋ｘ方向）から第１方向と交差する第２方向（例：＋ｙ方向）に延長されて曲がった形状を有するように形成されることができる。
【0069】
例えば、第１方向と第２方向は直交することができる。したがって、第１領域３１０Ａは直角に曲がった形状を有するように形成されることができる。但し、第１領域３１０Ａの形状が上述した例示に限定されることではない。
【0070】
一実施形態によれば、半導体装置２００Ａは第１領域３１０Ａの一端に形成される第１ソース－ドレイン領域４１１及び第１領域３１０Ａの他端に形成される第２ソース－ドレイン領域４１２を含むことができる。
【0071】
より具体的に、半導体装置２００Ａは第１領域３１０Ａの一端で第１方向の逆方向（例：－ｘ方向）に延長される第１ソース－ドレイン領域４１１を含むことができる。また、半導体装置２００Ａは第１領域３１０Ａの他端で第２方向（例：＋ｙ方向）に延長される第２ソース－ドレイン領域４１２を含むことができる。
【0072】
さらに、半導体装置２００Ａは第１領域３１０Ａ内に形成される第３ソース－ドレイン領域４１３を含むことができる。この時、第３ソース－ドレイン領域４１３は図３のソース－ドレイン領域３３０として理解されることができる。
【0073】
より具体的に、一実施形態による半導体装置２００Ａは第１領域３１０Ａの中で、第１ソース－ドレイン領域４１１から第１方向に延びる仮想の第１直線３０１と第２ソース－ドレイン領域４１２から第２方向の逆方向（例：－ｙ方向）に延びる仮想の第２直線３０２が交差する地点Ｐに形成される第３ソース－ドレイン領域４１３を含むことができる。例えば、第３ソース－ドレイン領域４１３は仮想の第１直線３０１と仮想の第２直線３０２が交差する地点Ｐを中心として形成されることができるが、これに限定されることではない。例えば、第３ソース－ドレイン領域４１３は仮想の第１直線３０１と仮想の第２直線３０２が交差する地点Ｐを含むように形成されることができる。
【0074】
他の実施形態によれば、半導体装置２００Ａは第１領域３１０Ａの中で第１方向から第２方向への屈曲が発生する領域に形成される第３ソース－ドレイン領域４１３を含むことができる。例えば、第３ソース－ドレイン領域４１３は第１領域３１０Ａの中で第１方向に形成される第１サブ領域と第２方向に形成される第２サブ領域が重畳される領域に形成されることができる。
【0075】
その他の実施形態によれば、半導体装置２００Ａは第１領域３１０Ａ内で、第１領域３１０Ａの縁と離隔されて形成される第３ソース－ドレイン領域４１３を含むことができる。
【0076】
図４及び図５Ａを共に参照すれば、第３ソース－ドレイン領域４１３と第１ソース－ドレイン領域４１１はゲート電極１８０の下で第１チャンネル領域５０１を形成することができる。また、第３ソース－ドレイン領域４１３と第２ソース－ドレイン領域４１２はゲート電極１８０の下で第２チャンネル領域５０２を形成することができる。
【0077】
図５Ａでは、第１ソース－ドレイン領域４１１、第２ソース－ドレイン領域４１２、及び第３ソース－ドレイン領域４１３の断面は角部分が丸い四角形で図示されているが、上述した領域の形状がこのような形状に限定されることではない。他の例によれば、第１ソース－ドレイン領域４１１、第２ソース－ドレイン領域４１２、及び第３ソース－ドレイン領域４１３の断面はテーパーになった（ｔａｐｅｒｅｄ）形状を有することができ、方形の形状を有してもよい。
【0078】
一実施形態によるゲート絶縁膜４６０は第１領域３１０Ａ上に形成されることができる。ゲート絶縁膜４６０はゲート電極１８０の下に形成されることができる。この時、ゲート絶縁膜４６０は高誘電率を有する物質で成されることができる。例えば、ゲート絶縁膜４６０は、例えば、ＨｆＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＴａＯ２等の物質で成されることができるが、これに限定されることではない。
【0079】
ゲート電極１８０はゲート絶縁膜４６０上に配置されることができる。ゲート電極１８０は導電性物質を含むことができる。例えば、ゲート電極１８０はポリシリコンで形成されることができる。但し、ゲート電極１８０の組成がこれに限定されることではない。他の例によれば、ゲート電極１８０は導電性が高いメタルを含むことができる。
【0080】
図５Ａで、ゲート電極１８０及びゲート絶縁膜４６０はゲート電極１８０の上から見る時、第３ソース－ドレイン領域４１３、第１チャンネル領域５０１、及び第２チャンネル領域５０２と重畳される領域に形成されることと図示されているが、これに限定されることではない。
【0081】
一実施形態によれば、ゲート電極１８０及びゲート絶縁膜４６０は第１チャンネル領域５０１及び第２チャンネル領域５０２上に形成されることができる。
【0082】
より具体的に、ゲート電極１８０及びゲート絶縁膜４６０は、ゲート電極１８０の上から見る時、第３ソース－ドレイン領域４１３と重畳される領域を除いて形成されることができる。即ち、ゲート電極１８０及びゲート絶縁膜４６０は、ゲート電極１８０の上から見る時、第１チャンネル領域５０１及び第２チャンネル領域５０２と重畳される領域に形成されることができる。
【0083】
一実施形態によれば、第１チャンネル領域５０１は第１チャンネル長さＬ１を有することができる。また、第２チャンネル領域５０２は第２チャンネル長さＬ２を有することができる。
【0084】
したがって、半導体装置２００Ａは第１チャンネル領域５０１の第１チャンネル長さＬ１及び第２チャンネル領域５０２の第２チャンネル長さＬ２を加算したチャンネル長さＬ１＋Ｌ２を有するトランジスタとして理解されることができる。
【0085】
上述した構造を通じて、本発明の実施形態によるイメージセンサー１００（又は、単位ピクセル１１２）は駆動トランジスタ２００のチャンネル長さを増加させることができる。また、これを通じて、イメージセンサー１００は出力信号に含まれるノイズを減少させることができる。
【0086】
図４乃至図５Ｂを参照すれば、第３ソース－ドレイン領域４１３は第１ソース－ドレイン領域４１１及びゲート電極１８０と第１トランジスタ５１１を形成することができる。また、第３ソース－ドレイン領域４１３は第２ソース－ドレイン領域４１２及びゲート電極１８０と第２トランジスタ５１２を形成することができる。
【0087】
この時、例えば第１ソース－ドレイン領域４１１と第２ソース－ドレイン領域４１２は各々第１トランジスタ５１１及び第２トランジスタ５１２のドレイン領域として参照されることができる。また、第３ソース－ドレイン領域４１３は第１トランジスタ５１１及び第２トランジスタ５１２のソース領域として参照されることができる。
【0088】
但し、第１ソース－ドレイン領域４１１、第２ソース－ドレイン領域４１２、及び第３ソース－ドレイン領域４１３の領域区分（例：ソース領域又はドレイン領域）は上述した例示に限定されることではなく、必要によって変更されることができる。
【0089】
また、半導体装置２００Ａは第１ソース－ドレイン領域４１１及び第２ソース－ドレイン領域４１２に配置されるソース－ドレインコンタクト４７０をさらに含むことができる。
【0090】
第１ソース－ドレイン領域４１１と第２ソース－ドレイン領域４１２はソース－ドレインコンタクト４７０を通じて電気的に連結されることができる。また、第１トランジスタ５１１及び第２トランジスタ５１２は電源電圧Ｖｐｉｘ及びゲート電極１８０に共に連結されることができる。
【0091】
即ち、第１トランジスタ５１１と第２トランジスタ５１２は並列に連結されることができる。
【0092】
したがって、本発明の実施形態による半導体装置２００Ａ（又は、駆動トランジスタ２００）は並列に連結された２つのトランジスタ５１１、５１２を含むことと理解されることができる。
【0093】
先に説明したように、一実施形態による半導体装置２００Ａは第１トランジスタ５１１のチャンネル幅と第２トランジスタ５１２のチャンネル幅を加算したチャンネル幅を有するトランジスタとして理解されることができる。
【0094】
したがって、本発明の実施形態によるイメージセンサー１００は、駆動トランジスタ２００のチャンネル幅を増加させることができる。これを通じて、イメージセンサー１００は駆動トランジスタ２００の出力信号に含まれるノイズを減少させることができる。
【0095】
また、一実施形態による第１トランジスタ５１１及び第２トランジスタ５１２は単一のゲート電極１８０を通じて形成されることができる。したがって、本発明の実施形態によるイメージセンサー１００は複数のゲートの間を連結するための金属線（ｍｅｔａｌｌｉｎｅ）を省略することができる。また、イメージセンサー１００はゲート間金属線による寄生キャパシタンス（ｐａｒａｓｉｔｉｃ ｃａｐａｃｉｔａｎｃｅ）を最小化することができる。
【0096】
図６Ａ及び図６Ｂを共に参照すれば、一実施形態による半導体装置２００Ａはゲート電極１８０下で第１方向（例：ｘ方向）に形成される第１チャンネル領域５０１を含むことができる。また、半導体装置２００Ａは第１チャンネル領域５０１の両端に形成される第１ソース－ドレイン領域４１１及び第３ソース－ドレイン領域４１３を含むことができる。
【0097】
また、半導体装置２００Ａは第３ソース－ドレイン領域４１３から第１方向と交差する第２方向（例：ｙ方向）に形成される第２チャンネル領域５０２を含むことができる。また、半導体装置２００Ａは第２チャンネル領域５０２の一端に形成される第２ソース－ドレイン領域４１２を含むことができる。
【0098】
一実施形態によれば、第３ソース－ドレイン領域４１３は第１ソース－ドレイン領域４１１の第１幅Ｗ１及び第２ソース－ドレイン領域４１２の第２幅Ｗ２より小さい第３幅Ｗ３を有することができる。また、第３ソース－ドレイン領域４１３の中で少なくとも一部は第１領域３１０Ａの縁と離隔されるように形成されることができる。
【0099】
より具体的に、図６Ａを参照すれば、第１ソース－ドレイン領域４１１は第１領域３１０Ａの一端の幅と対応される第１幅Ｗ１を有することができる。この時、第３ソース－ドレイン領域４１３は第１ソース－ドレイン領域４１１の第１幅Ｗ１より小さい第３幅Ｗ３を有することができる。
【0100】
これを通じて、第３ソース－ドレイン領域４１３と第１ソース－ドレイン領域４１１は少なくとも一部が素子分離パターン２９０と離隔される第１チャンネル領域５０１を形成することができる。この時、第１チャンネル領域５０１は第１チャンネル長さＬ１を有し、第１方向（例：ｘ方向）に沿って形成されることができる。
【0101】
例えば、ソース－ドレイン電流はゲート電極１８０に電圧が印加されることに応答して、第１チャンネル領域５０１で素子分離パターン２９０と離隔された経路に沿って生成されることができる。
【0102】
また、図６Ｂを参照すれば、第２ソース－ドレイン領域４１２は第１領域３１０Ａの他端の幅と対応される第２幅Ｗ２を有することができる。この時、第３ソース－ドレイン領域４１３は第２ソース－ドレイン領域４１２の第２幅Ｗ２より小さい第３幅Ｗ３を有することができる。
【0103】
これを通じて、第３ソース－ドレイン領域４１３と第２ソース－ドレイン領域４１２は少なくとも一部が素子分離パターン２９０と離隔される第２チャンネル領域５０２を形成することができる。この時、第２チャンネル領域５０２は第２チャンネル長さＬ２を有し、第２方向（例：ｙ方向）に沿って形成されることができる。
【0104】
例えば、ソース－ドレイン電流はゲート電極１８０に電圧が印加されることに応答して、第２チャンネル領域５０２で素子分離パターン２９０と離隔された経路に沿って生成されることができる。
【0105】
上述した構成を通じて、半導体装置２００Ａは少なくとも一部が素子分離パターン２９０と離隔されるように形成されるチャンネル領域を含むことができる。
【0106】
これを通じて、本発明の実施形態によるイメージセンサー１００はトランジスタのチャンネル（又は、チャンネル領域）の中で素子分離パターン２９０と隣接する領域で発生する電荷トラップ（ｃｈａｒｇｅ ｔｒａｐｐｉｎｇ）を防止（又は、最小化）することができる。さらに、イメージセンサー１００は駆動トランジスタ２００で電荷トラップによって発生するノイズを減少させることができる。
【0107】
図７は本発明の他の実施形態による半導体装置２００Ｂのレイアウトを図示する。図８Ａは図７の半導体装置をｂ－ｂ’線に沿って切断した断面図である。図８Ｂは図７の半導体装置の中でゲート電極下のＤ領域を図示する平面図である。
【0108】
図７乃至図８Ｂを共に参照すれば、一実施形態による半導体装置２００Ｂは基板２０、ゲート電極１８０、ゲート電極１８０の下で形成される第１領域３１０Ｂ、及び第１領域３１０Ｂの両端に形成される第１ソース－ドレイン領域７１１、及び第５ソース－ドレイン領域７１５を含むことができる。
【0109】
この時、図７の半導体装置２００Ｂは図２の駆動トランジスタ２００の一例として理解されることができる。したがって、前述した構成と同一であるか、或いは実質的に同一な構成は同一な参照番号を付し、重複される説明は省略する。
【0110】
第１領域３１０Ｂはゲート電極１８０の下側（ｄｏｗｎｓｉｄｅ）に形成されることができる。また、第１領域３１０Ｂはゲート電極１８０の下で、屈曲形状を有して形成されることができる。
【0111】
より具体的に、第１領域３１０Ｂは第２方向の逆方向（例：－ｙ方向）から第２方向と交差する第１方向（例：＋ｘ方向）に延長され、第１方向から第２方向（例：＋ｙ方向）に延長されて曲がった形状を有するように形成されることができる。この時、第１領域３１０Ｂは２つの角を有するように曲がった形状を有することと理解されることができる。
【0112】
例えば、第１方向と第２方向は直交することができる。したがって、第１領域３１０Ｂは直角に２回曲がった形状を有するように形成されることができる。即ち、第１領域３１０Ｂは一辺（ｏｎｅ ｓｉｄｅ）が開放された方形状を有するように形成されることができる。但し、第１領域３１０の形状が上述した例示に限定されることではない。
【0113】
一実施形態によれば、半導体装置２００Ｂは第１領域３１０Ｂの一端で第２方向（例：＋ｙ方向）に延長される第１ソース－ドレイン領域７１１を含むことができる。また、半導体装置２００Ｂは第１領域３１０Ｂの他端で第２方向に延長される第５ソース－ドレイン領域７１５を含むことができる。
【0114】
さらに、半導体装置２００Ｂは第１領域３１０Ｂ内に形成される第２ソース－ドレイン領域７１２、第３ソース－ドレイン領域７１３、及び第４ソース－ドレイン領域７１４を含むことができる。
【0115】
より具体的に、第１領域３１０Ｂは第１ソース－ドレイン領域７１１に隣接し、第２方向の逆方向（例：－ｙ方向）に形成される第１チャンネル領域７０１を含むことができる。また、第１領域３１０Ｂは第１チャンネル領域７０１の一端に形成される第２ソース－ドレイン領域７１２を含むことができる。
【0116】
また、第１領域３１０Ｂは第２ソース－ドレイン領域７１２から第１方向（例：＋ｘ方向）に形成される第２チャンネル領域７０２を含むことができる。また、第１領域３１０Ｂは第２チャンネル領域７０２の一端に形成される第３ソース－ドレイン領域７１３を含むことができる。
【0117】
また、第１領域３１０Ｂは第３ソース－ドレイン領域７１３から第１方向に形成される第３チャンネル領域７０３を含むことができる。また、第１領域３１０Ｂは第３チャンネル領域７０３の一端に形成される第４ソース－ドレイン領域７１４を含むことができる。
【0118】
また、第１領域３１０Ｂは第４ソース－ドレイン領域７１４から第２方向（例：＋ｙ方向）に形成される第４チャンネル領域７０４を含むことができる。この時、第４チャンネル領域７０４の一端は第５ソース－ドレイン領域７１５と連結されることができる。
【0119】
他の実施形態によれば、半導体装置２００Ｂは第１領域３１０Ｂの中で第２方向の逆方向から第１方向への屈曲が発生する領域に形成される第２ソース－ドレイン領域７１２を含むことができる。例えば、第２ソース－ドレイン領域７１２は第１領域３１０Ｂの中で第２方向の逆方向に形成される第１サブ領域と第１方向に形成される第２サブ領域が重畳される領域に形成されることができる。
【0120】
また、半導体装置２００Ｂは第１領域３１０Ｂの中で第１方向から第２方向への屈曲が発生する領域に形成される第４ソース－ドレイン領域７１４を含むことができる。例えば、第４ソース－ドレイン領域７１４は第１領域３１０Ｂの中で第１方向に形成される第２サブ領域と第２方向に形成される第３サブ領域が重畳される領域に形成されることができる。
【0121】
また、半導体装置２００Ｂは第１領域３１０Ｂの中で、第２ソース－ドレイン領域７１２と第４ソース－ドレイン領域７１４との間に形成される第３ソース－ドレイン領域７１３を含むことができる。
【0122】
その他の実施形態によれば、半導体装置２００Ａは第１領域３１０内で、第１領域３１０の縁と離隔されて形成される第２ソース－ドレイン領域７１２、第３ソース－ドレイン領域７１３、及び第４ソース－ドレイン領域７１４を含むことができる。
【0123】
一実施形態によれば、上述した各ソースドレイン領域（第１ソース－ドレイン領域７１１乃至第５ソースドレイン領域７１５）は隣接するソース－ドレイン領域及びゲート電極１８０とトランジスタを形成することができる。例えば、第２ソース－ドレイン領域７１２は第３ソース－ドレイン領域７１３及びゲート電極１８０とトランジスタを形成することができる。また、第３ソース－ドレイン領域７１３は第４ソース－ドレイン領域７１４及びゲート電極１８０とトランジスタを形成することができる。
【0124】
この時、例えば第２ソース－ドレイン領域７１２と第４ソース－ドレイン領域７１４は各トランジスタのソース領域として参照されることができる。また、第１ソース－ドレイン領域７１１、第３ソース－ドレイン領域７１３、及び第５ソース－ドレイン領域７１５は各トランジスタのドレイン領域として参照されることができる。
【0125】
但し、第１ソース－ドレイン領域７１１、第２ソース－ドレイン領域７１２、第３ソース－ドレイン領域７１３、第４ソース－ドレイン領域７１４、及び第５ソース－ドレイン領域７１５の領域区分（例：ソース領域又はドレイン領域）は上述した例示に限定されることではなく、必要によって変更されることができる。
【0126】
一実施形態によれば、半導体装置２００Ｂは第１ソース－ドレイン領域７１１及び第５ソース－ドレイン領域７１５に配置されるソース－ドレインコンタクト７７０をさらに含むことができる。第１ソース－ドレイン領域７１１と第５ソース－ドレイン領域７１５はソース－ドレインコンタクト７７０を通じて電気的に連結されることができる。
【0127】
また、第２ソース－ドレイン領域７１２、第３ソース－ドレイン領域７１３、及び第４ソース－ドレイン領域７１４は電気的に連結されることができる。
【0128】
これを通じて、上述したソース－ドレイン領域によって形成されるトランジスタは互いに並列に連結されることができる。したがって、本発明による半導体装置２００Ｂは互いに並列に連結された複数のトランジスタを含むことができる。これを通じて、本発明による半導体装置２００Ｂは複数のトランジスタが並列に連結される構成を通じて、トランジスタのチャンネル幅を増加させることができる。
【0129】
図７及び図８Ａを共に参照すれば、ゲート電極１８０及びゲート絶縁膜４６０はゲート電極１８０の上から見る時、第２ソース－ドレイン領域７１２、第３ソース－ドレイン領域７１３、及び第４ソース－ドレイン領域７１４、第１チャンネル領域７０１、第２チャンネル領域７０２、第３チャンネル領域７０３、及び第４チャンネル領域７０４と重畳される領域に形成されることと図示されているが、これに限定されることではない。
【0130】
他の実施形態によれば、ゲート電極１８０及びゲート絶縁膜４６０は第１チャンネル領域７０１、第２チャンネル領域７０２、第３チャンネル領域７０３、及び第４チャンネル領域７０４上に形成されることができる。
【0131】
より具体的に、ゲート電極１８０及びゲート絶縁膜４６０は、ゲート電極１８０の上から見る時、第２ソース－ドレイン領域７１２、第３ソース－ドレイン領域７１３、及び第４ソース－ドレイン領域７１４と重畳される領域を除いて形成されることができる。即ち、ゲート電極１８０及びゲート絶縁膜４６０は、ゲート電極１８０の上から見る時、第１チャンネル領域７０１、第２チャンネル領域７０２、第３チャンネル領域７０３、及び第４チャンネル領域７０４と重畳される領域に形成されることができる。
【0132】
また、図８Ａでは、第１ソース－ドレイン領域７１１、第２ソース－ドレイン領域７１２、第３ソース－ドレイン領域７１３、第４ソース－ドレイン領域７１４、及び第５ソース－ドレイン領域７１５の断面は角部分が丸い四角形で図示されているが、上述した領域の形状がこのような形状に限定されることではない。
【0133】
一実施形態によれば、第１チャンネル領域７０１は第１チャンネル長さｌ１を有することができる。また、第２チャンネル領域７０２は第２チャンネル長さｌ２を有することができる。また、第３チャンネル領域７０３は第３チャンネル長さｌ３を有することができる。また、第４チャンネル領域７０４は第４チャンネル長さｌ４を有することができる。
【0134】
したがって、半導体装置２００Ｂは第１チャンネル領域７０１乃至第４チャンネル領域７０４のチャンネル長さ（ｌ１乃至ｌ４）を加算したチャンネル長さ（ｌ１＋ｌ２＋ｌ３＋ｌ４）を有するトランジスタとして理解されることができる。
【0135】
上述した構造を通じて、本発明の実施形態によるイメージセンサー１００（又は、単位ピクセル１１２）は駆動トランジスタ２００のチャンネル長さを増加させることができる。また、これを通じて、イメージセンサー１００は出力信号に含まれるノイズを減少させることができる。
【0136】
一実施形態による第１チャンネル領域７０１及び第４チャンネル領域７０４は図６Ａ及び図６Ｂの第１チャンネル領域５０１及び第２チャンネル領域５０２と同一な構造を有することと理解されることができる。したがって、第１チャンネル領域７０１及び第４チャンネル領域７０４に対する説明の中で前述した内容と同一な内容は省略する。
【0137】
【0138】
第２ソース－ドレイン領域７１２、第３ソース－ドレイン領域７１３、及び第４ソース－ドレイン領域７１４は第１領域３１０Ｂの第１幅Ｗ１より小さい第３幅Ｗ３を有することができる。又は、第２ソース－ドレイン領域７１２、第３ソース－ドレイン領域７１３、及び第４ソース－ドレイン領域７１４は第１ソース－ドレイン領域７１１及び第５ソース－ドレイン領域７１５の幅（例：第１幅Ｗ１）より小さい第３幅Ｗ３を有することができる。
【0139】
また、第２ソース－ドレイン領域７１２、第３ソース－ドレイン領域７１３、及び第４ソース－ドレイン領域７１４の中で少なくとも一部は第１領域３１０Ｂの縁と離隔されるように形成されることができる。
【0140】
図８Ｂを参照すれば、第２ソース－ドレイン領域７１２と第３ソース－ドレイン領域７１３は少なくとも一部が素子分離パターン２９０と離隔される第２チャンネル領域７０２を形成することができる。この時、第２チャンネル領域７０２は第２チャンネル長さｌ２を有し、第１方向（例：ｘ方向）に沿って形成されることができる。
【0141】
一実施形態によれば、ソース－ドレイン電流はゲート電極１８０に電圧が印加されることに応答して、第２チャンネル領域７０２で素子分離パターン２９０と離隔された経路に沿って生成されることができる。
【0142】
また、第３ソース－ドレイン領域７１３と第４ソース－ドレイン領域７１４は第２チャンネル領域７０２と対応される第３チャンネル領域７０３を形成することができる。
【0143】
一実施形態によれば、ソース－ドレイン電流はゲート電極１８０に電圧が印加されることに応答して、第３チャンネル領域７０３で素子分離パターン２９０と離隔された経路に沿って生成されることができる。
【0144】
上述した構成を通じて、半導体装置２００Ｂは少なくとも一部が素子分離パターン２９０と離隔されるように形成されるチャンネル領域（又は、電流経路）を有することができる。
【0145】
これを通じて、本発明の実施形態によるイメージセンサー１００はトランジスタのチャンネル（又は、チャンネル領域）の中で素子分離パターン２９０と隣接する領域で発生する電荷トラップ（ｃｈａｒｇｅ ｔｒａｐｐｉｎｇ）を防止（又は、最小化）することができる。さらに、イメージセンサー１００は駆動トランジスタ２００で電荷トラップによって発生するノイズを減少させることができる。
【0146】
図９は本発明の他の実施形態による半導体装置２００Ｃのレイアウトを図示する。図１０Ａは図９の半導体装置をａ－ａ’線に沿って切断した断面図である。図１０Ｂは図９の半導体装置をＤ－Ｄ’線に沿って切断した断面図である。図１１Ａは図９の半導体装置の中でゲート電極下のｂ領域を図示する平面図である。図１１Ｂは図９の半導体装置の中でゲート電極下のｃ領域を図示する平面図である。
【0147】
図９を参照すれば、一実施形態による半導体装置２００Ｃはゲート電極８８０及びゲート電極８８０の下に形成される第１チャンネル領域９０１及び第２チャンネル領域９０２を含むことができる。
【0148】
この時、半導体装置２００Ｃは図２の駆動トランジスタ２００の一例として理解されることができる。したがって、前述した構成と同一であるか、或いは実質的に同一な構成は同一な参照番号を付し、重複される説明は省略する。
【0149】
第１チャンネル領域９０１はゲート電極８８０の下で第１方向（例：＋ｘ方向）に形成されることができる。この時、第１チャンネル領域９０１の両端には第１ソース－ドレイン領域４１１及び第３ソース－ドレイン領域４１３が形成されることができる。
【0150】
また、第２チャンネル領域９０２は第３ソース－ドレイン領域４１３から第１方向と交差する第２方向（例：＋ｙ方向）に形成されることができる。この時、第２チャンネル領域９０２の両端には第２ソース－ドレイン領域４１２及び第３ソース－ドレイン領域４１３が形成されることができる。
【0151】
一実施形態によれば、ゲート電極８８０は、ゲート電極８８０の上から見る時、第３ソース－ドレイン領域４１３と重畳される領域を除いて形成されることができる。ゲート電極８８０の中で少なくとも一部は、ゲート電極８８０の上から見る時、第１チャンネル領域５０１及び第２チャンネル領域５０２と重畳されるように形成されることができる。
【0152】
第１ソース－ドレイン領域４１１と第３ソース－ドレイン領域４１３はゲート電極８８０に電圧が印加されることに応答して、第１チャンネル領域９０１に第１チャンネルを形成することができる。また、第２ソース－ドレイン領域４１２と第３ソース－ドレイン領域４１３はゲート電極８８０に電圧が印加されることに応答して、第２チャンネル領域９０２に第２チャンネルを形成することができる。
【0153】
但し、第１チャンネル領域９０１及び第２チャンネル領域９０２を通じて形成されるチャンネルは図９に図示された形状に限定されることではなく、第１チャンネル領域９０１及び第２チャンネル領域９０２内で様々な形状（又は、領域）を有して形成されることができる。
【0154】
図９及び図１０Ａを共に参照すれば、一実施形態による第１チャンネル領域９０１は第３方向（例：＋ｚ方向）に突出された第１突出部９１１をさらに含むことができる。また、第２チャンネル領域９０２は第３方向に突出された第２突出部９１２をさらに含むことができる。
【0155】
この時、第３方向（例：＋ｚ方向）は第１方向（例：＋ｘ方向）及び第２方向（例：＋ｙ方向）と垂直な方向として理解されることができる。また、第３方向は基板２０で半導体装置２００Ｃが配置された一面と垂直な方向として理解されることができる。
【0156】
さらに、図１０Ｂを参照すれば、一実施形態によるゲート電極８８０の中で少なくとも一部は、第１突出部９１１の中で第３方向に向かう第１面、第１面から延長されて素子分離パターン２９０に向かう第２面、及び第３面を囲むように形成されることができる。
【0157】
ゲート絶縁膜４６０は素子分離パターン２９０の中で第１突出部９１１と隣接する一部領域を除去した後、除去された領域に対する酸化工程を通じて形成されることができる。さらに、ゲート電極８８０は上述した酸化工程を通じて形成されたゲート絶縁膜４６０上に形成されることができる。
【0158】
また、ゲート電極８８０の中で少なくとも一部は、第２突出部９１２の中でゲート電極８８０に向かう第４面、第４面から延長されて素子分離パターン２９０に向かう第５面及び第６面を囲むように形成されることができる。
【0159】
先に説明したように、一実施形態による半導体装置２００Ｃはチャンネル領域の中で少なくとも一部が基板２０の一面から垂直な方向（例：第３方向又は＋ｚ方向）に突出された形状に形成されることができる。また、半導体装置２００Ｃはチャンネル領域の中で突出された一部（例：第１突出部９１１又は第２突出部９１２）を囲むように形成されるゲート電極８８０を含むことができる。
【0160】
このような構成を通じて、本発明の実施形態による半導体装置２００Ｃはチャンネル領域（例：第１チャンネル領域９０１又は第２チャンネル領域９０２）の面積を増加させることができる。さらに、これを通じて、本発明によるイメージセンサー１００は半導体装置２００Ｃを通じて出力される信号のノイズを最小化し、品質を向上させることができる。
【0161】
図９、図１１Ａ、及び図１１Ｂを共に参照すれば、一実施形態による半導体装置２００Ｃはゲート電極８８０下で第１方向（例：＋ｘ方向）に形成される第１チャンネル領域９０１を含むことができる。また、半導体装置２００Ｃは第３ソース－ドレイン領域４１３から第１方向と交差する第２方向（例：＋ｙ方向）に形成される第２チャンネル領域９０２を含むことができる。
【0162】
一実施形態によれば、第３ソース－ドレイン領域４１３は第１ソース－ドレイン領域４１１の第１幅Ｗ１及び第２ソース－ドレイン領域４１２の第２幅Ｗ２より小さい第３幅Ｗ３を有することができる。
【0163】
また、第３ソース－ドレイン領域４１３の中で少なくとも一部は第１領域３１０Ａの縁と離隔されるように形成されることができる。第３ソース－ドレイン領域４１３の中で少なくとも一部は素子分離パターン２９０と離隔されるように形成されることができる。
【0164】
図１１Ａを参照すれば、より具体的に、第１ソース－ドレイン領域４１１は第１幅Ｗ１を有することができる。第３ソース－ドレイン領域４１３は第１ソース－ドレイン領域４１１の第１幅Ｗ１より小さい第３幅Ｗ３を有することができる。
【0165】
これを通じて、第３ソース－ドレイン領域４１３と第１ソース－ドレイン領域４１１は少なくとも一部が素子分離パターン２９０と離隔される第１チャンネル領域９０１を形成することができる。この時、第１チャンネル領域９０１は第１チャンネル長さＬ１を有し、第１方向（例：ｘ方向）に沿って形成されることができる。
【0166】
一実施形態によれば、ゲート電極１８０に電圧が印加されることに応答して、ソース－ドレイン電流は第１チャンネル領域９０１で素子分離パターン２９０と離隔された経路に沿って生成されることができる。
【0167】
図１１Ｂを参照すれば、第２ソース－ドレイン領域４１２は第２幅Ｗ２を有することができる。この時、第３ソース－ドレイン領域４１３は第２ソース－ドレイン領域４１２の第２幅Ｗ２より小さい第３幅Ｗ３を有することができる。
【0168】
これを通じて、第３ソース－ドレイン領域４１３と第２ソース－ドレイン領域４１２は少なくとも一部が素子分離パターン２９０と離隔される第２チャンネル領域９０２を形成することができる。この時、第２チャンネル領域９０２は第２チャンネル長さＬ２を有し、第２方向（例：ｙ方向）に沿って形成されることができる。
【0169】
一実施形態によれば、ゲート電極１８０に電圧が印加されることに応答して、ソース－ドレイン電流は第２チャンネル領域９０２で素子分離パターン２９０と離隔された経路に沿って生成されることができる。
【0170】
上述した構成を通じて、半導体装置２００Ｃは少なくとも一部が素子分離パターン２９０と離隔されるように形成されるチャンネル領域（例：第１チャンネル領域９０１又は第２チャンネル領域９０２）を有することができる。
【0171】
これを通じて、本発明の実施形態によるイメージセンサー１００はトランジスタのチャンネル（又は、チャンネル領域）の中で素子分離パターン２９０と隣接する領域で発生する電荷トラップ（ｃｈａｒｇｅ ｔｒａｐｐｉｎｇ）を防止（又は、最小化）することができる。
【0172】
さらに、イメージセンサー１００は駆動トランジスタ２００で電荷トラップによって発生するノイズを減少させることができる。
【0173】
以上で説明されたように、本発明の実施形態によるイメージセンサー１００は屈曲形状を有する領域で形成されるトランジスタのチャンネル面積減少によるノイズを最小化することができる。
【0174】
【0175】
図１２を参照すれば、一実施形態による半導体装置２００Ｄはゲート電極１２８０及びゲート電極１２８０の下に形成される第１チャンネル領域１２０１、第２チャンネル領域１２０２、第３チャンネル領域１２０３、及び第４チャンネル領域１２０４を含むことができる。
【0176】
この時、半導体装置２００Ｄは図２の駆動トランジスタ２００の一例として理解されることができる。したがって、前述した構成と同一であるか、或いは実質的に同一な構成は同一な参照番号を付し、重複される説明は省略する。
【0177】
第１チャンネル領域１２０１はゲート電極１２８０の下で第２方向（例：ｙ方向）に形成されることができる。この時、第１チャンネル領域１２０１の両端には第１ソース－ドレイン領域７１１及び第２ソース－ドレイン領域７１２が形成されることができる。
【0178】
また、第２チャンネル領域１２０２は第２ソース－ドレイン領域７１２から第２方向と交差する第１方向（例：ｘ方向）に形成されることができる。この時、第２チャンネル領域１２０２の両端には第２ソース－ドレイン領域７１２及び第３ソース－ドレイン領域７１３が形成されることができる。
【0179】
また、第３チャンネル領域１２０３は第３ソース－ドレイン領域７１３から第１方向に形成されることができる。この時、第３チャンネル領域１２０３の両端には第３ソース－ドレイン領域７１３及び第４ソース－ドレイン領域７１４が形成されることができる。
【0180】
また、第４チャンネル領域１２０４は第４ソース－ドレイン領域７１４から第２方向に形成されることができる。この時、第４チャンネル領域１２０４の両端には第４ソース－ドレイン領域７１４及び第５ソース－ドレイン領域７１５が形成されることができる。
【0181】
一実施形態によれば、ゲート電極１２８０は、ゲート電極１２８０の上から見る時、第１ソース－ドレイン領域７１１、第２ソース－ドレイン領域７１２、第３ソース－ドレイン領域７１３、第４ソース－ドレイン領域７１４、及び第５ソース－ドレイン領域７１５と重畳される領域を除いて形成されることができる。ゲート電極１２８０の中で少なくとも一部は、ゲート電極１２８０の上から見る時、第１チャンネル領域１２０１、第２チャンネル領域１２０２、第３チャンネル領域１２０３、及び第４チャンネル領域１２０４と重畳されるように形成されることができる。
【0182】
第１ソース－ドレイン領域７１１と第２ソース－ドレイン領域７１２はゲート電極１２８０に電圧が印加されることに応答して、第１チャンネル領域１２０１に第１チャンネルを形成することができる。
【0183】
また、第２ソース－ドレイン領域７１２と第３ソース－ドレイン領域７１３はゲート電極１２８０に電圧が印加されることに応答して、第２チャンネル領域１２０２に第２チャンネルを形成することができる。
【0184】
また、第３ソース－ドレイン領域７１３と第４ソース－ドレイン領域７１４はゲート電極１２８０に電圧が印加されることに応答して、第３チャンネル領域１２０３に第３チャンネルを形成することができる。
【0185】
また、第４ソース－ドレイン領域７１４と第５ソース－ドレイン領域７１５はゲート電極１２８０に電圧が印加されることに応答して、第４チャンネル領域１２０４に第４チャンネルを形成することができる。
【0186】
但し、上述した構成を通じて形成されるチャンネルは図１２に図示された形状（又は、領域）に限定されることではない。
【0187】
これを通じて、上述した各ソースドレイン領域（第１ソース－ドレイン領域７１１乃至第５ソースドレイン領域７１５）は隣接するソース－ドレイン領域及びゲート電極１２８０とトランジスタを形成することができる。例えば、第２ソース－ドレイン領域７１２は第３ソース－ドレイン領域７１３及びゲート電極１２８０とトランジスタを形成することができる。また、第３ソース－ドレイン領域７１３は第４ソース－ドレイン領域７１４及びゲート電極１２８０とトランジスタを形成することができる。
【0188】
この時、例えば第２ソース－ドレイン領域７１２と第４ソース－ドレイン領域７１４は各トランジスタのソース領域として参照されることができる。また、第１ソース－ドレイン領域７１１、第３ソース－ドレイン領域７１３、及び第５ソース－ドレイン領域７１５は各トランジスタのドレイン領域として参照されることができる。
【0189】
但し、第１ソース－ドレイン領域７１１、第２ソース－ドレイン領域７１２、第３ソース－ドレイン領域７１３、第４ソース－ドレイン領域７１４、及び第５ソース－ドレイン領域７１５の領域区分（例：ソース領域又はドレイン領域）は上述した例示に限定されることではなく、必要によって変更されることができる。
【0190】
図１２及び図１３を共に参照すれば、一実施形態による第１チャンネル領域１２０１は第３方向（例：＋ｚ方向）に突出された第１突出部１２１１をさらに含むことができる。また、第２チャンネル領域１２０２は第３方向に突出された第２突出部１２１２をさらに含むことができる。さらに、第３チャンネル領域１２０３及び第４チャンネル領域１２０４は、それぞれ、第３方向に突出された第３突出部１２１３及び第４突出部１２１４を含むことができる。
【0191】
この時、第３方向（例：＋ｚ方向）は第１方向（例：ｘ方向）及び第２方向（例：ｙ方向）と垂直な方向として理解されることができる。また、第３方向は基板２０で半導体装置２００Ｄが配置された一面と垂直な方向として理解されることができる。
【0192】
一実施形態によるゲート電極１２８０の中で少なくとも一部は、第１突出部１２１１乃至第４突出部１２１４の中で少なくとも一部を囲むように形成されることができる。
【0193】
例えば、ゲート電極１２８０は第１突出部１２１１の中で第３方向に向かう第１面、第１面から延長されて第１方向又は第２方向に向かう第２面、及び第３面を囲むように形成されることができる。
【0194】
また、ゲート電極１２８０の中で少なくとも一部は、第２突出部１２１２、第３突出部１２１３、及び第４突出部１２１４の中でゲート電極１２８０に向かう一面、一面から延長されて第１方向又は第２方向に向かう側面を囲むように形成されることができる。
【0195】
ゲート絶縁膜１２６０は素子分離パターン２９０の中で第１突出部１２１１乃至第４突出部１２１４と隣接する一部領域を除去した後、除去された領域に対する酸化工程を通じて形成されることができる。さらに、ゲート電極１２８０は上述した酸化工程を通じて形成されたゲート絶縁膜１２６０上に形成されることができる。
【0196】
先に説明したように、一実施形態による半導体装置２００Ｄはチャンネル領域の中で少なくとも一部が基板２０の一面から垂直な方向（例：第３方向又は＋ｚ方向）に突出された形状に形成されることができる。また、半導体装置２００Ｄはチャンネル領域の中で突出された一部（例：第１突出部１２１１、第２突出部１２１２、第３突出部１２１３、及び第４突出部１２１４）を囲むように形成されるゲート電極１２８０を含むことができる。
【0197】
このような構成を通じて、本発明の実施形態による半導体装置２００Ｄはチャンネル領域（例：第１チャンネル領域１２０１、第２チャンネル領域１２０２、第３チャンネル領域１２０３、又は第４チャンネル領域１２０４）の面積を増加させることができる。さらに、これを通じて、本発明によるイメージセンサー１００は半導体装置２００Ｄを通じて出力される信号のノイズを最小化し、品質を向上させることができる。
【0198】
上述した実施形態の外にも、本発明は、単純に設計変更されるか、或いは容易に変更することができる実施形態も含む。また、本発明は実施形態を利用して容易に変形して実施することができる技術も含む。したがって、本発明の範囲は上述した実施形態に限定されてはならず、後述する特許請求の範囲のみならず、この発明の特許請求の範囲と均等なことによって定められるべきである。
【符号の説明】
【0199】
ＰＤ フォトダイオード
ＦＤ フローティング拡散領域
ＴＸ 転送トランジスタ
ＤＸ 駆動トランジスタ
ＳＸ 選択トランジスタ
ＲＸ リセットトランジスタ
１００ イメージセンサー
１１０ ピクセルアレイ
１１２ 単位ピクセル
１２０ 行デコーダー
１３０ アナログ－デジタルコンバータ
１４０ 出力バッファ
１５０ タイミングコントローラ
ＦＤ フローティング拡散領域
ＴＸ 転送トランジスタ
ＤＸ 駆動トランジスタ
ＳＸ 選択トランジスタ
ＲＸ リセットトランジスタ
１００ イメージセンサー
１１０ ピクセルアレイ
１１２ 単位ピクセル
１２０ 行デコーダー
１３０ アナログ－デジタルコンバータ
１４０ 出力バッファ
１５０ タイミングコントローラ
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図6A】
【図6B】
【図7】
【図8A】
【図8B】
【図9】
【図10A】
【図10B】
【図11A】
【図11B】
【図12】
【図13】
