(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024163202
(43)【公開日】2024-11-21
(54)【発明の名称】表示装置
(51)【国際特許分類】
G09G 3/36 20060101AFI20241114BHJP
G09G 3/20 20060101ALI20241114BHJP
G02F 1/1368 20060101ALI20241114BHJP
【ＦＩ】
G09G3/36
G09G3/20 624B
G09G3/20 611A
G09G3/20 611F
G09G3/20 641C
G09G3/20 641S
G02F1/1368
【審査請求】有
【請求項の数】3
【出願形態】ＯＬ
(21)【出願番号】P 2024150917
(22)【出願日】2024-09-02
(62)【分割の表示】P 2023074917の分割
【原出願日】2019-03-27
(31)【優先権主張番号】P 2018073883
(32)【優先日】2018-04-06
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】川島 進
(72)【発明者】
【氏名】石谷 哲二
(72)【発明者】
【氏名】豊高 耕平
(72)【発明者】
【氏名】楠 紘慈
(72)【発明者】
【氏名】久保田 大介
(72)【発明者】
【氏名】山下 晃央
(57)【要約】
【課題】液晶素子の制御に適した回路を有する表示装置を提供する。
【解決手段】画素内に二つのメモリを有し、水平垂直方向の複数の画素でゲート線を共有
する表示装置である。当該表示装置は液晶素子を有し、極性別に異なる容量素子に電荷を
書き込むことで、反転動作時の電力消費を低減することができる。また、しきい値電圧の
高い液晶素子にも適切に対応し、階調特性を損なうことなく、広範囲の電圧印加を行うこ
とができる。また、ソースドライバの出力電圧以上の電圧を液晶素子に印加することがで
きる。
【選択図】図１
【解決手段】画素内に二つのメモリを有し、水平垂直方向の複数の画素でゲート線を共有
する表示装置である。当該表示装置は液晶素子を有し、極性別に異なる容量素子に電荷を
書き込むことで、反転動作時の電力消費を低減することができる。また、しきい値電圧の
高い液晶素子にも適切に対応し、階調特性を損なうことなく、広範囲の電圧印加を行うこ
とができる。また、ソースドライバの出力電圧以上の電圧を液晶素子に印加することがで
きる。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１の画素と、第２の画素と、第１の配線と、第２の配線と、第３の配線と、第４の配線と、第５の配線と、第６の配線と、を有し、
前記第１の画素および前記第２の画素のそれぞれは、第１のトランジスタと、第１のメモリと、第２のメモリと、液晶素子を有し、
前記第１の画素および前記第２の画素のそれぞれにおいて、
前記第１のトランジスタのゲートは、前記第１の配線と電気的に接続され、
前記第１のトランジスタのソースまたはドレインの一方は、前記第６の配線と電気的に接続され、
前記第１のトランジスタのソースまたはドレインの他方は、前記液晶素子の一方の電極と電気的に接続され、
前記第１のメモリは、前記第２の配線と電気的に接続され、
前記第１のメモリは、前記液晶素子の一方の電極と電気的に接続され
前記第２のメモリは、前記第３の配線と電気的に接続され、
前記第２のメモリは、前記液晶素子の一方の電極と電気的に接続され、
前記第１の画素において、
前記第１のメモリは、前記第４の配線と電気的に接続され、
前記第２のメモリは、前記第５の配線と電気的に接続され、
前記第２の画素において、
前記第１のメモリは、前記第５の配線と電気的に接続され、
前記第２のメモリは、前記第４の配線と電気的に接続される、表示装置。
前記第１の画素および前記第２の画素のそれぞれは、第１のトランジスタと、第１のメモリと、第２のメモリと、液晶素子を有し、
前記第１の画素および前記第２の画素のそれぞれにおいて、
前記第１のトランジスタのゲートは、前記第１の配線と電気的に接続され、
前記第１のトランジスタのソースまたはドレインの一方は、前記第６の配線と電気的に接続され、
前記第１のトランジスタのソースまたはドレインの他方は、前記液晶素子の一方の電極と電気的に接続され、
前記第１のメモリは、前記第２の配線と電気的に接続され、
前記第１のメモリは、前記液晶素子の一方の電極と電気的に接続され
前記第２のメモリは、前記第３の配線と電気的に接続され、
前記第２のメモリは、前記液晶素子の一方の電極と電気的に接続され、
前記第１の画素において、
前記第１のメモリは、前記第４の配線と電気的に接続され、
前記第２のメモリは、前記第５の配線と電気的に接続され、
前記第２の画素において、
前記第１のメモリは、前記第５の配線と電気的に接続され、
前記第２のメモリは、前記第４の配線と電気的に接続される、表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一態様は、表示装置に関する。
【0002】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装
置、蓄電装置、記憶装置、撮像装置、それらの動作方法、または、それらの製造方法、を
一例として挙げることができる。
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装
置、蓄電装置、記憶装置、撮像装置、それらの動作方法、または、それらの製造方法、を
一例として挙げることができる。
【0003】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、
表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、
表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
【背景技術】
【0004】
基板上に形成された金属酸化物を用いてトランジスタを構成する技術が注目されている。
例えば、酸化亜鉛またはＩｎ－Ｇａ－Ｚｎ系酸化物を用いたトランジスタを表示装置の画
素のスイッチング素子などに用いる技術が特許文献１および特許文献２に開示されている
。
例えば、酸化亜鉛またはＩｎ－Ｇａ－Ｚｎ系酸化物を用いたトランジスタを表示装置の画
素のスイッチング素子などに用いる技術が特許文献１および特許文献２に開示されている
。
【0005】
また、オフ電流が極めて低いトランジスタをメモリセルに用いる構成の記憶装置が特許文
献３に開示されている。
献３に開示されている。
【0006】
また、液晶表示装置では、様々な改善、応用が試みられている。例えば、応答速度を改善
するＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｅｎｄ）モードを用いた
液晶表示装置が特許文献４に開示されている。また、フィールドシーケンシャル動作によ
り表示を行う透明ディスプレイが特許文献５に開示されている。
するＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｅｎｄ）モードを用いた
液晶表示装置が特許文献４に開示されている。また、フィールドシーケンシャル動作によ
り表示を行う透明ディスプレイが特許文献５に開示されている。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開２００７－１２３８６１号公報
【特許文献2】特開２００７－９６０５５号公報
【特許文献3】特開２０１１－１１９６７４号公報
【特許文献4】特開２００３－１０７５０６号公報
【特許文献5】特開２０１８－２１９７４号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
一般的に、液晶表示装置は応答速度が遅く、自発光型表示装置よりも動画品質などが低い
といわれている。一方で、特殊な配向制御を利用したＯＣＢモードを利用することにより
、液晶表示装置の応答速度を著しく改善することができる。
といわれている。一方で、特殊な配向制御を利用したＯＣＢモードを利用することにより
、液晶表示装置の応答速度を著しく改善することができる。
【0009】
また、高分子分散型液晶を利用した透明ディスプレイが開発されている。透明ディスプレ
イは窓ガラスと置き換えることができるため、車窓やショーウィンドウなどに情報を表示
するなど、様々な応用が期待できる。
イは窓ガラスと置き換えることができるため、車窓やショーウィンドウなどに情報を表示
するなど、様々な応用が期待できる。
【0010】
しかしながら、ＯＣＢモードや高分子分散型液晶（リバースモード）を用いた素子は、し
きい値電圧が高いため、比較的高い電圧を供給して動作させる必要がある。そのため、消
費電力やドライバＩＣの選定などに課題が生じてしまう。
きい値電圧が高いため、比較的高い電圧を供給して動作させる必要がある。そのため、消
費電力やドライバＩＣの選定などに課題が生じてしまう。
【0011】
また、ＯＣＢモードでは、配向制御のために、高電圧印加や一定以上の電圧に保持するな
どの特殊な駆動方法を用いる必要がある。
どの特殊な駆動方法を用いる必要がある。
【0012】
したがって、本発明の一態様では、液晶素子の制御に適した回路を有する表示装置を提供
することを目的の一つとする。または、液晶素子に高い電圧を供給することのできる表示
装置を提供することを目的の一つとする。または、ソースドライバの出力電圧以上の電圧
を液晶素子に供給することができる表示装置を提供することを目的の一つとする。
することを目的の一つとする。または、液晶素子に高い電圧を供給することのできる表示
装置を提供することを目的の一つとする。または、ソースドライバの出力電圧以上の電圧
を液晶素子に供給することができる表示装置を提供することを目的の一つとする。
【0013】
または、低消費電力の表示装置を提供することを目的の一つとする。または、信頼性の高
い表示装置を提供することを目的の一つとする。または、新規な表示装置などを提供する
ことを目的の一つとする。または、上記表示装置の動作方法を提供することを目的の一つ
とする。または、新規な半導体装置などを提供することを目的の一つとする。
い表示装置を提供することを目的の一つとする。または、新規な表示装置などを提供する
ことを目的の一つとする。または、上記表示装置の動作方法を提供することを目的の一つ
とする。または、新規な半導体装置などを提供することを目的の一つとする。
【0014】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【0015】
本発明の一態様は、液晶素子の制御動作に適した回路を有する表示装置、およびその動作
方法に関する。
方法に関する。
【0016】
本発明の一態様は、第１の画素と、第２の画素と、第１の配線と、第２の配線と、第３の
配線と、第４の配線と、第５の配線と、第６の配線と、を有し、第１の画素および第２の
画素のそれぞれは、第１のトランジスタと、第１のメモリと、第２のメモリと、液晶素子
を有し、第１の画素および第２の画素のそれぞれにおいて、第１のトランジスタのゲート
は、第１の配線と電気的に接続され、第１のトランジスタのソースまたはドレインの一方
は、第６の配線と電気的に接続され、第１のトランジスタのソースまたはドレインの他方
は、液晶素子の一方の電極と電気的に接続され、第１のメモリは、第２の配線と電気的に
接続され、第１のメモリは、液晶素子の一方の電極と電気的に接続され第２のメモリは、
第３の配線と電気的に接続され、第２のメモリは、液晶素子の一方の電極と電気的に接続
され、第１の画素において、第１のメモリは、第４の配線と電気的に接続され、第２のメ
モリは、第５の配線と電気的に接続され、第２の画素において、第１のメモリは、第５の
配線と電気的に接続され、第２のメモリは、第４の配線と電気的に接続される表示装置で
ある。
配線と、第４の配線と、第５の配線と、第６の配線と、を有し、第１の画素および第２の
画素のそれぞれは、第１のトランジスタと、第１のメモリと、第２のメモリと、液晶素子
を有し、第１の画素および第２の画素のそれぞれにおいて、第１のトランジスタのゲート
は、第１の配線と電気的に接続され、第１のトランジスタのソースまたはドレインの一方
は、第６の配線と電気的に接続され、第１のトランジスタのソースまたはドレインの他方
は、液晶素子の一方の電極と電気的に接続され、第１のメモリは、第２の配線と電気的に
接続され、第１のメモリは、液晶素子の一方の電極と電気的に接続され第２のメモリは、
第３の配線と電気的に接続され、第２のメモリは、液晶素子の一方の電極と電気的に接続
され、第１の画素において、第１のメモリは、第４の配線と電気的に接続され、第２のメ
モリは、第５の配線と電気的に接続され、第２の画素において、第１のメモリは、第５の
配線と電気的に接続され、第２のメモリは、第４の配線と電気的に接続される表示装置で
ある。
【0017】
さらに、第１の画素および第２の画素のそれぞれは、第１の容量素子を有し、第１の画素
および第２の画素のそれぞれにおいて、第１の容量素子の一方の電極は、液晶素子の一方
の電極と電気的に接続されていてもよい。
および第２の画素のそれぞれにおいて、第１の容量素子の一方の電極は、液晶素子の一方
の電極と電気的に接続されていてもよい。
【0018】
第１のメモリは、第２のトランジスタと、第２の容量素子と、を有し、第２のメモリは、
第３のトランジスタと、第３の容量素子と、を有し、第１の画素および第２の画素のそれ
ぞれにおいて、第２のトランジスタのゲートは、第２の配線と電気的に接続され、第２の
トランジスタのソースまたはドレインの一方は、第２の容量素子の一方の電極と電気的に
接続され、第２の容量素子の他方の電極は、液晶素子の一方の電極と電気的に接続され、
第３のトランジスタのゲートは、第３の配線と電気的に接続され、第３のトランジスタの
ソースまたはドレインの一方は、第３の容量素子の一方の電極と電気的に接続され、第３
の容量素子の他方の電極は、液晶素子の一方の電極と電気的に接続され、第１の画素にお
いて、第２のトランジスタのソースまたはドレインの他方は、第４の配線と電気的に接続
され、第３のトランジスタのソースまたはドレインの他方は、第５の配線と電気的に接続
され、第２の画素において、第２のトランジスタのソースまたはドレインの他方は、第５
の配線と電気的に接続され、第３のトランジスタのソースまたはドレインの他方は、第４
の配線と電気的に接続される構成とすることができる。
第３のトランジスタと、第３の容量素子と、を有し、第１の画素および第２の画素のそれ
ぞれにおいて、第２のトランジスタのゲートは、第２の配線と電気的に接続され、第２の
トランジスタのソースまたはドレインの一方は、第２の容量素子の一方の電極と電気的に
接続され、第２の容量素子の他方の電極は、液晶素子の一方の電極と電気的に接続され、
第３のトランジスタのゲートは、第３の配線と電気的に接続され、第３のトランジスタの
ソースまたはドレインの一方は、第３の容量素子の一方の電極と電気的に接続され、第３
の容量素子の他方の電極は、液晶素子の一方の電極と電気的に接続され、第１の画素にお
いて、第２のトランジスタのソースまたはドレインの他方は、第４の配線と電気的に接続
され、第３のトランジスタのソースまたはドレインの他方は、第５の配線と電気的に接続
され、第２の画素において、第２のトランジスタのソースまたはドレインの他方は、第５
の配線と電気的に接続され、第３のトランジスタのソースまたはドレインの他方は、第４
の配線と電気的に接続される構成とすることができる。
【0019】
さらに、第３の画素と、第４の画素と、を有し、第３の画素および第４の画素のそれぞれ
は、第４のトランジスタを有し、第３の画素および第４の画素のそれぞれにおいて、第４
のトランジスタのゲートは、第１の配線と電気的に接続され、第４のトランジスタのソー
スまたはドレインの一方は、第６の配線と電気的に接続されていてもよい。
は、第４のトランジスタを有し、第３の画素および第４の画素のそれぞれにおいて、第４
のトランジスタのゲートは、第１の配線と電気的に接続され、第４のトランジスタのソー
スまたはドレインの一方は、第６の配線と電気的に接続されていてもよい。
【0020】
液晶素子としては、ＯＣＢモードで駆動される素子を用いることができる。または、高分
子分散型液晶を有する素子を用いることもできる。
子分散型液晶を有する素子を用いることもできる。
【0021】
第１のトランジスタは、チャネル形成領域に金属酸化物を有し、金属酸化物は、Ｉｎと、
Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と
、を有することが好ましい。
Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と
、を有することが好ましい。
【0022】
また、本発明の他の一態様は、液晶素子の一方の電極が接続されたノードに、トランジス
タのソースまたはドレインの一方、第１の容量素子の一方の電極および第２の容量素子の
一方の電極のそれぞれが電気的に直接接続された表示装置の動作方法であって、液晶素子
の一方の電極にトランジスタを介して高電位または低電位の一方を供給する動作、および
第１の容量素子の他方の電極に高電位または低電位の他方を供給する動作を有する第１の
ステップと、第１の容量素子の他方の電極に高電位または低電位の一方を供給する動作を
有する第２のステップと、を有し、第１のステップ、第２のステップの順で動作させる表
示装置の動作方法である。
タのソースまたはドレインの一方、第１の容量素子の一方の電極および第２の容量素子の
一方の電極のそれぞれが電気的に直接接続された表示装置の動作方法であって、液晶素子
の一方の電極にトランジスタを介して高電位または低電位の一方を供給する動作、および
第１の容量素子の他方の電極に高電位または低電位の他方を供給する動作を有する第１の
ステップと、第１の容量素子の他方の電極に高電位または低電位の一方を供給する動作を
有する第２のステップと、を有し、第１のステップ、第２のステップの順で動作させる表
示装置の動作方法である。
【0023】
第２のステップにおいて、液晶素子の一方の電極の電位の絶対値は１５Ｖ以上とすること
が好ましい。
が好ましい。
【0024】
さらに、液晶素子の一方の電極にトランジスタを介して第１の電位を供給する動作、およ
び第２の容量素子の他方の電極に第２の電位を供給する動作を有する第３のステップを有
し、第１のステップ、第３のステップ、第２のステップの順で動作させてもよい。
び第２の容量素子の他方の電極に第２の電位を供給する動作を有する第３のステップを有
し、第１のステップ、第３のステップ、第２のステップの順で動作させてもよい。
【0025】
また、第１のステップで、第２の容量素子の他方の電極に高電位または低電位の他方を供
給する動作を有し、第２のステップで、第２の容量素子の他方の電極に高電位または低電
位の一方を供給する動作を行ってもよい。
給する動作を有し、第２のステップで、第２の容量素子の他方の電極に高電位または低電
位の一方を供給する動作を行ってもよい。
【0026】
また、液晶素子の一方の電極が接続されたノードに、さらに第３の容量素子の一方の電極
が電気的に直接接続された表示装置の動作方法であって、第１のステップで、第３の容量
素子の他方の電極に高電位または低電位の他方を供給する動作を有し、第３のステップで
、第３の容量素子の他方の電極に高電位または低電位の一方を供給する動作を有し、第１
のステップ、第３のステップ、第２のステップの順で動作させてもよい。
が電気的に直接接続された表示装置の動作方法であって、第１のステップで、第３の容量
素子の他方の電極に高電位または低電位の他方を供給する動作を有し、第３のステップで
、第３の容量素子の他方の電極に高電位または低電位の一方を供給する動作を有し、第１
のステップ、第３のステップ、第２のステップの順で動作させてもよい。
【0027】
また、本発明の他の一態様は、液晶素子の一方の電極が接続されたノードにトランジスタ
のソースまたはドレインの一方、第１の容量素子の一方の電極および第２の容量素子の一
方の電極のそれぞれが電気的に直接接続された表示装置の動作方法であって、液晶素子の
一方の電極にトランジスタを介して第１の電位を供給する動作、および第１の容量素子の
他方の電極に第２の電位を供給する動作を有する第１のステップと、第２の容量素子の他
方の電極に第３の電位を供給する第２のステップと、液晶素子の一方の電極にトランジス
タを介して第４の電位を供給する動作、および第１の容量素子の他方の電極に第５の電位
を供給する動作を有する第３のステップと、第１の容量素子の他方の電極に第６の電位を
供給する第４のステップと、を有し、第１のステップ、第２のステップ、第３のステップ
、第４のステップの順で動作させる表示装置の動作方法である。
のソースまたはドレインの一方、第１の容量素子の一方の電極および第２の容量素子の一
方の電極のそれぞれが電気的に直接接続された表示装置の動作方法であって、液晶素子の
一方の電極にトランジスタを介して第１の電位を供給する動作、および第１の容量素子の
他方の電極に第２の電位を供給する動作を有する第１のステップと、第２の容量素子の他
方の電極に第３の電位を供給する第２のステップと、液晶素子の一方の電極にトランジス
タを介して第４の電位を供給する動作、および第１の容量素子の他方の電極に第５の電位
を供給する動作を有する第３のステップと、第１の容量素子の他方の電極に第６の電位を
供給する第４のステップと、を有し、第１のステップ、第２のステップ、第３のステップ
、第４のステップの順で動作させる表示装置の動作方法である。
【0028】
第２の電位および第５の電位の絶対値は、第１の電位または第４の電位の絶対値の２倍ま
たはその近傍とすることができる。または、第１の電位と第４の電位を等しくし、第２の
電位を第６の電位の反転電位としてもよい。
たはその近傍とすることができる。または、第１の電位と第４の電位を等しくし、第２の
電位を第６の電位の反転電位としてもよい。
【発明の効果】
【0029】
本発明の一態様を用いることで、液晶素子の制御に適した回路を有する表示装置を提供す
ることができる。または、液晶素子に高い電圧を供給することのできる表示装置を提供す
ることができる。または、ソースドライバの出力電圧以上の電圧を液晶素子に供給するこ
とができる表示装置を提供することができる。
ることができる。または、液晶素子に高い電圧を供給することのできる表示装置を提供す
ることができる。または、ソースドライバの出力電圧以上の電圧を液晶素子に供給するこ
とができる表示装置を提供することができる。
【0030】
または、低消費電力の表示装置を提供することができる。または、信頼性の高い表示装置
を提供することができる。または、新規な表示装置などを提供することができる。または
、上記表示装置の動作方法を提供することができる。または、新規な半導体装置などを提
供することができる。
を提供することができる。または、新規な表示装置などを提供することができる。または
、上記表示装置の動作方法を提供することができる。または、新規な半導体装置などを提
供することができる。
【図面の簡単な説明】
【0031】
【図1】表示装置を説明する図。
【図2】（Ａ）、（Ｂ）液晶素子の動作を説明する図。
【図3】画素回路を説明する図。
【図4】（Ａ）～（Ｃ）選択回路を説明する図。
【図5】画素回路を説明する図。
【図6】（Ａ）、（Ｂ）表示装置の動作を説明するタイミングチャート。
【図7】（Ａ）～（Ｃ）容量素子に保持される電荷を説明する図。
【図8】表示装置の動作を説明するタイミングチャート。
【図9】表示装置の動作を説明するタイミングチャート。
【図10】（Ａ）、（Ｂ）表示装置の動作を説明するタイミングチャート。
【図11】表示装置の動作を説明するタイミングチャート。
【図12】表示装置の動作を説明するタイミングチャート。
【図13】表示装置の動作を説明するタイミングチャート。
【図14】（Ａ）、（Ｂ）画素回路を説明する図。
【図15】（Ａ）シミュレーションに用いる画素回路の構成を説明する図。（Ｂ）シミュレーションに用いたタイミングチャート。
【図16】（Ａ）、（Ｂ）シミュレーションの結果を説明する図。
【図17】シミュレーションに用いるタイミングチャート。
【図18】シミュレーションの結果を説明する図。
【図19】（Ａ）～（Ｃ）表示装置を説明する図。
【図20】（Ａ）、（Ｂ）タッチパネルを説明する図。
【図21】表示装置を説明する図。
【図22】表示装置を説明する図。
【図23】（Ａ）、（Ｂ）表示装置を説明する図。
【図24】（Ａ）、（Ｂ）表示装置を説明する図。
【図25】（Ａ）～（Ｅ）表示装置を説明する図。
【図26】（Ａ１）～（Ｃ２）トランジスタを説明する図。
【図27】（Ａ１）～（Ｃ２）トランジスタを説明する図。
【図28】（Ａ１）～（Ｃ２）トランジスタを説明する図。
【図29】（Ａ１）～（Ｃ２）トランジスタを説明する図。
【図30】（Ａ）～（Ｆ）電子機器を説明する図。
【発明を実施するための形態】
【0032】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変
更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成
において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通
して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハ
ッチングを異なる図面間で適宜省略または変更する場合もある。
れず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変
更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成
において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通
して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハ
ッチングを異なる図面間で適宜省略または変更する場合もある。
【0033】
また、回路図上では単一の要素として図示されている場合であっても、機能的に不都合が
なければ、当該要素が複数で構成されてもよい。例えば、スイッチとして動作するトラン
ジスタは、複数が直列または並列に接続されてもよい場合がある。また、キャパシタを分
割して複数の位置に配置する場合もある。
なければ、当該要素が複数で構成されてもよい。例えば、スイッチとして動作するトラン
ジスタは、複数が直列または並列に接続されてもよい場合がある。また、キャパシタを分
割して複数の位置に配置する場合もある。
【0034】
また、一つの導電体が、配線、電極および端子のような複数の機能を併せ持っている場合
があり、本明細書においては、同一の要素に対して複数の呼称を用いる場合がある。また
、回路図上で要素間が直接接続されているように図示されている場合であっても、実際に
は当該要素間が複数の導電体を介して接続されている場合があり、本明細書ではこのよう
な構成でも直接接続の範疇に含める。
があり、本明細書においては、同一の要素に対して複数の呼称を用いる場合がある。また
、回路図上で要素間が直接接続されているように図示されている場合であっても、実際に
は当該要素間が複数の導電体を介して接続されている場合があり、本明細書ではこのよう
な構成でも直接接続の範疇に含める。
【0035】
（実施の形態１）
本実施の形態では、本発明の一態様である表示装置について、図面を参照して説明する。
本実施の形態では、本発明の一態様である表示装置について、図面を参照して説明する。
【0036】
本発明の一態様は、画素内に二つのメモリを有し、水平垂直方向の複数の画素でゲート線
を共有する表示装置である。当該表示装置は液晶素子を有し、反転動作時の電力消費を低
減することができる。また、しきい値電圧の高い液晶素子にも適切に対応し、階調表示に
必要な広範囲の電圧印加を行うことができる。
を共有する表示装置である。当該表示装置は液晶素子を有し、反転動作時の電力消費を低
減することができる。また、しきい値電圧の高い液晶素子にも適切に対応し、階調表示に
必要な広範囲の電圧印加を行うことができる。
【0037】
図１は、本発明の一態様の表示装置を説明する図である。表示装置は、画素１０と、ソー
スドライバ１２と、ゲートドライバ１３を有する。
スドライバ１２と、ゲートドライバ１３を有する。
【0038】
画素１０は、メモリＭ１、メモリＭ２および回路ブロック１１を有する。メモリＭ１およ
びメモリＭ２は、回路ブロック１１と電気的に接続される。回路ブロック１１は、例えば
、互いに電気的に接続されたトランジスタ、容量素子および液晶素子を有する。
びメモリＭ２は、回路ブロック１１と電気的に接続される。回路ブロック１１は、例えば
、互いに電気的に接続されたトランジスタ、容量素子および液晶素子を有する。
【0039】
垂直方向（ソース線が延在する方向）に隣接する２つの画素１０において、それぞれが有
するメモリＭ１は、第１の配線（ゲート線）と電気的に接続される。また、２つの画素１
０のそれぞれが有するメモリＭ２は、第２の配線（ゲート線）と電気的に接続される。ま
た、上記２つの画素１０におけるそれぞれの回路ブロック１１が有するトランジスタは、
第３の配線（ゲート線）と電気的に接続される。
するメモリＭ１は、第１の配線（ゲート線）と電気的に接続される。また、２つの画素１
０のそれぞれが有するメモリＭ２は、第２の配線（ゲート線）と電気的に接続される。ま
た、上記２つの画素１０におけるそれぞれの回路ブロック１１が有するトランジスタは、
第３の配線（ゲート線）と電気的に接続される。
【0040】
また、一方の画素１０が有するメモリＭ１および他方の画素１０が有するメモリＭ２は、
第４の配線（ソース線）と電気的に接続される。また、一方の画素１０が有するメモリＭ
２および他方の画素１０が有するメモリＭ１は、第５の配線（ソース線）と電気的に接続
される。また、上記２つの画素１０のそれぞれの回路ブロック１１が有するトランジスタ
は、第６の配線（ソース線）と電気的に接続される。
第４の配線（ソース線）と電気的に接続される。また、一方の画素１０が有するメモリＭ
２および他方の画素１０が有するメモリＭ１は、第５の配線（ソース線）と電気的に接続
される。また、上記２つの画素１０のそれぞれの回路ブロック１１が有するトランジスタ
は、第６の配線（ソース線）と電気的に接続される。
【0041】
したがって、メモリＭ１のそれぞれには、第１の配線に供給される信号に従って、異なる
データを書き込むことができる。また、メモリＭ２のそれぞれには、第２の配線に供給さ
れる信号に従って、異なるデータを書き込むことができる。
データを書き込むことができる。また、メモリＭ２のそれぞれには、第２の配線に供給さ
れる信号に従って、異なるデータを書き込むことができる。
【0042】
また、上記２つの画素１０のそれぞれの回路ブロック１１が有するトランジスタは、第３
の配線に供給される信号に従って、同じデータを各液晶素子に供給することができる。な
お、図１に示すように、第６の配線は、水平方向（ゲート線の延在する方向）に隣接する
画素１０が有する回路ブロック１１のトランジスタと電気的に接続することができる。
の配線に供給される信号に従って、同じデータを各液晶素子に供給することができる。な
お、図１に示すように、第６の配線は、水平方向（ゲート線の延在する方向）に隣接する
画素１０が有する回路ブロック１１のトランジスタと電気的に接続することができる。
【0043】
上述したように、複数の画素１０で配線を共有する構成となるため、一つの画素１０あた
り、ゲート線１．５本、ソース線２．５本となり、配線数を削減することができる。した
がって、配線を共有しない場合に比べて、開口率を高めることができる。また、データの
書き込みを高速に行うことができる。
り、ゲート線１．５本、ソース線２．５本となり、配線数を削減することができる。した
がって、配線を共有しない場合に比べて、開口率を高めることができる。また、データの
書き込みを高速に行うことができる。
【0044】
本発明の一態様の表示装置では、液晶素子の一方の電極に書き込んだデータと、メモリＭ
１またはメモリＭ２に書き込むデータとを加算することができる。したがって、ソースド
ライバの出力電圧以上の電圧を液晶素子に供給することができ、しきい値電圧の高い液晶
素子でも容易に階調制御が可能となる。また、汎用のソースドライバを用いても比較的高
い電圧を液晶素子に供給することができるため、表示素子のコストを削減することができ
る。
１またはメモリＭ２に書き込むデータとを加算することができる。したがって、ソースド
ライバの出力電圧以上の電圧を液晶素子に供給することができ、しきい値電圧の高い液晶
素子でも容易に階調制御が可能となる。また、汎用のソースドライバを用いても比較的高
い電圧を液晶素子に供給することができるため、表示素子のコストを削減することができ
る。
【0045】
メモリＭ１またはメモリＭ２の一方には、液晶素子を駆動するための第１の電位を保持す
る。また、メモリＭ１またはメモリＭ２の他方には、液晶素子を駆動するための第２の電
位を保持する。ここで、第１の電位および第２の電位は液晶素子の焼き付きを防止するた
めの反転駆動に対応する電位とする。例えば、第１の電位を正電位としたとき、第２の電
位を負電位とする。このようにメモリＭ１とメモリＭ２に保持する電位の極性を一定とし
て変化させないことで、電荷の供給量を低減させることができ、省電力化することができ
る。
る。また、メモリＭ１またはメモリＭ２の他方には、液晶素子を駆動するための第２の電
位を保持する。ここで、第１の電位および第２の電位は液晶素子の焼き付きを防止するた
めの反転駆動に対応する電位とする。例えば、第１の電位を正電位としたとき、第２の電
位を負電位とする。このようにメモリＭ１とメモリＭ２に保持する電位の極性を一定とし
て変化させないことで、電荷の供給量を低減させることができ、省電力化することができ
る。
【0046】
しきい値電圧の高い液晶素子としては、例えば、ＯＣＢモードや高分子分散型液晶が知ら
れている。ＯＣＢモードは、パラレルラビングしたセルに液晶を注入し、スプレイ配向さ
せる。その後、比較的強い縦電界を印加することでベンド配向させる。ＯＣＢモードの液
晶素子は、ベンド配向を保った状態のときに階調制御を行うことができるが、印加する電
界を一定値以下に低下させるとスプレイ配向に戻ってしまう。
れている。ＯＣＢモードは、パラレルラビングしたセルに液晶を注入し、スプレイ配向さ
せる。その後、比較的強い縦電界を印加することでベンド配向させる。ＯＣＢモードの液
晶素子は、ベンド配向を保った状態のときに階調制御を行うことができるが、印加する電
界を一定値以下に低下させるとスプレイ配向に戻ってしまう。
【0047】
図２（Ａ）は、ＯＣＢモードの液晶素子の電圧－透過率特性（パラレルニコル時の透過率
を１００％としている）の一例である。一度高い電圧でベンド配向をさせた後、２Ｖ程度
までは電圧の低下に伴って透過率が上昇するが、その後急激に透過率が落ち込む。これは
スプレイ配向に戻ってしまったことを意味する。したがって、ＯＣＢモードでは、最低で
も２Ｖ程度の電圧を印加しておく必要がある。
を１００％としている）の一例である。一度高い電圧でベンド配向をさせた後、２Ｖ程度
までは電圧の低下に伴って透過率が上昇するが、その後急激に透過率が落ち込む。これは
スプレイ配向に戻ってしまったことを意味する。したがって、ＯＣＢモードでは、最低で
も２Ｖ程度の電圧を印加しておく必要がある。
【0048】
図２（Ｂ）は、高分子分散型液晶素子の電圧－透過率特性の一例である（光源からの光を
透過率１００％としている）。当該高分子分散型液晶素子はリバースモードで動作し、電
圧を印加しない状態で透過率が高い状態を示す。透過率は２Ｖを越えたところから低下し
始め、８Ｖ程度で一定となる。階調制御はこの間の電圧で行うことができる。
透過率１００％としている）。当該高分子分散型液晶素子はリバースモードで動作し、電
圧を印加しない状態で透過率が高い状態を示す。透過率は２Ｖを越えたところから低下し
始め、８Ｖ程度で一定となる。階調制御はこの間の電圧で行うことができる。
【0049】
上述したようにＯＣＢモードの液晶素子および高分子分散型液晶素子では、階調制御の開
始に最低でも数ボルトの印加が必要である。当該電圧を本明細書ではオフセット電圧（Ｖ
ｏｆ）と呼ぶ。オフセット電圧に相当する電圧をコモン電圧で相殺する方法もあるが、反
転駆動が必須である液晶素子では消費電力が高まってしまう。また、階調制御に必要な電
圧とオフセット電圧をソースドライバからの供給に依存する場合では、高電圧仕様のソー
スドライバが必要となり、場合によっては新たな開発コストが生じてしまう。
始に最低でも数ボルトの印加が必要である。当該電圧を本明細書ではオフセット電圧（Ｖ
ｏｆ）と呼ぶ。オフセット電圧に相当する電圧をコモン電圧で相殺する方法もあるが、反
転駆動が必須である液晶素子では消費電力が高まってしまう。また、階調制御に必要な電
圧とオフセット電圧をソースドライバからの供給に依存する場合では、高電圧仕様のソー
スドライバが必要となり、場合によっては新たな開発コストが生じてしまう。
【0050】
本発明の一態様では、オフセット電圧の大きい液晶素子であっても駆動時にコモン電圧を
一定とすることができ、汎用のソースドライバを用いることができる。また、オフセット
電圧の維持やＯＣＢモードの液晶をベンド配向させるための高電圧の生成を容易に行うこ
とができる。なお、本発明の一態様の画素を有する表示装置は、ＯＣＢモードの液晶素子
および高分子分散型液晶素子を有する構成に限らず、その他の液晶素子を有する構成であ
ってもよい。
一定とすることができ、汎用のソースドライバを用いることができる。また、オフセット
電圧の維持やＯＣＢモードの液晶をベンド配向させるための高電圧の生成を容易に行うこ
とができる。なお、本発明の一態様の画素を有する表示装置は、ＯＣＢモードの液晶素子
および高分子分散型液晶素子を有する構成に限らず、その他の液晶素子を有する構成であ
ってもよい。
【0051】
図３に画素アレイの第ｍ列および第ｍ＋１列、第ｎ行および第ｎ＋１行（ｍ、ｎは１以上
の自然数）における画素１０の具体例を示す。なお、図３では、画素１０［ｎ，ｍ］、画
素１０［ｎ＋１，ｍ］、画素１０［ｎ，ｍ＋１］、画素１０［ｎ＋１，ｍ＋１］の４画素
を示しているが、画素１０［ｎ，ｍ＋１］および画素１０［ｎ＋１，ｍ＋１］については
、詳細を省略している。
の自然数）における画素１０の具体例を示す。なお、図３では、画素１０［ｎ，ｍ］、画
素１０［ｎ＋１，ｍ］、画素１０［ｎ，ｍ＋１］、画素１０［ｎ＋１，ｍ＋１］の４画素
を示しているが、画素１０［ｎ，ｍ＋１］および画素１０［ｎ＋１，ｍ＋１］については
、詳細を省略している。
【0052】
画素１０は、トランジスタ１０１と、トランジスタ１０２と、トランジスタ１０３と、容
量素子１０４と、容量素子１０５と、容量素子１０６と、液晶素子１０７を有する構成と
することができる。
量素子１０４と、容量素子１０５と、容量素子１０６と、液晶素子１０７を有する構成と
することができる。
【0053】
トランジスタ１０１のソースまたはドレインの一方は、容量素子１０４の一方の電極と電
気的に接続される。容量素子１０４の他方の電極は、トランジスタ１０２のソースまたは
ドレインの一方と電気的に接続される。容量素子１０４の一方の電極は、容量素子１０５
の一方の電極と電気的に接続される。容量素子１０５の他方の電極は、トランジスタ１０
３のソースまたはドレインの一方と電気的に接続される。容量素子１０５の一方の電極は
、容量素子１０６の一方の電極と電気的に接続される。容量素子１０６の一方の電極は、
液晶素子１０７の一方の電極と電気的に接続される。
気的に接続される。容量素子１０４の他方の電極は、トランジスタ１０２のソースまたは
ドレインの一方と電気的に接続される。容量素子１０４の一方の電極は、容量素子１０５
の一方の電極と電気的に接続される。容量素子１０５の他方の電極は、トランジスタ１０
３のソースまたはドレインの一方と電気的に接続される。容量素子１０５の一方の電極は
、容量素子１０６の一方の電極と電気的に接続される。容量素子１０６の一方の電極は、
液晶素子１０７の一方の電極と電気的に接続される。
【0054】
ここで、トランジスタ１０１のソースまたはドレインの一方、容量素子１０４の一方の電
極、容量素子１０５の一方の電極、容量素子１０６の一方の電極および液晶素子１０７の
一方の電極が接続される配線をノードＮＭとする。ノードＮＭはフローティングとするこ
とができ、液晶素子１０７はノードＮＭの電位に従って動作する。
極、容量素子１０５の一方の電極、容量素子１０６の一方の電極および液晶素子１０７の
一方の電極が接続される配線をノードＮＭとする。ノードＮＭはフローティングとするこ
とができ、液晶素子１０７はノードＮＭの電位に従って動作する。
【0055】
また、トランジスタ１０２のソースまたはドレインの一方および容量素子１０４の他方の
電極が接続される配線をノードＭＥ１とする。また、トランジスタ１０３のソースまたは
ドレインの一方および容量素子１０５の他方の電極が接続される配線をノードＭＥ２とす
る。
電極が接続される配線をノードＭＥ１とする。また、トランジスタ１０３のソースまたは
ドレインの一方および容量素子１０５の他方の電極が接続される配線をノードＭＥ２とす
る。
【0056】
なお、図１におけるメモリＭ１は、ノードＭＥ１およびその周辺要素に相当する。また、
図１におけるメモリＭ２は、ノードＭＥ２およびその周辺要素に相当する。また、図１に
回路ブロック１１の要素としては、トランジスタ１０１、容量素子１０６および液晶素子
１０７が該当する。
図１におけるメモリＭ２は、ノードＭＥ２およびその周辺要素に相当する。また、図１に
回路ブロック１１の要素としては、トランジスタ１０１、容量素子１０６および液晶素子
１０７が該当する。
【0057】
画素１０［ｎ，ｍ］および画素１０［ｎ＋１，ｍ］が有する要素と各種配線との接続を説
明する。まず、画素１０［ｎ，ｍ］および画素１０［ｎ＋１，ｍ］で共通する接続形態に
ついて説明する。トランジスタ１０１のゲートは、配線１２３［ｎ］と電気的に接続され
る。トランジスタ１０２のゲートは、配線１２１と電気的に接続される。トランジスタ１
０３のゲートは、配線１２２と電気的に接続される。トランジスタ１０１のソースまたは
ドレインの他方は、配線１２６［ｍ］と電気的に接続される。容量素子１０６の他方の電
極は、配線１３２と電気的に接続される。液晶素子１０７の他方の電極は、配線１３３と
電気的に接続される。
明する。まず、画素１０［ｎ，ｍ］および画素１０［ｎ＋１，ｍ］で共通する接続形態に
ついて説明する。トランジスタ１０１のゲートは、配線１２３［ｎ］と電気的に接続され
る。トランジスタ１０２のゲートは、配線１２１と電気的に接続される。トランジスタ１
０３のゲートは、配線１２２と電気的に接続される。トランジスタ１０１のソースまたは
ドレインの他方は、配線１２６［ｍ］と電気的に接続される。容量素子１０６の他方の電
極は、配線１３２と電気的に接続される。液晶素子１０７の他方の電極は、配線１３３と
電気的に接続される。
【0058】
次に、画素１０［ｎ，ｍ］および画素１０［ｎ＋１，ｍ］で異なる接続形態について説明
する。画素１０［ｎ，ｍ］において、トランジスタ１０２のソースまたはドレインの他方
は、配線１２４［ｍ］と電気的に接続される。また、トランジスタ１０３のソースまたは
ドレインの他方は、配線１２５［ｍ］と電気的に接続される。画素１０［ｎ＋１，ｍ］に
おいて、トランジスタ１０２のソースまたはドレインの他方は、配線１２５［ｍ］と電気
的に接続される。また、トランジスタ１０３のソースまたはドレインの他方は、配線１２
４［ｍ］と電気的に接続される。
する。画素１０［ｎ，ｍ］において、トランジスタ１０２のソースまたはドレインの他方
は、配線１２４［ｍ］と電気的に接続される。また、トランジスタ１０３のソースまたは
ドレインの他方は、配線１２５［ｍ］と電気的に接続される。画素１０［ｎ＋１，ｍ］に
おいて、トランジスタ１０２のソースまたはドレインの他方は、配線１２５［ｍ］と電気
的に接続される。また、トランジスタ１０３のソースまたはドレインの他方は、配線１２
４［ｍ］と電気的に接続される。
【0059】
なお、画素１０［ｎ，ｍ＋１］および画素１０［ｎ＋１，ｍ＋１］においては、トランジ
スタ１０１のソースまたはドレインの他方は、配線１２６［ｍ］と電気的に接続すること
ができる。画素１０［ｎ，ｍ＋１］が有するトランジスタ１０２は、配線１２７［ｍ＋１
］と電気的に接続することができ、トランジスタ１０３は、配線１２８［ｍ＋１］と電気
的に接続することができる。また、画素１０［ｎ＋１，ｍ＋１］が有するトランジスタ１
０２は、配線１２８［ｍ＋１］と電気的に接続することができ、トランジスタ１０２は、
配線１２７［ｍ＋１］と電気的に接続することができる。
スタ１０１のソースまたはドレインの他方は、配線１２６［ｍ］と電気的に接続すること
ができる。画素１０［ｎ，ｍ＋１］が有するトランジスタ１０２は、配線１２７［ｍ＋１
］と電気的に接続することができ、トランジスタ１０３は、配線１２８［ｍ＋１］と電気
的に接続することができる。また、画素１０［ｎ＋１，ｍ＋１］が有するトランジスタ１
０２は、配線１２８［ｍ＋１］と電気的に接続することができ、トランジスタ１０２は、
配線１２７［ｍ＋１］と電気的に接続することができる。
【0060】
配線１２１、１２２、１２３はゲート線としての機能を有し、ゲートドライバ１３（図１
参照）と電気的に接続される。配線１３２および配線１３３は、定電位を供給する共通配
線としての機能を有する。配線１２４、１２５、１２７、１２８はソース線としての機能
を有し、ソースドライバ１２（図１参照）と電気的に接続される。
参照）と電気的に接続される。配線１３２および配線１３３は、定電位を供給する共通配
線としての機能を有する。配線１２４、１２５、１２７、１２８はソース線としての機能
を有し、ソースドライバ１２（図１参照）と電気的に接続される。
【0061】
なお、配線１２６もソース線として機能するが、定電位を供給する配線であるため、選択
回路１４を介して所定の電源回路１５と電気的に接続することができる（図１参照）。な
お、電源回路１５は一つに限らない。また、電源回路１５は、ソースドライバ等の他の回
路が有する電源回路であってもよい。
回路１４を介して所定の電源回路１５と電気的に接続することができる（図１参照）。な
お、電源回路１５は一つに限らない。また、電源回路１５は、ソースドライバ等の他の回
路が有する電源回路であってもよい。
【0062】
なお、選択回路１４は、例えば、図４（Ａ）、（Ｂ）に示す構成とすることができ、用途
に応じてリセット電位（ＲＥＳ＋、ＲＥＳ－）、ソースドライバの電源電位（ＳＶＤＤ、
ＳＶＳＳ）などを選択して配線１２６に供給することができる。また、図４（Ｃ）に示す
ように、図４（Ａ）、（Ｂ）の構成にコモン電位（ＶＣＯＭ）を選択できる経路を付加し
てもよい。なお、ＳＥＬ＿ＲＥＳ－、ＳＥＬ＿ＲＥＳ＋、ＳＥＬ＿ＳＶＤＤ、ＳＥＬ＿Ｓ
ＶＳＳ、ＳＥＬ＿ＣＯＭは、各トランジスタを制御するための信号である。
に応じてリセット電位（ＲＥＳ＋、ＲＥＳ－）、ソースドライバの電源電位（ＳＶＤＤ、
ＳＶＳＳ）などを選択して配線１２６に供給することができる。また、図４（Ｃ）に示す
ように、図４（Ａ）、（Ｂ）の構成にコモン電位（ＶＣＯＭ）を選択できる経路を付加し
てもよい。なお、ＳＥＬ＿ＲＥＳ－、ＳＥＬ＿ＲＥＳ＋、ＳＥＬ＿ＳＶＤＤ、ＳＥＬ＿Ｓ
ＶＳＳ、ＳＥＬ＿ＣＯＭは、各トランジスタを制御するための信号である。
【0063】
ノードＮＭ、ノードＭＥ１およびノードＭＥ２は、記憶ノードとして作用する。各ノード
に接続するトランジスタを導通させることで、データを各ノードに書き込むことができる
。また、当該トランジスタを非導通とすることで、当該データを各ノードに保持すること
ができる。当該トランジスタに極めてオフ電流の低いトランジスタを用いることでリーク
電流を抑えることができ、各ノードの電位を長時間保持することが可能となる。当該トラ
ンジスタには、例えば、金属酸化物をチャネル形成領域に用いたトランジスタ（以下、Ｏ
Ｓトランジスタ）を用いることができる。
に接続するトランジスタを導通させることで、データを各ノードに書き込むことができる
。また、当該トランジスタを非導通とすることで、当該データを各ノードに保持すること
ができる。当該トランジスタに極めてオフ電流の低いトランジスタを用いることでリーク
電流を抑えることができ、各ノードの電位を長時間保持することが可能となる。当該トラ
ンジスタには、例えば、金属酸化物をチャネル形成領域に用いたトランジスタ（以下、Ｏ
Ｓトランジスタ）を用いることができる。
【0064】
具体的には、トランジスタ１０１、１０２、１０３にＯＳトランジスタを適用することが
好ましい。また、回路ブロック１１０が有する要素にＯＳトランジスタを適用してもよい
。また、リーク電流量が許容できる範囲で動作を行う場合は、Ｓｉをチャネル形成領域に
有するトランジスタ（以下、Ｓｉトランジスタ）を適用してもよい。または、ＯＳトラン
ジスタおよびＳｉトランジスタを併用してもよい。なお、上記Ｓｉトランジスタとしては
、アモルファスシリコンを有するトランジスタ、結晶性のシリコン（代表的には、低温ポ
リシリコン、単結晶シリコン）を有するトランジスタなどが挙げられる。
好ましい。また、回路ブロック１１０が有する要素にＯＳトランジスタを適用してもよい
。また、リーク電流量が許容できる範囲で動作を行う場合は、Ｓｉをチャネル形成領域に
有するトランジスタ（以下、Ｓｉトランジスタ）を適用してもよい。または、ＯＳトラン
ジスタおよびＳｉトランジスタを併用してもよい。なお、上記Ｓｉトランジスタとしては
、アモルファスシリコンを有するトランジスタ、結晶性のシリコン（代表的には、低温ポ
リシリコン、単結晶シリコン）を有するトランジスタなどが挙げられる。
【0065】
ＯＳトランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ま
しくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができ
る。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するＣＡＡＣ
－ＯＳまたはＣＡＣ－ＯＳなどを用いることができる。ＣＡＡＣ－ＯＳは結晶を構成する
原子が安定であり、信頼性を重視するトランジスタなどに適する。また、ＣＡＣ－ＯＳは
、高移動度特性を示すため、高速駆動を行うトランジスタなどに適する。
しくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができ
る。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するＣＡＡＣ
－ＯＳまたはＣＡＣ－ＯＳなどを用いることができる。ＣＡＡＣ－ＯＳは結晶を構成する
原子が安定であり、信頼性を重視するトランジスタなどに適する。また、ＣＡＣ－ＯＳは
、高移動度特性を示すため、高速駆動を行うトランジスタなどに適する。
【0066】
ＯＳトランジスタはエネルギーギャップが大きいため、数ｙＡ／μｍ（チャネル幅１μｍ
あたりの電流値）という極めて低いオフ電流特性を示す。また、ＯＳトランジスタは、イ
ンパクトイオン化、アバランシェ降伏、および短チャネル効果などが生じないなどＳｉト
ランジスタとは異なる特徴を有し、信頼性の高い回路を形成することができる。また、Ｓ
ｉトランジスタでは問題となる結晶性の不均一性に起因する電気特性のばらつきもＯＳト
ランジスタでは生じにくい。
あたりの電流値）という極めて低いオフ電流特性を示す。また、ＯＳトランジスタは、イ
ンパクトイオン化、アバランシェ降伏、および短チャネル効果などが生じないなどＳｉト
ランジスタとは異なる特徴を有し、信頼性の高い回路を形成することができる。また、Ｓ
ｉトランジスタでは問題となる結晶性の不均一性に起因する電気特性のばらつきもＯＳト
ランジスタでは生じにくい。
【0067】
ＯＳトランジスタが有する半導体層は、例えばインジウム、亜鉛およびＭ（アルミニウム
、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム
、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ－Ｍ－Ｚｎ系酸化物で表記され
る膜とすることができる。
、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム
、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ－Ｍ－Ｚｎ系酸化物で表記され
る膜とすることができる。
【0068】
半導体層を構成する酸化物半導体がＩｎ－Ｍ－Ｚｎ系酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化
物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ
、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の
原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ
：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．
１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：
１：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタ
リングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ
、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の
原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ
：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．
１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：
１：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタ
リングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
【0069】
半導体層としては、キャリア密度の低い酸化物半導体を用いる。例えば、半導体層は、キ
ャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに
好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さら
に好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上のキャリア密
度の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または
実質的に高純度真性な酸化物半導体と呼ぶ。当該酸化物半導体は欠陥準位密度が低く、安
定な特性を有する酸化物半導体であるといえる。
ャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに
好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さら
に好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上のキャリア密
度の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または
実質的に高純度真性な酸化物半導体と呼ぶ。当該酸化物半導体は欠陥準位密度が低く、安
定な特性を有する酸化物半導体であるといえる。
【0070】
なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥
密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好まし
い。
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥
密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好まし
い。
【0071】
半導体層を構成する酸化物半導体において、第１４族元素の一つであるシリコンや炭素が
含まれると、酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコ
ンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍ
ｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
含まれると、酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコ
ンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍ
ｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【0072】
また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生
成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半
導体層におけるアルカリ金属またはアルカリ土類金属の濃度（二次イオン質量分析法によ
り得られる濃度）を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａ
ｔｏｍｓ／ｃｍ３以下にする。
成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半
導体層におけるアルカリ金属またはアルカリ土類金属の濃度（二次イオン質量分析法によ
り得られる濃度）を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａ
ｔｏｍｓ／ｃｍ３以下にする。
【0073】
また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が
生じてキャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半
導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層におけ
る窒素濃度（二次イオン質量分析法により得られる濃度）は、５×１０１８ａｔｏｍｓ／
ｃｍ３以下にすることが好ましい。
生じてキャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半
導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層におけ
る窒素濃度（二次イオン質量分析法により得られる濃度）は、５×１０１８ａｔｏｍｓ／
ｃｍ３以下にすることが好ましい。
【0074】
また、半導体層を構成する酸化物半導体に水素が含まれていると、金属原子と結合する酸
素と反応して水になるため、酸化物半導体中に酸素欠損を形成する場合がある。酸化物半
導体中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン
特性となる場合がある。さらに、酸素欠損に水素が入った欠陥はドナーとして機能し、キ
ャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素
と結合して、キャリアである電子を生成する場合がある。したがって、水素が多く含まれ
ている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。
素と反応して水になるため、酸化物半導体中に酸素欠損を形成する場合がある。酸化物半
導体中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン
特性となる場合がある。さらに、酸素欠損に水素が入った欠陥はドナーとして機能し、キ
ャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素
と結合して、キャリアである電子を生成する場合がある。したがって、水素が多く含まれ
ている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。
【0075】
酸素欠損に水素が入った欠陥は、酸化物半導体のドナーとして機能しうる。しかしながら
、当該欠陥を定量的に評価することは困難である。そこで、酸化物半導体においては、ド
ナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、酸
化物半導体のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定し
たキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、
「ドナー濃度」と言い換えることができる場合がある。
、当該欠陥を定量的に評価することは困難である。そこで、酸化物半導体においては、ド
ナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、酸
化物半導体のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定し
たキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、
「ドナー濃度」と言い換えることができる場合がある。
【0076】
よって、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には
、酸化物半導体において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏ
ｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａ
ｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましく
は５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃ
ｍ３未満とする。水素などの不純物が十分に低減された酸化物半導体をトランジスタのチ
ャネル形成領域に用いることで、安定した電気特性を付与することができる。
、酸化物半導体において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏ
ｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａ
ｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましく
は５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃ
ｍ３未満とする。水素などの不純物が十分に低減された酸化物半導体をトランジスタのチ
ャネル形成領域に用いることで、安定した電気特性を付与することができる。
【0077】
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ｃ軸に配向
した結晶を有するＣＡＡＣ－ＯＳ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉ
ｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非
晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡ
Ｃ－ＯＳは最も欠陥準位密度が低い。
した結晶を有するＣＡＡＣ－ＯＳ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉ
ｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非
晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡ
Ｃ－ＯＳは最も欠陥準位密度が低い。
【0078】
非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない
。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さな
い。
。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さな
い。
【0079】
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ
－ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合
膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層
構造を有する場合がある。
－ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合
膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層
構造を有する場合がある。
【0080】
以下では、非単結晶の半導体層の一態様であるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃ
ｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
ｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
【0081】
ＣＡＣ－ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以
下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構
成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が
偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ
以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状
ともいう。
下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構
成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が
偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ
以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状
ともいう。
【0082】
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムお
よび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イッ
トリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲ
ルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、
タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含
まれていてもよい。
よび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イッ
トリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲ
ルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、
タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含
まれていてもよい。
【0083】
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇ
ａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物
（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸
化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）
とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする
。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、および
Ｚ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状とな
り、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した
構成（以下、クラウド状ともいう。）である。
ａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物
（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸
化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）
とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする
。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、および
Ｚ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状とな
り、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した
構成（以下、クラウド状ともいう。）である。
【0084】
つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、
またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体
である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比
が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第
２の領域と比較して、Ｉｎの濃度が高いとする。
またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体
である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比
が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第
２の領域と比較して、Ｉｎの濃度が高いとする。
【0085】
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場
合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（
１＋ｘ０）Ｇａ（１－ｘ０）Ｏ３（ＺｎＯ）ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表
される結晶性の化合物が挙げられる。
合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（
１＋ｘ０）Ｇａ（１－ｘ０）Ｏ３（ＺｎＯ）ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表
される結晶性の化合物が挙げられる。
【0086】
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、
ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面において
は配向せずに連結した結晶構造である。
ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面において
は配向せずに連結した結晶構造である。
【0087】
一方、ＣＡＣ－ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇ
ａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観
察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれ
モザイク状にランダムに分散している構成をいう。したがって、ＣＡＣ－ＯＳにおいて、
結晶構造は副次的な要素である。
ａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観
察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれ
モザイク状にランダムに分散している構成をいう。したがって、ＣＡＣ－ＯＳにおいて、
結晶構造は副次的な要素である。
【0088】
なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。
例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含ま
ない。
例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含ま
ない。
【0089】
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が
主成分である領域とは、明確な境界が観察できない場合がある。
主成分である領域とは、明確な境界が観察できない場合がある。
【0090】
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム
、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン
、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネ
シウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一部
に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とする
ナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成を
いう。
、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン
、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネ
シウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一部
に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とする
ナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成を
いう。
【0091】
ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成
することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスと
して、不活性ガス（代表的にはアルゴン）、酸素ガス、および窒素ガスの中から選ばれた
いずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素
ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ま
しくは０％以上１０％以下とすることが好ましい。
することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスと
して、不活性ガス（代表的にはアルゴン）、酸素ガス、および窒素ガスの中から選ばれた
いずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素
ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ま
しくは０％以上１０％以下とすることが好ましい。
【0092】
ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひ
とつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに
、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折測定から、測定
領域のａ－ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
とつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに
、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折測定から、測定
領域のａ－ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
【0093】
また、ＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を
照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域（リン
グ領域）と、該リング領域に複数の輝点が観測される。したがって、電子線回折パターン
から、ＣＡＣ－ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さな
いｎｃ（ｎａｎｏ－ｃｒｙｓｔａｌ）構造を有することがわかる。
照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域（リン
グ領域）と、該リング領域に複数の輝点が観測される。したがって、電子線回折パターン
から、ＣＡＣ－ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さな
いｎｃ（ｎａｎｏ－ｃｒｙｓｔａｌ）構造を有することがわかる。
【0094】
また、例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ
線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ Ｓｐｅｃｔｒｏ
ｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域
と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合
している構造を有することが確認できる。
線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ Ｓｐｅｃｔｒｏ
ｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域
と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合
している構造を有することが確認できる。
【0095】
ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧ
ＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３などが主成分で
ある領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互い
に相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３などが主成分で
ある領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互い
に相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
【0096】
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３
などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ
２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化
物半導体としての導電性が発現する。したがって、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎ
ＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界
効果移動度（μ）が実現できる。
などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ
２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化
物半導体としての導電性が発現する。したがって、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎ
ＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界
効果移動度（μ）が実現できる。
【0097】
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ
１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが
主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なス
イッチング動作を実現できる。
１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが
主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なス
イッチング動作を実現できる。
【0098】
したがって、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性
と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用す
ることにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現するこ
とができる。
と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用す
ることにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現するこ
とができる。
【0099】
また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。したがって、ＣＡＣ－ＯＳは
、様々な半導体装置の構成材料として適している。
、様々な半導体装置の構成材料として適している。
【0100】
なお、画素１０は、図５に示すように容量素子１０６を省いた構成としてもよい。前述し
たように、ノードＮＭと接続するトランジスタにＯＳトランジスタを用いることができる
。ＯＳトランジスタはリーク電流が極めて小さいため、保持容量として機能する容量素子
１０６を省いても表示を比較的長時間維持することができる。また、トランジスタの構成
に限らず、フィールドシーケンシャル駆動のように、高速動作で表示期間を短くできる場
合にも容量素子１０６を省くことは有効である。容量素子１０６を省くことで開口率を向
上させることができる。または、画素の透過率を向上させることができる。
たように、ノードＮＭと接続するトランジスタにＯＳトランジスタを用いることができる
。ＯＳトランジスタはリーク電流が極めて小さいため、保持容量として機能する容量素子
１０６を省いても表示を比較的長時間維持することができる。また、トランジスタの構成
に限らず、フィールドシーケンシャル駆動のように、高速動作で表示期間を短くできる場
合にも容量素子１０６を省くことは有効である。容量素子１０６を省くことで開口率を向
上させることができる。または、画素の透過率を向上させることができる。
【0101】
次に、本発明の一態様の画素１０を用いた動作方法を説明する。まず、共通動作を説明し
、後に用途別動作を説明する。
、後に用途別動作を説明する。
【0102】
図６（Ａ）、（Ｂ）は、液晶素子の正極性駆動と負極性駆動を説明する図である。正極性
駆動と負極性駆動は、通常１フレーム毎に交互に行われる。配線１２４［ｍ］、配線１２
５［ｍ］は第ｍ列のソース線であり、それぞれに異なるデータを供給することができる。
配線１２１、１２２、１２３は、ゲート線である。図３に示すように、配線１２１［ｎ］
、１２２［ｎ］、１２３［ｎ］は、第ｎ行の画素１０および第ｎ＋１行の画素１０と電気
的に接続される。また、配線１２１［ｎ－２］、１２２［ｎ－２］、１２３［ｎ－２］は
第ｎ－２行の画素１０および第ｎ－１行の画素１０と電気的に接続される。
駆動と負極性駆動は、通常１フレーム毎に交互に行われる。配線１２４［ｍ］、配線１２
５［ｍ］は第ｍ列のソース線であり、それぞれに異なるデータを供給することができる。
配線１２１、１２２、１２３は、ゲート線である。図３に示すように、配線１２１［ｎ］
、１２２［ｎ］、１２３［ｎ］は、第ｎ行の画素１０および第ｎ＋１行の画素１０と電気
的に接続される。また、配線１２１［ｎ－２］、１２２［ｎ－２］、１２３［ｎ－２］は
第ｎ－２行の画素１０および第ｎ－１行の画素１０と電気的に接続される。
【0103】
配線１２４［ｍ］および配線１２５［ｍ］には、まず重みに相当する信号電位（Ｗ）が供
給され、続いてデータに相当する信号電位（Ｄ）が供給される。液晶素子に印加される電
圧がプラスのとき（正極性駆動）に用いられる信号電位には“＋“、液晶素子に印加され
る電圧がマイナスのとき（負極性駆動）に用いられる信号電位には“－“の符号を付けて
いる。すなわち、“Ｗ＋”、“Ｄ＋”とは、正極性駆動に用いられる重み、データを表す
。“Ｗ－”、“Ｄ－”とは、負極性駆動に用いられる重み、データを表す。なお、重み“
Ｗ＋”は負極性駆動のときに書き込まれ、“Ｗ－”は正極性駆動のときに書き込まれる。
また、“Ｗ－”、“Ｄ＋”は正電位、“Ｗ＋”、“Ｄ－”は負電位とすることができる。
給され、続いてデータに相当する信号電位（Ｄ）が供給される。液晶素子に印加される電
圧がプラスのとき（正極性駆動）に用いられる信号電位には“＋“、液晶素子に印加され
る電圧がマイナスのとき（負極性駆動）に用いられる信号電位には“－“の符号を付けて
いる。すなわち、“Ｗ＋”、“Ｄ＋”とは、正極性駆動に用いられる重み、データを表す
。“Ｗ－”、“Ｄ－”とは、負極性駆動に用いられる重み、データを表す。なお、重み“
Ｗ＋”は負極性駆動のときに書き込まれ、“Ｗ－”は正極性駆動のときに書き込まれる。
また、“Ｗ－”、“Ｄ＋”は正電位、“Ｗ＋”、“Ｄ－”は負電位とすることができる。
【0104】
図６（Ａ）、（Ｂ）に示す配線１２４、１２５に供給される信号電位において、［ｎ］、
［ｎ－１］などは行数を示しており、例えば、Ｗ－［ｎ－１］は、［ｎ－１］行目の画素
１０に供給される重み（Ｗ－）を表している。
［ｎ－１］などは行数を示しており、例えば、Ｗ－［ｎ－１］は、［ｎ－１］行目の画素
１０に供給される重み（Ｗ－）を表している。
【0105】
図６（Ａ）に示す正極性駆動では、時刻Ｔ１乃至Ｔ２にＷ－［ｎ－３］、Ｗ－［ｎ－２］
が供給され、［ｎ－３］行目の画素１０、［ｎ－２］行目の画素１０にそれぞれ書き込ま
れる。また、時刻Ｔ３乃至Ｔ４にＤ＋［ｎ－２］、Ｄ＋［ｎ－３］が供給され、［ｎ－２
］行目の画素１０、［ｎ－３］行目の画素１０にそれぞれ書き込まれる。
が供給され、［ｎ－３］行目の画素１０、［ｎ－２］行目の画素１０にそれぞれ書き込ま
れる。また、時刻Ｔ３乃至Ｔ４にＤ＋［ｎ－２］、Ｄ＋［ｎ－３］が供給され、［ｎ－２
］行目の画素１０、［ｎ－３］行目の画素１０にそれぞれ書き込まれる。
【0106】
ここで、時刻Ｔ１乃至Ｔ２に書き込まれたＷ－［ｎ－３］、Ｗ－［ｎ－２］は当該フレー
ムの正極性駆動では利用されず、次フレームの負極性駆動まで保持され、次フレームで書
き込まれるＤ－［ｎ－２］、Ｄ－［ｎ－３］に加算される。また、時刻Ｔ３乃至Ｔ４に書
き込まれたＤ＋［ｎ－２］、Ｄ＋［ｎ－３］には、前フレームで書き込まれて保持されて
いるＷ＋［ｎ－３］、Ｗ＋［ｎ－２］が加算される。
ムの正極性駆動では利用されず、次フレームの負極性駆動まで保持され、次フレームで書
き込まれるＤ－［ｎ－２］、Ｄ－［ｎ－３］に加算される。また、時刻Ｔ３乃至Ｔ４に書
き込まれたＤ＋［ｎ－２］、Ｄ＋［ｎ－３］には、前フレームで書き込まれて保持されて
いるＷ＋［ｎ－３］、Ｗ＋［ｎ－２］が加算される。
【0107】
図６（Ｂ）に示す負極性駆動では、時刻Ｔ１乃至Ｔ２にＷ＋［ｎ－３］、Ｗ＋［ｎ－２］
が供給され、［ｎ－３］行目の画素１０、［ｎ－２］行目の画素１０にそれぞれ書き込ま
れる。また、時刻Ｔ３乃至Ｔ４にＤ－［ｎ－２］、Ｄ－［ｎ－３］が供給され、［ｎ－２
］行目の画素１０、［ｎ－３］行目の画素１０にそれぞれ書き込まれる。
が供給され、［ｎ－３］行目の画素１０、［ｎ－２］行目の画素１０にそれぞれ書き込ま
れる。また、時刻Ｔ３乃至Ｔ４にＤ－［ｎ－２］、Ｄ－［ｎ－３］が供給され、［ｎ－２
］行目の画素１０、［ｎ－３］行目の画素１０にそれぞれ書き込まれる。
【0108】
ここで、時刻Ｔ１乃至Ｔ２に書き込まれたＷ＋［ｎ－３］、Ｗ＋［ｎ－２］は、当該フレ
ームの負極性駆動では利用されず、次フレームの正極性駆動まで保持され、次フレームで
書き込まれるＤ＋［ｎ－２］、Ｄ＋［ｎ－３］に加算される。また、時刻Ｔ３乃至Ｔ４に
書き込まれたＤ－［ｎ－２］、Ｄ－［ｎ－３］には、前フレームで書き込まれて保持され
ているＷ－［ｎ－３］、Ｗ－［ｎ－２］が加算される。
ームの負極性駆動では利用されず、次フレームの正極性駆動まで保持され、次フレームで
書き込まれるＤ＋［ｎ－２］、Ｄ＋［ｎ－３］に加算される。また、時刻Ｔ３乃至Ｔ４に
書き込まれたＤ－［ｎ－２］、Ｄ－［ｎ－３］には、前フレームで書き込まれて保持され
ているＷ－［ｎ－３］、Ｗ－［ｎ－２］が加算される。
【0109】
以上が、本発明の一態様における共通動作で、重みとデータの書き込み、および加算動作
である。なお、Ｗ－、Ｄ＋（正電位）は、常に一方のメモリ（例えば、ノードＭＥ１を有
するメモリ、メモリＭ１）に書き込まれ、Ｗ＋、Ｄ－（負電位）は、常に他方のメモリ（
例えば、ノードＭＥ２を有するメモリ、メモリＭ２）に書き込まれる。したがって、一方
のメモリまたは他方のメモリが有する容量素子には、常に同じ極性の電荷が書き込まれる
ことになる。したがって、電極の極性が反転するように電荷を書き込むことがないため、
電荷の供給量を低減させることができ、電力消費を低減することができる。なお、第１の
メモリおよび第２のメモリに書き込まれる電位の極性は逆であってもよい。
である。なお、Ｗ－、Ｄ＋（正電位）は、常に一方のメモリ（例えば、ノードＭＥ１を有
するメモリ、メモリＭ１）に書き込まれ、Ｗ＋、Ｄ－（負電位）は、常に他方のメモリ（
例えば、ノードＭＥ２を有するメモリ、メモリＭ２）に書き込まれる。したがって、一方
のメモリまたは他方のメモリが有する容量素子には、常に同じ極性の電荷が書き込まれる
ことになる。したがって、電極の極性が反転するように電荷を書き込むことがないため、
電荷の供給量を低減させることができ、電力消費を低減することができる。なお、第１の
メモリおよび第２のメモリに書き込まれる電位の極性は逆であってもよい。
【0110】
図７（Ａ）乃至（Ｃ）は、ある特定の画素１０において、一方のメモリまたは他方のメモ
リが有する容量素子に書き込まれる電荷を説明する図である。ここで、一方のメモリが有
する容量素子をＣ＋で示し、他方のメモリが有する容量素子をＣ－で示す。具体的にＣ＋
は、図３および図５に示す容量素子１０４に相当する。また、Ｃ－は、図３および図５に
示す容量素子１０５に相当する。
リが有する容量素子に書き込まれる電荷を説明する図である。ここで、一方のメモリが有
する容量素子をＣ＋で示し、他方のメモリが有する容量素子をＣ－で示す。具体的にＣ＋
は、図３および図５に示す容量素子１０４に相当する。また、Ｃ－は、図３および図５に
示す容量素子１０５に相当する。
【0111】
図７（Ａ）乃至（Ｃ）において重み（Ｗ）やデータ（Ｄ）に付記される［Ｎ］、［Ｎ＋１
］などは加算に利用されるフレームを意味する。また、ｑｗは重みの電荷量、ｑｗの前の
＋、－は電荷極性、ｑｗの後の＋、－は容量素子の種類（＋であれば、Ｃ＋に溜まる電荷
の意味）また、（Ｎ）、（Ｎ＋１）などは、加算に利用されるフレームを意味する。
］などは加算に利用されるフレームを意味する。また、ｑｗは重みの電荷量、ｑｗの前の
＋、－は電荷極性、ｑｗの後の＋、－は容量素子の種類（＋であれば、Ｃ＋に溜まる電荷
の意味）また、（Ｎ）、（Ｎ＋１）などは、加算に利用されるフレームを意味する。
【0112】
ここでは、明瞭化のため、容量素子Ｃ－の挙動を主として説明する。図７（Ａ）はＮ－１
フレーム目（正極性駆動）における容量素子Ｃ－、Ｃ＋に溜められる電荷を示す図である
。左側は重み（Ｗ）書き込み、右側は同一フレームのデータ（Ｄ）書き込みを示している
。Ｎ－１フレーム目では、まず、容量素子Ｃ－の一方の電極に重み“Ｗ－［Ｎ］”が供給
され、他方の電極に一例として電位０Ｖが供給される。このとき、一方の電極には＋ｑｗ
－（Ｎ）、他方の電極には－ｑｗ－（Ｎ）の電荷が溜まっている。
フレーム目（正極性駆動）における容量素子Ｃ－、Ｃ＋に溜められる電荷を示す図である
。左側は重み（Ｗ）書き込み、右側は同一フレームのデータ（Ｄ）書き込みを示している
。Ｎ－１フレーム目では、まず、容量素子Ｃ－の一方の電極に重み“Ｗ－［Ｎ］”が供給
され、他方の電極に一例として電位０Ｖが供給される。このとき、一方の電極には＋ｑｗ
－（Ｎ）、他方の電極には－ｑｗ－（Ｎ）の電荷が溜まっている。
【0113】
続いて、容量素子Ｃ＋の一方の電極にデータ“Ｄ＋［Ｎ－１］”が供給されるとき、容量
素子Ｃ－の両端の電極はフローティングとされ、容量素子Ｃ－の電荷は保持される。
素子Ｃ－の両端の電極はフローティングとされ、容量素子Ｃ－の電荷は保持される。
【0114】
続いて、図７（Ｂ）に示すＮフレーム目（負極性駆動）において、容量素子Ｃ＋の一方の
電極に重み“Ｗ＋［Ｎ＋１］”が供給されるとき、容量素子Ｃ－の一方の電極はフローテ
ィングであるため、容量素子Ｃ－の電荷は引き続き保持される。
電極に重み“Ｗ＋［Ｎ＋１］”が供給されるとき、容量素子Ｃ－の一方の電極はフローテ
ィングであるため、容量素子Ｃ－の電荷は引き続き保持される。
【0115】
続いて、容量素子Ｃ－の一方の電極に負極性のデータ“Ｄ－［Ｎ］”が供給され、容量素
子Ｃ－の他方の電極は保持されている重み“Ｗ－［Ｎ］”と容量結合された電位となるが
、他方の電極はフローティングであるため、容量素子Ｃ－に保持されている電荷は変化し
ない。
子Ｃ－の他方の電極は保持されている重み“Ｗ－［Ｎ］”と容量結合された電位となるが
、他方の電極はフローティングであるため、容量素子Ｃ－に保持されている電荷は変化し
ない。
【0116】
続いて、図７（Ｃ）に示すＮ＋１フレーム目（正極性駆動）において、容量素子Ｃ－の一
方の電極に重み“Ｗ－［Ｎ＋２］”が供給され、他方の電極に一例として電位０Ｖが供給
される。このとき、容量素子Ｃ－の電荷が書き換えられ、一方の電極には＋ｑｗ－（Ｎ＋
２）、他方の電極には－ｑｗ－（Ｎ＋２）の電荷が溜まる。
方の電極に重み“Ｗ－［Ｎ＋２］”が供給され、他方の電極に一例として電位０Ｖが供給
される。このとき、容量素子Ｃ－の電荷が書き換えられ、一方の電極には＋ｑｗ－（Ｎ＋
２）、他方の電極には－ｑｗ－（Ｎ＋２）の電荷が溜まる。
【0117】
ここまで、容量素子Ｃ－の両電極に溜まる電荷の極性は反転することなく常に一定である
。また、容量素子Ｃ＋においても同様に両電極に溜まる電荷の極性を一定とすることがで
きる。したがって、本発明の一態様では、反転動作時に供給する電荷量を少なくすること
ができ、表示装置の消費電力を抑えることができる。
。また、容量素子Ｃ＋においても同様に両電極に溜まる電荷の極性を一定とすることがで
きる。したがって、本発明の一態様では、反転動作時に供給する電荷量を少なくすること
ができ、表示装置の消費電力を抑えることができる。
【0118】
次に、用途別の動作例を説明する。まず、液晶素子に高電圧を印加する動作を説明する。
当該動作は、例えば、高電圧印加によるベンド配向動作を必要とするＯＣＢモードの液晶
に用いることができる。なお、ここでは、高電位として“ＳＶＤＤ”、低電位として“Ｓ
ＶＳＳ”を用いるが、その他の電位であってもよい。ただし、生成する電圧をより高くし
たい場合は、高電位と低電位との差が大きいほど好ましい。
当該動作は、例えば、高電圧印加によるベンド配向動作を必要とするＯＣＢモードの液晶
に用いることができる。なお、ここでは、高電位として“ＳＶＤＤ”、低電位として“Ｓ
ＶＳＳ”を用いるが、その他の電位であってもよい。ただし、生成する電圧をより高くし
たい場合は、高電位と低電位との差が大きいほど好ましい。
【0119】
図８は、図３に示す画素１０を用い、電源投入から１フレーム目までの動作を説明する図
である。なお、１フレーム目は高電位を生成するための動作を行うため、画像データの入
力は行わないが、ここでは正極性動作を適用する。当該動作には、一方のメモリに次フレ
ームの負極性駆動用の重み（Ｗ－）を書き込む動作が含まれる。なお、当該動作を行うと
き、選択回路１４には、図４（Ａ）に示す回路を用いることができる。
である。なお、１フレーム目は高電位を生成するための動作を行うため、画像データの入
力は行わないが、ここでは正極性動作を適用する。当該動作には、一方のメモリに次フレ
ームの負極性駆動用の重み（Ｗ－）を書き込む動作が含まれる。なお、当該動作を行うと
き、選択回路１４には、図４（Ａ）に示す回路を用いることができる。
【0120】
本実施の形態では、説明の明瞭化のため、画素１０が有する液晶素子１０７および容量素
子１０６の容量値は、十分に小さい値であると仮定する。図８の動作では、電源投入から
１フレーム目までは高電圧を液晶素子に印加する各画素共通の動作であるため、配線１２
４［ｍ］、１２５［ｍ］には同じ電位信号が供給される。２フレーム目以降は、各画素１
０に異なる画像データを供給するため、配線１２４［ｍ］、１２５［ｍ］には異なるデー
タ（Ｄ）が供給される。ただし、重み（Ｗ）は特定の値となるため、同じフレーム期間に
おいて配線１２４［ｍ］、１２５［ｍ］には同じ値の重み（Ｗ）が供給される。また、配
線１３２、１３３は０Ｖとする。
子１０６の容量値は、十分に小さい値であると仮定する。図８の動作では、電源投入から
１フレーム目までは高電圧を液晶素子に印加する各画素共通の動作であるため、配線１２
４［ｍ］、１２５［ｍ］には同じ電位信号が供給される。２フレーム目以降は、各画素１
０に異なる画像データを供給するため、配線１２４［ｍ］、１２５［ｍ］には異なるデー
タ（Ｄ）が供給される。ただし、重み（Ｗ）は特定の値となるため、同じフレーム期間に
おいて配線１２４［ｍ］、１２５［ｍ］には同じ値の重み（Ｗ）が供給される。また、配
線１３２、１３３は０Ｖとする。
【0121】
時刻Ｔ１に、配線１２６［ｍ］に“ＳＶＤＤ”、配線１２４［ｍ］、１２５［ｍ］に“Ｓ
ＶＳＳ”を供給し、配線１２１［ｎ］および配線１２３［ｎ］の電位を“Ｈ”とすると、
トランジスタ１０１が導通し、ノードＮＭの電位は、“ＳＶＤＤ”となる。また、トラン
ジスタ１０２が導通し、ノードＭＥ１の電位は、“ＳＶＳＳ”となる。
ＶＳＳ”を供給し、配線１２１［ｎ］および配線１２３［ｎ］の電位を“Ｈ”とすると、
トランジスタ１０１が導通し、ノードＮＭの電位は、“ＳＶＤＤ”となる。また、トラン
ジスタ１０２が導通し、ノードＭＥ１の電位は、“ＳＶＳＳ”となる。
【0122】
時刻Ｔ２に、配線１２１［ｎ］および配線１２３［ｎ］の電位を“Ｌ”とすると、トラン
ジスタ１０１およびトランジスタ１０２が非導通となり、ノードＮＭの電位およびノード
ＭＥ１の電位は、それぞれ保持される。
ジスタ１０１およびトランジスタ１０２が非導通となり、ノードＮＭの電位およびノード
ＭＥ１の電位は、それぞれ保持される。
【0123】
時刻Ｔ３に、配線１２６に“ＲＥＳ＋”、配線１２４［ｍ］、１２５［ｍ］に重み（Ｗ）
として“Ｗ－”を供給し、配線１２２［ｎ］および配線１２３［ｎ］の電位を“Ｈ”とす
ると、トランジスタ１０１が導通し、ノードＮＭは“ＳＶＤＤ”からリセット電位“ＲＥ
Ｓ＋”にリセットされる。このとき、ノードＭＥ１の電位は、容量結合により、ＳＶＳＳ
－（ＳＶＤＤ－（ＲＥＳ＋））“となる。
として“Ｗ－”を供給し、配線１２２［ｎ］および配線１２３［ｎ］の電位を“Ｈ”とす
ると、トランジスタ１０１が導通し、ノードＮＭは“ＳＶＤＤ”からリセット電位“ＲＥ
Ｓ＋”にリセットされる。このとき、ノードＭＥ１の電位は、容量結合により、ＳＶＳＳ
－（ＳＶＤＤ－（ＲＥＳ＋））“となる。
【0124】
ここで、リセット電位（ＲＥＳ）は、液晶素子のオフセット電圧（Ｖｏｆ）またはその近
傍の絶対値であって、正極性駆動のフレームでは正電位（ＲＥＳ＋）、負極性駆動用のフ
レームでは負電位（ＲＥＳ－）とする。ここでは、リセット電位（ＲＥＳ）に正電位が適
用され、例えば、＋２Ｖとする。
傍の絶対値であって、正極性駆動のフレームでは正電位（ＲＥＳ＋）、負極性駆動用のフ
レームでは負電位（ＲＥＳ－）とする。ここでは、リセット電位（ＲＥＳ）に正電位が適
用され、例えば、＋２Ｖとする。
【0125】
また、トランジスタ１０３が導通し、ノードＭＥ２の電位は、“Ｗ－”となる。ここで、
重み（Ｗ）は、上記リセット電圧（ＲＥＳ）の２倍の絶対値であって、正極性駆動のフレ
ームで書き込まれる重みであれば正電位、負極性駆動のフレームで書き込まれる重みであ
れば負電位とする。このような値を重みとして書き込むことで、ノードＭＥ２またはノー
ドＭＥ１とノードＮＭとの間にはリセット電位（ＲＥＳ）に相当する電位差が保持される
。したがって、ノードＭＥ２またはノードＭＥ１にデータ（Ｄ）が書き込まれるとき、ノ
ードＮＭの電位は、リセット電位（ＲＥＳ）＋データ（Ｄ）となる。ここでは、重み（Ｗ
）に正電位が適用され、例えば、＋４Ｖとする。
重み（Ｗ）は、上記リセット電圧（ＲＥＳ）の２倍の絶対値であって、正極性駆動のフレ
ームで書き込まれる重みであれば正電位、負極性駆動のフレームで書き込まれる重みであ
れば負電位とする。このような値を重みとして書き込むことで、ノードＭＥ２またはノー
ドＭＥ１とノードＮＭとの間にはリセット電位（ＲＥＳ）に相当する電位差が保持される
。したがって、ノードＭＥ２またはノードＭＥ１にデータ（Ｄ）が書き込まれるとき、ノ
ードＮＭの電位は、リセット電位（ＲＥＳ）＋データ（Ｄ）となる。ここでは、重み（Ｗ
）に正電位が適用され、例えば、＋４Ｖとする。
【0126】
時刻Ｔ４に、配線１２２［ｎ］および配線１２３［ｎ］の電位を“Ｌ”とすると、トラン
ジスタ１０１およびトランジスタ１０３が非導通となり、ノードＮＭの電位およびノード
ＭＥ２の電位は、それぞれ保持される。
ジスタ１０１およびトランジスタ１０３が非導通となり、ノードＮＭの電位およびノード
ＭＥ２の電位は、それぞれ保持される。
【0127】
時刻Ｔ５に、配線１２４［ｍ］、１２５［ｍ］に正極性駆動用のデータ“Ｄ１＋”を供給
し、配線１２１［ｎ］の電位を“Ｈ”とすると、トランジスタ１０２が導通し、ノードＭ
Ｅ１の電位は“Ｄ１＋”となる。ここで、“Ｄ１＋”として“ＳＶＤＤ”を供給したとき
、ノードＭＥ１の電位は“ＳＶＤＤ”となる。したがって、ノードＮＭの電位は、容量結
合により、“（ＲＥＳ＋）＋（ＳＶＤＤ－（ＳＶＳＳ－（ＳＶＤＤ－（ＲＥＳ＋））））
“＝”２ＳＶＤＤ－ＳＶＳＳ“となる。すなわち、”ＳＶＤＤ“と”ＳＶＳＳ“の絶対値
が同じであれば、その３倍程度の電圧を液晶素子１０７に印加することができる。
し、配線１２１［ｎ］の電位を“Ｈ”とすると、トランジスタ１０２が導通し、ノードＭ
Ｅ１の電位は“Ｄ１＋”となる。ここで、“Ｄ１＋”として“ＳＶＤＤ”を供給したとき
、ノードＭＥ１の電位は“ＳＶＤＤ”となる。したがって、ノードＮＭの電位は、容量結
合により、“（ＲＥＳ＋）＋（ＳＶＤＤ－（ＳＶＳＳ－（ＳＶＤＤ－（ＲＥＳ＋））））
“＝”２ＳＶＤＤ－ＳＶＳＳ“となる。すなわち、”ＳＶＤＤ“と”ＳＶＳＳ“の絶対値
が同じであれば、その３倍程度の電圧を液晶素子１０７に印加することができる。
【0128】
なお、ＯＣＢモードの液晶をベンド配向させるには、約１５Ｖの印加が必要であり、ソー
スドライバはその１／３程度の電源電圧を供給できればよいことになる。ただし、液晶素
子１０７による階調制御を考慮すると、ソースドライバ１２が出力できる電源電圧は５Ｖ
以上、好ましくは６Ｖ以上、さらに好ましくは７Ｖ以上とする。
スドライバはその１／３程度の電源電圧を供給できればよいことになる。ただし、液晶素
子１０７による階調制御を考慮すると、ソースドライバ１２が出力できる電源電圧は５Ｖ
以上、好ましくは６Ｖ以上、さらに好ましくは７Ｖ以上とする。
【0129】
上記動作は、１フレーム目を正極性駆動とした場合の説明であったが、図９に示すように
、１フレーム目を負極性駆動としてもよい。負極性駆動では、配線１２４［ｍ］、１２５
［ｍ］に”ＳＶＤＤ”、”Ｗ＋”、データ“Ｄ１－”として“ＳＶＳＳ”を供給すること
で、液晶素子１０７に印加する高電圧（－ＳＶＤＤ＋２ＳＶＳＳ）を生成することができ
る。
、１フレーム目を負極性駆動としてもよい。負極性駆動では、配線１２４［ｍ］、１２５
［ｍ］に”ＳＶＤＤ”、”Ｗ＋”、データ“Ｄ１－”として“ＳＶＳＳ”を供給すること
で、液晶素子１０７に印加する高電圧（－ＳＶＤＤ＋２ＳＶＳＳ）を生成することができ
る。
【0130】
また、重み（Ｗ）を書き込む動作をなくし、高電圧を生成する動作のみを行ってもよい。
例えば、図１０（Ａ）に示すタイミングチャートで動作することができる。図８、９では
一つの容量素子を用いた容量結合でノードＮＭの電位を持ち上げる動作であったが、当該
動作は、二つの容量素子でノードＮＭの電位を持ち上げることができ、より高い電圧を生
成することができる。
例えば、図１０（Ａ）に示すタイミングチャートで動作することができる。図８、９では
一つの容量素子を用いた容量結合でノードＮＭの電位を持ち上げる動作であったが、当該
動作は、二つの容量素子でノードＮＭの電位を持ち上げることができ、より高い電圧を生
成することができる。
【0131】
また、重み（Ｗ）を書き込む動作がないため、配線１３２（共通配線）の破線で示す動作
を利用して三つの容量素子でノードＮＭの電位を持ち上げる動作を行ってもよい。この場
合、配線１３２の電位は、ＳＶＳＳからＳＶＤＤまで変化させることが好ましい。
を利用して三つの容量素子でノードＮＭの電位を持ち上げる動作を行ってもよい。この場
合、配線１３２の電位は、ＳＶＳＳからＳＶＤＤまで変化させることが好ましい。
【0132】
なお、図１０（Ｂ）に示すように、ＳＶＤＤとＳＶＳＳの供給を入れ替える動作であって
もよい。
もよい。
【0133】
続いて、２フレーム目以降の説明を行う。ＯＣＢモードを用いる場合は前述した１フレー
ム目の動作を行った後、以下に説明する２フレーム目以降の動作を行う。
ム目の動作を行った後、以下に説明する２フレーム目以降の動作を行う。
【0134】
また、高分子分散型液晶を用いる場合は、液晶素子に高電圧を印加する動作が不要である
ため、１フレーム目は図１１に示すように重み（Ｗ）として“Ｗ－”、リセット電位（Ｒ
ＥＳ）として“ＲＥＳ＋”を書き込む動作を行い、その後、以下に説明する２フレーム目
以降の動作を行う。なお、図１１は正極性駆動を例としたが、負極性駆動で“Ｗ＋”、“
ＲＥＳ－”を書き込む動作を行ってもよい。高分子分散型液晶を用いる場合は、選択回路
１４に図４（Ａ）または（Ｂ）を用いることができる。
ため、１フレーム目は図１１に示すように重み（Ｗ）として“Ｗ－”、リセット電位（Ｒ
ＥＳ）として“ＲＥＳ＋”を書き込む動作を行い、その後、以下に説明する２フレーム目
以降の動作を行う。なお、図１１は正極性駆動を例としたが、負極性駆動で“Ｗ＋”、“
ＲＥＳ－”を書き込む動作を行ってもよい。高分子分散型液晶を用いる場合は、選択回路
１４に図４（Ａ）または（Ｂ）を用いることができる。
【0135】
１フレーム目では、上述した高電圧生成動作のほか、重み（Ｗ）の書き込み動作が行われ
る。１フレーム目が正極性動作である場合は次フレームの負極性動作用の重み“Ｗ－”が
書き込まれ、負極性動作である場合、次フレームの正極性動作用の重み“Ｗ＋”が書き込
まれる。２フレーム目以降も次フレーム用の重み（Ｗ）の書き込みを行う。
る。１フレーム目が正極性動作である場合は次フレームの負極性動作用の重み“Ｗ－”が
書き込まれ、負極性動作である場合、次フレームの正極性動作用の重み“Ｗ＋”が書き込
まれる。２フレーム目以降も次フレーム用の重み（Ｗ）の書き込みを行う。
【0136】
【0137】
時刻Ｔ１に、配線１２６［ｍ］に“ＲＥＳ－”、配線１２４［ｍ］、１２５［ｍ］に重み
“Ｗ＋”を供給し、配線１２１［ｎ］および配線１２３［ｎ］の電位を“Ｈ”とすると、
トランジスタ１０１が導通し、ノードＮＭは、リセット電位“ＲＥＳ－”にリセットされ
る。このとき、ノードＭＥ２の電位は、容量結合により“（Ｗ－）－（ＲＥＳ＋）＋（Ｒ
ＥＳ－）”＝“０”となる。また、トランジスタ１０２が導通し、ノードＭＥ１の電位は
“Ｗ＋”となる。
“Ｗ＋”を供給し、配線１２１［ｎ］および配線１２３［ｎ］の電位を“Ｈ”とすると、
トランジスタ１０１が導通し、ノードＮＭは、リセット電位“ＲＥＳ－”にリセットされ
る。このとき、ノードＭＥ２の電位は、容量結合により“（Ｗ－）－（ＲＥＳ＋）＋（Ｒ
ＥＳ－）”＝“０”となる。また、トランジスタ１０２が導通し、ノードＭＥ１の電位は
“Ｗ＋”となる。
【0138】
時刻Ｔ２に、配線１２１［ｎ］および配線１２３［ｎ］の電位を“Ｌ”とすると、トラン
ジスタ１０１およびトランジスタ１０２が非導通となり、ノードＮＭの電位およびノード
ＭＥ１の電位は、それぞれ保持される。
ジスタ１０１およびトランジスタ１０２が非導通となり、ノードＮＭの電位およびノード
ＭＥ１の電位は、それぞれ保持される。
【0139】
時刻Ｔ３に、配線１２４［ｍ］、１２５［ｍ］に負極性駆動用のデータ“Ｄ２－［ｎ］”
、“Ｄ２－［ｎ＋１］”をそれぞれ供給し、配線１２２［ｎ］の電位を“Ｈ”とすると、
トランジスタ１０３が導通し、画素１０［ｎ，ｍ］のノードＭＥ２の電位は“Ｄ２－［ｎ
］”となる。また、画素１０［ｎ＋１，ｍ］のノードＭＥ２の電位は“Ｄ２－［ｎ＋１］
”となる。
、“Ｄ２－［ｎ＋１］”をそれぞれ供給し、配線１２２［ｎ］の電位を“Ｈ”とすると、
トランジスタ１０３が導通し、画素１０［ｎ，ｍ］のノードＭＥ２の電位は“Ｄ２－［ｎ
］”となる。また、画素１０［ｎ＋１，ｍ］のノードＭＥ２の電位は“Ｄ２－［ｎ＋１］
”となる。
【0140】
したがって、画素１０［ｎ，ｍ］のノードＮＭの電位は、容量結合により“（ＲＥＳ－）
＋Ｄ２－［ｎ］”となる。画素１０［ｎ＋１，ｍ］のノードＮＭの電位は、容量結合によ
り“（ＲＥＳ－）＋Ｄ２－［ｎ＋１］”となる。また、画素１０［ｎ，ｍ］のノードＭＥ
１の電位は、容量結合により“（Ｗ＋）＋Ｄ２－［ｎ］”となる。画素１０［ｎ＋１，ｍ
］のノードＮＭの電位は、容量結合により“（Ｗ＋）＋Ｄ２－［ｎ＋１］”となる。
＋Ｄ２－［ｎ］”となる。画素１０［ｎ＋１，ｍ］のノードＮＭの電位は、容量結合によ
り“（ＲＥＳ－）＋Ｄ２－［ｎ＋１］”となる。また、画素１０［ｎ，ｍ］のノードＭＥ
１の電位は、容量結合により“（Ｗ＋）＋Ｄ２－［ｎ］”となる。画素１０［ｎ＋１，ｍ
］のノードＮＭの電位は、容量結合により“（Ｗ＋）＋Ｄ２－［ｎ＋１］”となる。
【0141】
時刻Ｔ４に、配線１２２［ｎ］の電位を“Ｌ”とすると、トランジスタ１０３が非導通と
なり、ノードＮＭの電位は保持され、次フレームの書き換えまで表示が維持される。以上
が２フレーム目の動作の説明である。
なり、ノードＮＭの電位は保持され、次フレームの書き換えまで表示が維持される。以上
が２フレーム目の動作の説明である。
【0142】
続いて、３フレーム目の動作を説明する。３フレーム目は正極性駆動である。
【0143】
時刻Ｔ６に、配線１２６に“ＲＥＳ＋”、配線１２４［ｍ］、１２５［ｍ］に重み“Ｗ－
”を供給し、配線１２２［ｎ］および配線１２３［ｎ］の電位を“Ｈ”とすると、トラン
ジスタ１０１が導通し、ノードＮＭはリセット電位“ＲＥＳ＋”にリセットされる。この
とき、ノードＭＥ１の電位は、容量結合により、“（Ｗ＋）＋（ＲＥＳ＋）－（ＲＥＳ－
）”＝“０”となる。また、トランジスタ１０３が導通し、ノードＭＥ２の電位は“Ｗ－
”となる。
”を供給し、配線１２２［ｎ］および配線１２３［ｎ］の電位を“Ｈ”とすると、トラン
ジスタ１０１が導通し、ノードＮＭはリセット電位“ＲＥＳ＋”にリセットされる。この
とき、ノードＭＥ１の電位は、容量結合により、“（Ｗ＋）＋（ＲＥＳ＋）－（ＲＥＳ－
）”＝“０”となる。また、トランジスタ１０３が導通し、ノードＭＥ２の電位は“Ｗ－
”となる。
【0144】
時刻Ｔ７に、配線１２２［ｎ］および配線１２３［ｎ］の電位を“Ｌ”とすると、トラン
ジスタ１０１およびトランジスタ１０３が非導通となり、ノードＮＭの電位およびノード
ＭＥ２の電位は、それぞれ保持される。
ジスタ１０１およびトランジスタ１０３が非導通となり、ノードＮＭの電位およびノード
ＭＥ２の電位は、それぞれ保持される。
【0145】
時刻Ｔ８に、配線１２４［ｍ］、１２５［ｍ］に正極性駆動用のデータ“Ｄ３＋［ｎ］”
、“Ｄ３＋［ｎ＋１］”をそれぞれ供給し、配線１２１［ｎ］の電位を“Ｈ”とすると、
トランジスタ１０２が導通し、画素１０［ｎ，ｍ］のノードＭＥ１の電位は“Ｄ３＋［ｎ
］”となる。また、画素１０［ｎ＋１，ｍ］のノードＭＥ１の電位は“Ｄ３＋［ｎ＋１］
”となる。
、“Ｄ３＋［ｎ＋１］”をそれぞれ供給し、配線１２１［ｎ］の電位を“Ｈ”とすると、
トランジスタ１０２が導通し、画素１０［ｎ，ｍ］のノードＭＥ１の電位は“Ｄ３＋［ｎ
］”となる。また、画素１０［ｎ＋１，ｍ］のノードＭＥ１の電位は“Ｄ３＋［ｎ＋１］
”となる。
【0146】
したがって、画素１０［ｎ，ｍ］のノードＮＭの電位は、容量結合により“（ＲＥＳ＋）
＋Ｄ３＋［ｎ］”となる。画素１０［ｎ＋１，ｍ］のノードＮＭの電位は、容量結合によ
り“（ＲＥＳ＋）＋Ｄ３＋［ｎ＋１］”となる。また、画素１０［ｎ，ｍ］のノードＭＥ
２の電位は、容量結合により“（Ｗ－）＋Ｄ３＋［ｎ］”となる。画素１０［ｎ＋１，ｍ
］のノードＮＭの電位は、容量結合により“（Ｗ－）＋Ｄ３＋［ｎ＋１］”となる。
＋Ｄ３＋［ｎ］”となる。画素１０［ｎ＋１，ｍ］のノードＮＭの電位は、容量結合によ
り“（ＲＥＳ＋）＋Ｄ３＋［ｎ＋１］”となる。また、画素１０［ｎ，ｍ］のノードＭＥ
２の電位は、容量結合により“（Ｗ－）＋Ｄ３＋［ｎ］”となる。画素１０［ｎ＋１，ｍ
］のノードＮＭの電位は、容量結合により“（Ｗ－）＋Ｄ３＋［ｎ＋１］”となる。
【0147】
時刻Ｔ９に、配線１２１［ｎ］の電位を“Ｌ”とすると、トランジスタ１０２が非導通と
なり、ノードＮＭの電位は保持され、次フレームの書き換えまで表示が維持される。以上
が３フレーム目の動作の説明である。
なり、ノードＮＭの電位は保持され、次フレームの書き換えまで表示が維持される。以上
が３フレーム目の動作の説明である。
【0148】
上述したように、ノードＮＭでは、１フレーム目で高電圧が生成された後、２フレーム目
（負極性駆動）ではリセット電位“ＲＥＳ－”またはそれ以下電位に保持される。また、
３フレーム目（正極性駆動）ではリセット電位“ＲＥＳ＋”またはそれ以上電位に保持さ
れる。したがって、ＯＣＢモードの液晶素子を用いた場合におけるベンド配向からスプレ
イ配向に戻る現象を抑制することができる。
（負極性駆動）ではリセット電位“ＲＥＳ－”またはそれ以下電位に保持される。また、
３フレーム目（正極性駆動）ではリセット電位“ＲＥＳ＋”またはそれ以上電位に保持さ
れる。したがって、ＯＣＢモードの液晶素子を用いた場合におけるベンド配向からスプレ
イ配向に戻る現象を抑制することができる。
【0149】
上記では、しきい値電圧の高い液晶素子を対象として動作を説明したが、本発明の一態様
の画素１０およびその動作方法は、液晶素子の種類に限定されず適用できる。例えば、上
述した動作方法と異なる動作方法を用いれば、ソースドライバの出力電圧の約２倍の電圧
を液晶素子に印加することができる。
の画素１０およびその動作方法は、液晶素子の種類に限定されず適用できる。例えば、上
述した動作方法と異なる動作方法を用いれば、ソースドライバの出力電圧の約２倍の電圧
を液晶素子に印加することができる。
【0150】
図１３は、図３に示す画素１０を用いて、ソースドライバ１２の出力電圧の約２倍の電圧
を液晶素子１０７に印加することのできる動作を説明するタイミングチャートである。当
該動作では、重み（Ｗ）として、次フレームで書き込むデータ（Ｄ）の極性反転データを
用いる。また、リセット電位（ＲＥＳ）として、０Ｖ（例えばコモン電位）を用いる。な
お、ここでは重み（Ｗ）とデータ（Ｄ）の絶対値を同じとして出力電圧を約２倍とする動
作を説明するが、ソースドライバ１２の出力範囲内で任意の重み（Ｗ）を供給することで
、所望の電圧を生成することができる。
を液晶素子１０７に印加することのできる動作を説明するタイミングチャートである。当
該動作では、重み（Ｗ）として、次フレームで書き込むデータ（Ｄ）の極性反転データを
用いる。また、リセット電位（ＲＥＳ）として、０Ｖ（例えばコモン電位）を用いる。な
お、ここでは重み（Ｗ）とデータ（Ｄ）の絶対値を同じとして出力電圧を約２倍とする動
作を説明するが、ソースドライバ１２の出力範囲内で任意の重み（Ｗ）を供給することで
、所望の電圧を生成することができる。
【0151】
図１３に示す配線１２４［ｍ］、１２５［ｍ］に供給される信号電位において、例えば“
Ｄ＿Ｎ＋［ｎ］”の“Ｄ”はデータであること、“Ｎ”は利用されるフレーム、“＋”は
正極性駆動用の信号電位であること、［ｎ］は第ｎ行用の画素１０の信号電位であること
を表している。なお、上記信号電位の極性反転データは、“－（Ｄ＿Ｎ＋［ｎ］）”とし
て表す。また、１フレーム目は正極性駆動とする。
Ｄ＿Ｎ＋［ｎ］”の“Ｄ”はデータであること、“Ｎ”は利用されるフレーム、“＋”は
正極性駆動用の信号電位であること、［ｎ］は第ｎ行用の画素１０の信号電位であること
を表している。なお、上記信号電位の極性反転データは、“－（Ｄ＿Ｎ＋［ｎ］）”とし
て表す。また、１フレーム目は正極性駆動とする。
【0152】
時刻Ｔ１に、配線１２６［ｍ］にリセット電位“０Ｖ”、配線１２４［ｍ］に重み“－（
Ｄ＿Ｎ＋１－［ｎ］）”、配線１２５［ｍ］に重み“－（Ｄ＿Ｎ＋１－［ｎ＋１］）”を
供給し、配線１２２［ｎ］および配線１２３［ｎ］の電位を“Ｈ”とすると、トランジス
タ１０１が導通し、ノードＮＭは“０Ｖ”にリセットされる。また、トランジスタ１０３
が導通し、画素１０［ｎ，ｍ］のノードＭＥ２の電位は“－（Ｄ＿Ｎ＋１－［ｎ］）”と
なる。また、画素１０［ｎ＋１，ｍ］のノードＭＥ２の電位は“－（Ｄ＿Ｎ＋１－［ｎ＋
１］）”となる。
Ｄ＿Ｎ＋１－［ｎ］）”、配線１２５［ｍ］に重み“－（Ｄ＿Ｎ＋１－［ｎ＋１］）”を
供給し、配線１２２［ｎ］および配線１２３［ｎ］の電位を“Ｈ”とすると、トランジス
タ１０１が導通し、ノードＮＭは“０Ｖ”にリセットされる。また、トランジスタ１０３
が導通し、画素１０［ｎ，ｍ］のノードＭＥ２の電位は“－（Ｄ＿Ｎ＋１－［ｎ］）”と
なる。また、画素１０［ｎ＋１，ｍ］のノードＭＥ２の電位は“－（Ｄ＿Ｎ＋１－［ｎ＋
１］）”となる。
【0153】
時刻Ｔ２に、配線１２２［ｎ］および配線１２３［ｎ］の電位を“Ｌ”とすると、トラン
ジスタ１０１およびトランジスタ１０３が非導通となり、各画素１０のノードＮＭの電位
およびノードＭＥ２の電位は、それぞれ保持される。
ジスタ１０１およびトランジスタ１０３が非導通となり、各画素１０のノードＮＭの電位
およびノードＭＥ２の電位は、それぞれ保持される。
【0154】
時刻Ｔ３に、配線１２４［ｍ］に正極性駆動用のデータ“Ｄ＿Ｎ＋［ｎ］”、配線１２５
［ｍ］に正極性駆動用のデータ“Ｄ＿Ｎ＋［ｎ＋１］”をそれぞれ供給し、配線１２１［
ｎ］の電位を“Ｈ”とすると、トランジスタ１０２が導通し、画素１０［ｎ，ｍ］のノー
ドＭＥ１の電位は“Ｄ＿Ｎ＋［ｎ］”となる。また、画素１０［ｎ＋１，ｍ］のノードＭ
Ｅ１の電位は“Ｄ＿Ｎ＋［ｎ＋１］”となる。
［ｍ］に正極性駆動用のデータ“Ｄ＿Ｎ＋［ｎ＋１］”をそれぞれ供給し、配線１２１［
ｎ］の電位を“Ｈ”とすると、トランジスタ１０２が導通し、画素１０［ｎ，ｍ］のノー
ドＭＥ１の電位は“Ｄ＿Ｎ＋［ｎ］”となる。また、画素１０［ｎ＋１，ｍ］のノードＭ
Ｅ１の電位は“Ｄ＿Ｎ＋［ｎ＋１］”となる。
【0155】
したがって、画素１０［ｎ，ｍ］のノードＮＭの電位は、容量結合により０Ｖより高い値
となるが、前フレームで重みの書き込み動作がないため、確立しない。つまり、１フレー
ム目は表示動作に適さない。
となるが、前フレームで重みの書き込み動作がないため、確立しない。つまり、１フレー
ム目は表示動作に適さない。
【0156】
時刻Ｔ４に、配線１２１［ｎ］の電位を“Ｌ”とすると、トランジスタ１０２が非導通と
なり、ノードＮＭの電位は保持される。以上が１フレーム目の動作の説明である。
なり、ノードＮＭの電位は保持される。以上が１フレーム目の動作の説明である。
【0157】
続いて、２フレーム目の動作を説明する。２フレーム目は負極性駆動である。
【0158】
時刻Ｔ５に、配線１２６［ｍ］にリセット電位“０Ｖ”、配線１２４に重み“－（Ｄ＿Ｎ
＋２－［ｎ］）”、配線１２５［ｍ］に重み“－（Ｄ＿Ｎ＋２－［ｎ＋１］）”を供給し
、配線１２１［ｎ］および配線１２３［ｎ］の電位を“Ｈ”とすると、トランジスタ１０
１が導通し、ノードＮＭはリセット電位“０Ｖ”にリセットされる。
＋２－［ｎ］）”、配線１２５［ｍ］に重み“－（Ｄ＿Ｎ＋２－［ｎ＋１］）”を供給し
、配線１２１［ｎ］および配線１２３［ｎ］の電位を“Ｈ”とすると、トランジスタ１０
１が導通し、ノードＮＭはリセット電位“０Ｖ”にリセットされる。
【0159】
このとき、画素１０［ｎ，ｍ］において、ノードＭＥ２の電位は、容量結合により、“－
（Ｄ＿Ｎ＋１－［ｎ］）”となる。また、トランジスタ１０２が導通し、ノードＭＥ１の
電位は“－（Ｄ＿Ｎ＋２＋［ｎ］）”となる。また、画素１０［ｎ＋１，ｍ］において、
ノードＭＥ２の電位は、容量結合により、“－（Ｄ＿Ｎ＋１－［ｎ＋１］）”となる。ま
た、ノードＭＥ１の電位は“－（Ｄ＿Ｎ＋２＋［ｎ＋１］）”となる。
（Ｄ＿Ｎ＋１－［ｎ］）”となる。また、トランジスタ１０２が導通し、ノードＭＥ１の
電位は“－（Ｄ＿Ｎ＋２＋［ｎ］）”となる。また、画素１０［ｎ＋１，ｍ］において、
ノードＭＥ２の電位は、容量結合により、“－（Ｄ＿Ｎ＋１－［ｎ＋１］）”となる。ま
た、ノードＭＥ１の電位は“－（Ｄ＿Ｎ＋２＋［ｎ＋１］）”となる。
【0160】
時刻Ｔ６に、配線１２１［ｎ］および配線１２３［ｎ］の電位を“Ｌ”とすると、トラン
ジスタ１０２およびトランジスタ１０３が非導通となり、ノードＮＭの電位およびノード
ＭＥ１の電位は、それぞれ保持される。この時点で全てのノードの電位が確定する。
ジスタ１０２およびトランジスタ１０３が非導通となり、ノードＮＭの電位およびノード
ＭＥ１の電位は、それぞれ保持される。この時点で全てのノードの電位が確定する。
【0161】
時刻Ｔ７に、配線１２４［ｍ］、１２５［ｍ］に負極性駆動用のデータ“Ｄ＿Ｎ＋１－［
ｎ］”、“Ｄ＿Ｎ＋１－［ｎ＋１］”をそれぞれ供給し、配線１２２［ｎ］の電位を“Ｈ
”とすると、トランジスタ１０３が導通し、画素１０［ｎ，ｍ］のノードＭＥ２の電位は
“Ｄ＿Ｎ＋１－［ｎ］”となる。また、画素１０［ｎ＋１，ｍ］のノードＭＥ２の電位は
“Ｄ＿Ｎ＋１－［ｎ＋１］”となる。
ｎ］”、“Ｄ＿Ｎ＋１－［ｎ＋１］”をそれぞれ供給し、配線１２２［ｎ］の電位を“Ｈ
”とすると、トランジスタ１０３が導通し、画素１０［ｎ，ｍ］のノードＭＥ２の電位は
“Ｄ＿Ｎ＋１－［ｎ］”となる。また、画素１０［ｎ＋１，ｍ］のノードＭＥ２の電位は
“Ｄ＿Ｎ＋１－［ｎ＋１］”となる。
【0162】
したがって、画素１０［ｎ，ｍ］のノードＮＭの電位は、容量結合により０－（－（Ｄ＿
Ｎ＋１－［ｎ］）－Ｄ＿Ｎ＋１－［ｎ］）＝２（Ｄ＿Ｎ＋１－［ｎ］）となる。また、画
素１０［ｎ＋１，ｍ］のノードＮＭの電位は、容量結合により０－（－（Ｄ＿Ｎ＋１－［
ｎ＋１］）－Ｄ＿Ｎ＋１－［ｎ＋１］）＝２（Ｄ＿Ｎ＋１－［ｎ＋１］）となる。すなわ
ち、データとして供給した信号電位の２倍の電圧を液晶素子１０７に供給することができ
る。
Ｎ＋１－［ｎ］）－Ｄ＿Ｎ＋１－［ｎ］）＝２（Ｄ＿Ｎ＋１－［ｎ］）となる。また、画
素１０［ｎ＋１，ｍ］のノードＮＭの電位は、容量結合により０－（－（Ｄ＿Ｎ＋１－［
ｎ＋１］）－Ｄ＿Ｎ＋１－［ｎ＋１］）＝２（Ｄ＿Ｎ＋１－［ｎ＋１］）となる。すなわ
ち、データとして供給した信号電位の２倍の電圧を液晶素子１０７に供給することができ
る。
【0163】
時刻Ｔ８に、配線１２２［ｎ］の電位を“Ｌ”とすると、トランジスタ１０２が非導通と
なり、ノードＮＭの電位は保持され、次フレームの書き換えまで表示が行われる。以上が
２フレーム目の動作の説明である。
なり、ノードＮＭの電位は保持され、次フレームの書き換えまで表示が行われる。以上が
２フレーム目の動作の説明である。
【0164】
続いて、３フレーム目の動作を説明する。３フレーム目は正極性駆動である。
【0165】
時刻Ｔ９に、配線１２６［ｍ］にリセット電位“０Ｖ”、配線１２４［ｍ］に重み“－（
Ｄ＿Ｎ＋３－［ｎ］）”、配線１２５［ｍ］に重み“－（Ｄ＿Ｎ＋３－［ｎ＋１］）”を
供給し、配線１２２［ｎ］および配線１２３［ｎ］の電位を“Ｈ”とすると、トランジス
タ１０１が導通し、ノードＮＭはリセット電位“０Ｖ”にリセットされる。
Ｄ＿Ｎ＋３－［ｎ］）”、配線１２５［ｍ］に重み“－（Ｄ＿Ｎ＋３－［ｎ＋１］）”を
供給し、配線１２２［ｎ］および配線１２３［ｎ］の電位を“Ｈ”とすると、トランジス
タ１０１が導通し、ノードＮＭはリセット電位“０Ｖ”にリセットされる。
【0166】
このとき、画素１０［ｎ，ｍ］において、ノードＭＥ１の電位は、容量結合により、“－
（Ｄ＿Ｎ＋２＋［ｎ］）”となる。また、トランジスタ１０３が導通し、ノードＭＥ２の
電位は“－（Ｄ＿Ｎ＋３－［ｎ］）”となる。また、画素１０［ｎ＋１，ｍ］において、
ノードＭＥ１の電位は、容量結合により、“－（Ｄ＿Ｎ＋２＋［ｎ＋１］）”となる。ま
た、ノードＭＥ２の電位は“－（Ｄ＿Ｎ＋３－［ｎ＋１］）”となる。
（Ｄ＿Ｎ＋２＋［ｎ］）”となる。また、トランジスタ１０３が導通し、ノードＭＥ２の
電位は“－（Ｄ＿Ｎ＋３－［ｎ］）”となる。また、画素１０［ｎ＋１，ｍ］において、
ノードＭＥ１の電位は、容量結合により、“－（Ｄ＿Ｎ＋２＋［ｎ＋１］）”となる。ま
た、ノードＭＥ２の電位は“－（Ｄ＿Ｎ＋３－［ｎ＋１］）”となる。
【0167】
時刻Ｔ１０に、配線１２２［ｎ］および配線１２３［ｎ］の電位を“Ｌ”とすると、トラ
ンジスタ１０１およびトランジスタ１０３が非導通となり、ノードＮＭの電位およびノー
ドＭＥ２の電位は、それぞれ保持される。
ンジスタ１０１およびトランジスタ１０３が非導通となり、ノードＮＭの電位およびノー
ドＭＥ２の電位は、それぞれ保持される。
【0168】
時刻Ｔ１１に、配線１２４［ｍ］、１２５［ｍ］に正極性駆動用のデータ“Ｄ＿Ｎ＋２＋
［ｎ］”、“Ｄ＿Ｎ＋２＋［ｎ＋１］”をそれぞれ供給し、配線１２１［ｎ］の電位を“
Ｈ”とすると、トランジスタ１０２が導通し、画素１０［ｎ，ｍ］のノードＭＥ１の電位
は“Ｄ＿Ｎ＋２＋［ｎ］”となる。また、画素１０［ｎ＋１，ｍ］のノードＭＥ１の電位
は“Ｄ＿Ｎ＋２＋［ｎ＋１］”となる。
［ｎ］”、“Ｄ＿Ｎ＋２＋［ｎ＋１］”をそれぞれ供給し、配線１２１［ｎ］の電位を“
Ｈ”とすると、トランジスタ１０２が導通し、画素１０［ｎ，ｍ］のノードＭＥ１の電位
は“Ｄ＿Ｎ＋２＋［ｎ］”となる。また、画素１０［ｎ＋１，ｍ］のノードＭＥ１の電位
は“Ｄ＿Ｎ＋２＋［ｎ＋１］”となる。
【0169】
したがって、画素１０［ｎ，ｍ］のノードＮＭの電位は、容量結合により０＋（Ｄ＿Ｎ＋
２＋［ｎ］）－（－（Ｄ＿Ｎ＋２＋［ｎ］）＝２（Ｄ＿Ｎ＋２＋［ｎ］）となる。また、
画素１０［ｎ＋１，ｍ］のノードＮＭの電位は、容量結合により０＋（Ｄ＿Ｎ＋２＋［ｎ
＋１］）－（－（Ｄ＿Ｎ＋２＋［ｎ＋１］）＝２（Ｄ＿Ｎ＋２＋［ｎ＋１］）となる。す
なわち、データとして供給した信号電位の２倍の電圧を液晶素子１０７に供給することが
できる。
２＋［ｎ］）－（－（Ｄ＿Ｎ＋２＋［ｎ］）＝２（Ｄ＿Ｎ＋２＋［ｎ］）となる。また、
画素１０［ｎ＋１，ｍ］のノードＮＭの電位は、容量結合により０＋（Ｄ＿Ｎ＋２＋［ｎ
＋１］）－（－（Ｄ＿Ｎ＋２＋［ｎ＋１］）＝２（Ｄ＿Ｎ＋２＋［ｎ＋１］）となる。す
なわち、データとして供給した信号電位の２倍の電圧を液晶素子１０７に供給することが
できる。
【0170】
時刻Ｔ１２に、配線１２１［ｎ］の電位を“Ｌ”とすると、トランジスタ１０２が非導通
となり、ノードＮＭの電位は保持され、次フレームの書き換えまで表示が行われる。以上
が３フレーム目の動作の説明である。
となり、ノードＮＭの電位は保持され、次フレームの書き換えまで表示が行われる。以上
が３フレーム目の動作の説明である。
【0171】
以上のように、上記動作方法を用いることで、データとして供給した信号電位の２倍の電
圧を液晶素子１０７に供給することができる。また、当該動作方法では前述した容量素子
の両電極の電荷を反転させることなく重みの書き換えを行っているため、低消費電力で動
作させることができる。
圧を液晶素子１０７に供給することができる。また、当該動作方法では前述した容量素子
の両電極の電荷を反転させることなく重みの書き換えを行っているため、低消費電力で動
作させることができる。
【0172】
画素１０は、図１４（Ａ）に示すように、トランジスタ１０１、１０２、１０３にバック
ゲートを設けた構成であってもよい。図１４（Ａ）は、バックゲートがフロントゲートと
電気的に接続された構成を示しており、オン電流を高める効果を有する。また、バックゲ
ートが定電位を供給できる配線と電気的に接続された構成としてもよい。当該構成では、
トランジスタのしきい値電圧を制御することができる。なお、表示素子が有するその他の
トランジスタにもバックゲートを設けてもよい。
ゲートを設けた構成であってもよい。図１４（Ａ）は、バックゲートがフロントゲートと
電気的に接続された構成を示しており、オン電流を高める効果を有する。また、バックゲ
ートが定電位を供給できる配線と電気的に接続された構成としてもよい。当該構成では、
トランジスタのしきい値電圧を制御することができる。なお、表示素子が有するその他の
トランジスタにもバックゲートを設けてもよい。
【0173】
また、図１３の動作を行うことが前提の表示装置においては、リセット電位が０Ｖ（コモ
ン電位など）に固定されるため、図１４（Ｂ）に示すように、トランジスタ１０１のソー
スまたはドレインの他方を配線１３２と接続してもよい。当該構成とすることで、配線１
２６を削減することができ、開口率を向上させることができる。
ン電位など）に固定されるため、図１４（Ｂ）に示すように、トランジスタ１０１のソー
スまたはドレインの他方を配線１３２と接続してもよい。当該構成とすることで、配線１
２６を削減することができ、開口率を向上させることができる。
【0174】
次に、図３に示す表示装置の画素１０のシミュレーション結果を説明する。シミュレーシ
ョンは４画素で行い、うち一つの画素（図１５（Ａ）参照）の液晶素子（Ｃｌｃ）の一方
の電極が接続されるノードＮの電圧変化を算出した。シミュレーションに用いたパラメー
タは以下の通りであり、トランジスタサイズはＬ／Ｗ＝４μｍ／４μｍ（画素１０が有す
るトランジスタ）、容量素子Ｃ＋、Ｃ－の容量値は５００ｆＦ、容量素子Ｃｓの容量値は
１００ｆＦ、液晶素子Ｃｌｃの容量値は１００ｆＦ、共通電極ＶＣＯＭおよびＴＣＯＭは
０Ｖとした。また、トランジスタのゲートに印加する電圧は、“Ｈ”として＋１５Ｖ、“
Ｌ”として－５Ｖとした。なお、回路シミュレーションソフトウェアにはＳＰＩＣＥを用
いた。
ョンは４画素で行い、うち一つの画素（図１５（Ａ）参照）の液晶素子（Ｃｌｃ）の一方
の電極が接続されるノードＮの電圧変化を算出した。シミュレーションに用いたパラメー
タは以下の通りであり、トランジスタサイズはＬ／Ｗ＝４μｍ／４μｍ（画素１０が有す
るトランジスタ）、容量素子Ｃ＋、Ｃ－の容量値は５００ｆＦ、容量素子Ｃｓの容量値は
１００ｆＦ、液晶素子Ｃｌｃの容量値は１００ｆＦ、共通電極ＶＣＯＭおよびＴＣＯＭは
０Ｖとした。また、トランジスタのゲートに印加する電圧は、“Ｈ”として＋１５Ｖ、“
Ｌ”として－５Ｖとした。なお、回路シミュレーションソフトウェアにはＳＰＩＣＥを用
いた。
【0175】
図１５（Ｂ）はシミュレーションに用いたタイミングチャートである。負極性駆動、正極
性駆動の順で数回の繰り返しを行うものとした。シミュレーションは、ＯＣＢモード等を
対象としたノードＮに一定以上の電圧を保持できる動作Ａと、通常の液晶を対象とした動
作Ｂ（出力２倍動作など）について行った。前者では、“ＲＥＳ－”は－２Ｖ、“ＲＥＳ
＋”は＋２Ｖ、Ｗ＋は－４Ｖ、Ｄ－は－５Ｖ、Ｗ－は＋４Ｖ、Ｄ＋は＋５Ｖとした。後者
では、“ＲＥＳ－”および“ＲＥＳ＋”は０Ｖ、Ｗ＋は－４Ｖ、Ｄ－は－５Ｖ、Ｗ－は＋
４Ｖ、Ｄ＋は＋５Ｖとした。
性駆動の順で数回の繰り返しを行うものとした。シミュレーションは、ＯＣＢモード等を
対象としたノードＮに一定以上の電圧を保持できる動作Ａと、通常の液晶を対象とした動
作Ｂ（出力２倍動作など）について行った。前者では、“ＲＥＳ－”は－２Ｖ、“ＲＥＳ
＋”は＋２Ｖ、Ｗ＋は－４Ｖ、Ｄ－は－５Ｖ、Ｗ－は＋４Ｖ、Ｄ＋は＋５Ｖとした。後者
では、“ＲＥＳ－”および“ＲＥＳ＋”は０Ｖ、Ｗ＋は－４Ｖ、Ｄ－は－５Ｖ、Ｗ－は＋
４Ｖ、Ｄ＋は＋５Ｖとした。
【0176】
図１６（Ａ）は、動作Ａのシミュレーション結果である。横軸は時間、縦軸はノードＮの
電圧である。グラフ中央の０Ｖを境に、上側が正極性動作、下側が負極性動作を示してい
る。始めの負極性動作では、それ以前の動作によるＷ－の書き込みがないため、電圧が低
めとなっているが、その他の動作においては入力したデータよりも重み分高い電圧が出力
されることが確認できた。また、各出力動作の前後には、オフセット電圧に相当する“Ｒ
ＥＳ＋“または“ＲＥＳ－“に保持されている期間が確認でき、ノードＮが一定の電圧以
下に保持されないことが確認できた。当該結果から、ＯＣＢモードの液晶素子を用いた場
合は、ベンド配向からスプレイ配向に戻ることを抑制することができことが検証された。
電圧である。グラフ中央の０Ｖを境に、上側が正極性動作、下側が負極性動作を示してい
る。始めの負極性動作では、それ以前の動作によるＷ－の書き込みがないため、電圧が低
めとなっているが、その他の動作においては入力したデータよりも重み分高い電圧が出力
されることが確認できた。また、各出力動作の前後には、オフセット電圧に相当する“Ｒ
ＥＳ＋“または“ＲＥＳ－“に保持されている期間が確認でき、ノードＮが一定の電圧以
下に保持されないことが確認できた。当該結果から、ＯＣＢモードの液晶素子を用いた場
合は、ベンド配向からスプレイ配向に戻ることを抑制することができことが検証された。
【0177】
図１６（Ｂ）は、動作Ｂのシミュレーション結果である。動作Ａと同様に、始めの負極性
動作では、それ以前の動作によるＷ－の書き込みがないため、電圧が低めとなっている。
その他の動作においては入力したデータよりも高い電圧が出力されることが確認できた。
また、動作Ａ、Ｂにおいて、極性動作が変化する期間を経ても重みが保持できることが確
認できた。
動作では、それ以前の動作によるＷ－の書き込みがないため、電圧が低めとなっている。
その他の動作においては入力したデータよりも高い電圧が出力されることが確認できた。
また、動作Ａ、Ｂにおいて、極性動作が変化する期間を経ても重みが保持できることが確
認できた。
【0178】
また、図１７に示すタイミングチャートを用い、図１５（Ａ）に示す画素にて、高電圧を
生成する動作の検証を行った。当該動作は、容量素子Ｃ＋、Ｃ－、Ｃｓの３つを使ってノ
ードＮの電位を持ち上げる動作である。ここで、ＳＶＤＤは＋５Ｖ、ＳＶＳＳは－５Ｖと
した。図１８にシミュレーション結果を示す。当該動作を行うことにより、電源電圧のＳ
ＶＤＤの３倍近くの電圧が得られることが確認できた。当該結果から、ＯＣＢモードの液
晶素子を用いた場合に、ベンド配向を行うことができることが検証された。
生成する動作の検証を行った。当該動作は、容量素子Ｃ＋、Ｃ－、Ｃｓの３つを使ってノ
ードＮの電位を持ち上げる動作である。ここで、ＳＶＤＤは＋５Ｖ、ＳＶＳＳは－５Ｖと
した。図１８にシミュレーション結果を示す。当該動作を行うことにより、電源電圧のＳ
ＶＤＤの３倍近くの電圧が得られることが確認できた。当該結果から、ＯＣＢモードの液
晶素子を用いた場合に、ベンド配向を行うことができることが検証された。
【0179】
以上のシミュレーション結果により、本発明の一態様の効果を確認することができた。
【0180】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが
可能である。
可能である。
【0181】
（実施の形態２）
本実施の形態では、液晶素子を用いた表示装置の構成例について説明する。なお、本実施
の形態においては、実施の形態１で説明した表示装置の要素、動作および機能の説明は省
略する。
本実施の形態では、液晶素子を用いた表示装置の構成例について説明する。なお、本実施
の形態においては、実施の形態１で説明した表示装置の要素、動作および機能の説明は省
略する。
【0182】
図１９（Ａ）乃至（Ｃ）は、本発明の一態様を用いることのできる表示装置の構成を示す
図である。
図である。
【0183】
【0184】
表示部２１５には、実施の形態１で説明した画素１０等を設けることができる。なお、以
下に説明する走査線駆動回路はゲートドライバ、信号線駆動回路はソースドライバに相当
する。
下に説明する走査線駆動回路はゲートドライバ、信号線駆動回路はソースドライバに相当
する。
【0185】
図１９（Ａ）では、走査線駆動回路２２１ａ、信号線駆動回路２３１ａ、信号線駆動回路
２３２ａ、および共通線駆動回路２４１ａは、それぞれがプリント基板４０４１上に設け
られた集積回路４０４２を複数有する。集積回路４０４２は、単結晶半導体または多結晶
半導体で形成されている。共通線駆動回路２４１ａは、実施の形態１に示した配線１２６
、１３２、１３３などに規定の電位を供給する機能を有する。
２３２ａ、および共通線駆動回路２４１ａは、それぞれがプリント基板４０４１上に設け
られた集積回路４０４２を複数有する。集積回路４０４２は、単結晶半導体または多結晶
半導体で形成されている。共通線駆動回路２４１ａは、実施の形態１に示した配線１２６
、１３２、１３３などに規定の電位を供給する機能を有する。
【0186】
走査線駆動回路２２１ａ、共通線駆動回路２４１ａ、信号線駆動回路２３１ａ、および信
号線駆動回路２３２ａに与えられる各種信号および電位は、ＦＰＣ（ＦＰＣ：Ｆｌｅｘｉ
ｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）４０１８を介して供給される。
号線駆動回路２３２ａに与えられる各種信号および電位は、ＦＰＣ（ＦＰＣ：Ｆｌｅｘｉ
ｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）４０１８を介して供給される。
【0187】
走査線駆動回路２２１ａおよび共通線駆動回路２４１ａが有する集積回路４０４２は、表
示部２１５に選択信号を供給する機能を有する。信号線駆動回路２３１ａおよび信号線駆
動回路２３２ａが有する集積回路４０４２は、表示部２１５に画像データを供給する機能
を有する。集積回路４０４２は、第１の基板４００１上のシール材４００５によって囲ま
れている領域とは異なる領域に実装されている。
示部２１５に選択信号を供給する機能を有する。信号線駆動回路２３１ａおよび信号線駆
動回路２３２ａが有する集積回路４０４２は、表示部２１５に画像データを供給する機能
を有する。集積回路４０４２は、第１の基板４００１上のシール材４００５によって囲ま
れている領域とは異なる領域に実装されている。
【0188】
なお、集積回路４０４２の接続方法は、特に限定されるものではなく、ワイヤボンディン
グ法、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）法、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ
Ｐａｃｋａｇｅ）法、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法などを用いることができる
。
グ法、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）法、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ
Ｐａｃｋａｇｅ）法、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法などを用いることができる
。
【0189】
図１９（Ｂ）は、信号線駆動回路２３１ａおよび信号線駆動回路２３２ａに含まれる集積
回路４０４２をＣＯＧ法により実装する例を示している。また、駆動回路の一部または全
体を表示部２１５と同じ基板上に一体形成して、システムオンパネルを形成することがで
きる。
回路４０４２をＣＯＧ法により実装する例を示している。また、駆動回路の一部または全
体を表示部２１５と同じ基板上に一体形成して、システムオンパネルを形成することがで
きる。
【0190】
図１９（Ｂ）では、走査線駆動回路２２１ａおよび共通線駆動回路２４１ａを、表示部２
１５と同じ基板上に形成する例を示している。駆動回路を表示部２１５内の画素回路と同
時に形成することで、部品点数を削減することができる。よって、生産性を高めることが
できる。
１５と同じ基板上に形成する例を示している。駆動回路を表示部２１５内の画素回路と同
時に形成することで、部品点数を削減することができる。よって、生産性を高めることが
できる。
【0191】
また、図１９（Ｂ）では、第１の基板４００１上に設けられた表示部２１５と、走査線駆
動回路２２１ａおよび共通線駆動回路２４１ａと、を囲むようにして、シール材４００５
が設けられている。また表示部２１５、走査線駆動回路２２１ａ、および共通線駆動回路
２４１ａの上に第２の基板４００６が設けられている。よって、表示部２１５、走査線駆
動回路２２１ａ、および共通線駆動回路２４１ａは、第１の基板４００１とシール材４０
０５と第２の基板４００６とによって、表示素子と共に封止されている。
動回路２２１ａおよび共通線駆動回路２４１ａと、を囲むようにして、シール材４００５
が設けられている。また表示部２１５、走査線駆動回路２２１ａ、および共通線駆動回路
２４１ａの上に第２の基板４００６が設けられている。よって、表示部２１５、走査線駆
動回路２２１ａ、および共通線駆動回路２４１ａは、第１の基板４００１とシール材４０
０５と第２の基板４００６とによって、表示素子と共に封止されている。
【0192】
また、図１９（Ｂ）では、信号線駆動回路２３１ａおよび信号線駆動回路２３２ａを別途
形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない
。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線
駆動回路の一部を別途形成して実装しても良い。また、図１９（Ｃ）に示すように、信号
線駆動回路２３１ａおよび信号線駆動回路２３２ａを表示部２１５と同じ基板上に形成し
てもよい。
形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない
。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線
駆動回路の一部を別途形成して実装しても良い。また、図１９（Ｃ）に示すように、信号
線駆動回路２３１ａおよび信号線駆動回路２３２ａを表示部２１５と同じ基板上に形成し
てもよい。
【0193】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む場合がある。
を含むＩＣ等を実装した状態にあるモジュールとを含む場合がある。
【0194】
また第１の基板上に設けられた表示部および走査線駆動回路は、トランジスタを複数有し
ている。当該トランジスタとして、上記実施の形態で示したトランジスタを適用すること
ができる。
ている。当該トランジスタとして、上記実施の形態で示したトランジスタを適用すること
ができる。
【0195】
周辺駆動回路が有するトランジスタと、表示部の画素回路が有するトランジスタの構造は
同じであってもよく、異なっていてもよい。周辺駆動回路が有するトランジスタは、全て
同じ構造のトランジスタであってもよく、２種類以上の構造のトランジスタを有していて
もよい。同様に、画素回路が有するトランジスタは、全て同じ構造のトランジスタであっ
てもよく、２種類以上の構造のトランジスタを有していてもよい。
同じであってもよく、異なっていてもよい。周辺駆動回路が有するトランジスタは、全て
同じ構造のトランジスタであってもよく、２種類以上の構造のトランジスタを有していて
もよい。同様に、画素回路が有するトランジスタは、全て同じ構造のトランジスタであっ
てもよく、２種類以上の構造のトランジスタを有していてもよい。
【0196】
【0197】
本発明の一態様のタッチパネルが有する検知素子（センサ素子ともいう）に限定は無い。
指やスタイラスなどの被検知体の近接または接触を検知することのできる様々なセンサを
、検知素子として適用することができる。
指やスタイラスなどの被検知体の近接または接触を検知することのできる様々なセンサを
、検知素子として適用することができる。
【0198】
センサの方式としては、例えば、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方
式、光学方式、感圧方式など様々な方式を用いることができる。
式、光学方式、感圧方式など様々な方式を用いることができる。
【0199】
本実施の形態では、静電容量方式の検知素子を有するタッチパネルを例に挙げて説明する
。
。
【0200】
静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。また、投影
型静電容量方式としては、自己容量方式、相互容量方式等がある。相互容量方式を用いる
と、同時多点検知が可能となるため好ましい。
型静電容量方式としては、自己容量方式、相互容量方式等がある。相互容量方式を用いる
と、同時多点検知が可能となるため好ましい。
【0201】
本発明の一態様のタッチパネルは、別々に作製された表示装置と検知素子とを貼り合わせ
る構成、表示素子を支持する基板および対向基板の一方または双方に検知素子を構成する
電極等を設ける構成等、様々な構成を適用することができる。
る構成、表示素子を支持する基板および対向基板の一方または双方に検知素子を構成する
電極等を設ける構成等、様々な構成を適用することができる。
【0202】
図２０（Ａ）、（Ｂ）に、タッチパネルの一例を示す。図２０（Ａ）は、タッチパネル４
２１０の斜視図である。図２０（Ｂ）は、入力装置４２００の斜視概略図である。なお、
明瞭化のため、代表的な構成要素のみを示している。
２１０の斜視図である。図２０（Ｂ）は、入力装置４２００の斜視概略図である。なお、
明瞭化のため、代表的な構成要素のみを示している。
【0203】
タッチパネル４２１０は、別々に作製された表示装置と検知素子とを貼り合わせた構成で
ある。
ある。
【0204】
タッチパネル４２１０は、入力装置４２００と、表示装置とを有し、これらが重ねて設け
られている。
られている。
【0205】
入力装置４２００は、基板４２６３、電極４２２７、電極４２２８、複数の配線４２３７
、複数の配線４２３８および複数の配線４２３９を有する。例えば、電極４２２７は配線
４２３７または配線４２３９と電気的に接続することができる。また、電極４２２８は配
線４２３９と電気的に接続することができる。ＦＰＣ４２７２ｂは、複数の配線４２３７
および複数の配線４２３８の各々と電気的に接続する。ＦＰＣ４２７２ｂにはＩＣ４２７
３ｂを設けることができる。
、複数の配線４２３８および複数の配線４２３９を有する。例えば、電極４２２７は配線
４２３７または配線４２３９と電気的に接続することができる。また、電極４２２８は配
線４２３９と電気的に接続することができる。ＦＰＣ４２７２ｂは、複数の配線４２３７
および複数の配線４２３８の各々と電気的に接続する。ＦＰＣ４２７２ｂにはＩＣ４２７
３ｂを設けることができる。
【0206】
または、表示装置の第１の基板４００１と第２の基板４００６との間にタッチセンサを設
けてもよい。第１の基板４００１と第２の基板４００６との間にタッチセンサを設ける場
合は、静電容量方式のタッチセンサのほか、光電変換素子を用いた光学式のタッチセンサ
を適用してもよい。
けてもよい。第１の基板４００１と第２の基板４００６との間にタッチセンサを設ける場
合は、静電容量方式のタッチセンサのほか、光電変換素子を用いた光学式のタッチセンサ
を適用してもよい。
【0207】
図２１は、図１９（Ｂ）中でＮ１－Ｎ２の鎖線で示した部位の断面図である。図２１に示
す表示装置は電極４０１５を有しており、電極４０１５はＦＰＣ４０１８が有する端子と
異方性導電層４０１９を介して、電気的に接続されている。また、図２１では、電極４０
１５は、絶縁層４１１２、絶縁層４１１１、および絶縁層４１１０に形成された開口にお
いて配線４０１４と電気的に接続されている。
す表示装置は電極４０１５を有しており、電極４０１５はＦＰＣ４０１８が有する端子と
異方性導電層４０１９を介して、電気的に接続されている。また、図２１では、電極４０
１５は、絶縁層４１１２、絶縁層４１１１、および絶縁層４１１０に形成された開口にお
いて配線４０１４と電気的に接続されている。
【0208】
電極４０１５は、第１の電極層４０３０と同じ導電層から形成され、配線４０１４は、ト
ランジスタ４０１０、およびトランジスタ４０１１のソース電極およびドレイン電極と同
じ導電層で形成されている。
ランジスタ４０１０、およびトランジスタ４０１１のソース電極およびドレイン電極と同
じ導電層で形成されている。
【0209】
また、第１の基板４００１上に設けられた表示部２１５と走査線駆動回路２２１ａは、ト
ランジスタを複数有しており、図２１では、表示部２１５に含まれるトランジスタ４０１
０、および走査線駆動回路２２１ａに含まれるトランジスタ４０１１を例示している。な
お、図２１では、トランジスタ４０１０およびトランジスタ４０１１としてボトムゲート
型のトランジスタを例示しているが、トップゲート型のトランジスタであってもよい。
ランジスタを複数有しており、図２１では、表示部２１５に含まれるトランジスタ４０１
０、および走査線駆動回路２２１ａに含まれるトランジスタ４０１１を例示している。な
お、図２１では、トランジスタ４０１０およびトランジスタ４０１１としてボトムゲート
型のトランジスタを例示しているが、トップゲート型のトランジスタであってもよい。
【0210】
図２１では、トランジスタ４０１０およびトランジスタ４０１１上に絶縁層４１１２が設
けられている。
けられている。
【0211】
また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１０２上に設けら
れている。また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１１１
上に形成された電極４０１７を有する。電極４０１７はバックゲート電極として機能する
ことができる。
れている。また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１１１
上に形成された電極４０１７を有する。電極４０１７はバックゲート電極として機能する
ことができる。
【0212】
また、図２１に示す表示装置は、容量素子４０２０を有する。容量素子４０２０は、トラ
ンジスタ４０１０のゲート電極と同じ工程で形成された電極４０２１と、ソース電極およ
びドレイン電極と同じ工程で形成された電極と、を有する。それぞれの電極は、絶縁層４
１０３を介して重なっている。
ンジスタ４０１０のゲート電極と同じ工程で形成された電極４０２１と、ソース電極およ
びドレイン電極と同じ工程で形成された電極と、を有する。それぞれの電極は、絶縁層４
１０３を介して重なっている。
【0213】
一般に、表示装置の画素部に設けられる容量素子の容量は、画素部に配置されるトランジ
スタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。容
量素子の容量は、トランジスタのオフ電流等を考慮して設定すればよい。
スタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。容
量素子の容量は、トランジスタのオフ電流等を考慮して設定すればよい。
【0214】
表示部２１５に設けられたトランジスタ４０１０は表示素子と電気的に接続する。図２１
は、表示素子として液晶素子を用いた液晶表示装置の一例である。図２１において、表示
素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、および
液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶
縁層４０３２、絶縁層４０３３が設けられている。第２の電極層４０３１は第２の基板４
００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１は液晶層４００８を
介して重畳する。
は、表示素子として液晶素子を用いた液晶表示装置の一例である。図２１において、表示
素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、および
液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶
縁層４０３２、絶縁層４０３３が設けられている。第２の電極層４０３１は第２の基板４
００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１は液晶層４００８を
介して重畳する。
【0215】
液晶素子４０１３として、様々なモードが適用された液晶素子を用いることができる。例
えば、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＴＮ（Ｔｗｉｓｔｅｄ
Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、Ａ
ＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）
モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｅｎｄ）モード、Ｆ
ＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ
（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＥＣ
Ｂ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）
モード、ＶＡ－ＩＰＳモード、ゲストホストモード等が適用された液晶素子を用いること
ができる。
えば、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＴＮ（Ｔｗｉｓｔｅｄ
Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、Ａ
ＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）
モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｅｎｄ）モード、Ｆ
ＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ
（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＥＣ
Ｂ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）
モード、ＶＡ－ＩＰＳモード、ゲストホストモード等が適用された液晶素子を用いること
ができる。
【0216】
また、本実施の形態に示す液晶表示装置にノーマリーブラック型の液晶表示装置、例えば
垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置を適用してもよい。垂直配向モ
ードとしては、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅ
ｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることが
できる。
垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置を適用してもよい。垂直配向モ
ードとしては、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅ
ｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることが
できる。
【0217】
なお、液晶素子は、液晶の光学変調作用によって光の透過または非透過を制御する素子で
ある。液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または
斜め方向の電界を含む）によって制御される。液晶素子に用いる液晶としては、サーモト
ロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ
Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液
晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメ
クチック相、キュービック相、カイラルネマチック相、等方相等を示す。
ある。液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または
斜め方向の電界を含む）によって制御される。液晶素子に用いる液晶としては、サーモト
ロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ
Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液
晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメ
クチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【0218】
図２１では、縦電界方式の液晶素子を有する表示装置の例を示したが、本発明の一態様に
は、横電界方式の液晶素子を有する表示装置を適用することができる。横電界方式を採用
する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一
つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移す
る直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を
改善するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層４００８に用
いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的
等方性を示す。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理
が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理
も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ
、作製工程中の液晶表示装置の不良または破損を軽減することができる。
は、横電界方式の液晶素子を有する表示装置を適用することができる。横電界方式を採用
する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一
つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移す
る直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を
改善するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層４００８に用
いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的
等方性を示す。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理
が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理
も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ
、作製工程中の液晶表示装置の不良または破損を軽減することができる。
【0219】
また、スペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペー
サであり、第１の電極層４０３０と第２の電極層４０３１との間隔（セルギャップ）を制
御するために設けられている。なお球状のスペーサを用いていても良い。
サであり、第１の電極層４０３０と第２の電極層４０３１との間隔（セルギャップ）を制
御するために設けられている。なお球状のスペーサを用いていても良い。
【0220】
また、必要に応じて、ブラックマトリクス（遮光層）、着色層（カラーフィルタ）、偏光
部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けてもよい。
例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバッ
クライト、サイドライトなどを用いてもよい。また、上記バックライト、およびサイドラ
イトとして、マイクロＬＥＤなどを用いても良い。
部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けてもよい。
例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバッ
クライト、サイドライトなどを用いてもよい。また、上記バックライト、およびサイドラ
イトとして、マイクロＬＥＤなどを用いても良い。
【0221】
図２１に示す表示装置では、基板４００６と第２の電極層４０３１の間に、遮光層４１３
２、着色層４１３１、絶縁層４１３３が設けられている。
２、着色層４１３１、絶縁層４１３３が設けられている。
【0222】
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金
属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は
、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また
、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光
を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を
含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、
装置を共通化できるほか工程を簡略化できるため好ましい。
属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は
、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また
、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光
を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を
含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、
装置を共通化できるほか工程を簡略化できるため好ましい。
【0223】
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含ま
れた樹脂材料などが挙げられる。遮光層および着色層は、例えば、インクジェット法など
を用いて形成することができる。
れた樹脂材料などが挙げられる。遮光層および着色層は、例えば、インクジェット法など
を用いて形成することができる。
【0224】
また、図２１に示す表示装置は、絶縁層４１１１と絶縁層４１０４を有する。絶縁層４１
１１と絶縁層４１０４として、不純物元素を透過しにくい絶縁層を用いる。絶縁層４１１
１と絶縁層４１０４でトランジスタの半導体層を挟むことで、外部からの不純物の浸入を
防ぐことができる。
１１と絶縁層４１０４として、不純物元素を透過しにくい絶縁層を用いる。絶縁層４１１
１と絶縁層４１０４でトランジスタの半導体層を挟むことで、外部からの不純物の浸入を
防ぐことができる。
【0225】
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【0226】
なお、図２２に示すように、トランジスタや容量素子が高さ方向に重なる領域を有するよ
うなスタック構造としてもよい。例えば、駆動回路を構成するトランジスタ４０１１およ
びトランジスタ４０２２を重ねて配置すれば、狭額縁の表示装置とすることができる。ま
た、画素回路を構成するトランジスタ４０１０、トランジスタ４０２３、容量素子４０２
０などが一部でも重なる領域を有するように配置すれば開口率や解像度を向上させること
ができる。
うなスタック構造としてもよい。例えば、駆動回路を構成するトランジスタ４０１１およ
びトランジスタ４０２２を重ねて配置すれば、狭額縁の表示装置とすることができる。ま
た、画素回路を構成するトランジスタ４０１０、トランジスタ４０２３、容量素子４０２
０などが一部でも重なる領域を有するように配置すれば開口率や解像度を向上させること
ができる。
【0227】
また、画素回路において、電極や配線に可視光に対して透光性の高い透光性導電膜を用い
ることで、画素内の光の透過率を高めることができ、実質的に開口率を向上させることが
できる。なお、ＯＳトランジスタを用いる場合は半導体層も透光性を有するため、さらに
開口率を高めることができる。これらは、トランジスタ等をスタック構造としない場合に
おいても有効である。
ることで、画素内の光の透過率を高めることができ、実質的に開口率を向上させることが
できる。なお、ＯＳトランジスタを用いる場合は半導体層も透光性を有するため、さらに
開口率を高めることができる。これらは、トランジスタ等をスタック構造としない場合に
おいても有効である。
【0228】
また、液晶表示装置と発光装置を組み合わせて表示装置を構成としてもよい。
【0229】
発光装置は表示面の逆側、または表示面の端部に配置される。発光装置は表示素子に光を
供給する機能を有する。発光装置は、バックライトとも呼ぶことができる。
供給する機能を有する。発光装置は、バックライトとも呼ぶことができる。
【0230】
ここで、発光装置は、板状またはシート状の導光部（導光板ともいう）と、異なる色の光
を呈する複数の発光素子を有することができる。当該発光素子を導光部の側面近傍に配置
すると、導光部側面から内部へ光を発することができる。導光部は光路を変更する機構（
光取り出し機構ともいう）を有しており、これにより、発光装置は表示パネルの画素部に
光を均一に照射することができる。または、導光部を設けず、画素の直下に発光装置を配
置する構成としてもよい。
を呈する複数の発光素子を有することができる。当該発光素子を導光部の側面近傍に配置
すると、導光部側面から内部へ光を発することができる。導光部は光路を変更する機構（
光取り出し機構ともいう）を有しており、これにより、発光装置は表示パネルの画素部に
光を均一に照射することができる。または、導光部を設けず、画素の直下に発光装置を配
置する構成としてもよい。
【0231】
発光装置は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色の発光素子を有することが好ま
しい。さらに白色（Ｗ）の発光素子を有していてもよい。これら発光素子として発光ダイ
オード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いることが好ましい
。
しい。さらに白色（Ｗ）の発光素子を有していてもよい。これら発光素子として発光ダイ
オード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いることが好ましい
。
【0232】
さらに、発光素子は、その発光スペクトルの半値全幅（ＦＷＨＭ：Ｆｕｌｌ Ｗｉｄｔｈ
ａｔ Ｈａｌｆ Ｍａｘｉｍｕｍ）が、５０ｎｍ以下、好ましくは４０ｎｍ以下、より
好ましくは３０ｎｍ以下、さらに好ましくは２０ｎｍ以下である、極めて色純度の高い発
光素子であることが好ましい。なお、発光スペクトルの半値全幅は、小さければ小さいほ
どよいが、例えば１ｎｍ以上とすることができる。これにより、カラー表示を行う際に、
色再現性が高い鮮やかな表示を行うことができる。
ａｔ Ｈａｌｆ Ｍａｘｉｍｕｍ）が、５０ｎｍ以下、好ましくは４０ｎｍ以下、より
好ましくは３０ｎｍ以下、さらに好ましくは２０ｎｍ以下である、極めて色純度の高い発
光素子であることが好ましい。なお、発光スペクトルの半値全幅は、小さければ小さいほ
どよいが、例えば１ｎｍ以上とすることができる。これにより、カラー表示を行う際に、
色再現性が高い鮮やかな表示を行うことができる。
【0233】
また、赤色の発光素子は、発光スペクトルのピーク波長が、６２５ｎｍ以上６５０ｎｍ以
下の範囲内に位置する素子を用いることが好ましい。また、緑色の発光素子は、発光スペ
クトルのピーク波長が、５１５ｎｍ以上５４０ｎｍ以下の範囲内に位置する素子を用いる
ことが好ましい。青色の発光素子は、発光スペクトルのピーク波長が、４４５ｎｍ以上４
７０ｎｍ以下の範囲内に位置する素子を用いることが好ましい。
下の範囲内に位置する素子を用いることが好ましい。また、緑色の発光素子は、発光スペ
クトルのピーク波長が、５１５ｎｍ以上５４０ｎｍ以下の範囲内に位置する素子を用いる
ことが好ましい。青色の発光素子は、発光スペクトルのピーク波長が、４４５ｎｍ以上４
７０ｎｍ以下の範囲内に位置する素子を用いることが好ましい。
【0234】
表示装置は、３色の発光素子を順次点滅させるとともに、これと同期させて画素を駆動し
、継時加法混色法に基づいてカラー表示を行うことができる。当該駆動方法は、フィール
ドシーケンシャル駆動とも呼ぶことができる。
、継時加法混色法に基づいてカラー表示を行うことができる。当該駆動方法は、フィール
ドシーケンシャル駆動とも呼ぶことができる。
【0235】
フィールドシーケンシャル駆動では、鮮やかなカラー画像を表示することができる。また
、滑らかな動画像を表示することができる。また上記駆動方法を用いることで、１つの画
素を複数の異なる色の副画素で構成する必要がなく、１つの画素の有効反射面積（有効表
示面積、開口率ともいう）を大きくできるため、明るい表示を行うことができる。さらに
、画素にカラーフィルタを設ける必要がないため、画素の透過率も向上させることもでき
、さらに明るい表示を行うことができる。また、作製工程を簡略化でき、作製コストを低
減することができる。
、滑らかな動画像を表示することができる。また上記駆動方法を用いることで、１つの画
素を複数の異なる色の副画素で構成する必要がなく、１つの画素の有効反射面積（有効表
示面積、開口率ともいう）を大きくできるため、明るい表示を行うことができる。さらに
、画素にカラーフィルタを設ける必要がないため、画素の透過率も向上させることもでき
、さらに明るい表示を行うことができる。また、作製工程を簡略化でき、作製コストを低
減することができる。
【0236】
図２３（Ａ）、（Ｂ）は、フィールドシーケンシャル駆動が可能な表示装置の断面概略図
の一例である。当該表示装置の基板４００１側にはＲＧＢ各色の発光が可能なバックライ
トユニットが設けられる。なお、フィールドシーケンシャル駆動では、ＲＧＢ各色の時分
割発光で色を表現するため、カラーフィルタは不要となる。
の一例である。当該表示装置の基板４００１側にはＲＧＢ各色の発光が可能なバックライ
トユニットが設けられる。なお、フィールドシーケンシャル駆動では、ＲＧＢ各色の時分
割発光で色を表現するため、カラーフィルタは不要となる。
【0237】
図２３（Ａ）に示すバックライトユニット４３４０ａは、画素の直下に拡散板４３５２を
介して発光素子４３４２が複数設けられた構成である。拡散板４３５２は、発光素子４３
４２から基板４００１側に射出された光を拡散し、表示部面内の輝度を均一化する機能を
有する。発光素子４３４２と拡散板４３５２との間には、必要に応じて偏光板を設けても
よい。また、拡散板４３５２は不要であれば設けなくてもよい。また、遮光層４１３２を
省いた構成としてもよい。
介して発光素子４３４２が複数設けられた構成である。拡散板４３５２は、発光素子４３
４２から基板４００１側に射出された光を拡散し、表示部面内の輝度を均一化する機能を
有する。発光素子４３４２と拡散板４３５２との間には、必要に応じて偏光板を設けても
よい。また、拡散板４３５２は不要であれば設けなくてもよい。また、遮光層４１３２を
省いた構成としてもよい。
【0238】
バックライトユニット４３４０ａは、発光素子４３４２を多く搭載することができるため
、明るい表示が可能となる。また、導光板は不要であり、発光素子４３４２の光の効率を
損ないにくい利点がある。なお、必要に応じて発光素子４３４２に光拡散用のレンズ４３
４４を設けてもよい。
、明るい表示が可能となる。また、導光板は不要であり、発光素子４３４２の光の効率を
損ないにくい利点がある。なお、必要に応じて発光素子４３４２に光拡散用のレンズ４３
４４を設けてもよい。
【0239】
図２３（Ｂ）に示すバックライトユニット４３４０ｂは、画素の直下に拡散板４３５２を
介して導光板４３４１が設けられた構成である。導光板４３４１の端部には発光素子４３
４２が複数設けられる。導光板４３４１は、拡散板４３５２とは逆側に凹凸形状を有し、
導波した光を当該凹凸形状で散乱して拡散板４３５２の方向に射出することができる。
介して導光板４３４１が設けられた構成である。導光板４３４１の端部には発光素子４３
４２が複数設けられる。導光板４３４１は、拡散板４３５２とは逆側に凹凸形状を有し、
導波した光を当該凹凸形状で散乱して拡散板４３５２の方向に射出することができる。
【0240】
発光素子４３４２は、プリント基板４３４７に固定することができる。なお、図２３（Ｂ
）では、ＲＧＢ各色の発光素子４３４２が重なるように図示しているが、奥行方向にＲＧ
Ｂ各色の発光素子４３４２が並ぶように配置することもできる。また、導光板４３４１に
おいて、発光素子４３４２とは反対側の側面には、可視光を反射する反射層４３４８を設
けてもよい。
）では、ＲＧＢ各色の発光素子４３４２が重なるように図示しているが、奥行方向にＲＧ
Ｂ各色の発光素子４３４２が並ぶように配置することもできる。また、導光板４３４１に
おいて、発光素子４３４２とは反対側の側面には、可視光を反射する反射層４３４８を設
けてもよい。
【0241】
バックライトユニット４３４０ｂは、発光素子４３４２を少なくすることができるため、
低コストかつ薄型とすることができる。
低コストかつ薄型とすることができる。
【0242】
また、液晶素子には、光散乱型液晶素子を用いてもよい。光散乱型液晶素子としては、液
晶と高分子の複合材料を有する素子を用いることが好ましい。例えば、高分子分散型液晶
素子を用いることができる。または、高分子ネットワーク型液晶（ＰＮＬＣ（Ｐｏｌｙｍ
ｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ））素子を用いてもよい。
晶と高分子の複合材料を有する素子を用いることが好ましい。例えば、高分子分散型液晶
素子を用いることができる。または、高分子ネットワーク型液晶（ＰＮＬＣ（Ｐｏｌｙｍ
ｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ））素子を用いてもよい。
【0243】
光散乱型液晶素子は、一対の電極で挟まれる樹脂部の３次元ネットワーク構造中に液晶部
が設けられた構造である。液晶部に用いる材料としては、例えばネマティック液晶を用い
ることができる。また、樹脂部としては光硬化樹脂を用いることができる。光硬化樹脂は
、例えば、アクリレート、メタクリレートなどの単官能モノマー、ジアクリレート、トリ
アクリレート、ジメタクリレート、トリメタクリレートなどの多官能モノマー、または、
これらを混合させた重合性化合物を用いることができる。
が設けられた構造である。液晶部に用いる材料としては、例えばネマティック液晶を用い
ることができる。また、樹脂部としては光硬化樹脂を用いることができる。光硬化樹脂は
、例えば、アクリレート、メタクリレートなどの単官能モノマー、ジアクリレート、トリ
アクリレート、ジメタクリレート、トリメタクリレートなどの多官能モノマー、または、
これらを混合させた重合性化合物を用いることができる。
【0244】
光散乱型液晶素子は液晶材料の屈折率の異方性を利用し、光を透過または散乱させること
により表示を行う。また、樹脂部も屈折率の異方性を有していてもよい。光散乱型液晶素
子に印加される電圧に従って液晶分子が一定方向に配列するとき、液晶部と樹脂部の屈折
率の差が小さくなる方向が発生し、当該方向に沿って入射する光は液晶部で散乱されるこ
となく透過する。したがって、光散乱型液晶素子は当該方向からは透明な状態に視認され
る。一方で、印加される電圧に従って液晶分子の配列がランダムとなるとき、液晶部と樹
脂部の屈折率の差に大きな変化が生じないため、入射する光は液晶部で散乱される。した
がって、光散乱型液晶素子は視認の方向を問わず不透明の状態となる。
により表示を行う。また、樹脂部も屈折率の異方性を有していてもよい。光散乱型液晶素
子に印加される電圧に従って液晶分子が一定方向に配列するとき、液晶部と樹脂部の屈折
率の差が小さくなる方向が発生し、当該方向に沿って入射する光は液晶部で散乱されるこ
となく透過する。したがって、光散乱型液晶素子は当該方向からは透明な状態に視認され
る。一方で、印加される電圧に従って液晶分子の配列がランダムとなるとき、液晶部と樹
脂部の屈折率の差に大きな変化が生じないため、入射する光は液晶部で散乱される。した
がって、光散乱型液晶素子は視認の方向を問わず不透明の状態となる。
【0245】
図２４（Ａ）は、図２３（Ａ）の表示装置の液晶素子４０１３を光散乱型液晶素子４０１
６に置き換えた構成である。光散乱型液晶素子４０１６は、液晶部および樹脂部を有する
複合層４００９、ならびに電極層４０３０、４０３１を有する。フィールドシーケンシャ
ル駆動に関する要素は、図２３（Ａ）と同じであるが、光散乱型液晶素子４０１６を用い
る場合は、配向膜および偏光板が不要となる。なお、スペーサ４０３５は球状の形態で図
示しているが、柱状であってもよい。
６に置き換えた構成である。光散乱型液晶素子４０１６は、液晶部および樹脂部を有する
複合層４００９、ならびに電極層４０３０、４０３１を有する。フィールドシーケンシャ
ル駆動に関する要素は、図２３（Ａ）と同じであるが、光散乱型液晶素子４０１６を用い
る場合は、配向膜および偏光板が不要となる。なお、スペーサ４０３５は球状の形態で図
示しているが、柱状であってもよい。
【0246】
図２４（Ｂ）は、図２３（Ｂ）の表示装置の液晶素子４０１３を光散乱型液晶素子４０１
６に置き換えた構成である。図２４（Ｂ）の構成では、光散乱型液晶素子４０１６に電圧
を印加しないときに光を透過し、電圧を印加したときに光を散乱させるモードで動作する
構成とすることが好ましい。当該構成とすることで、ノーマル状態（表示をさせない状態
）で透明な表示装置とすることができる。この場合は、光を散乱させる動作を行ったとき
にカラー表示を行うことができる。
６に置き換えた構成である。図２４（Ｂ）の構成では、光散乱型液晶素子４０１６に電圧
を印加しないときに光を透過し、電圧を印加したときに光を散乱させるモードで動作する
構成とすることが好ましい。当該構成とすることで、ノーマル状態（表示をさせない状態
）で透明な表示装置とすることができる。この場合は、光を散乱させる動作を行ったとき
にカラー表示を行うことができる。
【0247】
【0248】
図２５（Ａ）は、基板４００１が導光板としての機能を有する構成である。基板４００１
の外側の面には、凹凸形状を設けてもよい。当該構成では、導光板を別途設ける必要がな
くなるため、製造コストを低減することができる。また、当該導光板による光の減衰もな
くなるため、発光素子４３４２が射出する光を効率良く利用することができる。
の外側の面には、凹凸形状を設けてもよい。当該構成では、導光板を別途設ける必要がな
くなるため、製造コストを低減することができる。また、当該導光板による光の減衰もな
くなるため、発光素子４３４２が射出する光を効率良く利用することができる。
【0249】
図２５（Ｂ）は、複合層４００９の端部近傍から光を入射する構成である。複合層４００
９と基板４００６との界面、および複合層４００９と基板４００１との界面での全反射を
利用し、光散乱型液晶素子から外部に光を射出することができる。複合層４００９の樹脂
部には、基板４００１および基板４００６よりも屈折率が大きい材料を用いる。
９と基板４００６との界面、および複合層４００９と基板４００１との界面での全反射を
利用し、光散乱型液晶素子から外部に光を射出することができる。複合層４００９の樹脂
部には、基板４００１および基板４００６よりも屈折率が大きい材料を用いる。
【0250】
なお、発光素子４３４２は表示装置の一辺に設けるだけでなく、図２５（Ｃ）に示すよう
に対向する二辺に設けてもよい。さらに、三辺または四辺に設けてもよい。発光素子４３
４２を複数の辺に設けることで、光の減衰を補うことができ、大面積の表示素子にも対応
することができる。
に対向する二辺に設けてもよい。さらに、三辺または四辺に設けてもよい。発光素子４３
４２を複数の辺に設けることで、光の減衰を補うことができ、大面積の表示素子にも対応
することができる。
【0251】
図２５（Ｄ）は、発光素子４３４２から射出される光がミラー４３４５を介して表示装置
に導光される構成である。当該構成により表示装置に一定の角度からの導光を行いやすく
なるため、効率良く全反射光を得ることができる。
に導光される構成である。当該構成により表示装置に一定の角度からの導光を行いやすく
なるため、効率良く全反射光を得ることができる。
【0252】
図２５（Ｅ）は、複合層４００９上に層４００３および層４００４の積層を有する構成で
ある。層４００３および層４００４の一方はガラス基板などの支持体であり、他方は無機
膜、有機樹脂のコーティング膜またはフィルムなどで形成することができる。複合層４０
０９の樹脂部には、層４００４よりも屈折率が大きい材料を用いる。また、層４００４に
は層４００３よりも屈折率が大きい材料を用いる。
ある。層４００３および層４００４の一方はガラス基板などの支持体であり、他方は無機
膜、有機樹脂のコーティング膜またはフィルムなどで形成することができる。複合層４０
０９の樹脂部には、層４００４よりも屈折率が大きい材料を用いる。また、層４００４に
は層４００３よりも屈折率が大きい材料を用いる。
【0253】
複合層４００９と層４００４との間には一つ目の界面が形成され、層４００４と層４００
３との間には二つ目の界面が形成される。当該構成により、一つ目の界面で全反射されず
通り抜けた光を二つ目の界面で全反射させ、複合層４００９に戻すことができる。したが
って、発光素子４３４２が射出する光を効率良く利用することができる。
３との間には二つ目の界面が形成される。当該構成により、一つ目の界面で全反射されず
通り抜けた光を二つ目の界面で全反射させ、複合層４００９に戻すことができる。したが
って、発光素子４３４２が射出する光を効率良く利用することができる。
【0254】
【0255】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが
可能である。
可能である。
【0256】
（実施の形態３）
本実施の形態では、上記実施の形態に示した各トランジスタに置き換えて用いることので
きるトランジスタの一例について、図面を用いて説明する。
本実施の形態では、上記実施の形態に示した各トランジスタに置き換えて用いることので
きるトランジスタの一例について、図面を用いて説明する。
【0257】
本発明の一態様の表示装置は、ボトムゲート型のトランジスタや、トップゲート型トラン
ジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、既存の
製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換える
ことができる。
ジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、既存の
製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換える
ことができる。
【0258】
〔ボトムゲート型トランジスタ〕
図２６（Ａ１）は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトラン
ジスタ８１０のチャネル長方向の断面図である。図２６（Ａ１）において、トランジスタ
８１０は基板７７１上に形成されている。また、トランジスタ８１０は、基板７７１上に
絶縁層７７２を介して電極７４６を有する。また、電極７４６上に絶縁層７２６を介して
半導体層７４２を有する。電極７４６はゲート電極として機能できる。絶縁層７２６はゲ
ート絶縁層として機能できる。
図２６（Ａ１）は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトラン
ジスタ８１０のチャネル長方向の断面図である。図２６（Ａ１）において、トランジスタ
８１０は基板７７１上に形成されている。また、トランジスタ８１０は、基板７７１上に
絶縁層７７２を介して電極７４６を有する。また、電極７４６上に絶縁層７２６を介して
半導体層７４２を有する。電極７４６はゲート電極として機能できる。絶縁層７２６はゲ
ート絶縁層として機能できる。
【0259】
また、半導体層７４２のチャネル形成領域上に絶縁層７４１を有する。また、半導体層７
４２の一部と接して、絶縁層７２６上に電極７４４ａおよび電極７４４ｂを有する。電極
７４４ａは、ソース電極またはドレイン電極の一方として機能できる。電極７４４ｂは、
ソース電極またはドレイン電極の他方として機能できる。電極７４４ａの一部、および電
極７４４ｂの一部は、絶縁層７４１上に形成される。
４２の一部と接して、絶縁層７２６上に電極７４４ａおよび電極７４４ｂを有する。電極
７４４ａは、ソース電極またはドレイン電極の一方として機能できる。電極７４４ｂは、
ソース電極またはドレイン電極の他方として機能できる。電極７４４ａの一部、および電
極７４４ｂの一部は、絶縁層７４１上に形成される。
【0260】
絶縁層７４１は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層７４１
を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導体層７４２の露
出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時に、半導体層
７４２のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様
によれば、電気特性の良好なトランジスタを実現することができる。
を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導体層７４２の露
出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時に、半導体層
７４２のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様
によれば、電気特性の良好なトランジスタを実現することができる。
【0261】
また、トランジスタ８１０は、電極７４４ａ、電極７４４ｂおよび絶縁層７４１上に絶縁
層７２８を有し、絶縁層７２８の上に絶縁層７２９を有する。
層７２８を有し、絶縁層７２８の上に絶縁層７２９を有する。
【0262】
半導体層７４２に酸化物半導体を用いる場合、電極７４４ａおよび電極７４４ｂの、少な
くとも半導体層７４２と接する部分に、半導体層７４２の一部から酸素を奪い、酸素欠損
を生じさせることが可能な材料を用いることが好ましい。半導体層７４２中の酸素欠損が
生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ＋層）となる。
したがって、当該領域はソース領域またはドレイン領域として機能することができる。半
導体層７４２に酸化物半導体を用いる場合、半導体層７４２から酸素を奪い、酸素欠損を
生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができ
る。
くとも半導体層７４２と接する部分に、半導体層７４２の一部から酸素を奪い、酸素欠損
を生じさせることが可能な材料を用いることが好ましい。半導体層７４２中の酸素欠損が
生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ＋層）となる。
したがって、当該領域はソース領域またはドレイン領域として機能することができる。半
導体層７４２に酸化物半導体を用いる場合、半導体層７４２から酸素を奪い、酸素欠損を
生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができ
る。
【0263】
半導体層７４２にソース領域およびドレイン領域が形成されることにより、電極７４４ａ
および電極７４４ｂと半導体層７４２の接触抵抗を低減することができる。よって、電界
効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることが
できる。
および電極７４４ｂと半導体層７４２の接触抵抗を低減することができる。よって、電界
効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることが
できる。
【0264】
半導体層７４２にシリコンなどの半導体を用いる場合は、半導体層７４２と電極７４４ａ
の間、および半導体層７４２と電極７４４ｂの間に、ｎ型半導体またはｐ型半導体として
機能する層を設けることが好ましい。ｎ型半導体またはｐ型半導体として機能する層は、
トランジスタのソース領域またはドレイン領域として機能することができる。
の間、および半導体層７４２と電極７４４ｂの間に、ｎ型半導体またはｐ型半導体として
機能する層を設けることが好ましい。ｎ型半導体またはｐ型半導体として機能する層は、
トランジスタのソース領域またはドレイン領域として機能することができる。
【0265】
絶縁層７２９は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機能
を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層７２９を省略
することもできる。
を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層７２９を省略
することもできる。
【0266】
図２６（Ａ２）に示すトランジスタ８１１は、絶縁層７２９上にバックゲート電極として
機能できる電極７２３を有する点が、トランジスタ８１０と異なる。電極７２３は、電極
７４６と同様の材料および方法で形成することができる。
機能できる電極７２３を有する点が、トランジスタ８１０と異なる。電極７２３は、電極
７４６と同様の材料および方法で形成することができる。
【0267】
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体
層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電
極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位と
してもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲー
ト電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしき
い値電圧を変化させることができる。
層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電
極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位と
してもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲー
ト電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしき
い値電圧を変化させることができる。
【0268】
また、電極７４６および電極７２３は、どちらもゲート電極として機能することができる
。よって、絶縁層７２６、絶縁層７２８、および絶縁層７２９は、それぞれがゲート絶縁
層として機能することができる。なお、電極７２３は、絶縁層７２８と絶縁層７２９の間
に設けてもよい。
。よって、絶縁層７２６、絶縁層７２８、および絶縁層７２９は、それぞれがゲート絶縁
層として機能することができる。なお、電極７２３は、絶縁層７２８と絶縁層７２９の間
に設けてもよい。
【0269】
なお、電極７４６または電極７２３の一方を、「ゲート電極」という場合、他方を「バッ
クゲート電極」という。例えば、トランジスタ８１１において、電極７２３を「ゲート電
極」と言う場合、電極７４６を「バックゲート電極」と言う。また、電極７２３を「ゲー
ト電極」として用いる場合は、トランジスタ８１１をトップゲート型のトランジスタの一
種と考えることができる。また、電極７４６および電極７２３のどちらか一方を、「第１
のゲート電極」といい、他方を「第２のゲート電極」という場合がある。
クゲート電極」という。例えば、トランジスタ８１１において、電極７２３を「ゲート電
極」と言う場合、電極７４６を「バックゲート電極」と言う。また、電極７２３を「ゲー
ト電極」として用いる場合は、トランジスタ８１１をトップゲート型のトランジスタの一
種と考えることができる。また、電極７４６および電極７２３のどちらか一方を、「第１
のゲート電極」といい、他方を「第２のゲート電極」という場合がある。
【0270】
半導体層７４２を挟んで電極７４６および電極７２３を設けることで、更には、電極７４
６および電極７２３を同電位とすることで、半導体層７４２においてキャリアの流れる領
域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、ト
ランジスタ８１１のオン電流が大きくなると共に、電界効果移動度が高くなる。
６および電極７２３を同電位とすることで、半導体層７４２においてキャリアの流れる領
域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、ト
ランジスタ８１１のオン電流が大きくなると共に、電界効果移動度が高くなる。
【0271】
したがって、トランジスタ８１１は、占有面積に対して大きいオン電流を有するトランジ
スタである。すなわち、求められるオン電流に対して、トランジスタ８１１の占有面積を
小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくす
ることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現する
ことができる。
スタである。すなわち、求められるオン電流に対して、トランジスタ８１１の占有面積を
小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくす
ることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現する
ことができる。
【0272】
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で
生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気
などに対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく
形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる
。
生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気
などに対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく
形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる
。
【0273】
また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極
側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防
ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる
。
側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防
ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる
。
【0274】
本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、
信頼性の良好な半導体装置を実現することができる。
信頼性の良好な半導体装置を実現することができる。
【0275】
図２６（Ｂ１）は、図２６（Ａ１）とは異なる構成のチャネル保護型のトランジスタ８２
０のチャネル長方向の断面図である。トランジスタ８２０は、トランジスタ８１０とほぼ
同様の構造を有しているが、絶縁層７４１が半導体層７４２の端部を覆っている点が異な
る。また、半導体層７４２と重なる絶縁層７４１の一部を選択的に除去して形成した開口
部において、半導体層７４２と電極７４４ａが電気的に接続している。また、半導体層７
４２と重なる絶縁層７４１の一部を選択的に除去して形成した他の開口部において、半導
体層７４２と電極７４４ｂが電気的に接続している。絶縁層７４１の、チャネル形成領域
と重なる領域は、チャネル保護層として機能できる。
０のチャネル長方向の断面図である。トランジスタ８２０は、トランジスタ８１０とほぼ
同様の構造を有しているが、絶縁層７４１が半導体層７４２の端部を覆っている点が異な
る。また、半導体層７４２と重なる絶縁層７４１の一部を選択的に除去して形成した開口
部において、半導体層７４２と電極７４４ａが電気的に接続している。また、半導体層７
４２と重なる絶縁層７４１の一部を選択的に除去して形成した他の開口部において、半導
体層７４２と電極７４４ｂが電気的に接続している。絶縁層７４１の、チャネル形成領域
と重なる領域は、チャネル保護層として機能できる。
【0276】
図２６（Ｂ２）に示すトランジスタ８２１は、絶縁層７２９上にバックゲート電極として
機能できる電極７２３を有する点が、トランジスタ８２０と異なる。
機能できる電極７２３を有する点が、トランジスタ８２０と異なる。
【0277】
絶縁層７４１を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導体
層７４２の露出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時
に半導体層７４２の薄膜化を防ぐことができる。
層７４２の露出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時
に半導体層７４２の薄膜化を防ぐことができる。
【0278】
また、トランジスタ８２０およびトランジスタ８２１は、トランジスタ８１０およびトラ
ンジスタ８１１よりも、電極７４４ａと電極７４６の間の距離と、電極７４４ｂと電極７
４６の間の距離が長くなる。よって、電極７４４ａと電極７４６の間に生じる寄生容量を
小さくすることができる。また、電極７４４ｂと電極７４６の間に生じる寄生容量を小さ
くすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現で
きる。
ンジスタ８１１よりも、電極７４４ａと電極７４６の間の距離と、電極７４４ｂと電極７
４６の間の距離が長くなる。よって、電極７４４ａと電極７４６の間に生じる寄生容量を
小さくすることができる。また、電極７４４ｂと電極７４６の間に生じる寄生容量を小さ
くすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現で
きる。
【0279】
図２６（Ｃ１）は、ボトムゲート型のトランジスタの１つであるチャネルエッチング型の
トランジスタ８２５のチャネル長方向の断面図である。トランジスタ８２５は、絶縁層７
４１を用いずに電極７４４ａおよび電極７４４ｂを形成する。このため、電極７４４ａお
よび電極７４４ｂの形成時に露出する半導体層７４２の一部がエッチングされる場合があ
る。一方、絶縁層７２９を設けないため、トランジスタの生産性を高めることができる。
トランジスタ８２５のチャネル長方向の断面図である。トランジスタ８２５は、絶縁層７
４１を用いずに電極７４４ａおよび電極７４４ｂを形成する。このため、電極７４４ａお
よび電極７４４ｂの形成時に露出する半導体層７４２の一部がエッチングされる場合があ
る。一方、絶縁層７２９を設けないため、トランジスタの生産性を高めることができる。
【0280】
図２６（Ｃ２）に示すトランジスタ８２６は、絶縁層７２９上にバックゲート電極として
機能できる電極７２３を有する点が、トランジスタ８２５と異なる。
機能できる電極７２３を有する点が、トランジスタ８２５と異なる。
【0281】
図２７（Ａ１）乃至（Ｃ２）にトランジスタ８１０、８１１、８２０、８２１、８２５、
８２６のチャネル幅方向の断面図をそれぞれ示す。
８２６のチャネル幅方向の断面図をそれぞれ示す。
【0282】
図２７（Ｂ２）、（Ｃ２）に示す構造では、ゲート電極とバックゲート電極とが接続され
、ゲート電極とバックゲート電極との電位が同電位となる。また、半導体層７４２は、ゲ
ート電極とバックゲート電極と挟まれている。
、ゲート電極とバックゲート電極との電位が同電位となる。また、半導体層７４２は、ゲ
ート電極とバックゲート電極と挟まれている。
【0283】
ゲート電極およびバックゲート電極のそれぞれのチャネル幅方向の長さは、半導体層７４
２のチャネル幅方向の長さよりも長く、半導体層７４２のチャネル幅方向全体は、絶縁層
７２６、７４１、７２８、７２９を間に挟んでゲート電極またはバックゲート電極に覆わ
れた構成である。
２のチャネル幅方向の長さよりも長く、半導体層７４２のチャネル幅方向全体は、絶縁層
７２６、７４１、７２８、７２９を間に挟んでゲート電極またはバックゲート電極に覆わ
れた構成である。
【0284】
当該構成とすることで、トランジスタに含まれる半導体層７４２を、ゲート電極およびバ
ックゲート電極の電界によって電気的に取り囲むことができる。
ックゲート電極の電界によって電気的に取り囲むことができる。
【0285】
トランジスタ８２１またはトランジスタ８２６のように、ゲート電極およびバックゲート
電極の電界によって、チャネル形成領域が形成される半導体層７４２を電気的に取り囲む
トランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎ
ｅｌ）構造と呼ぶことができる。
電極の電界によって、チャネル形成領域が形成される半導体層７４２を電気的に取り囲む
トランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎ
ｅｌ）構造と呼ぶことができる。
【0286】
Ｓ－ｃｈａｎｎｅｌ構造とすることで、ゲート電極およびバックゲート電極の一方または
双方によってチャネルを誘起させるための電界を効果的に半導体層７４２に印加すること
ができるため、トランジスタの電流駆動能力が向上し、高いオン電流特性を得ることが可
能となる。また、オン電流を高くすることが可能であるため、トランジスタを微細化する
ことが可能となる。また、Ｓ－ｃｈａｎｎｅｌ構造とすることで、トランジスタの機械的
強度を高めることができる。
双方によってチャネルを誘起させるための電界を効果的に半導体層７４２に印加すること
ができるため、トランジスタの電流駆動能力が向上し、高いオン電流特性を得ることが可
能となる。また、オン電流を高くすることが可能であるため、トランジスタを微細化する
ことが可能となる。また、Ｓ－ｃｈａｎｎｅｌ構造とすることで、トランジスタの機械的
強度を高めることができる。
【0287】
〔トップゲート型トランジスタ〕
図２８（Ａ１）に例示するトランジスタ８４２は、トップゲート型のトランジスタの１つ
である。トランジスタ８４２は、絶縁層７２９を形成した後に電極７４４ａおよび電極７
４４ｂを形成する点がトランジスタ８３０やトランジスタ８４０と異なる。電極７４４ａ
および電極７４４ｂは、絶縁層７２８および絶縁層７２９に形成した開口部において半導
体層７４２と電気的に接続する。
図２８（Ａ１）に例示するトランジスタ８４２は、トップゲート型のトランジスタの１つ
である。トランジスタ８４２は、絶縁層７２９を形成した後に電極７４４ａおよび電極７
４４ｂを形成する点がトランジスタ８３０やトランジスタ８４０と異なる。電極７４４ａ
および電極７４４ｂは、絶縁層７２８および絶縁層７２９に形成した開口部において半導
体層７４２と電気的に接続する。
【0288】
また、電極７４６と重ならない絶縁層７２６の一部を除去し、電極７４６と残りの絶縁層
７２６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層
７４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる。ト
ランジスタ８４２は、絶縁層７２６が電極７４６の端部を越えて延伸する領域を有する。
半導体層７４２の絶縁層７２６を介して不純物７５５が導入された領域の不純物濃度は、
絶縁層７２６を介さずに不純物７５５が導入された領域よりも小さくなる。よって、半導
体層７４２は、電極７４６と重ならない領域にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄ
ｒａｉｎ）領域が形成される。
７２６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層
７４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる。ト
ランジスタ８４２は、絶縁層７２６が電極７４６の端部を越えて延伸する領域を有する。
半導体層７４２の絶縁層７２６を介して不純物７５５が導入された領域の不純物濃度は、
絶縁層７２６を介さずに不純物７５５が導入された領域よりも小さくなる。よって、半導
体層７４２は、電極７４６と重ならない領域にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄ
ｒａｉｎ）領域が形成される。
【0289】
図２８（Ａ２）に示すトランジスタ８４３は、電極７２３を有する点がトランジスタ８４
２と異なる。トランジスタ８４３は、基板７７１の上に形成された電極７２３を有する。
電極７２３は、絶縁層７７２を介して半導体層７４２と重なる領域を有する。電極７２３
は、バックゲート電極として機能することができる。
２と異なる。トランジスタ８４３は、基板７７１の上に形成された電極７２３を有する。
電極７２３は、絶縁層７７２を介して半導体層７４２と重なる領域を有する。電極７２３
は、バックゲート電極として機能することができる。
【0290】
また、図２８（Ｂ１）に示すトランジスタ８４４および図２８（Ｂ２）に示すトランジス
タ８４５のように、電極７４６と重ならない領域の絶縁層７２６を全て除去してもよい。
また、図２８（Ｃ１）に示すトランジスタ８４６および図２８（Ｃ２）に示すトランジス
タ８４７のように、絶縁層７２６を残してもよい。
タ８４５のように、電極７４６と重ならない領域の絶縁層７２６を全て除去してもよい。
また、図２８（Ｃ１）に示すトランジスタ８４６および図２８（Ｃ２）に示すトランジス
タ８４７のように、絶縁層７２６を残してもよい。
【0291】
トランジスタ８４２乃至トランジスタ８４７も、電極７４６を形成した後に、電極７４６
をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４２
中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気特
性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積
度の高い半導体装置を実現することができる。
をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４２
中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気特
性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積
度の高い半導体装置を実現することができる。
【0292】
図２９（Ａ１）乃至（Ｃ２）にトランジスタ８４２、８４３、８４４、８４５、８４６、
８４７のチャネル幅方向の断面図をそれぞれ示す。
８４７のチャネル幅方向の断面図をそれぞれ示す。
【0293】
トランジスタ８４３、トランジスタ８４５、およびトランジスタ８４７は、それぞれ先に
説明したＳ－ｃｈａｎｎｅｌ構造である。ただし、これに限定されず、トランジスタ８４
３、トランジスタ８４５、およびトランジスタ８４７をＳ－ｃｈａｎｎｅｌ構造としなく
てもよい。
説明したＳ－ｃｈａｎｎｅｌ構造である。ただし、これに限定されず、トランジスタ８４
３、トランジスタ８４５、およびトランジスタ８４７をＳ－ｃｈａｎｎｅｌ構造としなく
てもよい。
【0294】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが
可能である。
可能である。
【0295】
（実施の形態４）
本発明の一態様に係る表示装置を用いることができる電子機器として、表示機器、パーソ
ナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯
型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメ
ラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーショ
ンシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写
機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自
動販売機などが挙げられる。これら電子機器の具体例を図３０に示す。
本発明の一態様に係る表示装置を用いることができる電子機器として、表示機器、パーソ
ナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯
型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメ
ラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーショ
ンシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写
機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自
動販売機などが挙げられる。これら電子機器の具体例を図３０に示す。
【0296】
図３０（Ａ）はデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９
６３、スピーカ９６７、表示部９６５、操作キー９６６、ズームレバー９６８、レンズ９
６９等を有する。表示部９６５に本発明の一態様の表示装置を用いることで、様々な画像
の表示を行うことができる。
６３、スピーカ９６７、表示部９６５、操作キー９６６、ズームレバー９６８、レンズ９
６９等を有する。表示部９６５に本発明の一態様の表示装置を用いることで、様々な画像
の表示を行うことができる。
【0297】
図３０（Ｂ）はデジタルサイネージであり、大型の表示部９２２を有する。例えば、柱９
２１の側面に取り付けられる。表示部９２２に本発明の一態様の表示装置を用いることで
、表示品位の高い表示を行うことができる。
２１の側面に取り付けられる。表示部９２２に本発明の一態様の表示装置を用いることで
、表示品位の高い表示を行うことができる。
【0298】
図３０（Ｃ）携帯電話機の一例であり、筐体９５１、表示部９５２、操作ボタン９５３、
外部接続ポート９５４、スピーカ９５５、マイク９５６、カメラ９５７等を有する。当該
携帯電話機は、表示部９５２にタッチセンサを備える。電話を掛ける、或いは文字を入力
するなどのあらゆる操作は、指やスタイラスなどで表示部９５２に触れることで行うこと
ができる。また、筐体９５１および表示部９５２は可撓性を有し、図示するように折り曲
げて使用することができる。表示部９５２に本発明の一態様の表示装置を用いることで、
様々な画像の表示を行うことができる。
外部接続ポート９５４、スピーカ９５５、マイク９５６、カメラ９５７等を有する。当該
携帯電話機は、表示部９５２にタッチセンサを備える。電話を掛ける、或いは文字を入力
するなどのあらゆる操作は、指やスタイラスなどで表示部９５２に触れることで行うこと
ができる。また、筐体９５１および表示部９５２は可撓性を有し、図示するように折り曲
げて使用することができる。表示部９５２に本発明の一態様の表示装置を用いることで、
様々な画像の表示を行うことができる。
【0299】
図３０（Ｄ）はビデオカメラであり、第１筐体９０１、第２筐体９０２、表示部９０３、
操作キー９０４、レンズ９０５、接続部９０６、スピーカ９０７等を有する。操作キー９
０４およびレンズ９０５は第１筐体９０１に設けられており、表示部９０３は第２筐体９
０２に設けられている。表示部９０３に本発明の一態様の表示装置を用いることで、様々
な画像の表示を行うことができる。
操作キー９０４、レンズ９０５、接続部９０６、スピーカ９０７等を有する。操作キー９
０４およびレンズ９０５は第１筐体９０１に設けられており、表示部９０３は第２筐体９
０２に設けられている。表示部９０３に本発明の一態様の表示装置を用いることで、様々
な画像の表示を行うことができる。
【0300】
図３０（Ｅ）はテレビであり、筐体９７１、表示部９７３、操作キー９７４、スピーカ９
７５、通信用接続端子９７６、光センサ９７７等を有する。表示部９７３にはタッチセン
サが設けられ、入力操作を行うこともできる。表示部９７３に本発明の一態様の表示装置
を用いることで、様々な画像の表示を行うことができる。
７５、通信用接続端子９７６、光センサ９７７等を有する。表示部９７３にはタッチセン
サが設けられ、入力操作を行うこともできる。表示部９７３に本発明の一態様の表示装置
を用いることで、様々な画像の表示を行うことができる。
【0301】
図３０（Ｆ）は携帯データ端末であり、筐体９１１、表示部９１２、スピーカ９１３、カ
メラ９１９等を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行
うことができる。表示部９１２に本発明の一態様の表示装置を用いることで、様々な画像
の表示を行うことができる。
メラ９１９等を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行
うことができる。表示部９１２に本発明の一態様の表示装置を用いることで、様々な画像
の表示を行うことができる。
【0302】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが
可能である。
可能である。
【符号の説明】
【0303】
１０：画素、１１：回路ブロック、１２：ソースドライバ、１３：ゲートドライバ、１４
：選択回路、１５：電源回路、１０１：トランジスタ、１０２：トランジスタ、１０３：
トランジスタ、１０４：容量素子、１０５：容量素子、１０６：容量素子、１０７：液晶
素子、１１０：回路ブロック、１２１：配線、１２２：配線、１２３：配線、１２４：配
線、１２５：配線、１２６：配線、１２７：配線、１２８：配線、１３２：配線、１３３
：配線、２１５：表示部、２２１ａ：走査線駆動回路、２３１ａ：信号線駆動回路、２３
２ａ：信号線駆動回路、２４１ａ：共通線駆動回路、７２３：電極、７２６：絶縁層、７
２８：絶縁層、７２９：絶縁層、７４１：絶縁層、７４２：半導体層、７４４ａ：電極、
７４４ｂ：電極、７４６：電極、７５５：不純物、７７１：基板、７７２：絶縁層、８１
０：トランジスタ、８１１：トランジスタ、８２０：トランジスタ、８２１：トランジス
タ、８２５：トランジスタ、８２６：トランジスタ、８３０：トランジスタ、８４０：ト
ランジスタ、８４２：トランジスタ、８４３：トランジスタ、８４４：トランジスタ、８
４５：トランジスタ、８４６：トランジスタ、８４７：トランジスタ、９０１：筐体、９
０２：筐体、９０３：表示部、９０４：操作キー、９０５：レンズ、９０６：接続部、９
０７：スピーカ、９１１：筐体、９１２：表示部、９１３：スピーカ、９１９：カメラ、
９２１：柱、９２２：表示部、９５１：筐体、９５２：表示部、９５３：操作ボタン、９
５４：外部接続ポート、９５５：スピーカ、９５６：マイク、９５７：カメラ、９６１：
筐体、９６２：シャッターボタン、９６３：マイク、９６５：表示部、９６６：操作キー
、９６７：スピーカ、９６８：ズームレバー、９６９：レンズ、９７１：筐体、９７３：
表示部、９７４：操作キー、９７５：スピーカ、９７６：通信用接続端子、９７７：光セ
ンサ、４００１：基板、４００３：層、４００４：層、４００５：シール材、４００６：
基板、４００８：液晶層、４００９：複合層、４０１０：トランジスタ、４０１１：トラ
ンジスタ、４０１３：液晶素子、４０１４：配線、４０１５：電極、４０１６：光散乱型
液晶素子、４０１７：電極、４０１８：ＦＰＣ、４０１９：異方性導電層、４０２０：容
量素子、４０２１：電極、４０２２：トランジスタ、４０２３：トランジスタ、４０３０
：電極層、４０３１：電極層、４０３２：絶縁層、４０３３：絶縁層、４０３５：スペー
サ、４０４１：プリント基板、４０４２：集積回路、４１０２：絶縁層、４１０３：絶縁
層、４１０４：絶縁層、４１１０：絶縁層、４１１１：絶縁層、４１１２：絶縁層、４１
３１：着色層、４１３２：遮光層、４１３３：絶縁層、４２００：入力装置、４２１０：
タッチパネル、４２２７：電極、４２２８：電極、４２３７：配線、４２３８：配線、４
２３９：配線、４２６３：基板、４２７２ｂ：ＦＰＣ、４２７３ｂ：ＩＣ、４３４０ａ：
バックライトユニット、４３４０ｂ：バックライトユニット、４３４１：導光板、４３４
２：発光素子、４３４４：レンズ、４３４５：ミラー、４３４７：プリント基板、４３４
８：反射層、４３５２：拡散板
：選択回路、１５：電源回路、１０１：トランジスタ、１０２：トランジスタ、１０３：
トランジスタ、１０４：容量素子、１０５：容量素子、１０６：容量素子、１０７：液晶
素子、１１０：回路ブロック、１２１：配線、１２２：配線、１２３：配線、１２４：配
線、１２５：配線、１２６：配線、１２７：配線、１２８：配線、１３２：配線、１３３
：配線、２１５：表示部、２２１ａ：走査線駆動回路、２３１ａ：信号線駆動回路、２３
２ａ：信号線駆動回路、２４１ａ：共通線駆動回路、７２３：電極、７２６：絶縁層、７
２８：絶縁層、７２９：絶縁層、７４１：絶縁層、７４２：半導体層、７４４ａ：電極、
７４４ｂ：電極、７４６：電極、７５５：不純物、７７１：基板、７７２：絶縁層、８１
０：トランジスタ、８１１：トランジスタ、８２０：トランジスタ、８２１：トランジス
タ、８２５：トランジスタ、８２６：トランジスタ、８３０：トランジスタ、８４０：ト
ランジスタ、８４２：トランジスタ、８４３：トランジスタ、８４４：トランジスタ、８
４５：トランジスタ、８４６：トランジスタ、８４７：トランジスタ、９０１：筐体、９
０２：筐体、９０３：表示部、９０４：操作キー、９０５：レンズ、９０６：接続部、９
０７：スピーカ、９１１：筐体、９１２：表示部、９１３：スピーカ、９１９：カメラ、
９２１：柱、９２２：表示部、９５１：筐体、９５２：表示部、９５３：操作ボタン、９
５４：外部接続ポート、９５５：スピーカ、９５６：マイク、９５７：カメラ、９６１：
筐体、９６２：シャッターボタン、９６３：マイク、９６５：表示部、９６６：操作キー
、９６７：スピーカ、９６８：ズームレバー、９６９：レンズ、９７１：筐体、９７３：
表示部、９７４：操作キー、９７５：スピーカ、９７６：通信用接続端子、９７７：光セ
ンサ、４００１：基板、４００３：層、４００４：層、４００５：シール材、４００６：
基板、４００８：液晶層、４００９：複合層、４０１０：トランジスタ、４０１１：トラ
ンジスタ、４０１３：液晶素子、４０１４：配線、４０１５：電極、４０１６：光散乱型
液晶素子、４０１７：電極、４０１８：ＦＰＣ、４０１９：異方性導電層、４０２０：容
量素子、４０２１：電極、４０２２：トランジスタ、４０２３：トランジスタ、４０３０
：電極層、４０３１：電極層、４０３２：絶縁層、４０３３：絶縁層、４０３５：スペー
サ、４０４１：プリント基板、４０４２：集積回路、４１０２：絶縁層、４１０３：絶縁
層、４１０４：絶縁層、４１１０：絶縁層、４１１１：絶縁層、４１１２：絶縁層、４１
３１：着色層、４１３２：遮光層、４１３３：絶縁層、４２００：入力装置、４２１０：
タッチパネル、４２２７：電極、４２２８：電極、４２３７：配線、４２３８：配線、４
２３９：配線、４２６３：基板、４２７２ｂ：ＦＰＣ、４２７３ｂ：ＩＣ、４３４０ａ：
バックライトユニット、４３４０ｂ：バックライトユニット、４３４１：導光板、４３４
２：発光素子、４３４４：レンズ、４３４５：ミラー、４３４７：プリント基板、４３４
８：反射層、４３５２：拡散板
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【手続補正書】
【提出日】2024-10-01
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
第１乃至第４の画素と、第１乃至第６の配線と、を有し、
前記第１の画素は、前記第１乃至前記第３の配線が延伸する第１の方向において前記第３の画素と隣接し、且つ前記第４の配線及び前記第５の配線が延伸する第２の方向において前記第２の画素と隣接し、
前記第４の画素は、前記第１の方向において前記第２の画素と隣接し、且つ前記第２の方向において前記第３の画素と隣接し、
前記第１の乃至前記第４の画素の各々は、第１のトランジスタと、第１のメモリと、第２のメモリと、液晶素子と、を有し、
前記第１の画素および前記第２の画素のそれぞれにおいて、
前記第１のトランジスタのゲートは、前記第１の配線と電気的に接続され、
前記第１のトランジスタのソース及びドレインの一方は、前記第６の配線と電気的に接続され、
前記第１のトランジスタのソース及びドレインの他方は、前記液晶素子の一方の電極と電気的に接続され、
前記第１のメモリが有する第２のトランジスタのゲートは、前記第２の配線と電気的に接続され、
前記第２のトランジスタのソース及びドレインの一方は、前記液晶素子の一方の電極と電気的に接続され
前記第２のメモリが有する第３のトランジスタのゲートは、前記第３の配線と電気的に接続され、
前記第３のトランジスタのソース及びドレインの一方は、前記液晶素子の一方の電極と電気的に接続され、
前記第１の画素において、
前記第２のトランジスタのソース及びドレインの他方は、前記第４の配線と電気的に接続され、
前記第３のトランジスタのソース及びドレインの他方は、前記第５の配線と電気的に接続され、
前記第２の画素において、
前記第２のトランジスタのソース及びドレインの他方は、前記第５の配線と電気的に接続され、
前記第３のトランジスタのソース及びドレインの他方は、前記第４の配線と電気的に接続される、表示装置。
前記第１の画素は、前記第１乃至前記第３の配線が延伸する第１の方向において前記第３の画素と隣接し、且つ前記第４の配線及び前記第５の配線が延伸する第２の方向において前記第２の画素と隣接し、
前記第４の画素は、前記第１の方向において前記第２の画素と隣接し、且つ前記第２の方向において前記第３の画素と隣接し、
前記第１の乃至前記第４の画素の各々は、第１のトランジスタと、第１のメモリと、第２のメモリと、液晶素子と、を有し、
前記第１の画素および前記第２の画素のそれぞれにおいて、
前記第１のトランジスタのゲートは、前記第１の配線と電気的に接続され、
前記第１のトランジスタのソース及びドレインの一方は、前記第６の配線と電気的に接続され、
前記第１のトランジスタのソース及びドレインの他方は、前記液晶素子の一方の電極と電気的に接続され、
前記第１のメモリが有する第２のトランジスタのゲートは、前記第２の配線と電気的に接続され、
前記第２のトランジスタのソース及びドレインの一方は、前記液晶素子の一方の電極と電気的に接続され
前記第２のメモリが有する第３のトランジスタのゲートは、前記第３の配線と電気的に接続され、
前記第３のトランジスタのソース及びドレインの一方は、前記液晶素子の一方の電極と電気的に接続され、
前記第１の画素において、
前記第２のトランジスタのソース及びドレインの他方は、前記第４の配線と電気的に接続され、
前記第３のトランジスタのソース及びドレインの他方は、前記第５の配線と電気的に接続され、
前記第２の画素において、
前記第２のトランジスタのソース及びドレインの他方は、前記第５の配線と電気的に接続され、
前記第３のトランジスタのソース及びドレインの他方は、前記第４の配線と電気的に接続される、表示装置。
【請求項2】
第１乃至第４の画素と、第１乃至第６の配線と、を有し、
前記第１の画素は、前記第１乃至前記第３の配線が延伸する第１の方向において前記第３の画素と隣接し、且つ前記第４の配線及び前記第５の配線が延伸する第２の方向において前記第２の画素と隣接し、
前記第４の画素は、前記第１の方向において前記第２の画素と隣接し、且つ前記第２の方向において前記第３の画素と隣接し、
前記第１の乃至前記第４の画素の各々は、第１のトランジスタと、第１のメモリと、第２のメモリと、液晶素子と、を有し、
前記第１の画素および前記第２の画素のそれぞれにおいて、
前記第１のトランジスタのゲートは、前記第１の配線と電気的に接続され、
前記第１のトランジスタのソース及びドレインの一方は、前記第６の配線と電気的に接続され、
前記第１のトランジスタのソース及びドレインの他方は、前記液晶素子の一方の電極と電気的に接続され、
前記第１のメモリが有する第２のトランジスタのゲートは、前記第２の配線と電気的に接続され、
前記第２のトランジスタのソース及びドレインの一方は、前記液晶素子の一方の電極と電気的に接続され
前記第２のメモリが有する第３のトランジスタのゲートは、前記第３の配線と電気的に接続され、
前記第３のトランジスタのソース及びドレインの一方は、前記液晶素子の一方の電極と電気的に接続され、
前記第１の画素において、
前記第２のトランジスタのソース及びドレインの他方は、前記第４の配線と電気的に接続され、
前記第３のトランジスタのソース及びドレインの他方は、前記第５の配線と電気的に接続され、
前記第２の画素において、
前記第２のトランジスタのソース及びドレインの他方は、前記第５の配線と電気的に接続され、
前記第３のトランジスタのソース及びドレインの他方は、前記第４の配線と電気的に接続され、
前記第１乃至第３のトランジスタの各々は、チャネル形成領域に酸化物半導体を有する、表示装置。
前記第１の画素は、前記第１乃至前記第３の配線が延伸する第１の方向において前記第３の画素と隣接し、且つ前記第４の配線及び前記第５の配線が延伸する第２の方向において前記第２の画素と隣接し、
前記第４の画素は、前記第１の方向において前記第２の画素と隣接し、且つ前記第２の方向において前記第３の画素と隣接し、
前記第１の乃至前記第４の画素の各々は、第１のトランジスタと、第１のメモリと、第２のメモリと、液晶素子と、を有し、
前記第１の画素および前記第２の画素のそれぞれにおいて、
前記第１のトランジスタのゲートは、前記第１の配線と電気的に接続され、
前記第１のトランジスタのソース及びドレインの一方は、前記第６の配線と電気的に接続され、
前記第１のトランジスタのソース及びドレインの他方は、前記液晶素子の一方の電極と電気的に接続され、
前記第１のメモリが有する第２のトランジスタのゲートは、前記第２の配線と電気的に接続され、
前記第２のトランジスタのソース及びドレインの一方は、前記液晶素子の一方の電極と電気的に接続され
前記第２のメモリが有する第３のトランジスタのゲートは、前記第３の配線と電気的に接続され、
前記第３のトランジスタのソース及びドレインの一方は、前記液晶素子の一方の電極と電気的に接続され、
前記第１の画素において、
前記第２のトランジスタのソース及びドレインの他方は、前記第４の配線と電気的に接続され、
前記第３のトランジスタのソース及びドレインの他方は、前記第５の配線と電気的に接続され、
前記第２の画素において、
前記第２のトランジスタのソース及びドレインの他方は、前記第５の配線と電気的に接続され、
前記第３のトランジスタのソース及びドレインの他方は、前記第４の配線と電気的に接続され、
前記第１乃至第３のトランジスタの各々は、チャネル形成領域に酸化物半導体を有する、表示装置。
【請求項3】
第１乃至第４の画素と、第１乃至第６の配線と、を有し、
前記第１の画素は、前記第１乃至前記第３の配線が延伸する第１の方向において前記第３の画素と隣接し、且つ前記第４の配線及び前記第５の配線が延伸する第２の方向において前記第２の画素と隣接し、
前記第４の画素は、前記第１の方向において前記第２の画素と隣接し、且つ前記第２の方向において前記第３の画素と隣接し、
前記第１の乃至前記第４の画素の各々は、第１のトランジスタと、第１のメモリと、第２のメモリと、液晶素子と、を有し、
前記第１の画素および前記第２の画素のそれぞれにおいて、
前記第１のトランジスタのゲートは、前記第１の配線と電気的に接続され、
前記第１のトランジスタのソース及びドレインの一方は、前記第６の配線と電気的に接続され、
前記第１のトランジスタのソース及びドレインの他方は、前記液晶素子の一方の電極と電気的に接続され、
前記第１のメモリが有する第２のトランジスタのゲートは、前記第２の配線と電気的に接続され、
前記第２のトランジスタのソース及びドレインの一方は、前記液晶素子の一方の電極と電気的に接続され
前記第２のメモリが有する第３のトランジスタのゲートは、前記第３の配線と電気的に接続され、
前記第３のトランジスタのソース及びドレインの一方は、前記液晶素子の一方の電極と電気的に接続され、
前記第１の画素において、
前記第２のトランジスタのソース及びドレインの他方は、前記第４の配線と電気的に接続され、
前記第３のトランジスタのソース及びドレインの他方は、前記第５の配線と電気的に接続され、
前記第２の画素において、
前記第２のトランジスタのソース及びドレインの他方は、前記第５の配線と電気的に接続され、
前記第３のトランジスタのソース及びドレインの他方は、前記第４の配線と電気的に接続され、
前記第１乃至第３のトランジスタの各々は、チャネル形成領域にインジウム酸化物を有する、表示装置。
前記第１の画素は、前記第１乃至前記第３の配線が延伸する第１の方向において前記第３の画素と隣接し、且つ前記第４の配線及び前記第５の配線が延伸する第２の方向において前記第２の画素と隣接し、
前記第４の画素は、前記第１の方向において前記第２の画素と隣接し、且つ前記第２の方向において前記第３の画素と隣接し、
前記第１の乃至前記第４の画素の各々は、第１のトランジスタと、第１のメモリと、第２のメモリと、液晶素子と、を有し、
前記第１の画素および前記第２の画素のそれぞれにおいて、
前記第１のトランジスタのゲートは、前記第１の配線と電気的に接続され、
前記第１のトランジスタのソース及びドレインの一方は、前記第６の配線と電気的に接続され、
前記第１のトランジスタのソース及びドレインの他方は、前記液晶素子の一方の電極と電気的に接続され、
前記第１のメモリが有する第２のトランジスタのゲートは、前記第２の配線と電気的に接続され、
前記第２のトランジスタのソース及びドレインの一方は、前記液晶素子の一方の電極と電気的に接続され
前記第２のメモリが有する第３のトランジスタのゲートは、前記第３の配線と電気的に接続され、
前記第３のトランジスタのソース及びドレインの一方は、前記液晶素子の一方の電極と電気的に接続され、
前記第１の画素において、
前記第２のトランジスタのソース及びドレインの他方は、前記第４の配線と電気的に接続され、
前記第３のトランジスタのソース及びドレインの他方は、前記第５の配線と電気的に接続され、
前記第２の画素において、
前記第２のトランジスタのソース及びドレインの他方は、前記第５の配線と電気的に接続され、
前記第３のトランジスタのソース及びドレインの他方は、前記第４の配線と電気的に接続され、
前記第１乃至第３のトランジスタの各々は、チャネル形成領域にインジウム酸化物を有する、表示装置。