(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024163563
(43)【公開日】2024-11-22
(54)【発明の名称】光検出装置及び電子機器
(51)【国際特許分類】
H01L 27/146 20060101AFI20241115BHJP
【ＦＩ】
H01L27/146 A
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2023079298
(22)【出願日】2023-05-12
(71)【出願人】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】100103850
【弁理士】
【氏名又は名称】田中 秀▲てつ▼
(74)【代理人】
【識別番号】100114177
【弁理士】
【氏名又は名称】小林 龍
(74)【代理人】
【識別番号】100066980
【弁理士】
【氏名又は名称】森 哲也
(72)【発明者】
【氏名】今水 健太郎
【テーマコード（参考）】
4M118
【Ｆターム（参考）】
4M118AA03
4M118AB01
4M118BA14
4M118CA03
4M118CA22
4M118DD04
4M118EA14
4M118FA06
4M118FA27
4M118FA28
4M118FA38
4M118GA02
4M118GB07
4M118GB11
4M118GC07
4M118GD03
4M118GD04
4M118HA30
(57)【要約】
【課題】信号電荷の転送特性が劣化するのを抑制できる光検出装置を提供する。
【解決手段】光検出装置は、一方の面が素子形成面であり他方の面が光入射面であり、且つ平面視で行方向及び列方向に沿ってマトリクス状に配列された複数のセル領域を有した半導体層と、セル領域に構成された光電変換部と、半導体層の厚み方向に沿って延在し且つセル領域同士の間を区画するトレンチ分離構造と、を備え、トレンチ分離構造は、導電材料製の導電壁と、導電壁の側面に設けられ且つ導電壁を半導体層から絶縁する分離絶縁膜と、を備え、分離絶縁膜は、光入射面寄りの部分の膜厚が、素子形成面寄りの部分の膜厚より薄い。
【選択図】図４Ｄ
【解決手段】光検出装置は、一方の面が素子形成面であり他方の面が光入射面であり、且つ平面視で行方向及び列方向に沿ってマトリクス状に配列された複数のセル領域を有した半導体層と、セル領域に構成された光電変換部と、半導体層の厚み方向に沿って延在し且つセル領域同士の間を区画するトレンチ分離構造と、を備え、トレンチ分離構造は、導電材料製の導電壁と、導電壁の側面に設けられ且つ導電壁を半導体層から絶縁する分離絶縁膜と、を備え、分離絶縁膜は、光入射面寄りの部分の膜厚が、素子形成面寄りの部分の膜厚より薄い。
【選択図】図４Ｄ
【特許請求の範囲】
【請求項1】
一方の面が素子形成面であり他方の面が光入射面であり、且つ平面視で行方向及び列方向に沿ってマトリクス状に配列された複数のセル領域を有した半導体層と、
前記セル領域に構成された光電変換部と、
前記半導体層の厚み方向に沿って延在し且つ前記セル領域同士の間を区画するトレンチ分離構造と、
を備え、
前記トレンチ分離構造は、導電材料製の導電壁と、前記導電壁の側面に設けられ且つ前記導電壁を前記半導体層から絶縁する分離絶縁膜と、を備え、
前記分離絶縁膜は、前記光入射面寄りの部分の膜厚が、前記素子形成面寄りの部分の膜厚より薄い、
光検出装置。
前記セル領域に構成された光電変換部と、
前記半導体層の厚み方向に沿って延在し且つ前記セル領域同士の間を区画するトレンチ分離構造と、
を備え、
前記トレンチ分離構造は、導電材料製の導電壁と、前記導電壁の側面に設けられ且つ前記導電壁を前記半導体層から絶縁する分離絶縁膜と、を備え、
前記分離絶縁膜は、前記光入射面寄りの部分の膜厚が、前記素子形成面寄りの部分の膜厚より薄い、
光検出装置。
【請求項2】
前記分離絶縁膜の厚みは、前記素子形成面側から前記光入射面側へ向けて、徐々に段階的に変化している、請求項１に記載の光検出装置。
【請求項3】
前記分離絶縁膜の厚みは、前記素子形成面側から前記光入射面側へ向けて、徐々に連続的に変化している、請求項１に記載の光検出装置。
【請求項4】
前記導電壁は、前記光入射面寄りの部分の厚みが、前記素子形成面寄りの部分の厚みより厚い、請求項１に記載の光検出装置。
【請求項5】
前記導電壁の厚みは、前記素子形成面側から前記光入射面側へ向けて、徐々に段階的に変化している、請求項４に記載の光検出装置。
【請求項6】
前記導電壁の厚みは、前記素子形成面側から前記光入射面側へ向けて、徐々に連続的に変化している、請求項４に記載の光検出装置。
【請求項7】
前記トレンチ分離構造は、前記半導体層の少なくとも前記光入射面寄りの部分に設けられている、請求項１に記載の光検出装置。
【請求項8】
前記光電変換部に含まれる不純物の濃度は、前記半導体層の厚み方向に沿って均一である、請求項１に記載の光検出装置。
【請求項9】
制御回路と、
前記半導体層に構成された電荷蓄積領域と、
前記光電変換部において生成された信号電荷を前記電荷蓄積領域に転送する転送トランジスタと、
を備え、
前記制御回路は、前記光電変換部において生成された信号電荷を前記電荷蓄積領域に転送する電荷転送時と前記光電変換部において生成された信号電荷を蓄積する電荷蓄積時とのうちの前記電荷転送時にのみ、信号電荷に反発する電位を前記導電壁に印加する制御を行う、請求項１に記載の光検出装置。
前記半導体層に構成された電荷蓄積領域と、
前記光電変換部において生成された信号電荷を前記電荷蓄積領域に転送する転送トランジスタと、
を備え、
前記制御回路は、前記光電変換部において生成された信号電荷を前記電荷蓄積領域に転送する電荷転送時と前記光電変換部において生成された信号電荷を蓄積する電荷蓄積時とのうちの前記電荷転送時にのみ、信号電荷に反発する電位を前記導電壁に印加する制御を行う、請求項１に記載の光検出装置。
【請求項10】
前記制御回路は、前記電荷蓄積時において、ゼロ電位を前記導電壁に印加する制御を行う、請求項９に記載の光検出装置。
【請求項11】
光検出装置と、前記光検出装置に被写体からの像光を結像させる光学系と、を備え、
前記光検出装置は、
一方の面が素子形成面であり他方の面が光入射面であり、且つ平面視で行方向及び列方向に沿ってマトリクス状に配列された複数のセル領域を有した半導体層と、
前記セル領域に構成された光電変換部と、
前記半導体層の厚み方向に沿って延在し且つ前記セル領域同士の間を区画するトレンチ分離構造と、
を備え、
前記トレンチ分離構造は、導電材料製の導電壁と、前記導電壁の側面に設けられ且つ前記導電壁を前記半導体層から絶縁する分離絶縁膜と、を備え、
前記分離絶縁膜は、前記光入射面寄りの部分の膜厚が、前記素子形成面寄りの部分の膜厚より薄い、
電子機器。
前記光検出装置は、
一方の面が素子形成面であり他方の面が光入射面であり、且つ平面視で行方向及び列方向に沿ってマトリクス状に配列された複数のセル領域を有した半導体層と、
前記セル領域に構成された光電変換部と、
前記半導体層の厚み方向に沿って延在し且つ前記セル領域同士の間を区画するトレンチ分離構造と、
を備え、
前記トレンチ分離構造は、導電材料製の導電壁と、前記導電壁の側面に設けられ且つ前記導電壁を前記半導体層から絶縁する分離絶縁膜と、を備え、
前記分離絶縁膜は、前記光入射面寄りの部分の膜厚が、前記素子形成面寄りの部分の膜厚より薄い、
電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本技術（本開示に係る技術）は、光検出装置及び電子機器に関し、特に、微細化画素を有する光検出装置及び電子機器に関する。
【背景技術】
【0002】
近年、ＣＭＯＳイメージセンサ等の撮像素子において、画素数を増やす傾向にある。画素数を増やすためには、画素をより微細化する必要がある。そして、微細化されたフォトダイオードの深さ方向の寸法を大きくして、１つのフォトダイオードに蓄積できる信号電荷量が減少するのを抑制している。
【0003】
フォトダイオードの深さ方向の寸法を大きくすると、蓄積した信号電荷の転送が容易ではなくなる場合がある。
【0004】
特許文献１は、画素間に格子状に設置した遮光膜に、蓄積した電荷に反発する電位を印加することで、蓄積された電子の転送を促進することを開示している。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２０１５－１２１２６号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
画素のさらなる微細化が予想され、微細化に応じた転送特性が要求されている。
【0007】
本技術は、信号電荷の転送特性が劣化するのを抑制できる光検出装置及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【0008】
本技術の一態様に係る光検出装置は、一方の面が素子形成面であり他方の面が光入射面であり、且つ平面視で行方向及び列方向に沿ってマトリクス状に配列された複数のセル領域を有した半導体層と、上記セル領域に構成された光電変換部と、上記半導体層の厚み方向に沿って延在し且つ上記セル領域同士の間を区画するトレンチ分離構造と、を備え、上記トレンチ分離構造は、導電材料製の導電壁と、上記導電壁の側面に設けられ且つ上記導電壁を上記半導体層から絶縁する分離絶縁膜と、を備え、上記分離絶縁膜は、上記光入射面寄りの部分の膜厚が、上記素子形成面寄りの部分の膜厚より薄い。
【0009】
本技術の一態様に係る電子機器は、上記光検出装置と、上記光検出装置に被写体からの像光を結像させる光学系と、を備える。
【図面の簡単な説明】
【0010】
【図1】本技術の第１実施形態に係る光検出装置の一構成例を示すチップレイアウト図である。
【図2】本技術の第１実施形態に係る光検出装置の一構成例を示すブロック図である。
【図3】本技術の第１実施形態に係る光検出装置の画素の等価回路図である。
【図4A】本技術の第１実施形態に係る光検出装置の画素の断面構成を示す縦断面図である。
【図4B】本技術の第１実施形態に係る光検出装置において、半導体層の第２の面側におけるトレンチ分離構造の配置構成を示す説明図である。
【図4C】本技術の第１実施形態に係る光検出装置において、半導体層の第１の面側におけるゲート電極の配置構成を示す説明図である。
【図5A】電荷蓄積時における半導体層内のポテンシャルの大きさを、半導体層のＺ方向の位置を横軸として示す説明図である。
【図5B】電荷転送時における半導体層内のポテンシャルの大きさを、半導体層のＺ方向の位置を横軸として示す説明図である。
【図6A】本技術の第１実施形態に係る光検出装置の製造方法を示す工程断面図である。
【図7A】比較例１に係る光検出装置の画素の断面構成及び半導体層のポテンシャルの大きさを示す説明図である。
【図7B】比較例２に係る光検出装置の画素の断面構成及び半導体層のポテンシャルの大きさを示す説明図である。
【図7C】比較例３に係る光検出装置の画素の断面構成及び半導体層のポテンシャルの大きさを示す説明図である。
【図8】本技術の第１実施形態の変形例１に係る光検出装置が有するトレンチ分離構造を断面視した時の断面構成を示す縦断面図である。
【図9】本技術の第１実施形態の変形例２に係る光検出装置が有するトレンチ分離構造を断面視した時の断面構成を示す縦断面図である。
【図10】本技術の第１実施形態の変形例３に係る光検出装置が有するトレンチ分離構造を断面視した時の断面構成を示す縦断面図である。
【図11A】本技術の第１実施形態の変形例４に係る光検出装置が有するトレンチ分離構造を断面視した時の断面構成を示す縦断面図である。
【図11B】本技術の第１実施形態の変形例４に係る光検出装置が有するトレンチ分離構造を断面視した時の断面構成を示す縦断面図である。
【図12】電子機器の概略的な構成の一例を示すブロック図である。
【発明を実施するための形態】
【0011】
以下、本技術を実施するための好適な形態について図面を参照しながら説明する。なお、以下に説明する実施形態は、本技術の代表的な実施形態の一例を示したものであり、これにより本技術の範囲が狭く解釈されることはない。
【0012】
以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。又、本技術を説明するのに適した図面を採用しているため、図面相互間において構成の相違がある場合がある。
【0013】
また、以下に示す実施形態は、本技術の技術的思想を具体化するための装置や方法を例示するものであって、本技術の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本技術の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
【0014】
また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本開示の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。
【0015】
説明は以下の順序で行う。
１．第１実施形態
２．電子機器への応用例
１．第１実施形態
２．電子機器への応用例
【0016】
［第１実施形態］
この実施形態では、裏面照射型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである光検出装置に本技術を適用した一例について説明する。
この実施形態では、裏面照射型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである光検出装置に本技術を適用した一例について説明する。
【0017】
≪光検出装置の全体構成≫
まず、光検出装置１の全体構成について説明する。図１に示すように、本技術の第１実施形態に係る光検出装置１は、平面視したときの二次元平面形状が方形状の半導体チップ２を主体に構成されている。すなわち、光検出装置１は、半導体チップ２に搭載されている。この光検出装置１は、図１２に示すように、光学系（光学レンズ）１０２を介して被写体からの像光（入射光１０６）を取り込み、撮像面上に結像された入射光１０６の光量を画素単位で電気信号に変換して画素信号として出力する。
まず、光検出装置１の全体構成について説明する。図１に示すように、本技術の第１実施形態に係る光検出装置１は、平面視したときの二次元平面形状が方形状の半導体チップ２を主体に構成されている。すなわち、光検出装置１は、半導体チップ２に搭載されている。この光検出装置１は、図１２に示すように、光学系（光学レンズ）１０２を介して被写体からの像光（入射光１０６）を取り込み、撮像面上に結像された入射光１０６の光量を画素単位で電気信号に変換して画素信号として出力する。
【0018】
図１に示すように、光検出装置１が搭載された半導体チップ２は、互いに交差するＸ方向及びＹ方向を含む二次元平面において、中央部に設けられた方形状の画素領域２Ａと、この画素領域２Ａの外側に画素領域２Ａを囲むようにして設けられた周辺領域２Ｂとを備えている。
【0019】
画素領域２Ａは、例えば図１２に示す光学系１０２により集光される光を受光する受光面である。そして、画素領域２Ａには、Ｘ方向及びＹ方向を含む二次元平面において複数の画素３が行列状に配置されている。換言すれば、画素３は、二次元平面内で互いに交差するＸ方向及びＹ方向のそれぞれの方向に繰り返し配置されている。なお、本実施形態においては、一例としてＸ方向とＹ方向とが直交している。また、Ｘ方向とＹ方向との両方に直交する方向がＺ方向（厚み方向、積層方向）である。また、Ｚ方向に垂直な方向が水平方向である。
【0020】
図１に示すように、周辺領域２Ｂには、複数のボンディングパッド１４が配置されている。複数のボンディングパッド１４の各々は、例えば、半導体チップ２の二次元平面における４つの辺の各々の辺に沿って配列されている。複数のボンディングパッド１４の各々は、半導体チップ２を外部装置と電気的に接続する際に用いられる入出力端子である。
【0021】
＜ロジック回路＞
図２に示すように、半導体チップ２は、ロジック回路１３を備えている。ロジック回路１３は、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７及び制御回路８などを含んでいる。ロジック回路１３は、電界効果トランジスタとして、例えば、ｎチャネル導電型のＭＯＳＦＥＴ（Ｍetal Ｏxide Ｓemiconductor Ｆield Ｅffect Ｔransistor）及びｐチャネル導電型のＭＯＳＦＥＴを有するＣＭＯＳ（Ｃomplenentary ＭＯＳ）回路で構成されている。
図２に示すように、半導体チップ２は、ロジック回路１３を備えている。ロジック回路１３は、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７及び制御回路８などを含んでいる。ロジック回路１３は、電界効果トランジスタとして、例えば、ｎチャネル導電型のＭＯＳＦＥＴ（Ｍetal Ｏxide Ｓemiconductor Ｆield Ｅffect Ｔransistor）及びｐチャネル導電型のＭＯＳＦＥＴを有するＣＭＯＳ（Ｃomplenentary ＭＯＳ）回路で構成されている。
【0022】
垂直駆動回路４は、例えばシフトレジスタによって構成されている。垂直駆動回路４は、所望の画素駆動線１０を順次選択し、選択した画素駆動線１０に画素３を駆動するためのパルスを供給し、各画素３を行単位で駆動する。即ち、垂直駆動回路４は、画素領域２Ａの各画素３を行単位で順次垂直方向に選択走査し、各画素３の光電変換素子が受光量に応じて生成した信号電荷に基づく画素３からの画素信号を、垂直信号線１１を通してカラム信号処理回路５に供給する。
【0023】
カラム信号処理回路５は、例えば画素３の列毎に配置されており、１行分の画素３から出力される信号に対して画素列毎にノイズ除去等の信号処理を行う。例えばカラム信号処理回路５は、画素固有の固定パターンノイズを除去するためのＣＤＳ（Correlated Double Sampling：相関２重サンプリング）及びＡＤ（Analog Digital）変換等の信号処理を行う。カラム信号処理回路５の出力段には水平選択スイッチ（図示せず）が水平信号線１２との間に接続されて設けられる。
【0024】
水平駆動回路６は、例えばシフトレジスタによって構成されている。水平駆動回路６は、水平走査パルスをカラム信号処理回路５に順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から信号処理が行われた画素信号を水平信号線１２に出力させる。
【0025】
出力回路７は、カラム信号処理回路５の各々から水平信号線１２を通して順次に供給される画素信号に対し、信号処理を行って出力する。信号処理としては、例えば、バッファリング、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を用いることができる。
【0026】
制御回路８は、垂直同期信号、水平同期信号、及びマスタクロック信号に基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等に出力する。
【0027】
＜画素＞
図３は、画素３の一構成例を示す等価回路図である。図示の例では、複数の画素３が、１つの電荷蓄積領域（フローティングディフュージョン：Ｆloating Ｄiffusion）ＦＤと、読出し回路１５とを共有している。より具体的には、４つの画素３が、１つの電荷蓄積領域ＦＤと読出し回路１５とを共有している。画素３は、光電変換素子ＰＤと、光電変換素子ＰＤで光電変換された信号電荷を電荷蓄積領域ＦＤに転送する転送トランジスタＴＲと、を備えている。読出し回路１５は、電荷蓄積領域ＦＤの後段に接続されている。
図３は、画素３の一構成例を示す等価回路図である。図示の例では、複数の画素３が、１つの電荷蓄積領域（フローティングディフュージョン：Ｆloating Ｄiffusion）ＦＤと、読出し回路１５とを共有している。より具体的には、４つの画素３が、１つの電荷蓄積領域ＦＤと読出し回路１５とを共有している。画素３は、光電変換素子ＰＤと、光電変換素子ＰＤで光電変換された信号電荷を電荷蓄積領域ＦＤに転送する転送トランジスタＴＲと、を備えている。読出し回路１５は、電荷蓄積領域ＦＤの後段に接続されている。
【0028】
光電変換素子ＰＤは、受光量に応じた信号電荷を生成する。光電変換素子ＰＤはまた、生成された信号電荷を一時的に蓄積（保持）する。光電変換素子ＰＤは、カソード側が転送トランジスタＴＲのソース領域と電気的に接続され、アノード側が基準電位線（例えばグランド）と電気的に接続されている。光電変換素子ＰＤとしては、例えばフォトダイオードが用いられている。
【0029】
転送トランジスタＴＲのドレイン領域は、電荷蓄積領域ＦＤと電気的に接続されている。転送トランジスタＴＲのゲート電極は、画素駆動線１０（図２参照）のうちの転送トランジスタ駆動線と電気的に接続されている。
【0030】
電荷蓄積領域ＦＤは、光電変換素子ＰＤから転送トランジスタＴＲを介して転送された信号電荷を一時的に蓄積して保持する。
【0031】
読出し回路１５は、電荷蓄積領域ＦＤに蓄積された信号電荷を読み出し、信号電荷に基づく画素信号を出力する。読出し回路１５は、これに限定されないが、画素トランジスタとして、例えば、増幅トランジスタＡＭＰと、選択トランジスタＳＥＬと、リセットトランジスタＲＳＴと、を備えている。これらのトランジスタ（ＡＭＰ，ＳＥＬ，ＲＳＴ）は、例えば、酸化シリコン膜（ＳｉＯ２膜）からなるゲート絶縁膜と、ゲート電極と、ソース領域及びドレイン領域として機能する一対の主電極領域と、を有するＭＯＳＦＥＴで構成されている。また、これらのトランジスタとしては、ゲート絶縁膜が窒化シリコン膜（Ｓｉ３Ｎ４膜）、或いは窒化シリコン膜及び酸化シリコン膜などの積層膜からなるＭＩＳＦＥＴ（Ｍetal Ｉnsulator Ｓemiconductor ＦＥＴ）でも構わない。
【0032】
増幅トランジスタＡＭＰは、ソース領域が選択トランジスタＳＥＬのドレイン領域と電気的に接続され、ドレイン領域が電源線Ｖｄｄ及びリセットトランジスタのドレイン領域と電気的に接続されている。そして、増幅トランジスタＡＭＰのゲート電極は、電荷蓄積領域ＦＤ及びリセットトランジスタＲＳＴのソース領域と電気的に接続されている。
【0033】
選択トランジスタＳＥＬは、ソース領域が垂直信号線１１（ＶＳＬ）と電気的に接続され、ドレインが増幅トランジスタＡＭＰのソース領域と電気的に接続されている。そして、選択トランジスタＳＥＬのゲート電極は、画素駆動線１０（図２参照）のうちの選択トランジスタ駆動線と電気的に接続されている。
【0034】
リセットトランジスタＲＳＴは、ソース領域が電荷蓄積領域ＦＤ及び増幅トランジスタＡＭＰのゲート電極と電気的に接続され、ドレイン領域が電源線Ｖｄｄ及び増幅トランジスタＡＭＰのドレイン領域と電気的に接続されている。リセットトランジスタＲＳＴのゲート電極は、画素駆動線１０（図２参照）のうちのリセットトランジスタ駆動線と電気的に接続されている。
【0035】
【0036】
＜光検出装置の積層構造＞
図４Ａは、図４Ｂ及び図４ＣのＡ－Ａ切断線に沿って断面視した時の断面構成を示す縦断面図である。図４Ａに示すように、光検出装置１（半導体チップ２）は、例えば、一方の面が第１の面Ｓ１であり他方の面が第２の面Ｓ２である半導体層２０を備える。半導体層２０の第１の面Ｓ１側には配線層３０が積層されていて、第２の面Ｓ２には光入射面側積層体４０が積層されている。すなわち、光検出装置１は、光入射面側積層体４０と、半導体層２０と、配線層３０との積層構造を有する。
図４Ａは、図４Ｂ及び図４ＣのＡ－Ａ切断線に沿って断面視した時の断面構成を示す縦断面図である。図４Ａに示すように、光検出装置１（半導体チップ２）は、例えば、一方の面が第１の面Ｓ１であり他方の面が第２の面Ｓ２である半導体層２０を備える。半導体層２０の第１の面Ｓ１側には配線層３０が積層されていて、第２の面Ｓ２には光入射面側積層体４０が積層されている。すなわち、光検出装置１は、光入射面側積層体４０と、半導体層２０と、配線層３０との積層構造を有する。
【0037】
＜半導体層＞
半導体層２０は、半導体基板で構成されている。半導体層２０は、これには限定されないが、例えば、単結晶シリコン（Ｓｉ）基板で構成されている。なお、第１の面Ｓ１を素子形成面又は主面と呼び、第２の面Ｓ２を光入射面又は裏面と呼ぶこともある。半導体層２０の画素領域２Ａに相当する部分には、平面視で行方向及び列方向に沿ってマトリクス状に配列された複数のセル領域２０ａが設けられている。セル領域２０ａは、画素３毎に設けられている。例えば、分離領域２０ｂで区画された島状のセル領域２０ａが画素３毎に設けられている。なお、画素３の数は、図４Ａに限定されるものではない。
半導体層２０は、半導体基板で構成されている。半導体層２０は、これには限定されないが、例えば、単結晶シリコン（Ｓｉ）基板で構成されている。なお、第１の面Ｓ１を素子形成面又は主面と呼び、第２の面Ｓ２を光入射面又は裏面と呼ぶこともある。半導体層２０の画素領域２Ａに相当する部分には、平面視で行方向及び列方向に沿ってマトリクス状に配列された複数のセル領域２０ａが設けられている。セル領域２０ａは、画素３毎に設けられている。例えば、分離領域２０ｂで区画された島状のセル領域２０ａが画素３毎に設けられている。なお、画素３の数は、図４Ａに限定されるものではない。
【0038】
半導体層２０内には、第２導電型（例えばｎ＋型）の半導体領域である光電変換部２１と、第２導電型（例えばｎ＋型）の半導体領域である電荷蓄積領域２２と、第１導電型（例えばｐ型）の半導体領域であるウエル領域２４と、転送トランジスタＴＲとが構成されている。そして、半導体層２０内に、図３に示した光電変換素子ＰＤ、転送トランジスタＴＲ、及び電荷蓄積領域ＦＤが構成されている。光電変換部２１は、セル領域２０ａ毎に、セル領域２０ａ内に構成された光電変換領域である。光電変換部２１に含まれる不純物の濃度は、Ｚ方向に沿って故意に濃度差を設けていない状態である。例えば、光電変換部２１を形成するために、不純物のイオン注入を多段で行った場合に、Ｚ方向に沿ってなるべく濃度差が生じないようにイオン注入している。このようにして形成された光電変換部２１の不純物濃度を、Ｚ方向に沿って均一であると見なすことができる。本実施形態では、光電変換部２１に注入される不純物は、光電変換部２１を第２導電型（例えばｎ＋型）にするような公知の不純物である。そして、図３に示した光電変換素子ＰＤは、セル領域２０ａ毎に、セル領域２０ａ内に構成されている。電荷蓄積領域２２は、複数（本実施形態では４つ）の画素３で共有されていて、これには限定されないが、例えば、分離領域２０ｂに構成されている。なお、電荷蓄積領域２２は、少なくともその一部がセル領域２０ａ内に構成されていても良い。転送トランジスタＴＲは、ソース領域として機能する光電変換部２１と、ドレイン領域として機能する電荷蓄積領域２２と、チャネル形成領域として機能するウエル領域２４と、配線層３０に設けられたゲート電極Ｇ及び図示を省略したゲート絶縁膜と、を含む。なお、図４Ａ及びそれ以降の図面では、ウエル領域２４の形状及び占める範囲の一例を示している。ウエル領域２４の形状及び占める範囲は、図４Ａに限定されず、これ以外の形態であっても良い。図４Ｃに示すように、２行２列の４つの画素３において、ゲート電極Ｇは、電荷蓄積領域２２の周囲を囲むように画素３の角部に配置されている。
【0039】
図４Ａに戻って説明を続ける。転送トランジスタＴＲは、ゲート電極Ｇに印加された電圧に応じて、光電変換部２１と電荷蓄積領域２２との間を電気的に遮断する。また、転送トランジスタＴＲは、ゲート電極Ｇに印加された電圧に応じてウエル領域２４内にチャネルを形成し、光電変換部２１と電荷蓄積領域２２との間を電気的に接続する。光電変換部２１に信号電荷を蓄積する電荷蓄積時において、ゲート電極Ｇには、信号電荷に反発する電位が印加されて、光電変換部２１と電荷蓄積領域２２との間を電気的に遮断する。光電変換部２１から電荷蓄積領域２２へと信号電荷を転送する電荷転送時において、ゲート電極Ｇには、信号電荷を引き寄せる電位が印加されて、光電変換部２１と電荷蓄積領域２２との間にチャネルを形成する。本実施形態では信号電荷が電子であり、例えば、電荷蓄積時においてゲート電極Ｇに負電位を印加して光電変換部２１と電荷蓄積領域２２との間のポテンシャルを高くし、電荷転送時においてゲート電極Ｇに正電位を印加して光電変換部２１と電荷蓄積領域２２との間のポテンシャルを低くするとして、説明する。また、ゲート電極Ｇに負電位を印加した場合に転送トランジスタＴＲはオフ状態であり、ゲート電極Ｇに正電位を印加した場合に転送トランジスタＴＲはオン状態であるとして、説明する。
【0040】
分離領域２０ｂには、セル領域２０ａ同士の間を区画する分離構造が設けられている。より具体的には、分離領域２０ｂには、分離構造として、第２の面Ｓ２側からＺ方向に沿って、トレンチ分離構造５０と、第１導電型（例えばｐ型）の半導体領域２３と、がその順で設けられている。すなわち、トレンチ分離構造５０は、第１の面Ｓ１と第２の面Ｓ２とのうちの第２の面Ｓ２寄りの位置にあり、半導体領域２３と比べて、Ｚ方向に沿って転送トランジスタＴＲから離れた位置にある。以下、トレンチ分離構造５０について、より詳細に説明する。
【0041】
＜トレンチ分離構造＞
トレンチ分離構造５０は、上述の分離構造としての機能以外にも、画素３同士の間で迷光を遮る遮光部としての機能と、電荷転送時において信号電荷が第１の面Ｓ１側へ流れやすくする転送促進機能と、を有する。図４Ｄは、図４ＢのＢ－Ｂ切断線に沿ってトレンチ分離構造５０を断面視した時の断面構成を示す縦断面図である。トレンチ分離構造５０は、導電材料製の導電壁５３と、導電壁５３と半導体層２０との間に設けられ且つ導電壁５３を半導体層２０から絶縁する絶縁材料製の分離絶縁膜５２と、を有する。そして、トレンチ分離構造５０は、第２の面Ｓ２側から形成したトレンチ溝５１に導電壁５３と分離絶縁膜５２を埋め込んだ、トレンチ分離構造を有する。導電壁５３には、制御回路８（図２）の制御に基づき、図示を省略した信号線を介して、第１電位又は第２電位が印加される。より具体的には、電荷蓄積時には、第１電位として０Ｖ（ゼロ電位）が導電壁５３に印加される。電荷転送時には、第２電位として信号電荷に反発する電位が導電壁５３に印加される。本実施形態では信号電荷が電子であり、電荷転送時には、第２電位として負電位が導電壁５３に印加される。
トレンチ分離構造５０は、上述の分離構造としての機能以外にも、画素３同士の間で迷光を遮る遮光部としての機能と、電荷転送時において信号電荷が第１の面Ｓ１側へ流れやすくする転送促進機能と、を有する。図４Ｄは、図４ＢのＢ－Ｂ切断線に沿ってトレンチ分離構造５０を断面視した時の断面構成を示す縦断面図である。トレンチ分離構造５０は、導電材料製の導電壁５３と、導電壁５３と半導体層２０との間に設けられ且つ導電壁５３を半導体層２０から絶縁する絶縁材料製の分離絶縁膜５２と、を有する。そして、トレンチ分離構造５０は、第２の面Ｓ２側から形成したトレンチ溝５１に導電壁５３と分離絶縁膜５２を埋め込んだ、トレンチ分離構造を有する。導電壁５３には、制御回路８（図２）の制御に基づき、図示を省略した信号線を介して、第１電位又は第２電位が印加される。より具体的には、電荷蓄積時には、第１電位として０Ｖ（ゼロ電位）が導電壁５３に印加される。電荷転送時には、第２電位として信号電荷に反発する電位が導電壁５３に印加される。本実施形態では信号電荷が電子であり、電荷転送時には、第２電位として負電位が導電壁５３に印加される。
【0042】
分離絶縁膜５２は、導電壁５３の側面５３Ｓに設けられた部分である分離絶縁膜５２Ａと、導電壁５３の底面に設けられた部分である分離絶縁膜５２Ｂと、を有する。分離絶縁膜５２Ａと分離絶縁膜５２Ｂとを区別しない場合、単に分離絶縁膜５２と呼ぶ。分離絶縁膜５２を構成する絶縁材料は、絶縁性がある公知の材料であっても良い。絶縁材料として、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）、有機材料等を挙げることができる。また、絶縁材料は、トレンチ溝５１への埋込性が良好な材料であることが望ましい。導電壁５３は、電極として使用されるので、導電材料製である。導電壁５３を構成する導電材料は、導電性を有する公知の材料であっても良い。導電材料として、例えば、ポリシリコン等の半導体材料、及びアルミニウム（Ａｌ）、タングステン（Ｗ）等の金属材料を挙げることができる。
【0043】
図４Ｂは、半導体層２０の第２の面Ｓ２側におけるトレンチ分離構造５０の配置構成を示す説明図である。トレンチ分離構造５０は、Ｚ方向及びＸ方向に沿って延在する部分と、Ｚ方向及びＹ方向に沿って延在する部分と、を有する。分離絶縁膜５２及び導電壁５３も同様に、Ｚ方向及びＸ方向に沿って延在する部分と、Ｚ方向及びＹ方向に沿って延在する部分と、を有する。トレンチ分離構造５０の縦断面構造は、Ｚ方向及びＸ方向に沿って延在する部分と、Ｚ方向及びＹ方向に沿って延在する部分とで同じである。トレンチ分離構造５０のＺ方向に沿った一方の端部は第２の面Ｓ２に臨み、Ｚ方向に沿った第２の面Ｓ２側寄りの位置においてセル領域２０ａを囲うように井桁状に設けられている。また、図４Ａに示すように、トレンチ分離構造５０のＺ方向に沿った他方の端部は、第１の面Ｓ１に達していない。
【0044】
図４Ｄは、半導体層２０の第１の面Ｓ１及び第２の面Ｓ２のうちの第２の面Ｓ２のみを示しているが、半導体層２０の第１の面Ｓ１は、第２の面Ｓ２と対向する位置にある。図４Ｄに示すように、導電壁５３は、第２の面Ｓ２寄りの部分の厚みｗａが、第１の面Ｓ１寄りの部分の厚みｗｂより厚い（ｗｂ＜ｗａ）。より具体的には、導電壁５３の厚みは、第１の面Ｓ１側から第２の面Ｓ２側へ向けて、徐々に段階的に変化している。本実施形態では、導電壁５３は、第１の面Ｓ１寄りの部分である導電壁５３ｂと、第２の面Ｓ２寄りの部分である導電壁５３ａとの２段構成を有し、導電壁５３ａの厚みｗａが導電壁５３ｂの厚みｗｂより厚い。
【0045】
分離絶縁膜５２Ａは、第２の面Ｓ２寄りの部分の膜厚ｄａが、第１の面Ｓ１寄りの部分の膜厚ｄｂより薄い（ｄａ＜ｄｂ）。より具体的には、分離絶縁膜５２Ａの厚みは、第１の面Ｓ１側から第２の面Ｓ２側へ向けて、徐々に段階的に（階段状に）変化している。本実施形態では、分離絶縁膜５２Ａは、第１の面Ｓ１寄りの部分である分離絶縁膜５２Ａｂと、第２の面Ｓ２寄りの部分である分離絶縁膜５２Ａａとの２段構成を有し、分離絶縁膜５２Ａａの膜厚ｄａが分離絶縁膜５２Ａｂの膜厚ｄｂより薄い。なお、分離絶縁膜５２Ａａは導電壁５３ａの側面５３Ｓａに接する部分であり、分離絶縁膜５２Ａｂは導電壁５３ｂの側面５３Ｓｂに接する部分である。
【0046】
＜配線層＞
図４Ａに示すように、配線層３０は、これには限定されないが、例えば、絶縁膜３１と、絶縁膜３１内に設けられた配線３２とを有する多層配線層である。配線３２は、主に厚み方向に延在する縦配線と、主に水平方向に延在する横配線とを含み、例えば、図３に示した回路の配線部分の少なくとも一部を構成している。絶縁膜３１は、例えば酸化シリコン（ＳｉＯ２）膜、窒化シリコン（Ｓｉ３Ｎ４）膜、酸窒化シリコン（ＳｉＯＮ）膜等の公知の絶縁膜を複数層積層した構成である。配線３２は、例えばポリシリコン等の半導体材料、銅（Ｃｕ）、タングステン（Ｗ）、アルミニウム（Ａｌ）等の金属材料など、公知の導電材料である。
図４Ａに示すように、配線層３０は、これには限定されないが、例えば、絶縁膜３１と、絶縁膜３１内に設けられた配線３２とを有する多層配線層である。配線３２は、主に厚み方向に延在する縦配線と、主に水平方向に延在する横配線とを含み、例えば、図３に示した回路の配線部分の少なくとも一部を構成している。絶縁膜３１は、例えば酸化シリコン（ＳｉＯ２）膜、窒化シリコン（Ｓｉ３Ｎ４）膜、酸窒化シリコン（ＳｉＯＮ）膜等の公知の絶縁膜を複数層積層した構成である。配線３２は、例えばポリシリコン等の半導体材料、銅（Ｃｕ）、タングステン（Ｗ）、アルミニウム（Ａｌ）等の金属材料など、公知の導電材料である。
【0047】
＜光入射面側積層体＞
光入射面側積層体４０は、例えば、半導体層２０に近い順に、カラーフィルタ４１と、マイクロレンズ４２とを備えている。マイクロレンズ４２はオンチップレンズであり、半導体層２０へ入射光を集光する。カラーフィルタ４１は、マイクロレンズ４２を通過した後の入射光を、色分離する。カラーフィルタ４１及びマイクロレンズ４２は、例えば、画素３毎に設けられている。カラーフィルタ４１及びマイクロレンズ４２は、例えば樹脂性の材料で構成されている。
光入射面側積層体４０は、例えば、半導体層２０に近い順に、カラーフィルタ４１と、マイクロレンズ４２とを備えている。マイクロレンズ４２はオンチップレンズであり、半導体層２０へ入射光を集光する。カラーフィルタ４１は、マイクロレンズ４２を通過した後の入射光を、色分離する。カラーフィルタ４１及びマイクロレンズ４２は、例えば、画素３毎に設けられている。カラーフィルタ４１及びマイクロレンズ４２は、例えば樹脂性の材料で構成されている。
【0048】
≪作用≫
以下、図５Ａ及び図５Ｂを参照して、本技術の第１実施形態に係る光検出装置１の作用について、説明する。図５Ａは、電荷蓄積時における半導体層２０内のポテンシャルの大きさを、半導体層２０のＺ方向の位置を横軸として示し、図５Ｂは、電荷転送時における半導体層２０内のポテンシャルの大きさを、半導体層２０のＺ方向の位置を横軸として示す。横軸に示すＺ方向に沿った位置Ｚ１は、第１の面Ｓ１寄りの位置であり、転送トランジスタＴＲ近傍の位置である。横軸に示すＺ方向に沿った位置Ｚ２は、分離絶縁膜５２Ａｂがある位置である。横軸に示すＺ方向に沿った位置Ｚ３は、分離絶縁膜５２Ａａがある位置であり、第２の面Ｓ２寄りの位置である。
以下、図５Ａ及び図５Ｂを参照して、本技術の第１実施形態に係る光検出装置１の作用について、説明する。図５Ａは、電荷蓄積時における半導体層２０内のポテンシャルの大きさを、半導体層２０のＺ方向の位置を横軸として示し、図５Ｂは、電荷転送時における半導体層２０内のポテンシャルの大きさを、半導体層２０のＺ方向の位置を横軸として示す。横軸に示すＺ方向に沿った位置Ｚ１は、第１の面Ｓ１寄りの位置であり、転送トランジスタＴＲ近傍の位置である。横軸に示すＺ方向に沿った位置Ｚ２は、分離絶縁膜５２Ａｂがある位置である。横軸に示すＺ方向に沿った位置Ｚ３は、分離絶縁膜５２Ａａがある位置であり、第２の面Ｓ２寄りの位置である。
【0049】
図５Ａにおいて、電荷蓄積時には転送トランジスタＴＲがオフ状態であるので、位置Ｚ１におけるポテンシャルが高くなり、受光量に応じて生成された信号電荷が光電変換部２１内に蓄積される。また、電荷蓄積時には、導電壁５３に第１電位として０Ｖが印加されている。ポテンシャルは、位置Ｚ１近傍以外では、Ｚ方向に沿って低い状態が維持されている。より具体的には、位置Ｚ２及び位置Ｚ３におけるポテンシャルは、低い状態が維持されている。これにより、光電変換部２１は、Ｚ方向に沿って転送トランジスタＴＲから離れた第２の面Ｓ２寄りの位置においても、蓄積される信号電荷が減少するのを抑制できる。
【0050】
図５Ｂにおいて、電荷転送時には転送トランジスタＴＲがオン状態になる。そのため、位置Ｚ１におけるポテンシャルが低くなり、生成された信号電荷が光電変換部２１から電荷蓄積領域２２へ転送される。また、電荷転送時には、第２電位として負電位が導電壁５３に負電位が印加される。導電壁５３に負電位が印加されると、トレンチ分離構造５０の周囲の半導体層２０に空乏層５４が形成され、位置Ｚ２,Ｚ３におけるポテンシャルが高くなる。より具体的には、位置Ｚ３におけるポテンシャルが、位置Ｚ２におけるポテンシャルより高くなり、位置Ｚ３から位置Ｚ１へ向けてポテンシャルが階段状に低くなる。より具体的には、空乏層５４のうち、膜厚が薄い分離絶縁膜５２Ａａの周囲に形成される部分が、膜厚が厚い分離絶縁膜５２Ａｂの周囲に形成される部分より、水平方向に沿った厚みが大きくなる。これにより、位置Ｚ３におけるポテンシャルが、位置Ｚ２におけるポテンシャルより高くなる。そのため、光電変換部２１の第２の面Ｓ２寄りの位置、すなわち転送トランジスタＴＲから離れた位置に蓄積された信号電荷が、階段状のポテンシャルに沿って位置Ｚ３から位置Ｚ１へ向けて流れやすくなる。
【0051】
≪光検出装置の製造方法≫
以下、図６Ａから図６Ｇまでを参照して、光検出装置１の製造方法について説明する。なお、本実施形態では、主にトレンチ分離構造５０の形成方法について説明し、それ以外の部分については説明を省略する。また、図６Ａから図６Ｇまでにおいて、半導体領域２３（図４Ａ）の図示を省略している。
以下、図６Ａから図６Ｇまでを参照して、光検出装置１の製造方法について説明する。なお、本実施形態では、主にトレンチ分離構造５０の形成方法について説明し、それ以外の部分については説明を省略する。また、図６Ａから図６Ｇまでにおいて、半導体領域２３（図４Ａ）の図示を省略している。
【0052】
まず、図６Ａに示すように、公知のエッチング技術を用いて、第２の面Ｓ２側から半導体層２０にトレンチ溝５１を形成する。そして、図６Ｂに示すように、トレンチ溝５１の内面を覆うように絶縁膜ｍ１を成膜する。絶縁膜ｍ１は、分離絶縁膜５２を構成する材料と同じ材料製である。その後、図６Ｃに示すように、トレンチ溝５１内を埋めるように、レジストＲを塗布する。そして、図６Ｄに示すように、エッチバックを行い、トレンチ溝５１内に埋め込まれたレジストの一部を除去する。
【0053】
次に、図６Ｅに示すように、フッ酸を用いて、絶縁膜ｍ１のうち余分な部分を除去する。より具体的には、絶縁膜ｍ１のうちレジストＲに覆われていない部分を除去する。この工程により、トレンチ溝５１の図面下側の部分に絶縁膜ｍ１が残る。その後、図６Ｆに示すように、レジストＲを除去する。その後、図６Ｇに示すように、トレンチ溝５１の内面及び絶縁膜ｍ１の露出面を覆うように絶縁膜ｍ２を成膜する。絶縁膜ｍ２は、分離絶縁膜５２を構成する材料と同じ材料製である。これにより、トレンチ溝５１の側壁に沿って、分離絶縁膜５２Ａａと分離絶縁膜５２Ａｂとを形成することができる。次に、図示は省略するが、トレンチ溝５１内の残りの空間を埋めるように、導電壁５３を構成する導電材料を埋め込み、導電材料の余分な部分を除去し、導電壁５３を形成する。絶縁膜ｍ２のうちの余分な部分についても、除去する。これ以降の製造方法は公知の方法で行えば良いので、その説明を省略する。
【0054】
≪第１実施形態の主な効果≫
以下、第１実施形態の主な効果を説明するが、その前に、本技術の概要と、図７Ａ、図７Ｂ、及び図７Ｃに示す比較例について、説明する。近年、光検出装置では、画素を増やす傾向にあり、多くの画素を配置するために画素３の微細化が進んでいる。1つの光検出装置に多くの画素３を設けようとすると、画素３の平面視の寸法を小さくする必要がある。また、暗い場所であっても明るい画像を得たいという要望もある。明るい画像を得るためには、光電変換部内に蓄積できる信号電荷の量が減少するのを抑制する必要がある。しかし、画素３が微細化されると、画素３の寸法が小さくなり、光電変換部内に蓄積できる飽和電子数が減少する可能性がある。そこで、飽和電子数が減少するのを抑制するために、光電変換部の寸法を、半導体層２０の厚み方向に沿って大きくしたいという要望がある。しかし、光電変換部の寸法を、半導体層２０の厚み方向に沿って大きくした場合、光電変換部の光入射面付近で生成された信号電荷を転送トランジスタが設けられた素子形成面側まで移動させる際に、その移動距離が長くなる。そのため、信号電荷の転送特性を改善するために、以下の比較例に係る技術が考えられている。
以下、第１実施形態の主な効果を説明するが、その前に、本技術の概要と、図７Ａ、図７Ｂ、及び図７Ｃに示す比較例について、説明する。近年、光検出装置では、画素を増やす傾向にあり、多くの画素を配置するために画素３の微細化が進んでいる。1つの光検出装置に多くの画素３を設けようとすると、画素３の平面視の寸法を小さくする必要がある。また、暗い場所であっても明るい画像を得たいという要望もある。明るい画像を得るためには、光電変換部内に蓄積できる信号電荷の量が減少するのを抑制する必要がある。しかし、画素３が微細化されると、画素３の寸法が小さくなり、光電変換部内に蓄積できる飽和電子数が減少する可能性がある。そこで、飽和電子数が減少するのを抑制するために、光電変換部の寸法を、半導体層２０の厚み方向に沿って大きくしたいという要望がある。しかし、光電変換部の寸法を、半導体層２０の厚み方向に沿って大きくした場合、光電変換部の光入射面付近で生成された信号電荷を転送トランジスタが設けられた素子形成面側まで移動させる際に、その移動距離が長くなる。そのため、信号電荷の転送特性を改善するために、以下の比較例に係る技術が考えられている。
【0055】
図７Ａに示す比較例１に係る光検出装置では、トレンチ分離構造５０の代わりに絶縁層５２Ｘが設けられている。また、光電変換部２１Ａに含まれる不純物の濃度は、第２の面Ｓ２側の部分が、それ以外の部分より薄く設けられている。より具体的には、多段で不純物をイオン注入して光電変換部２１Ａを形成する際に、Ｚ方向の深さ位置に応じて不純物のドーズ量等を変えることにより、第２の面Ｓ２側の部分の不純物濃度を故意に薄くしている。このように、Ｚ方向に沿って、光電変換部２１Ａの不純物濃度を変化させることにより、位置Ｚ２から位置Ｚ３に向けてポテンシャルが徐々に高くなり、電荷転送時に信号電荷が流れやすくなる。しかし、光電変換部２１Ａの不純物濃度を変化させた場合、電荷蓄積時においても位置Ｚ２から位置Ｚ３に向けてポテンシャルが徐々に高くなる状態が維持される。そのため、符号６０で示す領域には信号電荷を蓄積することが難しくなり、飽和電子数が減少する可能性がある。
【0056】
図７Ｂに示す比較例２に係る光検出装置では、絶縁層５２Ｘの代わりに絶縁層５２Ｙを介して導電壁５３Ｙが設けられている。絶縁層５２Ｙの膜厚は均一である。それ以外の部分は比較例１に係る光検出装置と同じ構成である。このように、導電壁５３Ｙを設けることにより、位置Ｚ２から位置Ｚ３にかけてポテンシャルをさらに高くすることができ、電荷転送時に信号電荷がさらに流れやすくなる。しかし、比較例１と同様に光電変換部２１Ａの不純物濃度を変化させているので、符号６０で示す領域には電荷蓄積時に信号電荷を蓄積することが難しくなり、飽和電子数が減少する可能性がある。
【0057】
図７Ｃに示す比較例２に係る光検出装置では、光電変換部２１Ｂに含まれる不純物の濃度は、故意に濃度差を設けておらず、Ｚ方向に沿って均一と見なすことができる。それ以外の部分は比較例２に係る光検出装置と同じ構成である。このように、光電変換部２１Ｂに含まれる不純物の濃度を均一にすることにより、ポテンシャルに符号６０で示す領域が存在せず、比較例１，２と比べて電荷蓄積時に電荷を多く蓄積することができ、飽和電子数が減少するのを抑制できる。しかし、電荷転送時において導電壁５３Ｙに負電位を印加した場合、第２の面Ｓ２側のポテンシャルが全体的に高くなるものの、勾配が形成されないので、信号電荷が流れやすくなり難い。
【0058】
これに対して、本技術の第１実施形態に係る光検出装置１では、分離絶縁膜５２は、光入射面寄りの部分の膜厚が、素子形成面寄りの部分の膜厚より薄い。そのため、電荷転送時において導電壁５３に負電位を印加することにより、半導体層２０のポテンシャルは、光入射面寄りの部分で素子形成面寄りの部分より高くなる。これにより、ポテンシャルは、光入射面寄りの部分と素子形成面寄りの部分とで高低差が形成され、信号電荷が素子形成面側へと流れやすくなり、転送特性が劣化するのを抑制できる。より具体的には、光電変換部２１の寸法を、半導体層２０の厚み方向に大きくした場合であっても、信号電荷が素子形成面側へと流れやすくなり、転送特性が劣化するのを抑制できる。また、電荷蓄積時において導電壁５３にゼロ電位を印加することにより、光入射面側のポテンシャルが高くなることを抑制でき、より具体的には光入射面側のポテンシャルを平坦に近づけることができる。そのため、電荷蓄積時の飽和電子数が減少するのを抑制できる。これにより、暗い場所において撮られた画像が劣化するのを抑制できる。
【0059】
また、本技術の第１実施形態に係る光検出装置１では、分離絶縁膜５２の厚みは、素子形成面側から光入射面側へ向けて、徐々に段階的に変化している。そのため、電荷転送時において導電壁５３に負電位を印加することにより、半導体層２０のポテンシャルは、光入射面寄りの部分から素子形成面寄りの部分へと向けて徐々に段階的に低くなる。このため、信号電荷が素子形成面側へと流れやすくなり、転送特性が劣化するのを抑制できる。
【0060】
また、本技術の第１実施形態に係る光検出装置１では、トレンチ分離構造５０は、半導体層２０の少なくとも光入射面寄りの部分に設けられている。そのため、電荷転送時において導電壁５３に負電位を印加することにより、転送トランジスタＴＲから離れた位置に蓄積された信号電荷が素子形成面側へと流れやすくなり、転送特性が劣化するのを抑制できる。より具体的には、光電変換部２１の寸法を、半導体層２０の厚み方向に大きくした場合であっても、転送トランジスタＴＲから離れた位置に蓄積された信号電荷が素子形成面側へと流れやすくなり、転送特性が劣化するのを抑制できる。
【0061】
また、本技術の第１実施形態に係る光検出装置１では、光電変換部２１に含まれる不純物の濃度は、半導体層２０の厚み方向に沿って均一である。そのため、電荷蓄積時において、光入射面側のポテンシャルが高くなることを抑制でき、より具体的には光入射面側のポテンシャルを平坦に近づけることができる。そのため、電荷蓄積時の飽和電子数が減少するのを抑制できる。これにより、暗い場所において撮られた画像が劣化するのを抑制できる。
【0062】
≪第１実施形態の変形例≫
以下、第１実施形態の変形例について、説明する。
以下、第１実施形態の変形例について、説明する。
【0063】
＜変形例１＞
第１実施形態に係る光検出装置１では、図４Ｄに示すように、分離絶縁膜５２Ａは、第１の面Ｓ１寄りの部分である分離絶縁膜５２Ａｂと、第２の面Ｓ２寄りの部分である分離絶縁膜５２Ａａとの２段構成を有していたが、本技術はこれには限定されない。第１実施形態の変形例１に係る光検出装置１では、図８に示すように、分離絶縁膜５２Ａは、第１の面Ｓ１寄りの部分である分離絶縁膜５２Ａｂと、第２の面Ｓ２寄りの部分である分離絶縁膜５２Ａａと、分離絶縁膜５２Ａｂと分離絶縁膜５２Ａａとの間に位置する分離絶縁膜５２Ａｃと、の３段構成を有している。
第１実施形態に係る光検出装置１では、図４Ｄに示すように、分離絶縁膜５２Ａは、第１の面Ｓ１寄りの部分である分離絶縁膜５２Ａｂと、第２の面Ｓ２寄りの部分である分離絶縁膜５２Ａａとの２段構成を有していたが、本技術はこれには限定されない。第１実施形態の変形例１に係る光検出装置１では、図８に示すように、分離絶縁膜５２Ａは、第１の面Ｓ１寄りの部分である分離絶縁膜５２Ａｂと、第２の面Ｓ２寄りの部分である分離絶縁膜５２Ａａと、分離絶縁膜５２Ａｂと分離絶縁膜５２Ａａとの間に位置する分離絶縁膜５２Ａｃと、の３段構成を有している。
【0064】
分離絶縁膜５２Ａａの膜厚ｄａは分離絶縁膜５２Ａｃの膜厚ｄｃより薄く、分離絶縁膜５２Ａｃの膜厚ｄｃは分離絶縁膜５２Ａｂの膜厚ｄｂより薄い（ｄａ＜ｄｃ＜ｄｂ）。このように、分離絶縁膜５２Ａの厚みは、第１の面Ｓ１側から第２の面Ｓ２側へ向けて、徐々に段階的に（階段状に）変化している。また、導電壁５３は、第１の面Ｓ１寄りの部分である導電壁５３ｂと、第２の面Ｓ２寄りの部分である導電壁５３ａと、導電壁５３ｂと導電壁５３ａとの間に位置する導電壁５３ｃと、の３段構成を有している。そして、導電壁５３ａの厚みｗａが導電壁５３ｃの厚みｗｃより厚く、導電壁５３ｃの厚みｗｃが導電壁５３ｂの厚みｗｂより厚い（ｗｂ＜ｗｃ＜ｗａ）。そして、分離絶縁膜５２Ａｃは導電壁５３ｃの側面５３Ｓｃに接する部分である。なお、上述の分離絶縁膜５２Ａ及び導電壁５３は３段構成であるが、４段以上の構成であっても良い。
【0065】
この第１実施形態の変形例１に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１と同様の効果が得られる。
【0066】
＜変形例２＞
第１実施形態に係る光検出装置１では、図４Ｄに示すように、分離絶縁膜５２Ａは、第１の面Ｓ１側から第２の面Ｓ２側へ向けて、徐々に段階的に薄くなっていたが、本技術はこれには限定されない。第１実施形態の変形例２に係る光検出装置１では、図９に示すように、分離絶縁膜５２Ａは、第１の面Ｓ１側から第２の面Ｓ２側へ向けて、徐々に連続的に薄くなっている。また、第１実施形態に係る光検出装置１では、図４Ｄに示すように、導電壁５３は、第１の面Ｓ１側から第２の面Ｓ２側へ向けて、徐々に段階的に厚くなっていたが、本技術はこれには限定されない。第１実施形態の変形例２に係る光検出装置１では、図９に示すように、導電壁５３は、第１の面Ｓ１側から第２の面Ｓ２側へ向けて、徐々に連続的に厚くなっている。
第１実施形態に係る光検出装置１では、図４Ｄに示すように、分離絶縁膜５２Ａは、第１の面Ｓ１側から第２の面Ｓ２側へ向けて、徐々に段階的に薄くなっていたが、本技術はこれには限定されない。第１実施形態の変形例２に係る光検出装置１では、図９に示すように、分離絶縁膜５２Ａは、第１の面Ｓ１側から第２の面Ｓ２側へ向けて、徐々に連続的に薄くなっている。また、第１実施形態に係る光検出装置１では、図４Ｄに示すように、導電壁５３は、第１の面Ｓ１側から第２の面Ｓ２側へ向けて、徐々に段階的に厚くなっていたが、本技術はこれには限定されない。第１実施形態の変形例２に係る光検出装置１では、図９に示すように、導電壁５３は、第１の面Ｓ１側から第２の面Ｓ２側へ向けて、徐々に連続的に厚くなっている。
【0067】
この第１実施形態の変形例２に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１と同様の効果が得られる。
【0068】
＜変形例３＞
第１実施形態に係る光検出装置１では、図４Ａに示すように、トレンチ溝５１を第２の面Ｓ２側から設け、分離構造として、第２の面Ｓ２側からＺ方向に沿って、トレンチ分離構造５０と、第１導電型の半導体領域２３と、がその順で設けられていたが、本技術はこれには限定されない。第１実施形態の変形例３に係る光検出装置１では、図１０に示すように、トレンチ溝５１を第１の面Ｓ１側から設け、半導体領域２３を設けない構成である。これにより、トレンチ分離構造５０は、第１の面Ｓ１から第２の面Ｓ２まで、延在するよう設けられる。
第１実施形態に係る光検出装置１では、図４Ａに示すように、トレンチ溝５１を第２の面Ｓ２側から設け、分離構造として、第２の面Ｓ２側からＺ方向に沿って、トレンチ分離構造５０と、第１導電型の半導体領域２３と、がその順で設けられていたが、本技術はこれには限定されない。第１実施形態の変形例３に係る光検出装置１では、図１０に示すように、トレンチ溝５１を第１の面Ｓ１側から設け、半導体領域２３を設けない構成である。これにより、トレンチ分離構造５０は、第１の面Ｓ１から第２の面Ｓ２まで、延在するよう設けられる。
【0069】
この第１実施形態の変形例３に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１と同様の効果が得られる。
【0070】
＜変形例４＞
第１実施形態に係る光検出装置１では、図４Ｄに示すように、導電壁５３は、第１の面Ｓ１側から第２の面Ｓ２側へ向けて、徐々に段階的に厚くなっていたが、本技術はこれには限定されない。第１実施形態の変形例４に係る光検出装置１では、図１１Ａ及び図１１Ｂに示すように、導電壁５３の厚みｗｄは、半導体層２０の厚み方向に沿ってほぼ均一である。本変形例では、分離絶縁膜５２の第２の面Ｓ２寄りの部分の膜厚を、第１の面Ｓ１寄りの部分の膜厚より薄く形成するために、半導体層２０の厚み方向に沿って、トレンチ溝５１の幅を変えている。図１１Ａに示すように、トレンチ溝５１の幅は、第１の面Ｓ１から第２の面Ｓ２へ向けて、徐々に段階的に小さく設けられている。また、図１１Ｂに示すように、トレンチ溝５１の幅は、第１の面Ｓ１から第２の面Ｓ２へ向けて、徐々に連続的に小さく設けられている。
第１実施形態に係る光検出装置１では、図４Ｄに示すように、導電壁５３は、第１の面Ｓ１側から第２の面Ｓ２側へ向けて、徐々に段階的に厚くなっていたが、本技術はこれには限定されない。第１実施形態の変形例４に係る光検出装置１では、図１１Ａ及び図１１Ｂに示すように、導電壁５３の厚みｗｄは、半導体層２０の厚み方向に沿ってほぼ均一である。本変形例では、分離絶縁膜５２の第２の面Ｓ２寄りの部分の膜厚を、第１の面Ｓ１寄りの部分の膜厚より薄く形成するために、半導体層２０の厚み方向に沿って、トレンチ溝５１の幅を変えている。図１１Ａに示すように、トレンチ溝５１の幅は、第１の面Ｓ１から第２の面Ｓ２へ向けて、徐々に段階的に小さく設けられている。また、図１１Ｂに示すように、トレンチ溝５１の幅は、第１の面Ｓ１から第２の面Ｓ２へ向けて、徐々に連続的に小さく設けられている。
【0071】
この第１実施形態の変形例４に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１と同様の効果が得られる。
【0072】
［電子機器への応用例］
次に、図１２に示す電子機器１００について説明する。電子機器１００は、固体撮像装置１０１と、光学レンズ１０２と、シャッタ装置１０３と、駆動回路１０４と、信号処理回路１０５とを備えている。電子機器１００は、これに限定されないが、例えば、カメラ等の電子機器である。また、電子機器１００は、固体撮像装置１０１として、上述の光検出装置１を備えている。
次に、図１２に示す電子機器１００について説明する。電子機器１００は、固体撮像装置１０１と、光学レンズ１０２と、シャッタ装置１０３と、駆動回路１０４と、信号処理回路１０５とを備えている。電子機器１００は、これに限定されないが、例えば、カメラ等の電子機器である。また、電子機器１００は、固体撮像装置１０１として、上述の光検出装置１を備えている。
【0073】
光学レンズ（光学系）１０２は、被写体からの像光（入射光１０６）を固体撮像装置１０１の撮像面上に結像させる。これにより、固体撮像装置１０１内に一定期間にわたって信号電荷が蓄積される。シャッタ装置１０３は、固体撮像装置１０１への光照射期間及び遮光期間を制御する。駆動回路１０４は、固体撮像装置１０１の転送動作及びシャッタ装置１０３のシャッタ動作を制御する駆動信号を供給する。駆動回路１０４から供給される駆動信号（タイミング信号）により、固体撮像装置１０１の信号転送を行う。信号処理回路１０５は、固体撮像装置１０１から出力される信号（画素信号）に各種信号処理を行う。信号処理が行われた映像信号は、メモリ等の記憶媒体に記憶され、或いはモニタに出力される。
【0074】
このような構成により、電子機器１００では、固体撮像装置１０１において上述の画素３を有しているので、映像信号の画質の向上を図ることができる。
【0075】
なお、電子機器１００は、カメラに限られるものではなく、他の電子機器であっても良い。例えば、携帯電話機等のモバイル機器向けカメラモジュール等の撮像装置であっても良い。
【0076】
また、電子機器１００は、固体撮像装置１０１として、第１実施形態及びその変形例のいずれかに係る光検出装置１、又は第１実施形態及びその変形例のうちの少なくとも２つの組み合わせに係る光検出装置１を備えることができる。
【0077】
［その他の実施形態］
上記のように、本技術は上述の実施形態及びその変形例によって記載したが、この開示の一部をなす論述及び図面は本技術を限定するものであると理解すべきではない。この開示から当業者には様々な代替の実施形態、実施例及び運用技術が明らかとなろう。
上記のように、本技術は上述の実施形態及びその変形例によって記載したが、この開示の一部をなす論述及び図面は本技術を限定するものであると理解すべきではない。この開示から当業者には様々な代替の実施形態、実施例及び運用技術が明らかとなろう。
【0078】
例えば、上述の実施形態及びその変形例において説明したそれぞれの技術的思想を互いに組み合わせることも可能である。それぞれの技術的思想に沿った種々の組み合わせが可能である。
【0079】
また、本技術は、上述したイメージセンサとしての固体撮像装置の他、ToF（Time of Flight）センサともよばれる距離を測定する測距センサなども含む光検出装置全般に適用することができる。測距センサは、物体に向かって照射光を発光し、その照射光が物体の表面で反射され返ってくる反射光を検出し、照射光が発光されてから反射光が受光されるまでの飛行時間に基づいて物体までの距離を算出するセンサである。この測距センサの構造として、上述した画素３の構造を採用することができる。
【0080】
また、光検出装置１は、二枚以上の半導体基板が重ね合わされて積層された積層型ＣＩＳ（CMOS Image Sensor、CMOSイメージセンサ）であっても良い。その場合、ロジック回路１３及び読出し回路１５のうちの少なくとも一方が有する素子は、それら半導体基板のうちのセル領域２０ａが設けられた半導体基板とは異なる基板に設けられても良い。
【0081】
【0082】
また、例えば、上述の構成要素を構成するとして挙げられた材料は、添加物や不純物等を含んでいても良い。
【0083】
このように、本技術はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本技術の技術的範囲は上記の説明から妥当な特許請求の範囲に記載された発明特定事項によってのみ定められるものである。
【0084】
また、本明細書に記載された効果はあくまでも例示であって限定されるものでは無く、また他の効果があっても良い。
【0085】
なお、本技術は、以下のような構成としてもよい。
（１）
一方の面が素子形成面であり他方の面が光入射面であり、且つ平面視で行方向及び列方向に沿ってマトリクス状に配列された複数のセル領域を有した半導体層と、
前記セル領域に構成された光電変換部と、
前記半導体層の厚み方向に沿って延在し且つ前記セル領域同士の間を区画するトレンチ分離構造と、
を備え、
前記トレンチ分離構造は、導電材料製の導電壁と、前記導電壁の側面に設けられ且つ前記導電壁を前記半導体層から絶縁する分離絶縁膜と、を備え、
前記分離絶縁膜は、前記光入射面寄りの部分の膜厚が、前記素子形成面寄りの部分の膜厚より薄い、
光検出装置。
（２）
前記分離絶縁膜の厚みは、前記素子形成面側から前記光入射面側へ向けて、徐々に段階的に変化している、（１）に記載の光検出装置。
（３）
前記分離絶縁膜の厚みは、前記素子形成面側から前記光入射面側へ向けて、徐々に連続的に変化している、（１）に記載の光検出装置。
（４）
前記導電壁は、前記光入射面寄りの部分の厚みが、前記素子形成面寄りの部分の厚みより厚い、（１）から（３）のいずれかに記載の光検出装置。
（５）
前記導電壁の厚みは、前記素子形成面側から前記光入射面側へ向けて、徐々に段階的に変化している、（４）に記載の光検出装置。
（６）
前記導電壁の厚みは、前記素子形成面側から前記光入射面側へ向けて、徐々に連続的に変化している、（４）に記載の光検出装置。
（７）
前記トレンチ分離構造は、前記半導体層の少なくとも前記光入射面寄りの部分に設けられている、（１）から（６）のいずれかに記載の光検出装置。
（８）
前記光電変換部に含まれる不純物の濃度は、前記半導体層の厚み方向に沿って均一である、（１）から（７）のいずれかに記載の光検出装置。
（９）
制御回路と、
前記半導体層に構成された電荷蓄積領域と、
前記光電変換部において生成された信号電荷を前記電荷蓄積領域に転送する転送トランジスタと、
を備え、
前記制御回路は、前記光電変換部において生成された信号電荷を前記電荷蓄積領域に転送する電荷転送時と前記光電変換部において生成された信号電荷を蓄積する電荷蓄積時とのうちの前記電荷転送時にのみ、信号電荷に反発する電位を前記導電壁に印加する制御を行う、（１）から（８）のいずれかに記載の光検出装置。
（１０）
前記制御回路は、前記電荷蓄積時において、ゼロ電位を前記導電壁に印加する制御を行う、（９）に記載の光検出装置。
（１１）
光検出装置と、前記光検出装置に被写体からの像光を結像させる光学系と、を備え、
前記光検出装置は、
一方の面が素子形成面であり他方の面が光入射面であり、且つ平面視で行方向及び列方向に沿ってマトリクス状に配列された複数のセル領域を有した半導体層と、
前記セル領域に構成された光電変換部と、
前記半導体層の厚み方向に沿って延在し且つ前記セル領域同士の間を区画するトレンチ分離構造と、
を備え、
前記トレンチ分離構造は、導電材料製の導電壁と、前記導電壁の側面に設けられ且つ前記導電壁を前記半導体層から絶縁する分離絶縁膜と、を備え、
前記分離絶縁膜は、前記光入射面寄りの部分の膜厚が、前記素子形成面寄りの部分の膜厚より薄い、
電子機器。
（１）
一方の面が素子形成面であり他方の面が光入射面であり、且つ平面視で行方向及び列方向に沿ってマトリクス状に配列された複数のセル領域を有した半導体層と、
前記セル領域に構成された光電変換部と、
前記半導体層の厚み方向に沿って延在し且つ前記セル領域同士の間を区画するトレンチ分離構造と、
を備え、
前記トレンチ分離構造は、導電材料製の導電壁と、前記導電壁の側面に設けられ且つ前記導電壁を前記半導体層から絶縁する分離絶縁膜と、を備え、
前記分離絶縁膜は、前記光入射面寄りの部分の膜厚が、前記素子形成面寄りの部分の膜厚より薄い、
光検出装置。
（２）
前記分離絶縁膜の厚みは、前記素子形成面側から前記光入射面側へ向けて、徐々に段階的に変化している、（１）に記載の光検出装置。
（３）
前記分離絶縁膜の厚みは、前記素子形成面側から前記光入射面側へ向けて、徐々に連続的に変化している、（１）に記載の光検出装置。
（４）
前記導電壁は、前記光入射面寄りの部分の厚みが、前記素子形成面寄りの部分の厚みより厚い、（１）から（３）のいずれかに記載の光検出装置。
（５）
前記導電壁の厚みは、前記素子形成面側から前記光入射面側へ向けて、徐々に段階的に変化している、（４）に記載の光検出装置。
（６）
前記導電壁の厚みは、前記素子形成面側から前記光入射面側へ向けて、徐々に連続的に変化している、（４）に記載の光検出装置。
（７）
前記トレンチ分離構造は、前記半導体層の少なくとも前記光入射面寄りの部分に設けられている、（１）から（６）のいずれかに記載の光検出装置。
（８）
前記光電変換部に含まれる不純物の濃度は、前記半導体層の厚み方向に沿って均一である、（１）から（７）のいずれかに記載の光検出装置。
（９）
制御回路と、
前記半導体層に構成された電荷蓄積領域と、
前記光電変換部において生成された信号電荷を前記電荷蓄積領域に転送する転送トランジスタと、
を備え、
前記制御回路は、前記光電変換部において生成された信号電荷を前記電荷蓄積領域に転送する電荷転送時と前記光電変換部において生成された信号電荷を蓄積する電荷蓄積時とのうちの前記電荷転送時にのみ、信号電荷に反発する電位を前記導電壁に印加する制御を行う、（１）から（８）のいずれかに記載の光検出装置。
（１０）
前記制御回路は、前記電荷蓄積時において、ゼロ電位を前記導電壁に印加する制御を行う、（９）に記載の光検出装置。
（１１）
光検出装置と、前記光検出装置に被写体からの像光を結像させる光学系と、を備え、
前記光検出装置は、
一方の面が素子形成面であり他方の面が光入射面であり、且つ平面視で行方向及び列方向に沿ってマトリクス状に配列された複数のセル領域を有した半導体層と、
前記セル領域に構成された光電変換部と、
前記半導体層の厚み方向に沿って延在し且つ前記セル領域同士の間を区画するトレンチ分離構造と、
を備え、
前記トレンチ分離構造は、導電材料製の導電壁と、前記導電壁の側面に設けられ且つ前記導電壁を前記半導体層から絶縁する分離絶縁膜と、を備え、
前記分離絶縁膜は、前記光入射面寄りの部分の膜厚が、前記素子形成面寄りの部分の膜厚より薄い、
電子機器。
【0086】
本技術の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本技術が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本技術の範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
【符号の説明】
【0087】
１ 光検出装置
３ 画素
８ 制御回路
１５ 読出し回路
２０ 半導体層
２０ａ セル領域
２１ 光電変換部
２２ 電荷蓄積領域
５０ トレンチ分離構造
５２，５２Ａ，５２Ａａ，５２Ａｂ，５２Ａｃ，５２Ｂ， 分離絶縁膜
５３，５３ａ，５３ｂ，５３ｃ 導電壁
５３Ｓ，５３Ｓａ，５３Ｓｂ，５３Ｓｃ 側面
１００ 電子機器
１０２ 光学系
ｄａ，ｄｂ，ｄｃ 膜厚
ＦＤ 電荷蓄積領域
ｍ１，ｍ２ 絶縁膜
ＴＲ 転送トランジスタ
３ 画素
８ 制御回路
１５ 読出し回路
２０ 半導体層
２０ａ セル領域
２１ 光電変換部
２２ 電荷蓄積領域
５０ トレンチ分離構造
５２，５２Ａ，５２Ａａ，５２Ａｂ，５２Ａｃ，５２Ｂ， 分離絶縁膜
５３，５３ａ，５３ｂ，５３ｃ 導電壁
５３Ｓ，５３Ｓａ，５３Ｓｂ，５３Ｓｃ 側面
１００ 電子機器
１０２ 光学系
ｄａ，ｄｂ，ｄｃ 膜厚
ＦＤ 電荷蓄積領域
ｍ１，ｍ２ 絶縁膜
ＴＲ 転送トランジスタ
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図4C】
【図4D】
【図5A】
【図5B】
【図6A】
【図6B】
【図6C】
【図6D】
【図6E】
【図6F】
【図6G】
【図7A】
【図7B】
【図7C】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図12】