知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024163629
(43)【公開日】2024-11-22
(54)【発明の名称】電源制御回路およびこれを備えた電源装置
(51)【国際特許分類】
H02M 3/155 20060101AFI20241115BHJP
【ＦＩ】
H02M3/155 B
H02M3/155 C
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2023079406
(22)【出願日】2023-05-12
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】110001933
【氏名又は名称】弁理士法人 佐野特許事務所
(72)【発明者】
【氏名】神作 潔
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA20
5H730AS05
5H730BB13
5H730BB57
5H730DD04
5H730EE13
5H730EE59
5H730FD01
5H730FD38
5H730FG03
5H730XC04
5H730XC14
5H730XX03
5H730XX15
5H730XX23
5H730XX35
(57)【要約】
【課題】ソフトスタート機能について、さらなる検討の余地があった。
【解決手段】電源制御回路（１５ｘ、１５ｙ）は、時間経過により徐々に上昇するソフトスタート電圧（Ｖｓｓ）を出力するように構成されたソフトスタート生成回路（１８）と、スイッチ出力段（１２）の出力電圧（Ｖｏｕｔ）に応じた帰還電圧（Ｖｆｂ）とソフトスタート電圧（Ｖｓｓ）との差分に応じた誤差信号（Ｖ１）を生成するように構成された誤差信号生成回路（２０）と、誤差信号（Ｖ１）に応じてスイッチ出力段（１２）を制御するように構成された出力制御回路（２１）と、を備える電源制御回路（１５ｘ、１５ｙ）において、ソフトスタート生成回路（１８）は、ソフトスタート電圧（Ｖｓｓ）の上昇を一時的に停止可能なように構成されている。
【選択図】図８
【解決手段】電源制御回路（１５ｘ、１５ｙ）は、時間経過により徐々に上昇するソフトスタート電圧（Ｖｓｓ）を出力するように構成されたソフトスタート生成回路（１８）と、スイッチ出力段（１２）の出力電圧（Ｖｏｕｔ）に応じた帰還電圧（Ｖｆｂ）とソフトスタート電圧（Ｖｓｓ）との差分に応じた誤差信号（Ｖ１）を生成するように構成された誤差信号生成回路（２０）と、誤差信号（Ｖ１）に応じてスイッチ出力段（１２）を制御するように構成された出力制御回路（２１）と、を備える電源制御回路（１５ｘ、１５ｙ）において、ソフトスタート生成回路（１８）は、ソフトスタート電圧（Ｖｓｓ）の上昇を一時的に停止可能なように構成されている。
【選択図】図８
【特許請求の範囲】
【請求項1】
時間経過により徐々に上昇するソフトスタート電圧を出力するように構成されたソフトスタート生成回路と、
スイッチ出力段の出力電圧に応じた帰還電圧と前記ソフトスタート電圧との差分に応じた誤差信号を生成するように構成された誤差信号生成回路と、
前記誤差信号に応じて前記スイッチ出力段を制御するように構成された出力制御回路と、
を備える電源制御回路において、
前記ソフトスタート生成回路は、前記ソフトスタート電圧の上昇を一時的に停止可能なように構成されている電源制御回路。
スイッチ出力段の出力電圧に応じた帰還電圧と前記ソフトスタート電圧との差分に応じた誤差信号を生成するように構成された誤差信号生成回路と、
前記誤差信号に応じて前記スイッチ出力段を制御するように構成された出力制御回路と、
を備える電源制御回路において、
前記ソフトスタート生成回路は、前記ソフトスタート電圧の上昇を一時的に停止可能なように構成されている電源制御回路。
【請求項2】
前記ソフトスタート生成回路は、前記ソフトスタート電圧と前記帰還電圧との差分に応じて、前記ソフトスタート電圧の上昇を一時的に停止可能である請求項１に記載の電源制御回路。
【請求項3】
前記スイッチ出力段が出力する出力電流の値が所定の過電流保護値以上か否かを検出可能なように構成された過電流検出回路を備え、
前記ソフトスタート生成回路は、前記過電流検出回路の検出結果に応じて前記ソフトスタート電圧の上昇を一時的に停止可能である請求項１に記載の電源制御回路。
前記ソフトスタート生成回路は、前記過電流検出回路の検出結果に応じて前記ソフトスタート電圧の上昇を一時的に停止可能である請求項１に記載の電源制御回路。
【請求項4】
前記出力制御回路は、前記過電流検出回路の検出結果に応じて前記出力電流の生成動作を強制停止した後、所定のスイッチング周期で前記出力電流の生成動作を再開する、請求項３に記載の電源制御回路。
【請求項5】
前記ソフトスタート生成回路は、
充電量に応じた前記ソフトスタート電圧を出力するキャパシタと、
前記キャパシタを充電可能な電流源と、
前記キャパシタを充電または充電を停止するように前記電流源のオン／オフ制御を可能なように構成された電流回路と、
を備え、前記キャパシタの充電を停止することで前記ソフトスタート電圧の上昇を停止する請求項１に記載の電源制御回路。
充電量に応じた前記ソフトスタート電圧を出力するキャパシタと、
前記キャパシタを充電可能な電流源と、
前記キャパシタを充電または充電を停止するように前記電流源のオン／オフ制御を可能なように構成された電流回路と、
を備え、前記キャパシタの充電を停止することで前記ソフトスタート電圧の上昇を停止する請求項１に記載の電源制御回路。
【請求項6】
所定の基準電圧および前記ソフトスタート電圧の低い方と前記帰還電圧との差分に応じて前記ソフトスタート電圧を制御するように構成されたソフトスタート制御回路を備える請求項１に記載の電源制御回路。
【請求項7】
前記ソフトスタート生成回路は、充電量に応じた前記ソフトスタート電圧を出力するように構成されたキャパシタを備え、
前記ソフトスタート制御回路は、
前記基準電圧および前記ソフトスタート電圧の低い方と前記帰還電圧との差分に応じて前記キャパシタを充放電するように構成された充放電制御回路を備える、請求項６に記載の電源制御回路。
前記ソフトスタート制御回路は、
前記基準電圧および前記ソフトスタート電圧の低い方と前記帰還電圧との差分に応じて前記キャパシタを充放電するように構成された充放電制御回路を備える、請求項６に記載の電源制御回路。
【請求項8】
前記充放電制御回路は、
前記ソフトスタート電圧が前記基準電圧より低い状態で、前記帰還電圧と前記ソフトスタート電圧とが一致するように前記キャパシタを充放電し、
前記ソフトスタート電圧が前記基準電圧より高い状態で、前記帰還電圧と前記基準電圧とが一致するように前記キャパシタを充放電する請求項７に記載の電源制御回路。
前記ソフトスタート電圧が前記基準電圧より低い状態で、前記帰還電圧と前記ソフトスタート電圧とが一致するように前記キャパシタを充放電し、
前記ソフトスタート電圧が前記基準電圧より高い状態で、前記帰還電圧と前記基準電圧とが一致するように前記キャパシタを充放電する請求項７に記載の電源制御回路。
【請求項9】
請求項１から８のいずれかに記載の電源制御回路と、
前記スイッチ出力段と、
を備え、入力電圧から前記誤差信号に応じた前記出力電圧を生成する電源装置。
前記スイッチ出力段と、
を備え、入力電圧から前記誤差信号に応じた前記出力電圧を生成する電源装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、電源制御回路およびこれを備えた電源装置に関する。
【背景技術】
【0002】
従来、入力電圧から出力電圧を生成する電源装置として、ソフトスタート機能を有する電源制御回路を含むものがある。このような電源制御回路は、電源装置の起動時に、時間経過とともに徐々に立ち上がるように出力電圧を制御する。このため、上述した電源装置は、ソフトスタート機能によって起動時の突入電流を抑制可能となっている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１８－１３３９１５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、上述した電源制御回路は、ソフトスタート機能について、さらなる検討の余地があった。
【課題を解決するための手段】
【0005】
本明細書中に開示されている或る態様の電源制御回路は、ソフトスタート生成回路と、誤差信号生成回路と、出力制御回路と、ソフトスタート制御回路と、を備える。ソフトスタート生成回路は、時間経過により徐々に上昇するソフトスタート電圧を出力するように構成されている。誤差信号生成回路は、スイッチ出力段の出力電圧に応じた帰還電圧とソフトスタート電圧との差分に応じた誤差信号を生成するように構成されている。出力制御回路は、誤差信号に応じてスイッチ出力段を制御するように構成されている。ソフトスタート制御回路は、帰還電圧に応じてソフトスタート電圧を制御するように構成されている。
【0006】
また、本明細書中に開示されている別の態様の電源制御回路は、ソフトスタート生成回路と、誤差信号生成回路と、出力制御回路と、を備える。ソフトスタート生成回路は、時間経過により徐々に上昇するソフトスタート電圧を出力するように構成されたている。誤差信号生成回路は、スイッチ出力段の出力電圧に応じた帰還電圧とソフトスタート電圧との差分に応じた誤差信号を生成するように構成されている。出力制御回路は、誤差信号に応じてスイッチ出力段を制御するように構成されている。ソフトスタート生成回路は、ソフトスタート電圧の上昇を一時的に停止可能なように構成されている。
【0007】
本明細書中に開示されている電源装置は、上記或る態様または上記別の態様のいずれかの電源制御回路と、スイッチ出力段とを備え、入力電圧から出力電圧を生成する。
【発明の効果】
【0008】
本明細書中に開示されている或る態様の電源制御回路によれば、帰還電圧に応じてソフトスタート電圧を制御する。このため、ソフトスタート機能をより好適なものとすることができる。
【0009】
また、本明細書中に開示されている別の態様の電源制御回路によれば、ソフトスタート生成回路は、ソフトスタート電圧の上昇を一時的に停止可能なように構成されている。このため、ソフトスタート機能をより好適なものとすることができる。
【0010】
また、本明細書中に開示されている電源装置によれば、より好適な帰還制御が可能な電源制御回路を備えるものを提供することができる。
【図面の簡単な説明】
【0011】
【発明を実施するための形態】
【0012】
＜比較例の電源装置Ｙ＞
初めに、電源装置Ｙについて、本開示の電源装置Ｘとの比較例（＝後出の本開示の実施形態と対比される構成）として図１から図３を用いて説明する。図１は、比較例の電源装置Ｙの構成を示すブロック図である。図２は、半導体装置１００ｙの内部の構成を示すブロック図である。
初めに、電源装置Ｙについて、本開示の電源装置Ｘとの比較例（＝後出の本開示の実施形態と対比される構成）として図１から図３を用いて説明する。図１は、比較例の電源装置Ｙの構成を示すブロック図である。図２は、半導体装置１００ｙの内部の構成を示すブロック図である。
【0013】
電源装置Ｙは、入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔを生成するように構成されたスイッチングレギュレータである。電源装置Ｙは、半導体装置１００ｙと、整流平滑回路１０と、分圧回路１１と、種々のディスクリート部品（例えば、キャパシタＣｒｅｇ、Ｃｃｏｍｐと、抵抗Ｒｐｇ、Ｒｃｏｍｐ）と、を有する。
【0014】
半導体装置１００ｙは、電源装置Ｙを統括的に制御するモノリシック半導体集積回路装置（いわゆる電源制御ＩＣ）である。半導体装置１００ｙは、装置外部との電気的な接続を確立するための手段として、複数の外部端子（本図に即して述べると、例えば、フィードバック端子ＦＢ、イネーブル端子ＥＮ、ブート端子ＢＳＴ、入力端子ＶＩＮ、スイッチ端子ＳＷ、および接地端子ＧＮＤ）を有する。半導体装置１００ｙの詳細については後述する。
【0015】
整流平滑回路１０は、コイルＬ１と、出力キャパシタＣｏｕｔとを含んで構成されている。コイルＬ１の第１端は、スイッチ端子ＳＷに接続されている。コイルＬ１の第２端は、出力キャパシタＣｏｕｔの第１端と共に出力電圧Ｖｏｕｔの出力端に接続されている。出力キャパシタＣｏｕｔの第２端は、接地端に接続されている。整流平滑回路１０は、矩形波状のスイッチ電圧Ｖｓｗ（スイッチ端子ＳＷのノード電圧）を整流および平滑して出力電圧Ｖｏｕｔを生成する。
【0016】
分圧回路１１は、抵抗Ｒｆｂ１、Ｒｆｂ２を含んで構成されている。抵抗Ｒｆｂ１は、複数（ここでは２つ）の抵抗を含んで構成されている。抵抗Ｒｆｂ１の第１端は、出力キャパシタＣｏｕｔの第１端と共にコイルＬ１の第２端に接続されている。抵抗Ｒｆｂ１の第２端は、抵抗Ｒｆｂ２の第１端と共にフィードバック端子ＦＢに接続されている。抵抗Ｒｆｂ２の第２端は、接地端に接続されている。分圧回路１１は、出力電圧Ｖｏｕｔを分圧して帰還電圧Ｖｆｂを生成し、帰還電圧Ｖｆｂをフィードバック端子ＦＢに入力する。
【0017】
ブートキャパシタＣｂｓｔの第１端は、ブート端子ＢＳＴに接続されている。ブートキャパシタＣｂｓｔの第２端は、コイルＬ１の第１端と共にスイッチ端子ＳＷに接続される。なお、ブートキャパシタＣｂｓｔは、半導体装置１００ｙに集積化してもよく、その場合、ブート端子ＢＳＴは省略できる。
【0018】
入力キャパシタＣｉｎの第１端は、入力電圧Ｖｉｎの入力端と共に、入力端子ＶＩＮに接続されている。入力キャパシタＣｉｎの第２端は、接地端に接続されている。
【0019】
半導体装置１００ｙについて詳細に説明する。半導体装置１００ｙは、スイッチ出力段１２と、電源制御回路１５ｙと、を備える。なお、ここでは、スイッチ出力段１２が半導体装置１００ｙの内部に集積化された構成を例に説明するが、スイッチ出力段１２は、半導体装置１００ｙに外付けされるように構成されていてもよい。
【0020】
スイッチ出力段１２は、出力トランジスタ１３と、同期整流トランジスタ１４とを含んで構成されている。出力トランジスタ１３および同期整流トランジスタ１４は、ＮＭＯＳＦＥＴ［N-channel type metal oxide semiconductor field effect transistor］である。スイッチ出力段１２は、出力トランジスタ１３と同期整流トランジスタ１４のそれぞれを相補的にオン／オフすることで、入力電圧Ｖｉｎと接地電圧（グランドレベルの電圧）との間でパルス駆動される矩形波状のスイッチ電圧Ｖｓｗ（スイッチ端子ＳＷのノード電圧）を生成する。
【0021】
なお、本明細書中の「相補的」という文言は、出力トランジスタ１３と同期整流トランジスタ１４それぞれのオン／オフが完全に逆転している場合のほか、それぞれのオン／オフ遷移タイミングに遅延が与えられている場合（＝同時オフ期間が設けられている場合）も含む意味で用いられている。
【0022】
出力トランジスタ１３のドレインは、入力電圧Ｖｉｎの入力端に接続されている。出力トランジスタ１３のソースと同期整流トランジスタ１４のドレインは、いずれもスイッチ端子ＳＷに接続されている。同期整流トランジスタ１４のソースは、接地端子ＧＮＤ（＝接地電圧の印加端）に接続されている。
【0023】
出力トランジスタ１３のゲートには、ゲート信号Ｇ１１が入力されている。出力トランジスタ１３は、ゲート信号Ｇ１１がハイレベルであるときにオンして、ゲート信号Ｇ１１がローレベルであるときにオフする。
【0024】
一方、同期整流トランジスタ１４のゲートには、ゲート信号Ｇ１２が入力されている。同期整流トランジスタ１４は、ゲート信号Ｇ１２がハイレベルであるときにオンして、ゲート信号Ｇ１２がローレベルであるときにオフする。
【0025】
電源制御回路１５ｙは、定電圧回路１６と、保護回路１７と、オシレータ１９と、ソフトスタート生成回路１８と、誤差信号生成回路２０と、出力制御回路２１と、ブート電源４５と、を備える。
【0026】
定電圧回路１６は、イネーブル端子ＥＮの端子電圧に応じてイネーブル制御される。例えば、定電圧回路１６をイネーブル状態（＝動作許可状態）とするときには、イネーブル端子ＥＮには入力電圧Ｖｉｎの印加端が接続されてもよい。イネーブル状態とされた定電圧回路１６は、入力電圧Ｖｉｎに基づく基準電圧Ｖｒｅｆを生成する。
【0027】
保護回路１７は、定電圧回路１６から電力供給を受けて動作する。保護回路１７は、過熱保護回路ＴＳＤと、低電圧誤動作防止回路ＵＶＬＯと、短絡保護回路ＳＣＰと、過電圧保護回路ＯＶＰと、過電流保護回路ＨＯＣＰ、逆流電流防止回路ＲＣＰと、を備え、各回路に応じた信号を生成する。例えば、過電流保護回路ＨＯＣＰは、出力電流ＩＬが所定の過電流保護値か否かを検出可能なように構成されており、保護回路１７は、過電流保護回路ＨＯＣＰの検出結果に応じた信号を生成する。
【0028】
オシレータ１９は、基準電圧Ｖｒｅｆの供給を受けて動作し、所定の周波数で発振する基準クロック信号Ｓ１を生成する。
【0029】
ソフトスタート生成回路１８は、定電圧回路１６から電力供給を受けて動作する。ソフトスタート生成回路１８は、時間経過により徐々に上昇するソフトスタート電圧Ｖｓｓを生成する。ソフトスタート生成回路１８は、所定のソフトスタート時間を掛けて、ソフトスタート電圧Ｖｓｓをゼロ値（＝ＧＮＤ）から一定の上昇率で上昇させていく。
【0030】
誤差信号生成回路２０は、２つの非反転入力端（＋）と、１つの反転入力端（－）と、出力端と、を有する。誤差信号生成回路２０の一方の非反転入力端（＋）は、ソフトスタート生成回路１８に接続されている。誤差信号生成回路２０の他方の非反転入力端（＋）は、ソフトスタート生成回路１８および定電圧回路１６に接続されている。誤差信号生成回路２０の反転入力端（－）は、フィードバック端子ＦＢに接続されている。
【0031】
誤差信号生成回路２０は、基準電圧Ｖｒｅｆおよびソフトスタート電圧Ｖｓｓのより低い方と帰還電圧Ｖｆｂとの差分に応じた誤差信号Ｖ１を生成する。
【0032】
出力制御回路２１は、誤差信号生成回路２０およびオシレータ１９に接続されている。出力制御回路２１は、誤差信号Ｖ１および基準クロック信号Ｓ１に応じてスイッチ出力段１２（より詳細には、スイッチ出力段１２のオンデューティ）を制御するように構成されている。より詳細には、次の通りである。
【0033】
出力制御回路２１は、電流検出コンパレータ２２と、電流検出補償回路２３と、オンタイム回路２４と、ドライバ制御回路２５と、ハイサイドドライバ２６と、ローサイドドライバ２７と、を備えている。
【0034】
電流検出補償回路２３は、例えばコイルＬ１に流れる出力電流ＩＬに応じたランプ波形の補償電圧を生成する。電流検出補償回路２３の出力端は、電流検出コンパレータ２２の非反転入力端（＋）に接続される。
【0035】
電流検出コンパレータ２２の反転入力端（－）は、誤差信号生成回路２０の出力端に接続されている。電流検出コンパレータ２２は、誤差信号Ｖ１と上記補償電圧とを比較して、比較信号Ｓ２を生成する。例えば、誤差信号Ｖ１が補償電圧より高いときに、比較信号Ｓ２はローレベルとなる。誤差信号Ｖ１が補償電圧より低いときに、比較信号Ｓ２はハイレベルとなる。
【0036】
オンタイム回路２４は、オシレータ１９、電流検出コンパレータ２２、およびドライバ制御回路２５に接続されている。オンタイム回路２４は、基準クロック信号Ｓ１および比較信号Ｓ２に応じたオンタイム信号を生成し、ドライバ制御回路２５に入力する。
【0037】
ドライバ制御回路２５は、ハイサイドドライバ２６、ローサイドドライバ２７、およびＲＣＰ[reverse current protection]回路２９に接続されている。
【0038】
ドライバ制御回路２５は、上記オンタイム信号に基づいて、ハイサイドドライバ２６およびローサイドドライバ２７を駆動制御する。より詳細には、ドライバ制御回路２５は、上記オンタイム信号に基づいてハイサイドドライバ駆動信号およびローサイドドライバ駆動信号を生成し、ハイサイドドライバ２６およびローサイドドライバ２７に入力する。
【0039】
ハイサイドドライバ２６は、ドライバ制御回路２５、ブート端子ＢＳＴ、スイッチ端子ＳＷ、および出力トランジスタ１３に接続されている。ローサイドドライバ２７は、同期整流トランジスタ１４およびドライバ制御回路２５に接続されている。
【0040】
ハイサイドドライバ２６は、ハイサイドドライバ駆動信号に応じたゲート信号Ｇ１１を生成し、出力トランジスタ１３のゲートに入力する。ハイサイドドライバ駆動信号がハイのとき、ハイサイドドライバ２６はハイレベル（＝ブート端子ＢＳＴの電圧）のゲート信号Ｇ１１を出力する。ハイサイドドライバ駆動信号がローのとき、ハイサイドドライバ２６はローレベル（＝スイッチ端子ＳＷの電圧）のゲート信号Ｇ１１を出力する。
【0041】
ローサイドドライバ２７は、ローサイドドライバ駆動信号に応じたゲート信号Ｇ１２を生成し、同期整流トランジスタ１４のゲートに入力する。
【0042】
また、ドライバ制御回路２５は、過電流保護回路ＨＯＣＰの検出結果に応じて、出力電流ＩＬを制御する。具体的には、ドライバ制御回路２５は、出力電流ＩＬが過電流保護値に達したことを過電流保護回路ＨＯＣＰが検出すると、ドライバ制御回路２５は、出力電流ＩＬを制限するように、スイッチ出力段１２の駆動を制御する。具体的には、ドライバ制御回路２５は、出力電流ＩＬが過電流状態となったときに、出力電流ＩＬの強制停止と自己復帰を繰り返すように、スイッチ出力段１２がヒカップ駆動（＝オン状態とオフ状態が周期的に切り替わる間欠駆動）するように駆動制御する。
【0043】
ブート電源４５は入力電圧Ｖｉｎの印加端と、ブート端子ＢＳＴに接続されている。ブート電源４５は、入力電圧ＶｉｎによってブートキャパシタＣｂｓｔを充電する。ブートキャパシタＣｂｓｔが充電されることで、ブート端子ＢＳＴの電圧が入力電圧Ｖｉｎより高くなり、ハイサイドドライバ２６の駆動を確保できる。
【0044】
図３は、比較例の電源装置Ｙの各信号および出力電流ＩＬを示すタイミングチャートである。図３では、上から順に、イネーブル信号Ｅ、ソフトスタート電圧Ｖｓｓ、帰還電圧Ｖｆｂ、誤差信号Ｖ１、スイッチ電圧Ｖｓｗ、出力電流ＩＬが示されている。
【0045】
所定のタイミングｔ１において電源が投入されると、イネーブル信号Ｅがハイレベルに立ちあがる。すると、タイミングｔ１からタイミングｔ３にかけて、ソフトスタート電圧Ｖｓｓが一定の上昇率で徐々に上昇する。タイミングｔ１からタイミングｔ３にかけての各値の変化について、順に説明する。
【0046】
タイミングｔ２´が到来すると、ソフトスタート電圧Ｖｓｓの大きさが基準電圧Ｖｒｅｆと一致する。タイミングｔ３が到来すると、ソフトスタート電圧Ｖｓｓは、ハイレベルに立ち上がる。タイミングｔ３以降、ソフトスタート電圧Ｖｓｓは、ハイレベルに固定される。
【0047】
帰還電圧Ｖｆｂは、タイミングｔ２からタイミングｔ３にかけて一定の上昇率で徐々に上昇するように、基準電圧Ｖｒｅｆとソフトスタート電圧Ｖｓｓとのうちより低い方を目標値として帰還制御される。より詳細には、次の通りである。帰還電圧Ｖｆｂは、ソフトスタート電圧Ｖｓｓが基準電圧Ｖｒｅｆよりも低いとき（タイミングｔ２～ｔ２´の間）に、ソフトスタート電圧Ｖｓｓを目標値として帰還制御される。帰還電圧Ｖｆｂは、ソフトスタート電圧Ｖｓｓが基準電圧Ｖｒｅｆ以上のとき（タイミングｔ２´からタイミングｔ３の間）に、基準電圧Ｖｒｅｆを目標値として帰還制御される。
【0048】
また、誤差信号Ｖ１は、タイミングｔ２が到来する直前の所定のタイミングから上昇し始め、タイミングｔ２を過ぎた直後からタイミングｔ３にかけて徐々に低下する。
【0049】
タイミングｔ３が到来すると、帰還電圧Ｖｆｂは、基準電圧Ｖｒｅｆと一致する。タイミングｔ３では、ソフトスタート電圧Ｖｓｓはハイレベルに固定される。
【0050】
このようなソフトスタート動作により、起動時（＝タイミングｔ１からタイミングｔ３の間）出力電圧Ｖｏｕｔを緩やかに立ち上げることができる。これにより、起動時の突入電流を抑制することが可能となる。
【0051】
＜地絡復帰時についての考察＞
ところで、上述した電源装置Ｙのようなソフトスタート機能を有する電源装置は、スイッチ出力段１２の出力端が地絡した後、地絡状態が解消されたときに、突入電流が生じるおそれがある。より詳細には、次の通りである。
ところで、上述した電源装置Ｙのようなソフトスタート機能を有する電源装置は、スイッチ出力段１２の出力端が地絡した後、地絡状態が解消されたときに、突入電流が生じるおそれがある。より詳細には、次の通りである。
【0052】
上述した通り、ソフトスタート電圧Ｖｓｓは、タイミングｔ１からタイミングｔ３にかけて一定の上昇率で徐々に上昇し、かつタイミングｔ２´が到来した時点で基準電圧Ｖｒｅｆになる。そして、ソフトスタート電圧Ｖｓｓは、タイミングｔ３以降ハイレベル（基準電圧Ｖｒｅｆよりも高い電圧レベル）に立ち上がった状態で固定される。ここで、仮に、タイミングｔ３より後の所定のタイミングｔ４において、スイッチ出力段１２の出力端が地絡状態（接地端に接続された状態）になったとする。すると、出力電圧Ｖｏｕｔ（＝帰還電圧Ｖｆｂ）がゼロ値（＝グランドレベル）まで低下する。帰還電圧Ｖｆｂの低下に応じて、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとの差分が徐々に大きくなる。すると誤差信号Ｖ１が上昇する。
【0053】
このとき（＝タイミングｔ４以降）、図３に示すように、ソフトスタート電圧Ｖｓｓは、基準電圧Ｖｒｅｆよりも高い値（＝ハイレベル）のまま変化していない。上述した通り、帰還電圧Ｖｆｂは、ソフトスタート電圧Ｖｓｓと基準電圧Ｖｒｅｆのより低い方を目標値として帰還制御される。このため、所定のタイミングｔ５で地絡状態が解消されると、帰還電圧Ｖｆｂは、基準電圧Ｖｒｅｆを目標値として帰還制御される。
【0054】
ゼロ値まで低下した帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとの差分は、比較的大きい。このため、タイミングｔ５から出力電圧Ｖｏｕｔ（＝帰還電圧Ｖｆｂ）が基準電圧Ｖｒｅｆを超えるレベルまで急上昇するオーバーシュートが発生したり、電源装置Ｙに接続された負荷に突入電流が流れたりするおそれがある。
【0055】
＜本開示の電源装置Ｘ＞
次に、本開示の電源装置Ｘについて説明する。なお、以下では、電源装置Ｘの構成について比較例に係る電源装置Ｙとの相違点を述べ、電源装置Ｙと同様の構成は同じ符号を付して説明を省略している。
次に、本開示の電源装置Ｘについて説明する。なお、以下では、電源装置Ｘの構成について比較例に係る電源装置Ｙとの相違点を述べ、電源装置Ｙと同様の構成は同じ符号を付して説明を省略している。
【0056】
図４は、半導体装置１００ｘの内部の構成を示すブロック図である。電源装置Ｘは、入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔを生成するように構成されたスイッチングレギュレータである。図４に示すように、電源装置Ｘは、半導体装置１００ｘと、整流平滑回路１０と、分圧回路１１と、種々のディスクリート部品（例えば、キャパシタＣｒｅｇ、Ｃｃｏｍｐと、抵抗Ｒｐｇ、Ｒｃｏｍｐ）と、を有する。
【0057】
半導体装置１００ｘは、電源装置Ｘを統括的に制御するモノリシック半導体集積回路装置（いわゆる電源制御ＩＣ）である。半導体装置１００ｘは、装置外部との電気的な接続を確立するための手段として、複数の外部端子（本図に即して述べると、例えば、フィードバック端子ＦＢ、イネーブル端子ＥＮ、ブート端子ＢＳＴ、入力端子ＶＩＮ、スイッチ端子ＳＷ、および接地端子ＧＮＤ）を有する。
【0058】
電源制御回路１５ｘは、定電圧回路１６と、保護回路１７と、オシレータ１９と、ソフトスタート生成回路１８と、誤差信号生成回路２０と、出力制御回路２１と、ブート電源４５と、ソフトスタート制御回路２８と、を備える。
【0059】
ソフトスタート制御回路２８は、帰還電圧Ｖｆｂに応じてソフトスタート電圧Ｖｓｓを制御するように構成されている。ソフトスタート生成回路１８およびソフトスタート制御回路２８について、詳細に説明する。
【0060】
ソフトスタート制御回路２８は、定電圧回路１６、ソフトスタート生成回路１８、誤差信号生成回路２０の一方の非反転入力端（＋）、誤差信号生成回路２０の他方の非反転入力端（＋）、および誤差信号生成回路２０の反転入力端（－）に接続されている。
【0061】
図５は、ソフトスタート制御回路２８の構成を示すブロック図である。図４、５に示すように、ソフトスタート制御回路２８は、充放電制御回路４１と、第１トランジスタ３０～第３トランジスタ３２と、第１電流源３６と、第２電流源３７と、抵抗３４と、を備えている。充放電制御回路４１は、アンプ３５と第４トランジスタ３２とを備えている。充放電制御回路４１の詳細については後述する。
【0062】
第１トランジスタ３０～第４トランジスタ３３は、ＰＭＯＳＦＥＴ［P-channel type metal oxide semiconductor field effect transistor］である。第１トランジスタ３０は、帰還電圧Ｖｆｂを受ける第１入力素子として機能する。具体的には、第１トランジスタ３０のゲートは、フィードバック端子ＦＢに接続されている。すなわち、第１トランジスタ３０のゲートには、帰還電圧Ｖｆｂが入力される。第１トランジスタ３０のソースは、抵抗３４の第１端に接続されている。第１トランジスタ３０のドレインは、接地端に接続されている。
【0063】
抵抗３４の第２端は、第１電流源３６に接続されている。第１トランジスタ３０がオンのとき、第１電流源３６から抵抗３４を通って接地端に電流が流れる。抵抗３４の両端間には、オフセット電圧Ｖｏｆｆｓｅｔが生じる。
【0064】
第２トランジスタ３１は、基準電圧Ｖｒｅｆを受ける第２入力素子として機能する。第２トランジスタ３１のゲートには、定電圧回路１６から基準電圧Ｖｒｅｆが入力される。第２トランジスタ３１のソースは、充放電制御回路４１に接続されている。より詳細には第２トランジスタ３１のソースは、第３トランジスタ３２のソースと共に、アンプ３５の反転入力端（－）に接続されている。第２トランジスタ３１のドレインは、接地端に接続されている。
【0065】
第３トランジスタ３２は、ソフトスタート電圧Ｖｓｓを受ける第３入力素子として機能する。第３トランジスタ３２のゲートには、ソフトスタート電圧Ｖｓｓが入力される。第３トランジスタ３２のドレインは、接地端に接続されている。
【0066】
アンプ３５は、非反転入力端（＋）に入力される電圧と、反転入力端（－）に入力される電圧との差分に応じて、スイッチ信号Ｓ３を生成する。アンプ３５の非反転入力端（＋）は、抵抗３４および第１電流源３６に接続されている。アンプ３５の非反転入力端（＋）には、帰還電圧Ｖｆｂと、第１トランジスタ３０のゲートソース間電圧とオフセット電圧Ｖｏｆｆｓｅｔを足し合わせた電圧が入力される。アンプ３５の反転入力端（－）には、基準電圧Ｖｒｅｆと第２トランジスタ３１のゲートソース間電圧との加算電圧、およびソフトスタート電圧Ｖｓｓと第３トランジスタ３２のゲートソース間電圧との加算電圧のうち、いずれか低い方が入力される。
【0067】
第４トランジスタ３３は、スイッチ信号Ｓ３を受けてオン／オフする。具体的には、第４トランジスタ３３のゲートは、アンプ３５の出力端に接続されている。すなわち、第４トランジスタ３３のゲートには、スイッチ信号Ｓ３が入力される。第４トランジスタ３３のソースはソフトスタート生成回路１８に接続されている。第４トランジスタ３３のドレインは、接地端に接続されている。
【0068】
ソフトスタート生成回路１８は、第３電流源３８と、ソフトスタートキャパシタＣｓｓと、第５トランジスタ３９と、第４電流源４０と、を含んで構成されている。
【0069】
ソフトスタートキャパシタＣｓｓの第１端は、第３電流源３８に接続されている。ソフトスタートキャパシタＣｓｓの第２端は、接地端に接続されている。第３電流源３８は、所定の定電流を出力してソフトスタートキャパシタＣｓｓを充電する。
【0070】
第５トランジスタ３９は、ＮＭＯＳＦＥＴ［N-channel type metal oxide semiconductor field effect transistor］である。第５トランジスタ３９は、ソフトスタートキャパシタＣｓｓの充電量（＝電荷量）に応じたソフトスタート電圧Ｖｓｓをソースから出力する。具体的には、第５トランジスタ３９のゲートは、第３電流源３８、およびソフトスタートキャパシタＣｓｓの第１端に接続されている。第５トランジスタ３９のソースは、第４電流源４０およびソフトスタート生成回路１８の出力端に接続されている。
【0071】
充放電制御回路４１は、ソフトスタートキャパシタＣｓｓの充放電を制御する。具体的には、充放電制御回路４１は、基準電圧Ｖｒｅｆおよびソフトスタート電圧Ｖｓｓの低い方と、帰還電圧Ｖｆｂ及びオフセット電圧Ｖｏｆｆｓｅｔの加算電圧との差分に応じてソフトスタートキャパシタＣｓｓを充放電する。より詳細には、次の通りである。
【0072】
ソフトスタート電圧Ｖｓｓが基準電圧Ｖｒｅｆよりも低い状態で、アンプ３５は非反転入力端（＋）に入力される電圧（＝帰還電圧Ｖｆｂとオフセット電圧Ｖｏｆｆｓｅｔとの加算電圧）と反転入力端（－）に入力される電圧（＝ソフトスタート電圧Ｖｓｓ）との差分に応じたスイッチ信号Ｓ３を生成する。このスイッチ信号Ｓ３に応じて、第３電流源３８から出力される電流から第４トランジスタ３３に流れる電流を差し引いた差分電流がソフトスタートキャパシタＣｓｓに流れる。これにより、ソフトスタート電圧Ｖｓｓが帰還電圧Ｖｆｂ及びオフセット電圧Ｖｏｆｆｓｅｔの加算電圧と一致するように、ソフトスタートキャパシタＣｓｓが充電される。
【0073】
反対に、ソフトスタート電圧Ｖｓｓが基準電圧Ｖｒｅｆよりも高い状態で、アンプ３５は非反転入力端（＋）に入力される電圧（＝帰還電圧Ｖｆｂとオフセット電圧Ｖｏｆｆｓｅｔとの加算電圧）と反転入力端（－）に入力される電圧（＝基準電圧Ｖｒｅｆ）との差分に応じたスイッチ信号Ｓ３を生成する。このスイッチ信号Ｓ３に応じて、第３電流源３８から出力される電流から第４トランジスタ３３に流れる電流を差し引いた差分電流がソフトスタートキャパシタＣｓｓに流れる。これにより、基準電圧Ｖｒｅｆと帰還電圧Ｖｆｂ及びオフセット電圧Ｖｏｆｆｓｅｔの加算電圧とが一致するように、ソフトスタートキャパシタＣｓｓが充電される。
【0074】
図６は本開示の電源装置Ｘの各信号および出力電流ＩＬを示すタイミングチャートである。図６では、上から順に、イネーブル信号Ｅ、ソフトスタート電圧Ｖｓｓ、帰還電圧Ｖｆｂ、誤差信号Ｖ１、スイッチ電圧Ｖｓｗ、出力電流ＩＬが示されている。
【0075】
図６に示すように、所定のタイミングｔ１において電源が投入されると、イネーブル信号Ｅがハイレベルに立ち上がる。すると、タイミングｔ１からタイミングｔ３にかけて、ソフトスタート電圧Ｖｓｓおよび帰還電圧Ｖｆｂが一定の上昇率で徐々に上昇する。以下、タイミングｔ１からタイミングｔ３にかけての各値の変化について、順に説明する。
【0076】
タイミングｔ１から所定の時間が経過してタイミングｔ２が到来すると、ソフトスタート電圧Ｖｓｓの大きさがオフセット電圧Ｖｏｆｆｓｅｔに達する。タイミングｔ１からタイミングｔ２の間、帰還電圧Ｖｆｂは立ち下がったままとなる。タイミングｔ２からさらに所定の時間が経過してタイミングｔ２´が到来すると、ソフトスタート電圧Ｖｓｓの大きさが基準電圧Ｖｒｅｆと一致する。タイミングｔ２からタイミングｔ２´の間、帰還電圧Ｖｆｂは、ソフトスタート電圧Ｖｓｓを目標値として帰還制御され、ソフトスタート電圧Ｖｓｓに追従するように一定の上昇率で上昇する。
【0077】
このとき、ソフトスタート制御回路２８の動作に着目すると、より詳細には、次の通りである。タイミングｔ１からタイミングｔ２´の間では、アンプ３５は、帰還電圧Ｖｆｂおよびオフセット電圧Ｖｏｆｆｓｅｔを足し合わせた電圧と、ソフトスタート電圧Ｖｓｓとの差分に応じたスイッチ信号Ｓ３を生成する。また、タイミングｔ２´以降には、アンプ３５は、帰還電圧Ｖｆｂおよびオフセット電圧Ｖｏｆｆｓｅｔを足し合わせた電圧と、基準電圧Ｖｒｅｆとの差分に応じたスイッチ信号Ｓ３を生成する。
【0078】
タイミングｔ１からタイミングｔ３の直前までの間、第４トランジスタ３３はスイッチ信号Ｓ３を受けてオンする。このため、第３電流源３８から出力される電流は、ソフトスタートキャパシタＣｓｓに流れ込みつつ、第４トランジスタ３３のソースドレイン間を通過して接地端へと流れる。この間、第３電流源３８から出力される電流から第４トランジスタ３３に流れる電流を差し引いた差分電流により、ソフトスタートキャパシタＣｓｓが比較的緩やかに充電され（すなわち、ソフトスタートキャパシタＣｓｓの電荷量は徐々に増加し）、ソフトスタート電圧Ｖｓｓは徐々に上昇する。またソフトスタート電圧Ｖｓｓの上昇に応じて帰還電圧Ｖｆｂも帰還制御されて上昇する。
【0079】
タイミングｔ２´から所定の時間が経過してタイミングｔ３が到来すると、帰還電圧Ｖｆｂの大きさが、基準電圧Ｖｒｅｆからオフセット電圧Ｖｏｆｆｓｅｔを差し引いた電圧と一致する。すなわち、タイミングｔ３では、アンプ３５の反転入力端（－）と非反転入力端（＋）が同電位となる。そして、タイミングｔ３以降、帰還電圧Ｖｆｂが更に上昇すると、アンプ３５の非反転入力端（＋）が反転入力端（－）よりも高電位となる。その結果、スイッチ信号Ｓ３は、ハイレベルとなる。
【0080】
このスイッチ信号Ｓ３を受けて、第４トランジスタ３３はフルオフ状態になる。従って、第４トランジスタ３３を介する放電経路が遮断される。その結果、タイミングｔ３以降、後述するタイミングｔ４まで、ソフトスタート電圧Ｖｓｓは、ハイレベルに固定される。帰還電圧Ｖｆｂは、タイミングｔ３以降、基準電圧Ｖｒｅｆと一致するまで上昇し、タイミングｔ４まで固定される。
【0081】
ここで、仮に、タイミングｔ３より後の所定のタイミングｔ４において、スイッチ出力段１２の出力端が地絡状態（接地端に接続された状態）になったとする。すると、出力電圧Ｖｏｕｔ（＝帰還電圧Ｖｆｂ）がゼロ値（＝グランドレベル）まで低下する。
【0082】
帰還電圧Ｖｆｂの低下に合わせて、アンプ３５の非反転入力端（＋）に入力される電圧（＝帰還電圧Ｖｆｂとオフセット電圧Ｖｏｆｆｓｅｔとを足し合わせた電圧）と、アンプ３５の反転入力端（－）に入力される電圧（＝基準電圧Ｖｒｅｆ）との差分が大きくなる。従って、スイッチ信号Ｓ３が低下する。このときのスイッチ信号Ｓ３を受けて、第４トランジスタ３３が再びオンし、ソフトスタートキャパシタＣｓｓの充電量（＝電荷量）が低下する。これにより、ソフトスタート電圧Ｖｓｓも、帰還電圧Ｖｆｂと共に低下する。ソフトスタート電圧Ｖｓｓは、基準電圧Ｖｒｅｆを下回ってオフセット電圧Ｖｏｆｆｓｅｔと一致するまで低下する。
【0083】
また、帰還電圧Ｖｆｂの低下に応じて誤差信号Ｖ１が上昇し、スイッチ出力段１２のオンデューティが上昇する。地絡状態に陥ることで出力電流ＩＬは急上昇する。出力電流ＩＬが所定の過電流保護値に達すると、保護回路１７による過電流保護機能が動作する。これにより、誤差信号Ｖ１が所定値で固定され、出力電流ＩＬの上昇が制限される。
【0084】
上述した通り、帰還電圧Ｖｆｂは、ソフトスタート電圧Ｖｓｓと基準電圧Ｖｒｅｆのより低い方を目標値として帰還制御される。このため、タイミングｔ４以降でソフトスタート電圧Ｖｓｓが基準電圧Ｖｒｅｆよりも低い電圧値まで予め引き下げられている状態において、所定のタイミングｔ５で地絡状態が解消されると、誤差信号Ｖ１が遅滞なく低下し、スイッチ出力段１２のオンデューティが低下する。そして、タイミングｔ５以降、帰還電圧Ｖｆｂは、ソフトスタート電圧Ｖｓｓ（＝オフセット電圧Ｖｏｆｆｓｅｔ）を目標値として帰還制御される。このため、タイミングｔ５からタイミングｔ６にかけて、起動時におけるソフトスタート動作と同様に、帰還電圧Ｖｆｂは緩やかに上昇するように帰還制御される。これにより、急激な出力電圧Ｖｏｕｔ（＝帰還電圧Ｖｆｂ）の上昇（＝オーバーシュートの発生）を抑制し、突入電流の発生を抑制できる。
【0085】
＜ソフトスタート機能についての考察＞
ところで、上述したようなソフトスタート機能を備える電源装置（先出の電源装置Ｘ、Ｙ）では、次のような問題について、さらなる検討の余地があった。このような電源装置に用いられる出力キャパシタ（図１における出力キャパシタＣｏｕｔ）は、出力電圧に応じてコンデンサ容量値に上限が設定される。これは、出力キャパシタとしてコンデンサ容量が比較的大きなものを使用した場合には、起動不良が発生するおそれがあるためである。
ところで、上述したようなソフトスタート機能を備える電源装置（先出の電源装置Ｘ、Ｙ）では、次のような問題について、さらなる検討の余地があった。このような電源装置に用いられる出力キャパシタ（図１における出力キャパシタＣｏｕｔ）は、出力電圧に応じてコンデンサ容量値に上限が設定される。これは、出力キャパシタとしてコンデンサ容量が比較的大きなものを使用した場合には、起動不良が発生するおそれがあるためである。
【0086】
より詳細には、次の通りである。図７は、出力キャパシタ（図１における出力キャパシタＣｏｕｔ）のコンデンサ容量が比較的大きなものを使用した場合における、ソフトスタート電圧Ｖｓｓと、帰還電圧Ｖｆｂの電圧の起動時の変化を示すグラフである。
【0087】
図７では、横軸がゼロ値のときに起動している。図７に示すように、時間経過によりソフトスタート電圧Ｖｓｓおよび帰還電圧Ｖｆｂ（＝出力電圧Ｖｏｕｔ）は上昇している。しかしながら、出力キャパシタのコンデンサ容量が比較的大きいため、帰還電圧Ｖｆｂの上昇率がソフトスタート電圧Ｖｓｓの上昇率よりも低くなっている。このため、時間経過とともに帰還電圧Ｖｆｂとソフトスタート電圧Ｖｓｓとの差分が広がってしまう。すると、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆに達するタイミングｔｙが到来する前の所定のタイミングｔｘで、ソフトスタート電圧Ｖｓｓがハイレベルに固定されてしまい、過電流保護動作が作動して起動不良となるおそれがある。
【0088】
従って、上述したようなソフトスタート機能を備える電源装置では、このような電源装置には、電解コンデンサなどの比較的安価、かつ大容量のものを出力キャパシタとして採用しにくく、コストの増大につながるおそれがある。
【0089】
そこで、次の構成について検討する。具体的には、上述したソフトスタート生成回路１８について、ソフトスタート電圧Ｖｓｓの上昇を一時的に停止可能なように構成する。この場合、ソフトスタート生成回路１８は、電源装置（例えば、先出の電源装置Ｘ、Ｙ）の種々のパラメータ値（例えば、各信号の電圧レベル、出力電流、または出力電圧等）に応じて、ソフトスタート電圧Ｖｓｓの上昇を一時的に停止することができる。
【0090】
図８は、ソフトスタート生成回路１８がソフトスタート電圧Ｖｓｓの上昇を一時的に停止するように構成された場合の、ソフトスタート電圧Ｖｓｓと帰還電圧Ｖｆｂの変化の一例を示すグラフである。
【0091】
上述したようなソフトスタート生成回路１８は、例えば、ソフトスタート電圧Ｖｓｓと帰還電圧Ｖｆｂとの差分に応じて、ソフトスタート電圧Ｖｓｓの上昇を一時的に停止するように構成することができる。より詳細には、図８に示すように、起動時からソフトスタート電圧Ｖｓｓおよび帰還電圧Ｖｆｂが上昇し、所定のタイミングｔａが到来してソフトスタート電圧Ｖｓｓと帰還電圧Ｖｆｂとの差分電圧が所定電圧Ｖａ（＝過電流保護回路ＨＯＣＰによる過電流保護動作が作動しないレベルの電圧差）に達すると、ソフトスタート電圧Ｖｓｓの上昇を一時的に停止する。一方、帰還電圧Ｖｆｂは、タイミングｔａ以降もソフトスタート電圧Ｖｓｓと一致するように上昇し続ける。そのため、タイミングｔａ以降、ソフトスタート電圧Ｖｓｓと帰還電圧Ｖｆｂとの差分電圧は低下していく。その後、所定のタイミングｔｂが到来し、ソフトスタート電圧Ｖｓｓと帰還電圧Ｖｆｂとの差分が所定電圧Ｖｂになると、ソフトスタート電圧Ｖｓｓの上昇を再開する。
【0092】
このようにすると、電源装置（例えば、先出の電源装置Ｘ、Ｙ）の起動時に、時間経過によりソフトスタート電圧Ｖｓｓと帰還電圧Ｖｆｂとの差分が大きくなったとしても、この差分が所定電圧Ｖａよりも大きくなるとソフトスタート電圧Ｖｓｓの上昇が一時的に停止する。このため、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆに達するタイミングｔｙが到来した後のタイミングｔｘ´で、ソフトスタート電圧Ｖｓｓがハイレベルに固定される。このため、上述したような過電流保護動作が抑制され、電源装置が起動不良となるのを抑制できる。従って、電解コンデンサ等の比較的安価であって大容量のものを出力キャパシタとして採用したとしても電源装置の起動不良が生じにくく、コストの増大を抑制することが可能になる。
【0093】
また、上述したようなソフトスタート生成回路１８として、過電流保護回路ＨＯＣＰの検出結果に応じてソフトスタート電圧Ｖｓｓの上昇を一時停止する構成を採用することができる。
【0094】
図９は、ソフトスタート生成回路１８として、過電流保護回路ＨＯＣＰの検出結果に応じてソフトスタート電圧Ｖｓｓの上昇を一時停止する構成を採用した場合の、起動時のタイミングチャートである。図９では、上から順に、イネーブル信号Ｅ、ソフトスタート電圧Ｖｓｓ、帰還電圧Ｖｆｂ、誤差信号Ｖ１、スイッチ電圧Ｖｓｗ、出力電流ＩＬが示されている。
【0095】
図９に示すように、所定のタイミングｔ１において電源が投入されると、イネーブル信号Ｅがハイレベルに立あがる。すると、タイミングｔ１からタイミングｔ２にかけて、ソフトスタート電圧Ｖｓｓが一定の上昇率で徐々に上昇する。そして、タイミングｔ１´からタイミングｔ２にかけて帰還電圧Ｖｆｂが一定の上昇率で上昇する。タイミングｔ１´の直前から誤差信号Ｖ１が上昇し、この誤差信号Ｖ１に応じたスイッチ電圧Ｖｓｗが生じて、出力電流ＩＬが上昇する。
【0096】
タイミングｔ１´からタイミングｔ２では、ソフトスタート電圧Ｖｓｓの上昇率が帰還電圧Ｖｆｂの上昇率よりも大きい。このため、ソフトスタート電圧Ｖｓｓと帰還電圧Ｖｆｂとの差分は、時間経過により大きくなる。その結果、出力デューティが上昇するので、出力電流ＩＬが増大する。そして、所定のタイミングｔ２が到来すると、出力電流ＩＬが所定の過電流保護値に達する。すると、過電流保護回路ＨＯＣＰが過電流状態を検出し、出力電流ＩＬが制限される。このとき、出力制御回路２１は、スイッチ出力段１２をヒカップ駆動するように駆動制御する。
【0097】
ソフトスタート生成回路１８は、タイミングｔ２において電流保護回路ＨＯＣＰが過電流状態を検出すると、ソフトスタート電圧Ｖｓｓの上昇を停止する。誤差信号Ｖ１はタイミングｔ２から時間経過により低下する。
【0098】
タイミングｔ２から所定の時間が経過してタイミングｔ３が到来し、所定のスイッチング周波数で基準クロック信号Ｓ１にパルスが生成されると、出力電流ＩＬの自動復帰が試行される。これに伴い、ソフトスタート生成回路１８は、再びソフトスタート電圧Ｖｓｓを一定の上昇率で上昇させる。
【0099】
タイミングｔ３以降、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆに一致するタイミングｔ５が到来するまで、ソフトスタート生成回路１８は、タイミングｔ１´からタイミングｔ３までの制御と同様に、過電流保護回路ＨＯＣＰの検出結果に応じてソフトスタート電圧Ｖｓｓの上昇を制御する。
【0100】
＜ソフトスタート生成回路の一例＞
このようなソフトスタート生成回路１８として、例えば図１０に示すような構成（ここでは、「ソフトスタート生成回路１８ｚ１」とする。）を採用することができる。
このようなソフトスタート生成回路１８として、例えば図１０に示すような構成（ここでは、「ソフトスタート生成回路１８ｚ１」とする。）を採用することができる。
【0101】
ソフトスタート生成回路１８ｚ１は、電流源５０と、電流回路５１と、ソフトスタートキャパシタＣｓｓと、を備えている。電流源５０は、オン状態でソフトスタートキャパシタＣｓｓに電流を供給してソフトスタートキャパシタＣｓｓを充電する。電流源５０がオフ状態になると、ソフトスタートキャパシタＣｓｓの充電は停止する。
【0102】
電流回路５１は、所定のタイミングで電流源５０のオン／オフ状態を切り換え可能なように構成されている。この所定のタイミングとして具体的には、上述したようにソフトスタート電圧Ｖｓｓと帰還電圧Ｖｆｂとの差分電圧が所定電圧Ｖａに達したタイミングとしてもよい。この場合、電流回路５１は、イネーブル信号Ｅがハイに立ち上がったタイミングで電流源５０をオン状態にする。そして、ソフトスタート電圧Ｖｓｓと帰還電圧Ｖｆｂとの差分電圧が所定電圧Ｖａに達すると、電流回路５１は電流源５０をオフ状態に切り替える。そして、この差分電圧が所定電圧Ｖｂまで低下すると、電流源５０を再びオン状態に切り替える。
【0103】
また、例えば、上記所定のタイミングとして、過電流保護回路ＨＯＣＰが過電流状態を検出したタイミングとしてもよい。この場合、電流回路５１は、イネーブル信号Ｅがハイに立ち上がったタイミングで電流源５０をオン状態にする。そして、過電流保護回路ＨＯＣＰが過電流状態を検出すると、電流回路５１は電流源５０をオフ状態に切り替える。そして、所定時間が経過する、または過電流状態が検出されなくなる（過電流状態が解消される）と、電流回路５１は電流源５０を再びオン状態に切り替える。
【0104】
＜ソフトスタート生成回路の他の例＞
また、上述したようなソフトスタート生成回路１８としてＤＡＣ[Digital Analog Converter]を用いる構成を採用する場合、図１１に示すような構成を採用することができる。
ここでは、ソフトスタート生成回路１８ｚ２とする。
また、上述したようなソフトスタート生成回路１８としてＤＡＣ[Digital Analog Converter]を用いる構成を採用する場合、図１１に示すような構成を採用することができる。
ここでは、ソフトスタート生成回路１８ｚ２とする。
【0105】
ソフトスタート生成回路１８ｚ２は、デジタル信号生成回路４６と、ＤＡＣ５２を備える。ＤＡＣ５２は、例えばデジタル生成回路４６から時間の経過とともにインクリメントされるデジタル信号Ｄｓｓを受けて、アナログ信号のソフトスタート電圧Ｖｓｓを生成する。
【0106】
ＤＡＣ５２は、所定のタイミングでソフトスタート電圧Ｖｓｓの生成動作を強制停止し、停止後に所定のスイッチング周期でソフトスタート電圧Ｖｓｓの生成動作を再開する。ソフトスタート電圧Ｖｓｓの生成動作の停止に合わせて、デジタル信号生成回路４６はデジタル信号Ｄｓｓのインクリメントを停止する。また、ソフトスタート電圧Ｖｓｓの生成動作の再開に合わせて、デジタル信号生成回路４６はデジタル信号Ｄｓｓのインクリメントを再開する。
【0107】
上記所定のタイミングとして具体的には、次の通りである。上述したようにソフトスタート電圧Ｖｓｓと帰還電圧Ｖｆｂとの差分電圧が所定電圧Ｖａに達したタイミングでソフトスタート電圧Ｖｓｓの生成動作を強制停止し、この差分電圧が所定電圧Ｖｂまで低下するとソフトスタート電圧Ｖｓｓの生成動作を再開する。
【0108】
また、上記所定のタイミングとして、次のようにしてもよい。過電流保護回路ＨＯＣＰが過電流状態を検出したタイミングでソフトスタート電圧Ｖｓｓの生成動作を停止し、所定時間が経過する、または過電流状態が検出されなくなる（過電流状態が解消される）と、ソフトスタート電圧Ｖｓｓの生成動作を再開する。
【0109】
なお、先出した半導体装置１００ｘ、１００ｙに含まれるソフトスタート生成回路１８についても、ソフトスタート生成回路１８ｚ１またはソフトスタート生成回路１８ｚ２の構成を採用することができる。
【0110】
図１２は、先出の半導体装置１００ｘにソフトスタート生成回路１８ｚ１を採用した場合の、ソフトスタート生成回路１８ｚ１の構成を示すブロック図である。図１２に示すように、先出の半導体装置１００ｘにソフトスタート生成回路１８ｚ１を採用した場合、電流回路５１は、上述した所定のタイミングで電流源５０のオン／オフ状態を切り換え可能なように構成されている。
【0111】
その他本発明は、上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。例えば、ソフトスタート生成回路１８は、ソフトスタート電圧Ｖｓｓの上昇を一時的に停止した後、ソフトスタート電圧Ｖｓｓと帰還電圧Ｖｆｂとの差分が所定値になるとソフトスタート電圧Ｖｓｓの上昇を再開する、としたが、これに限られない。例えば、ソフトスタート電圧Ｖｓｓの上昇を一時的に停止した後、所定の時間が経過するとソフトスタート電圧Ｖｓｓの上昇を再開するようにしてもよい。
【0112】
＜付記＞
明細書に開示されている電源制御回路（１５ｘ）は、時間経過により徐々に上昇するソフトスタート電圧（Ｖｓｓ）を出力するように構成されたソフトスタート生成回路（１８）と、スイッチ出力段（１２）の出力電圧（Ｖｏｕｔ）に応じた帰還電圧（Ｖｆｂ）とソフトスタート電圧（Ｖｓｓ）との差分に応じた誤差信号（Ｖ１）を生成するように構成された誤差信号生成回路（２０）と、誤差信号（Ｖ１）に応じてスイッチ出力段（１２）を制御するように構成された出力制御回路（２１）と、帰還電圧（Ｖｆｂ）に応じてソフトスタート電圧（Ｖｓｓ）を制御するように構成されたソフトスタート制御回路（２８）と、を備える構成（第１の構成）とされている。
明細書に開示されている電源制御回路（１５ｘ）は、時間経過により徐々に上昇するソフトスタート電圧（Ｖｓｓ）を出力するように構成されたソフトスタート生成回路（１８）と、スイッチ出力段（１２）の出力電圧（Ｖｏｕｔ）に応じた帰還電圧（Ｖｆｂ）とソフトスタート電圧（Ｖｓｓ）との差分に応じた誤差信号（Ｖ１）を生成するように構成された誤差信号生成回路（２０）と、誤差信号（Ｖ１）に応じてスイッチ出力段（１２）を制御するように構成された出力制御回路（２１）と、帰還電圧（Ｖｆｂ）に応じてソフトスタート電圧（Ｖｓｓ）を制御するように構成されたソフトスタート制御回路（２８）と、を備える構成（第１の構成）とされている。
【0113】
なお、第１の構成からなる電源制御回路（１５ｘ）は、誤差信号生成回路（２０）は、所定の基準電圧（Ｖｒｅｆ）及びソフトスタート電圧（Ｖｓｓ）の低い方と帰還電圧（Ｖｆｂ）との差分に応じて誤差信号（Ｖ１）を生成するように構成するとよい（第２の構成）。
【0114】
また、第２の構成からなる電源制御回路（１５ｘ）は、ソフトスタート生成回路（１８）は、充電量に応じたソフトスタート電圧（Ｖｓｓ）を出力するように構成されたキャパシタ（Ｃｓｓ）を備え、ソフトスタート制御回路（２８）は、基準電圧（Ｖｒｅｆ）及びソフトスタート電圧（Ｖｓｓ）の低い方と帰還電圧（Ｖｆｂ）との差分に応じてキャパシタ（Ｃｓｓ）を充放電するように構成された充放電制御回路（４１）を備えるように構成するとよい（第３の構成）。
【0115】
また、第３の構成からなる電源制御回路（１５ｘ）は、充放電制御回路（４１）は、ソフトスタート電圧（Ｖｓｓ）が基準電圧（Ｖｒｅｆ）より低い状態で、帰還電圧（Ｖｆｂ）とソフトスタート電圧（Ｖｓｓ）とが一致するようにキャパシタ（Ｃｓｓ）を充放電し、ソフトスタート電圧（Ｖｓｓ）が基準電圧（Ｖｒｅｆ）より高い状態で、帰還電圧（Ｖｆｂ）と基準電圧（Ｖｒｅｆ）とが一致するようにキャパシタ（Ｃｓｓ）を充放電するように構成するとよい（第４の構成）。
【0116】
また、第１の構成からなる電源制御回路（１５ｘ）は、出力制御回路（２１）は、誤差信号（Ｖ１）に応じてスイッチ出力段（１２）のオンデューティを制御するように構成するとよい（第５の構成）。
【0117】
明細書中に開示されている電源装置（Ｘ）は、第１の構成から第５の構成のいずれかに記載の電源制御回路（１５ｘ）と、スイッチ出力段（１２）と、を備え、入力電圧（Ｖｉｎ）から出力電圧（Ｖｏｕｔ）を生成するように構成するとよい（第６の構成）。
【0118】
また、明細書に開示されている電源制御回路（１５ｘ、１５ｙ）は、時間経過により徐々に上昇するソフトスタート電圧（Ｖｓｓ）を出力するように構成されたソフトスタート生成回路（１８）と、スイッチ出力段（１２）の出力電圧（Ｖｏｕｔ）に応じた帰還電圧（Ｖｆｂ）とソフトスタート電圧（Ｖｓｓ）との差分に応じた誤差信号（Ｖ１）を生成するように構成された誤差信号生成回路（２０）と、誤差信号（Ｖ１）に応じてスイッチ出力段（１２）を制御するように構成された出力制御回路（２１）と、を備える電源制御回路（１５ｘ、１５ｙ）において、ソフトスタート生成回路（１８）は、ソフトスタート電圧（Ｖｓｓ）の上昇を一時的に停止可能なように構成されていてもよい（第７の構成）。
【0119】
なお、第７の構成からなる電源制御回路（１５ｘ、１５ｙ）は、ソフトスタート生成回路（１８）は、ソフトスタート電圧（Ｖｓｓ）と帰還電圧（Ｖｆｂ）との差分に応じて、ソフトスタート電圧（Ｖｓｓ）の上昇を一時的に停止可能なように構成するとよい（第８の構成）。
【0120】
また、第７の構成からなる電源制御回路（１５ｘ、１５ｙ）は、スイッチ出力段（１２）が出力する出力電流（ＩＬ）の値が所定の過電流保護値以上か否かを検出可能なように構成された過電流検出回路（ＨＯＣＰ）を備え、ソフトスタート生成回路（１８）は、過電流検出回路（ＨＯＣＰ）の検出結果に応じてソフトスタート電圧（Ｖｓｓ）の上昇を一時的に停止可能であるように構成するとよい（第９の構成）。
【0121】
また、第７の構成からなる電源制御回路（１５ｘ、１５ｙ）は、出力制御回路（２１）は、過電流検出回路（ＨＯＣＰ）の検出結果に応じて出力電流（ＩＬ）の生成動作を強制停止した後、所定のスイッチング周期で出力電流（ＩＬ）の生成動作を再開するように構成するとよい（第１０の構成）。
【0122】
また、第７の構成からなる電源制御回路（１５ｘ、１５ｙ）は、ソフトスタート生成回路（１８）は、充電量に応じたソフトスタート電圧（Ｖｓｓ）を出力するキャパシタ（Ｃｓｓ）と、キャパシタ（Ｃｓｓ）を充電可能な電流源（３８）と、キャパシタ（Ｃｓｓ）を充電または充電を停止するように電流源（３８）のオン／オフ制御を可能なように構成された電流回路（ａａ）と、を備え、キャパシタ（Ｃｓｓ）の充電を停止することでソフトスタート電圧（Ｖｓｓ）の上昇を停止するように構成するとよい（第１１の構成）。
【0123】
また、第７の構成からなる電源制御回路（１５ｘ、１５ｙ）は、所定の基準電圧（Ｖｒｅｆ）およびソフトスタート電圧（Ｖｓｓ）の低い方と帰還電圧（Ｖｆｂ）との差分に応じてソフトスタート電圧（Ｖｓｓ）を制御するように構成されたソフトスタート制御回路（２８）を備えるように構成するとよい（第１２の構成）。
【0124】
また、第１２の構成からなる電源制御回路（１５ｘ、１５ｙ）は、ソフトスタート生成回路（１８）は、充電量に応じたソフトスタート電圧（Ｖｓｓ）を出力するように構成されたキャパシタ（Ｃｓｓ）を備え、ソフトスタート制御回路（２８）は、基準電圧（Ｖｒｅｆ）およびソフトスタート電圧（Ｖｓｓ）の低い方と帰還電圧（Ｖｆｂ）との差分に応じてキャパシタ（Ｃｓｓ）を充放電するように構成された充放電制御回路（４１）を備えるように構成するとよい（第１３の構成）。
【0125】
また、第１３の構成からなる電源制御回路（１５ｘ、１５ｙ）は、充放電制御回路（４１）は、ソフトスタート電圧（Ｖｓｓ）が基準電圧（Ｖｒｅｆ）より低い状態で、帰還電圧（Ｖｆｂ）とソフトスタート電圧（Ｖｓｓ）とが一致するようにキャパシタ（Ｃｓｓ）を充放電し、ソフトスタート電圧（Ｖｓｓ）が基準電圧（Ｖｒｅｆ）より高い状態で、帰還電圧（Ｖｆｂ）と基準電圧（Ｖｒｅｆ）とが一致するようにキャパシタ（Ｃｓｓ）を充放電するように構成するとよい（第１４の構成）。
【0126】
明細書に開示されている電源装置は、第７の構成から第１４の構成のいずれかに記載の電源制御回路（１５ｘ、１５ｙ）と、スイッチ出力段（１２）と、を備え、入力電圧（Ｖｉｎ）から誤差信号（Ｖ１）に応じた出力電圧（Ｖｏｕｔ）を生成する構成としてもよい（第１５の構成）
【0127】
第１の構成に係る電源制御回路（１５ｘ）によれば、出力電圧（Ｖｏｕｔ）の出力端が地絡状態になり、地絡状態が解消されるまでの帰還電圧（Ｖｆｂ）の変動に応じてソフトスタート電圧（Ｖｓｓ）を制御することが可能になる。このため、地絡状態が解消された直後に出力電圧（Ｖｏｕｔ）が急激に上昇するオーバーシュートを抑制し、突入電流の発生を抑制できる。
【0128】
また、第２の構成に係る電源制御回路（１５ｘ）によれば、ソフトスタート制御回路（２８）がソフトスタート電圧（Ｖｓｓ）をより好適に制御することが可能になる。
【0129】
また、第３の構成に係る電源制御回路（１５ｘ）によれば、キャパシタ（Ｃｓｓ）の充放電によってソフトスタート電圧（Ｖｓｓ）を変動させることが可能になる。これにより、ソフトスタート制御回路（２８）がソフトスタート電圧（Ｖｓｓ）をより好適に制御することが可能になる。
【0130】
また、第４の構成に係る電源制御回路（１５ｘ）によれば、キャパシタ（Ｃｓｓ）の充放電をより好適に制御可能になる。
【0131】
また、第５の構成に係る電源制御回路（１５ｘ）によれば、スイッチ出力段（１２）のオンデューティ制御によって出力電圧（Ｖｏｕｔ）を制御可能になる。これにより、出力電圧（Ｖｏｕｔ）を好適に制御可能になる。
【0132】
また、明細書に記載の第６の構成に係る電源装置によれば、地絡状態が解消された直後に出力電圧（Ｖｏｕｔ）が急激に上昇するオーバーシュートを抑制し、突入電流の発生を抑制可能な電源装置を提供できる。
【0133】
また、第７の構成に係る電源制御回路（１５ｘ、１５ｙ）によれば、ソフトスタート電圧（Ｖｓｓ）と帰還電圧（Ｖｆｂ）との差分が比較的大きくなる前にソフトスタート電圧（Ｖｓｓ）の上昇を一時的に停止させることができる。
【0134】
また、第８の構成に係る電源制御回路（１５ｘ、１５ｙ）によれば、ソフトスタート電圧（Ｖｓｓ）と帰還電圧（Ｖｆｂ）との差分が比較的大きくなった場合に、所望のタイミングでソフトスタート電圧（Ｖｓｓ）の上昇を一時的に停止、または上昇を再開することができる。
【0135】
また、第９の構成に係る電源制御回路（１５ｘ、１５ｙ）によれば、出力電流（ＩＬ）が過電流状態になるとソフトスタート電圧（Ｖｓｓ）の上昇を一時的に停止させることができる。ソフトスタート電圧（Ｖｓｓ）と帰還電圧（Ｖｆｂ）との差分が比較的大きくなるのを好適に抑制することができる。
【0136】
また、第１０の構成に係る電源制御回路（１５ｘ、１５ｙ）によれば、より好適にソフトスタート電圧（Ｖｓｓ）の上昇を制御できる。
【0137】
また、第１１の構成に係る電源制御回路（１５ｘ、１５ｙ）によれば、キャパシタ（Ｃｓｓ）の充放電によってソフトスタート電圧（Ｖｓｓ）の上昇を制御できる。このため、より好適にソフトスタート電圧（Ｖｓｓ）の上昇を制御できる。
【0138】
また、第１２の構成に係る電源制御回路（１５ｘ、１５ｙ）によれば、ソフトスタート電圧（Ｖｓｓ）と帰還電圧（Ｖｆｂ）との差分が比較的大きくなるのを抑制しつつ、地絡状態が解消された直後に突入電流の発生を抑制可能になる。
【0139】
また、第１３の構成に係る電源制御回路（１５ｘ、１５ｙ）によれば、キャパシタ（Ｃｓｓ）の充放電によってソフトスタート電圧（Ｖｓｓ）を変動させることが可能になる。これにより、ソフトスタート制御回路（２８）がソフトスタート電圧（Ｖｓｓ）をより好適に制御することが可能になる。
【0140】
また、第１４の構成に係る電源制御回路（１５ｘ、１５ｙ）によれば、キャパシタ（Ｃｓｓ）の充放電をより好適に制御可能になる。
【0141】
また、明細書に記載の第１５の構成に係る電源装置によれば、ソフトスタート電圧（Ｖｓｓ）と帰還電圧（Ｖｆｂ）との差分が比較的大きくなるのを抑制しつつ、地絡状態が解消された直後に突入電流の発生を抑制可能な電源装置を提供できる。
【符号の説明】
【0142】
１０ 整流平滑回路
１１ 分圧回路
１２ スイッチ出力段
１３ 出力トランジスタ
１４ 同期整流トランジスタ
１５ｘ、１５ｙ 電源制御回路
１６ 定電圧回路
１７ 保護回路
１８、１８ｚ１、１８ｚ２ ソフトスタート生成回路
１９ オシレータ
２０ 誤差信号生成回路
２１ 出力制御回路
２２ 電流検出コンパレータ
２３ 電流検出補償回路
２４ オンタイム回路
２５ ドライバ制御回路
２６ ハイサイドドライバ
２７ ローサイドドライバ
２８ ソフトスタート制御回路
２９ ＲＣＰ回路
３０ 第１トランジスタ
３１ 第２トランジスタ
３２ 第４トランジスタ
３２ 第３トランジスタ
３３ 第４トランジスタ
３４ 抵抗
３５ アンプ
３６ 第１電流源
３７ 第２電流源
３８ 第３電流源
３９ 第５トランジスタ
４０ 第４電流源
４１ 充放電制御回路
４５ ブート電源
５０ 電流源
５１ 電流回路
５２ ＤＡＣ
１００ｘ、１００ｙ 半導体装置
ＢＳＴ ブート端子
Ｃｂｓｔ ブートキャパシタ
Ｃｒｅｇ、Ｃｃｏｍｐ キャパシタ
Ｃｉｎ 入力キャパシタ
Ｃｏｕｔ 出力キャパシタ
Ｃｓｓ ソフトスタートキャパシタ
Ｅ イネーブル信号
ＥＮ イネーブル端子
ＦＢ フィードバック端子
Ｇ１１ ゲート信号
Ｇ１２ ゲート信号
ＧＮＤ 接地端子
ＨＯＣＰ 過電流保護回路
ＨＯＣＰ 電流保護回路
ＩＬ 出力電流
Ｌ１ コイル
ＯＶＰ 過電圧保護回路
Ｐｕｌｓｅ パルス信号
ＲＣＰ 逆流電流防止回路
Ｒｆｂ１、Ｒｆｂ２、Ｒｐｇ、Ｒｃｏｍｐ 抵抗
Ｓ１ 基準クロック信号
Ｓ２ 比較信号
Ｓ３ スイッチ信号
ＳＣＰ 短絡保護回路
ＳＷ スイッチ端子
ＴＳＤ 過熱保護回路
ＵＶＬＯ 低電圧誤動作防止回路
Ｖ１ 誤差信号
ＶＩＮ 入力端子
Ｖａ、Ｖｂ 所定電圧
Ｖｆｂ 帰還電圧
Ｖｉｎ 入力電圧
Ｖｏｆｆｓｅｔ オフセット電圧
Ｖｏｕｔ 出力電圧
Ｖｒｅｆ 基準電圧
Ｖｓｓ ソフトスタート電圧
Ｖｓｗ スイッチ電圧
Ｘ、Ｙ 電源装置
ｔ１～ｔ６、ｔａ、ｔｂ、ｔｘ、ｔｙ タイミング
１１ 分圧回路
１２ スイッチ出力段
１３ 出力トランジスタ
１４ 同期整流トランジスタ
１５ｘ、１５ｙ 電源制御回路
１６ 定電圧回路
１７ 保護回路
１８、１８ｚ１、１８ｚ２ ソフトスタート生成回路
１９ オシレータ
２０ 誤差信号生成回路
２１ 出力制御回路
２２ 電流検出コンパレータ
２３ 電流検出補償回路
２４ オンタイム回路
２５ ドライバ制御回路
２６ ハイサイドドライバ
２７ ローサイドドライバ
２８ ソフトスタート制御回路
２９ ＲＣＰ回路
３０ 第１トランジスタ
３１ 第２トランジスタ
３２ 第４トランジスタ
３２ 第３トランジスタ
３３ 第４トランジスタ
３４ 抵抗
３５ アンプ
３６ 第１電流源
３７ 第２電流源
３８ 第３電流源
３９ 第５トランジスタ
４０ 第４電流源
４１ 充放電制御回路
４５ ブート電源
５０ 電流源
５１ 電流回路
５２ ＤＡＣ
１００ｘ、１００ｙ 半導体装置
ＢＳＴ ブート端子
Ｃｂｓｔ ブートキャパシタ
Ｃｒｅｇ、Ｃｃｏｍｐ キャパシタ
Ｃｉｎ 入力キャパシタ
Ｃｏｕｔ 出力キャパシタ
Ｃｓｓ ソフトスタートキャパシタ
Ｅ イネーブル信号
ＥＮ イネーブル端子
ＦＢ フィードバック端子
Ｇ１１ ゲート信号
Ｇ１２ ゲート信号
ＧＮＤ 接地端子
ＨＯＣＰ 過電流保護回路
ＨＯＣＰ 電流保護回路
ＩＬ 出力電流
Ｌ１ コイル
ＯＶＰ 過電圧保護回路
Ｐｕｌｓｅ パルス信号
ＲＣＰ 逆流電流防止回路
Ｒｆｂ１、Ｒｆｂ２、Ｒｐｇ、Ｒｃｏｍｐ 抵抗
Ｓ１ 基準クロック信号
Ｓ２ 比較信号
Ｓ３ スイッチ信号
ＳＣＰ 短絡保護回路
ＳＷ スイッチ端子
ＴＳＤ 過熱保護回路
ＵＶＬＯ 低電圧誤動作防止回路
Ｖ１ 誤差信号
ＶＩＮ 入力端子
Ｖａ、Ｖｂ 所定電圧
Ｖｆｂ 帰還電圧
Ｖｉｎ 入力電圧
Ｖｏｆｆｓｅｔ オフセット電圧
Ｖｏｕｔ 出力電圧
Ｖｒｅｆ 基準電圧
Ｖｓｓ ソフトスタート電圧
Ｖｓｗ スイッチ電圧
Ｘ、Ｙ 電源装置
ｔ１～ｔ６、ｔａ、ｔｂ、ｔｘ、ｔｙ タイミング
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
