2024-163701 マイクロ波パルス生成器及び量子コンピュータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024163701

(43)【公開日】2024-11-22

(54)【発明の名称】マイクロ波パルス生成器及び量子コンピュータ

(51)【国際特許分類】

   G06N 10/20 20220101AFI20241115BHJP

   H03L 7/08 20060101ALI20241115BHJP

   G06F 7/38 20060101ALI20241115BHJP

【ＦＩ】

G06N10/20

H03L7/08 210

H03L7/08 220

G06F7/38 510

【審査請求】未請求

【請求項の数】15

【出願形態】ＯＬ

(21)【出願番号】P 2023079534

(22)【出願日】2023-05-12

【国等の委託研究の成果に係る記載事項】（出願人による申告）令和４年度、国立研究開発法人科学技術振興機構、ムーンショット型研究開発事業「（１）大規模集積シリコン量子コンピュータの研究開発 （２）２次元量子ビットアレイ （３）量子ビット高精度制御・高感度読み出し回路 （４）システムアーキテクチャ」委託研究、産業技術力強化法第１７条の適用を受ける特許出願

(71)【出願人】

【識別番号】000005108

【氏名又は名称】株式会社日立製作所

(74)【代理人】

【識別番号】110001689

【氏名又は名称】青稜弁理士法人

(72)【発明者】

【氏名】乗松 崇泰

(72)【発明者】

【氏名】和智 勇介

(72)【発明者】

【氏名】菅野 雄介

【テーマコード（参考）】

5J106

【Ｆターム（参考）】

5J106AA04

5J106BB03

5J106BB08

5J106CC01

5J106CC21

5J106CC41

5J106CC52

5J106DD13

5J106DD32

5J106DD35

5J106GG01

5J106HH02

5J106KK05

(57)【要約】

【課題】
量子ビットとマイクロ波パルスとの位相誤差を削減しつつマイクロ波パルスの周波数切替による位相ずれを補正することができる技術を提供する。
【解決手段】
マイクロ波パルス生成器１０１は、設定されたパルス幅及びパルス振幅のパルスデータ２１３を出力する論理回路２０３と、選択された量子ビットと同じ周波数を有する正弦波２１１，２１２を出力する周波数生成器２０１と、パルスデータ２１３をアナログ信号に変換し正弦波２１１で変調して正弦波の周波数を中心周波数に持つ信号をマイクロ波パルス１１１として出力するRFDAC２０４と、正弦波２１２の周波数を分周したシステムクロック１２４を出力する分周器２０２とを有し、周波数生成器２０１は、マイクロ波パルス１１１出力時以外は選択された量子ビット以外の量子ビットと同じ周波数で動作し、論理回路２０３は、システムクロック１２４に同期して動作する。
【選択図】図２

【特許請求の範囲】

【請求項1】

複数の量子ビットを有する量子ビットアレイと、
前記量子ビットアレイから量子操作する量子ビットを選択して角周波数をシフトさせる量子ビット選択器と、
前記選択された量子ビットと同じ周波数を持ち、設定されたパルス幅及びパルス振幅のマイクロ波パルスを出力するマイクロ波パルス生成器と、を有する量子コンピュータにおいて、
前記マイクロ波パルス生成器は、
前記設定されたパルス幅及びパルス振幅のパルスデータを出力する論理回路と、
前記選択された量子ビットと同じ周波数を有する正弦波を出力する周波数生成器と、
前記パルスデータをアナログ信号に変換し前記正弦波で変調して前記正弦波の周波数を中心周波数に持つ信号をマイクロ波パルスとして出力する変換器と、
前記正弦波の周波数を分周したシステムクロックを出力する分周器と、を有し、
前記周波数生成器は、前記マイクロ波パルス出力時以外は前記選択された量子ビット以外の量子ビットと同じ周波数で動作し、
前記論理回路は、前記システムクロックに同期して動作する量子コンピュータ。

【請求項2】

請求項１記載の量子コンピュータにおいて、
前記論理回路は、前記選択された量子ビットの周波数に基づいて周波数変調信号を出力し、
前記周波数生成器は、前記周波数変調信号に基づいて前記正弦波を出力する量子コンピュータ。

【請求項3】

請求項２記載の量子コンピュータにおいて、
前記論理回路は、前記設定されたパルス幅及び前記選択された量子ビットの周波数に基づいて位相ずれ量を計算し、前記位相ずれ量に基づいて周波数変調信号を出力する量子コンピュータ。

【請求項4】

請求項２記載の量子コンピュータにおいて、
前記論理回路は、前記選択された量子ビットの周波数に基づいて周波数変調信号を出力した後に、前記選択された量子ビットの周波数にマイナスを掛けた値に基づいて周波数変調信号を出力する量子コンピュータ。

【請求項5】

請求項２に記載の量子コンピュータにおいて、
前記論理回路は、
設定された位相から位相ずれ量を引いた位相設定信号を外部から取得し、前記取得した位相設定信号に基づいて周波数変調信号を出力する量子コンピュータ。

【請求項6】

請求項２記載の量子コンピュータにおいて、
前記論理回路は、前記選択された量子ビットの周波数の周波数オフセット設定信号と、前記選択された量子ビットの周波数にマイナスを掛けた周波数オフセット信号と、を外部から取得し、前記取得した周波数オフセット信号に基づいて前記周波数変調信号を出力する量子コンピュータ。

【請求項7】

請求項２記載の量子コンピュータにおいて、
前記量子ビットアレイが有する前記複数の量子ビットの周波数ずれを補正する位相補正データをさらに有し、
前記周波数生成器は、前記選択された量子ビットの前記位相補正データに基づいて前記正弦波を出力する量子コンピュータ。

【請求項8】

請求項２記載の量子コンピュータにおいて、
前記変換器はRFDACである請求項１記載の量子コンピュータ。

【請求項9】

請求項２記載の量子コンピュータにおいて、
前記変換器は、
前記パルスデータをアナログ信号に変換するDACと、
前記アナログ信号を前記正弦波で変調して前記正弦波の周波数を中心周波数に持つ信号をマイクロ波パルスとして出力するミキサと、
を有する量子コンピュータ。

【請求項10】

複数の量子ビットを有する量子ビットアレイと、
前記量子ビットアレイから量子操作する量子ビットを選択して角周波数をシフトさせる量子ビット選択器と、
前記選択された量子ビットと同じ周波数を持ち、設定されたパルス幅及びパルス振幅のマイクロ波パルスを出力するマイクロ波パルス生成器と、を有する量子コンピュータにおいて、
前記マイクロ波パルス生成器は、
設定された位相及び周波数を持つコサイン波とサイン波を生成し、前記設定されたパルス幅及びパルス振幅のパルスにそれぞれ掛け合わせて、I変調データ及びQ変調データをそれぞれ出力する論理回路と、
前記I変調データ及び前記Q変調データをデジタルデータからアナログに変換してI変調信号及びQ変調信号を出力するDACと、
周波数設定信号で設定された周波数の互いに90°位相差があるLO出力サイン波及びLO出力コサイン波を生成する周波数生成器と、
前記I変調信号及び前記Q変調信号をそれぞれ前記LO出力サイン波及び前記LO出力コサイン波と掛け合わせ、位相変調したマイクロ波パルスを出力するIQ変調器と、
前記周波数生成器の出力周波数を分周したシステムクロックを出力する分周器と、を有し、
前記周波数生成器は、前記マイクロ波パルス出力時以外は前記選択された量子ビット以外の量子ビットと同じ周波数で動作し、
前記論理回路は、前記システムクロックに同期して動作する量子コンピュータ。

【請求項11】

請求項１０記載の量子コンピュータにおいて、
前記マイクロ波パルスに前記LO出力サイン波及び前記LO出力コサイン波とを掛け合わせ、I復調信号とQ復調信号に復調するIQ復調器と、
前記I復調信号及び前記Q復調信号をアナログからデジタルデータに変換してI復調データ及びQ復調データを出力するADCと、
前記I復調データ及び前記Q復調データを取得し、IQのゲイン誤差と位相誤差を計算してIQ補正データを前記論理回路に出力するキャリブレーション回路と、を有し、
前記論理回路は、前記IQ補正データを用いて前記コサイン波及び前記サイン波を補正する量子コンピュータ。

【請求項12】

量子ビットアレイから選択され、角周波数をシフトされた量子ビットを量子操作するマイクロ波パルスを出力するマイクロ波パルス生成器において、
設定されたパルス幅及びパルス振幅のパルスデータを出力する論理回路と、
前記選択された量子ビットと同じ周波数を有する正弦波を出力する周波数生成器と、
前記パルスデータをアナログ信号に変換し前記正弦波で変調して前記正弦波の周波数を中心周波数に持つ信号をマイクロ波パルスとして出力する変換器と、
前記正弦波の周波数を分周したシステムクロックを出力する分周器と、を有し、
前記周波数生成器は、前記マイクロ波パルス出力時以外は前記選択された量子ビット以外の量子ビットと同じ周波数で動作し、
前記論理回路は、前記システムクロックに同期して動作するマイクロ波パルス生成器。

【請求項13】

請求項１２記載のマイクロ波パルス生成器において、
前記論理回路は、前記選択された量子ビットの周波数に基づいて周波数変調信号を出力し、
前記周波数生成器は、前記周波数変調信号に基づいて前記正弦波を出力するマイクロ波パルス生成器。

【請求項14】

請求項１３記載のマイクロ波パルス生成器において、
前記論理回路は、前記設定されたパルス幅及び前記選択された量子ビットの周波数に基づいて位相ずれ量を計算し、前記位相ずれ量に基づいて周波数変調信号を出力するマイクロ波パルス生成器。

【請求項15】

請求項１３記載のマイクロ波パルス生成器において、
前記論理回路は、前記選択された量子ビットの周波数に基づいて周波数変調信号を出力した後に、前記選択された量子ビットの周波数にマイナスを掛けた値に基づいて周波数変調信号を出力するマイクロ波パルス生成器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、量子ビットを操作するための位相調整可能なマイクロ波を生成するマイクロ波パルス生成器及び量子コンピュータに関する。

【背景技術】

【0002】

半導体微細化の限界が見えつつある中、半導体微細化に頼ってフォン・ノイマン型のコンピュータを改善していくことは限界に来つつある。そのため、フォン・ノイマン型と異なる原理で動作し、特定の問題について高速に解くことのできるコンピュータに注目が集まりつつある。その一つとして、量子コンピュータの開発が進められている。

【0003】

量子コンピュータは、量子ビットと呼ばれる状態の重ね合わせが可能なデバイスのエネルギー状態などを情報として利用し、量子ビットの状態確率を操作することで計算を行う。量子ビットには超電導を利用したものや電子スピンを利用したものなどが存在する。電子スピンについては、２つのエネルギー状態を情報として利用する。

【0004】

電子はある磁気モーメントを持った歳差運動をしているが、外部から電子に強磁場をかけることで、上向きスピンと下向きスピンといった２つのエネルギー状態が生じる。この際、電子は磁場の強さによりスピンの角周波数が変化する。コヒーレンス時間中は上向きスピンと下向きスピンが重ね合わせの状態にあり、この角周波数と同じ周波数のRF(Radio Frequency)磁場を加えることにより、２つのエネルギー状態の確率を操作することができる。RF磁場を与えた際に２つのスピン状態確率は与えたエネルギーにより正弦波で変化するラビ振動を行うため、必要な状態確率に操作するためにRF磁場のエネルギーと位相を管理する必要がある。

【0005】

マイクロ波パルス照射によりRF磁場を生成するマイクロ波パルス生成器は、位相の制御もできるようにするため、IQ変調器が用いられる（特許文献１、特許文献２参照）。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】米国特許出願公開第２０１８／００１３４２６号明細書

【特許文献2】米国特許出願公開第２０２０／００３４７３６号明細書

【発明の概要】

【発明が解決しようとする課題】

【0007】

特許文献１、特許文献２のマイクロ波パルス生成器は、IQ変調器は９０°位相の異なるRF信号の振幅を変えることで位相を制御することができるが、９０°の位相差が若干ずれたり、I側とQ側の信号振幅のずれが生じたりするため、位相誤差が生じる。量子ビットのコヒーレンス時間中に何回か量子操作を行うことになるが、マイクロ波パルスと量子ビットの歳差運動との位相差は一定に保たれてある必要があるため、この位相誤差は量子操作の精度の劣化につながる。

【0008】

また、マイクロ波パルスを照射する場合、空間的に広がって照射されるため、量子ビットを集積化した場合複数の量子ビットが同時に操作されてしまう。そのため、操作したい量子ビットとそれ以外の量子ビットとで角周波数を変化させるように制御を行う。その際、マイクロ波パルス生成器の出力位相も周波数切替により変わってしまう。

【0009】

電子スピンを利用した量子コンピュータにおいて、量子操作を行うマイクロ波パルスは、コヒーレンス時間中に量子ビットとの位相差を保持しつつ、量子操作時の位相誤差を最小にする必要がある。さらに量子操作を行う際に周波数切替も行うことにより位相がずれてしまうことが課題となる。

【0010】

そこで、本発明は、量子ビットとマイクロ波パルスとの位相誤差を削減しつつマイクロ波パルスの周波数切替による位相ずれを補正することができる技術を提供することを目的とする。

【課題を解決するための手段】

【0011】

上記課題を解決するために、代表的な本発明の量子コンピュータの一つは、複数の量子ビットを有する量子ビットアレイと、量子ビットアレイから量子操作する量子ビットを選択して角周波数をシフトさせる量子ビット選択器と、選択された量子ビットと同じ周波数を持ち、設定されたパルス幅及びパルス振幅のマイクロ波パルスを出力するマイクロ波パルス生成器とを有する量子コンピュータにおいて、マイクロ波パルス生成器は、設定されたパルス幅及びパルス振幅のパルスデータを出力する論理回路と、選択された量子ビットと同じ周波数を有する正弦波を出力する周波数生成器と、パルスデータをアナログ信号に変換し正弦波で変調して正弦波の周波数を中心周波数に持つ信号をマイクロ波パルスとして出力する変換器と、正弦波の周波数を分周したシステムクロックを出力する分周器とを有し、周波数生成器は、マイクロ波パルス出力時以外は選択された量子ビット以外の量子ビットと同じ周波数で動作し、論理回路は、システムクロックに同期して動作する。

【発明の効果】

【0012】

本発明によれば、量子ビットとマイクロ波パルスとの位相誤差を削減しつつマイクロ波パルスの周波数切替による位相ずれを補正することができる。
上記した以外の課題、構成および効果は、以下の実施形態の説明により明らかにされる。

【図面の簡単な説明】

【0013】

【図1】実施例１の量子コンピュータの構成の一例を示すブロック図である。

【図2】実施例１のマイクロ波パルス生成器１０１の構成の一例を示す図である。

【図3】図２の周波数生成器２０１の構成の一例を示す図である。

【図4】図２の論理回路２０３の第１の構成例を示す図である。

【図5】図４の論理回路２０３の動作の一例を示す図である。

【図6】図５の動作をシミュレーションした結果の一例を示す図である。

【図7】図２の論理回路２０３の第２の構成例を示す図である。

【図8】図７の論理回路２０３の動作の一例を示す図である。

【図9】図２の論理回路２０３の第３の構成例を示す図である。

【図10】図９の論理回路２０３の動作の一例を示す図である。

【図11】図９の論理回路２０３の動作の他の一例を示す図である。

【図12】実施例２のマイクロ波パルス生成器１０１の構成の一例を示す図である。

【図13】実施例３のマイクロ波パルス生成器１０１の構成の一例を示す図である。

【図14】図１３の論理回路１３０３の構成の一例を示す図である。

【図15】図１４の論理回路１３０３の通常動作の一例を示す図である。

【図16】図１４の論理回路１３０３のキャリブレーション時の動作の一例を示す図である。

【図17】実施例４の量子コンピュータの構成の一例を示す図である。

【発明を実施するための形態】

【0014】

以下、実施例を図面を用いて説明する。

【実施例0015】

図１は、実施例１の量子コンピュータの構成の一例を示すブロック図である。

【0016】

量子コンピュータは、情報を保持する量子ビットアレイ１０２、量子ビットアレイ１０２を操作するマイクロ波パルス生成器１０１、量子ビットアレイ１０２の中から操作する量子ビットを選択する量子ビット選択器１０３、量子ビットアレイ１０２中の選択された量子ビットからマイクロ波パルス生成器１０１で操作された結果を読み出す量子ビット読出し器１０４を有する。

【0017】

量子ビットアレイ１０２は複数の量子ビットがアレイ状に配置され、量子ビット選択信号１２０で選択された量子ビットにマイクロ波パルス１１１を照射して操作を行い、操作された量子ビット状態１２３を量子ビット読出し器１０４で読み出す。

【0018】

マイクロ波パルス生成器１０１は、参照クロック１１２、周波数設定信号１１３、パルストリガー信号１１４、パルス波形設定信号１１５、パルス幅設定信号１１６、位相設定信号１１７、周波数オフセット設定信号１１８が入力される。

【0019】

マイクロ波パルス生成器１０１は、周波数設定信号１１３と周波数オフセット設定信号１１８を足し合わせた中心周波数を持ち、位相設定信号１１７で設定された位相オフセットを持ち、パルス幅設定信号１１６で設定されたパルス幅で、パルス波形設定信号１１５で設定された振幅を含むパルス形状を持つマイクロ波パルス１１１を、パルストリガー信号１１４の入力タイミングで出力する。

【0020】

マイクロ波パルス１１１は、選択された量子ビットに合わせた周波数を持たせることで共振させ、パルス幅とパルス振幅により選択された量子ビットの状態確率を操作する。

【0021】

また、マイクロ波パルス生成器１０１はシステムクロック１２４も出力し、論理動作をする回路に同期用のクロックを供給する。

【0022】

量子ビット選択器１０３は、量子ビットアドレス信号１１９を入力され、量子ビット選択信号１２０を出力し、量子ビットアレイ１０２から量子操作する量子ビットを選択する。その際、選択する量子ビットの角周波数をシフトさせるなどして選択可能とする。

【0023】

量子ビット読出し器１０４は、制御信号１２１を入力され、量子ビットアレイ１０２から量子ビット状態１２３を読み出し、量子ビット読出し結果１２２を出力する。

【0024】

図２は、実施例１のマイクロ波パルス生成器１０１の構成の一例を示す図である。

【0025】

マイクロ波パルス生成器１０１は、周波数生成器２０１、分周器２０２、論理回路２０３、RFDAC２０４を有する。

【0026】

周波数生成器２０１は、参照クロック１１２、周波数設定信号１１３、周波数変調信号２１４を受けて、周波数設定信号１１３と周波数変調信号２１４で設定される中心周波数、位相を持つ正弦波２１１と正弦波２１２を出力する。

【0027】

分周器２０２は、正弦波２１２の周波数を分周したシステムクロック１２４を出力する。

【0028】

論理回路２０３はシステムクロック１２４に同期して動作し、パルストリガー信号１１４の立ち上がりタイミングで、パルス波形設定信号１１５とパルス幅設定信号１１６を基にパルスデータ２１３をRFDAC２０４に出力する。また、論理回路２０３は、パルストリガー信号１１４の立ち上がりタイミングで、位相設定信号１１７，周波数オフセット設定信号１１８を基に、パルス幅設定信号１１６を基にした期間に周波数変調信号２１４を周波数生成器２０１に出力する。

【0029】

RFDAC(Radio Frequency Digital to Analog Converter)２０４は、パルスデータ２１３を受け取り、パルスデータ２１３をアナログ信号に変換し正弦波２１１で変調して正弦波２１１の周波数を中心周波数に持つ信号をマイクロ波パルス１１１として出力する。

【0030】

周波数生成器２０１は、パルス出力時以外は選択された量子ビット以外の角周波数と同じ周波数で動作させ、位相差も一定とすることにより、量子ビットと疑似的に同期した動作をする。

【0031】

パルス幅はシステムクロック１２４で決められる値であることから、周波数変調信号２１４による位相ずれも計算してキャンセル可能である。そのため、周波数生成器２０１の中心周波数を選択量子ビットと同じとして、他の量子ビットの角周波数から変えた場合も元の位相差に戻すことが可能である。

【0032】

図３は、図２の周波数生成器２０１の構成の一例を示す図である。

【0033】

周波数生成器２０１はPLL（Phase Locked Loop）の構成であり、位相を高速に切り替える必要があることから２ポイント変調方式を想定している。本例ではアナログのType2 PLLを一例に挙げているが、デジタルPLLやサブサンプリングPLLなどでも実装可能である。

【0034】

図３の周波数生成器２０１は、VCO(Voltage Controlled Oscillator)３０１、バッファ３０２、バッファ３０３、MMD(Multi Modulus Divider)３０４、SDM(Sigma Delta Modulator)３０５、PFD(Phase Frequency Detector)３０６，CP(Charge Pump)３０７、LPF(Low Pass Filter)３０８、加算器３０９、DAC(Digital to Analog Converter)３１０、SDM(Sigma Delta Modulator)３１１，ゲイン調整３１２、ゲイン調整３１３、加算器３１４を有する。

【0035】

周波数変調信号２１４は２つのパスに分かれて、片方はゲイン調整３１２でVCO３０１のゲインをキャンセルするようゲイン調整し、SDM３１１で変調した信号をDAC３１０で電圧に変換して加算器３０９を介してVCO３０１の周波数を変調し、もう片方はゲイン調整３１３でゲイン調整した後に加算器３１４で周波数設定信号１１３と足し合わせ、SDM３０５で変調した信号をMMD３０４に入力して分周数を変えて周波数変調を行う。

【0036】

PLLの動作としては、VCO３０１は入力電圧に応じた周波数で発振し、VCOの出力をMMD３０４で分周し、PFD３０６で参照クロック１１２とMMD３０４で分周した結果との位相を比較して電圧を高めるか下げるかの信号を出力し、CP３０７はPFDの信号を基に電流を流し込むか引き抜くかし、LPF３０８はCP３０７の信号の高周波成分を抑圧して安定した電圧にしてVCO３０１に供給する。

【0037】

参照クロック１１２とMMD３０４で分周したクロックとの位相が合うことから、VCO３０１の出力周波数は参照クロック１１２の周波数の分周数倍にロックする。VCO３０１からの出力正弦波はバッファ３０２を介して正弦波２１１として出力、バッファ３０３を介して正弦波２１２として出力される。

【0038】

次に、２ポイント変調について、DAC３１０を通るパスは高周波成分のみ通り、SDM３０５を通るパスは低周波成分のみ通ることから、これら２パスのタイミングとゲインを合わせられれば、周波数変調信号２１４はVCO３０１出力に対してオールパス特性となり、設定した位相やオフセット周波数を持つ正弦波が得られる。

【0039】

図４は、図２の論理回路２０３の第１の構成例を示す図である。

【0040】

周波数変調信号２１４は周波数生成器２０１の出力周波数を変えるため、選択しない量子ビット群との位相差をずらしてしまうため、周波数オフセット分による位相ずれをキャンセルする機構を論理回路２０３は持つ。

【0041】

論理回路２０３は、パルス波形データ生成部４０１，加算器４０２，差分器４０３、周波数オフセット制御器４０４、加算器４０５、位相ずれ補正器４０６、ゲイン調整４０７を有し、システムクロック１２４に同期して動作する。

【0042】

パルス波形データ生成部４０１は、パルス波形設定信号１１５とパルス幅設定信号１１６で設定されたパルス波形データをパルストリガー信号１１４がHighとなるタイミングをトリガーとして出力する。

【0043】

位相ずれ補正器４０６は、パルス幅設定信号１１６と周波数オフセット設定信号１１８を基に位相ずれ量を計算し、パルストリガー信号１１４からパルス幅＋αの遅延後に位相キャンセル信号を出力する。

【0044】

加算器４０５は、位相ずれ補正器４０６が出力した位相キャンセル信号を位相設定信号１１７と加算する。ゲイン調整４０７は、加算器４０５で加算した結果の位相値をゲイン調整し、ゲイン調整出力４１２を出力する。

【0045】

差分器４０３はゲイン調整出力４１２の差分を計算する。加算器４０２は、差分器４０３の計算結果と周波数オフセット制御器４０４が出力した周波数オフセット４１１を加算して、周波数変調信号２１４を出力する。

【0046】

周波数オフセット制御器４０４は、周波数オフセット設定信号１１８をパルストリガー信号１１４のタイミングをトリガーとして、パルス幅設定信号１１６で設定されたパルス幅の期間出力し、それ以外は０とする。

【0047】

図５は、図４の論理回路２０３の動作の一例を示す図である。

【0048】

周波数オフセット制御器４０４は、パルストリガー信号１１４をトリガーとして、周波数オフセット４１１をパルス幅分出力する。ゲイン調整出力４１２は、バルス幅分＋αの遅延をもって位相ずれ補正が加えられた値に切り替わる。そのため、周波数変調信号２１４は、はじめ周波数オフセット４１１で設定される値を出力し、ゲイン調整出力４１２の差分を取った値を出力する。

【0049】

この時、周波数生成器２０１の出力位相は、周波数設定信号１１３で設定される周波数に対する出力相対位相５０１のように、変化した後に元の位相にキャンセルされる。

【0050】

図６は、図５の動作をシミュレーションした結果の一例を示す図である。

【0051】

加算器４０２から出力される周波数変調信号２１４は、はじめ周波数オフセット４１１の周波数を出力し、ゲイン調整出力４１２が切り替わった際の差分が出力される。この時、周波数生成器２０１の出力周波数６０１は、周波数変調信号２１４に周波数設定信号１１３が加わった値となり、出力相対位相５０１はパルス出力後ある値で固定されるが、位相補正が加わり、パルス出力前の位相に戻る。

【0052】

図４～６で説明した論理回路２０３の第１の構成例によれば、位相ずれ補正器４０６は、パルス幅設定信号１１６と周波数オフセット設定信号１１８を基に位相ずれ量を計算し、パルストリガー信号１１４からパルス幅＋αの遅延後に位相キャンセル信号を出力し、加算器４０５で位相設定信号１１７と加算するので、量子ビットとマイクロ波パルスとの位相誤差を削減しつつマイクロ波パルスの周波数切替による位相ずれを補正することができる。

【0053】

図７は、図２の論理回路２０３の第２の構成例を示す図である。

【0054】

パルスを２回出力し、各々のパルスの周波数オフセットを正負反転させることにより位相ずれをキャンセルする方式である。

【0055】

図７の論理回路２０３は、パルス波形データ生成部７０１、加算器７０２、差分器７０３、周波数オフセット制御器７０４、掛け算器７０５、周波数オフセット正負切替器７０６、ゲイン調整７０７を有し、システムクロック１２４に同期して動作する。

【0056】

パルス波形データ生成部７０１は、パルス波形設定信号１１５とパルス幅設定信号１１６で設定されたパルス波形データを、パルストリガー信号１１４がHighとなるタイミングをトリガーとして出力する。

【0057】

周波数オフセット制御器７０４は、パルス幅設定信号１１６を基にパルス１回目から２日目の終わりまでの出力期間を計算し、パルストリガー信号１１４をトリガーとして、前記出力期間に周波数オフセット設定信号１１８を周波数オフセット信号７１１として出力し、それ以外の期間は０を出力する。

【0058】

周波数オフセット正負切替器７０６は、パルス幅設定信号１１６を基に正の出力期間、負の出力期間を計算し、パルストリガー信号１１４をトリガーとして、正の出力期間に正の信号の負の出力期間に負の信号の正負信号７１２を出力する。

【0059】

掛け算器７０５は、周波数オフセット信号７１１と正負信号７１２を掛け合わせ、加算器７０２に出力する。

【0060】

加算器７０２は、位相設定信号１１７をゲイン調整７０７でゲイン調整し差分器７０３で取った差分値を、加算器７０２の出力に足し合わせて周波数変調信号２１４を出力する。

【0061】

図８は、図７の論理回路２０３の動作の一例を示す図である。

【0062】

周波数オフセット制御器７０４は、一定の値の周波数オフセット設定信号１１８が入力され、パルストリガー信号１１４をトリガーとして、周波数オフセット信号７１１を２パルス分の幅で出力する。

【0063】

周波数オフセット正負切替器７０６は、最初のパルス幅の期間に正の信号、次のパルス幅の期間に負の信号となる正負信号７１２を出力する。

【0064】

周波数変調信号２１４は、正のオフセット周波数と負のオフセット周波数を交互に同じ幅持つ。そのため、周波数生成器２０１の出力相対位相８０１は、同じ期間に上がって下がり、パルス出力前の位相と同等となる。

【0065】

図７，８で説明した論理回路２０３の第２の構成例によれば、周波数オフセット正負切替器７０６は、パルス幅設定信号１１６を基に正の出力期間、負の出力期間を計算し、パルストリガー信号１１４をトリガーとして、正の出力期間に正の信号の負の出力期間に負の信号の正負信号７１２を出力するので、量子ビットとマイクロ波パルスとの位相誤差を削減しつつマイクロ波パルスの周波数切替による位相ずれを補正することができる。

【0066】

図９は、図２の論理回路２０３の第３の構成例を示す図である。

【0067】

第３の例では、信号を制御する回路を論理回路２０３の内部に持たず、論理回路２０３の外部のマイクロプロセッサや制御論理回路等で設定信号をパルスごとに切替える方式である。

【0068】

図９の論理回路２０３は、パルス波形データ生成器９０１、加算器９０２、差分器９０３、ゲイン調整９０４を有する。

【0069】

図９の構成で図４の構成と同様の動作をさせる際の波形を図１０に示す。

【0070】

図１０は、図９の論理回路２０３の動作の一例を示す図である。

【0071】

論理回路２０３の外部のマイクロプロセッサや制御論理回路等は、パルストリガー信号１１４をトリガーとして、周波数オフセット設定信号１１８をパルス幅の期間に設定したい周波数オフセット値にし、位相設定信号１１７をパルス幅の期間後に位相をパルス出力前と同じ値に戻すように変化させる。

【0072】

周波数変調信号２１４は、周波数オフセット設定信号１１８と位相設定信号１１７で決まる。そのため、周波数生成器２０１の周波数設定信号１１３で決められる周波数に対する出力相対位相１００１は、周波数オフセット設定信号１１８により変化するが、位相設定信号１１７でキャンセルしてパルス出力前と同じ位相に戻る。

【0073】

図１０の例によれば、論理回路２０３の外部のマイクロプロセッサや制御論理回路等は、パルストリガー信号１１４をトリガーとして、周波数オフセット設定信号１１８をパルス幅の期間に設定したい周波数オフセット値にし、位相設定信号１１７をパルス幅の期間後に位相をパルス出力前と同じ値に戻すように変化させるので、量子ビットとマイクロ波パルスとの位相誤差を削減しつつマイクロ波パルスの周波数切替による位相ずれを補正することができる。

【0074】

図９の構成で図８の構成と同様の動作をさせる際の波形を図１１に示す。

【0075】

図１１は、図９の論理回路２０３の動作の他の一例を示す図である。

【0076】

論理回路２０３の外部のマイクロプロセッサや制御論理回路等は、パルストリガー信号１１４をトリガーとして、周波数オフセット設定信号１１８を１回目と２回目のパルスで正負逆にして出力し、周波数オフセットによる位相のずれをキャンセルする。周波数オフセットを例えば１回目正とした場合、２回目は絶対値は同じで負とする。

【0077】

これにより出力相対位相１１０１は、１回目のパルス出力後に変化するが、２回目のパルス出力後に１回目のパルス出力前の位相に戻る。

【0078】

図１１の例によれば、論理回路２０３の外部のマイクロプロセッサや制御論理回路等は、パルストリガー信号１１４をトリガーとして、周波数オフセット設定信号１１８を１回目と２回目のパルスで正負逆にして出力するので、量子ビットとマイクロ波パルスとの位相誤差を削減しつつマイクロ波パルスの周波数切替による位相ずれを補正することができる。

【実施例0079】

図１２は、実施例２のマイクロ波パルス生成器１０１の構成の一例を示す図である。

【0080】

実施例２のマイクロ波パルス生成器１０１は、高速DACを使用しなくていい構成となっており、図２の実施例１のマイクロ波パルス生成器１０１と比較して設計が容易である。

【0081】

図１２のマイクロ波パルス生成器１０１は、周波数生成器２０１、分周器２０２、論理回路２０３、DAC１２０１、ミキサ１２０２を有する。

【0082】

DAC１２０１はシステムクロック１２４に同期して動作し、パルスデータ２１３を受け取り、アナログ信号に変換して出力する。

【0083】

ミキサ１２０２は、DAC１２０１が出力したアナログ信号を正弦波２１１で変調して正弦波２１１の周波数を中心周波数に持つ信号をマイクロ波パルス１１１として出力する。

【0084】

DAC１２０１とミキサ１２０２以外の構成は図２と同じであり、実施例１と同等の動作をする。

【0085】

実施例２によれば、高速DACの代わりにDAC１２０１、ミキサ１２０２を有するので、設計が容易である。また、高速DACを使用しないので、消費電力を低減することができる。