特開 2024-163709 電力変換装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024163709

(43)【公開日】2024-11-22

(54)【発明の名称】電力変換装置

(51)【国際特許分類】

   H02M 3/28 20060101AFI20241115BHJP

【ＦＩ】

H02M3/28 B

【審査請求】未請求

【請求項の数】2

【出願形態】ＯＬ

(21)【出願番号】P 2023079552

(22)【出願日】2023-05-12

(71)【出願人】

【識別番号】000003218

【氏名又は名称】株式会社豊田自動織機

(74)【代理人】

【識別番号】100105957

【弁理士】

【氏名又は名称】恩田 誠

(74)【代理人】

【識別番号】100068755

【弁理士】

【氏名又は名称】恩田 博宣

(72)【発明者】

【氏名】爲永 陽樹

(72)【発明者】

【氏名】吉田 恒平

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA20

5H730AS08

5H730AS17

5H730BB27

5H730BB57

5H730CC01

5H730DD03

5H730DD04

5H730DD16

5H730EE13

5H730FD01

5H730FD11

5H730FF09

5H730XC01

5H730XX03

5H730XX15

5H730XX23

5H730XX32

5H730XX35

(57)【要約】

【課題】双方向ＤＣ／ＤＣ変換器の起動時の出力電力を抑制すること。
【解決手段】制御回路は、第１位相シフト制御及び第２位相シフト制御の少なくとも１つを実行する。第１位相シフト制御は、双方向ＤＣ／ＤＣ変換器の起動時にコンデンサの電圧がバッテリ電圧一次側換算値よりも高い場合に１次側巻線に正の電圧が印加されるように１次側制御信号を出力した後に、２次側巻線に正の電圧が印加されるように２次側制御信号を出力する制御である。第２位相シフト制御は、２次側巻線に正の電圧が印加されるように２次側制御信号を出力した後に、１次側巻線に正の電圧が印加されるように１次側制御信号を出力する制御である。
【選択図】図２

【特許請求の範囲】

【請求項1】

バッテリに接続される双方向ＤＣ／ＤＣ変換器と、
前記双方向ＤＣ／ＤＣ変換器の入力端に設けられたコンデンサと、を備え、
前記双方向ＤＣ／ＤＣ変換器は、
１次側巻線及び２次側巻線を有するトランスと、
前記１次側巻線に接続された回路であって、複数の１次側スイッチング素子を有する１次側フルブリッジ回路と、
前記２次側巻線に接続された回路であって、複数の２次側スイッチング素子を有する２次側フルブリッジ回路と、
前記１次側スイッチング素子のオンとオフとを切り替える１次側制御信号及び前記２次側スイッチング素子のオンとオフとを切り替える２次側制御信号を出力することにより、前記１次側フルブリッジ回路に入力される入力電圧を、前記２次側フルブリッジ回路から出力される出力電圧に変換して前記バッテリに出力する制御回路と、を備え、
前記バッテリの電圧に前記トランスの巻数比を乗算した値をバッテリ電圧一次側換算値とすると、
前記制御回路は、
前記双方向ＤＣ／ＤＣ変換器の起動時に前記コンデンサの電圧が前記バッテリ電圧一次側換算値よりも高い場合に前記１次側巻線に正の電圧が印加されるように前記１次側制御信号を出力した後に、前記２次側巻線に正の電圧が印加されるように前記２次側制御信号を出力する第１位相シフト制御、及び前記２次側巻線に正の電圧が印加されるように前記２次側制御信号を出力した後に、前記１次側巻線に正の電圧が印加されるように前記１次側制御信号を出力する第２位相シフト制御の少なくとも１つを実行する、電力変換装置。

【請求項2】

交流電力を直流電力に変換して前記双方向ＤＣ／ＤＣ変換器に出力するＡＣ／ＤＣ変換器を備える、請求項１に記載の電力変換装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電力変換装置に関する。

【背景技術】

【0002】

特許文献１に開示の電力変換装置は、双方向ＤＣ／ＤＣ変換器と、双方向ＤＣ／ＤＣ変換器の入力端に設けられたコンデンサと、を備える。双方向ＤＣ／ＤＣ変換器は、トランスと、１次側フルブリッジ回路と、２次側フルブリッジ回路と、を備える。電力変換装置は、例えば、バッテリを充電するために用いられる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２０－９２５９２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

双方向ＤＣ／ＤＣ変換器の起動時には、コンデンサの電圧とバッテリ電圧一次側換算値との差によって出力電力が生じる場合がある。バッテリ電圧一次側換算値は、バッテリの電圧にトランスの巻数比を乗算した値である。双方向ＤＣ／ＤＣ変換器の起動時に出力電力が生じると、コンデンサの電圧が変動することによって過電圧や過電流の原因となる。

【課題を解決するための手段】

【0005】

上記課題を解決する電力変換装置は、バッテリに接続される双方向ＤＣ／ＤＣ変換器と、前記双方向ＤＣ／ＤＣ変換器の入力端に設けられたコンデンサと、を備え、前記双方向ＤＣ／ＤＣ変換器は、１次側巻線及び２次側巻線を有するトランスと、前記１次側巻線に接続された回路であって、複数の１次側スイッチング素子を有する１次側フルブリッジ回路と、前記２次側巻線に接続された回路であって、複数の２次側スイッチング素子を有する２次側フルブリッジ回路と、前記１次側スイッチング素子のオンとオフとを切り替える１次側制御信号及び前記２次側スイッチング素子のオンとオフとを切り替える２次側制御信号を出力することにより、前記１次側フルブリッジ回路に入力される入力電圧を、前記２次側フルブリッジ回路から出力される出力電圧に変換して前記バッテリに出力する制御回路と、を備え、前記バッテリの電圧に前記トランスの巻数比を乗算した値をバッテリ電圧一次側換算値とすると、前記制御回路は、前記双方向ＤＣ／ＤＣ変換器の起動時に前記コンデンサの電圧が前記バッテリ電圧一次側換算値よりも高い場合に前記１次側巻線に正の電圧が印加されるように前記１次側制御信号を出力した後に、前記２次側巻線に正の電圧が印加されるように前記２次側制御信号を出力する第１位相シフト制御、及び前記２次側巻線に正の電圧が印加されるように前記２次側制御信号を出力した後に、前記１次側巻線に正の電圧が印加されるように前記１次側制御信号を出力する第２位相シフト制御の少なくとも１つを実行する。

【0006】

第１位相シフト制御、及び第２位相シフト制御の少なくとも１つを実行することで、双方向ＤＣ／ＤＣ変換器の起動時の出力電力を抑制することができる。
上記電力変換装置について、交流電力を直流電力に変換して前記双方向ＤＣ／ＤＣ変換器に出力するＡＣ／ＤＣ変換器を備えていてもよい。

【発明の効果】

【0007】

本発明によれば、双方向ＤＣ／ＤＣ変換器の起動時の出力電力を抑制することができる。

【図面の簡単な説明】

【0008】

【図1】図１は電力変換装置の回路図である。

【図2】図２は起動制御を示すフローチャートである。

【図3】図３は位相シフト量と出力電力との関係を示す図である。

【発明を実施するための形態】

【0009】

電力変換装置の一実施形態について説明する。
図１に示すように、電源システム１００は、系統電源１０１と、バッテリ１２０と、電力変換装置１０と、を備える。バッテリ１２０は、例えば、直流電力を充放電可能な二次電池である。二次電池、例えば、リチウムイオン蓄電池、又は鉛蓄電池である。

【0010】

＜電力変換装置＞
電力変換装置１０は、ＡＣ／ＤＣ変換器１３と、双方向ＤＣ／ＤＣ変換器１４と、を備える。

【0011】

ＡＣ／ＤＣ変換器１３には系統電源１０１が電気的に接続されている。ＡＣ／ＤＣ変換器１３は、系統電源１０１から入力された交流電力を直流電力に変換して双方向ＤＣ／ＤＣ変換器１４に出力する。

【0012】

双方向ＤＣ／ＤＣ変換器１４は、デュアルアクティブブリッジ方式のＤＣ／ＤＣコンバータである。双方向ＤＣ／ＤＣ変換器１４は、ＡＣ／ＤＣ変換器１３とバッテリ１２０との間に設けられている。双方向ＤＣ／ＤＣ変換器１４は、ＡＣ／ＤＣ変換器１３から入力される直流電力を電力変換してバッテリ１２０に出力可能である。双方向ＤＣ／ＤＣ変換器１４は、バッテリ１２０から入力される直流電力を電力変換してＡＣ／ＤＣ変換器１３に出力可能である。

【0013】

双方向ＤＣ／ＤＣ変換器１４は、トランス２０を備える。トランス２０は、絶縁型である。トランス２０は、磁性体のコア２１と、１次側巻線２２と、２次側巻線２３と、を備える。１次側巻線２２及び２次側巻線２３は、コア２１に巻かれている。トランス２０は、リアクトルＬ１を有する。リアクトルＬ１は、チョークコイルなどの素子であってもよいし、１次側巻線２２及び２次側巻線２３の漏れインダクタンスであってもよい。

【0014】

双方向ＤＣ／ＤＣ変換器１４は、１次側フルブリッジ回路３０を備える。１次側フルブリッジ回路３０は、第１レグ３１と、第２レグ３２と、を備える。第１レグ３１と第２レグ３２とは、互いに並列接続されている。第１レグ３１は、第１スイッチング素子Ｑ１と、第２スイッチング素子Ｑ２と、ダイオードＤ１，Ｄ２と、を備える。第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２とは、互いに直列接続されている。第２レグ３２は、第３スイッチング素子Ｑ３と、第４スイッチング素子Ｑ４と、ダイオードＤ３，Ｄ４と、を備える。第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４とは、互いに直列接続されている。第１スイッチング素子Ｑ１及び第３スイッチング素子Ｑ３は、上アームを構成している。第２スイッチング素子Ｑ２及び第４スイッチング素子Ｑ４は、下アームを構成している。

【0015】

第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、及び第４スイッチング素子Ｑ４は、複数の１次側スイッチング素子Ｑ１～Ｑ４である。１次側スイッチング素子Ｑ１～Ｑ４は、例えば、ｎ型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。１次側スイッチング素子Ｑ１～Ｑ４は、ｐ型のＭＯＳＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、又はＧａＮ－ＨＥＭＴであってもよい。

【0016】

ダイオードＤ１～Ｄ４は、それぞれ１次側スイッチング素子Ｑ１～Ｑ４に並列接続されている。ダイオードＤ１～Ｄ４は、寄生ダイオードであってもよいし、素子であってもよい。

【0017】

第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２との接続点、及び第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４との接続点は、それぞれ１次側巻線２２に接続されている。これにより、１次側フルブリッジ回路３０は、１次側巻線２２に接続されている。

【0018】

双方向ＤＣ／ＤＣ変換器１４は、２次側フルブリッジ回路４０を備える。２次側フルブリッジ回路４０は、第３レグ４１と、第４レグ４２と、を備える。第３レグ４１は、第５スイッチング素子Ｑ５と、第６スイッチング素子Ｑ６と、ダイオードＤ５，Ｄ６と、を備える。第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６とは、互いに直列接続されている。第４レグ４２は、第７スイッチング素子Ｑ７と、第８スイッチング素子Ｑ８と、ダイオードＤ７，Ｄ８と、を備える。第７スイッチング素子Ｑ７と第８スイッチング素子Ｑ８とは、互いに直列接続されている。第５スイッチング素子Ｑ５及び第７スイッチング素子Ｑ７は、上アームを構成している。第６スイッチング素子Ｑ６及び第８スイッチング素子Ｑ８は、下アームを構成している。

【0019】

第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６、第７スイッチング素子Ｑ７、及び第８スイッチング素子Ｑ８は、複数の２次側スイッチング素子Ｑ５～Ｑ８である。２次側スイッチング素子Ｑ５～Ｑ８は、例えば、ｎ型のＭＯＳＦＥＴである。２次側スイッチング素子Ｑ５～Ｑ８は、ｐ型のＭＯＳＦＥＴ、ＩＧＢＴ、又はＧａＮ－ＨＥＭＴであってもよい。

【0020】

ダイオードＤ５～Ｄ８は、それぞれ２次側スイッチング素子Ｑ５～Ｑ８に並列接続されている。ダイオードＤ５～Ｄ８は、寄生ダイオードであってもよいし、素子であってもよい。

【0021】

第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６との接続点、及び第７スイッチング素子Ｑ７と第８スイッチング素子Ｑ８との接続点は、それぞれ２次側巻線２３に接続されている。これにより、２次側フルブリッジ回路４０は、２次側巻線２３に接続されている。

【0022】

第３レグ４１と第４レグ４２とは、互いに並列接続されるようにバッテリ１２０に接続されている。２次側フルブリッジ回路４０は、バッテリ１２０に電気的に接続されている。２次側フルブリッジ回路４０の出力電力は、バッテリ１２０に供給される。これにより、電力変換装置１０は、バッテリ１２０を充電する。

【0023】

電力変換装置１０は、中間コンデンサ５０を備える。中間コンデンサ５０は、リンクコンデンサ、又は平滑コンデンサである。中間コンデンサ５０は、第１レグ３１及び第２レグ３２と並列接続されている。中間コンデンサ５０は、ＡＣ／ＤＣ変換器１３と双方向ＤＣ／ＤＣ変換器１４との間に設けられている。中間コンデンサ５０は、双方向ＤＣ／ＤＣ変換器１４の入力端に設けられたコンデンサである。

【0024】

電力変換装置１０は、第１電圧センサ６１を備える。第１電圧センサ６１は、中間コンデンサ５０の電圧ＶＨを検出する。
電力変換装置１０は、第２電圧センサ６２を備える。第２電圧センサ６２は、バッテリ１２０の電圧を検出する。

【0025】

電力変換装置１０は、制御回路７１を備える。制御回路７１は、プロセッサと、記憶部と、を備える。プロセッサは、例えば、CPU（Central Processing Unit）、GPU（Graphics Processing Unit）、又はDSP（Digital Signal Processor）である。記憶部は、RAM（Random Access Memory）及びROM（Read Only Memory）を含む。記憶部は、処理をプロセッサに実行させるように構成されたプログラムコードまたは指令を格納している。記憶部、即ち、コンピュータ可読媒体は、汎用または専用のコンピュータでアクセスできるあらゆる利用可能な媒体を含む。制御回路７１は、ASIC（Application Specific Integrated Circuit）やFPGA（Field Programmable Gate Array）等のハードウェア回路によって構成されていてもよい。処理回路である制御回路７１は、コンピュータプログラムに従って動作する１つ以上のプロセッサ、ASICやFPGA等の１つ以上のハードウェア回路、或いは、それらの組み合わせを含み得る。

【0026】

制御回路７１は、電力変換装置１０の制御を行う。制御回路７１は、１次側スイッチング素子Ｑ１～Ｑ４のオンとオフとを切り替える際には、１次側スイッチング素子Ｑ１～Ｑ４に１次側制御信号を出力する。制御回路７１は、２次側スイッチング素子Ｑ５～Ｑ８のオンとオフとを切り替える際には、２次側スイッチング素子Ｑ５～Ｑ８に２次側制御信号を出力する。

【0027】

制御回路７１は、ＡＣ／ＤＣ変換器１３に系統電源１０１が電気的に接続されている場合、系統電源１０１から電力変換装置１０に入力された交流電力を直流電力に変換してバッテリ１２０に出力する。詳細にいえば、制御回路７１は、ＡＣ／ＤＣ変換器１３を動作させることで双方向ＤＣ／ＤＣ変換器１４に直流電力を入力する。制御回路７１は、１次側制御信号を１次側スイッチング素子Ｑ１～Ｑ４に出力することで１次側スイッチング素子Ｑ１～Ｑ４をスイッチング動作させる。制御回路７１は、２次側制御信号を２次側スイッチング素子Ｑ５～Ｑ８の出力することで２次側スイッチング素子Ｑ５～Ｑ８をスイッチング動作させる。これによって１次側フルブリッジ回路３０に入力される入力電圧を、２次側フルブリッジ回路４０から出力される出力電圧に変換してバッテリ１２０に出力する。

【0028】

１次側フルブリッジ回路３０では、第１スイッチング素子Ｑ１と第４スイッチング素子Ｑ４とを同時オンする第１動作と、第２スイッチング素子Ｑ２と第３スイッチング素子Ｑ３とを同時オンする第２動作と、を切り替える。従って、１次側制御信号は、第１動作と第２動作とを切り替える際に出力される。

【0029】

２次側フルブリッジ回路４０では、第５スイッチング素子Ｑ５と第８スイッチング素子Ｑ８とを同時オンする第３動作と、第６スイッチング素子Ｑ６と第７スイッチング素子Ｑ７とを同時オンする第４動作と、を切り替える。従って、２次側制御信号は、第３動作と第４動作とを切り替える際に出力される。

【0030】

１次側フルブリッジ回路３０で第１動作が行われている際には２次側フルブリッジ回路４０で第３動作が行われる。１次側フルブリッジ回路３０で第２動作が行われている際には２次側フルブリッジ回路４０で第４動作が行われる。

【0031】

双方向ＤＣ／ＤＣ変換器１４の起動時に制御回路７１が行う起動制御について説明する。
＜起動制御＞
図２に示すように、ステップＳ１において、制御回路７１は、双方向ＤＣ／ＤＣ変換器１４の起動時に中間コンデンサ５０の電圧ＶＨがバッテリ電圧一次側換算値ＶＣＨＧより高いか否かを判定する。中間コンデンサ５０の電圧ＶＨは、第１電圧センサ６１から取得可能である。バッテリ電圧一次側換算値ＶＣＨＧは、バッテリ１２０の電圧にトランス２０の巻数比を乗算した値である。バッテリ１２０の電圧は、第２電圧センサ６２から取得可能である。トランス２０の巻数比は、１次側巻線２２の巻数／２次側巻線２３の巻数である。トランス２０の巻数比は、予め把握することができる。ステップＳ１の判定結果が肯定の場合、制御回路７１は、ステップＳ２の処理を行う。

【0032】

ステップＳ２において、制御回路７１は、第１位相シフト制御を行う。第１位相シフト制御は、１次側巻線２２に正の電圧が印加されるように１次側制御信号を出力した後に、２次側巻線２３に正の電圧が印加されるように２次側制御信号を出力する制御である。

【0033】

第１位相シフト制御は、１次側制御信号に対して２次側制御信号の位相を遅らせる制御である。即ち、１次側フルブリッジ回路３０で第１動作が行われた後に、２次側フルブリッジ回路４０で第３動作が行われる。１次側フルブリッジ回路３０で第２動作が行われた後に、２次側フルブリッジ回路４０で第４動作が行われる。

【0034】

第１位相シフト制御を行う場合の位相シフト量θ_ｉｎｉ［°］は、固定値であってもよいし、可変値であってもよい。一例として、位相シフト量θ_ｉｎｉは、（１）式から算出することができる。第１位相シフト制御を行う場合の位相シフト量θ_ｉｎｉは、１次側制御信号が送信されてから２次側制御信号が送信されるまでの時間といえる。（１）式は、回路解析によって導出している。

【0035】

【数1】

（１）式のＤＴは、デッドタイムである。Ｃは、スイッチング素子Ｑ１～Ｑ８の寄生容量である。Ｌは、トランス２０の漏れインダクタンスである。Ｔ_ｓｗは、スイッチング周期である。

【0036】

ステップＳ１の判定結果が否定の場合、制御回路７１は、ステップＳ３の判定を行う。
ステップＳ３において、制御回路７１は、双方向ＤＣ／ＤＣ変換器１４の起動時に中間コンデンサ５０の電圧ＶＨがバッテリ電圧一次側換算値ＶＣＨＧより低いか否かを判定する。ステップＳ３の判定結果が肯定の場合、制御回路７１は、ステップＳ４の処理を行う。

【0037】

ステップＳ４において、制御回路７１は、第２位相シフト制御を行う。第２位相シフト制御は、２次側巻線２３に正の電圧が印加されるように２次側制御信号を出力した後に、１次側巻線２２に正の電圧が印加されるように１次側制御信号を出力する制御である。

【0038】

第２位相シフト制御は、１次側制御信号に対して２次側制御信号の位相を進ませる制御である。即ち、２次側フルブリッジ回路４０で第３動作が行われた後に、１次側フルブリッジ回路３０で第１動作が行われる。２次側フルブリッジ回路４０で第４動作が行われた後に、１次側フルブリッジ回路３０で第２動作が行われる。

【0039】

第２位相シフト制御を行う場合の位相シフト量θ_ｉｎｉ［°］は、固定値であってもよいし、可変値であってもよい。一例として、位相シフト量θ_ｉｎｉは、（２）式から算出することができる。第２位相シフト制御を行う場合の位相シフト量θ_ｉｎｉは、１次側制御信号が送信されてから２次側制御信号が送信されるまでの時間といえる。（２）式は、回路解析によって導出している。

【0040】

【数2】

ステップＳ３の判定結果が否定の場合、制御回路７１は、第１位相シフト制御、及び第２位相シフト制御のいずれも行わない。この場合、例えば、制御回路７１は、１次側巻線２２に正の電圧が印加されるのと同時に２次側巻線２３に正の電圧が印加されるように１次側制御信号及び２次側制御信号を出力する。

【0041】

［本実施形態の作用］
双方向ＤＣ／ＤＣ変換器１４の出力電力Ｐの理想値は、（３）式で表すことができる。

【0042】

【数3】

（３）式のωは、２π×スイッチング周波数である。θは、位相シフト量である。

【0043】

しかしながら、デッドタイムや入出力電圧の影響によって双方向ＤＣ／ＤＣ変換器１４の出力電力Ｐは、理想通りにならない場合がある。このため、１次側巻線２２に正の電圧が印加されるのと同時に２次側巻線２３に正の電圧が印加されるように１次側制御信号及び２次側制御信号を出力した場合、出力電力Ｐが０にならない場合がある。

【0044】

出力電力Ｐが０にならない場合であって中間コンデンサ５０の電圧ＶＨがバッテリ電圧一次側換算値ＶＣＨＧより高い場合、過電流を引き起こす場合がある。出力電力Ｐが０にならない場合であって中間コンデンサ５０の電圧ＶＨがバッテリ電圧一次側換算値ＶＣＨＧより低い場合、過電圧を引き起こす場合がある。

【0045】

図３には、位相シフト量と出力電力Ｐとの関係を示す。線Ｌ１１は、理想的な出力電力Ｐの特性を示す。線Ｌ１２は、実際の出力電力Ｐの特性を示す。なお、位相シフト量と出力電力Ｐとの関係は、デッドタイム、入出力電力、バッテリ電圧一次側換算値ＶＣＨＧなどの種々の要素によって異なり得る。図３に線Ｌ１２で示す位相シフト量と出力電力Ｐとの関係は、これらの要素を特定の値にした場合の一例である。

【0046】

図３から把握できるように、位相シフト量が０の場合、実際の出力電力Ｐは０にならない。図３の例の場合、位相シフト量が、θ_ｉｎｉ以上から０未満であれば、位相シフト量が０の場合に比べて出力電力Ｐを抑制することができる。

【0047】

［本実施形態の効果］
（１）制御回路７１は、中間コンデンサ５０の電圧ＶＨがバッテリ電圧一次側換算値ＶＣＨＧより高い場合、第１位相シフト制御を実行する。制御回路７１は、中間コンデンサ５０の電圧ＶＨがバッテリ電圧一次側換算値ＶＣＨＧより低い場合、第２位相シフト制御を実行する。これにより、双方向ＤＣ／ＤＣ変換器１４の起動時の出力電力Ｐを抑制することができる。

【0048】

（２）電力変換装置１０は、ＡＣ／ＤＣ変換器１３と双方向ＤＣ／ＤＣ変換器１４との間に中間コンデンサ５０を備える。この場合、双方向ＤＣ／ＤＣ変換器１４の起動時に大きな出力電力Ｐが発生すると、中間コンデンサ５０の電圧が変動し、過電圧や過電流が発生するが、本実施形態によれば、双方向ＤＣ／ＤＣ変換器１４の起動時の出力電力Ｐを抑制することができるため、中間コンデンサ５０の電圧変動を抑制することができる。

【0049】

［変更例］
実施形態は、以下のように変更して実施することができる。実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。

【0050】

○制御回路７１は、第１位相シフト制御、及び第２位相シフト制御の一方のみを行ってもよい。例えば、中間コンデンサ５０の電圧ＶＨがバッテリ電圧一次側換算値ＶＣＨＧよりも常に高い場合、制御回路７１は、第１位相シフト制御のみを実行してもよい。

【0051】

○電力変換装置は、ＡＣ／ＤＣ変換器１３を備えていなくてもよい。この場合、双方向ＤＣ／ＤＣ変換器１４の入力端に接続されるコンデンサは、入力コンデンサである。

【符号の説明】

【0052】

１０…電力変換装置、１３…ＡＣ／ＤＣ変換器、１４…双方向ＤＣ／ＤＣ変換器、２０…トランス、２２…１次側巻線、２３…２次側巻線、３０…１次側フルブリッジ回路、４０…２次側フルブリッジ回路、５０…コンデンサである中間コンデンサ、７１…制御回路、１２０…バッテリ。

【図1】

【図2】

【図3】