知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024163898
(43)【公開日】2024-11-22
(54)【発明の名称】半導体パッケージ及びその製造方法
(51)【国際特許分類】
H01L 23/12 20060101AFI20241115BHJP
H01L 25/07 20060101ALI20241115BHJP
H01L 23/14 20060101ALI20241115BHJP
【ＦＩ】
H01L23/12 501B
H01L25/08 C
H01L23/14 R
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2024077563
(22)【出願日】2024-05-10
(31)【優先権主張番号】10-2023-0061663
(32)【優先日】2023-05-12
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100229448
【弁理士】
【氏名又は名称】中槇 利明
(72)【発明者】
【氏名】鄭 ▲きょん▼玉
(72)【発明者】
【氏名】具 慈慶
(72)【発明者】
【氏名】劉 聖賢
(57)【要約】
【課題】工程が簡素化され、歩留りが向上した半導体パッケージ及びその製造方法を提供すること。
【解決手段】本発明の一実施形態は、第１パッドを含む第１半導体チップと、上記第１半導体チップに対向する前面に配置され、上記第１パッドに接する第２パッド、及び、上記第２パッドと電気的に連結され、上記前面の反対である後面に延長される貫通電極を含む、第２半導体チップと、上記第２半導体チップの上記後面、及び、上記貫通電極の側面のそれぞれの一部分を覆う第１誘電層と、上記第２半導体チップの側面を取り囲む第２誘電層と、上記第１誘電層及び上記第２誘電層によって定義される平坦面上に配置され、上記貫通電極に電気的に連結されたバンプ構造物と、を含み、上記第１誘電層は、無機化合物を含み、上記第２誘電層は、上記無機化合物よりも熱膨張係数（ＣＴＥ）が低い有機－無機複合材料を含む、半導体パッケージを提供する。
【選択図】図１ａ
【解決手段】本発明の一実施形態は、第１パッドを含む第１半導体チップと、上記第１半導体チップに対向する前面に配置され、上記第１パッドに接する第２パッド、及び、上記第２パッドと電気的に連結され、上記前面の反対である後面に延長される貫通電極を含む、第２半導体チップと、上記第２半導体チップの上記後面、及び、上記貫通電極の側面のそれぞれの一部分を覆う第１誘電層と、上記第２半導体チップの側面を取り囲む第２誘電層と、上記第１誘電層及び上記第２誘電層によって定義される平坦面上に配置され、上記貫通電極に電気的に連結されたバンプ構造物と、を含み、上記第１誘電層は、無機化合物を含み、上記第２誘電層は、上記無機化合物よりも熱膨張係数（ＣＴＥ）が低い有機－無機複合材料を含む、半導体パッケージを提供する。
【選択図】図１ａ
【特許請求の範囲】
【請求項1】
半導体パッケージであって、
第１パッドを含む、第１半導体チップと、
前記第１半導体チップに対向する前面に配置され、前記第１パッドに接する第２パッド、及び、前記第２パッドと電気的に連結され、前記前面の反対である後面に延長される貫通電極を含む、第２半導体チップと、
前記第２半導体チップの前記後面及び前記貫通電極の側面のそれぞれの一部分を覆う、第１誘電層と、
前記第２半導体チップの側面を取り囲む、第２誘電層と、
前記第１誘電層及び前記第２誘電層によって定義される平坦面上に配置され、前記貫通電極に電気的に連結された、バンプ構造物と、
を含み、
前記第１誘電層は、無機化合物を含み、
前記第２誘電層は、前記無機化合物よりも熱膨張係数（ＣＴＥ）が低い有機－無機複合材料を含む、
半導体パッケージ。
第１パッドを含む、第１半導体チップと、
前記第１半導体チップに対向する前面に配置され、前記第１パッドに接する第２パッド、及び、前記第２パッドと電気的に連結され、前記前面の反対である後面に延長される貫通電極を含む、第２半導体チップと、
前記第２半導体チップの前記後面及び前記貫通電極の側面のそれぞれの一部分を覆う、第１誘電層と、
前記第２半導体チップの側面を取り囲む、第２誘電層と、
前記第１誘電層及び前記第２誘電層によって定義される平坦面上に配置され、前記貫通電極に電気的に連結された、バンプ構造物と、
を含み、
前記第１誘電層は、無機化合物を含み、
前記第２誘電層は、前記無機化合物よりも熱膨張係数（ＣＴＥ）が低い有機－無機複合材料を含む、
半導体パッケージ。
【請求項2】
前記有機－無機複合材料は、架橋結合された感光性作用基を有するシラン系化合物、及び、シロキサン系化合物のうちの少なくとも１つを含む、
請求項１に記載の半導体パッケージ。
請求項１に記載の半導体パッケージ。
【請求項3】
前記感光性作用基は、エポキシ（ｅｐｏｘｙ）基、アクリレート（ａｃｒｙｌａｔｅ）基、又は、メタクリレート（ｍｅｔｈａｃｒｙｌａｔｅ）基を含む、
請求項２に記載の半導体パッケージ。
請求項２に記載の半導体パッケージ。
【請求項4】
前記シロキサン系化合物は、ポリシルセスキオキサン（ｐｏｌｙｓｉｌｓｅｓｑｕｉｏｘａｎｅ）を含む、
請求項２に記載の半導体パッケージ。
請求項２に記載の半導体パッケージ。
【請求項5】
前記無機化合物は、シリコン酸化物（ＳｉＯ）、及び、シリコン窒化物（ＳｉＮ）のうちの少なくとも１つを含む、
請求項１に記載の半導体パッケージ。
請求項１に記載の半導体パッケージ。
【請求項6】
前記有機－無機複合材料の前記熱膨張係数は、６０ｐｐｍ／℃以下である、
請求項１に記載の半導体パッケージ。
請求項１に記載の半導体パッケージ。
【請求項7】
前記第１誘電層は、前記第２半導体チップの側面、及び、前記第１半導体チップの下面に延長される、
請求項１に記載の半導体パッケージ。
請求項１に記載の半導体パッケージ。
【請求項8】
前記第２誘電層は、前記第２半導体チップの前記側面、及び、前記第１半導体チップの前記下面と離隔される、
請求項７に記載の半導体パッケージ。
請求項７に記載の半導体パッケージ。
【請求項9】
前記第１半導体チップは、さらに、前記第１パッドを取り囲む第１絶縁層を含み、
前記第２半導体チップは、さらに、前記第２パッドを取り囲み、かつ、前記第１絶縁層と接する、第２絶縁層を含む、
請求項１に記載の半導体パッケージ。
前記第２半導体チップは、さらに、前記第２パッドを取り囲み、かつ、前記第１絶縁層と接する、第２絶縁層を含む、
請求項１に記載の半導体パッケージ。
【請求項10】
前記第１絶縁層及び前記第２絶縁層は、シリコン酸化物（ＳｉＯ）、シリコン窒化物（ＳｉＮ）、及び、シリコン炭窒化物（ＳｉＣＮ）のうちの少なくとも１つを含む、
請求項９に記載の半導体パッケージ。
請求項９に記載の半導体パッケージ。
【請求項11】
前記第１半導体チップの幅は、前記第２半導体チップの幅よりも大きい、
請求項１に記載の半導体パッケージ。
請求項１に記載の半導体パッケージ。
【請求項12】
前記半導体パッケージは、さらに、
前記バンプ構造物と前記貫通電極とを電気的に連結する再配線パターン層、及び、前記再配線パターン層を覆う絶縁性物質層を含む、
請求項１に記載の半導体パッケージ。
前記バンプ構造物と前記貫通電極とを電気的に連結する再配線パターン層、及び、前記再配線パターン層を覆う絶縁性物質層を含む、
請求項１に記載の半導体パッケージ。
【請求項13】
前記絶縁性物質層は、感光性樹脂を含む、
請求項１２に記載の半導体パッケージ。
請求項１２に記載の半導体パッケージ。
【請求項14】
前記バンプ構造物の少なくとも一部のバンプ構造物は、前記第２半導体チップと重ならない、
請求項１に記載の半導体パッケージ。
請求項１に記載の半導体パッケージ。
【請求項15】
前記半導体パッケージは、さらに、
前記第２誘電層を貫通し、かつ、前記少なくとも一部のバンプ構造物と前記第１パッドの一部の第１パッドとを電気的に連結する、貫通ビア構造物を含む、
請求項１４に記載の半導体パッケージ。
前記第２誘電層を貫通し、かつ、前記少なくとも一部のバンプ構造物と前記第１パッドの一部の第１パッドとを電気的に連結する、貫通ビア構造物を含む、
請求項１４に記載の半導体パッケージ。
【請求項16】
半導体パッケージであって、
第１パッドを含む、第１半導体チップと、
前記第１半導体チップに対向する前面に配置され、前記第１パッドに接する第２パッド、及び、前記第２パッドと電気的に連結され、前記前面の反対である後面に延長される貫通電極を含む、第２半導体チップと、
前記第２半導体チップの前記後面、及び、前記貫通電極の側面のそれぞれの一部分を覆う、第１誘電層と、
前記第２半導体チップの側面を取り囲む、第２誘電層と、
前記第１誘電層及び前記第２誘電層の上に配置され、前記貫通電極に電気的に連結されたバンプ構造物と、
を含み、
前記第２誘電層は、架橋結合された感光性作用基を有する有機－無機複合材料を含む、
半導体パッケージ。
第１パッドを含む、第１半導体チップと、
前記第１半導体チップに対向する前面に配置され、前記第１パッドに接する第２パッド、及び、前記第２パッドと電気的に連結され、前記前面の反対である後面に延長される貫通電極を含む、第２半導体チップと、
前記第２半導体チップの前記後面、及び、前記貫通電極の側面のそれぞれの一部分を覆う、第１誘電層と、
前記第２半導体チップの側面を取り囲む、第２誘電層と、
前記第１誘電層及び前記第２誘電層の上に配置され、前記貫通電極に電気的に連結されたバンプ構造物と、
を含み、
前記第２誘電層は、架橋結合された感光性作用基を有する有機－無機複合材料を含む、
半導体パッケージ。
【請求項17】
半導体パッケージであって、
第１パッドを含む、第１半導体チップと、
前記第１半導体チップの下に配置され、前記第１パッドに接する第２パッド、及び、前記第２パッドと電気的に連結される貫通電極を含む、第２半導体チップと、
前記第２半導体チップの後面に突出した前記貫通電極の一部分を取り囲む、第１誘電層と、
前記第１半導体チップの下で前記第２半導体チップを取り囲む、第２誘電層と、
前記第１誘電層及び前記第２誘電層の上に配置され、前記貫通電極に電気的に連結されたバンプ構造物と、
を含み、
前記第１誘電層及び前記第２誘電層は、互いに異なる物質を含み、
前記第１誘電層及び前記貫通電極によって定義される第１平坦面と、前記第２誘電層によって定義される第２平坦面とは、共面にある、
半導体パッケージ。
第１パッドを含む、第１半導体チップと、
前記第１半導体チップの下に配置され、前記第１パッドに接する第２パッド、及び、前記第２パッドと電気的に連結される貫通電極を含む、第２半導体チップと、
前記第２半導体チップの後面に突出した前記貫通電極の一部分を取り囲む、第１誘電層と、
前記第１半導体チップの下で前記第２半導体チップを取り囲む、第２誘電層と、
前記第１誘電層及び前記第２誘電層の上に配置され、前記貫通電極に電気的に連結されたバンプ構造物と、
を含み、
前記第１誘電層及び前記第２誘電層は、互いに異なる物質を含み、
前記第１誘電層及び前記貫通電極によって定義される第１平坦面と、前記第２誘電層によって定義される第２平坦面とは、共面にある、
半導体パッケージ。
【請求項18】
前記第１誘電層は、シリコン酸化物（ＳｉＯ）、及び、シリコン窒化物（ＳｉＮ）のうちの少なくとも１つを含み、
前記第２誘電層は、架橋結合された感光性作用基を有するシラン系化合物、及び、シロキサン系化合物のうちの少なくとも１つを含む、
請求項１７に記載の半導体パッケージ。
前記第２誘電層は、架橋結合された感光性作用基を有するシラン系化合物、及び、シロキサン系化合物のうちの少なくとも１つを含む、
請求項１７に記載の半導体パッケージ。
【請求項19】
前記半導体パッケージは、さらに、
前記バンプ構造物と前記貫通電極とを電気的に連結する再配線パターン層、及び、前記再配線パターン層を覆う絶縁性物質層を含む、
請求項１７に記載の半導体パッケージ。
前記バンプ構造物と前記貫通電極とを電気的に連結する再配線パターン層、及び、前記再配線パターン層を覆う絶縁性物質層を含む、
請求項１７に記載の半導体パッケージ。
【請求項20】
前記貫通電極のそれぞれの下面、前記第１誘電層の下面、及び、前記第２誘電層の下面は、共面にある、
請求項１７に記載の半導体パッケージ。
請求項１７に記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体パッケージ及びその製造方法に関する。
【背景技術】
【0002】
電子機器に装着される半導体装置は、小型化とともに高性能及び大容量化が求められる。これを実現するために、貫通電極（例えば、Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）を用いて、垂直方向に積層された半導体チップを相互連結する、半導体パッケージの開発が進められている。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本発明が解決しようとする課題の一つは、工程が簡素化され、歩留りが向上した半導体パッケージ及びその製造方法を提供することである。
【課題を解決するための手段】
【0004】
前述した課題の解決手段として、本発明の一実施形態は、第１パッドを含む第１半導体チップと、上記第１半導体チップに対向する前面に配置され、上記第１パッドに接する第２パッド、及び、上記第２パッドと電気的に連結され、上記前面の反対である後面に延長される貫通電極を含む、第２半導体チップと、上記第２半導体チップの上記後面及び上記貫通電極の側面のそれぞれの一部分を覆う、第１誘電層と、上記第２半導体チップの側面を取り囲む、第２誘電層と、上記第１誘電層及び上記第２誘電層によって定義される平坦面上に配置され、上記貫通電極に電気的に連結された、バンプ構造物と、を含み、上記第１誘電層は無機化合物を含み、上記第２誘電層は上記無機化合物よりも熱膨張係数（ＣＴＥ）が低い有機－無機複合材料を含む、半導体パッケージを提供する。
【0005】
また、第１パッドを含む第１半導体チップと、上記第１半導体チップに対向する前面に配置され、上記第１パッドに接する第２パッド、及び、上記第２パッドと電気的に連結され、上記前面の反対である後面に延長される貫通電極を含む、第２半導体チップと、上記第２半導体チップの上記後面及び上記貫通電極の側面のそれぞれの一部分を覆う、第１誘電層と、上記第２半導体チップの側面を取り囲む、第２誘電層と、上記第１誘電層及び上記第２誘電層上に配置され、上記貫通電極に電気的に連結された、バンプ構造物と、を含み、上記第２誘電層は架橋結合された感光性作用基を有する有機－無機複合材料を含む、半導体パッケージを提供する。
【0006】
また、第１パッドを含む第１半導体チップと、上記第１半導体チップの下に配置され、上記第１パッドに接する第２パッド、及び、上記第２パッドと電気的に連結される貫通電極を含む、第２半導体チップと、上記第２半導体チップの後面に突出した上記貫通電極の一部分を取り囲む、第１誘電層と、上記第１半導体チップの下で上記第２半導体チップを取り囲む、第２誘電層と、上記第１誘電層及び上記第２誘電層上に配置され、上記貫通電極に電気的に連結された、バンプ構造物と、を含み、上記第１誘電層及び上記第２誘電層は互いに異なる物質を含み、上記第１誘電層及び上記貫通電極によって定義される第１平坦面と上記第２誘電層によって定義される第２平坦面は共面にある、半導体パッケージを提供する。
【0007】
また、第１パッドを含む半導体ウェハを準備する段階と、前面に配置された第２パッド及び予備基板に埋め込まれた複数の予備貫通電極を含む予備半導体チップを、上記半導体ウェハに付着する段階と、上記予備半導体チップの後面に上記複数の予備貫通電極のそれぞれの少なくとも一部が露出するように、上記予備基板をエッチングする段階と、上記予備半導体チップの上記後面及び上記予備基板から露出した上記複数の予備貫通電極のそれぞれの上記少なくとも一部を覆う、第１予備誘電層を形成する段階と、上記第１予備誘電層上に有機－無機複合材料層を形成する段階と、上記有機－無機複合材料層の一部を除去して、第２予備誘電層を形成する段階と、上記第１予備誘電層、上記第２予備誘電層、及び、上記複数の予備貫通電極を研磨する段階－第１誘電層、第２誘電層、及び、複数の貫通電極からなる平坦面が形成される－と、上記平坦面上にバンプ構造物を形成する段階と、を含む、半導体パッケージの製造方法を提供する。
【0008】
また、第１パッドを含む半導体ウェハを準備する段階と、前面に配置された第２パッド及び予備基板に埋め込まれた複数の予備貫通電極を含む、予備半導体チップを、上記半導体ウェハに付着する段階と、上記予備半導体チップの後面に上記複数の予備貫通電極のそれぞれの少なくとも一部が露出するように、上記予備基板をエッチングする段階と、上記半導体ウェハ及び上記予備半導体チップを覆う、有機－無機複合材料層を形成する段階と、上記予備半導体チップの上記後面が露出するように、上記有機－無機複合材料層の一部を除去して第２予備誘電層を形成する段階と、上記予備半導体チップの上記後面及び上記予備基板から露出した上記複数の予備貫通電極のそれぞれの上記少なくとも一部を覆う、第１予備誘電層を形成する段階と、上記第１予備誘電層、上記第２予備誘電層、及び、上記複数の予備貫通電極を研磨する段階－第１誘電層、第２誘電層、及び、複数の貫通電極からなる平坦面が形成される－と、上記平坦面上にバンプ構造物を形成する段階と、を含む、半導体パッケージの製造方法を提供する。
【発明の効果】
【0009】
本発明の実施形態によると、有機－無機複合材料を含む誘電層を導入することにより、工程が簡素化され、歩留まりが向上した半導体パッケージ及びその製造方法を提供することができる。
【図面の簡単な説明】
【0010】
【図1a】本発明の一実施形態による、半導体パッケージを示した断面図である。
【図3】本発明の一実施形態による、半導体パッケージを示した断面図である。
【図5】本発明の一実施形態による、半導体パッケージを示した断面図である。
【図6】本発明の一実施形態による、半導体パッケージを示した断面図である。
【図7】本発明の一実施形態による、半導体パッケージを示した断面図である。
【図8】本発明の一実施形態による、半導体パッケージを示した断面図である。
【発明を実施するための形態】
【0011】
以下、添付された図面を参照して、本発明の好ましい実施形態について次のように説明する。
【0012】
【0013】
図１ａ及び図１ｂを参照すると、一実施形態の半導体パッケージ１０Ａは、第１半導体チップ１００、第２半導体チップ２００、第１誘電層３１０、及び第２誘電層３２０を含むことができる。実施形態によって、半導体パッケージ１０Ａは、バンプ構造物４１２をさらに含むことができる。
【0014】
本発明は、第１半導体チップ１００の活性面と第２半導体チップ２００の活性面とを互いに接合させて、第１半導体チップ１００と第２半導体チップ２００との間の信号伝送経路を最小化することができる。すなわち、第１半導体チップ１００と第２半導体チップ２００との間の信号伝送経路の長さを最小化することができる。第１半導体チップ１００及び第２半導体チップ２００のそれぞれは、セントラルプロセッサ（ＣＰＵ）、グラフィックプロセッサ（ＧＰＵ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラ、アナログ－デジタルコンバータなどを含むロジックチップ、及び／又は、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ及びフラッシュメモリ）などを含むメモリチップであるか、又は、これを含むことができる。一例として、第１半導体チップ１００は、注文型半導体（ＡＳＩＣ）のようにロジック回路を含み、第２半導体チップ２００は、第１半導体チップ１００にキャッシュ（ｃａｃｈｅ）情報を提供するキャッシュメモリ回路を含むことができる。第２半導体チップ２００の大きさは、第１半導体チップ１００の大きさより小さくてもよい。例えば、第１側面方向又は第１水平方向における第１半導体チップ１００の幅は、第１側面方向又は第１水平方向における第２半導体チップ２００の幅より大きくてもよい。
【0015】
また、第１半導体チップ１００と第２半導体チップ２００は、別途の連結部材（例えば、ソルダーバンプ、銅ポストなど）なしに、直接接合及び結合されることができる。このような構造としては、互いに接合されたパッドによる金属ボンディング、及び、互いに接合された絶縁層による誘電体ボンディングからなるハイブリッドボンディング（ｈｙｂｒｉｄ ｂｏｎｄｉｎｇ）、又は、ダイレクトボンディング（ｄｉｒｅｃｔ ｂｏｎｄｉｎｇ）などが挙げられる。
【0016】
また、有機－無機複合材料を含む第２誘電層３２０を用いて第２半導体チップ２００の両側を満たすことにより、平坦化工程の難易度を低くし、歩留まりを改善することができる。さらに、第２誘電層３２０と異なる物質からなる第１誘電層３１０を用いて貫通電極２４０を取り囲むことにより、平坦化工程時に、貫通電極１４０を保護及び支持することができる。「平坦化工程」は、貫通電極２４０及び第１誘電層３１０によって定義される第１平坦面３１０Ｓ、及び、第２誘電層３３０によって定義される第２平坦面３２０Ｓを形成する化学的・機械的研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ、ＣＭＰ）工程を含むことができる。従って、貫通電極２４０のそれぞれの下面、第１誘電層３１０の下面、及び、第２誘電層３２０の下面は、実質的に共面にあることができる。
【0017】
以下、一実施形態の半導体装置１０Ａの各構成要素について、詳細に説明する。
【0018】
第１半導体チップ１００は、第１基板１１０、第１回路層１２０、第１絶縁層１３１、及び、第１パッド１３２を含むことができる。第１半導体チップ１００は、第１絶縁層１３１及び第１パッド１３２によって提供される、平坦な下面を有することができる。第１絶縁層１３１及び第１パッド１３２は、第１ボンディング層１３０の一部であることができる。
【0019】
第１基板１１０は、シリコン（ｓｉｌｉｃｏｎ）、ゲルマニウム（ｇｅｒｍａｎｉｕｍ）のような半導体元素、又は、ＳｉＣ（ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ）、ＧａＡｓ（ｇａｌｌｉｕｍ ａｒｓｅｎｉｄｅ）、ＩｎＡｓ（ｉｎｄｉｕｍ ａｒｓｅｎｉｄｅ）、及び、ＩｎＰ（ｉｎｄｉｕｍ ｐｈｏｓｐｈｉｄｅ）のような化合物半導体を含む、半導体ウェハであることができる。第１基板１１０は、不純物がドーピングされた活性領域を有する活性面（例えば、第１回路層１２０に対向する面）と、その反対の非活性面を有することができる。
【0020】
第１回路層１２０は、第１基板１１０の活性面に配置されることができる。第１回路層１２０は、第１基板１１０の活性面に形成された個別素子（図示せず）、及び、個別素子（図示せず）を第１パッド１３２に電気的に連結する配線構造物（図示せず）で構成される集積回路を含むことができる。個別素子（図示せず）は、ｐｌａｎａｒ ＦＥＴやＦｉｎＦＥＴなどのＦＥＴ、フラッシュ（ｆｌａｓｈ）メモリ、ＤＲＡＭ、ＳＲＡＭ、ＥＥＰＲＯＭ、ＰＲＡＭ、ＭＲＡＭ、ＦｅＲＡＭ、ＲＲＡＭなどのメモリ素子、ＡＮＤ、ＯＲ、ＮＯＴなどのロジック素子、システムＬＳＩ、ＣＩＳ、ＭＥＭＳのような様々な能動素子及び／又は受動素子を含むことができる。配線構造物（図示せず）は、例えば、アルミニウム（Ａｌ）、金（Ａｕ）、コバルト（Ｃｏ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、タンタル（Ｔａ）、テルル（Ｔｅ）、チタン（Ｔｉ）、タングステン（Ｗ）、又は、これらの組み合わせからなる配線パターンと、ビアを含む多層構造で形成されることができる。
【0021】
第１絶縁層１３１は、第１回路層１２０の下に配置され、第１パッド１３２を取り囲むように形成されることができる。第１絶縁層１３１は、第２半導体チップ２００の第２絶縁層２３１と互いに接合して、接合されることができる物質、例えば、シリコン酸化物（ＳｉＯ）、シリコン窒化物（ＳｉＮ）、及び、シリコン炭窒化物（ＳｉＣＮ）のうちの少なくとも１つを含むことができる。すなわち、第１絶縁層１３１の少なくとも一部は、第２絶縁層２３１と接合され、第１半導体チップ１００と第２半導体チップ２００との間のボンディング面を形成することができる。
【0022】
第１パッド１３２は、第１回路層１２０の集積回路と電気的に連結された接続端子であることができる。第１パッド１３２は、第２半導体チップ２００の第２パッド２３２と連結されることができる。第１パッド１３２は、銅（Ｃｕ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）のうちのいずれか１つ、又は、これらの合金を含むことができる。第１パッド１３２は、第１絶縁層１３１と共に、第１半導体チップ１００と第２半導体チップ２００との間のボンディング面を形成することができる。第１絶縁層１３１と第１パッド１３２との間には、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、及び、タンタル窒化物（ＴａＮ）のうちの少なくとも１つを含むバリア層が形成されることができる。
【0023】
第２半導体チップ２００は、第２基板２１０、第２回路層２２０、第２絶縁層２３１、第２パッド２３２、及び、貫通電極２４０を含むことができる。第２半導体チップ２００は、第２絶縁層２３１及び第２パッド２３２によって提供され、第１半導体チップ１００の下面と接する、平坦な上面を有することができる。第２半導体チップ２００は、第２絶縁層２３１と第２パッド２３２を含む、第２ボンディング層２３０を含むことができる。実施形態によって、第２半導体チップ２００は、図面に示されたものよりも少ないか又は多い数で提供されることができる。例えば、第２半導体チップ２００は、第１半導体チップ１００の下に配列された２以上の半導体チップとして提供されることができる。２以上の半導体チップは、水平方向に互いに直接的に隣接するか又は互いに側方向に離隔されることができる。また、実施形態によって、第２半導体チップ２００は、第１半導体チップ１００の下に垂直方向（Ｚ軸方向）に積層された複数の半導体チップとして提供されることもできる。
【0024】
第２半導体チップ２００は、第１半導体チップ１００と実質的に同一又は類似の構造を有することができるため、同一又は類似の構成要素は、同一又は類似の参照符号で示し、以下において、同一の構成要素に関する繰り返し説明は省略している。例えば、第２基板２１０及び第２回路層２２０は、上述した第１基板１１０、及び、第１回路層１２０と同一又は類似の特徴を有するため、互いに対応する構成要素を類似の参照番号で示し、重複する説明は省略している。
【0025】
第２絶縁層２３１は、第２回路層２２０上に配置され、第２パッド２３２を取り囲むように形成されることができる。第２絶縁層２３１は、第１絶縁層１３１に接合して結合されることができる物質、例えば、シリコン酸化物（ＳｉＯ）、シリコン窒化物（ＳｉＮ）、及び、シリコン炭窒化物（ＳｉＣＮ）のうちの少なくとも１つを含むことができる。
【0026】
第２パッド２３２は、第１半導体チップ１００に対向する前面Ｓ１に配置され、第２回路層２２０の集積回路に電気的に連結された接続端子であることができる。第２パッド２３２は、第２絶縁層２３１と共に、第１半導体チップ１００と第２半導体チップ２００との間のボンディング面を形成することができる。第２パッド２３２は、銅（Ｃｕ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）のうちのいずれか１つ、又は、これらの合金を含むことができる。一例として、第２パッド２３２は、第１パッド１３２と接合及び結合されることができる。
【0027】
貫通電極２４０は、第２パッド２３２と電気的に連結され、前面Ｓ１の反対である後面Ｓ２に延長されることができる。貫通電極２４０は、第２基板２１０を貫通して、第２基板２１０の後面Ｓ２に突出することができる。すなわち、貫通電極２４０のそれぞれの縦長は、第２基板２１０の縦方向の厚さより長くてもよい。貫通電極２４０は、バンプ構造物４１２と電気的に連結されることができる。貫通電極２４０は、ビアプラグとビアプラグの側面を取り囲む側面バリア膜（図示せず）を含むことができる。ビアプラグは、例えば、タングステン（Ｗ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、又は、銅（Ｃｕ）を含むことができ、めっき工程、ＰＶＤ工程、又は、ＣＶＤ工程で形成されることができる。側面バリア膜は、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、又は、タンタル窒化物（ＴａＮ）を含み、めっき工程、ＰＶＤ工程、又は、ＣＶＤ工程で形成されることができる。貫通電極２４０と第２基板２１０との間には、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの絶縁物質（例えば、ＨＡＲＰ（Ｈｉｇｈ Ａｓｐｅｃｔ Ｒａｔｉｏ Ｐｒｏｃｅｓｓ）酸化物）を含む、側面絶縁膜（図示せず）が形成されることができる。
【0028】
第１誘電層３１０は、第２半導体チップ２００の後面Ｓ２、及び、貫通電極２４０の側面のそれぞれの一部分を覆うように形成されることができる。例示的な実施形態において、第１誘電層３１０は、第２半導体チップ２００の側面及び第１半導体チップ１００の下面に延長されることができる。この場合、第２誘電層３２０は、第２半導体チップ２００の側面及び第１半導体チップ１００の下面と離隔されることができる。
【0029】
第２誘電層３２０は、第１半導体チップ１００の下で、第２半導体チップ２００の側面を取り囲むように形成されることができる。第２誘電層３２０は、第２平坦面３２０Ｓを定義することができる。第２平坦面３２０Ｓは、第１誘電層３１０及び貫通電極２４０によって定義される第１平坦面３１０Ｓと、共面にあることができる。
【0030】
第１誘電層３１０及び第２誘電層３２０は、互いに異なる物質を含むことができる。第１誘電層３１０は、平坦化工程（例えば、ＣＭＰ工程）において、貫通電極２４０を保護するために適用された無機化合物を含むことができる。例えば、上記無機化合物は、シリコン酸化物（ＳｉＯ）及びシリコン窒化物（ＳｉＮ）のうちの少なくとも１つを含むことができる。
【0031】
第２誘電層３２０は、反り制御のために、第１誘電層３１０に対して相対的に熱膨張係数（ＣＴＥ）の低い有機－無機複合材料を含むことができる。上記「有機－無機複合材料」の熱膨張係数（ＣＴＥ）は、約６０ｐｐｍ／℃以下、例えば、約１ｐｐｍ／℃～約６０ｐｐｍ／℃、約１ｐｐｍ／℃～約３０ｐｐｍ／℃、約１ｐｐｍ／℃～約１０ｐｐｍ／℃などの範囲であることができるが、これに限定されない。
【0032】
第２誘電層３２０は、平坦化工程（例えば、ＣＭＰ工程）時間を短縮するために適用された、有機－無機複合材料を含むことができる。例示的な実施形態においては、フォトリソグラフィ工程を行って、第２半導体チップ２００の真上を覆う有機－無機複合材料の一部分を除去し、第２半導体チップ２００を取り囲む第２誘電層３２０を形成することができる（図２ｄ～２ｆ参照）。従って、第２半導体チップ２００を覆う誘電物質（例えば、シリコン酸化物）に研磨工程（例えば、ＣＭＰ工程）を適用して第２半導体チップ２００を露出させる場合よりも、研磨工程の適用時間が短縮され、工程の難易度が低下することができる。すなわち、第２誘電層３２０は、露光（ｅｘｐｏｓｕｒｅ）によって架橋結合された感光性作用基を有する、有機－無機複合材料を含むことができる。上記「有機－無機複合材料」は、感光性作用基を有する、シラン系化合物及びシロキサン系化合物のうちの少なくとも１つを含むことができる。
【0033】
上記感光性作用基を有するシラン系化合物は、例えば、（メタ）アクリルアミドプロピルアルコキシシラン系、（メタ）アクリロキシメチルアルコキシシラン系、（メタ）アクリロキシフェニルアルコキシシラン系、又は、これらのオリゴマー、重合体などを含むことができるが、これに限定されるものではない。例えば、上記「有機－無機複合材料」は、以下の［化１］の構造を有するシラン系化合物を含むことができる。［化１］において、「Ｒ」は、エポキシ（ｅｐｏｘｙ）、アクリレート（ａｃｒｙｌａｔｅ）、メタクリレート（ｍｅｔｈａｃｒｙｌａｔｅ）のような感光性作用基を含むことができる。例えば、上記「有機－無機複合材料」は、［化１］にエポキシが結合されたｓｉｌｙｌａｔｅｄ ｅｐｏｘｙであることができる。但し、上記感光性作用基は上述した物質に限定されるものではない。
【0034】
【化1】
【0035】
上記感光性作用基を有するシロキサン系化合物は、例えば、（メタ）アクリル－ＰＯＳＳ、スチリル－ＰＯＳＳなどを含むことができる。上記シロキサン系化合物は、例えば、以下の［化２－１］、［化２－２］、［化２－３］、［化２－４］、［化２－５］、及び［化２－６］の構造を有するポリシルセスキオキサン（ｐｏｌｙｓｉｌｓｅｓｑｕｉｏｘａｎｅ）であることができる。［化２－１］はＰａｒｔｉａｌ ｃａｇｅ構造、［化２－２］はＬａｄｄｅｒ構造、［化２－３］はＲａｎｄｏｍ構造、［化２－４］はＴ８ ｃａｇｅ構造、［化２－５］はＴ１０ ｃａｇｅ構造、及び、［化２－６］はＴ１２ ｃａｇｅ構造を示す。［化２－１］、［化２－２］、［化２－３］、［化２－４］、［化２－５］、及び［化２－６］において、「Ｒ」は、エポキシ（ｅｐｏｘｙ）、アクリレート（ａｃｒｙｌａｔｅ）、メタクリレート（ｍｅｔｈａｃｒｙｌａｔｅ）のような感光性作用基を含むことができるが、これに限定されるものではない。例えば、上記感光性作用基は、上述した物質以外にスチリル（ｓｔｙｒｙｌ）などを含むことができる。
【0036】
【化2-1】
【0037】
【化2-2】
【0038】
【化2-3】
【0039】
【化2-4】
【0040】
【化2-5】
【0041】
【化2-6】
【0042】
バンプ構造物４１２は、第１誘電層３１０及び第２誘電層３２０の上に配置され、貫通電極２４０に電気的に連結されることができる。バンプ構造物２４０は、第１誘電層３１０及び第２誘電層３２０によって定義される平坦面３１０Ｓ及び３２０Ｓ上に配置されることができる。半導体パッケージ１０Ａは、バンプ構造物４１２を介して、モジュール基板、メインボードなどの外部装置に連結されることができる。一例として、バンプ構造物４１２は、ピラー（ｐｉｌｌａｒ）部分４１２Ｐ及びソルダー部分４１２Ｓを含むことができる。ピラー部分４１２Ｐは、銅（Ｃｕ）又は銅（Ｃｕ）の合金を含み、ソルダー部分４１２Ｓは、低融点金属、例えば、スズ（Ｓｎ）やスズ（Ｓｎ）を含む、合金（Ｓｎ－Ａｇ－Ｃｕ）を含むことができる。例示的な実施形態によって、バンプ構造物４１２は、ピラー部分４１２Ｐのみを含むか、又は、ソルダー部分４１２Ｓのみを含むこともできる。第２誘電層３２０の下には、バンプ構造物４１２を取り囲む保護層４１１が形成されることができる。保護層４１１は、バンプ構造物４１２を外部の物理的／化学的損傷から保護することができる。保護層４１１は、プリプレグ（ｐｒｅｐｒｅｇ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）、ＦＲ－４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、ＰＩＤ（Ｐｈｏｔｏ－Ｉｍａｇｅａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ）、フォトソルダーレジスト（Ｐｈｏｔｏ Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ）などを用いて形成することができる。実施形態によって、保護層４１１は、ピラー部分４１２Ｐの下面を覆う形態で形成されるか、又は、省略されることができる。
【0043】
【0044】
図２ａを参照すると、第１半導体チップ１００のための半導体ウェハ１００Ｗを準備することができる。半導体ウェハ１００Ｗは、スクライブラインＳＬによって区分される、複数の第１半導体チップ１００を含むことができる。半導体ウェハ１００Ｗは、第１基板１１０上に第１半導体チップ１００のための第１回路層１２０、及び、第１ボンディング層１３０が形成された状態であることができる。第１ボンディング層１３０は、第１絶縁層１３１及び第１パッド１３２を含むことができる。半導体ウェハ１００Ｗは、第１パッド１３２が配置された第１活性面ＡＳ１が上部を向くように、キャリアＣＲ上に配置されることができる。
【0045】
次に、予備半導体チップ２００ｐを半導体ウェハ１００Ｗに付着することができる。予備半導体チップ２００ｐは、バックグラインディング工程で厚さが調節される前の予備基板２１０ｐ、予備基板２１０ｐの前面に配置された第２回路層２２０及び第２ボンディング層２３０、予備基板２１０ｐに埋め込まれた複数の予備貫通電極２４０ｐを含むことができる。予備半導体チップ２００ｐは、第２パッド２３２が配置された第２活性面ＡＳ２が下部を向くように、半導体ウェハ１００Ｗ上に配置されることができる。予備半導体チップ２００ｐは、第２活性面ＡＳ２が第１活性面ＡＳ１に接するように、配置されることができる。
【0046】
その後、熱圧着（ｔｈｅｒｍａｌ ｃｏｍｐｒｅｓｓｉｏｎ）工程を行うことで、第１半導体チップ１００と予備半導体チップ２００ｐとを結合させることができる。熱圧着工程は、約１００℃～約３００℃の範囲の熱雰囲気で行われることができる。但し、熱雰囲気の温度は、上述した範囲に限定されず、様々に変更されることができる。
【0047】
図２ｂを参照すると、予備半導体チップ２００ｐの後面Ｓ２に複数の予備貫通電極２４０ｐのそれぞれの少なくとも一部が露出するように、予備基板２１０ｐをエッチングすることができる。予備基板２１０ｐにバックグラインディング工程及びエッチバック（ｅｔｃｈ－ｂａｃｋ）工程を適用して、所望の厚さを有する基板２１０を形成することができる。例えば、バックグラインディング工程を行うことで、予備基板２１０ｐを一定の厚さに減少させ、適切な条件のエッチバックを適用して、複数の予備貫通電極２４０ｐを十分に露出させることができる。
【0048】
図２ｃを参照すると、予備半導体チップ２００ｐの後面Ｓ２及び予備基板２１０ｐから露出した複数の予備貫通電極２４０のそれぞれの少なくとも一部を覆う、第１予備誘電層３１０ｐを形成することができる。第１予備誘電層３１０ｐは、シリコン酸化物（ＳｉＯ）及びシリコン窒化物（ＳｉＮ）のうちの少なくとも１つを含むことができる。第１予備誘電層３１０ｐは、ＰＶＤ又はＣＶＤ工程を用いて形成することができる。
【0049】
図２ｄを参照すると、第１予備誘電層３１０ｐの上に有機－無機複合材料層３２０’を形成することができる。有機－無機複合材料層３２０’は、感光性作用基を有するシラン系化合物及びシロキサン系化合物のうちの少なくとも１つを含むことができる。例えば、有機－無機複合材料層３２０’は、上述した［化１］、［化２－１］、［化２－２］、［化２－３］、［化２－４］、［化２－５］、及び［化２－６］のうちの少なくとも１つの化合物にエポキシ（ｅｐｏｘｙ）基、アクリレート（ａｃｒｙｌａｔｅ）基、又は、メタクリレート（ｍｅｔｈａｃｒｙｌａｔｅ）基が結合された、感光性有機－無機複合材料を含むことができる。感光性有機－無機複合材料は、例えば、ゾル－ゲル工程によって製造されることができるが、これに限定されるものではない。有機－無機複合材料層３２０’は、感光性作用基間の架橋結合及び／又は硬化反応を開始する物質であって、光開始剤（例えば、ＰＡＧ、Ｐｈｏｔｏｉｎｉｔｉａｔｏｒ）をさらに含むことができる。また、有機－無機複合材料層３２０’は、熱膨張係数を調節するためのフィラー（例えば、ｓｉｌｉｃａ）をさらに含むことができる。
【0050】
図２ｅを参照すると、有機－無機複合材料層３２０’の一部を除去して、第２予備誘電層３２０ｐを形成することができる。予備半導体チップ２００ｐの後面Ｓ２を覆う有機－無機複合材料層３２０’の一部分は、露光工程及び現像工程によって、除去されることができる。例えば、有機－無機複合材料層３２０’の露光部分は、架橋結合及び／又は硬化され、露光されていない部分（未露光部）は、水酸化テトラメチルアンモニウム（ＴＭＡＨ）や有機溶媒などの現像液によって、除去されることができる。その結果、第２予備誘電層３２０ｐは、架橋結合された感光性作用基を有する、シラン系化合物及びシロキサン系化合物のうちの少なくとも１つを含むことができる。
【0051】
図２ｆを参照すると、第１予備誘電層３１０ｐ、第２予備誘電層３２０ｐ、及び、複数の予備貫通電極２４０ｐに研磨工程を適用して、第１誘電層３１０、第２誘電層３２０、及び、複数の貫通電極２４０からなる平坦面を形成することができる。研磨工程は、化学的・機械的研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ、ＣＭＰ）工程を含むことができる。研磨工程によって、第１平坦面３１０Ｓを定義する第１誘電層３１０、及び、第２平坦面３２０Ｓを定義する第２半導体チップ２００（又は、第２誘電層３２０）が形成されることができる。第１平坦面３１０Ｓ及び第２平坦面３２０Ｓは、実質的に共面にあることができる。研磨工程が適用される時点で、第２半導体チップ２００の後面Ｓ２を覆っていた有機－無機複合材料層３２０’の一部分が既に除去されているため、研磨工程時間が短縮され、工程の難易度が低くなることができる。
【0052】
図２ｇを参照すると、研磨工程で形成された平坦面上に保護層４１１及びバンプ構造物４１２を順次形成することができる。保護層４１１は、例えば、ＰＩＤ又はＰＳＲのような感光性樹脂を用いて形成することができる。バンプ構造物４１２は、ピラー部分４１２Ｐ及びソルダー部分４１２Ｓを含むことができる。その後、スクライブラインＳＬに沿って切断工程を行うことで、半導体パッケージをそれぞれ分離することができる。
【0053】
図３は、本発明の一実施形態による、半導体パッケージ１０Ｂを示した断面図である。
【0054】
図３を参照すると、一実施形態の半導体パッケージ１０Ｂは、第２誘電層３２０が第１半導体チップ１００の下面及び第２半導体チップ２００の側面に接することを除いて、図１ａ及び図１ｂを参照して説明したものと同一又は類似の特徴を有することができる。一実施形態の第１誘電層３１０は、第２半導体チップ２００の後面Ｓ２にのみ、配置されることができる。第２誘電層３２０は、第１誘電層３１０の側面、第２半導体チップ２００の側面、及び、第１半導体チップ１００の下面に直接的に接触することができる。この場合も、第１誘電層３１０によって定義される第１平坦面３１０Ｓと、第２誘電層３２０によって定義される第２平坦面３２０Ｓとは、実質的に共面にあることができる。本実施形態の半導体パッケージ１０Ｂは、図４ａ～図４ｄを参照して後述する製造方法によって、製造されることができる。
【0055】
【0056】
図４ａを参照すると、半導体ウェハ１００Ｗ及び予備半導体チップ２００ｐを覆う有機－無機複合材料層３２０’を形成することができる。半導体ウェハ１００Ｗ及び予備半導体チップ２００ｐは、図２ａを参照して説明したものと類似の方法で接合及び結合されることができる。複数の予備貫通電極２４０ｐは、図２ｂを参照して説明したものと類似の方法で露出することができる。但し、例示的な実施形態によって、複数の予備貫通電極２４０ｐは、後述する第１予備誘電層３１０ｐを形成する直前に露出することもできる。例えば、図４ａに示した予備基板２１０ｐは、複数の予備貫通電極２４０ｐを覆うように、バックグラインディング工程が適用された状態であることができる。その後、フォトリソグラフィ工程を行って、有機－無機複合材料層３２０’の一部を除去することにより、露出した予備基板２１０ｐにエッチバック（ｅｔｃｈ－ｂａｃｋ）工程を適用して、複数の予備貫通電極２４０ｐを露出させることができる。
【0057】
図４ｂを参照すると、予備半導体チップ２００ｐの後面Ｓ２が露出するように、有機－無機複合材料層３２０’の一部を除去し、第２予備誘電層３２０ｐを形成することができる。有機－無機複合材料層３２０’の一部分は、露光工程及び現像工程によって除去されることができる。その結果、第２予備誘電層３２０ｐは、架橋結合された感光性作用基を有する、シラン系化合物及びシロキサン系化合物のうちの少なくとも１つを含むことができる。
【0058】
その後、第２予備誘電層３２０ｐ、予備半導体チップ２００ｐの後面Ｓ２、及び、予備基板２１０ｐから露出した複数の予備貫通電極２４０ｐのそれぞれの少なくとも一部を覆う、第１予備誘電層３１０ｐを形成することができる。第１予備誘電層３１０ｐは、シリコン酸化物（ＳｉＯ）及びシリコン窒化物（ＳｉＮ）のうちの少なくとも１つを含むことができる。第１予備誘電層３１０ｐは、ＰＶＤ又はＣＶＤ工程を用いて形成することができる。
【0059】
図４ｃを参照すると、第１予備誘電層３１０ｐ、第２予備誘電層３２０ｐ、及び、複数の予備貫通電極２４０ｐに研磨工程を適用して、第１誘電層３１０、第２誘電層３２０、及び、複数の貫通電極２４０からなる平坦面を形成することができる。研磨工程は、ＣＭＰ工程を含むことができる。研磨工程により、第１平坦面３１０Ｓを定義する第１誘電層３１０、及び、第２平坦面３２０Ｓを定義する第２半導体チップ２００（又は、第２誘電層３２０）が形成されることができる。第１平坦面３１０Ｓ及び第２平坦面３２０Ｓは、実質的に共面にあることができる。研磨工程が適用される時点で、第２半導体チップ２００の後面Ｓ２を覆っていた有機－無機複合材料層３２０’の一部分が、既に除去されたため、研磨工程時間が短縮され、工程の難易度が低くなることができる。
【0060】
図４ｄを参照すると、研磨工程で形成された平坦面の上に保護層４１１及びバンプ構造物４１２を順次形成することができる。保護層４１１は、例えば、ＰＩＤ又はＰＳＲのような感光性樹脂を用いて形成することができる。バンプ構造物４１２は、ピラー部分４１２Ｐ及びソルダー部分４１２Ｓを含むことができる。その後、スクライブラインＳＬに沿って切断工程を行うことで、半導体パッケージをそれぞれ分離することができる。
【0061】
図５は、本発明の一実施形態による、半導体パッケージ１０Ｃを示した断面図である。
【0062】
図５を参照すると、一実施形態の半導体パッケージ１０Ｃは、第２誘電層３２０を貫通する貫通ビア構造物３３０を、さらに含むことを除いて、図１ａ～図４ｄを参照して説明したものと同一又は類似の特徴を有することができる。
【0063】
貫通ビア構造物３３０は、第２半導体チップ２００の周辺に配置され、第１半導体チップ１００に電気的に連結されることができる。例えば、第２半導体チップ２００の第２パッド２３２は、第１半導体チップ１００の第１内側パッド１３２ａに連結され、貫通ビア構造物３３０は、第１半導体チップ１００の第１外側パッド１３２ｂに連結されることができる。第１内側パッド１３２ａは、信号用パッドを含み、第１外側パッド１３２ｂは、パワー用及び／又はグラウンド用パッドを含むことができるが、これに限定されるものではない。例示的な実施形態によって、貫通ビア構造物３３０は、貫通電極２４０の幅よりも大きい幅を有することができるが、これに限定されるものではない。
【0064】
貫通ビア構造物３３０の下面は、第１平坦面３１０Ｓ及び第２平坦面３２０Ｓと共面にあることができる。貫通ビア構造物３３０は、第２半導体チップ２００と垂直に重ならないところに位置した、少なくとも一部のバンプ構造物２４０と電気的に連結されることができる。貫通ビア構造物３３０は、銅（Ｃｕ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）のうちのいずれか１つ、又は、これらの合金を含むことができる。
【0065】
図６は、本発明の一実施形態による、半導体パッケージ１０Ｄを示した断面図である。
【0066】
図６を参照すると、一実施形態の半導体パッケージ１０Ｄは、貫通電極２４０を再配線する、再配線構造物５１０をさらに含むことを除いて、図１ａ～図５を参照して説明したものと、同一又は類似の特徴を有することができる。再配線構造物５１０は、第１平坦面３１０Ｓ及び第２平坦面３２０Ｓの下に配置され、絶縁性物質層５１１、再配線パターン層５１２、及び再配線ビア５１３を含むことができる。
【0067】
本実施形態の再配線パターン層５１２は、第１平坦面３１０Ｓに直接的に配置されることができる。例えば、再配線パターン層５１２は、第１誘電層３１０に直接的に接して、絶縁性物質層５１１に埋め込まれた上部パターン層、及び、絶縁性物質層５１１の下に配置された下部パターン層を含むことができる。この場合、再配線ビア５１３は、絶縁性物質層５１１内において垂直に延長され、下部パターン層と上部パターン層とを連結することができる。このように、再配線構造物５１０を導入することにより、バンプ構造物４１２のレイアウトを多様にデザインすることができる。
【0068】
絶縁性物質層５１１は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの誘電物質、又は、ＰＩＤ（Ｐｈｏｔｏ－Ｉｍａｇｅａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ）のような感光性樹脂を用いて、形成することができる。絶縁性物質層５１１は、再配線パターン層５１２の層数によって、複数の層で形成されることができる。工程によっては、複数の絶縁性物質層５１１の少なくとも一部の層間の境界は明確でないことがある。例示的な実施形態によって、バンプ構造物４１２のピラー部分４１２Ｐは、絶縁性物質層５１１から露出することができ、再配線構造物５１０の下には、バンプ構造物４１２を保護するための保護層（図１ａの「４１１」）が形成されることができる。
【0069】
再配線パターン層５１２は、バンプ構造物４１２と貫通電極２４０とを電気的に連結することができる。再配線パターン層５１２は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又は、これらの合金を含む金属物質を含むことができる。再配線パターン層５１２は、例えば、グランドパターン、パワーパターン、信号パターンを含むことができる。信号パターンは、第１半導体チップ１００及び第２半導体チップ２００から伝達されたデータ信号を外部に伝送するか、又は、外部から伝達されたデータ信号を第１半導体チップ１００及び第２半導体チップ２００に伝達することができる。再配線パターン層５１２は、図面に示したもの（２つの層）よりも多いか又は少ない層数で形成されることができる。
【0070】
再配線ビア５１３は、絶縁性物質層５１１内において垂直に延長され、再配線パターン層５１２に連結されることができる。再配線ビア５１３は、ビアホールの内部に金属物質が充填されたフィールド（ｆｉｌｌｅｄ）ビア、又は、ビアホールの内壁に沿って金属物質が形成されたコンフォーマル（ｃｏｎｆｏｒｍａｌ）ビアの形態を有することができる。再配線ビア５１３は、再配線パターン層５１２と一体化した形態であることができるが、本発明の実施形態は、これに限定されない。再配線ビア５１３は、再配線パターン層５１２に対応して、図面に示したものよりも多い層数で形成されることができる。
【0071】
図７は、本発明の一実施形態による、半導体パッケージ１０Ｅを示した断面図である。
【0072】
図７を参照すると、一実施形態の半導体パッケージ１０Ｅは、最上側の再配線パターン層５１２が第１誘電層３１０と離隔されたことを除いて、図６を参照して説明したものと同一又は類似の特徴を有することができる。本実施形態の再配線構造物５１０は、第１平坦面３１０Ｓ及び第２平坦面３２０Ｓに直接的に配置された絶縁性物質層５１１、絶縁性物質層５１１の下に配置された再配線パターン層５１２、及び、絶縁性物質層５１１内において再配線パターン層５１２及び貫通電極２４０に連結された再配線ビア５１３を含むことができる。このように、第１誘電層３１０と最上側の再配線層５１２とを離隔させることにより、再配線パターン層５１２の密着力を確保し、再配線パターン層５１２を微細ピッチで実現することができる。
【0073】
図８は、本発明の一実施形態による、半導体パッケージ１０Ｆを示した断面図である。
【0074】
図８を参照すると、一実施形態の半導体パッケージ１０Ｆは、ボンディング構造物ＢＳ、配線基板６００、及び、放熱構造物６３０を含むことができる。ボンディング構造物ＢＳは、第１半導体チップ１００、第２半導体チップ２００、第１誘電層３１０、第２誘電層３２０、などを含み、図１ａ～図７を参照して説明したものと、同一又は類似の特徴を有することができる。
【0075】
配線基板６００は、ボンディング構造物ＢＳが実装される支持基板であり、プリント回路基板ＰＣＢ、セラミック基板、テープ配線基板などの半導体パッケージ用基板であることができる。配線基板６００は、下部パッド６１２、上部パッド６１１、並びに、下部パッド６１２及び上部パッド６１１を電気的に連結する配線回路６１３を含むことができる。配線基板６００の本体は、基板の種類によって異なる物質を含むことができる。例えば、配線基板６００がプリント回路基板である場合には、本体の銅箔積層板又は銅箔積層板の断面や両面に配線層をさらに積層した形態であることができる。上部パッド６１１、下部パッド６１２、及び、再配線回路６１３は、配線基板６００の下面と上面とを連結する電気的経路を形成することができる。配線基板６００の下面には、下部パッド６１２と連結された外部連結バンプ６２０が配置されることができる。外部連結バンプ６２０は、スズ（Ｓｎ）、インジウム（Ｉｎ）、ビスマス（Ｂｉ）、アンチモン（Ｓｂ）、銅（Ｃｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、鉛（Ｐｂ）及び／又は、これらの合金を含むことができる。
【0076】
放熱構造物６３０は、ボンディング構造物ＢＳの上部を覆うように配置されることができる。放熱構造物６３０は、接着剤（図示せず）によって配線基板６００上に付着されることができる。接着剤は、熱伝導性接着テープ、熱伝導性グリース、熱伝導性接着剤などを使用することができる。放熱構造物６３０は、熱伝達物質層６３１を介して、ボンディング構造物ＢＳの上部に付着されることができる。熱伝達物質層６３１は、例えば、熱伝導性接着テープ、熱伝導性グリース、熱伝導性接着剤など、を含むことができる。
【0077】
放熱構造物６３０は、熱伝導性に優れた導電性物質を含むことができる。例えば、放熱構造物６３０は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、鉄（Ｆｅ）などを含む金属又は金属合金、若しくは、グラファイト（Ｇｒａｐｈｉｔｅ）、グラフェン（Ｇｒａｐｈｅｎｅ）などのような導電性物質を含むことができる。放熱構造物６３０は、図面に示したものと異なる形状を有することができる。例えば、ボンディング構造物ＢＳの上面のみをカバーする形態を有することができる。
【0078】
本発明は、上述した実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定される。したがって、特許請求の範囲に記載された本発明の技術的思想から逸脱しない範囲内で、当技術分野の通常の知識を有する者によって、様々な形態の置換、変形、及び変更が可能であり、これも、本発明の範囲に属するといえる。
【符号の説明】
【0079】
１００ 第１半導体チップ
１１０ 第１基板
１２０ 第１回路層
１３０ 第１ボンディング層
２００ 第２半導体チップ
２１０ 第２基板
２２０ 第２回路層
２３０ 第２ボンディング層
２４０ 貫通電極
３１０ 第１誘電層
３２０ 第２誘電層
４１２ バンプ構造物
１１０ 第１基板
１２０ 第１回路層
１３０ 第１ボンディング層
２００ 第２半導体チップ
２１０ 第２基板
２２０ 第２回路層
２３０ 第２ボンディング層
２４０ 貫通電極
３１０ 第１誘電層
３２０ 第２誘電層
４１２ バンプ構造物
【図1a】
【図1b】
【図2a】
【図2b】
【図2c】
【図2d】
【図2e】
【図2f】
【図2g】
【図3】
【図4a】
【図4b】
【図4c】
【図4d】
【図5】
【図6】
【図7】
【図8】