特開 2024-164506 炭化珪素半導体装置及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024164506

(43)【公開日】2024-11-27

(54)【発明の名称】炭化珪素半導体装置及びその製造方法

(51)【国際特許分類】

   H01L 29/78 20060101AFI20241120BHJP

   H01L 29/06 20060101ALI20241120BHJP

   H01L 29/12 20060101ALI20241120BHJP

   H01L 21/336 20060101ALI20241120BHJP

【ＦＩ】

H01L29/78 652B

H01L29/78 653C

H01L29/78 652J

H01L29/78 652P

H01L29/06 301V

H01L29/06 301G

H01L29/78 652T

H01L29/78 652K

H01L29/78 658A

【審査請求】未請求

【請求項の数】17

【出願形態】ＯＬ

(21)【出願番号】P 2023080022

(22)【出願日】2023-05-15

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100105854

【弁理士】

【氏名又は名称】廣瀬 一

(74)【代理人】

【識別番号】100103850

【弁理士】

【氏名又は名称】田中 秀▲てつ▼

(72)【発明者】

【氏名】高橋 哲也

(72)【発明者】

【氏名】大瀬 直之

(57)【要約】

【課題】デバイス設計の自由度が低下するのが抑制されたＳｉＣ半導体装置を提供する。
【解決手段】
４Ｈ構造の炭化珪素を含む第１炭化珪素層１４と、第１炭化珪素層の上面に積層され、且つ３Ｃ構造の炭化珪素を含む第２炭化珪素層１５と、第１炭化珪素層に設けられた第１導電型のドリフト層２と、第１炭化珪素層において、ドリフト層の上面側に設けられた第２導電型のベース領域８２ａ，８２ｂと、下面がベース領域に接し且つ第１炭化珪素層に設けられたソース拡張領域６１ａ，６１ｂ及び下面がソース拡張領域に接し且つ第２炭化珪素層に設けられたソースコンタクト領域６２ａ，６２ｂを有する第１導電型の主領域６ａ，６ｂと、主領域及びベース領域を貫通するトレンチ７ａの内側に設けられたゲート絶縁膜７ｂと、トレンチの内側にゲート絶縁膜を介して埋め込まれたゲート電極７ｃと、ソースコンタクト領域に接して設けられた主電極（１１，１２）とを備える。
【選択図】図２

【特許請求の範囲】

【請求項1】

４Ｈ構造の炭化珪素を含む第１炭化珪素層と、
前記第１炭化珪素層の上面に積層され、且つ３Ｃ構造の炭化珪素を含む第２炭化珪素層と、
前記第１炭化珪素層に設けられた第１導電型のドリフト層と、
前記第１炭化珪素層において、前記ドリフト層の上面側に設けられた第２導電型のベース領域と、
下面が前記ベース領域に接し且つ前記第１炭化珪素層に設けられたソース拡張領域及び下面が前記ソース拡張領域に接し且つ前記第２炭化珪素層に設けられたソースコンタクト領域を有する第１導電型の主領域と、
前記主領域及び前記ベース領域を貫通するトレンチの内側に設けられたゲート絶縁膜と、
前記トレンチの内側に前記ゲート絶縁膜を介して埋め込まれたゲート電極と、
前記ソースコンタクト領域に接して設けられた主電極と、
を備えた、炭化珪素半導体装置。

【請求項2】

前記ゲート電極の前記ゲート絶縁膜に接する位置の上面は、前記第２炭化珪素層と前記第１炭化珪素層との境界面より深い位置にある、請求項１に記載の炭化珪素半導体装置。

【請求項3】

前記ソース拡張領域と前記ソースコンタクト領域との間は、前記第１炭化珪素層と前記第２炭化珪素層との境界面により画されている、請求項１又は２に記載の炭化珪素半導体装置。

【請求項4】

前記ゲート電極の前記ゲート絶縁膜に接する位置の上面は、前記ソース拡張領域の下面より浅い位置にある、請求項１又は２に記載の炭化珪素半導体装置。

【請求項5】

前記第２炭化珪素層の厚みは、０．２μｍ以上、０．５μｍ以下である、請求項１又は２に記載の炭化珪素半導体装置。

【請求項6】

前記第２炭化珪素層に含まれる３Ｃ構造の炭化珪素の割合は、１０パーセント以上、１００パーセント以下である、請求項１又は２に記載の炭化珪素半導体装置。

【請求項7】

前記第２炭化珪素層に設けられた第２導電型のベースコンタクト領域を備え、
前記ベースコンタクト領域は、側面が前記主領域に接し、上面が前記主電極に接し、且つ、深さ方向に沿った寸法が前記ソースコンタクト領域と同じである、請求項１又は２に記載の炭化珪素半導体装置。

【請求項8】

活性部と、平面視で前記活性部の周囲を囲んで設けられた耐圧構造部とを備え、
前記第２炭化珪素層は、前記活性部と前記耐圧構造部とに亘って前記第１炭化珪素層の上面に積層され、
前記ベース領域、前記主領域、及び前記トレンチは、前記活性部に設けられている、請求項１又は２に記載の炭化珪素半導体装置。

【請求項9】

前記耐圧構造部において深さ方向に前記第２炭化珪素層と前記第１炭化珪素層とに亘って設けられ、且つ第２導電型の炭化珪素からなる電界緩和領域を備える、請求項８に記載の炭化珪素半導体装置。

【請求項10】

４Ｈ構造の炭化珪素を含み且つ第１導電型のドリフト層を含む第１炭化珪素層を形成する工程と、
３Ｃ構造の炭化珪素を含む第２炭化珪素層を、前記第１炭化珪素層の上面に積層する工程と、
前記第１炭化珪素層において、前記ドリフト層の上面側に第２導電型のベース領域を形成する工程と、
前記第１炭化珪素層及び前記第２炭化珪素層に亘って、ソース拡張領域及びソースコンタクト領域の積層構造を有し且つ第１導電型の主領域を形成する工程と、
前記主領域及び前記主領域の下面側に位置する前記ベース領域を貫通するトレンチを形成する工程と、
前記トレンチの内側に、ゲート絶縁膜を介してゲート電極を形成する工程と、
前記ソースコンタクト領域の上面に接するように主電極を形成する工程と、
を含み、
前記主領域を形成する工程において、前記第１炭化珪素層に前記ソース拡張領域を形成し、前記第２炭化珪素層に前記ソースコンタクト領域を形成する、
炭化珪素半導体装置の製造方法。

【請求項11】

前記ゲート電極を形成する工程において、前記ゲート電極の前記ゲート絶縁膜に接する位置の上面を、前記第２炭化珪素層と前記第１炭化珪素層との境界面より深い位置に設ける、請求項１０に記載の炭化珪素半導体装置の製造方法。

【請求項12】

前記第２炭化珪素層を積層する工程は、炭化珪素からなるアモルファス膜を前記第１炭化珪素層の上面に成膜する工程と、前記アモルファス膜を熱処理する工程と、を含む、請求項１０又は１１に記載の炭化珪素半導体装置の製造方法。

【請求項13】

前記アモルファス膜は、プラズマエンハンスド化学気相成長法、又はスパッタリング法により成膜される、請求項１２に記載の炭化珪素半導体装置の製造方法。

【請求項14】

前記第２炭化珪素層を積層する工程は、３Ｃ構造の炭化珪素を含む炭化珪素膜を前記第１炭化珪素層の上面に成膜することを含む、請求項１０又は１１に記載の炭化珪素半導体装置の製造方法。

【請求項15】

前記第２炭化珪素層は、熱化学気相成長法により成膜される、請求項１４に記載の炭化珪素半導体装置の製造方法。

【請求項16】

前記ソースコンタクト領域は、前記第２炭化珪素層にｎ型不純物をイオン注入することにより形成される、請求項１０又は１１に記載の炭化珪素半導体装置の製造方法。

【請求項17】

前記第２炭化珪素層にｐ型不純物をイオン注入することにより、前記ソースコンタクト領域に接するようにベースコンタクト領域を形成する工程を含む、請求項１０又は１１に記載の炭化珪素半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、炭化珪素（ＳｉＣ）を用いたＳｉＣ半導体装置及びその製造方法に関する。

【背景技術】

【0002】

特許文献１には、六方晶単結晶の炭化珪素基板にリンをイオン注入することでアモルファス層を形成し、熱処理することでアモルファス層を立方晶単結晶のｎ型炭化珪素に再結晶化させ、ｎ型炭化珪素の上面にニッケルを蒸着することで電極を形成する半導体装置が開示されている。

【0003】

特許文献２には、４Ｈ－ＳｉＣからなるｎ^＋型ＳｉＣの第１主面上に形成させたｎ^－型エピタキシャル成長層内において、ｎ^＋型ソース領域と、ｎ^＋型ソース領域内に形成されたｎ^＋型３Ｃ－ＳｉＣ領域及びｐ^＋型電位固定領域とを有し、ｎ^＋型３Ｃ－ＳｉＣ領域及びｐ^＋型電位固定領域と接してバリアメタル膜が形成され、バリアメタル膜上にソース配線用電極が形成される半導体装置が開示されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００９－４９１９８号公報

【特許文献2】国際公開第２０１７／０４２９６３号

【発明の概要】

【発明が解決しようとする課題】

【0005】

３Ｃ－ＳｉＣ領域と４Ｈ－ＳｉＣ領域との境界が曖昧になると、デバイス設計の自由度が低下する可能性があった。

【0006】

本開示は、上記課題を鑑み、デバイス設計の自由度が低下するのが抑制されたＳｉＣ半導体装置及びその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

上記目的を達成するために、本開示の一態様は、４Ｈ構造の炭化珪素を含む第１炭化珪素層と、第１炭化珪素層の上面に積層され、且つ３Ｃ構造の炭化珪素を含む第２炭化珪素層と、第１炭化珪素層に設けられた第１導電型のドリフト層と、第１炭化珪素層において、ドリフト層の上面側に設けられた第２導電型のベース領域と、下面がベース領域に接し且つ第１炭化珪素層に設けられたソース拡張領域及び下面がソース拡張領域に接し且つ第２炭化珪素層に設けられたソースコンタクト領域を有する第１導電型の主領域と、主領域及びベース領域を貫通するトレンチの内側に設けられたゲート絶縁膜と、トレンチの内側にゲート絶縁膜を介して埋め込まれたゲート電極と、ソースコンタクト領域に接して設けられた主電極と、を備えたＳｉＣ半導体装置であることを要旨とする。

【0008】

上記目的を達成するために、本開示の他の態様は、４Ｈ構造の炭化珪素を含み且つ第１導電型のドリフト層を含む第１炭化珪素層を形成する工程と、３Ｃ構造の炭化珪素を含む第２炭化珪素層を、第１炭化珪素層の上面に積層する工程と、第１炭化珪素層において、ドリフト層の上面側に第２導電型のベース領域を形成する工程と、第１炭化珪素層及び第２炭化珪素層に亘って、ソース拡張領域及びソースコンタクト領域の積層構造を有し且つ第１導電型の主領域を形成する工程と、主領域及び主領域の下面側に位置するベース領域を貫通するトレンチを形成する工程と、トレンチの内側に、ゲート絶縁膜を介してゲート電極を形成する工程と、ソースコンタクト領域の上面に接するように主電極を形成する工程と、を含み、主領域を形成する工程において、第１炭化珪素層にソース拡張領域を形成し、第２炭化珪素層にソースコンタクト領域を形成する、ＳｉＣ半導体装置の製造方法であることを要旨とする。

【発明の効果】

【0009】

本開示によれば、デバイス設計の自由度が低下するのが抑制されたＳｉＣ半導体装置及びその製造方法を提供できる。

【図面の簡単な説明】

【0010】

【図1】第１実施形態に係るＳｉＣ半導体装置の一例を示す平面概略図である。

【図2】図１のＡ－Ａ切断線に沿って断面視した時の断面構成を示す縦断面図である。

【図3】図２中の領域Ｂを拡大した断面概略図である。

【図4】比較例に係るＳｉＣ半導体装置の断面概略図である。

【図5】第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための断面概略図である。

【図6】第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための図５に引き続く断面概略図である。

【図7】第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための図６に引き続く断面概略図である。

【図8】第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための図７に引き続く断面概略図である。

【図9】第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための図８に引き続く断面概略図である。

【図10】第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための図９に引き続く断面概略図である。

【図11】第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための図１０に引き続く断面概略図である。

【図12】第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための図１１に引き続く断面概略図である。

【図13】第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための図１２に引き続く断面概略図である。

【図14】第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための図１３に引き続く断面概略図である。

【発明を実施するための形態】

【0011】

以下、図面を参照して、本開示の第１実施形態を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。また、以下に示す第１実施形態は、本開示の技術的思想を具体化するための装置や方法を例示するものであって、本開示の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。

【0012】

本明細書において、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のソース領域は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）のエミッタ領域として選択可能な「一方の主領域（第１主領域）」である。また、ＭＯＳ制御静電誘導サイリスタ（ＳＩサイリスタ）等のサイリスタにおいては、「一方の主領域」はカソード領域として選択可能である。ＭＯＳＦＥＴのドレイン領域は、ＩＧＢＴにおいてはコレクタ領域を、サイリスタにおいてはアノード領域として選択可能な半導体装置の「他方の主領域（第２主領域）」である。本明細書において単に「主領域」と言うときは、当業者の技術常識から妥当な第１主領域又は第２主領域のいずれかを意味する。

【0013】

また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本開示の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。また、「上面」は「おもて面」と読み替えてもよく、「下面」は「裏面」と読み替えてもよい。

【0014】

また、以下の説明では、第１導電型がｎ型、第２導電型がｐ型の場合について例示的に説明する。しかし、導電型を逆の関係に選択して、第１導電型をｐ型、第２導電型をｎ型としても構わない。またｎやｐに付す＋や－は、＋及び－が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。ただし同じｎとｎとが付された半導体領域であっても、それぞれの半導体領域の不純物濃度が厳密に同じであることを意味するものではない。

【0015】

また、ＳｉＣ結晶には結晶多形が存在し、主なものは立方晶の３Ｃ、及び六方晶の４Ｈ、６Ｈである。室温における禁制帯幅は３Ｃ－ＳｉＣでは２．２３ｅＶ、４Ｈ－ＳｉＣでは３．２６ｅＶ、６Ｈ－ＳｉＣでは３．０２ｅＶの値が報告されている。以下の説明では、４Ｈ－ＳｉＣ及び３Ｃ－ＳｉＣを主に用いる場合を例示する。

【0016】

（第１実施形態）
＜ＳｉＣ半導体装置の構造＞
第１実施形態に係るＳｉＣ半導体装置（炭化珪素半導体装置、半導体チップ）１００は、図１に示すように、平面視で、例えば矩形状の平面形状を有した活性部１０１と、活性部１０１の周囲を囲むように設けられた耐圧構造部１０２とを備える。また、ＳｉＣ半導体装置１００は、平面視で、活性部１０１と耐圧構造部１０２との間には、活性部１０１を囲むように設けられた領域１０３を備えている。

【0017】

図２は、図１のＡ－Ａ線方向から見た断面図である。なお、図２においては、活性部１０１の一部の図示を省略している。図２に示すように、活性部１０１には活性素子が含まれ、領域１０３にはリング領域９ｂが含まれ、耐圧構造部１０２には終端構造として後述の電界緩和領域９ａが複数含まれる場合を例示している。

【0018】

ＳｉＣ半導体装置１００は、図２に示すように、活性素子としてトレンチゲート型のＭＯＳＦＥＴを含む場合を例示する。なお、図２では、１つのトレンチ７ａに埋め込まれた絶縁ゲート型電極構造（７ｂ，７ｃ）を含む単位セルを例示するが、実際には、この単位セルが周期的に多数配列されている。

【0019】

また、ＳｉＣ半導体装置１００は、炭化珪素からなる第１炭化珪素層１４と、炭化珪素からなる第２炭化珪素層１５と、を有する。第１炭化珪素層１４は、主に４Ｈ－ＳｉＣを含む。第１炭化珪素層１４に含まれる４Ｈ－ＳｉＣの割合は、例えば、７０パーセント以上、１００パーセント以下程度である。第２炭化珪素層１５は、第１炭化珪素層１４の上面に積層された炭化珪素膜であり、且つ３Ｃ－ＳｉＣを含む。第２炭化珪素層１５に含まれる３Ｃ－ＳｉＣの割合は、例えば１０パーセント以上、１００パーセント以下程度である。以下、３Ｃ－ＳｉＣを３Ｃ構造と呼び、４Ｈ－ＳｉＣを４Ｈ構造と呼ぶ場合がある。なお、第２炭化珪素層１５の膜厚は、ＳｉＣ半導体装置１００のチップ面内において、ほぼ均一である。

【0020】

第１炭化珪素層１４は、活性部１０１と、耐圧構造部１０２と、領域１０３と、に亘って設けられている。第２炭化珪素層１５は、活性部１０１と、耐圧構造部１０２と、領域１０３と、に亘って、第１炭化珪素層１４の上面に積層されている。第１炭化珪素層１４と第２炭化珪素層１５との境界面を、境界面Ｓと呼ぶ。より具体的には、第１炭化珪素層１４の上面と第２炭化珪素層１５の下面との境界面を、境界面Ｓと呼ぶ。境界面Ｓは、ＳｉＣ半導体装置１００の縦断面を観察した際に確認することができる。図２に示すように、境界面Ｓは、断面視すると、例えば第１炭化珪素層１４の上面の表面状態にもよるが、直線状に見える。また、第２炭化珪素層１５は、少なくとも上面側の部分（第１炭化珪素層１４側とは反対側の部分）が３Ｃ－ＳｉＣを含んでいる。

【0021】

ＳｉＣ半導体装置１００は、活性部１０１、耐圧構造部１０２、及び領域１０３に亘って設けられた、第１導電型（ｎ^－型）のドリフト層２を備える。ドリフト層２は、第１炭化珪素層１４に設けられている。ドリフト層２は、例えば、４Ｈ－ＳｉＣ等のＳｉＣからなるエピタキシャル成長層で構成されている。ドリフト層２の不純物濃度は、例えば１×１０^１５ｃｍ^－３以上、５×１０^１６ｃｍ^－３以下程度である。ドリフト層２の厚さは、例えば１μｍ以上、１００μｍ以下程度である。ドリフト層２の不純物濃度及び厚さは、耐圧仕様等に応じて適宜調整可能である。

【0022】

活性部１０１及び領域１０３に亘って、ドリフト層２の上面側には、ドリフト層２より高不純物濃度の第１導電型（ｎ型）の電流拡散層（ＣＳＬ）３が選択的に設けられている。電流拡散層３は、第１炭化珪素層１４に設けられている。電流拡散層３の下面は、ドリフト層２の上面に接している。電流拡散層３は、例えば、Ｎのイオン注入で形成されている。電流拡散層３の不純物濃度は、例えば５×１０^１６ｃｍ^－３以上、５×１０^１７ｃｍ^－３以下程度である。なお、電流拡散層３は必ずしも設ける必要はなく、電流拡散層３を設けない場合にはドリフト層２が電流拡散層３の領域まで設けられていてよい。

【0023】

活性部１０１において、電流拡散層３の上面側には第２導電型（ｐ型）のベース領域５ａ，５ｂが選択的に設けられている。ベース領域５ａ，５ｂは、第１炭化珪素層１４に設けられている。ベース領域５ａ，５ｂの下面は、電流拡散層３の上面に接している。なお、電流拡散層３を設けない場合には、ベース領域５ａ，５ｂの下面は、ドリフト層２の上面に接している。ベース領域５ａ，５ｂは、例えば、電流拡散層３にアルミニウム等のｐ型不純物をイオン注入したＳｉＣからなる領域である。ベース領域５ａ，５ｂは、４Ｈ－ＳｉＣ等のＳｉＣからなるエピタキシャル成長層で構成されていても良い。ベース領域５ａ，５ｂの不純物濃度は、例えば１×１０^１６ｃｍ^－３以上、１×１０^１８ｃｍ^－３以下程度である。

【0024】

活性部１０１において、ベース領域５ａ，５ｂの上面側には、ドリフト層２より高不純物濃度の第１導電型（ｎ^＋型）の第１主領域（ソース領域）６ａ，６ｂが選択的に設けられている。ソース領域６ａ，６ｂは、第１炭化珪素層１４と第２炭化珪素層１５とに亘って設けられている。ソース領域６ａ，６ｂは、例えば、第２炭化珪素層１５と電流拡散層３とに亘る領域にｎ型不純物をイオン注入したＳｉＣからなる領域である。ｎ型不純物として例えば燐（Ｐ）又は窒素（Ｎ）を含む。ソース領域６ａ，６ｂは、ｎ型不純物として砒素（Ａｓ）を含んでいてもよい。ソース領域６ａ，６ｂの不純物濃度は、例えば２×１０^１９ｃｍ^－３以上、１×１０^２０ｃｍ^－３未満程度である。

【0025】

ソース領域６ａは、下層であるｎ^＋型のソース拡張領域６１ａと、上層であるｎ^＋型のソースコンタクト領域６２ａの２層の積層構造を備える。ソース拡張領域６１ａの下面は、ベース領域５ａの上面に接している。ソース拡張領域６１ａの上面は、ソースコンタクト領域６２ａの下面に接している。ソース領域６ｂは、下層であるｎ^＋型のソース拡張領域６１ｂと、上層であるｎ^＋型のソースコンタクト領域６２ｂの２層の積層構造を備える。ソース拡張領域６１ｂの下面は、ベース領域５ｂの上面に接している。ソース拡張領域６１ｂの上面は、ソースコンタクト領域６２ｂの下面に接している。

【0026】

ソース領域６ａ，６ｂのうちソース拡張領域６１ａ、６１ｂは第１炭化珪素層１４に設けられ、ソースコンタクト領域６２ａ，６２ｂは第２炭化珪素層１５に設けられている。換言すると、ソース領域６ａ，６ｂのうち第１炭化珪素層１４に設けられた部分をソース拡張領域６１ａ、６１ｂと呼び、第２炭化珪素層１５に設けられた部分をソースコンタクト領域６２ａ，６２ｂと呼ぶ。ソース拡張領域６１ａとソースコンタクト領域６２ａとの間、及びソース拡張領域６１ｂとソースコンタクト領域６２ｂとの間は、境界面Ｓにより画されている。ソース拡張領域６１ａ，６１ｂは、第２炭化珪素層１５を含まない。そのため、ソース拡張領域６１ａ，６１ｂは、３Ｃ－ＳｉＣと４Ｈ－ＳｉＣとの混晶を含まない、若しくはたとえ３Ｃ－ＳｉＣと４Ｈ－ＳｉＣとの混晶を含んでいたとしても、僅かである。

【0027】

ソースコンタクト領域６２ａ，６２ｂは、３Ｃ－ＳｉＣを含む。ソースコンタクト領域６２ａ，６２ｂに含まれる３Ｃ－ＳｉＣの割合は第２炭化珪素層１５と同じであり、例えば１０パーセント以上、１００パーセント以下程度である。３Ｃ－ＳｉＣの割合が１００パーセントである場合、ソースコンタクト領域６２ａ，６２ｂ及び第２炭化珪素層１５は３Ｃ－ＳｉＣからなる。３Ｃ－ＳｉＣの割合が１００パーセントより小さい場合、ソースコンタクト領域６２ａ，６２ｂ及び第２炭化珪素層１５は、３Ｃ－ＳｉＣと４Ｈ－ＳｉＣとの混晶を含んでいても良い。また、ソースコンタクト領域６２ａ，６２ｂは、第２炭化珪素層１５の上面から下面までに亘って形成されている。そのため、ソースコンタクト領域６２ａ，６２ｂの深さ方向に沿った寸法は、第２炭化珪素層１５と同じである。

【0028】

図２に示すように、ソース領域６ａ，６ｂの上面からソース領域６ａ，６ｂの上面の法線方向（深さ方向）に向かって、ソース領域６ａ，６ｂ及びベース領域５ａ，５ｂを貫通するトレンチ７ａが設けられている。トレンチ７ａの下面は電流拡散層３に達する。トレンチ７ａの幅は例えば１μｍ以下程度である。トレンチ７ａの左側の側面には、ソース領域６ａ及びベース領域５ａが接している。トレンチ７ａの右側の側面には、ソース領域６ｂ及びベース領域５ｂが接している。トレンチ７ａは、図２の紙面の奥行方向及び手前方向にストライプ状に延伸する平面パターンを有していてもよく、ドット状の平面パターンを有していてもよい。

【0029】

トレンチ７ａの下面及び両側の側面に沿ってゲート絶縁膜７ｂが設けられている。トレンチ７ａの内側にはゲート絶縁膜７ｂを介してゲート電極７ｃが埋め込まれている。ゲート絶縁膜７ｂ及びゲート電極７ｃによりトレンチゲート型の絶縁ゲート型電極構造（７ｂ，７ｃ）が構成されている。

【0030】

ゲート絶縁膜７ｂとしては、シリコン酸化膜（ＳｉＯ_２膜）の他、酸窒化珪素（ＳｉＯＮ）膜、ストロンチウム酸化物（ＳｒＯ）膜、窒化珪素（Ｓｉ_３Ｎ_４）膜、アルミニウム酸化物（Ａｌ_２Ｏ_３）膜、マグネシウム酸化物（ＭｇＯ）膜、イットリウム酸化物（Ｙ_２Ｏ_３）膜、ハフニウム酸化物（ＨｆＯ_２）膜、ジルコニウム酸化物（ＺｒＯ_２）膜、タンタル酸化物（Ｔａ_２Ｏ_５）膜、ビスマス酸化物（Ｂｉ_２Ｏ_３）膜のいずれか１つの単層膜或いはこれらの複数を積層した複合膜等が採用可能である。ゲート電極７ｃの材料としては、例えばｐ型不純物又はｎ型不純物を高不純物濃度に添加したポリシリコン層（ドープドポリシリコン層）や、チタン（Ｔｉ）、タングステン（Ｗ）又はニッケル（Ｎｉ）等の高融点金属が使用可能である。

【0031】

電流拡散層３の内部で、且つトレンチ７ａの底部には、第２導電型（ｐ^＋型）のゲート底部保護領域４が設けられている。ゲート底部保護領域４は、第１炭化珪素層１４に設けられている。ゲート底部保護領域４の上面はトレンチ７ａの下面に接している。ゲート底部保護領域４の上面はトレンチ７ａの下面に接しなくともよい。ゲート底部保護領域４の不純物濃度は、例えば１×１０^１７ｃｍ^－３以上、１×１０^１９ｃｍ^－３以下程度である。ゲート底部保護領域４は、例えば、電流拡散層３にｐ型不純物をイオン注入したＳｉＣからなる領域である。ゲート底部保護領域４は、図示省略する部分でソース配線電極１２に電気的に接続されており、ＭＯＳＦＥＴのオフ時に空乏化してトレンチ７ａの下面にかかる電界を緩和させる機能を有する。

【0032】

電流拡散層３の上面側には、第２導電型（ｐ型）の埋込領域８１ａ，８１ｂが、ベース領域５ａ，５ｂに接して選択的に設けられている。埋込領域８１ａ，８１ｂは、第１炭化珪素層１４に設けられている。埋込領域８１ａ，８１ｂの下面は、電流拡散層３に接している。埋込領域８１ａの側面は、電流拡散層３及びベース領域５ａに接し、埋込領域８１ｂの側面は、電流拡散層３及びベース領域５ｂに接している。埋込領域８１ａ，８１ｂは、例えば、電流拡散層３にｐ型不純物をイオン注入したＳｉＣからなる領域である。埋込領域８１ａ，８１ｂの不純物濃度は、例えば５×１０^１７ｃｍ^－３以上、１×１０^１９ｃｍ^－３以下程度である。

【0033】

埋込領域８１ａ，８１ｂの上面側には、埋込領域８１ａより高不純物濃度のｐ^＋型のベースコンタクト領域８２ａ，８２ｂが選択的に設けられている。ベースコンタクト領域８２ａ，８２ｂは、第２炭化珪素層１５に設けられている。ベースコンタクト領域８２ａの下面は埋込領域８１ａの上面に接し、ベースコンタクト領域８２ａの側面はソース領域６ａに接する。ベースコンタクト領域８２ｂの下面は埋込領域８１ｂの上面に接し、ベースコンタクト領域８２ｂの側面はソース領域６ｂに接する。また、ベースコンタクト領域８２ａはベース領域５ａと電気的に接続され、ベースコンタクト領域８２ｂはベース領域５ｂと電気的に接続されている。ベースコンタクト領域８２ａ，８２ｂは、例えば、第２炭化珪素層１５にｐ型不純物をイオン注入したＳｉＣからなる領域である。ベースコンタクト領域８２ａ，８２ｂの不純物濃度は、例えば２×１０^１９ｃｍ^－３以上、１×１０^２０ｃｍ^－３未満程度である。

【0034】

埋込領域８１ａ，８１ｂ及びベースコンタクト領域８２ａ，８２ｂは、第２炭化珪素層１５と第１炭化珪素層１４とに亘ってｐ型不純物をイオン注入したｐ型のＳｉＣからなる領域である。ｐ型のＳｉＣからなる領域のうち、第１炭化珪素層１４に設けられた部分を埋込領域８１ａ，８１ｂと呼び、第２炭化珪素層１５に設けられた部分をベースコンタクト領域８２ａ，８２ｂと呼ぶ。埋込領域８１ａとベースコンタクト領域８２ａとの間、及び埋込領域８１ｂとベースコンタクト領域８２ｂとの間は、境界面Ｓにより画されている。埋込領域８１ａ，８１ｂは、第２炭化珪素層１５を含まない。そのため、埋込領域８１ａ，８１ｂは、３Ｃ－ＳｉＣと４Ｈ－ＳｉＣとの混晶を含まない、若しくはたとえ３Ｃ－ＳｉＣと４Ｈ－ＳｉＣとの混晶を含んでいたとしても、僅かである。

【0035】

ベースコンタクト領域８２ａ，８２ｂは、３Ｃ－ＳｉＣを含む。ベースコンタクト領域８２ａ，８２ｂに含まれる３Ｃ－ＳｉＣの割合は第２炭化珪素層１５と同じであり、例えば１０パーセント以上、１００パーセント以下程度である。３Ｃ－ＳｉＣの割合が１００パーセントである場合、ベースコンタクト領域８２ａ，８２ｂ及び第２炭化珪素層１５は３Ｃ－ＳｉＣからなる。３Ｃ－ＳｉＣの割合が１００パーセントより小さい場合、ベースコンタクト領域８２ａ，８２ｂ及び第２炭化珪素層１５は、３Ｃ－ＳｉＣと４Ｈ－ＳｉＣとの混晶を含んでいても良い。ベースコンタクト領域８２ａ，８２ｂが３Ｃ－ＳｉＣを含んでいるので、後述のソース電極（１１，１２）との接触抵抗を抑制できる。また、ベースコンタクト領域８２ａ，８２ｂは、第２炭化珪素層１５の上面から下面までに亘って形成されている。そのため、ベースコンタクト領域８２ａ，８２ｂの深さ方向に沿った寸法は、第２炭化珪素層１５及びソースコンタクト領域６２ａ，６２ｂと同じである。

【0036】

図３は、図２の領域Ｂを拡大した図である。図３を参照して、ゲート電極７ｃ及びソース領域６ａの構成について、さらに詳細に説明する。ソースコンタクト領域６２ａ及び第２炭化珪素層１５の深さ方向に沿った寸法を、ｄ１とする。寸法ｄ１は、例えば、０．２μｍ以上、０．５μｍ以下程度である。そして、ソース領域６ａの深さ方向に沿った寸法を、ｄ２とする。寸法ｄ２は、例えば、１μｍ程度である。ソースコンタクト領域６２ａが３Ｃ－ＳｉＣを含むことにより、ソース電極（１１，１２）と低抵抗でオーミック接触することができる。

【0037】

また、ゲート電極７ｃのゲート絶縁膜７ｂと接する端部の位置の上面（上端）７ｄは、ソースコンタクト領域６２ａのゲート絶縁膜７ｂと接する位置の下面（下端）６２ｘより深い位置にある。換言すると、ゲート電極７ｃのゲート絶縁膜７ｂと接する位置の上面７ｄは、境界面Ｓより深い位置にある。また、ゲート電極７ｃのゲート絶縁膜７ｂと接する端部の位置の上面（上端）７ｄは、ソース拡張領域６１ａの下面、より具体的にはソース拡張領域６１ａのゲート絶縁膜７ｂと接する位置の下面（下端）６１ｘより浅い位置にある。

【0038】

なお、ゲート電極７ｃのゲート絶縁膜７ｂと接する位置の上面７ｄは、ゲート電極７ｃの最上面であってよい。例えば、ゲート電極７ｃの上面全体として下側に凸の曲面である場合には、ゲート電極７ｃの中央部の上面は、ゲート電極７ｃの端部の上面７ｄより深い位置にあってもよい。

【0039】

ゲート電極７ｃとソース拡張領域６１ａは、ゲート絶縁膜７ｂを介して互いに対向する。より具体的には、ゲート電極７ｃと第１炭化珪素層１４は、ゲート絶縁膜７ｂを介して互いに対向する。ゲート電極７ｃとソースコンタクト領域６２ａは、ゲート絶縁膜７ｂを介して互いに対向しない。より具体的には、ゲート電極７ｃと第２炭化珪素層１５は、ゲート絶縁膜７ｂを介して互いに対向しない。ソースコンタクト領域６２ａは、ゲート絶縁膜７ｂを介して絶縁膜１０と対向する。より具体的には、第２炭化珪素層１５は、ゲート絶縁膜７ｂを介して絶縁膜１０と対向する。ゲート電極７ｃのソースコンタクト領域６２ａの上面からの落ち込み量ｄ０は、ソースコンタクト領域６２ａ及び第２炭化珪素層１５の深さ方向に沿った寸法ｄ１より大きい（ｄ１＜ｄ０）。ゲート電極７ｃの落ち込み量ｄ０及びゲート電極７ｃのゲート絶縁膜７ｂと接する位置の上面７ｄの位置は、例えばゲート電極７ｃのエッチング条件を調整することにより制御可能である。ソース拡張領域６１ａは、３Ｃ-ＳｉＣを含まない若しくはたとえ含んでいたとしても僅かであるので、ソースコンタクト領域６２ａより結晶欠陥が少ない。

【0040】

図２に示したソース領域６ｂのソース拡張領域６１ｂ及びソースコンタクト領域６２ｂは、ソース領域６ａのソース拡張領域６１ａ及びソースコンタクト領域６２ａとそれぞれ同様の構成であるので、重複した説明を省略する。また、ソース領域６ｂのソース拡張領域６１ｂ及びソースコンタクト領域６２ｂとゲート電極７ｃとの位置関係は、ソース領域６ａのソース拡張領域６１ａ及びソースコンタクト領域６２ａとゲート電極７ｃとの位置関係と同様であるので、重複した説明を省略する。

【0041】

図２に示すように、耐圧構造部１０２において、ドリフト層２の上面側には第２導電型（ｐ型）の電界緩和領域９ａが複数選択的に設けられている。図２に示す例では、ドリフト層２の上面側には電界緩和領域９ａが３つ設けられている。電界緩和領域９ａは、図示を省略するが、平面視で同心リング状のガードリング（フィールドリミティングリング）である。電界緩和領域９ａ同士の間は、ドリフト層２により分離されている。電界緩和領域９ａの下面は、ドリフト層２の上面に接している。電界緩和領域９ａは、例えば、ドリフト層２及び第２炭化珪素層１５にアルミニウム等のｐ型不純物をイオン注入したＳｉＣからなる領域である。

【0042】

電界緩和領域９ａは、深さ方向に第２炭化珪素層１５と第１炭化珪素層１４とに亘って設けられている。電界緩和領域９ａのうち、第１炭化珪素層１４に設けられた部分を第１部分９１ａと呼び、第２炭化珪素層１５に設けられた部分を第２部分９２ａと呼ぶ。第１部分９１ａと第２部分９２ａとの間は、境界面Ｓにより画されている。第２部分９２ａの深さ方向に沿った寸法は、第２炭化珪素層１５と同じである。第１部分９１ａは、例えば、その不純物濃度が埋込領域８１ａ，８１ｂの不純物濃度と同程度のｐ型である。第２部分９２ａは、例えば、その不純物濃度が、ベースコンタクト領域８２ａ，８２ｂと同程度のｐ^＋型である。

【0043】

耐圧構造部１０２において、ドリフト層２の上面側最外周には第１導電型（ｎ^＋型）のチャネルストッパ領域６ｃが設けられている。チャネルストッパ領域６ｃは、平面視で耐圧構造部１０２の外周を一巡するように設けられ、その下面は、ドリフト層２の上面に接している。チャネルストッパ領域６ｃのうち、第１炭化珪素層１４に設けられた部分を第１部分６ｃ１と呼び、第２炭化珪素層１５に設けられた部分を第２部分６ｃ２と呼ぶ。第１部分６ｃ１と第２部分６ｃ２との間は、境界面Ｓにより画されている。チャネルストッパ領域６ｃは、例えば、ドリフト層２及び第２炭化珪素層１５にｎ型不純物をイオン注入した３Ｃ－ＳｉＣからなる領域である。第１部分６ｃ１及び第２部分６ｃ２の不純物濃度は、例えば、ソース領域６ａ，６ｂの不純物濃度と同程度である。

【0044】

領域１０３において、ドリフト層２の上面側には第２導電型（ｐ型）のリング領域９ｂが選択的に設けられている。リング領域９ｂの下面は、ドリフト層２の上面に接している。リング領域９ｂは、例えば、ドリフト層２にｐ型不純物をイオン注入したＳｉＣからなる領域である。リング領域９ｂは、図示を省略するが、平面視で活性部１０１の縁部を囲うリング状の部分である。

【0045】

リング領域９ｂは、深さ方向に第２炭化珪素層１５と第１炭化珪素層１４とに亘って設けられている。リング領域９ｂのうち、第１炭化珪素層１４に設けられた部分を第１部分９１ｂと呼び、第２炭化珪素層１５に設けられた部分を第２部分９２ｂと呼ぶ。第１部分９１ｂと第２部分９２ｂとの間は、境界面Ｓにより画されている。第２部分９２ｂの深さ方向に沿った寸法は、第２炭化珪素層１５と同じである。第１部分９１ｂは、例えば、その不純物濃度が埋込領域８１ａ，８１ｂの不純物濃度と同程度のｐ型である。第２部分９２ｂは、例えば、その不純物濃度がベースコンタクト領域８２ａ，８２ｂと同程度のｐ^＋型である。

【0046】

ゲート電極７ｃの上面側、領域１０３の上面側、及び耐圧構造部１０２の上面側には、絶縁膜１０が選択的に設けられている。耐圧構造部１０２において、絶縁膜１０は電界緩和領域９ａの上面に設けられている。より具体的には、絶縁膜１０は、電界緩和領域９ａの第２部分９２ａを覆う位置に設けられている。絶縁膜１０は、例えば硼素（Ｂ）及び燐（Ｐ）を添加したシリコン酸化膜（ＢＰＳＧ膜）、燐（Ｐ）を添加したシリコン酸化膜（ＰＳＧ膜）、「ＮＳＧ」と称される燐（Ｐ）や硼素（Ｂ）を含まないノンドープのシリコン酸化膜、硼素（Ｂ）を添加したシリコン酸化膜（ＢＳＧ膜）、シリコン窒化膜（Ｓｉ_３Ｎ_４膜）等の単層膜や、これらの積層膜で構成されている。絶縁膜１０には、ソース領域６ａ，６ｂ及びベースコンタクト領域８２ａ，８２ｂの上面を露出するようにコンタクトホール１０ａ，１０ｂが設けられている。また、絶縁膜１０には、リング領域９ｂの上面、より具体的には第２部分９２ｂの上面を露出するようにコンタクトホール１０ｃが設けられている。

【0047】

絶縁膜１０と、コンタクトホール１０ａ，１０ｂから露出したソース領域６ａ，６ｂ及びベースコンタクト領域８２ａ，８２ｂの上面と、コンタクトホール１０ｃから露出したリング領域９ｂの上面と、を覆うように第１主電極（ソース電極）（１１，１２）が設けられている。ソース電極（１１，１２）は、下層のバリアメタル層１１と、上層のソース配線電極１２を備える。例えば、バリアメタル層１１は、例えば窒化チタン（ＴｉＮ）、チタン（Ｔｉ）、又はＴｉを下層としたＴｉＮ／Ｔｉの積層構造等の金属で構成されている。バリアメタル層１１は、ソースコンタクト領域６２ａ，６２ｂの上面及びベースコンタクト領域８２ａ，８２ｂの上面に直接接し、ソースコンタクト領域６２ａ，６２ｂ及びベースコンタクト領域８２ａ，８２ｂと低抵抗でオーミック接触している。また、バリアメタル層１１は、リング領域９ｂの第２部分９２ｂに直接接し、第２部分９２ｂと低抵抗でオーミック接触している。また、電界緩和領域９ａは、第２部分９２ａの上面が絶縁膜１０に覆われているので、バリアメタル層１１には接触していない。

【0048】

ソース配線電極１２は、バリアメタル層１１を介してソース領域６ａ，６ｂ、ベースコンタクト領域８２ａ，８２ｂ、及びリング領域９ｂに電気的に接続されている。ソース配線電極１２は、ゲート電極７ｃに電気的に接続されるゲート配線電極（図示省略）と分離して設けられている。ソース配線電極１２は、例えばアルミニウム（Ａｌ）、アルミニウム－シリコン（Ａｌ－Ｓｉ）、アルミニウム－銅（Ａｌ－Ｃｕ）、銅（Ｃｕ）等の金属で構成されている。

【0049】

ドリフト層２の下面側には、ドリフト層２より高不純物濃度の第１導電型（ｎ^＋型）の第２主領域（ドレイン領域）１が設けられている。ドレイン領域１は、例えば４Ｈ－ＳｉＣからなる半導体基板（ＳｉＣ基板）で構成されている。ドレイン領域１の不純物濃度は、例えば１×１０^１８ｃｍ^－３以上、３×１０^２０ｃｍ^－３以下程度である。ドレイン領域１の厚さは、例えば３０μｍ以上、５００μｍ以下程度である。なお、ドリフト層２とドレイン領域１との間には、ドリフト層２より高不純物濃度で、且つドレイン領域１より
低不純物濃度のｎ型のバッファ層である、転位変換層や再結合促進層が設けられていてもよい。

【0050】

ドレイン領域１の下面側には、第２主電極（ドレイン電極）１３が設けられている。ドレイン電極１３としては、例えば金（Ａｕ）からなる単層膜や、ドレイン領域１側からチタン（Ｔｉ）、ニッケル（Ｎｉ）、Ａｕの順で積層された金属膜が使用可能であり、更にその最下層にモリブデン（Ｍｏ）、タングステン（Ｗ）等の金属膜を積層してもよい。また、ドレイン領域１とドレイン電極１３との間にオーミック接触のためのニッケルシリサイド（ＮｉＳｉ_ｘ）膜等のドレインコンタクト層が設けられてもよい。

【0051】

第１実施形態に係るＳｉＣ半導体装置の動作時は、ソース電極（１１，１２）をアース電位として、ドレイン電極１３に正電圧を印加し、ゲート電極７ｃに閾値以上の正電圧を印加すると、ベース領域５ａ，５ｂのトレンチ７ａの側面側に反転層（チャネル）が形成されてオン状態となる。オン状態では、ドレイン電極１３からドレイン領域１、ドリフト層２、電流拡散層３、ベース領域５ａ，５ｂの反転層及びソース領域６ａ，６ｂを経由してソース電極（１１，１２）へ電流が流れる。一方、ゲート電極７ｃに印加される電圧が閾値未満の場合、ベース領域５ａ，５ｂに反転層が形成されないため、オフ状態となり、ドレイン電極１３からソース電極（１１，１２）へ電流が流れない。

【0052】

第１実施形態に係るＳｉＣ半導体装置によれば、ソース領域６ａ，６ｂをソース拡張領域６１ａ及びソースコンタクト領域６２ａの２層構造とし、ソース電極（１１，１２）と接する上層のソース拡張領域６１ａが３Ｃ－ＳｉＣを含むことにより、ニッケル（Ｎｉ）シリサイド等のシリサイド層を形成せずに、ソースコンタクト領域６２ａがソース電極（１１，１２）と低抵抗でオーミック接触することができる。よって、シリサイド層を形成した場合と比較して、シリサイド層の剥離等の課題を抑制することができる。

【0053】

また、図４に示すように、仮に、３Ｃ－ＳｉＣを含むソース領域６ｘを単層構造で形成し、ソース領域６ｘがゲート絶縁膜７ｂを介してゲート電極７ｃと対向する場合を考える。この場合、ソース領域６ｘが３Ｃ－ＳｉＣを含むため、ソース領域６ｘがソース電極（１１，１２）とオーミック接触することはできる。しかし、３Ｃ－ＳｉＣは４Ｈ－ＳｉＣと比較して結晶欠陥が多く、表面の凹凸も大きいため、ゲート電極７ｃとソース領域６ｘの間にリーク電流ｉが流れてしまう恐れがある。

【0054】

これに対して、第１実施形態に係るＳｉＣ半導体装置１００によれば、図３に示すように、ゲート電極７ｃのゲート絶縁膜７ｂと接する位置の上面７ｄを、第１炭化珪素層１４と第２炭化珪素層１５との境界面Ｓより深くし、且つソース拡張領域６１ａの下面６１ｘより浅くする。これにより、ソース領域６ａのうちの結晶欠陥が少ない第１炭化珪素層１４に設けられたソース拡張領域６１ａがゲート絶縁膜７ｂを介してゲート電極７ｃと対向し、ソース領域６ａのうちの結晶欠陥が多い第２炭化珪素層１５に設けられたソースコンタクト領域６２ａがゲート絶縁膜７ｂを介してゲート電極７ｃと対向しない。よって、ソース領域６ａとゲート電極７ｃとの間のリーク電流の発生を抑制可能となる。

【0055】

また、従来から、六方晶単結晶の炭化珪素基板にリンをイオン注入することでアモルファス層を形成し、熱処理することでアモルファス層を立方晶単結晶のｎ型炭化珪素に再結晶化させる場合があった。しかし、不純物をイオン注入した場合、ＳｉＣ内の不純物濃度の高い領域と低い領域との境界は曖昧であった。そのため、熱処理後のＳｉＣ内において、３Ｃ－ＳｉＣを含む領域と３Ｃ－ＳｉＣを殆ど含まない領域との境界が曖昧になる場合があった。また、プレーナ型のＳｉＣ半導体装置ではＳｉＣ上面にゲート電極を有しているが、トレンチ型のＳｉＣ半導体装置では、ゲート電極がトレンチ内部において深さ方向（厚み方向）に沿って設けられる。そのため、深さ方向に沿って、コンタクト抵抗を抑制するための３Ｃ－ＳｉＣを含む領域と、４Ｈ－ＳｉＣの領域とを作り分ける必要があった。一般的に、不純物のイオン注入は、深さ方向の不純物濃度の制御の方が横方向の不純物濃度の制御より難しい。より具体的には、横方向の不純物濃度の制御は、例えばマスクパターンを用いて制御可能である。これに対して、深さ方向の不純物濃度の制御は、不純物のドーズ量と加速エネルギーとの調整になるため、深さ方向の不純物濃度の制御は、横方向の不純物濃度の制御より難しい。そのため、トレンチ型のＳｉＣ半導体装置では、３Ｃ－ＳｉＣを含む領域と３Ｃ－ＳｉＣを殆ど含まない領域との境界を特定することが容易ではない場合があり、リーク電流ｉを抑制するためにマージンを多めに見積もり、ゲート電極７ｃのソースコンタクト領域６２ａの上面からの落ち込み量ｄ０を多めに設定する場合があった。このように、デバイス設計の自由度が低下する場合があった。

【0056】

これに対して、第１実施形態に係るＳｉＣ半導体装置１００は、４Ｈ構造の炭化珪素を含む第１炭化珪素層１４と、第１炭化珪素層１４の上面に積層され、且つ３Ｃ－ＳｉＣを含む炭化珪素からなる第２炭化珪素層１５と、の積層構造を有するので、３Ｃ－ＳｉＣを含む領域と、主に４Ｈ構造の炭化珪素からなる領域との境界が、境界面Ｓにより明確になる。そして、境界面Ｓより深い領域では、３Ｃ－ＳｉＣと４Ｈ－ＳｉＣとの混晶を含まない、若しくはたとえ３Ｃ－ＳｉＣと４Ｈ－ＳｉＣとの混晶を含んでいたとしても、僅かであることが分かるので、ゲート電極７ｃのゲート絶縁膜７ｂと接する位置の上面７ｄを、境界面Ｓより深い位置に設けるよう設計すれば良い。これにより、マージンを多めに見積もることなくリーク電流ｉを抑制することができ、デバイス設計の自由度が低下するのを抑制できる。

【0057】

＜ＳｉＣ半導体装置の製造方法＞
次に、第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明する。なお、以下に述べるＳｉＣ半導体装置の製造方法は一例であり、特許請求の範囲に記載した趣旨の範囲であれば、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。

【0058】

まず、図５に示すように、窒素（Ｎ）等のｎ型不純物が添加されたｎ^＋型の４Ｈ－ＳｉＣの半導体基板（ＳｉＣ基板）１を用意する。ＳｉＣ基板１の上面は、例えば｛０００１｝面から３度～８度のオフ角を有する。そして、ＳｉＣ基板１の上面に、Ｎ等のｎ型不純物が添加され、ＳｉＣ基板１より低不純物濃度のｎ^－型の４Ｈ－ＳｉＣからなるドリフト層２をエピタキシャル成長させる。これにより、第１炭化珪素層１４を得る。

【0059】

次に、図６に示すように、フォトリソグラフィ技術を用いてドリフト層２の上面に、フォトレジスト膜からなるマスクパターン２０を形成する。そして、マスクパターン２０をイオン注入用マスクとして用いて、ドリフト層２の上部に、窒素（Ｎ）等のｎ型不純物のイオン注入することにより４Ｈ－ＳｉＣからなるｎ型の電流拡散層３を形成する。その後、マスクパターン２０を除去する。なお、マスクパターン２０は、例えば酸化膜からなるハードマスクパターンであっても良い。

【0060】

次に、図７に示すように、ドリフト層２の上面に、フォトレジスト膜からなるマスクパターン２１を形成する。そして、マスクパターン２１をイオン注入用マスクとして用いて、アルミニウム（Ａｌ）等のｐ型不純物を選択的にイオン注入してゲート底部保護領域４を選択的に形成する。この場合のアルミニウムのイオン注入は、深い領域への注入となる為、例えば、７８０ｋｅＶ以上９６０ｋｅＶ以下の高加速エネルギーで行われる。その後、マスクパターン２１を除去する。

【0061】

次に、図８に示すように、ドリフト層２の上面に、フォトレジスト膜からなるマスクパターン２２を形成する。そして、マスクパターン２２をイオン注入用マスクとして用いて燐（Ｐ）や窒素（Ｎ）等のｎ型不純物を選択的にイオン注入する。イオン注入時のドーズ量は、例えば２×１０^１５ｃｍ^－２未満程度となるように設定する。この結果、第１炭化珪素層１４では、活性部１０１におけるドリフト層２の上面側にｎ^＋型のソース拡張領域６１が選択的に形成され、耐圧構造部１０２におけるドリフト層２の上面側にｎ^＋型の第１部分６ｃ１が形成される。その後、マスクパターン２２を除去する。なお、マスクパターン２２は、例えば酸化膜からなるハードマスクパターンであっても良い。

【0062】

次に、図９に示すように、ドリフト層２の上面に、フォトレジスト膜からなるマスクパターン２３を形成する。そして、マスクパターン２３をイオン注入用マスクとして用いてアルミニウム（Ａｌ）等のｐ型不純物を選択的にイオン注入する。この結果、電流拡散層３に、図９に示すように、活性部１０１における電流拡散層３の上面側でソース拡張領域６１の下面側に、ベース領域５が選択的に形成される。このベース領域５が、p型不純物で形成される領域の中で、最も不純物濃度が低い領域となる。その後、マスクパターン２３を除去する。なお、マスクパターン２３は、例えば酸化膜からなるハードマスクパターンであっても良い。

【0063】

次に、図１０に示すように、第２炭化珪素層１５を形成するために、ＳｉＣからなるアモルファス膜１５ａを第１炭化珪素層１４の上面に成膜する。アモルファス膜１５ａは、Ｎ等のｎ型不純物が添加されたｎ^－型のＳｉＣであり、そのｎ型不純物の濃度はドリフト層２と同程度である。アモルファス膜１５ａは、プラズマエンハンスドＣＶＤ（プラズマエンハンスド化学気相成長法）、又はスパッタリング法により成膜される。プラズマエンハンスド化学気相成長法によるアモルファス膜１５ａの成膜は、例えば３００℃以上、６５０℃以下程度の温度で行われる。スパッタリング法によるアモルファス膜１５ａの成膜は、プラズマエンハンスド化学気相成長法の場合より低温で行うことができ、例えば室温で行うことができる。

【0064】

次に、図１１に示すように、アモルファス膜１５ａの上面に、フォトレジスト膜からなるマスクパターン２４を形成する。マスクパターン２４は、ソース拡張領域６１及び第１部分６ｃ１がと重なる位置に開口を有する。そして、マスクパターン２４をイオン注入用マスクとして用いて燐（Ｐ）や窒素（Ｎ）等のｎ型不純物を選択的にイオン注入する。イオン注入時のドーズ量は、例えばソース拡張領域６１及び第１部分６ｃ１を形成した際のドーズ量と同程度となるように設定する。この結果、ソース拡張領域６１の上面側のアモルファス膜１５ａに、ｎ^＋型のソースコンタクト領域６２が選択的に形成され、第１部分６ｃ１の上面側にｎ^＋型の第２部分６ｃ２が形成される。ソース拡張領域６１及びソースコンタクト領域６２がソース領域６を構成し、第１部分６ｃ１及び第２部分６ｃ２がチャネルストッパ領域６ｃを構成する。その後、マスクパターン２４を除去する。なお、マスクパターン２４は、例えば酸化膜からなるハードマスクパターンであっても良い。

【0065】

次に、図１２に示すように、埋込領域８１ａ，８１ｂ、ベースコンタクト領域８２ａ，８２ｂ、電界緩和領域９ａ、及びリング領域９ｂを形成する。より具体的には、埋込領域８１ａ，８１ｂ及びベースコンタクト領域８２ａ，８２ｂを形成する工程のイオン注入と、電界緩和領域９ａ及びリング領域９ｂを形成する工程のイオン注入と、を同時に行う。まず、フォトリソグラフィ技術を用いて、アモルファス膜１５ａの上面に、フォトレジスト膜からなるマスクパターン２５を形成する。なお、マスクパターン２５は、例えば酸化膜からなるハードマスクパターンであっても良い。マスクパターン２５は、活性部１０１においてベースコンタクト領域８２ａ，８２ｂを形成する位置に開口を有し、耐圧構造部１０２において電界緩和領域９ａを形成する位置に開口を有し、領域１０３においてリング領域９ｂを形成する位置に開口を有する。

【0066】

そして、マスクパターン２５をイオン注入用マスクとして用いて、アルミニウム（Ａｌ）等のｐ型不純物を選択的にイオン注入する。イオン注入を多段で行うことにより、ＳｉＣの上面側の不純物濃度をそれより深い位置より高くする。例えば、ＳｉＣの上面側に近い領域では、ドーズ量を、例えば２×１０^１５ｃｍ^－２未満程度となるように設定する。また、ＳｉＣの上面側から離れた深い領域では、ドーズ量を、上述の値より小さくすれば良い。この結果、第１炭化珪素層１４では、活性部１０１における電流拡散層３の上面側に、ベース領域５に接するように埋込領域８１ａ，８１ｂが形成される。そして、埋込領域８１ａ，８１ｂの上面側のアモルファス膜１５ａに、ソース領域６に接するように、ベースコンタクト領域８２ａ，８２ｂが形成される。

【0067】

また、耐圧構造部１０２においては、電界緩和領域９ａが形成される。より具体的には、第１炭化珪素層１４では、電流拡散層３の上面側に電界緩和領域９ａの第１部分９１ａが形成され、第１部分９１ａの上面側のアモルファス膜１５ａに、第２部分９２ａが形成される。そして、領域１０３においては、リング領域９ｂが形成される。より具体的には、第１炭化珪素層１４では、電流拡散層３の上面側にリング領域９ｂの第１部分９１ｂが形成され、第１部分９１ｂの上面側のアモルファス膜１５ａに、第２部分９２ｂが形成される。その後、マスクパターン２５を除去する。

【0068】

次に、活性化アニール（熱処理）工程を行う。この活性化アニール工程では、例えば１４００℃以上、１９００℃以下程度で活性化アニールを行うことにより、ゲート底部保護領域４、ベース領域５、ソース領域６、埋込領域８１ａ，８１ｂ、及びベースコンタクト領域８２ａ，８２ｂ、電界緩和領域９ａ、リング領域９ｂ等にそれぞれイオン注入されたｐ型不純物又はｎ型不純物を一斉に活性化させる。また、アモルファス膜１５ａは、例えば１２００℃以上の温度で熱処理されることにより再結晶化され、その少なくとも一部が３Ｃ－ＳｉＣになる。そのため、上述の活性化アニールを行うことにより、アモルファス膜１５ａを再結晶化させて第２炭化珪素層１５を得ることができる。すなわち、アモルファス膜１５ａを再結晶化させる熱処理を別途行わなくても良い。これにより、第２炭化珪素層１５に形成されたソースコンタクト領域６２、ベースコンタクト領域８２ａ，８２ｂ、及び第２部分９２ａ，９２ｂ，６ｃ２それぞれの少なくとも一部が３Ｃ－ＳｉＣとなる。そして、第１炭化珪素層１４に形成されたソース拡張領域６１、埋込領域８１ａ，８１ｂ、第１部分９１ａ，９１ｂ，６ｃ１は、活性化アニールの後も４Ｈ－ＳｉＣのままである。

【0069】

なお、ここではすべてのイオン注入工程の後に一括して１回の活性化アニールを行う場合を例示するが、各イオン注入工程後に個別に複数回の活性化アニールを行ってもよい。また、イオン注入工程は、順を入れ替えてもよい場合がある。また、活性化アニールの前に、カーボン（Ｃ）からなるキャップ膜を成膜し、キャップ膜で被覆した状態で活性化アニールを行い、活性化アニールの後にキャップ膜を除去してもよい。

【0070】

次に、図１３に示すように、トレンチ形成工程を行う。このトレンチ形成工程では、フォトリソグラフィ技術、ドライエッチング技術、及びＣＶＤ技術等を用いて、例えば酸化膜からなるハードマスクパターンをＳｉＣの上面に形成する。ハードマスクパターンは、トレンチを形成する位置に開口を有する。そしてハードマスクパターンをエッチング用マスクとして用いて、反応性イオンエッチング（ＲＩＥ）等のドライエッチング技術により、ソース領域６の上面から深さ方向にトレンチ７ａを選択的に形成する。なお、ハードマスクパターンの代わりに、フォトレジスト膜をエッチング用マスクとして用いてもよい。トレンチ７ａは、ソース領域６及びベース領域５を貫通し、更に電流拡散層３の上部を掘り込み、ゲート底部保護領域４に達する。ソース領域６はソース領域６ａ，６ｂに分割され、ベース領域５はベース領域５ａ，５ｂに分割される。その後、エッチング用マスクを除去する。

【0071】

次に、ゲート絶縁膜／ゲート電極形成工程を行う。このゲート絶縁膜／ゲート電極形成工程では、ＣＶＤ技術、高温酸化（ＨＴＯ）法又は熱酸化法等により、トレンチ７ａの下面及び側面に、ゲート絶縁膜７ｂを形成する。次に、ＣＶＤ技術等により、トレンチ７ａの内側を埋め込むように、燐（Ｐ）やボロン（Ｂ）等の不純物を高濃度で添加したポリシリコン層（ドープドポリシリコン層）を堆積する。その後、フォトリソグラフィ技術及びドライエッチングにより、ポリシリコン層の一部及びゲート絶縁膜７ｂの一部を選択的に除去する。この結果、図１３に示すように、ゲート絶縁膜７ｂ及びゲート電極７ｃからなる絶縁ゲート型電極構造（７ｂ，７ｃ）が形成される。より具体的には、ゲート電極７ｃのゲート絶縁膜７ｂに接する位置の上面が、第２炭化珪素層１５と第１炭化珪素層１４との境界面Ｓより深い位置になるまで、ポリシリコン層をエッチバックする。

【0072】

次に、図１４に示すように、ＣＶＤ技術等により、ＳｉＣの上面に絶縁膜１０を堆積する。そして、フォトリソグラフィ技術及びドライエッチング技術等により、絶縁膜１０の一部を選択的に除去し、絶縁膜１０にソース領域６ａ，６ｂ及びベースコンタクト領域８２ａ，８２ｂの上面を露出するコンタクトホール１０ａ，１０ｂを開口する。また、リング領域９ｂの上面を露出するコンタクトホール１０ｃを開口する。その後、絶縁膜１０を平坦化するための熱処理（リフロー）を行ってもよい。

【0073】

次に、スパッタリング技術又は蒸着法等により、絶縁膜１０の上面及び側面と、ソース領域６ａ，６ｂ、ベースコンタクト領域８２ａ，８２ｂ、及びリング領域９ｂの上面を覆うように、バリアメタル層１１及びソース配線電極１２を順次形成し、図２に示すソース電極（１１，１２）を形成する。バリアメタル層１１は、ソース領域６ａ，６ｂ、ベースコンタクト領域８２ａ，８２ｂ、及びリング領域９ｂと接触する。バリアメタル層１１は、ソース領域６ａ，６ｂ、ベースコンタクト領域８２ａ，８２ｂ、及びリング領域９ｂと低抵抗でオーミック接触する。

【0074】

次に、研削又は化学機械研磨（ＣＭＰ）等により、ＳｉＣ基板１を下面側から薄化して厚さを調整することにより、ドレイン領域１とする。次に、スパッタリング法又は蒸着法等により、ドレイン領域１の下面の全面に金（Ａｕ）等からなるドレイン電極１３（図２参照）を形成する。このようにして、図２に示したＳｉＣ半導体装置が完成する。

【0075】

従来から、六方晶単結晶の炭化珪素基板にリンをイオン注入することでアモルファス層を形成し、熱処理することでアモルファス層を立方晶単結晶のｎ型炭化珪素に再結晶化させる場合があった。しかし、不純物をイオン注入した場合、ＳｉＣ内の不純物濃度の高い領域と低い領域との境界は曖昧であった。そのため、熱処理後のＳｉＣにおいて、３Ｃ－ＳｉＣを含む領域と、４Ｈ－ＳｉＣの領域との境界が曖昧になる場合があった。特に、トレンチ型のＳｉＣ半導体装置では、深さ方向に沿って、コンタクト抵抗を抑制するための３Ｃ－ＳｉＣを含む領域と、４Ｈ－ＳｉＣの領域とを作り分ける必要があるが、不純物をイオン注入することにより３Ｃ－ＳｉＣを形成した場合、３Ｃ－ＳｉＣを含む領域と３Ｃ－ＳｉＣを殆ど含まない領域との境界が曖昧になる場合があった。そのため、トレンチ型のＳｉＣ半導体装置では、３Ｃ－ＳｉＣを含む領域と３Ｃ－ＳｉＣを殆ど含まない領域との境界を特定することが容易ではない場合があり、リーク電流ｉを抑制するためにマージンを多めに見積もり、ゲート電極７ｃのソースコンタクト領域６２ａの上面からの落ち込み量ｄ０を多めに設定する場合があった。このように、デバイス設計の自由度が低下する場合があった。

【0076】

これに対して、第１実施形態に係るＳｉＣ半導体装置１００の製造方法は、４Ｈ構造の炭化珪素を含み且つ第１導電型のドリフト層２を含む第１炭化珪素層１４を形成する（準備する）工程と、３Ｃ構造の炭化珪素を含む第２炭化珪素層１５を、第１炭化珪素層１４の上面に積層する工程と、を有する。すなわち、本技術では第１炭化珪素層１４を成膜方式により形成しているので、３Ｃ－ＳｉＣを含む領域と、主に４Ｈ構造の炭化珪素からなる領域との境界が、境界面Ｓにより明確になる。そして、境界面Ｓより深い領域では、３Ｃ－ＳｉＣと４Ｈ－ＳｉＣとの混晶を含まない、若しくはたとえ３Ｃ－ＳｉＣと４Ｈ－ＳｉＣとの混晶を含んでいたとしても、僅かであることが分かるので、ゲート電極７ｃのゲート絶縁膜７ｂと接する位置の上面７ｄを、境界面Ｓより深い位置に設けるよう設計することができる。これにより、マージンを多めに見積もることなくリーク電流ｉを抑制することができ、デバイス設計の自由度が低下するのを抑制できる。

【0077】

また、不純物を４Ｈ－ＳｉＣにイオン注入してアモルファス化し、その後熱処理を行うことにより３Ｃ－ＳｉＣを形成する場合（以下、イオン注入により３Ｃ－ＳｉＣを形成する場合と呼ぶ）、高価な装置を用いる必要があった。より具体的には、４Ｈ－ＳｉＣをアモルファス化するためには、高濃度で不純物をイオン注入する必要があり、高価なイオン注入装置の稼働時間を増加させる必要があった。

【0078】

これに対して、第１実施形態に係るＳｉＣ半導体装置１００の製造方法では、プラズマエンハンスド化学気相成長法、又はスパッタリング法によりアモルファス膜１５ａを第１炭化珪素層１４の上面に直接成膜するので、イオン注入装置より安価な装置で形成することができる。

【0079】

また、イオン注入により３Ｃ－ＳｉＣを形成する場合では、後に３Ｃ化する部分の４Ｈ－ＳｉＣを予め形成しておく必要があった。そして、４Ｈ－ＳｉＣの形成は、熱ＣＶＤ（熱化学気相成長法）装置を用いて、例えば１６００℃程度の高温でエピタキシャル成長させる必要があった。

【0080】

これに対して、第１実施形態に係るＳｉＣ半導体装置１００の製造方法では、イオン注入により３Ｃ－ＳｉＣを形成する場合より低温でアモルファス膜１５ａを成膜できる。より具体的には、プラズマエンハンスド化学気相成長法によるアモルファス膜１５ａの成膜は、例えば３００℃以上、６５０℃以下程度の温度で行うことができる。そして、スパッタリング法によるアモルファス膜１５ａの成膜は、プラズマエンハンスド化学気相成長法の場合より低温で行うことができ、例えば室温で行うことができる。このように、第１実施形態に係るＳｉＣ半導体装置１００の製造方法では、イオン注入により３Ｃ－ＳｉＣを形成する場合より、処理温度を低くすることができるので、製造コストを抑制することができる。また、アモルファス膜１５ａは、例えば１２００℃以上の温度で熱処理されることにより再結晶化されるので、ＳｉＣにイオン注入されたｐ型不純物又はｎ型不純物を活性化させる際に、一緒に再結晶化させることができる。アモルファス膜１５ａを再結晶化させる熱処理を別途行わなくても良く、製造コストを抑制することができる。

【0081】

（第１実施形態の変形例１）
上述の第１実施形態に係るＳｉＣ半導体装置の製造方法では、図１０に示すように、第２炭化珪素層１５を形成するために、ＳｉＣからなるアモルファス膜１５ａを第１炭化珪素層１４の上面に成膜し、その後熱処理によりアモルファス膜１５ａを再結晶化していたが、本技術はこれには限定されない。第１実施形態の変形例１に係るＳｉＣ半導体装置の製造方法では、図１０において、第１炭化珪素層１４の上面に、アモルファス膜１５ａに代えて、３Ｃ－ＳｉＣを含む第２炭化珪素層１５を直接成膜しても良い。その場合、第２炭化珪素層１５は、熱ＣＶＤ法（熱化学気相成長法）により成膜される。

【0082】

第１実施形態の変形例１に係るＳｉＣ半導体装置の製造方法であっても、上述の第１実施形態の場合と同様の効果が得られる。より具体的には、３Ｃ－ＳｉＣを含む第２炭化珪素層１５の成膜は、イオン注入装置より安価な装置で行うことができる。また、第２炭化珪素層１５を熱ＣＶＤ法により成膜する際の処理温度は、例えば８００℃以上、１１００℃以下程度であり、アモルファス膜１５ａの成膜温度より高くなるものの、イオン注入により３Ｃ－ＳｉＣを形成する場合の処理温度より低い。そのため、イオン注入により３Ｃ－ＳｉＣを形成する場合より製造コストを抑制することができる。なお、上述以外の製造法は、第１実施形態で説明した製造方法と同じであるので、説明を省略する。第１実施形態の変形例１に係るＳｉＣ半導体装置の製造方法では、３Ｃ－ＳｉＣを含む第２炭化珪素層１５を直接成膜するので、３Ｃ化するための熱処理を必要としない。

【0083】

（その他の実施形態）
上記のように、本開示の第１実施形態を記載したが、この開示の一部をなす論述及び図面は本開示を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。

【0084】

例えば、第１実施形態に係る半導体装置としてＭＯＳＦＥＴを例示したが、ｎ^＋型のドレイン領域１の代わりにｐ^＋型のコレクタ領域を設けた構成の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）にも適用可能である。また、ＩＧＢＴ単体以外にも、逆導通型ＩＧＢＴ（ＲＣ－ＩＧＢＴ）や、逆阻止絶縁ゲート型バイポーラトランジスタ（ＲＢ－ＩＧＢＴ）にも適用可能である。

【0085】

また、第１実施形態において、電界緩和領域９ａがガードリングであるとして説明したが、ＪＴＥ構造であっても良い。

【0086】

また、第１実施形態が開示する構成を、矛盾の生じない範囲で適宜組み合わせることができる。このように、本開示はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本開示の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

【符号の説明】

【0087】

１…ドレイン領域（ＳｉＣ基板）
２…ドリフト層
３…電流拡散層
３ａ，３ｂ…ｎ型層
４…ゲート底部保護領域
５…ベース領域
６，６ａ，６ｂ…ソース領域
６１，６１ａ，６１ｂ…ソース拡張領域
６１ｘ…下面
６２，６２ａ，６２ｂ…ソースコンタクト領域
６ｃ…チャネルストッパ領域
７ａ…トレンチ
７ｂ…ゲート絶縁膜
７ｃ…ゲート電極
７ｄ…上面
８１ａ，８１ｂ…埋込領域
８２ａ，８２ｂ…ベースコンタクト領域
９ａ…電界緩和領域
９ｂ…リング領域
９１ａ，９１ｂ，６ｃ１…第１部分
９２ａ，９２ｂ，６ｃ２…第２部分
９３ａ…第３部分
１０…絶縁膜
１０ａ，１０ｂ，１０ｃ…コンタクトホール
１１…バリアメタル層
１２…ソース配線電極
１３…ドレイン電極
１４…第１炭化珪素層
１５…第２炭化珪素層
１５ａ…アモルファス膜
Ｓ…境界面

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】