知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024164589
(43)【公開日】2024-11-27
(54)【発明の名称】ＤＣ－ＤＣコンバータ
(51)【国際特許分類】
H02M 3/28 20060101AFI20241120BHJP
【ＦＩ】
H02M3/28 H
【審査請求】未請求
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2023080186
(22)【出願日】2023-05-15
(71)【出願人】
【識別番号】000003942
【氏名又は名称】日新電機株式会社
(74)【代理人】
【識別番号】110000338
【氏名又は名称】弁理士法人 ＨＡＲＡＫＥＮＺＯ ＷＯＲＬＤ ＰＡＴＥＮＴ ＆ ＴＲＡＤＥＭＡＲＫ
(72)【発明者】
【氏名】清水 健介
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA14
5H730BB27
5H730DD03
5H730EE04
5H730EE07
5H730EE57
5H730EE59
5H730FD01
5H730FD11
5H730FD31
(57)【要約】
【課題】低損失で様々な状況での送電を可能にすることを目的とする。
【解決手段】第１端子対（１３）に接続されたブリッジ回路（１０）と、第２端子対（２３）に接続されたブリッジ回路（２０）と、の間にトランス（Ｔｒ）を備えたＤＣ－ＤＣコンバータ（１）は、トランスについての換算電圧として表した第１端子対および第２端子対における端子間電圧のより大きくない方を第１電圧と称し、より小さくない方を第２電圧と称し、送電する電流、第１電圧および第２電圧に基づき、ブリッジ間位相差、第１レグ間位相差、および第２レグ間位相差を決定し、各スイッチング素子を制御する。
【選択図】図２
【解決手段】第１端子対（１３）に接続されたブリッジ回路（１０）と、第２端子対（２３）に接続されたブリッジ回路（２０）と、の間にトランス（Ｔｒ）を備えたＤＣ－ＤＣコンバータ（１）は、トランスについての換算電圧として表した第１端子対および第２端子対における端子間電圧のより大きくない方を第１電圧と称し、より小さくない方を第２電圧と称し、送電する電流、第１電圧および第２電圧に基づき、ブリッジ間位相差、第１レグ間位相差、および第２レグ間位相差を決定し、各スイッチング素子を制御する。
【選択図】図２
【特許請求の範囲】
【請求項1】
複数のスイッチング素子を含み、第１端子対の間に２つのレグを有したブリッジ回路と、
複数のスイッチング素子を含み、第２端子対の間に２つのレグを有したブリッジ回路と、
トランスを有し、前記２つのブリッジ回路の間に接続される変換部と、
前記２つのブリッジ回路の各スイッチング素子のスイッチングを制御する制御部と、を備えたＤＣ－ＤＣコンバータであって、
前記制御部は、
前記トランスについての換算電圧として表した、前記第１端子対および前記第２端子対における端子間電圧のうち、より大きくない方の端子間電圧を第１電圧Ｖｓｍａｌｌと称し、より小さくない方の端子間電圧を第２電圧Ｖｌａｒｇｅと称したとき、
前記第１端子対側から前記第２端子対側へと送電する電力または電流に応じて、前記第１電圧側の前記ブリッジ回路における前記レグ間の位相差である第１レグ間位相差φＬ＿ｌａｒｇｅを決定し、
前記第１レグ間位相差に、前記第１電圧の前記第２電圧に対する電圧比を乗じた値を、前記第２電圧側の前記ブリッジ回路におけるレグ間の位相差である第２レグ間位相差φＬ＿ｓｍａｌｌとして決定し、
前記第１端子対の前記端子間電圧Ｖａと、前記第２端子対の前記端子間電圧Ｖｂと、に基づいて、前記２つのブリッジ回路の間のブリッジ間位相差を決定し、
前記各スイッチング素子におけるデューティを一定として、決定した前記ブリッジ間位相差と前記第１レグ間位相差と前記第２レグ間位相差とに従って、前記各スイッチング素子のスイッチングを制御する、ＤＣ－ＤＣコンバータ。
複数のスイッチング素子を含み、第２端子対の間に２つのレグを有したブリッジ回路と、
トランスを有し、前記２つのブリッジ回路の間に接続される変換部と、
前記２つのブリッジ回路の各スイッチング素子のスイッチングを制御する制御部と、を備えたＤＣ－ＤＣコンバータであって、
前記制御部は、
前記トランスについての換算電圧として表した、前記第１端子対および前記第２端子対における端子間電圧のうち、より大きくない方の端子間電圧を第１電圧Ｖｓｍａｌｌと称し、より小さくない方の端子間電圧を第２電圧Ｖｌａｒｇｅと称したとき、
前記第１端子対側から前記第２端子対側へと送電する電力または電流に応じて、前記第１電圧側の前記ブリッジ回路における前記レグ間の位相差である第１レグ間位相差φＬ＿ｌａｒｇｅを決定し、
前記第１レグ間位相差に、前記第１電圧の前記第２電圧に対する電圧比を乗じた値を、前記第２電圧側の前記ブリッジ回路におけるレグ間の位相差である第２レグ間位相差φＬ＿ｓｍａｌｌとして決定し、
前記第１端子対の前記端子間電圧Ｖａと、前記第２端子対の前記端子間電圧Ｖｂと、に基づいて、前記２つのブリッジ回路の間のブリッジ間位相差を決定し、
前記各スイッチング素子におけるデューティを一定として、決定した前記ブリッジ間位相差と前記第１レグ間位相差と前記第２レグ間位相差とに従って、前記各スイッチング素子のスイッチングを制御する、ＤＣ－ＤＣコンバータ。
【請求項2】
前記制御部は、
前記ブリッジ間位相差は、前記第１端子対側の前記ブリッジ回路が前記第２端子対側の前記ブリッジ回路よりも進み位相の場合を正として、前記電圧比が大きくなるほど減少するように決定する、請求項１に記載のＤＣ－ＤＣコンバータ。
前記ブリッジ間位相差は、前記第１端子対側の前記ブリッジ回路が前記第２端子対側の前記ブリッジ回路よりも進み位相の場合を正として、前記電圧比が大きくなるほど減少するように決定する、請求項１に記載のＤＣ－ＤＣコンバータ。
【請求項3】
前記制御部は、
前記第１電圧Ｖｓｍａｌｌと前記第２電圧Ｖｌａｒｇｅの差異と、予め定められた設定電圧と、の差の前記設定電圧に対する比率を算出し、
前記第１端子対の前記端子間電圧Ｖａを用いた所定の関数によって算出された値と、前記比率との積から、前記２つのブリッジ回路の間のブリッジ間位相差を算出し、
更に、前記第１端子対の前記端子間電圧Ｖａが前記第２端子対の前記端子間電圧Ｖｂよりも大きい場合には、当該ブリッジ間位相差に対して、前記第１レグ間位相差φＬ＿ｌａｒｇｅと前記第２レグ間位相差φＬ＿ｓｍａｌｌとの差を減算することによって、前記ブリッジ間位相差を決定する、請求項１に記載のＤＣ－ＤＣコンバータ。
前記第１電圧Ｖｓｍａｌｌと前記第２電圧Ｖｌａｒｇｅの差異と、予め定められた設定電圧と、の差の前記設定電圧に対する比率を算出し、
前記第１端子対の前記端子間電圧Ｖａを用いた所定の関数によって算出された値と、前記比率との積から、前記２つのブリッジ回路の間のブリッジ間位相差を算出し、
更に、前記第１端子対の前記端子間電圧Ｖａが前記第２端子対の前記端子間電圧Ｖｂよりも大きい場合には、当該ブリッジ間位相差に対して、前記第１レグ間位相差φＬ＿ｌａｒｇｅと前記第２レグ間位相差φＬ＿ｓｍａｌｌとの差を減算することによって、前記ブリッジ間位相差を決定する、請求項１に記載のＤＣ－ＤＣコンバータ。
【請求項4】
前記設定電圧と、前記所定の関数とは、前記ＤＣ－ＤＣコンバータを動作させたときの各スイッチング素子における損失と、前記トランスにおける損失の合計が最小になるように定められている、請求項３に記載のＤＣ－ＤＣコンバータ。
【請求項5】
前記所定の関数は、数式（１）である、請求項３に記載のＤＣ－ＤＣコンバータ。
【数1】
【請求項6】
前記制御部は、前記レグ間位相差を、前記第１端子対側から前記第２端子対側へと送電する電力または電流を参照したフィードバック制御により決定する、請求項１に記載のＤＣ－ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はＤＣ－ＤＣコンバータに関する。
【背景技術】
【0002】
直流電力の送電に、デュアルアクティブブリッジ方式（以下、ＤＡＢと省略する）のＤＣ－ＤＣコンバータが広く用いられている。特許文献１には、ブリッジ回路を構成する各スイッチング素子にコンデンサを並列に接続することで、該コンデンサに循環電流を流すことによってＺＶＳ（Zero Volt Switching）する手法が開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２０－００５３３２号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、上述のような従来技術はコンデンサを必要とするために、装置の大型化につながる。また、大容量のコンバータになった場合に、大電流を吸収できるコンデンサが現実的に存在しない。
【0005】
さらに、循環電流を流してソフトスイッチングしているために、スイッチング損失を低減していても、導通損失が大きくなる。
【0006】
本発明の一態様は、低損失で様々な状況での送電を可能にすることを目的とする。
【課題を解決するための手段】
【0007】
上記の課題を解決するために、本発明の一態様に係るＤＣ－ＤＣコンバータは、複数のスイッチング素子を含み、第１端子対の間に２つのレグを有したブリッジ回路と、複数のスイッチング素子を含み、第２端子対の間に２つのレグを有したブリッジ回路と、トランスを有し、前記２つのブリッジ回路の間に接続される変換部と、前記２つのブリッジ回路の各スイッチング素子のスイッチングを制御する制御部と、を備えたＤＣ－ＤＣコンバータであって、前記制御部は、前記トランスについての換算電圧として表した、前記第１端子対および前記第２端子対における端子間電圧のうち、より大きくない方の端子間電圧を第１電圧Ｖｓｍａｌｌと称し、より小さくない方の端子間電圧を第２電圧Ｖｌａｒｇｅと称したとき、前記第１端子対側から前記第２端子対側へと送電する電力または電流に応じて、前記第１電圧側の前記ブリッジ回路における前記レグ間の位相差である第１レグ間位相差φＬ＿ｌａｒｇｅを決定し、前記第１レグ間位相差に、前記第１電圧の前記第２電圧に対する電圧比を乗じた値を、前記第２電圧側の前記ブリッジ回路におけるレグ間の位相差である第２レグ間位相差φＬ＿ｓｍａｌｌとして決定し、前記第１端子対の前記端子間電圧Ｖａと、前記第２端子対の前記端子間電圧Ｖｂと、に基づいて、前記２つのブリッジ回路の間のブリッジ間位相差を決定し、前記各スイッチング素子におけるデューティを一定として、決定した前記ブリッジ間位相差と前記第１レグ間位相差と前記第２レグ間位相差とに従って、前記各スイッチング素子のスイッチングを制御する。
【発明の効果】
【0008】
本発明の一態様によれば、低損失で様々な状況での送電を可能にできる。
【図面の簡単な説明】
【0009】
【図1】本実施形態に係るＤＣ－ＤＣコンバータの回路図である。
【図2】制御部の動作を示すブロック図である。
【図3】定格電圧動作における力行時のグラフである。
【図4】定格電圧動作における回生時のグラフである。
【図5】割合Ｖｄｉｆｆ＿ｒａｔｅが０の場合の、昇圧動作における力行時のグラフである。
【図6】割合Ｖｄｉｆｆ＿ｒａｔｅが０の場合の、昇圧動作における回生時のグラフである。
【図7】割合Ｖｄｉｆｆ＿ｒａｔｅが０．５の場合の、昇圧動作における力行時のグラフである。
【図8】割合Ｖｄｉｆｆ＿ｒａｔｅが０．５の場合の、昇圧動作における回生時のグラフである。
【図9】割合Ｖｄｉｆｆ＿ｒａｔｅが０の場合の、降圧動作における力行時のグラフである。
【図10】割合Ｖｄｉｆｆ＿ｒａｔｅが０の場合の、降圧動作における回生時のグラフである。
【図11】割合Ｖｄｉｆｆ＿ｒａｔｅが０．５の場合の、降圧動作における力行時のグラフである。
【図12】割合Ｖｄｉｆｆ＿ｒａｔｅが０．５の場合の、降圧動作における回生時のグラフである。
【発明を実施するための形態】
【0010】
〔実施形態〕
以下、本発明の一実施形態について、詳細に説明する。図１は、本実施形態に係るＤＣ－ＤＣコンバータ１の回路図である。ＤＣ－ＤＣコンバータ１は、１次側ブリッジ回路１０と、２次側ブリッジ回路２０と、変換部３０と、制御部４０と、を備える。
以下、本発明の一実施形態について、詳細に説明する。図１は、本実施形態に係るＤＣ－ＤＣコンバータ１の回路図である。ＤＣ－ＤＣコンバータ１は、１次側ブリッジ回路１０と、２次側ブリッジ回路２０と、変換部３０と、制御部４０と、を備える。
【0011】
（ＤＣ－ＤＣコンバータ１の構成）
１次側ブリッジ回路１０は、第１端子対１３に接続されている。第１端子対１３の電圧、すなわち、端子１３ａから端子１３ｂに向けた電圧は電圧Ｖ１である。なお、第１端子対１３には、電源または負荷が接続されていてもよい。また、端子１３ｂに流れ込む電流は電流Ｉ１である。
１次側ブリッジ回路１０は、第１端子対１３に接続されている。第１端子対１３の電圧、すなわち、端子１３ａから端子１３ｂに向けた電圧は電圧Ｖ１である。なお、第１端子対１３には、電源または負荷が接続されていてもよい。また、端子１３ｂに流れ込む電流は電流Ｉ１である。
【0012】
２次側ブリッジ回路２０は、第２端子対２３に接続されている。第２端子対２３の電圧、すなわち、端子２３ａから端子２３ｂに向けた電圧は電圧Ｖ２である。なお、第２端子対２３には、電源または負荷が接続されていてもよい。また、端子２３ｂに流れ込む電流は電流Ｉ２である。
【0013】
なお、電圧Ｖ１、電圧Ｖ２、電流Ｉ１、および電流Ｉ２は、制御部４０が取得する時間平均値であり、後述する制御に用いる。
【0014】
ここで、本明細書では、１次側ブリッジ回路１０から２次側ブリッジ回路２０へと電力が伝送されることを「力行」という表現を用い、２次側ブリッジ回路２０から１次側ブリッジ回路１０へと電力が伝送されることを「回生」という表現を用いる。また、１次側ブリッジ回路１０側を「１次側」、２次側ブリッジ回路２０側を「２次側」とも称する。「力行」は、出力電力Ｐｏｕｔ＞０となる。「回生」は、出力電力Ｐｏｕｔ＜０となる。
【0015】
１次側ブリッジ回路１０は、４つのスイッチング素子Ｓ１～Ｓ４が設けられたフルブリッジ回路に、コンデンサ素子Ｃ１が並列に接続されている回路である。１次側ブリッジ回路１０は、第１レグ１１と、第２レグ１２と、コンデンサ素子Ｃ１とにより構成されている。第１レグ１１は、スイッチング素子Ｓ１とスイッチング素子Ｓ２とが直列に接続されて構成される。第２レグ１２は、スイッチング素子Ｓ３とスイッチング素子Ｓ４とが直列に接続されて構成される。
【0016】
２次側ブリッジ回路２０は、４つのスイッチング素子Ｓ５～Ｓ８が設けられたフルブリッジ回路に、コンデンサ素子Ｃ２が並列に接続されている回路である。２次側ブリッジ回路２０は、第３レグ２１と、第４レグ２２と、コンデンサ素子Ｃ２とにより構成されている。第３レグ２１は、スイッチング素子Ｓ５とスイッチング素子Ｓ６とが直列に接続されて構成される。第４レグ２２は、スイッチング素子Ｓ７とスイッチング素子Ｓ８とが直列に接続されて構成される。
【0017】
スイッチング素子Ｓ１～Ｓ８はそれぞれＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）またはその他のＦＥＴ（Field Effect Transistor）で構成できる。あるいは、スイッチング素子Ｓ１～Ｓ８は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、その他のトランジスタで構成されてもよい。
【0018】
変換部３０は、巻線比ｎのトランスＴｒと、リアクトルＬとを備え、１次側ブリッジ回路１０と２次側ブリッジ回路２０との間に接続される。図１の回路図においては、変換部３０のインダクタンス成分が、１次側に設けられたリアクトルＬとして等価的に表されている。
【0019】
ここで、リアクトルＬは、スイッチング素子Ｓ１とスイッチング素子Ｓ２との接続点と、トランスＴｒの１次側の巻線の一端に接続されているようにあらわされている。また、トランスＴｒの１次側の巻線の他端は、スイッチング素子Ｓ３とスイッチング素子Ｓ４との接続点に接続されているようにあらわされている。
【0020】
ここでは、リアクトルＬをトランスＴｒの１次側の巻線に接続するように記載したが、これに限定されない。また、リアクトルＬはトランスＴｒに含まれないインダクタンスを含めて表すために記載してあり、つまり、現実のリアクトル素子は回路上に存在しなくても構わない。変換部３０に現実の素子としてのリアクトル素子が設けられる場合には、リアクトル素子は、トランスＴｒの１次側に配置されても、２次側に配置されても、あるいは両方に配置されてもよい。
【0021】
リアクトルＬは、トランスＴｒの漏れインダクタンスを含んでもよい。図１の回路図においては、トランスＴｒの２次側の巻線は、スイッチング素子Ｓ５とスイッチング素子Ｓ６との接続点およびスイッチング素子Ｓ７とスイッチング素子Ｓ８との接続点に接続されているように表されている。
【0022】
変換部３０の１次側の電圧、すなわち、スイッチング素子Ｓ３とスイッチング素子Ｓ４との接続点から、スイッチング素子Ｓ１とスイッチング素子Ｓ２との接続点までの電圧を、１次側交流電圧Ｖａｃ１とする。また、変換部３０の１次側の電流、すなわち、変換部３０と１次側ブリッジ回路１０との間に流れる電流を、１次側交流電流Ｉａｃ１とする。
【0023】
変換部３０の２次側の電圧、すなわち、スイッチング素子Ｓ７とスイッチング素子Ｓ８との接続点から、スイッチング素子Ｓ５とスイッチング素子Ｓ６との接続点までの電圧を、２次側交流電圧Ｖａｃ２とする。また、変換部３０の２次側の電流、すなわち、変換部３０と２次側ブリッジ回路２０との間に流れる電流を、２次側交流電流Ｉａｃ２とする。
【0024】
（ブロック図）
図２は、制御部４０の動作を示すブロック図である。制御部４０は、ブロック図に従って各スイッチング素子Ｓ１～Ｓ８を制御する。ブロック図では、各スイッチング素子同士の位相差を決定している。
図２は、制御部４０の動作を示すブロック図である。制御部４０は、ブロック図に従って各スイッチング素子Ｓ１～Ｓ８を制御する。ブロック図では、各スイッチング素子同士の位相差を決定している。
【0025】
（第１レグ間位相差φＬ＿ｌａｒｇｅ）
符号４１において、目標電流Ｉｒｅｆと、現在の出力電流Ｉｏｕｔとを比較する。なお、目標電流Ｉｒｅｆおよび出力電流Ｉｏｕｔは、２次側ブリッジ回路２０の電流Ｉ２の目標値と現在値であり、１次側から２次側への送電を正とする。つまり、符号４１では出力電流Ｉｏｕｔの目標電流Ｉｒｅｆに対する偏差を求めている。
符号４１において、目標電流Ｉｒｅｆと、現在の出力電流Ｉｏｕｔとを比較する。なお、目標電流Ｉｒｅｆおよび出力電流Ｉｏｕｔは、２次側ブリッジ回路２０の電流Ｉ２の目標値と現在値であり、１次側から２次側への送電を正とする。つまり、符号４１では出力電流Ｉｏｕｔの目標電流Ｉｒｅｆに対する偏差を求めている。
【0026】
符号４２において、該偏差に対してＰＩ制御を行う。符号４３において、ＰＩ制御を行った結果に対し、リミッタ回路を通し、ＰＩ制御の出力を所定の範囲に収めるようにしている。リミッタ回路を通した結果は、第１レグ間位相差φＬ＿ｌａｒｇｅとなる。ここで、第１レグ間位相差φＬ＿ｌａｒｇｅは第１電圧Ｖｓｍａｌｌ側のブリッジ回路における２つのレグ間の位相差である。
【0027】
仮に、第１電圧Ｖｓｍａｌｌが１次側のブリッジ回路の場合、第１レグ間位相差φＬ＿ｌａｒｇｅは、第１レグ１１に対して第２レグ１２が進んでいる場合が正である。仮に、第１電圧Ｖｓｍａｌｌが２次側のブリッジ回路の場合、第１レグ間位相差φＬ＿ｌａｒｇｅは、第３レグ２１に対して第４レグ２２が進んでいる場合が正である。また、第１レグ間位相差φＬ＿ｌａｒｇｅは、－π～πの範囲の値となる。
【0028】
（巻線比ｎ、第１電圧Ｖｓｍａｌｌおよび第２電圧Ｖｌａｒｇｅ）
トランスＴｒの巻線比ｎは、１次巻線の巻き数ｎ１と２次巻線の巻き数ｎ２とでもって、次のように表せる。
トランスＴｒの巻線比ｎは、１次巻線の巻き数ｎ１と２次巻線の巻き数ｎ２とでもって、次のように表せる。
【0029】
【数1】
【0030】
【数2】
符号４６において、第１レグ間位相差φＬ＿ｌａｒｇｅに、第１電圧Ｖｓｍａｌｌの第２電圧Ｖｌａｒｇｅに対する電圧比（Ｖｓｍａｌｌ／Ｖｌａｒｇｅ）を乗算することで、第２レグ間位相差φＬ＿ｓｍａｌｌを求める。
【0031】
第２レグ間位相差φＬ＿ｓｍａｌｌは、第２電圧Ｖｌａｒｇｅ側のブリッジ回路における２つのレグ間の位相差である。仮に、第２電圧Ｖｌａｒｇｅが１次側のブリッジ回路の場合、第２レグ間位相差φＬ＿ｓｍａｌｌは、第１レグ１１に対して第２レグ１２が進んでいる場合が正である。仮に、第２電圧Ｖｌａｒｇｅが２次側のブリッジ回路の場合、第２レグ間位相差φＬ＿ｓｍａｌｌは、第３レグ２１に対して第４レグ２２が進んでいる場合が正である。また、第２レグ間位相差φＬ＿ｓｍａｌｌは、－π～πの範囲の値となる。
【0032】
第１レグ間位相差φＬ＿ｌａｒｇｅは、第１電圧Ｖｓｍａｌｌ側のブリッジ回路の制御に用いられ、第２レグ間位相差φＬ＿ｓｍａｌｌは、第２電圧Ｖｌａｒｇｅ側のブリッジ回路の制御に用いられる。このため、第２レグ間位相差φＬ＿ｓｍａｌｌは、φＬ＿ｌａｒｇｅに基づき定まることになり、第１電圧Ｖｓｍａｌｌ側のブリッジ回路と第２電圧Ｖｌａｒｇｅ側のブリッジ回路との両側のブリッジ回路での１周期における出力電圧の時間積が等しくなるように制御される。これにより、両側の直流電圧が変動し、トランスＴｒの巻線比から逸脱した場合であっても、回路を還流する電流をゼロにして損失を低減することができる。
【0033】
（ブリッジ間位相差φＢ）
符号４７において、第２電圧Ｖｌａｒｇｅと第１電圧Ｖｓｍａｌｌとの電圧差を求める。符号４８において、予め定められた設定電圧Ｖｄｉｆｆと、該電圧差との偏差を求める。符号４９において、設定電圧に対する該偏差の割合を求める。つまり、符号４７～４９では、第１電圧Ｖｓｍａｌｌと第２電圧Ｖｌａｒｇｅとの電圧差が、設定電圧Ｖｄｉｆｆに対してどの程度外れているかの割合（比）を求めている。この割合が０～１の範囲に収まるように、符号５０のリミッタ回路にて、値を制限して割合Ｖｄｉｆｆ＿ｒａｔｅ（０≦Ｖｄｉｆｆ＿ｒａｔｅ≦１）を求める。
符号４７において、第２電圧Ｖｌａｒｇｅと第１電圧Ｖｓｍａｌｌとの電圧差を求める。符号４８において、予め定められた設定電圧Ｖｄｉｆｆと、該電圧差との偏差を求める。符号４９において、設定電圧に対する該偏差の割合を求める。つまり、符号４７～４９では、第１電圧Ｖｓｍａｌｌと第２電圧Ｖｌａｒｇｅとの電圧差が、設定電圧Ｖｄｉｆｆに対してどの程度外れているかの割合（比）を求めている。この割合が０～１の範囲に収まるように、符号５０のリミッタ回路にて、値を制限して割合Ｖｄｉｆｆ＿ｒａｔｅ（０≦Ｖｄｉｆｆ＿ｒａｔｅ≦１）を求める。
【0034】
符号５１において、第１端子対１３の電圧Ｖ１を用いて次式を計算する。なお、ここでは端子間電圧を１次側の換算電圧として表しているので、第１端子対１３の電圧Ｖ１については換算電圧と実際の電圧とが一致する。
また、符号５２において、この値と、割合Ｖｄｉｆｆ＿ｒａｔｅと、を乗算することによって、ブリッジ間位相差φＢを算出する。ここで、ブリッジ間位相差φＢは、１次側ブリッジ回路１０と２次側ブリッジ回路２０との位相差である。
【数3】
【0035】
ブリッジ間位相差φＢは、１次側交流電圧Ｖａｃ１および２次側交流電圧Ｖａｃ２に着目して、１次側交流電圧Ｖａｃ１が、２次側交流電圧Ｖａｃ２に対して進み位相の場合が正である。なお、ブリッジ間位相差φＢは負の値をとることもあり、正の値の場合は力行となり、負の値の場合は回生となる。また、ブリッジ間位相差φＢは、－π／２～π／２の範囲の値となる。
【0036】
なお、ブリッジ間位相差φＢは、第１電圧Ｖｓｍａｌｌと第２電圧Ｖｌａｒｇｅの電圧比と巻線比とが平衡している場合に、最大値となる。電圧比が大きくなるほど、ブリッジ間位相差φＢは減少し、電圧比が所定値以上であればブリッジ間位相差φＢはゼロとなる。ブリッジ間位相差φＢがゼロになる電圧比の所定値は、半導体損失および変圧器損失を考慮して、これらが最小になるように設計することが好ましい。
【0037】
また、ブリッジ間位相差φＢの決定の仕方は上述した方法に制限されず、第１端子対１３間の換算電圧Ｖ１と、第２端子対２３間の換算電圧ｎＶ２と、に基づいて２つのブリッジ回路の間のブリッジ間位相差φＢを決定すればよい。
【0038】
（降圧位相差φΔ）
次に、符号５２において、第１レグ間位相差φＬ＿ｌａｒｇｅから第２レグ間位相差φＬ＿ｓｍａｌｌを引いた値を降圧位相差φΔとする。降圧位相差φΔは、第１端子対１３の電圧Ｖ１が、第２端子対２３の電圧ｎＶ２よりも大きい場合において、ブリッジ間位相差φＢの絶対値を補正する値である。この場合におけるブリッジ間の位相差であるブリッジ間位相差φＢ’は、次式を用いる。
次に、符号５２において、第１レグ間位相差φＬ＿ｌａｒｇｅから第２レグ間位相差φＬ＿ｓｍａｌｌを引いた値を降圧位相差φΔとする。降圧位相差φΔは、第１端子対１３の電圧Ｖ１が、第２端子対２３の電圧ｎＶ２よりも大きい場合において、ブリッジ間位相差φＢの絶対値を補正する値である。この場合におけるブリッジ間の位相差であるブリッジ間位相差φＢ’は、次式を用いる。
【数4】
【0039】
（出力電力Ｐｏｕｔおよび交流電流ピーク値Ｉａｃ＿ｐｅａｋ）
リアクトルＬのインダクタンスをＬ、スイッチング周波数をｆとした時、出力電力Ｐｏｕｔと、交流電流ピーク値Ｉａｃ＿ｐｅａｋはそれぞれ次式で表せる。
リアクトルＬのインダクタンスをＬ、スイッチング周波数をｆとした時、出力電力Ｐｏｕｔと、交流電流ピーク値Ｉａｃ＿ｐｅａｋはそれぞれ次式で表せる。
【数5】
【0040】
【数6】
【0041】
（動作パターン）
以降は、図２に示すブロック図に基づき、制御をおこなったときの動作を詳細に説明する。動作としては、電力の送電方向と、１次側と２次側との電圧差と、の二種類の観点で区分することができる。
以降は、図２に示すブロック図に基づき、制御をおこなったときの動作を詳細に説明する。動作としては、電力の送電方向と、１次側と２次側との電圧差と、の二種類の観点で区分することができる。
【0042】
電力の送電方向では、上述したように、１次側から２次側へと送電する場合を「力行」と称し、２次側から１次側へと送電する場合を「回生」と称する。また、１次側と２次側との電圧差では、大きく分けて３パターンあり、定格電圧動作、昇圧動作、および降圧動作がある。定格電圧動作は、１次側と２次側との換算電圧がほぼ釣り合っている状態である。昇圧動作は、１次側よりも２次側の電圧が大きい状態である。降圧動作は、１次側よりも２次側の電圧が小さい状態である。
【0043】
上述したブロック図では、電力の送電方向と、１次側と２次側との電圧差と、を合わせた合計６種類の動作パターンがあり、全て実行可能である。
【0044】
（定格電圧動作）
図３は、定格電圧動作における力行時のグラフである。図４は、定格電圧動作における回生時のグラフである。図３および図４では、スイッチング素子Ｓ１、Ｓ３、Ｓ５、およびＳ７のグラフに関して記載しているが、スイッチング素子Ｓ２、Ｓ４、Ｓ６、およびＳ８のグラフでは、それぞれスイッチング素子Ｓ１、Ｓ３、Ｓ５、およびＳ７に対して半周期遅れた波形となっている。また、各スイッチング素子Ｓ１～Ｓ８のグラフは、それぞれの素子に印加される電圧と、流れる電流とを記載している。
図３は、定格電圧動作における力行時のグラフである。図４は、定格電圧動作における回生時のグラフである。図３および図４では、スイッチング素子Ｓ１、Ｓ３、Ｓ５、およびＳ７のグラフに関して記載しているが、スイッチング素子Ｓ２、Ｓ４、Ｓ６、およびＳ８のグラフでは、それぞれスイッチング素子Ｓ１、Ｓ３、Ｓ５、およびＳ７に対して半周期遅れた波形となっている。また、各スイッチング素子Ｓ１～Ｓ８のグラフは、それぞれの素子に印加される電圧と、流れる電流とを記載している。
【0045】
図３に示す定格電圧動作における力行時では、スイッチング素子Ｓ３、Ｓ４、Ｓ５、Ｓ６がＺＣＳ（Zero Current Switching）可能であり、低損失である。図４に示す定格電圧動作における回生時では、スイッチング素子Ｓ３、Ｓ４、Ｓ５、Ｓ６がＺＣＳ可能であり、低損失である。
【0046】
（昇圧動作）
図５は、割合Ｖｄｉｆｆ＿ｒａｔｅが０の場合の、昇圧動作における力行時のグラフである。図６は、割合Ｖｄｉｆｆ＿ｒａｔｅが０の場合の、昇圧動作における回生時のグラフである。図７は、割合Ｖｄｉｆｆ＿ｒａｔｅが０．５の場合の、昇圧動作における力行時のグラフである。図８は、割合Ｖｄｉｆｆ＿ｒａｔｅが０．５の場合の、昇圧動作における回生時のグラフである。図５～図８では、スイッチング素子Ｓ１、Ｓ３、Ｓ５、およびＳ７のグラフに関して記載しているが、スイッチング素子Ｓ２、Ｓ４、Ｓ６、およびＳ８のグラフでは、それぞれスイッチング素子Ｓ１、Ｓ３、Ｓ５、およびＳ７に対して半周期遅れた波形となっている。また、各スイッチング素子Ｓ１～Ｓ８のグラフは、それぞれの素子に印加される電圧と、流れる電流とを記載している。
図５は、割合Ｖｄｉｆｆ＿ｒａｔｅが０の場合の、昇圧動作における力行時のグラフである。図６は、割合Ｖｄｉｆｆ＿ｒａｔｅが０の場合の、昇圧動作における回生時のグラフである。図７は、割合Ｖｄｉｆｆ＿ｒａｔｅが０．５の場合の、昇圧動作における力行時のグラフである。図８は、割合Ｖｄｉｆｆ＿ｒａｔｅが０．５の場合の、昇圧動作における回生時のグラフである。図５～図８では、スイッチング素子Ｓ１、Ｓ３、Ｓ５、およびＳ７のグラフに関して記載しているが、スイッチング素子Ｓ２、Ｓ４、Ｓ６、およびＳ８のグラフでは、それぞれスイッチング素子Ｓ１、Ｓ３、Ｓ５、およびＳ７に対して半周期遅れた波形となっている。また、各スイッチング素子Ｓ１～Ｓ８のグラフは、それぞれの素子に印加される電圧と、流れる電流とを記載している。
【0047】
図５に示す、割合Ｖｄｉｆｆ＿ｒａｔｅが０の場合の、昇圧動作における力行時では、スイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６がＺＣＳ可能であり、低損失である。図６に示す、割合Ｖｄｉｆｆ＿ｒａｔｅが０の場合の、昇圧動作における回生時では、スイッチング素子Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８がＺＣＳ可能であり、低損失である。なお、図５および図６では、φＢは０である。
【0048】
図７に示す、割合Ｖｄｉｆｆ＿ｒａｔｅが０．５の場合の、昇圧動作における力行時では、スイッチング素子Ｓ３、Ｓ４、Ｓ５、Ｓ６がＺＣＳ可能であり、低損失である。図６に示す、割合Ｖｄｉｆｆ＿ｒａｔｅが０．５の場合の、昇圧動作における回生時では、スイッチング素子Ｓ３、Ｓ４、Ｓ５、Ｓ６がＺＣＳ可能であり、低損失である。
【0049】
つまり、割合Ｖｄｉｆｆ＿ｒａｔｅの値に応じて、ＺＣＳできるスイッチング素子の数が変化する。設定電圧Ｖｄｉｆｆに応じて、ＤＣ－ＤＣコンバータ１の特性は大きく変わる。
【0050】
（降圧動作）
図９は、割合Ｖｄｉｆｆ＿ｒａｔｅが０の場合の、降圧動作における力行時のグラフである。図１０は、割合Ｖｄｉｆｆ＿ｒａｔｅが０の場合の、降圧動作における回生時のグラフである。図１１は、割合Ｖｄｉｆｆ＿ｒａｔｅが０．５の場合の、降圧動作における力行時のグラフである。図１２は、割合Ｖｄｉｆｆ＿ｒａｔｅが０．５の場合の、降圧動作における回生時のグラフである。図９～図１２では、スイッチング素子Ｓ１、Ｓ３、Ｓ５、およびＳ７のグラフに関して記載しているが、スイッチング素子Ｓ２、Ｓ４、Ｓ６、およびＳ８のグラフでは、それぞれスイッチング素子Ｓ１、Ｓ３、Ｓ５、およびＳ７に対して半周期遅れた波形となっている。また、各スイッチング素子Ｓ１～Ｓ８のグラフは、それぞれの素子に印加される電圧と、流れる電流とを記載している。
図９は、割合Ｖｄｉｆｆ＿ｒａｔｅが０の場合の、降圧動作における力行時のグラフである。図１０は、割合Ｖｄｉｆｆ＿ｒａｔｅが０の場合の、降圧動作における回生時のグラフである。図１１は、割合Ｖｄｉｆｆ＿ｒａｔｅが０．５の場合の、降圧動作における力行時のグラフである。図１２は、割合Ｖｄｉｆｆ＿ｒａｔｅが０．５の場合の、降圧動作における回生時のグラフである。図９～図１２では、スイッチング素子Ｓ１、Ｓ３、Ｓ５、およびＳ７のグラフに関して記載しているが、スイッチング素子Ｓ２、Ｓ４、Ｓ６、およびＳ８のグラフでは、それぞれスイッチング素子Ｓ１、Ｓ３、Ｓ５、およびＳ７に対して半周期遅れた波形となっている。また、各スイッチング素子Ｓ１～Ｓ８のグラフは、それぞれの素子に印加される電圧と、流れる電流とを記載している。
【0051】
図９に示す、割合Ｖｄｉｆｆ＿ｒａｔｅが０の場合の、降圧動作における力行時では、スイッチング素子Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８がＺＣＳ可能であり、低損失である。図１０に示す、割合Ｖｄｉｆｆ＿ｒａｔｅが０の場合の、降圧動作における回生時では、スイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６がＺＣＳ可能であり、低損失である。なお、図９および図１０では、φＢは０である。
【0052】
図１１に示す、割合Ｖｄｉｆｆ＿ｒａｔｅが０．５の場合の、降圧動作における力行時では、スイッチング素子Ｓ３、Ｓ４、Ｓ５、Ｓ６がＺＣＳ可能であり、低損失である。図１２に示す、割合Ｖｄｉｆｆ＿ｒａｔｅが０．５の場合の、降圧動作における回生時では、スイッチング素子Ｓ３、Ｓ４、Ｓ５、Ｓ６がＺＣＳ可能であり、低損失である。
【0053】
つまり、割合Ｖｄｉｆｆ＿ｒａｔｅの値に応じて、ＺＣＳできるスイッチング素子の数が変化する。設定電圧Ｖｄｉｆｆに応じて、ＤＣ－ＤＣコンバータ１の特性は大きく変わる。
【0054】
〔変形例〕
（仮想レグ）
上述したように、電力の送電方向と、１次側と２次側との電圧差と、に応じて動作パターンが決まり、それに応じてＺＣＳできるスイッチング素子が決定する。すなわち、動作パターンに応じて決まったレグにおいて損失が発生することになる。
（仮想レグ）
上述したように、電力の送電方向と、１次側と２次側との電圧差と、に応じて動作パターンが決まり、それに応じてＺＣＳできるスイッチング素子が決定する。すなわち、動作パターンに応じて決まったレグにおいて損失が発生することになる。
【0055】
損失は主に熱として発生するために、特定のレグでのみ損失が発生することは、特定のレグのみが大きく発熱することになり、熱設計の観点において好ましくない。そこで、熱損失を分散するために、仮想レグという概念を用いる。
【0056】
実施形態では、第１レグ間位相差φＬ＿ｌａｒｇｅおよび第２レグ間位相差φＬ＿ｓｍａｌｌは、直接的に各レグを制御したが、この変形例では間接的に各レグを制御する。第１レグ間位相差φＬ＿ｌａｒｇｅおよび第２レグ間位相差φＬ＿ｓｍａｌｌは、仮想レグを制御する。仮想レグは、各レグにそれぞれ対応して制御するが、所定の制御周期毎に制御するレグを変更する。
【0057】
ここで、第１レグ間位相差φＬ＿ｌａｒｇｅが第１仮想レグと第２仮想レグとの位相差であり、第２レグ間位相差φＬ＿ｓｍａｌｌが第３仮想レグと第４仮想レグとの位相差である事例を説明する。最初の制御周期では、第１仮想レグは第１レグ１１を制御し、第２仮想レグは第２レグ１２を制御し、第３仮想レグは第３レグ２１を制御し、第４仮想レグは第４レグ２２を制御する。次の制御周期では、第１仮想レグは第２レグ１２を制御し、第２仮想レグは第１レグ１１を制御し、第３仮想レグは第４レグ２２を制御し、第４仮想レグは第３レグ２１を制御する。
【0058】
このように、仮想レグが制御するレグを変化させることによって、各レグ１１、１２、２１、および２２で発生する損失は均質化することができる。そのため、熱損失も均質化されることになり、ＤＣ－ＤＣコンバータ１全体で熱が均等に発生することになる。そのため、熱設計が容易になる。なお、上述した例では、隔周期ごとに仮想レグが制御するレグを入れ替えたが、これに限定されず、任意周期毎に仮想レグが制御するレグを入れ替えればよい。
【0059】
（蓄電池）
実施形態では、第１端子対１３および第２端子対２３には、電源または負荷が接続されているものとしたが、これに限定されない。例えば、蓄電池が接続されていてもよい。すなわち、直流の電気部品が接続されていればよい。
実施形態では、第１端子対１３および第２端子対２３には、電源または負荷が接続されているものとしたが、これに限定されない。例えば、蓄電池が接続されていてもよい。すなわち、直流の電気部品が接続されていればよい。
【0060】
（電力制御）
実施形態では、出力電流Ｉｏｕｔを目標電流Ｉｒｅｆとなるようにフィードバック制御することによって、第１レグ間位相差φＬ＿ｌａｒｇｅを決定したが、これに限定されない。例えば、出力電力を目標電力となるようにフィードバック制御することによって、第１レグ間位相差φＬ＿ｌａｒｇｅを決定してもよい。
実施形態では、出力電流Ｉｏｕｔを目標電流Ｉｒｅｆとなるようにフィードバック制御することによって、第１レグ間位相差φＬ＿ｌａｒｇｅを決定したが、これに限定されない。例えば、出力電力を目標電力となるようにフィードバック制御することによって、第１レグ間位相差φＬ＿ｌａｒｇｅを決定してもよい。
【0061】
〔まとめ〕
上記の課題を解決するために、本発明の態様１に係るＤＣ－ＤＣコンバータは、複数のスイッチング素子を含み、第１端子対の間に２つのレグを有したブリッジ回路と、複数のスイッチング素子を含み、第２端子対の間に２つのレグを有したブリッジ回路と、トランスを有し、前記２つのブリッジ回路の間に接続される変換部と、前記２つのブリッジ回路の各スイッチング素子のスイッチングを制御する制御部と、を備えたＤＣ－ＤＣコンバータであって、前記制御部は、前記トランスについての換算電圧として表した、前記第１端子対および前記第２端子対における端子間電圧のうち、より大きくない方の端子間電圧を第１電圧Ｖｓｍａｌｌと称し、より小さくない方の端子間電圧を第２電圧Ｖｌａｒｇｅと称したとき、前記第１端子対側から前記第２端子対側へと送電する電力または電流に応じて、前記第１電圧側の前記ブリッジ回路における前記レグ間の位相差である第１レグ間位相差φＬ＿ｌａｒｇｅを決定し、前記第１レグ間位相差に、前記第１電圧の前記第２電圧に対する電圧比を乗じた値を、前記第２電圧側の前記ブリッジ回路におけるレグ間の位相差である第２レグ間位相差φＬ＿ｓｍａｌｌとして決定し、前記第１端子対の前記端子間電圧Ｖａと、前記第２端子対の前記端子間電圧Ｖｂと、に基づいて、前記２つのブリッジ回路の間のブリッジ間位相差を決定し、前記各スイッチング素子におけるデューティを一定として、決定した前記ブリッジ間位相差と前記第１レグ間位相差と前記第２レグ間位相差とに従って、前記各スイッチング素子のスイッチングを制御する。
上記の課題を解決するために、本発明の態様１に係るＤＣ－ＤＣコンバータは、複数のスイッチング素子を含み、第１端子対の間に２つのレグを有したブリッジ回路と、複数のスイッチング素子を含み、第２端子対の間に２つのレグを有したブリッジ回路と、トランスを有し、前記２つのブリッジ回路の間に接続される変換部と、前記２つのブリッジ回路の各スイッチング素子のスイッチングを制御する制御部と、を備えたＤＣ－ＤＣコンバータであって、前記制御部は、前記トランスについての換算電圧として表した、前記第１端子対および前記第２端子対における端子間電圧のうち、より大きくない方の端子間電圧を第１電圧Ｖｓｍａｌｌと称し、より小さくない方の端子間電圧を第２電圧Ｖｌａｒｇｅと称したとき、前記第１端子対側から前記第２端子対側へと送電する電力または電流に応じて、前記第１電圧側の前記ブリッジ回路における前記レグ間の位相差である第１レグ間位相差φＬ＿ｌａｒｇｅを決定し、前記第１レグ間位相差に、前記第１電圧の前記第２電圧に対する電圧比を乗じた値を、前記第２電圧側の前記ブリッジ回路におけるレグ間の位相差である第２レグ間位相差φＬ＿ｓｍａｌｌとして決定し、前記第１端子対の前記端子間電圧Ｖａと、前記第２端子対の前記端子間電圧Ｖｂと、に基づいて、前記２つのブリッジ回路の間のブリッジ間位相差を決定し、前記各スイッチング素子におけるデューティを一定として、決定した前記ブリッジ間位相差と前記第１レグ間位相差と前記第２レグ間位相差とに従って、前記各スイッチング素子のスイッチングを制御する。
【0062】
上記の構成によれば、力行・回生および定格電圧動作・昇圧動作・降圧動作の、どの動作パターンにおいても、少なくとも４個のスイッチング素子においてＺＣＳが可能となりスイッチング損失を低減することができる。
【0063】
本発明の態様２に係るＤＣ－ＤＣコンバータは、前記態様１において、前記制御部は、前記ブリッジ間位相差は、前記第１端子対側の前記ブリッジ回路が前記第２端子対側の前記ブリッジ回路よりも進み位相の場合を正として、前記電圧比が大きくなるほど減少するように決定することができる。
【0064】
本発明の態様３に係るＤＣ－ＤＣコンバータは、前記態様１または２において、前記制御部は、前記第１電圧Ｖｓｍａｌｌと前記第２電圧Ｖｌａｒｇｅの差異と、予め定められた設定電圧と、の差の前記設定電圧に対する比率を算出し、前記第１端子対の前記端子間電圧Ｖａを用いた所定の関数によって算出された値と、前記比率との積から、前記２つのブリッジ回路の間のブリッジ間位相差を算出し、更に、前記第１端子対の前記端子間電圧Ｖａが前記第２端子対の前記端子間電圧Ｖｂよりも大きい場合には、当該ブリッジ間位相差に対して、前記第１レグ間位相差φＬ＿ｌａｒｇｅと前記第２レグ間位相差φＬ＿ｓｍａｌｌとの差を減算することによって、前記ブリッジ間位相差を決定してもよい。
【0065】
本発明の態様４に係るＤＣ－ＤＣコンバータは、前記態様１から３のいずれかにおいて、前記設定電圧と、前記所定の関数とは、前記ＤＣ－ＤＣコンバータを動作させたときの各スイッチング素子における損失と、前記トランスにおける損失の合計が最小になるように定められてもよい。
【0066】
本発明の態様５に係るＤＣ－ＤＣコンバータは、前記態様１から４のいずれかにおいて、前記所定の関数は、数式（３）であってもよい。ただし、Ｖ１＝Ｖａとする。
【0067】
上記の構成によれば、変圧器の損失を下げられるように、ブリッジ間位相差を調整することができる。
【0068】
本発明の態様６に係るＤＣ－ＤＣコンバータは、前記態様１から５のいずれかにおいて、前記制御部は、前記レグ間位相差を、前記第１端子対側から前記第２端子対側へと送電する電力または電流を参照したフィードバック制御により決定してもよい。
【0069】
上記の構成によれば、電力または電流を適切に制御して、第１端子対側から第２端子対側へと送電することができる。なお、ここでは形式的に第１端子対側から第２端子対側へと送電と記載しているが、これは力行動作の場合であり、回生動作も可能である。
【0070】
〔付記事項〕
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【符号の説明】
【0071】
１ ＤＣ－ＤＣコンバータ
１０ １次側ブリッジ回路
１１ 第１レグ
１２ 第２レグ
１３ 第１端子対
２０ ２次側ブリッジ回路
２１ 第３レグ
２２ 第４レグ
２３ 第２端子対
３０ 変換部
４０ 制御部
Ｔｒ トランス
１０ １次側ブリッジ回路
１１ 第１レグ
１２ 第２レグ
１３ 第１端子対
２０ ２次側ブリッジ回路
２１ 第３レグ
２２ 第４レグ
２３ 第２端子対
３０ 変換部
４０ 制御部
Ｔｒ トランス
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】