知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024164607
(43)【公開日】2024-11-27
(54)【発明の名称】高周波増幅回路および高周波増幅デバイス
(51)【国際特許分類】
H03F 1/02 20060101AFI20241120BHJP
H03F 3/195 20060101ALI20241120BHJP
H03F 3/68 20060101ALI20241120BHJP
【ＦＩ】
H03F1/02 188
H03F3/195
H03F3/68 220
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2023080214
(22)【出願日】2023-05-15
(71)【出願人】
【識別番号】000154325
【氏名又は名称】住友電工デバイス・イノベーション株式会社
(74)【代理人】
【識別番号】100088155
【弁理士】
【氏名又は名称】長谷川 芳樹
(74)【代理人】
【識別番号】100113435
【弁理士】
【氏名又は名称】黒木 義樹
(74)【代理人】
【識別番号】100136722
【弁理士】
【氏名又は名称】▲高▼木 邦夫
(74)【代理人】
【識別番号】100174399
【弁理士】
【氏名又は名称】寺澤 正太郎
(72)【発明者】
【氏名】森 拓磨
【テーマコード（参考）】
5J500
【Ｆターム（参考）】
5J500AA01
5J500AA21
5J500AA62
5J500AA63
5J500AA64
5J500AA65
5J500AC36
5J500AC92
5J500AF12
5J500AF15
5J500AF16
5J500AH09
5J500AH24
5J500AH29
5J500AH33
5J500AK13
5J500AK29
5J500AK45
5J500AQ02
5J500AQ03
5J500AS13
5J500AT05
(57)【要約】
【課題】高い増幅効率を維持して小型化できる、高周波増幅回路および高周波増幅デバイスを提供する。
【解決手段】高周波増幅回路は、メイン増幅器と、ピーク増幅器と、を有するドハティ増幅器を備える。メイン増幅器は、第１の入力端と、第１の出力端と、第１のトランジスタとを含む。メイン増幅器は、第１のトランジスタに入力される高調波を抑制するための第１の高調波処理回路、および、第１のトランジスタの入力インピーダンスと整合を得るための第１の基本波整合回路のうち、第１の高調波処理回路のみを含む。ピーク増幅器は、第２の入力端と、第２の出力端と、第２のトランジスタとを含む。ピーク増幅器は、第２のトランジスタに入力される高調波を抑制するための第２の高調波処理回路、および、第２のトランジスタの入力インピーダンスと整合を得るための第２の基本波整合回路のうち、第２の基本波整合回路のみを含む。
【選択図】図１
【解決手段】高周波増幅回路は、メイン増幅器と、ピーク増幅器と、を有するドハティ増幅器を備える。メイン増幅器は、第１の入力端と、第１の出力端と、第１のトランジスタとを含む。メイン増幅器は、第１のトランジスタに入力される高調波を抑制するための第１の高調波処理回路、および、第１のトランジスタの入力インピーダンスと整合を得るための第１の基本波整合回路のうち、第１の高調波処理回路のみを含む。ピーク増幅器は、第２の入力端と、第２の出力端と、第２のトランジスタとを含む。ピーク増幅器は、第２のトランジスタに入力される高調波を抑制するための第２の高調波処理回路、および、第２のトランジスタの入力インピーダンスと整合を得るための第２の基本波整合回路のうち、第２の基本波整合回路のみを含む。
【選択図】図１
【特許請求の範囲】
【請求項1】
メイン増幅器と、ピーク増幅器と、を有するドハティ増幅器を備える高周波増幅回路であって、
前記メイン増幅器は、
第１の入力端と、
第１の出力端と、
前記第１の入力端に制御端子が接続され、前記第１の出力端に電流端子が接続される第１のトランジスタと、
を含むとともに、
前記第１のトランジスタの前記制御端子に接続され、前記第１のトランジスタに入力される高調波を抑制するための第１の高調波処理回路、および、前記第１の入力端と前記第１のトランジスタの前記制御端子との間に接続され、前記第１のトランジスタの入力インピーダンスと整合を得るための第１の基本波整合回路のうち、前記第１の高調波処理回路のみを含み、
前記ピーク増幅器は、
第２の入力端と、
第２の出力端と、
前記第２の入力端に前記制御端子が接続され、前記第２の出力端に前記電流端子が接続される第２のトランジスタと、
を含むとともに、
前記第２のトランジスタの前記制御端子に接続され、前記第２のトランジスタに入力される高調波を抑制するための第２の高調波処理回路、および、前記第２の入力端と前記第２のトランジスタの前記制御端子との間に接続され、前記第２のトランジスタの入力インピーダンスと整合を得るための第２の基本波整合回路のうち、前記第２の基本波整合回路のみを含む、高周波増幅回路。
前記メイン増幅器は、
第１の入力端と、
第１の出力端と、
前記第１の入力端に制御端子が接続され、前記第１の出力端に電流端子が接続される第１のトランジスタと、
を含むとともに、
前記第１のトランジスタの前記制御端子に接続され、前記第１のトランジスタに入力される高調波を抑制するための第１の高調波処理回路、および、前記第１の入力端と前記第１のトランジスタの前記制御端子との間に接続され、前記第１のトランジスタの入力インピーダンスと整合を得るための第１の基本波整合回路のうち、前記第１の高調波処理回路のみを含み、
前記ピーク増幅器は、
第２の入力端と、
第２の出力端と、
前記第２の入力端に前記制御端子が接続され、前記第２の出力端に前記電流端子が接続される第２のトランジスタと、
を含むとともに、
前記第２のトランジスタの前記制御端子に接続され、前記第２のトランジスタに入力される高調波を抑制するための第２の高調波処理回路、および、前記第２の入力端と前記第２のトランジスタの前記制御端子との間に接続され、前記第２のトランジスタの入力インピーダンスと整合を得るための第２の基本波整合回路のうち、前記第２の基本波整合回路のみを含む、高周波増幅回路。
【請求項2】
前記第１の高調波処理回路は、
一方の電極が基準電位に接続される第１のキャパシタと、
前記第１のキャパシタの他方の電極と前記第１のトランジスタの前記制御端子とを接続し、第１のインダクタンスを含む第１のワイヤと、
を含み、
前記第２の基本波整合回路は、
前記一方の電極が前記基準電位に接続される第２のキャパシタと、
前記第２のキャパシタの前記他方の電極と前記第２の入力端とを接続し、第２のインダクタンスを含む第２のワイヤと、
前記第２のトランジスタの前記制御端子と前記第２のキャパシタの前記他方の電極とを接続し、第３のインダクタンスを含む第３のワイヤと、
を含む、請求項１に記載の高周波増幅回路。
一方の電極が基準電位に接続される第１のキャパシタと、
前記第１のキャパシタの他方の電極と前記第１のトランジスタの前記制御端子とを接続し、第１のインダクタンスを含む第１のワイヤと、
を含み、
前記第２の基本波整合回路は、
前記一方の電極が前記基準電位に接続される第２のキャパシタと、
前記第２のキャパシタの前記他方の電極と前記第２の入力端とを接続し、第２のインダクタンスを含む第２のワイヤと、
前記第２のトランジスタの前記制御端子と前記第２のキャパシタの前記他方の電極とを接続し、第３のインダクタンスを含む第３のワイヤと、
を含む、請求項１に記載の高周波増幅回路。
【請求項3】
メイン増幅器と、ピーク増幅器と、を有するドハティ増幅器を備える高周波増幅デバイスであって、
前記メイン増幅器は、
第１の入力端と、
第１の出力端と、
前記第１の入力端に制御端子が接続され、前記第１の出力端に電流端子が接続される第１のトランジスタと、
を含むとともに、
前記第１のトランジスタの前記制御端子に接続され、前記第１のトランジスタに入力される高調波を抑制するための第１の高調波処理素子、および、前記第１の入力端と前記第１のトランジスタの前記制御端子との間に接続され、前記第１のトランジスタの入力インピーダンスと整合を得るための第１の基本波整合素子のうち、前記第１の高調波処理素子のみを含み、
前記ピーク増幅器は、
第２の入力端と、
第２の出力端と、
前記第２の入力端に前記制御端子が接続され、前記第２の出力端に前記電流端子が接続される第２のトランジスタと、
を含むとともに、
前記第２のトランジスタの前記制御端子に接続され、前記第２のトランジスタに入力される高調波を抑制するための第２の高調波処理素子、および、前記第２の入力端と前記第２のトランジスタの前記制御端子との間に接続され、前記第２のトランジスタの入力インピーダンスと整合を得るための第２の基本波整合素子のうち、前記第２の基本波整合素子のみを含む、高周波増幅デバイス。
前記メイン増幅器は、
第１の入力端と、
第１の出力端と、
前記第１の入力端に制御端子が接続され、前記第１の出力端に電流端子が接続される第１のトランジスタと、
を含むとともに、
前記第１のトランジスタの前記制御端子に接続され、前記第１のトランジスタに入力される高調波を抑制するための第１の高調波処理素子、および、前記第１の入力端と前記第１のトランジスタの前記制御端子との間に接続され、前記第１のトランジスタの入力インピーダンスと整合を得るための第１の基本波整合素子のうち、前記第１の高調波処理素子のみを含み、
前記ピーク増幅器は、
第２の入力端と、
第２の出力端と、
前記第２の入力端に前記制御端子が接続され、前記第２の出力端に前記電流端子が接続される第２のトランジスタと、
を含むとともに、
前記第２のトランジスタの前記制御端子に接続され、前記第２のトランジスタに入力される高調波を抑制するための第２の高調波処理素子、および、前記第２の入力端と前記第２のトランジスタの前記制御端子との間に接続され、前記第２のトランジスタの入力インピーダンスと整合を得るための第２の基本波整合素子のうち、前記第２の基本波整合素子のみを含む、高周波増幅デバイス。
【請求項4】
前記ピーク増幅器の出力は、前記メイン増幅器の出力より大きい、請求項３に記載の高周波増幅デバイス。
【請求項5】
前記メイン増幅器は、
前記第１の出力端と前記第１のトランジスタの前記電流端子との前記接続をなす第４のワイヤを含み、
前記ピーク増幅器は、
前記第２の出力端と前記第２のトランジスタの前記電流端子との前記接続をなす第５のワイヤを含み、
前記第４のワイヤの長さは、前記第５のワイヤの長さより長い、請求項４に記載の高周波増幅デバイス。
前記第１の出力端と前記第１のトランジスタの前記電流端子との前記接続をなす第４のワイヤを含み、
前記ピーク増幅器は、
前記第２の出力端と前記第２のトランジスタの前記電流端子との前記接続をなす第５のワイヤを含み、
前記第４のワイヤの長さは、前記第５のワイヤの長さより長い、請求項４に記載の高周波増幅デバイス。
【請求項6】
前記第１の高調波処理素子は、前記第１のトランジスタと前記ピーク増幅器との間に配置される、請求項３から請求項５のいずれか１項に記載の高周波増幅デバイス。
【請求項7】
前記メイン増幅器は、
前記第１のトランジスタの前記制御端子と前記第１の高調波処理素子との前記接続をなす第１のワイヤと、
前記第１の入力端と前記第１のトランジスタの前記制御端子との前記接続をなす第６のワイヤと、
を含み、
平面視にて、前記第１のワイヤの延在する方向と前記第６のワイヤの延在する方向とが交差する、請求項６に記載の高周波増幅デバイス。
前記第１のトランジスタの前記制御端子と前記第１の高調波処理素子との前記接続をなす第１のワイヤと、
前記第１の入力端と前記第１のトランジスタの前記制御端子との前記接続をなす第６のワイヤと、
を含み、
平面視にて、前記第１のワイヤの延在する方向と前記第６のワイヤの延在する方向とが交差する、請求項６に記載の高周波増幅デバイス。
【請求項8】
前記第１の高調波処理素子および前記第２の基本波整合素子を有する集積受動デバイスを備える、請求項６に記載の高周波増幅デバイス。
【請求項9】
前記集積受動デバイスは、
基板と、
前記基板の一方の面上に設けられる第２の金属膜および第４の金属膜と、
前記第２の金属膜および前記第４の金属膜上に設けられる誘電体膜と、
前記誘電体膜上に設けられる第１の金属膜および第３の金属膜と、
を有し、
前記第１の高調波処理素子は、前記第２の金属膜、前記誘電体膜、および前記第１の金属膜により構成され、
前記第２の基本波整合素子は、前記第４の金属膜、前記誘電体膜、および前記第３の金属膜により構成され、
前記第１の金属膜と前記第１のトランジスタの前記制御端子とが互いに接続され、
前記第３の金属膜と前記第２のトランジスタの前記制御端子とが互いに接続され、
前記第２の金属膜および前記第４の金属膜は、基準電位に接続される、請求項８に記載の高周波増幅デバイス。
基板と、
前記基板の一方の面上に設けられる第２の金属膜および第４の金属膜と、
前記第２の金属膜および前記第４の金属膜上に設けられる誘電体膜と、
前記誘電体膜上に設けられる第１の金属膜および第３の金属膜と、
を有し、
前記第１の高調波処理素子は、前記第２の金属膜、前記誘電体膜、および前記第１の金属膜により構成され、
前記第２の基本波整合素子は、前記第４の金属膜、前記誘電体膜、および前記第３の金属膜により構成され、
前記第１の金属膜と前記第１のトランジスタの前記制御端子とが互いに接続され、
前記第３の金属膜と前記第２のトランジスタの前記制御端子とが互いに接続され、
前記第２の金属膜および前記第４の金属膜は、基準電位に接続される、請求項８に記載の高周波増幅デバイス。
【請求項10】
前記集積受動デバイスは、前記第１の高調波処理素子と前記第２の基本波整合素子との間の前記一方の面上に設けられ、前記基準電位に接続される第５の金属膜を有する、請求項９に記載の高周波増幅デバイス。
【請求項11】
前記集積受動デバイスは、
前記基板に設けられ、前記第５の金属膜に接続されるビアと、
前記一方の面とは反対側の面に設けられ、前記ビアおよび前記基準電位に接続される裏面金属膜と、
を含む、請求項１０に記載の高周波増幅デバイス。
前記基板に設けられ、前記第５の金属膜に接続されるビアと、
前記一方の面とは反対側の面に設けられ、前記ビアおよび前記基準電位に接続される裏面金属膜と、
を含む、請求項１０に記載の高周波増幅デバイス。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、高周波増幅回路および高周波増幅デバイスに関する。
【背景技術】
【0002】
特許文献１には、ドハティ型増幅器に関する技術が公開されている。このドハティ型増幅器は、入力信号を増幅するキャリア増幅器と、入力信号のピーク成分のみを増幅するピーク増幅器と、から構成される。このドハティ型増幅器においては、基材にキャリア増幅器とピーク増幅器とが実装され、キャリア増幅器とピーク増幅器とをパッケージがカバーする。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００５－２１０２２４号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
例えば通信基地局装置の構成要素のひとつに、入力された信号を増幅する増幅器がある。通信量の増加に伴い、該増幅器として、広い出力範囲を有し高効率で動作するドハティ増幅器が採用される。ドハティ増幅器を有する通信基地局装置において、高い増幅効率を維持しながら該装置を小型化することが課題となる。
【0005】
本開示は、高い増幅効率を維持して小型化できる、高周波増幅回路および高周波増幅デバイスを提供することを目的とする。
【課題を解決するための手段】
【0006】
本開示の一実施形態による高周波増幅回路は、メイン増幅器と、ピーク増幅器と、を有するドハティ増幅器を備える高周波増幅回路である。メイン増幅器は、第１の入力端と、第１の出力端と、第１の入力端に制御端子が接続され、第１の出力端に電流端子が接続される第１のトランジスタとを含む。メイン増幅器は、第１のトランジスタの制御端子に接続され、第１のトランジスタに入力される高調波を抑制するための第１の高調波処理回路、および、第１の入力端と第１のトランジスタの制御端子との間に接続され、第１のトランジスタの入力インピーダンスと整合を得るための第１の基本波整合回路のうち、第１の高調波処理回路のみを含む。ピーク増幅器は、第２の入力端と、第２の出力端と、第２の入力端に制御端子が接続され、第２の出力端に電流端子が接続される第２のトランジスタとを含む。ピーク増幅器は、第２のトランジスタの制御端子に接続され、第２のトランジスタに入力される高調波を抑制するための第２の高調波処理回路、および、第２の入力端と第２のトランジスタの制御端子との間に接続され、第２のトランジスタの入力インピーダンスと整合を得るための第２の基本波整合回路のうち、第２の基本波整合回路のみを含む。
【発明の効果】
【0007】
本開示によれば、高い増幅効率を維持して小型化できる、高周波増幅回路および高周波増幅デバイスを提供できる。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
［本開示の実施形態の説明］
最初に、本開示の実施形態の内容を列記して説明する。［１］本開示の一実施形態による高周波増幅回路は、メイン増幅器と、ピーク増幅器と、を有するドハティ増幅器を備える高周波増幅回路である。メイン増幅器は、第１の入力端と、第１の出力端と、第１の入力端に制御端子が接続され、第１の出力端に電流端子が接続される第１のトランジスタとを含む。メイン増幅器は、第１のトランジスタの制御端子に接続され、第１のトランジスタに入力される高調波を抑制するための第１の高調波処理回路、および、第１の入力端と第１のトランジスタの制御端子との間に接続され、第１のトランジスタの入力インピーダンスと整合を得るための第１の基本波整合回路のうち、第１の高調波処理回路のみを含む。ピーク増幅器は、第２の入力端と、第２の出力端と、第２の入力端に制御端子が接続され、第２の出力端に電流端子が接続される第２のトランジスタとを含む。ピーク増幅器は、第２のトランジスタの制御端子に接続され、第２のトランジスタに入力される高調波を抑制するための第２の高調波処理回路、および、第２の入力端と第２のトランジスタの制御端子との間に接続され、第２のトランジスタの入力インピーダンスと整合を得るための第２の基本波整合回路のうち、第２の基本波整合回路のみを含む。
最初に、本開示の実施形態の内容を列記して説明する。［１］本開示の一実施形態による高周波増幅回路は、メイン増幅器と、ピーク増幅器と、を有するドハティ増幅器を備える高周波増幅回路である。メイン増幅器は、第１の入力端と、第１の出力端と、第１の入力端に制御端子が接続され、第１の出力端に電流端子が接続される第１のトランジスタとを含む。メイン増幅器は、第１のトランジスタの制御端子に接続され、第１のトランジスタに入力される高調波を抑制するための第１の高調波処理回路、および、第１の入力端と第１のトランジスタの制御端子との間に接続され、第１のトランジスタの入力インピーダンスと整合を得るための第１の基本波整合回路のうち、第１の高調波処理回路のみを含む。ピーク増幅器は、第２の入力端と、第２の出力端と、第２の入力端に制御端子が接続され、第２の出力端に電流端子が接続される第２のトランジスタとを含む。ピーク増幅器は、第２のトランジスタの制御端子に接続され、第２のトランジスタに入力される高調波を抑制するための第２の高調波処理回路、および、第２の入力端と第２のトランジスタの制御端子との間に接続され、第２のトランジスタの入力インピーダンスと整合を得るための第２の基本波整合回路のうち、第２の基本波整合回路のみを含む。
【0010】
ドハティ増幅器のメイン増幅器は、常時動作する。ピーク増幅器は、メイン増幅器の飽和出力より大きい出力が必要となる場合に動作する。メイン増幅器は、Ａ級増幅回路、ＡＢ級増幅回路、またはＢ級増幅回路を有する。したがって、メイン増幅器は、Ｃ級増幅回路を有する増幅器よりも低い効率で動作する。そこで、メイン増幅器に第１の高調波処理回路を設けることにより、メイン増幅器に入力される高調波が抑制される。高調波を抑制することにより、メイン増幅器における動作効率の低下が低減される。ピーク増幅器は、Ｃ級増幅回路を有する。さらに、ピーク増幅器は、メイン増幅器の飽和出力より大きい出力が必要となる場合に動作する。したがって、ピーク増幅器に第２の高調波処理回路を設けずにピーク増幅器を高効率で動作させることが可能である。ただし、ピーク増幅器の出力は大きいので、第２のトランジスタの入力インピーダンスの不整合が大きくなる。このため、ピーク増幅器の増幅効率が低下する。そこで、ピーク増幅器に第２の基本波整合回路が設けられる。第２の基本波整合回路は、第２の入力端と第２のトランジスタの制御端子との間に接続されることにより、第２のトランジスタの入力インピーダンスの不整合を抑制する。これにより、ピーク増幅器における増幅効率の低下が抑制される。したがって、メイン増幅器およびピーク増幅器における増幅効率の低下が抑制され、より高い効率を維持しながら高周波増幅回路を動作させることが可能となる。メイン増幅器の入力側に、第１の高調波処理回路のみが設けられる。ピーク増幅器の入力側に、第２の基本波整合回路のみが設けられる。これにより、実装される回路の点数が減縮され、高周波増幅回路の面積が縮小される。したがって、高周波増幅回路をより小型化することが可能となる。
【0011】
［２］上記［１］の高周波増幅回路の第１の高調波処理回路は、一方の電極が基準電位に接続される第１のキャパシタと、第１のキャパシタの他方の電極と第１のトランジスタの制御端子とを接続し、第１のインダクタンスを含む第１のワイヤとを含んでもよい。第２の基本波整合回路は、一方の電極が基準電位に接続される第２のキャパシタと、第２のキャパシタの他方の電極と第２の入力端とを接続し、第２のインダクタンスを含む第２のワイヤと、第２のトランジスタの制御端子と第２のキャパシタの他方の電極とを接続し、第３のインダクタンスを含む第３のワイヤとを含んでもよい。第１のキャパシタと、第１のインダクタンスとが直列に接続される。これにより、第１のキャパシタと第１のインダクタンスとが共振し、メイン増幅器に入力される高周波を抑制できる。第２のキャパシタ、第２のインダクタンス、および第３のインダクタンスが、第２のトランジスタの入力インピーダンスに含まれるリアクタンス成分を整合する。これにより、第２のトランジスタの入力インピーダンスと第２のワイヤおよび第３のワイヤのインピーダンスとの不整合を低減できる。したがって、メイン増幅器およびピーク増幅器における増幅効率の低下が抑制され、より高い効率を維持しながら高周波増幅回路を動作させることが可能となる。
【0012】
［３］本開示の一実施形態による高周波増幅デバイスは、メイン増幅器と、ピーク増幅器と、を有するドハティ増幅器を備える高周波増幅デバイスである。メイン増幅器は、第１の入力端と、第１の出力端と、第１の入力端に制御端子が接続され、第１の出力端に電流端子が接続される第１のトランジスタとを含む。メイン増幅器は、第１のトランジスタの制御端子に接続され、第１のトランジスタに入力される高調波を抑制するための第１の高調波処理素子、および、第１の入力端と第１のトランジスタの制御端子との間に接続され、第１のトランジスタの入力インピーダンスと整合を得るための第１の基本波整合素子のうち、第１の高調波処理素子のみを含む。ピーク増幅器は、第２の入力端と、第２の出力端と、第２の入力端に制御端子が接続され、第２の出力端に電流端子が接続される第２のトランジスタとを含む。ピーク増幅器は、第２のトランジスタの制御端子に接続され、第２のトランジスタに入力される高調波を抑制するための第２の高調波処理素子、および、第２の入力端と第２のトランジスタの制御端子との間に接続され、第２のトランジスタの入力インピーダンスと整合を得るための第２の基本波整合素子のうち、第２の基本波整合素子のみを含む。
【0013】
ドハティ増幅器のメイン増幅器は、常時動作する。ピーク増幅器は、メイン増幅器の飽和出力より大きい出力が必要となる場合に動作する。メイン増幅器は、Ａ級増幅回路、ＡＢ級増幅回路、またはＢ級増幅回路を有する。したがって、メイン増幅器は、Ｃ級増幅回路を有する増幅器よりも低い効率で動作する。そこで、メイン増幅器に第１の高調波処理素子を設けることにより、メイン増幅器に入力される高調波が抑制される。高調波を抑制することにより、メイン増幅器における動作効率の低下が低減される。ピーク増幅器は、Ｃ級増幅回路を有する。さらに、ピーク増幅器は、メイン増幅器の飽和出力より大きい出力が必要となる場合に動作する。したがって、ピーク増幅器に第２の高調波処理素子を設けずにピーク増幅器を高効率で動作させることが可能である。ただし、ピーク増幅器の出力は大きいので、第２のトランジスタの入力インピーダンスの不整合が大きくなる。このため、ピーク増幅器の増幅効率が低下する。そこで、ピーク増幅器に第２の基本波整合素子が設けられる。第２の基本波整合素子は、第２の入力端と第２のトランジスタの制御端子との間に接続されることにより、第２のトランジスタの入力インピーダンスの不整合を抑制する。これにより、ピーク増幅器における増幅効率の低下が抑制される。したがって、メイン増幅器およびピーク増幅器における増幅効率の低下が抑制され、より高い効率を維持しながら高周波増幅デバイスを動作させることが可能となる。メイン増幅器の入力側に、第１の高調波処理素子のみが設けられる。ピーク増幅器の入力側に、第２の基本波整合素子のみが設けられる。これにより、実装される素子の点数が減縮され、高周波増幅デバイスの面積が縮小される。したがって、高周波増幅デバイスをより小型化することが可能となる。
【0014】
［４］上記［３］の高周波増幅デバイスのピーク増幅器の出力は、メイン増幅器の出力より大きくてもよい。これは、ピーク増幅器の出力がメイン増幅器の出力よりも大きいことによって、ドハティ増幅器において、より広い出力範囲で高効率な動作が可能となるからである。
【0015】
［５］上記［４］の高周波増幅デバイスのメイン増幅器は、第１の出力端と第１のトランジスタの電流端子との接続をなす第４のワイヤを含んでもよい。ピーク増幅器は、第２の出力端と第２のトランジスタの電流端子との接続をなす第５のワイヤを含んでもよい。第４のワイヤの長さは、第５のワイヤの長さより長い。これにより、ピーク増幅器の出力がメイン増幅器の出力よりも大きい場合に、インピーダンスの整合が容易となる。
【0016】
［６］上記［３］、［４］または［５］の高周波増幅デバイスの第１の高調波処理素子は、第１のトランジスタとピーク増幅器との間に設けられてもよい。第１の高調波処理素子が第１のトランジスタとピーク増幅器との間に配置されることにより、第１のトランジスタと第１の入力端との間隔を縮小させることが可能となる。したがって、高周波増幅デバイスをより小型化することが可能となる。
【0017】
［７］上記［５］の高周波増幅デバイスのメイン増幅器は、第１のトランジスタの制御端子と第１の高調波処理素子との接続をなす第１のワイヤと、第１の入力端と第１のトランジスタの制御端子との接続をなす第６のワイヤとを含んでもよい。平面視にて、第１のワイヤの延在する方向と第６のワイヤの延在する方向とが交差する。このような配置により、第１のワイヤと第６のワイヤとの線間容量が抑制される。これにより、第１のワイヤおよび第６のワイヤにおける線路損失を抑制することができる。したがって、より高い効率を維持しながら高周波増幅デバイスを動作させることが可能となる。
【0018】
［８］上記［６］または［７］の高周波増幅デバイスは、第１の高調波処理素子および第２の基本波整合素子を有する集積受動デバイスを備えてもよい。これにより、高周波増幅デバイスに含まれる素子の面積が縮小され、高周波増幅デバイスをより小型化することが可能となる。
【0019】
［９］上記［８］の高周波増幅デバイスの集積受動デバイスは、基板と、基板の一方の面上に設けられる第２の金属膜および第４の金属膜と、第２の金属膜および第４の金属膜上に設けられる誘電体膜と、誘電体膜上に設けられる第１の金属膜および第３の金属膜とを有してもよい。第１の高調波処理素子は、第２の金属膜、誘電体膜、および第１の金属膜により構成される。第２の基本波整合素子は、第４の金属膜、誘電体膜、および第３の金属膜により構成される。第１の金属膜と第１のトランジスタの制御端子とが互いに接続される。第３の金属膜と第２のトランジスタの制御端子とが互いに接続される。第２の金属膜および第４の金属膜は、基準電位に接続される。
【0020】
第１の金属膜、第２の金属膜、および誘電体膜によって、第２の金属膜の電位を基準とするキャパシタが形成される。第１の高調波処理素子は、該キャパシタを有する。第３の金属膜、第４の金属膜、および誘電体膜によって、第４の金属膜の電位を基準とするキャパシタが形成される。第２の基本波整合素子は、該キャパシタを有する。第１の高調波処理素子および第２の基本波整合素子は、基板の一方の面上に設けられる。これにより、集積受動デバイスが実現できる。
【0021】
［１０］上記［９］の高周波増幅デバイスの集積受動デバイスは、第１の高調波処理素子と第２の基本波整合素子との間の一方の面上に設けられ、基準電位に接続される第５の金属膜を有してもよい。第１の高調波処理素子と第２の基本波整合素子との間に、基準電位に接続された第５の金属膜を設けることにより、メイン増幅器とピーク増幅器との電磁気的な干渉を抑制することが可能となる。
【0022】
［１１］上記［１０］の高周波増幅デバイスの集積受動デバイスは、基板に設けられ、第５の金属膜に接続されるビアと、一方の面とは反対側の面に設けられ、ビアおよび基準電位に接続される裏面金属膜とを含んでもよい。第５の金属膜とビアとが接続され、該ビアと基準電位に接続された裏面金属膜とが接続される。その結果、第５の金属膜が基準電位となる。
【0023】
［本開示の実施形態の詳細］
本開示の高周波増幅回路および高周波増幅デバイスの具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。なお、下記の説明において、接続されるとは、電気的に接続されることを意味し、明示する場合を除き、電気抵抗が実質的にゼロである導電線を介して接続される場合のほか、抵抗等の電子部品を介して接続される場合を含む。また、制御端子は、トランジスタがＦＥＴの場合、ゲートであり、バイポーラトランジスタの場合、ベースである。電流端子は、トランジスタがＦＥＴの場合、ソースまたはドレインであり、バイポーラトランジスタの場合、エミッタまたはコレクタである。
本開示の高周波増幅回路および高周波増幅デバイスの具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。なお、下記の説明において、接続されるとは、電気的に接続されることを意味し、明示する場合を除き、電気抵抗が実質的にゼロである導電線を介して接続される場合のほか、抵抗等の電子部品を介して接続される場合を含む。また、制御端子は、トランジスタがＦＥＴの場合、ゲートであり、バイポーラトランジスタの場合、ベースである。電流端子は、トランジスタがＦＥＴの場合、ソースまたはドレインであり、バイポーラトランジスタの場合、エミッタまたはコレクタである。
【0024】
（第１実施形態）
図１は、本開示の第１実施形態に係る高周波増幅回路１Ａの回路図である。図１を参照して、本開示の第１実施形態に係る高周波増幅回路１Ａについて説明する。この高周波増幅回路１Ａは、いわゆるドハティ増幅器である。ドハティ増幅器に入力される信号の周波数は、例えば６０ＧＨｚ以上９０ＧＨｚ以下である。図１に示されるように、高周波増幅回路１Ａは、メイン増幅器１００Ａと、ピーク増幅器２００Ａとを備える。
図１は、本開示の第１実施形態に係る高周波増幅回路１Ａの回路図である。図１を参照して、本開示の第１実施形態に係る高周波増幅回路１Ａについて説明する。この高周波増幅回路１Ａは、いわゆるドハティ増幅器である。ドハティ増幅器に入力される信号の周波数は、例えば６０ＧＨｚ以上９０ＧＨｚ以下である。図１に示されるように、高周波増幅回路１Ａは、メイン増幅器１００Ａと、ピーク増幅器２００Ａとを備える。
【0025】
メイン増幅器１００Ａは、第１の入力端２と、第１の出力端１１と、第１のトランジスタ８とを含む。第１のトランジスタ８の制御端子と、第１の入力端２とが互いに接続され、第１のトランジスタ８の一方の電流端子と第１の出力端１１とが互いに接続される。第１のトランジスタ８の他方の電流端子は、基準電位線７に接続される。また、メイン増幅器１００Ａは、第１のトランジスタ８の制御端子に接続され、第１のトランジスタ８に入力される高調波を抑制するための第１の高調波処理回路４、および、第１の入力端２と第１のトランジスタ８の制御端子との間に接続され、第１のトランジスタ８の入力インピーダンスと整合を得るための第１の基本波整合回路のうち、第１の高調波処理回路４のみを含む。ワイヤ３は、第１の入力端２と第１のトランジスタ８の制御端子との間に接続され、第１の入力端２と第１のトランジスタ８の制御端子との間に介在する。ワイヤ１０（第４のワイヤ）は、第１のトランジスタ８の一方の電流端子と第１の出力端１１との間に接続され、第１のトランジスタ８の一方の電流端子と第１の出力端１１との間に介在する。ワイヤ３およびワイヤ１０は、信号周波数において、インダクタンスを含む。第１の入力端２は、例えば入力端子である。第１の出力端１１は、例えば出力端子である。メイン増幅器１００Ａは、Ａ級増幅回路、ＡＢ級増幅回路、またはＢ級増幅回路である。
【0026】
ピーク増幅器２００Ａは、第２の入力端１２と、第２の出力端２１と、第２のトランジスタ１８とを含む。第２のトランジスタ１８の制御端子と、第２の入力端１２とが互いに接続される。第２のトランジスタ１８の一方の電流端子と、第２の出力端２１とが互いに接続される。第２のトランジスタ１８の他方の電流端子は、基準電位線７に接続される。また、ピーク増幅器２００Ａは、第２のトランジスタ１８の制御端子に接続され、第２のトランジスタ１８に入力される高調波を抑制するための第２の高調波処理回路、および、第２の入力端１２と第２のトランジスタ１８の制御端子との間に接続され、第２のトランジスタ１８の入力インピーダンスと整合を得るための第２の基本波整合回路１３のうち、第２の基本波整合回路１３のみを含む。第２の基本波整合回路１３は、第２の入力端１２と第２のトランジスタ１８の制御端子との間に接続され、第２のトランジスタ１８の入力インピーダンスと整合を得る。第２の入力端１２と、第２の基本波整合回路１３の入力端２４とは互いに接続される。第２の基本波整合回路１３の出力端２５と、第２のトランジスタ１８の制御端子とは互いに接続される。ワイヤ２０（第５のワイヤ）は、第２のトランジスタ１８の一方の電流端子と、第２の出力端２１との間に接続され、第２のトランジスタ１８の一方の電流端子と、第２の出力端２１との間に介在する。ワイヤ２０は、信号周波数において、インダクタンスを含む。第２の入力端１２は、例えば入力端子である。第２の出力端２１は、例えば出力端子である。ピーク増幅器２００Ａは、Ｃ級増幅回路である。
【0027】
第１の高調波処理回路４は、第１のキャパシタ６と、ワイヤ５（第１のワイヤ）とを含む。第１のキャパシタ６の一方の電極は、基準電位線７に接続される。ワイヤ５は、第１のキャパシタ６の他方の電極と第１のトランジスタ８の制御端子との間に接続される。ワイヤ５は、信号周波数において、インダクタンスを含む。第１のキャパシタ６の容量は、例えば０．１ｐＦ以上１ｐＦ以下である。
【0028】
第２の基本波整合回路１３は、第２のキャパシタ１６と、ワイヤ１４（第２のワイヤ）と、ワイヤ１５（第３のワイヤ）とを含む。第２のキャパシタ１６の一方の電極は、基準電位線７に接続される。ワイヤ１４は、第２のキャパシタ１６の他方の電極と、第２の入力端１２との間に接続される。ワイヤ１５は、第２のトランジスタ１８の制御端子と、第２のキャパシタ１６の他方の電極との間に接続される。ワイヤ１４およびワイヤ１５は、信号周波数において、インダクタンスを含む。第２のキャパシタ１６の容量は、例えば１ｐＦ以上１０ｐＦ以下である。
【0029】
以上の構成を備えるメイン増幅器１００Ａの動作を説明する。メイン増幅器１００Ａは、常時動作する。第１の入力端２から入力された信号は、第１のトランジスタ８の制御端子に入力される。第１の高調波処理回路４において、第１のキャパシタ６とワイヤ５とが共振する。制御端子に該信号が入力される際、第１の高調波処理回路４の共振により該信号に含まれる高調波が抑制される。次に、第１のトランジスタ８において、高調波を抑制された信号が増幅され、第１の出力端１１から増幅された信号が出力される。
【0030】
ピーク増幅器２００Ａは、メイン増幅器１００Ａの飽和出力より大きい出力が必要となる場合に動作する。第２の入力端１２から入力された信号は、第２のトランジスタ１８の制御端子に入力される。該信号は、第２のトランジスタ１８において増幅され、第２の出力端２１から出力される。第２のトランジスタ１８の入力側に設けられる第２の基本波整合回路１３において、第２のキャパシタ１６、ワイヤ１４、およびワイヤ１５が、第２のトランジスタ１８の入力インピーダンスに含まれるリアクタンス成分を整合する。
【0031】
以上の構成を備えるメイン増幅器１００Ａおよびピーク増幅器２００Ａによる効果について、図１５を参照して説明する。図１５は、比較例である高周波増幅回路１Ｈの回路図である。高周波増幅回路１Ｈは、メイン増幅器１００Ｈとピーク増幅器２００Ｈとを備える。メイン増幅器１００Ｈは、入力側に第１の高調波処理回路４および第１の基本波整合回路２２の両方を有する。ピーク増幅器２００Ｈは、入力側に第２の高調波処理回路２３および第２の基本波整合回路１３の両方を有する。メイン増幅器１００Ｈは、第１の高調波処理回路４および第１の基本波整合回路２２の両方によって高い増幅効率を維持される。ピーク増幅器２００Ｈは、第２の高調波処理回路２３および第２の基本波整合回路１３の両方によって高い増幅効率を維持される。このような構成のドハティ増幅器に対し、高い増幅効率を維持しながらドハティ増幅器をより小型化することが課題となる。Ｃ級増幅回路である増幅器と比べて、Ａ級、ＡＢ級、またはＢ級増幅回路であるメイン増幅器の効率は低い。また、メイン増幅器は全パワーレンジで駆動するので、変調信号の増幅の際に効率低下を生じやすい。そこで、本開示の第１実施形態による高周波増幅回路１Ａにおいて、メイン増幅器１００Ａに第１の高調波処理回路４を設けることにより、メイン増幅器１００Ａに入力される高調波が抑制される。これにより、メイン増幅器１００Ａにおける効率低下が生じにくくなる。これは、一般的にメイン増幅器の出力は小さいため、入力インピーダンスの整合が取りやすく、メイン増幅器に基本波整合回路を設けずともメイン増幅器が高効率で動作できるからである。一方、ピーク増幅器は、Ｃ級増幅回路であるため、そもそも効率が高い。故に、ピーク増幅器２００Ａは、第２の高調波処理回路２３を設けられずに高効率で動作することが可能である。ただし、一般的にピーク増幅器の出力は大きいので、トランジスタの入力インピーダンスの不整合が大きくなる傾向がある。このため、ピーク増幅器の増幅効率が低下しやすい。そこで、本実施形態では、ピーク増幅器２００Ａに第２の基本波整合回路１３が設けられる。これにより、ピーク増幅器２００Ａにおける増幅効率の低下が抑制される。したがって、メイン増幅器１００Ａおよびピーク増幅器２００Ａにおける増幅効率の低下が抑制され、高い効率を維持しながら高周波増幅回路１Ａを動作させることが可能となる。また、メイン増幅器１００Ａの入力側に、第１の高調波処理回路４のみが設けられ、ピーク増幅器２００Ａの入力側に、第２の基本波整合回路１３のみが設けられる。これにより、実装される回路の規模が小型化され、高周波増幅回路１Ａの面積が縮小される。したがって、高周波増幅回路１Ａをより小型化することが可能となる。
【0032】
（第２実施形態）
図２は、本開示の第２実施形態に係る高周波増幅デバイス１Ｂを概略的に示す平面図である。高周波増幅デバイス１Ｂは、図１の高周波増幅回路１Ａを素子化したものであり、直方体の形状を有する。高周波増幅デバイス１Ｂは、メイン増幅器１００Ｂと、ピーク増幅器２００Ｂとを有する。図３は、図２に示されるＩＩＩ－ＩＩＩ線に沿った断面図である。図４は、図２に示されるＩＶ－ＩＶ線に沿った断面図である。
図２は、本開示の第２実施形態に係る高周波増幅デバイス１Ｂを概略的に示す平面図である。高周波増幅デバイス１Ｂは、図１の高周波増幅回路１Ａを素子化したものであり、直方体の形状を有する。高周波増幅デバイス１Ｂは、メイン増幅器１００Ｂと、ピーク増幅器２００Ｂとを有する。図３は、図２に示されるＩＩＩ－ＩＩＩ線に沿った断面図である。図４は、図２に示されるＩＶ－ＩＶ線に沿った断面図である。
【0033】
メイン増幅器１００Ｂは、第１の入力端１０１と、第１の出力端１０９と、第１のトランジスタ１０６とを含む。メイン増幅器１００Ｂは、図１のメイン増幅器１００Ａに対応する。第１の入力端１０１は、図１の第１の入力端２に対応する。第１の出力端１０９は、図１の第１の出力端１１に対応する。第１のトランジスタ１０６は、図１の第１のトランジスタ８に対応する。第１のトランジスタ１０６の制御端子１０５と、第１の入力端１０１とが互いに接続され、第１のトランジスタ１０６の電流端子１０７と、第１の出力端１０９とが互いに接続される。メイン増幅器１００Ｂは、第１のトランジスタ１０６の制御端子１０５に接続され、第１のトランジスタ１０６に入力される高調波を抑制するための第１の高調波処理素子１０３、および、第１の入力端１０１と第１のトランジスタ１０６の制御端子１０５との間に接続され、第１のトランジスタ１０６の入力インピーダンスと整合を得るための第１の基本波整合素子のうち、第１の高調波処理素子１０３のみを含む。第１の高調波処理素子１０３は、図１の第１の高調波処理回路４に対応する。メイン増幅器１００Ｂは、例えば平面視にて長方形の形状を有するパッケージ内に設けられる。第１の入力端１０１と第１の出力端１０９との間に、第１の高調波処理素子１０３および第１のトランジスタ１０６が、第１の入力端１０１側からこの順に並んで配置される。第１の入力端１０１は、例えば入力端子である。第１の出力端１０９は、例えば出力端子である。
【0034】
ピーク増幅器２００Ｂは、第２の入力端２０１と、第２の出力端２０９と、第２のトランジスタ２０６とを含む。ピーク増幅器２００Ｂは、図１のピーク増幅器２００Ａに対応する。第２の入力端２０１は、図１の第２の入力端１２に対応する。第２の出力端２０９は、図１の第２の出力端２１に対応する。第２のトランジスタ２０６は、図１の第２のトランジスタ１８に対応する。第２のトランジスタ２０６の制御端子２０５と、第２の入力端２０１とが互いに接続される。第２のトランジスタ２０６の電流端子２０７と、第２の出力端２０９とが互いに接続される。ピーク増幅器２００Ｂは、第２のトランジスタ２０６の制御端子２０５に接続され、第２のトランジスタ２０６に入力される高調波を抑制するための第２の高調波処理素子、および、第２の入力端２０１と第２のトランジスタ２０６の制御端子２０５との間に接続され、第２のトランジスタ２０６の入力インピーダンスと整合を得るための第２の基本波整合素子２０３のうち、第２の基本波整合素子２０３のみを含む。第２の基本波整合素子２０３は、図１の第２の基本波整合回路１３に対応する。ピーク増幅器２００Ｂは、メイン増幅器１００Ｂと共通のパッケージ内に設けられる。第２の入力端２０１と第２の出力端２０９との間に、第２の基本波整合素子２０３および第２のトランジスタ２０６が、第２の入力端２０１側からこの順に並んで配置される。第２の入力端２０１は、例えば入力端子である。第２の出力端２０９は、例えば出力端子である。
【0035】
メイン増幅器１００Ｂおよびピーク増幅器２００Ｂは、例えば封止材５１によって封止される。封止材５１は、例えばモールド樹脂である。
【0036】
図２に示されるように、第１の高調波処理素子１０３は、平面視にて長方形の形状を有し、第１の入力端１０１と第１のトランジスタ１０６との間に配置される。図３に示されるように、第１の高調波処理素子１０３は、表面金属膜１１２と、誘電体１１３と、裏面金属膜１１４とを有する。表面金属膜１１２は、誘電体１１３の一方の面上に設けられる。裏面金属膜１１４は、誘電体１１３の他方の面上に設けられる。第１の高調波処理素子１０３の断面の形状は、略長方形の形状を有している。第１の高調波処理素子１０３は、表面金属膜１１２を一方の電極とし、裏面金属膜１１４を他方の電極とするキャパシタを構成する。該キャパシタの容量Ｃは、例えば０．１ｐＦ以上１ｐＦ以下である。このキャパシタは、図１に示された第１のキャパシタ６に対応する。
【0037】
図２に示されるように、第１のトランジスタ１０６は、平面視にて長方形の形状を有する。第１のトランジスタ１０６は、第１の高調波処理素子１０３と対向して第１の出力端１０９側に配置される。図３に示されるように、第１のトランジスタ１０６は、電流端子１０７と、制御端子１０５と、電流端子１１０とを有する。第１のトランジスタ１０６の断面の形状は、略長方形の形状を有している。第１のトランジスタ１０６は、例えばＧａＮまたはＧａＡｓにより構成されるＦＥＴである。電流端子１０７および制御端子１０５は、平面視にて長方形の形状を有している。
【0038】
図２および図４を参照して説明する。第２の基本波整合素子２０３は、平面視にて長方形の形状を有し、第２の入力端２０１と第２の出力端２０９との間に配置される。第２の基本波整合素子２０３は、第２のトランジスタ２０６に対して第２の入力端２０１側に配置される。第２の基本波整合素子２０３は、表面金属膜２２２と、誘電体２２３と、裏面金属膜２２４とを有する。表面金属膜２２２は、誘電体２２３の一方の面上に設けられる。裏面金属膜２２４は、誘電体２２３の他方の面上に設けられる。第２の基本波整合素子２０３の断面の形状は、略長方形の形状を有している。第２の基本波整合素子２０３は、表面金属膜２２２を一方の電極とし、裏面金属膜２２４とを他方の電極とするキャパシタを構成する。該キャパシタの容量Ｃは、例えば１ｐＦ以上１０ｐＦ以下である。このキャパシタは、図１に示された第２のキャパシタ１６に対応する。
【0039】
第２のトランジスタ２０６は、平面視にて長方形の形状を有する。第２のトランジスタ２０６は、第２の入力端２０１と第２の出力端２０９との間に配置され、第２の基本波整合素子２０３と対向して第２の出力端２０９側に配置される。第２のトランジスタ２０６は、電流端子２０７と、制御端子２０５と、電流端子２２０とを有する。第２のトランジスタ２０６の断面の形状は、略長方形の形状を有している。第２のトランジスタ２０６は、例えばＧａＮまたはＧａＡｓにより構成されるＦＥＴである。電流端子２０７および制御端子２０５は、平面視にて長方形の形状を有している。
【0040】
第１の高調波処理素子１０３の裏面金属膜１１４および第１のトランジスタ１０６の電流端子１１０は、導電性接合材１１１によってベース５２の実装面５２ａ上に固定される。第２の基本波整合素子２０３の裏面金属膜２２４および第２のトランジスタ２０６の電流端子２２０は、導電性接合材２２１によってベース５２の実装面５２ａ上に固定される。導電性接合材１１１および導電性接合材２２１の材質は、例えばＡｕＳｎまたは焼結されたＡｇである。ベース５２の材質は、例えば金属である。また、ベース５２は、板状の形状を有し、平面視にて長方形の形状を有する。ベース５２は、基準電位に規定され、図１の基準電位線７に対応する。
【0041】
再び図２を参照して、ワイヤの接続関係を説明する。ワイヤ１０４（第１のワイヤ）は、第１の高調波処理素子１０３の表面金属膜１１２と制御端子１０５とを接続し、第１の高調波処理素子１０３の表面金属膜１１２と制御端子１０５との間に介在する。ワイヤ１０８（第４のワイヤ）は、電流端子１０７と第１の出力端１０９とを接続し、電流端子１０７と第１の出力端１０９との間に介在する。ワイヤ１０２（第６ワイヤ）は、第１の入力端１０１と制御端子１０５とを接続し、第１の入力端１０１と制御端子１０５との間に介在する。ワイヤ１０２は、第１の高調波処理素子１０３を跨いでいる。
【0042】
また、ワイヤ２０２（第２のワイヤ）は、第２の入力端２０１と第２の基本波整合素子２０３の表面金属膜２２２とを接続し、第２の入力端２０１と第２の基本波整合素子２０３の表面金属膜２２２との間に介在する。ワイヤ２０４（第３のワイヤ）は、第２の基本波整合素子２０３の表面金属膜２２２と制御端子２０５とを接続し、第２の基本波整合素子２０３の表面金属膜２２２と制御端子２０５との間に介在する。ワイヤ２０８（第５のワイヤ）は、電流端子２０７と第２の出力端２０９とを接続し、電流端子２０７と第２の出力端２０９との間に介在する。
【0043】
ワイヤ１０２、ワイヤ１０４、ワイヤ２０２、ワイヤ２０４、ワイヤ１０８、およびワイヤ２０８の材質は、例えば金ワイヤである。また、ワイヤ１０２、ワイヤ１０４、ワイヤ２０２、ワイヤ２０４、ワイヤ１０８、およびワイヤ２０８は、例えばボンディングワイヤである。
【0044】
以上の構成を備えるメイン増幅器１００Ｂの動作を説明する。メイン増幅器１００Ｂは、常時動作する。第１の入力端１０１から入力された信号は、制御端子１０５に入力される。制御端子１０５に該信号が入力される際、第１の高調波処理素子１０３により該信号に含まれる高調波が抑制される。高調波を抑制された信号は、第１のトランジスタ１０６において増幅される。増幅された信号は、第１の出力端１０９から出力される。
【0045】
ピーク増幅器２００Ｂは、メイン増幅器１００Ｂの飽和出力より大きい出力が必要となる場合に動作する。第２の入力端２０１から入力された信号は、制御端子２０５に入力される。該信号は、第２のトランジスタ２０６において増幅され、第２の出力端２０９から出力される。第２のトランジスタ２０６の入力側に設けられる第２の基本波整合素子２０３において、第２のトランジスタ２０６の入力インピーダンスに含まれるリアクタンス成分が整合される。
【0046】
以上の構成を備えるメイン増幅器１００Ｂおよびピーク増幅器２００Ｂによる効果について、図１６を参照して説明する。図１６は、比較例である高周波増幅デバイス１Ｊを概略的に示す平面図である。高周波増幅デバイス１Ｊは、メイン増幅器１００Ｊとピーク増幅器２００Ｊとを備える。メイン増幅器１００Ｊは、入力側に第１の高調波処理素子１０３および第１の基本波整合素子１１５の両方を有する。このとき、第１の入力端１０１と第１の基本波整合素子１１５との間にワイヤ１１６が設けられる。ワイヤ１１７は、制御端子１０５と第１の基本波整合素子１１５とを接続し、制御端子１０５と第１の基本波整合素子１１５との間に介在する。また、ワイヤ１１７は、第１の高調波処理素子１０３を跨いでいる。ピーク増幅器２００Ｊは、入力側に第２の高調波処理素子２１４および第２の基本波整合素子２０３の両方を有する。このとき、制御端子２０５と第２の高調波処理素子２１４との間にワイヤ２１５が設けられる。メイン増幅器１００Ｊは、第１の高調波処理素子１０３および第１の基本波整合素子１１５の両方によって高い増幅効率を維持される。ピーク増幅器２００Ｊは、第２の高調波処理素子２１４および第２の基本波整合素子２０３の両方によって高い増幅効率を維持される。このような構成のドハティ増幅器に対し、高い増幅効率を維持しながらドハティ増幅器をより小型化することが課題となる。Ｃ級増幅回路である増幅器と比べて、Ａ級、ＡＢ級、またはＢ級増幅回路であるメイン増幅器の効率は低い。また、メイン増幅器は全パワーレンジで駆動するので、変調信号の増幅の際に効率低下を生じやすい。そこで、本開示の第２実施形態による高周波増幅デバイス１Ｂにおいて、メイン増幅器１００Ｂに第１の高調波処理素子１０３を設けることにより、メイン増幅器１００Ｂに入力される高調波が抑制される。これにより、メイン増幅器１００Ｂにおける効率低下が生じにくくなる。ピーク増幅器は、Ｃ級増幅回路であるため、そもそも効率が高い。ピーク増幅器２００Ｂは、第２の高調波処理素子２１４を設けられずに高効率で動作することが可能である。ただし、一般的にピーク増幅器の出力は大きいので、トランジスタの入力インピーダンスの不整合が大きくなる傾向がある。このため、ピーク増幅器の増幅効率が低下しやすい。そこで、本実施形態では、ピーク増幅器２００Ｂに第２の基本波整合素子２０３が設けられる。これにより、ピーク増幅器２００Ｂにおける増幅効率の低下が抑制される。したがって、メイン増幅器１００Ｂおよびピーク増幅器２００Ｂにおける増幅効率の低下が抑制され、高い効率を維持しながら高周波増幅デバイス１Ｂを動作させることが可能となる。また、メイン増幅器１００Ｂの入力側は、第１の高調波処理素子１０３のみ設けられ、ピーク増幅器２００Ｂの入力側は、第２の基本波整合素子２０３のみ設けられる。これにより、実装される素子の点数が減縮され、高周波増幅デバイス１Ｂの面積が縮小される。したがって、高周波増幅デバイス１Ｂをより小型化することが可能となる。
【0047】
（第１変形例）
図５は、第２実施形態の第１変形例に係る高周波増幅デバイス１Ｃを示す平面図である。高周波増幅デバイス１Ｃは、メイン増幅器１００Ｃと、ピーク増幅器２００Ｃとを備える。メイン増幅器１００Ｃは、以下の点でメイン増幅器１００Ｂと相違し、その他の点で同一である。ピーク増幅器２００Ｃは、以下の点でピーク増幅器２００Ｂと相違し、その他の点で同一である。高周波増幅デバイス１Ｃにおいて、ワイヤ１０８の長さは、ワイヤ２０８の長さより長い。ワイヤ１０２の長さは、ワイヤ２０２とワイヤ２０４とを合わせた長さより短い。第１のトランジスタ１０６と第１の高調波処理素子１０３との間隔は、第２のトランジスタ２０６と第２の基本波整合素子２０３との間隔より小さい。第１のトランジスタ１０６と第１の出力端１０９との間隔は、第２のトランジスタ２０６と第２の出力端２０９との間隔より大きい。
図５は、第２実施形態の第１変形例に係る高周波増幅デバイス１Ｃを示す平面図である。高周波増幅デバイス１Ｃは、メイン増幅器１００Ｃと、ピーク増幅器２００Ｃとを備える。メイン増幅器１００Ｃは、以下の点でメイン増幅器１００Ｂと相違し、その他の点で同一である。ピーク増幅器２００Ｃは、以下の点でピーク増幅器２００Ｂと相違し、その他の点で同一である。高周波増幅デバイス１Ｃにおいて、ワイヤ１０８の長さは、ワイヤ２０８の長さより長い。ワイヤ１０２の長さは、ワイヤ２０２とワイヤ２０４とを合わせた長さより短い。第１のトランジスタ１０６と第１の高調波処理素子１０３との間隔は、第２のトランジスタ２０６と第２の基本波整合素子２０３との間隔より小さい。第１のトランジスタ１０６と第１の出力端１０９との間隔は、第２のトランジスタ２０６と第２の出力端２０９との間隔より大きい。
【0048】
図６は、本変形例におけるインピーダンス特性を示すスミスチャートである。ピーク増幅器２００Ｃの出力は、メイン増幅器１００Ｃの出力より大きい。メイン増幅器１００Ｃの出力は、例えば５Ｗである。ピーク増幅器２００Ｃの出力は、例えば１０Ｗである。メイン増幅器１００Ｃの出力側のワイヤであるワイヤ１０８に含まれるインダクタンスは、例えば４ｎＨである。ピーク増幅器２００Ｃの出力側のワイヤであるワイヤ２０８（第５のワイヤ）に含まれるインダクタンスは、例えば２ｎＨである。
【0049】
Ｓ１は、ワイヤ長を変える前のメイン増幅器１００Ｂのインピーダンス値である。Ｓ３は、ワイヤ長を変えた後のメイン増幅器１００Ｃのインピーダンス値である。Ｓ２は、ワイヤ長を変える前のピーク増幅器２００Ｂのインピーダンス値である。Ｓ４は、ワイヤ長を変えた後のピーク増幅器２００Ｃのインピーダンス値である。このように、高周波増幅デバイス１Ｃによれば、メイン増幅器１００Ｃおよびピーク増幅器２００Ｃのインピーダンスの虚部成分を小さくできる。したがって、インピーダンスの整合が容易となる。
【0050】
（第２変形例）
図７は、第２変形例に係る高周波増幅デバイス１Ｄを示す平面図である。高周波増幅デバイス１Ｄは、メイン増幅器１００Ｄと、ピーク増幅器２００Ｂとを備える。メイン増幅器１００Ｄは、以下の点でメイン増幅器１００Ｃと相違し、その他の点で同一である。第１の高調波処理素子１０３は、第１のトランジスタ１０６とピーク増幅器２００Ｂとの間に配置される。本変形例では、平面視にて、ワイヤ１０４の延在する方向とワイヤ１０２の延在する方向とが交差する。一実施例では、平面視にて、ワイヤ１０４の延在する方向とワイヤ１０２の延在する方向とが略直交する。また、本変形例では、ワイヤ１０４の延在する方向とワイヤ２０４の延在する方向とが交差する。一実施例では、ワイヤ１０４の延在する方向とワイヤ２０４の延在する方向とが略直交する。第１の高調波処理素子１０３は、例えば第１のトランジスタ１０６と第２の基本波整合素子２０３との間に配置される。
図７は、第２変形例に係る高周波増幅デバイス１Ｄを示す平面図である。高周波増幅デバイス１Ｄは、メイン増幅器１００Ｄと、ピーク増幅器２００Ｂとを備える。メイン増幅器１００Ｄは、以下の点でメイン増幅器１００Ｃと相違し、その他の点で同一である。第１の高調波処理素子１０３は、第１のトランジスタ１０６とピーク増幅器２００Ｂとの間に配置される。本変形例では、平面視にて、ワイヤ１０４の延在する方向とワイヤ１０２の延在する方向とが交差する。一実施例では、平面視にて、ワイヤ１０４の延在する方向とワイヤ１０２の延在する方向とが略直交する。また、本変形例では、ワイヤ１０４の延在する方向とワイヤ２０４の延在する方向とが交差する。一実施例では、ワイヤ１０４の延在する方向とワイヤ２０４の延在する方向とが略直交する。第１の高調波処理素子１０３は、例えば第１のトランジスタ１０６と第２の基本波整合素子２０３との間に配置される。
【0051】
図７の配置により、第１のトランジスタ１０６と第１の入力端１０１との間隔を縮小することが可能となる。したがって、高周波増幅デバイス１Ｄをより小型化することができる。さらに、このような配置により、ワイヤ１０４とワイヤ１０２との線間容量が抑制される。これにより、ワイヤ１０４およびワイヤ１０２における線路損失を抑制することができる。したがって、より高い効率を維持しながら高周波増幅デバイス１Ｄを動作させることが可能となる。
【0052】
【0053】
本変形例の高周波増幅デバイス１Ｅは、メイン増幅器１００Ｅと、ピーク増幅器２００Ｅとを備える。メイン増幅器１００Ｅは、以下の点でメイン増幅器１００Ｄと相違し、その他の点で同一である。ピーク増幅器２００Ｅは、以下の点でピーク増幅器２００Ｂと相違し、その他の点で同一である。高周波増幅デバイス１Ｅは、集積受動デバイス５３を備える。集積受動デバイス５３は、第１の高調波処理素子１０３Ｅ、第２の基本波整合素子２０３Ｅ、および基板６１を有する。基板６１の材質は、例えばＧａＡｓまたはＳｉである。基板６１は、板状の形状を有し、平面視にて長方形の形状を有する。基板６１は、面６４および面６５を有する。第１の高調波処理素子１０３Ｅおよび第２の基本波整合素子２０３Ｅは、面６４上に設けられる。
【0054】
図９および図１０に示されるように、面６４上に、第２の金属膜５６および第４の金属膜５９が設けられている。さらに、第２の金属膜５６および第４の金属膜５９上に誘電体膜５５が設けられている。また、誘電体膜５５は、面６４と互いに接している。誘電体膜５５上に、第１の金属膜５４および第３の金属膜５７が設けられている。図８および図９を参照して、第１の金属膜５４と第２の基本波整合素子２０３Ｅとの距離は、第２の金属膜５６と第２の基本波整合素子２０３Ｅとの距離よりも長い。第１の金属膜５４と第１のトランジスタ１０６との距離は、第２の金属膜５６と第１のトランジスタ１０６との距離よりも短い。第３の金属膜５７と第２のトランジスタ２０６との距離は、第４の金属膜５９と第２のトランジスタ２０６との距離よりも短い。第３の金属膜５７と第２の入力端２０１との距離は、第４の金属膜５９と第２の入力端２０１との距離よりも長い。第１の金属膜５４、第２の金属膜５６、第３の金属膜５７、および第４の金属膜５９は、膜状の形状を有し、平面視にて長方形の形状を有する。第１の金属膜５４、第２の金属膜５６、第３の金属膜５７、および第４の金属膜５９の材質は、例えば金である。誘電体膜５５は、膜状の形状を有し、平面視にて長方形の形状を有する。誘電体膜５５の材質は、例えばＳｉＮである。第１の高調波処理素子１０３Ｅは、第１の金属膜５４と第２の金属膜５６とが対向する部分と、誘電体膜５５とによって構成されている。第２の基本波整合素子２０３Ｅは、第３の金属膜５７と第４の金属膜５９とが対向する部分と、誘電体膜５５とによって構成されている。
【0055】
図９および図１０に示されるように、集積受動デバイス５３は、基板６１に加えて、複数のビア６０ａおよび複数のビア６０ｂと、裏面金属膜６２とを含む。複数のビア６０ａは、第２の金属膜５６に接続される。複数のビア６０ｂは、第４の金属膜５９に接続される。裏面金属膜６２は、面６５に設けられる。裏面金属膜６２は、複数のビア６０ａおよび複数のビア６０ｂに接続される。また、裏面金属膜６２は、図示しない導電性接合材を介してベース５２に接続されている。裏面金属膜６２の材質は、例えば金である。複数のビア６０ａおよび複数のビア６０ｂは、面６４から面６５まで貫通している。複数のビア６０ａおよび複数のビア６０ｂは、平面視にて円形状を有し、断面において長方形の形状を有する。複数のビア６０ａおよび複数のビア６０ｂの材質は、例えば金である。平面視にて、複数のビア６０ａは、第２の金属膜５６の内側に収まる。平面視にて、複数のビア６０ｂは、第４の金属膜５９の内側に収まる。
【0056】
図８の形態により、高周波増幅デバイス１Ｅに含まれる素子の面積が縮小され、高周波増幅デバイス１Ｅをより小型化することが可能となる。第１の金属膜５４、第２の金属膜５６、および誘電体膜５５によって、第２の金属膜５６の電位を基準とするキャパシタが形成される。第１の高調波処理素子１０３Ｅは、該キャパシタを有する。第３の金属膜５７、第４の金属膜５９、および誘電体膜５５によって、第４の金属膜５９の電位を基準とするキャパシタが形成される。第２の基本波整合素子２０３Ｅは、該キャパシタを有する。第１の高調波処理素子１０３Ｅおよび第２の基本波整合素子２０３Ｅは、面６４上に設けられる。これにより、集積受動デバイス５３が実現可能となる。
【0057】
（第４変形例）
図１１は、第４変形例に係る高周波増幅デバイス１Ｆを示す平面図である。図１１において、高周波増幅デバイス１Ｆは、メイン増幅器１００Ｅとピーク増幅器２００Ｆとを備える。ピーク増幅器２００Ｆは、以下の点でピーク増幅器２００Ｅと相違し、その他の点で同一である。高周波増幅デバイス１Ｆは、集積受動デバイス５３に代えて集積受動デバイス５３Ｆを備える。集積受動デバイス５３Ｆは、第１の高調波処理素子１０３Ｅと第２の基本波整合素子２０３Ｆとを有する。本変形例における第２の基本波整合素子２０３Ｆは、２個の第３の金属膜５７と、誘電体膜５５と、１個の第４の金属膜５９とを有する。第４の金属膜５９は、基板６１上に設けられている。誘電体膜５５は、第４の金属膜５９上に設けられている。また、誘電体膜５５は、基板６１と互いに接している。２個の第３の金属膜５７は、誘電体膜５５上に設けられている。第４の金属膜５９、誘電体膜５５、および一方の第３の金属膜５７によってキャパシタが形成され、第４の金属膜５９、誘電体膜５５、および他方の第３の金属膜５７によって別のキャパシタが形成される。一方の第３の金属膜５７と他方の第３の金属膜５７とは、２本のワイヤ２１３によって互いに接続されている。これにより、ピーク増幅器におけるトランジスタの入力インピーダンス不整合をより広帯域に抑制することができる。
図１１は、第４変形例に係る高周波増幅デバイス１Ｆを示す平面図である。図１１において、高周波増幅デバイス１Ｆは、メイン増幅器１００Ｅとピーク増幅器２００Ｆとを備える。ピーク増幅器２００Ｆは、以下の点でピーク増幅器２００Ｅと相違し、その他の点で同一である。高周波増幅デバイス１Ｆは、集積受動デバイス５３に代えて集積受動デバイス５３Ｆを備える。集積受動デバイス５３Ｆは、第１の高調波処理素子１０３Ｅと第２の基本波整合素子２０３Ｆとを有する。本変形例における第２の基本波整合素子２０３Ｆは、２個の第３の金属膜５７と、誘電体膜５５と、１個の第４の金属膜５９とを有する。第４の金属膜５９は、基板６１上に設けられている。誘電体膜５５は、第４の金属膜５９上に設けられている。また、誘電体膜５５は、基板６１と互いに接している。２個の第３の金属膜５７は、誘電体膜５５上に設けられている。第４の金属膜５９、誘電体膜５５、および一方の第３の金属膜５７によってキャパシタが形成され、第４の金属膜５９、誘電体膜５５、および他方の第３の金属膜５７によって別のキャパシタが形成される。一方の第３の金属膜５７と他方の第３の金属膜５７とは、２本のワイヤ２１３によって互いに接続されている。これにより、ピーク増幅器におけるトランジスタの入力インピーダンス不整合をより広帯域に抑制することができる。
【0058】
（第５変形例）
図１２は、第５変形例に係る高周波増幅デバイス１Ｇを示す平面図である。本変形例における高周波増幅デバイス１Ｇは、１個のメイン増幅器１００Ｇと、２個のピーク増幅器２００Ｅとを備える。メイン増幅器１００Ｇは、以下の点でメイン増幅器１００Ｅと相違し、その他の点で同一である。メイン増幅器１００Ｇは、２個のピーク増幅器２００Ｅに挟まれて配置される。第１のトランジスタ１０６は、２個の第１の高調波処理素子１０３Ｅに挟まれて配置される。集積受動デバイス５３において、第１の高調波処理素子１０３Ｅは、第２の基本波整合素子２０３Ｅに対して第１のトランジスタ１０６側に配置される。メイン増幅器１００Ｇは、第１の高調波処理素子１０３Ｅを２個有する。
図１２は、第５変形例に係る高周波増幅デバイス１Ｇを示す平面図である。本変形例における高周波増幅デバイス１Ｇは、１個のメイン増幅器１００Ｇと、２個のピーク増幅器２００Ｅとを備える。メイン増幅器１００Ｇは、以下の点でメイン増幅器１００Ｅと相違し、その他の点で同一である。メイン増幅器１００Ｇは、２個のピーク増幅器２００Ｅに挟まれて配置される。第１のトランジスタ１０６は、２個の第１の高調波処理素子１０３Ｅに挟まれて配置される。集積受動デバイス５３において、第１の高調波処理素子１０３Ｅは、第２の基本波整合素子２０３Ｅに対して第１のトランジスタ１０６側に配置される。メイン増幅器１００Ｇは、第１の高調波処理素子１０３Ｅを２個有する。
【0059】
高周波増幅デバイス１Ｇにピーク増幅器２００Ｅを２個搭載し、メイン増幅器１００Ｇに第１の高調波処理素子１０３Ｅを２個搭載することにより、高周波増幅デバイス１Ｇに入力される第二高調波が抑制される。さらに、第１の高調波処理素子１０３Ｅは、ワイヤ１０４により制御端子１０５に接続される。第１の高調波処理素子１０３Ｅは、第１のトランジスタ１０６を挟んで第１のトランジスタ１０６の両側に配置される。この配置により、第二高調波が抑制される。したがって、高調波抑制のアンバランスが低減される。
【0060】
（第６変形例）
図１３は、集積受動デバイスの変形例を示した拡大図である。図１４は、図１３に示されるＸＩＶ－ＸＩＶ線に沿った断面図である。図１３の集積受動デバイス５３Ｅは、図９の形態に加えて第５の金属膜６３を有する。第５の金属膜６３は、第１の高調波処理素子１０３Ｅと第２の基本波整合素子２０３Ｅとの間の面６４上に設けられる。図１４において、第５の金属膜６３は、誘電体膜５５に囲まれて設けられている。さらに、図１４に示されるように、集積受動デバイス５３Ｅは、基板６１と、複数のビア６０ａ、複数のビア６０ｂ、および複数のビア６０ｃと、裏面金属膜６２とを含む。複数のビア６０ｃは、基板６１に設けられ、第５の金属膜６３に接続される。裏面金属膜６２は、面６５に設けられ、複数のビア６０ｃに接続される。第５の金属膜６３は、膜状の形状を有し、平面視にて長方形の形状を有する。
図１３は、集積受動デバイスの変形例を示した拡大図である。図１４は、図１３に示されるＸＩＶ－ＸＩＶ線に沿った断面図である。図１３の集積受動デバイス５３Ｅは、図９の形態に加えて第５の金属膜６３を有する。第５の金属膜６３は、第１の高調波処理素子１０３Ｅと第２の基本波整合素子２０３Ｅとの間の面６４上に設けられる。図１４において、第５の金属膜６３は、誘電体膜５５に囲まれて設けられている。さらに、図１４に示されるように、集積受動デバイス５３Ｅは、基板６１と、複数のビア６０ａ、複数のビア６０ｂ、および複数のビア６０ｃと、裏面金属膜６２とを含む。複数のビア６０ｃは、基板６１に設けられ、第５の金属膜６３に接続される。裏面金属膜６２は、面６５に設けられ、複数のビア６０ｃに接続される。第５の金属膜６３は、膜状の形状を有し、平面視にて長方形の形状を有する。
【0061】
第１の高調波処理素子１０３Ｅと第２の基本波整合素子２０３Ｅとの間に、基準電位に接続された第５の金属膜６３が設けられる。これにより、メイン増幅器１００Ｅとピーク増幅器２００Ｅとの電磁気的な干渉を抑制することが可能となる。加えて、第５の金属膜６３と複数のビア６０ｃとが接続され、複数のビア６０ｃと基準電位に接続された裏面金属膜６２とが接続される。その結果、第５の金属膜６３を基準電位とすることができる。
【符号の説明】
【0062】
１Ａ，１Ｈ…高周波増幅回路
１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ，１Ｇ，１Ｊ…高周波増幅デバイス
２…第１の入力端
３…ワイヤ
４…第１の高調波処理回路
５…ワイヤ
６…第１のキャパシタ
７…基準電位線
８…第１のトランジスタ
１０…ワイヤ
１１…第１の出力端
１２…第２の入力端
１３…第２の基本波整合回路
１４，１５…ワイヤ
１６…第２のキャパシタ
１８…第２のトランジスタ
２０…ワイヤ
２１…第２の出力端
２２…第１の基本波整合回路
２３…第２の高調波処理回路
２４…入力端
２５…出力端
５１…封止材
５２…ベース
５２ａ…実装面
５３，５３Ｅ，５３Ｆ…集積受動デバイス
５４…第１の金属膜
５５…誘電体膜
５６…第２の金属膜
５７…第３の金属膜
５９…第４の金属膜
６０ａ，６０ｂ，６０ｃ…ビア
６１…基板
６２…裏面金属膜
６３…第５の金属膜
６４，６５…面
１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ，１００Ｅ，１００Ｇ，１００Ｈ，１００Ｊ…メイン増幅器
１０１…第１の入力端
１０２…ワイヤ
１０３，１０３Ｅ…第１の高調波処理素子
１０４…ワイヤ
１０５…制御端子
１０６…第１のトランジスタ
１０７…電流端子
１０８…ワイヤ
１０９…第１の出力端
１１０…電流端子
１１１…導電性接合材
１１２…表面金属膜
１１３…誘電体
１１４…裏面金属膜
１１５…第１の基本波整合素子
１１６…ワイヤ
２００Ａ，２００Ｂ，２００Ｅ，２００Ｆ，２００Ｈ，２００Ｊ…ピーク増幅器
２０１…第２の入力端
２０２…ワイヤ
２０３，２０３Ｅ，２０３Ｆ…第２の基本波整合素子
２０４…ワイヤ
２０５…制御端子
２０６…第２のトランジスタ
２０７…電流端子
２０８…ワイヤ
２０９…第２の出力端
２１３…ワイヤ
２１４…第２の高調波処理素子
２１５…ワイヤ
２２０…電流端子
２２１…導電性接合材
２２２…表面金属膜
２２３…誘電体
２２４…裏面金属膜
Ｓ１…インピーダンス値
Ｓ２…インピーダンス値
Ｓ３…インピーダンス値
Ｓ４…インピーダンス値。
１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ，１Ｇ，１Ｊ…高周波増幅デバイス
２…第１の入力端
３…ワイヤ
４…第１の高調波処理回路
５…ワイヤ
６…第１のキャパシタ
７…基準電位線
８…第１のトランジスタ
１０…ワイヤ
１１…第１の出力端
１２…第２の入力端
１３…第２の基本波整合回路
１４，１５…ワイヤ
１６…第２のキャパシタ
１８…第２のトランジスタ
２０…ワイヤ
２１…第２の出力端
２２…第１の基本波整合回路
２３…第２の高調波処理回路
２４…入力端
２５…出力端
５１…封止材
５２…ベース
５２ａ…実装面
５３，５３Ｅ，５３Ｆ…集積受動デバイス
５４…第１の金属膜
５５…誘電体膜
５６…第２の金属膜
５７…第３の金属膜
５９…第４の金属膜
６０ａ，６０ｂ，６０ｃ…ビア
６１…基板
６２…裏面金属膜
６３…第５の金属膜
６４，６５…面
１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ，１００Ｅ，１００Ｇ，１００Ｈ，１００Ｊ…メイン増幅器
１０１…第１の入力端
１０２…ワイヤ
１０３，１０３Ｅ…第１の高調波処理素子
１０４…ワイヤ
１０５…制御端子
１０６…第１のトランジスタ
１０７…電流端子
１０８…ワイヤ
１０９…第１の出力端
１１０…電流端子
１１１…導電性接合材
１１２…表面金属膜
１１３…誘電体
１１４…裏面金属膜
１１５…第１の基本波整合素子
１１６…ワイヤ
２００Ａ，２００Ｂ，２００Ｅ，２００Ｆ，２００Ｈ，２００Ｊ…ピーク増幅器
２０１…第２の入力端
２０２…ワイヤ
２０３，２０３Ｅ，２０３Ｆ…第２の基本波整合素子
２０４…ワイヤ
２０５…制御端子
２０６…第２のトランジスタ
２０７…電流端子
２０８…ワイヤ
２０９…第２の出力端
２１３…ワイヤ
２１４…第２の高調波処理素子
２１５…ワイヤ
２２０…電流端子
２２１…導電性接合材
２２２…表面金属膜
２２３…誘電体
２２４…裏面金属膜
Ｓ１…インピーダンス値
Ｓ２…インピーダンス値
Ｓ３…インピーダンス値
Ｓ４…インピーダンス値。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】