特開 2024-164799 素子内蔵基板及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024164799

(43)【公開日】2024-11-27

(54)【発明の名称】素子内蔵基板及びその製造方法

(51)【国際特許分類】

   H05K 3/46 20060101AFI20241120BHJP

【ＦＩ】

H05K3/46 Q

【審査請求】有

【請求項の数】14

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2024026768

(22)【出願日】2024-02-26

(31)【優先権主張番号】63/466,385

(32)【優先日】2023-05-15

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】521560126

【氏名又は名称】アブソリックス インコーポレイテッド

【氏名又は名称原語表記】Ａｂｓｏｌｉｃｓ Ｉｎｃ．

【住所又は居所原語表記】３０００ ＳＫＣ Ｄｒｉｖｅ，Ｃｏｖｉｎｇｔｏｎ，ＧＡ ３００１４，ＵＳＡ

(74)【代理人】

【識別番号】110001139

【氏名又は名称】ＳＫ弁理士法人

(74)【代理人】

【識別番号】100130328

【弁理士】

【氏名又は名称】奥野 彰彦

(74)【代理人】

【識別番号】100130672

【弁理士】

【氏名又は名称】伊藤 寛之

(72)【発明者】

【氏名】キム、テキョン

(72)【発明者】

【氏名】キム、ジンチョル

(72)【発明者】

【氏名】オ、ジュンロク

(72)【発明者】

【氏名】キム、ソンジン

【テーマコード（参考）】

5E316

【Ｆターム（参考）】

5E316CC09

5E316CC10

5E316CC12

5E316CC18

5E316CC32

5E316JJ13

5E316JJ25

(57)【要約】      （修正有）

【課題】絶縁層（絶縁材）の形成後、全領域において厚さを一定に維持する素子内蔵基板及びその製造方法を提供する。
【解決手段】素子内臓基板は、一面から厚さ方向に窪んで形成された内部空間でり、内面にはキャビティ伝導層２２ｃを含むキャビティ２３を含むコア基板２１と、キャビティ２３に配置された素子パッケージ１８と、を含む。素子パッケージ１８は、１つ以上の素子１１が配列されたものであり、素子パッケージ１８の少なくとも一部を取り囲む基板絶縁材１２を含み、素子内蔵基板の一面側から観察したとき、素子内蔵基板は、キャビティが配置された領域であるキャビティ領域及びキャビティ領域以外の領域である基板領域を含み、基板領域での素子内蔵基板の厚さと、キャビティ領域での素子内蔵基板の厚さとの差の絶対値が５０μｍ以下である。
【選択図】図１

【特許請求の範囲】

【請求項1】

一面を含み、前記一面から厚さ方向に窪んで形成された内部空間であるキャビティを含むコア基板と、
前記キャビティに配置された素子パッケージとを含む素子内蔵基板であって、
前記素子パッケージは、１つ以上の素子が配列されたものであり、
前記素子内蔵基板は、前記素子パッケージの少なくとも一部を取り囲む基板絶縁材を含み、
前記素子内蔵基板の一面側から観察したとき、前記素子内蔵基板は、前記キャビティが配置された領域であるキャビティ領域、及び前記キャビティ領域以外の領域である基板領域を含み、前記基板領域での前記素子内蔵基板の厚さと、前記キャビティ領域での前記素子内蔵基板の厚さとの差の絶対値が５０μｍ以下である、素子内蔵基板。

【請求項2】

前記素子パッケージは、１つ以上の素子、及び前記素子の少なくとも一部を取り囲む素子絶縁材を含み、
前記素子絶縁材は、エポキシ系樹脂、ポリイミド系樹脂、ポリウレタン系樹脂、ポリエステル系樹脂、アクリレート系樹脂、ポリアミド系樹脂及びこれらの組み合わせからなる群から選択されたいずれか１つを含む、請求項１に記載の素子内蔵基板。

【請求項3】

前記コア基板はガラス系物質を含み、
前記ガラス系物質は、ホウケイ酸ガラス、ソーダライムガラス、鉛ガラス、アルミノシリケートガラス、石英ガラス及びこれらの組み合わせからなる群から選択されたいずれか１つを含む、請求項１に記載の素子内蔵基板。

【請求項4】

前記コア基板の厚さは１００μｍ～２０００μｍである、請求項１に記載の素子内蔵基板。

【請求項5】

前記コア基板は、前記基板領域において厚さ方向に貫通したコアビアをさらに含む、請求項１に記載の素子内蔵基板。

【請求項6】

前記コア基板は、前記キャビティを取り囲む内側面であるコア内側面を含み、
前記コア基板の一面及び前記コア内側面上に配置された伝導層を含む、請求項１に記載の素子内蔵基板。

【請求項7】

前記素子パッケージに含まれた素子は２つ以上であり、
隣り合う前記素子間の間隔は３０μｍ～３００μｍである、請求項１に記載の素子内蔵基板。

【請求項8】

前記コア基板は、前記キャビティを取り囲む内側面であるコア内側面を含み、
前記素子の側面上に位置する第１点、及び前記コア内側面に位置する第２点を含み、
前記第１点と前記第２点との間の距離の最小値は２０μｍ～１５０μｍである、請求項１に記載の素子内蔵基板。

【請求項9】

前記素子パッケージの厚さは３３５μｍ～６６５μｍである、請求項１に記載の素子内蔵基板。

【請求項10】

前記素子内蔵基板の面内方向への断面から観察したとき、前記キャビティの面積に対する、前記キャビティの面積から前記素子の面積を引いた値の比率が２．５％～１５％である、請求項１に記載の素子内蔵基板。

【請求項11】

前記素子内蔵基板の厚さ方向への断面から観察したとき、前記キャビティの面積に対する、前記キャビティの面積から前記素子の面積を引いた値の比率が２．５％～１５％である、請求項１に記載の素子内蔵基板。

【請求項12】

前記キャビティの体積に対する、前記キャビティの体積から前記素子の体積を引いた値の比率が２％～１８％である、請求項１に記載の素子内蔵基板。

【請求項13】

一面を含み、前記一面から厚さ方向に窪んで形成された内部空間であるキャビティを含むコア基板と、１つ以上の素子が配列された素子パッケージとを設けるステップと、
前記キャビティ内に前記素子パッケージを配置し、前記素子パッケージの少なくとも一部を取り囲む基板絶縁材を形成するステップとを含む、素子内蔵基板の製造方法。

【請求項14】

前記基板絶縁材を形成するステップは、前記素子パッケージの少なくとも一部を取り囲むように基板絶縁材原料を充填する過程と、前記基板絶縁材原料を硬化させて前記基板絶縁材を形成する過程とを含む、請求項１３に記載の素子内蔵基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

具現例は、素子内蔵基板及びその製造方法に関する。

【背景技術】

【0002】

電子産業が発展するにつれ、電子製品も高密度、多機能及び小型化が求められている。素子内蔵基板、パッケージは、受動素子又は能動素子をパッケージ基板の内部に内蔵する。このような方式は、回路の長さを短縮させ、電気的特性を改善することができ、パッケージ基板の信頼性を高め、製造コストを削減することもできる。

【0003】

しかし、ガラス基板などの基板に多数の素子を内蔵しようとする場合、特に、多数の素子を隣接して配列して内蔵する場合には、素子間の離隔が必要であり、基板の全領域において絶縁層の形成後、厚さを一定に維持することが難しいこともある。形成後に基板の厚さが均一でないと、レーザーなどを通じてビアの加工時に深さのばらつきが発生するおそれがあり、回路の形成が制限され得る。

【0004】

円滑な回路の形成及び性能の最適化のために、素子内蔵基板の全領域において絶縁層の形成後、厚さを一定に維持することができる様々な構成案について考慮する必要がある。

【0005】

前述した背景技術は、発明者が具現例の導出のために保有していた、または導出過程で習得した技術情報であって、必ずしも本発明の出願前に一般公衆に公開された公知技術であるとは限らない。

【0006】

関連する先行技術として、韓国公開特許第１０－２０２１－００６８５７９号に開示された"パッケージング基板及びこれを含む半導体装置"などがある。

【発明の概要】

【発明が解決しようとする課題】

【0007】

具現例の目的は、絶縁層（絶縁材）の形成後、全領域において厚さを一定に維持することができる素子内蔵基板及びその製造方法を提供することにある。

【課題を解決するための手段】

【0008】

上記の目的を達成するために、具現例に係る素子内蔵基板は、
一面を含み、前記一面から厚さ方向に窪んで形成された内部空間であるキャビティを含むコア基板と；前記キャビティに配置された素子パッケージと；を含む。

【0009】

前記素子パッケージは、１つ以上の素子が配列されたものである。

【0010】

前記素子内蔵基板は、前記素子パッケージの少なくとも一部を取り囲む基板絶縁材を含む。

【0011】

前記素子内蔵基板の一面側から観察したとき、前記素子内蔵基板は、前記キャビティが配置された領域であるキャビティ領域、及び前記キャビティ領域以外の領域である基板領域を含む。

【0012】

前記基板領域での前記素子内蔵基板の厚さと、前記キャビティ領域での前記素子内蔵基板の厚さとの差の絶対値が５０μｍ以下であってもよい。

【0013】

前記素子パッケージは、１つ以上の素子、及び前記素子の少なくとも一部を取り囲む素子絶縁材を含むことができる。

【0014】

前記素子絶縁材は、エポキシ系樹脂、ポリイミド系樹脂、ポリウレタン系樹脂、ポリエステル系樹脂、アクリレート系樹脂、ポリアミド系樹脂及びこれらの組み合わせからなる群から選択されたいずれか１つを含むことができる。

【0015】

前記コア基板はガラス系物質を含むことができる。

【0016】

前記ガラス系物質は、ホウケイ酸ガラス、ソーダライムガラス、鉛ガラス、アルミノシリケートガラス、石英ガラス及びこれらの組み合わせからなる群から選択されたいずれか１つを含むことができる。

【0017】

前記コア基板の厚さは１００μｍ～２０００μｍであってもよい。

【0018】

前記コア基板は、前記基板領域において厚さ方向に貫通したコアビアをさらに含むことができる。

【0019】

前記コア基板は、前記キャビティを取り囲む内側面であるコア内側面を含むことができる。

【0020】

前記素子内蔵基板は、前記コア基板の一面及び前記コア内側面上に配置された伝導層を含むことができる。

【0021】

前記素子パッケージに含まれた素子は２つ以上であってもよい。

【0022】

隣り合う前記素子間の間隔は３０μｍ～３００μｍであってもよい。

【0023】

前記素子内蔵基板は、前記素子の表面上に位置する第１点、及び前記コア内側面に位置する第２点を含むことができる。

【0024】

前記第１点と前記第２点との間の距離の最小値は２０μｍ～１５０μｍであってもよい。

【0025】

前記素子パッケージの厚さは３３５μｍ～６６５μｍであってもよい。

【0026】

前記素子内蔵基板の面内方向への断面から観察したとき、前記キャビティの面積に対する、前記キャビティの面積から前記素子の面積を引いた値の比率が２．５％～１５％であってもよい。

【0027】

前記素子内蔵基板の厚さ方向への断面から観察したとき、前記キャビティの面積に対する、前記キャビティの面積から前記素子の面積を引いた値の比率が２．５％～１５％であってもよい。

【0028】

前記キャビティの体積に対する、前記キャビティの体積から前記素子の体積を引いた値の比率が２％～１８％であってもよい。

【0029】

上記の目的を達成するために、具現例に係る素子内蔵基板の製造方法は、一面を含み、前記一面から厚さ方向に窪んで形成された内部空間であるキャビティを含むコア基板と；１つ以上の素子が配列された素子パッケージと；を設けるステップと、前記キャビティ内に前記素子パッケージを配置し、前記素子パッケージの少なくとも一部を取り囲む基板絶縁材を形成するステップとを含む。

【0030】

前記基板絶縁材を形成するステップは、前記素子パッケージの少なくとも一部を取り囲むように基板絶縁材原料を充填する過程と、前記基板絶縁材原料を硬化させて前記基板絶縁材を形成する過程とを含むことができる。

【発明の効果】

【0031】

具現例に係る素子内蔵基板は、別途の素子パッケージをコア基板のキャビティ内に配置し、基板絶縁材で素子パッケージを封止することで、キャビティが含まれたキャビティ領域とそれ以外の基板領域との厚さの差が少なく、円滑に微細回路を形成させることができる。また、素子内蔵基板の製造過程において、添加剤や熱処理などによる素子の変形、損傷、移動などを最小化することができる。

【図面の簡単な説明】

【0032】

【図1】（ａ）は、具現例に係る素子パッケージの一例を示したものであり、（ｂ）は、具現例に係るコア基板の一例を示したものである。

【図2】具現例に係る素子内蔵基板の一例を示した概略図である。

【図3】問題点が存在する素子内蔵基板の一例を示した概略図である。

【図4】具現例に係る素子内蔵基板を製造する過程を示した概略図である。

【図5】（ａ）は、具現例に係る素子パッケージの他の一例を示したものであり、（ｂ）は、具現例に係るコア基板の他の一例を示したものである。

【発明を実施するための最良の形態】

【0033】

以下、発明の属する技術分野における通常の知識を有する者が容易に実施できるように、一つ以上の具現例について添付の図面を参照して詳細に説明する。しかし、具現例は、様々な異なる形態で実現可能であり、ここで説明する実施例に限定されない。明細書全体にわたって類似の部分に対しては同一の図面符号を付した。

【0034】

本明細書において、ある構成が他の構成を「含む」とするとき、これは、特に反対の記載がない限り、それ以外の他の構成を除くものではなく、他の構成をさらに含むこともできることを意味する。

【0035】

本明細書において、ある構成が他の構成と「連結」されているとするとき、これは、「直接的に連結」されている場合のみならず、「それらの間に他の構成を介在して連結」されている場合も含む。

【0036】

本明細書において、Ａ上にＢが位置するという意味は、Ａ上に直接当接してＢが位置するか、またはそれらの間に他の層が位置しながらＡ上にＢが位置することを意味し、Ａの表面に当接してＢが位置することに限定されて解釈されない。

【0037】

本明細書において、マーカッシュ形式の表現に含まれた「これらの組み合わせ」という用語は、マーカッシュ形式の表現に記載された構成要素からなる群から選択される１つ以上の混合又は組み合わせを意味するものであって、前記構成要素からなる群から選択される１つ以上を含むことを意味する。

【0038】

本明細書において、「Ａ及び／又はＢ」の記載は、「Ａ、Ｂ、または、Ａ及びＢ」を意味する。

【0039】

本明細書において、「第１」、「第２」又は「Ａ」、「Ｂ」のような用語は、特に説明がない限り、同一の用語を互いに区別するために使用される。

【0040】

本明細書において、単数の表現は、特に説明がなければ、文脈上解釈される単数又は複数を含む意味で解釈される。

【0041】

素子内蔵基板１００
前記の目的を達成するために、具現例に係る素子内蔵基板１００は、
一面を含み、前記一面から厚さ方向に窪んで形成された内部空間であるキャビティ２３を含むコア基板２１と、
前記キャビティに配置された素子パッケージ１８とを含む素子内蔵基板である。

【0042】

前記コア基板２１は、一面、及び前記一面と向かい合う他面を含むことができる。前記一面は、コア基板２１の上面であってもよい。前記他面は、コア基板２１の下面であってもよい。

【0043】

前記素子パッケージ１８は、１つ以上の素子１１が配列されたものであり、
前記素子内蔵基板１００は、前記素子パッケージの少なくとも一部を取り囲む基板絶縁材２７を含む。基板絶縁材２７は、素子パッケージ１８を封止するように形成され得る。

【0044】

前記素子内蔵基板１００の一面側から観察したとき、前記素子内蔵基板１００は、前記キャビティが配置された領域であるキャビティ領域２０１、及び前記キャビティ領域２０１以外の領域である基板領域２０２を含み、前記基板領域２０２での素子内蔵基板１００の平均厚さと、前記キャビティ領域２０１での素子内蔵基板１００の平均厚さとの差の絶対値ＴＤが５０μｍ以下であってもよい。前記ＴＤは、前記基板領域２０２での素子内蔵基板１００の平均厚さから、前記キャビティ領域２０１での素子内蔵基板１００の平均厚さを引いた値であってもよい。例示的に、前記絶対値ＴＤは、図２に示したように、硬化処理された基板絶縁材２７及び伝導層が備えられた素子内蔵基板１００において、キャビティ領域２０１での平均厚さと基板領域２０２での平均厚さとの差の絶対値であってもよい。

【0045】

前記ＴＤは４０μｍ以下であってもよく、３０μｍ以下であってもよく、または２０μｍ以下であってもよい。前記ＴＤは０μｍであってもよく、０μｍ超であってもよく、または１μｍ以上であってもよい。このようなＴＤの範囲を有することによって、素子内蔵基板１００の全域において均一な厚さの基板絶縁材２７層を有するようにすることができ、厚さの平坦化のための別途のグラインディング工程を最小化又は省略することもできる。

【0046】

図３では、素子パッケージ１８を設けずに、基板Ｂのキャビティに素子Ａを配置し、絶縁材を充填及びモールディングして得られる任意の素子内蔵基板１が示されている。このような場合、素子が配置された領域とそれ以外の領域との厚さの差がさらに大きくなる問題が発生することがあり、基板の信頼性及び回路の形成に否定的な影響を及ぼすことがある。また、配列される素子の厚さが異なる場合、最も厚さが薄い素子の上部に空き空間が増加するようになり、絶縁材の充填時に厚さの差の問題がさらに深刻になるおそれがある。

【0047】

具現例は、図３で発生する問題を解決するために、図２に示されたように、素子パッケージ１８を導入し、前記素子パッケージ１８をコア基板のキャビティに配置した後、基板絶縁材２７で封止処理することで、素子１１が配置された領域とそれ以外の領域との厚さの差を最小化した。

【0048】

図１、図２などを参照すると、前記素子パッケージ１８は、１つ以上の素子１１と、前記素子の少なくとも一部を取り囲む素子絶縁材１２とを含むことができる。前記素子１１は、前記素子絶縁材１２内で一列に配列されたものであってもよく、または所定の間隔で規則的に横、縦にそれぞれ２つ以上で複数配列されたものであってもよい。前記素子パッケージ１８は、前記配列された素子１１が固定及び絶縁されるように、素子絶縁材１２でモールディング処理されたものであってもよい。

【0049】

前記素子パッケージ１８に含まれた素子１１は、図５（ａ）に示されたように１つであってもよく、図５（ｂ）に示されたようなコア基板２１に収容され得る。素子１１が１つである場合にも、素子内蔵基板１００の形成時に前記ＴＤ値の範囲を満たすことができ、絶縁材層の厚さの不均一の問題を最小化することができる。

【0050】

前記素子パッケージ１８に含まれた素子１１が２つ以上であるとき、隣り合う素子１１間の間隔が３０μｍ～３００μｍであってもよく、５０μｍ～２５０μｍであってもよく、または８０μｍ～２００μｍであってもよい。

【0051】

前記素子パッケージ１８に含まれた素子１１が２つ以上であるとき、隣り合う素子１１間の平均間隔が３０μｍ～３００μｍであってもよく、５０μｍ～２５０μｍであってもよく、または８０μｍ～２００μｍであってもよい。

【0052】

このような間隔を有するようにして、コア基板のキャビティ内で干渉の発生を最小化し、空間活用度を高めることができる。

【0053】

前記素子パッケージ１８の厚さは３３５μｍ～６６５μｍであってもよく、３７０μｍ～６２０μｍであってもよく、または４００μｍ～６００μｍであってもよい。前記素子パッケージの厚さは、実質的に伝導層２２を除いた前記コア基板２１の厚さと同一であり得る。前記コア基板２１の厚さから前記素子パッケージ１８の厚さを引いた値が１μｍ～３０μｍであってもよい。

【0054】

前記素子絶縁材１２は、前記素子を適切に固定させることができると共に、電気的短絡を防止することができる物質を含むことができる。素子絶縁材１２は、エポキシ系樹脂、ポリイミド系樹脂、ポリウレタン系樹脂、ポリエステル系樹脂、アクリレート系樹脂、ポリアミド系樹脂及びこれらの組み合わせからなる群から選択されたいずれか１つを含むことができる。例示的に、前記素子絶縁材１２は、エポキシモールディングコンパウンド（ＥＭＣ）、ガラス繊維強化エポキシ（ＦＲ－４）などを含むことができる。前記素子絶縁材１２は、その他の添加剤、フェノール樹脂、カーボンブラック、難燃剤、フィラーなどを含むことができる。前記素子絶縁材に含まれ得るフィラーは、粒子状のフィラーであってもよく、前記フィラーの粒子サイズは１μｍ～２０μｍであってもよく、または２μｍ～１５μｍであってもよい。

【0055】

前記素子絶縁材１２は、１００℃以下の温度で熱膨張係数（ｐｐｍ／℃）が１０～２０であってもよい。前記素子絶縁材は、１８０℃以上の温度で熱膨張係数（ｐｐｍ／℃）が４０～６０であってもよい。

【0056】

前記素子絶縁材１２は、２５℃曲げ強度が５ｋｇ／ｍｍ^２～２５ｋｇ／ｍｍ^２であってもよく、または１０ｋｇ／ｍｍ^２～２０ｋｇ／ｍｍ^２であってもよい。

【0057】

前記素子絶縁材１２は、２５℃曲げ弾性率が１２００ｋｇ／ｍｍ^２～２５００ｋｇ／ｍｍ^２であってもよく、または１３００ｋｇ／ｍｍ^２～２０００ｋｇ／ｍｍ^２であってもよい。

【0058】

前記素子絶縁材１２は、熱伝導度が０．３Ｗ／ｍＫ～１．５Ｗ／ｍＫであってもよい。

【0059】

前記素子絶縁材１２は、このような物性を有することによって、素子を安定的に固定及び絶縁処理することができる。

【0060】

前記素子絶縁材１２は、任意の素子支持部上に配列された素子上に原料を塗布し、硬化させる方式で形成され得る。

【0061】

一般に、積層セラミックキャパシタ（ＭＬＣＣ）などのような素子は、製造される際に、熱処理により歪むことがあり、これにより、基板に素子を実装し、絶縁材を配置し、熱処理するなどの仕上げ過程で素子の位置が変化するなどの問題が発生する可能性がある。１つ以上の素子を固定させた前記素子パッケージ１８を導入した素子内蔵基板１００の場合、絶縁材の硬化過程などの製造過程で素子が不必要に移動する問題を最小化することができる。

【0062】

前記コア基板２１は、ガラス系物質、非晶質シリカを含むことができる。前記ガラス系物質は、ホウケイ酸ガラス、ソーダライムガラス、鉛ガラス、アルミノシリケートガラス、石英ガラス及びこれらの組み合わせからなる群から選択されたいずれか１つを含むことができる。前記コア基板は、このようなガラス系物質を含むことで、回路の長さをさらに短縮できるようにし、小型化に有利なようにすることができる。

【0063】

前記コア基板２１の厚さは１００μｍ～２０００μｍであってもよく、２００μｍ～１５００μｍであってもよく、または２５０μｍ～７５０μｍであってもよい。このようなコア基板の厚さは、別途の伝導層が形成される前のコア基板のみの厚さであって、キャビティ２３がない基板部分の厚さに該当する。

【0064】

前記コア基板２１のキャビティ２３は、前記コア基板２１を厚さ方向に貫通する形態の内部空間であり得る。前記キャビティ２３は、厚さ方向にコア基板２１の一部が窪んだ内部空間であってもよい。

【0065】

前記キャビティ領域２０１は、図２に示されたように、素子内蔵基板１００を正面から見た観点で、キャビティの縁部を基準としてキャビティが配置された領域であり得る。

【0066】

前記コア基板２１は、前記キャビティ２３を取り囲む内側面であるコア内側面（図示せず）を含むことができる。素子内蔵基板１００は、前記素子１１の表面上に位置する第１点と、前記コア内側面に位置する第２点とを含むことができる。

【0067】

前記第２点は、コア基板２１の厚さ方向と平行なコア内側面上に位置するものであり得る。

【0068】

前記第１点と前記第２点との間の距離の最小値は２０μｍ～１５０μｍであってもよく、または３０μｍ～８０μｍであってもよい。

【0069】

前記素子１１は、コア内側面と向かい合う側面を含むことができる。前記素子１１の側面とコア内側面との間の間隔は２０μｍ～１５０μｍであってもよく、または３０μｍ～８０μｍであってもよい。

【0070】

素子の側面とコア内側面との間の間隔は、前記素子の側面内に位置する一点と、前記コア内側面内に位置する他点との間の距離の最小値で測定する。

【0071】

素子１１とコア内側面がこのような間隔を有することによって、素子パッケージ内の素子が安定的にキャビティに配置され得る。

【0072】

前記素子内蔵基板１００の厚さは１５０μｍ～２２００μｍであってもよく、２５０μｍ～１８００μｍであってもよく、または３５０μｍ～９００μｍであってもよい。前記素子内蔵基板の厚さは、伝導層２２、基板絶縁材２７などを全て含む状態での厚さに該当することができる。

【0073】

前記コア基板２１は、前記基板領域２０２において、前記コア基板の厚さ方向（一面から他面方向）に貫通したコアビア（図示せず）をさらに含むことができる。前記コアビアは、その表面上に伝導層をさらに含むこともでき、前記コアビアの伝導層は、コア基板の一面及び他面に形成された伝導層と接続されることもできる。前記コアビアは、伝導層と共に絶縁材で充填されてもよい。前記コアビアの伝導層は、厚さが２μｍ以上であってもよく、５μｍ以上であってもよく、１０μｍ以上であってもよく、または１５μｍ以上であってもよい。前記コアビアの伝導層は、厚さが１００μｍ以下であってもよく、前記コアビアの断面の半径以下であってもよい。前記伝導層は、銅及びその合金などを含むことができる。

【0074】

前記コアビアは、前記コア基板の厚さ方向と垂直な方向を基準として、断面が円形である円形コアビアであってもよく、または断面が所定のアスペクト比を有する非円形である非円形コアビアであってもよい。前記非円形コアビアの断面のアスペクト比は１．２～３０であってもよく、または１．５～２０であってもよい。前記円形コアビアは、円筒形、または円錐台の形状であってもよい。前記コアビアは、内径が最も狭い区域である最小内径部を含むことができる。

【0075】

前記コアビアは、前記コア基板２１の予め設定された領域を加工する方式で形成され得、物理的及び／又は化学的方法で板状のガラス系物質をエッチングして形成されたものであり得る。例示的に、ガラス系物質を含む基板の表面にレーザーなどの方式で欠陥を形成した後、化学的にエッチングする方法、レーザーエッチングなどが適用されてもよい。

【0076】

前記コア基板２１の一面及び他面は、実質的に平行であり得、全体的に一定の厚さを有することができる。

【0077】

図１などを参照すると、前記コア基板２１の一面及び他面は伝導層２２を含むことができる。前記コア基板の一面は一面伝導層２２ａ、他面は他面伝導層２２ｂを含むことができる。前記コア基板２１のキャビティ２３の内面はキャビティ伝導層２２ｃを含むことができる。前記キャビティ伝導層は、前記一面伝導層２２ａ及び／又は他面伝導層２２ｂと接続されることもできる。

【0078】

前記コア基板２１の一面伝導層２２ａ及び他面伝導層２２ｂは回路パターンの形態を有することができる。前記回路パターンは、予め設定された回路の形態で存在する伝導層であり得る。前記回路パターンの幅及び間隔は４μｍ以下であってもよく、３μｍ以下であってもよく、０．５μｍ以上であってもよい。

【0079】

前記コア基板２１に形成され得る伝導層２２は、前記コア基板との良好な付着力を有することができる。前記付着力は、ＡＳＴＭ Ｄ３３５９に準拠した値が４Ｂ以上であってもよく、または５Ｂ以上であってもよい。

【0080】

前記基板絶縁材２７は、未硬化又は半硬化の状態の絶縁材フィルムを、素子パッケージ１８が配置されたコア基板２１の上部、下部に積層し、硬化させる方法で形成されることもできる。このとき、減圧積層方法などを適用することができ、コアビアなどの内部空間にまで絶縁材が埋め込まれ得る。これによって、キャビティ領域２０１と基板領域２０２との厚さの差ＴＤが、所定の範囲以下に形成され得る。

【0081】

前記基板絶縁材２７は、エポキシ系化合物と共に、フェノール系化合物、フェノールエステル、シアン酸塩エステル、ガラス繊維プリプレグなどを含むことができ、ポリイミド系樹脂、ビスマレイミド系樹脂、樹脂コーティングされた銅（ｒｅｓｉｎ ｃｏａｔｅｄ ｃｏｐｐｅｒ）などを含むことができ、無機系粒子、粉末、フィラーなどをさらに含むことができる。例示的に、味の素ビルドアップフィルム（ＡＢＦ；Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）を含むことができ、味の素社のエポキシ系樹脂であるＧＬ１０３、ＧＹ５０を含むことができる。

【0082】

前記基板絶縁材２７は、２５℃～１５０℃の温度で熱膨張係数（ｐｐｍ／℃）が１０～７０であってもよく、１０～３０であってもよく、または１５～２５であってもよい。

【0083】

前記基板絶縁材２７は、１５０℃超２４０℃以下の温度で熱膨張係数（ｐｐｍ／℃）が３０～１９０であってもよい。

【0084】

前記基板絶縁材２７は、熱伝導度が０．１Ｗｍ／Ｋ～０．８５Ｗｍ／Ｋであってもよい。

【0085】

前記基板絶縁材２７は、２３℃弾性係数が１ＧＰａ～１６ＧＰａであってもよい。

【0086】

前記基板絶縁材２７は、２３℃引張強度が６５ＭＰａ～２２０ＭＰａであってもよい。

【0087】

前記基板絶縁材２７は、２３℃延伸率が０．３％～７％であってもよい。

【0088】

前記基板絶縁材２７は、１ＭＨｚでの誘電定数が２～４．５であってもよく、または２．８～４であってもよい。

【0089】

前記基板絶縁材２７は、１ＧＨｚでの誘電定数が１．８～４．３であってもよく、または２．５～３．８であってもよい。

【0090】

前記基板絶縁材２７は、このような特性を有することによって、コア基板２１内の素子パッケージ１８を効果的に封止、絶縁処理することができる。

【0091】

前記基板絶縁材２７は、粒子状のフィラーをさらに含むことができ、無機粒子をフィラーとして適用することができる。前記フィラーの平均直径は１５０ｎｍ以下であってもよく、１ｎｍ～１００ｎｍであってもよい。このような大きさのフィラーを適用して、絶縁材の必要物性を一定レベルに維持しながら、微細回路パターンの形成に役立ち得るようにする。

【0092】

図２などに示されたように、前記素子内蔵基板１００は、別途の素子絶縁材１２で複数の素子１１が固定された素子パッケージ１８を、コア基板２１のキャビティ２３に導入する。

【0093】

前記素子内蔵基板１００の面内方向への断面から観察したとき、前記キャビティ２３の面積に対する、前記キャビティ２３の面積から前記素子１１の面積を引いた値の比率が２．５％～１５％であってもよく、または２．７％～１２％であってもよい。

【0094】

前記素子内蔵基板１００の厚さ方向への断面から観察したとき、前記キャビティ２３の面積に対する、前記キャビティ２３の面積から前記素子１１の面積を引いた値の比率が２．５％～１５％であってもよく、または２．７％～１２％であってもよい。

【0095】

前記キャビティ２３の面積は、キャビティ２３内に他の構成が配置される前の内部空間であるキャビティ２３が占める面積を意味する。

【0096】

コア基板２１の厚さ方向に形成されたコア内径面がコア基板２１の厚さ方向と平行に形成されない場合（例えば、テーパ形状、傾斜面など）、前記素子内蔵基板１００の面内方向への断面から観察したキャビティ２３の面積は、前記コア基板２１の一面を含む断面を基準として測定する。

【0097】

これを通じて、前記キャビティ２３内において素子１１以外の残りの部分が占める面積の比率を相対的に低くすることができ、空間をさらに効率的に活用することができる。

【0098】

前記キャビティ２３の体積に対する、前記キャビティ２３の体積から前記素子１１の体積を引いた値の比率が２％～１８％であってもよく、または３％～１５％であってもよい。これを通じて、キャビティ２３において前記素子１１以外の残りの部分が占める体積の比率を相対的に低くすることができ、空間をさらに効率的に活用することができる。

【0099】

キャビティ２３の体積は、キャビティ２３内に他の構成が配置される前の内部空間であるキャビティ２３が占める体積を意味する。

【0100】

素子内蔵基板１００において、前記キャビティ領域２０１内の素子１１以外の残りの部分は、実質的に、素子間の間隔、素子と基板領域２００との間隔、間隔に充填された絶縁材などに該当し得る。

【0101】

また、前記素子内蔵基板１００は、このような素子１１以外の残りの部分が占める面積、体積の比率を満たすようにして、基板絶縁材２７の仕上げ時に、キャビティ領域２０１と基板領域２０２との厚さの差ＴＤを最小化し、回路の形成が制限される問題の発生を最小化することができ、また、製造過程で添加剤や熱処理などによる素子の変形、損傷、移動などを最小化することができる。

【0102】

前記素子内蔵基板１００は、半導体素子とメインボードを接続する中間役割、仲介役割をすることもできる。

【0103】

前記素子内蔵基板１００は、一面あるいは他面に接続部（図示せず）をさらに含むことができ、これを通じて、メインボードなどと接続され得る。前記接続部は、ソルダーボールの形態であってもよい。

【0104】

素子内蔵基板１００の製造方法
前記の目的を達成するために、具現例に係る素子内蔵基板１００の製造方法は、
一面を含み、前記一面から厚さ方向に窪んで形成された内部空間であるキャビティ２３を含むコア基板２１と、１つ以上の素子１１が配列された素子パッケージ１８とを設けるステップと、キャビティ２３内に素子パッケージ１８を配置し、素子パッケージ１８の少なくとも一部を取り囲む基板絶縁材２７を形成するステップと、を含む。

【0105】

前記基板絶縁材２７を形成するステップは、前記素子パッケージ１８を取り囲むように基板絶縁材原料を充填する過程と、前記基板絶縁材原料を硬化させて前記基板絶縁材２７を形成する過程とを含むことができる。

【0106】

前記素子内蔵基板１００の製造方法は、基板絶縁材２７の形成後、絶縁材の厚さを平坦化する別途の加工過程を含まないことができ、前記のステップからなることができる。

【0107】

コア基板２１及び素子パッケージ１８を設けるステップは、素子パッケージ１８を製造する過程を含むことができる。

【0108】

図４を参照すると、前記素子パッケージ１８を製造する過程は、素子支持部１５上に１つ以上の素子１１を配列する工程（ａ）と、配列された素子の上部、側部、素子間の間隔に素子絶縁材原料を塗布し、硬化させる工程（ｂ）と、硬化後、前記素子支持部を除去して素子パッケージを製造する工程（ｃ）とを含むことができる。

【0109】

前記素子１１を配列する工程において、前記素子を所定の間隔で一列に配列するようにすることができ、その間隔は、上述したものと実質的に同一であり得る。

【0110】

前記硬化させる工程において、前記絶縁材原料は、前記素子と一定の間隔を置いて取り囲むように配置された鋳型内で注入され得る。

【0111】

前記素子パッケージ１８を製造する過程において、素子パッケージ１８の縁部を加工して、配置されるコア基板２１のキャビティ２３の大きさと同一にするか、または差を最小化することができる。前記コア基板２１は、上述したようなガラス系物質を含むことができ、基板領域２０２に別途のコアビア（図示せず）がさらに形成されていてもよい。前記コア基板２１の一面及び他面の定められた位置に溝を形成し、この部分に物理的又は化学的エッチングを通じてコアビアが形成され得る。その後、コア基板２１の上、下及びキャビティ２３内に伝導層を形成する過程を含むことができ、前記伝導層は、銅及びその合金などを含むことができる。前記伝導層は、予め設定されたパターンでエッチングして回路パターンとして形成されることもできる。

【0112】

前記コア基板２１を設ける際に、前記キャビティ２３がコア基板２１を貫通する形態である場合、コア基板２１の下部、他面にコア基板支持部を付着して、キャビティ内に載置面が形成されるようにすることができる。前記キャビティ２３がコア基板を貫通せずに、厚さ方向にコア基板の一部が窪んだ形態である場合、前記コア基板支持部を付着する過程及びこれを除去する過程を省略することができる。

【0113】

前記素子パッケージを配置する際に、図４の（ｄ）に示されたように、キャビティ２３内に素子パッケージ１８が挿入されるようにすることができる。前記コア基板２１の下部、他面にコア基板支持部が形成された場合、キャビティ２３内の載置面に素子パッケージが挿入されるようにすることができる。このとき、前記素子パッケージ１８の大きさが前記キャビティ２３の大きさよりも大きい場合、前記素子パッケージ１８の縁部を研磨する研磨過程を含むこともできる。

【0114】

前記基板絶縁材原料を充填し、硬化させる際に、前記素子パッケージ１８が挿入されたコア基板の上部及び下部に基板絶縁材原料を充填し、減圧し、硬化処理する過程を含むことができる。図４の（ｅ）～（ｇ）に示されたように、コア基板２１を貫通するキャビティ２３が形成された場合、コア基板２１の上部にまず基板絶縁材原料を充填した後、コア基板２１の下部のコア基板支持部を除去し、コア基板２１の下部に絶縁材原料を充填することができる。前記キャビティ２３が、コア基板を貫通せずに、厚さ方向にコア基板の一部が窪んで形成された内部空間の形態である場合、キャビティ２３が形成された面に基板絶縁材原料を充填することもできる。その後、減圧積層方法などを適用することができ、コアビアなどの内部空間にまで絶縁材が埋め込まれ得る。このとき、キャビティ領域２０１と基板領域２０２との厚さの差ＴＤが、所定の範囲以下に形成され得る。

【0115】

前記基板絶縁材原料を充填し、硬化させるステップにおいて、硬化は、１７０℃～２２０℃の温度で３０分～２５０分間行うことができる。

【0116】

前記素子パッケージ１８を製造するステップは、前記コア基板を設けるステップの後に行われてもよい。

【0117】

以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲は、これに限定されるものではなく、添付の特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態もまた本発明の権利範囲に属する。

【符号の説明】

【0118】

１１ 素子
１２ 素子絶縁材
１５ 素子支持部
１８ 素子パッケージ
２１ コア基板
２２ 伝導層
２２ａ 一面伝導層
２２ｂ 他面伝導層
２２ｃ キャビティ伝導層
２３ キャビティ
２７ 基板絶縁材
１００ 素子内蔵基板
２０１ キャビティ領域
２０２ 基板領域

【図1】

【図2】

【図3】

【図4】

【図5】

【外国語明細書】